JP2019163961A - Current detection circuit - Google Patents
Current detection circuit Download PDFInfo
- Publication number
- JP2019163961A JP2019163961A JP2018050895A JP2018050895A JP2019163961A JP 2019163961 A JP2019163961 A JP 2019163961A JP 2018050895 A JP2018050895 A JP 2018050895A JP 2018050895 A JP2018050895 A JP 2018050895A JP 2019163961 A JP2019163961 A JP 2019163961A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- switching element
- current
- mosfet
- detection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
- Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
- Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes
Landscapes
- Measurement Of Current Or Voltage (AREA)
Abstract
Description
本明細書に開示の技術は、電流検出回路に関する。 The technology disclosed in this specification relates to a current detection circuit.
特許文献1に開示の電流検出回路は、第1スイッチング素子の両端間の電圧を検出し、検出した電圧をアナログ値からデジタル値に変換する。第1スイッチング素子の両端間の電圧が、第1スイッチング素子に流れる電流と相関を有する。したがって、この電流検出回路によれば、第1スイッチング素子に流れる電流を検出することができる。
The current detection circuit disclosed in
この電流検出回路は、第1スイッチング素子と、第2スイッチング素子と、定電流源と、AD変換回路を有している。第2スイッチング素子は、第1スイッチング素子と同じ半導体基板に設けられており、第1スイッチング素子と略同じ特性を有している。定電流源は、第2スイッチング素子に基準電流を流す。電流検出回路の動作中においては、第2スイッチング素子に常に基準電流が流れている。このため、第2スイッチング素子の両端間に基準電圧が発生する。AD変換回路は、基準電圧を基準として、第1スイッチング素子の両端間の電圧をAD変換する。第1スイッチング素子の電流電圧特性は、温度依存性を有する。第2スイッチング素子は、第1スイッチング素子と同じ半導体基板に設けられているので、第1スイッチング素子と略同じ温度依存性を有しており、第1スイッチング素子と略同じ温度で動作する。したがって、第2スイッチング素子に生じる基準電圧に基づいて第1スイッチング素子の両端間の電圧をAD変換することで、第1スイッチング素子の温度依存性を補償し、第1スイッチング素子に流れる電流を正確に検出することができる。 The current detection circuit includes a first switching element, a second switching element, a constant current source, and an AD conversion circuit. The second switching element is provided on the same semiconductor substrate as the first switching element and has substantially the same characteristics as the first switching element. The constant current source supplies a reference current to the second switching element. During the operation of the current detection circuit, the reference current always flows through the second switching element. For this reason, a reference voltage is generated between both ends of the second switching element. The AD conversion circuit AD converts the voltage between both ends of the first switching element based on the reference voltage. The current-voltage characteristic of the first switching element has temperature dependence. Since the second switching element is provided on the same semiconductor substrate as the first switching element, the second switching element has substantially the same temperature dependency as the first switching element and operates at substantially the same temperature as the first switching element. Therefore, by converting the voltage between both ends of the first switching element based on the reference voltage generated in the second switching element, the temperature dependency of the first switching element is compensated, and the current flowing through the first switching element is accurately determined. Can be detected.
AD変換回路で正確なAD変換を行うためには、基準電圧として比較的大きい電圧が必要となる。このため、第2スイッチング素子では、比較的大きい損失が生じる。特許文献1の電流検出回路では、第2スイッチング素子に常に基準電流が流れているため、第2スイッチング素子で常に損失が発生している。このため、電流検出回路全体の消費電力が大きいという問題があった。したがって、本明細書では、より損失が生じ難い電流検出回路を提案する。
In order to perform accurate AD conversion by the AD conversion circuit, a relatively large voltage is required as a reference voltage. For this reason, a relatively large loss occurs in the second switching element. In the current detection circuit of
本明細書が開示する電流検出回路は、第1スイッチング素子と、前記第1スイッチング素子と同じ半導体基板に設けられた第2スイッチング素子と、基準電流を流す定電流源と、前記第2スイッチング素子に前記基準電流が流れるオン状態と前記第2スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換えるスイッチと、オン状態では前記第2スイッチング素子の両端間に発生する基準電圧の入力を受けるとともにオフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、オフ状態では前記保持電圧を基準として前記第1スイッチング素子の両端間の電圧をAD変換するAD変換回路を有する。 The current detection circuit disclosed in this specification includes a first switching element, a second switching element provided on the same semiconductor substrate as the first switching element, a constant current source for supplying a reference current, and the second switching element. A switch that alternately switches between an on state in which the reference current flows and an off state in which the reference current does not flow in the second switching element, and an input of a reference voltage generated between both ends of the second switching element in the on state. In the off state, the voltage holding circuit outputs a holding voltage having the same magnitude as the reference voltage in the previous on state. In the off state, the voltage between both ends of the first switching element is AD with reference to the holding voltage. An AD conversion circuit for conversion is included.
この電流検出回路では、スイッチが、第2スイッチング素子に基準電流が流れるオン状態と第2スイッチング素子に基準電流が流れないオフ状態とを交互に切り換える。第2スイッチング素子に基準電流が流れない期間が存在するため、この電流検出回路では、第2スイッチング素子で生じる損失が小さい。また、オフ状態では、その前のオン状態における基準電圧と同じ大きさの保持電圧を電圧保持回路が出力する。したがって、AD変換回路は、保持電圧を基準として第1スイッチング素子の両端間の電圧をAD変換することができる。このように、この電流検出回路では、適切にAD変換することが可能であると共に、従来に比べて第2スイッチング素子で生じる損失を低減することができる。 In this current detection circuit, the switch alternately switches between an on state in which the reference current flows through the second switching element and an off state in which the reference current does not flow through the second switching element. Since there is a period during which the reference current does not flow in the second switching element, in this current detection circuit, the loss generated in the second switching element is small. In the off state, the voltage holding circuit outputs a holding voltage having the same magnitude as the reference voltage in the previous on state. Therefore, the AD conversion circuit can AD convert the voltage between both ends of the first switching element with the holding voltage as a reference. As described above, in this current detection circuit, it is possible to appropriately perform AD conversion, and it is possible to reduce the loss generated in the second switching element as compared with the related art.
図1に示す実施例1の電流検出回路10は、配線12に接続されている。配線12の上流端は、図示しない負荷(例えば、車両のブレーキ油圧を制御するソレノイド等)に接続されている。電流検出回路10は、配線12に流れる電流Isを検出し、検出した電流Isをデジタル値として出力する。電流検出回路10は、MOSFET(metal oxide semiconductor field effect transistor)20、AD変換器30、定電流源40、MOSFET50、電圧保持回路60、及び、スイッチSW1、SW2a、SW2b、SW3a、SW3bを有している。
The
MOSFET20は、配線12に介装されている。MOSFET20のドレインが配線12の高電位側に接続されており、MOSFET20のソースが配線12の低電位側に接続されている。MOSFET20のゲートには、所定のゲート電圧が印加されている。電流検出回路10の動作中は、MOSFET20はオンしている。MOSFET20のドレイン‐ソース間電圧は、配線12に流れる電流Isと相関を有する。以下では、MOSFET20のドレイン‐ソース間電圧を、センス電圧Vsという。MOSFET20のドレインは、AD変換器30のセンス電圧入力端子30aに接続されている。MOSFET20のソースは、AD変換器30のセンス電圧入力端子30bに接続されている。したがって、センス電圧Vsが、センス電圧入力端子30a、30bの間に印加される。
The
電源配線42とグランドの間に、スイッチSW1、定電流源40、及び、MOSFET50が直列に接続されている。電源配線42には、グランドよりも高い電位が印加されている。スイッチSW1の一方の端子は、電源配線42に接続されている。スイッチSW1の他方の端子は、定電流源40の高電位側端子に接続されている。定電流源40の低電位側端子は、MOSFET50のドレインに接続されている。MOSFET50のソースは、グランドに接続されている。MOSFET50のゲートには、所定のゲート電圧が印加されている。MOSFET50のゲートに印加される電圧は、MOSFET20のゲートに印加される電圧と略等しい。電流検出回路10の動作中は、MOSFET50はオンしている。スイッチSW1がオンすると、定電流源40で設定された大きさの基準電流Iref(直流電流)が、MOSFET50に流れる。このため、MOSFET50のドレイン‐ソース間の電圧Vdsが、基準電流Irefと相関を有する基準電圧Vrefとなる。スイッチSW1がオフすると、基準電流Irefが停止し、電圧Vdsが略0Vとなる。
A switch SW1, a constant
MOSFET20とMOSFET50は、共通の半導体基板に設けられている。このため、MOSFET20とMOSFET50は、略同じ温度特性を有している。また、MOSFET20とMOSFET50は、略同じ温度で動作する。したがって、温度によってMOSFET20の電流‐電圧特性(電流Isとセンス電圧Vsの相関)が変化すると、MOSFET50の電流‐電圧特性(基準電流Irefと基準電圧Vrefの相関)も同様に変化する。
電圧保持回路60は、入力端子60a、60b及び出力端子60c、60dを有している。入力端子60aは、スイッチSW3aを介してMOSFET50のドレインに接続されている。入力端子60bは、スイッチSW3bを介してMOSFET50のソースに接続されている。スイッチSW3a、SW3bは、連動して動作する。スイッチSW3aがオンするときにはスイッチSW3bがオンし、スイッチSW3aがオフするときにはスイッチSW3bがオフする。スイッチSW3a、SW3bがオンしているときに、入力端子60a、60bの間に、MOSFET50のドレイン‐ソース間の電圧Vdsが印加される。入力端子60a、60bの間に電圧Vdsが入力されると、電圧保持回路60は、その後の一定期間にわたって出力端子60c、60d間に電圧Vdsと同じ大きさの電圧を出力する。以下では、電圧保持回路60の出力電圧を、保持電圧Vholdという。
The
スイッチSW2a、SW2bは、3端子スイッチである。スイッチSW2aの共通端子は、AD変換器30の基準電圧入力端子30cに接続されている。スイッチSW2aの一方の選択端子は、MOSFET50のドレインに接続されている。スイッチSW2aの他方の選択端子は、電圧保持回路60の出力端子60cに接続されている。スイッチSW2bの共通端子は、AD変換器30の基準電圧入力端子30dに接続されている。スイッチSW2bの一方の選択端子は、MOSFET50のソースに接続されている。スイッチSW2bの他方の選択端子は、電圧保持回路60の出力端子60dに接続されている。スイッチSW2a、SW2bは、連動して動作する。スイッチSW2aが基準電圧入力端子30cをMOSFET50のドレインに接続しているときには、スイッチSW2bは基準電圧入力端子30dをMOSFET50のソースに接続している。スイッチSW2aが基準電圧入力端子30cを出力端子60cに接続されているときには、スイッチSW2bは基準電圧入力端子30dを出力端子60dに接続している。
The switches SW2a and SW2b are three-terminal switches. The common terminal of the switch SW2a is connected to the reference
AD変換器30は、ΔΣ変調器32とデジタルフィルタ34を有している。ΔΣ変調器32は、センス電圧入力端子30a、30b間に印加されるセンス電圧Vsを、基準電圧入力端子30c、30d間に印加される電圧を基準としてAD変換する。デジタルフィルタ34は、AD変換器30がオーバーサンプリングにより出力するデジタル値を所定周期で平均化することで、デシメーションする。デジタルフィルタ34の出力値が、AD変換器30の出力端子30eに出力される。上述したように、センス電圧Vsは、配線12に流れる電流Isと相関を有する。したがって、出力端子30eに出力されるデジタル値は、電流Isを示す。
The
次に、電流検出回路10の動作について説明する。図2は、電流検出回路10の動作中における各値の変化を示している。図2の電圧Vpwmは、配線12に接続された負荷を制御するためのスイッチング素子(図示省略)を制御するための信号である。図2のスイッチSW2a、SW2bのグラフは、スイッチSW2a、SW2bに対する制御信号を示している。制御信号がS1のときにスイッチSW2a、SW2bによって基準電圧入力端子30c、30dがMOSFET50のドレイン及びソースに接続され、制御信号がS2のときにスイッチSW2a、SW2bによって基準電圧入力端子30c、30dが出力端子60c、60dに接続される。図2に示すように、電圧Vpwmが高いときに電流Isが増加してセンス電圧Vsが上昇し、電圧Vpwmが低いときに電流Isが減少してセンス電圧Vsが低下する。AD変換器30は、電圧Vpwmの1周期毎に、センス電圧Vsの平均値Vsaveをデジタル値として出力端子30eに出力する。なお、センス電圧Vsのサンプリングに1周期が必要であり、デジタルフィルタ34の出力遅延時間が約2周期であるので、AD変換器30の出力タイミングは、測定対象の期間から約3周期遅れる。電流検出回路10は、平均値Vsaveを繰り返し出力する動作中に、制御C1〜C4を実行する。
Next, the operation of the
図2に示すように、制御C1の開始時に、スイッチSW1がオンする。したがって、MOSFET50に基準電流Irefが流れる。このため、MOSFET50のドレイン‐ソース間の電圧Vdsが基準電圧Vrefまで上昇する。また、制御C1では、スイッチSW3a、SW3bがオフしているので、電圧保持回路60の入力端子60a、60bには電圧Vds(すなわち、基準電圧Vref)が印加されない。また、制御C1では、スイッチSW2a、SW2bによって基準電圧入力端子30c、30dがMOSFET50のドレイン及びソースに接続されている。このため、電圧Vds(すなわち、基準電圧Vref)が、AD変換器30の基準電圧入力端子30c、30dの間に印加される。したがって、制御C1においては、AD変換器30は、電圧Vds(すなわち、基準電圧Vref)を基準としてセンス電圧VsをAD変換し、平均値Vsaveのデジタル値を出力する。このように、制御C1では、MOSFET20に基準電流Irefを流すことで基準電圧Vrefを発生させ、その基準電圧Vrefを基準としてセンス電圧VsをAD変換する。
As shown in FIG. 2, the switch SW1 is turned on at the start of the control C1. Therefore, the reference current Iref flows through the
制御C1の後に、制御C2が実行される。制御C2では、スイッチSW3a、SW3bがオンする。すると、電圧Vds(すなわち、基準電圧Vref)が電圧保持回路60の入力端子60a、60b間に印加される。すると、電圧保持回路60が、保持電圧Vholdと入力された基準電圧Vrefとが一致するように、保持電圧Vholdを制御する。このように、制御C2の間に、保持電圧Vholdが、そのときの基準電圧Vrefと一致するように制御される。また、制御C2では、制御C1と同様に、AD変換器30は、電圧Vds(すなわち、基準電圧Vref)を基準としてセンス電圧VsをAD変換する。
After the control C1, the control C2 is executed. In the control C2, the switches SW3a and SW3b are turned on. Then, the voltage Vds (that is, the reference voltage Vref) is applied between the
制御C2の後に、制御C3が実行される。制御C3では、スイッチSW3a、SW3bがオフする。このため、電圧保持回路60の入力端子60a、60bが、MOSFET50のドレイン及びソースから切り離される。しかしながら、スイッチSW3a、SW3bがオフした後でも、電圧保持回路60は、保持電圧Vholdを基準電圧Vref(直前の制御C2における基準電圧Vref)に保持する。また、制御C3では、制御C1と同様に、AD変換器30は、電圧Vds(すなわち、基準電圧Vref)を基準としてセンス電圧VsをAD変換する。
After the control C2, the control C3 is executed. In the control C3, the switches SW3a and SW3b are turned off. For this reason, the
制御C3の後に、制御C4が実行される。制御C4では、スイッチSW1がオフする。また、制御C4では、SW2a、SW2bによって基準電圧入力端子30c、30dが電圧保持回路60の出力端子60c、60dに接続される。スイッチSW1がオフするので、基準電流Irefが停止し、電圧Vdsが基準電圧Vrefから略0Vまで低下する。また、スイッチSW2a、SW2bによって基準電圧入力端子30c、30dが電圧保持回路60の出力端子60c、60dに接続されるので、基準電圧入力端子30c、30d間には、電圧保持回路60が出力する保持電圧Vholdが印加される。このため、AD変換器30は、保持電圧Vholdを基準として、センス電圧VsをAD変換する。電圧保持回路60は、制御C4においても、保持電圧Vholdを基準電圧Vref(直前の制御C2における基準電圧Vref)に保持している。このため、AD変換器30は、センス電圧Vsを正確にAD変換することができる。
Control C4 is executed after control C3. In control C4, the switch SW1 is turned off. In the control C4, the reference
このように、電流検出回路10は、制御C1〜C3においては、MOSFET50に基準電流Irefを流して基準電圧Vrefを発生させ、発生させた基準電圧Vrefを基準としてAD変換を行う。他方、電流検出回路10は、制御C4においては、電圧保持回路60が直前の制御C2における基準電圧Vrefと等しい大きさの保持電圧Vholdを出力し、その保持電圧Vholdを基準としてAD変換を行う。したがって、制御C4では、基準電流Irefを流さずに、正確にAD変換を行うことができる。
As described above, in the controls C1 to C3, the
図2に示すように、電流検出回路10は、制御C1〜C4を繰り返し実行することによって、保持電圧Vholdを最新の基準電圧Vrefに更新する。したがって、AD変換器30は、常にセンス電圧Vsを正確にAD変換することができる。このため、MOSFET20の温度が変化しても、その温度変化による特性変動を補償しながら、正確に電流Isを検出することができる。
As shown in FIG. 2, the
図2に示すように、電流検出回路10は、電圧Vpwmの3周期分(約0.2msec)の期間において制御C1〜C3を実行し、電圧Vpwmの27周期分の期間において制御C4を実行する。すなわち、制御C1〜C4のサイクルは、電圧Vpwmの30周期(約2msec)毎に行われる。他方、MOSFET20、50の温度変動の時定数は約10msecである。制御C1〜C4のサイクル(約2msec)がMOSFET20、50の温度変動の時定数(約10msec)よりも十分に小さいので、制御C1〜C4のサイクルの間にMOSFET20、50が大きく温度変化することがない。したがって、制御C4において保持電圧Vhold(直前の制御C2における基準電圧Vref)を基準としてAD変換を行っても、正確にAD変換を行うことができる。また、制御C1〜C4のサイクル(約2msec)に対して基準電流Irefを流す期間(制御C1〜C3の期間)が約0.2msecであるので、この電流検出回路10では、従来の電流検出回路に対して、基準電流Irefを流す期間を約1/10とすることができる。このため、基準電流Irefにより生じる消費電力を約1/10に低減することができる。また、上記のように保持電圧Vholdを更新するサイクルを電圧Vpwmの周期の整数倍とすることで、適切に電流Isを検出することができる。
As shown in FIG. 2, the
図3は、実施例2の電流検出回路10aを示している。実施例2では、配線12にIGBT100のセンスエミッタ100bが接続されている。IGBT100がオンすると、メインエミッタ100aにメイン電流I1が流れると共に、センスエミッタ100bにセンス電流I2が流れる。センス電流I2は、メイン電流I1に対して相関を有する。MOSFET20には、センス電流I2が流れる。その他の構成に関しては、実施例2の電流検出回路10aは、実施例1の電流検出回路10と等しい。したがって、AD変換器30は、センス電流I2に相当するデジタル値を出力する。
FIG. 3 shows a
図4は、実施例2の電流検出回路10aにおける各値の変化を示している。図4の電圧Vpwmは、IGBT100のゲート電圧と等しい。図3の回路では、電圧Vpwmが高いときにIGBT100がオンしてセンス電流I2が流れ、電圧Vpwmが低いときにIGBT100がオフしてセンス電流I2が略ゼロとなる。したがって、電圧Vpwmが高い期間ではセンス電圧Vsが高くなり、電圧Vpwmが低い期間ではセンス電圧Vsが略ゼロとなる。実施例2の電流検出回路10aでも、制御C1〜C4が繰り返し実行される。したがって、実施例1と同様に、実施例2でも、基準電流Irefによる電力消費を抑制しながら、センス電圧Vsを適切にAD変換することができる。
FIG. 4 shows changes in values in the
図5は、実施例3の電流検出回路10bを示している。実施例3の電流検出回路10bは、実施例1の電流検出回路10に対して、スイッチSW4a、SW4bを追加したものである。その他の構成に関しては、実施例3の電流検出回路10bは、実施例1の電流検出回路10と等しい。スイッチSW4aの共通端子は、AD変換器30のセンス電圧入力端子30aに接続されている。スイッチSW4aの一方の選択端子は、MOSFET50のドレインに接続されている。スイッチSW4bの他方の選択端子は、MOSFET20のドレインに接続されている。スイッチSW4bの共通端子は、AD変換器30のセンス電圧入力端子30bに接続されている。スイッチSW4bの一方の選択端子は、MOSFET50のソースに接続されている。スイッチSW4bの他方の選択端子は、MOSFET20のソースに接続されている。スイッチSW4a、SW4bは、連動して動作する。スイッチSW4aを介してセンス電圧入力端子30aがMOSFET20のドレインに接続されているときには、スイッチSW4bを介してセンス電圧入力端子30bがMOSFET20のソースに接続されている。この状態では、実施例3の電流検出回路10bは、実施例1の電流検出回路10と同様に動作する。スイッチSW4aを介してセンス電圧入力端子30aがMOSFET50のドレインに接続されているときには、スイッチSW4bを介してセンス電圧入力端子30bはMOSFET50のソースに接続されている。実施例3の電流検出回路10bは、以下に説明する自己診断1及び自己診断2を行うことができる。
FIG. 5 shows a
(自己診断1)
自己診断1では、スイッチSW1をオンし、基準電流IrefをMOSFET50に流す。また、スイッチSW2a、SW2bを介して、基準電圧入力端子30c、30dをMOSFET50のドレイン及びソースに接続する。また、スイッチSW4a、SW4bを介して、センス電圧入力端子30a、30bをMOSFET50のドレイン及びソースに接続する。この状態では、AD変換器30のセンス電圧入力端子30a、30b間、及び、AD変換器30の基準電圧入力端子30c、30d間に、電圧Vds(すなわち、基準電圧Vref)が印加される。この状態でAD変換を行い、出力されるデジタル値が一定の範囲内にあるか否かを確認する。これによって、AD変換器30が正常に動作しているか否かを診断することができる。
(Self-diagnosis 1)
In self-
(自己診断2)
自己診断2では、スイッチSW1をオンし、基準電流IrefをMOSFET50に流す。また、スイッチSW2a、SW2bを介して、基準電圧入力端子30c、30dを電圧保持回路60の出力端子60c、60dに接続する。また、スイッチSW3a、SW3bをオンし、電圧Vds(すなわち、基準電圧Vref)を電圧保持回路60の入力端子60a、60b間に印加する。すると、電圧保持回路60が出力する保持電圧Vholdが、基準電圧Vrefと一致する。保持電圧Vholdが基準電圧Vrefまで上昇したら、スイッチSW3a、SW3bをオフする。また、スイッチSW4a、SW4bを介して、センス電圧入力端子30a、30bをMOSFET50のドレイン及びソースに接続する。この状態では、AD変換器30のセンス電圧入力端子30a、30b間に電圧Vds(すなわち、基準電圧Vref)が印加され、AD変換器30の基準電圧入力端子30c、30d間に保持電圧Vholdが印加される。この状態でAD変換を行い、出力されるデジタル値が一定の範囲内にあるか否かを確認する。これによって、電圧保持回路60が正常に動作しているか否かを診断することができる。
(Self-diagnosis 2)
In self-
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。 The embodiments have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical usefulness by achieving one of them.
10:電流検出回路
12:配線
20:MOSFET
30:AD変換器
32:ΔΣ変調器
34:デジタルフィルタ
40:定電流源
50:MOSFET
60:電圧保持回路
SW1:スイッチ
SW2a:スイッチ
SW2b:スイッチ
SW3a:スイッチ
SW3b:スイッチ
SW4a:スイッチ
SW4b:スイッチ
10: Current detection circuit 12: Wiring 20: MOSFET
30: AD converter 32: ΔΣ modulator 34: Digital filter 40: Constant current source 50: MOSFET
60: Voltage holding circuit SW1: Switch SW2a: Switch SW2b: Switch SW3a: Switch SW3b: Switch SW4a: Switch SW4b: Switch
Claims (1)
前記第1スイッチング素子と同じ半導体基板に設けられた第2スイッチング素子と、
基準電流を流す定電流源と、
前記第2スイッチング素子に前記基準電流が流れるオン状態と前記第2スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換えるスイッチと、
オン状態では前記第2スイッチング素子の両端間に発生する基準電圧の入力を受け、オフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、
オフ状態では、前記保持電圧を基準として、前記第1スイッチング素子の両端間の電圧をAD変換するAD変換回路、
を有する電流検出回路。 A first switching element;
A second switching element provided on the same semiconductor substrate as the first switching element;
A constant current source for supplying a reference current;
A switch that alternately switches between an on state in which the reference current flows in the second switching element and an off state in which the reference current does not flow in the second switching element;
A voltage holding circuit that receives a reference voltage generated between both ends of the second switching element in the on state and outputs a holding voltage having the same magnitude as the reference voltage in the previous on state in the off state;
In an off state, an AD conversion circuit that AD converts the voltage between both ends of the first switching element with respect to the holding voltage;
A current detection circuit.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018050895A JP7135355B2 (en) | 2018-03-19 | 2018-03-19 | Current detection circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018050895A JP7135355B2 (en) | 2018-03-19 | 2018-03-19 | Current detection circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2019163961A true JP2019163961A (en) | 2019-09-26 |
JP7135355B2 JP7135355B2 (en) | 2022-09-13 |
Family
ID=68065127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018050895A Active JP7135355B2 (en) | 2018-03-19 | 2018-03-19 | Current detection circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7135355B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024043044A1 (en) * | 2022-08-25 | 2024-02-29 | 株式会社Gsユアサ | Detecting device, electricity storage device, and detecting method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS525252A (en) * | 1975-07-01 | 1977-01-14 | Seiko Epson Corp | Ad converter |
JP2013160616A (en) * | 2012-02-03 | 2013-08-19 | Toyota Motor Corp | Current detector |
JP2013247547A (en) * | 2012-05-28 | 2013-12-09 | Toyota Motor Corp | Current monitoring circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6160441A (en) | 1998-10-30 | 2000-12-12 | Volterra Semiconductor Corporation | Sensors for measuring current passing through a load |
JP4468316B2 (en) | 2006-02-15 | 2010-05-26 | 株式会社日立製作所 | Overcurrent detection circuit and overcurrent detection method for power supply device |
-
2018
- 2018-03-19 JP JP2018050895A patent/JP7135355B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS525252A (en) * | 1975-07-01 | 1977-01-14 | Seiko Epson Corp | Ad converter |
JP2013160616A (en) * | 2012-02-03 | 2013-08-19 | Toyota Motor Corp | Current detector |
JP2013247547A (en) * | 2012-05-28 | 2013-12-09 | Toyota Motor Corp | Current monitoring circuit |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2024043044A1 (en) * | 2022-08-25 | 2024-02-29 | 株式会社Gsユアサ | Detecting device, electricity storage device, and detecting method |
Also Published As
Publication number | Publication date |
---|---|
JP7135355B2 (en) | 2022-09-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100593523B1 (en) | Digital control system and method for switch mode power supply | |
KR100832827B1 (en) | Constant voltage circuit | |
JP5278817B2 (en) | Switching power supply | |
US7592792B2 (en) | Power supply | |
JP4864463B2 (en) | Converter circuit and method for controlling a regulator | |
JP5814892B2 (en) | Current detection circuit and current control device using the same | |
KR100971056B1 (en) | Bi-directional mos current sense circuit | |
CN108306489B (en) | Drive circuit, control circuit and drive method of buck-boost switching converter | |
JP5280332B2 (en) | Semiconductor device for current control and control device using the same | |
JP2009240063A (en) | Semiconductor device and power supply using the same | |
US20140266111A1 (en) | Multiphase converter controller with current balance | |
CN110402534B (en) | Power supply device for vehicle | |
US20120235656A1 (en) | Current-direction detecting circuit and dc-dc converter | |
KR20050009151A (en) | Semiconductor device including dc-dc converter control circuit | |
JP2016025748A (en) | Power supply system and control unit | |
US9588157B2 (en) | Integrated circuit, current sense circuit for a pulse width modulation driver and method therefor | |
US11222526B2 (en) | Two-wire transmitter | |
US9306592B2 (en) | Semiconductor integrated circuit | |
TWI509968B (en) | Voltage converter circuit and voltage converter controller and parameter setting method therefor | |
US9602014B2 (en) | Voltage converter circuit and voltage converter controller and parameter setting method therefor | |
CN109560690B (en) | III/V semiconductor-based circuit and method of operating the same | |
JP7135355B2 (en) | Current detection circuit | |
US10014770B1 (en) | Power supply device, control circuit for power supply device, and control method for power supply device | |
US10063248B2 (en) | Driver arrangement and method for providing an analog output signal | |
JP5699984B2 (en) | Current monitor circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200720 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210311 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220308 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220802 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220815 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 7135355 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |