JP2019163961A - Current detection circuit - Google Patents

Current detection circuit Download PDF

Info

Publication number
JP2019163961A
JP2019163961A JP2018050895A JP2018050895A JP2019163961A JP 2019163961 A JP2019163961 A JP 2019163961A JP 2018050895 A JP2018050895 A JP 2018050895A JP 2018050895 A JP2018050895 A JP 2018050895A JP 2019163961 A JP2019163961 A JP 2019163961A
Authority
JP
Japan
Prior art keywords
voltage
switching element
current
mosfet
detection circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018050895A
Other languages
Japanese (ja)
Other versions
JP7135355B2 (en
Inventor
勉 瀬川
Tsutomu Segawa
勉 瀬川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018050895A priority Critical patent/JP7135355B2/en
Publication of JP2019163961A publication Critical patent/JP2019163961A/en
Application granted granted Critical
Publication of JP7135355B2 publication Critical patent/JP7135355B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Measurement Of Current Or Voltage (AREA)

Abstract

To propose a current detection circuit that is less likely to cause a loss.SOLUTION: A current detection circuit comprises: a first switching element; a second switching element provided on the same semiconductor substrate as the first switching element; a constant current source that causes a reference current to flow; a switch that alternately switches an on-state in which the reference current flows in the second switching element and an off-state in which the reference current does not flow in the second switching element; a voltage holding circuit that receives input of a reference voltage generated between both ends of the second switching element in the on-state and that outputs a holding voltage identical in magnitude to the reference voltage in a previous on-state; and an AD conversion circuit that AD converts a voltage between both ends of the first switching element by using the holding voltage as a reference in the off-state.SELECTED DRAWING: Figure 1

Description

本明細書に開示の技術は、電流検出回路に関する。   The technology disclosed in this specification relates to a current detection circuit.

特許文献１に開示の電流検出回路は、第１スイッチング素子の両端間の電圧を検出し、検出した電圧をアナログ値からデジタル値に変換する。第１スイッチング素子の両端間の電圧が、第１スイッチング素子に流れる電流と相関を有する。したがって、この電流検出回路によれば、第１スイッチング素子に流れる電流を検出することができる。   The current detection circuit disclosed in Patent Document 1 detects a voltage across the first switching element, and converts the detected voltage from an analog value to a digital value. The voltage across the first switching element has a correlation with the current flowing through the first switching element. Therefore, according to this current detection circuit, the current flowing through the first switching element can be detected.

この電流検出回路は、第１スイッチング素子と、第２スイッチング素子と、定電流源と、ＡＤ変換回路を有している。第２スイッチング素子は、第１スイッチング素子と同じ半導体基板に設けられており、第１スイッチング素子と略同じ特性を有している。定電流源は、第２スイッチング素子に基準電流を流す。電流検出回路の動作中においては、第２スイッチング素子に常に基準電流が流れている。このため、第２スイッチング素子の両端間に基準電圧が発生する。ＡＤ変換回路は、基準電圧を基準として、第１スイッチング素子の両端間の電圧をＡＤ変換する。第１スイッチング素子の電流電圧特性は、温度依存性を有する。第２スイッチング素子は、第１スイッチング素子と同じ半導体基板に設けられているので、第１スイッチング素子と略同じ温度依存性を有しており、第１スイッチング素子と略同じ温度で動作する。したがって、第２スイッチング素子に生じる基準電圧に基づいて第１スイッチング素子の両端間の電圧をＡＤ変換することで、第１スイッチング素子の温度依存性を補償し、第１スイッチング素子に流れる電流を正確に検出することができる。   The current detection circuit includes a first switching element, a second switching element, a constant current source, and an AD conversion circuit. The second switching element is provided on the same semiconductor substrate as the first switching element and has substantially the same characteristics as the first switching element. The constant current source supplies a reference current to the second switching element. During the operation of the current detection circuit, the reference current always flows through the second switching element. For this reason, a reference voltage is generated between both ends of the second switching element. The AD conversion circuit AD converts the voltage between both ends of the first switching element based on the reference voltage. The current-voltage characteristic of the first switching element has temperature dependence. Since the second switching element is provided on the same semiconductor substrate as the first switching element, the second switching element has substantially the same temperature dependency as the first switching element and operates at substantially the same temperature as the first switching element. Therefore, by converting the voltage between both ends of the first switching element based on the reference voltage generated in the second switching element, the temperature dependency of the first switching element is compensated, and the current flowing through the first switching element is accurately determined. Can be detected.

特開２０１３−２４７５４７号公報JP 2013-247547 A

ＡＤ変換回路で正確なＡＤ変換を行うためには、基準電圧として比較的大きい電圧が必要となる。このため、第２スイッチング素子では、比較的大きい損失が生じる。特許文献１の電流検出回路では、第２スイッチング素子に常に基準電流が流れているため、第２スイッチング素子で常に損失が発生している。このため、電流検出回路全体の消費電力が大きいという問題があった。したがって、本明細書では、より損失が生じ難い電流検出回路を提案する。   In order to perform accurate AD conversion by the AD conversion circuit, a relatively large voltage is required as a reference voltage. For this reason, a relatively large loss occurs in the second switching element. In the current detection circuit of Patent Document 1, since a reference current always flows through the second switching element, a loss always occurs in the second switching element. For this reason, there was a problem that the power consumption of the whole current detection circuit was large. Therefore, the present specification proposes a current detection circuit that is less prone to loss.

本明細書が開示する電流検出回路は、第１スイッチング素子と、前記第１スイッチング素子と同じ半導体基板に設けられた第２スイッチング素子と、基準電流を流す定電流源と、前記第２スイッチング素子に前記基準電流が流れるオン状態と前記第２スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換えるスイッチと、オン状態では前記第２スイッチング素子の両端間に発生する基準電圧の入力を受けるとともにオフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、オフ状態では前記保持電圧を基準として前記第１スイッチング素子の両端間の電圧をＡＤ変換するＡＤ変換回路を有する。   The current detection circuit disclosed in this specification includes a first switching element, a second switching element provided on the same semiconductor substrate as the first switching element, a constant current source for supplying a reference current, and the second switching element. A switch that alternately switches between an on state in which the reference current flows and an off state in which the reference current does not flow in the second switching element, and an input of a reference voltage generated between both ends of the second switching element in the on state. In the off state, the voltage holding circuit outputs a holding voltage having the same magnitude as the reference voltage in the previous on state. In the off state, the voltage between both ends of the first switching element is AD with reference to the holding voltage. An AD conversion circuit for conversion is included.

この電流検出回路では、スイッチが、第２スイッチング素子に基準電流が流れるオン状態と第２スイッチング素子に基準電流が流れないオフ状態とを交互に切り換える。第２スイッチング素子に基準電流が流れない期間が存在するため、この電流検出回路では、第２スイッチング素子で生じる損失が小さい。また、オフ状態では、その前のオン状態における基準電圧と同じ大きさの保持電圧を電圧保持回路が出力する。したがって、ＡＤ変換回路は、保持電圧を基準として第１スイッチング素子の両端間の電圧をＡＤ変換することができる。このように、この電流検出回路では、適切にＡＤ変換することが可能であると共に、従来に比べて第２スイッチング素子で生じる損失を低減することができる。   In this current detection circuit, the switch alternately switches between an on state in which the reference current flows through the second switching element and an off state in which the reference current does not flow through the second switching element. Since there is a period during which the reference current does not flow in the second switching element, in this current detection circuit, the loss generated in the second switching element is small. In the off state, the voltage holding circuit outputs a holding voltage having the same magnitude as the reference voltage in the previous on state. Therefore, the AD conversion circuit can AD convert the voltage between both ends of the first switching element with the holding voltage as a reference. As described above, in this current detection circuit, it is possible to appropriately perform AD conversion, and it is possible to reduce the loss generated in the second switching element as compared with the related art.

実施例１の電流検出回路の回路図。FIG. 3 is a circuit diagram of a current detection circuit according to the first embodiment. 実施例１の電流検出回路の動作を示すグラフ。3 is a graph showing the operation of the current detection circuit according to the first embodiment. 実施例２の電流検出回路の回路図。FIG. 6 is a circuit diagram of a current detection circuit according to a second embodiment. 実施例２の電流検出回路の動作を示すグラフ。6 is a graph showing the operation of the current detection circuit according to the second embodiment. 実施例３の電流検出回路の回路図。FIG. 6 is a circuit diagram of a current detection circuit according to a third embodiment.

図１に示す実施例１の電流検出回路１０は、配線１２に接続されている。配線１２の上流端は、図示しない負荷（例えば、車両のブレーキ油圧を制御するソレノイド等）に接続されている。電流検出回路１０は、配線１２に流れる電流Ｉｓを検出し、検出した電流Ｉｓをデジタル値として出力する。電流検出回路１０は、ＭＯＳＦＥＴ（metal oxide semiconductor field effect transistor）２０、ＡＤ変換器３０、定電流源４０、ＭＯＳＦＥＴ５０、電圧保持回路６０、及び、スイッチＳＷ１、ＳＷ２ａ、ＳＷ２ｂ、ＳＷ３ａ、ＳＷ３ｂを有している。   The current detection circuit 10 according to the first embodiment illustrated in FIG. 1 is connected to the wiring 12. The upstream end of the wiring 12 is connected to a load (not shown) (for example, a solenoid for controlling the brake hydraulic pressure of the vehicle). The current detection circuit 10 detects the current Is flowing through the wiring 12, and outputs the detected current Is as a digital value. The current detection circuit 10 includes a MOSFET (metal oxide semiconductor field effect transistor) 20, an AD converter 30, a constant current source 40, a MOSFET 50, a voltage holding circuit 60, and switches SW1, SW2a, SW2b, SW3a, and SW3b. Yes.

ＭＯＳＦＥＴ２０は、配線１２に介装されている。ＭＯＳＦＥＴ２０のドレインが配線１２の高電位側に接続されており、ＭＯＳＦＥＴ２０のソースが配線１２の低電位側に接続されている。ＭＯＳＦＥＴ２０のゲートには、所定のゲート電圧が印加されている。電流検出回路１０の動作中は、ＭＯＳＦＥＴ２０はオンしている。ＭＯＳＦＥＴ２０のドレイン‐ソース間電圧は、配線１２に流れる電流Ｉｓと相関を有する。以下では、ＭＯＳＦＥＴ２０のドレイン‐ソース間電圧を、センス電圧Ｖｓという。ＭＯＳＦＥＴ２０のドレインは、ＡＤ変換器３０のセンス電圧入力端子３０ａに接続されている。ＭＯＳＦＥＴ２０のソースは、ＡＤ変換器３０のセンス電圧入力端子３０ｂに接続されている。したがって、センス電圧Ｖｓが、センス電圧入力端子３０ａ、３０ｂの間に印加される。   The MOSFET 20 is interposed in the wiring 12. The drain of the MOSFET 20 is connected to the high potential side of the wiring 12, and the source of the MOSFET 20 is connected to the low potential side of the wiring 12. A predetermined gate voltage is applied to the gate of the MOSFET 20. During the operation of the current detection circuit 10, the MOSFET 20 is on. The drain-source voltage of the MOSFET 20 has a correlation with the current Is flowing through the wiring 12. Hereinafter, the drain-source voltage of the MOSFET 20 is referred to as a sense voltage Vs. The drain of the MOSFET 20 is connected to the sense voltage input terminal 30 a of the AD converter 30. The source of the MOSFET 20 is connected to the sense voltage input terminal 30 b of the AD converter 30. Therefore, the sense voltage Vs is applied between the sense voltage input terminals 30a and 30b.

電源配線４２とグランドの間に、スイッチＳＷ１、定電流源４０、及び、ＭＯＳＦＥＴ５０が直列に接続されている。電源配線４２には、グランドよりも高い電位が印加されている。スイッチＳＷ１の一方の端子は、電源配線４２に接続されている。スイッチＳＷ１の他方の端子は、定電流源４０の高電位側端子に接続されている。定電流源４０の低電位側端子は、ＭＯＳＦＥＴ５０のドレインに接続されている。ＭＯＳＦＥＴ５０のソースは、グランドに接続されている。ＭＯＳＦＥＴ５０のゲートには、所定のゲート電圧が印加されている。ＭＯＳＦＥＴ５０のゲートに印加される電圧は、ＭＯＳＦＥＴ２０のゲートに印加される電圧と略等しい。電流検出回路１０の動作中は、ＭＯＳＦＥＴ５０はオンしている。スイッチＳＷ１がオンすると、定電流源４０で設定された大きさの基準電流Ｉｒｅｆ（直流電流）が、ＭＯＳＦＥＴ５０に流れる。このため、ＭＯＳＦＥＴ５０のドレイン‐ソース間の電圧Ｖｄｓが、基準電流Ｉｒｅｆと相関を有する基準電圧Ｖｒｅｆとなる。スイッチＳＷ１がオフすると、基準電流Ｉｒｅｆが停止し、電圧Ｖｄｓが略０Ｖとなる。   A switch SW1, a constant current source 40, and a MOSFET 50 are connected in series between the power supply wiring 42 and the ground. A potential higher than the ground is applied to the power supply wiring 42. One terminal of the switch SW 1 is connected to the power supply wiring 42. The other terminal of the switch SW1 is connected to the high potential side terminal of the constant current source 40. The low potential side terminal of the constant current source 40 is connected to the drain of the MOSFET 50. The source of the MOSFET 50 is connected to the ground. A predetermined gate voltage is applied to the gate of the MOSFET 50. The voltage applied to the gate of MOSFET 50 is substantially equal to the voltage applied to the gate of MOSFET 20. During the operation of the current detection circuit 10, the MOSFET 50 is on. When the switch SW1 is turned on, a reference current Iref (DC current) having a magnitude set by the constant current source 40 flows through the MOSFET 50. Therefore, the drain-source voltage Vds of the MOSFET 50 becomes the reference voltage Vref having a correlation with the reference current Iref. When the switch SW1 is turned off, the reference current Iref is stopped and the voltage Vds becomes substantially 0V.

ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ５０は、共通の半導体基板に設けられている。このため、ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ５０は、略同じ温度特性を有している。また、ＭＯＳＦＥＴ２０とＭＯＳＦＥＴ５０は、略同じ温度で動作する。したがって、温度によってＭＯＳＦＥＴ２０の電流‐電圧特性（電流Ｉｓとセンス電圧Ｖｓの相関）が変化すると、ＭＯＳＦＥＴ５０の電流‐電圧特性（基準電流Ｉｒｅｆと基準電圧Ｖｒｅｆの相関）も同様に変化する。   MOSFET 20 and MOSFET 50 are provided on a common semiconductor substrate. For this reason, the MOSFET 20 and the MOSFET 50 have substantially the same temperature characteristics. Further, the MOSFET 20 and the MOSFET 50 operate at substantially the same temperature. Therefore, when the current-voltage characteristic of MOSFET 20 (correlation between current Is and sense voltage Vs) changes with temperature, the current-voltage characteristic of MOSFET 50 (correlation between reference current Iref and reference voltage Vref) also changes.

電圧保持回路６０は、入力端子６０ａ、６０ｂ及び出力端子６０ｃ、６０ｄを有している。入力端子６０ａは、スイッチＳＷ３ａを介してＭＯＳＦＥＴ５０のドレインに接続されている。入力端子６０ｂは、スイッチＳＷ３ｂを介してＭＯＳＦＥＴ５０のソースに接続されている。スイッチＳＷ３ａ、ＳＷ３ｂは、連動して動作する。スイッチＳＷ３ａがオンするときにはスイッチＳＷ３ｂがオンし、スイッチＳＷ３ａがオフするときにはスイッチＳＷ３ｂがオフする。スイッチＳＷ３ａ、ＳＷ３ｂがオンしているときに、入力端子６０ａ、６０ｂの間に、ＭＯＳＦＥＴ５０のドレイン‐ソース間の電圧Ｖｄｓが印加される。入力端子６０ａ、６０ｂの間に電圧Ｖｄｓが入力されると、電圧保持回路６０は、その後の一定期間にわたって出力端子６０ｃ、６０ｄ間に電圧Ｖｄｓと同じ大きさの電圧を出力する。以下では、電圧保持回路６０の出力電圧を、保持電圧Ｖｈｏｌｄという。   The voltage holding circuit 60 has input terminals 60a and 60b and output terminals 60c and 60d. The input terminal 60a is connected to the drain of the MOSFET 50 via the switch SW3a. The input terminal 60b is connected to the source of the MOSFET 50 through the switch SW3b. The switches SW3a and SW3b operate in conjunction with each other. When the switch SW3a is turned on, the switch SW3b is turned on, and when the switch SW3a is turned off, the switch SW3b is turned off. When the switches SW3a and SW3b are on, the drain-source voltage Vds of the MOSFET 50 is applied between the input terminals 60a and 60b. When the voltage Vds is input between the input terminals 60a and 60b, the voltage holding circuit 60 outputs a voltage having the same magnitude as the voltage Vds between the output terminals 60c and 60d for a certain period thereafter. Hereinafter, the output voltage of the voltage holding circuit 60 is referred to as a holding voltage Vhold.

スイッチＳＷ２ａ、ＳＷ２ｂは、３端子スイッチである。スイッチＳＷ２ａの共通端子は、ＡＤ変換器３０の基準電圧入力端子３０ｃに接続されている。スイッチＳＷ２ａの一方の選択端子は、ＭＯＳＦＥＴ５０のドレインに接続されている。スイッチＳＷ２ａの他方の選択端子は、電圧保持回路６０の出力端子６０ｃに接続されている。スイッチＳＷ２ｂの共通端子は、ＡＤ変換器３０の基準電圧入力端子３０ｄに接続されている。スイッチＳＷ２ｂの一方の選択端子は、ＭＯＳＦＥＴ５０のソースに接続されている。スイッチＳＷ２ｂの他方の選択端子は、電圧保持回路６０の出力端子６０ｄに接続されている。スイッチＳＷ２ａ、ＳＷ２ｂは、連動して動作する。スイッチＳＷ２ａが基準電圧入力端子３０ｃをＭＯＳＦＥＴ５０のドレインに接続しているときには、スイッチＳＷ２ｂは基準電圧入力端子３０ｄをＭＯＳＦＥＴ５０のソースに接続している。スイッチＳＷ２ａが基準電圧入力端子３０ｃを出力端子６０ｃに接続されているときには、スイッチＳＷ２ｂは基準電圧入力端子３０ｄを出力端子６０ｄに接続している。   The switches SW2a and SW2b are three-terminal switches. The common terminal of the switch SW2a is connected to the reference voltage input terminal 30c of the AD converter 30. One selection terminal of the switch SW2a is connected to the drain of the MOSFET 50. The other selection terminal of the switch SW2a is connected to the output terminal 60c of the voltage holding circuit 60. The common terminal of the switch SW2b is connected to the reference voltage input terminal 30d of the AD converter 30. One selection terminal of the switch SW2b is connected to the source of the MOSFET 50. The other selection terminal of the switch SW2b is connected to the output terminal 60d of the voltage holding circuit 60. The switches SW2a and SW2b operate in conjunction with each other. When the switch SW2a connects the reference voltage input terminal 30c to the drain of the MOSFET 50, the switch SW2b connects the reference voltage input terminal 30d to the source of the MOSFET 50. When the switch SW2a has the reference voltage input terminal 30c connected to the output terminal 60c, the switch SW2b connects the reference voltage input terminal 30d to the output terminal 60d.

ＡＤ変換器３０は、ΔΣ変調器３２とデジタルフィルタ３４を有している。ΔΣ変調器３２は、センス電圧入力端子３０ａ、３０ｂ間に印加されるセンス電圧Ｖｓを、基準電圧入力端子３０ｃ、３０ｄ間に印加される電圧を基準としてＡＤ変換する。デジタルフィルタ３４は、ＡＤ変換器３０がオーバーサンプリングにより出力するデジタル値を所定周期で平均化することで、デシメーションする。デジタルフィルタ３４の出力値が、ＡＤ変換器３０の出力端子３０ｅに出力される。上述したように、センス電圧Ｖｓは、配線１２に流れる電流Ｉｓと相関を有する。したがって、出力端子３０ｅに出力されるデジタル値は、電流Ｉｓを示す。   The AD converter 30 includes a ΔΣ modulator 32 and a digital filter 34. The ΔΣ modulator 32 AD converts the sense voltage Vs applied between the sense voltage input terminals 30a and 30b with reference to the voltage applied between the reference voltage input terminals 30c and 30d. The digital filter 34 decimates by averaging the digital value output by the AD converter 30 by oversampling at a predetermined period. The output value of the digital filter 34 is output to the output terminal 30 e of the AD converter 30. As described above, the sense voltage Vs has a correlation with the current Is flowing through the wiring 12. Therefore, the digital value output to the output terminal 30e indicates the current Is.

次に、電流検出回路１０の動作について説明する。図２は、電流検出回路１０の動作中における各値の変化を示している。図２の電圧Ｖｐｗｍは、配線１２に接続された負荷を制御するためのスイッチング素子（図示省略）を制御するための信号である。図２のスイッチＳＷ２ａ、ＳＷ２ｂのグラフは、スイッチＳＷ２ａ、ＳＷ２ｂに対する制御信号を示している。制御信号がＳ１のときにスイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄがＭＯＳＦＥＴ５０のドレイン及びソースに接続され、制御信号がＳ２のときにスイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄが出力端子６０ｃ、６０ｄに接続される。図２に示すように、電圧Ｖｐｗｍが高いときに電流Ｉｓが増加してセンス電圧Ｖｓが上昇し、電圧Ｖｐｗｍが低いときに電流Ｉｓが減少してセンス電圧Ｖｓが低下する。ＡＤ変換器３０は、電圧Ｖｐｗｍの１周期毎に、センス電圧Ｖｓの平均値Ｖｓａｖｅをデジタル値として出力端子３０ｅに出力する。なお、センス電圧Ｖｓのサンプリングに１周期が必要であり、デジタルフィルタ３４の出力遅延時間が約２周期であるので、ＡＤ変換器３０の出力タイミングは、測定対象の期間から約３周期遅れる。電流検出回路１０は、平均値Ｖｓａｖｅを繰り返し出力する動作中に、制御Ｃ１〜Ｃ４を実行する。   Next, the operation of the current detection circuit 10 will be described. FIG. 2 shows changes in values during the operation of the current detection circuit 10. A voltage Vpwm in FIG. 2 is a signal for controlling a switching element (not shown) for controlling a load connected to the wiring 12. The graph of the switches SW2a and SW2b in FIG. 2 shows control signals for the switches SW2a and SW2b. When the control signal is S1, the reference voltage input terminals 30c and 30d are connected to the drain and source of the MOSFET 50 by the switches SW2a and SW2b, and when the control signal is S2, the reference voltage input terminals 30c and 30d are output by the switches SW2a and SW2b. Connected to terminals 60c and 60d. As shown in FIG. 2, when the voltage Vpwm is high, the current Is increases and the sense voltage Vs increases, and when the voltage Vpwm is low, the current Is decreases and the sense voltage Vs decreases. The AD converter 30 outputs the average value Vsave of the sense voltage Vs as a digital value to the output terminal 30e for each cycle of the voltage Vpwm. Since one cycle is required for sampling the sense voltage Vs and the output delay time of the digital filter 34 is about two cycles, the output timing of the AD converter 30 is delayed by about three cycles from the period to be measured. The current detection circuit 10 executes the controls C1 to C4 during the operation of repeatedly outputting the average value Vsave.

図２に示すように、制御Ｃ１の開始時に、スイッチＳＷ１がオンする。したがって、ＭＯＳＦＥＴ５０に基準電流Ｉｒｅｆが流れる。このため、ＭＯＳＦＥＴ５０のドレイン‐ソース間の電圧Ｖｄｓが基準電圧Ｖｒｅｆまで上昇する。また、制御Ｃ１では、スイッチＳＷ３ａ、ＳＷ３ｂがオフしているので、電圧保持回路６０の入力端子６０ａ、６０ｂには電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が印加されない。また、制御Ｃ１では、スイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄがＭＯＳＦＥＴ５０のドレイン及びソースに接続されている。このため、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が、ＡＤ変換器３０の基準電圧入力端子３０ｃ、３０ｄの間に印加される。したがって、制御Ｃ１においては、ＡＤ変換器３０は、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を基準としてセンス電圧ＶｓをＡＤ変換し、平均値Ｖｓａｖｅのデジタル値を出力する。このように、制御Ｃ１では、ＭＯＳＦＥＴ２０に基準電流Ｉｒｅｆを流すことで基準電圧Ｖｒｅｆを発生させ、その基準電圧Ｖｒｅｆを基準としてセンス電圧ＶｓをＡＤ変換する。   As shown in FIG. 2, the switch SW1 is turned on at the start of the control C1. Therefore, the reference current Iref flows through the MOSFET 50. For this reason, the voltage Vds between the drain and the source of the MOSFET 50 rises to the reference voltage Vref. Further, in the control C1, since the switches SW3a and SW3b are turned off, the voltage Vds (that is, the reference voltage Vref) is not applied to the input terminals 60a and 60b of the voltage holding circuit 60. In the control C1, the reference voltage input terminals 30c and 30d are connected to the drain and source of the MOSFET 50 by the switches SW2a and SW2b. For this reason, the voltage Vds (that is, the reference voltage Vref) is applied between the reference voltage input terminals 30 c and 30 d of the AD converter 30. Therefore, in the control C1, the AD converter 30 AD converts the sense voltage Vs with reference to the voltage Vds (that is, the reference voltage Vref), and outputs a digital value of the average value Vsave. Thus, in the control C1, the reference voltage Vref is generated by flowing the reference current Iref through the MOSFET 20, and the sense voltage Vs is AD-converted with the reference voltage Vref as a reference.

制御Ｃ１の後に、制御Ｃ２が実行される。制御Ｃ２では、スイッチＳＷ３ａ、ＳＷ３ｂがオンする。すると、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が電圧保持回路６０の入力端子６０ａ、６０ｂ間に印加される。すると、電圧保持回路６０が、保持電圧Ｖｈｏｌｄと入力された基準電圧Ｖｒｅｆとが一致するように、保持電圧Ｖｈｏｌｄを制御する。このように、制御Ｃ２の間に、保持電圧Ｖｈｏｌｄが、そのときの基準電圧Ｖｒｅｆと一致するように制御される。また、制御Ｃ２では、制御Ｃ１と同様に、ＡＤ変換器３０は、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を基準としてセンス電圧ＶｓをＡＤ変換する。   After the control C1, the control C2 is executed. In the control C2, the switches SW3a and SW3b are turned on. Then, the voltage Vds (that is, the reference voltage Vref) is applied between the input terminals 60 a and 60 b of the voltage holding circuit 60. Then, the voltage holding circuit 60 controls the holding voltage Vhold so that the holding voltage Vhold matches the input reference voltage Vref. Thus, during the control C2, the holding voltage Vhold is controlled to coincide with the reference voltage Vref at that time. In the control C2, similarly to the control C1, the AD converter 30 AD converts the sense voltage Vs with reference to the voltage Vds (that is, the reference voltage Vref).

制御Ｃ２の後に、制御Ｃ３が実行される。制御Ｃ３では、スイッチＳＷ３ａ、ＳＷ３ｂがオフする。このため、電圧保持回路６０の入力端子６０ａ、６０ｂが、ＭＯＳＦＥＴ５０のドレイン及びソースから切り離される。しかしながら、スイッチＳＷ３ａ、ＳＷ３ｂがオフした後でも、電圧保持回路６０は、保持電圧Ｖｈｏｌｄを基準電圧Ｖｒｅｆ（直前の制御Ｃ２における基準電圧Ｖｒｅｆ）に保持する。また、制御Ｃ３では、制御Ｃ１と同様に、ＡＤ変換器３０は、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を基準としてセンス電圧ＶｓをＡＤ変換する。   After the control C2, the control C3 is executed. In the control C3, the switches SW3a and SW3b are turned off. For this reason, the input terminals 60 a and 60 b of the voltage holding circuit 60 are disconnected from the drain and source of the MOSFET 50. However, even after the switches SW3a and SW3b are turned off, the voltage holding circuit 60 holds the holding voltage Vhold at the reference voltage Vref (the reference voltage Vref in the immediately preceding control C2). In the control C3, as in the control C1, the AD converter 30 AD converts the sense voltage Vs with reference to the voltage Vds (that is, the reference voltage Vref).

制御Ｃ３の後に、制御Ｃ４が実行される。制御Ｃ４では、スイッチＳＷ１がオフする。また、制御Ｃ４では、ＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄが電圧保持回路６０の出力端子６０ｃ、６０ｄに接続される。スイッチＳＷ１がオフするので、基準電流Ｉｒｅｆが停止し、電圧Ｖｄｓが基準電圧Ｖｒｅｆから略０Ｖまで低下する。また、スイッチＳＷ２ａ、ＳＷ２ｂによって基準電圧入力端子３０ｃ、３０ｄが電圧保持回路６０の出力端子６０ｃ、６０ｄに接続されるので、基準電圧入力端子３０ｃ、３０ｄ間には、電圧保持回路６０が出力する保持電圧Ｖｈｏｌｄが印加される。このため、ＡＤ変換器３０は、保持電圧Ｖｈｏｌｄを基準として、センス電圧ＶｓをＡＤ変換する。電圧保持回路６０は、制御Ｃ４においても、保持電圧Ｖｈｏｌｄを基準電圧Ｖｒｅｆ（直前の制御Ｃ２における基準電圧Ｖｒｅｆ）に保持している。このため、ＡＤ変換器３０は、センス電圧Ｖｓを正確にＡＤ変換することができる。   Control C4 is executed after control C3. In control C4, the switch SW1 is turned off. In the control C4, the reference voltage input terminals 30c and 30d are connected to the output terminals 60c and 60d of the voltage holding circuit 60 by SW2a and SW2b. Since the switch SW1 is turned off, the reference current Iref stops and the voltage Vds drops from the reference voltage Vref to approximately 0V. Further, since the reference voltage input terminals 30c and 30d are connected to the output terminals 60c and 60d of the voltage holding circuit 60 by the switches SW2a and SW2b, the voltage output from the voltage holding circuit 60 is held between the reference voltage input terminals 30c and 30d. A voltage Vhold is applied. For this reason, the AD converter 30 AD converts the sense voltage Vs with reference to the holding voltage Vhold. The voltage holding circuit 60 holds the holding voltage Vhold at the reference voltage Vref (the reference voltage Vref in the immediately preceding control C2) also in the control C4. Therefore, the AD converter 30 can accurately AD convert the sense voltage Vs.

このように、電流検出回路１０は、制御Ｃ１〜Ｃ３においては、ＭＯＳＦＥＴ５０に基準電流Ｉｒｅｆを流して基準電圧Ｖｒｅｆを発生させ、発生させた基準電圧Ｖｒｅｆを基準としてＡＤ変換を行う。他方、電流検出回路１０は、制御Ｃ４においては、電圧保持回路６０が直前の制御Ｃ２における基準電圧Ｖｒｅｆと等しい大きさの保持電圧Ｖｈｏｌｄを出力し、その保持電圧Ｖｈｏｌｄを基準としてＡＤ変換を行う。したがって、制御Ｃ４では、基準電流Ｉｒｅｆを流さずに、正確にＡＤ変換を行うことができる。   As described above, in the controls C1 to C3, the current detection circuit 10 causes the reference current Iref to flow through the MOSFET 50 to generate the reference voltage Vref, and performs AD conversion based on the generated reference voltage Vref. On the other hand, in the control C4, in the current detection circuit 10, the voltage holding circuit 60 outputs a holding voltage Vhold having the same magnitude as the reference voltage Vref in the immediately preceding control C2, and performs AD conversion based on the holding voltage Vhold. Therefore, in the control C4, AD conversion can be accurately performed without supplying the reference current Iref.

図２に示すように、電流検出回路１０は、制御Ｃ１〜Ｃ４を繰り返し実行することによって、保持電圧Ｖｈｏｌｄを最新の基準電圧Ｖｒｅｆに更新する。したがって、ＡＤ変換器３０は、常にセンス電圧Ｖｓを正確にＡＤ変換することができる。このため、ＭＯＳＦＥＴ２０の温度が変化しても、その温度変化による特性変動を補償しながら、正確に電流Ｉｓを検出することができる。   As shown in FIG. 2, the current detection circuit 10 updates the holding voltage Vhold to the latest reference voltage Vref by repeatedly executing the controls C1 to C4. Therefore, the AD converter 30 can always AD-convert the sense voltage Vs accurately. For this reason, even if the temperature of the MOSFET 20 changes, it is possible to accurately detect the current Is while compensating for the characteristic variation due to the temperature change.

図２に示すように、電流検出回路１０は、電圧Ｖｐｗｍの３周期分（約０．２ｍｓｅｃ）の期間において制御Ｃ１〜Ｃ３を実行し、電圧Ｖｐｗｍの２７周期分の期間において制御Ｃ４を実行する。すなわち、制御Ｃ１〜Ｃ４のサイクルは、電圧Ｖｐｗｍの３０周期（約２ｍｓｅｃ）毎に行われる。他方、ＭＯＳＦＥＴ２０、５０の温度変動の時定数は約１０ｍｓｅｃである。制御Ｃ１〜Ｃ４のサイクル（約２ｍｓｅｃ）がＭＯＳＦＥＴ２０、５０の温度変動の時定数（約１０ｍｓｅｃ）よりも十分に小さいので、制御Ｃ１〜Ｃ４のサイクルの間にＭＯＳＦＥＴ２０、５０が大きく温度変化することがない。したがって、制御Ｃ４において保持電圧Ｖｈｏｌｄ（直前の制御Ｃ２における基準電圧Ｖｒｅｆ）を基準としてＡＤ変換を行っても、正確にＡＤ変換を行うことができる。また、制御Ｃ１〜Ｃ４のサイクル（約２ｍｓｅｃ）に対して基準電流Ｉｒｅｆを流す期間（制御Ｃ１〜Ｃ３の期間）が約０．２ｍｓｅｃであるので、この電流検出回路１０では、従来の電流検出回路に対して、基準電流Ｉｒｅｆを流す期間を約１／１０とすることができる。このため、基準電流Ｉｒｅｆにより生じる消費電力を約１／１０に低減することができる。また、上記のように保持電圧Ｖｈｏｌｄを更新するサイクルを電圧Ｖｐｗｍの周期の整数倍とすることで、適切に電流Ｉｓを検出することができる。   As shown in FIG. 2, the current detection circuit 10 executes the controls C1 to C3 in a period of three cycles (about 0.2 msec) of the voltage Vpwm, and executes the control C4 in a period of 27 cycles of the voltage Vpwm. . That is, the cycle of the control C1 to C4 is performed every 30 periods (about 2 msec) of the voltage Vpwm. On the other hand, the time constant of the temperature variation of the MOSFETs 20 and 50 is about 10 msec. Since the cycle of the control C1 to C4 (about 2 msec) is sufficiently smaller than the time constant (about 10 msec) of the temperature variation of the MOSFETs 20 and 50, the MOSFETs 20 and 50 may change greatly in temperature during the cycle of the control C1 to C4. Absent. Therefore, even if AD conversion is performed based on the holding voltage Vhold (the reference voltage Vref in the immediately previous control C2) in the control C4, the AD conversion can be performed accurately. Further, since the period (the period of control C1 to C3) in which the reference current Iref flows with respect to the cycle of control C1 to C4 (about 2 msec) is about 0.2 msec, the current detection circuit 10 has a conventional current detection circuit. On the other hand, the period during which the reference current Iref flows can be reduced to about 1/10. For this reason, the power consumption caused by the reference current Iref can be reduced to about 1/10. Further, the current Is can be appropriately detected by setting the cycle for updating the holding voltage Vhold as an integral multiple of the period of the voltage Vpwm as described above.

図３は、実施例２の電流検出回路１０ａを示している。実施例２では、配線１２にＩＧＢＴ１００のセンスエミッタ１００ｂが接続されている。ＩＧＢＴ１００がオンすると、メインエミッタ１００ａにメイン電流Ｉ１が流れると共に、センスエミッタ１００ｂにセンス電流Ｉ２が流れる。センス電流Ｉ２は、メイン電流Ｉ１に対して相関を有する。ＭＯＳＦＥＴ２０には、センス電流Ｉ２が流れる。その他の構成に関しては、実施例２の電流検出回路１０ａは、実施例１の電流検出回路１０と等しい。したがって、ＡＤ変換器３０は、センス電流Ｉ２に相当するデジタル値を出力する。   FIG. 3 shows a current detection circuit 10a according to the second embodiment. In the second embodiment, the sense emitter 100 b of the IGBT 100 is connected to the wiring 12. When the IGBT 100 is turned on, the main current I1 flows through the main emitter 100a and the sense current I2 flows through the sense emitter 100b. The sense current I2 has a correlation with the main current I1. A sense current I2 flows through the MOSFET 20. Regarding other configurations, the current detection circuit 10a of the second embodiment is equal to the current detection circuit 10 of the first embodiment. Therefore, the AD converter 30 outputs a digital value corresponding to the sense current I2.

図４は、実施例２の電流検出回路１０ａにおける各値の変化を示している。図４の電圧Ｖｐｗｍは、ＩＧＢＴ１００のゲート電圧と等しい。図３の回路では、電圧Ｖｐｗｍが高いときにＩＧＢＴ１００がオンしてセンス電流Ｉ２が流れ、電圧Ｖｐｗｍが低いときにＩＧＢＴ１００がオフしてセンス電流Ｉ２が略ゼロとなる。したがって、電圧Ｖｐｗｍが高い期間ではセンス電圧Ｖｓが高くなり、電圧Ｖｐｗｍが低い期間ではセンス電圧Ｖｓが略ゼロとなる。実施例２の電流検出回路１０ａでも、制御Ｃ１〜Ｃ４が繰り返し実行される。したがって、実施例１と同様に、実施例２でも、基準電流Ｉｒｅｆによる電力消費を抑制しながら、センス電圧Ｖｓを適切にＡＤ変換することができる。   FIG. 4 shows changes in values in the current detection circuit 10a according to the second embodiment. The voltage Vpwm in FIG. 4 is equal to the gate voltage of the IGBT 100. In the circuit of FIG. 3, when the voltage Vpwm is high, the IGBT 100 is turned on and the sense current I2 flows. When the voltage Vpwm is low, the IGBT 100 is turned off and the sense current I2 becomes substantially zero. Therefore, the sense voltage Vs is high during the period when the voltage Vpwm is high, and the sense voltage Vs is substantially zero during the period when the voltage Vpwm is low. Also in the current detection circuit 10a of the second embodiment, the controls C1 to C4 are repeatedly executed. Therefore, similarly to the first embodiment, the second embodiment can appropriately AD convert the sense voltage Vs while suppressing power consumption due to the reference current Iref.

図５は、実施例３の電流検出回路１０ｂを示している。実施例３の電流検出回路１０ｂは、実施例１の電流検出回路１０に対して、スイッチＳＷ４ａ、ＳＷ４ｂを追加したものである。その他の構成に関しては、実施例３の電流検出回路１０ｂは、実施例１の電流検出回路１０と等しい。スイッチＳＷ４ａの共通端子は、ＡＤ変換器３０のセンス電圧入力端子３０ａに接続されている。スイッチＳＷ４ａの一方の選択端子は、ＭＯＳＦＥＴ５０のドレインに接続されている。スイッチＳＷ４ｂの他方の選択端子は、ＭＯＳＦＥＴ２０のドレインに接続されている。スイッチＳＷ４ｂの共通端子は、ＡＤ変換器３０のセンス電圧入力端子３０ｂに接続されている。スイッチＳＷ４ｂの一方の選択端子は、ＭＯＳＦＥＴ５０のソースに接続されている。スイッチＳＷ４ｂの他方の選択端子は、ＭＯＳＦＥＴ２０のソースに接続されている。スイッチＳＷ４ａ、ＳＷ４ｂは、連動して動作する。スイッチＳＷ４ａを介してセンス電圧入力端子３０ａがＭＯＳＦＥＴ２０のドレインに接続されているときには、スイッチＳＷ４ｂを介してセンス電圧入力端子３０ｂがＭＯＳＦＥＴ２０のソースに接続されている。この状態では、実施例３の電流検出回路１０ｂは、実施例１の電流検出回路１０と同様に動作する。スイッチＳＷ４ａを介してセンス電圧入力端子３０ａがＭＯＳＦＥＴ５０のドレインに接続されているときには、スイッチＳＷ４ｂを介してセンス電圧入力端子３０ｂはＭＯＳＦＥＴ５０のソースに接続されている。実施例３の電流検出回路１０ｂは、以下に説明する自己診断１及び自己診断２を行うことができる。   FIG. 5 shows a current detection circuit 10b according to the third embodiment. The current detection circuit 10b according to the third embodiment is obtained by adding switches SW4a and SW4b to the current detection circuit 10 according to the first embodiment. Regarding other configurations, the current detection circuit 10b of the third embodiment is equal to the current detection circuit 10 of the first embodiment. The common terminal of the switch SW4a is connected to the sense voltage input terminal 30a of the AD converter 30. One selection terminal of the switch SW4a is connected to the drain of the MOSFET 50. The other selection terminal of the switch SW4b is connected to the drain of the MOSFET 20. The common terminal of the switch SW4b is connected to the sense voltage input terminal 30b of the AD converter 30. One selection terminal of the switch SW4b is connected to the source of the MOSFET 50. The other selection terminal of the switch SW4b is connected to the source of the MOSFET 20. The switches SW4a and SW4b operate in conjunction with each other. When the sense voltage input terminal 30a is connected to the drain of the MOSFET 20 via the switch SW4a, the sense voltage input terminal 30b is connected to the source of the MOSFET 20 via the switch SW4b. In this state, the current detection circuit 10b according to the third embodiment operates in the same manner as the current detection circuit 10 according to the first embodiment. When the sense voltage input terminal 30a is connected to the drain of the MOSFET 50 via the switch SW4a, the sense voltage input terminal 30b is connected to the source of the MOSFET 50 via the switch SW4b. The current detection circuit 10b according to the third embodiment can perform self-diagnosis 1 and self-diagnosis 2 described below.

（自己診断１）
自己診断１では、スイッチＳＷ１をオンし、基準電流ＩｒｅｆをＭＯＳＦＥＴ５０に流す。また、スイッチＳＷ２ａ、ＳＷ２ｂを介して、基準電圧入力端子３０ｃ、３０ｄをＭＯＳＦＥＴ５０のドレイン及びソースに接続する。また、スイッチＳＷ４ａ、ＳＷ４ｂを介して、センス電圧入力端子３０ａ、３０ｂをＭＯＳＦＥＴ５０のドレイン及びソースに接続する。この状態では、ＡＤ変換器３０のセンス電圧入力端子３０ａ、３０ｂ間、及び、ＡＤ変換器３０の基準電圧入力端子３０ｃ、３０ｄ間に、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が印加される。この状態でＡＤ変換を行い、出力されるデジタル値が一定の範囲内にあるか否かを確認する。これによって、ＡＤ変換器３０が正常に動作しているか否かを診断することができる。 (Self-diagnosis 1)
In self-diagnosis 1, the switch SW1 is turned on, and the reference current Iref is passed through the MOSFET 50. Further, the reference voltage input terminals 30c and 30d are connected to the drain and source of the MOSFET 50 through the switches SW2a and SW2b. The sense voltage input terminals 30a and 30b are connected to the drain and source of the MOSFET 50 through the switches SW4a and SW4b. In this state, the voltage Vds (that is, the reference voltage Vref) is applied between the sense voltage input terminals 30a and 30b of the AD converter 30 and between the reference voltage input terminals 30c and 30d of the AD converter 30. In this state, AD conversion is performed to check whether the output digital value is within a certain range. This makes it possible to diagnose whether the AD converter 30 is operating normally.

（自己診断２）
自己診断２では、スイッチＳＷ１をオンし、基準電流ＩｒｅｆをＭＯＳＦＥＴ５０に流す。また、スイッチＳＷ２ａ、ＳＷ２ｂを介して、基準電圧入力端子３０ｃ、３０ｄを電圧保持回路６０の出力端子６０ｃ、６０ｄに接続する。また、スイッチＳＷ３ａ、ＳＷ３ｂをオンし、電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）を電圧保持回路６０の入力端子６０ａ、６０ｂ間に印加する。すると、電圧保持回路６０が出力する保持電圧Ｖｈｏｌｄが、基準電圧Ｖｒｅｆと一致する。保持電圧Ｖｈｏｌｄが基準電圧Ｖｒｅｆまで上昇したら、スイッチＳＷ３ａ、ＳＷ３ｂをオフする。また、スイッチＳＷ４ａ、ＳＷ４ｂを介して、センス電圧入力端子３０ａ、３０ｂをＭＯＳＦＥＴ５０のドレイン及びソースに接続する。この状態では、ＡＤ変換器３０のセンス電圧入力端子３０ａ、３０ｂ間に電圧Ｖｄｓ（すなわち、基準電圧Ｖｒｅｆ）が印加され、ＡＤ変換器３０の基準電圧入力端子３０ｃ、３０ｄ間に保持電圧Ｖｈｏｌｄが印加される。この状態でＡＤ変換を行い、出力されるデジタル値が一定の範囲内にあるか否かを確認する。これによって、電圧保持回路６０が正常に動作しているか否かを診断することができる。 (Self-diagnosis 2)
In self-diagnosis 2, the switch SW1 is turned on and the reference current Iref is passed through the MOSFET 50. Further, the reference voltage input terminals 30c and 30d are connected to the output terminals 60c and 60d of the voltage holding circuit 60 via the switches SW2a and SW2b. Further, the switches SW3a and SW3b are turned on, and the voltage Vds (that is, the reference voltage Vref) is applied between the input terminals 60a and 60b of the voltage holding circuit 60. Then, the holding voltage Vhold output from the voltage holding circuit 60 matches the reference voltage Vref. When the holding voltage Vhold rises to the reference voltage Vref, the switches SW3a and SW3b are turned off. The sense voltage input terminals 30a and 30b are connected to the drain and source of the MOSFET 50 through the switches SW4a and SW4b. In this state, the voltage Vds (that is, the reference voltage Vref) is applied between the sense voltage input terminals 30a and 30b of the AD converter 30, and the holding voltage Vhold is applied between the reference voltage input terminals 30c and 30d of the AD converter 30. Is done. In this state, AD conversion is performed to check whether the output digital value is within a certain range. This makes it possible to diagnose whether or not the voltage holding circuit 60 is operating normally.

以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの１つの目的を達成すること自体で技術有用性を持つものである。   The embodiments have been described in detail above, but these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the specific examples illustrated above. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. In addition, the technology exemplified in this specification or the drawings achieves a plurality of objects at the same time, and has technical usefulness by achieving one of them.

１０：電流検出回路
１２：配線
２０：ＭＯＳＦＥＴ
３０：ＡＤ変換器
３２：ΔΣ変調器
３４：デジタルフィルタ
４０：定電流源
５０：ＭＯＳＦＥＴ
６０：電圧保持回路
ＳＷ１：スイッチ
ＳＷ２ａ：スイッチ
ＳＷ２ｂ：スイッチ
ＳＷ３ａ：スイッチ
ＳＷ３ｂ：スイッチ
ＳＷ４ａ：スイッチ
ＳＷ４ｂ：スイッチ 10: Current detection circuit 12: Wiring 20: MOSFET
30: AD converter 32: ΔΣ modulator 34: Digital filter 40: Constant current source 50: MOSFET
60: Voltage holding circuit SW1: Switch SW2a: Switch SW2b: Switch SW3a: Switch SW3b: Switch SW4a: Switch SW4b: Switch

Claims (1)

第１スイッチング素子と、
前記第１スイッチング素子と同じ半導体基板に設けられた第２スイッチング素子と、
基準電流を流す定電流源と、
前記第２スイッチング素子に前記基準電流が流れるオン状態と前記第２スイッチング素子に前記基準電流が流れないオフ状態とを交互に切り換えるスイッチと、
オン状態では前記第２スイッチング素子の両端間に発生する基準電圧の入力を受け、オフ状態ではその前のオン状態における前記基準電圧と同じ大きさの保持電圧を出力する電圧保持回路と、
オフ状態では、前記保持電圧を基準として、前記第１スイッチング素子の両端間の電圧をＡＤ変換するＡＤ変換回路、
を有する電流検出回路。 A first switching element;
A second switching element provided on the same semiconductor substrate as the first switching element;
A constant current source for supplying a reference current;
A switch that alternately switches between an on state in which the reference current flows in the second switching element and an off state in which the reference current does not flow in the second switching element;
A voltage holding circuit that receives a reference voltage generated between both ends of the second switching element in the on state and outputs a holding voltage having the same magnitude as the reference voltage in the previous on state in the off state;
In an off state, an AD conversion circuit that AD converts the voltage between both ends of the first switching element with respect to the holding voltage;
A current detection circuit.
JP2018050895A 2018-03-19 2018-03-19 Current detection circuit Active JP7135355B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018050895A JP7135355B2 (en) 2018-03-19 2018-03-19 Current detection circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018050895A JP7135355B2 (en) 2018-03-19 2018-03-19 Current detection circuit

Publications (2)

Publication Number Publication Date
JP2019163961A true JP2019163961A (en) 2019-09-26
JP7135355B2 JP7135355B2 (en) 2022-09-13

Family

ID=68065127

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018050895A Active JP7135355B2 (en) 2018-03-19 2018-03-19 Current detection circuit

Country Status (1)

Country Link
JP (1) JP7135355B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043044A1 (en) * 2022-08-25 2024-02-29 株式会社Ｇｓユアサ Detecting device, electricity storage device, and detecting method

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525252A (en) * 1975-07-01 1977-01-14 Seiko Epson Corp Ad converter
JP2013160616A (en) * 2012-02-03 2013-08-19 Toyota Motor Corp Current detector
JP2013247547A (en) * 2012-05-28 2013-12-09 Toyota Motor Corp Current monitoring circuit

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6160441A (en) 1998-10-30 2000-12-12 Volterra Semiconductor Corporation Sensors for measuring current passing through a load
JP4468316B2 (en) 2006-02-15 2010-05-26 株式会社日立製作所 Overcurrent detection circuit and overcurrent detection method for power supply device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS525252A (en) * 1975-07-01 1977-01-14 Seiko Epson Corp Ad converter
JP2013160616A (en) * 2012-02-03 2013-08-19 Toyota Motor Corp Current detector
JP2013247547A (en) * 2012-05-28 2013-12-09 Toyota Motor Corp Current monitoring circuit

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024043044A1 (en) * 2022-08-25 2024-02-29 株式会社Ｇｓユアサ Detecting device, electricity storage device, and detecting method

Also Published As

Publication number Publication date
JP7135355B2 (en) 2022-09-13

Similar Documents

Publication Publication Date Title
KR100593523B1 (en) Digital control system and method for switch mode power supply
KR100832827B1 (en) Constant voltage circuit
JP5278817B2 (en) Switching power supply
US7592792B2 (en) Power supply
JP4864463B2 (en) Converter circuit and method for controlling a regulator
JP5814892B2 (en) Current detection circuit and current control device using the same
KR100971056B1 (en) Bi-directional mos current sense circuit
CN108306489B (en) Drive circuit, control circuit and drive method of buck-boost switching converter
JP5280332B2 (en) Semiconductor device for current control and control device using the same
JP2009240063A (en) Semiconductor device and power supply using the same
US20140266111A1 (en) Multiphase converter controller with current balance
CN110402534B (en) Power supply device for vehicle
US20120235656A1 (en) Current-direction detecting circuit and dc-dc converter
KR20050009151A (en) Semiconductor device including dc-dc converter control circuit
JP2016025748A (en) Power supply system and control unit
US9588157B2 (en) Integrated circuit, current sense circuit for a pulse width modulation driver and method therefor
US11222526B2 (en) Two-wire transmitter
US9306592B2 (en) Semiconductor integrated circuit
TWI509968B (en) Voltage converter circuit and voltage converter controller and parameter setting method therefor
US9602014B2 (en) Voltage converter circuit and voltage converter controller and parameter setting method therefor
CN109560690B (en) III/V semiconductor-based circuit and method of operating the same
JP7135355B2 (en) Current detection circuit
US10014770B1 (en) Power supply device, control circuit for power supply device, and control method for power supply device
US10063248B2 (en) Driver arrangement and method for providing an analog output signal
JP5699984B2 (en) Current monitor circuit

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210311

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220218

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220414

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220815

R151 Written notification of patent or utility model registration

Ref document number: 7135355

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151