JP2019149566A

JP2019149566A - Solid state imaging apparatus and method for manufacturing solid state imaging apparatus

Info

Publication number: JP2019149566A
Application number: JP2019080726A
Authority: JP
Inventors: 浩二長友; Koji Nagatomo
Original assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Current assignee: Toshiba Corp; Toshiba Electronic Devices and Storage Corp
Priority date: 2019-04-22
Filing date: 2019-04-22
Publication date: 2019-09-05

Abstract

To provide a solid state imaging apparatus capable of suppressing picture quality of a captured image from being deteriorated, and a method for manufacturing a solid state imaging apparatus.SOLUTION: According to an embodiment, a solid state imaging apparatus includes an effective pixel region, an invalid pixel region, and an evaluation region. In the effective pixel region, effective pixels which take in incident light and subject the incident light to photoelectric conversion are arrayed. In the invalid pixel region, invalid pixels which are light-blocked are arrayed. In the evaluation region, the invalid pixels are arrayed, and a metal wire for evaluation is provided.SELECTED DRAWING: Figure 3

Description

本実施形態は、固体撮像装置および固体撮像装置の製造方法に関する。 The present embodiment relates to a solid-state imaging device and a method for manufacturing the solid-state imaging device.

従来、固体撮像装置は、入射光を信号電荷に光電変換して出力する画素アレイを備える。固体撮像装置は、画素アレイに積層される多層配線を介して信号電荷を周辺回路へ出力する。 Conventionally, a solid-state imaging device includes a pixel array that photoelectrically converts incident light into signal charges and outputs the signal charges. The solid-state imaging device outputs a signal charge to a peripheral circuit through multilayer wiring stacked on the pixel array.

ここで、多層配線を形成する工程は、画素アレイに積層される絶縁膜に配線を形成するためのトレンチをパターニングする工程と、トレンチ内に銅などの金属を設ける工程とを含む。このとき、固体撮像装置は、トレンチの形成によって絶縁膜がダメージを受けて結晶欠陥が生じることがある。結晶欠陥によって生じる電子は、いわゆる暗電流として検出され、撮像画像中に白傷となって現れて画質劣化の原因となる。 Here, the step of forming the multilayer wiring includes a step of patterning a trench for forming a wiring in an insulating film stacked on the pixel array, and a step of providing a metal such as copper in the trench. At this time, in the solid-state imaging device, the insulating film may be damaged due to the formation of the trench, resulting in crystal defects. Electrons generated by crystal defects are detected as so-called dark currents, appearing as white scratches in the captured image, and causing image quality deterioration.

特開２００６−３５１８５３号公報JP 2006-351853 A

一つの実施形態は、撮像画像の画質の劣化を抑制することができる固体撮像装置および固体撮像装置の製造方法を提供することを目的とする。 An object of one embodiment is to provide a solid-state imaging device and a method for manufacturing the solid-state imaging device that can suppress deterioration in image quality of a captured image.

一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、有効画素領域と、無効画素領域と、評価領域とを備える。有効画素領域は、入射光を取り込んで光電変換する有効画素が配列される。無効画素領域は、遮光される無効画素が配列される。評価領域は、無効画素が配列され、評価用の金属線材が設けられる。 According to one embodiment, a solid-state imaging device is provided. The solid-state imaging device includes an effective pixel area, an invalid pixel area, and an evaluation area. In the effective pixel region, effective pixels that take in incident light and perform photoelectric conversion are arranged. In the invalid pixel area, invalid pixels that are shielded from light are arranged. In the evaluation area, invalid pixels are arranged and a metal wire for evaluation is provided.

図１は、第１の実施形態に係る固体撮像装置を備えるデジタルカメラの概略構成を示すブロック図である。FIG. 1 is a block diagram illustrating a schematic configuration of a digital camera including the solid-state imaging device according to the first embodiment. 図２は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。FIG. 2 is a block diagram illustrating a schematic configuration of the solid-state imaging device according to the first embodiment. 図３は、第１の実施形態に係る画素アレイを示す説明図である。FIG. 3 is an explanatory diagram illustrating the pixel array according to the first embodiment. 図４は、第１の実施形態に係る画素アレイの模式的な断面を示す説明図である。FIG. 4 is an explanatory diagram illustrating a schematic cross section of the pixel array according to the first embodiment. 図５は、第１の実施形態に係るアンテナを示す説明図である。FIG. 5 is an explanatory diagram illustrating the antenna according to the first embodiment. 図６は、第１の実施形態に係る固体撮像装置の製造工程を示す説明図である。FIG. 6 is an explanatory diagram illustrating a manufacturing process of the solid-state imaging device according to the first embodiment. 図７は、第１の実施形態に係る固体撮像装置の製造工程を示す説明図である。FIG. 7 is an explanatory diagram illustrating a manufacturing process of the solid-state imaging device according to the first embodiment. 図８は、第２の実施形態に係る画素アレイを示す説明図である。FIG. 8 is an explanatory diagram illustrating a pixel array according to the second embodiment. 図９は、第２の実施形態に係る画素アレイの模式的な断面を示す説明図である。FIG. 9 is an explanatory diagram illustrating a schematic cross section of a pixel array according to the second embodiment. 図１０は、第３の実施形態に係るウェハの一部を示す説明図である。FIG. 10 is an explanatory view showing a part of a wafer according to the third embodiment. 図１１は、実施形態の変形例に係る画素アレイを示す説明図である。FIG. 11 is an explanatory diagram illustrating a pixel array according to a modification of the embodiment.

以下に添付図面を参照して、実施形態に係る固体撮像装置および固体撮像装置の製造方法について詳細に説明する。なお、これらの実施形態により本発明が限定されるものではない。 Exemplary embodiments of a solid-state imaging device and a method for manufacturing the solid-state imaging device will be described below in detail with reference to the accompanying drawings. Note that the present invention is not limited to these embodiments.

（第１の実施形態）
図１は、第１の実施形態に係る固体撮像装置１４を備えるデジタルカメラ１の概略構成を示すブロック図である。図１に示すように、デジタルカメラ１は、カメラモジュール１１と後段処理部１２とを備える。 (First embodiment)
FIG. 1 is a block diagram illustrating a schematic configuration of a digital camera 1 including the solid-state imaging device 14 according to the first embodiment. As shown in FIG. 1, the digital camera 1 includes a camera module 11 and a post-processing unit 12.

カメラモジュール１１は、撮像光学系１３と固体撮像装置１４とを備える。撮像光学系１３は、被写体からの光を取り込み、被写体像を結像させる。固体撮像装置１４は、撮像光学系１３によって結像される被写体像を撮像し、撮像によって得られた画像信号を後段処理部１２へ出力する。かかるカメラモジュール１１は、デジタルカメラ１以外に、例えば、カメラ付き携帯端末などの電子機器に適用される。 The camera module 11 includes an imaging optical system 13 and a solid-state imaging device 14. The imaging optical system 13 takes in light from a subject and forms a subject image. The solid-state imaging device 14 captures a subject image formed by the imaging optical system 13 and outputs an image signal obtained by the imaging to the post-processing unit 12. In addition to the digital camera 1, the camera module 11 is applied to an electronic device such as a mobile terminal with a camera.

後段処理部１２は、ＩＳＰ（Image Signal Processor）１５、記憶部１６および表示部１７を備える。ＩＳＰ１５は、固体撮像装置１４から入力される画像信号の信号処理を行う。かかるＩＳＰ１５は、例えば、ノイズ除去処理、欠陥画素補正処理、解像度変換処理などの高画質化処理を行う。 The post-processing unit 12 includes an ISP (Image Signal Processor) 15, a storage unit 16, and a display unit 17. The ISP 15 performs signal processing of the image signal input from the solid-state imaging device 14. The ISP 15 performs high image quality processing such as noise removal processing, defective pixel correction processing, and resolution conversion processing.

そして、ＩＳＰ１５は、信号処理後の画像信号を記憶部１６、表示部１７およびカメラモジュール１１内の固体撮像装置１４が備える後述の信号処理回路２１（図２参照）へ出力する。ＩＳＰ１５からカメラモジュール１１へフィードバックされる画像信号は、固体撮像装置１４の調整や制御に用いられる。 Then, the ISP 15 outputs the image signal after the signal processing to the signal processing circuit 21 (see FIG. 2) described later provided in the storage unit 16, the display unit 17, and the solid-state imaging device 14 in the camera module 11. An image signal fed back from the ISP 15 to the camera module 11 is used for adjustment and control of the solid-state imaging device 14.

記憶部１６は、ＩＳＰ１５から入力される画像信号を画像として記憶する。また、記憶部１６は、記憶した画像の画像信号をユーザの操作などに応じて表示部１７へ出力する。表示部１７は、ＩＳＰ１５あるいは記憶部１６から入力される画像信号に応じて画像を表示する。かかる表示部１７は、例えば、液晶ディスプレイなどである。 The storage unit 16 stores the image signal input from the ISP 15 as an image. In addition, the storage unit 16 outputs an image signal of the stored image to the display unit 17 according to a user operation or the like. The display unit 17 displays an image according to an image signal input from the ISP 15 or the storage unit 16. The display unit 17 is, for example, a liquid crystal display.

次に、図２を参照してカメラモジュール１１が備える固体撮像装置１４について説明する。図２は、第１の実施形態に係る固体撮像装置の概略構成を示すブロック図である。図２に示すように、固体撮像装置１４は、イメージセンサ２０と、信号処理回路２１とを備える。 Next, the solid-state imaging device 14 included in the camera module 11 will be described with reference to FIG. FIG. 2 is a block diagram illustrating a schematic configuration of the solid-state imaging device according to the first embodiment. As shown in FIG. 2, the solid-state imaging device 14 includes an image sensor 20 and a signal processing circuit 21.

ここでは、イメージセンサ２０は、入射光を光電変換する画素における入射光が入射する側の面とは逆側に配線層が形成される所謂裏面照射型ＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである場合について説明する。なお、実施形態に係るイメージセンサ２０は、裏面照射型ＣＭＯＳイメージセンサに限定するものではなく、表面照射型ＣＭＯＳイメージセンサであってもよい。 Here, the image sensor 20 is a so-called backside illumination type CMOS (Complementary Metal Oxide Semiconductor) image sensor in which a wiring layer is formed on the side opposite to the surface on which incident light is incident in a pixel that photoelectrically converts incident light. The case will be described. Note that the image sensor 20 according to the embodiment is not limited to the backside illumination type CMOS image sensor, and may be a front side illumination type CMOS image sensor.

イメージセンサ２０は、周辺回路２２と、画素アレイ２３とを備える。また、周辺回路２２は、垂直シフトレジスタ２４、タイミング制御部２５、ＣＤＳ（相関二重サンプリング）２６、ＡＤＣ（アナログデジタル変換部）２７、およびラインメモリ２８を備え、これらは主にアナログ回路で構成される。 The image sensor 20 includes a peripheral circuit 22 and a pixel array 23. The peripheral circuit 22 includes a vertical shift register 24, a timing control unit 25, a CDS (correlated double sampling) 26, an ADC (analog / digital conversion unit) 27, and a line memory 28, and these are mainly configured by analog circuits. Is done.

画素アレイ２３は、イメージセンサ２０の撮像領域に設けられ、入射光を取り込む有効画素が配列される有効画素領域と、有効画素領域の縁部に遮光された無効画素が配列される無効画素領域とを備える。かかる画素アレイ２３には、撮像画像の各画素に対応する複数の光電変換素子が、水平方向（行方向）および垂直方向（列方向）へ２次元アレイ状（マトリクス状）に配列されている。 The pixel array 23 is provided in the imaging region of the image sensor 20, and includes an effective pixel region in which effective pixels that capture incident light are arranged, and an ineffective pixel region in which ineffective pixels that are shielded from light are arranged at the edge of the effective pixel region. Is provided. In the pixel array 23, a plurality of photoelectric conversion elements corresponding to each pixel of the captured image are arranged in a two-dimensional array (matrix) in the horizontal direction (row direction) and the vertical direction (column direction).

有効画素領域は、各有効画素の光電変換素子が入射光量に応じた信号電荷（例えば、電子）を発生させて、各有効画素内の電荷蓄積領域に蓄積する。そして、有効画素領域は、各有効画素によって光電変換された電荷の量に応じた電圧の信号を、撮像画像における各画素の輝度を示す画素信号として出力する。無効画素領域は、例えば、暗時レベルを補正するために使用されるオプティカルブラック（ＯＢ）領域として機能する。 In the effective pixel region, the photoelectric conversion element of each effective pixel generates a signal charge (for example, electrons) corresponding to the amount of incident light, and accumulates it in the charge storage region in each effective pixel. Then, the effective pixel region outputs a signal of a voltage corresponding to the amount of charge photoelectrically converted by each effective pixel as a pixel signal indicating the luminance of each pixel in the captured image. The invalid pixel area functions as, for example, an optical black (OB) area used for correcting the dark level.

さらに、第１の実施形態に係る固体撮像装置１４は、有効画素領域の製造工程での暗電流特性を評価するための評価領域をさらに備える。これにより、固体撮像装置１４は、有効画素で発生する暗電流を製造段階で計算することで、撮像画像の画質の劣化を抑制することができる。かかる評価領域については、図３以降を参照して後述する。 Furthermore, the solid-state imaging device 14 according to the first embodiment further includes an evaluation region for evaluating dark current characteristics in the manufacturing process of the effective pixel region. Thereby, the solid-state imaging device 14 can suppress the deterioration of the image quality of the captured image by calculating the dark current generated in the effective pixel at the manufacturing stage. Such an evaluation area will be described later with reference to FIG.

タイミング制御部２５は、垂直シフトレジスタ２４、ＣＤＳ２６、ＡＤＣ２７およびラインメモリ２８に対して動作タイミングの基準となるパルス信号を出力する処理部である。垂直シフトレジスタ２４は、アレイ（行列）状に２次元配列された複数の画素の中から信号電荷を読み出す画素を行単位で順次選択するための選択信号を画素アレイ２３へ出力する処理部である。 The timing control unit 25 is a processing unit that outputs a pulse signal serving as a reference for operation timing to the vertical shift register 24, the CDS 26, the ADC 27, and the line memory 28. The vertical shift register 24 is a processing unit that outputs, to the pixel array 23, a selection signal for sequentially selecting pixels for reading signal charges from a plurality of pixels that are two-dimensionally arranged in an array (matrix). .

画素アレイ２３は、垂直シフトレジスタ２４から入力される選択信号によって行単位で選択される各画素に蓄積された信号電荷を、撮像画像における各画素の輝度を示す画像信号として画素からＣＤＳ２６へ出力する。 The pixel array 23 outputs the signal charge accumulated in each pixel selected in units of rows by the selection signal input from the vertical shift register 24 from the pixel to the CDS 26 as an image signal indicating the luminance of each pixel in the captured image. .

ＣＤＳ２６は、画素アレイ２３から入力される画素信号から、相関二重サンプリングによってノイズを除去してＡＤＣ２７へ出力する処理部である。ＡＤＣ２７は、ＣＤＳ２６から入力されるアナログの画素信号をデジタルの画素信号へ変換してラインメモリ２８へ出力する処理部である。ラインメモリ２８は、ＡＤＣ２７から入力される画素信号を一時的に保持し、画素アレイ２３における画素の行毎に信号処理回路２１へ出力する処理部である。 The CDS 26 is a processing unit that removes noise from the pixel signal input from the pixel array 23 by correlated double sampling and outputs the noise to the ADC 27. The ADC 27 is a processing unit that converts an analog pixel signal input from the CDS 26 into a digital pixel signal and outputs the digital pixel signal to the line memory 28. The line memory 28 is a processing unit that temporarily holds the pixel signal input from the ADC 27 and outputs the pixel signal to the signal processing circuit 21 for each row of pixels in the pixel array 23.

信号処理回路２１は、ラインメモリ２８から入力される画素信号に対して所定の信号処理を行って後段処理部１２へ出力する処理部であり、主にデジタル回路で構成される。信号処理回路２１は、画素信号に対して、例えば、レンズシェーディング補正、傷補正、ノイズ低減処理などの信号処理を行う。 The signal processing circuit 21 is a processing unit that performs predetermined signal processing on the pixel signal input from the line memory 28 and outputs the processed signal to the subsequent processing unit 12, and is mainly configured by a digital circuit. The signal processing circuit 21 performs signal processing such as lens shading correction, flaw correction, and noise reduction processing on the pixel signal.

このように、イメージセンサ２０では、画素アレイ２３に配置される複数の画素が入射光を受光量に応じた量の信号電荷へ光電変換して蓄積し、周辺回路２２が各画素に蓄積された信号電荷に応じた画素信号を読み出すことによって撮像を行う。 As described above, in the image sensor 20, a plurality of pixels arranged in the pixel array 23 photoelectrically converts incident light into signal charges of an amount corresponding to the amount of received light, and accumulates the peripheral circuit 22 in each pixel. Imaging is performed by reading a pixel signal corresponding to the signal charge.

次に、図３を参照して、第１の実施形態に係る画素アレイ２３の構成について説明する。図３は、第１の実施形態に係る画素アレイ２３の構成を示す説明図である。なお、図３は、画素アレイ２３の平面図である。図３に示すように、画素アレイ２３は、有効画素領域３３と、無効画素領域３４と、評価領域３５とを備える。 Next, the configuration of the pixel array 23 according to the first embodiment will be described with reference to FIG. FIG. 3 is an explanatory diagram illustrating the configuration of the pixel array 23 according to the first embodiment. FIG. 3 is a plan view of the pixel array 23. As shown in FIG. 3, the pixel array 23 includes an effective pixel region 33, an invalid pixel region 34, and an evaluation region 35.

有効画素領域３３は、入射光を取り込む有効画素が配列される領域である。各有効画素は、取り込んだ入射光を信号電荷に光電変換し、配線を介して周辺回路へ出力する。 The effective pixel region 33 is a region where effective pixels that take in incident light are arranged. Each effective pixel photoelectrically converts the captured incident light into a signal charge, and outputs the signal charge to a peripheral circuit via a wiring.

無効画素領域３４は、有効画素領域３３の一方の縁部（ここでは、左側の縁部）に沿って設けられ、遮光膜によって遮光された無効画素が配列される領域である。無効画素領域３４の一部の無効画素は、例えば、暗時レベルを補正するためのＯＢ領域として使用される。遮光膜は、例えば、アルミニウム等の金属材料を含む。 The invalid pixel region 34 is a region that is provided along one edge portion (here, the left edge portion) of the effective pixel region 33 and in which invalid pixels shielded by the light shielding film are arranged. Some invalid pixels in the invalid pixel region 34 are used as, for example, an OB region for correcting the dark level. The light shielding film includes, for example, a metal material such as aluminum.

評価領域３５は、平面視で、無効画素領域３４を挟んで有効画素領域３３とは反対側の領域に設けられる。また、評価領域３５は、無効画素と、層間絶縁膜とアンテナ状の金属線材（以下、アンテナＰと記載する。）とを備える領域である。 The evaluation region 35 is provided in a region opposite to the effective pixel region 33 across the invalid pixel region 34 in plan view. The evaluation region 35 is a region including invalid pixels, an interlayer insulating film, and an antenna-shaped metal wire (hereinafter referred to as an antenna P).

そして、アンテナＰは、金属線材の表面積が有効画素の配線の表面積の略１／Ｎ倍（Ｎは、１以上の数）である。なお、アンテナＰの形状については、図５を参照して詳細に後述するが、図３では、アンテナＰを簡略化した枠で示している。 In the antenna P, the surface area of the metal wire is approximately 1 / N times the surface area of the wiring of the effective pixel (N is a number of 1 or more). The shape of the antenna P will be described later in detail with reference to FIG. 5, but in FIG. 3, the antenna P is shown in a simplified frame.

ここで、有効画素の配線を形成する場合は、有効画素に層間絶縁膜を積層して、層間絶縁膜に配線を形成するためのトレンチをパターニングし、かかるトレンチ内に配線となる金属線材を設ける。このとき、固体撮像装置１４は、配線用のトレンチによって層間絶縁膜に結晶欠陥が発生し、結晶欠陥によって暗電流が生じることがある。 Here, when forming the wiring of the effective pixel, an interlayer insulating film is laminated on the effective pixel, a trench for forming the wiring in the interlayer insulating film is patterned, and a metal wire material to be a wiring is provided in the trench. . At this time, in the solid-state imaging device 14, a crystal defect may occur in the interlayer insulating film due to the wiring trench, and a dark current may be generated due to the crystal defect.

そこで、第１の実施形態では、評価領域３５に、金属線材の表面積が有効画素の配線の表面積の略１／Ｎ倍であるアンテナＰを設ける。つまり、アンテナＰが設けられる評価領域３５の無効画素で生じる暗電流は、有効画素の配線の形成によって生じる暗電流の略１／Ｎ倍になる。 Therefore, in the first embodiment, an antenna P whose surface area of the metal wire is approximately 1 / N times the surface area of the effective pixel wiring is provided in the evaluation region 35. That is, the dark current generated in the invalid pixel in the evaluation region 35 provided with the antenna P is approximately 1 / N times the dark current generated due to the formation of the effective pixel wiring.

これにより、第１の実施形態に係る固体撮像装置１４は、製造段階で、評価領域３５の無効画素に生じる暗電流を評価することで、有効画素の配線形成によって生じる暗電流を計算することができる。 Thereby, the solid-state imaging device 14 according to the first embodiment can calculate the dark current generated by the wiring formation of the effective pixels by evaluating the dark current generated in the invalid pixels in the evaluation region 35 at the manufacturing stage. it can.

したがって、第１の実施形態に係る固体撮像装置１４は、例えば、後段処理部１２が計算した暗電流に基づいて、有効画素に生じる暗電流を除去する補正を行うことで、撮像画像の画質の劣化を抑制することができる。 Therefore, the solid-state imaging device 14 according to the first embodiment performs, for example, correction for removing the dark current generated in the effective pixel based on the dark current calculated by the post-processing unit 12, thereby improving the image quality of the captured image. Deterioration can be suppressed.

次に、図４を参照して、画素アレイ２３の断面構造について説明する。図４は、第１の実施形態に係る画素アレイ２３の模式的な断面を示す説明図である。なお、図４は、図３におけるＡ−Ａ´線による画素アレイ２３の模式的な断面を示す説明図である。また、図４には、右から順に、有効画素領域３３の有効画素、無効画素領域３４の無効画素、評価領域３５の無効画素が示されている。 Next, a cross-sectional structure of the pixel array 23 will be described with reference to FIG. FIG. 4 is an explanatory diagram illustrating a schematic cross section of the pixel array 23 according to the first embodiment. FIG. 4 is an explanatory diagram showing a schematic cross section of the pixel array 23 along the line AA ′ in FIG. 3. Also, in FIG. 4, the effective pixels in the effective pixel region 33, the invalid pixels in the invalid pixel region 34, and the invalid pixels in the evaluation region 35 are illustrated in order from the right.

図４に示すように、画素アレイ２３の各画素は、画素分離領域４２によって分離される領域内に、例えば、リン（Ｐ）等のＮ型の不純物がドープされる電荷蓄積領域４４と、例えば、ボロン（Ｂ）等のＰ型の不純物がドープされるＳｉ領域４３とを備える。電荷蓄積領域４４およびＰ型のＳｉ領域４３は、ＰＮ接合によって光電変換素子であるフォトダイオードとして機能する。 As shown in FIG. 4, each pixel of the pixel array 23 includes, for example, a charge accumulation region 44 in which an N-type impurity such as phosphorus (P) is doped in a region separated by the pixel separation region 42. And Si region 43 doped with a P-type impurity such as boron (B). The charge storage region 44 and the P-type Si region 43 function as a photodiode that is a photoelectric conversion element by a PN junction.

画素分離領域４２は、例えば、半導体層の表裏を貫通するＤＴＩ（Deep Trench Isolation）であり、酸化シリコンなどの絶縁部材によって形成される。なお、画素分離領域４２は、ＤＴＩに限定されず、例えば、Ｐ型の不純物がドープされた領域であってもよい。かかる場合、Ｐ型の画素分離領域４２およびＰ型のＳｉ領域４３とＮ型の電荷蓄積領域４４とは、ＰＮ接合によりフォトダイオードとして機能する。 The pixel isolation region 42 is, for example, DTI (Deep Trench Isolation) penetrating the front and back of the semiconductor layer, and is formed by an insulating member such as silicon oxide. Note that the pixel isolation region 42 is not limited to DTI, and may be, for example, a region doped with a P-type impurity. In such a case, the P-type pixel isolation region 42 and the P-type Si region 43 and the N-type charge storage region 44 function as a photodiode by a PN junction.

また、有効画素領域３３の有効画素は、受光面（ここでは、下面）側にマイクロレンズ５０を備え、マイクロレンズ５０上に、カラーフィルタ４９、反射防止膜４８が順次積層され、受光面とは逆側に、多層配線層４７が積層される。 The effective pixel in the effective pixel region 33 includes a microlens 50 on the light receiving surface (the lower surface in this case), and a color filter 49 and an antireflection film 48 are sequentially stacked on the microlens 50. A multilayer wiring layer 47 is laminated on the opposite side.

マイクロレンズ５０は、下面から入射する光を集光する平凸レンズである。カラーフィルタ４９は、例えば、赤色、緑色、および青色のうち、いずれか一色の光を選択的に透過させるフィルタであり、各有効画素には、いずれか一色のカラーフィルタ４９が設けられる。 The microlens 50 is a plano-convex lens that collects light incident from the lower surface. For example, the color filter 49 is a filter that selectively transmits light of any one color of red, green, and blue, and each effective pixel is provided with the color filter 49 of any one color.

各有効画素は、赤色、緑色および青色のうち、３色のカラーフィルタ４９は、例えば、ベイヤ配列される。反射防止膜４８は、例えば、窒化シリコンによって形成され、マイクロレンズ５０およびカラーフィルタ４９を介して入射する光の反射を防止する。 In each effective pixel, three color filters 49 of red, green, and blue are arranged in a Bayer array, for example. The antireflection film 48 is formed of, for example, silicon nitride and prevents reflection of light incident through the microlens 50 and the color filter 49.

多層配線層４７は、層間絶縁膜４６と、層間絶縁膜４６の内部に複数層設けられる配線４５とを備える。層間絶縁膜４６は、例えば、ＴＥＯＳ（テトラエトキシシラン）膜である。配線４５は、例えば、銅配線である。 The multilayer wiring layer 47 includes an interlayer insulating film 46 and wirings 45 provided in a plurality of layers inside the interlayer insulating film 46. The interlayer insulating film 46 is, for example, a TEOS (tetraethoxysilane) film. The wiring 45 is, for example, a copper wiring.

有効画素領域３３の有効画素は、マイクロレンズ５０から入射する光を、受光量に応じた信号電荷に光電変換して電荷蓄積領域４４に蓄積し、垂直シフトレジスタ２４から選択信号が入力されると、蓄積された信号電荷を配線４５を介して周辺回路２２へ転送する。 The effective pixels in the effective pixel area 33 photoelectrically convert light incident from the microlens 50 into signal charges corresponding to the amount of received light, accumulate the charges in the charge accumulation area 44, and receive a selection signal from the vertical shift register 24. Then, the accumulated signal charge is transferred to the peripheral circuit 22 through the wiring 45.

無効画素領域３４および評価領域３５の無効画素は、下面側に遮光膜４１が設けられる点で有効画素とは異なる。遮光膜４１は、例えば、アルミニウムなどの金蔵材料を含む。 The invalid pixels in the invalid pixel region 34 and the evaluation region 35 differ from the valid pixels in that a light shielding film 41 is provided on the lower surface side. The light shielding film 41 includes, for example, a metal storage material such as aluminum.

また、評価領域３５には、有効画素の各配線層と同一の層にアンテナＰがそれぞれ設けられる。具体的には、１層目用アンテナＰａは、有効画素領域３３の第１層配線４５ａと同一の層に設けられる。また、２層目用アンテナＰｂは、第２層配線４５ｂと同一の層に、３層目用アンテナＰｃは、第３層配線４５ｃと同一の層にそれぞれ設けられる。 In the evaluation area 35, the antenna P is provided in the same layer as each wiring layer of the effective pixel. Specifically, the first layer antenna Pa is provided in the same layer as the first layer wiring 45 a in the effective pixel region 33. The second layer antenna Pb is provided in the same layer as the second layer wiring 45b, and the third layer antenna Pc is provided in the same layer as the third layer wiring 45c.

また、１層目用アンテナＰａの表面積は、第１層配線４５ａの表面積の略１／Ｎ倍であり、２層目用アンテナＰｂの表面積は、第２層配線４５ｂの表面積の略１／Ｎ倍であり、３層目用アンテナＰｃの表面積は、第３層配線４５ｃの表面積の略１／Ｎ倍である。 The surface area of the first layer antenna Pa is approximately 1 / N times the surface area of the first layer wiring 45a, and the surface area of the second layer antenna Pb is approximately 1 / N of the surface area of the second layer wiring 45b. The surface area of the third-layer antenna Pc is approximately 1 / N times the surface area of the third-layer wiring 45c.

つまり、評価領域３５は、有効画素の各配線層に対応する層にアンテナＰａ、Ｐｂ、Ｐｃを備えることによって、有効画素の配線が形成される工程によって生じる暗電流の略１／Ｎ倍の暗電流を評価領域３５の無効画素に意図的に発生させることができる。 In other words, the evaluation region 35 is provided with the antennas Pa, Pb, and Pc in layers corresponding to the wiring layers of the effective pixels, so that the darkness that is approximately 1 / N times the dark current generated by the process of forming the wiring of the effective pixels. A current can be intentionally generated in the invalid pixel in the evaluation area 35.

これにより、固体撮像装置１４の製造工程の中で、評価領域３５の無効画素に生じる暗電流を測定することで、有効画素の配線を形成する工程によって生じる暗電流を、製造段階で、計算することができる。そして、固体撮像装置１４は、例えば、製造段階で、予め生じる暗電流を除去する補正プログラムを組むことで、出荷前の製品の段階で暗電流を補正することができる。 Accordingly, the dark current generated in the process of forming the effective pixel wiring is calculated in the manufacturing stage by measuring the dark current generated in the invalid pixel in the evaluation region 35 in the manufacturing process of the solid-state imaging device 14. be able to. The solid-state imaging device 14 can correct the dark current at the stage of the product before shipment, for example, by creating a correction program for removing the dark current generated in advance at the manufacturing stage.

次に、図５を参照して、アンテナＰの形状について説明する。図５は、第１の実施形態に係るアンテナＰの平面を示す説明図である。なお、図５に示すアンテナＰの形状は、一例であり、これに限定されない。 Next, the shape of the antenna P will be described with reference to FIG. FIG. 5 is an explanatory diagram illustrating a plane of the antenna P according to the first embodiment. In addition, the shape of the antenna P shown in FIG. 5 is an example, and is not limited to this.

図５に示すように、アンテナＰは、評価領域３５の第１評価領域３５ａに設けられ、例えば、平面視櫛歯状の形状を有する金属線材である。具体的には、アンテナＰは、複数本の第１金属線材Ｌ１〜Ｌｎと、第１金属線材Ｌ１〜Ｌｎの一端（ここでは、右端）同士を接続する第２金属線材Ｖとを備える。第１金属線材Ｌ１〜Ｌｎは、所定間隔で互いに平行に配置され、第２金属線材Ｖは、例えば、平面視で第１金属線材Ｌ１〜Ｌｎに対して直交する方向に配置される。 As shown in FIG. 5, the antenna P is provided in the first evaluation region 35a of the evaluation region 35, and is, for example, a metal wire having a comb-like shape in plan view. Specifically, the antenna P includes a plurality of first metal wires L1 to Ln and a second metal wire V that connects one end (here, the right end) of the first metal wires L1 to Ln. The first metal wires L1 to Ln are arranged in parallel with each other at a predetermined interval, and the second metal wire V is arranged, for example, in a direction orthogonal to the first metal wires L1 to Ln in plan view.

また、第１金属線材Ｌ１〜Ｌｎは、表面積が有効画素の配線４５の表面積の略１／Ｎ倍である。具体的には、第１金属線材Ｌ１〜Ｌｎの表面積は、層間絶縁膜４６とアンテナＰとが接している面積であり、有効画素の配線４５の表面積は、層間絶縁膜４６と配線４５とが接している面積である。 The first metal wires L1 to Ln have a surface area that is approximately 1 / N times the surface area of the wiring 45 of the effective pixel. Specifically, the surface area of the first metal wires L1 to Ln is an area where the interlayer insulating film 46 and the antenna P are in contact with each other, and the surface area of the wiring 45 of the effective pixel is determined by the interlayer insulating film 46 and the wiring 45. It is the contact area.

そして、１本の第１金属線材Ｌ１〜Ｌｎの幅および高さ（いわゆる、太さ）が有効画素の配線４５の幅および高さと略同じである場合、１本の第１金属線材（例えば、第１金属線材Ｌ１）の長さＤを、１有効画素の配線４５の長さと略同じにすることで互いの表面積を略同じにする。 When the width and height (so-called thickness) of one first metal wire L1 to Ln are substantially the same as the width and height of the wiring 45 of the effective pixel, one first metal wire (for example, By making the length D of the first metal wire L1) substantially the same as the length of the wiring 45 of one effective pixel, the surface areas of each other are made substantially the same.

言い換えれば、１本の第１金属線材Ｌ１〜Ｌｎおよび１有効画素の配線４５の表面積は、１本の第１金属線材Ｌ１〜Ｌｎおよび１有効画素の配線４５を形成するトレンチの表面積である。つまり、１本の第１金属線材Ｌ１〜Ｌｎと１有効画素の配線４５とを形成するトレンチによって生じる暗電流は略同じである。 In other words, the surface area of one first metal wire L1 to Ln and one effective pixel wiring 45 is the surface area of a trench that forms one first metal wire L1 to Ln and one effective pixel wiring 45. That is, the dark currents generated by the trenches forming one first metal wire L1 to Ln and one effective pixel wiring 45 are substantially the same.

そして、例えば、有効画素領域３３の１００万有効画素の配線を形成する工程によって生じる暗電流をＡとする場合、第１金属線材Ｌ１〜Ｌｎを１０本設けると、１０本の第１金属線材Ｌ１〜Ｌｎの表面積は、有効画素領域３３の配線の表面積の略１／１０万倍である、つまり、アンテナＰによって生じる暗電流は、略Ａ／１０万となる。 For example, when the dark current generated by the process of forming the wiring of 1 million effective pixels in the effective pixel region 33 is A, if 10 first metal wires L1 to Ln are provided, 10 first metal wires L1 are provided. The surface area of .about.Ln is approximately 1 / 100,000 times the surface area of the wiring of the effective pixel region 33. That is, the dark current generated by the antenna P is approximately A / 100,000.

これにより、第１の実施形態に係るアンテナＰでは、第１金属線材の表面積が全有効画素の配線の表面積より小さい、つまり表面積が同じでなくても、有効画素の配線を形成する工程によって生じる暗電流を計算することによって把握することができる。 Thereby, in the antenna P according to the first embodiment, the surface area of the first metal wire is smaller than the surface area of the wiring of all effective pixels, that is, even if the surface areas are not the same, it is generated by the process of forming the effective pixel wiring. This can be determined by calculating the dark current.

なお、アンテナＰの形成によって生じる暗電流には、第１金属線材Ｌ１〜Ｌｎ以外にも、例えば、第２金属線材Ｖなどの他の金属線材の形成によって生じる暗電流も含まれる。つまり、固体撮像装置１４では、第２金属線材Ｖなどの他の金属線材によって生じる暗電流分も考慮することで、有効画素の配線を形成する工程に生じる暗電流をより正確に把握することができる。 Note that the dark current generated by the formation of the antenna P includes a dark current generated by the formation of another metal wire such as the second metal wire V in addition to the first metal wires L1 to Ln. That is, the solid-state imaging device 14 can more accurately grasp the dark current generated in the process of forming the wiring of the effective pixel by considering the dark current generated by the other metal wire such as the second metal wire V. it can.

なお、Ｎは、１以上の数であり、自然数に限定されず、例えば、小数などであってもよい。また、例えば、Ｎが１である場合、第１金属線材の表面積と全有効画素の配線の表面積とが略同じである、すなわち、第１金属線材の本数と、全有効画素数が略同じとなる。 Note that N is a number of 1 or more, and is not limited to a natural number, and may be a decimal number, for example. For example, when N is 1, the surface area of the first metal wire and the surface area of the wiring of all effective pixels are substantially the same, that is, the number of first metal wires and the total number of effective pixels are substantially the same. Become.

また、第１の実施形態に係るアンテナＰでは、第１金属線材の表面積を全有効画素の配線の表面積より小さくすることで、アンテナＰとして画素アレイ２３を専有する面積を低減することができる。 In the antenna P according to the first embodiment, the area occupied by the pixel array 23 as the antenna P can be reduced by making the surface area of the first metal wire smaller than the surface area of the wiring of all effective pixels.

さらに、固体撮像装置１４は、アンテナＰを第１金属線材Ｌ１〜Ｌｎを有する平面視櫛歯状とすることで、第１金属線材Ｌ１〜Ｌｎの本数を直線パターンの金属線材を用いるため、アンテナＰの設計を簡易化することができる。 Furthermore, since the solid-state imaging device 14 uses the linearly-patterned metal wires as the number of the first metal wires L1 to Ln by making the antenna P into a comb-like shape in plan view having the first metal wires L1 to Ln, the antenna The design of P can be simplified.

なお、１本の第１金属線材Ｌ１〜Ｌｎの長さＤは、１有効画素の配線４５の長さと同じにしたが、これに限定されず、１本の第１金属線材Ｌ１〜Ｌｎの表面積が、１有効画素の配線４５の表面積と同等であればよく、例えば、第１金属線材Ｌ１〜Ｌｎの高さや幅を変えることで長さＤを調整してもよい。 The length D of one first metal wire L1 to Ln is the same as the length of the wiring 45 of one effective pixel, but is not limited to this, and the surface area of one first metal wire L1 to Ln is not limited thereto. However, the length D may be adjusted by changing the height and width of the first metal wires L1 to Ln, for example, as long as it is equivalent to the surface area of the wiring 45 of one effective pixel.

例えば、アンテナＰは、第１金属線材Ｌ１〜Ｌｎの高さを有効画素の配線４５の高さよりも高くすることで、第１金属線材Ｌ１〜Ｌｎの長さＤを、有効画素の配線４５の長さよりも短くしてもよい。なお、第１金属線材Ｌ１〜Ｌｎの高さは、第１金属線材Ｌ１〜Ｌｎを形成するトレンチを深く設けることで高くすることができる。 For example, the antenna P increases the height of the first metal wires L1 to Ln to be higher than the height of the wiring 45 of the effective pixels, thereby reducing the length D of the first metal wires L1 to Ln of the wiring 45 of the effective pixels. It may be shorter than the length. In addition, the height of the 1st metal wire L1-Ln can be made high by providing deeply the trench which forms 1st metal wire L1-Ln.

これにより、アンテナＰは、第１金属線材Ｌ１〜Ｌｎと有効画素の配線との表面積が同じであり、かつ、平面視での評価領域３５の無効画素を占有する面積を低減することができる。さらに、アンテナＰは、形成するトレンチの幅を有効画素の配線４５の幅よりも広くすることで、第１金属線材Ｌ１〜Ｌｎの長さＤをさらに短くすることができ、例えば、狭長な領域にも評価領域３５を配置することができる。 Thereby, in the antenna P, the surface areas of the first metal wires L1 to Ln and the wiring of the effective pixels are the same, and the area that occupies the invalid pixels in the evaluation region 35 in plan view can be reduced. Furthermore, the antenna P can be further shortened in the length D of the first metal wires L1 to Ln by making the width of the trench to be formed wider than the width of the wiring 45 of the effective pixel. Also, the evaluation area 35 can be arranged.

なお、第１金属線材Ｌ１〜Ｌｎの本数は、評価領域３５の無効画素が１画素の場合について説明したが、これに限定されず、例えば、評価領域３５の無効画素が複数画素であってもよい。具体的には、１００万本の第１金属線材は、１０万本の第１金属線材Ｌ１〜Ｌｎを有するアンテナＰとして、１０無効画素にアンテナＰが振り分けられてもよい。つまり、有効画素領域３３を１０万画素を含んだ１０の領域に振り分けて、１０無効画素のアンテナＰにそれぞれ対応させる。 The number of the first metal wires L1 to Ln has been described for the case where the number of invalid pixels in the evaluation region 35 is one pixel. However, the number of the first metal wires L1 to Ln is not limited to this. Good. Specifically, the antenna P may be distributed to 10 invalid pixels as the antenna P having 1 million first metal wires L1 to Ln. That is, the effective pixel region 33 is divided into 10 regions including 100,000 pixels, and each of them corresponds to the antenna P of 10 invalid pixels.

これにより、固体撮像装置１４は、評価領域３５の複数の無効画素に生じる暗電流を計測することで、有効画素領域３３に含まれる複数の領域を選択的に補正することができ、配線の形成によって生じる暗電流が検出されない領域については補正をする必要がないため、補正の処理負担を軽減することができる。 Thereby, the solid-state imaging device 14 can selectively correct a plurality of regions included in the effective pixel region 33 by measuring dark currents generated in a plurality of invalid pixels in the evaluation region 35, thereby forming a wiring. Since it is not necessary to correct the area where the dark current generated by the detection is not detected, the processing burden of the correction can be reduced.

次に、図６および図７を参照して、第１の実施形態に係る固体撮像装置１４の製造方法について説明する。図６および図７は、第１の実施形態に係る固体撮像装置１４の製造工程を示す説明図である。 Next, a method for manufacturing the solid-state imaging device 14 according to the first embodiment will be described with reference to FIGS. 6 and 7 are explanatory diagrams illustrating manufacturing steps of the solid-state imaging device 14 according to the first embodiment.

ここでは、図４に示す画素の一部の製造工程について説明し、その他の工程については、その説明を省略する。また、以下の説明では、図４に示す構成要素と同一の構成要素については、図４に示す符号と同一の符号を付することにより、その説明を省略する。 Here, a part of the manufacturing process of the pixel shown in FIG. 4 will be described, and the description of the other processes will be omitted. In the following description, the same components as those shown in FIG. 4 are denoted by the same reference numerals as those shown in FIG.

図６に（a）で示すように、画素アレイ２３を製造する場合には、まず、ノンドープのシリコン層４０上に、画素分離領域４２によって分離された領域に、電荷蓄積領域４４およびＰ型のＳｉ領域４３を形成する。なお、シリコン層４０上には、シリコン基板の表面からシリコン基板の内部へ例えば、ボロンをイオン注入してアニール処理を行うことによって、Ｐ型の半導体層（図示せず）を形成する。なお、Ｐ型の半導体層を形成する場合、シリコンをエピタキシャル成長させることでＰ型の半導体層を形成してもよい。 As shown in FIG. 6A, when the pixel array 23 is manufactured, first, the charge storage region 44 and the P-type are formed on the non-doped silicon layer 40 in a region separated by the pixel separation region 42. Si region 43 is formed. On the silicon layer 40, for example, boron is ion-implanted from the surface of the silicon substrate into the silicon substrate, and annealing is performed to form a P-type semiconductor layer (not shown). Note that when a P-type semiconductor layer is formed, the P-type semiconductor layer may be formed by epitaxially growing silicon.

また、画素分離領域４２の形成工程では、Ｐ型の半導体層における後に各画素を形成する領域を分離する位置に対して、例えば、ＲＩＥ（Reactive Ion Etching）を行うことによって、トレンチを形成する。その後、例えば、ＣＶＤ（Chemical Vapor Deposition）によって、トレンチ内に酸化シリコンを堆積させて画素分離領域４２を形成する。なお、画素分離領域４２を形成する場合、例えば、ボロンをイオン注入し、アニール処理を行うことによって形成してもよい。 Further, in the formation process of the pixel isolation region 42, a trench is formed by performing, for example, RIE (Reactive Ion Etching) at a position where a region where each pixel is to be formed later is separated in the P-type semiconductor layer. Thereafter, for example, silicon oxide is deposited in the trench by CVD (Chemical Vapor Deposition) to form the pixel isolation region 42. When forming the pixel isolation region 42, for example, boron may be ion-implanted and annealed.

その後、画素分離領域４２によって分離された領域に、例えば、リンをイオン注入してアニール処理を行うことによってＮ型の電荷蓄積領域４４を形成する。そして、Ｎ型の電荷蓄積領域４４の受光面側（ここでは下面）に、例えば、高濃度のボロンをイオン注入してアニール処理を行うことによってＰ型のＳｉ領域４３を形成する。そして、Ｎ型の電荷蓄積領域４４およびＰ型のＳｉ領域４３のＰＮ接合によりフォトダイオードが形成される。なお、画素分離領域４２がＰ型の不純物イオンを注入する工程によって形成される場合、画素分離領域４２およびＮ型の電荷蓄積領域４４のＰＮ接合によってもフォトダイオードが形成される。 Thereafter, an N-type charge storage region 44 is formed in the region separated by the pixel separation region 42 by, for example, ion implantation of phosphorus and annealing. Then, a P-type Si region 43 is formed on the light-receiving surface side (here, the lower surface) of the N-type charge accumulation region 44 by, for example, ion-implanting high-concentration boron and performing an annealing process. A photodiode is formed by the PN junction of the N-type charge accumulation region 44 and the P-type Si region 43. When the pixel isolation region 42 is formed by the process of implanting P-type impurity ions, a photodiode is also formed by the PN junction of the pixel isolation region 42 and the N-type charge storage region 44.

続いて、図６に（ｂ）で示すように、画素分離領域４２およびＮ型の電荷蓄積領域４４上に、例えば、ＴＥＯＳ（テトラエトキシシラン）によって層間絶縁膜４６を形成する。ここでは、有効画素領域３３の有効画素および無効画素領域３４の無効画素には、層間絶縁膜４６に第１層配線４５ａ用のトレンチを、評価領域３５の無効画素には、１層目用アンテナＰａ用のトレンチをそれぞれパターニングする。 Subsequently, as shown in FIG. 6B, an interlayer insulating film 46 is formed on the pixel isolation region 42 and the N-type charge storage region 44 by, for example, TEOS (tetraethoxysilane). Here, the effective pixel in the effective pixel region 33 and the ineffective pixel in the ineffective pixel region 34 have a trench for the first layer wiring 45a in the interlayer insulating film 46, and the ineffective pixel in the evaluation region 35 has a first layer antenna. Each of the Pa trenches is patterned.

ここでは、層間絶縁膜４６上に第１層配線４５ａおよび１層目用アンテナＰａが形成される領域以外の領域にリソグラフィー法によりレジストを形成する。続いて、例えば、ＲＩＥによって、レジストをマスクとして第１層配線４５ａ用および１層目用アンテナＰａ用のトレンチを形成する。 Here, a resist is formed on the interlayer insulating film 46 by a lithography method in a region other than the region where the first layer wiring 45a and the first layer antenna Pa are formed. Subsequently, for example, trenches for the first layer wiring 45a and the first layer antenna Pa are formed by RIE using the resist as a mask.

また、１層目用アンテナＰａ用のトレンチの表面積は、有効画素領域３３の有効画素の第１層配線４５ａ用のトレンチの表面積の略１／Ｎ倍にする。そして、図６に（ｃ）で示すように、トレンチの内部に銅を埋め込むことで、第１層配線４５ａおよび１層目用アンテナＰａを形成する。 The surface area of the trench for the first-layer antenna Pa is set to approximately 1 / N times the surface area of the trench for the first layer wiring 45a of the effective pixel in the effective pixel region 33. Then, as shown in FIG. 6C, the first layer wiring 45a and the first layer antenna Pa are formed by embedding copper in the trench.

そして、図７に（ａ）で示すように、配線用およびアンテナ用のトレンチをパターニングする工程および形成したトレンチに銅を埋め込む工程を繰り返すことによって多層配線層４７を形成する。その後、多層配線層４７上に、支持基板（図示せず）を貼合する。そして、支持基板を支持し、例えば、ＣＭＰ（Chemical Mechanical Polishing）によって、ノンドープのシリコン層４０を裏面から研削および研磨することにより、画素分離領域４２およびＰ型のＳｉ領域４３の裏面を露出させて画素の受光面を形成する。 Then, as shown in FIG. 7A, the multilayer wiring layer 47 is formed by repeating the process of patterning the wiring and antenna trenches and the process of embedding copper in the formed trenches. Thereafter, a support substrate (not shown) is bonded onto the multilayer wiring layer 47. Then, the support substrate is supported, and the non-doped silicon layer 40 is ground and polished from the back surface by, for example, CMP (Chemical Mechanical Polishing) to expose the back surfaces of the pixel isolation region 42 and the P-type Si region 43. A light receiving surface of the pixel is formed.

続いて、図７に（ｂ）で示すように、有効画素の受光面（ここでは、下面）には、反射防止膜４８を形成し、無効画素領域３４および評価領域３５の無効画素の下面には、遮光膜４１を形成する。ここでは、有効画素の下面に、例えば、ＣＶＤによって窒化シリコンを堆積することで反射防止膜４８を形成する。また、無効画素領域３４および評価領域３５の無効画素の下面に、例えば、ＣＶＤによってアルミニウムを堆積することで遮光膜４１を形成する。 Subsequently, as shown in FIG. 7B, an antireflection film 48 is formed on the light receiving surface (here, the lower surface) of the effective pixel, and the lower surface of the invalid pixel in the invalid pixel region 34 and the evaluation region 35. Forms the light shielding film 41. Here, the antireflection film 48 is formed on the lower surface of the effective pixel by depositing silicon nitride, for example, by CVD. Further, the light shielding film 41 is formed by depositing aluminum on the lower surfaces of the invalid pixels in the invalid pixel region 34 and the evaluation region 35, for example, by CVD.

そして、図７に（ｃ）で示すように、反射防止膜４８の下面に、赤色、緑色、青色のカラーレジストを順次成膜することにより、カラーフィルタ４９を形成する。最後に、カラーフィルタ４９の下面にマイクロレンズ５０を形成して、図４に示す画素アレイ２３が完成する。 Then, as shown in FIG. 7C, a color filter 49 is formed by sequentially forming red, green, and blue color resists on the lower surface of the antireflection film 48. Finally, the micro lens 50 is formed on the lower surface of the color filter 49 to complete the pixel array 23 shown in FIG.

第１の実施形態によれば、固体撮像装置１４は、有効画素領域３３と、無効画素領域３４と、評価領域３５とを備える。評価領域３５は、有効画素の評価用の金属線材であるアンテナＰを備える。アンテナＰは、評価領域３５の無効画素に設けられ、有効画素に積層される配線層と同一の層に設けられる。 According to the first embodiment, the solid-state imaging device 14 includes an effective pixel region 33, an invalid pixel region 34, and an evaluation region 35. The evaluation area 35 includes an antenna P that is a metal wire for evaluation of effective pixels. The antenna P is provided in the invalid pixel in the evaluation area 35 and is provided in the same layer as the wiring layer stacked on the effective pixel.

また、評価領域３５では、アンテナＰの表面積を有効画素の配線の表面積の１／Ｎ倍とすることで、有効画素領域３３の有効画素の配線を形成する工程によって生じる暗電流を計算することができる。 In the evaluation region 35, the dark current generated by the process of forming the effective pixel wiring in the effective pixel region 33 can be calculated by setting the surface area of the antenna P to 1 / N times the surface area of the effective pixel wiring. it can.

さらに、固体撮像装置１４は、製造工程の中で暗電流を計算することができるため、例えば、後段処理部１２が、計算した暗電流を基に、予め暗電流を除去する補正プログラムを組むことで、撮像画像の画質の劣化を抑制することができる。 Furthermore, since the solid-state imaging device 14 can calculate the dark current in the manufacturing process, for example, the post-processing unit 12 forms a correction program for removing the dark current in advance based on the calculated dark current. Thus, it is possible to suppress the deterioration of the image quality of the captured image.

なお、かかる補正プログラムは、配線を形成する工程以外に、例えば、半導体層に不純物をイオン注入する工程で発生する暗電流を考慮した補正を含んでもよい。これにより、固体撮像装置１４は、発生する暗電流を低減することができ、撮像画像の画質の劣化をさらに抑制することができる。 Such a correction program may include, for example, correction in consideration of dark current generated in the step of ion-implanting impurities into the semiconductor layer in addition to the step of forming the wiring. Thereby, the solid-state imaging device 14 can reduce the generated dark current and can further suppress the deterioration of the image quality of the captured image.

（第２の実施形態）
次に、図８および図９を参照して、第２の実施形態について説明する。図８は、第２の実施形態に係る画素アレイ２３を示す説明図である。第２の実施形態では、評価領域３５は、有効画素領域３３の有効画素に複数積層される配線層のうち、いずれかの配線層と同一の層にアンテナＰを設ける点で、第１の実施形態とは異なる。 (Second Embodiment)
Next, a second embodiment will be described with reference to FIGS. 8 and 9. FIG. 8 is an explanatory diagram illustrating a pixel array 23 according to the second embodiment. In the second embodiment, the evaluation region 35 is the first embodiment in that the antenna P is provided in the same layer as any one of the wiring layers stacked on the effective pixels in the effective pixel region 33. Different from form.

具体的には、図８に示すように、第２の実施形態に係る画素アレイ２３は、評価領域３５を分割することで、一方の領域には第１評価領域３５ａを、もう一方の領域には第２評価領域３５ｂを備える。第１評価領域３５ａは、有効画素領域３３の有効画素の１層目配線層と同一の層に１層目用アンテナＰａを備える。第２評価領域３５ｂは、有効画素領域３３の有効画素の２層目配線層と同一の層に２層目用アンテナＰｂを備える。 Specifically, as illustrated in FIG. 8, the pixel array 23 according to the second embodiment divides the evaluation region 35, thereby providing the first evaluation region 35 a in one region and the other region. Comprises a second evaluation area 35b. The first evaluation area 35 a includes the first layer antenna Pa in the same layer as the first wiring layer of the effective pixels in the effective pixel area 33. The second evaluation area 35b includes a second-layer antenna Pb in the same layer as the second-layer wiring layer of the effective pixels in the effective pixel area 33.

これにより、第２の実施形態に係る固体撮像装置１４は、各配線層専用の評価領域３５
ａ、３５ｂを備えることで、配線層ごとに発生する暗電流を計算することができる。 Thereby, the solid-state imaging device 14 according to the second embodiment has the evaluation area 35 dedicated to each wiring layer.
By providing a and 35b, the dark current generated for each wiring layer can be calculated.

図９は、第２の実施形態に係る画素アレイ２３の模式的な断面を示す説明図である。図９（ａ）は、図８におけるＡ−Ａ´線による画素アレイ２３の模式的な断面を示す説明図、図９（ｂ）は、図８におけるＢ−Ｂ´線による画素アレイ２３の模式的な断面を示す説明図である。 FIG. 9 is an explanatory diagram illustrating a schematic cross section of the pixel array 23 according to the second embodiment. FIG. 9A is an explanatory diagram showing a schematic cross section of the pixel array 23 taken along the line AA ′ in FIG. 8, and FIG. 9B is a schematic view of the pixel array 23 taken along the line BB ′ in FIG. It is explanatory drawing which shows a typical cross section.

図９（ａ）に示すように、第１評価領域３５ａの無効画素は、１層目用アンテナＰａを備える。１層目用アンテナＰａは、有効画素領域３３の有効画素に積層される第１層配線４５ａと同一の層に設けられる。また、１層目用アンテナＰａの表面積は、第１層配線４５ａの表面積の略１／Ｎ倍である。 As shown in FIG. 9A, the invalid pixel in the first evaluation area 35a includes a first-layer antenna Pa. The first-layer antenna Pa is provided in the same layer as the first-layer wiring 45 a stacked on the effective pixels in the effective pixel region 33. The surface area of the first layer antenna Pa is approximately 1 / N times the surface area of the first layer wiring 45a.

図９（ｂ）に示すように、第２評価領域３５ｂの無効画素は、２層目用アンテナＰｂを備える。２層目用アンテナＰｂは、有効画素領域３３の有効画素に積層される第２層配線４５ｂと同一の層に設けられる。また、２層目用アンテナＰｂの表面積は、第２層配線４５ｂの表面積の略１／Ｎ倍である。 As shown in FIG. 9B, the invalid pixel in the second evaluation region 35b includes a second-layer antenna Pb. The second-layer antenna Pb is provided in the same layer as the second layer wiring 45b stacked on the effective pixels in the effective pixel region 33. The surface area of the second layer antenna Pb is approximately 1 / N times the surface area of the second layer wiring 45b.

これにより、固体撮像装置１４によれば、第１評価領域３５ａの無効画素では、第１層配線４５ａの形成工程に起因する暗電流を計測し、第２評価領域３５ｂの無効画素では、第２層配線４５ｂの形成工程に起因する暗電流を計測することができる。 Thereby, according to the solid-state imaging device 14, the dark current resulting from the formation process of the first layer wiring 45a is measured in the invalid pixel in the first evaluation region 35a, and the second in the invalid pixel in the second evaluation region 35b. The dark current resulting from the formation process of the layer wiring 45b can be measured.

なお、図９では、１層目用アンテナＰａおよび２層目用アンテナＰｂの例を示しているが、これに限定されず、例えば、第１評価領域３５ａおよび第２評価領域３５ｂ以外の領域に、３層目用アンテナを設けてもよい。かかる３層目用アンテナは、第３層配線（符号省略）と同一の層に設けられ、３層目用アンテナの表面積は、第３層配線４５ｃの表面積の１／Ｎ倍である。 FIG. 9 shows an example of the first-layer antenna Pa and the second-layer antenna Pb. However, the present invention is not limited to this. For example, in the region other than the first evaluation region 35a and the second evaluation region 35b. A third-layer antenna may be provided. The third layer antenna is provided in the same layer as the third layer wiring (reference number omitted), and the surface area of the third layer antenna is 1 / N times the surface area of the third layer wiring 45c.

第２の実施形態によれば、固体撮像装置１４は、有効画素領域３３の有効画素に複数積層される配線層のうち、いずれかの配線層と同一の層にアンテナＰが設けられる。これにより、固体撮像装置１４は、各配線層それぞれで検出される暗電流を計算することができ、例えば、多層配線層４７の各配線層のうち、どの配線層の形成工程が、生じる暗電流が大きいかを特定することができる。 According to the second embodiment, in the solid-state imaging device 14, the antenna P is provided in the same layer as any one of the wiring layers stacked on the effective pixels in the effective pixel region 33. As a result, the solid-state imaging device 14 can calculate the dark current detected in each wiring layer. For example, among the wiring layers of the multilayer wiring layer 47, which wiring layer formation process causes the dark current generated. Can be specified.

そして、固体撮像装置１４は、例えば、多層配線層４７の各配線層のうち、生じる暗電流が大きい配線層の形成工程を、生じる暗電流が小さい配線層の形成工程と入れ替えたり、生じる暗電流が大きい配線層の配線を形成するトレンチのパターニングを改良することで、生じる暗電流を低減することができる。 Then, for example, the solid-state imaging device 14 replaces the wiring layer forming process with a large dark current among the wiring layers of the multilayer wiring layer 47 with a wiring layer forming process with a small dark current generated or the dark current generated. The dark current generated can be reduced by improving the patterning of the trench for forming the wiring having a large wiring layer.

（第３の実施形態）
次に、図１０を参照して、第３の実施形態について説明する。図１０は、第３の実施形態に係るウェハＷの一部を示す説明図である。図１０に示すウェハＷの一部は、それぞれ評価領域３５を有する複数のチップ１００が配列される。 (Third embodiment)
Next, a third embodiment will be described with reference to FIG. FIG. 10 is an explanatory diagram showing a part of the wafer W according to the third embodiment. A plurality of chips 100 each having an evaluation area 35 are arranged on a part of the wafer W shown in FIG.

第２の実施形態では、アンテナＰを有効画素に積層される複数の配線層のいずれかの層と同一の層に設けたが、第３の実施形態では、チップ１００に設けられるアンテナＰをウェハＷの有効画素の複数の配線層のいずれかの層と同一の層に設ける。 In the second embodiment, the antenna P is provided in the same layer as any one of the plurality of wiring layers stacked on the effective pixel. However, in the third embodiment, the antenna P provided in the chip 100 is provided on the wafer. It is provided in the same layer as any one of the plurality of wiring layers of the effective pixel of W.

具体的には、チップ１００ａは、ウェハＷの有効画素に積層される第１層配線と同一の層に１層目用アンテナＰａが設けられる。また、チップ１００ｂは、ウェハＷの有効画素に積層される第２層配線と同一の層に２層目用アンテナＰｂが設けられる。 Specifically, in the chip 100a, the first-layer antenna Pa is provided in the same layer as the first-layer wiring stacked on the effective pixels of the wafer W. Further, the chip 100b is provided with the second-layer antenna Pb on the same layer as the second-layer wiring stacked on the effective pixels of the wafer W.

これにより、第３の実施形態に係る固体撮像装置１４は、各チップ１００に設けられるアンテナＰにより、ウェハＷの全有効画素の配線層の形成工程によって生じる暗電流を計算することができる。 Thereby, the solid-state imaging device 14 according to the third embodiment can calculate the dark current generated by the wiring layer forming process of all the effective pixels of the wafer W by the antenna P provided in each chip 100.

これにより、固体撮像装置１４は、評価領域３５の複数の無効画素に生じる暗電流を計測することで、有効画素領域３３に含まれる複数の領域を選択的に補正することができ、暗電流が検出されない領域については補正をする必要がないため、補正の処理負担を軽減することができる。 Thereby, the solid-state imaging device 14 can selectively correct a plurality of regions included in the effective pixel region 33 by measuring the dark current generated in the plurality of invalid pixels in the evaluation region 35, and the dark current is reduced. Since it is not necessary to correct a region that is not detected, the processing load for correction can be reduced.

そして、固体撮像装置１４は、予め生じる暗電流を除去する補正プログラムを組む場合、ウェハＷ内の全チップ１００を一度に補正できるため、チップ１００毎に補正する必要がなくなり、補正の処理負担を低減することができ、さらに、同じ補正処理を行うことで、チップ１００毎の製品品質差も低減することができる。 The solid-state imaging device 14 can correct all the chips 100 in the wafer W at a time when a correction program for removing the dark current generated in advance is set up. Further, by performing the same correction process, a product quality difference for each chip 100 can be reduced.

なお、第１および第２の実施形態に係る評価領域３５は、平面視による有効画素領域３３の１辺（図３参照）の縁部の無効画素領域３４の外側に配置されるが、これに限定されるものではない。以下、図１１を参照して、実施形態に係る画素アレイ２３の変形例について説明する。図１１は、実施形態の変形例１〜３に係る画素アレイ２３を示す説明図である。 The evaluation area 35 according to the first and second embodiments is arranged outside the invalid pixel area 34 at the edge of one side (see FIG. 3) of the effective pixel area 33 in plan view. It is not limited. Hereinafter, a modification of the pixel array 23 according to the embodiment will be described with reference to FIG. FIG. 11 is an explanatory diagram illustrating a pixel array 23 according to Modifications 1 to 3 of the embodiment.

図１１（ａ）に示すように、変形例１に係る画素アレイ２３は、有効画素領域３３ａの連続する２辺の縁部に無効画素領域３４ａが設けられる。第１評価領域３５ａは、無効画素領域３４ａの平面視外側の位置に設けられる。 As shown in FIG. 11A, the pixel array 23 according to Modification 1 is provided with invalid pixel areas 34a at the edges of two consecutive sides of the effective pixel area 33a. The first evaluation area 35a is provided at a position outside the invalid pixel area 34a in plan view.

また、図１１（ｂ）に示すように、変形例２に係る画素アレイ２３は、有効画素領域３３ｂの連続する３辺の縁部に無効画素領域３４ｂが設けられる。第２評価領域３５ｂは、無効画素領域３４ｂの平面視外側の位置に設けられる。 In addition, as illustrated in FIG. 11B, the pixel array 23 according to the modification 2 includes an ineffective pixel region 34b at the edge of three consecutive sides of the effective pixel region 33b. The second evaluation region 35b is provided at a position outside the invalid pixel region 34b in plan view.

また、図１１（ｃ）に示すように、変形例３に係る画素アレイ２３は、有効画素領域３３ｃを囲むように、無効画素領域３４ｃが設けられる。評価領域３５ｃは、無効画素領域３４ｃを囲むように評価領域３５ｃが設けられる。変形例１〜３により、固体撮像装置１４は、画素アレイ２３が配置される位置に応じて評価領域の配置を自在に変更することができる。 In addition, as illustrated in FIG. 11C, the pixel array 23 according to Modification 3 is provided with an invalid pixel region 34c so as to surround the effective pixel region 33c. The evaluation area 35c is provided so as to surround the invalid pixel area 34c. According to the first to third modifications, the solid-state imaging device 14 can freely change the arrangement of the evaluation regions according to the position where the pixel array 23 is arranged.

なお、各実施形態に係る評価領域３５は、例えば図３に示す領域としたが、これに限定されず、有効画素領域３３の一部の領域を評価領域３５として使用してもよい。かかる場合、例えば各配線層あたりのアンテナＰの数を増やすことで、計測する暗電流の精度が高くなり、より高精度に暗電流を補正することができるため、撮像画像の画質の劣化をさらに抑制することができる。 In addition, although the evaluation area | region 35 which concerns on each embodiment was made into the area | region shown in FIG. 3, for example, it is not limited to this, You may use the one part area | region of the effective pixel area | region 33 as the evaluation area | region 35. In such a case, for example, by increasing the number of antennas P per wiring layer, the accuracy of the dark current to be measured can be increased, and the dark current can be corrected with higher accuracy. Can be suppressed.

なお、各実施形態に係る固体撮像装置１４は、評価領域３５によって有効画素の多層配線層４７の形成に起因する暗電流を計測するが、これに限定されず、例えば、有効画素のイオン注入の工程に起因する暗電流を計測してもよい。 Note that the solid-state imaging device 14 according to each embodiment measures the dark current resulting from the formation of the multilayer wiring layer 47 of the effective pixel by the evaluation region 35, but is not limited to this, for example, ion implantation of the effective pixel You may measure the dark current resulting from a process.

かかる場合、有効画素のイオン注入の工程によって生じる暗電流は、実験によって計測して予め取得する。そして、アンテナＰの１本の第１金属線材によって生じる暗電流は、１有効画素のイオン注入によって生じる暗電流と略同じにする。 In such a case, the dark current generated in the effective pixel ion implantation step is measured in advance and acquired in advance. The dark current generated by one first metal wire of the antenna P is made substantially the same as the dark current generated by ion implantation of one effective pixel.

具体的には、アンテナＰの第１金属線材が１０本の場合、アンテナＰを設けることによって生じる暗電流は、１００万有効画素のイオン注入によって生じる暗電流の略１／１０万となる。 Specifically, when there are ten first metal wires of the antenna P, the dark current generated by providing the antenna P is approximately 1 / 100,000 of the dark current generated by ion implantation of one million effective pixels.

これにより、固体撮像装置１４は、イオン注入工程などの配線を形成する工程以外の工程での暗電流を計算することができ、各工程で生じる暗電流を除去する補正を併せて行うことで、撮像画像の画質の劣化をさらに抑制することができる。 Thereby, the solid-state imaging device 14 can calculate a dark current in a process other than the process of forming a wiring such as an ion implantation process, and by performing correction to remove the dark current generated in each process, Degradation of the image quality of the captured image can be further suppressed.

また、実施形態に係るアンテナＰは、評価領域３５が積層される無効画素の電荷蓄積領域４４と直接接続しない構成（図４参照）としたが、例えば、アンテナＰを電荷蓄積領域４４へ金属線材を直接接続するようにしてもよい。これにより、アンテナＰの形成工程によって生じた電子が、電荷蓄積領域４４へ流入しやすくなるため、より高精度に暗電流を検出することができる。 Further, the antenna P according to the embodiment is configured not to be directly connected to the charge accumulation region 44 of the invalid pixel on which the evaluation region 35 is stacked (see FIG. 4). For example, the antenna P is connected to the charge accumulation region 44 with a metal wire. May be connected directly. As a result, electrons generated by the formation process of the antenna P can easily flow into the charge accumulation region 44, so that dark current can be detected with higher accuracy.

また、実施形態に係る評価領域３５は、無効画素上に積層されるように設けたが、アンテナＰが無効画素に接続されていれば、設けられる位置はこれに限定されない。 In addition, although the evaluation region 35 according to the embodiment is provided so as to be stacked on the invalid pixel, the position where the antenna P is provided is not limited to this as long as the antenna P is connected to the invalid pixel.

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。 Although several embodiments of the present invention have been described, these embodiments are presented by way of example and are not intended to limit the scope of the invention. These novel embodiments can be implemented in various other forms, and various omissions, replacements, and changes can be made without departing from the scope of the invention. These embodiments and modifications thereof are included in the scope and gist of the invention, and are included in the invention described in the claims and the equivalents thereof.

１４固体撮像装置、３３有効画素領域、３４無効画素領域、３５，３５ａ，３５ｂ評価領域、４６層間絶縁膜、４７多層配線層、Ｐアンテナ、Ｌ１，Ｌｎ第１金属線材、Ｖ第２金属線材。 14 solid-state imaging device, 33 effective pixel region, 34 invalid pixel region, 35, 35a, 35b evaluation region, 46 interlayer insulating film, 47 multilayer wiring layer, P antenna, L1, Ln first metal wire, V second metal wire.

一つの実施形態によれば、固体撮像装置が提供される。固体撮像装置は、有効画素領域と、評価領域とを備える。有効画素領域は、入射光を取り込んで光電変換する有効画素が配列される。評価領域は、遮光される無効画素が配列される。前記有効画素領域は、前記有効画素に積層される層間絶縁膜と、当該層間絶縁膜に設けられるトレンチと、当該トレンチに埋め込まれた金属線材とを有する。前記評価領域は、前記無効画素に積層される層間絶縁膜と、当該層間絶縁膜に設けられるトレンチと、当該トレンチに埋め込まれ、前記有効画素で生じる暗電流を評価するための金属線材とを有する。 According to one embodiment, a solid-state imaging device is provided. The solid-state imaging device includes an effective pixel area and an evaluation area. In the effective pixel region, effective pixels that take in incident light and perform photoelectric conversion are arranged . In the evaluation area , invalid pixels to be shielded from light are arranged . The effective pixel region includes an interlayer insulating film stacked on the effective pixel, a trench provided in the interlayer insulating film, and a metal wire embedded in the trench. The evaluation region includes an interlayer insulating film stacked on the invalid pixel, a trench provided in the interlayer insulating film, and a metal wire embedded in the trench for evaluating dark current generated in the effective pixel. .

Claims

入射光を取り込んで光電変換する有効画素が配列される有効画素領域と、
遮光される無効画素が配列される無効画素領域および評価用の金属線材が設けられる評価領域と
を備えることを特徴とする固体撮像装置。 An effective pixel region in which effective pixels that take in incident light and perform photoelectric conversion are arranged; and
A solid-state imaging device comprising: an invalid pixel area in which invalid pixels to be shielded are arranged; and an evaluation area in which a metal wire for evaluation is provided.

前記評価用の金属線材は、
平行に配置される複数本の金属線材と、
前記金属線材の一端同士を接続する金属線材とを含む平面視櫛歯状である
ことを特徴とする請求項１に記載の固体撮像装置。 The metal wire for the evaluation is
A plurality of metal wires arranged in parallel;
The solid-state imaging device according to claim 1, wherein the solid-state imaging device has a comb-like shape in plan view including a metal wire that connects one end of the metal wire.

前記評価用の金属線材は、
表面積が前記有効画素に積層される配線層に設けられる配線の表面積の１／Ｎ倍（Ｎは、１以上の数）である
ことを特徴とする請求項１または請求項２に記載の固体撮像装置。 The metal wire for the evaluation is
3. The solid-state imaging according to claim 1, wherein the surface area is 1 / N times the surface area of the wiring provided in the wiring layer stacked on the effective pixel (N is a number of 1 or more). apparatus.

前記評価用の金属線材は、
前記配線層と同一の層に設けられる
ことを特徴とする請求項３に記載の固体撮像装置。 The metal wire for the evaluation is
The solid-state imaging device according to claim 3, wherein the solid-state imaging device is provided in the same layer as the wiring layer.

半導体層に複数の光電変換素子を形成して、画素アレイを形成することと、
前記画素アレイに含まれる複数の画素のうち、一部の画素の受光面に遮光膜を形成し、前記遮光膜によって遮光される無効画素領域と、前記遮光膜によって遮光されない有効画素領域とを形成することと、
前記無効画素領域に絶縁膜を形成することと、
前記絶縁膜にトレンチを形成し、前記トレンチ内に金属を形成することで、前記有効画素領域の有効画素を評価するための金属線材を形成することと
を含むことを特徴とする固体撮像装置の製造方法。 Forming a plurality of photoelectric conversion elements in a semiconductor layer to form a pixel array;
A light-shielding film is formed on a light-receiving surface of a part of the plurality of pixels included in the pixel array, and an ineffective pixel area shielded by the light-shielding film and an effective pixel area not shielded by the light-shielding film are formed. To do
Forming an insulating film in the invalid pixel region;
Forming a metal wire for evaluating an effective pixel in the effective pixel region by forming a trench in the insulating film and forming a metal in the trench. Production method.