JP2019140154A - Method for manufacturing nitride semiconductor device - Google Patents

Method for manufacturing nitride semiconductor device Download PDF

Info

Publication number
JP2019140154A
JP2019140154A JP2018019535A JP2018019535A JP2019140154A JP 2019140154 A JP2019140154 A JP 2019140154A JP 2018019535 A JP2018019535 A JP 2018019535A JP 2018019535 A JP2018019535 A JP 2018019535A JP 2019140154 A JP2019140154 A JP 2019140154A
Authority
JP
Japan
Prior art keywords
nitride semiconductor
layer
chamber
substrate
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018019535A
Other languages
Japanese (ja)
Other versions
JP6988530B2 (en
Inventor
整 渡邊
Hitoshi Watanabe
整 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP2018019535A priority Critical patent/JP6988530B2/en
Publication of JP2019140154A publication Critical patent/JP2019140154A/en
Application granted granted Critical
Publication of JP6988530B2 publication Critical patent/JP6988530B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Formation Of Insulating Films (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

To provide a method for manufacturing a nitride semiconductor device capable of preventing impurities from adhering to a surface of a nitride semiconductor.SOLUTION: The manufacturing method of a nitride semiconductor device includes steps of: growing a nitride semiconductor stacked body on a substrate by an MOCVD method in a first chamber; growing a nitride semiconductor layer containing In on the nitride semiconductor stack body by the MOCVD method in the first chamber; and removing the nitride semiconductor layer under conditions of 400°C or more and 600°C or less in a hydrogen atmosphere.SELECTED DRAWING: Figure 5

Description

本発明は、窒化物半導体装置の製造方法に関する。   The present invention relates to a method for manufacturing a nitride semiconductor device.

窒化ガリウム（ＧａＮ）等の窒化物半導体は、半導体基板上にエピタキシャル成長することによって形成される。このような窒化物半導体は、高電子移動度トランジスタ（ＨＥＭＴ：High Electron Mobility Transistor）、発光ダイオード（ＬＥＤ：Light Emitting Diode）等の材料になる。例えば下記特許文献１には、基板上に設けられた窒化物半導体の積層体から形成される電界効果トランジスタが提案されている。   A nitride semiconductor such as gallium nitride (GaN) is formed by epitaxial growth on a semiconductor substrate. Such a nitride semiconductor is a material such as a high electron mobility transistor (HEMT) and a light emitting diode (LED). For example, Patent Document 1 below proposes a field effect transistor formed of a nitride semiconductor laminate provided on a substrate.

特開第２０１４−１６０７２１号公報JP 2014-160721 A

上述したようなエピタキシャル成長した窒化物半導体の表面における原子配列は、完全ではない。すなわち、窒化物半導体の表面には、多くの未結合手が存在する。このため、窒化物半導体が空気中に露出すると、酸素、炭素、無機物、有機物等の不純物が、窒化物半導体の表面に付着しやすい。この場合、当該窒化物半導体から形成されるＨＥＭＴ等の窒化物半導体装置の特性が不安定になる。   The atomic arrangement at the surface of the epitaxially grown nitride semiconductor as described above is not perfect. That is, there are many dangling bonds on the surface of the nitride semiconductor. For this reason, when the nitride semiconductor is exposed to the air, impurities such as oxygen, carbon, inorganic matter, and organic matter are likely to adhere to the surface of the nitride semiconductor. In this case, the characteristics of a nitride semiconductor device such as HEMT formed from the nitride semiconductor become unstable.

このため、窒化物半導体装置を形成する前に窒化物半導体を覆う表面保護膜を形成することがある。しかしながら、窒化物半導体をエピタキシャル成長する装置（エピタキシャル成長装置）と、表面保護膜を形成する装置（保護膜形成装置）とは、通常異なり、且つ、互いに独立している。したがって、表面保護膜を形成するためにエピタキシャル成長装置から取り出された窒化物半導体は大気に曝されるので、窒化物半導体の表面に不純物が付着してしまう。そこで、窒化物半導体を成長した後、当該窒化物半導体を一度も大気曝露することなく表面保護膜を形成できるように、エピタキシャル成長装置と保護膜形成装置とを一体化することも検討されている。しかしながら、この種の複合装置は一般に高価である。   For this reason, a surface protective film covering the nitride semiconductor may be formed before forming the nitride semiconductor device. However, an apparatus for epitaxially growing a nitride semiconductor (epitaxial growth apparatus) and an apparatus for forming a surface protective film (protective film forming apparatus) are usually different and independent of each other. Therefore, since the nitride semiconductor taken out from the epitaxial growth apparatus to form the surface protective film is exposed to the atmosphere, impurities adhere to the surface of the nitride semiconductor. Therefore, it has been studied to integrate an epitaxial growth apparatus and a protective film forming apparatus so that a surface protective film can be formed without growing the nitride semiconductor once in the air after growing the nitride semiconductor. However, this type of composite device is generally expensive.

以上より、エピタキシャル成長装置と、保護膜形成装置とは、一般的に異なり、且つ、互いに独立している。このため、窒化物半導体がエピタキシャル成長された基板を保護膜形成装置に収容する前には、窒化物半導体が大気に曝露されざるを得ない。   As described above, the epitaxial growth apparatus and the protective film forming apparatus are generally different and independent from each other. For this reason, the nitride semiconductor must be exposed to the atmosphere before the substrate on which the nitride semiconductor is epitaxially grown is accommodated in the protective film forming apparatus.

本発明の目的は、窒化物半導体の表面に不純物が付着することを防止可能な窒化物半導体装置の製造方法を提供することである。   An object of the present invention is to provide a method for manufacturing a nitride semiconductor device capable of preventing impurities from adhering to the surface of the nitride semiconductor.

本発明の一側面に係る窒化物半導体装置の製造方法は、第１チャンバにて、基板上に窒化物半導体積層体をＭＯＣＶＤ法によって成長する工程と、第１チャンバにて、窒化物半導体積層体上にＩｎを含む窒化物半導体層をＭＯＣＶＤ法によって成長する工程と、窒化物半導体層を、水素雰囲気下、４００℃以上６００℃以下の条件にて除去する工程と、を備える。   A method of manufacturing a nitride semiconductor device according to one aspect of the present invention includes a step of growing a nitride semiconductor multilayer body on a substrate by MOCVD in a first chamber, and a nitride semiconductor multilayer body in the first chamber. A step of growing a nitride semiconductor layer containing In by MOCVD, and a step of removing the nitride semiconductor layer under a condition of 400 ° C. to 600 ° C. in a hydrogen atmosphere.

本発明によれば、窒化物半導体の表面に不純物が付着することを防止可能な窒化物半導体装置の製造方法を提供できる。   ADVANTAGE OF THE INVENTION According to this invention, the manufacturing method of the nitride semiconductor device which can prevent that an impurity adheres to the surface of a nitride semiconductor can be provided.

図１は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタを示す断面図である。FIG. 1 is a cross-sectional view showing a high electron mobility transistor which is an example of a nitride semiconductor device according to this embodiment. 図２は、本実施形態に係る窒化物半導体装置の製造方法を説明するためのフローチャートである。FIG. 2 is a flowchart for explaining the method for manufacturing the nitride semiconductor device according to this embodiment. 図３（ａ）〜（ｄ）は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。3A to 3D are views for explaining a method for manufacturing a nitride semiconductor device according to this embodiment. 図４（ａ）〜（ｃ）は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。4A to 4C are views for explaining a method of manufacturing a nitride semiconductor device according to this embodiment. 図５は、水素雰囲気下におけるＩｎＮ層とＧａＮ層との昇華レートの温度依存性を示すグラフである。FIG. 5 is a graph showing the temperature dependence of the sublimation rate between the InN layer and the GaN layer in a hydrogen atmosphere. 図６は、本発明の効果を検証するための試料を示す概略図である。FIG. 6 is a schematic view showing a sample for verifying the effect of the present invention. 図７は、実施例及び比較例のＣＶ測定結果を示すグラフである。FIG. 7 is a graph showing CV measurement results of Examples and Comparative Examples. 図８は、実施例及び比較例における窒化ケイ素膜とＧａＮ層との間の界面準位密度を、図７に示すＣ−Ｖ特性からターマン法によって見積もった結果を示すグラフである。FIG. 8 is a graph showing the results of estimating the interface state density between the silicon nitride film and the GaN layer in Examples and Comparative Examples from the CV characteristics shown in FIG.

以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、以下の説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。 Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description, the same reference numerals are used for the same elements or elements having the same functions, and redundant description is omitted.

図１は、本実施形態に係る窒化物半導体装置の一例である高電子移動度トランジスタ（以下、「ＨＥＭＴ」とする）を示す断面図である。図１に示すように、窒化物半導体装置であるＨＥＭＴ１は、基板１０、バッファ層１２、チャネル層１４、バリア層１６、キャップ層１８、窒化ケイ素膜２０、ソース２２、ドレイン２４、及びゲート２６を備えている。ＨＥＭＴ１においては、基板１０上に窒化物半導体層であるバッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８が、この順に積層されている。このため、ＨＥＭＴ１は、バッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８から構成される窒化物半導体積層体Ｓを有している。   FIG. 1 is a cross-sectional view showing a high electron mobility transistor (hereinafter referred to as “HEMT”) which is an example of a nitride semiconductor device according to the present embodiment. As shown in FIG. 1, the HEMT 1 which is a nitride semiconductor device includes a substrate 10, a buffer layer 12, a channel layer 14, a barrier layer 16, a cap layer 18, a silicon nitride film 20, a source 22, a drain 24, and a gate 26. I have. In the HEMT 1, a buffer layer 12, which is a nitride semiconductor layer, a channel layer 14, a barrier layer 16, and a cap layer 18 are laminated on a substrate 10 in this order. For this reason, the HEMT 1 has a nitride semiconductor multilayer body S composed of the buffer layer 12, the channel layer 14, the barrier layer 16, and the cap layer 18.

基板１０は、半絶縁性のＳｉＣ基板（炭化ケイ素基板）である。バッファ層１２は、チャネル層１４に対するバッファ層及びシード層として機能し、基板１０上にエピタキシャル成長したＡｌＮ層である。バッファ層１２の厚さは、例えば１０ｎｍ以上２０ｎｍ以下である。バッファ層１２の厚さが２０ｎｍ以下に設定されているので、基板１０上に設けるバッファ層１２は、連続した層ではなく、複数の島状になる場合がある。ここで「連続した層」とはその表面方向に一様に分布した状態を言う。   The substrate 10 is a semi-insulating SiC substrate (silicon carbide substrate). The buffer layer 12 functions as a buffer layer and a seed layer for the channel layer 14 and is an AlN layer epitaxially grown on the substrate 10. The thickness of the buffer layer 12 is, for example, not less than 10 nm and not more than 20 nm. Since the thickness of the buffer layer 12 is set to 20 nm or less, the buffer layer 12 provided on the substrate 10 may be a plurality of islands instead of a continuous layer. Here, the “continuous layer” means a state of being uniformly distributed in the surface direction.

チャネル層１４は、キャリア走行層として機能し、バッファ層１２上にエピタキシャル成長したｉ型ＧａＮ層（ＧａＮチャネル層）である。ＧａＮは、ＳｉＣに対する濡れ性に起因して、基板１０上に直接成長できない。このため、チャネル層１４は、バッファ層１２のＡｌＮを介して成長している。チャネル層１４の厚さは、例えば４００ｎｍ以上２０００ｎｍ以下である。   The channel layer 14 functions as a carrier traveling layer and is an i-type GaN layer (GaN channel layer) epitaxially grown on the buffer layer 12. GaN cannot grow directly on the substrate 10 due to wettability to SiC. For this reason, the channel layer 14 is grown via the AlN of the buffer layer 12. The thickness of the channel layer 14 is, for example, not less than 400 nm and not more than 2000 nm.

バリア層１６は、キャリア生成層として機能し、チャネル層１４上にエピタキシャル成長した窒化物半導体層である。バリア層１６の電子親和力は、チャネル層の電子親和力よりも小さい。バリア層１６は、例えばＡｌＧａＮ層でもよく、Ｉｎ（インジウム）を含む窒化物半導体層（ＩｎＡｌＮ層、ＩｎＡｌＧａＮ層等）でもよい。本実施形態では、バリア層１６はＡｌＧａＮ層である。チャネル層１４とバリア層１６との間には、これらの格子定数の相違に起因した歪が生じる。この歪が、両者の界面にピエゾ電荷を誘起し、チャネル層１４とバリア層１６との界面であってチャネル層１４側に２次元電子ガス（２ＤＥＧ）が生じる。これによって、チャネル層１４内にチャネル領域が形成される。バリア層１６の厚さは、例えば５ｎｍ以上３０ｎｍ以下である。バリア層１６は、ｎ型化していてもよい。この場合、バリア層１６に含まれるドナーに起因する電子が、上記ピエゾ電荷に重畳されて両者の界面に生じ、チャネルが形成される。   The barrier layer 16 is a nitride semiconductor layer that functions as a carrier generation layer and is epitaxially grown on the channel layer 14. The electron affinity of the barrier layer 16 is smaller than the electron affinity of the channel layer. The barrier layer 16 may be, for example, an AlGaN layer or a nitride semiconductor layer (InAlN layer, InAlGaN layer, etc.) containing In (indium). In the present embodiment, the barrier layer 16 is an AlGaN layer. Between the channel layer 14 and the barrier layer 16, distortion due to the difference in these lattice constants occurs. This strain induces piezoelectric charges at the interface between the two, and a two-dimensional electron gas (2DEG) is generated at the interface between the channel layer 14 and the barrier layer 16 and on the channel layer 14 side. As a result, a channel region is formed in the channel layer 14. The thickness of the barrier layer 16 is, for example, 5 nm or more and 30 nm or less. The barrier layer 16 may be n-type. In this case, electrons caused by donors included in the barrier layer 16 are superimposed on the piezoelectric charges and are generated at the interface between the two, thereby forming a channel.

キャップ層１８は、バリア層１６上にエピタキシャル成長したＧａＮ層である。キャップ層１８の厚さは、例えば０ｎｍ以上５ｎｍ以下である。すなわち、キャップ層１８は、必ずしも設けられなくてもよい。キャップ層１８は、ｎ型化していてもよい。   The cap layer 18 is a GaN layer epitaxially grown on the barrier layer 16. The thickness of the cap layer 18 is, for example, 0 nm or more and 5 nm or less. That is, the cap layer 18 is not necessarily provided. The cap layer 18 may be n-type.

窒化ケイ素膜２０は、キャップ層１８あるいはバリア層１６を保護するパッシベーション膜であり、キャップ層１８を覆っている。窒化ケイ素膜２０は、例えばｐ−ＣＶＤ法（プラズマ化学気相成長法）、ＬＰＣＶＤ法（減圧化学気相成長法）等によって形成される。ＬＰＣＶＤ法によって形成された窒化ケイ素膜は、ｐ−ＣＶＤ法によって形成された窒化ケイ素膜よりも緻密になる。ＬＰＣＶＤ法は、成膜圧力を下げ成膜温度を高くして良質の膜を形成する方法である。ＬＰＣＶＤ法によって窒化ケイ素膜２０が形成される場合、例えば成膜チャンバの圧力は１Ｐａ以下、もしくは０．５Ｐａ以下に設定される。また、成膜温度は、例えば８００℃以上９００℃以下に設定される。   The silicon nitride film 20 is a passivation film that protects the cap layer 18 or the barrier layer 16, and covers the cap layer 18. The silicon nitride film 20 is formed by, for example, a p-CVD method (plasma chemical vapor deposition method), an LPCVD method (low pressure chemical vapor deposition method), or the like. The silicon nitride film formed by the LPCVD method becomes denser than the silicon nitride film formed by the p-CVD method. The LPCVD method is a method for forming a high-quality film by lowering the deposition pressure and increasing the deposition temperature. When the silicon nitride film 20 is formed by the LPCVD method, for example, the pressure in the film forming chamber is set to 1 Pa or less, or 0.5 Pa or less. The film forming temperature is set to, for example, 800 ° C. or higher and 900 ° C. or lower.

ソース２２は、窒化ケイ素膜２０の開口２０ａを介して窒化物半導体積層体Ｓに形成されたリセス２にてバリア層１６に接しており、ドレイン２４は、窒化ケイ素膜２０の開口２０ｂを介して窒化物半導体積層体Ｓに形成されたリセス３にてバリア層１６に接している。ソース２２及びドレイン２４のそれぞれは、オーミック電極であり、例えばチタン（Ｔｉ）層とアルミニウム（Ａｌ）層との積層構造を熱処理することにより得られる。Ｔｉ層の厚さは例えば３０ｎｍ、Ａｌ層の厚さは例えば３００ｎｍである。Ｔｉ層はタンタル（Ｔａ）層でもよい。   The source 22 is in contact with the barrier layer 16 at the recess 2 formed in the nitride semiconductor multilayer body S through the opening 20 a of the silicon nitride film 20, and the drain 24 is connected through the opening 20 b of the silicon nitride film 20. The recess 3 formed in the nitride semiconductor stacked body S is in contact with the barrier layer 16. Each of the source 22 and the drain 24 is an ohmic electrode, and is obtained, for example, by heat-treating a laminated structure of a titanium (Ti) layer and an aluminum (Al) layer. The thickness of the Ti layer is, for example, 30 nm, and the thickness of the Al layer is, for example, 300 nm. The Ti layer may be a tantalum (Ta) layer.

ゲート２６は、窒化ケイ素膜２０の開口２０ｃを介してキャップ層１８に接しており、ソース２２とドレイン２４との間に設けられている。ゲート２６は、例えばニッケル（Ｎｉ）層と金（Ａｕ）層との積層構造を有する。Ｎｉ層の厚さは例えば５０ｎｍ、Ａｕ層の厚さは例えば４００ｎｍである。   The gate 26 is in contact with the cap layer 18 through the opening 20 c of the silicon nitride film 20, and is provided between the source 22 and the drain 24. The gate 26 has a laminated structure of, for example, a nickel (Ni) layer and a gold (Au) layer. The thickness of the Ni layer is 50 nm, for example, and the thickness of the Au layer is 400 nm, for example.

次に、図２、図３（ａ）〜（ｄ）及び図４（ａ）〜（ｃ）を用いながら、本実施形態に係る窒化物半導体装置の製造方法について説明する。図２は、本実施形態に係る窒化物半導体装置の製造方法を説明するためのフローチャートである。図３（ａ）〜（ｄ）及び図４（ａ）〜（ｃ）は、本実施形態に係る窒化物半導体装置の製造方法を説明する図である。   Next, a method for manufacturing the nitride semiconductor device according to the present embodiment will be described with reference to FIGS. 2, 3 </ b> A to 3 </ b> D, and FIGS. 4A to 4 </ b> C. FIG. 2 is a flowchart for explaining the method for manufacturing the nitride semiconductor device according to this embodiment. 3A to 3D and FIGS. 4A to 4C are views for explaining a method for manufacturing a nitride semiconductor device according to this embodiment.

まず、図２及び図３（ａ）に示すように、第１チャンバＣ１にて、基板１０上に窒化物半導体積層体Ｓを成長する（第１工程Ｓ１）。第１工程Ｓ１では、まず、第１チャンバＣ１に基板１０を収容する。そして、気体原料を第１チャンバＣ１に導入し、有機金属気相成長法（以下、ＭＯＣＶＤ法とする）によって基板１０上にバッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８をこの順に連続的に成長する。これによって、基板１０上に窒化物半導体積層体Ｓを成長する。本実施形態では、ＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層、及びＧａＮ層を順に成長することによって、基板１０上に窒化物半導体積層体Ｓを成長する。第１チャンバＣ１とは、ＭＯＣＶＤ法を実施するためのエピタキシャル成長装置（ＭＯＣＶＤ装置）に備えられるチャンバである。第１チャンバＣ１は、図示しないが、基板１０を載置するためのサセプタ等を備える。   First, as shown in FIGS. 2 and 3A, the nitride semiconductor multilayer body S is grown on the substrate 10 in the first chamber C1 (first step S1). In the first step S1, first, the substrate 10 is accommodated in the first chamber C1. Then, a gaseous material is introduced into the first chamber C1, and the buffer layer 12, the channel layer 14, the barrier layer 16, and the cap layer 18 are formed on the substrate 10 by metal organic vapor phase epitaxy (hereinafter referred to as MOCVD method). Grows sequentially. Thereby, the nitride semiconductor multilayer body S is grown on the substrate 10. In the present embodiment, the nitride semiconductor multilayer body S is grown on the substrate 10 by sequentially growing an AlN layer, a GaN layer, an AlGaN layer, and a GaN layer. The first chamber C1 is a chamber provided in an epitaxial growth apparatus (MOCVD apparatus) for performing the MOCVD method. Although not shown, the first chamber C1 includes a susceptor or the like for placing the substrate 10 thereon.

次に、図２及び図３（ｂ）に示すように、第１チャンバＣ１にて、窒化物半導体積層体Ｓ上にＩｎを含む窒化物半導体層Ｐを成長する（第２工程Ｓ２）。第２工程Ｓ２では、窒化物半導体積層体Ｓが成長した基板１０を第１チャンバＣ１に収容したまま、すなわち、窒化物半導体積層体Ｓの表面を大気に晒すことなく、ＭＯＣＶＤ法によって窒化物半導体積層体Ｓ上に窒化物半導体層Ｐを成長する。このため、第１工程Ｓ１と第２工程Ｓ２とは、ＭＯＣＶＤ装置の第１チャンバＣ１にて実施される。第２工程Ｓ２では、窒化物半導体層Ｐの厚さは、１ｎｍ以下に設定される。窒化物半導体層Ｐは、例えば第１チャンバＣ１の温度が５５０℃以下であり、トリメチルインジウムガス（ＴＭＩガス）とＮＨ３ガスとを含む原料ガスを用いた条件にて成長する。本実施形態では、Ｎ２ガスの流量が５Ｌ／ｍｉｎ、ＮＨ３ガスの流量が１５Ｌ／ｍｉｎ、ＴＭＩガスの流量が１５７．６μｍｏｌ／ｍｉｎ、第１チャンバＣ１の圧力が３００Ｔｏｒｒ（約４０ｋＰａ）、第１チャンバＣ１の温度が５５０℃の条件にて、窒化物半導体層Ｐとして約１ｎｍの厚さを有する窒化インジウム層（ＩｎＮ層）を成長する。 Next, as shown in FIGS. 2 and 3B, a nitride semiconductor layer P containing In is grown on the nitride semiconductor stacked body S in the first chamber C1 (second step S2). In the second step S2, the nitride semiconductor stack S grown on the substrate 10 is accommodated in the first chamber C1, that is, without exposing the surface of the nitride semiconductor stack S to the atmosphere by the MOCVD method. A nitride semiconductor layer P is grown on the stacked body S. For this reason, the first step S1 and the second step S2 are performed in the first chamber C1 of the MOCVD apparatus. In the second step S2, the thickness of the nitride semiconductor layer P is set to 1 nm or less. For example, the temperature of the first chamber C1 is 550 ° C. or less, and the nitride semiconductor layer P is grown under conditions using a source gas containing trimethylindium gas (TMI gas) and NH 3 gas. In this embodiment, the flow rate of N 2 gas is 5 L / min, the flow rate of NH 3 gas is 15 L / min, the flow rate of TMI gas is 157.6 μmol / min, the pressure of the first chamber C 1 is 300 Torr (about 40 kPa), An indium nitride layer (InN layer) having a thickness of about 1 nm is grown as the nitride semiconductor layer P under the condition that the temperature of one chamber C1 is 550 ° C.

次に、図２に示されるように、第１チャンバＣ１から基板１０を取り出す（第３工程Ｓ３）。第３工程Ｓ３は、ＭＯＣＶＤ装置から、ＭＯＣＶＤ装置とは異なる成膜装置に移すために実施される。この成膜装置は、ＬＰＣＶＤ法を実施するためのＬＰＣＶＤ装置であり、第１チャンバＣ１とは異なる第２チャンバＣ２（図３（ｃ）を参照）を備える。第３工程Ｓ３にて、第１チャンバＣ１から取り出された基板１０は、例えば大気（もしくは空気）に曝される。   Next, as shown in FIG. 2, the substrate 10 is taken out from the first chamber C1 (third step S3). The third step S3 is performed to move from the MOCVD apparatus to a film forming apparatus different from the MOCVD apparatus. This film forming apparatus is an LPCVD apparatus for performing the LPCVD method, and includes a second chamber C2 (see FIG. 3C) different from the first chamber C1. In the third step S3, the substrate 10 taken out from the first chamber C1 is exposed to, for example, the atmosphere (or air).

次に、図２に示されるように、ＬＰＣＶＤ装置の第２チャンバＣ２に基板１０を収容する（第４工程Ｓ４）。第４工程Ｓ４では、ロボット等を用いた自動搬送等によって基板１０を第２チャンバＣ２に収容してもよい。   Next, as shown in FIG. 2, the substrate 10 is accommodated in the second chamber C2 of the LPCVD apparatus (fourth step S4). In the fourth step S4, the substrate 10 may be accommodated in the second chamber C2 by automatic conveyance using a robot or the like.

次に、図２及び図３（ｃ）に示されるように、第２チャンバＣ２内で窒化物半導体層Ｐを除去する（第５工程Ｓ５）。第５工程Ｓ５では、まず、窒化物半導体層Ｐを除去しやすくし、且つ、第２チャンバＣ２の雰囲気を清浄にする観点から、基板１０が収容された第２チャンバＣ２を水素雰囲気にする。例えば、流量が２Ｌ／ｍｉｎに設定されたＨ２ガスを第２チャンバＣ２に供給することによって、第２チャンバＣ２を水素雰囲気にする。そして第２チャンバＣ２が水素雰囲気に設定された後、第２チャンバＣ２の温度を上昇させる。これによって、窒化物半導体積層体Ｓ及び窒化物半導体層Ｐが成長された基板１０に熱処理を施し、窒化物半導体層Ｐを除去する。例えば、水素雰囲気下、４００℃以上６００℃以下の条件にて、窒化物半導体層Ｐを除去する。このとき、圧力を１０ｋＰａ以上４０ｋＰａ以下に設定することによって、窒化物半導体層Ｐが確実に除去される。本実施形態では、第２チャンバＣ２の温度を６００℃とすると共に第２チャンバＣ２の圧力を１×１０４Ｐａに設定した状態を３分間保持する。これによって、窒化物半導体層Ｐを還元除去する。したがって上記熱処理後、第２チャンバＣ２に収容された基板１０上から窒化物半導体層Ｐが消失する。窒化物半導体層Ｐが除去された後、Ｈ２ガスの第２チャンバＣ２への供給を停止する。これにより、窒化物半導体積層体Ｓが除去されることを抑制できる。 Next, as shown in FIGS. 2 and 3C, the nitride semiconductor layer P is removed in the second chamber C2 (fifth step S5). In the fifth step S5, first, from the viewpoint of facilitating removal of the nitride semiconductor layer P and cleaning the atmosphere of the second chamber C2, the second chamber C2 in which the substrate 10 is accommodated is set to a hydrogen atmosphere. For example, the second chamber C2 is brought into a hydrogen atmosphere by supplying H 2 gas whose flow rate is set to 2 L / min to the second chamber C2. Then, after the second chamber C2 is set to a hydrogen atmosphere, the temperature of the second chamber C2 is raised. Thus, the substrate 10 on which the nitride semiconductor multilayer body S and the nitride semiconductor layer P are grown is subjected to a heat treatment, and the nitride semiconductor layer P is removed. For example, the nitride semiconductor layer P is removed under conditions of 400 ° C. or more and 600 ° C. or less in a hydrogen atmosphere. At this time, the nitride semiconductor layer P is reliably removed by setting the pressure to 10 kPa or more and 40 kPa or less. In the present embodiment, the temperature of the second chamber C2 is set to 600 ° C. and the pressure of the second chamber C2 is set to 1 × 10 4 Pa for 3 minutes. Thereby, the nitride semiconductor layer P is reduced and removed. Therefore, after the heat treatment, the nitride semiconductor layer P disappears from the substrate 10 accommodated in the second chamber C2. After the nitride semiconductor layer P is removed, the supply of H 2 gas to the second chamber C2 is stopped. Thereby, it can suppress that the nitride semiconductor laminated body S is removed.

ここで、図５を参照しながら窒化物半導体層Ｐ（ＩｎＮ層）の除去容易性について説明する。図５は、水素雰囲気下におけるＩｎＮ層とＧａＮ層との昇華レートの温度依存性を示すグラフである。図５において、横軸は水素雰囲気下の温度を示し、縦軸は昇華レートを示し、黒丸のプロット３１はＩｎＮの温度に対する昇華レートを、白丸のプロット３２はＧａＮの温度に対する昇華レートをそれぞれ示す。図５に示されるように、約４００℃の時点でＩｎＮ層の昇華レートが有意な値を示している。このため、水素雰囲気下では、ＩｎＮ層の昇華は、約４００℃から開始される。また、約８００℃においてはＩｎＮ層の昇華レートが０．０２ｎｍ／ｓにまで大きくなる。これに対して、ＧａＮ層の昇華は、約８００℃〜９００℃において開始される。このため、例えば水素雰囲気下、６００℃以下の条件に設定することによって、ＧａＮ層の昇華を防ぎ、ＩｎＮ層のみを選択的に昇華させることができる。なお、水素雰囲気下において、ＩｎＮ層及びＧａＮ層のそれぞれは、下記化学反応式１，２に示されるように昇華する。
化学反応式１：ＩｎＮ（ｓ）＋３／２Ｈ２（ｇ）→Ｉｎ（ｇ）＋ＮＨ３（ｇ）
化学反応式２：ＧａＮ（ｓ）＋３／２Ｈ２（ｇ）→Ｇａ（ｇ）＋ＮＨ３（ｇ） Here, the ease of removal of the nitride semiconductor layer P (InN layer) will be described with reference to FIG. FIG. 5 is a graph showing the temperature dependence of the sublimation rate between the InN layer and the GaN layer in a hydrogen atmosphere. In FIG. 5, the horizontal axis indicates the temperature in a hydrogen atmosphere, the vertical axis indicates the sublimation rate, the black circle plot 31 indicates the sublimation rate with respect to the InN temperature, and the white circle plot 32 indicates the sublimation rate with respect to the GaN temperature. . As shown in FIG. 5, the sublimation rate of the InN layer shows a significant value at about 400 ° C. For this reason, the sublimation of the InN layer starts at about 400 ° C. in a hydrogen atmosphere. At about 800 ° C., the sublimation rate of the InN layer increases to 0.02 nm / s. In contrast, sublimation of the GaN layer starts at about 800 ° C to 900 ° C. For this reason, for example, by setting the conditions at 600 ° C. or lower in a hydrogen atmosphere, sublimation of the GaN layer can be prevented and only the InN layer can be selectively sublimated. In the hydrogen atmosphere, each of the InN layer and the GaN layer sublimates as shown in the following chemical reaction formulas 1 and 2.
Chemical reaction formula 1: InN (s) + 3 / 2H 2 (g) → In (g) + NH 3 (g)
Chemical reaction formula 2: GaN (s) + 3 / 2H 2 (g) → Ga (g) + NH 3 (g)

次に、図２及び図３（ｄ）に示されるように、第２チャンバＣ２にて、窒化物半導体積層体Ｓ上に窒化ケイ素膜２０を形成する（第６工程Ｓ６）。第６工程Ｓ６では、まず、第２チャンバＣ２内を減圧することにより、水素を除去する。第６工程Ｓ６では、第２チャンバＣ２の圧力を例えば１０Ｐａ以上１００Ｐａ以下に設定する。続いて、第２チャンバＣ２にて、窒化物半導体積層体Ｓ上に窒化ケイ素膜２０をＬＰＣＶＤ法により形成する。このため、第５工程Ｓ５と第６工程Ｓ６とは、ＬＰＣＶＤ装置の第２チャンバＣ２にて実施される。窒化ケイ素膜２０を形成するときの第２チャンバＣ２の温度は、例えば８００℃である。また、窒化ケイ素膜の原料ガスとして、例えばＮＨ３ガス及びジクロロシラン（ＳｉＨ２Ｃｌ２）が用いられる。窒化ケイ素膜２０の厚さは、例えば１００ｎｍである。 Next, as shown in FIG. 2 and FIG. 3D, the silicon nitride film 20 is formed on the nitride semiconductor stacked body S in the second chamber C2 (sixth step S6). In the sixth step S6, first, hydrogen is removed by reducing the pressure in the second chamber C2. In 6th process S6, the pressure of the 2nd chamber C2 is set to 10 Pa or more and 100 Pa or less, for example. Subsequently, in the second chamber C2, the silicon nitride film 20 is formed on the nitride semiconductor stacked body S by the LPCVD method. For this reason, the fifth step S5 and the sixth step S6 are performed in the second chamber C2 of the LPCVD apparatus. The temperature of the second chamber C2 when forming the silicon nitride film 20 is, for example, 800 ° C. Further, for example, NH 3 gas and dichlorosilane (SiH 2 Cl 2 ) are used as source gases for the silicon nitride film. The thickness of the silicon nitride film 20 is 100 nm, for example.

次に、図２及び図４（ａ）に示されるように、窒化ケイ素膜２０上にフォトレジスト５０を塗布する（第７工程Ｓ７）。第７工程Ｓ７では、フォトリソグラフィによって、フォトレジスト５０に開口５０ａを形成する。フォトレジスト５０をマスクとし、フッ素（Ｆ）を含む反応性ガスを用いた反応性イオンエッチング（ＲＩＥ）によって、窒化ケイ素膜２０に開口２０ａ，２０ｂを形成する。その後、フォトレジスト５０を除去する。   Next, as shown in FIGS. 2 and 4A, a photoresist 50 is applied on the silicon nitride film 20 (seventh step S7). In the seventh step S7, an opening 50a is formed in the photoresist 50 by photolithography. Openings 20a and 20b are formed in the silicon nitride film 20 by reactive ion etching (RIE) using a reactive gas containing fluorine (F) using the photoresist 50 as a mask. Thereafter, the photoresist 50 is removed.

次に、図２及び図４（ｂ）に示されるように、窒化ケイ素膜２０上に、別のフォトレジスト５１を塗布する（第８工程Ｓ８）。第８工程Ｓ８では、フォトリソグラフィによって、フォトレジスト５１の開口５１ａを窒化ケイ素膜２０の開口２０ａ，２０ｂ上に形成する。フォトレジスト５１に形成する開口５１ａは、先のフォトレジスト５０に形成する開口５０ａよりも広い。開口５１ａ内では、窒化ケイ素膜２０に形成した開口２０ａ，２０ｂを介してキャップ層１８の一部が露出する。塩素（Ｃｌ）を含む反応性ガスを用いたＲＩＥによって、キャップ層１８において露出している部分と、当該部分に重なるバリア層１６との一部を除去する。これによって、リセス２，３が窒化物半導体積層体Ｓに形成される。   Next, as shown in FIGS. 2 and 4B, another photoresist 51 is applied on the silicon nitride film 20 (eighth step S8). In the eighth step S8, the opening 51a of the photoresist 51 is formed on the openings 20a and 20b of the silicon nitride film 20 by photolithography. The opening 51 a formed in the photoresist 51 is wider than the opening 50 a formed in the previous photoresist 50. In the opening 51a, a part of the cap layer 18 is exposed through the openings 20a and 20b formed in the silicon nitride film 20. By the RIE using a reactive gas containing chlorine (Cl), a part of the cap layer 18 exposed and a part of the barrier layer 16 overlapping the part are removed. Thereby, the recesses 2 and 3 are formed in the nitride semiconductor multilayer body S.

次いで第８工程Ｓ８では、窒化ケイ素膜２０の開口２０ａ，２０ｂを介してバリア層１６に接触するソース２２及びドレイン２４をそれぞれ形成する。フォトレジスト５１上には金属２３が堆積する。その後、フォトレジスト５１を除去することによって、フォトレジスト５１上の金属２３を除去する。これによって、バリア層１６に接するソース２２およびドレイン２４が形成される。例えば５００℃の熱処理によってＴｉ膜（若しくはＴａ膜）とＡｌ膜とを合金化してもよい。５５０℃以上の熱処理によってアロイを形成することによって、ソース２２及びドレイン２４と、バリア層１６とのコンタクト抵抗が低抵抗化する傾向にある。   Next, in an eighth step S8, a source 22 and a drain 24 that are in contact with the barrier layer 16 are formed through the openings 20a and 20b of the silicon nitride film 20, respectively. A metal 23 is deposited on the photoresist 51. Thereafter, the metal 23 on the photoresist 51 is removed by removing the photoresist 51. As a result, the source 22 and the drain 24 in contact with the barrier layer 16 are formed. For example, the Ti film (or Ta film) and the Al film may be alloyed by heat treatment at 500 ° C. By forming the alloy by heat treatment at 550 ° C. or higher, the contact resistance between the source 22 and drain 24 and the barrier layer 16 tends to be lowered.

次に、図２及び図４（ｃ）に示されるように、窒化ケイ素膜２０上に、更に別のフォトレジスト５２を塗布する（第９工程Ｓ９）。第９工程Ｓ９では、フォトリソグラフィによって、フォトレジスト５２に開口５２ａを形成する。フォトレジスト５２をマスクとしてＲＩＥによって、窒化ケイ素膜２０に開口を形成する。その後、フォトレジスト５２を除去する。続いて、窒化ケイ素膜２０上に、フォトレジストを塗布し、フォトリソグラフィによって、ゲート電極パターンとなる開口を当該フォトレジストに形成する。そして、キャップ層１８に接触するゲート２６を形成する（図１を参照）。蒸着法としては、例えばＥＢ蒸着法、スパッタ蒸着法、抵抗加熱蒸着法など種々の方法が挙げられる。フォトレジスト上に堆積した金属は、フォトレジストとともに除去される。以上により、図１に示されるＨＥＭＴ１が形成される。   Next, as shown in FIGS. 2 and 4C, another photoresist 52 is applied on the silicon nitride film 20 (9th step S9). In the ninth step S9, an opening 52a is formed in the photoresist 52 by photolithography. An opening is formed in the silicon nitride film 20 by RIE using the photoresist 52 as a mask. Thereafter, the photoresist 52 is removed. Subsequently, a photoresist is applied on the silicon nitride film 20, and an opening to be a gate electrode pattern is formed in the photoresist by photolithography. And the gate 26 which contacts the cap layer 18 is formed (refer FIG. 1). Examples of the vapor deposition method include various methods such as EB vapor deposition, sputter vapor deposition, and resistance heating vapor deposition. The metal deposited on the photoresist is removed together with the photoresist. Thus, the HEMT 1 shown in FIG. 1 is formed.

以上に説明した本実施形態に係る窒化物半導体装置の製造方法によれば、窒化物半導体積層体Ｓと、Ｉｎを含む窒化物半導体層Ｐとは、ＭＯＣＶＤ装置の第１チャンバＣ１にて成長する。このため、窒化物半導体積層体Ｓが大気に曝されることなく、窒化物半導体層Ｐが窒化物半導体積層体Ｓ上に成長することができる。この窒化物半導体層Ｐが窒化物半導体積層体Ｓに対する仮の表面保護膜として機能することによって、窒化ケイ素膜２０を形成する前に窒化物半導体積層体Ｓが大気に曝された場合であっても、窒化物半導体積層体Ｓの表面に不純物が付着することを防止できる。加えて、水素雰囲気下、４００℃以上６００℃以下の条件に設定することによって、窒化物半導体層Ｐを除去する際に、窒化物半導体積層体Ｓの半導体特性及び膜質へ影響を与えることを抑制できる。   According to the method for manufacturing a nitride semiconductor device according to this embodiment described above, the nitride semiconductor multilayer body S and the nitride semiconductor layer P containing In are grown in the first chamber C1 of the MOCVD apparatus. . Therefore, the nitride semiconductor layer P can grow on the nitride semiconductor multilayer body S without the nitride semiconductor multilayer body S being exposed to the atmosphere. The nitride semiconductor layer P functions as a temporary surface protection film for the nitride semiconductor multilayer body S, and thus the nitride semiconductor multilayer body S is exposed to the atmosphere before the silicon nitride film 20 is formed. In addition, it is possible to prevent impurities from adhering to the surface of the nitride semiconductor multilayer body S. In addition, by setting the conditions at 400 ° C. or more and 600 ° C. or less in a hydrogen atmosphere, it is possible to suppress the influence on the semiconductor characteristics and film quality of the nitride semiconductor stacked body S when the nitride semiconductor layer P is removed. it can.

窒化物半導体層Ｐを成長する第２工程Ｓ２では、厚さ１ｎｍ以下の窒化物半導体層Ｐを成長してもよい。この場合、窒化物半導体層Ｐによって窒化物半導体積層体Ｓの表面を保護できる。   In the second step S2 for growing the nitride semiconductor layer P, the nitride semiconductor layer P having a thickness of 1 nm or less may be grown. In this case, the surface of the nitride semiconductor stacked body S can be protected by the nitride semiconductor layer P.

窒化物半導体層Ｐを成長する第２工程Ｓ２では、窒化物半導体層Ｐは、５５０℃以下の条件にてＴＭＩガスとＮＨ３ガスとを含む原料を用いて形成されるＩｎＮ層でもよい。この場合、窒化物半導体層Ｐを選択的に除去できる。 In the second step S2 for growing the nitride semiconductor layer P, the nitride semiconductor layer P may be an InN layer formed using a raw material containing TMI gas and NH 3 gas under a condition of 550 ° C. or lower. In this case, the nitride semiconductor layer P can be selectively removed.

窒化物半導体層Ｐを除去する第２工程Ｓ２では、１０ｋＰａ以上４０ｋＰａ以下の条件にて窒化物半導体層Ｐを除去する。このため、短時間にて窒化物半導体層Ｐを除去できる。   In the second step S2 for removing the nitride semiconductor layer P, the nitride semiconductor layer P is removed under conditions of 10 kPa to 40 kPa. For this reason, the nitride semiconductor layer P can be removed in a short time.

上記製造方法は、窒化物半導体層Ｐを成長する第２工程Ｓ２後、第１チャンバＣ１から基板１０を取り出し、基板１０を大気に曝す第３工程Ｓ３を備える。また、基板１０は、ＳｉＣ基板であり、窒化物半導体積層体Ｓを成長する第１工程Ｓ１では、第１チャンバＣ１にてＡｌＮ層であるバッファ層１２、ＧａＮ層であるチャネル層１４、バリア層１６であるＡｌＧａＮ層を順にＭＯＣＶＤ法によって成長し、上記製造方法は、基板１０を大気に曝す第３工程Ｓ３後、第１チャンバＣ１とは異なる第２チャンバＣ２に基板１０を収容する第４工程Ｓ４と、第２チャンバＣ２にて窒化物半導体層Ｐを除去する第５工程Ｓ５と、第２チャンバＣ２にて窒化物半導体層Ｐを除去した後、第２チャンバＣ２にて窒化物半導体積層体Ｓ上に窒化ケイ素膜２０をＬＰＣＶＤ法によって形成する第６工程Ｓ６と、を備える。このため、ＬＰＣＶＤ法によって緻密な窒化ケイ素膜２０を形成可能である。   The manufacturing method includes a third step S3 of taking the substrate 10 out of the first chamber C1 and exposing the substrate 10 to the atmosphere after the second step S2 of growing the nitride semiconductor layer P. The substrate 10 is a SiC substrate, and in the first step S1 for growing the nitride semiconductor multilayer body S, the buffer layer 12 that is an AlN layer, the channel layer 14 that is a GaN layer, and the barrier layer in the first chamber C1. The AlGaN layer 16 is grown in order by MOCVD, and in the manufacturing method, after the third step S3 of exposing the substrate 10 to the atmosphere, the fourth step of accommodating the substrate 10 in the second chamber C2 different from the first chamber C1. S4, a fifth step S5 for removing the nitride semiconductor layer P in the second chamber C2, and a nitride semiconductor multilayer body in the second chamber C2 after removing the nitride semiconductor layer P in the second chamber C2. And a sixth step S6 of forming a silicon nitride film 20 on S by LPCVD. For this reason, the dense silicon nitride film 20 can be formed by the LPCVD method.

本発明による窒化物半導体装置の製造方法は、上述した実施形態に限られるものではなく、他に様々な変形が可能である。例えば上記実施形態における窒化物半導体積層体Ｓは、バッファ層１２、チャネル層１４、バリア層１６、及びキャップ層１８以外の層を含んでもよい。   The method for manufacturing a nitride semiconductor device according to the present invention is not limited to the above-described embodiment, and various other modifications are possible. For example, the nitride semiconductor multilayer body S in the above embodiment may include layers other than the buffer layer 12, the channel layer 14, the barrier layer 16, and the cap layer 18.

上記実施形態においては、バリア層はＡｌＧａＮ層であるが、これに限られない。例えば、バリア層はＩｎＡｌＮ層でもよい。この場合であっても上記実施形態と同様の作用効果が奏される。   In the above embodiment, the barrier layer is an AlGaN layer, but is not limited thereto. For example, the barrier layer may be an InAlN layer. Even in this case, the same effects as those of the above embodiment can be obtained.

本発明を以下の実施例によりさらに詳細に説明するが、本発明はこれらの例に限定されるものではない。   The present invention will be described in more detail with reference to the following examples, but the present invention is not limited to these examples.

（実施例１）
図６は、本発明の効果を検証するための試料を示す概略図である。以下では、図６を用いながら評価試料の形成方法を説明する。まず、ＭＯＣＶＤ装置の第１チャンバにサファイア基板６１を収容する。そして、サファイア基板６１が収容された第１チャンバの圧力を１００Ｔｏｒｒ、温度を１０５０℃、Ｈ２ガスの流量を１０Ｌ／ｍｉｎ、ＮＨ３ガスの流量を１０Ｌ／ｍｉｎ、トリメチルガリウムガス（ＴＭＧガス）の流量を１７３．７μｍｏｌ／ｍｉｎと設定し、１μｍの厚さを有するＧａＮ層６２をサファイア基板６１上に成長した。次に、第１チャンバの圧力を３００Ｔｏｒｒ、温度を５５０℃、Ｎ２ガスの流量を５Ｌ／ｍｉｎ、ＮＨ３ガスの流量を１５Ｌ／ｍｉｎ、ＴＭＩガスの流量を１５７．６μｍｏｌ／ｍｉｎと設定し、１ｎｍの厚さを有するＩｎＮ層をＧａＮ層６２上に成長した。 Example 1
FIG. 6 is a schematic view showing a sample for verifying the effect of the present invention. Below, the formation method of an evaluation sample is demonstrated, using FIG. First, the sapphire substrate 61 is accommodated in the first chamber of the MOCVD apparatus. The pressure of the first chamber in which the sapphire substrate 61 is accommodated is 100 Torr, the temperature is 1050 ° C., the flow rate of H 2 gas is 10 L / min, the flow rate of NH 3 gas is 10 L / min, and trimethylgallium gas (TMG gas) is used. The flow rate was set to 173.7 μmol / min, and a GaN layer 62 having a thickness of 1 μm was grown on the sapphire substrate 61. Next, the pressure of the first chamber is set to 300 Torr, the temperature is set to 550 ° C., the flow rate of N 2 gas is set to 5 L / min, the flow rate of NH 3 gas is set to 15 L / min, and the flow rate of TMI gas is set to 157.6 μmol / min. An InN layer having a thickness of 1 nm was grown on the GaN layer 62.

次に、ＧａＮ層６２及びＩｎＮ層を成長したサファイア基板６１を、第１チャンバから密閉容器へ移した。このとき、窒素雰囲気下であって第１チャンバに繋がるグローブボックス内にて、サファイア基板６１を密閉容器内に封入した。そして、大気に曝露することなく、サファイア基板６１を密閉容器からプラズマＣＶＤ装置の第２チャンバ内へ移した。   Next, the sapphire substrate 61 on which the GaN layer 62 and the InN layer were grown was transferred from the first chamber to the sealed container. At this time, the sapphire substrate 61 was sealed in a sealed container in a glove box connected to the first chamber under a nitrogen atmosphere. Then, the sapphire substrate 61 was transferred from the sealed container into the second chamber of the plasma CVD apparatus without being exposed to the atmosphere.

次に、第２チャンバへ２Ｌ／ｍｉｎのＨ２ガスを供給した。そして、水素雰囲気下、第２チャンバの圧力を１×１０４Ｐａ、温度を６００℃に設定し、サファイア基板６１を３分間熱処理した。これにより、ＩｎＮ層を除去した。次に、第２チャンバの温度を３００℃、シランガスの流量を５ｓｃｃｍ、ＮＨ３ガスの流量を０．５ｓｃｃｍに設定し、４０ｎｍの厚さを有し、屈折率が約２．０である窒化ケイ素膜６３をＧａＮ層６２上に形成した。そして、フォトリソグラフィによって窒化ケイ素膜６３の一部を除去し、１００ｎｍの厚さを有するゲート６４と、オーミック電極６５とを形成し、図６に示されるＭＩＳ構造（ＭＩＳ：Metal Insulator Semiconductor）の評価試料６０を形成した。評価試料６０のゲート長さＬは、２００μｍに設定した。 Next, 2 L / min of H 2 gas was supplied to the second chamber. Then, under a hydrogen atmosphere, the pressure of the second chamber was set to 1 × 10 4 Pa, the temperature was set to 600 ° C., and the sapphire substrate 61 was heat-treated for 3 minutes. Thereby, the InN layer was removed. Next, silicon nitride having a thickness of 40 nm and a refractive index of about 2.0 is set at a second chamber temperature of 300 ° C., a silane gas flow rate of 5 sccm, and an NH 3 gas flow rate of 0.5 sccm. A film 63 was formed on the GaN layer 62. Then, a part of the silicon nitride film 63 is removed by photolithography to form a gate 64 having a thickness of 100 nm and an ohmic electrode 65, and evaluation of the MIS structure (MIS: Metal Insulator Semiconductor) shown in FIG. Sample 60 was formed. The gate length L of the evaluation sample 60 was set to 200 μm.

（比較例１）
水素雰囲気下、第２チャンバの圧力を１×１０４Ｐａ、温度を８００℃に設定し、サファイア基板６１を３分間熱処理したこと以外は実施例１と同様にして評価試料を形成した。 (Comparative Example 1)
In a hydrogen atmosphere, an evaluation sample was formed in the same manner as in Example 1 except that the pressure in the second chamber was set to 1 × 10 4 Pa, the temperature was set to 800 ° C., and the sapphire substrate 61 was heat-treated for 3 minutes.

（ＣＶ測定による界面準位密度の比較）
図７は、実施例及び比較例のＣＶ測定結果を示すグラフである。図７において、横軸はゲート電圧を示し、縦軸は規格化容量を示す。規格化容量は、窒化ケイ素膜６３による容量値の最大値で規格化したものである。図７において、破線のプロット７１は理想ＣＶ曲線を示し、実線のプロット７２は実施例１のＣＶ曲線を示し、太線のプロット７３は比較例１のＣＶ曲線を示す。実施例１，２のＣＶ測定は、２００℃に設定されたステージ上に各評価試料を載置し、測定周波数を１ＭＨｚに設定して実施した。図７に示されるように、ゲート電圧が０Ｖを超える場合、プロット７３の方がプロット７２よりもプロット７１に対して乖離している傾向にある。ゲート電圧が０Ｖ以上である場合、プロット７３は、プロット７２よりもプロット７１に対して明らかに乖離している。 (Comparison of interface state density by CV measurement)
FIG. 7 is a graph showing CV measurement results of Examples and Comparative Examples. In FIG. 7, the horizontal axis indicates the gate voltage, and the vertical axis indicates the normalized capacity. The normalized capacity is standardized by the maximum capacity value of the silicon nitride film 63. In FIG. 7, a broken line plot 71 shows an ideal CV curve, a solid line plot 72 shows a CV curve of Example 1, and a thick line plot 73 shows a CV curve of Comparative Example 1. The CV measurement in Examples 1 and 2 was performed by placing each evaluation sample on a stage set at 200 ° C. and setting the measurement frequency to 1 MHz. As shown in FIG. 7, when the gate voltage exceeds 0 V, the plot 73 tends to be more distant from the plot 71 than the plot 72. When the gate voltage is 0 V or more, the plot 73 is clearly separated from the plot 71 rather than the plot 72.

図８は、準位における窒化ケイ素膜とＧａＮ層との間の界面準位密度を、図７に示すＣ−Ｖ特性からターマン法によって見積もった結果を示すグラフである。図８において、横軸は伝導帯の底を０ｅＶとして禁制帯幅中のエネルギーレベルを示し、縦軸は界面準位密度（Ｄｉｔ：Density of Interface Trap）を示す。横軸のエネルギーが大きいほど界面準位は深い準位となる。窒化物半導体で構成された電子デバイス特有の現象である電流コラプスに対しては、主に０．２〜０．４ｅＶの界面準位が寄与するとされている。図８において、四角で示されるプロット８１は実施例１の見積もり結果であり、丸で示されるプロット８２は比較例１の見積もり結果である。実施例１及び比較例１の上記見積もり結果は、図７に示されるＣＶの実測値と理想値との乖離度合いから得られる。   FIG. 8 is a graph showing the results of estimating the interface state density between the silicon nitride film and the GaN layer at the level by the Terman method from the CV characteristics shown in FIG. In FIG. 8, the horizontal axis indicates the energy level in the forbidden band width with the bottom of the conduction band being 0 eV, and the vertical axis indicates the interface state density (Dit: Density of Interface Trap). The greater the energy on the horizontal axis, the deeper the interface state. It is said that the interface state of 0.2 to 0.4 eV mainly contributes to current collapse, which is a phenomenon peculiar to electronic devices composed of nitride semiconductors. In FIG. 8, a plot 81 indicated by a square is an estimation result of Example 1, and a plot 82 indicated by a circle is an estimation result of Comparative Example 1. The above estimation results of Example 1 and Comparative Example 1 are obtained from the degree of deviation between the measured value of CV and the ideal value shown in FIG.

図８に示されるように、実施例１及び比較例１共に界面準位が存在している。エネルギー準位が０．２ｅＶ以上０．４ｅＶ以下の間にて、実施例１の界面準位密度は、比較例１の界面準位密度よりも、約１／１０もしくはそれ以上に小さくなっている。また、実施例１においては、０．３ｅＶ以下においても、１×１０１２ｅＶ−１・ｃｍ−２未満になり得る。一方、比較例１においては、約０．３５ｅＶ以下は、１×１０１２ｅＶ−１・ｃｍ−２以上になっている。このため、ＩｎＮ層を除去する際の温度を６００℃に設定することによって、界面準位密度として１０１２ｅＶ−１・ｃｍ−２未満の値が得られ、これは電子デバイスを形成するに十分小さい値である。実施例１と比較例１との違いは、ＧａＮ層６２の表面からのＧａの昇華の有無に起因したものと推察される。具体的には、実施例１においては、ＩｎＮ層を除去した後、Ｇａの昇華が十分に抑制できていると推察される。 As shown in FIG. 8, there are interface states in both Example 1 and Comparative Example 1. When the energy level is between 0.2 eV and 0.4 eV, the interface state density of Example 1 is about 1/10 or more smaller than the interface state density of Comparative Example 1. . Moreover, in Example 1, even if it is 0.3 eV or less, it can be less than 1 × 10 12 eV −1 · cm −2 . On the other hand, in Comparative Example 1, about 0.35 eV or less is 1 × 10 12 eV −1 · cm −2 or more. Therefore, by setting the temperature at the time of removing the InN layer to 600 ° C., an interface state density of less than 10 12 eV −1 · cm −2 is obtained, which is sufficient for forming an electronic device. Small value. The difference between Example 1 and Comparative Example 1 is presumed to be due to the presence or absence of Ga sublimation from the surface of the GaN layer 62. Specifically, in Example 1, it is speculated that Ga sublimation can be sufficiently suppressed after removing the InN layer.

１…ＨＥＭＴ、２，３…リセス、１０…基板、１２…バッファ層、１４…チャネル層、１６…バリア層、１８…キャップ層、２０…窒化ケイ素膜、２２…ソース、２４…ドレイン、２６…ゲート、６０…評価試料、６１…サファイア基板、６２…ＧａＮ層、６３…窒化ケイ素膜、Ｃ１…第１チャンバ、Ｃ２…第２チャンバ、Ｐ…窒化物半導体層、Ｓ…窒化物半導体積層体。   DESCRIPTION OF SYMBOLS 1 ... HEMT, 2, 3 ... Recess, 10 ... Substrate, 12 ... Buffer layer, 14 ... Channel layer, 16 ... Barrier layer, 18 ... Cap layer, 20 ... Silicon nitride film, 22 ... Source, 24 ... Drain, 26 ... Gate: 60 ... evaluation sample, 61 ... sapphire substrate, 62 ... GaN layer, 63 ... silicon nitride film, C1 ... first chamber, C2 ... second chamber, P ... nitride semiconductor layer, S ... nitride semiconductor laminate.

Claims (7)

第１チャンバにて、基板上に窒化物半導体積層体をＭＯＣＶＤ法によって成長する工程と、
前記第１チャンバにて、前記窒化物半導体積層体上にＩｎを含む窒化物半導体層をＭＯＣＶＤ法によって成長する工程と、
前記窒化物半導体層を、水素雰囲気下、４００℃以上６００℃以下の条件にて除去する工程と、
を備える窒化物半導体装置の製造方法。 Growing a nitride semiconductor stacked body on a substrate by MOCVD in a first chamber;
Growing a nitride semiconductor layer containing In on the nitride semiconductor multilayer body by MOCVD in the first chamber;
Removing the nitride semiconductor layer under conditions of 400 ° C. or more and 600 ° C. or less under a hydrogen atmosphere;
A method for manufacturing a nitride semiconductor device comprising: 前記窒化物半導体層を成長する前記工程では、厚さ１ｎｍ以下の前記窒化物半導体層を成長する、請求項１に記載の窒化物半導体装置の製造方法。   The method for manufacturing a nitride semiconductor device according to claim 1, wherein in the step of growing the nitride semiconductor layer, the nitride semiconductor layer having a thickness of 1 nm or less is grown. 前記窒化物半導体層を成長する前記工程では、前記窒化物半導体層は、５５０℃以下の条件にてＴＭＩ（トリメチルインジウム）ガスとＮＨ３ガスとを含む原料を用いて形成されるＩｎＮ層である、請求項１又は２に記載の窒化物半導体装置の製造方法。 In the step of growing the nitride semiconductor layer, the nitride semiconductor layer is an InN layer formed using a raw material containing TMI (trimethylindium) gas and NH 3 gas at a temperature of 550 ° C. or lower. A method for manufacturing a nitride semiconductor device according to claim 1 or 2. 前記窒化物半導体層を除去する前記工程では、１０ｋＰａ以上４０ｋＰａ以下の条件にて前記窒化物半導体層を除去する、請求項１〜３のいずれか一項に記載の窒化物半導体装置の製造方法。   The method for manufacturing a nitride semiconductor device according to claim 1, wherein in the step of removing the nitride semiconductor layer, the nitride semiconductor layer is removed under a condition of 10 kPa or more and 40 kPa or less. 前記窒化物半導体層を成長する前記工程後、前記第１チャンバから前記基板を取り出し、前記基板を大気に曝す工程をさらに備える、請求項１〜４のいずれか一項に記載の窒化物半導体装置の製造方法。   The nitride semiconductor device according to claim 1, further comprising a step of removing the substrate from the first chamber and exposing the substrate to the atmosphere after the step of growing the nitride semiconductor layer. Manufacturing method. 前記基板は、ＳｉＣ基板であり、
前記窒化物半導体積層体を成長する前記工程では、前記第１チャンバにてＡｌＮ層、ＧａＮ層、ＡｌＧａＮ層を順にＭＯＣＶＤ法によって成長し、
前記基板を大気に曝す前記工程後、前記第１チャンバとは異なる第２チャンバに前記基板を収容する工程と、
前記第２チャンバにて前記窒化物半導体層を除去する工程と、
前記第２チャンバにて前記窒化物半導体層を除去した後、前記第２チャンバにて前記窒化物半導体積層体上に窒化ケイ素膜をＬＰＣＶＤ法によって形成する工程と、をさらに備える、請求項５に記載の窒化物半導体装置の製造方法。 The substrate is a SiC substrate;
In the step of growing the nitride semiconductor multilayer body, an AlN layer, a GaN layer, and an AlGaN layer are sequentially grown by MOCVD in the first chamber,
After the step of exposing the substrate to the atmosphere, storing the substrate in a second chamber different from the first chamber;
Removing the nitride semiconductor layer in the second chamber;
The method further comprises: after removing the nitride semiconductor layer in the second chamber, forming a silicon nitride film on the nitride semiconductor stack in the second chamber by LPCVD. The manufacturing method of the nitride semiconductor device of description. 前記基板は、ＳｉＣ基板であり、
前記窒化物半導体積層体を成長する前記工程では、前記第１チャンバにてＡｌＮ層、ＧａＮ層、ＩｎＡｌＮ層を順にＭＯＣＶＤ法によって成長し、
前記基板を大気に曝す前記工程後、前記第１チャンバとは異なる第２チャンバに前記基板を収容する工程と、
前記第２チャンバにて前記窒化物半導体層を除去する工程と、
前記第２チャンバにて前記窒化物半導体層を除去した後、前記第２チャンバにて前記窒化物半導体積層体上に窒化ケイ素膜をＬＰＣＶＤ法によって形成する工程と、をさらに備える、請求項５に記載の窒化物半導体装置の製造方法。 The substrate is a SiC substrate;
In the step of growing the nitride semiconductor stacked body, an AlN layer, a GaN layer, and an InAlN layer are sequentially grown by MOCVD in the first chamber,
After the step of exposing the substrate to the atmosphere, storing the substrate in a second chamber different from the first chamber;
Removing the nitride semiconductor layer in the second chamber;
The method further comprises: after removing the nitride semiconductor layer in the second chamber, forming a silicon nitride film on the nitride semiconductor stack in the second chamber by LPCVD. The manufacturing method of the nitride semiconductor device of description.
JP2018019535A 2018-02-06 2018-02-06 Manufacturing method of nitride semiconductor device Active JP6988530B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018019535A JP6988530B2 (en) 2018-02-06 2018-02-06 Manufacturing method of nitride semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018019535A JP6988530B2 (en) 2018-02-06 2018-02-06 Manufacturing method of nitride semiconductor device

Publications (2)

Publication Number Publication Date
JP2019140154A true JP2019140154A (en) 2019-08-22
JP6988530B2 JP6988530B2 (en) 2022-01-05

Family

ID=67694364

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018019535A Active JP6988530B2 (en) 2018-02-06 2018-02-06 Manufacturing method of nitride semiconductor device

Country Status (1)

Country Link
JP (1) JP6988530B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210398801A1 (en) * 2018-12-27 2021-12-23 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride semiconductor device

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041548A (en) * 1996-07-24 1998-02-13 Sumitomo Electric Ind Ltd Vapor phase epitaxy of compound semiconductor
JPH10335701A (en) * 1997-05-27 1998-12-18 Sharp Corp Manufacturing method for nitride gallium based compound semiconductor light emitting element
JP2006185962A (en) * 2004-12-24 2006-07-13 Tokyo Institute Of Technology Substrate for semiconductor growth and manufacturing method for semiconductor film

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1041548A (en) * 1996-07-24 1998-02-13 Sumitomo Electric Ind Ltd Vapor phase epitaxy of compound semiconductor
JPH10335701A (en) * 1997-05-27 1998-12-18 Sharp Corp Manufacturing method for nitride gallium based compound semiconductor light emitting element
JP2006185962A (en) * 2004-12-24 2006-07-13 Tokyo Institute Of Technology Substrate for semiconductor growth and manufacturing method for semiconductor film

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210398801A1 (en) * 2018-12-27 2021-12-23 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride semiconductor device
US11935744B2 (en) * 2018-12-27 2024-03-19 Sumitomo Electric Industries, Ltd. Method for manufacturing nitride semiconductor device

Also Published As

Publication number Publication date
JP6988530B2 (en) 2022-01-05

Similar Documents

Publication Publication Date Title
KR101167651B1 (en) Compound semiconductor device and method for manufacturing the same
JP4381380B2 (en) Semiconductor device and manufacturing method thereof
JP7013710B2 (en) Manufacturing method of nitride semiconductor transistor
JP2007165431A (en) Field effect transistor, and method of fabrication same
US10580871B2 (en) Nucleation layer for growth of III-nitride structures
US20160308039A1 (en) Nitride semiconductor device and a process to form the same
JP2016100471A (en) Semiconductor device and method of manufacturing semiconductor device
US7947578B2 (en) Method for fabricating semiconductor device
US10566184B2 (en) Process of depositing silicon nitride (SiN) film on nitride semiconductor
JP5914999B2 (en) Manufacturing method of semiconductor device
JP6519920B2 (en) Method of manufacturing semiconductor substrate, and method of manufacturing semiconductor device
JP6988530B2 (en) Manufacturing method of nitride semiconductor device
JP5746927B2 (en) Semiconductor substrate, semiconductor device, and method of manufacturing semiconductor substrate
JP2018101701A (en) Semiconductor substrate and method of manufacturing the same
JP6028970B2 (en) Semiconductor device manufacturing method and etching method
JP2019075452A (en) Method for manufacturing semiconductor device
CN109881177B (en) Method of forming silicon nitride (SiN) film and semiconductor device having SiN film
JP6416705B2 (en) Field effect transistor and manufacturing method thereof
US10546746B2 (en) Process of forming semiconductor epitaxial substrate
JP6983570B2 (en) Manufacturing method of semiconductor laminate, manufacturing method of nitride semiconductor self-supporting substrate, semiconductor laminate and semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210721

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211102

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211115

R150 Certificate of patent or registration of utility model

Ref document number: 6988530

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150