JP2019096871A - 凹面を有するチップスケールパッケージ型発光素子およびその製造方法 - Google Patents

凹面を有するチップスケールパッケージ型発光素子およびその製造方法 Download PDF

Info

Publication number
JP2019096871A
JP2019096871A JP2018211686A JP2018211686A JP2019096871A JP 2019096871 A JP2019096871 A JP 2019096871A JP 2018211686 A JP2018211686 A JP 2018211686A JP 2018211686 A JP2018211686 A JP 2018211686A JP 2019096871 A JP2019096871 A JP 2019096871A
Authority
JP
Japan
Prior art keywords
semiconductor die
resin member
led semiconductor
light emitting
package structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018211686A
Other languages
English (en)
Inventor
チェン チェ−
Chieh Chen
チェン チェ−
ワン ツォン−シ
Tsung-Hsi Wang
ワン ツォン−シ
チュン ジュン−ウェイ
Chun Jun-Wei
チュン ジュン−ウェイ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Maven Optronics Co Ltd
Original Assignee
Maven Optronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Maven Optronics Co Ltd filed Critical Maven Optronics Co Ltd
Publication of JP2019096871A publication Critical patent/JP2019096871A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】基板または他の用途基板に信頼性をもって容易に接合可能なＣＳＰ型ＬＥＤ素子とその製造方法を提供する。【解決手段】ＣＳＰ型ＬＥＤ素子1Ａは、ＬＥＤ半導体ダイ１０およびパッケージ構造体２０を備え、ＬＥＤ半導体ダイ１０は、上面１１、実質的に平行で且つ対向する下面１２、縁面１３、および１組の電極１４を有するフリップチップ構造である。パッケージ構造体２０はＬＥＤ半導体ダイ１０上に配設されてその上面１１および縁面１３を覆い、上部樹脂部材３０および下部樹脂部材４０を備える。下部樹脂部材４０は、ＬＥＤ半導体ダイ１０の上面１２および縁面１３を覆い、上部樹脂部材３０は、下部樹脂部材４０上に配設されて積み重ねられる。パッケージ構造体２０の底面は、上方向に反り返って下に凹状空間を形成する。【選択図】図１Ａ

Description

関連出願の引用参照
本願は、2016年1月12日出願の台湾特許出願第105100783号、ならびに当該台湾特許出願の優先権を主張する2016年1月19日出願の中国特許出願第201610033392.0号に対する利益および優先権を主張するものであり、両出願の開示全体を参照により本願に取り込む。
背景
技術分野
本開示は、発光素子およびその製造方法に関するものであり、特に、動作時に電磁放射を行う発光ダイオード（LED）半導体ダイを含むチップスケールパッケージ型発光素子に関する。
関連技術の説明
LEDは、信号灯、バックライト装置、一般照明器具、携帯機器、自動車用照明等を含む様々な応用分野において広く使用されている。一般的に、LED半導体ダイは、リードフレームなどのパッケージ構造体内に配設して、パッケージLED素子を形成する。さらに、これに蛍光体などのフォトルミネセンス材を配して被覆し、蛍光体変換された白色LED素子を形成してもよい。
LED素子は、通常、例えばリフローはんだ付けや共晶接合などの接合法によって基板に取り付けられて、電気エネルギーが用途基板の接続用電極を伝わり、LED素子が動作時に電磁放射を発生することができる。
チップスケールパッケージ（CSP）型LED素子の最近の開発は、有望な利点を有することからますます多くの注目を集めている。典型的な例として、白色光のCSP型LED素子は、一般的に、コンパクトチップスケールサイズの青色光LED半導体ダイとLED半導体ダイを覆うパッケージ構造体とで構成される。リード付きプラスチック製チップキャリア（PLCC）型LED素子と比べて、CSP発光素子は、以下の長所を示す。（1）ボンディングワイヤおよびリードフレームの使用を省くことで、材料費が著しく安くなる。（2）LED半導体ダイと、通常はプリント回路基板（PCB）である取付け基板との間にリードフレームを使用しないことで、両者間の熱抵抗が一層低減する。そのため、駆動電流が同じでも、LEDの動作温度が低下する。言い換えると、CSP型LED素子の電気エネルギー消費が少なくても、より多くの光出力が得られる。（3）動作温度がより低いため、CSP型LED素子のLED半導体量子効率がより高くなる。（4）光源の形状係数がはるかに小さいため、モジュールレベルでのLED装置の設計自由度がより高くなる。（5）CSP型LED素子の発光領域が小さくて点光源に近いため、二次的な光学装置の設計が容易になる。CSP型LED素子がコンパクトなため、自動車のヘッドライトなどの投影型照明用でエタンデュの小さい光を高光照度で発するように設計できる。
CSP型LED素子は、主にLED半導体ダイとLED半導体ダイを覆うパッケージ構造体とから成るが、金線および表面実装リードフレームを有さないので、PCBなどの用途基板に直に取り付けることができ、それによって、CSP型LED素子内部のフリップチップ半導体ダイの電極は、用途基板の接続用電極に電気的に接続可能となる。フリップチップ半導体ダイの電極は、さらに、CSP型LED素子の動作時に発生した熱を用途基板に伝達して放散するという、別の重要な機能を果たす。LED半導体ダイは無機材料から成り、パッケージ構造体は主に有機樹脂材から成ってLED半導体ダイを被覆するため、高温のリフローはんだ付け工程または共晶接合工程時における有機パッケージ構造体は、熱膨張が無機LED半導体ダイよりもはるかに大きくなる。特に、パッケージ構造体は、LED半導体ダイに比べて垂直方向が大きく膨張可能であり、言い換えると、パッケージ構造体は、下層の接続用基板より大きく膨張可能であり、LED半導体ダイ内部の電極が下層の接続用基板から「持ち上がって」しまうため、高温のはんだ付け/結合工程時にはLED半導体ダイと用途基板接続用電極の間に無駄な間隙が発生することになる。 そのため、CSP型LED素子は基板上に適切に接合されず、その結果、電気接続ができない状態となる。その他の障害状態として、電気接続抵抗が高いためにLED消費電力がより高くなり、または熱抵抗が高いために放熱が悪くなることがあり、これらはすべて、半導体ダイの電極を基板の接続用電極にうまく溶接できないために起こる。そのため、用途基板に取り付けられたCSP型LED素子全体の効率性および信頼性が低下する。
前記の問題を改善するために、考えられる解決策として、金‐錫バンプなどの厚いはんだバンプをCSP型LED素子の電極の下に配置することにより、CSP型LED素子のパッケージ構造体の底面がより高い位置に上昇し、パッケージ構造体の底面とその下の用途基板との間に余間隙が形成される。この余間隙は、次に行われるはんだ付け/接合工程時に生じるパッケージ構造体の熱膨張のために確保されたものである。このように、CSP型LED素子のパッケージ構造体は、はんだ付け中になおも垂直方向に熱膨張するのは避けられないが、用途基板に接触しないため、LED半導体ダイの電極が無理に持ち上げられて用途基板から離れることはない。しかし、厚いはんだ付けバンプを付加することによって、CSP型LED素子を製造する材料費が大幅に上昇し、調整不良によるバンプ付加時の接合工程の製造歩留りが低下するおそれがある。
このような観点から、上述の欠点を解消する解決策を提供して、CSP型LED素子を使用する実際の応用を促進する必要がある。
概要
本開示のいくつかの実施形態による目的の１つは、CSP型LED素子をサブマウント基板または他の用途基板に信頼性をもって容易に接合可能なCSP型LED素子とその製造方法を提供することにある。
上述の目的を達成するために、本開示のいくつかの実施形態によるCSP型LED素子は、LED半導体ダイおよびパッケージ構造体を備える。LED半導体ダイは、上面、実質的に平行で且つ対向する下面、縁面、および１組の電極を有するフリップチップLED半導体ダイである。縁面は、上面の外縁と下面の外縁との間に形成されて延伸し、１組の電極はLED半導体ダイの下面に配設される。本パッケージ構造体はLED半導体ダイ上に配設されてその上面および縁面を覆い、パッケージ構造体は上部樹脂部材および下部樹脂部材を備える。下部樹脂部材は、LED半導体ダイの上面および縁面を覆い、上部樹脂部材は、下部樹脂部材上に配設されて積み重ねられる。パッケージ構造体の底面は、上方向に反り返って下に凹状空間を形成する。
上述の目的を達成するために、本開示のいくつかの実施形態による別のCSP型LED素子は、LED半導体ダイおよびパッケージ構造体を備える。LED半導体ダイは、上面、下面、縁面、および１組の電極を有するフリップチップLED半導体ダイである。縁面は、上面の外縁と下面の外縁との間に形成されて延伸し、１組の電極はLED半導体ダイの下面上に配置される。本パッケージ構造体は、LED半導体ダイの上面および縁面を覆う単層の樹脂部材によって構成され、単層の樹脂部材の底面は、上方向に反り返って下に凹状空間を形成する。
上述の目的を達成するために、本開示のいくつかの実施形態によるCSP型LED素子の製造方法は、樹脂部材によってフリップチップLED半導体ダイの上面および縁面を覆い、加熱硬化によって樹脂材を固化させて樹脂部材の収縮により上方に反った底面を有するパッケージ構造体を形成することを含む。
本開示のいくつかの実施形態のCSP型LED素子およびその製造方法は、少なくとも以下の利点をもたらす。CSP型LED素子のパッケージ構造体（樹脂部材）は上方に反った底面を有することで下に凹状空間を形成するため、CSP型LED素子がリフローはんだ付け法または共晶接合法を用いてサブマウント基板（または他の用途基板）上に取り付けられると、それによってパッケージ構造体が加熱されて熱膨張し、底面が下方へ変形する。しかし、CSP型LED素子の底面が凹状であることにより空間が形成され、高温による接合工程中に底面が下方に膨張するのに適応する。この技術的特徴によって、CSP型LED素子の電極が持ち上がってLED半導体ダイの電極と用途基板の接続用電極の間に間隙が形成され、はんだ付けによる接続不良が生じるのを防ぐことができる。よって、本開示のいくつかの実施形態による凹状の特徴を有するCSP型LED素子の１組の電極は、リフローはんだ付け法、共晶接合法または他の接合法によって用途基板に確実に電気的に接続され、それによってCSP型LED素子と基板との間の電気的接続の不良または障害を回避することができる。
さらに、接合品質が良いため、CSP型LED素子と用途基板との間の熱抵抗を低減でき、それによって動作時のCSP型LED素子の接合部温度がより低くなる。したがって、CSP型LED素子の信頼性を大幅に向上できる。また、接合部温度がより低くなるため、動作時のLED半導体ダイの量子効率がより高くなる。さらに、接合品質が良いと、CSP型LED素子と用途基板との間のオーム接触も低減でき、順電圧がより低くなる。その結果、全体的な電力損失が減り、発光効率がより高くなる。
本開示の他の態様および実施形態も考えられ得る。上述の概要および以下の詳細な説明は、本開示をいずれの特定の実施形態にも限定するものでなく、本開示の一部の実施形態について述べているにすぎない。
および および および 本開示の一実施形態によるCSP型LED素子の断面を示す概略図である。 比較するCSP型LED素子の熱膨張の断面を示す概略図である。 本開示の一実施形態によるCSP型LED素子の熱膨張の断面を示す概略図である。 本開示の別の実施形態によるCSP型LED素子の断面を示す概略図である。 本開示の別の実施形態によるCSP型LED素子の断面を示す概略図である。 本開示の別の実施形態によるCSP型LED素子の断面を示す概略図である。 本開示の別の実施形態によるCSP型LED素子の断面を示す概略図である。 本開示の別の実施形態によるCSP型LED素子の断面を示す概略図である。 および および および および 本開示の実施形態によるCSP型LED素子を製造する製造工程の概略図である。 および および および および および 本開示の別の実施形態による別のCSP型LED素子を製造する製造工程の概略図である。 および および および 本開示の別の実施形態による別のCSP型LED素子を製造する製造工程の概略図である。
詳細な説明
定義
本開示のいくつかの実施形態に関して述べる技術態様の一部に、以下の定義を適用する。これらの定義は、本明細書中で同じように拡大してもよい。
本明細書中で使用する単数扱いの用語は、非特定と特定とを問わず、文脈上特に指示しない限り、複数の対象を含むものとする。したがって、例えば、１つの層に関する説明は、特に明示しない限り複数の層を含む場合がある。
本明細書中で使用する用語「１組」は、１または複数の構成要素の集まりを意味する。したがって、例えば、１組の層は単一の層または複数の層を含む場合がある。また、１組の構成要素とは、その１組のうちの複数の部材を意味する場合がある。１組のうちの複数の構成要素は同じものでも、または異なるものでもよい。一部の例では、１組の構成要素は１または複数の共通する特性を含んでもよい。
本明細書中で使用する用語「隣接する」は、近くにあるか、または隣り合うことを意味する。隣接する構成要素は、互いに離れて存在してもよく、または互いに実際に、すなわち直接に接触していてもよい。いくつかの例では、隣接する構成要素は互いに接続している場合があり、または互いに一体形成されている場合もある。いくつかの実施形態の記載では、他の構成要素「に」または他の構成要素の「上に」設けられた構成要素とは、前者の構成要素が後者の構成要素の上に（例えば、直接物理的に接触して）直接設けられる場合と、１または複数の介在要素が前者の構成要素と後者の構成要素との間に設けられる場合を含んでもよい。いくつかの実施形態の記載では、別の構成要素の「下に」設けられた構成要素とは、前者の構成要素が後者の構成要素の直下に（例えば、直接的な物理的接触によって ）設けられる場合と、１または複数の介在要素が前者の構成要素と後者の構成要素との間に設けられる場合を含んでもよい。
本明細書中で使用する用語「接続する」、「接続された」および「接続」は、動作上の連結または関連を意味する。接続された構成要素は、互いに直接連結させてもよく、または他の１組の構成要素などによって互いに間接的に連結させてもよい。
本明細書中で使用する用語「約」、「実質的に」、および「実質的な」は、考慮すべき度合いまたは程度を意味する。事象または状況に関連付けて用いられる場合、本用語は、当該事象または状況が間違いなく発生する場合の他に、当該事象または状況がほぼ発生する、例えば本明細書に記載される製造作業の典型的な許容レベルを占めるような近接さの場合を含んでもよい。例えば、数値に関連して使用される場合、本用語は、その数値±10%以内の変動範囲を含んでいてもよく、例えば±5%以内、±4%以内、±3%以内、±2%以内、±1%以内、±0.5%以内、±0.1%以内、または±0.05%以内の範囲を含む。
本明細書中でフォトルミネセンスに関して使用される用語「効率」または「量子効率」は、入力光子数に対する出力光子数の比を表す。
本明細書中で使用する用語「大きさ」は、特徴的寸法を意味する。対象物が球形（例えば粒子）の場合、対象物の大きさとは対象物の直径を意味するものでよい。対象物が非球形の場合、対象物の大きさとは対象物の様々な直交寸法の平均値を意味する。したがって、例えば、楕円体の対象物の大きさは、対象物の長軸と短軸の平均値を指すものでよい。特定の大きさを有する１組の対象物について言及する場合、対象物はその特定の大きさの周囲にいくつかの大きさが分布するものと考えられる。したがって、本明細書で用いるように、１組の対象物の大きさは、大きさの平均値、中間値またはピーク値などの大きさ分布の一般的な大きさを意味するものでよい。
図１Ａに示すように、本開示によるCSP型LED素子1Aの第１の実施形態は、LED半導体10およびパッケージ構造体20を含む。以下に、技術内容について述べる。
LED半導体ダイ10は、上面11、下面12、縁面13、および１組の電極14を有するフリップチップLED半導体ダイである。上面11および下面12は実質的に平行に形成され、互いに対向している。縁面13は、上面11と下面12との間に形成され、上面11の外縁と下面12の外縁を接続する。１組の電極14、すなわち複数の電極は、下面12に配設される。電気エネルギーが１組の電極14を通してLED半導体ダイ10に印加されることでエレクトロルミネセンスが発生する。この特定の構造に関しては、エレクトロルミネセンスを発生させる活性領域は、通常、フリップチップLED半導体ダイ10の低位の近く（下面12の近く）に位置する。そのため、活性領域によって生成された光は、上面11および縁面13を通って外に向かって出射する。したがって、フリップチップLED半導体ダイ10は、上面11および縁面13（４つの周囲縁面）から光を発する、つまり、５面発光型LED半導体ダイが形成される。
パッケージ構造体20は、全体として２つの機能を提供する。すなわち、１．LED半導体ダイ10を外側の周囲環境から保護し、２．LED半導体ダイ10の発する光の波長をダウンコンバートする。形状的には、パッケージ構造体20は、上面21、下面22および縁面23を有する。上面21および下面22は、互いに対向するように配置され、縁面23は上面21と下面22との間に形成されて、上面21の外縁を下面22の外縁に接続する。
さらに、パッケージ構造体20は、LED半導体ダイ10の上に配設されてLED半導体ダイ10の上面11および縁面13を覆い、パッケージ構造体20によってLED半導体ダイ10を周囲環境に直接曝さないように保護して、汚染や破損を防止する。パッケージ構造20の上面21はLED半導体ダイ10の上面11から間隔を開けて配置され、パッケージ構造体20の縁面23もLED半導体ダイ10の縁面13から間隔を開けて配置される。LED半導体ダイ10の上面11とパッケージ構造体20の上面21との間の空間内にフォトルミネセンス材を設けるのが望ましく、それによってLED半導体ダイ10から上面11を通って出射する青色光の波長をフォトルミネセンス材で部分的に変換することができる。さらに、フォトルミネセンス材は、望ましくはLED半導体ダイ10の縁面13とパッケージ構造体20の縁面23との間の空間内に設けて、LED半導体ダイ10から上面13を通って出射する青色光の波長をフォトルミネセンス材で部分的に変換してもよい。パッケージ構造体20がLED半導体ダイ10の下面12を覆わないか、または少なくとも一部を露出させることで、１組の電極14が露出して、後に用途基板に接合されることが理解されよう。
また、パッケージ構造体20は、上部樹脂部材30および下部樹脂部材40を備える。上部樹脂部材30は、下部樹脂部材40の上に重ねて配設される。下部樹脂部材40がLED半導体ダイ10の上面11および縁面13を覆っているため、上部樹脂部材30はLED半導体ダイ10に直接または物理的に接触しない。上部樹脂部材30の上面はパッケージ構造体20の上面21であり、下部樹脂部材40の下面はパッケージ構造体20の下面22である。上部樹脂部材30の縁面および下部樹脂部材40の縁面が合わさってパッケージ構造体20の縁面23を構成する。LED半導体ダイ10から出射した光は、下部樹脂部材40および上部樹脂部材30の両方を透過する。樹脂部材30および40は、それぞれ、必要に応じて、少なくとも１つのフォトルミネセンス材料および/または光散乱粒子（例えばTiO2）を含む。例えば、下部樹脂部材40はフォトルミネセンス材を含むように構成し、上部樹脂部材30は光散乱粒子を含むように構成することができる。上部樹脂部材30および下部樹脂部材40は、同じ樹脂材を含んでも、あるいは異なる樹脂材を含んでいてもよい。
これにより、LED半導体ダイ10から出射した青色光が下部樹脂部材40を透過する際に、LED半導体ダイ10による青色光の波長の一部をフォトルミネセンス材によって変換できる。このようにして、フォトルミネセンス材およびLED半導体ダイ10の発光する様々な波長の光は所定の比で混合され、所望の色の光、例えば様々な色温度の白色光が生成される。しかしながら、光の波長は散乱粒子を含む上部樹脂部材30を透過する時には変化しない。
上部樹脂部材30および下部樹脂部材40はどちらも、樹脂材の熱硬化によって形成される。一般的に、熱硬化工程における樹脂材の体積収縮は、２つの力によって引き起こされる。すなわち、化学反応によって発生する第１の収縮力と、温度が下がる時に起こる物理的収縮現象によって発生する第２の力である。熱硬化時の樹脂材の架橋は化学反応であり、この反応によって樹脂材の体積を一度で収縮させることができる。温度変化による樹脂材の熱膨張および収縮は、固有の材料特性である。温度がより高い硬化温度、例えば約150℃から常温まで下がると、材料の熱膨張と収縮によって樹脂材は体積が収縮可能となる。
他の無機材料を有機樹脂材内に分散させると、複合樹脂材全体の有効熱膨張係数（CTE）が変わることは理解されよう。したがって、全体的な体積収縮量は、それに応じて変化し得る。例えば、CTE（熱膨張係数）が低い無機材料（例えばフォトルミネセンス材料）を樹脂材中に分散すると、複合樹脂材全体の有効CTEが低下する。本実施形態による上部樹脂部材30または下部樹脂部材40は、必要に応じてフォトルミネセンス材料または光散乱粒子を含んでもよく、フォトルミネセンス材料または光散乱粒子は、一般的に無機材料である。したがって、フォトルミネセンス材料または光散乱粒子を含む上部樹脂部材30または下部樹脂部材40の有効CTEは、通常、低い。
CSP型LED素子1Aの下の凹状空間は、化学反応によって起こる体積収縮と物理的熱収縮を含む上述の２つの力の組合せを用いたLED素子1Aの製造工程で形成できる。その詳細について以下に述べる。
本実施形態で開示するCSP型LED素子1Aは、主に２つの段階によって製造する。図１Ｂに示すように、第１の製造段階時に、下部樹脂部材40を熱硬化させて、LED半導体ダイ10を形成する。第２の製造段階では、図１Ｃに示すように、上部樹脂部材30を下部樹脂部材40の上に配設し、その後熱硬化させる。
第１の段階のLED素子1Aの製造工程では、図１Ｂに示すように、下部樹脂部材40を熱硬化させてLED半導体ダイ10上に形成する。その間に、下部樹脂部材40で起こる化学反応によって、１度の体積収縮が起こる。例えば、シリコーン樹脂材は、一般的に、重合反応の後に約６％の体積収縮（約２％の線形な寸法収縮）を示す。これに対し、LED半導体ダイ10は、約6.5ppm/℃のCTEを有する無機材料であり、そのCTE値は下部樹脂部材40の形成に用いるシリコーン樹脂材のCTEよりもはるかに小さい（約200ppm/℃）。したがって、樹脂材の重合反応およびその後の硬化温度（約150℃）から常温（約25℃）への冷却によって生じる下部樹脂部材40の体積収縮は、LED半導体ダイ10の体積収縮よりはるかに大きい。下部樹脂部材40の体積収縮とLED半導体ダイ10の樹脂部材の体積収縮には大きな差があるために、体積収縮量が大きい下部樹脂部材40は、体積収縮量が小さいLED半導体ダイ10によって拡大または圧縮される。境界面で生じた内部応力により、下部樹脂部材40自体の形状がゆがみ、下面を上方向に変形させる。これにより、下部樹脂部材40の下に凹状空間が形成される。これが、CSP型LED素子1Aの凹型構造を形成する第１の主要な歪曲メカニズムである。
図１Ｃに示すように、本実施形態によるCSP型LED素子1Aの製造工程の第２の段階では、上部樹脂部材30を下部樹脂部材40上に形成し、次いで、熱によって重合させる。同様に、上部樹脂部材30に生じる化学反応によって一度の体積収縮が起きるが、すでに固化した下部樹脂部材40は別の化学反応で更なる体積収縮を呈することはない。したがって、上部樹脂部材30では下部樹脂部材40における体積収縮よりもはるかに大きな体積収縮が起こる。すなわち、上部樹脂部材30によって、上部樹脂部材30と下部樹脂部材40との間の境界面に沿って下部樹脂部材40に対する圧縮応力が生じ、下部樹脂部材40が上方に変形する。この効果は、いわゆるバイモルフ効果である。図１Ｄに示すように、このバイモルフ効果は下部樹脂部材40の下面を上方向に反らせる。破線は変形前の幾何学形状を表し、実線は変形後の形状を表している。つまり、パッケージ構造体20の下面22は、LED半導体ダイ10の下面12から上方向に変形し（例えば、下面22は下面12から上方へ徐々に曲がるか、または変位する）、凹形状を形成する。これが、CSP型LED素子1Aの凹状底面を形成する第２の主要な歪曲メカニズムである。
また、本開示のいくつかの実施形態による下部樹脂部材40はさらに、無機フォトルミネセンス材を含む。したがって、フォトルミネセンス材のCTEが樹脂材のCTEよりはるかに小さいため、下部樹脂部材40全体の有効CTEはより小さい。上部樹脂部材30はフォトルミネセンス材を含まないことが望ましく、そのためその全体的な有効CTEは下部樹脂部材40のそれよりも高い。したがって、本開示のいくつかの実施形態によるLED素子1Aを形成する製造工程中、CTEが高い上部樹脂部材30では、温度が高温の硬化温度から常温まで下がると、体積収縮が下部樹脂部材40の体積収縮よりも大きくなる。それに応じて、下部樹脂部材40と上部樹脂部材30との間に界面応力が誘発され、別のバイモルフ効果が生じて、さらに大きな凹形状が生じることになる。これが、LED素子1Aの下に凹状空間を形成する第３の主要な歪曲メカニズムである。
上述の３つの歪曲メカニズムによっても、上部樹脂部材30の上面（パッケージ構造体20の上面21）が、図１Ｄに示すように、凹曲に変形することは理解されよう。また、パッケージ構造体20の縁面23も、LED半導体ダイ10の下面12に対して変形するか、あるいは垂直配向から逸れて、少なくとも縁面23の一部が下面12に対して90度未満の角度、例えば、88度以下、87度以下、86度以下、85度以下となる。
その結果、パッケージ構造体20の下面22は上方向に変形し、それによって凹状の空間が下面22の下に形成される。LED素子1Aをリフローはんだ付け法、共晶接合法または同様の接合法によって用途基板に取り付ける場合、パッケージ構造体20が熱膨張して、下面22が下方に変形することがある。しかし、下面22の予め凹状に形成した空間によって、高温状態下のパッケージ構造体20の更なる熱膨張に対応できる。このように、この凹状構造の技術的特徴は、比較対象のCSP型LED素子に関連してよく遭遇する問題、すなわち、LED半導体ダイ10の１組の電極14が高温での接合工程時に持ち上がって１組の電極14と用途基板の接続用電極との間に間隙が発生し（図１Ｄには示さず）、両者間の接合部分のはんだ付け不良または障害の問題を効果的に解決することができる。
そのうえ、リフローはんだ付けまたは共晶接合などの加熱工程時に、凹型LED素子1Aは、LED半導体ダイ10の１組の電極14と用途基板の電極との間に正確で一貫したはんだ付け用隙間を維持して、適切な厚さと密度ではんだ付け用隙間をはんだ（図１Ｄには図示せず）で満たすことができる。言い換えると、はんだ付け用隙間内のはんだは、低品質の溶接や低熱伝導率の原因となる間隙、非連続的なはんだ材または他の欠陥をもたらす外力によって押し出されことがない。それにより、CSP型LED素子1Aと用途基板との間の溶接品質が高くなり、その結果、熱伝導性が高まって（例えば、熱抵抗が低下し）、動作時にLED半導体ダイ10の発生する熱を用途基板に迅速に伝えることができる。このように、CSP型LED素子1Aは、動作時の接合部温度が低くなるため、量子効率が改善されて、信頼性が向上し、CSP型LED素子1Aの動作寿命が延びる。
さらに、はんだ付け品質が優れるため、LED半導体10の１組の電極14と用途基板の接続用電極との間のオーミック接触を減らすことができ、それによって、CSP型LED素子1Aを駆動する順電圧を低減し、電力損失を減少できる。LED素子1Aの発光効率も、同様に向上できる。
要約すると、下面22の下側に凹状の空間を有するCSP型LED素子1Aは、LED素子1Aと基板との間に優れた溶接品質をもたらすことができ、よってLED素子1Aは、より信頼性の高い性能や、より高い発光効率などを呈する。
図１Ｅは、共晶接合工程で一般的に見られる高温環境（約250℃）時の、凹部構成を有さない比較用のCSP型LED素子の熱膨張の影響を表すシミュレーション結果を示す。このシミュレーションの状況では、パッケージ構造体20は、長さが1500μm、厚さが600μmあり、下部樹脂部材40の厚さは、80μmである。パッケージ構造体20内に配設されるLED半導体ダイ10は、長さ850μm、厚さ150μmである。CSP型LED素子が、例えば共晶接合工程中に高温環境になった場合、CSP型LED素子の各構成要素は、温度上昇によって生じる熱膨張によって変形する。パッケージ構造体20の変形量は、LED半導体ダイ10の変形量よりもはるかに大きい。図１Ｅに示すシミュレーションの例では、破線は常温25℃におけるCSP型LED素子の外郭を表し、実線は250℃より高い温度におけるCSP型LED素子の外郭を表す。CSP型LED素子の各樹脂要素は、要素間の境界条件の制約の下での熱膨張によってかなり形状変化することがはっきり観測されている。その結果、パッケージ構造体20の下面22は、当初、熱膨張前にLED半導体ダイ10の下面12と整合させた水平位置から20.2μm下方に変形している。この変形量によりLED素子10の１組の電極14が垂直に20.2μm持ち上がり、１組の電極14と基板の電極との間をはんだ材で満たすには大きすぎる間隙が生じてしまう。このように、凹部構成を有さない比較用のCSP型LED素子を使用した場合、優れた溶接品質を保証し得ない。
図１Ｆは、例えば250℃の高温での接合工程環境において、本開示のいくつかの実施形態による凹状LED素子1Aの熱膨張効果を表す別の数値シミュレーション結果を示し、CSP素子1Aの幾何学的寸法は、図１Ｅに示すように、比較用の素子の幾何学的寸法と同じである。同様に、破線は常温250℃におけるLED素子1Aの元の外郭を表し、実線は250℃より高い温度におけるCSP型LED素子1Aの外郭を表す。常温25℃では、LED素子1Aのパッケージ構造体20の下面22の上方への変形量（凹状空間）は20.9μmであり、パッケージ構造体20の外縁に最大の凹状隙間が生じている。高温(250℃)での接合工程時、LED素子1Aは熱膨張し、破線（25℃）で規定する外郭から実線(250℃)で示す外郭まで変形する。パッケージ構造体20の外縁に生じる下面22の最高点では、下方に19.5μmの変形が起こっている。パッケージ構造体20の下方への変形量（19.5μm）は、LED素子1Aの下に備わった凹状空間（20.9μm）よりも小さいため、下面22によって１組の電極14が持ち上がることがなく、１組の電極14と用途基板の接続用電極との間に極端に大きな間隙が生じることはない。したがって、LED素子1Aを使用する優れた溶接接続品質をしかるべく達成できる。
さらに、LED半導体10の１組の電極14と基板の電極との間に配されたはんだ材の湿潤領域（はんだ接合領域）は、溶接品質を反映するものとなろう。 一般的に、はんだ材の湿潤領域が大きくなるほど、溶接品質はより優れたものになる。これは、はんだ付け領域がより大きいことでCSP型LED素子1Aが１組の電極14と用途基板の接続用電極との間の熱抵抗が低下し、それによって、伝導性によって熱が用途基板に効果的に伝わり、CSP型LED素子1Aの内部に熱が蓄積するのを防ぐことができる。はんだ材の湿潤領域のCSP素子温度に対する効果を説明する一例として、表１に示すように、湿潤領域をＸ線検査で測定する。はんだ材の湿潤領域が電極領域の約70%を下回る場合（試験条件１）、はんだ接合品質が不十分なモデルを表し、LED素子の上面で測定された温度は、110℃を上回る。はんだ材の湿潤領域が電極領域の約95%を上回る場合（試験条件３）、CSP型LED素子の熱放散がより良好なモデルを表し、LED素子の上面で測定された温度は、105℃を下回る。同じ試験条件で、凹部構成を有するLED素子1Aの上面21での測定温度は、103℃であり、これは試験条件３（湿潤領域が約95%超）の測定温度を下回る。これらの試験結果は、本開示のいくつかの実施形態の凹部構成によって溶接品質が大幅に向上し、それによって熱抵抗および動作温度を低減できることを示す。
溶接品質の改善を達成するために、LED素子1Aの下面22は、所定量の上方向の変形（下側の凹状空間）を保持するように構成される。図１Ａを参照すると、下面22の下に設けられる所望の凹状空間は、次のように規定される。すなわち、LED素子1Aの凹状下面22は縁端221を備える。縁端221は、半導体ダイ10の縁面13から水平距離Ｘの間隔を開けるとともに、半導体ダイ10の縁面13（または下面22の最下点）から垂直距離Ｙの間隔を開けて設けられる。垂直距離Ｙを水平距離Ｘで割った比（Y/X）は、本開示のいくつかの実施形態によるCSP型LED素子1Aでは約0.022以上であり、例えば約0.025以上、約0.03以上、または約0.035以上であることが望ましい。
また、パッケージ構造体20の幾何学的寸法は、CSP型LED素子1Aの製造工程時に下面22の凹み量に影響を及ぼすことがある。パッケージ構造体20の水平方向の寸法（幅または長さ）が増加すると、下面22の凹み量（例えば、垂直距離Ｙ）は、パッケージ構造体20を熱硬化させれば、それに応じて増加する。パッケージ構造体20の垂直方向の寸法（厚さ）が増加すると、下面22の凹み量（例えば、垂直距離Ｙ）も、パッケージ構造体20を熱硬化させれば、それに応じて増加する。
しかし、パッケージ構造体20の厚さが一定の程度まで増加すると、下面22の漸次増加した凹み量は徐々に飽和する。これは、パッケージ構造体20の厚みが増すことによってパッケージ構造体20の上面21が下面22からさらに離れるためであり、それによって、パッケージ構造体20の上部の収縮が下面22の変形に与える影響はより少なくなる。パッケージ構造体20の上面21をLED半導体ダイ10の上面11から約50μm〜約1000μm離すことで、全体としてより良好な利点を達成することが望ましい。
そのうえ、CSP型LED素子1Aの本実施形態では、上部樹脂部材30と下部樹脂部材40の両方ともが光を通すことができ、それぞれが必要に応じて少なくともフォトルミネセンス材および/または光散乱粒子（TiO2など）を含んでもよい。例えば、下部樹脂部材40はフォトルミネセンス材を含むように構成されるが、上部樹脂部材30はフォトルミネセンス材も光散乱粒子も含まないように構成される。そのため、LED半導体ダイ10の発光した光が下部樹脂部材40を透過する際、フォトルミネセンス材によって光の波長を変換できる。しかし、上部樹脂部材30は光の波長を変換することはない。さらに、上部樹脂部材30または下部樹脂部材40は、単層構造（図１Ａに示すように、単一の硬化工程で複合材料を固化させることによって形成される）、または多層構造（図１Ａには図示しないが、複数の硬化工程で複合部材を固化させることによって形成される）として形成してもよい。
下部樹脂部材40の実施例の形状について以下に述べる。下部樹脂部材40は、上部41、端部42および拡張部43を含む。これら３つの部分はすべて単一の製造工程で同時に形成できる。具体的には、上部41はLED半導体ダイ10の上面11上に設けられ、端部42はLED半導体ダイ10の縁面13を覆い、拡張部43は端部42から外側に向かって拡張している（例えば、縁面13から離れる方向に拡張する）。端部42および拡張部43はどちらも、LED半導体ダイ10を取り囲む矩形の形状をとる。
上記の各段落は、LED素子1Aに関する実施形態の詳細な説明である。本開示によるLED素子のその他の実施形態に関する詳細について、以下に述べる。以下のLED素子の実施形態に見られる特徴および利点の詳細な説明は、LED素子1Aに関する説明と同様であるため省略して、説明を簡略にする。
図２は、本開示の別の実施形態によるCSP型LED素子1Bの断面を表す概略図を示す。LED素子1BとLED素子1Aとの違いは、少なくとも、LED素子1Bの下部樹脂部材40が光透過樹脂部材44および反射樹脂部材45を備えていることである。光透過樹脂部材44は、任意でフォトルミネセンス材または光散乱粒子を含む透明な樹脂部材でよい。反射樹脂部材45は、LED半導体ダイ10の縁面13を覆うが、上面11は覆わない。光透過樹脂部材44は、LED半導体ダイ10の上面11および反射樹脂部材45の上面451の両方を覆う。本明細書では、CSP型LED素子1Bの反射樹脂部材45の下面22は、CSP型LED素子1Aのパッケージ構造体20の下面22と同様、LED半導体ダイ10の下面12に対して上方向に変形する。
反射樹脂部材45が縁面13を覆うので、半導体ダイ10の縁面13に向かって発光した光は反射されて戻り、最終的に、主に上面11から、もしくは上面11のみから出射される。したがって、LED素子1Bの空間的光放出は比較的小さい視野角に制限される。そのため、CSP型LED素子1Bは特定の投影光源の用途に適している。
図３は、本開示の別の実施形態よるCSP型LED素子1Cの断面を表す概略図を示す。LED素子1CとLED素子1Bとの違いは、光透過樹脂部材44が上面11上に配置され、反射樹脂部材45はLED半導体ダイ10の縁面13と光透過樹脂部材44の縁面441の両方を覆っていることである。それによって、反射樹脂部材45はさらに、光が光透過樹脂部材44の縁面441を通して漏れ出るのを防ぐことができる。したがって、CSP型LED素子1Cの空間的光放出の視野角をさらに狭い角度に制限できる。様々な視野角にわたる色の均一性は、CSP型LED素子1Bの実施形態よりもCSP型LED素子1Cの実施形態のほうがより向上する。
図４は、本開示の別の実施形態によるCSP型LED素子1Dの断面を表す概略図を示す。発光素子1DはLED半導体ダイ10および単層樹脂部材50を含み、単層樹脂部材50は前述のLED素子1Aのパッケージ構造体20と同じ機能を有する。しかし、CSP型LED素子1Dの単層樹脂部材50は単一の層の樹脂材を有するが、CSP型LED素子1Aのパッケージ構造体20は少なくとも２層の樹脂材、すなわち上部樹脂部材30および下部樹脂部材40を有する。
単層樹脂部材50は、上面51、下面52および縁面53を備える。上面51および下面52は実質的に平行に形成され、互いに対向する。縁面53は、上面51と下面52との間に形成されて延伸し、上面51の外縁を下面52の外縁に接続する。
単層樹脂部材50はLED半導体ダイ10上に配置され、LED半導体ダイ10の上面11および縁面13を覆っている。このように、単層樹脂部材50の別の機能は、LED半導体ダイ10を周囲環境に直接曝されないように保護して、汚染または破損を防止することにある。単層樹脂部材50の上面51は、LED半導体ダイ10の上面11から間隔を開けて設けられる。同様に、単層樹脂部材50の縁面53は、LED半導体ダイ10の縁面13から間隔を開けて設けられる。
望ましくは、フォトルミネセンス材は単層樹脂部材50内に組み込むことにより、LED半導体ダイ10の上面11および縁面13から発光した青色光の波長の一部をフォトルミネセンス材によって変換できる。このようにして、フォトルミネセンス材によってダウンコンバートされLED半導体ダイ10で生成された様々な波長の光を所定の比で混合して、所望の色の光、例えば様々な色温度の白色光を生成する。単層樹脂部材50がLED半導体ダイ10の下面12を覆っていないか、または少なくとも下面の一部を露出させることにより１組の電極14を露出させて、後に用途基板に接合させることは理解されよう。
本実施形態によるLED素子1Dでは、単層樹脂部材50は大部分が有機樹脂材から構成される。高温での硬化工程時に化学的重合反応によって、単層樹脂部材50の一度の体積収縮が発生することになる。ここでも、LED半導体ダイ10は、単層樹脂部材50を形成する有機物のCTEよりも著しく小さいCTEを有する無機物から成る。このため、熱硬化後の冷却工程中に、熱収縮の物理的現象によって発生する単層樹脂部材50の体積収縮は、LED半導体ダイ10の体積収縮よりも著しく大きくなる。
そのため、単層樹脂部材50の体積収縮はLED半導体ダイ10の体積収縮よりもはるかに大きく、１)温度の低下による材料収縮の物理的現象と、２)重合反応による材料収縮の化学的現象とに起因するそれぞれの力を合わせ持つ。それにより、下面52は、上述したCSP型LED素子1Aの下側に凹状の空間を形成する第１の主要な歪曲メカニズムと同様に、上方向に変形して凹状の空間を形成する。言い換えると、下面52は、LED半導体ダイ10の下面12から（または下面52の最下点から）上方向に変形する。同時に、樹脂部材の収縮は、図４に示すように、単層樹脂部材50の上面51に凹部を形成する。
定量的には、下面52の凹形状は次のように規定される。すなわち、凹状下面52は外縁端521を有する。縁端521は、半導体ダイ10の縁面13から水平距離Ｘだけ間隔を開けて配設されるとともに、半導体ダイ10の下面12（または下面52の最下点）から垂直距離Ｙだけ間隔を開けて配設される。垂直距離Ｙの水平距離Ｘに対する比（すなわちY/X）は約0.022以上であり、例えば約0.025以上、約0.03以上、もしくは約0.035以上であることが望ましい。
別のシミュレーションの結果を用いて、類似の樹脂硬化温度条件における第１の実施形態によるCSP型LED素子1Aと同じデバイスパラメータ（幾何学的寸法、CTEなど）を有するCSP型LED素子1Dの熱膨張反応について述べる。シミュレーション結果は、CSP型LED素子1Dの製造後に、単層樹脂部材50の下面52が、25℃の常温で17.8μmの凹部深さになることを示している。CSP型LED素子1Dが、250℃のより高い接合/はんだ付け温度を経ると、単層樹脂部材50の下面52は熱膨張して、17.0μm下方に変形する。下への膨張量は凹部深さを下回るので、下面52の熱膨張によって１組の電極14が基板の接続用電極から持ち上がることはない。このようにして、LED素子1Dと基板との間の接合品質を確実に良好にできる。
第１の実施形態のCSP型LED素子1Aと同様、単層樹脂部材50の厚みが増すと、徐々に増加する下面52の凹み量が飽和状態になる。そのために、効果的な全体利益を達成するには、単層樹脂部材50の上面51からLED半導体ダイ10の上面11までの望ましい距離は、約50μm〜約1000μmである。
図５は、本開示の別の実施形態によるCSP型LED素子1Eの断面を表す概略図を示す。LED素子1EとCSP型LED素子1Dとの違いは、CSP型LED素子1Eのパッケージ構造体の樹脂部材50が光透過樹脂部材60を含むだけでなく、反射樹脂部材70も含む点である。光透過樹脂部材60は、LED半導体ダイ10の上面11を選択的に覆い、反射樹脂部材70はLED半導体ダイ10の縁面13および光透過樹脂部材60の縁面61の両方を覆って、隣接する。
反射樹脂部材70はLED半導体ダイ10の縁面13および光透過樹脂部材60の縁面61の両方を覆い、縁面13および縁面61に向かって進む光は、反射されて戻り、最終的には主に上面22から、または上面22のみから出射する。このように、LED素子1Eの光出射をより狭い空間的範囲に制限することにより、視野角をより小さくできる。
図６は、本開示の別の実施形態によるCSP型LED素子1Fの断面を表す概略図である。CSP型LED素子1FとCSP型LED素子1Eとの違いは、CSP型LED素子1Fの反射樹脂部材70がLED半導体ダイ10の縁面13を選択的に覆い、これに対しCSP型LED素子1Fの光透過樹脂部材60はLED半導体ダイ10の上面11および反射樹脂部材70の上面71の両方を覆う点である。
要約すると、本開示によるいくつかの実施形態のCSP型LED素子1A〜1Fは、下面22または52を上方に反らせて下側に凹状の空間を構成するという共通の技術的特徴を具体化することによって、様々な所望の光学特性を実現することができる。CSP型LED素子1A〜1Fの凹状下面の構成上の特徴によって、CSP型LED素子と関連する用途基板との間の接合品質の低下および電気接続不良などの短所を効果的に改善することができる。それにより、より高い信頼性およびより高い発光効率が適宜達成される。
本開示によるCSP型LED素子のいくつかの実施形態を製造する製造方法について、以下の段落で述べる。CSP型LED素子1A〜1Fを製造する製造方法は、それぞれ図１〜図６に示すように、基本的に同じでよい。したがって、製造方法の変形例に関するいくつかの詳細な説明を省略して、説明の簡潔化を図ることを理解されたい。
CSP型LED素子の製造方法は、２つの主な段階を含む。第１に、LED半導体ダイの上面および縁面を１つ以上の熱硬化樹脂材で覆い、第２に、特定の加熱工程によって樹脂材を硬化させて、上方に反った下面を有するパッケージ構造体を形成する。技術的な内容について、以下にさらに述べる。
図７Ａ〜図７Ｅは、本開示による製造方法の第１の実施形態を示す。図７Ａに示すように、離型膜などの離型層80を準備し、さらに、シリコン基板やガラス基板などの担体基板（図示せず）の上に配置してもよい。次に、LED半導体ダイ10のアレイを離型層80の上に配列する。各LED半導体ダイ10の１組の電極14を離型層80の内部に埋め込んで、LED半導体ダイ10の下面12を離型層80に接着して、離型層を覆うことが望ましい。このようにして、後続の製造工程中に１組の電極14が汚染されるのを防止する。
図７Ｂに示すように、下部樹脂部材40’は、図１Ａに示すLED素子1Aの下部樹脂部材40の製造材料に相当するものであり、さらには、熱硬化樹脂材を使用して例えばスプレー塗装またはスピンコーティングによって形成して、各LED半導体ダイ10の上面11および縁面13を覆う。当該製造段階では、下部樹脂部材の層40’は、まだ硬化（固化）していない。
下部樹脂部材の層40’は、次に、例えば、約150℃の硬化温度まで加熱して、一定の期間この温度を維持することで下部樹脂部材の層40’が固化し、体積が収縮し始める。硬化工程が完了し、温度が常温まで下がると、図１Ａに示すLED素子1Aの下部樹脂部材40に対応する硬化された下部樹脂部材層40’が形成される。下部樹脂部材40’とLED半導体ダイ10との間に内部界面応力が生じ、そのため、離型層80が除去されると、前述の第１の主要歪曲メカニズムによって凹状の空間が形成される。下部樹脂部材層40’はフォトルミネセンス材から成ることが望ましく、米国特許出願公開公報第US2010/0119839号で開示される蛍光体層の形成方法が下部樹脂部材層40’を形成する当該処理段階に適している。その技術的内容全体を参照により本明細書に取り込む。
図７Ｃに示すように、上部樹脂部材の層30’は、図１Ａに示すLED素子1Aの上部樹脂部材30に相当するが、熱硬化樹脂材を使用して、これを硬化した下部樹脂部材層40’に隣接して配置し、積み重ねる。この製造段階では、上部樹脂部材層30’はまだ硬化していない。この製造段階は、スプレー塗装、プリントまたは調製などの製造法を使用して実現できる。
次に、上部樹脂部材層30’を所望温度まで加熱すると、熱硬化し、それに応じて体積が収縮する。硬化工程が完了し、温度が常温まで下がると、図１Ａに示すCSP型LED素子1Aの下部樹脂部材30に対応する硬化した上部樹脂部材層30’が形成される。この製造段階では、硬化した上部樹脂部材層30’と硬化した下部樹脂部材層40’との間に内部界面応力が生じて凹部空間が形成されるが、凹部空間は、離型層80が除去されると、前述の第２および第３の主要な歪曲メカニズムによりCSP型LED素子1Aの下面22をさらに上方に変形させることになる。
硬化した下部樹脂部材層40’および上部樹脂部材層30’は上方に反った下面22を有する接続されたパッケージ構造体20’のアレイを構成し、当該アレイは図１Ａに示すLED素子1Aのパッケージ構造体20に相当するものでよい。
図７Ｄに示すように、離型層80は、上部樹脂部材層30’および下部樹脂部材層40’を順次硬化させた後に除去する。下部樹脂部材層40’と離型層80との間の応力が取り除かれると、接続されたパッケージ構造体20’のアレイは、全体として凹形状を呈する。最後に、図７Ｅに示すように、接続されたパッケージ構造体20’のアレイを個別分離工程によって分離して、図１Ａに示すCSP型LED素子1Aに相当する複数のCSP型LED素子1A’を得る。
要約すると、LED素子1A’を製造するには、２つの連続する硬化段階を実行して少なくとも２つの熱硬化樹脂部材の層を固化させ、上方向に反った下面22を有するパッケージ構造体20’のアレイを形成する。
図８Ａ〜図８Ｆは、本開示によるCSP型LED素子1Cの別の実施形態を製造する製造方法を示す。
図８Ａに示すように、LED半導体ダイ10のアレイを離型層80上に配列する。次に、図８Ｂに示すように、硬化した複数の光伝送樹脂部材体44’をLED半導体ダイ10のアレイの上面11に隣接させて配置する。この製造段階では、光透過樹脂部材体44’は、熱硬化ペースト（図示しないが、例えばシリコーン樹脂）によって各LED半導体ダイ10の上面11に接着でき、これにより、加熱処理によって光伝送樹脂部材体44’をLED半導体ダイ10により確実に接合できる。
次に、図８Ｃに示すように、液状反射樹脂部材体45’をアレイの溝間に配して、LED半導体ダイ10の縁面13と光伝送樹脂部材体44’の縁面441’（図３に示すLED素子1Cの光透過樹脂部材44の縁面441に相当する）を覆う。液状反射樹脂部材体45’は熱硬化によって固化し、材料の体積収縮を起こす。硬化した反射樹脂部材体45’の下面22は、図３に示すCSP型LED素子1Cの反射樹脂部材45に相当し、LED半導体ダイ10の下面12から上方向に変形する。
次に、図８Ｄに示すように、硬化した光透過樹脂部材層44’および硬化した反射樹脂部材体45’の両方を覆う上澄み液層として上部樹脂部材層30’を配置する。そこで、熱硬化によって固化させることで、体積収縮を引き起こす。この製造段階では、上述の第２および第３の歪曲メカニズムによって反射樹脂部材体45’の下面22がさらに上方に変形して、凹状空間を形成する。
硬化した上部樹脂部材層30’、光透過樹脂部材層44’および反射樹脂部材体45’によって、接続されたパッケージ構造体20’のアレイを構成することができる。最後に、離型層80の除去後に、図８Ｅに示すように、上方向に反った下面22’を有する接続されたパッケージ構造体20’のアレイを個別分離工程によって分離して、図８Ｆに示すように、図３に示すLED素子1Cに相当する複数のCSP型LED素子1C’を得る。
図８Ａ〜図８Ｆに例示する本開示による製造方法の本実施形態において、図８Ｄに示す製造段階を省略すると（すなわち、上部上澄み樹脂部材30’を省くと）、製造後のCSP型LED素子は図５に示すLED素子に相当することは理解されよう。
さらに、図２に示すCSP型LED素子1Bに相当するCSP型LED素子を製造する工程シーケンスについて、以下に述べる。本開示による図８Ａ〜図８Ｆに例示する製造方法のこの実施例では、図８Ａに示す製造段階が完了すると、図８Ｂに示す製造段階を省略して、図８Ｃに示す対応する製造段階を用いて、反射樹脂部材体45’を形成して縁面13を選択的に覆う一方で、LED半導体ダイ10の上面11は覆わない。反射樹脂部材体45’を熱硬化させた後、光透過樹脂部材層44’をLED半導体ダイ10の上面11および反射樹脂部材体45’の上面の両方に接合するように配設する。それに応じて、図８Ｄ〜図８Ｆに例示する後続の製造段階を引き続き実行する。このようにして、図２に示すCSP型LED素子1Bに相当するCSP型LED素子が得られる。図８Ｄに示す対応する製造段階を省略すると（すなわち、上部上澄み樹脂部材30’を使用しないと）、製造後のCSP型LED素子は図６に示すCSP型LED素子に相当することは理解されよう。
図９Ａ〜図９Ｄは、本開示による製造方法の別の実施形態として、別の製造シーケンスを示す。
図９Ａに示すように、LED半導体ダイ10のアレイを離型層80の上に配設する。次に、図９Ｂに示すように、熱硬化樹脂層50’を各LED半導体ダイ10の上面11および縁面13を覆うように配設する。その後、樹脂層50’を熱硬化させて体積収縮を引き起こす。硬化した樹脂層50’は、図４に示すLED素子1Dの単層樹脂部材50に相当する。当該製造段階では、樹脂層50’の下面52は、上述の第１の主要歪曲メカニズムによって半導体ダイ10の下面12からさらに上方向に変形して、凹状の空間を形成する。
図９Ｃに示すように、離型層80は、樹脂層50’の硬化後に除去する。次に、図９Ｄに示すように、樹脂層50’を個別分離工程によって分離し、図４に示すCSP型LED素子1Dに相当する複数のCSP型LED素子1D’を得る。
上記に鑑みれば、上方向に反った下面を有して下方に凹状空間を形成する様々なCSP型LED素子を製造する製造方法のいくつかの実施形態が開示される。開示された方法は、バッチタイプの大量生産工程によく適している。
本開示では特定の実施形態に関して述べてきたが、添付の特許請求の範囲に定義される本開示の真の趣旨およびその範囲から逸脱することなく様々な変更を行うことができ、均等のものと置き換え可能であることは、当業者であれば理解の及ぶことであろう。さらに、様々な変更を行って、本開示の目的、趣旨および範囲に対して、特定の状況、材料、物の構成、方法またはプロセスを適用することもできるだろう。このような変更はすべて、添付の特許請求の範囲内に含まれることを意図している。特に、本明細書に開示した方法は、特定の順序で実行される特定の動作に関して述べてきたが、これらの動作を組み合わせたり、さらに分割したり、または順序を組み替えたりして、本開示の教示から逸脱しない範囲で均等の方法を構成することができることを理解されよう。したがって、ここに特に指定しない限り、各動作の順序およびグループ化は、本開示を限定するものではない。

Claims (19)

  1. 上面、該上面に対向する下面、縁面および１組の電極を含み、前記縁面は前記上面と前記下面との間に延び、前記１組の電極が前記下面に配設されているフリップチップ発光ダイオード（LED）半導体ダイと、
    該LED半導体ダイの前記上面および該LED半導体ダイの前記縁面を覆うパッケージ構造体とを含み、該パッケージ構造体は、前記LED半導体ダイの前記上面から間隔を開けて設けられた上面、該上面に対向し前記LED半導体ダイの前記下面から上に向かって反った下面、および前記パッケージ構造体の前記上面と該パッケージ構造体の前記下面との間に伸びる縁面を含む発光素子において、
    前記パッケージ構造体は、前記LED半導体ダイの前記上面と該LED半導体ダイの前記縁面を覆う下部樹脂部材と、該下部樹脂部材に配設された上部樹脂部材とを含む発光素子。
  2. 前記パッケージ構造体の前記下面の外縁は、前記LED半導体ダイの前記縁面から水平方向に距離をとり、該LED半導体ダイの前記下面から垂直方向に距離をとることにより、該垂直方向の距離を前記水平方向の距離で割った比が0.022を下回らないようにする請求項１に記載の発光素子。
  3. 前記パッケージ構造体の前記上面と前記LED半導体ダイの前記上面との間の距離は50μm〜1000μmの範囲である請求項１に記載の発光素子。
  4. 前記下部樹脂部材は、前記LED半導体ダイの前記上面を覆う上部と、該LED半導体ダイの前記縁面を覆う端部と、該端部から水平に広がる拡張部とを含む請求項１に記載の発光素子。
  5. 前記下部樹脂部材は単層構造または多層構造のいずれかであり、前記上部樹脂部材は単層構造または多層構造のいずれかである請求項１に記載の発光素子。
  6. 前記パッケージ構造体はさらに、フォトルミネセンス材、光散乱粒子、またはその両方を含む請求項１に記載の発光素子。
  7. 前記下部樹脂部材は、前記LED半導体ダイの前記縁面を覆う反射樹脂部材と、該LED半導体ダイの前記上面および前記反射樹脂部材の上面の両方に配設されてこれらを覆う光透過樹脂部材とを含む請求項１に記載の発光素子。
  8. 前記下部樹脂部材は、前記LED半導体ダイの前記上面を覆う光透過樹脂部材と、該LED半導体ダイの前記縁面および前記光透過樹脂部材の縁面の両方を覆う反射樹脂部材とを含む請求項１に記載の発光素子。
  9. 上面、該上面に対向する下面、縁面および１組の電極を含み、前記縁面は前記上面と前記下面との間に延び、前記１組の電極が前記下面に配設されているフリップチップ発光ダイオード（LED）半導体ダイと、
    該LED半導体ダイの前記上面および該LED半導体ダイの前記縁面を覆うパッケージ構造体とを含み、該パッケージ構造体は、前記LED半導体ダイの前記上面から間隔を開けて設けられた上面、該上面に対向し前記LED半導体ダイの前記下面から上に向かって反った下面、および前記パッケージ構造体の前記上面と該パッケージ構造体の前記下面との間に伸びる縁面を含む発光素子において、
    前記パッケージ構造体の前記下面の縁端は、前記LED半導体ダイの前記縁面から水平方向に距離をとり、該LED半導体ダイの前記下面から垂直方向に距離をとることにより、該垂直方向の距離を前記水平方向の距離で割った比が0.022を下回らない発光素子。
  10. 前記パッケージ構造体は、前記LED半導体ダイの前記上面を覆う光透過樹脂部材と、該LED半導体ダイの前記縁面および前記光透過樹脂部材の縁面の両方を覆う反射樹脂部材とを含む請求項９に記載の発光素子。
  11. 前記パッケージ構造体は、前記LED半導体ダイの前記縁面を覆う反射樹脂部材と、該LED半導体ダイの前記上面および前記反射樹脂部材の上面の両方を覆う光透過樹脂部材とを含む請求項９に記載の発光素子。
  12. 前記光透過樹脂部材はさらに、フォトルミネセンス材、光散乱粒子、またはその両方を含む請求項９に記載の発光素子。
  13. LED半導体ダイの上面および縁面を熱硬化樹脂材で覆い、
    該熱硬化樹脂材を加熱して固化させ、該樹脂材の体積収縮により上方向に変形した下面を有するパッケージ構造体を形成することを含む発光素子の製造方法。
  14. 前記熱硬化樹脂材は、吹付け、塗装、プリント、調製またはスピンコーティングによってLED半導体ダイに適用する請求項１３に記載の発光素子の製造方法。
  15. 前記熱硬化樹脂材は、前記LED半導体ダイの前記上面および前記縁面を覆う下部樹脂部材体と、該下部樹脂部材体に配設されて該部材体を覆う上部樹脂部材体とを含み、該上部樹脂部材体を固化させる前に、先に前記下部樹脂部材体を固化させる請求項１３または１４に記載の発光素子の製造方法。
  16. 前記熱硬化樹脂材は、前記LED半導体ダイの前記上面に配設された硬化した光透過樹脂材と、前記LED半導体ダイの前記縁面および前記硬化した光透過樹脂材の端部の両方を覆う反射樹脂部材体と、前記硬化した光透過樹脂材と反射樹脂部材体の両方に配設された上部樹脂部材体とを含み、前記上部樹脂部材体を固化させる前に、先に前記反射樹脂部材体を固化させる請求項１３または１４に記載の発光素子の製造方法。
  17. 前記熱硬化樹脂材は、前記LED半導体ダイの前記上面および前記縁面を覆う樹脂材を含み、該樹脂材を固化させて単層のパッケージ構造体を形成する請求項１３または１４に記載の発光素子の製造方法。
  18. 前記熱硬化樹脂材は、前記LED半導体ダイの前記縁面を覆う反射樹脂材と、該LED半導体ダイの前記上面および該反射樹脂材の上面の両方を覆う光透過樹脂材とを含み、該光透過樹脂材を固化させる前に、先に前記反射樹材を固化させて前記パッケージ構造体を形成する請求項１３または１４に記載の発光素子の製造方法。
  19. 前記熱硬化樹脂材は、前記LED半導体ダイの前記上面に配設された硬化した光透過樹脂材と、前記LED半導体ダイの前記縁面および前記硬化した光透過樹脂材の縁面の両方を覆う反射樹脂材とを含み、該反射樹脂材を固化させてパッケージ構造体を形成する請求項１３または１４に記載の発光素子の製造方法。
JP2018211686A 2016-01-12 2018-11-09 凹面を有するチップスケールパッケージ型発光素子およびその製造方法 Pending JP2019096871A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW105100783 2016-01-12
TW105100783A TWI586000B (zh) 2016-01-12 2016-01-12 具凹形設計的晶片級封裝發光裝置及其製造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2017003282A Division JP6769881B2 (ja) 2016-01-12 2017-01-12 凹面を有するチップスケールパッケージ型発光素子およびその製造方法

Publications (1)

Publication Number Publication Date
JP2019096871A true JP2019096871A (ja) 2019-06-20

Family

ID=59443363

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017003282A Active JP6769881B2 (ja) 2016-01-12 2017-01-12 凹面を有するチップスケールパッケージ型発光素子およびその製造方法
JP2018211686A Pending JP2019096871A (ja) 2016-01-12 2018-11-09 凹面を有するチップスケールパッケージ型発光素子およびその製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2017003282A Active JP6769881B2 (ja) 2016-01-12 2017-01-12 凹面を有するチップスケールパッケージ型発光素子およびその製造方法

Country Status (3)

Country Link
JP (2) JP6769881B2 (ja)
KR (1) KR101933927B1 (ja)
TW (1) TWI586000B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830967B2 (en) 2020-06-30 2023-11-28 Nichia Corporation Light emitting module and liquid crystal display device

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110534628B (zh) * 2018-05-24 2021-03-09 光宝光电(常州)有限公司 发光装置及其制造方法
JP7208478B2 (ja) * 2018-09-28 2023-01-19 日亜化学工業株式会社 発光装置及びその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1693904B1 (en) * 2005-02-18 2020-03-25 Nichia Corporation Light emitting device provided with lens for controlling light distribution characteristic
JP5508244B2 (ja) * 2010-11-15 2014-05-28 シチズンホールディングス株式会社 半導体発光装置の製造方法
WO2013112435A1 (en) * 2012-01-24 2013-08-01 Cooledge Lighting Inc. Light - emitting devices having discrete phosphor chips and fabrication methods
WO2013151387A1 (ko) * 2012-04-06 2013-10-10 주식회사 씨티랩 반도체 소자 구조물을 제조하는 방법
JP6118575B2 (ja) * 2013-02-12 2017-04-19 日亜化学工業株式会社 発光装置
KR102123039B1 (ko) * 2013-07-19 2020-06-15 니치아 카가쿠 고교 가부시키가이샤 발광 장치 및 그 제조 방법
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11830967B2 (en) 2020-06-30 2023-11-28 Nichia Corporation Light emitting module and liquid crystal display device

Also Published As

Publication number Publication date
KR101933927B1 (ko) 2019-03-25
TWI586000B (zh) 2017-06-01
TW201725758A (zh) 2017-07-16
KR20170084701A (ko) 2017-07-20
JP2017175113A (ja) 2017-09-28
JP6769881B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
JP6599295B2 (ja) 斜角反射体を備えた発光素子およびその製造方法
KR102253516B1 (ko) 발광장치
JP4044078B2 (ja) 高出力発光ダイオードパッケージ及び製造方法
EP3193379B1 (en) Packaging for light emitting device and manufacturing method of the same
TWI712181B (zh) 發光裝置、整合式發光裝置、及發光模組
JP5440010B2 (ja) 光半導体装置及びその製造方法
JP3978451B2 (ja) 発光装置
JP5736203B2 (ja) 発光装置
JP2021500735A (ja) 発光素子パッケージ及びこれを含む照明装置
US20140299898A1 (en) Light emitting device module and method of manufacturing the same
US11114583B2 (en) Light emitting device encapsulated above electrodes
JP2007184542A (ja) 発光モジュールとその製造方法並びにそれを用いたバックライト装置
TWI786126B (zh) 發光裝置、其製造方法及顯示模組
TW201810719A (zh) 發光裝置以及其製造方法
JP2019096871A (ja) 凹面を有するチップスケールパッケージ型発光素子およびその製造方法
KR102091534B1 (ko) 칩 스케일 패키지 발광 디바이스 및 그 제조 방법
US10937937B2 (en) Optical semiconductor element
KR101945057B1 (ko) 광학 반도체 장치용 베이스 및 그의 제조 방법, 및 광학 반도체 장치
JP6582827B2 (ja) 基板及び発光装置、並びに発光装置の製造方法
JP6245286B2 (ja) 光半導体装置及びその製造方法
JP2023010799A (ja) 発光モジュール及び発光モジュールの製造方法
US9954144B2 (en) Wafer level contact pad solder bumping for surface mount devices with non-planar recessed contacting surfaces
US20220416132A1 (en) Semiconductor light-emitting device and method for manufacturing semiconductor light-emitting device
JP7185157B2 (ja) 発光モジュール及び発光モジュールの製造方法