JP2019091191A - 半導体装置、データ処理システム、データ読取り方法、及びデータ読取りプログラム - Google Patents

Abstract

【課題】処理の遅延を抑制する半導体装置を提供する。【解決手段】半導体装置１００は、複数のバンクを有するメモリ１１０内の複数のバンクに跨って記憶されているデータを読み取る複数のリード部１３２及び１４２と、複数のリード部１３２及び１４２のうち一のリード部がデータを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、一のリード部を除くリード部の動作状況に応じて決定し、決定した読取り開始バンク番号を一のリード部に指示するアクセス方法管理部と、を備えたものである。【選択図】図１

Description

本発明は半導体装置、データ処理システム、データ読取り方法、及び画データ読取りプログラムに関する。

入力された複数の画像を合成させる処理を行う画像処理装置などにおいて、同一のメモリバンクに記憶されたデータを参照しながら複数の処理を並列的に行う場合がある。このような場合、同一の参照データに対して複数の処理系が同時にアクセスすると、メモリのバンク競合が発生することがある。このような、処理時間の遅延につながるバンク競合を避けるための様々な工夫が提案されている。

特許文献１には、参照画像メモリから読み出す複数ラインの画素データが同一バンクにある場合にバンク競合を回避する技術が提案されている。かかる提案によれば、動画像符号化における動き探索装置は、競合バンク先行読み出し制御部によって、一方のラインの画素データを先行して読み出し、読み込みデータ保持回路によってプログラマブルエレメントアレイ部への入力タイミングまで保持しておく。

特開２００９−７１５６９号公報

しかし、上述の動き探索装置は、バンク競合が発生するか否かの判定を、かかる装置の外部で行っていない。そのため、かかる装置を複数個並べたような構成の場合には、複数のメモリリード部が共通のメモリに対してアクセスすることになる。したがって、このような場合には、バンク競合を回避することが出来ない。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態によれば、半導体装置は、
複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部と、
前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定し、決定した前記読取り開始バンク番号を前記一のリード部に指示するアクセス方法管理部と、
を備えたものである。

一実施の形態によれば、データ読取り方法は、
複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部を用意し、
前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定し、
決定した前記読取り開始バンク番号を前記一のリード部に指示するものである。

一実施の形態によれば、データ読取りプログラムは、
コンピュータに、
複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部を用意させ、
前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定させ、
決定させた前記読取り開始バンク番号を前記一のリード部に指示させるものである。

前記一実施の形態によれば、処理の遅延を抑制する半導体装置を提供することができる。

実施の形態１にかかる半導体装置のブロック図である。 リード部１３２の機能を説明するためのブロック図である。 実施の形態１にかかる画像データのロウ座標と画素座標を例示した図である。 ライト部１３４の機能を説明するためのブロック図である。 メモリ１１０のアドレス空間を説明するための模式図である。 実施の形態にかかる画像データ読取り処理を説明するためのフローチャートである。 第２画像処理部１４０が読み取る物理アドレスの推移を示す模式図である。 第１画像処理部１３０が読み取る物理アドレスの推移を示す模式図である。 第１画像処理部１３０及び第２画像処理部１４０のアクセス状態を説明するための図である。 実施の形態１の変形例にかかる半導体装置のブロック図である。 実施の形態２にかかる半導体装置のブロック図である。 実施の形態３にかかる半導体装置のブロック図である。 第２画像処理部４４０が第２アクセス方法により画像データを読み取る際の論理アドレスの推移を示す模式図である。 第１画像処理部４３０が第３アクセス方法により画像データを読み取る際の論理アドレスの推移を示す模式図である。 第１画像処理部４３０及び第２画像処理部４４０のアクセス状態を説明するための図である。 実施の形態４にかかる画像処理システムのブロック図である。

以下、図面を参照しつつ、実施の形態について説明する。なお、図面は簡略的なものであるから、この図面の記載を根拠として実施の形態の技術的範囲を狭く解釈してはならない。また、同一の要素には、同一の符号を付し、重複する説明は省略する。

以下の実施の形態においては便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、応用例、詳細説明、補足説明等の関係にある。また、以下の実施の形態において、要素の数等（個数、数値、量、範囲等を含む）に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合等を除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよい。

さらに、以下の実施の形態において、その構成要素（動作ステップ等も含む）は、特に明示した場合および原理的に明らかに必須であると考えられる場合等を除き、必ずしも必須のものではない。同様に、以下の実施の形態において、構成要素等の形状、位置関係等に言及するときは、特に明示した場合および原理的に明らかにそうでないと考えられる場合等を除き、実質的にその形状等に近似または類似するもの等を含むものとする。このことは、上記数等（個数、数値、量、範囲等を含む）についても同様である。

説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。また、様々な処理を行う機能ブロックとして図面に記載される各要素は、ハードウェア的には、ＣＰＵ（Central Processing Unit）、メモリ、その他の回路で構成することができ、ソフトウェア的には、メモリにロードされたプログラムなどによって実現される。したがって、これらの機能ブロックがハードウェアのみ、ソフトウェアのみ、またはそれらの組合せによっていろいろな形で実現できることは当業者には理解されるところであり、いずれかに限定されるものではない。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。

また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体（例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ）、光磁気記録媒体（例えば光磁気ディスク）、ＣＤ−ＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）ＣＤ−Ｒ、ＣＤ−Ｒ／Ｗ、半導体メモリ（例えば、マスクＲＯＭ、ＰＲＯＭ（Ｐｒｏｇｒａｍｍａｂｌｅ ＲＯＭ）、ＥＰＲＯＭ（Ｅｒａｓａｂｌｅ ＰＲＯＭ）、フラッシュＲＯＭ、ＲＡＭ（Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ））を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。

＜実施の形態１＞
以下に、図面を参照しながら、実施の形態１について説明する。

まず、図１に例示した半導体装置について説明する。図１は、実施の形態１にかかる半導体装置のブロック図である。半導体装置１００は、例えばカーナビゲーションシステムや自動運転システムなどカメラを有する車載システム等に搭載される。半導体装置１００は、メモリ１１０に記憶されている複数の画像データを読み取り、読み取った複数の画像を合成処理し、合成処理した画像データをメモリ１１０に書き込む機能を有している。

半導体装置１００が行う合成処理は、例えば、車載ナビゲーションシステムが生成する地図データに、アイコン等を合成させる処理である。また、半導体装置１００が行う合成処理は、例えば、車載カメラが取得した画像データに、フィルタ処理などを施す処理も含まれる。このような合成処理において、地図データなど背景として利用される画像データを、親画像と称し、親画像に合成させるアイコンなどの画像データを、子画像と称する。また、親画像と子画像とを合成した画像データを合成画像と称する。つまり、半導体装置１００に入力される画像は、親画像及び子画像であり、半導体装置１００は、合成画像を出力する。

半導体装置１００は、主な構成として、メモリコントローラ１２０、第１画像処理部１３０、第２画像処理部１４０、及びＣＰＵ１６０を有している。

メモリコントローラ１２０は、メモリ１１０に記憶された情報を読み取り、又は、メモリ１１０に対して情報を書き込む機能を主に有している。例えば、メモリ１１０がＤＲＡＭ（Dynamic Random Access Memory）の場合、メモリコントローラ１２０は、半導体装置が指示する論理アドレスをメモリ１１０の物理アドレスに変換し、メモリ１１０のロウ番号と、カラム番号とを切り替えながらメモリ１１０のデータにアクセスする。メモリコントローラ１２０は、第１画像処理部１３０、第２画像処理部１４０、及びＣＰＵ１６０に接続している。また、メモリコントローラ１２０は、メモリ構成情報記憶部１２１を有している。メモリ１１０の情報を読み取る場合、メモリコントローラ１２０は、接続されている各構成から指示を受けてメモリ１１０の情報を読み取るとともに、読み取った情報を各構成に出力する。メモリ１１０に情報を書き込む場合、メモリコントローラ１２０は、接続されている各構成から情報を受け取るとともに、受け取った情報をメモリ１１０に書き込む。

メモリ構成情報記憶部１２１は、メモリ１１０の構成情報を記憶する。メモリ１１０の構成情報とは、例えば、メモリ１１０のバンク数、ロウサイズ、論理アドレス等である。メモリ構成情報記憶部１２１は、第１画像処理部１３０及び第２画像処理部１３０にメモリ１１０の構成情報を提供する。

第１画像処理部１３０は、ＣＰＵ１６０から受け取った情報に基づいて、複数の画像データを合成する合成処理を行う。合成処理において、第１画像処理部１３０は、メモリコントローラ１２０を介して複数の画像データを取得し、取得した複数の画像データを合成し、合成した画像データをメモリコントローラ１２０に出力する。第１画像処理部１３０は、レジスタ部１３１、リード部１３２、合成処理部１３３、ライト部１３４、及び起動管理部１３５を有している。

レジスタ部１３１は、第１画像処理部１３０の動作を決定するための情報をＣＰＵ１６０から受け取り、受け取った情報を記憶する記憶部である。また、レジスタ部１３１は、起動管理部１３５に接続し、レジスタ部１３１が記憶する情報を提供する。レジスタ部１３１は、アクセス方法レジスタ１３６、動作レジスタ１３７、及び画像情報レジスタ１３８を有している。レジスタ部１３１が有するこれらの構成の詳細についてはリード部１３２及びライト部１３４の詳細とともに後述する。

リード部１３２は、メモリコントローラ１２０を介してメモリ１１０に記憶されている複数の画像データを読み取り、読み取った複数の画像データを合成処理部１３３に出力する機能を主に有する。

ここで、図２を参照しながら、リード部１３２の詳細について説明する。図２は、リード部１３２の機能を説明するためのブロック図である。リード部１３２は、起動管理部１３５、アクセス方法レジスタ１３６、メモリ構成情報記憶部１２１、画像情報レジスタ１３８、メモリコントローラ１２０、合成処理部１３３に接続している。

また、リード部１３２は、ロウ座標生成部１３２a、画素座標変換部１３２ｂ、コマンド生成部１３２ｃ、コマンド発行部１３２ｄ、及びレスポンスデータ格納バッファ１３２ｅを有している。

リード部１３２の起動に際して、起動管理部１３５は、動作レジスタ１３７に記憶された動作開始フラグなどの動作情報を検知する。起動管理部１３５は、動作情報を検知すると、リード部１３２を起動させる。

ロウ座標生成部１３２ａは、リード部１３２が起動指示を受けると、読み取りを開始するロウ座標を生成する。ここで、ロウ座標とは、情報が記憶されているメモリのバンク番号及びロウ番号を含む座標のことである。ロウ座標生成部１３２ａは、アクセス方法レジスタ１３６から、アクセス開始バンク番号１３６ａを受け取る。アクセス開始バンク番号１３６ａは、ＣＰＵ１６０から書き込まれた情報である。ＣＰＵ１６０は、メモリ１１０の構成情報と、第２画像処理部１４０の動作状況とに応じて、リード部１３２のアクセス開始バンク番号１３６ａの値を決定する。リード部１３２のアクセス開始バンク番号１３６ａの値が第２画像処理部１４０のアクセス中のバンク番号と同じでない場合、バンク競合は抑制される。また、ロウ座標生成部１３２ａは、画像情報レジスタ１３８から親画像のプロファイル情報１３８ａを受け取る。親画像のプロファイル情報１３８ａは、読取りを開始する親画像の読取り開始論理アドレスが含まれる。読取り開始論理アドレスは、画像データの記録が開始される論理アドレスであり、ＣＰＵ１６０により予め設定されたものである。ロウ座標生成部１３２ａは、アクセス開始バンク番号１３６ａと、読取り開始論理アドレスを受け取ると、これらをロウ座標に変換して画素座標変換部１３２ｂに出力する。続いて、ロウ座標生成部１３２ａは、生成したロウ座標に含まれるロウ番号をインクリメントして画素座標変換部１３２ｂに順次出力する。このように、ロウ座標生成部１３２ａは、親画像の読取り開始論理アドレスに対応したロウ座標を起点として、メモリの物理アドレスの配列に従ったロウ座標を生成する。

つまり、ロウ座標生成部１３２ａは、第２画像処理部の動作状況と、読み取る画像データの読取り開始論理アドレスと、に応じて、ロウ座標を決定する。

また、ロウ座標生成部１３２ａは、画素座標変換部１３２ｂからバンク遷移情報を受け取る。バンク遷移情報は、ロウ座標に含まれるバンク番号をインクリメントすることを指示する情報である。ロウ座標生成部１３２ａは、受け取ったバンク遷移情報に応じて、ロウ座標のバンク番号をインクリメントする。また、アクセス方法レジスタ１３６は、更新されたバンク番号を、アクセス中バンク番号１３６ｂとして記憶する。アクセス中バンク番号１３６ｂは、ＣＰＵ１６０が読み取り、第２画像処理部１４０のアクセス開始バンク番号を決定する際に参照する。

画素座標変換部１３２ｂは、ロウ座標生成部１３２ａからロウ座標を受け取ると、受け取ったロウ座標を画素座標に変換し、読み取る画像データの画素座標をコマンド生成部１３２ｃに出力する。ここで、画素座標とは、画像データのＸ座標及びＹ座標の画素数及び各画素の色深度のビット数の定義に従って配列された論理アドレスである。画素座標は、例えば、Ｘ座標とＹ座標により示される。

図３を参照しながら、ロウ座標と画素座標の関係を示す。図３は、実施の形態１にかかる画像データのロウ座標と画素座標を例示した図である。図３は、ロウ座標ＲＡと、画素座標ＰＣとを、画像データに対応させて配列している。すなわち、図の矢印Ｘは、画像のＸ方向（ラスタ方向）に対応し、矢印Ｙは、画像のＹ方向（ライン方向）に対応している。メモリから読み取る画像データの任意の画素座標（Ｘｎ、Ｙｎ）には、対応する画素位置におけるＡＲＧＢ（Alpha/Red/Green/Blue）の輝度情報が含まれる。Ｘ座標は、画像における画素のＸ座標と色情報を並べた場合の座標である。Ｙ座標は、画像における画素のＹ座標である。例えば、画像データがＸ方向７６８０画素、Ｙ方向４３２０画素を有し、且つ、各画素がＡＲＧＢの輝度情報として４バイト有している場合、画素座標のＸ方向には、７６８０×４＝３０７２０バイトの色情報を有している。そして、３０７２０バイト分並べられた色情報のラインが、Ｙ方向に４３２０行並べられている。つまり、図３に示す例は、（Ｘ０、Ｙ０）から（Ｘ７６７９、Ｙ４３１９）までの画素座標を有している。

一方、ロウ座標は、ライン０の一端側である画素座標（Ｘ０、Ｙ０）からラスタ方向に沿って配列され、ライン０の他端側である画素座標（Ｘ７６７９、Ｙ０）まで進むと、隣のラインに遷移する。ロウ座標は、そこからライン方向にバンク番号をインクリメントさせながら配列される。つまり、メモリ１１０は、１のロウ座標において、バンク番号をインクリメントさせながら全てのカラムにアクセスする。ロウ座標は、１のロウ番号に対する全てのバンク番号をインクリメントしたら、今度はロウ番号をインクリメントさせる。本実施の形態の場合、画素座標（Ｘ０、Ｙ０）に対応するロウ座標はｂａｎｋ０．ｒｏｗ０である。ロウ座標は、ラスタ方向に、ｂａｎｋ１．ｒｏｗ０、ｂａｎｋ２．ｒｏｗ０、と配列され、ｂａｎｋ３．ｒｏｗ０の次には、ロウ番号をインクリメントし、ｂａｎｋ０．ｒｏｗ１となる。

また、本実施の形態の場合、１のロウは、４０９６バイトの画像データを記録する。したがって、例えば、ｂａｎｋ０．ｒｏｗ０は、画素座標（Ｘ０、Ｙ０）から画素座標（Ｘ１０２３、Ｙ０）までの４０９６バイトのデータを記録する。また、ラスタ方向の端部の画素座標の画像データを記録した後は、隣のラインに遷移して画像データの記録を行う。例えば、ｂａｎｋ３．ｒｏｗ１は、画素座標（Ｘ７６７９、Ｙ０）の画像データを記録すると、ライン１の画素座標（Ｘ０、Ｙ１）に遷移し、画像データの記録を続ける。

図２に戻って説明を続ける。画素座標を出力するに際し、画素座標変換部１３２ｂは、ロウ座標生成部１３２ａから受け取ったロウ座標と、メモリ構成情報記憶部１２１から受け取ったメモリ構成情報と、画像情報レジスタ１３８が有する親画像のプロファイル情報１３８ａとを参照する。そして、画素座標変換部１３２ｂは、参照した情報から読み取る順に画素座標を生成し、生成した画素座標をコマンド生成部１３２ｃに出力する。

また、画素座標変換部１３２ｂは、バンク遷移情報を、ロウ座標生成部１３２ａに出力する。バンク遷移情報は、ロウ座標生成部１３２ａから受け取ったロウ座標と、画像情報レジスタ１３８から受け取った親画像のプロファイル情報１３８ａとを照合し、ロウ座標に含まれるバンク番号をインクリメントする必要がある場合に出力される情報である。具体的には、例えば、現在読み取っている画像データにおいて、現在読み取っているバンク番号が有するロウ番号を全て読み取ったと判定した場合、画素座標変換部１３２ｂは、ロウ座標生成部１３２ａに対してバンク遷移情報を出力する。

コマンド生成部１３２ｃは、画素座標変換部１３２ｂが出力した画素座標を受け取ると、読み取る画素座標に対応した読取りコマンドを生成し、合成処理部１３３及びコマンド発行部１３２ｄに出力する。読取りコマンドには、画素座標が含まれる。コマンド生成部１３２ｃは、生成した読取りコマンドを、合成処理部１３３にも出力する。尚、合成処理部１３３は、受け取った読取りコマンドと、処理した合成画像データとを、ライト部１３４に出力する。

コマンド発行部１３２ｄは、コマンド生成部１３２ｃが出力した読取りコマンドを受け取るとともに、レスポンスデータ格納バッファ１３２ｅの空き容量に関する情報を受け取る。読取コマンドには、画素座標に対応した論理アドレスが含まれている。これらの情報を受け取り、コマンド発行部１３２ｄは、適宜、読取りコマンドをメモリコントローラ１２０に出力する。

レスポンスデータ格納バッファ１３２ｅは、メモリコントローラ１２０から画像データを受け取り、受け取った画像データを、合成処理部１３３に出力する。また、レスポンスデータ格納バッファ１３２ｅは、内部の空き容量に関する情報をコマンド発行部１３２ｄに出力する。

尚、リード部１３２が行う読取処理は、１枚分の画像データを一度に処理するのではなく、予め設定された量のデータ毎に分割して行われる。例えば、予め設定された量のデータとは、１ロウ分の画像データである。その場合、ロウ座標生成部１３２ａが出力するロウ座標は、１ロウ分で一端終了する。そして、画素座標変換部１３２ｂは、１ロウ分のロウ座標に応じた画素座標を出力する。このように、予め設定された量のデータとして、例えば１ロウ分のデータ毎に処理を行う場合、ロウ座標生成部１３２ａは、メモリ構成情報記憶部１２１から１ロウ分のデータ量に関する情報を受け取り、受け取った情報に応じて、ロウ座標の生成及び出力を終了させる。つまり、この場合、ロウ座標生成部１３２ａは、メモリ構成情報と、第２画像処理部の動作状況と、読取り開始論理アドレスと、に応じて、ロウ座標を決定する 。

次に、図４を参照しながら、ライト部１３４の詳細について説明する。図４は、ライト部１３４の機能を説明するためのブロック図である。ライト部１３４は、合成処理部１３３、画像情報レジスタ１３８、及びメモリコントローラ１２０に接続している。

また、ライト部１３４は、コマンド生成部１３４ａ、送出バッファ１３４ｂ、及びコマンド発行部１３４ｃを有している。

コマンド生成部１３４ａは、合成処理部１３３が出力した合成画像データを受け取るとともに、かかる合成画像データに対応した画素座標を受け取る。コマンド生成部１３４ａは、これらの情報を受け取ると、出力画像のプロファイル情報１３８ｃに応じて、合成画像の画像データをメモリ１１０に書き込むための書込みコマンドを生成し、生成した書込みコマンドを、コマンド発行部１３４ｃに出力する。書込みコマンドは、合成画像の画像データと、画像データに対応した画素座標を含んでいる。コマンド生成部１３４ａは、合成処理部１３３から受け取った情報と、出力画像のプロファイル情報１３８ｃとを照合し、合成画像の全ての画素に対応する合成画像データを処理したか否かを判定する。

送出バッファ１３４ｂは、合成処理部１３３から合成画像を受け取り、バッファリングするとともに、コマンド発行部１３４ｃに合成画像の画像データと、残存画素数に関する情報とを出力する。

コマンド発行部１３４ｃは、コマンド生成部１３４ａが生成した書込みコマンドを受け取るとともに、送出バッファ１３４ｂが出力した合成画像の画像データと、残存画素数に関する情報とを受け取る。そして、コマンド発行部１３４ｃは、メモリコントローラ１２０に対して書込みコマンドと合成画像の画像データとをそれぞれ出力する。

図１に戻り説明を続ける。合成処理部１３３は、リード部１３２が読み取った複数の画像データを受け取り、受け取った複数の画像データを合成して合成画像を生成する機能を主に有している。合成処理部１３３は、リード部１３２、ライト部１３４、レジスタ部１３１と接続している。合成処理部１３３は、リード部１３２が読み取った複数の画像データを受け取る。本実施例において、複数の画像データとは、例えば、地図データである親画像及び、親画像に合成するアイコン等の子画像の画像データである。合成処理部１３３は、レジスタ部１３１の情報を参照し、複数の画像をどのように合成するかを決定しながら処理をおこなう。複数の画像を合成する方法は従来技術であるため、ここでは説明を省略する。合成処理部１３３は、生成した合成画像データ及び合成画像に対応する画素座標を、ライト部１３４に出力する。

起動管理部１３５は、リード部１３２及びライト部１３４の起動を管理する。リード部１３２及びライト部１３４を起動するに際し、起動管理部１３５は、レジスタ部１３１からリード部１３２及びライト部１３４の起動トリガとなる起動レジスタ値を検出する。起動管理部１３５は、検出した起動レジスタ値に応じて、リード部１３２及びライト部１３４に対して起動を指示する。

第２画像処理部１４０は、第１画像処理部１３０と同様の機能及び構成を有する。具体的には、第２画像処理部１４０は、レジスタ部１４１、リード部１４２、合成処理部１４３、ライト部１４４、起動管理部１４５を有している。各構成の機能は、第１画像処理部１３０のそれぞれ対応する構成と同様である。

ＣＰＵ１６０は、半導体装置１００の中央演算装置である。ＣＰＵ１６０は、複数のリード部のうち一のリード部が画像データを読み取る場合に読取りを開始する論理アドレスである読取開始論理アドレスを決定する。

また、ＣＰＵ１６０は、メモリコントローラ１２０を介して、画像データのプロファイル情報を読み取る。ＣＰＵ１６０は、読み取った画像データのプロファイル情報を、第１画像処理部１３０が有するレジスタ部１３１に書き込む。同様に、ＣＰＵ１６０は、読み取った画像データのプロファイル情報を、第２画像処理部１４０が有するレジスタ部１４１に書き込む。

また、ＣＰＵ１６０は、第１画像処理部１３０が画像データを読み取る際のアクセス開始バンク番号を決定し、決定したアクセス開始バンク番号を、レジスタ部１３１のアクセス方法レジスタ１３６に書き込む。第１画像処理部１３０のアクセス開始バンク番号を決定するに際し、ＣＰＵ１６０は、第２画像処理部１４０のレジスタ部１４１に含まれるアクセス方法レジスタ１４６に記録されているアクセス中バンク番号を参照する。

ＣＰＵ１６０は、第１画像処理部１３０と第２画像処理部１４０とがバンク競合を発生させないように、アクセス開始バンク番号を決定する。すなわち、ＣＰＵ１６０は、第２画像処理部がアクセスしているバンク番号とは異なるバンク番号を、第１画像処理部１３０のアクセス開始バンク番号として決定する。同様に、ＣＰＵ１６０は、第２画像処理部１４０が画像データを読み込む際のアクセス開始バンク番号を決定し、決定したアクセス開始バンク番号を、レジスタ部１４１のアクセス方法レジスタ１４６に書き込む。ＣＰＵ１６０は、かかるアクセス開始バンク番号をアクセス方法レジスタ１４６に書き込むことにより、第１画像処理部１３０に対してアクセス方法を指示している。ＣＰＵ１６０は、上述したように、アクセス方法を管理する機能を含んでいるということができる。

次に、図５を参照しながら、図１に例示したメモリ１１０のアドレス空間について説明する。図５は、メモリ１１０のアドレス空間を説明するための模式図である。メモリ１１０は、例えばＤＲＡＭ（Dynamic Random Access Memory）等の記憶装置である。本実施の形態において、メモリ１１０は、４つのバンク（ｂａｎｋ０〜ｂａｎｋ３）を有している。また、１つのバンクには、１６ビット（ｒｏｗ０〜ｒｏｗ６５５３５）のロウアドレスを有している。また、１つのロウアドレスに対応する論理アドレスは例えば３２ビットあり、かかる論理アドレスは、上述した１６ビットのロウアドレスと、２ビットのバンクアドレスと、１４ビットのバイトアドレスとを含んでいる。尚、これらのアドレスは、あくまで一例を示したものであり、アドレス空間内の割り当ては設定により変更可能であってもよい。

本実施の形態において開示する例において、任意の親画像データは、それぞれ、メモリ１１０に対してバンク０、ロウ０から記録されるように設定されている。また、半導体装置１００は、メモリ１１０から親画像又は子画像の画像データを読み取る際に、読取り開始論理アドレスの初期値がバンク０、ロウ０に設定されている。尚、メモリ内の物理アドレスと、読取り開始論理アドレスとは、ＣＰＵ１６０によりそれぞれが紐づいて管理されていれば上述した内容でなくともよい。

次に、図６を参照しながら、ＣＰＵ１６０が行う処理について説明する。図６は、実施の形態にかかる画像データ読取り処理を説明するためのフローチャートである。図６は、ＣＰＵ１６０が第１画像処理部１３０に対して画像データの読取りを指示する場合の処理を示している。

まず、ＣＰＵ１６０は、第１画像処理部１３０に入力するためのアクセス開始バンク番号、画像プロファイル情報などをリセットする（ステップＳ１０）。

次に、ＣＰＵ１６０は、第２画像処理部１４０が動作中か否かを判定する（ステップＳ１１）。具体的には、ＣＰＵ１６０は、第２画像処理部１４０の動作レジスタを読み取り、読み取った値から第２画像処理部１４０が動作中であることを判定する。

第２画像処理部１４０が動作中ではない場合、ＣＰＵ１６０は、第２画像処理部１４０が動作中であると判定しない（ステップＳ１１：Ｎｏ）。この場合、メモリ１１０にアクセスするのは第１画像処理部１３０だけであるため、バンク競合は発生しない。したがって、ＣＰＵ１６０は、予め設定された初期値に基づいて、第１画像処理部１３０を起動させる処理を行う（ステップＳ１５）。この場合の初期値とは、例えば、アクセス開始バンク番号は、バンク０である。また、例えば、アクセスを開始するロウ番号は、ロウ０である。

第２画像処理部１４０が動作中の場合、ＣＰＵ１６０は、第２画像処理部１４０が動作中であると判定する（ステップＳ１１：Ｙｅｓ）。この場合、メモリ１１０にアクセスするのは第１画像処理部１３０及び第２画像処理部１４０であるため、バンク競合は発生する可能性がある。

第２画像処理部１４０が動作中であることを判定した場合（ステップＳ１１：Ｙｅｓ）、ＣＰＵ１６０は、第１画像処理部１３０と第２画像処理部１４０のアクセス速度が同じか否かを判定する（ステップＳ１２）。

第１画像処理部１３０と第２画像処理部１４０のアクセス速度が異なる場合、ＣＰＵ１６０は、第１画像処理部１３０と第２画像処理部１４０のアクセス速度が同じと判定しない（ステップＳ１２：Ｎｏ）。この場合、ＣＰＵ１６０は、第１画像処理部１３０のアクセス開始バンク番号を設定しない。そこで、ＣＰＵ１６０は、上述した初期値に基づいて、第１画像処理部１３０を起動させる処理を行う（ステップＳ１５）。

一方、第１画像処理部１３０と第２画像処理部１４０のアクセス速度が同じ場合、ＣＰＵ１６０は、第１画像処理部１３０と第２画像処理部１４０のアクセス速度が同じと判定する（ステップＳ１２：Ｙｅｓ）。この場合、第１画像処理部１３０がアクセスするバンクと、第２画像処理部１４０がアクセスするバンクとが同じになると、バンク競合は発生する。そこで、ＣＰＵ１６０は、第２画像処理部１４０のアクセス中バンク番号を参照する（ステップＳ１３）。より具体的には、ＣＰＵ１６０は、第２画像処理部１４０のレジスタ部１４１が有するアクセス中バンク番号を読み取る。

次に、ＣＰＵ１６０は、第１画像処理部１３０のアクセス中バンク番号を設定する（ステップＳ１４）。具体的には、ＣＰＵ１６０は、ステップＳ１３において読み取った第２画像処理部１４０のアクセス中バンク番号を参照し、これと競合しないバンク番号を決定する。例えば、第２画像処理部１４０のアクセス中バンク番号がバンク０の場合、ＣＰＵ１６０は、第１画像処理部１３０のアクセス開始バンク番号をバンク０ではないものに設定する。第１画像処理部１３０のアクセス開始バンク番号は、例えば、以下の式（１）に基づいて決定されてもよい。

ここで、ＢＡは、第１画像処理部１３０のアクセス開始バンク番号である。ＢＮは、第２画像処理部１４０のアクセス中バンク番号である。ＢＴは、バンク数である。この場合、例えばＢＮ＝３、ＢＴ＝４とすると、ＢＡ＝１となる。

次に、ＣＰＵ１６０は、第１画像処理部１３０を起動する（ステップＳ１５）。この場合、ＣＰＵ１６０は、第１画像処理部１３０を起動した後、レジスタ部１３１のアクセス中バンク番号に、ステップＳ１４において設定された値を書き込む。

尚、図６は、ＣＰＵ１６０が第１画像処理部１３０に対して画像データの読取りを指示する場合の処理を示したが、ＣＰＵ１６０が第２画像処理部１４０に対して画像データの読取りを指示する場合の処理も、上述した処理と同様に行われる。

次に、図７及び図８を参照しながら、第１画像処理部１３０と第２画像処理部１４０がメモリ１１０の画像データを読み取る際の物理アドレスの推移について説明する。

図７は、第２画像処理部１４０が読み取る物理アドレスの推移を示す模式図である。図７は、メモリ１１０の物理アドレスを模式的に示している。図７において、画像データを記憶する１ロウ分のメモリは矩形状に示されており、同一のバンク番号が縦に配置され、同一のロウ番号が横に配置されている。メモリ１１０は４つのバンク番号（ｂａｎｋ０〜ｂａｎｋ３）を有している。したがって、矩形状のメモリは横に４列配置されている。また、メモリ１１０は６５５３６個のロウ番号（ｒｏｗ０〜ｒｏｗ６５５３５）を有している。したがって、矩形状に示した１ロウ分のメモリは縦に６５５３６行配置されている。尚、ここに示したバンク番号及びロウ番号は説明のため便宜上付与した番号である。

図７に示した例において、第２画像処理部１４０は、バンク番号ごとに画像データを読み取る。つまり、第２画像処理部１４０のリード部１４２は、読取開始論理アドレスを指示された場合、読取開始論理アドレスに対応したバンク番号に記憶されている画像データを読み取る。そして、リード部１４２は、次のバンク番号に記憶されている画像データを読み取る動作を順次行う。具体的には、リード部１４２は、予め設定された初期値に基づいて、画像データの読取りを開始する。予め設定された初期値は、例えば、バンク０、ロウ０である。そして、リード部１４２は、バンク０の全てのロウに記憶された画像データを順次読み取る。このように、第２画像処理部１４０は、バンク番号ごとに画像データを読み取る。そのため、第２画像処理部１４０が読み取る画像データのロウ座標の順序と、図３を参照しながら説明した画像データのラスタ方向のロウ座標の順序とは異なる。

リード部１４２は、バンク０の画像データを全て読み取ると、バンク番号をインクリメントし、バンク１の画像データを読み取る。リード部１４２は、このような処理を順次行い、バンク３の画像データを全て読み取る。リード部は、全てのバンクに対して画像データを順次読取り、処理を完了させる。図７において、実線の矢印は、各メモリにおけるリード部１４２の読取り処理を示している。また、破線の矢印は、読取り処理を移行する際の流れを示している。図７において、リード部１４２が読取りを開始したメモリは、メモリ１１６である。そして、リード部１４２が読取りを最後に行ったメモリは、メモリ１１７である。

次に、図８を参照しながら、第１画像処理部１３０が読み取る物理アドレスの推移を説明する。図８は、第１画像処理部１３０が読み取る物理アドレスの推移を示す模式図である。図８に示した模式図は、図７において説明したものと同じメモリ構成を示したものである。第１画像処理部１３０は、第２画像処理部と同様に、バンク番号ごとに画像データを読み取る。ただし、第１画像処理部１３０は、ＣＰＵ１６０によりアクセス開始バンク番号が指示されている。

ＣＰＵ１６０は、例えば、第２画像処理部１４０のアクセス中バンク番号をバンク０と読み取る。この場合、ＣＰＵ１６０は、第１画像処理部１３０のアクセス中バンク番号を、例えば、バンク２と設定する。第１画像処理部１３０のリード部１３２は、レジスタ部１３１のアクセス方法レジスタ１３６に記憶されたアクセス開始バンク番号を読取り、バンク２から画像データの読取を開始する。尚、本実施の形態では、読取開始するロウ番号は、初期値であるロウ番号と同じロウ０である。すなわち、第１画像処理部１３０は、バンク２、ロウ０のメモリ１１８から画像データの読取を開始する。

第１画像処理部１３０は、バンク２の画像データを全て読み取ると、バンク番号をインクリメントし、バンク３の画像データを読み取る。そして、メモリ１１７の画像データを読み取り終えると、第１画像処理部１３０は、バンク０、ロウ０のメモリ１１６の画像データの読取りを開始する。図８において、メモリ１１７からメモリ１１６への移行は、一点鎖線の矢印により示されている。第１画像処理部１３０は、このように順次バンク番号ごとに画像データの読取りを行い、バンク１、ロウ６５５３５のメモリ１１９まで読み取りを行う。

次に、図９を参照しながら、第１画像処理部１３０及び第２画像処理部１４０のアクセス状態を説明する。図９は、第１画像処理部１３０及び第２画像処理部１４０のアクセス状態を説明するための図である。図９において、横軸は時間を示している。つまり、図９は、第１画像処理部１３０及び第２画像処理部１４０が、どの物理アドレスにアクセスしているかを例示している。

時刻ｔ０から時刻ｔ１にかけて、第１画像処理部１３０は、バンク０、ロウ０のメモリにおいて、画像１の画像データにアクセスしている。一方、第２画像処理部１４０は、バンク２、ロウ１６２００のメモリにおいて、画像１の画像データにアクセスしている。時刻ｔ１から時刻ｔ２にかけて、第１画像処理部１３０は、バンク０、ロウ８１００のメモリにおいて、画像２の画像データにアクセスしている。一方、第２画像処理部１４０は、バンク２、ロウ２４３００のメモリにおいて、画像２の画像データにアクセスしている。

このように、第１画像処理部１３０と、第２画像処理部１４０とは、同じ処理速度により、異なるバンク番号の画像データにそれぞれアクセスしている。また、第１画像処理部１３０及び第２画像処理部１４０は、画像１の画像データと、画像２の画像データとに交互にアクセスし、それぞれの画像データを読み取っている。この場合、例えば、時刻ｔ０から時刻ｔ１にかけて第１画像処理部１３０が読み取る画像１の画像データの画素座標と、時刻ｔ１から時刻ｔ２にかけて第１画像処理部１３０が読み取る画像２の画像データの画素座標とは対応している。このように画像データを読み取ることにより、半導体装置１００は、親画像と子画像のそれぞれ対応する画像データを順次読み取ることができる。

第１画像処理部１３０は、時刻ｔ０から時刻ｔ３にかけてバンク０に記憶されている画像１及び画像２の画像データをそれぞれ読み取る。そして、時刻ｔ３以降は、バンク番号をインクリメントし、バンク１の画像データを順次読み取る。同時に、第２画像処理部１４０は、時刻ｔ０から時刻ｔ３にかけてバンク２に記憶されている画像１及び画像２の画像データをそれぞれ読み取る。そして、時刻ｔ３以降は、バンク番号をインクリメントし、バンク３の画像データを順次読み取る。このように、半導体装置１００において、第１画像処理部１３０と第２画像処理部１４０とは、バンク競合を回避しながらそれぞれ複数の画像データを読み取る。

以上に説明した構成により、実施の形態１は、処理の遅延を抑制する半導体装置を提供することができる。

なお、画像データの合成処理を例として説明を行ったが、処理はこの例に限られない。複数の処理系が複数のバンクに跨って記憶されているデータを読み取るような処理であれば同様の効果を得ることができる。例えば、画像からノイズを除去するノイズ除去処理や、画像のインターレースとプログレッシブの変換処理なども同様の効果を得ることができる。また、読み取られるデータも画像データに限られない。複数のバンクに跨って記憶されているデータであって、読み取られるバンクの順番に制限がないデータであれば同様の効果を得ることができる。これらは以降に説明する他の実施の形態及びその変形例においても同様である。

＜実施の形態１の変形例＞
次に、図１０を参照しながら実施の形態１の変形例について説明する。図１０は、実施の形態１の変形例にかかる半導体装置のブロック図である。図１０に示す実施の形態１の変形例にかかる半導体装置２００は、図１に示す実施の形態にかかる半導体装置１００とは、アクセス方法を指示する構成が異なる。

半導体装置２００は、主な構成として、メモリコントローラ１２０、第１画像処理部２３０、第２画像処理部２４０、アクセス方法指示部２５０、及びＣＰＵ１６０を有している。

第１画像処理部２３０は、レジスタ部１３１、リード部１３２、合成処理部１３３、及びライト部１３４を有している。第１画像処理部２３０は、起動管理部１３５に代えて、アクセス方法指示部２５０に接続している。第２画像処理部２４０は、レジスタ部１４１、リード部１４２、合成処理部１４３、及びライト部１４４を有している。第２画像処理部２４０は、起動管理部１４５に代えて、アクセス方法指示部２５０に接続している。

アクセス方法指示部２５０は、第１画像処理部２３０及び第２画像処理部２４０に、バンク競合が発生しないように、メモリ１１０に対するアクセス方法を指示する。具体的には、アクセス方法指示部２５０は、メモリコントローラ１２０が有するメモリ構成情報記憶部１２１に接続し、メモリ構成情報を読み取る。また、アクセス方法指示部２５０は、第１画像処理部２３０が有するレジスタ部１３１に接続し、第１画像処理部２３０が処理する画像データのプロファイル情報を読み取る。同様に、アクセス方法指示部２５０は、第２画像処理部２４０が有するレジスタ部１４１に接続し、第２画像処理部２４０が処理する画像データのプロファイル情報を読み取る。

また、アクセス方法指示部２５０は、第１画像処理部２３０及び第２画像処理部２４０の動作状況を監視する。すなわち、アクセス方法指示部２５０は、第１画像処理部２３０及び第２画像処理部２４０が動作中であるか否か、及び、それぞれがアクセス中のバンク番号を監視する。

さらに、アクセス方法指示部２５０は、第１画像処理部２３０及び第２画像処理部２４０に対して、それぞれの読取開始論理アドレスを決定し、決定した読取開始論理アドレスをそれぞれに出力する。

つまり、アクセス方法指示部２５０は、リード部１３２及びリード部１４２のアクセス方法を管理する機能を有している。すなわち、アクセス方法指示部２５０は、メモリ構成情報と各リード部の動作状況とに応じて読取り開始バンク番号を決定し、決定した読取り開始バンク番号をそれぞれのリード部に指示する。

このような構成を採用することにより、実施の形態１の変形例は、処理の遅延を抑制する半導体装置を提供することができる。

尚、実施の形態１の変形例はこれに限らない。例えば、実施の形態１にかかる半導体装置は、画像処理部を３つ以上有していてもよい。また、実施の形態１にかかる半導体装置は、１つのアクセス方法指示部を有し、さらに各画像処理部が起動管理部を有していてもよい。この場合、アクセス方法指示部は、例えば、複数の画像処理部に接続し、各画像処理部の動作状況を監視するとともに、各画像処理部に対してアクセス競合しないように読取り開始バンク番号を出力する。

＜実施の形態２＞
次に、図１１を参照しながら実施の形態２について説明する。図１１は、実施の形態２にかかる半導体装置のブロック図である。図１１に示す実施の形態２にかかる半導体装置３００は、図１０に示す実施の形態１にかかる半導体装置とは、表示インタフェイスを有する点において異なる。また、半導体装置３００は、第１画像処理部３３０が起動管理部３３５を有し、第２画像処理部３４０が起動管理部３４５を有している。

半導体装置３００は、主な構成として、メモリコントローラ１２０、ＣＰＵ１６０、第１画像処理部３３０、第２画像処理部３４０、アクセス方法指示部３５０、及び表示インタフェイス部３８０を有している。

第１画像処理部３３０は、表示インタフェイス部３８０と接続している点において、実施の形態１にかかる第１画像処理部と異なる。第１画像処理部３３０は、合成処理した合成画像を、メモリ１１０に書き込む機能に加えて、表示インタフェイス部３８０に出力する機能を有している。すなわち、第１画像処理部３３０は、合成画像の出力先を選択するスイッチ（不図示）を少なくとも有している。これにより、第１画像処理部３３０は、合成画像を表示インタフェイス部３８０に出力するか、ライト部３３４に出力するかを選択する。

また、第１画像処理部３３０は、起動管理部３３５を有している。起動管理部３３５は、リード部３３２及びライト部３３４の起動を管理する。リード部３３２及びライト部３３４を起動するに際し、起動管理部３３５は、レジスタ部３３１からリード部３３２及びライト部３３４の起動トリガとなる起動レジスタ値を読み取る。起動管理部３３５は、読み取った起動レジスタ値に応じて、リード部３３２及びライト部３３４に対して起動を指示する。

アクセス方法指示部３５０は、第１画像処理部３３０が有する所定のレジスタを読取り、合成画像の出力先を検知する。アクセス方法指示部３５０は、検知した出力先に応じて、リード部３３２のアクセス方法を決定する。

アクセス方法指示部３５０は、例えば２つのアクセス方法を決定することが出来る。第１のアクセス方法は、実施の形態１において説明した方法である。すなわち、第１アクセス方法は、読取りを開始する論理アドレスに含まれるバンク番号の画像データを読み取り、バンク番号の画像データを読み取り終えた後に、次のバンク番号の画像データを読み取る動作を順次行う。そして、第２アクセス方法は、読取りを開始する論理アドレスからラスタ方向に沿って画像データを読み取る動作を順次行う。すなわち、図３において説明したように、ラスタ方向に沿って画像データを読み取る第２アクセス方法は、１ロウ分の画像データを読み取ると、バンク番号をインクリメントする。そして、所定のロウ番号の全てのバンク番号の画像データを読み取ると、第２アクセス方法は、ロウ番号をインクリメントする。アクセス方法指示部３５０は、これらのアクセス方法のうちいずれか一のアクセス方法を、リード部に対して指示する。

具体的には、合成画像の出力先がライト部３３４の場合、アクセス方法指示部３５０は、リード部３３２に対して、第１アクセス方法によりメモリ１１０にアクセスすることを指示する。すなわち、アクセス方法指示部３５０は、メモリ構成情報記憶部１２１から受け取ったメモリ構成情報と第２画像処理部３４０の動作状況とに応じて読取り開始バンク番号を決定する。そして、アクセス方法指示部３５０は、決定した読取り開始バンク番号をリード部３３２に指示する。

一方、合成画像の出力先が表示インタフェイス部３８０の場合、アクセス方法指示部３５０は、リード部３３２に対して、第１アクセス方法を指示しない。アクセス方法指示部３５０が第１アクセス方法を指示しないことにより、リード部３３２は、表示インタフェイス部３８０に接続された表示部の表示方法に対応した順序により画像データを読み取る。表示部の表示方法に対応した順序とは、例えば、画像のラスタデータの配列順序にしたがって行うアクセスである。すなわち、リード部３３２は、第２アクセス方法によるアクセスを行う。

このように、半導体装置３００は、画像データを表示部に出力するための表示インタフェイス部３８０と、メモリ１１０に画像データを書き込むライト部３３４とを有している。そして、アクセス方法指示部３５０は、リード部３３２が読み取った画像データの出力先が表示インタフェイス部３８０かライト部３３４かに応じてアクセス方法を選択する。

合成画像の出力先を選択する構成の例を以下に説明する。まず、ＣＰＵ１６０は、合成画像の出力先を第１画像処理部３３０が有する所定のレジスタに記録する。起動管理部３３５は、第１画像処理部３３０を起動させる際に、所定のレジスタの値から、合成画像の出力先を検知する。起動管理部３３５は、合成画像の出力が表示インタフェイス部３８０の場合、所定の要求信号パルスをアクセス方法指示部３５０に出力する。アクセス方法指示部３５０は、起動管理部３３５から所定の要求信号を受けると、これに応じて、リード部３３２に対するアクセス開始バンク番号の指示を停止する。

合成画像の出力先を選択する構成の別の例を以下に説明する。
まず、ＣＰＵ１６０は、合成画像の出力先を第１画像処理部３３０が有する所定のレジスタに記録する。アクセス方法指示部３５０は、第１画像処理部３３０が有する所定のレジスタを読み取り、合成画像の出力先を検知する。アクセス方法指示部３５０は、検知した出力先に応じて、リード部３３２に対して第１アクセス方法の指示を行うか否かを判定する。

上述したアクセス方法指示部３５０の機能は、次のように説明することもできる。アクセス方法指示部３５０は、リード部３３２が読み取った画像データの出力先が、ライト部３３４の場合は、第１アクセス方法を決定する。また、アクセス方法指示部３５０は、リード部３３２が読み取った画像データの出力先が、表示インタフェイス部３８０の場合は、第２アクセス方法を決定する。

一方、アクセス方法指示部３５０は、第２画像処理部３４０のリード部３４２に対してアクセス方法を指示する場合は、第１画像処理部のリード部３３２が行っているアクセス方法を参照する。そして、アクセス方法指示部３５０は、リード部３３２が行っているアクセス方法に応じて、リード部３４２のアクセス方法を決定する。

第１画像処理部３３０が生成する合成画像データの出力先がライト部３３４の場合、実施の形態２にかかる半導体装置３００は、実施の形態１と同様に、第１アクセス方法により読取処理を行う。そのため、この場合、半導体装置３００は、画像データを読み取る際のバンク競合が回避される。

第１画像処理部３３０が生成する合成画像データの出力先が表示インタフェイス部３８０の場合、実施の形態２にかかる半導体装置３００は、実施の形態１において説明した構成と異なる。この場合、第１画像処理部３３０は、画像のラスタデータの配列順序にしたがって画像データにアクセスする第２アクセス方法により読取り処理を行う。一方、第２画像処理部３４０は、読取開始論理アドレスに含まれるバンク番号に記憶されている画像データを読み取る第１アクセス方法により読取り処理を行う。

このように、第１画像処理部３３０が第２アクセス方法による処理を行い、第２画像処理部３４０が第１アクセス方法による処理を行う場合、第１画像処理部３３０がメモリ１１０に対して行うアクセスと、第２画像処理部３４０がメモリ１１０に対して行うアクセスは、一定の確率で互いに競合する。具体的には、メモリ１１０の論理アドレスがバンクを４つ有している場合、バンク競合は、４分の１すなわち２５パーセントの確率で発生する可能性がある。しかし、この場合、バンク競合が発生する確率は予測可能である。そのため、予測されるバンク競合の範囲内において処理速度の遅延を抑えることが出来る。

また、この場合の第２画像処理部３４０のアクセスするバンクごとのアクセス方法は、画像データのライン方向に近い。そのため、第１画像処理部３３０が行うラスタ方向に沿ったアクセス方法とは、直行に近い関係を有している。したがって、バンク競合が発生しても短時間にバンク競合が解消される。

以上に説明したように、実施の形態２によれば、処理の遅延を抑制する半導体装置を提供することができる。

＜実施の形態３＞
次に、図１２を参照しながら実施の形態３について説明する。図１２は、実施の形態３にかかる半導体装置のブロック図である。図１２に示す実施の形態３にかかる半導体装置４００は、図１に示す実施の形態１にかかる半導体装置１００とは、起動管理部の構成が異なる。実施の形態３にかかる半導体装置４００は、複数の画像処理部がそれぞれ読み取る画像データの画像プロファイルを比較する機能を有している。また、実施の形態３にかかる半導体装置４００は、起動管理部が指示するアクセス方法が、実施の形態１とは異なる。

半導体装置４００は、主な構成として、メモリコントローラ１２０、ＣＰＵ１６０、第１画像処理部４３０、及び第２画像処理部４４０を有している。

第１画像処理部４３０は、レジスタ部４３１、リード部４３２、合成処理部４３３、ライト部４３４、及び起動管理部４３５を有している。また、第２画像処理部４４０は、レジスタ部４４１、リード部４４２、合成処理部４４３、ライト部４４４、及び起動管理部４４５を有している。

リード部４３２は、ロウ座標を逐次生成する処理と、ロウ座標を画素座標に変換する処理とを行わない点において、実施の形態１と異なる。つまり、リード部４３２は、ロウ座標生成部と、画素座標変換部とを有していない。

起動管理部４３５は、レジスタ部４３１に記憶された情報を検知し、リード部４３２及びライト部４３４の起動を指示する。また、起動管理部４３５は、レジスタ部４３１に記憶された情報を検知し、リード部４３２に対して第３アクセス方法を指示する。起動管理部４４５も、起動管理部４３５と同様の構成を有している。

また、起動管理部４３５と、起動管理部４４５とは、互いに接続している。起動管理部４３５は、レジスタ部４３１から第１画像処理部４３０が読み取る画像データのプロファイル情報に含まれるブロックサイズに関する情報を受け取る。また、起動管理部４４５は、レジスタ部４４１から第２画像処理部４４０が読み取る画像データのプロファイル情報に含まれるブロックサイズに関する情報を受け取る。ブロックサイズとは、画像処理部が１度に読み取る画像データのサイズであって、例えば、ロウサイズにバンク数を乗じたもの、又は画像１ラインのバイト数、等である。

例えば、第１画像処理部４３０が画像データの読取りを開始するに際し、起動管理部４３５は、起動管理部４４５から第２画像処理部４４０が読み取っている画像のプロファイル情報を受け取る。そして、起動管理部４３５は、第２画像処理部４４０が読み取っている画像のプロファイル情報と、第１画像処理部４３０が読み取ろうとしている画像のプロファイル情報とを比較する。比較した結果、ブロックサイズが互いに異なり、バンク競合が発生する確率が予め設定された値より小さい場合、起動管理部４３５は、リード部４３２に対して第３アクセス方法の指示を行わない。ここで、第３アクセス方法の指示を行わないというのは、予め設定された初期値に基づくアクセス方法を採用するということである。予め設定された初期値に基づくアクセス方法とは、例えば、画像のラスタデータの配列に沿って画像データにアクセスすることである。すなわち、この場合、リード部４３２は、第２アクセス方法によるアクセスを行う。

一方、第２画像処理部４４０が読み取っている画像のプロファイル情報と、第１画像処理部４３０が読み取ろうとしている画像のプロファイル情報とが共通するブロックサイズを有し、バンク競合が発生する確率が予め設定された値を超える場合、起動管理部４３５は、リード部４３２に対して第３アクセス方法を指示する。

起動管理部４３５がリード部４３２に対して指示する第３アクセス方法について、図面を参照しながら説明する。まず、図１３は、第２画像処理部４４０が第２アクセス方法により画像データを読み取る際の論理アドレスの推移を示す模式図である。上述のように、第２アクセス方法は、画像のラスタデータの配列に沿ってアクセスする方法である。図１３は、図７と同様に、メモリ１１０の内部を模式的に示している。

図１３に示した例において、ブロックサイズは、図１３に示す横一行分（１ロウ×４バンク）のデータである。第２画像処理部４４０は、１度の読取り処理に、ブロック内のバンク番号をインクリメントさせながら画像データを読み取る。図１３において、実線矢印は、リード部４４２のアクセス順序を示している。また、破線矢印は、リード部４４２のアクセスが移行する論理アドレスを示している。

第２画像処理部４４０のリード部４４２は、読取開始論理アドレスを指示された場合、読取開始論理アドレスに含まれるロウ番号に記憶されている画像データを読み取る。そして、リード部４４２は、同一のロウ番号に記憶されている次のバンク番号の画像データを読み取る。そして、同一のロウ番号に記憶されている全てのバンク番号の画像データを、バンク番号をインクリメントさせながら読み取る。リード部４４２は、同一のロウ番号に記憶されている画像データの読取りが完了すると、次のロウ番号に移行し、かかるロウ番号において同様に画像データを読み取る。

図１３の例においては、リード部４４２は、バンク０、ロウ０のメモリ４１１から読取を開始する。そして、リード部４４２は、バンク０、ロウ０のメモリに記憶されている画像データの読取りを完了すると、バンク番号をインクリメントし、バンク１、ロウ０のメモリに記憶されている画像データの読取りを行う。リード部４４２は、バンク３、ロウ０の画像データの読取りを完了すると、ロウ番号１に移行し、バンク０、ロウ１のメモリに記憶されている画像データの読取りを行う。リード部４４２は、このようにして順次画像データの読取りを行い、最後にバンク３、ロウ６５５３５のメモリ４１２に記憶されている画像データの読取りを行う。

次に、図１４を参照しながら、第１画像処理部４３０が読み取る論理アドレスの推移について説明する。図１４は、第１画像処理部４３０が第３アクセス方法により画像データを読み取る際の論理アドレスの推移を示す模式図である。図１４に示した例において、ブロックサイズは、図１４に示す横一行分のデータ（１ロウ×４バンク）である。第１画像処理部４３０は、１度の読取り処理に、ブロック内のバンク番号をデクリメントさせながら画像データを読み取る。

第１画像処理部４３０のリード部４３２は、読取開始論理アドレスを指示された場合、読取開始論理アドレスに含まれるロウ番号に記憶されている画像データを読み取る。そして、リード部４３２は、同一のロウ番号に記憶されている次のバンク番号の画像データを読み取る。そして、同一のロウ番号に記憶されている全てのバンク番号の画像データを、バンク番号をデクリメントさせながら読み取る。リード部４３２は、同一のロウ番号に記憶されている画像データの読取りが完了すると、次のロウ番号に移行し、かかるロウ番号において同様に画像データを読み取る。

図１４の例においては、リード部４３２は、バンク３、ロウ０のメモリ４１３から読取を開始する。そして、リード部４３２は、バンク３、ロウ０のメモリに記憶されている画像データの読取りを完了すると、バンク番号をデクリメントし、バンク２、ロウ０のメモリに記憶されている画像データの読取りを行う。リード部４３２は、バンク０、ロウ０の画像データの読取りを完了すると、ロウ番号１に移行し、バンク３、ロウ１のメモリに記憶されている画像データの読取りを行う。リード部４３２は、このようにして順次画像データの読取りを行い、最後にバンク０、ロウ６５５３５のメモリ４１４に記憶されている画像データの読取りを行う。

次に、図１５を参照しながら、第１画像処理部４３０及び第２画像処理部４４０のアクセス状態を説明する。図１５は、第１画像処理部４３０及び第２画像処理部４４０のアクセス状態を説明するための図である。図１５において、横軸は時間を示している。つまり、図１５は、第１画像処理部４３０及び第２画像処理部４４０が、どの論理アドレスにアクセスしているかを例示している。

時刻ｔ０から時刻ｔ１にかけて、第１画像処理部４３０は、バンク０、ロウ０にアクセスしている。一方第２画像処理部４４０は、バンク３、ロウ０にアクセスしている。次に、時刻ｔ１から時刻ｔ２にかけて、第１画像処理部４３０は、バンク１、ロウ０にアクセスしている。一方第２画像処理部４４０は、バンク２、ロウ０にアクセスしている。

時刻ｔ０から時刻ｔ４にかけて、第１画像処理部４３０はロウ０の画像データを、バンク番号をインクリメントさせながらアクセスしている。時刻ｔ０から時刻ｔ４にかけて、第２画像処理部４４０はロウ０の画像データを、バンク番号をデクリメントさせながらアクセスしている。その結果、同一のロウ番号にアクセスしている第１画像処理部４３０と第２画像処理部４４０とは、バンク競合が発生していない。同様に、時刻ｔ４から後は、ロウ番号ｎにおいて第１画像処理部４３０と第２画像処理部４４０とは、バンク競合を回避しながらアクセスする。

このような構成を採用することにより、共通するプロファイル情報を有する画像データに対して複数のリード部が読取アクセスを行う場合に、バンク競合を回避しながらアクセスすることが出来る。以上に説明したように、実施の形態３によれば、処理の遅延を抑制する半導体装置を提供することができる。

＜実施の形態４＞
次に、図１６を参照しながら実施の形態４について説明する。図１６は、実施の形態４にかかる画像処理システムのブロック図である。図１６に示す実施の形態４にかかる画像処理システム６００は、上述した実施の形態１から実施の形態３にかかる半導体装置のうちいずれかの半導体装置が含まれる、画像処理システムである。画像処理システム６００は、複数のカメラ、複数のテレビチューナ、及び複数の表示部を備えている。画像処理システム６００は、メモリに記憶した複数の画像を、半導体装置が有する複数の画像処理部により並列に合成処理を行う。

画像処理システム６００は、メモリ５１０、半導体装置５００、第１カメラ６０１、第１テレビチューナ６０２、第１表示部６０３、第２カメラ６０４、第２テレビチューナ６０５、第２表示部６０６、等を備えている。

第１カメラ６０１、第１テレビチューナ６０２、第２カメラ６０４、第２テレビチューナ６０５は、画像をそれぞれ生成する装置である。第１カメラ６０１、第１テレビチューナ６０２、第２カメラ６０４、第２テレビチューナ６０５は、それぞれ生成した画像を、半導体装置５００に出力する。

半導体装置５００は、メモリ５１０に接続しているメモリコントローラ５２０、ＣＰＵ５６０、第１画像処理部５３０、第２画像処理部５４０、アクセス方法指示部５５０等を有している。また、半導体装置５００は、第１カメラ入力インタフェイス５０１、第１チューナインタフェイス５０２、第１表示インタフェイス５０３、第２カメラ入力インタフェイス５０４、第２チューナインタフェイス５０５、及び第２表示インタフェイス５０６等を有している。

例えば、画像処理システム６００は、第１カメラ６０１、第１テレビチューナ６０２、及び第２カメラ６０４からそれぞれ入力された画像をメモリ５１０に記憶する。そして、半導体装置５００は、メモリ５１０に記憶されたこれらの画像と、メモリ５１０が予め記憶しているアイコンデータとを合成する。このとき、例えば、第１画像処理部５３０は、第１カメラ６０１から取得した画像データと、第１テレビチューナ６０２から取得した画像データと、メモリ５１０が記憶しているアイコンＡとを合成する。同時に、第２画像処理部５４０は、第１カメラ６０１から取得した画像データと、第２テレビチューナ６０５から取得した画像データと、メモリ５１０が記憶しているアイコンＢとを合成する。

このようなシステムにおいて、上述の実施の形態において説明した半導体装置を用いることにより、このような構成を採用することにより、バンク競合を回避しながらメモリ５１０にアクセスすることが出来る。これにより、実施の形態５によれば、処理の遅延を抑制する画像処理システムを提供することができる。

以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。

上記実施の形態の一部または全部は、以下の付記のようにも記載され得るが、以下には限られない

（付記１）
複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部と、
前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定し、決定した前記読取り開始バンク番号を前記一のリード部に指示するアクセス方法管理部と、
を備えた半導体装置。

（付記２）
前記アクセス方法管理部は、前記一のリード部を除くリード部がアクセスしている前記バンク番号とは異なるバンク番号を前記読取り開始バンク番号として決定する、
付記１に記載の半導体装置。

（付記３）
前記メモリのメモリ構成情報と前記データの読取り開始論理アドレスとを記憶したメモリ構成情報記憶部をさらに有し、
前記リード部は、前記読取り開始バンク番号と、前記メモリ構成情報と、前記読取り開始論理アドレスと、に応じて、前記メモリへアクセスする論理アドレスを決定する、
付記２に記載の半導体装置。

（付記４）
前記リード部は、前記読取り開始バンク番号を指示された場合、前記メモリの内、前記読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記読取り開始バンク番号のバンク内に記憶されている前記データを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る動作を順次行う、
付記３に記載の半導体装置。

（付記５）
前記データは画像データであって、
前記アクセス方法管理部は、
読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記バンク番号のバンク内に記憶されている前記データを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る動作を順次行う、第１アクセス方法と、
読取りを開始する前記データから画像のラスタ方向に沿って読取り動作を順次行う、第２アクセス方法と、
のうちいずれか一のアクセス方法を、前記リード部に対してさらに指示する、
付記１の半導体装置。

（付記６）
前記データを表示部に出力するための表示インタフェイス部と、
前記メモリに前記データを書き込むライト部と、を更に有し、
前記アクセス方法管理部は、前記一のリード部が読み取ったデータの出力先が前記表示インタフェイス部か前記ライト部かに応じて前記アクセス方法を選択する、
付記５に記載の半導体装置。

（付記７）
前記アクセス方法管理部は、
前記一のリード部が読み取ったデータの出力先が、前記ライト部の場合は、前記第１アクセス方法を決定し、
前記一のリード部が読み取ったデータの出力先が、前記表示インタフェイス部の場合は、前記第２アクセス方法を決定する、
付記６に記載の半導体装置。

（付記８）
前記アクセス方法管理部は、
前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記メモリに対するアクセス方法に応じて、前記一のリード部に対する前記アクセス方法を決定する、
付記５に記載の半導体装置。

（付記９）
前記アクセス方法管理部は、
前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記アクセス方法が前記第２アクセス方法を含む場合は、前記一のリード部に対して、前記第１アクセス方法を決定する、
付記５に記載の半導体装置。

（付記１０）
前記複数のリード部は第１のリード部と第２のリード部であり、
前記アクセス方法管理部は、第１のリード部が前記バンク番号をインクリメントさせながら前記データを読み取り、前記第２のリード部に対して、前記バンク番号をデクリメントさせながら前記データを読み取ることをさらに指示する、
付記３に記載の半導体装置。

（付記１１）
前記データを生成するデータ生成装置と、
前記データが記憶される前記メモリと、
付記１に記載の半導体装置と、
を備える、データ処理システム。

（付記１２）
複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部を用意し、
前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定し、
決定した前記読取り開始バンク番号を前記一のリード部に指示する、
データ読取り方法。

（付記１３）
前記読取り開始バンク番号を決定する処理は、
前記一のリード部を除くリード部がアクセスしている前記バンク番号とは異なるバンク番号を前記読取り開始バンク番号として決定する、
付記１２に記載のデータ読取り方法。

（付記１４）
前記メモリのメモリ構成情報と前記データの読取り開始論理アドレスとをさらに記憶し、
前記読取り開始バンク番号と、前記メモリ構成情報と、前記読取り開始論理アドレスと、に応じて、前記メモリへアクセスする論理アドレスを決定する、
付記１３に記載のデータ読取り方法。

（付記１５）
前記リード部は、前記読取り開始バンク番号を指示された場合、前記読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記読取り開始バンク番号のバンク内に記憶されているデータを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る処理を順次行う、
付記１４に記載のデータ読取り方法。

（付記１６）
前記データは画像データであって、
読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記バンク番号のバンク内に記憶されている前記データを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る処理を順次行う、第１アクセス方法と、
読取りを開始する前記データから画像のラスタ方向に沿って読取り処理を順次行う、第２アクセス方法と、
のうちいずれか一のアクセス方法を、前記リード部に対して指示する、
付記１２に記載のデータ読取り方法。

（付記１７）
前記リード部は、前記データを表示インタフェイス部に出力する場合と、前記メモリに前記データを書き込むライト部に出力する場合と、があり、
前記アクセス方法は、前記データの出力先が前記表示インタフェイス部か前記ライト部かに応じて決定される、
付記１６に記載のデータ読取り方法。

（付記１８）
前記リード部に対して指示するアクセス方法は、
前記一のリード部が読み取ったデータの出力先が、前記ライト部の場合は、前記第１アクセス方法であり、
前記一のリード部が読み取ったデータの出力先が、前記表示インタフェイス部の場合は、前記第２アクセス方法である、
付記１７に記載のデータ読取り方法。

（付記１９）
前記一のリード部に対する前記アクセス方法は、
前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記メモリに対するアクセス方法に応じて、決定される、
付記１４に記載のデータ読取り方法。

（付記２０）
前記一のリード部に対する前記アクセス方法は、
前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記アクセス方法が前記第２アクセス方法を含む場合は、前記第１アクセス方法が決定される、
付記１７に記載のデータ読取り方法。

（付記２１）
前記複数のリード部は第１のリード部と第２のリード部であり、
第１のリード部が前記バンク番号をインクリメントさせながら前記データを読み取り、
前記第２のリード部が前記バンク番号をデクリメントさせながら前記データを読み取ることをさらに指示する、
付記１２に記載のデータ読取り方法。

（付記２２）
コンピュータに、
データが記憶されているメモリのメモリ構成情報を記憶させ、
前記メモリに記憶されている前記データを読み取る複数のリード部を用意させ、
前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始する論理アドレスである読取開始論理アドレスを、前記メモリ構成情報と前記一のリード部を除くリード部の動作状況とに応じて決定させ、
決定した前記読取開始論理アドレスを前記一のリード部に指示させる、
データ読取りプログラム。

（付記２３）
前記データのプロファイル情報をさらに記憶させ、
前記読取開始論理アドレスを、前記メモリ構成情報と、前記一のリード部を除くリード部の動作状況と、前記プロファイル情報と、に応じて決定させる、
付記２２に記載のデータ読取りプログラム。

（付記２４）
前記メモリは複数のバンクを有し、前記論理アドレスは前記複数のバンクの内どのバンクかを示すバンク番号を含み、
前記読取開始論理アドレスを、前記一のリード部を除くリード部がアクセスしている前記バンク番号とは異なるバンク番号を含む論理アドレスに決定させる、
付記２３に記載のデータ読取りプログラム。

（付記２５）
前記リード部に対し、前記読取開始論理アドレスを指示した場合、
前記読取開始論理アドレスに含まれるバンク番号の前記データを読み取らせ、
前記バンク番号のデータを読み取り終えた後に、次のバンク番号の前記データを読み取らせる処理を順次行う、
付記２４に記載のデータ読取りプログラム。

（付記２６）
前記データは画像データであって、
読取りを開始する論理アドレスに含まれるバンク番号の前記データを読み取らせ、前記バンク番号のデータを読み取り終えた後に、次のバンク番号の前記データを読み取らせる動作を順次行う、第１アクセス方法と、
読取りを開始する前記データから画像のラスタ方向に沿って前記データを読み取らせる動作を順次行う、第２アクセス方法と、
のうちいずれか一のアクセス方法を、前記リード部に対して指示させる、
付記２２に記載のデータ読取りプログラム。

（付記２７）
前記リード部は、前記データを表示インタフェイス部に出力する場合と、前記メモリに前記データを書き込むライト部に出力する場合と、があり、
前記アクセス方法は、前記データの出力先が前記表示インタフェイス部か前記ライト部かに応じて決定される、
付記２６に記載のデータ読取りプログラム。

（付記２８）
前記リード部に対して指示させるアクセス方法は、
前記一のリード部が読み取ったデータの出力先が、前記ライト部の場合は、前記第１アクセス方法であり、
前記一のリード部が読み取ったデータの出力先が、前記表示インタフェイス部の場合は、前記第２アクセス方法である、
付記２７に記載のデータ読取りプログラム。

（付記２９）
前記一のリード部に対する前記アクセス方法は、
前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記メモリに対するアクセス方法に応じて、決定される、
付記２４に記載のデータ読取りプログラム。

（付記３０）
前記一のリード部に対する前記アクセス方法は、
前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記アクセス方法が前記第２アクセス方法を含む場合は、前記第１アクセス方法が決定される、
付記２７に記載のデータ読取りプログラム。

（付記３１）
前記複数のリード部は第１のリード部と第２のリード部であり、
第１のリード部が前記バンク番号をインクリメントさせながら前記データを読み取り、
前記第２のリード部が前記バンク番号をデクリメントさせながら前記データを読み取ることをさらに指示させる、
付記２２に記載のデータ読取りプログラム。

１００、２００、３００、４００、５００ 半導体装置
１１０、５１０ メモリ
１２０、５２０ メモリコントローラ
１２１ メモリ構成情報記憶部
１３０、２３０、３３０、４３０、５３０ 第１画像処理部
１３１、１４１、３３１、４３１、４４１ レジスタ部
１３２、１４２、３３２、３４２、４３２、４４２ リード部
１３３、１４３、４３３、４４３ 合成処理部
１３４、１４４、３３４、４３４、４４４ ライト部
１３５、１４５、３３５、３４５、４３５、４４５ 起動管理部
１４０、２４０、３４０、４４０、５４０ 第２画像処理部
２５０、３５０、５５０ アクセス方法指示部
３８０ 表示インタフェイス部
５０１ 第１カメラ入力インタフェイス
５０２ 第１チューナインタフェイス
５０３ 第１表示インタフェイス
５０４ 第２カメラ入力インタフェイス
５０５ 第２チューナインタフェイス
５０６ 第２表示インタフェイス
６００ 画像処理システム
６０１ 第１カメラ
６０２ 第１テレビチューナ
６０３ 第１表示部
６０４ 第２カメラ
６０５ 第２テレビチューナ
６０６ 第２表示部

Claims (20)

1. 複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部と、
   前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定し、決定した前記読取り開始バンク番号を前記一のリード部に指示するアクセス方法管理部と、
   を備えた半導体装置。
2. 前記アクセス方法管理部は、前記一のリード部を除くリード部がアクセスしている前記バンク番号とは異なるバンク番号を前記読取り開始バンク番号として決定する、
   請求項１に記載の半導体装置。
3. 前記メモリのメモリ構成情報と前記データの読取り開始論理アドレスとを記憶したメモリ構成情報記憶部をさらに有し、
   前記リード部は、前記読取り開始バンク番号と、前記メモリ構成情報と、前記読取り開始論理アドレスと、に応じて、前記メモリへアクセスする論理アドレスを決定する、
   請求項２に記載の半導体装置。
4. 前記リード部は、前記読取り開始バンク番号を指示された場合、前記メモリの内、前記読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記読取り開始バンク番号のバンク内に記憶されている前記データを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る動作を順次行う、
   請求項３に記載の半導体装置。
5. 前記データは画像データであって、
   前記アクセス方法管理部は、
   読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記バンク番号のバンク内に記憶されている前記データを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る動作を順次行う、第１アクセス方法と、
   読取りを開始する前記画像データから画像のラスタ方向に沿って読取り動作を順次行う、第２アクセス方法と、
   のうちいずれか一のアクセス方法を、前記リード部に対してさらに指示する、
   請求項１の半導体装置。
6. 前記データを表示部に出力するための表示インタフェイス部と、
   前記メモリに前記データを書き込むライト部と、を更に有し、
   前記アクセス方法管理部は、前記一のリード部が読み取った画像データの出力先が前記表示インタフェイス部か前記ライト部かに応じて前記アクセス方法を選択する、
   請求項５に記載の半導体装置。
7. 前記アクセス方法管理部は、
   前記一のリード部が読み取ったデータの出力先が、前記ライト部の場合は、前記第１アクセス方法を決定し、
   前記一のリード部が読み取ったデータの出力先が、前記表示インタフェイス部の場合は、前記第２アクセス方法を決定する、
   請求項６に記載の半導体装置。
8. 前記アクセス方法管理部は、
   前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記メモリに対するアクセス方法に応じて、前記一のリード部に対する前記アクセス方法を決定する、
   請求項５に記載の半導体装置。
9. 前記アクセス方法管理部は、
   前記一のリード部が起動する際に、前記一のリード部を除くリード部が行っている前記アクセス方法が前記第２アクセス方法を含む場合は、前記一のリード部に対して、前記第１アクセス方法を決定する、
   請求項５に記載の半導体装置。
10. 前記複数のリード部は第１のリード部と第２のリード部であり、
    前記アクセス方法管理部は、第１のリード部が前記バンク番号をインクリメントさせながら前記データを読み取り、前記第２のリード部に対して、前記バンク番号をデクリメントさせながら前記データを読み取ることをさらに指示する、
    請求項３に記載の半導体装置。
11. 前記データを生成するデータ生成装置と、
    前記データが記憶される前記メモリと、
    請求項１に記載の半導体装置と、
    を備える、データ処理システム。
12. 複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部を用意し、
    前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定し、
    決定した前記読取り開始バンク番号を前記一のリード部に指示する、
    データ読取り方法。
13. 前記読取り開始バンク番号を決定する処理は、
    前記一のリード部を除くリード部がアクセスしている前記バンク番号とは異なるバンク番号を前記読取り開始バンク番号として決定する、
    請求項１２に記載のデータ読取り方法。
14. 前記メモリのメモリ構成情報と前記データの読取り開始論理アドレスとをさらに記憶し、
    前記読取り開始バンク番号と、前記メモリ構成情報と、前記読取り開始論理アドレスと、に応じて、前記メモリへアクセスする論理アドレスを決定する、
    請求項１３に記載のデータ読取り方法。
15. 前記リード部は、前記読取り開始バンク番号を指示された場合、前記読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記読取り開始バンク番号のバンク内に記憶されているデータを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る処理を順次行う、
    請求項１４に記載のデータ読取り方法。
16. 前記データは画像データであって、
    読取り開始バンク番号のバンク内に記憶されている前記データを読み取り、前記バンク番号のバンク内に記憶されている前記データを読み取り終えた後に、読み取り終えたバンク番号とは異なるバンク番号のバンク内に記憶されている前記データを読み取る処理を順次行う、第１アクセス方法と、
    読取りを開始する前記データから画像のラスタ方向に沿って読取り処理を順次行う、第２アクセス方法と、
    のうちいずれか一のアクセス方法を、前記リード部に対して指示する、
    請求項１２に記載のデータ読取り方法。
17. 前記リード部は、前記データを表示インタフェイス部に出力する場合と、前記メモリに前記データを書き込むライト部に出力する場合と、があり、
    前記アクセス方法は、前記データの出力先が前記表示インタフェイス部か前記ライト部かに応じて決定される、
    請求項１６に記載のデータ読取り方法。
18. 前記リード部に対して指示するアクセス方法は、
    前記一のリード部が読み取ったデータの出力先が、前記ライト部の場合は、前記第１アクセス方法であり、
    前記一のリード部が読み取ったデータの出力先が、前記表示インタフェイス部の場合は、前記第２アクセス方法である、
    請求項１７に記載のデータ読取り方法。
19. 前記複数のリード部は第１のリード部と第２のリード部であり、
    第１のリード部が前記バンク番号をインクリメントさせながら前記データを読み取り、
    前記第２のリード部が前記バンク番号をデクリメントさせながら前記データを読み取ることをさらに指示する、
    請求項１４に記載のデータ読取り方法。
20. コンピュータに、
    複数のバンクを有するメモリに前記複数のバンクに跨って記憶されているデータを読み取る複数のリード部を用意させ、
    前記複数のリード部のうち一のリード部が前記データを読み取る場合に読取りを開始するバンク番号である読取り開始バンク番号を、前記一のリード部を除くリード部の動作状況に応じて決定させ、
    決定させた前記読取り開始バンク番号を前記一のリード部に指示させる、
    データ読取りプログラム。

Images