JP2019075887A - Semiconductor switching element drive circuit and power converter - Google Patents
Semiconductor switching element drive circuit and power converter Download PDFInfo
- Publication number
- JP2019075887A JP2019075887A JP2017200270A JP2017200270A JP2019075887A JP 2019075887 A JP2019075887 A JP 2019075887A JP 2017200270 A JP2017200270 A JP 2017200270A JP 2017200270 A JP2017200270 A JP 2017200270A JP 2019075887 A JP2019075887 A JP 2019075887A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- capacitor
- power supply
- semiconductor switching
- drive circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Electronic Switches (AREA)
Abstract
Description
本発明は、半導体スイッチング素子駆動回路及び電力変換器に関する。 The present invention relates to a semiconductor switching element drive circuit and a power converter.
従来から、半導体スイッチング素子を用いて負荷駆動用電源から供給される入力電圧をスイッチングし、所定の出力電圧を出力する電力変換器がある。 BACKGROUND Conventionally, there is a power converter that switches input voltage supplied from a load driving power supply using a semiconductor switching element and outputs a predetermined output voltage.
近年、電力変換器に用いられる半導体スイッチング素子として、高速スイッチング、大電流駆動及び高耐圧を可能にする化合物半導体スイッチング素子（例えば、ＧａＮデバイスやＳｉＣデバイス等）が開発されており、その中でもノーマリーオフ型の半導体スイッチング素子が利用されつつある。 In recent years, compound semiconductor switching elements (for example, GaN devices, SiC devices, etc.) capable of high-speed switching, large current drive, and high withstand voltage have been developed as semiconductor switching elements used for power converters. Off-type semiconductor switching devices are being used.
このノーマリーオフ型の半導体スイッチング素子は、通常のシリコンを主体とした構成の半導体スイッチング素子に比べると閾値電圧が低い。そのため、確実に半導体スイッチング素子を遮断状態に制御するには制御端子に負電圧を印加する必要がある。
すなわち、閾値電圧が低い半導体スイッチング素子をスイッチング制御するには、駆動電圧として正電圧の他に負電圧を生成する必要がある。
The normally-off semiconductor switching element has a threshold voltage lower than that of a normal semiconductor-based switching element. Therefore, it is necessary to apply a negative voltage to the control terminal in order to reliably control the semiconductor switching element to the cutoff state.
That is, in order to perform switching control of the semiconductor switching element having a low threshold voltage, it is necessary to generate a negative voltage as well as a positive voltage as a drive voltage.
特許文献１には、半導体スイッチング素子のゲート電圧として、負荷駆動用電源から供給される入力電圧から正電圧及び負電圧を生成する正負電圧生成回路を備えたスイッチング電源が開示されている。
ところで、インバータ等、高負荷が接続されるような電力変換器では、大電力の出力を得るために負荷駆動用電源の入力電圧が高電圧である必要がある。
そのため、このような電力変換器に特許文献１に記載の正負電圧生成回路を適用してしまうと、負荷駆動用電源から正負電圧生成回路に高電圧の入力電圧が供給されてしまう。その結果、正負電圧生成回路は、この高電圧の入力電圧により過電圧が印加され、故障してしまう可能性がある。したがって、特許文献１に記載された正負電圧生成回路をインバータ等の電力変換器に適用することができない。
By the way, in a power converter such as an inverter or the like to which a high load is connected, the input voltage of the load drive power supply needs to be a high voltage in order to obtain an output of high power.
Therefore, when the positive and negative voltage generation circuit described in
本発明は、このような事情に鑑みてなされたもので、その目的は、負荷駆動用電源から供給される入力電圧を用いずに、半導体スイッチング素子のゲート電圧として正電圧及び負電圧を生成することができる半導体スイッチング素子駆動回路及び電力変換器を提供することである。 The present invention has been made in view of such circumstances, and an object thereof is to generate a positive voltage and a negative voltage as a gate voltage of a semiconductor switching element without using an input voltage supplied from a load driving power supply. It is to provide a semiconductor switching element drive circuit and a power converter that can
本発明の一態様は、所定の半導体スイッチング素子を駆動する半導体スイッチング素子駆動回路であって、正極性の制御用電源と、前記制御用電源からの電力を充電することで前記半導体スイッチング素子を導通状態にするための正電圧を生成する第１のコンデンサと、前記制御用電源からの電力を充電する第２のコンデンサと、充電状態の前記第２のコンデンサから放電された電力を充電することで前記半導体スイッチング素子を遮断状態にするための負電圧を生成する第３のコンデンサと、前記第１のコンデンサの一端と前記半導体スイッチング素子の制御端子とを接続することにより前記正電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を導通状態とする導通用駆動回路と、前記第３のコンデンサの一端と前記制御端子とを接続することにより前記負電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を遮断状態とする遮断用駆動回路と、を備えることを特徴とする半導体スイッチング素子駆動回路である。 One embodiment of the present invention is a semiconductor switching element drive circuit for driving a predetermined semiconductor switching element, wherein the semiconductor switching element is conducted by charging a control power source of positive polarity and power from the control power source. By charging a first capacitor for generating a positive voltage for setting, a second capacitor for charging power from the control power supply, and power discharged from the second capacitor in a charging state A third capacitor for generating a negative voltage for putting the semiconductor switching element in a cutoff state, and one end of the first capacitor and a control terminal of the semiconductor switching element are connected to the semiconductor switching element. A drive circuit for conduction which is applied to the control terminal of the element to make the semiconductor switching element conductive, and the third capacitor A cutoff drive circuit which applies the negative voltage to the control terminal of the semiconductor switching element by connecting one end of the switch and the control terminal to place the semiconductor switching element in a cutoff state. It is a switching element drive circuit.
本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記制御用電源の出力端と前記第１のコンデンサの一端とを接続することにより前記第１のコンデンサを充電させる第１の充電回路と、前記制御用電源の出力端と前記第２のコンデンサの一端とを接続することにより前記第２のコンデンサを充電させる第２の充電回路と、を備える。 One embodiment of the present invention is the above-mentioned semiconductor switching element drive circuit, wherein the first capacitor is charged by connecting the output end of the control power supply and one end of the first capacitor. And a second charging circuit for charging the second capacitor by connecting the output terminal of the control power supply and one end of the second capacitor.
本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記第３のコンデンサは、一端が前記第２のコンデンサの他端に接続され、充電状態の前記第２のコンデンサの一端と前記第３のコンデンサの他端とを接続することにより前記第３のコンデンサを充電させる第３の充電回路と、を備える。 One embodiment of the present invention is the above-described semiconductor switching element drive circuit, wherein the third capacitor has one end connected to the other end of the second capacitor, and one end of the second capacitor in a charged state And a third charging circuit for charging the third capacitor by connecting the other end of the third capacitor.
本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、前記第３の充電回路は、導通状態の前記半導体スイッチング素子を経由して前記第３のコンデンサを充電させる。 One embodiment of the present invention is the above-described semiconductor switching element drive circuit, wherein the third charging circuit charges the third capacitor via the conductive switching element.
本発明の一態様は、上述の半導体スイッチング素子駆動回路であって、上アーム用の前記半導体スイッチング素子と下アーム用の前記半導体スイッチング素子とが直列接続されたスイッチングレグを備える電力変換器であって、上述の半導体スイッチング素子駆動回路は、上アーム用の前記半導体スイッチング素子及び下アーム用の前記半導体スイッチング素子の少なくともいずれか一方を駆動する電力変換器である。 One aspect of the present invention is a power converter including the switching leg in which the semiconductor switching element drive circuit described above includes the semiconductor switching element for the upper arm and the semiconductor switching element for the lower arm connected in series. The semiconductor switching element drive circuit described above is a power converter that drives at least one of the semiconductor switching element for the upper arm and the semiconductor switching element for the lower arm.
以上説明したように、本発明によれば、負荷駆動用電源から供給される入力電圧を用いずに、半導体スイッチング素子のゲート電圧として正電圧及び負電圧を生成することができる。 As described above, according to the present invention, the positive voltage and the negative voltage can be generated as the gate voltage of the semiconductor switching element without using the input voltage supplied from the load driving power supply.
以下に、本発明の一実施形態に係る電力変換器１について、説明する。
図１は、本発明の一実施形態に係る電力変換器１の回路図である。例えば、電力変換器１は、インバータ、ＤＣ−ＤＣコンバータ又はモータドライブ回路である。
Hereinafter, a
FIG. 1 is a circuit diagram of a
図１に示すように、電力変換器１は、スイッチング素子２，３（半導体スイッチング素子）、負荷駆動用電源４、半導体スイッチング素子駆動回路６、及び制御信号発生部７を備える。
As shown in FIG. 1, the
スイッチング素子２は、負荷駆動用電源４とグランドとの間に接続された上アーム用の半導体スイッチング素子である。例えば、スイッチング素子２は、ＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）、ＩＧＢＴ（Insulated Gate Bipolar Transistor）、ＳｉＣ（炭化珪素）やＧａＮ（窒化ガリウム）等のワイドギャップ半導体のスイッチング素子等である。本実施形態では、スイッチング素子２は、ｎ型のＭＯＳＦＥＴである場合について、説明する。
The
スイッチング素子３は、負荷駆動用電源４とグランドとの間に接続された下アーム用の半導体スイッチング素子である。例えば、スイッチング素子３は、ＭＯＳＦＥＴ、ＩＧＢＴ、ＳｉＣやＧａＮ等のワイドギャップ半導体のスイッチング素子等である。本実施形態では、スイッチング素子３は、ｎ型のＭＯＳＦＥＴである場合について、説明する。このような一対のスイッチング素子２、３は、互いに直列接続されており、スイッチングレグを構成している。
The
スイッチング素子２のドレイン端子（入力端子）は、負荷駆動用電源４に接続されている。スイッチング素子２のソース端子（出力端子）は、スイッチング素子３のドレイン端子に接続されている。スイッチング素子３のソース端子は、グランドに接続されている。
スイッチング素子２，３のそれぞれのゲート端子（制御端子）は、半導体スイッチング素子駆動回路６に接続されている。
スイッチング素子２，３は、半導体スイッチング素子駆動回路６から供給されるゲート電圧に基づいてオン又オフする。これにより、スイッチング素子２，３は、負荷駆動用電源４から供給される入力電圧Ｖｉｎを交流電圧に変換して負荷に出力する。
The drain terminal (input terminal) of the
The gate terminals (control terminals) of the
The
負荷駆動用電源４は、電力変換器１から負荷に供給される電力の供給源である。負荷駆動用電源４の出力端子は、スイッチング素子２のドレイン端子に接続されている。したがって、負荷駆動用電源４から供給される入力電圧Ｖｉｎは、スイッチング素子２のドレイン端子に供給されることになる。
The load driving power supply 4 is a supply source of power supplied from the
制御用電源５は、正極性の制御用電源である。例えば、制御用電源５は、スイッチング素子２，３を駆動するための電源であってもよいし、不図示の他の装置を駆動するための電源であってもよい。制御用電源５の電圧は、電圧ＶＤＤである。
The
半導体スイッチング素子駆動回路６は、片電源である制御用電源５からの電圧に基づいて、スイッチング素子２，３のそれぞれのゲート端子に、ゲート電圧を出力する。
半導体スイッチング素子駆動回路６は、上アーム用駆動回路６ａ及び下アーム用駆動回路６ｂを備える。
The semiconductor switching
The semiconductor switching
上アーム用駆動回路６ａは、制御用電源５からの電圧に基づいて、上アームであるスイッチング素子２のオン又はオフを制御する。具体的には、上アーム用駆動回路６ａは、上アームのスイッチング素子２を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子２のゲート端子に印加する。
また、上アーム用駆動回路６ａは、上アームであるスイッチング素子２を十分にオフ（遮断状態）させるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子２のゲート端子に印加する。
The upper
Further, the upper
下アーム用駆動回路６ｂは、制御用電源５からの電圧に基づいて、下アームであるスイッチング素子３のオン又はオフを制御する。具体的には、下アーム用駆動回路６ｂは、下アームのスイッチング素子３を十分にオンさせるために、そのゲート端子に印加する正電圧をゲート電圧として生成し、その生成した正電圧をスイッチング素子３のゲート端子に印加する。
また、下アーム用駆動回路６ｂは、下アームであるスイッチング素子３を十分にオフさせるために、そのゲート端子に印加する負電圧をゲート電圧として生成して、その生成した負電圧をスイッチング素子３のゲート端子に印加する。
The lower
The lower
制御信号発生部７は、上アーム用駆動回路６ａ及び下アーム用駆動回路６ｂのそれぞれに接続されている。制御信号発生部７は、上アーム用駆動回路６ａ及び下アーム用駆動回路６ｂのそれぞれに、上記ゲート電圧の生成を指示する制御信号を出力する。この制御信号とは、例えば、ＰＷＭ（pulse width modulation）信号である。
The
以下に、本発明の一実施形態に係る上アーム用駆動回路６ａ、下アーム用駆動回路６ｂの構成について、具体的に説明する。
Below, the structure of the
上アーム用駆動回路６ａは、逆流防止用ダイオード８、制限抵抗９、逆流防止用ダイオード１０、正電源用コンデンサ１１（第１のコンデンサ）、負電源バッファ用コンデンサ１２（第２のコンデンサ）、充放電制御部１３、整流用ダイオード１４、電圧制限用ダイオード１５、及び負電源用コンデンサ１６（第３のコンデンサ）を備える。
The upper
逆流防止用ダイオード８は、アノードが制御用電源５の正極端子に接続され、カソードが正電源用コンデンサ１１の一端に接続されている。
The anode of the
制限抵抗９は、一端が逆流防止用ダイオード８のカソードに接続され、他端が逆流防止用ダイオード１０のアノードが接続されている。
One end of the limiting
逆流防止用ダイオード１０は、アノードが負電源バッファ用コンデンサ１２の一端に接続され、カソードがスイッチング素子２のドレイン端子に接続されている。
The anode of the
正電源用コンデンサ１１は、一端が逆流防止用ダイオード８のカソードに接続され、他端にスイッチング素子２のソース端子に接続されている。
One end of the positive
負電源バッファ用コンデンサ１２の一端は、制限抵抗９の他端及び逆流防止用ダイオード１０のアノードに接続されている。負電源バッファ用コンデンサ１２の他端は、整流用ダイオード１４のカソード及び電圧制限用ダイオード１５のアノードに接続されている。
One end of the negative power
充放電制御部１３は、制御信号発生部７から出力される制御信号に基づいて、正電源用コンデンサ１１、負電源バッファ用コンデンサ１２、及び負電源用コンデンサ１６の充放電を制御する。以下に、充放電制御部１３の構成について、具体的に説明する。
The charge and
充放電制御部１３は、スイッチング素子１３１（導通用駆動回路）及びスイッチング素子１３２（遮断用駆動回路）を備える。
The charge /
スイッチング素子１３１は、スイッチング素子２のゲート端子に導通用駆動信号を供給する。導通用駆動信号とは、スイッチング素子１３１をオンさせる信号であり、例えば、正電圧のゲート電圧である。例えば、スイッチング素子１３１は、ＮＰＮ型のＩＧＢＴである。
The switching
スイッチング素子１３２は、スイッチング素子２のゲート端子に遮断用駆動信号を供給する。遮断用駆動信号とは、スイッチング素子１３１をオフさせる信号であり、例えば、負電圧のゲート電圧である。例えば、スイッチング素子１３２は、ＰＮＰ型のＩＧＢＴである。
なお、本実施形態では、充放電制御部１３は、スイッチング素子１３１及びスイッチング素子１３２を用いたプッシュプル回路であるが、これに限定されず、スイッチング素子２のオン又はオフを制御する制御回路であれば特に限定されない。
The switching
In the present embodiment, the charge /
スイッチング素子１３１のコレクタ端子は、正電源用コンデンサ１１の一端に接続されている。スイッチング素子１３１のエミッタ端子は、スイッチング素子１３２のエミッタ端子に接続されている。スイッチング素子１３１のベース端子とスイッチング素子１３２のベース端子とは制御信号発生部７に接続されている。スイッチング素子１３１のエミッタ端子とスイッチング素子１３２のエミッタ端子との接続点は、スイッチング素子２のゲート端子に接続されている。スイッチング素子１３２のコレクタ端子は、負電源用コンデンサ１６の一端に接続されている。
The collector terminal of the
整流用ダイオード１４は、アノードが負電源用コンデンサ１６の一端に接続され、カソードが負電源バッファ用コンデンサ１２の他端に接続されている。
The anode of the rectifying
電圧制限用ダイオード１５は、負電源用コンデンサ１６に対して並列に接続されている。例えば、電圧制限用ダイオード１５は、アノードが負電源バッファ用コンデンサ１２の他端の一端に接続され、カソードが正電源用コンデンサ１１の他端に接続されている。電圧制限用ダイオード１５は、負電源用コンデンサ１６の両端の電圧を所定の電圧に制限する。この所定の電圧は、スイッチング素子２のゲート端子に印加する負電圧のゲート電圧に相当する。したがって、スイッチング素子２がオフされる場合のゲート電圧やスイッチング素子２のゲート端子の耐圧に基づいて設定される。本実施形態では、電圧制限用ダイオード１５は、いわゆるツェナーダイオードであって、ツェナーダイオードの降伏電圧が上記所定の電圧に相当する。
The
負電源用コンデンサ１６の一端は、整流用ダイオード１４のアノード及びスイッチング素子１３２のコレクタ端子に接続されている。負電源用コンデンサ１６の他端は、正電源用コンデンサ１１の他端及びスイッチング素子３のドレイン端子に接続されている。
One end of the negative
下アーム用駆動回路６ｂは、上アーム用駆動回路６ａと同様の構成を備える。なお、説明の便宜上、上アーム用駆動回路６ａの構成（逆流防止用ダイオード８、制限抵抗９、逆流防止用ダイオード１０、正電源用コンデンサ１１、負電源バッファ用コンデンサ１２、充放電制御部１３、整流用ダイオード１４、電圧制限用ダイオード１５、及び負電源用コンデンサ１６）のそれぞれの符号の末尾にａを付し、下アーム用駆動回路６ｂの構成のそれぞれの末尾にｂを付す。
The lower
次に、本発明の一本実施形態における半導体スイッチング素子駆動回路６の動作の流れについて、図２，図３を用いて説明する。本実施形態では、半導体スイッチング素子駆動回路６の動作モードとして、２つの動作モード（動作モード１及び動作モード２）を順に切り替えることで、スイッチング素子２及びスイッチング素子３をオン又はオフに制御する。なお、図２，図３において、破線で示したスイッチング素子２，３，１３１，１３２はオフであることを示し、実線で示したスイッチング素子２，３，１３１，１３２はオンであることを示す。
Next, the flow of the operation of the semiconductor switching
まず、上アームであるスイッチング素子２をオン，オフする上アーム用駆動回路６ａの動作について説明する。
First, the operation of the upper
＜動作モード１＞
図２は、本発明の一実施形態に係る動作モード１における上アーム用駆動回路６ａの動作の流れを示す説明図である。図２に示すように、動作モード１は、スイッチング素子１３１ａがオフあり、スイッチング素子１３２ａがオンである。また、スイッチング素子１３１ｂがオンあり、スイッチング素子１３２ｂがオフである。したがって、スイッチング素子２がオフであり、スイッチング素子３がオンである。なお、説明の便宜上、初期条件として、負電源用コンデンサ１６ａに電荷が充電されているとする。
<
FIG. 2 is an explanatory view showing the flow of the operation of the upper
図２に示すように、スイッチング素子２がオフであり、スイッチング素子３がオンである。そのため、制御用電源５からの電流は、逆流防止用ダイオード８ａ、正電源用コンデンサ１１ａ、スイッチング素子３及びグランドを経由する経路Ｗ１を通る。また、制御用電源５からの電流は、逆流防止用ダイオード８ａ、制限抵抗９ａ、負電源バッファ用コンデンサ１２ａ、電圧制限用ダイオード１５ａ、スイッチング素子３及びグランドを経由する経路Ｗ２を通る。
As shown in FIG. 2, the switching
したがって、正電源用コンデンサ１１ａは、下アームのスイッチング素子３がオンのときに、経路Ｗ１を通る電流により充電される。換言すれば、動作モード１では、制御用電源５の出力端と正電源用コンデンサ１１ａの一端とを電気的に接続することにより正電源用コンデンサ１１ａを充電させる第１の充電回路を形成する。これにより、正電源用コンデンサ１１ａは、スイッチング素子２をオンさせるための正電圧を生成する。本実施形態では、第１の充電回路は、逆流防止用ダイオード８ａ、正電源用コンデンサ１１ａ、スイッチング素子３を備える。
Therefore, the positive power supply capacitor 11a is charged by the current passing through the path W1 when the switching
また、負電源バッファ用コンデンサ１２ａは、下アームのスイッチング素子３がオンした場合に、経路Ｗ２を通る電流により充電される。換言すれば、動作モード１では、制御用電源５の出力端と負電源バッファ用コンデンサ１２ａの一端とを電気的に接続することにより負電源バッファ用コンデンサ１２ａを充電させる第２の充電回路を形成する。これにより、負電源バッファ用コンデンサ１２ａは、制御用電源５からの電力を一時的に充電する。負電源バッファ用コンデンサ１２ａで一時的に充電された電力は、動作モード２において、負電源用コンデンサ１６ａを充電するために用いられる。本実施形態では、第２の充電回路は、逆流防止用ダイオード８ａ、制限抵抗９ａ、負電源バッファ用コンデンサ１２ａ、電圧制限用ダイオード１５ａ、スイッチング素子３を備える。
In addition, the negative power supply buffer capacitor 12a is charged by the current passing through the path W2 when the switching
充放電制御部１３ａは、スイッチング素子１３２ａがオンされているため、負電源用コンデンサ１６ａの一端とスイッチング素子２のゲート端子とを導通させる。これにより、負電源用コンデンサ１６ａに充電されていた電荷は、スイッチング素子２の入力容量２０、スイッチング素子１３２ａを通り、負電源用コンデンサ１６ａに戻る経路Ｗ３を通る。この場合には、入力容量２０に充電されていた電荷が放電されるので、スイッチング素子２がオンからオフに移行する。換言すれば、負電源用コンデンサ１６ａに充電されていた負電荷は、スイッチング素子１３２ａ、入力容量２０を通り、負電源用コンデンサ１６ａの他端に戻る経路Ｗ３を通る。したがって、負電源用コンデンサ１６ａの一端からスイッチング素子２のゲート端子に負電荷が供給されることで、スイッチング素子２のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子２がオフになる。
Since the switching element 132a is turned on, the charge / discharge control unit 13a electrically connects one end of the negative power supply capacitor 16a to the gate terminal of the
＜動作モード２＞
図３は、本発明の一実施形態に係る動作モード２における上アーム用駆動回路６ａの動作の流れを示す説明図である。図３に示すように、動作モード２では、制御信号発生部７からの制御信号により、スイッチング素子１３１ａがオンし、スイッチング素子１３２ａがオフする。また、スイッチング素子１３１ｂがオフし、スイッチング素子１３２ｂがオンする。これにより、スイッチング素子３はオフとなる。
<
FIG. 3 is an explanatory view showing the flow of the operation of the upper
図３に示すように、スイッチング素子１３１ａがオフからオンになると、正電源用コンデンサ１１ａに充電されていた電荷は、スイッチング素子１３１ａ、スイッチング素子３の入力容量２０を経由し、正電源用コンデンサ１１ａの他端に戻る経路Ｗ４を通る。したがって、入力容量２０は、正電源用コンデンサ１１ａから放電された電荷により充電を開始する。その後、入力容量２０に一定量の電荷が充電されると、スイッチング素子２がオフからオンに移行する。
As shown in FIG. 3, when the switching element 131 a is turned on from the off state, the charge stored in the positive power supply capacitor 11 a passes through the switching element 131 a and the
スイッチング素子２がオンすると、負電源バッファ用コンデンサ１２ａに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１２ａに充電されていた電荷は、逆流防止用ダイオード１０ａ、スイッチング素子２、負電源用コンデンサ１６ａ、整流用ダイオード１４ａを経由し、負電源バッファ用コンデンサ１２ａの他端に戻る経路Ｗ５を通る。したがって、負電源用コンデンサ１６ａは、負電源バッファ用コンデンサ１２ａから放電された電荷により充電される。すなわち、負電源用コンデンサ１６ａの他端には正電荷が充電され、負電源用コンデンサ１６ａの一端には負電荷が充電される。
When the switching
換言すれば、動作モード２では、充電状態の負電源バッファ用コンデンサ１２ａの一端と負電源用コンデンサ１６ａの他端とを接続することにより負電源用コンデンサ１６ａを充電させる第３の充電回路を形成する。この第３の充電回路は、導通状態のスイッチング素子２を経由して負電源用コンデンサ１６ａを充電させる。なお、本実施形態の動作モード２では、第３の充電回路は、負電源バッファ用コンデンサ１２ａ、逆流防止用ダイオード１０ａ、スイッチング素子２、負電源用コンデンサ１６ａ、及び整流用ダイオード１４ａを備える。
In other words, in the
このように、本実施形態の半導体スイッチング素子駆動回路６は、負電源用コンデンサ１６ａを充電させるための電荷を一時的に蓄える負電源バッファ用コンデンサ１２ａを設けている。そして、負電源用コンデンサ１６ａは、負電源バッファ用コンデンサ１２ａに蓄えられた電荷により充電されることで、スイッチング素子２をオフされるための負電圧が生成することになる。したがって、動作モード２から動作モード１に移行した場合には、充放電制御部１３は、負電源用コンデンサ１６ａで生成された負電圧をスイッチング素子２のゲート端子に印加することで、スイッチング素子２をオンからオフに移行させることができる。
なお、制限抵抗９ａは、正電源用コンデンサ１１ａの完全放電を防止するために用いられている。
As described above, the semiconductor switching
The limiting resistor 9a is used to prevent complete discharge of the positive power supply capacitor 11a.
次に、下アームであるスイッチング素子３をオン，オフする下アーム用駆動回路６ｂの動作について説明する。
Next, the operation of the lower
＜動作モード１＞
図４は、本発明の一実施形態に係る動作モード１における下アーム用駆動回路６ｂの動作の流れを示す説明図である。
図４に示すように、上記動作モード１において、正電源用コンデンサ１１ｂに充電されていた電荷は、スイッチング素子１３１ｂ、スイッチング素子３の入力容量３０を経由し、正電源用コンデンサ１１ｂの他端に戻る経路Ｗ４´を通る。したがって、スイッチング素子３の入力容量３０は、正電源用コンデンサ１１ｂから放電された電荷により充電が開始する。その後、入力容量３０に一定量の電荷が充電されると、スイッチング素子３がオフからオンに移行する。このスイッチング素子３がオフからオンに移行すると、上アーム用駆動回路６ａにおける正電源用コンデンサ１１ａ及び負電源バッファ用コンデンサ１２ａへの充電が開始される。
<
FIG. 4 is an explanatory view showing the flow of the operation of the lower
As shown in FIG. 4, in the
スイッチング素子３がオンすると、動作モード２で負電源バッファ用コンデンサ１２ｂに充電された電荷が放電される。したがって、負電源バッファ用コンデンサ１２ｂに充電されていた電荷は、逆流防止用ダイオード１０ｂ、スイッチング素子３、負電源用コンデンサ１６ｂ、整流用ダイオード１４ｂを経由し、負電源バッファ用コンデンサ１２ｂの他端に戻る経路Ｗ５´を通る。したがって、負電源用コンデンサ１６ｂは、負電源バッファ用コンデンサ１２ｂから放電された電荷により充電される。すなわち、負電源用コンデンサ１６ｂの他端には正電荷が充電され、負電源用コンデンサ１６ｂの一端には負電荷が充電される。
When the switching
換言すれば、動作モード１では、充電状態の負電源バッファ用コンデンサ１２ｂの一端と負電源用コンデンサ１６ｂの他端とを接続することにより負電源用コンデンサ１６ｂを充電させる第３の充電回路を形成する。この第３の充電回路は、導通状態のスイッチング素子３を経由して負電源用コンデンサ１６ｂを充電させる。本実施形態の動作モード１では、下アーム用駆動回路６ｂにおける第３の充電回路は、負電源バッファ用コンデンサ１２ｂ、逆流防止用ダイオード１０ｂ、スイッチング素子３、負電源用コンデンサ１６ｂ、整流用ダイオード１４ｂを備える。
In other words, in the
＜動作モード２＞
図５は、本発明の一実施形態に係る動作モード２における下アーム用駆動回路６ｂの動作の流れを示す説明図である。
図５に示すように、スイッチング素子２がオフであり、スイッチング素子３がオンである。そのため、制御用電源５からの電流は、逆流防止用ダイオード８ｂ、正電源用コンデンサ１１ｂ及びグランドを経由する経路Ｗ１´を通る。また、制御用電源５からの電流は、逆流防止用ダイオード８ｂ、制限抵抗９ｂ、負電源バッファ用コンデンサ１２ｂ、電圧制限用ダイオード１５ｂ及びグランドを経由する経路Ｗ２´を通る。
<
FIG. 5 is an explanatory view showing the flow of the operation of the lower
As shown in FIG. 5, the switching
したがって、正電源用コンデンサ１１ｂは、経路Ｗ１´を通る電流により充電される。換言すれば、動作モード２では、制御用電源５の出力端と正電源用コンデンサ１１ｂの一端とを電気的に接続することにより正電源用コンデンサ１１ｂを充電させる第１の充電回路を形成する。これにより、正電源用コンデンサ１１ｂは、スイッチング素子２をオンさせるための正電圧を生成する。本実施形態では、下アーム用駆動回路６ｂにおける第１の充電回路は、逆流防止用ダイオード８ｂ及び正電源用コンデンサ１１ｂを備える。
Therefore, the positive power supply capacitor 11b is charged by the current passing through the path W1 '. In other words, in the
また、負電源バッファ用コンデンサ１２ｂは、経路Ｗ２´を通る電流により充電される。換言すれば、動作モード２では、制御用電源５の出力端と正電源用コンデンサ１１ｂの一端とを電気的に接続することにより負電源バッファ用コンデンサ１２ｂを充電させる第２の充電回路を形成する。これにより、負電源バッファ用コンデンサ１２ｂは、制御用電源５からの電力を一時的に充電する。負電源バッファ用コンデンサ１２ｂで一時的に充電した電力は、上記動作モード１において、負電源用コンデンサ１６ｂを充電するために用いられる。本実施形態では、下アーム用駆動回路６ｂにおける第２の充電回路は、逆流防止用ダイオード８ｂ、制限抵抗９ｂ、負電源バッファ用コンデンサ１２ｂ、及び電圧制限用ダイオード１５ｂを備える。
In addition, the negative power supply buffer capacitor 12b is charged by the current passing through the path W2 '. In other words, in the
充放電制御部１３ｂは、スイッチング素子１３２ｂがオンされているため、負電源用コンデンサ１６ｂの一端とスイッチング素子３のゲート端子とを導通させる。これにより、負電源用コンデンサ１６ｂに充電されていた電荷は、スイッチング素子３の入力容量３０、スイッチング素子１３２ｂを通り、負電源用コンデンサ１６ｂに戻る経路Ｗ３´と通る。この場合には、入力容量３０に充電されていた電荷が放電されるので、スイッチング素子３がオンからオフになる。換言すれば、負電源用コンデンサ１６ｂに充電されていた負電荷は、スイッチング素子１３２ｂ、入力容量３０を通り、負電源用コンデンサ１６ｂの他端に戻る経路Ｗ３´を通る。したがって、負電源用コンデンサ１６ｂの一端からスイッチング素子３のゲート端子に負電荷が供給されることで、スイッチング素子３のゲート端子に負電圧のゲート電圧が印加される。これにより、スイッチング素子３がオフになる。
Since the switching element 132 b is turned on, the charge / discharge control unit 13 b electrically connects one end of the negative power supply capacitor 16 b to the gate terminal of the
上述したように、半導体スイッチング素子駆動回路６は、正極性の制御用電源５と、制御用電源５からの電力を充電することで駆動対象の半導体スイッチング素子をオンするための正電圧を生成する正電源用コンデンサ１１と、制御用電源５からの電力を一時的に充電する負電源バッファ用コンデンサ１２と、充電状態の負電源バッファ用コンデンサ１２から放電された電力を充電することで駆動対象の半導体スイッチング素子をオフにするための負電圧を生成する負電源用コンデンサ１６と、を備える。これにより、半導体スイッチング素子駆動回路６は、負荷駆動用電源４から供給される入力電圧Ｖｉｎを用いずに、半導体スイッチング素子の駆動電圧として正電圧及び負電圧を生成することができる。
As described above, the semiconductor switching
また、上述の半導体スイッチング素子駆動回路６は、制御用電源５の出力端と正電源用コンデンサ１１の一端とを接続することにより正電源用コンデンサ１１を充電させる第１の充電回路と、制御用電源５の出力端と負電源バッファ用コンデンサ１２の一端とを接続することにより負電源バッファ用コンデンサ１２を充電させる第２の充電回路と、を備える。ここで、本実施形態では、下アームのスイッチング素子３のソース端子と制御用電源５のグランド端子との電気的に接続させ、互いの電位を同一にさせる。これにより、第１の充電回路が正電源用コンデンサ１１ａを充電させる場合の経路Ｗ１、及び第２の充電回路が負電源バッファ用コンデンサ１２ａを充電させる場合の経路Ｗ２は、それぞれ負電源用コンデンサ１６ｂを経由しない経路となる。これにより、第１の充電回路は、電圧ＶＤＤが負電源用コンデンサ１６ｂにより分圧されることなく、電圧ＶＤＤを正電源用コンデンサ１１ａに印加することができる。同様に、第２の充電回路は、電圧ＶＤＤが負電源用コンデンサ１６ｂにより分圧されることなく、電圧ＶＤＤと略同一の電圧を負電源バッファ用コンデンサ１２ａに印加することができる。
The semiconductor switching
また、上述の半導体スイッチング素子駆動回路６では、正電源用コンデンサ１１から放電される電荷により入力容量２０（又は入力容量３０）を充電する経路Ｗ４（又は経路Ｗ４´）は、負電源用コンデンサ１６を経由しない経路となる。これにより、半導体スイッチング素子駆動回路６は、半導体スイッチング素子をオンにする場合に、入力容量２０に十分な電荷を供給することができる。したがって、半導体スイッチング素子駆動回路６は、半導体スイッチング素子を確実にオンに制御することができる。
In the semiconductor switching
以上、この発明の実施形態について図面を参照して詳述してきたが、具体的な構成はこの実施形態に限られるものではなく、この発明の要旨を逸脱しない範囲の設計等も含まれる。 The embodiment of the present invention has been described in detail with reference to the drawings. However, the specific configuration is not limited to this embodiment, and includes design and the like within the scope of the present invention.
１ 電力変換器
２，３ スイッチング素子（半導体スイッチング素子）
４ 負荷駆動用電源
５ 制御用電源
６ 半導体スイッチング素子駆動回路
７ 制御信号発生部
８ 逆流防止用ダイオード
９ 制限抵抗
１０ 逆流防止用ダイオード
１１ 正電源用コンデンサ（第１のコンデンサ）
１２ 負電源バッファ用コンデンサ（第２のコンデンサ）
１３ 充放電制御部
１４ 整流用ダイオード
１５ 電圧制限用ダイオード
１６ 負電源用コンデンサ（第３のコンデンサ）
１３１ スイッチング素子（導通用駆動回路）
１３２ スイッチング素子（遮断用駆動回路）
1
DESCRIPTION OF SYMBOLS 4 Load
12 Negative power supply buffer capacitor (second capacitor)
13 Charge-
131 Switching element (drive circuit for conduction)
132 Switching element (Drive circuit for cutoff)
Claims (5)
正極性の制御用電源と、
前記制御用電源からの電力を充電することで前記半導体スイッチング素子を導通状態にするための正電圧を生成する第１のコンデンサと、
前記制御用電源からの電力を充電する第２のコンデンサと、
充電状態の前記第２のコンデンサから放電された電力を充電することで前記半導体スイッチング素子を遮断状態にするための負電圧を生成する第３のコンデンサと、
前記第１のコンデンサの一端と前記半導体スイッチング素子の制御端子とを接続することにより前記正電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を導通状態とする導通用駆動回路と、
前記第３のコンデンサの一端と前記制御端子とを接続することにより前記負電圧を前記半導体スイッチング素子の制御端子に印加して前記半導体スイッチング素子を遮断状態とする遮断用駆動回路と、
を備えることを特徴とする半導体スイッチング素子駆動回路。 A semiconductor switching element drive circuit for driving a predetermined semiconductor switching element, comprising:
Positive polarity control power supply,
A first capacitor that generates a positive voltage for making the semiconductor switching element conductive by charging power from the control power supply;
A second capacitor for charging power from the control power supply;
A third capacitor that generates a negative voltage for turning off the semiconductor switching element by charging power discharged from the second capacitor in a charged state;
A conduction drive circuit for applying the positive voltage to the control terminal of the semiconductor switching element by connecting one end of the first capacitor and the control terminal of the semiconductor switching element to make the semiconductor switching element conductive. ,
A cutoff drive circuit that applies the negative voltage to the control terminal of the semiconductor switching element by connecting one end of the third capacitor and the control terminal, thereby bringing the semiconductor switching element into a cutoff state;
A semiconductor switching element drive circuit comprising:
前記制御用電源の出力端と前記第２のコンデンサの一端とを接続することにより前記第２のコンデンサを充電させる第２の充電回路と、
を備えることを特徴とする請求項１に記載の半導体スイッチング素子駆動回路。 A first charging circuit for charging the first capacitor by connecting the output end of the control power supply and one end of the first capacitor;
A second charging circuit for charging the second capacitor by connecting the output end of the control power supply and one end of the second capacitor;
The semiconductor switching element drive circuit according to claim 1, comprising:
充電状態の前記第２のコンデンサの一端と前記第３のコンデンサの他端とを接続することにより前記第３のコンデンサを充電させる第３の充電回路と、
を備えることを特徴とする請求項１又は２に記載の半導体スイッチング素子駆動回路。 One end of the third capacitor is connected to the other end of the second capacitor,
A third charging circuit for charging the third capacitor by connecting one end of the second capacitor in a charged state to the other end of the third capacitor;
The semiconductor switching element drive circuit according to claim 1 or 2, further comprising:
請求項１〜４のいずれか一項に記載された半導体スイッチング素子駆動回路は、上アーム用の前記半導体スイッチング素子及び下アーム用の前記半導体スイッチング素子の少なくともいずれか一方を駆動する電力変換器。 A power converter comprising a switching leg in which the semiconductor switching element for the upper arm and the semiconductor switching element for the lower arm are connected in series,
The semiconductor switching element drive circuit described in any one of claims 1 to 4 is a power converter that drives at least one of the semiconductor switching element for the upper arm and the semiconductor switching element for the lower arm.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017200270A JP6950443B2 (en) | 2017-10-16 | 2017-10-16 | Semiconductor switching element drive circuit and power converter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017200270A JP6950443B2 (en) | 2017-10-16 | 2017-10-16 | Semiconductor switching element drive circuit and power converter |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019075887A true JP2019075887A (en) | 2019-05-16 |
| JP6950443B2 JP6950443B2 (en) | 2021-10-13 |
Family
ID=66544777
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017200270A Active JP6950443B2 (en) | 2017-10-16 | 2017-10-16 | Semiconductor switching element drive circuit and power converter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6950443B2 (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11735997B2 (en) | 2020-07-28 | 2023-08-22 | Hitachi Power Semiconductor Device, Ltd. | Upper arm drive circuit having a reverse current prevention circuit disposed between a power supply of a power conversion device and a first capacitor and control method thereof |
| WO2024004868A1 (en) * | 2022-06-27 | 2024-01-04 | 株式会社Ihi | Semiconductor switch drive circuit and power converter |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280619A (en) * | 1990-03-29 | 1991-12-11 | Mitsubishi Electric Corp | Power element driving circuit |
| JPH11146640A (en) * | 1997-11-10 | 1999-05-28 | Nec Corp | Rectifying circuit for switching power supply and switching power supply using the rectifying circuit |
| JP2018074666A (en) * | 2016-10-26 | 2018-05-10 | 日立アプライアンス株式会社 | Power conversion device |
-
2017
- 2017-10-16 JP JP2017200270A patent/JP6950443B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03280619A (en) * | 1990-03-29 | 1991-12-11 | Mitsubishi Electric Corp | Power element driving circuit |
| JPH11146640A (en) * | 1997-11-10 | 1999-05-28 | Nec Corp | Rectifying circuit for switching power supply and switching power supply using the rectifying circuit |
| JP2018074666A (en) * | 2016-10-26 | 2018-05-10 | 日立アプライアンス株式会社 | Power conversion device |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11735997B2 (en) | 2020-07-28 | 2023-08-22 | Hitachi Power Semiconductor Device, Ltd. | Upper arm drive circuit having a reverse current prevention circuit disposed between a power supply of a power conversion device and a first capacitor and control method thereof |
| WO2024004868A1 (en) * | 2022-06-27 | 2024-01-04 | 株式会社Ihi | Semiconductor switch drive circuit and power converter |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6950443B2 (en) | 2021-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102236287B1 (en) | Bootstrap Capacitor Overvoltage Management Circuit for GaN Transistor-Based Power Converters | |
| KR101571952B1 (en) | Switching circuit and semiconductor module | |
| KR101438283B1 (en) | Semiconductor switch and power conversion device | |
| KR101986475B1 (en) | drive | |
| JP6582764B2 (en) | Semiconductor device driving apparatus | |
| JP2013070530A (en) | Gate drive circuit, power conversion circuit, three-phase inverter and gate drive method | |
| JP2007336694A (en) | Drive circuit for insulated-gate semiconductor device | |
| JP6988256B2 (en) | Power converter | |
| WO2015072098A1 (en) | Gate driver circuit and power conversion apparatus using same | |
| JP6048929B2 (en) | Gate drive circuit, inverter circuit, power conversion device, and electrical equipment | |
| JP5619673B2 (en) | Switching circuit and semiconductor module | |
| JP2019165542A (en) | Semiconductor device | |
| US7248093B2 (en) | Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies | |
| WO2017022693A1 (en) | Three-level chopper device | |
| JP6575230B2 (en) | Semiconductor device driving apparatus | |
| JP5382535B2 (en) | Power supply device for gate drive circuit | |
| JP6950443B2 (en) | Semiconductor switching element drive circuit and power converter | |
| JP4958927B2 (en) | Switching circuit and power conversion circuit | |
| JP2011055597A (en) | Switching element driving circuit and power converter | |
| CN112421955B (en) | Switching circuit | |
| JP7331440B2 (en) | Semiconductor switching element drive circuit and multi-level power converter | |
| JP2016072676A (en) | Semiconductor relay | |
| JP2017163681A (en) | Drive circuit for voltage-driven semiconductor switch element | |
| CN113852288A (en) | Active rectifier circuit | |
| JP6950495B2 (en) | Power converter |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200610 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210412 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210427 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210628 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210824 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210906 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6950443 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |