JP2019067827A - Laminate electronic component - Google Patents
Laminate electronic component Download PDFInfo
- Publication number
- JP2019067827A JP2019067827A JP2017188996A JP2017188996A JP2019067827A JP 2019067827 A JP2019067827 A JP 2019067827A JP 2017188996 A JP2017188996 A JP 2017188996A JP 2017188996 A JP2017188996 A JP 2017188996A JP 2019067827 A JP2019067827 A JP 2019067827A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- axis
- electronic component
- mass
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、積層電子部品に関する。 The present invention relates to a laminated electronic component.
近年、携帯電話などのデジタル電子機器には、情報処理、信号変換等の電子回路、あるいは、電源回路等に、多数かつ種々の電子部品が搭載されている。このような電子部品として、当該電子部品の性能を発揮する機能層と、端子に電気的に接続される電極層とが積層された構成を有する積層電子部品が知られている。 In recent years, in digital electronic devices such as mobile phones, many and various electronic components are mounted in electronic circuits such as information processing and signal conversion or power supply circuits. As such an electronic component, there is known a laminated electronic component having a configuration in which a functional layer exhibiting the performance of the electronic component and an electrode layer electrically connected to a terminal are stacked.
このようなデジタル電子機器の小型化および高性能化は急速に進んでおり、電子回路および電源回路の高密度化に伴い、当該回路を構成する積層電子部品の小型化および大容量化に対する要求は高い。 The miniaturization and performance enhancement of such digital electronic devices are rapidly advancing, and with the densification of electronic circuits and power supply circuits, there is a demand for miniaturization and capacity increase of laminated electronic components constituting the circuits. high.
このような要求に対し、機能層および電極層を薄層化するとともにこれらの積層数を増加させている。 In response to such a demand, the number of laminated layers is increased along with thinning of the functional layer and the electrode layer.
また、電子機器のニーズの多様化に伴い、使用環境も多様化していることから、電子部品についても、耐熱衝撃性などの信頼性が高いことが要求されている。しかしながら、機能層および電極層を薄層化し、さらに積層数を増加させると、電子部品内部の応力が増加する傾向にあることが判明した。電子部品内部の応力が増加すると、耐熱衝撃試験が厳しい場合、電子部品が破損してしまう。 Further, with the diversification of the needs of electronic devices, the usage environment is also diversified, and therefore, it is also required that electronic components have high reliability such as thermal shock resistance. However, it has been found that when the functional layer and the electrode layer are thinned and the number of stacked layers is further increased, the stress in the electronic component tends to increase. If the stress inside the electronic component is increased, the electronic component may be broken if the thermal shock test is severe.
電子部品の耐熱衝撃性を向上させる技術としては、たとえば、特許文献１に記載の技術が例示される。特許文献１は、積層セラミックコンデンサにおいて、容量発生部の外側に形成された、チタン酸バリウム等を含む非容量発生部の熱膨張係数を容量発生部の熱膨張係数よりも４〜１０×１０−７／Ｋだけ低下させる技術を開示している。この技術により、非容量発生部に圧縮応力を掛け、たわみによる引張応力を緩和することができ、積層セラミックコンデンサの抗折強度を高めることができることが記載されている。 As a technique of improving the thermal shock resistance of an electronic component, the technique of patent document 1 is illustrated, for example. Patent Document 1 relates to a laminated ceramic capacitor in which the thermal expansion coefficient of a non-capacitance generating portion including barium titanate or the like formed outside the capacitance generating portion is 4 to 10 × 10 − than the thermal expansion coefficient of a capacitance generating portion. It discloses a technology to reduce 7 / K. It is described that this technology can apply a compressive stress to the non-capacitance generating part, relieve the tensile stress due to deflection, and enhance the bending strength of the laminated ceramic capacitor.
しかしながら、仮に非容量発生部にガラスを使用した場合、ガラスの弾性率が低いため、熱膨張係数の差により生じる圧縮応力をほとんど緩和してしまい、非容量発生部にかかる圧縮応力が十分ではなく、耐熱衝撃性を向上させる効果が得られないという課題があった。 However, if glass is used for the non-capacitance generating part, the compressive stress caused by the difference in thermal expansion coefficient is almost relieved because the modulus of elasticity of the glass is low, and the compressive stress applied to the non-capacitance generating part is not sufficient. There is a problem that the effect of improving the thermal shock resistance can not be obtained.
他にも、耐熱衝撃性ガラスは引張応力に対して弱いという潜在的な課題があり、例えば、ガラスの表面が加傷されていると引張応力が加傷部に集中しやすくなり、機械的強度が低くなるため、実装時のハンダ付けのときに生じる熱衝撃に耐えることができず、クラックが生じやすくなってしまうという課題もあった。 In addition, the thermal shock resistant glass has the potential problem of being weak to tensile stress, for example, if the surface of the glass is scratched, the tensile stress tends to be concentrated on the scratched part, and the mechanical strength is increased. There is also a problem in that it can not withstand the thermal shock generated at the time of soldering at the time of mounting, and a crack tends to be generated.
また、このように熱衝撃によりかかる応力に起因するクラックがセラミック焼結体だけでなく、絶縁層のガラスに生じると耐湿性や耐電圧性が低下し得ることから信頼性に大きな課題があった。 In addition, when the crack caused by the stress applied by the thermal shock is generated not only in the ceramic sintered body but also in the glass of the insulating layer, the moisture resistance and the voltage resistance may be lowered, which causes a large problem in the reliability. .
本発明は、上記の実状に鑑みてなされたものであり、耐熱衝撃性の高い積層電子部品を提供することを目的とする。 The present invention has been made in view of the above circumstances, and an object thereof is to provide a laminated electronic component having high thermal shock resistance.
上記目的を達成するため、本発明に係る積層電子部品は、以下の通りである。 In order to achieve the above object, a multilayer electronic component according to the present invention is as follows.
［１］第１軸および第２軸を含む平面に実質的に平行な内部電極層と誘電体層とが第３軸の方向に沿って交互に積層された素子本体を備える積層電子部品であって、
素子本体の第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
素子本体の第２軸の方向に相互に向き合う一対の端面に、内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
絶縁層はガラス成分で構成されており、
内部電極層が金属で構成されており、内部電極層において、金属の結晶子径の累積分布が９０％となる結晶子径をＤ９０としたときに、Ｄ９０が０．２０μｍ以上０．７０μｍ以下であることを特徴とする積層電子部品。
[1] A laminated electronic component comprising an element main body in which internal electrode layers substantially parallel to a plane including the first axis and the second axis and dielectric layers are alternately laminated along the direction of the third axis. ,
Insulating layers are respectively provided on a pair of side surfaces facing each other in the direction of the first axis of the element body,
An external electrode electrically connected to the internal electrode layer is provided at each of a pair of end faces facing each other in the direction of the second axis of the element body,
The insulating layer is composed of a glass component,
D90 is 0.20 μm or more and 0.70 μm or less, where D90 is a crystallite diameter at which the internal electrode layer is made of metal and the cumulative distribution of metallite diameter is 90% in the internal electrode layer. A laminated electronic component characterized by having a certain feature.
［２］金属が、ニッケル、ニッケル系合金、銅、銅系合金、銀または銀系合金であることを特徴とする［１］に記載の積層電子部品。 [2] The multilayer electronic component according to [1], wherein the metal is nickel, a nickel-based alloy, copper, a copper-based alloy, silver or a silver-based alloy.
［３］ガラス成分は、酸化シリコンを４０質量％以上５０質量％以下含むことを特徴とする［１］または［２］に記載の積層電子部品。 [3] The multilayer electronic component according to [1] or [2], wherein the glass component contains 40% by mass to 50% by mass of silicon oxide.
［４］ガラス成分は、酸化バリウムを２０質量％以上３０質量％以下含むことを特徴とする［１］から［３］のいずれかに記載の積層電子部品。 [4] The multilayer electronic component according to any one of [1] to [3], wherein the glass component contains 20% by mass or more and 30% by mass or less of barium oxide.
［５］ガラス成分は、酸化ホウ素を１質量％以上１５質量％以下含むことを特徴とする［１］から［４］のいずれかに記載の積層電子部品。 [5] The multilayer electronic component according to any one of [1] to [4], wherein the glass component contains boron oxide in an amount of 1% by mass to 15% by mass.
［６］ガラス成分は、酸化カルシウムを１０質量％以上２０質量％以下含むことを特徴とする［１］から［５］のいずれかに記載の積層電子部品。 [6] The multilayer electronic component according to any one of [1] to [5], wherein the glass component contains calcium oxide in an amount of 10% by mass to 20% by mass.
［７］ガラス成分は、酸化アルミニウムを５質量％以上１０質量％以下含むことを特徴とする［１］から［６］のいずれかに記載の積層電子部品。 [7] The multilayer electronic component according to any one of [1] to [6], wherein the glass component contains aluminum oxide in an amount of 5% by mass to 10% by mass.
［８］第１軸の方向に連続し、第１軸および第２軸を含む平面に実質的に平行な内部電極パターン層が形成されたグリーンシートを第３軸の方向に積層してグリーン積層体を得る工程と、
グリーン積層体を第２軸および第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
グリーンチップを焼成して、内部電極層と誘電体層が交互に積層した素子本体を得る工程と、
素子本体の第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
セラミック焼結体の第２軸方向の端面に外部電極用ペーストを焼き付けることにより、外部電極が形成された積層電子部品を得る工程と、を有し、
絶縁層はガラス成分で構成されており、
内部電極パターン層に含まれる金属粉末の結晶子径が２０ｎｍ以下であり、
グリーンチップを焼成する際の昇温速度が１２００００℃／ｈ以上２０００００℃／ｈ以下であることを特徴とする積層電子部品の製造方法。
[8] A green laminate is formed by laminating in the direction of the third axis a green sheet formed with an internal electrode pattern layer which is continuous in the direction of the first axis and substantially parallel to a plane including the first axis and the second axis. The process of gaining a body,
Cutting the green laminate so as to obtain a cut surface parallel to a plane including the second axis and the third axis to obtain a green chip;
Firing the green chip to obtain an element body in which internal electrode layers and dielectric layers are alternately stacked;
Applying a paste for insulating layer on the end face in the first axial direction of the element body and baking it, thereby obtaining a ceramic sintered body in which the insulating layer is formed;
Baking the external electrode paste on the end face in the second axial direction of the ceramic sintered body to obtain a laminated electronic component having the external electrode formed thereon,
The insulating layer is composed of a glass component,
The crystallite diameter of the metal powder contained in the internal electrode pattern layer is 20 nm or less,
A method for manufacturing a laminated electronic component, wherein a temperature raising rate at the time of firing the green chip is 120000 ° C./h or more and 200000 ° C./h or less.
［９］絶縁層用ペーストを焼き付ける際の温度が５００℃以上９００℃以下である［８］に記載の積層電子部品の製造方法。 [9] The method for producing a multilayer electronic component according to [8], wherein the temperature for baking the insulating layer paste is 500 ° C. or more and 900 ° C. or less.
［１０］外部電極用ペーストを焼き付ける際の温度が４００℃以上８００℃以下である［８］または［９］に記載の積層電子部品の製造方法。 [10] The method for producing a multilayer electronic component according to [8] or [9], wherein the temperature at the time of baking the external electrode paste is 400 ° C. or more and 800 ° C. or less.
以下、本発明を、図面に示す実施形態に基づき、以下の順序で詳細に説明する。
１．積層電子部品
１．１．積層セラミックコンデンサの全体構成
１．２．誘電体層
１．３．内部電極層
１．４．絶縁層
１．５．外部電極
２．積層電子部品の製造方法
３．本実施形態の効果
４．変形例
Hereinafter, the present invention will be described in detail in the following order based on the embodiments shown in the drawings.
1. Multilayer Electronic Component 1.1. Overall Configuration of Multilayer Ceramic Capacitor 1.2. Dielectric layer 1.3. Internal electrode layer 1.4. Insulating layer 1.5. External electrode Method of manufacturing laminated
（１．積層電子部品）
本実施形態に係る積層電子部品の一例として、積層セラミックコンデンサについて説明する。
(1. Stacked electronic parts)
A multilayer ceramic capacitor will be described as an example of the multilayer electronic component according to the present embodiment.
（１．１．積層セラミックコンデンサの全体構成）
図１に示すように、本実施形態に係る積層セラミックコンデンサ２は、セラミック焼結体４と、第１外部電極６と、第２外部電極８とを有する。また、図２に示すように、セラミック焼結体４は、素子本体３と、素子本体３に形成されている絶縁層１６とを有する。
(1.1. Overall configuration of multilayer ceramic capacitor)
As shown in FIG. 1, the multilayer
なお、図１において、Ｘ軸、Ｙ軸およびＺ軸は、相互に垂直であり、Ｚ軸が、内側誘電体層１０および内部電極層１２の積層方向に一致し、Ｙ軸が、第１外部電極６と第２外部電極８とが対向する方向に一致する。
In FIG. 1, the X axis, the Y axis and the Z axis are perpendicular to each other, the Z axis coincides with the stacking direction of the
素子本体３は、内装領域１３と外装領域１１とから構成される。内装領域１３は、Ｘ軸およびＹ軸を含む平面に実質的に平行な内側誘電体層１０と、内部電極層１２と、がＺ軸方向に沿って交互に積層して構成される領域である。ここで、「実質的に平行」とは、ほとんどの部分が平行であるが、多少平行でない部分を有していてもよいことを意味する。したがって、内部電極層１２と内側誘電体層１０とは、Ｘ軸およびＹ軸を含む平面に対して、多少凹凸があったり、傾いていたりしてもよいという趣旨である。
The
図２に示すように、内側誘電体層１０の厚みｔｄと内部電極層１２の厚みｔｅの比は、特に限定されないが、ｔｄ／ｔｅが２〜０．５であることが好ましい。また、図１および２に示すように、外装領域１１の厚みｔｏと素子本体３の高さＨ０の比は、特に限定されないが、ｔｏ／Ｈ０が０．０１〜０．０５であることが好ましい。
As shown in FIG. 2, the ratio of the thickness td of the
また、外装領域１１は、内装領域１３の積層方向（Ｚ軸方向）の両端面に、内装領域１３を構成する内側誘電体層１０よりも厚い外側誘電体層を複数積層して構成される。
The
なお、以下では、「内側誘電体層１０」および「外側誘電体層」をまとめて、「誘電体層」と記載する場合がある。
In the following, the “
素子本体３の形状やサイズは、目的や用途に応じて適宜決定すればよいが、Ｘ軸方向の幅Ｗ０は０．１ｍｍ〜１．６ｍｍ、Ｙ軸方向の長さＬ０は０．２ｍｍ〜３．２ｍｍ、Ｚ軸方向の高さＨ０は０．１ｍｍ〜１．６ｍｍであることが好ましい。
The shape and size of the
後述する本実施形態の製造方法によれば、従来に比べて取得容量の向上が可能となる。この際に、素子本体３のサイズが上記のサイズである場合に、その効果がより顕著となる。上記の観点から、本実施形態の素子本体３のサイズは、Ｘ軸方向の幅Ｗ０は０．１ｍｍ〜０．５ｍｍ、Ｙ軸方向の長さＬ０は０．２ｍｍ〜１．０ｍｍ、Ｚ軸方向の高さＨ０は０．１ｍｍ〜０．５ｍｍであることがより好ましい。
According to the manufacturing method of this embodiment to be described later, it is possible to improve the obtained capacity as compared with the related art. At this time, when the size of the
（１．２．誘電体層）
内側誘電体層１０および外装領域１１を構成する誘電体層の材質は、特に限定されず、同じでもよいし、異なっていてもよい。たとえば、一般式ＡＢＯ３で表されるペロブスカイト構造の誘電体材料を主成分として含む。
(1.2. Dielectric layer)
The material of the dielectric layer constituting the
ＡＢＯ３において、Ａは、たとえばＣａ、Ｂａ、Ｓｒなどの少なくとも一種、Ｂは、たとえばＴｉ、Ｚｒなどの少なくとも一種である。Ａ／Ｂのモル比は、特に限定されず、０．９８０〜１．０２０である。このほか、副成分として、希土類（Ｓｃ、Ｙ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｐｍ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂおよびＬｕから選択される少なくとも１種）、アルカリ土類金属（Ｍｇ、Ｃａ、ＳｒおよびＢａから選択される少なくとも１種）、遷移金属（Ｖ、Ｗ、ＭｎおよびＭｏから選択される少なくとも１種）の酸化物やその混合物、複合酸化物およびガラスとしてＳｉＯ２を含んだ焼結助剤等が含まれていてもよい。 In ABO 3 , A is at least one of Ca, Ba, Sr, and the like, and B is at least one of Ti, Zr, and the like. The molar ratio of A / B is not particularly limited, and is 0.980 to 1.020. In addition, as a secondary component, rare earth (at least one selected from Sc, Y, La, Ce, Pr, Nd, Pm, Sm, Eu, Gd, Tb, Dy, Ho, Er, Tm, Yb and Lu) , Oxides of alkaline earth metals (at least one selected from Mg, Ca, Sr and Ba), oxides of transition metals (at least one selected from V, W, Mn and Mo), mixtures thereof, complex oxides and SiO 2 may be contained sintering aids such as containing a glass.
（１．３．内部電極層）
図１に示すように、交互に積層される一方の内部電極層１２は、セラミック焼結体４のＹ軸方向第１端部の外側に形成してある第１外部電極６の内側に対して電気的に接続してある引出部１２Ａを有する。また、交互に積層される他方の内部電極層１２は、セラミック焼結体４のＹ軸方向第２端部の外側に形成してある第２外部電極８の内側に対して電気的に接続してある引出部１２Ｂを有する。
(1.3. Internal electrode layer)
As shown in FIG. 1, one
内部電極層１２は、電極として機能する程度の導電性を有する金属で構成されている。本実施形態では、内部電極層を構成する金属は多結晶であり、多数の単結晶領域（結晶子）から構成されている。各結晶子のサイズ（結晶子径）は様々であり、所定の分布を有している。
The
本実施形態では、結晶子径の累積分布が９０％となる結晶子径をＤ９０としたときに、Ｄ９０が０．２０μｍ以上０．７０μｍ以下である。Ｄ９０を上記の範囲内とすることにより、粗大な結晶子の数を抑制できるので、積層セラミックコンデンサの耐熱衝撃性を向上させることができる。 In the present embodiment, D90 is 0.20 μm or more and 0.70 μm or less, where D90 is a crystallite diameter at which the cumulative distribution of crystallite diameters is 90%. By setting D90 in the above range, the number of coarse crystallites can be suppressed, so the thermal shock resistance of the multilayer ceramic capacitor can be improved.
熱衝撃は、積層セラミックコンデンサが加熱または冷却される際に、コンデンサ内部に生じる温度分布に起因する熱応力によりコンデンサが損傷する現象である。コンデンサが加熱または冷却されると、微視的には、結晶格子が膨張または収縮するので、結晶子ごとに膨張または収縮する方向が異なる。その結果、多数の結晶子から構成されている内部電極層において、隣接する結晶子を変形させようとする力、すなわち、応力が発生する。 Thermal shock is a phenomenon in which when the multilayer ceramic capacitor is heated or cooled, the capacitor is damaged by thermal stress caused by the temperature distribution generated inside the capacitor. Microscopically, when the capacitor is heated or cooled, the crystal lattice expands or contracts, so the direction of expansion or contraction differs for each crystallite. As a result, in the internal electrode layer formed of a large number of crystallites, a force to deform the adjacent crystallites, that is, a stress is generated.
本実施形態では、結晶子径のＤ９０を上記の範囲内とすることにより、結晶子と結晶子との間に存在する粒界を増やしている。このような粒界が増えると、結晶子を変形させようとする力が結晶子に掛かっても、結晶子が粒界に沿って若干移動しやすくなり、結晶子を変形させようとする力を緩和することができる。すなわち、結晶子同士が粒界に沿って滑ることにより、応力を緩和し、内部電極層全体で応力を分散することができる。その結果、急激な温度変化によりコンデンサ内部に熱応力が発生しても、発生した熱応力を内部電極層全体で分散できるので、コンデンサの耐熱衝撃性を向上させることができる。 In the present embodiment, by setting the crystallite diameter D90 within the above range, the grain boundaries existing between the crystallites and the crystallites are increased. When such grain boundaries increase, even if the force to deform the crystallite is applied to the crystallite, the crystallite moves a little along the grain boundary, and the force to deform the crystallite is It can be relaxed. That is, as crystallites slide along grain boundaries, stress can be relaxed and stress can be dispersed in the entire internal electrode layer. As a result, even if thermal stress is generated inside the capacitor due to a rapid temperature change, the generated thermal stress can be dispersed in the entire internal electrode layer, so that the thermal shock resistance of the capacitor can be improved.
Ｄ９０が大きすぎると、応力を緩和できない結晶子の数が多くなり、それらの結晶子を起点として、熱衝撃によるクラック等の破壊が発生しやすい傾向にある。一方、Ｄ９０が小さすぎると、内部電極層を構成する金属自体の強度が低下するため、熱衝撃によるクラック等の破壊が発生しやすい傾向にある。 If D90 is too large, the number of crystallites in which stress can not be relaxed increases, and fractures such as cracks due to thermal shock tend to occur from those crystallites as a starting point. On the other hand, if D90 is too small, the strength of the metal itself that constitutes the internal electrode layer is reduced, so that breakage such as cracks due to thermal shock tends to occur easily.
上記のＤ９０は０．２５μｍ以上であることが好ましく、０．３０μｍ以上であることがより好ましい。また、Ｄ９０は０．６０μｍ以下であることが好ましく、０．５０μｍ以下であることがより好ましい。 The above D90 is preferably 0.25 μm or more, and more preferably 0.30 μm or more. Further, D90 is preferably 0.60 μm or less, more preferably 0.50 μm or less.
Ｄ９０を算出する方法としては、本実施形態では、Ｚ軸を含む面でコンデンサを切断して得られる内部電極層の断面を、走査イオン顕微鏡（Scanning Ion Microscope：ＳＩＭ）により観察し、得られる観察像に基づいて算出する方法を採用する。 As a method of calculating D90, in the present embodiment, the cross section of the internal electrode layer obtained by cutting the capacitor along the plane including the Z axis is observed by scanning ion microscope (SIM) and observed. The method of calculating based on the image is adopted.
具体的には、コンデンサの中央付近をＺ軸を含む面で切断して露出した内部電極層の断面において、ＳＩＭにより観察した観察像を公知の画像解析ソフトによる画像解析を行い、当該断面に存在する結晶子を同定する。本実施形態では、同定した結晶子の外周長さを算出し、算出された外周長さから円相当径（Heywood径）を算出して、これを結晶子径とする。得られた結晶子径から、結晶子径の累積分布が９０％となる結晶子径をＤ９０とする。 Specifically, in the cross section of the internal electrode layer exposed by cutting around the center of the capacitor along a plane including the Z axis, the observation image observed by SIM is subjected to image analysis using known image analysis software, and the cross section exists Identify crystallites. In the present embodiment, the outer peripheral length of the identified crystallite is calculated, the equivalent circle diameter (Heywood diameter) is calculated from the calculated outer peripheral length, and this is used as the crystallite diameter. From the obtained crystallite diameter, the crystallite diameter at which the cumulative distribution of crystallite diameters is 90% is D90.
本実施形態では、Ｄ９０を算出するために、２５０個以上の結晶子について結晶子径を測定することが好ましい。 In this embodiment, in order to calculate D90, it is preferable to measure the crystallite diameter for 250 or more crystallites.
内部電極層を構成する金属としては、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｌ、Ａｕ、Ｐｔなどの金属、または、それらの合金が例示される。本実施形態では、上述した効果が大きいことから、Ｎｉ、Ｎｉ系合金、Ｃｕ、Ｃｕ系合金、ＡｇまたはＡｇ系合金が好ましく、Ｎｉ、Ｎｉ系合金、ＣｕまたはＣｕ系合金がより好ましい。なお、合金中のＮｉ、ＣｕまたはＡｇ含有量は９５質量％以上であることが好ましい。 As a metal which comprises an internal electrode layer, metals, such as Ni, Cu, Ag, Pd, Al, Au, Pt, or those alloys are illustrated. In the present embodiment, Ni, a Ni-based alloy, Cu, a Cu-based alloy, Ag or an Ag-based alloy is preferable, and Ni, a Ni-based alloy, Cu or a Cu-based alloy is more preferable because the above-described effects are large. In addition, it is preferable that Ni, Cu, or Ag content in an alloy is 95 mass% or more.
Ｎｉ、ＣｕおよびＡｇを主成分とする金属が好ましい理由としては、これらの金属は、比較的に熱膨張係数が大きいため、上述した結晶子径のＤ９０を制御して得られる熱応力緩和効果が大きいからであると本発明者らは考えている。 The reason why metals containing Ni, Cu and Ag as main components are preferable is that these metals have a relatively large thermal expansion coefficient, so the thermal stress relaxation effect obtained by controlling D90 of the above-mentioned crystallite diameter is The present inventors think that it is large.
内部電極層３は、市販の電極用ペーストを使用して形成してもよい。内部電極層３の厚さ（Ｚ軸方向の長さ）は用途等に応じて適宜決定すればよい。
The
（１．４．絶縁層）
図２に示すように、素子本体３のＸ軸方向の両端面には、素子本体３の内部電極層１２の端部を覆う絶縁層１６が備えられている。絶縁層１６は、素子本体３のＸ軸方向の両端面における内部電極層１２の端部を少なくとも覆っていればよく、素子本体３のＸ軸方向の両端面全体を覆っていてもよい。本実施形態では、絶縁層１６はガラス成分で構成されている。
(1.4. Insulating layer)
As shown in FIG. 2, insulating
絶縁層１６を構成するガラス成分は、素子本体３の内部電極層を構成する金属の結晶子径が大きくなることを抑制できる程度の温度において、焼成後の素子本体に焼き付け可能な成分であれば、特に限定されない。
The glass component forming the insulating
後述するが、本実施形態では、絶縁層は素子本体の焼結後に形成される。素子本体を焼結させた後に絶縁層を形成することにより、絶縁層と素子本体との熱膨張係数差に起因するセラミック焼結体の内部応力を緩和できるからである。 As will be described later, in the present embodiment, the insulating layer is formed after sintering of the device body. By forming the insulating layer after sintering the element body, the internal stress of the ceramic sintered body caused by the difference in thermal expansion coefficient between the insulating layer and the element body can be relaxed.
絶縁層を素子本体の焼結後に形成する場合、内部電極層を構成する金属の結晶子径が大きくなることを抑制するために、比較的に低温で絶縁層を形成する必要がある。そのため、本実施形態では、絶縁層は、比較的に低温で焼き付けても、素子本体との密着性が良好なガラス成分で構成されている。なお、たとえば、誘電体層を構成する材料を用いて絶縁層を形成しようとする場合、金属の結晶子径が大きくなるような高温でなければ、当該絶縁層は素子本体に密着しない。 In the case where the insulating layer is formed after sintering of the element body, it is necessary to form the insulating layer at a relatively low temperature in order to suppress an increase in the crystallite diameter of the metal constituting the internal electrode layer. Therefore, in the present embodiment, the insulating layer is made of a glass component having good adhesion to the element body even when baked at a relatively low temperature. For example, in the case of forming an insulating layer using a material forming a dielectric layer, the insulating layer does not adhere to the element body unless the temperature is high enough to increase the crystallite diameter of metal.
なお、絶縁層を素子本体の焼結前に形成し、絶縁層と素子本体とを同時に焼成した場合には、焼成時の高温により、絶縁層と素子本体との熱膨張係数差に起因する内部応力が焼結体内部に残存するため、好ましくない。 In the case where the insulating layer is formed before sintering the element body and the insulating layer and the element body are simultaneously fired, the inside due to the difference in thermal expansion coefficient between the insulating layer and the element body due to the high temperature at the time of firing. It is not preferable because stress remains inside the sintered body.
本実施形態では、ガラス成分は、酸化シリコン（ＳｉＯ２）を主成分として含むことが好ましい。また、主成分以外の成分として酸化バリウム（ＢａＯ）、酸化ホウ素（Ｂ２Ｏ３）、酸化アルミニウム（Ａｌ２Ｏ３）、酸化カルシウム（ＣａＯ）を含むことが好ましい。なお、ガラス成分の「主成分」とは、ガラス成分に占める割合が最も高い成分をいう。 In the present embodiment, the glass component preferably contains silicon oxide (SiO 2 ) as a main component. Further, barium oxide as a component other than the main component (BaO), boron oxide (B 2 O 3), aluminum oxide (Al 2 O 3), preferably contains calcium oxide (CaO). In addition, the "main component" of a glass component means the component with the highest ratio for a glass component.
本実施形態では、ＳｉＯ２は、ガラス成分の合計１００質量％中、４０質量％以上５０質量％以下含まれることが特に好ましい。ＳｉＯ２が上記の範囲内で含まれることにより、ガラス成分で構成される絶縁層１６の機械的強度が向上し、その結果、コンデンサの耐熱衝撃性をより高めることができる。
In the present embodiment, SiO 2 is particularly preferably contained in an amount of 40% by mass or more and 50% by mass or less in the total 100% by mass of the glass component. By including SiO 2 in the above range, the mechanical strength of the insulating
ＳｉＯ２が少なすぎると、ガラス成分から構成される絶縁層の機械的強度が若干低下し、コンデンサの耐熱衝撃性がやや悪化する傾向にある。一方、ＳｉＯ２が多すぎると、絶縁層の脆性が若干高くなり、コンデンサの耐熱衝撃性がやや悪化する傾向にある。 If the amount of SiO 2 is too small, the mechanical strength of the insulating layer composed of the glass component is slightly reduced, and the thermal shock resistance of the capacitor tends to be slightly deteriorated. On the other hand, when the amount of SiO 2 is too large, the brittleness of the insulating layer is slightly increased, and the thermal shock resistance of the capacitor tends to be slightly deteriorated.
本実施形態では、ＢａＯは、ガラス成分の合計１００質量％中、２０質量％以上３０質量％以下含まれることが特に好ましい。ＢａＯが上記の範囲内で含まれることにより、ガラス成分で構成される絶縁層１６の熱膨張係数が低下して素子本体の熱膨張係数に近くなる。その結果、コンデンサの耐熱衝撃性をより高めることができる。
In the present embodiment, BaO is particularly preferably contained in an amount of 20% by mass or more and 30% by mass or less in 100% by mass in total of the glass component. By including BaO in the above range, the thermal expansion coefficient of the insulating
ＢａＯが少なすぎると、絶縁層１６の熱膨張係数と素子本体の熱膨張係数との差が若干大きくなり、コンデンサの耐熱衝撃性がやや悪化する傾向にある。一方、ＢａＯが多すぎると、絶縁層の機械的強度が若干低下し、コンデンサの耐熱衝撃性がやや悪化する傾向にある。
When the amount of BaO is too small, the difference between the thermal expansion coefficient of the insulating
本実施形態では、Ｂ２Ｏ３は、ガラス成分の合計１００質量％中、１質量％以上１５質量％以下含まれることが特に好ましい。Ｂ２Ｏ３が上記の範囲内で含まれることにより、ヤング率を低下させることができる。その結果、コンデンサの耐熱衝撃性をより高めることができる。 In the present embodiment, B 2 O 3 is particularly preferably contained in an amount of 1% by mass or more and 15% by mass or less in the total 100% by mass of the glass component. By including B 2 O 3 in the above range, the Young's modulus can be reduced. As a result, the thermal shock resistance of the capacitor can be further enhanced.
Ｂ２Ｏ３が少なすぎると、ガラスのヤング率が高くなるため、コンデンサの耐熱衝撃性がやや悪化する傾向にある。一方、Ｂ２Ｏ３が多すぎると、ガラスの化学的安定性が低くなるため、絶縁層の耐めっき性が悪化する傾向にある。 If the amount of B 2 O 3 is too small, the Young's modulus of the glass becomes high, so the thermal shock resistance of the capacitor tends to be slightly deteriorated. On the other hand, when the amount of B 2 O 3 is too large, the chemical stability of the glass is lowered, and the plating resistance of the insulating layer tends to be deteriorated.
本実施形態では、ＣａＯは、ガラス成分の合計１００質量％中、１０質量％以上２０質量％以下含まれることが特に好ましい。ＣａＯが上記の範囲内で含まれることにより、絶縁層１６における偏析の発生が少なくなり、その結果、コンデンサの耐熱衝撃性をより高めることができる。
In the present embodiment, CaO is particularly preferably contained in an amount of 10% by mass or more and 20% by mass or less in 100% by mass in total of the glass component. By including CaO in the above range, the occurrence of segregation in the insulating
ＣａＯが少なすぎても多すぎても、絶縁層１６において偏析が若干発生し、コンデンサの耐熱衝撃性がやや悪化する傾向にある。
Too little or too much CaO tends to cause some segregation in the insulating
本実施形態では、Ａｌ２Ｏ３は、ガラス成分の合計１００質量％中、５質量％以上１０質量％以下含まれることが特に好ましい。Ａｌ２Ｏ３が上記の範囲内で含まれることにより、絶縁層の耐めっき性を高めることができる。 In the present embodiment, Al 2 O 3 is particularly preferably contained in an amount of 5% by mass or more and 10% by mass or less in the total 100% by mass of the glass component. By including Al 2 O 3 in the above range, the plating resistance of the insulating layer can be enhanced.
Ａｌ２Ｏ３が少なすぎると、絶縁層の耐めっき性がやや悪化する傾向にある。一方、Ａｌ２Ｏ３が多すぎると、絶縁層の脆性が若干高くなり、コンデンサの耐熱衝撃性がやや悪化する傾向にある。 When the amount of Al 2 O 3 is too small, the plating resistance of the insulating layer tends to be slightly deteriorated. On the other hand, when the amount of Al 2 O 3 is too large, the brittleness of the insulating layer is slightly increased, and the thermal shock resistance of the capacitor tends to be slightly deteriorated.
本実施形態では、図２に示すように、絶縁層１６のうち、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６の外面までの区間をギャップ部としている。
In the present embodiment, as shown in FIG. 2, the outer surface of the insulating
本実施形態では、ギャップ部のＸ軸方向の幅Ｗｇａｐは、セラミック焼結体４の幅方向（Ｘ軸方向）に沿って、素子本体３のＸ軸方向の端面から絶縁層１６のＸ軸方向の端面までの寸法に一致するが、幅Ｗｇａｐは、Ｚ軸方向に沿って均一である必要はなく、多少変動していても良い。幅Ｗｇａｐは、好ましくは、０．５〜３０μｍであり、素子本体３の幅Ｗ０に比較すれば、きわめて小さい。
In the present embodiment, the width Wgap of the gap in the X-axis direction is from the end face of the
本実施形態では、従来に比較して、幅Ｗｇａｐをきわめて小さくすることが可能になり、しかも、引込み距離が十分に小さい。そのため、本実施形態では、小型でありながら、大きな容量の積層コンデンサを得ることができる。 In the present embodiment, the width Wgap can be made extremely small as compared with the prior art, and the drawing distance is sufficiently small. Therefore, in the present embodiment, it is possible to obtain a multilayer capacitor having a large capacity while being compact.
なお、素子本体３の幅Ｗ０は、内側誘電体層１０のＸ軸方向に沿う幅に一致する。
The width W0 of the
Ｗｇａｐを上記の範囲内とすることで、クラックが発生しにくくなると共に、セラミック焼結体４がより小型化されても、静電容量の低下が少ない。 By setting Wgap within the above range, cracks are less likely to be generated, and the decrease in capacitance is small even if the ceramic sintered body 4 is further miniaturized.
本実施形態では、図２に示すように、絶縁層１６のＺ軸方向の両端部では、素子本体３のＺ軸方向の両端面のＸ軸方向端部を覆う被覆部１６ａが絶縁層１６に一体的に形成してある。素子本体３のＸ軸方向の両端面からの被覆部１６のＸ軸方向のそれぞれの幅Ｗ１は、０以上であり、最大で、幅Ｗ０の１／２である。また、幅Ｗ１／Ｗ０は、好ましくは１／１００〜１／１０である。Ｗ１／Ｗ０を上記の範囲にすることで、高いシール性を保ちつつ、耐熱衝撃性を高めることができる。
In the present embodiment, as shown in FIG. 2, at both ends of the insulating
なお、セラミック焼結体４のＸ軸方向の両側の幅Ｗｇａｐは相互に同じでも異なっていてもよい。また、セラミック焼結体４のＸ軸方向の両側の幅Ｗ１も相互に同じでも異なっていてもよい。また、絶縁層１６は、図１に示す素子本体３のＹ軸方向の両端面は覆っていないことが好ましい。素子本体３のＹ軸方向の両端面には、外部電極６，８が形成されて内部電極１２と接続される必要があるからである。外部電極６，８は、図２に示す被覆部１６ａのＹ軸方向の端部を一部覆っても良く、また、絶縁層１６のＹ軸方向の端部を一部覆っても良い。
The widths Wgap of both sides in the X-axis direction of the ceramic sintered body 4 may be the same or different. Further, the widths W1 of both sides in the X-axis direction of the ceramic sintered body 4 may be the same or different. Moreover, it is preferable that the insulating
（１．５．外部電極）
外部電極６，８の材質も特に限定されないが、Ｎｉ、Ｐｄ、Ａｇ、Ａｕ、Ｃｕ、Ｐｔ、Ｒｈ、Ｒｕ、Ｉｒ等の少なくとも１種、またはそれらの合金を用いることができる。通常は、Ｃｕ、Ｃｕ合金、ＮｉまたはＮｉ合金等や、Ａｇ、Ａｇ−Ｐｄ合金、Ｉｎ−Ｇａ合金等が使用される。
(1.5. External electrode)
The material of the
（２．積層セラミックコンデンサの製造方法）
次に、本発明の一実施形態としての積層セラミックコンデンサ２の製造方法について具体的に説明する。
(2. Manufacturing method of multilayer ceramic capacitor)
Next, a method of manufacturing the multilayer
まず、焼成後に図１に示す内側誘電体層１０を構成することになる内側グリーンシート１０ａおよび外側誘電体層を構成することとなる外側グリーンシート１１ａを製造するために、内側グリーンシート用ペーストおよび外側グリーンシート用ペーストを準備する。
First, to produce an inner
内側グリーンシート用ペーストおよび外側グリーンシート用ペーストは、通常、セラミック粉末と有機ビヒクルとを混練して得られた有機溶剤系ペースト、または水系ペーストで構成される。 The inner green sheet paste and the outer green sheet paste are usually composed of an organic solvent based paste obtained by kneading a ceramic powder and an organic vehicle, or an aqueous paste.
セラミック粉末の原料としては、複合酸化物や酸化物となる各種化合物、たとえば炭酸塩、硝酸塩、水酸化物、有機金属化合物などから適宜選択され、混合して用いることができる。セラミック粉末の原料は、本実施形態では、平均粒子径が０．４５μｍ以下、好ましくは０．１〜０．３μｍ程度の粉末として用いられる。なお、内側グリーンシートをきわめて薄いものとするためには、グリーンシート厚みよりも細かい粉末を使用することが望ましい。 The raw material of the ceramic powder can be selected appropriately from various oxides to be complex oxides and oxides, for example, carbonates, nitrates, hydroxides, organic metal compounds and the like, and can be used by mixing. In the present embodiment, the raw material of the ceramic powder is used as a powder having an average particle diameter of 0.45 μm or less, preferably about 0.1 to 0.3 μm. In order to make the inner green sheet very thin, it is desirable to use a powder finer than the thickness of the green sheet.
有機ビヒクルとは、バインダを有機溶剤中に溶解したものである。有機ビヒクルに用いるバインダは特に限定されず、エチルセルロース、ポリビニルブチラール等の通常の各種バインダから適宜選択すればよい。用いる有機溶剤も特に限定されず、アセトン、トルエン等の各種有機溶剤から適宜選択すればよい。 The organic vehicle is a binder dissolved in an organic solvent. The binder used for the organic vehicle is not particularly limited, and may be appropriately selected from various ordinary binders such as ethyl cellulose and polyvinyl butyral. The organic solvent to be used is not particularly limited, and may be appropriately selected from various organic solvents such as acetone and toluene.
また、グリーンシート用ペースト中には、必要に応じて、各種分散剤、可塑剤、誘電体、副成分化合物、ガラスフリット、絶縁体などから選択される添加物が含有されていてもよい。 Moreover, in the paste for a green sheet, additives selected from various dispersants, plasticizers, dielectrics, subcomponent compounds, glass frits, insulators and the like may be contained, if necessary.
可塑剤としては、フタル酸ジオクチルやフタル酸ベンジルブチルなどのフタル酸エステル、アジピン酸、燐酸エステル、グリコール類などが例示される。 Examples of the plasticizer include phthalic acid esters such as dioctyl phthalate and benzyl butyl phthalate, adipic acid, phosphoric acid esters, and glycols.
次に、焼成後に図１に示す内部電極層１２を構成することになる内部電極パターン層１２ａを製造するために、内部電極層用ペーストを準備する。内部電極層用ペーストは、上記した金属から構成される金属粉末と、上記した有機ビヒクルとを混練して調製する。
Next, in order to manufacture the internal
本実施形態では、金属粉末の粒子径ではなく、結晶子径に着目し、結晶子径が２０ｎｍ以下である粉末を用いる。なお、この結晶子径は、上述した方法により算出される結晶子径（Heywood径）ではなく、金属粉末をXRD測定して得られる回折パターンの所定のピークより求められた半値幅より算出した結晶子径である。金属粉末の結晶子径が上記の範囲内である粉末を用いることにより、焼成後の内部電極層を構成する金属の結晶子径のＤ９０を上記の範囲内とすることが容易となる。 In the present embodiment, noting the particle diameter of the metal powder, but focusing on the crystallite diameter, a powder having a crystallite diameter of 20 nm or less is used. In addition, this crystallite diameter is not the crystallite diameter (Heywood diameter) calculated by the method mentioned above, but the crystal calculated from the half value width calculated from the predetermined peak of the diffraction pattern obtained by measuring the metal powder by XRD. It is a child diameter. By using a powder in which the crystallite diameter of the metal powder is in the above range, it becomes easy to set the D90 of the crystallite diameter of the metal constituting the internal electrode layer after firing within the above range.
電子部品の内部電極層を形成するために用いられる金属粉末は、一般的に、気相法または液相法により製造される。ところが、結晶子径が２０ｎｍ以下である金属粉末を気相法で製造することは非常に難しい。したがって、本実施形態では、金属粉末は液相法により製造される粉末であることが好ましい。 The metal powder used to form the internal electrode layer of the electronic component is generally produced by a vapor phase method or a liquid phase method. However, it is very difficult to produce metal powder having a crystallite diameter of 20 nm or less by a gas phase method. Therefore, in the present embodiment, the metal powder is preferably a powder produced by a liquid phase method.
焼成後に図１に示す外部電極６，８を構成することになる外部電極用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製する。
The paste for external electrodes which will constitute the
上記にて調製した内側グリーンシート用ペーストおよび内部電極層用ペーストを使用して、図３に示すように、内側グリーンシート１０ａと、内部電極パターン層１２ａと、を交互に積層し、内部積層体１３ａを製造する。そして、内部積層体１３ａを製造した後に、外側グリーンシート用ペーストを使用して、外側グリーンシート１１ａを形成し、積層方向（Ｚ軸方向）に加圧してグリーン積層体を得る。
The inner
なお、グリーン積層体の製造方法としては、上記の他、外側グリーンシート１１ａに直接内側グリーンシート１０ａと内部電極パターン層１２ａとを交互に所定数積層して、積層方向に加圧してグリーン積層体を得てもよい。
In addition, as a method of manufacturing a green laminate, in addition to the above, a predetermined number of inner
具体的には、まず、ドクターブレード法などにより、支持体としてのキャリアシート（たとえばＰＥＴフィルム）上に、内側グリーンシート１０ａを形成する。内側グリーンシート１０ａは、キャリアシート上に形成された後に乾燥される。
Specifically, first, the inner
次に、図３に示すように、内側グリーンシート１０ａの表面に、内部電極層用ペーストを用いて、内部電極パターン層１２ａを形成し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得る。
Next, as shown in FIG. 3, the internal
この際、図４Ａ（ａ）に示すように、ｎ層目において、Ｙ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。
At this time, as shown in FIG. 4A (a), in the n-th layer, the
次に、図４Ａ（ｂ）に示すように、ｎ＋１層目においてもＹ軸方向に内部電極パターン層１２ａの隙間３２を形成し、Ｘ軸方向には連続する平坦な内部電極パターン層１２ａを形成する。この際、ｎ層目とｎ＋１層目の内部電極パターン層の隙間３２は積層方向であるＺ軸方向において、重ならないように形成される。
Next, as shown in FIG. 4A (b), the
このようにして、内部電極パターン層１２ａを有する内側グリーンシート１０ａを複数積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、適宜の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得る。
In this manner, a plurality of inner
次に、図４Ａ（ａ）、図４Ａ（ｂ）、図５Ａ、図５ＢのＣ１切断面およびＣ２切断面に沿って、グリーン積層体を切断してグリーンチップを得る。Ｃ１は、Ｙ軸およびＺ軸を含む平面に平行な切断面であり、Ｃ２は、Ｚ軸およびＸ軸を含む平面に平行な切断面である。 Next, the green laminated body is cut along the C1 cut surface and the C2 cut surface of FIG. 4A (a), FIG. 4A (b), FIG. 5A and FIG. 5B to obtain a green chip. C1 is a cutting plane parallel to a plane including the Y axis and the Z axis, and C2 is a cutting plane parallel to a plane including the Z axis and the X axis.
図４Ａ（ａ）に示すように、ｎ層目において内部電極パターン層１２ａを切断するＣ２切断面の両隣のＣ２切断面は、内部電極パターン層１２ａの隙間３２を切断する。また、ｎ層目において内部電極パターン層１２ａを切断したＣ２切断面は、ｎ＋１層目においては内部電極パターン層１２ａの隙間３２を切断する。
As shown in FIG. 4A (a), the C2 cut surfaces on both sides of the C2 cut surface for cutting the internal
このような切断方法によりグリーンチップを得ることで、グリーンチップのｎ層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、一の切断面では露出し、他の切断面では露出しない構成となる。また、グリーンチップのｎ＋１層目の内部電極パターン層１２ａは、グリーンチップのＣ２切断面において、ｎ層目で内部電極パターン層１２ａが露出した方の切断面では、内部電極パターン層１２ａは露出せず、ｎ層目で内部電極パターン層１２ａが露出していない方の切断面では、内部電極パターン層１２ａが露出する構成となる。
By obtaining a green chip by such a cutting method, the n-th inner
さらに、グリーンチップのＣ１切断面においては、全ての層で内部電極パターン層１２ａが露出する構成となる。
Furthermore, in the C1 cut surface of the green chip, the internal
また、内部電極パターン層１２ａの形成方法としては、特に限定されず、印刷法、転写法の他、蒸着、スパッタリングなどの薄膜形成方法により形成されていてもよい。
The method of forming the internal
また、内部電極パターン層１２ａの隙間３２に段差吸収層２０を形成してもよい。段差吸収層２０を形成することで、グリーンシート１０ａの表面で内部電極パターン層１２ａによる段差がなくなり、最終的に得られるセラミック焼結体４の変形防止に寄与する。
In addition, the
段差吸収層２０は、たとえば内部電極パターン層１２ａと同様にして、印刷法などで形成される。段差吸収層２０は、グリーンシート１０ａと同様なセラミック粉末と有機ビヒクルを含むが、グリーンシート１０ａと異なり、印刷により形成されるために、印刷しやすいように調整してある。印刷法としては、スクリーン印刷、グラビア印刷などが例示される。
The
得られるグリーンチップは、固化乾燥により可塑剤が除去され固化される。固化乾燥後のグリーンチップは、メディアおよび研磨液とともに、バレル容器内に投入され、水平遠心バレル機などにより、バレル研磨される。バレル研磨後のグリーンチップは、水で洗浄され、乾燥される。乾燥後のグリーンチップに対して、脱バインダ工程、焼成工程、必要に応じて行われるアニール工程を行うことにより、素子本体３が得られる。
The resulting green chips are solidified and dried to remove the plasticizer and to solidify. The green chip after solidification and drying is loaded into a barrel container together with the media and the polishing liquid, and barrel-polished by a horizontal centrifugal barrel machine or the like. The green chips after barrel polishing are washed with water and dried. The green body after drying is subjected to a binder removal step, a firing step, and an annealing step which is performed if necessary, to obtain the
本実施形態では、焼成工程において、４００℃から焼成温度（焼成時の最高温度）までの昇温速度を１２００００℃／ｈ以上２０００００℃／ｈ以下にしている。このようにすることにより、焼成後の焼結体の内部電極層を構成する金属の結晶子径のＤ９０を、上述した範囲内とすることが容易となる。 In the present embodiment, in the firing step, the temperature rising rate from 400 ° C. to the firing temperature (the maximum temperature during firing) is set to 120000 ° C./h or more and 200000 ° C./h or less. By doing so, it becomes easy to make D90 of the crystallite diameter of the metal constituting the internal electrode layer of the sintered body after firing be within the above-mentioned range.
昇温速度が遅すぎると、結晶子径が大きくなり、Ｄ９０を上記の範囲内とすることが困難となる傾向にある。一方、昇温速度が速すぎると、内部電極層を構成する金属の焼結が十分に進まなくなり、内部電極層が緻密化しにくくなる。その結果、焼結体の機械的強度が低下し、コンデンサの耐熱衝撃性が低下する傾向にある。 If the heating rate is too slow, the crystallite diameter tends to be large, making it difficult to bring D90 into the above range. On the other hand, when the temperature rising rate is too fast, sintering of the metal constituting the internal electrode layer does not proceed sufficiently, and the internal electrode layer becomes difficult to densify. As a result, the mechanical strength of the sintered body tends to decrease and the thermal shock resistance of the capacitor tends to decrease.
このような非常に速い昇温速度とするには、たとえば４００℃から所定の焼成温度、たとえば、１２００℃程度に維持された環境に投入することにより達成することができる。具体的には、焼成炉として、被焼成物を搬送手段で搬送しながら所定の熱処理を連続的に行うことができる炉、たとえばベルト炉を用い、搬送手段に載置されたグリーンチップを常温から、所定の焼成温度に設定された炉内に投入すればよい。 Such a very high rate of temperature rise can be achieved, for example, by introducing it into an environment maintained at 400 ° C. to a predetermined baking temperature, eg, about 1200 ° C. Specifically, using a furnace capable of continuously performing a predetermined heat treatment while conveying the material to be baked by the conveying means as the baking furnace, for example, a belt furnace, the green chips placed on the conveying means from normal temperature And may be introduced into a furnace set to a predetermined baking temperature.
結晶子径のＤ９０は、昇温速度には影響されるが、その他の条件にはあまり左右されない。したがって、焼成工程における他の条件は、たとえば、誘電体層を構成する材料に応じて、適宜決定すればよい。 The crystallite diameter D90 is affected by the temperature elevation rate, but is not significantly influenced by the other conditions. Therefore, other conditions in the firing step may be appropriately determined according to, for example, the material forming the dielectric layer.
脱バインダ工程、焼成工程およびアニール工程は、焼成工程における昇温速度を満足する限り、連続して行なってもよいし、独立して行なってもよい。 The binder removal step, the firing step and the annealing step may be performed continuously or independently as long as the temperature rising rate in the firing step is satisfied.
上記のようにして得られた素子本体３のＹ軸方向の両端面とＺ軸方向の両端面に、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。
End face polishing is performed on both end surfaces in the Y-axis direction and both end surfaces in the Z-axis direction of the element
次に、上記素子本体３のＸ軸方向の両端面に、絶縁層用ペーストを塗布し、焼付けることにより、絶縁層１６を形成し、図１および図２に示すセラミック焼結体４を得る。この絶縁層用ペーストは、例えば上記したガラス成分の原料粉末と、エチルセルロースを主成分とするバインダと、分散媒であるターピネオールおよびアセトンと、をミキサーで混練して得られる。
Next, an insulating layer paste is applied to both end surfaces of the element
素子本体３への絶縁層用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。
The method for applying the insulating layer paste to the
絶縁層用ペーストが塗布された素子本体３の焼き付ける際の温度は、５００℃以上９００℃以下であることが好ましい。絶縁層用ペーストを焼き付ける温度を上記の範囲内とすることにより、焼き付け後の絶縁層の密着性を良好にしつつ、内部電極層を構成する金属の結晶子径のＤ９０を上述した範囲内に維持することが容易となる。焼き付ける温度以外の焼き付け条件は特に限定されず、例えば、加湿Ｎ２または乾燥Ｎ２の雰囲気において、０．１時間〜３時間保持することが好ましい。
It is preferable that the temperature at the time of baking of the element
焼付時に液状化したガラス成分は、内側誘電体層１０の端部から内部電極層１２の端部までの空隙に毛細管現象により容易に入り込む。従って、絶縁層１６により、上記空隙が確実に満たされ、絶縁性が高められるだけでなく、耐湿性も良好とされる。
The glass component liquefied at the time of baking easily enters the space from the end of the
上記のようにして得られたセラミック焼結体４のＹ軸方向の両端面とＺ軸方向の両端面に、例えばバレル研磨やサンドブラストなどにより端面研磨を施す。 The end faces of the ceramic sintered body 4 obtained as described above are subjected to end face polishing, for example, by barrel polishing or sand blasting, on both end faces in the Y axis direction and on both end faces in the Z axis direction.
次に、絶縁層１６が焼き付けられたセラミック焼結体のＹ軸方向の両端面に、外部電極６，８を形成する。外部電極６，８の形成は、絶縁層１６の形成前に行っても良く、絶縁層１６の形成後に行っても良く、絶縁層１６の形成と同時に行ってもよい。
Next, the
外部電極６，８の形成方法は特に限定されず、外部電極用ペーストの塗布・焼付け、メッキ、蒸着、スパッタリングなどの適宜の方法を用いることができる。本実施形態では、外部電極用ペーストをセラミック焼結体のＹ軸方向の両端面に塗布して焼き付けることにより、外部電極６，８を形成する。
The method of forming the
外部電極用ペーストは、上記した各種導電性金属や合金からなる導電材と、上記した有機ビヒクルとを混練して調製すればよい。 The external electrode paste may be prepared by kneading the conductive material composed of the various conductive metals and alloys described above and the organic vehicle described above.
セラミック焼結体への外部電極用ペーストの塗布方法は特に限定されず、例えば、ディップ、印刷、塗布、蒸着、噴霧等の方法が挙げられる。 The method for applying the paste for the external electrode to the ceramic sintered body is not particularly limited, and examples thereof include methods such as dipping, printing, coating, vapor deposition, and spraying.
外部電極用ペーストが塗布されたセラミック焼結体の焼き付ける際の温度は、４００℃以上８００℃以下であることが好ましい。外部電極用ペーストを焼き付ける温度を上記の範囲内とすることにより、内部電極層と外部電極との電気的な接続を良好にしつつ、内部電極層を構成する金属の結晶子径のＤ９０を上述した範囲内に維持することが容易となる。 It is preferable that the temperature at the time of baking of the ceramic sintered compact with which the paste for external electrodes was apply | coated is 400 degreeC or more and 800 degrees C or less. By setting the temperature for baking the paste for external electrode within the above range, while making the electrical connection between the internal electrode layer and the external electrode favorable, the above-described D90 of the crystallite diameter of the metal constituting the internal electrode layer was described It becomes easy to maintain in the range.
そして、必要に応じ、外部電極６，８表面に、めっき等により被覆層を形成する。
Then, if necessary, a coating layer is formed on the surfaces of the
このようにして製造された本実施形態の積層セラミックコンデンサ２は、ハンダ付等によりプリント基板上などに実装され、各種電子機器等に使用される。
The multilayer
（３．本実施形態における効果）
本実施形態では、内部電極層を構成する金属の結晶子径のＤ９０を上述した範囲内とすることにより、粒界の数を多くし、結晶子に応力が掛かった場合に、その応力を粒界を介して内部電極層全体で緩和している。したがって、積層電子部品の耐熱衝撃性を向上させることができる。
(3. Effects in the present embodiment)
In the present embodiment, the number of grain boundaries is increased by setting the D90 of the crystallite diameter of the metal constituting the internal electrode layer within the above-described range, and the stress is applied to the crystallites when the crystallites are stressed. The entire internal electrode layer is relaxed through the boundary. Therefore, the thermal shock resistance of the laminated electronic component can be improved.
Ｄ９０を上記の範囲内とするために、内部電極層用ペーストに用いる金属粉末の結晶子径を制御し、かつ焼成時の昇温速度を非常に大きくして、結晶子の成長を抑制し、粒界の数を減らす粗大な結晶子の生成を抑制している。 In order to set D90 within the above range, the crystallite diameter of the metal powder used for the internal electrode layer paste is controlled, and the temperature rising rate at the time of firing is greatly increased to suppress the growth of crystallites, It suppresses the formation of coarse crystallites that reduce the number of grain boundaries.
また、素子本体に掛かる応力を最大限小さくするために、絶縁層を素子本体の焼結後に形成し、さらに、結晶子径を小さく維持するために、絶縁層を低温で形成可能なガラス成分で構成している。 Also, in order to minimize the stress applied to the device body, the insulating layer is formed after sintering of the device body, and furthermore, in order to keep the crystallite diameter small, it is a glass component which can form the insulating layer at low temperature. Configured.
すなわち、結晶子径および絶縁層の両方を制御することにより、積層電子部品の耐熱衝撃性を顕著に向上させることができる。 That is, the thermal shock resistance of the laminated electronic component can be remarkably improved by controlling both the crystallite diameter and the insulating layer.
また、従来では、誘電体層の一部をギャップ部としているが、本実施形態では、内部電極パターン層はＸ軸方向に沿って連続して形成され、ギャップ部は、素子本体に絶縁層を形成することにより得られる。このため、ギャップ部を形成するための余白パターンを形成しない。したがって、従来の方法とは異なり、グリーンシートに平坦な内部電極パターン層の膜が形成される。このため、グリーンシートの面積当りのグリーンチップの取得個数が従来に比べて増加できる。 Also, in the related art, a part of the dielectric layer is used as a gap part, but in the present embodiment, the internal electrode pattern layer is continuously formed along the X-axis direction, and the gap part is an insulating layer on the element body. It is obtained by forming. For this reason, the blank pattern for forming the gap portion is not formed. Therefore, unlike the conventional method, a flat internal electrode pattern layer film is formed on the green sheet. For this reason, the number of green chips obtained per area of green sheets can be increased as compared with the prior art.
また、本実施形態では、従来と異なり、グリーン積層体の切断時に余白パターンを気にせずに済むため、従来に比べて、切断歩留まりが改善されている。 Further, in the present embodiment, unlike in the prior art, since it is not necessary to be concerned about the blank pattern at the time of cutting of the green laminated body, the cutting yield is improved as compared with the prior art.
さらに、従来は、グリーンシートを積層すると、余白パターン部分は、内部電極パターン層が形成されている部分に比べて厚みが薄く、切断する際に、グリーンチップの切断面付近が湾曲してしまう問題があった。また、従来は内部電極パターン層の余白パターン部分近くに、盛り上がりが形成されるため、内部電極層に凹凸が生じ、これらを積層することで、内部電極またはグリーンシートが変形するおそれがあった。これに対して、本実施形態では、余白パターンを形成せず、内部電極パターン層の盛り上がりも形成されない。 Furthermore, conventionally, when the green sheets are stacked, the blank pattern portion is thinner than the portion where the internal electrode pattern layer is formed, and the area near the cut surface of the green chip is curved when cut. was there. Also, in the prior art, a bulge is formed near the blank pattern portion of the internal electrode pattern layer, so that the internal electrode layer has irregularities, and there is a possibility that the internal electrode or the green sheet may be deformed by laminating these. On the other hand, in the present embodiment, the blank pattern is not formed, and the bulge of the internal electrode pattern layer is not formed.
さらに、本実施形態は、内部電極パターン層が平坦な膜であり、内部電極パターン層の盛り上がりが形成されず、また、ギャップ部付近において、内部電極パターン層の滲みやカスレが生じないため、取得容量を向上できる。この効果は、素子本体が小さければ小さいほど顕著である。 Furthermore, in the present embodiment, the internal electrode pattern layer is a flat film, and no rise of the internal electrode pattern layer is formed, and bleeding or blurring of the internal electrode pattern layer does not occur in the vicinity of the gap portion. Capacity can be improved. This effect is more remarkable as the element body is smaller.
（４．変形例）
上述した実施形態では、内部電極パターン層１２ａは、図４Ａ（ａ）、図４Ａ（ｂ）に示すパターンとしたが、図４Ｂに示すように、格子状の内部電極パターン層１２ａの隙間３２を有するパターンであってもよい。また、上述した実施形態では、図２に示すように、被覆部１６ａを形成してあるが、被覆部１６ａを形成することなく、絶縁層１６は、素子本体３のＸ軸方向の両端面のみを覆うように構成しても良い。
(4. Modification)
In the embodiment described above, the internal
また、上述した実施形態では、本発明に係る積層電子部品の一例として、積層セラミックコンデンサについて述べた。しかしながら、積層電子部品は積層セラミックコンデンサに限らず、その他の積層電子部品であってもよい。その他の積層電子部品としては、誘電体層が内部電極を介して積層される全ての電子部品であり、たとえばバンドパスフィルタ、インダクタ、積層三端子フィルタ、圧電素子、ＰＴＣサーミスタ、ＮＴＣサーミスタ、バリスタなどが例示される。 Further, in the above-described embodiment, the multilayer ceramic capacitor has been described as an example of the multilayer electronic component according to the present invention. However, the multilayer electronic component is not limited to the multilayer ceramic capacitor, and may be another multilayer electronic component. Other multilayer electronic components are all electronic components in which dielectric layers are stacked via internal electrodes, such as band pass filters, inductors, multilayer three terminal filters, piezoelectric elements, PTC thermistors, NTC thermistors, varistors, etc. Is illustrated.
以上、本発明の実施形態について説明してきたが、本発明は、上述した実施形態に何等限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々に改変することができる。 Although the embodiments of the present invention have been described above, the present invention is not limited to the above-described embodiments in any way, and various modifications can be made without departing from the scope of the present invention.
以下、本発明を、さらに詳細な実施例に基づき説明するが、本発明は、これら実施例に限定されない。 Hereinafter, the present invention will be described based on further detailed examples, but the present invention is not limited to these examples.
（試料番号１〜４２）
まず、誘電体材料の主成分としてＢａＴｉＯ３粉末：１００質量部と、副成分としてＳｉＯ２：０．５質量部、Ｙ２Ｏ３：０．８質量部、ＭｇＯ：０．５質量部、ＭｎＯ：１．０質量部をそれぞれ準備した。
(Sample No. 1 to 42)
First, BaTiO 3 powder as a main component of dielectric material: 100 parts by mass, SiO 2 as an accessory component: 0.5 parts by mass, Y 2 O 3 : 0.8 parts by mass, MgO: 0.5 parts by mass, MnO : 1.0 mass part was prepared respectively.
次に、上記で準備したＢａＴｉＯ３粉末１００質量部と副成分の原料とをボールミルで１５時間湿式粉砕し、乾燥して誘電体材料の原料（誘電体原料）を得た。 Next, 100 parts by mass of the BaTiO 3 powder prepared above and the raw materials of the auxiliary components were wet-grounded for 15 hours with a ball mill, and dried to obtain a raw material of the dielectric material (dielectric material).
次いで、得られた誘電体原料：１００質量部と、ポリビニルブチラール樹脂：１０質量部と、可塑剤としてのジオクチルフタレート（ＤＯＰ）：５質量部と、溶媒としてのアルコール：１００質量部とをボールミルで混合してペースト化し、内側グリーンシート用ペーストを得た。また、外側グリーンシート用ペーストも、内側グリーンシート用ペーストと同様の方法により調製した。 Next, the obtained dielectric material: 100 parts by mass, polyvinyl butyral resin: 10 parts by mass, dioctyl phthalate (DOP) as a plasticizer: 5 parts by mass, and alcohol as a solvent: 100 parts by mass with a ball mill The mixture was mixed to obtain an inner green sheet paste. Moreover, the paste for outer side green sheets was also prepared by the method similar to the paste for inner side green sheets.
また、上記とは別に、Ｎｉ粉末４４．６質量部と、テルピネオール：５２質量部と、エチルセルロース：３質量部と、ベンゾトリアゾール：０．４質量部とを、３本ロールにより混練し、スラリー化して内部電極層用ペーストを作製した。なお、試料番号３６、３７、３９および４１の試料においては、気相法で製造したＮｉ粉末を用い、それ以外の試料においては、液相法で製造したＮｉ粉末を用いた。 Further, separately from the above, 44.6 parts by mass of Ni powder, 52 parts by mass of terpineol, 3 parts by mass of ethyl cellulose, and 0.4 parts by mass of benzotriazole are kneaded by a triple roll to form a slurry The paste for the internal electrode layer was prepared. In addition, in the samples of sample numbers 36, 37, 39 and 41, Ni powder manufactured by the vapor phase method was used, and in the other samples, Ni powder manufactured by the liquid phase method was used.
上記にて作製した内側グリーンシート用ペーストを用いて、ＰＥＴフィルム上に、内側グリーンシート１０ａを形成した。次いで、この上に内部電極層用ペーストを用いて、内部電極パターン層１２ａを形成し、内部電極パターン層１２ａを有する内側グリーンシート１０ａを得た。
The inner
図３に示すように、内部電極パターン層１２ａを有する内側グリーンシート１０ａを積層して、内部積層体１３ａを製造した後に、内部積層体１３ａの上下に外側グリーンシート用ペーストを使用して、所定の枚数の外側グリーンシート１１ａを形成し、積層方向に加圧してグリーン積層体を得た。
As shown in FIG. 3, after the inner
次に、図４Ａ（ａ）、図４Ａ（ｂ）、図５Ａ、図５Ｂに示すように、グリーン積層体をＣ１切断面およびＣ２切断面に沿って切断してグリーンチップを得た。 Next, as shown in FIG. 4A (a), FIG. 4A (b), FIG. 5A and FIG. 5B, the green laminate was cut along the C1 cut surface and the C2 cut surface to obtain a green chip.
次に、得られたグリーンチップについて、脱バインダ処理、焼成およびアニールを下記条件にて行って、素子本体３を得た。
Next, the obtained green chip was subjected to binder removal processing, firing and annealing under the following conditions to obtain a device
脱バインダ処理条件は、昇温速度：２５℃／時間、保持温度：２３５℃、保持時間：８時間、雰囲気：空気中とした。 The binder removal processing conditions were a temperature raising rate: 25 ° C./hour, a holding temperature: 235 ° C., a holding time: 8 hours, and an atmosphere: in the air.
焼成条件は、昇温速度：１２００００〜２０００００℃／時間、保持温度：１１６０〜１１９０℃とし、保持時間を１分間とした。降温速度は２０００００℃／時間とした。なお、雰囲気ガスは、加湿したＮ２＋Ｈ２混合ガスとし、酸素分圧が１０−１２ＭＰａとなるようにした。 The firing conditions were: temperature rising rate: 12000 to 20000 ° C./hour, holding temperature: 1160 to 1190 ° C., and holding time was 1 minute. The temperature lowering rate was set to 200,000 ° C./hour. The atmosphere gas was a wet N 2 + H 2 mixed gas, and the partial pressure of oxygen was set to 10 −12 MPa.
アニール条件は、昇温速度：２００℃／時間、保持温度：１０００℃、保持時間：３時間、降温速度：２００℃／時間、雰囲気ガス：加湿したＮ２ガス（酸素分圧：１０−７ＭＰａ）とした。 The annealing conditions are: temperature rising rate: 200 ° C./hour, holding temperature: 1000 ° C., holding time: 3 hours, temperature lowering rate: 200 ° C./hour, atmosphere gas: humidified N 2 gas (oxygen partial pressure: 10 −7 MPa ).
なお、焼成およびアニールの際の雰囲気ガスの加湿には、ウェッターを使用した。 In addition, the wetter was used for humidification of the atmosphere gas at the time of baking and annealing.
次に、表１に示される組成のガラス粉末と、エチルセルロースを主成分とするバインダと分散媒であるターピネオールおよびアセトンとをミキサーで混練し、絶縁層用ペーストを調製した。 Next, a glass powder having the composition shown in Table 1, a binder containing ethyl cellulose as a main component, and terpineol and acetone as a dispersion medium were kneaded with a mixer to prepare a paste for an insulating layer.
素子本体３のＸ軸方向の端面に絶縁層用ペーストを塗布し、乾燥Ｎ２の雰囲気において、７００℃、２時間保持し、焼き付けることにより、素子本体３に絶縁層１６を形成してセラミック焼結体４を得た。
Apply paste for insulating layer to end face of
次に、平均粒径０．４μｍの球状のＣｕ粒子を含む粉末とフレーク状のＣｕ粉末との混合物１００重量部と、有機ビヒクル（エチルセルロース樹脂５重量部をブチルカルビトール９５重量部に溶解したもの）３０重量部と、ブチルカルビトール６重量部とを混練、ペースト化した外部電極用ペーストを調製した。 Next, 100 parts by weight of a mixture of spherical Cu particles having an average particle diameter of 0.4 μm and flake Cu powder, and an organic vehicle (5 parts by weight of ethyl cellulose resin dissolved in 95 parts by weight of butyl carbitol 30 parts by weight and 6 parts by weight of butyl carbitol were kneaded to prepare a paste for an external electrode.
セラミック焼結体４のＹ軸方向の端面に外部電極用ペーストを塗布し、Ｎ２雰囲気において、６５０℃、１０分間保持して焼き付けることにより、外部電極６，８を形成してコンデンサ試料２（積層セラミックコンデンサ２）を得た。
A paste for external electrode is applied to the end face of ceramic sintered body 4 in the Y-axis direction, and held for 10 minutes in an N 2 atmosphere at 650 ° C. for 10 minutes to form
得られたコンデンサ試料２について、耐熱衝撃性および耐めっき性を下記の方法により評価した。
The thermal shock resistance and the plating resistance of the obtained
耐熱衝撃性は、以下に示すヒートサイクル試験により評価した。基板およびコンデンサ試料２に対して、下記（ｉ）工程〜（ｉｖ）工程からなる１つの熱処理サイクルを施した。１つの熱処理サイクルは、（ｉ）コンデンサ試料の温度が−５５℃となる温度条件のもとで３０分保持する工程、（ｉｉ）上記保持時間の１０％の時間（３分）以内にコンデンサ試料の温度を１２５℃まで昇温する工程、（ｉｉｉ）コンデンサ試料の温度が１２５℃となる温度条件のもとで３０分保持する工程、（ｉｖ）上記保持時間の１０％の時間（３分）以内にコンデンサ試料の温度を−５５℃まで降温する工程とからなる。
The thermal shock resistance was evaluated by the heat cycle test shown below. The substrate and
コンデンサ試料１００個について、一つの熱処理サイクルを１０００回繰り返した後、ＬＣＲメータにより静電容量Ｃが耐熱衝撃試験前後で２０％低下したものに関しては故障と分類することにより、耐熱衝撃性故障率を求めた。その後、耐熱衝撃性故障率が１０％を超えるまで先述した試験を繰り返し、１０％を超えたときの耐熱衝撃試験のサイクル数を記録した。また、１０％を超えたときの耐熱衝撃試験のサイクル数における耐熱衝撃性故障率を記録した。結果を表１に示す。 One heat treatment cycle is repeated 1000 times for 100 capacitor samples, and then the thermal shock resistance failure rate is determined by classifying the capacitor C with a 20% drop before and after the thermal shock test with an LCR meter as a failure. I asked. After that, the test described above was repeated until the thermal shock resistance failure rate exceeded 10%, and the number of cycles of the thermal shock test when 10% was exceeded was recorded. In addition, the thermal shock resistance failure rate in the number of cycles of the thermal shock test when exceeding 10% was recorded. The results are shown in Table 1.
表１では、評価結果を、「Ａ＋」、「Ａ」、「Ａ−」、「Ｂ」、「Ｃ」、「Ｆ」の６段階で評価し、「Ａ＋」が最も良好な試料を示し、「Ｆ」が最も劣る試料を示している。本実施例では、「Ｃ」以上であることが好ましい。たとえば、試料番号１は、１０００サイクル後の故障率は１０％未満であったが、１０００〜２０００サイクルの間に故障率が１０％を超え、２０００サイクル後の故障率は１５％であったので、試験を終了した。 In Table 1, the evaluation results are evaluated in six stages of "A +", "A", "A-", "B", "C", "F", and "A +" indicates the best sample, "F" indicates the poorest sample. In the present embodiment, “C” or more is preferable. For example, Sample No. 1 had a failure rate of less than 10% after 1000 cycles, but the failure rate was over 10% between 1000 and 2000 cycles, and the failure rate after 2000 cycles was 15%. , Finished the test.
耐めっき性は、以下のようにして評価した。まず、各コンデンサ試料２を構成するセラミック基板に前記絶縁層用ペーストを塗布して焼き付けた。セラミック基板上のガラス表面積は１ｃｍ２であった。このガラス基板をｐＨが３の水溶液に６０時間、室温にて浸漬した。そして、ガラスを焼き付けたセラミック基板における浸漬前後の重量変化を算出した。その結果を表１に示す。
The plating resistance was evaluated as follows. First, the insulating layer paste was applied to a ceramic substrate constituting each
表１では、評価結果を、「Ａ＋」「Ａ」、「Ｂ」、「Ｃ」、「Ｆ」の５段階で評価し、「Ａ＋」が最も良好な試料を示し、「Ｆ」が最も劣る試料を示している。本実施例では、「Ｃ」以上であることが好ましい。なお、評価が「Ｂ」である場合には、耐めっき性試験後のガラスの重量減少量が１ｍｇ以上３ｍｇ未満であり、評価が「Ａ」である場合には、ガラスの重量減少量が０．５ｍｇ以上１ｍｇ未満であり、「Ａ＋」である場合は０．５ｍｇ未満であった。 In Table 1, the evaluation results are evaluated in five steps of "A +", "A", "B", "C", "F", "A +" indicates the best sample, and "F" is the worst. The sample is shown. In the present embodiment, “C” or more is preferable. When the evaluation is "B", the weight loss of the glass after the plating resistance test is 1 mg or more and less than 3 mg, and when the evaluation is "A", the weight loss of the glass is 0. .5 mg or more and less than 1 mg, and in the case of "A +" less than 0.5 mg.
表１より、内部電極層を構成する金属の結晶子径のＤ９０が上述した範囲内であり、かつ絶縁層がガラス成分で構成されている場合には、コンデンサの耐熱衝撃性が良好であることが確認できた。 From Table 1, when the D90 of the crystallite diameter of the metal constituting the internal electrode layer is within the above-described range and the insulating layer is formed of the glass component, the thermal shock resistance of the capacitor is good. Was confirmed.
一方、結晶子径のＤ９０が上述した範囲内ではない、または、絶縁層がガラス成分で構成されていない場合には、コンデンサの耐熱衝撃性が非常に悪化することが確認できた。 On the other hand, it has been confirmed that the thermal shock resistance of the capacitor is extremely deteriorated when D90 of the crystallite diameter is not within the above range or when the insulating layer is not composed of the glass component.
また、内部電極層用ペーストに含まれる金属粉末の結晶子径および昇温速度が上述した範囲内であり、かつ絶縁層をガラス成分で構成した場合には、コンデンサの耐熱衝撃性が良好であることが確認できた。 In addition, when the crystallite diameter and temperature rising rate of the metal powder contained in the internal electrode layer paste are within the above-mentioned range and the insulating layer is formed of the glass component, the thermal shock resistance of the capacitor is good. That was confirmed.
一方、金属粉末の結晶子径および昇温速度が上述した範囲内ではない場合、または、絶縁層をガラス成分で構成されていない場合には、コンデンサの耐熱衝撃性が非常に悪化することが確認できた。 On the other hand, it has been confirmed that the thermal shock resistance of the capacitor is extremely deteriorated when the crystallite diameter and the temperature rising rate of the metal powder are not within the above ranges or when the insulating layer is not composed of a glass component. did it.
２… 積層セラミックコンデンサ
３… 素子本体
４… セラミック焼結体
６… 第１外部電極
８… 第２外部電極
１０… 内側誘電体層
１０ａ… 内側グリーンシート
１１… 外装領域
１１ａ… 外側グリーンシート
１２… 内部電極層
１２ａ… 内部電極パターン層
１３… 内装領域
１６… 絶縁層
１６ａ… 被覆部
２０… 段差吸収層
３２… 内部電極パターン層の隙間
2 ... Multilayer
Claims (10)
前記素子本体の前記第１軸の方向に相互に向き合う一対の側面にそれぞれ絶縁層が備えられており、
前記素子本体の前記第２軸の方向に相互に向き合う一対の端面に、前記内部電極層と電気的に接続される外部電極がそれぞれ備えられており、
前記絶縁層はガラス成分で構成されており、
前記内部電極層が金属で構成されており、前記内部電極層において、前記金属の結晶子径の累積分布が９０％となる結晶子径をＤ９０としたときに、Ｄ９０が０．２０μｍ以上０．７０μｍ以下であることを特徴とする積層電子部品。 A laminated electronic component comprising an element body in which internal electrode layers and dielectric layers substantially parallel to a plane including a first axis and a second axis are alternately laminated along the direction of the third axis,
Insulating layers are respectively provided on a pair of side surfaces facing each other in the direction of the first axis of the element body,
An external electrode electrically connected to the internal electrode layer is respectively provided on a pair of end faces facing each other in the direction of the second axis of the element body.
The insulating layer is composed of a glass component,
D90 is 0.20 μm or more, and D90 is a crystallite diameter at which the internal electrode layer is made of a metal and the cumulative distribution of the crystallite diameter of the metal is 90% in the internal electrode layer is D90. A multilayer electronic component characterized by having a size of 70 μm or less.
前記グリーン積層体を第２軸および第３軸を含む平面に平行な切断面が得られるように切断してグリーンチップを得る工程と、
前記グリーンチップを焼成して、内部電極層と誘電体層が交互に積層した素子本体を得る工程と、
前記素子本体の第１軸方向の端面に絶縁層用ペーストを塗布して、焼き付けることにより、絶縁層が形成されたセラミック焼結体を得る工程と、
前記セラミック焼結体の第２軸方向の端面に外部電極用ペーストを焼き付けることにより、外部電極が形成された積層電子部品を得る工程と、を有し、
前記絶縁層はガラス成分で構成されており、
前記内部電極パターン層に含まれる金属粉末の結晶子径が２０ｎｍ以下であり、
前記グリーンチップを焼成する工程において、昇温速度が１２００００℃／ｈ以上２０００００℃／ｈ以下であることを特徴とする積層電子部品の製造方法。 A green laminate is obtained by laminating, in the direction of the third axis, a green sheet which is continuous in the direction of the first axis and on which an internal electrode pattern layer substantially parallel to a plane including the first axis and the second axis is formed. Process,
Cutting the green laminate so as to obtain a cut surface parallel to a plane including the second axis and the third axis to obtain a green chip;
Firing the green chip to obtain an element body in which internal electrode layers and dielectric layers are alternately stacked;
Applying a paste for insulating layer to the end face in the first axial direction of the element body and baking it, thereby obtaining a ceramic sintered body in which the insulating layer is formed;
Baking the external electrode paste on the end face in the second axial direction of the ceramic sintered body to obtain a laminated electronic component on which the external electrode is formed,
The insulating layer is composed of a glass component,
The crystallite diameter of the metal powder contained in the internal electrode pattern layer is 20 nm or less,
In the step of firing the green chip, a method for manufacturing a multilayer electronic component, wherein the temperature rising rate is 120000 ° C./h or more and 200000 ° C./h or less.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017188996A JP6946907B2 (en) | 2017-09-28 | 2017-09-28 | Laminated electronic components |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017188996A JP6946907B2 (en) | 2017-09-28 | 2017-09-28 | Laminated electronic components |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019067827A true JP2019067827A (en) | 2019-04-25 |
| JP6946907B2 JP6946907B2 (en) | 2021-10-13 |
Family
ID=66339845
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017188996A Active JP6946907B2 (en) | 2017-09-28 | 2017-09-28 | Laminated electronic components |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6946907B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU194681U1 (en) * | 2019-09-02 | 2019-12-19 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | High voltage capacitor |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158834A (en) * | 2002-10-15 | 2004-06-03 | Matsushita Electric Ind Co Ltd | Ceramic laminated body and its manufacture method |
| JP2008218974A (en) * | 2007-02-05 | 2008-09-18 | Tdk Corp | Electronic component and method of manufacturing the same |
| WO2012070376A1 (en) * | 2010-11-24 | 2012-05-31 | 株式会社村田製作所 | Multilayer ceramic electronic component and method for manufacturing same |
| JP2014007187A (en) * | 2012-06-21 | 2014-01-16 | Taiyo Yuden Co Ltd | Multilayer ceramic electronic component |
| JP2017059631A (en) * | 2015-09-15 | 2017-03-23 | Tdk株式会社 | Laminate electronic component |
| JP2018181941A (en) * | 2017-04-05 | 2018-11-15 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method thereof |
| JP2019033243A (en) * | 2017-08-08 | 2019-02-28 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method of the same |
-
2017
- 2017-09-28 JP JP2017188996A patent/JP6946907B2/en active Active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004158834A (en) * | 2002-10-15 | 2004-06-03 | Matsushita Electric Ind Co Ltd | Ceramic laminated body and its manufacture method |
| JP2008218974A (en) * | 2007-02-05 | 2008-09-18 | Tdk Corp | Electronic component and method of manufacturing the same |
| WO2012070376A1 (en) * | 2010-11-24 | 2012-05-31 | 株式会社村田製作所 | Multilayer ceramic electronic component and method for manufacturing same |
| JP2014007187A (en) * | 2012-06-21 | 2014-01-16 | Taiyo Yuden Co Ltd | Multilayer ceramic electronic component |
| JP2017059631A (en) * | 2015-09-15 | 2017-03-23 | Tdk株式会社 | Laminate electronic component |
| JP2018181941A (en) * | 2017-04-05 | 2018-11-15 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method thereof |
| JP2019033243A (en) * | 2017-08-08 | 2019-02-28 | 太陽誘電株式会社 | Multilayer ceramic capacitor and manufacturing method of the same |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU194681U1 (en) * | 2019-09-02 | 2019-12-19 | Российская Федерация, от имени которой выступает Министерство обороны Российской Федерации | High voltage capacitor |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6946907B2 (en) | 2021-10-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN108257779B (en) | Laminated ceramic electronic component | |
| JP6578703B2 (en) | Multilayer ceramic electronic components | |
| CN110246691B (en) | Laminated ceramic electronic component | |
| JP4407299B2 (en) | Multilayer ceramic capacitor | |
| JP5077393B2 (en) | Ceramic electronic component and manufacturing method thereof | |
| JP4513981B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
| JP6986360B2 (en) | Multilayer ceramic capacitors and their manufacturing methods | |
| JP6515758B2 (en) | Multilayer electronic parts | |
| JP7131955B2 (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| US11289272B2 (en) | Multilayer ceramic electronic component | |
| JP2018181941A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP2018041813A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| CN110310825B (en) | Laminated ceramic electronic component | |
| JP2018041814A (en) | Multilayer ceramic capacitor and manufacturing method of the same | |
| JP4182009B2 (en) | Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof | |
| JP2018139253A (en) | Multilayer ceramic capacitor and manufacturing method thereof | |
| JP4267438B2 (en) | DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM | |
| JP2006310646A (en) | Method for manufacturing multilayer ceramic electronic component | |
| JP4098224B2 (en) | DIELECTRIC CERAMIC COMPOSITION, ELECTRONIC COMPONENT AND METHOD FOR PRODUCING THEM | |
| JP6946907B2 (en) | Laminated electronic components | |
| JP4867948B2 (en) | Conductive particles, conductive paste, electronic component, multilayer ceramic capacitor and manufacturing method thereof | |
| JP6879334B2 (en) | Multilayer ceramic electronic components | |
| JP2005347288A (en) | Method of manufacturing multilayered ceramic capacitor | |
| JP3520075B2 (en) | Manufacturing method of multilayer ceramic electronic component | |
| JP2019021817A (en) | Multilayer ceramic capacitor and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200410 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210224 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210316 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210512 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210830 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 6946907 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |