JP2019040027A - Display device, input/output device, and information processing device - Google Patents
Display device, input/output device, and information processing device Download PDFInfo
- Publication number
- JP2019040027A JP2019040027A JP2017161192A JP2017161192A JP2019040027A JP 2019040027 A JP2019040027 A JP 2019040027A JP 2017161192 A JP2017161192 A JP 2017161192A JP 2017161192 A JP2017161192 A JP 2017161192A JP 2019040027 A JP2019040027 A JP 2019040027A
- Authority
- JP
- Japan
- Prior art keywords
- information
- transistor
- input
- film
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 230000010365 information processing Effects 0.000 title claims description 72
- 210000002569 neuron Anatomy 0.000 claims abstract description 58
- 238000013528 artificial neural network Methods 0.000 claims abstract description 35
- 239000004065 semiconductor Substances 0.000 claims description 172
- 238000001514 detection method Methods 0.000 claims description 83
- 238000003860 storage Methods 0.000 claims description 40
- 229910044991 metal oxide Inorganic materials 0.000 claims description 36
- 238000013473 artificial intelligence Methods 0.000 claims description 29
- 150000004706 metal oxides Chemical class 0.000 claims description 26
- 238000003384 imaging method Methods 0.000 claims description 4
- 239000000463 material Substances 0.000 description 135
- 230000006870 function Effects 0.000 description 106
- 239000010410 layer Substances 0.000 description 72
- 238000000034 method Methods 0.000 description 68
- 239000002585 base Substances 0.000 description 46
- 239000011701 zinc Substances 0.000 description 32
- 230000008569 process Effects 0.000 description 25
- 238000012545 processing Methods 0.000 description 24
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 21
- 238000010586 diagram Methods 0.000 description 21
- 229910052710 silicon Inorganic materials 0.000 description 21
- 239000010703 silicon Substances 0.000 description 21
- 229920005989 resin Polymers 0.000 description 20
- 239000011347 resin Substances 0.000 description 20
- 239000002346 layers by function Substances 0.000 description 19
- 238000004891 communication Methods 0.000 description 18
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 17
- 239000004973 liquid crystal related substance Substances 0.000 description 17
- 239000000758 substrate Substances 0.000 description 17
- 239000013078 crystal Substances 0.000 description 15
- 229910052751 metal Inorganic materials 0.000 description 15
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 14
- 239000002184 metal Substances 0.000 description 14
- 238000004519 manufacturing process Methods 0.000 description 13
- 239000008186 active pharmaceutical agent Substances 0.000 description 12
- 229910052733 gallium Inorganic materials 0.000 description 12
- 229910021417 amorphous silicon Inorganic materials 0.000 description 11
- 239000002131 composite material Substances 0.000 description 11
- 229910052738 indium Inorganic materials 0.000 description 11
- 239000011368 organic material Substances 0.000 description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 11
- 229920005591 polysilicon Polymers 0.000 description 11
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 10
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 150000001875 compounds Chemical class 0.000 description 10
- 229910010272 inorganic material Inorganic materials 0.000 description 10
- 239000011147 inorganic material Substances 0.000 description 10
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 10
- 229910052719 titanium Inorganic materials 0.000 description 10
- 239000010936 titanium Substances 0.000 description 10
- 101100365087 Arabidopsis thaliana SCRA gene Proteins 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 230000000295 complement effect Effects 0.000 description 9
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 229920001721 polyimide Polymers 0.000 description 9
- 229910052721 tungsten Inorganic materials 0.000 description 9
- 239000010937 tungsten Substances 0.000 description 9
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 8
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 8
- 229910052782 aluminium Inorganic materials 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 230000005540 biological transmission Effects 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 229910052757 nitrogen Inorganic materials 0.000 description 8
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000004642 Polyimide Substances 0.000 description 7
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 7
- 229910052802 copper Inorganic materials 0.000 description 7
- 239000010949 copper Substances 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 239000000284 extract Substances 0.000 description 7
- 230000014509 gene expression Effects 0.000 description 7
- 239000001301 oxygen Substances 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 7
- 229910052725 zinc Inorganic materials 0.000 description 7
- 239000011787 zinc oxide Substances 0.000 description 7
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 6
- 238000006243 chemical reaction Methods 0.000 description 6
- 229910052739 hydrogen Inorganic materials 0.000 description 6
- 239000001257 hydrogen Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 229910052715 tantalum Inorganic materials 0.000 description 6
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 6
- 239000004925 Acrylic resin Substances 0.000 description 5
- 229920000178 Acrylic resin Polymers 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 5
- 230000001070 adhesive effect Effects 0.000 description 5
- 229910021389 graphene Inorganic materials 0.000 description 5
- 239000002105 nanoparticle Substances 0.000 description 5
- -1 polyethylene terephthalate Polymers 0.000 description 5
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 4
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 4
- 239000003086 colorant Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 230000005669 field effect Effects 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 229910052742 iron Inorganic materials 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 239000011733 molybdenum Substances 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 239000000565 sealant Substances 0.000 description 4
- 239000003566 sealing material Substances 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- 239000007787 solid Substances 0.000 description 4
- 239000005341 toughened glass Substances 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 3
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 239000004952 Polyamide Substances 0.000 description 3
- 241001422033 Thestylus Species 0.000 description 3
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 239000000969 carrier Substances 0.000 description 3
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000006837 decompression Effects 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 229910001882 dioxygen Inorganic materials 0.000 description 3
- 238000010894 electron beam technology Methods 0.000 description 3
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910052732 germanium Inorganic materials 0.000 description 3
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000010438 heat treatment Methods 0.000 description 3
- 229910003437 indium oxide Inorganic materials 0.000 description 3
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 3
- 229910052746 lanthanum Inorganic materials 0.000 description 3
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 3
- 229910052749 magnesium Inorganic materials 0.000 description 3
- 239000011777 magnesium Substances 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 238000003058 natural language processing Methods 0.000 description 3
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 229910052727 yttrium Inorganic materials 0.000 description 3
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 3
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229920000089 Cyclic olefin copolymer Polymers 0.000 description 2
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 2
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 2
- 238000002441 X-ray diffraction Methods 0.000 description 2
- 239000005354 aluminosilicate glass Substances 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000005674 electromagnetic induction Effects 0.000 description 2
- 230000008451 emotion Effects 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 description 2
- 239000002648 laminated material Substances 0.000 description 2
- MRELNEQAGSRDBK-UHFFFAOYSA-N lanthanum(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[La+3].[La+3] MRELNEQAGSRDBK-UHFFFAOYSA-N 0.000 description 2
- 239000011572 manganese Substances 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000002159 nanocrystal Substances 0.000 description 2
- 239000002070 nanowire Substances 0.000 description 2
- PLDDOISOJJCEMH-UHFFFAOYSA-N neodymium(3+);oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Nd+3].[Nd+3] PLDDOISOJJCEMH-UHFFFAOYSA-N 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 229910052763 palladium Inorganic materials 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002647 polyamide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000515 polycarbonate Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000728 polyester Polymers 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 229920000098 polyolefin Polymers 0.000 description 2
- 229920001296 polysiloxane Polymers 0.000 description 2
- 229920000915 polyvinyl chloride Polymers 0.000 description 2
- 239000004800 polyvinyl chloride Substances 0.000 description 2
- 238000012797 qualification Methods 0.000 description 2
- 229910052594 sapphire Inorganic materials 0.000 description 2
- 239000010980 sapphire Substances 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 229920003026 Acene Polymers 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 229910000914 Mn alloy Inorganic materials 0.000 description 1
- 239000004677 Nylon Substances 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- KWYUFKZDYYNOTN-UHFFFAOYSA-M Potassium hydroxide Chemical compound [OH-].[K+] KWYUFKZDYYNOTN-UHFFFAOYSA-M 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 230000000996 additive effect Effects 0.000 description 1
- 229910052783 alkali metal Inorganic materials 0.000 description 1
- 150000001340 alkali metals Chemical class 0.000 description 1
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 1
- 150000001342 alkaline earth metals Chemical class 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 229910000420 cerium oxide Inorganic materials 0.000 description 1
- 239000003638 chemical reducing agent Substances 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 238000004040 coloring Methods 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 238000013527 convolutional neural network Methods 0.000 description 1
- 229920001577 copolymer Polymers 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 239000000412 dendrimer Substances 0.000 description 1
- 229920000736 dendritic polymer Polymers 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- AJNVQOSZGJRYEI-UHFFFAOYSA-N digallium;oxygen(2-) Chemical compound [O-2].[O-2].[O-2].[Ga+3].[Ga+3] AJNVQOSZGJRYEI-UHFFFAOYSA-N 0.000 description 1
- 229910001873 dinitrogen Inorganic materials 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 229910001195 gallium oxide Inorganic materials 0.000 description 1
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910002804 graphite Inorganic materials 0.000 description 1
- 239000010439 graphite Substances 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 150000002431 hydrogen Chemical class 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 238000005499 laser crystallization Methods 0.000 description 1
- 239000005355 lead glass Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 238000013507 mapping Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000011156 metal matrix composite Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229920001778 nylon Polymers 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- BMMGVYCKOGBVEV-UHFFFAOYSA-N oxo(oxoceriooxy)cerium Chemical compound [Ce]=O.O=[Ce]=O BMMGVYCKOGBVEV-UHFFFAOYSA-N 0.000 description 1
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 1
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229920003023 plastic Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920005668 polycarbonate resin Polymers 0.000 description 1
- 239000004431 polycarbonate resin Substances 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005672 polyolefin resin Polymers 0.000 description 1
- 229920002635 polyurethane Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229940072033 potash Drugs 0.000 description 1
- BWHMMNNQKKPAPP-UHFFFAOYSA-L potassium carbonate Substances [K+].[K+].[O-]C([O-])=O BWHMMNNQKKPAPP-UHFFFAOYSA-L 0.000 description 1
- 235000015320 potassium carbonate Nutrition 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 239000002096 quantum dot Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 239000005871 repellent Substances 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 229910000077 silane Inorganic materials 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000004984 smart glass Substances 0.000 description 1
- 239000005361 soda-lime glass Substances 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910001936 tantalum oxide Inorganic materials 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 238000002834 transmittance Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 229910001868 water Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 238000003079 width control Methods 0.000 description 1
- 239000002023 wood Substances 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Abstract
Description
本発明の一態様は、表示装置、入出力装置、情報処理装置または半導体装置に関する。 One embodiment of the present invention relates to a display device, an input / output device, an information processing device, or a semiconductor device.
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明の一態様の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一態様は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。そのため、より具体的に本明細書で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、それらの駆動方法、または、それらの製造方法、を一例として挙げることができる。 Note that one embodiment of the present invention is not limited to the above technical field. The technical field of one embodiment of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter). Therefore, as a technical field of one embodiment of the present invention disclosed more specifically in this specification, a semiconductor device, a display device, a light-emitting device, a power storage device, a memory device, a driving method thereof, or a manufacturing method thereof, Can be cited as an example.
テレビジョン（ＴＶ）は、大画面化に伴い、高精細度の映像を視聴できることが望まれている。日本国では、２０１５年に通信衛星（ＣＳ）およびケーブルテレビ等による４Ｋ実用放送が開始され、２０１６年に放送衛星（ＢＳ）による４Ｋ・８Ｋ試験放送が開始されている。今後、８Ｋ実用放送の開始が予定されている。そのため、８Ｋ放送に対応するための各種の電子機器が開発されている（非特許文献１）。８Ｋの実用放送では、４Ｋ放送、２Ｋ放送（フルハイビジョン放送）も併用される予定である。 As television (TV) becomes larger, it is desired that a high-definition video can be viewed. In Japan, 4K practical broadcasting using a communication satellite (CS) and cable television started in 2015, and 4K / 8K test broadcasting using a broadcasting satellite (BS) started in 2016. In the future, 8K practical broadcasting is scheduled to start. For this reason, various electronic devices for supporting 8K broadcasting have been developed (Non-Patent Document 1). In practical broadcasting of 8K, 4K broadcasting and 2K broadcasting (full high-definition broadcasting) are also scheduled to be used together.
８Ｋ放送の映像の解像度（水平・垂直の画素数）は７６８０×４３２０であり、４Ｋ（３８４０×２１６０）の４倍、２Ｋ（１９２０×１０８０）の１６倍である。したがって、８Ｋ放送の映像を見る者は、２Ｋ放送の映像、または４Ｋ放送の映像等を見る者より高い臨場感を感じることができると期待される。 The resolution (the number of horizontal and vertical pixels) of 8K broadcast video is 7680 × 4320, which is 4 times 4K (3840 × 2160) and 16 times 2K (1920 × 1080). Accordingly, it is expected that a person who views an 8K broadcast image can feel a higher sense of reality than a person who views a 2K broadcast image, a 4K broadcast image, or the like.
また、テレビジョンに限らず様々な電子機器に対して人工ニューラルネットワーク等を利用した人工知能を付する開発が進められている。人工ニューラルネットワークを利用することで、従来のノイマン型コンピュータよりも高性能なコンピュータが実現できると期待されており、近年、電子回路上で人工ニューラルネットワークを構築する種々の研究が進められている。非特許文献２には、人工ニューラルネットワークによる自己学習機能を備えたチップに関する技術が記載されている。
In addition, developments are being made to attach artificial intelligence using artificial neural networks and the like to various electronic devices as well as televisions. It is expected that a computer with higher performance than a conventional Neumann computer can be realized by using an artificial neural network. In recent years, various studies for constructing an artificial neural network on an electronic circuit have been advanced. Non-Patent
さらに、特許文献１には、チャネル形成領域に酸化物半導体を有するトランジスタを用いた記憶装置によって、人工ニューラルネットワークを用いた計算に必要な重みデータを保持する発明が開示されている。
Further,
本発明の一態様は、利便性または信頼性に優れた新規な表示装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な入出力装置を提供することを課題の一とする。または、利便性または信頼性に優れた新規な情報処理装置を提供することを課題の一とする。または、新規な表示装置、新規な情報処理装置または新規な半導体装置を提供することを課題の一とする。 An object of one embodiment of the present invention is to provide a novel display device that is highly convenient or reliable. Another object is to provide a novel input / output device that is highly convenient or reliable. Another object is to provide a novel information processing device that is highly convenient or reliable. Another object is to provide a novel display device, a novel information processing device, or a novel semiconductor device.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. Note that one embodiment of the present invention does not have to solve all of these problems. Issues other than these will be apparent from the description of the specification, drawings, claims, etc., and other issues can be extracted from the descriptions of the specification, drawings, claims, etc. It is.
（１）本発明の一態様は、制御部２３８と、表示領域２３１と、を有する表示装置である。
(1) One embodiment of the present invention is a display device including the
制御部２３８は制御情報ＳＰ１１および情報Ｖ１１を供給し、制御部２３８はアップコンバータ２３４およびタイミングコントローラ２３６を備える。
The
アップコンバータ２３４は、第１の画像情報Ｖ１に基づいて、第２の画像情報Ｖ２を生成する。第２の画像情報Ｖ２は、画像情報Ｖ１が備える解像度より高い解像度を備える。アップコンバータ２３４は、ニューラルネットワークＮＮを備える。
The up
ニューラルネットワークＮＮはニューロン回路７１を備え、ニューロン回路７１は積和演算器１０および変換器３０を備える。
The neural network NN includes a
タイミングコントローラ２３６は第２の画像情報Ｖ２に基づいて、制御情報ＳＰ１１および情報Ｖ１１を生成する。
The
表示領域２３１は、情報Ｖ１１に基づいて、第２の画像情報Ｖ２を表示する。
The
これにより、ニューラルネットワークを用いて、画像情報Ｖ１から補完データを生成することができる。または、画像情報Ｖ１および補完データに基づいて、画像情報Ｖ２を生成することができる。または、供給される画像情報Ｖ１の解像度より高い解像度の画像情報Ｖ２を生成することができる。または、画像情報Ｖ２を表示領域２３１に表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
Thereby, complementary data can be generated from the image information V1 using a neural network. Alternatively, the image information V2 can be generated based on the image information V1 and the complementary data. Alternatively, it is possible to generate image information V2 having a resolution higher than that of the supplied image information V1. Alternatively, the image information V2 can be displayed in the
（２）また、本発明の一態様は、上記の積和演算器１０が記憶素子１１および第１のトランジスタＴＲ２を備える表示装置である。
(2) One embodiment of the present invention is a display device in which the product-
記憶素子１１は記憶ノードＮおよび第２のトランジスタＴＲ１を備え、記憶素子１１は記憶ノードＮの電位を保持する機能を備える。記憶ノードＮの電位は荷重係数Ｗ［ｉ］に基づいて決定される。
The
第２のトランジスタＴＲ１は記憶ノードＮと接続される第１の電極を備え、第１の電極はソース電極またはドレイン電極の機能を備える。 The second transistor TR1 includes a first electrode connected to the storage node N, and the first electrode functions as a source electrode or a drain electrode.
第２のトランジスタＴＲ１は第１の半導体膜３０８を備え、第１の半導体膜３０８は金属酸化物を含む。
The second transistor TR1 includes a
第１のトランジスタＴＲ２は記憶ノードＮと電気的に接続されるゲート電極を備える。 The first transistor TR2 includes a gate electrode that is electrically connected to the storage node N.
これにより、積和演算に用いる重み変数Ｗ［ｉ］を記憶ノードＮに保持することができる。または、記憶ノードの電位を用いて、トランジスタＴＲ２を流れる電流を制御することができる。または、例えば、トランジスタＴＲ２を流れる電流の大きさに基づいて、積和演算をすることができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。 Thereby, the weight variable W [i] used for the product-sum operation can be held in the storage node N. Alternatively, the current flowing through the transistor TR2 can be controlled using the potential of the storage node. Alternatively, for example, the product-sum operation can be performed based on the magnitude of the current flowing through the transistor TR2. As a result, a novel display device that is highly convenient or reliable can be provided.
（３）また、本発明の一態様は、駆動部を有する上記の表示装置である。 (3) One embodiment of the present invention is the above display device including a driver.
駆動部は、第１の駆動回路ＧＤ１および第２の駆動回路ＳＤ１を備える。 The drive unit includes a first drive circuit GD1 and a second drive circuit SD1.
第１の駆動回路ＧＤ１は、制御情報ＳＰ１１に基づいて選択信号を供給し、第１の駆動回路ＧＤ１は、第３のトランジスタＴＲ３を備える。 The first drive circuit GD1 supplies a selection signal based on the control information SP11, and the first drive circuit GD1 includes a third transistor TR3.
第３のトランジスタＴＲ３は、第２の半導体膜５０８および第１のゲート絶縁膜５０６を備える。
The third transistor TR3 includes a
第２の駆動回路ＳＤ１は、制御情報ＳＰ１１および情報Ｖ１１に基づいて画像信号を供給し、第２の駆動回路ＳＤ１は、第４のトランジスタＴＲ４を備える。 The second drive circuit SD1 supplies an image signal based on the control information SP11 and the information V11, and the second drive circuit SD1 includes a fourth transistor TR4.
第４のトランジスタＴＲ４は第３のトランジスタＴＲ３より短いチャネル長を備え、第４のトランジスタＴＲ４は第３の半導体膜４０８および第２のゲート絶縁膜４０６を備える。
The fourth transistor TR4 has a shorter channel length than the third transistor TR3, and the fourth transistor TR4 includes a
第２のゲート絶縁膜４０６は、第１のゲート絶縁膜５０６より薄く、第３の半導体膜４０８は、金属酸化物を含む。
The second gate
これにより、第３のトランジスタＴＲ３と比較して、高い周波数で第４のトランジスタＴＲ４を動作させることができる。または、低温ポリシリコンを用いる半導体膜と比較して、表面凹凸が小さい半導体膜を、第３の半導体膜４０８に用いることができる。または、半導体膜の表面凹凸に由来して薄くなるゲート絶縁膜の一部に、電界が集中しないようにすることができる。または、第２のゲート絶縁膜４０６の厚さを薄くすることができる。具体的には、厚さ２０ｎｍの絶縁膜を第２のゲート絶縁膜４０６に用いることができる。または、低温ポリシリコンを用いるトランジスタと比較して、導通状態の第４のトランジスタＴＲ４を流れる電流を、大きくすることができる。または、非導通状態におけるリーク電流を抑制し、消費電力を低減することができる。または、実装部品を削減することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
Thus, the fourth transistor TR4 can be operated at a higher frequency than the third transistor TR3. Alternatively, a semiconductor film whose surface unevenness is smaller than that of a semiconductor film using low-temperature polysilicon can be used for the
（４）また、本発明の一態様は、上記の表示領域２３１が、一群の画素、他の一群の画素、走査線Ｇ１（ｉ）および信号線Ｓ１（ｊ）を備える上記の表示装置である。
(4) One embodiment of the present invention is the above display device in which the
一群の画素は画素７０２（ｉ，ｊ）を含み、一群の画素は行方向に配設される。 The group of pixels includes a pixel 702 (i, j), and the group of pixels is arranged in the row direction.
他の一群の画素は画素７０２（ｉ，ｊ）を含み、他の一群の画素は行方向と交差する列方向に配設される。 Another group of pixels includes a pixel 702 (i, j), and the other group of pixels is arranged in a column direction intersecting the row direction.
走査線Ｇ１（ｉ）は一群の画素と電気的に接続され、走査線Ｇ１（ｉ）は選択信号を供給される。 The scanning line G1 (i) is electrically connected to a group of pixels, and the scanning line G1 (i) is supplied with a selection signal.
信号線Ｓ１（ｊ）は他の一群の画素と電気的に接続され、信号線Ｓ１（ｊ）は画像信号を供給される。 The signal line S1 (j) is electrically connected to another group of pixels, and the signal line S1 (j) is supplied with an image signal.
（５）また、本発明の一態様は、上記の画素７０２（ｉ，ｊ）が、画素回路５３０（Ｉ，Ｊ）を備える上記の表示装置である。 (5) One embodiment of the present invention is the above display device in which the pixel 702 (i, j) includes the pixel circuit 530 (I, J).
画素回路５３０（ｉ，ｊ）は、第５のトランジスタＴＲ５を備える。 The pixel circuit 530 (i, j) includes a fifth transistor TR5.
第５のトランジスタＴＲ５は第４の半導体膜５０８を備え、第４の半導体膜５０８は金属酸化物を含む。
The fifth transistor TR5 includes a
これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。または、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。または、情報処理装置の使用者に蓄積する疲労を低減することができる。または、駆動に伴う消費電力を低減することができる。または、画素回路が一のフレーム画像を表示する画像信号を保持している間に、アップコンバータは次のフレーム画像に用いる第２の画像情報を生成することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。 Accordingly, as compared with a pixel circuit using a transistor using amorphous silicon as a semiconductor film, the time during which the pixel circuit can hold an image signal can be lengthened. Alternatively, the selection signal can be supplied with a frequency of less than 30 Hz, preferably less than 1 Hz, and more preferably less than once per minute while suppressing the occurrence of flicker. Alternatively, fatigue accumulated in the user of the information processing apparatus can be reduced. Alternatively, power consumption associated with driving can be reduced. Alternatively, while the pixel circuit holds an image signal for displaying one frame image, the up-converter can generate second image information used for the next frame image. As a result, a novel display device that is highly convenient or reliable can be provided.
（６）また、本発明の一態様は、入力部と、表示部と、を有する入出力装置である。 (6) One embodiment of the present invention is an input / output device including an input portion and a display portion.
表示部は上記の表示装置を備え、入力部は検知領域を備える。 The display unit includes the display device described above, and the input unit includes a detection area.
入力部は検知領域に近接するものを検知し、検知領域は表示領域と重なる領域を備える。 The input unit detects an object close to the detection area, and the detection area includes an area overlapping the display area.
これにより、表示部を用いて画像情報を表示しながら、表示部と重なる領域に近接するものを検知することができる。または、表示部に近接させる指などをポインタに用いて、位置情報を入力することができる。または、位置情報を表示部に表示する画像情報に関連付けることができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。 Accordingly, it is possible to detect an object that is close to a region overlapping with the display unit while displaying image information using the display unit. Alternatively, position information can be input using a finger or the like that is brought close to the display portion as a pointer. Alternatively, the position information can be associated with image information displayed on the display unit. As a result, a novel input / output device that is highly convenient or reliable can be provided.
（７）また、本発明の一態様は、演算装置と、入出力装置と、を有する情報処理装置である。 (7) One embodiment of the present invention is an information processing device including an arithmetic device and an input / output device.
演算装置は入力情報または検知情報を供給され、演算装置は制御情報および画像情報を供給する。 The arithmetic device is supplied with input information or detection information, and the arithmetic device supplies control information and image information.
入出力装置は入力情報および検知情報を供給し、入出力装置は制御情報および画像情報を供給され、入出力装置は表示部、入力部および検知部を備える。 The input / output device supplies input information and detection information. The input / output device is supplied with control information and image information. The input / output device includes a display unit, an input unit, and a detection unit.
表示部は上記の表示装置を備え、表示部は制御情報に基づいて、画像情報を表示する。 The display unit includes the above display device, and the display unit displays image information based on the control information.
入力部は入力情報を生成し、検知部は検知情報を生成する。 The input unit generates input information, and the detection unit generates detection information.
（８）また、本発明の一態様は、上記の演算装置が人工知能部を備える情報処理装置である。 (8) One embodiment of the present invention is an information processing device in which the arithmetic device includes an artificial intelligence unit.
人工知能部は入力情報または検知情報を供給され、人工知能部は制御情報を供給し、人工知能部は半導体装置を有する。 The artificial intelligence unit is supplied with input information or detection information, the artificial intelligence unit supplies control information, and the artificial intelligence unit has a semiconductor device.
半導体装置は、入力情報または検知情報に基づいて、制御情報を推論する。 The semiconductor device infers control information based on input information or detection information.
これにより、好適であると感じられるように表示する制御情報を生成することができる。または、好適であると感じられるように表示することができる。または、快適であると感じられるように表示する制御情報を生成することができる。または、快適であると感じられるように表示することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 Thereby, it is possible to generate control information to be displayed so as to be felt suitable. Alternatively, it can be displayed so as to feel suitable. Alternatively, control information to be displayed so as to feel comfortable can be generated. Or it can display so that it may feel comfortable. As a result, a novel information processing apparatus that is highly convenient or reliable can be provided.
（９）また、本発明の一態様は、上記の半導体装置がニューラルネットワークを備える情報処理装置である。 (9) One embodiment of the present invention is an information processing device in which the semiconductor device includes a neural network.
ニューラルネットワークは、入力層、中間層および出力層を備える。入力層は第１の一群のニューロン回路を備え、中間層は第２の一群のニューロン回路を備え、出力層は第３の一群のニューロン回路を備える。 The neural network includes an input layer, an intermediate layer, and an output layer. The input layer includes a first group of neuron circuits, the intermediate layer includes a second group of neuron circuits, and the output layer includes a third group of neuron circuits.
第２の一群のニューロン回路は、第１のニューロン回路および第２のニューロン回路を含む。第１のニューロン回路は第１の一群のニューロン回路と電気的に接続され、第２のニューロン回路は第３の一群のニューロン回路と電気的に接続される。 The second group of neuron circuits includes a first neuron circuit and a second neuron circuit. The first neuron circuit is electrically connected to the first group of neuron circuits, and the second neuron circuit is electrically connected to the third group of neuron circuits.
第１の一群のニューロン回路は、入力情報または検知情報を供給される。 The first group of neuron circuits is supplied with input information or detection information.
第３の一群のニューロン回路は、制御情報を供給する。 A third group of neuron circuits provides control information.
（１０）また、本発明の一態様は、上記の第１のニューロン回路が、一群の入力信号、一群の重み情報およびバイアス信号を供給される情報処理そうちである。 (10) One embodiment of the present invention is an information processing device in which the first neuron circuit is supplied with a group of input signals, a group of weight information, and a bias signal.
第１のニューロン回路は、積和演算器および変換器を備える。 The first neuron circuit includes a product-sum calculator and a converter.
積和演算器は変換器と電気的に接続され、積和演算器は一群の入力信号および一群の重み情報の積和値およびバイアス信号に基づいて積和信号を生成する。 The product-sum calculator is electrically connected to the converter, and the product-sum calculator generates a product-sum signal based on a group of input signals, a product-sum value of a group of weight information, and a bias signal.
変換器は積和信号に基づいて出力信号を生成する。 The converter generates an output signal based on the product-sum signal.
（１１）また、本発明の一態様は、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視点入力装置、姿勢検出装置、のうち一以上と、上記の表示装置と、を含む、情報処理装置である。 (11) One embodiment of the present invention includes one or more of a keyboard, a hardware button, a pointing device, a touch sensor, an illuminance sensor, an imaging device, a voice input device, a viewpoint input device, and a posture detection device, An information processing device including a display device.
これにより、さまざまな入力装置を用いて供給する情報に基づいて、画像情報または制御情報を演算装置に生成させることができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 Thereby, based on the information supplied using various input devices, image information or control information can be generated by the arithmetic device. As a result, a novel information processing apparatus that is highly convenient or reliable can be provided.
本明細書に添付した図面では、構成要素を機能ごとに分類し、互いに独立したブロックとしてブロック図を示しているが、実際の構成要素は機能ごとに完全に切り分けることが難しく、一つの構成要素が複数の機能に係わることもあり得る。 In the drawings attached to the present specification, the components are classified by function, and the block diagram is shown as an independent block. However, it is difficult to completely separate the actual components for each function. May involve multiple functions.
本明細書においてトランジスタが有するソースとドレインは、トランジスタの極性及び各端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型トランジスタでは、低い電位が与えられる端子がソースと呼ばれ、高い電位が与えられる端子がドレインと呼ばれる。また、ｐチャネル型トランジスタでは、低い電位が与えられる端子がドレインと呼ばれ、高い電位が与えられる端子がソースと呼ばれる。本明細書では、便宜上、ソースとドレインとが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソースとドレインの呼び方が入れ替わる。 In this specification, the terms “source” and “drain” of a transistor interchange with each other depending on the polarity of the transistor or the level of potential applied to each terminal. In general, in an n-channel transistor, a terminal to which a low potential is applied is called a source, and a terminal to which a high potential is applied is called a drain. In a p-channel transistor, a terminal to which a low potential is applied is called a drain, and a terminal to which a high potential is applied is called a source. In this specification, for the sake of convenience, the connection relationship between transistors may be described on the assumption that the source and the drain are fixed. However, the names of the source and the drain are actually switched according to the above-described potential relationship. .
本明細書においてトランジスタのソースとは、活性層として機能する半導体膜の一部であるソース領域、或いは上記半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレインとは、上記半導体膜の一部であるドレイン領域、或いは上記半導体膜に接続されたドレイン電極を意味する。また、ゲートはゲート電極を意味する。 In this specification, the source of a transistor means a source region that is part of a semiconductor film functioning as an active layer or a source electrode connected to the semiconductor film. Similarly, a drain of a transistor means a drain region that is part of the semiconductor film or a drain electrode connected to the semiconductor film. The gate means a gate electrode.
本明細書においてトランジスタが直列に接続されている状態とは、例えば、第１のトランジスタのソースまたはドレインの一方のみが、第２のトランジスタのソースまたはドレインの一方のみに接続されている状態を意味する。また、トランジスタが並列に接続されている状態とは、第１のトランジスタのソースまたはドレインの一方が第２のトランジスタのソースまたはドレインの一方に接続され、第１のトランジスタのソースまたはドレインの他方が第２のトランジスタのソースまたはドレインの他方に接続されている状態を意味する。 In this specification, the state where the transistors are connected in series means, for example, a state where only one of the source and the drain of the first transistor is connected to only one of the source and the drain of the second transistor. To do. In addition, the state where the transistors are connected in parallel means that one of the source and the drain of the first transistor is connected to one of the source and the drain of the second transistor, and the other of the source and the drain of the first transistor is connected. It means a state of being connected to the other of the source and the drain of the second transistor.
本明細書において接続とは、電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、配線、抵抗、ダイオード、トランジスタなどの回路素子を介して間接的に接続している状態も、その範疇に含む。 In this specification, the connection means an electrical connection, and corresponds to a state where current, voltage, or potential can be supplied or transmitted. Therefore, the connected state does not necessarily indicate a directly connected state, and a wiring, a resistor, a diode, a transistor, or the like is provided so that current, voltage, or potential can be supplied or transmitted. The state of being indirectly connected through a circuit element is also included in the category.
本明細書において回路図上は独立している構成要素どうしが接続されている場合であっても、実際には、例えば配線の一部が電極として機能する場合など、一の導電膜が、複数の構成要素の機能を併せ持っている場合もある。本明細書において接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In this specification, even when independent components on the circuit diagram are connected to each other, in practice, for example, when a part of the wiring functions as an electrode, In some cases, it also has the functions of the components. In this specification, the term “connection” includes a case where one conductive film has functions of a plurality of components.
また、本明細書中において、トランジスタの第１の電極または第２の電極の一方がソース電極を、他方がドレイン電極を指す。 In this specification, one of a first electrode and a second electrode of a transistor refers to a source electrode, and the other refers to a drain electrode.
本発明の一態様によれば、利便性または信頼性に優れた新規な表示装置を提供することができる。または、利便性または信頼性に優れた新規な入出力装置を提供することができる。または、利便性または信頼性に優れた新規な情報処理装置を提供することができる。または、新規な表示装置、新規な情報処理装置、または、新規な半導体装置を提供することができる。 According to one embodiment of the present invention, a novel display device that is highly convenient or reliable can be provided. Alternatively, a novel input / output device that is highly convenient or reliable can be provided. Alternatively, a novel information processing device that is highly convenient or reliable can be provided. Alternatively, a novel display device, a novel information processing device, or a novel semiconductor device can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
本発明の一態様の表示装置は、制御部と表示領域とを有する。制御部は制御情報および情報を供給し、制御部はアップコンバータおよびタイミングコントローラを備える。アップコンバータは、第１の画像情報に基づいて、第２の画像情報を生成し、第２の画像情報は、画像情報が備える解像度より高い解像度を備える。アップコンバータは、ニューラルネットワークを備え、ニューラルネットワークはニューロン回路を備え、ニューロン回路は、積和演算器および変換器を備える。タイミングコントローラは、第２の画像情報に基づいて、制御情報および情報を生成する。表示領域は、情報に基づいて、第２の画像情報を表示する。 The display device of one embodiment of the present invention includes a control portion and a display region. The control unit supplies control information and information, and the control unit includes an up converter and a timing controller. The up-converter generates second image information based on the first image information, and the second image information has a higher resolution than that of the image information. The up-converter includes a neural network, the neural network includes a neuron circuit, and the neuron circuit includes a product-sum calculator and a converter. The timing controller generates control information and information based on the second image information. The display area displays the second image information based on the information.
これにより、ニューラルネットワークを用いて、画像情報から補完データを生成することができる。または、画像情報および補完データに基づいて、画像情報を生成することができる。または、供給される画像情報の解像度より高い解像度の画像情報を生成することができる。または、画像情報を表示領域に表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。 Thereby, complementary data can be generated from image information using a neural network. Alternatively, the image information can be generated based on the image information and the complementary data. Alternatively, it is possible to generate image information with a resolution higher than that of the supplied image information. Alternatively, the image information can be displayed in the display area. As a result, a novel display device that is highly convenient or reliable can be provided.
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below. Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated.
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置の構成について、図１乃至図７を参照しながら説明する。
(Embodiment 1)
In this embodiment, the structure of the display device of one embodiment of the present invention will be described with reference to FIGS.
図１は本発明の一態様の表示装置の構成を説明するブロック図である。 FIG. 1 is a block diagram illustrating a structure of a display device of one embodiment of the present invention.
図２は本発明の一態様の表示装置のアップコンバータの構成を説明する図である。図２（Ａ）は本発明の一態様のニューラルネットワークを説明するブロック図であり、図２（Ｂ）は図２（Ａ）に示すニューラルネットワークのニューロン回路を説明するブロック図である。図２（Ｃ）は図２（Ｂ）に示すニューロン回路に用いることができる積和演算器の一部を説明する回路図であり、図２（Ｄ）は図２（Ｃ）に示す回路に用いることができるトランジスタの構成を説明する断面図である。 FIG. 2 illustrates the structure of the upconverter of the display device of one embodiment of the present invention. 2A is a block diagram illustrating a neural network of one embodiment of the present invention, and FIG. 2B is a block diagram illustrating a neuron circuit of the neural network illustrated in FIG. 2C is a circuit diagram illustrating a part of a product-sum calculator that can be used in the neuron circuit illustrated in FIG. 2B. FIG. 2D is a circuit diagram illustrating the circuit illustrated in FIG. FIG. 10 is a cross-sectional view illustrating a structure of a transistor that can be used.
図３は本発明の一態様の表示装置の構成を説明する図である。図３（Ａ）は表示装置の上面図であり、図３（Ｂ）および図３（Ｃ）は図３（Ａ）に示す表示装置の画素の一部を説明する上面図である。 FIG. 3 illustrates a structure of a display device of one embodiment of the present invention. 3A is a top view of the display device, and FIGS. 3B and 3C are top views illustrating some of the pixels of the display device illustrated in FIG. 3A.
図４（Ａ）は図３（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ９−Ｘ１０における断面図である。また、図４（Ｂ）は表示装置が備える画素回路の構成を説明する回路図である。 4A is a cross-sectional view taken along section line X1-X2, section line X3-X4, and section line X9-X10 in FIG. FIG. 4B is a circuit diagram illustrating a structure of a pixel circuit included in the display device.
図５（Ａ）は、本発明の一態様の表示装置の画素の構成を説明する図である。図５（Ｂ）は、図５（Ａ）に示す画素の一部を説明する断面図であり、図５（Ｃ）は、駆動回路に用いることができるトランジスタを説明する断面図である。 FIG. 5A illustrates a structure of a pixel in the display device of one embodiment of the present invention. FIG. 5B is a cross-sectional view illustrating part of the pixel illustrated in FIG. 5A, and FIG. 5C is a cross-sectional view illustrating a transistor that can be used for a driver circuit.
図６（Ａ）は図３（Ａ）の切断線Ｘ１−Ｘ２、切断線Ｘ３−Ｘ４、切断線Ｘ９−Ｘ１０における断面図である。また、図６（Ｂ）は表示装置が備える画素回路の構成を説明する回路図である。 6A is a cross-sectional view taken along section line X1-X2, section line X3-X4, and section line X9-X10 in FIG. FIG. 6B is a circuit diagram illustrating a structure of a pixel circuit included in the display device.
図７（Ａ）は、本発明の一態様の表示装置の画素の構成を説明する図である。図７（Ｂ）は、図７（Ａ）に示す画素の一部を説明する断面図であり、図７（Ｃ）は、駆動回路に用いることができるトランジスタを説明する断面図である。 FIG. 7A illustrates a structure of a pixel in the display device of one embodiment of the present invention. FIG. 7B is a cross-sectional view illustrating part of the pixel illustrated in FIG. 7A, and FIG. 7C is a cross-sectional view illustrating a transistor that can be used for a driver circuit.
なお、本明細書において、１以上の整数を値にとる変数を符号に用いる場合がある。例えば、１以上の整数の値をとる変数ｐを含む（ｐ）を、最大ｐ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。また、例えば、１以上の整数の値をとる変数ｍおよび変数ｎを含む（ｍ，ｎ）を、最大ｍ×ｎ個の構成要素のいずれかを特定する符号の一部に用いる場合がある。 In the present specification, a variable having an integer value of 1 or more may be used for the sign. For example, (p) including a variable p that takes an integer value of 1 or more may be used as a part of a code that identifies any of the maximum p components. Further, for example, a variable m that takes an integer value of 1 or more and (m, n) including a variable n may be used as part of a code that identifies any of the maximum m × n components.
＜表示装置の構成例１．＞
本実施の形態で説明する表示装置は、制御部２３８と、表示領域２３１と、を有する（図１参照）。
<Configuration Example 1 of Display Device>>
The display device described in this embodiment includes a
《制御部２３８の構成例１．》
制御部２３８は、制御情報ＳＰ１１および情報Ｖ１１を供給する。
<< Configuration Example 1 of
The
制御部２３８は、アップコンバータ２３４およびタイミングコントローラ２３６を備える。
The
《アップコンバータ２３４の構成例１．》
アップコンバータ２３４は、画像情報Ｖ１に基づいて、画像情報Ｖ２を生成する。なお、画像情報Ｖ２は画像情報Ｖ１が備える解像度より高い解像度を備える。例えば、アップコンバータ２３４は、所謂４Ｋの解像度を備える画像情報Ｖ１に基づいて、８Ｋの解像度を備える画像情報Ｖ２を生成する。具体的には、鑑別器（Ｄｉｓｃｒｉｍｉｎａｔｏｒ）を用いて強化学習した生成器（Ｇｅｎｅｒａｔｏｒ）をアップコンバータ２３４に用いることができる。
<< Configuration Example 1 of
The up
アップコンバータ２３４は、ニューラルネットワークＮＮを備える（図２（Ａ）参照）。
The up-
《ニューラルネットワークＮＮの構成例１．》
ニューラルネットワークＮＮは、ニューロン回路７１を備える。また、ニューロン回路７１は、積和演算器１０および変換器３０を備える（図２（Ｂ）参照）。
<< Configuration Example 1 of Neural Network NN >>
The neural network NN includes a
《タイミングコントローラ２３６の構成例１．》
タイミングコントローラ２３６は、第２の画像情報Ｖ２に基づいて、制御情報ＳＰ１１および情報Ｖ１１を生成する（図１参照）。
<< Configuration Example of
The
《表示領域２３１の構成例１．》
表示領域２３１は、情報Ｖ１１に基づいて、第２の画像情報Ｖ２を表示する。
<< Configuration Example 1 of
The
これにより、ニューラルネットワークを用いて、画像情報Ｖ１から補完データを生成することができる。または、画像情報Ｖ１および補完データに基づいて、画像情報Ｖ２を生成することができる。または、供給される画像情報Ｖ１の解像度より高い解像度の画像情報Ｖ２を生成することができる。または、画像情報Ｖ２を表示領域２３１に表示することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
Thereby, complementary data can be generated from the image information V1 using a neural network. Alternatively, the image information V2 can be generated based on the image information V1 and the complementary data. Alternatively, it is possible to generate image information V2 having a resolution higher than that of the supplied image information V1. Alternatively, the image information V2 can be displayed in the
《積和演算器１０の構成例１．》
積和演算器１０は、記憶素子１１およびトランジスタＴＲ２を備える（図２（Ｃ）参照）。
<< Configuration Example 1 of Multiply-
The product-
《記憶素子１１の構成例１．》
記憶素子１１は、記憶ノードＮおよびトランジスタＴＲ１を備える。記憶素子１１は、記憶ノードＮの電位を保持する機能を備える。なお、記憶ノードＮの電位は、荷重係数Ｗ［ｉ］に基づいて決定される。
<< Configuration Example 1 of
The
《トランジスタＴＲ１の構成例１．》
トランジスタＴＲ１は記憶ノードＮと接続される第１の電極を備える。なお、第１の電極は、ソース電極またはドレイン電極の機能を備える。トランジスタＴＲ１は半導体膜３０８を備え、半導体膜３０８は金属酸化物を含む（図２（Ｄ）参照）。例えば、実施の形態２において説明する金属酸化物を半導体膜３０８に用いることができる。なお、半導体膜３０８は、導電膜３１２Ａと電気的に接続される領域３０８Ａ、導電膜３１２Ｂと電気的に接続される領域３０８Ｂを備える。半導体膜３０８は、領域３０８Ａおよび領域３０８Ｂの間に領域３０８Ｃを備える。
<< Configuration Example 1 of Transistor TR1 >>
Transistor TR1 includes a first electrode connected to storage node N. Note that the first electrode has a function of a source electrode or a drain electrode. The transistor TR1 includes a
《トランジスタＴＲ２の構成例１．》
トランジスタＴＲ２は記憶ノードＮと電気的に接続されるゲート電極を備える。
<< Configuration Example 1 of Transistor TR2 >>
Transistor TR2 includes a gate electrode electrically connected to storage node N.
これにより、積和演算に用いる重み変数Ｗ［ｉ］を記憶ノードＮに保持することができる。または、記憶ノードの電位を用いて、トランジスタＴＲ２を流れる電流を制御することができる。または、例えば、トランジスタＴＲ２を流れる電流の大きさに基づいて、積和演算をすることができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。 Thereby, the weight variable W [i] used for the product-sum operation can be held in the storage node N. Alternatively, the current flowing through the transistor TR2 can be controlled using the potential of the storage node. Alternatively, for example, the product-sum operation can be performed based on the magnitude of the current flowing through the transistor TR2. As a result, a novel display device that is highly convenient or reliable can be provided.
《制御部２３８の構成例２．》
制御部２３８は、伸張回路２３３および画像処理回路２３５を備える（図１参照）。
<< Configuration Example 2 of
The
《伸張回路２３３の構成例１．》
伸張回路２３３は、圧縮された状態で供給される画像情報Ｖ１を伸張する機能を備える。伸張回路２３３は、記憶部を備える。記憶部は、例えば伸張された画像情報を記憶する機能を備える。
<< Configuration Example 1 of
The
《画像処理回路２３５の構成例１．》
画像処理回路２３５は、例えば、記憶領域を備える。記憶領域は、例えば、画像情報Ｖ１に含まれる情報を記憶する機能を備える。
<< Configuration Example 1 of
The
画像処理回路２３５は、例えば、所定の特性曲線に基づいて画像情報Ｖ１を補正して情報Ｖ１１を生成する機能と、情報Ｖ１１を供給する機能を備える。
The
＜表示装置の構成例２．＞
本実施の形態で説明する表示装置は、駆動部を有する（図１参照）。
<Configuration Example 2 of Display Device>>
The display device described in this embodiment includes a driver (see FIG. 1).
《駆動部の構成例１．》
駆動部は、駆動回路ＧＤ１および駆動回路ＳＤ１を備える。
<< Configuration Example 1 of Drive Unit >>
The drive unit includes a drive circuit GD1 and a drive circuit SD1.
《駆動回路ＧＤ１の構成例１．》
駆動回路ＧＤ１は、制御情報ＳＰ１１に基づいて選択信号を供給する。なお、駆動回路ＧＤ１はトランジスタＴＲ３を備え、トランジスタＴＲ３は半導体膜５０８およびゲート絶縁膜５０６を備える。例えば、金属酸化物を、半導体膜５０８に用いることができる。
<< Configuration Example 1 of Drive Circuit GD1 >>
The drive circuit GD1 supplies a selection signal based on the control information SP11. Note that the driver circuit GD1 includes a transistor TR3, and the transistor TR3 includes a
駆動回路ＧＤ１は、シフトレジスタおよびラッチ回路を備える。例えば、画素回路５３０（ｉ，ｊ）に用いるトランジスタと同じ構成を備えるトランジスタを駆動回路ＧＤ１に用いることができる。（図７（Ａ）および図７（Ｂ）参照）。これにより、駆動回路ＧＤ１および画素回路５３０（ｉ，ｊ）を、同一の工程で作製することができる。 The drive circuit GD1 includes a shift register and a latch circuit. For example, a transistor having the same structure as the transistor used for the pixel circuit 530 (i, j) can be used for the driver circuit GD1. (See FIGS. 7A and 7B). Accordingly, the driver circuit GD1 and the pixel circuit 530 (i, j) can be manufactured in the same process.
なお、画素回路５３０（ｉ，ｊ）に用いるトランジスタより高速で動作するように、駆動回路ＧＤ１に用いるトランジスタの寸法等を設計することができる。 Note that the size or the like of the transistor used for the driver circuit GD1 can be designed so that the transistor used for the pixel circuit 530 (i, j) operates at a higher speed.
《駆動回路ＧＤ１の構成例２．》
駆動回路ＧＤ１は、３０Ｈｚ以上の頻度で、選択信号を走査線Ｇ１（ｉ）に供給する機能を備える。または、駆動回路ＧＤ１は、頻度を変えて選択信号を供給する機能を備える。例えば、１Ｈｚ以下または３０Ｈｚ以上の頻度で、選択信号を走査線Ｇ１（ｉ）に供給する機能を備える。
<< Configuration Example 2 of Drive Circuit GD1 >>
The drive circuit GD1 has a function of supplying a selection signal to the scanning line G1 (i) at a frequency of 30 Hz or more. Alternatively, the drive circuit GD1 has a function of supplying a selection signal at different frequencies. For example, a function of supplying a selection signal to the scanning line G1 (i) at a frequency of 1 Hz or less or 30 Hz or more is provided.
《駆動回路ＳＤ１の構成例１．》
駆動回路ＳＤ１は、制御情報ＳＰ１１および情報Ｖ１１に基づいて画像信号を供給する。なお、駆動回路ＳＤ１はトランジスタＴＲ４を備える。
<< Configuration Example 1 of Drive Circuit SD1 >>
The drive circuit SD1 supplies an image signal based on the control information SP11 and information V11. The drive circuit SD1 includes a transistor TR4.
駆動回路ＳＤ１は、シフトレジスタ、ラッチ回路、デジタルアナログ変換回路およびバッファアンプ等を備える。デジタルアナログ変換回路は、例えば、抵抗列およびパストランジスタを用いた論理回路を備える。 The drive circuit SD1 includes a shift register, a latch circuit, a digital / analog conversion circuit, a buffer amplifier, and the like. The digital-analog conversion circuit includes a logic circuit using a resistor string and a pass transistor, for example.
例えば、単結晶シリコンを半導体に用いるトランジスタを、駆動回路ＳＤ１に用いることができる。または、例えば、金属酸化物を半導体膜に用いるトランジスタを駆動回路ＳＤ１に用いることができる。 For example, a transistor using single crystal silicon as a semiconductor can be used for the driver circuit SD1. Alternatively, for example, a transistor using a metal oxide for a semiconductor film can be used for the driver circuit SD1.
例えば、金属酸化物を半導体膜に用いるトランジスタを、論理回路のパストランジスタに用いることができる。これにより、例えば、レーザ結晶化に伴いリッジが形成されてしまうポリシリコン膜に比べて、半導体膜の表面の凹凸を小さくすることができる。または、例えば、２０ｎｍ程度の薄い絶縁膜をゲート絶縁膜に用いることができる。または、金属酸化物を半導体膜に用いるトランジスタの駆動能力を高めることができる。または、ポリシリコンを用いるトランジスタで構成する論理回路等に比べて、動作速度を速くすることができる。 For example, a transistor using a metal oxide for a semiconductor film can be used for a pass transistor of a logic circuit. Thereby, for example, the unevenness of the surface of the semiconductor film can be reduced as compared with a polysilicon film in which a ridge is formed by laser crystallization. Alternatively, for example, a thin insulating film of about 20 nm can be used for the gate insulating film. Alternatively, the driving ability of a transistor in which a metal oxide is used for a semiconductor film can be increased. Alternatively, the operation speed can be increased as compared with a logic circuit or the like including transistors using polysilicon.
《トランジスタＴＲ４、の構成例１．》
トランジスタＴＲ４は、トランジスタＴＲ３より短いチャネル長を備える（図７（Ｃ）参照）。具体的には、チャネル長が０．８μｍであって、チャネル幅が２０μｍであるトランジスタを、トランジスタＴＲ４に用いることができる。また、トランジスタＴＲ１と同一の工程で形成することができる半導体膜をトランジスタＴＲ４に用いることができる。
<< Configuration Example 1 of Transistor TR4 >>
The transistor TR4 has a shorter channel length than the transistor TR3 (see FIG. 7C). Specifically, a transistor having a channel length of 0.8 μm and a channel width of 20 μm can be used as the transistor TR4. A semiconductor film that can be formed in the same process as the transistor TR1 can be used for the transistor TR4.
トランジスタＴＲ４は、半導体膜４０８およびゲート絶縁膜４０６を備える。なお、半導体膜４０８は、導電膜４１２Ａと電気的に接続される領域４０８Ａ、導電膜４１２Ｂと電気的に接続される領域４０８Ｂを備える。半導体膜４０８は、領域４０８Ａおよび領域４０８Ｂの間に領域４０８Ｃを備える。ゲート絶縁膜４０６はゲート絶縁膜５０６より薄く、半導体膜４０８は金属酸化物を含む。具体的には、厚さが２０ｎｍの絶縁膜をゲート絶縁膜４０６に用いることができる。
The transistor TR4 includes a
ところで、インジウム、元素Ｍ及び亜鉛を有する金属酸化物（ＩｎＭＺｎＯ）を半導体膜４０８に用いることができる。例えば、アルミニウム、ガリウム、イットリウムまたはスズなどを、元素Ｍに用いることができる。または、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、マグネシウムなどを、元素Ｍに用いることができる。または、上記から選んだ複数の元素を金属酸化物に用いることもできる。例えば、原子数比が、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝２：１：１．５、Ｉｎ：Ｍ：Ｚｎ＝２：１：２．３、Ｉｎ：Ｍ：Ｚｎ＝２：１：３、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等であるターゲットを用いてスパッタリング法により成膜した金属酸化物膜を半導体膜４０８に用いることができる。具体的には、原子数比が、Ｉｎ：Ｍ：Ｚｎ＝５：１：７等であるターゲットを用いると、トランジスタの動作周波数特性を高めることができる。または、容量の３０％から７０％の範囲を用いて動作する回路を駆動回路に用いることができる。これにより、例えば、駆動回路の動作周波数特性を高めることができる。
By the way, a metal oxide (InMZnO) containing indium, an element M, and zinc can be used for the
これにより、トランジスタＴＲ３と比較して、高い周波数でトランジスタＴＲ４を動作させることができる。または、低温ポリシリコンを用いる半導体膜と比較して、表面凹凸が小さい半導体膜を、半導体膜４０８に用いることができる。または、半導体膜の表面凹凸に由来して薄くなるゲート絶縁膜の一部に、電界が集中しないようにすることができる。または、ゲート絶縁膜４０６の厚さを薄くすることができる。具体的には、厚さ２０ｎｍの絶縁膜をゲート絶縁膜４０６に用いることができる。または、低温ポリシリコンを用いるトランジスタと比較して、導通状態のトランジスタＴＲ４を流れる電流を、大きくすることができる。または、非導通状態におけるリーク電流を抑制し、消費電力を低減することができる。または、実装部品を削減することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
Accordingly, the transistor TR4 can be operated at a higher frequency than the transistor TR3. Alternatively, a semiconductor film whose surface unevenness is smaller than that of a semiconductor film using low-temperature polysilicon can be used for the
《表示領域２３１の構成例２．》
表示領域２３１は、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）、走査線Ｇ１（ｉ）および信号線Ｓ１（ｊ）を備える（図１参照）。
<< Configuration Example of
The
一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）は、画素７０２（ｉ，ｊ）を含み、行方向に配設される。 A group of the pixels 702 (i, 1) to 702 (i, n) includes the pixel 702 (i, j) and is arranged in the row direction.
他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）は、画素７０２（ｉ，ｊ）を含み、行方向と交差する列方向に配設される。 Another group of the pixels 702 (1, j) to 702 (m, j) includes the pixel 702 (i, j) and is arranged in the column direction intersecting with the row direction.
走査線Ｇ１（ｉ）は、一群の画素７０２（ｉ，１）乃至画素７０２（ｉ，ｎ）と電気的に接続される。また、走査線Ｇ１（ｉ）は、前記選択信号を供給される。 The scan line G1 (i) is electrically connected to the group of pixels 702 (i, 1) to 702 (i, n). The scanning line G1 (i) is supplied with the selection signal.
信号線Ｓ１（ｊ）は、他の一群の画素７０２（１，ｊ）乃至画素７０２（ｍ，ｊ）と電気的に接続される。また、信号線Ｓ１（ｊ）は、画像信号を供給される。 The signal line S1 (j) is electrically connected to another group of the pixels 702 (1, j) to 702 (m, j). The signal line S1 (j) is supplied with an image signal.
《画素７０２（ｉ，ｊ）の構成例１．》
画素７０２（ｉ，ｊ）は、機能層５２０および表示素子７５０（ｉ，ｊ）を備える（図４（Ａ）参照）。
<< Configuration Example of Pixel 702 (i, j) >>
The pixel 702 (i, j) includes a
《機能層５２０の構成例１．》
機能層５２０は画素回路５３０（ｉ，ｊ）を備える。
<< Configuration Example 1 of
The
《画素回路５３０（ｉ，ｊ）の構成例１．》
画素回路５３０（ｉ，ｊ）は、表示素子７５０（ｉ，ｊ）と電気的に接続される（図４（Ａ）参照）。
<< Configuration Example 1 of Pixel Circuit 530 (i, j) >>
The pixel circuit 530 (i, j) is electrically connected to the display element 750 (i, j) (see FIG. 4A).
例えば、画素回路５３０（ｉ，ｊ）は、開口部５９１Ａにおいて、表示素子７５０（ｉ，ｊ）と電気的に接続される（図５（Ａ）参照）。
For example, the pixel circuit 530 (i, j) is electrically connected to the display element 750 (i, j) in the
例えば、スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路５３０（ｉ，ｊ）に用いることができる。 For example, a switch, a transistor, a diode, a resistor, an inductor, a capacitor, or the like can be used for the pixel circuit 530 (i, j).
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ１および容量素子Ｃ１１を含む。 Pixel circuit 530 (i, j) includes a switch SW1 and a capacitor C11.
例えば、トランジスタをスイッチＳＷ１に用いることができる（図４（Ｂ）、図５（Ａ）および図５（Ｂ）参照）。なお、本実施の形態において、画素回路５３０（ｉ，ｊ）のスイッチＳＷ１に用いるトランジスタを便宜的にトランジスタＴＲ５とする。 For example, a transistor can be used for the switch SW1 (see FIGS. 4B, 5A, and 5B). Note that in this embodiment, a transistor used for the switch SW1 of the pixel circuit 530 (i, j) is referred to as a transistor TR5 for convenience.
《表示素子７５０（ｉ，ｊ）の構成例１．》
表示素子７５０（ｉ，ｊ）は、例えば、光の反射または透過を制御する機能を備える。具体的には、液晶素子を偏光板と組み合わせて用いることができる。例えば、液晶材料を含む層７５３を液晶素子に用いることができる。
<< Configuration Example 1 of Display Element 750 (i, j) >>
The display element 750 (i, j) has a function of controlling reflection or transmission of light, for example. Specifically, a liquid crystal element can be used in combination with a polarizing plate. For example, the
表示素子７５０（ｉ，ｊ）は液晶材料を含む層７５３を備える（図５（Ａ）参照）。
The display element 750 (i, j) includes a
例えば、反射型の液晶表示素子を、表示素子７５０（ｉ，ｊ）に用いることができる。反射型の表示素子を用いることにより、表示パネルの消費電力を抑制することができる。 For example, a reflective liquid crystal display element can be used for the display element 750 (i, j). By using a reflective display element, power consumption of the display panel can be suppressed.
例えば、透過型の液晶表示素子を表示素子７５０（ｉ，ｊ）に用いることができる。また、表示パネル７００は、バックライトＢＬが射出する光の透過を制御して、画像を表示する機能を備える。
For example, a transmissive liquid crystal display element can be used for the display element 750 (i, j). Further, the
《液晶素子の構成例》
例えば、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。
<< Configuration example of liquid crystal element >>
For example, IPS (In-Plane-Switching) mode, TN (Twisted Nematic), FFS (Fringe Fielded Switching), ASM (Axial Symmetrically Aligned Micro-cell) mode, OCB (OpticBridge) A liquid crystal element that can be driven by a driving method such as a Crystal) mode or an AFLC (Antiferroelectric Liquid Crystal) mode can be used.
また、例えば垂直配向（ＶＡ）モード、具体的には、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＣＰＡ（Ｃｏｎｔｉｎｕｏｕｓ Ｐｉｎｗｈｅｅｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ−Ｖｉｅｗ）モードなどの駆動方法を用いて駆動することができる液晶素子を用いることができる。 Also, for example, vertical alignment (VA) mode, specifically, MVA (Multi-Domain Vertical Alignment) mode, PVA (Patterned Vertical Alignment) mode, ECB (Electrically Controlled Birefringence) mode, CPB (Electrically Controlled Birefringence mode) A liquid crystal element that can be driven by a driving method such as an (Advanced Super-View) mode can be used.
《表示素子７５０（ｉ，ｊ）の構成例２．》
表示素子７５０（ｉ，ｊ）は、電極７５１（ｉ，ｊ）、電極７５２および液晶材料を含む層７５３を備える。
<< Configuration Example of Display Element 750 (i, j) 2. >>
The display element 750 (i, j) includes an electrode 751 (i, j), an
電極７５１（ｉ，ｊ）は、開口部５９１Ａにおいて画素回路５３０（ｉ，ｊ）と電気的に接続される。
The electrode 751 (i, j) is electrically connected to the pixel circuit 530 (i, j) at the
電極７５２は、液晶材料の配向を制御する電界を、電極７５１（ｉ，ｊ）との間に形成するように配設される。
The
表示素子７５０（ｉ，ｊ）は、配向膜ＡＦ１および配向膜ＡＦ２を備える。 The display element 750 (i, j) includes an alignment film AF1 and an alignment film AF2.
《液晶材料を含む層７５３》
液晶材料を含む層７５３は、配向膜ＡＦ１および配向膜ＡＦ２に挟まれる領域を備える。
<< Layer 753 containing liquid crystal material >>
The
例えば、１．０×１０１３Ω・ｃｍ以上、好ましくは１．０×１０１４Ω・ｃｍ以上、さらに好ましくは１．０×１０１５Ω・ｃｍ以上の固有抵抗率を備える液晶材料を液晶材料を含む層７５３に用いることができる。これにより、表示素子７５０（ｉ，ｊ）の透過率の変動を抑制することができる。または、表示素子７５０（ｉ，ｊ）のチラツキを抑制することができる。または、表示素子７５０（ｉ，ｊ）を書き換える頻度を低減することができる。
For example, a liquid crystal material having a specific resistivity of 1.0 × 10 13 Ω · cm or more, preferably 1.0 × 10 14 Ω · cm or more, more preferably 1.0 × 10 15 Ω · cm or more is used as the liquid crystal material. The
《構造体ＫＢ１》
構造体ＫＢ１は、機能層５２０および基材７７０の間に所定の間隙を設ける機能を備える。
<< Structure KB1 >>
The structure KB1 has a function of providing a predetermined gap between the
《画素７０２（ｉ，ｊ）の構成例２．》
画素７０２（ｉ，ｊ）は、機能層５２０および表示素子５５０（ｉ，ｊ）を備える（図６（Ａ）参照）。
<< Configuration Example of Pixel 702 (i, j) 2. >>
The pixel 702 (i, j) includes a
《機能層５２０の構成例２．》
機能層５２０は画素回路５３０（ｉ，ｊ）を備える。
<< Configuration Example 2 of
The
《画素回路５３０（ｉ，ｊ）の構成例２．》
画素回路５３０（ｉ，ｊ）は、表示素子５５０（ｉ，ｊ）と電気的に接続される（図６（Ｂ）参照）。
<< Configuration Example of Pixel Circuit 530 (i, j) 2. >>
The pixel circuit 530 (i, j) is electrically connected to the display element 550 (i, j) (see FIG. 6B).
例えば、画素回路５３０（ｉ，ｊ）は、開口部５９１Ａ（ｉ，ｊ）において、表示素子５５０（ｉ，ｊ）と電気的に接続される（図７（Ａ）参照）。
For example, the pixel circuit 530 (i, j) is electrically connected to the display element 550 (i, j) in the
例えば、スイッチ、トランジスタ、ダイオード、抵抗素子、インダクタまたは容量素子等を画素回路５３０（ｉ，ｊ）に用いることができる。 For example, a switch, a transistor, a diode, a resistor, an inductor, a capacitor, or the like can be used for the pixel circuit 530 (i, j).
画素回路５３０（ｉ，ｊ）は、スイッチＳＷ２および容量素子Ｃ２１を含む。 Pixel circuit 530 (i, j) includes a switch SW2 and a capacitor C21.
例えば、トランジスタをスイッチＳＷ２に用いることができる。 For example, a transistor can be used for the switch SW2.
具体的には、トランジスタＴＲ５を画素回路５３０（ｉ，ｊ）に用いることができる（図６（Ｂ）参照）。なお、本実施の形態において、画素回路５３０（ｉ，ｊ）のスイッチＳＷ２に用いるトランジスタを便宜的にトランジスタＴＲ５とする。 Specifically, the transistor TR5 can be used for the pixel circuit 530 (i, j) (see FIG. 6B). Note that in this embodiment, a transistor used for the switch SW2 of the pixel circuit 530 (i, j) is referred to as a transistor TR5 for convenience.
《表示素子５５０（ｉ，ｊ）の構成例１．》
表示素子５５０（ｉ，ｊ）は、光を射出する機能を備える。
<< Configuration Example 1 of Display Element 550 (i, j) >>
The display element 550 (i, j) has a function of emitting light.
表示素子５５０（ｉ，ｊ）は、発光性の材料を含む層５５３（ｊ）を備える（図７（Ａ）参照）。 The display element 550 (i, j) includes a layer 553 (j) containing a light-emitting material (see FIG. 7A).
例えば、光を射出する機能を備える表示素子を表示素子５５０（ｉ，ｊ）に用いることができる。具体的には、有機エレクトロルミネッセンス素子、無機エレクトロルミネッセンス素子、発光ダイオードまたはＱＤＬＥＤ（Ｑｕａｎｔｕｍｎ Ｄｏｔ ＬＥＤ）等を、表示素子５５０（ｉ，ｊ）に用いることができる。また、光を射出する機能を備える表示素子として、マイクロＬＥＤを有する表示素子を用いることができる。 For example, a display element having a function of emitting light can be used for the display element 550 (i, j). Specifically, an organic electroluminescent element, an inorganic electroluminescent element, a light emitting diode, a QDLED (Quantum Dot LED), or the like can be used for the display element 550 (i, j). In addition, as a display element having a function of emitting light, a display element having a micro LED can be used.
《発光性の材料を含む層５５３（ｊ）の構成例１．》
例えば、信号線Ｓ１（ｊ）に沿って列方向に長い帯状の積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。
<< Structure Example 1 of Layer 553 (j) containing Light-Emitting Material >>
For example, a strip-shaped stacked material that is long in the column direction along the signal line S1 (j) can be used for the layer 553 (j) containing a light-emitting material.
具体的には、発光性の材料を含む層５５３（ｊ）、発光性の材料を含む層５５３（ｊ＋１）および発光性の材料を含む層５５３（ｊ＋２）に、色相が互いに異なる光を発する材料を用いることができる。これにより、例えば、表示素子５５０（ｉ，ｊ）が射出する光の色相を、列ごとに異ならせることができる。 Specifically, the layer 553 (j) containing a light-emitting material, the layer 553 (j + 1) containing a light-emitting material, and the layer 553 (j + 2) containing a light-emitting material emit light having different colors. Can be used. Thereby, for example, the hue of the light emitted from the display element 550 (i, j) can be varied for each column.
例えば、青色の光を発する材料、緑色の光を発する材料および赤色の光を発する材料を、色相が互いに異なる光を発する材料に用いることができる。 For example, a material that emits blue light, a material that emits green light, and a material that emits red light can be used as materials that emit light having different hues.
《発光性の材料を含む層５５３（ｊ）の構成例２．》
例えば、白色の光を射出するように積層された積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。
<< Structure Example 2 of Layer 553 (j) Containing Luminescent Material2. >>
For example, a stacked material stacked so as to emit white light can be used for the layer 553 (j) containing a light-emitting material.
具体的には、色相が互いに異なる光を発する材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。 Specifically, materials that emit light having different hues can be used for the layer 553 (j) containing a light-emitting material.
例えば、青色の光を射出する蛍光材料を含む発光性の材料を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層を積層した積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層材料を、発光性の材料を含む層５５３（ｊ）に用いることができる。 For example, a layered material in which a layer containing a luminescent material containing a fluorescent material that emits blue light and a layer containing a material other than a fluorescent material that emits green and red light are stacked includes a luminescent material It can be used for the layer 553 (j). Alternatively, a stacked material in which a layer containing a material other than a fluorescent material that emits yellow light is stacked can be used for the layer 553 (j) including a light-emitting material.
例えば、発光ユニットを発光性の材料を含む層５５３（ｊ）に用いることができる。発光ユニットは、一方から注入された電子が他方から注入された正孔と再結合する領域を１つ備える。また、発光ユニットは発光性の材料を含み、発光性の材料は、電子と正孔の再結合により生じるエネルギーを光として放出する。 For example, the light-emitting unit can be used for the layer 553 (j) containing a light-emitting material. The light emitting unit includes one region where electrons injected from one side recombine with holes injected from the other side. The light-emitting unit includes a light-emitting material, and the light-emitting material emits energy generated by recombination of electrons and holes as light.
例えば、複数の発光ユニットおよび中間層を発光性の材料を含む層５５３（ｊ）に用いることができる。中間層は、二つの発光ユニットの間に挟まれる領域を備える。中間層は電荷発生領域を備え、中間層は陰極側に配置された発光ユニットに正孔を供給し、陽極側に配置された発光ユニットに電子を供給する機能を備える。また、複数の発光ユニットおよび中間層を備える構成をタンデム型の発光素子という場合がある。 For example, a plurality of light-emitting units and an intermediate layer can be used for the layer 553 (j) containing a light-emitting material. The intermediate layer includes a region sandwiched between two light emitting units. The intermediate layer includes a charge generation region, and the intermediate layer has a function of supplying holes to the light emitting unit disposed on the cathode side and supplying electrons to the light emitting unit disposed on the anode side. A structure including a plurality of light-emitting units and an intermediate layer may be referred to as a tandem light-emitting element.
例えば、一の色相の光を発する材料を含む発光ユニットと、他の色相の光を発する材料を含む発光ユニットを、発光性の材料を含む層５５３（ｊ）に用いることができる。 For example, a light-emitting unit including a material that emits light of one hue and a light-emitting unit including a material that emits light of another hue can be used for the layer 553 (j) including a light-emitting material.
例えば、高分子化合物（オリゴマー、デンドリマー、ポリマー等）、中分子化合物（低分子と高分子の中間領域の化合物：分子量４００以上４０００以下）等を、発光性の材料を含む層５５３（ｊ）に用いることができる。 For example, a high molecular compound (an oligomer, a dendrimer, a polymer, or the like), a medium molecular compound (a compound in a middle region between a low molecule and a high molecule: a molecular weight of 400 to 4000), and the like are formed on the layer 553 (j) containing a light-emitting material. Can be used.
《電極５５１（ｉ，ｊ）、電極５５２》
電極５５１（ｉ，ｊ）は、開口部５９１Ａ（ｉ，ｊ）において、画素回路５３０（ｉ，ｊ）と電気的に接続される（図７（Ａ）参照）。
<< Electrode 551 (i, j),
The electrode 551 (i, j) is electrically connected to the pixel circuit 530 (i, j) at the
例えば、配線等に用いることができる材料を電極５５１（ｉ，ｊ）または電極５５２に用いることができる。具体的には、可視光について透光性を有する材料を電極５５１（ｉ，ｊ）または電極５５２に用いることができる。
For example, a material that can be used for the wiring or the like can be used for the electrode 551 (i, j) or the
例えば、導電性酸化物またはインジウムを含む導電性酸化物、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いることができる。または、光が透過する程度に薄い金属膜を用いることができる。または、可視光について透光性を有する材料を用いることができる。 For example, a conductive oxide or a conductive oxide containing indium, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, or the like can be used. Alternatively, a metal film that is thin enough to transmit light can be used. Alternatively, a material that transmits visible light can be used.
例えば、光の一部を透過し、光の他の一部を反射する金属膜を電極５５１（ｉ，ｊ）または電極５５２に用いることができる。これにより、例えば、電極５５１（ｉ，ｊ）および電極５５２の間の距離を調整することができる。または、微小共振器構造を表示素子５５０（ｉ，ｊ）に設けることができる。または、所定の波長の光を他の光より効率よく取り出すことができる。または、スペクトルの半値幅が狭い光を取り出すことができる。または、鮮やかな色の光を取り出すことができる。
For example, a metal film that transmits part of light and reflects another part of light can be used for the electrode 551 (i, j) or the
例えば、効率よく光を反射する膜を、電極５５１（ｉ，ｊ）または電極５５２に用いることができる。具体的には、銀およびパラジウム等を含む材料または銀および銅等を含む材料を金属膜に用いることができる。
For example, a film that efficiently reflects light can be used for the electrode 551 (i, j) or the
《画素回路５３０（ｉ，ｊ）の構成例３．》
画素回路５３０（ｉ，ｊ）は、スイッチを含む。例えば、トランジスタをスイッチに用いることができる。
<< Configuration Example of Pixel Circuit 530 (i, j) 3. >>
The pixel circuit 530 (i, j) includes a switch. For example, a transistor can be used for the switch.
《スイッチＳＷ１、スイッチＳＷ２の構成例》
スイッチに用いるトランジスタは半導体を含む（図７（Ｂ）参照）。例えば、スイッチＳＷ１またはスイッチＳＷ２にトランジスタを用いることができる。また、非導通状態において流れる電流を抑制するように、スイッチに用いるトランジスタの寸法等を設計することができる。
<< Configuration Example of Switch SW1 and Switch SW2 >>
A transistor used for the switch includes a semiconductor (see FIG. 7B). For example, a transistor can be used for the switch SW1 or the switch SW2. In addition, the size and the like of the transistor used for the switch can be designed so as to suppress a current flowing in the non-conduction state.
なお、スイッチＳＷ２に用いることができるトランジスタと同じ構成のトランジスタをトランジスタＭに用いることができる（図７（Ａ）および図７（Ｂ）参照）。これにより、スイッチＳＷ２およびトランジスタＭを、同一の工程で作製することができる。また、スイッチＳＷ２に用いるトランジスタより高い電流駆動能力が得られるように、トランジスタＭの寸法等を設計することができる。 Note that a transistor having the same structure as the transistor that can be used for the switch SW2 can be used for the transistor M (see FIGS. 7A and 7B). Thereby, the switch SW2 and the transistor M can be manufactured in the same process. Further, the size and the like of the transistor M can be designed so that a higher current driving capability than that of the transistor used for the switch SW2 can be obtained.
トランジスタは、半導体膜５０８、導電膜５０４、導電膜５１２Ａおよび導電膜５１２Ｂを備える（図７（Ｂ）参照）。
The transistor includes a
半導体膜５０８は、導電膜５１２Ａと電気的に接続される領域５０８Ａ、導電膜５１２Ｂと電気的に接続される領域５０８Ｂを備える。半導体膜５０８は、領域５０８Ａおよび領域５０８Ｂの間に領域５０８Ｃを備える。
The
導電膜５０４は領域５０８Ｃと重なる領域を備え、導電膜５０４はゲート電極の機能を備える。
The
絶縁膜５０６は、半導体膜５０８および導電膜５０４の間に挟まれる領域を備える。絶縁膜５０６はゲート絶縁膜の機能を備える。
The insulating
導電膜５１２Ａはソース電極の機能またはドレイン電極の機能の一方を備え、導電膜５１２Ｂはソース電極の機能またはドレイン電極の機能の他方を備える。
The
また、導電膜５２４をトランジスタに用いることができる。導電膜５２４は、導電膜５０４との間に半導体膜５０８を挟む領域を備える。導電膜５２４は、第２のゲート電極の機能を備える。導電膜５２４を、例えば、導電膜５０４と電気的に接続することができる。
The
なお、例えば、同一の工程で形成することができる半導体膜を駆動回路および画素回路のトランジスタに用いることができる。 Note that, for example, a semiconductor film that can be formed in the same step can be used for a driver circuit and a transistor of a pixel circuit.
例えば、ボトムゲート型のトランジスタまたはトップゲート型のトランジスタなどを駆動回路のトランジスタまたは画素回路のトランジスタに用いることができる。 For example, a bottom-gate transistor, a top-gate transistor, or the like can be used as a driver circuit transistor or a pixel circuit transistor.
《半導体膜５０８の構成例１．》
例えば、１４族の元素を含む半導体を半導体膜５０８に用いることができる。具体的には、シリコンを含む半導体を半導体膜５０８に用いることができる。
<< Configuration Example 1 of
For example, a semiconductor containing a Group 14 element can be used for the
［水素化アモルファスシリコン］
例えば、水素化アモルファスシリコンを半導体膜５０８に用いることができる。または、微結晶シリコンなどを半導体膜５０８に用いることができる。これにより、例えば、ポリシリコンを半導体膜５０８に用いる表示パネルより、表示ムラが少ない表示パネルを提供することができる。または、表示パネルの大型化が容易である。
[Hydrogenated amorphous silicon]
For example, hydrogenated amorphous silicon can be used for the
［ポリシリコン］
例えば、ポリシリコンを半導体膜５０８に用いることができる。これにより、例えば、水素化アモルファスシリコンを半導体膜５０８に用いるトランジスタより、トランジスタの電界効果移動度を高くすることができる。または、例えば、水素化アモルファスシリコンを半導体膜５０８に用いるトランジスタより、駆動能力を高めることができる。または、例えば、水素化アモルファスシリコンを半導体膜５０８に用いるトランジスタより、画素の開口率を向上することができる。
[Polysilicon]
For example, polysilicon can be used for the
または、例えば、水素化アモルファスシリコンを半導体膜５０８に用いるトランジスタより、トランジスタの信頼性を高めることができる。
Alternatively, for example, the reliability of the transistor can be higher than that of a transistor using hydrogenated amorphous silicon for the
または、トランジスタの作製に要する温度を、例えば、単結晶シリコンを用いるトランジスタより、低くすることができる。 Alternatively, the temperature required for manufacturing the transistor can be lower than that of a transistor using single crystal silicon, for example.
または、駆動回路のトランジスタに用いる半導体膜を、画素回路のトランジスタに用いる半導体膜と同一の工程で形成することができる。または、画素回路を形成する基板と同一の基板上に駆動回路を形成することができる。または、電子機器を構成する部品数を低減することができる。 Alternatively, the semiconductor film used for the transistor of the driver circuit can be formed in the same process as the semiconductor film used for the transistor of the pixel circuit. Alternatively, the driver circuit can be formed over the same substrate as the pixel circuit. Alternatively, the number of parts included in the electronic device can be reduced.
［単結晶シリコン］
例えば、単結晶シリコンを半導体膜に用いることができる。これにより、例えば、水素化アモルファスシリコンを半導体膜５０８に用いる表示パネルより、精細度を高めることができる。または、例えば、ポリシリコンを半導体膜５０８に用いる表示パネルより、表示ムラが少ない表示パネルを提供することができる。または、例えば、スマートグラスまたはヘッドマウントディスプレイを提供することができる。
[Single crystal silicon]
For example, single crystal silicon can be used for the semiconductor film. Accordingly, for example, the definition can be increased as compared with a display panel using hydrogenated amorphous silicon for the
《半導体膜５０８の構成例２．》
例えば、金属酸化物を半導体膜５０８に用いることができる。これにより、アモルファスシリコンを半導体膜に用いたトランジスタを利用する画素回路と比較して、画素回路が画像信号を保持することができる時間を長くすることができる。または、フリッカーの発生を抑制しながら、選択信号を３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で供給することができる。または、情報処理装置の使用者に蓄積する疲労を低減することができる。または、駆動に伴う消費電力を低減することができる。または、画素回路が一のフレーム画像を表示する画像信号を保持している間に、アップコンバータは次のフレーム画像に用いる第２の画像情報を生成することができる。その結果、利便性または信頼性に優れた新規な表示装置を提供することができる。
<< Configuration Example 2 of
For example, a metal oxide can be used for the
例えば、酸化物半導体を用いるトランジスタを利用することができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を半導体膜に用いることができる。 For example, a transistor including an oxide semiconductor can be used. Specifically, an oxide semiconductor containing indium or an oxide semiconductor containing indium, gallium, and zinc can be used for the semiconductor film.
一例を挙げれば、オフ状態におけるリーク電流が、半導体膜にアモルファスシリコンを用いたトランジスタより小さいトランジスタを用いることができる。具体的には、酸化物半導体を半導体膜に用いたトランジスタを用いることができる。 As an example, a transistor whose leakage current in an off state is smaller than that of a transistor using amorphous silicon as a semiconductor film can be used. Specifically, a transistor in which an oxide semiconductor is used for a semiconductor film can be used.
例えば、インジウム、ガリウムおよび亜鉛を含む厚さ２５ｎｍの膜を、半導体膜５０８に用いることができる。
For example, a 25-nm-thick film containing indium, gallium, and zinc can be used for the
例えば、タンタルおよび窒素を含む厚さ１０ｎｍの膜と、銅を含む厚さ３００ｎｍの膜と、を積層した導電膜を導電膜５０４に用いることができる。なお、銅を含む膜は、絶縁膜５０６との間に、タンタルおよび窒素を含む膜を挟む領域を備える。
For example, a conductive film in which a 10-nm-thick film containing tantalum and nitrogen and a 300-nm-thick film containing copper are stacked can be used for the
例えば、シリコンおよび窒素を含む厚さ４００ｎｍの膜と、シリコン、酸素および窒素を含む厚さ２００ｎｍの膜と、を積層した積層膜を、絶縁膜５０６に用いることができる。なお、シリコンおよび窒素を含む膜は、半導体膜５０８との間に、シリコン、酸素および窒素を含む膜を挟む領域を備える。
For example, a stacked film in which a 400-nm-thick film containing silicon and nitrogen and a 200-nm-thick film containing silicon, oxygen, and nitrogen are stacked can be used for the insulating
例えば、タングステンを含む厚さ５０ｎｍの膜と、アルミニウムを含む厚さ４００ｎｍの膜と、チタンを含む厚さ１００ｎｍの膜と、をこの順で積層した導電膜を、導電膜５１２Ａまたは導電膜５１２Ｂに用いることができる。なお、タングステンを含む膜は、半導体膜５０８と接する領域を備える。
For example, a conductive film in which a 50-nm-thick film containing tungsten, a 400-nm-thick film containing aluminum, and a 100-nm-thick film containing titanium are stacked in this order as the
ところで、例えば、アモルファスシリコンを半導体に用いるボトムゲート型のトランジスタの製造ラインは、酸化物半導体を半導体に用いるボトムゲート型のトランジスタの製造ラインに容易に改造できる。また、例えばポリシリコンを半導体に用いるトップゲート型の製造ラインは、酸化物半導体を半導体に用いるトップゲート型のトランジスタの製造ラインに容易に改造できる。いずれの改造も、既存の製造ラインを有効に活用することができる。 By the way, for example, a bottom-gate transistor production line using amorphous silicon as a semiconductor can be easily modified to a bottom-gate transistor production line using an oxide semiconductor as a semiconductor. For example, a top gate type production line using polysilicon as a semiconductor can be easily modified to a top gate type transistor production line using an oxide semiconductor as a semiconductor. Both modifications can make effective use of existing production lines.
これにより、チラツキを抑制することができる。または、消費電力を低減することができる。または、動きの速い動画を滑らかに表示することができる。または、豊かな階調で写真等を表示することができる。その結果、利便性または信頼性に優れた新規な表示パネルを提供することができる。 Thereby, flicker can be suppressed. Alternatively, power consumption can be reduced. Alternatively, a fast moving video can be displayed smoothly. Alternatively, a photograph or the like can be displayed with rich gradation. As a result, a novel display panel that is highly convenient or reliable can be provided.
《半導体膜５０８の構成例３．》
例えば、化合物半導体を半導体膜５０８に用いることができる。具体的には、ガリウムヒ素を含む半導体を用いることができる。
<< Configuration Example 3 of
For example, a compound semiconductor can be used for the
例えば、有機半導体を半導体膜５０８に用いることができる。具体的には、ポリアセン類またはグラフェンを含む有機半導体を用いることができる。これにより、例えば、印刷法またはインクジェット法等を用いて半導体膜を形成することができる。または、安価な方法で半導体膜を作製することができる。
For example, an organic semiconductor can be used for the
《画素７０２（ｉ，ｊ）の構成例２．》
表示領域２３１は、複数の画素を備える。例えば、色相が互いに異なる色を表示する機能を備える画素を表示領域２３１に用いることができる。または、当該複数の画素を用いて、各々その画素では表示できない色相の色を、加法混色により表示することができる。
<< Configuration Example of Pixel 702 (i, j) 2. >>
The
なお、色相が異なる色を表示することができる複数の画素を混色に用いる場合において、それぞれの画素を副画素と言い換えることができる。また、複数の副画素を一組にして、画素と言い換えることができる。 Note that in the case where a plurality of pixels that can display colors having different hues are used for color mixing, each pixel can be referred to as a sub-pixel. In addition, a plurality of sub-pixels can be referred to as a pixel.
例えば、画素７０２（ｉ，ｊ）を副画素と言い換えることができ、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２）を一組にして、画素７０３（ｉ，ｋ）と言い換えることができる（図３（Ｃ）参照）。 For example, the pixel 702 (i, j) can be rephrased as a sub-pixel, and the pixel 702 (i, j), the pixel 702 (i, j + 1), and the pixel 702 (i, j + 2) are combined into a pixel 703 ( i, k) (see FIG. 3C).
具体的には、青色を表示する副画素、緑色を表示する副画素および赤色を表示する副画素を一組にして、画素７０３（ｉ，ｋ）に用いることができる。また、シアンを表示する副画素、マゼンタを表示する副画素およびイエローを表示する副画素を一組にして、画素７０３（ｉ，ｋ）に用いることができる。 Specifically, a set of a subpixel that displays blue, a subpixel that displays green, and a subpixel that displays red can be used for the pixel 703 (i, k). Further, a sub-pixel for displaying cyan, a sub-pixel for displaying magenta, and a sub-pixel for displaying yellow can be used as a set for the pixel 703 (i, k).
また、例えば、白色等を表示する副画素を上記の一組に加えて、画素に用いることができる。 Further, for example, a sub-pixel displaying white or the like can be used for the pixel in addition to the above set.
《表示領域２３１の構成例１．》
表示領域２３１は、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２）を備える（図３（Ｃ）参照）。
<< Configuration Example 1 of
The
画素７０２（ｉ，ｊ）は、ＣＩＥ１９３１色度座標における色度ｘが０．６８０より大きく０．７２０以下、色度ｙが０．２６０以上０．３２０以下の色の光を射出する。 The pixel 702 (i, j) emits light of a color having a chromaticity x in the CIE 1931 chromaticity coordinates of greater than 0.680 and less than or equal to 0.720, and a chromaticity y of 0.260 or more and 0.320 or less.
画素７０２（ｉ，ｊ＋１）は、ＣＩＥ１９３１色度座標における色度ｘが０．１３０以上０．２５０以下、色度ｙが０．７１０より大きく０．８１０以下の色を射出する。 The pixel 702 (i, j + 1) emits a color having a chromaticity x in the CIE 1931 chromaticity coordinates of 0.130 or more and 0.250 or less, and a chromaticity y of greater than 0.710 and 0.810 or less.
画素７０２（ｉ，ｊ＋２）は、ＣＩＥ１９３１色度座標における色度ｘが０．１２０以上０．１７０以下、色度ｙが０．０２０以上０．０６０未満である光を射出する。 The pixel 702 (i, j + 2) emits light having a chromaticity x in the CIE 1931 chromaticity coordinates of 0.120 or more and 0.170 or less and a chromaticity y of 0.020 or more and less than 0.060.
また、画素７０２（ｉ，ｊ）、画素７０２（ｉ，ｊ＋１）および画素７０２（ｉ，ｊ＋２）を、ＣＩＥ色度図（ｘ，ｙ）におけるＢＴ．２０２０の色域に対する面積比が８０％以上、または、該色域に対するカバー率が７５％以上になるように備える。好ましくは、面積比が９０％以上、または、カバー率が８５％以上になるように備える。 In addition, the pixel 702 (i, j), the pixel 702 (i, j + 1), and the pixel 702 (i, j + 2) are connected to the BT. The area ratio to the 2020 color gamut is 80% or more, or the coverage ratio to the color gamut is 75% or more. Preferably, the area ratio is 90% or more, or the coverage is 85% or more.
《表示領域２３１の構成例２．》
表示領域２３１は、複数の画素を行列状に備える。例えば、表示領域２３１は７６００個以上の画素を行方向に備え、４３００個以上の画素を列方向に備える。例えば、７６８０個の画素を行方向に備え、４３２０個の画素を列方向に備える。
<< Configuration Example of
The
なお、複数の表示パネルの表示領域をタイル状に並べて、１つの表示領域を構成することもできる。 Note that one display area can be configured by arranging display areas of a plurality of display panels in a tile shape.
表示領域２３１は、例えば、６０Ｈｚ以上好ましくは１２０Ｈｚ以上のフレーム周波数で表示をすることができる。または、プログレッシブ方式を用いて、１２０Ｈｚのフレーム周波数で表示をすることができる。または、国際規格であるＲｅｃｏｍｍｅｎｄａｔｉｏｎ ＩＴＵ−Ｒ ＢＴ．２０２０−２を満たす、極めて高解像度な表示をすることができる。または、極めて高解像度な表示をすることができる。
The
＜表示装置の構成例３．＞
表示装置は、基材５１０、基材７７０および機能層５２０を備える（図７（Ａ）参照）。
<Configuration Example 3 of Display Device>>
The display device includes a
機能層５２０は、基材５１０および基材７７０の間に挟まれる領域を備える。
The
《基材５１０、基材７７０》
透光性を備える材料を、基材５１０または基材７７０に用いることができる。
<<
A material having a light-transmitting property can be used for the
ところで、片側の表面に、例えば１μｍ以下の反射防止膜が形成された材料を用いることができる。具体的には、誘電体を３層以上、好ましくは５層以上、より好ましくは１５層以上積層した積層膜を基材７７０に用いることができる。これにより、反射率を０．５％以下好ましくは０．０８％以下に抑制することができる。
By the way, a material in which an antireflection film of 1 μm or less, for example, is formed on one surface can be used. Specifically, a laminated film in which three or more dielectric layers, preferably five or more layers, more preferably 15 or more layers are stacked can be used for the
例えば、作製工程中の熱処理に耐えうる程度の耐熱性を有する材料を基材５１０または基材７７０に用いることができる。例えば、厚さ０．７ｍｍ以下厚さ０．１ｍｍ以上の材料を用いることができる。具体的には、厚さ０．１ｍｍ程度まで研磨した材料を用いることができる。これにより、重量を低減することができる。
For example, a material having heat resistance high enough to withstand heat treatment in the manufacturing process can be used for the
例えば、第６世代（１５００ｍｍ×１８５０ｍｍ）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）、第１１世代（３０００ｍｍ×３３２０ｍｍ）等の面積が大きなガラス基板を基材５１０または基材７７０に用いることができる。これにより、大型の表示装置を作製することができる。
For example, 6th generation (1500 mm × 1850 mm), 7th generation (1870 mm × 2200 mm), 8th generation (2200 mm × 2400 mm), 9th generation (2400 mm × 2800 mm), 10th generation (2950 mm × 3400 mm), 11th generation A glass substrate having a large area such as (3000 mm × 3320 mm) can be used for the
有機材料、無機材料または有機材料と無機材料等の複合材料等を基材５１０または基材７７０に用いることができる。
An organic material, an inorganic material, a composite material of an organic material and an inorganic material, or the like can be used for the
例えば、ガラス、セラミックス、金属等の無機材料を用いることができる。具体的には、無アルカリガラス、ソーダ石灰ガラス、カリガラス、クリスタルガラス、アルミノ珪酸ガラス、強化ガラス、化学強化ガラス、石英またはサファイア等を、基材５１０または基材７７０に用いることができる。または、アルミノ珪酸ガラス、強化ガラス、化学強化ガラスまたはサファイア等を、表示パネルの使用者に近い側に配置される基材５１０または基材７７０に好適に用いることができる。これにより、使用に伴う表示パネルの破損や傷付きを防止することができる。
For example, inorganic materials such as glass, ceramics, and metal can be used. Specifically, alkali-free glass, soda-lime glass, potash glass, crystal glass, aluminosilicate glass, tempered glass, chemically tempered glass, quartz, sapphire, or the like can be used for the
具体的には、無機酸化物膜、無機窒化物膜または無機酸窒化物膜等を用いることができる。例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いることができる。ステンレス・スチールまたはアルミニウム等を基材５１０または基材７７０に用いることができる。
Specifically, an inorganic oxide film, an inorganic nitride film, an inorganic oxynitride film, or the like can be used. For example, a silicon oxide film, a silicon nitride film, a silicon oxynitride film, an aluminum oxide film, or the like can be used. Stainless steel, aluminum, or the like can be used for the
例えば、シリコンや炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等の化合物半導体基板、ＳＯＩ基板等を基材５１０または基材７７０に用いることができる。これにより、半導体素子を基材５１０または基材７７０に形成することができる。
For example, a single crystal semiconductor substrate made of silicon or silicon carbide, a polycrystalline semiconductor substrate, a compound semiconductor substrate such as silicon germanium, an SOI substrate, or the like can be used for the base 510 or the
例えば、樹脂、樹脂フィルムまたはプラスチック等の有機材料を基材５１０または基材７７０に用いることができる。具体的には、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネートまたはアクリル樹脂等の樹脂フィルムまたは樹脂板を用いることができる。これにより、重量を低減することができる。または、例えば、落下に伴う破損等の発生頻度を低減することができる。
For example, an organic material such as a resin, a resin film, or plastic can be used for the base 510 or the
例えば、金属板、薄板状のガラス板または無機材料等の膜を樹脂フィルム等に貼り合わせた複合材料を基材５１０または基材７７０に用いることができる。例えば、繊維状または粒子状の金属、ガラスもしくは無機材料等を樹脂フィルムに分散した複合材料を用いることができる。例えば、繊維状または粒子状の樹脂もしくは有機材料等を無機材料に分散した複合材料を用いることができる。
For example, a composite material in which a film such as a metal plate, a thin glass plate, or an inorganic material is attached to a resin film or the like can be used for the
また、単層の材料または複数の層が積層された材料を、基材５１０または基材７７０に用いることができる。例えば、基材と基材に含まれる不純物の拡散を防ぐ絶縁膜等が積層された材料を用いることができる。具体的には、ガラスとガラスに含まれる不純物の拡散を防ぐ酸化シリコン層、窒化シリコン層または酸化窒化シリコン層等から選ばれた一または複数の膜が積層された材料を用いることができる。または、樹脂と樹脂を透過する不純物の拡散を防ぐ酸化シリコン膜、窒化シリコン膜または酸化窒化シリコン膜等が積層された材料を用いることができる。
Further, a single layer material or a material in which a plurality of layers are stacked can be used for the
具体的には、ポリエステル、ポリオレフィン、ポリアミド（ナイロン、アラミド等）、ポリイミド、ポリカーボネート、ポリウレタン、アクリル樹脂、エポキシ樹脂もしくはシリコーン等のシロキサン結合を有する樹脂を含む材料を基材５１０または基材７７０に用いることができる。例えば、これらの樹脂を含む樹脂フィルム、樹脂板または積層材料等を用いることができる。
Specifically, a material containing a resin having a siloxane bond such as polyester, polyolefin, polyamide (nylon, aramid, etc.), polyimide, polycarbonate, polyurethane, acrylic resin, epoxy resin, or silicone is used for the
具体的には、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ）、シクロオレフィンポリマー（ＣＯＰ）またはシクロオレフィンコポリマー（ＣＯＣ）等を基材５１０または基材７７０に用いることができる。
Specifically, polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyethersulfone (PES), cycloolefin polymer (COP), cycloolefin copolymer (COC), or the like is used for the
また、紙または木材などを基材５１０または基材７７０に用いることができる。
Further, paper, wood, or the like can be used for the
例えば、可撓性を有する材料を基材５１０または基材７７０に用いることができる。
For example, a flexible material can be used for the base 510 or the
例えば、トランジスタまたは容量素子等を基板に直接形成する方法を用いることができる。または、作製工程中に加わる熱に耐熱性を有する工程用の基板にトランジスタまたは容量素子等を形成し、形成されたトランジスタまたは容量素子等を、例えば、基材５１０または基材７７０に転置する方法を用いることができる。これにより、例えば可撓性を有する基板にトランジスタまたは容量素子等を形成できる。
For example, a method of directly forming a transistor, a capacitor, or the like over a substrate can be used. Alternatively, a method of forming a transistor, a capacitor, or the like over a substrate for a process that has heat resistance to heat applied during the manufacturing process, and transferring the formed transistor, the capacitor, or the like to a base 510 or a
《機能層５２０の構成例２．》
機能層５２０は、絶縁膜５２１、絶縁膜５１８、絶縁膜５１６、絶縁膜５０６および絶縁膜５０１Ｄを備える。または、絶縁膜５０１Ｃ、絶縁膜５０１Ａおよび絶縁膜５２８等を備える。
<< Configuration Example 2 of
The
［絶縁膜５２１］
絶縁膜５２１は、画素回路５３０（ｉ，ｊ）および表示素子５５０（ｉ，ｊ）の間に挟まれる領域を備える（図７（Ａ）参照）。
[Insulating film 521]
The insulating
例えば、絶縁性の無機材料、絶縁性の有機材料または無機材料と有機材料を含む絶縁性の複合材料を、絶縁膜５２１に用いることができる。
For example, an insulating inorganic material, an insulating organic material, or an insulating composite material containing an inorganic material and an organic material can be used for the insulating
具体的には、無機酸化物膜、無機窒化物膜または無機酸化窒化物膜等またはこれらから選ばれた複数を積層した積層材料を、絶縁膜５２１に用いることができる。
Specifically, the insulating
例えば、酸化シリコン膜、窒化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等またはこれらから選ばれた複数を積層した積層材料を含む膜を、絶縁膜５２１に用いることができる。なお、窒化シリコン膜は緻密な膜であり、不純物の拡散を抑制する機能に優れる。
For example, the insulating
例えば、ポリエステル、ポリオレフィン、ポリアミド、ポリイミド、ポリカーボネート、ポリシロキサン若しくはアクリル樹脂等またはこれらから選択された複数の樹脂の積層材料もしくは複合材料などを絶縁膜５２１に用いることができる。また、感光性を有する材料を用いて形成してもよい。これにより、絶縁膜５２１は、例えば、絶縁膜５２１と重なるさまざまな構造に由来する段差を平坦化することができる。
For example, polyester, polyolefin, polyamide, polyimide, polycarbonate, polysiloxane, an acrylic resin, or the like, or a laminated material or a composite material of a plurality of resins selected from these can be used for the insulating
なお、ポリイミドは熱的安定性、絶縁性、靱性、低誘電率、低熱膨張率、耐薬品性などの特性において他の有機材料に比べて優れた特性を備える。これにより、特にポリイミドを絶縁膜５２１等に好適に用いることができる。
Note that polyimide has characteristics superior to other organic materials in characteristics such as thermal stability, insulation, toughness, low dielectric constant, low thermal expansion coefficient, and chemical resistance. Thereby, polyimide can be suitably used for the insulating
例えば、感光性を有する材料を用いて形成された膜を絶縁膜５２１に用いることができる。具体的には、感光性のポリイミドまたは感光性のアクリル等を用いて形成された膜を絶縁膜５２１に用いることができる。
For example, a film formed using a photosensitive material can be used for the insulating
例えば、透光性を有する材料を絶縁膜５２１に用いることができる。具体的には、窒化シリコンを絶縁膜５２１に用いることができる。
For example, a light-transmitting material can be used for the insulating
［絶縁膜５１８］
絶縁膜５１８は、画素回路５３０（ｉ，ｊ）および絶縁膜５２１の間に挟まれる領域を備える（図７（Ｂ）参照）。なお、積層膜を絶縁膜５１８に用いることができる。
[Insulating film 518]
The insulating
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５１８に用いることができる。
For example, a material that can be used for the insulating
例えば、酸素、水素、水、アルカリ金属、アルカリ土類金属等の拡散を抑制する機能を備える材料を絶縁膜５１８に用いることができる。具体的には、窒化物絶縁膜を絶縁膜５１８に用いることができる。例えば、窒化シリコン、窒化酸化シリコン、窒化アルミニウム、窒化酸化アルミニウム等を絶縁膜５１８に用いることができる。これにより、トランジスタの半導体膜への不純物の拡散を抑制することができる。
For example, a material having a function of suppressing diffusion of oxygen, hydrogen, water, alkali metal, alkaline earth metal, or the like can be used for the insulating
［絶縁膜５１６］
絶縁膜５１６は、画素回路５３０（ｉ，ｊ）および絶縁膜５１８の間に挟まれる領域を備える（図７（Ｂ）参照）。なお、積層膜を絶縁膜５１６に用いることができる。具体的には、絶縁膜５１６Ａおよび絶縁膜５１６Ｂを積層した絶縁膜を絶縁膜５１６に用いることができる。
[Insulating film 516]
The insulating
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５１６に用いることができる。具体的には、絶縁膜５１８とは作製方法が異なる膜を絶縁膜５１６に用いることができる。
For example, a material that can be used for the insulating
［絶縁膜５０６］
絶縁膜５０６は、半導体膜５０８および導電膜５０４の間に挟まれる領域を備える（図７（Ｂ）参照）。
[Insulating film 506]
The insulating
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０６に用いることができる。具体的には、酸化シリコン膜、酸化窒化シリコン膜、窒化酸化シリコン膜、窒化シリコン膜、酸化アルミニウム膜、酸化ハフニウム膜、酸化イットリウム膜、酸化ジルコニウム膜、酸化ガリウム膜、酸化タンタル膜、酸化マグネシウム膜、酸化ランタン膜、酸化セリウム膜または酸化ネオジム膜を含む膜を絶縁膜５０６に用いることができる。
For example, a material that can be used for the insulating
［絶縁膜５０１Ｄ］
絶縁膜５０１Ｄは、絶縁膜５０１Ｃおよび絶縁膜５１６の間に挟まれる領域を備える（図７（Ｂ）参照）。
[Insulating
The insulating
例えば、絶縁膜５０６に用いることができる材料を絶縁膜５０１Ｄに用いることができる。
For example, a material that can be used for the insulating
［絶縁膜５０１Ｃ］
絶縁膜５０１Ｃは、画素回路５３０（ｉ，ｊ）および基材５１０の間に挟まれる領域を備える（図７（Ａ）参照）。
[Insulating
The insulating
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ｃに用いることができる。具体的には、シリコンおよび酸素を含む材料を絶縁膜５０１Ｃに用いることができる。これにより、画素回路または表示素子等への不純物の拡散を抑制することができる。
For example, a material that can be used for the insulating
［絶縁膜５０１Ａ］
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５０１Ａに用いることができる。また、例えば、水素を供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。または、ポリイミド等を絶縁膜５０１Ａに用いることができる。
[Insulating
For example, a material that can be used for the insulating
具体的には、シリコンおよび酸素を含む材料と、シリコンおよび窒素を含む材料と、を積層した材料を、絶縁膜５０１Ａに用いることができる。例えば、加熱等により水素を放出し、放出した水素を他の構成に供給する機能を、備える材料を、絶縁膜５０１Ａに用いることができる。具体的には、作製工程中に取り込まれた水素を加熱等により放出し、他の構成に供給する機能を備える材料を絶縁膜５０１Ａに用いることができる。
Specifically, a material in which a material containing silicon and oxygen and a material containing silicon and nitrogen are stacked can be used for the insulating
例えば、原料ガスにシラン等を用いる化学気相成長法により形成されたシリコンおよび酸素を含む膜を、絶縁膜５０１Ａに用いることができる。
For example, a film containing silicon and oxygen formed by a chemical vapor deposition method using silane or the like as a source gas can be used for the insulating
具体的には、シリコンおよび酸素を含む厚さ２００ｎｍ以上６００ｎｍ以下の材料と、シリコンおよび窒素を含む厚さ２００ｎｍ程度の材料と、を積層した材料を絶縁膜５０１Ａに用いることができる。
Specifically, a material in which a material including silicon and oxygen having a thickness of 200 nm to 600 nm and a material including silicon and nitrogen and having a thickness of about 200 nm can be used for the insulating
［絶縁膜５２８］
絶縁膜５２８は、絶縁膜５２１および基材７７０の間に挟まれる領域を備え、表示素子５５０（ｉ，ｊ）と重なる領域に開口部を備える（図７（Ａ）参照）。電極５５１（ｉ，ｊ）の周縁に沿って形成される絶縁膜５２８は、電極５５１（ｉ，ｊ）および電極５５２の短絡を防止する。
[Insulating film 528]
The insulating
例えば、絶縁膜５２１に用いることができる材料を絶縁膜５２８に用いることができる。具体的には、酸化珪素膜、アクリル樹脂を含む膜またはポリイミドを含む膜を絶縁膜５２８に用いることができる。
For example, a material that can be used for the insulating
《配線、端子、導電膜》
導電性を備える材料を配線等に用いることができる。具体的には、導電性を備える材料を、信号線Ｓ１（ｊ）、走査線Ｇ１（ｉ）、導電膜ＡＮＯ、端子等に用いることができる。
<< wiring, terminals, conductive film >>
A conductive material can be used for the wiring or the like. Specifically, a material having conductivity can be used for the signal line S1 (j), the scanning line G1 (i), the conductive film ANO, the terminal, and the like.
例えば、無機導電性材料、有機導電性材料、金属または導電性セラミックスなどを配線等に用いることができる。 For example, an inorganic conductive material, an organic conductive material, a metal, a conductive ceramic, or the like can be used for the wiring.
具体的には、アルミニウム、金、白金、銀、銅、クロム、タンタル、チタン、モリブデン、タングステン、ニッケル、鉄、コバルト、パラジウムまたはマンガンから選ばれた金属元素などを、配線等に用いることができる。または、上述した金属元素を含む合金などを、配線等に用いることができる。特に、銅とマンガンの合金がウエットエッチング法を用いた微細加工に好適である。 Specifically, a metal element selected from aluminum, gold, platinum, silver, copper, chromium, tantalum, titanium, molybdenum, tungsten, nickel, iron, cobalt, palladium, or manganese can be used for the wiring or the like. . Alternatively, an alloy containing the above metal element can be used for the wiring or the like. In particular, an alloy of copper and manganese is suitable for fine processing using a wet etching method.
具体的には、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等を配線等に用いることができる。 Specifically, a two-layer structure in which a titanium film is laminated on an aluminum film, a two-layer structure in which a titanium film is laminated on a titanium nitride film, a two-layer structure in which a tungsten film is laminated on a titanium nitride film, a tantalum nitride film or A two-layer structure in which a tungsten film is stacked on a tungsten nitride film, a titanium film, and a three-layer structure in which an aluminum film is stacked on the titanium film and a titanium film is further formed thereon can be used for wiring or the like. .
具体的には、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物を、配線等に用いることができる。 Specifically, a conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added can be used for the wiring or the like.
具体的には、グラフェンまたはグラファイトを含む膜を配線等に用いることができる。 Specifically, a film containing graphene or graphite can be used for the wiring or the like.
例えば、酸化グラフェンを含む膜を形成し、酸化グラフェンを含む膜を還元することにより、グラフェンを含む膜を形成することができる。還元する方法としては、熱を加える方法や還元剤を用いる方法等を挙げることができる。 For example, by forming a film containing graphene oxide and reducing the film containing graphene oxide, the film containing graphene can be formed. Examples of the reduction method include a method of applying heat and a method of using a reducing agent.
例えば、金属ナノワイヤーを含む膜を配線等に用いることができる。具体的には、銀を含むナノワイヤーを用いることができる。 For example, a film containing metal nanowires can be used for wiring or the like. Specifically, a nanowire containing silver can be used.
具体的には、導電性高分子を配線等に用いることができる。 Specifically, a conductive polymer can be used for wiring or the like.
《封止材７０５》
封止材７０５は、機能層５２０および基材７７０の間に挟まれる領域を備え、機能層５２０および基材７７０を貼り合わせる機能を備える。
<< Sealing material 705 >>
The sealing material 705 includes a region sandwiched between the
無機材料、有機材料または無機材料と有機材料の複合材料等を封止材７０５に用いることができる。 An inorganic material, an organic material, a composite material of an inorganic material and an organic material, or the like can be used for the sealant 705.
例えば、熱溶融性の樹脂または硬化性の樹脂等の有機材料を、封止材７０５に用いることができる。 For example, an organic material such as a heat-meltable resin or a curable resin can be used for the sealing material 705.
例えば、反応硬化型接着剤、光硬化型接着剤、熱硬化型接着剤または／および嫌気型接着剤等の有機材料を封止材７０５に用いることができる。 For example, an organic material such as a reactive curable adhesive, a photocurable adhesive, a thermosetting adhesive, and / or an anaerobic adhesive can be used for the sealant 705.
具体的には、エポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等を含む接着剤を封止材７０５に用いることができる。 Specifically, an adhesive including epoxy resin, acrylic resin, silicone resin, phenol resin, polyimide resin, imide resin, PVC (polyvinyl chloride) resin, PVB (polyvinyl butyral) resin, EVA (ethylene vinyl acetate) resin, and the like. Can be used for the sealant 705.
《接合層５０５》
接合層５０５は、機能層５２０および基材５１０の間に挟まれる領域を備え、機能層５２０および基材５１０を貼り合せる機能を備える。
<<
The
例えば、封止材７０５に用いることができる材料を接合層５０５に用いることができる。
For example, a material that can be used for the sealant 705 can be used for the
《機能層７２０》
機能層７２０は、着色膜ＣＦ、絶縁膜７７１および遮光膜ＢＭを備える。
<<
The
着色膜ＣＦは、基材７７０および表示素子５５０（ｉ，ｊ）の間に挟まれる領域を備える。
The colored film CF includes a region sandwiched between the
遮光膜ＢＭは、画素７０２（ｉ，ｊ）と重なる領域に開口部を備える。 The light shielding film BM includes an opening in a region overlapping with the pixel 702 (i, j).
《機能膜７７０Ｐ、機能膜７７０Ｄ等》
機能膜７７０Ｐは、表示素子５５０（ｉ，ｊ）と重なる領域を備える。
<<
The
例えば、反射防止フィルム、偏光フィルム、位相差フィルム、光拡散フィルムまたは集光フィルム等を機能膜７７０Ｐに用いることができる。
For example, an antireflection film, a polarizing film, a retardation film, a light diffusion film, a light collecting film, or the like can be used for the
具体的には、円偏光フィルムを機能膜７７０Ｐに用いることができる。
Specifically, a circularly polarizing film can be used for the
また、ゴミの付着を抑制する帯電防止膜、汚れを付着しにくくする撥水性の膜、反射防止膜（アンチ・リフレクション膜）、非光沢処理膜（アンチ・グレア膜）、使用に伴う傷の発生を抑制するハードコート膜などを、機能膜７７０Ｐに用いることができる。
In addition, antistatic film that suppresses adhesion of dust, water-repellent film that makes it difficult to adhere dirt, antireflection film (anti-reflection film), non-glossy film (anti-glare film), and scratches caused by use A hard coat film or the like that suppresses the above can be used for the
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態２）
本実施の形態では、本発明の一態様で開示されるトランジスタの半導体層に用いることができる金属酸化物について説明する。なお、トランジスタの半導体層に金属酸化物を用いる場合、当該金属酸化物を酸化物半導体と読み替えてもよい。
(Embodiment 2)
In this embodiment, a metal oxide that can be used for the semiconductor layer of the transistor disclosed in one embodiment of the present invention will be described. Note that in the case where a metal oxide is used for the semiconductor layer of the transistor, the metal oxide may be read as an oxide semiconductor.
酸化物半導体は、単結晶酸化物半導体と、非単結晶酸化物半導体と、に分けられる。非単結晶酸化物半導体としては、ＣＡＡＣ−ＯＳ（ｃ−ａｘｉｓ−ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶酸化物半導体、ｎｃ−ＯＳ（ｎａｎｏｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、擬似非晶質酸化物半導体（ａ−ｌｉｋｅ ＯＳ：ａｍｏｒｐｈｏｕｓ−ｌｉｋｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、及び非晶質酸化物半導体などがある。 An oxide semiconductor is classified into a single crystal oxide semiconductor and a non-single-crystal oxide semiconductor. As the non-single-crystal oxide semiconductor, a CAAC-OS (c-axis-aligned crystal oxide semiconductor), a polycrystalline oxide semiconductor, an nc-OS (nanocrystalline oxide semiconductor), a pseudo-amorphous oxide semiconductor (a-like oxide semiconductor) : Amorphous-like oxide semiconductor) and amorphous oxide semiconductor.
また、非単結晶酸化物半導体の１つとして、半結晶性酸化物半導体（Ｓｅｍｉ−ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）と呼称される酸化物半導体が挙げられる。半結晶性酸化物半導体とは、単結晶酸化物半導体と非晶質酸化物半導体との中間構造を有する。半結晶性酸化物半導体は、非晶質酸化物半導体と比較して構造が安定である。例えば、半結晶性酸化物半導体としては、ＣＡＡＣ構造を有し、かつＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）構成である酸化物半導体がある。ＣＡＣの詳細については、以下で説明を行う。 An example of a non-single-crystal oxide semiconductor is an oxide semiconductor called a semi-crystalline oxide semiconductor. A semicrystalline oxide semiconductor has an intermediate structure between a single crystal oxide semiconductor and an amorphous oxide semiconductor. A semicrystalline oxide semiconductor has a more stable structure than an amorphous oxide semiconductor. For example, as a semicrystalline oxide semiconductor, there is an oxide semiconductor having a CAAC structure and a CAC (Cloud-Aligned Composite) structure. Details of the CAC will be described below.
また、本発明の一態様で開示されるトランジスタの半導体層には、ＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）を用いてもよい。 Alternatively, a CAC-OS (Cloud-Aligned Composite Oxide Semiconductor) may be used for the semiconductor layer of the transistor disclosed in one embodiment of the present invention.
なお、本発明の一態様で開示されるトランジスタの半導体層は、上述した非単結晶酸化物半導体またはＣＡＣ−ＯＳを好適に用いることができる。また、非単結晶酸化物半導体としては、ｎｃ−ＯＳまたはＣＡＡＣ−ＯＳを好適に用いることができる。 Note that the above-described non-single-crystal oxide semiconductor or CAC-OS can be preferably used for the semiconductor layer of the transistor disclosed in one embodiment of the present invention. As the non-single-crystal oxide semiconductor, nc-OS or CAAC-OS can be preferably used.
なお、本発明の一態様では、トランジスタの半導体層として、ＣＡＣ−ＯＳを用いると好ましい。ＣＡＣ−ＯＳを用いることで、トランジスタに高い電気特性または高い信頼性を付与することができる。 Note that in one embodiment of the present invention, a CAC-OS is preferably used as the semiconductor layer of the transistor. With the use of the CAC-OS, high electrical characteristics or high reliability can be imparted to the transistor.
以下では、ＣＡＣ−ＯＳの詳細について説明する。 Details of the CAC-OS will be described below.
ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタのチャネル形成領域に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。 The CAC-OS or the CAC-metal oxide has a conductive function in part of the material and an insulating function in part of the material, and has a function as a semiconductor in the whole material. Note that in the case where a CAC-OS or a CAC-metal oxide is used for a channel formation region of a transistor, the conductive function is a function of flowing electrons (or holes) serving as carriers and the insulating function is a carrier. This function prevents electrons from flowing. By performing the conductive function and the insulating function in a complementary manner, a switching function (function to turn on / off) can be given to the CAC-OS or the CAC-metal oxide. In CAC-OS or CAC-metal oxide, by separating each function, both functions can be maximized.
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、及び絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。 Further, the CAC-OS or the CAC-metal oxide has a conductive region and an insulating region. The conductive region has the above-described conductive function, and the insulating region has the above-described insulating function. In the material, the conductive region and the insulating region may be separated at the nanoparticle level. In addition, the conductive region and the insulating region may be unevenly distributed in the material, respectively. In addition, the conductive region may be observed with the periphery blurred and connected in a cloud shape.
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。 In CAC-OS or CAC-metal oxide, the conductive region and the insulating region are each dispersed in a material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm. There is.
また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル形成領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、及び高い電界効果移動度を得ることができる。 Further, CAC-OS or CAC-metal oxide is composed of components having different band gaps. For example, CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region. In the case of the configuration, when the carrier flows, the carrier mainly flows in the component having the narrow gap. In addition, the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel formation region of a transistor, high current driving capability, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.
すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。 That is, CAC-OS or CAC-metal oxide can also be referred to as a matrix composite or a metal matrix composite.
ＣＡＣ−ＯＳは、例えば、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、金属酸化物において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下またはその近傍のサイズで混合した状態をモザイク状またはパッチ状ともいう。 The CAC-OS is one structure of a material in which an element constituting a metal oxide is unevenly distributed with a size of 0.5 nm to 10 nm, preferably, 1 nm to 2 nm or near. In the following, in a metal oxide, one or more metal elements are unevenly distributed, and a region having the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm or near. The mixed state is also called mosaic or patch.
なお、金属酸化物は、少なくともインジウムを含むことが好ましい。特にインジウム及び亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種または複数種が含まれていてもよい。 Note that the metal oxide preferably contains at least indium. In particular, it is preferable to contain indium and zinc. In addition, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. One kind or plural kinds selected from may be included.
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、及びＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、及びＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。 For example, a CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide among CAC-OSs may be referred to as CAC-IGZO in particular) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)) or a gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (where X4, Y4, and Z4 are greater than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter, click Also called Udo-like.) A.
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合金属酸化物である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。 That, CAC-OS includes a region GaO X3 is the main component, and In X2 Zn Y2 O Z2, or InO X1 is the main component region is a composite metal oxide having a structure that is mixed. Note that in this specification, for example, the first region indicates that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the second region.
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、及びＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name and sometimes refers to one compound of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (−1 ≦ x0 ≦ 1, m0 is an arbitrary number) A crystalline compound may be mentioned.
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC (c-axis aligned crystal) structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.
一方、ＣＡＣ−ＯＳは、金属酸化物の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to a material structure of a metal oxide. CAC-OS refers to a region that is observed in the form of nanoparticles mainly composed of Ga in a material structure including In, Ga, Zn, and O, and nanoparticles that are partially composed mainly of In. The region observed in a shape is a configuration in which the regions are randomly dispersed in a mosaic shape. Therefore, in the CAC-OS, the crystal structure is a secondary element.
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。 Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure composed of two layers of a film mainly containing In and a film mainly containing Ga is not included.
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。 Incidentally, a region GaO X3 is the main component, and In X2 Zn Y2 O Z2 or InO X1 is the main component region, in some cases clear boundary can not be observed.
なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。 In place of gallium, aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium are selected. In the case where one or a plurality of types are included, the CAC-OS includes a region that is observed in a part of a nanoparticle mainly including the metal element and a nanoparticle mainly including In. The region observed in the form of particles refers to a configuration in which each region is randomly dispersed in a mosaic shape.
ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、及び窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。 The CAC-OS can be formed by a sputtering method under a condition where the substrate is not intentionally heated, for example. In the case where a CAC-OS is formed by a sputtering method, any one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. Good. Further, the flow rate ratio of the oxygen gas to the total flow rate of the deposition gas during film formation is preferably as low as possible. For example, the flow rate ratio of the oxygen gas is 0% or more and less than 30%, preferably 0% or more and 10% or less. .
ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、及びｃ軸方向の配向は見られないことが分かる。 The CAC-OS is characterized in that no clear peak is observed when it is measured using a θ / 2θ scan by the out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, it can be seen from X-ray diffraction that no orientation in the ab plane direction and c-axis direction of the measurement region is observed.
またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、及び断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。 In addition, in the CAC-OS, an electron diffraction pattern obtained by irradiating an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam) has a ring-like region having a high luminance and a plurality of bright regions in the ring region. A point is observed. Therefore, it can be seen from the electron beam diffraction pattern that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.
また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。 Further, for example, in a CAC-OS in an In—Ga—Zn oxide, a region in which GaO X3 is a main component is obtained by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component is unevenly distributed and mixed.
ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 The CAC-OS has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has a property different from that of the IGZO compound. That is, in the CAC-OS, a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are phase-separated from each other, and a region in which each element is a main component. Has a mosaic structure.
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。 Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X3 or the like as a main component. That, In X2 Zn Y2 O Z2 or InO X1, is an area which is the main component, by carriers flow, expressed the conductivity of the oxide semiconductor. Accordingly, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the oxide semiconductor, whereby high field-effect mobility (μ) can be realized.
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating. That is, a region containing GaO X3 or the like as a main component is distributed in the oxide semiconductor, whereby leakage current can be suppressed and good switching operation can be realized.
従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、及び高い電界効果移動度（μ）を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner, resulting in high An on-current (I on ) and high field effect mobility (μ) can be realized.
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using a CAC-OS has high reliability. Therefore, the CAC-OS is optimal for various semiconductor devices including a display.
また、ＣＡＡＣ−ＯＳまたはＣＡＣ−ＯＳを半導体膜に用いるトランジスタ（以下、ＯＳトランジスタ）は、チャネル長を短くすることができ、オン電流を大きくすることができ、オフ電流をきわめて小さくすることができ、ばらつきを抑制することができ、信頼性が高く、第８世代から第１０世代程度の大型のガラス基板に作製することができる。これにより、大型の有機ＥＬテレビのバックプレーンに好適に用いることができる。 In addition, a transistor using a CAAC-OS or a CAC-OS as a semiconductor film (hereinafter referred to as an OS transistor) can have a short channel length, a large on-state current, and a very small off-state current. Variations can be suppressed, reliability is high, and a large glass substrate of the eighth to tenth generation can be manufactured. Thereby, it can use suitably for the backplane of a large sized organic EL television.
また、金属酸化物は、エネルギーギャップが大きく、電子が励起されにくいこと、ホールの有効質量が大きい。また、ＯＳトランジスタは、一般的なＳｉトランジスタと比較して、アバランシェ崩壊等が生じにくい場合がある。従って、例えばアバランシェ崩壊に起因するホットキャリア劣化等を抑制できる場合がある。ホットキャリア劣化を抑制できることで、高いドレイン電圧でＯＳトランジスタを駆動することができる。 In addition, the metal oxide has a large energy gap, electrons are not easily excited, and the effective mass of holes is large. In addition, the OS transistor may not easily cause avalanche collapse or the like as compared with a general Si transistor. Therefore, for example, hot carrier deterioration due to avalanche collapse may be suppressed. Since the hot carrier deterioration can be suppressed, the OS transistor can be driven with a high drain voltage.
また、ＯＳトランジスタは、電子を多数キャリアとする蓄積型トランジスタである。そのため、ｐｎ接合を有する反転型トランジスタ（代表的には、Ｓｉトランジスタ）と比較して短チャネル効果の一つであるＤＩＢＬ（Ｄｒａｉｎ‐Ｉｎｄｕｃｅｄ Ｂａｒｒｉｅｒ Ｌｏｗｅｒｉｎｇ）の影響が小さい。つまり、ＯＳトランジスタは、Ｓｉトランジスタよりも短チャネル効果に対する高い耐性を有する。 The OS transistor is a storage transistor using electrons as majority carriers. Therefore, the influence of DIBL (Drain-Induced Barrier Lowering), which is one of the short channel effects, is smaller than that of an inverting transistor having a pn junction (typically, a Si transistor). That is, the OS transistor has higher resistance to the short channel effect than the Si transistor.
また、ＯＳトランジスタは、短チャネル効果に対する耐性が高いために、ＯＳトランジスタの信頼性を劣化させずに、チャネル長を縮小できるので、ＯＳトランジスタを用いることで回路の集積度を高めることができる。チャネル長が微細化するのに伴いドレイン電界が強まるが、上掲したように、ＯＳトランジスタはＳｉトランジスタよりもアバランシェ崩壊が起きにくい。また、ＯＳトランジスタは、短チャネル効果に対する耐性が高いために、Ｓｉシリコン等トランジスタよりもゲート絶縁物を厚くすることが可能となる。例えば、チャネル長及びチャネル幅が５０ｎｍ以下の微細なトランジスタにおいても、１０ｎｍ程度の厚いゲート絶縁物を設けることが可能な場合がある。ゲート絶縁物を厚くすることで、寄生容量を低減することができるので、回路の動作速度を向上できる。またゲート絶縁物を厚くすることにで、リーク電流が低減されるため、静的消費電流の低減につながる。 In addition, since the OS transistor has high resistance to the short channel effect, the channel length can be reduced without deteriorating the reliability of the OS transistor. Therefore, the use of the OS transistor can increase the degree of circuit integration. As the channel length becomes finer, the drain electric field becomes stronger. However, as described above, the OS transistor is less prone to avalanche collapse than the Si transistor. Further, since the OS transistor has high resistance to the short channel effect, it is possible to make the gate insulator thicker than the transistor such as Si silicon. For example, even in a minute transistor with a channel length and a channel width of 50 nm or less, a thick gate insulator of about 10 nm may be provided. Since the parasitic capacitance can be reduced by increasing the thickness of the gate insulator, the operation speed of the circuit can be improved. Moreover, since the leakage current is reduced by increasing the thickness of the gate insulator, static current consumption is reduced.
本実施の形態は、他の実施の形態と適宜組み合わせることができる。 This embodiment can be combined with any of the other embodiments as appropriate.
（実施の形態３）
本実施の形態では、本発明の一態様の入出力装置の構成について、図８を参照しながら説明する。
(Embodiment 3)
In this embodiment, the structure of the input / output device of one embodiment of the present invention is described with reference to FIGS.
図８は本発明の一態様の入出力装置の構成を説明するブロック図である。 FIG. 8 is a block diagram illustrating a structure of the input / output device of one embodiment of the present invention.
＜入出力装置の構成例１．＞
本実施の形態で説明する入出力装置は、入力部２４０と、表示部２３０と、を有する（図８参照）。
<Configuration Example of Input / Output Device 1. >
The input / output device described in this embodiment includes an
《表示部２３０》
例えば、請求項１乃至請求項５のいずれか一に記載の表示装置を、表示部２３０に用いることができる。なお、入力部２４０および表示部２３０を有する構成を入出力パネル７００ＴＰということができる。
<<
For example, the display device according to any one of
《入力部２４０》
入力部２４０は、検知領域２４１を備える。入力部２４０は、検知領域２４１に近接するものを検知する。
<<
The
検知領域２４１は、表示領域２３１と重なる領域を備える。
The
これにより、表示部を用いて画像情報を表示しながら、表示部と重なる領域に近接するものを検知することができる。または、表示部に近接させる指などをポインタに用いて、位置情報を入力することができる。または、位置情報を表示部に表示する画像情報に関連付けることができる。その結果、利便性または信頼性に優れた新規な入出力装置を提供することができる。 Accordingly, it is possible to detect an object that is close to a region overlapping with the display unit while displaying image information using the display unit. Alternatively, position information can be input using a finger or the like that is brought close to the display portion as a pointer. Alternatively, the position information can be associated with image information displayed on the display unit. As a result, a novel input / output device that is highly convenient or reliable can be provided.
《入力部２４０の構成例２．》
入力部２４０は発振回路ＯＳＣおよび検知回路ＤＣを備えることができる（図８参照）。
<< Configuration Example 2 of
The
《検知領域２４１》
検知領域２４１は、例えば、単数または複数の検知素子を備える。
<<
The
検知領域２４１は、一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）と、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）と、を有する。なお、ｇは１以上ｐ以下の整数であり、ｈは１以上ｑ以下の整数であり、ｐおよびｑは１以上の整数である。
The
一群の検知素子７７５（ｇ，１）乃至検知素子７７５（ｇ，ｑ）は、検知素子７７５（ｇ，ｈ）を含み、行方向（図中に矢印Ｒ２で示す方向）に配設される。なお、矢印Ｒ２で示す方向は、矢印Ｒ１で示す方向と同じであっても良いし、異なっていてもよい。 The group of sensing elements 775 (g, 1) to 775 (g, q) includes the sensing elements 775 (g, h) and are arranged in the row direction (direction indicated by an arrow R2 in the drawing). The direction indicated by arrow R2 may be the same as or different from the direction indicated by arrow R1.
また、他の一群の検知素子７７５（１，ｈ）乃至検知素子７７５（ｐ，ｈ）は、検知素子７７５（ｇ，ｈ）を含み、行方向と交差する列方向（図中に矢印Ｃ２で示す方向）に配設される。 Further, another group of the detection elements 775 (1, h) to 775 (p, h) includes the detection elements 775 (g, h), and the column direction (in the drawing, indicated by an arrow C2) that intersects the row direction. (Direction shown).
《検知素子》
検知素子は近接するポインタを検知する機能を備える。例えば、指やスタイラスペン等をポインタに用いることができる。例えば、金属片またはコイル等を、スタイラスペンに用いることができる。
<< Sensing element >>
The detection element has a function of detecting an adjacent pointer. For example, a finger or a stylus pen can be used as the pointer. For example, a metal piece or a coil can be used for the stylus pen.
具体的には、静電容量方式の近接センサ、電磁誘導方式の近接センサ、光学方式の近接センサ、抵抗膜方式の近接センサなどを、検知素子に用いることができる。 Specifically, a capacitive proximity sensor, an electromagnetic induction proximity sensor, an optical proximity sensor, a resistive proximity sensor, or the like can be used as the detection element.
また、複数の方式の検知素子を併用することもできる。例えば、指を検知する検知素子と、スタイラスペンを検知する検知素子とを、併用することができる。 A plurality of types of sensing elements can also be used in combination. For example, a detection element that detects a finger and a detection element that detects a stylus pen can be used in combination.
これにより、ポインタの種類を判別することができる。または、判別したポインタの種類に基づいて、異なる命令を検知情報に関連付けることができる。具体的には、ポインタに指を用いたと判別した場合は、検知情報をジェスチャーと関連付けることができる。または、ポインターにスタイラスペンを用いたと判別した場合は、検知情報を描画処理と関連付けることができる。 Thereby, the type of the pointer can be determined. Alternatively, different instructions can be associated with the detection information based on the determined type of pointer. Specifically, when it is determined that a finger is used as the pointer, the detection information can be associated with the gesture. Alternatively, when it is determined that the stylus pen is used as the pointer, the detection information can be associated with the drawing process.
具体的には、静電容量方式または光学方式の近接センサを用いて、指を検知することができる。または、電磁誘導方式または光学方式の近接センサを用いて、スタイラスペンを検知することができる。 Specifically, a finger can be detected by using a capacitive or optical proximity sensor. Alternatively, the stylus pen can be detected using an electromagnetic induction type or optical type proximity sensor.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態４）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図９乃至図１２を参照しながら説明する。
(Embodiment 4)
In this embodiment, a structure of an information processing device of one embodiment of the present invention will be described with reference to FIGS.
図９（Ａ）は本発明の一態様の情報処理装置の構成を説明するブロック図である。図９（Ｂ）および図９（Ｃ）は、情報処理装置の外観の一例を説明する投影図である。 FIG. 9A is a block diagram illustrating a structure of an information processing device of one embodiment of the present invention. FIG. 9B and FIG. 9C are projection views for explaining an example of the appearance of the information processing apparatus.
図１０は、本発明の一態様のプログラムを説明するフローチャートである。図１０（Ａ）は、本発明の一態様のプログラムの主の処理を説明するフローチャートであり、図１０（Ｂ）は、割り込み処理を説明するフローチャートである。 FIG. 10 is a flowchart illustrating a program according to one embodiment of the present invention. FIG. 10A is a flowchart illustrating main processing of a program according to one embodiment of the present invention, and FIG. 10B is a flowchart illustrating interrupt processing.
図１１は、本発明の一態様のプログラムを説明する図である。図１１（Ａ）は、本発明の一態様のプログラムの割り込み処理を説明するフローチャートである。また、図１１（Ｂ）は、情報処理装置の操作を説明する模式図であり、図１１（Ｃ）は、本発明の一態様の情報処理装置の動作を説明するタイミングチャートである。 FIG. 11 is a diagram illustrating a program according to one embodiment of the present invention. FIG. 11A is a flowchart illustrating a program interrupt process according to one embodiment of the present invention. FIG. 11B is a schematic diagram illustrating the operation of the information processing device, and FIG. 11C is a timing chart illustrating the operation of the information processing device of one embodiment of the present invention.
図１２は本発明の一態様の人工知能部を説明する図である。図１２（Ａ）は本発明の一態様の人工知能部を説明するブロック図である。図１２（Ｂ）は本発明の一態様のニューラルネットワークを説明するブロック図である。図１２（Ｃ）は本発明の一態様のニューロン回路を説明するブロック図である。 FIG. 12 illustrates an artificial intelligence unit according to one embodiment of the present invention. FIG. 12A is a block diagram illustrating an artificial intelligence portion of one embodiment of the present invention. FIG. 12B is a block diagram illustrating a neural network of one embodiment of the present invention. FIG. 12C is a block diagram illustrating a neuron circuit of one embodiment of the present invention.
＜情報処理装置の構成例１．＞
本実施の形態で説明する演算装置２１０と、入出力装置２２０と、を有する（図９（Ａ）参照）。なお、入出力装置は、演算装置２１０と電気的に接続される。また、情報処理装置２００は筐体を備えることができる（図９（Ｂ）または図９（Ｃ）参照）。
<Configuration example 1 of information processing apparatus>>
An
《演算装置２１０の構成例１．》
演算装置２１０は入力情報ＩＩまたは検知情報ＤＳを供給される。演算装置２１０は制御情報ＣＩおよび画像情報Ｖ１を供給する。
<< Configuration Example 1.
The
演算装置２１０は、演算部２１１および記憶部２１２を備える。また、演算装置２１０は、伝送路２１４および入出力インターフェース２１５を備える。
The
伝送路２１４は、演算部２１１、記憶部２１２、および入出力インターフェース２１５と電気的に接続される。
The transmission path 214 is electrically connected to the
《演算部２１１》
演算部２１１は、例えばプログラムを実行する機能を備える。
<<
The
《記憶部２１２》
記憶部２１２は、例えば演算部２１１が実行するプログラム、初期情報、設定情報または画像等を記憶する機能を有する。
<<
The
具体的には、ハードディスク、フラッシュメモリまたは酸化物半導体を含むトランジスタを用いたメモリ等を用いることができる。 Specifically, a hard disk, a flash memory, a memory including a transistor including an oxide semiconductor, or the like can be used.
《入出力インターフェース２１５、伝送路２１４》
入出力インターフェース２１５は端子または配線を備え、情報を供給し、情報を供給される機能を備える。例えば、伝送路２１４と電気的に接続することができる。また、入出力装置２２０と電気的に接続することができる。
<< Input / output interface 215, transmission path 214 >>
The input / output interface 215 includes a terminal or a wiring, and has a function of supplying information and receiving information. For example, the transmission line 214 can be electrically connected. Further, the input /
伝送路２１４は配線を備え、情報を供給し、情報を供給される機能を備える。例えば、入出力インターフェース２１５と電気的に接続することができる。また、演算部２１１、記憶部２１２または入出力インターフェース２１５と電気的に接続することができる。
The transmission path 214 includes wiring, supplies information, and has a function of being supplied with information. For example, the input / output interface 215 can be electrically connected. Further, it can be electrically connected to the
《入出力装置２２０の構成例》
入出力装置２２０は、入力情報ＩＩおよび検知情報ＤＳを供給する。入出力装置２２０は、制御情報ＣＩおよび画像情報Ｖ１を供給される（図９（Ａ）参照）。
<< Configuration Example of Input /
The input /
例えば、キーボードのスキャンコード、位置情報、ボタンの操作情報、音声情報または画像情報等を入力情報ＩＩに用いることができる。または、例えば、情報処理装置２００が使用される環境等の照度情報、姿勢情報、加速度情報、方位情報、圧力情報、温度情報または湿度情報等を検知情報ＤＳに用いることができる。
For example, a keyboard scan code, position information, button operation information, audio information, or image information can be used as the input information II. Alternatively, for example, illuminance information such as an environment in which the
例えば、画像情報Ｖ１を表示する輝度を制御する信号、彩度を制御する信号、色相を制御する信号を、制御情報ＣＩに用いることができる。または、画像情報Ｖ１の一部の表示を変化する信号を、制御情報ＣＩに用いることができる。 For example, a signal for controlling the luminance for displaying the image information V1, a signal for controlling the saturation, and a signal for controlling the hue can be used as the control information CI. Alternatively, a signal that changes the display of a part of the image information V1 can be used for the control information CI.
入出力装置２２０は、表示部２３０、入力部２４０および検知部２５０を備える。例えば、実施の形態３において説明する入出力装置を用いることができる。
The input /
表示部２３０は制御情報ＣＩに基づいて、画像情報Ｖ１を表示する。
The
入力部２４０は入力情報ＩＩを生成する。
The
検知部２５０は検知情報ＤＳを生成する。
The
《表示部２３０》
表示部２３０は画像情報Ｖ１に基づいて画像を表示する機能を備える。表示部２３０は制御情報ＣＩに基づいて画像を表示する機能を備える。
<<
The
表示部２３０は、制御部２３８と、駆動回路ＧＤ１と、駆動回路ＳＤ１と、表示パネル７００と、を有する（図１参照）。例えば、実施の形態１において説明する表示装置を表示部２３０に用いることができる。
The
《入力部２４０》
入力部２４０は、位置情報Ｐ１を供給する機能を備える。さまざまなヒューマンインターフェイス等を入力部２４０に用いることができる（図９（Ａ）参照）。
<<
The
例えば、キーボード、マウス、タッチセンサ、マイクまたはカメラ等を入力部２４０に用いることができる。なお、表示部２３０に重なる領域を備えるタッチセンサを用いることができる。表示部２３０と表示部２３０に重なる領域を備えるタッチセンサを備える入出力装置を、タッチパネルまたはタッチスクリーンということができる。
For example, a keyboard, mouse, touch sensor, microphone, camera, or the like can be used for the
例えば、使用者は、タッチパネルに触れた指をポインタに用いて様々なジェスチャー（タップ、ドラッグ、スワイプまたはピンチイン等）をすることができる。 For example, the user can make various gestures (tap, drag, swipe, pinch in, etc.) using a finger touching the touch panel as a pointer.
例えば、演算装置２１０は、タッチパネルに接触する指の位置または軌跡等の情報を解析し、解析結果が所定の条件を満たすとき、特定のジェスチャーが供給されたとすることができる。これにより、使用者は、所定のジェスチャーにあらかじめ関連付けられた所定の操作命令を、当該ジェスチャーを用いて供給できる。
For example, the
一例を挙げれば、使用者は、画像情報の表示位置を変更する「スクロール命令」を、タッチパネルに沿ってタッチパネルに接触する指を移動するジェスチャーを用いて供給できる。 For example, the user can supply a “scroll command” for changing the display position of the image information using a gesture for moving a finger that touches the touch panel along the touch panel.
《検知部２５０》
検知部２５０は検知情報ＤＳを供給する機能を備える。検知部２５０は、例えば、情報処理装置２００が使用される環境の照度を検出する機能を備え、照度情報を供給する機能を備える。
<<
The
検知部２５０は、周囲の状態を検知して検知情報を供給する機能を備える。具体的には、照度情報、姿勢情報、加速度情報、方位情報、圧力情報、温度情報または湿度情報等を供給できる。
The
例えば、光検出器、姿勢検出器、加速度センサ、方位センサ、ＧＰＳ（Ｇｌｏｂａｌ ｐｏｓｉｔｉｏｎｉｎｇ Ｓｙｓｔｅｍ）信号受信回路、圧力センサ、温度センサ、湿度センサまたはカメラ等を、検知部２５０に用いることができる。
For example, a light detector, a posture detector, an acceleration sensor, a direction sensor, a GPS (Global positioning System) signal receiving circuit, a pressure sensor, a temperature sensor, a humidity sensor, a camera, or the like can be used for the
《通信部２９０》
通信部２９０は、ネットワークに情報を供給し、ネットワークから情報を取得する機能を備える。
<<
The
《筐体》
なお、筐体は入出力装置２２０または演算装置２１０を収納する機能を備える。または、筐体は表示部２３０または演算装置２１０を支持する機能を備える。
<Case>
Note that the housing has a function of housing the input /
これにより、情報処理装置は、情報処理装置が使用される環境において、情報処理装置の筐体が受ける光の強さを把握して動作することができる。または、情報処理装置の使用者は、表示方法を選択することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 Thereby, the information processing apparatus can operate by grasping the intensity of light received by the casing of the information processing apparatus in an environment where the information processing apparatus is used. Alternatively, the user of the information processing apparatus can select a display method. As a result, a novel information processing apparatus that is highly convenient or reliable can be provided.
なお、これらの構成は明確に分離できず、一つの構成が他の構成を兼ねる場合や他の構成の一部を含む場合がある。例えばタッチセンサが表示パネルに重ねられたタッチパネルは、表示部であるとともに入力部でもある。 Note that these configurations cannot be clearly separated, and one configuration may serve as another configuration or may include a part of another configuration. For example, a touch panel in which a touch sensor is superimposed on a display panel is not only a display unit but also an input unit.
《演算装置２１０の構成例２．》
演算装置２１０は人工知能部２１３を備える（図９（Ａ）参照）。
<< Configuration Example 2 of
The
《人工知能部２１３の構成例１．》
人工知能部２１３は、入力情報ＩＩまたは検知情報ＤＳに基づいて、制御情報ＣＩを生成する（図１２（Ａ）参照）。
<< Configuration Example 1 of
The
人工知能部２１３は半導体装置９０を備える。
The
［入力情報ＩＩに対する自然言語処理］
具体的には、人工知能部２１３は入力情報ＩＩを自然言語処理して、入力情報ＩＩ全体から１つの特徴を抽出することができる。例えば、人工知能部２１３は、入力情報ＩＩに込められた感情等を推論し特徴とすることができる。また、当該特徴に好適であると経験的に感じられる色彩、模様または書体等を推論することができる。また、人工知能部２１３は、文字の色、模様または書体を指定する情報、背景の色または模様を指定する情報を生成し、制御情報ＣＩに用いることができる。
[Natural language processing for input information II]
Specifically, the
具体的には、人工知能部２１３は入力情報ＩＩを自然言語処理して、入力情報ＩＩに含まれる一部の言葉を抽出することができる。例えば、人工知能部２１３は文法的な誤り、事実誤認または感情を含む表現等を抽出することができる。また、人工知能部２１３は、抽出した一部を他の一部とは異なる色彩、模様または書体等で表示する制御情報ＣＩを生成し、制御情報ＣＩに用いることができる。
Specifically, the
［入力情報ＩＩに対する画像処理］
具体的には、人工知能部２１３は入力情報ＩＩを画像処理して、入力情報ＩＩから１つの特徴を抽出することができる。例えば、人工知能部２１３は、入力情報ＩＩが撮影された年代、屋内または屋外、昼または夜等を推論し特徴とすることができる。また、当該特徴に好適であると経験的に感じられる色調を推論し、当該色調を表示に用いるための制御情報ＣＩを生成することができる。具体的には、濃淡の表現に用いる色（例えば、フルカラー、白黒または茶褐色等）を指定する情報を制御情報ＣＩに用いることができる。
[Image processing for input information II]
Specifically, the
具体的には、人工知能部２１３は入力情報ＩＩを画像処理して、入力情報ＩＩに含まれる一部の画像を抽出することができる。例えば、抽出した画像の一部と他の一部の間に境界を表示する制御情報ＣＩを生成することができる。具体的には、抽出した画像の一部を囲む矩形を表示する制御情報ＣＩを生成することができる。
Specifically, the
［検知情報ＤＳを用いる推論］
具体的には、人工知能部２１３は検知情報ＤＳを情報ＩＮに用いて、推論ＲＩを生成することができる。または、推論ＲＩに基づいて、情報処理装置２００の使用者が快適であると感じられるように制御情報ＣＩを生成することができる。
[Inference using detection information DS]
Specifically, the
具体的には、環境の照度等に基づいて、人工知能部２１３は、表示の明るさが快適であると感じられるように、表示の明るさを調整する制御情報ＣＩを生成することができる。または、人工知能部２１３は環境の騒音等に基づいて大きさが快適であると感じられるように、音量を調整する制御情報ＣＩを生成することができる。
Specifically, the
なお、表示部２３０が備える制御部２３８に供給するクロック信号またはタイミング信号などを制御情報ＣＩに用いることができる。または、入力部２４０が備える制御部２４８に供給するクロック信号またはタイミング信号などを制御情報ＣＩに用いることができる。
Note that a clock signal or timing signal supplied to the
《半導体装置９０》
半導体装置９０は入力情報ＩＩまたは検知情報ＤＳに基づいて、制御情報ＣＩを供給する。
<<
The
半導体装置９０は情報ＩＮを供給され、推論ＲＩを供給する（図１２（Ａ）、図１２（Ｂ）参照）。例えば、入力情報ＩＩまたは検知情報ＤＳを情報ＩＮに用いることができる。または、例えば、推論ＲＩを制御情報ＣＩに用いることができる。
The
例えば、半導体装置９０は、入力情報ＩＩまたは検知情報から、特徴を抽出することができる。半導体装置９０は、抽出した特徴に基づいて制御情報ＣＩを生成することができる。
For example, the
例えば、半導体装置９０は、入力情報ＩＩまたは検知情報から、一部を抽出することができる。半導体装置９０は、抽出した一部を他の一部とは異なるように表示する制御情報ＣＩを生成することができる。
For example, the
これにより、好適であると感じられるように表示する制御情報を生成することができる。または、好適であると感じられるように表示することができる。または、快適であると感じられるように表示する制御情報を生成することができる。または、快適であると感じられるように表示することができる。その結果、利便性または信頼性に優れた新規な情報処理装置を提供することができる。 Thereby, it is possible to generate control information to be displayed so as to be felt suitable. Alternatively, it can be displayed so as to feel suitable. Alternatively, control information to be displayed so as to feel comfortable can be generated. Or it can display so that it may feel comfortable. As a result, a novel information processing apparatus that is highly convenient or reliable can be provided.
《半導体装置９０の構成例２．》
半導体装置９０はニューラルネットワーク８０を備える（図１２（Ａ）参照）。
<< Configuration Example 2 of
The
《ニューラルネットワーク８０》
畳み込みニューラルネットワークをニューラルネットワーク８０に用いることができる。または、再帰型ニューラルネットワークをニューラルネットワーク８０に用いることができる。例えば、ニューラルネットワーク８０は、入力層８１、中間層８２および出力層８３を備える（図１２（Ｂ）参照）。
<<
A convolutional neural network can be used for the
入力層８１は第１の一群のニューロン回路を備える。
The
中間層８２は第２の一群のニューロン回路を備える。
The
出力層８３は第３の一群のニューロン回路を備える。
The
第２の一群のニューロン回路は、第１のニューロン回路７１および第２のニューロン回路７２を含む。
The second group of neuron circuits includes a
第１のニューロン回路７１は、第１の一群のニューロン回路と電気的に接続される。
The
第２のニューロン回路７２は、第３の一群のニューロン回路と電気的に接続される。 The second neuron circuit 72 is electrically connected to the third group of neuron circuits.
第１の一群のニューロン回路は情報ＩＮを供給される。例えば、入力情報ＩＩまたは検知情報ＤＳを情報ＩＮに用いることができる。 The first group of neuron circuits is supplied with information IN. For example, the input information II or the detection information DS can be used for the information IN.
第３の一群のニューロン回路は、推論ＲＩを供給する。例えば、推論ＲＩを制御情報ＣＩに用いることができる。 A third group of neuron circuits provides inference RI. For example, inference RI can be used for the control information CI.
《ニューロン回路７１》
ニューロン回路７１は積和演算器１０および変換器３０を備える（図１２（Ｃ）参照）。
<<
The
《積和演算器１０》
積和演算器１０は一群の入力信号Ｘ［１］乃至入力信号Ｘ［Ｎ］を供給される。積和演算器１０は一群の重み情報Ｗ［１］乃至重み情報Ｗ［Ｎ］を供給される。また、積和演算器１０はバイアス信号Ｂを供給される。
<< Product-
The product-
積和演算器１０は一群の入力信号Ｘ［１］乃至入力信号Ｘ［Ｎ］および重み情報Ｗ［１］乃至重み情報Ｗ［Ｎ］の積和値およびバイアス信号Ｂに基づいて積和信号Ｕを生成し、供給する。例えば、酸化物半導体を含むトランジスタを用いたメモリ等を、重み情報Ｗ［１］乃至重み情報Ｗ［Ｎ］を記憶するメモリに用いることができる。具体的には、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体を含むトランジスタをメモリに用いることができる。また、例えば、アナログ演算回路を積和演算器１０に用いることができる。これにより、デジタル演算回路と比較して、回路規模を小さくすることができる。または、消費電力を低減することができる。
The sum-of-
《変換器３０》
変換器３０は積和演算器１０と電気的に接続される。変換器３０は積和信号Ｕに基づいて出力信号ｆ（Ｕ）を生成し供給する。
<< Converter 30 >>
The converter 30 is electrically connected to the product-
＜情報処理装置の構成例３．＞
本発明の一態様の情報処理装置の別の構成について、図１０（Ａ）および図１０（Ｂ）を参照しながら説明する。
<Configuration example 3 of information processing apparatus>>
Another structure of the information processing device of one embodiment of the present invention will be described with reference to FIGS.
《プログラム》
本発明の一態様のプログラムは、下記のステップを有する（図１０（Ａ）参照）。
"program"
The program of one embodiment of the present invention includes the following steps (see FIG. 10A).
［第１のステップ］
第１のステップにおいて、設定を初期化する（図１０（Ａ）（Ｓ１）参照）。
[First step]
In the first step, the settings are initialized (see FIGS. 10A and S1).
例えば、起動時に表示する所定の画像情報と、当該画像情報を表示する所定のモードと、当該画像情報を表示する所定の表示方法を特定する情報と、を記憶部２１２から取得する。具体的には、一の静止画像情報または他の動画像情報を所定の画像情報に用いることができる。また、第１のモードまたは第２のモードを所定のモードに用いることができる。
For example, predetermined image information to be displayed at startup, a predetermined mode for displaying the image information, and information for specifying a predetermined display method for displaying the image information are acquired from the
［第２のステップ］
第２のステップにおいて、割り込み処理を許可する（図１０（Ａ）（Ｓ２）参照）。なお、割り込み処理が許可された演算装置は、主の処理と並行して割り込み処理を行うことができる。割り込み処理から主の処理に復帰した演算装置は、割り込み処理をして得た結果を主の処理に反映することができる。
[Second step]
In the second step, interrupt processing is permitted (see FIGS. 10A and S2). Note that an arithmetic unit that is permitted to perform interrupt processing can perform interrupt processing in parallel with main processing. The arithmetic unit that has returned to the main process from the interrupt process can reflect the result obtained by the interrupt process to the main process.
なお、カウンタの値が初期値であるとき、演算装置に割り込み処理をさせ、割り込み処理から復帰する際に、カウンタを初期値以外の値としてもよい。これにより、プログラムを起動した後に常に割り込み処理をさせることができる。 Note that when the counter value is an initial value, the arithmetic unit performs interrupt processing, and when returning from the interrupt processing, the counter may be set to a value other than the initial value. As a result, interrupt processing can always be performed after the program is started.
［第３のステップ］
第３のステップにおいて、第１のステップまたは割り込み処理において選択された、所定のモードまたは所定の表示方法を用いて画像情報を表示する（図１０（Ａ）（Ｓ３）参照）。なお、所定のモードは情報を表示するモードを特定し、所定の表示方法は画像情報を表示する方法を特定する。また、例えば、画像情報Ｖ１を表示する情報に用いることができる。
[Third step]
In the third step, the image information is displayed using a predetermined mode or a predetermined display method selected in the first step or the interruption process (see FIGS. 10A and S3). The predetermined mode specifies a mode for displaying information, and the predetermined display method specifies a method for displaying image information. Further, for example, it can be used as information for displaying the image information V1.
例えば、画像情報Ｖ１を表示する一の方法を、第１のモードに関連付けることができる。または、画像情報Ｖ１を表示する他の方法を第２のモードに関連付けることができる。これにより、選択されたモードに基づいて表示方法を選択することができる。 For example, one method for displaying the image information V1 can be associated with the first mode. Alternatively, another method for displaying the image information V1 can be associated with the second mode. Thereby, a display method can be selected based on the selected mode.
《第１のモード》
具体的には、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第１のモードに関連付けることができる。
<First mode>
Specifically, a method of supplying a selection signal to one scanning line at a frequency of 30 Hz or more, preferably 60 Hz or more, and displaying based on the selection signal can be associated with the first mode.
例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で選択信号を供給すると、動画像の動きを滑らかに表示することができる。 For example, when the selection signal is supplied at a frequency of 30 Hz or higher, preferably 60 Hz or higher, the motion of the moving image can be displayed smoothly.
例えば、３０Ｈｚ以上、好ましくは６０Ｈｚ以上の頻度で画像を更新すると、使用者の操作に滑らかに追従するように変化する画像を、使用者が操作中の情報処理装置２００に表示することができる。
For example, when an image is updated at a frequency of 30 Hz or higher, preferably 60 Hz or higher, an image that changes so as to smoothly follow the user's operation can be displayed on the
《第２のモード》
具体的には、３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で一の走査線に選択信号を供給し、選択信号に基づいて表示をする方法を、第２のモードに関連付けることができる。
<< Second mode >>
Specifically, a method of supplying a selection signal to one scanning line at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute, and performing display based on the selection signal is described in the second mode. Can be associated with
３０Ｈｚ未満、好ましくは１Ｈｚ未満より好ましくは一分に一回未満の頻度で選択信号を供給すると、フリッカーまたはちらつきが抑制された表示をすることができる。また、消費電力を低減することができる。 When the selection signal is supplied at a frequency of less than 30 Hz, preferably less than 1 Hz, more preferably less than once per minute, a display in which flicker or flicker is suppressed can be displayed. In addition, power consumption can be reduced.
例えば、情報処理装置２００を時計に用いる場合、１秒に一回の頻度または１分に一回の頻度等で表示を更新することができる。
For example, when the
ところで、例えば、発光素子を表示素子に用いる場合、発光素子をパルス状に発光させて、画像情報を表示することができる。具体的には、パルス状に有機ＥＬ素子を発光させて、その残光を表示に用いることができる。有機ＥＬ素子は優れた周波数特性を備えるため、発光素子を駆動する時間を短縮し、消費電力を低減することができる場合がある。または、発熱が抑制されるため、発光素子の劣化を軽減することができる場合がある。 By the way, for example, when a light-emitting element is used as a display element, the light-emitting element can emit light in a pulse shape to display image information. Specifically, the organic EL element can emit light in a pulse shape, and the afterglow can be used for display. Since the organic EL element has excellent frequency characteristics, there are cases where the time for driving the light emitting element can be shortened and the power consumption can be reduced. Alternatively, heat generation is suppressed, so that deterioration of the light-emitting element can be reduced in some cases.
［第４のステップ］
第４のステップにおいて、終了命令が供給された場合は第５のステップに進み、終了命令が供給されなかった場合は第３のステップに進むように選択する（図１０（Ａ）（Ｓ４）参照）。
[Fourth step]
In the fourth step, if the end command is supplied, the process proceeds to the fifth step, and if the end command is not supplied, the process proceeds to the third step (see FIGS. 10A and S4). ).
例えば、割り込み処理において供給された終了命令を判断に用いてもよい。 For example, an end command supplied in the interrupt process may be used for determination.
［第５のステップ］
第５のステップにおいて、終了する（図１０（Ａ）（Ｓ５）参照）。
[Fifth step]
In the fifth step, the process ends (see FIGS. 10A and S5).
《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１０（Ｂ）参照）。
<Interrupt processing>
The interrupt process includes the following sixth to eighth steps (see FIG. 10B).
［第６のステップ］
第６のステップにおいて、例えば、検知部２５０を用いて、情報処理装置２００が使用される環境の照度を検出する（図１０（Ｂ）（Ｓ６）参照）。なお、環境の照度に代えて環境光の色温度や色度を検出してもよい。
[Sixth Step]
In the sixth step, for example, the
［第７のステップ］
第７のステップにおいて、検出した照度情報に基づいて表示方法を決定する（図１０（Ｂ）（Ｓ７）参照）。例えば、表示の明るさを暗すぎないように、または明るすぎないように決定する。
[Seventh Step]
In the seventh step, a display method is determined based on the detected illuminance information (see FIGS. 10B and S7). For example, the display brightness is determined not to be too dark or too bright.
なお、第６のステップにおいて環境光の色温度や環境光の色度を検出した場合は、表示の色味を調節してもよい。 When the color temperature of ambient light or the chromaticity of ambient light is detected in the sixth step, the display color may be adjusted.
［第８のステップ］
第８のステップにおいて、割り込み処理を終了する（図１０（Ｂ）（Ｓ８）参照）。
[Eighth step]
In the eighth step, the interrupt process is terminated (see FIGS. 10B and S8).
＜情報処理装置の構成例３．＞
本発明の一態様の情報処理装置の別の構成について、図１１を参照しながら説明する。
<Configuration example 3 of information processing apparatus>>
Another structure of the information processing device of one embodiment of the present invention is described with reference to FIG.
図１１（Ａ）は、本発明の一態様のプログラムを説明するフローチャートである。図１１（Ａ）は、図１０（Ｂ）に示す割り込み処理とは異なる割り込み処理を説明するフローチャートである。 FIG. 11A is a flowchart illustrating a program of one embodiment of the present invention. FIG. 11A is a flowchart for explaining an interrupt process different from the interrupt process shown in FIG.
なお、情報処理装置の構成例３は、供給された所定のイベントに基づいて、モードを変更するステップを割り込み処理に有する点が、図１０（Ｂ）を参照しながら説明する割り込み処理とは異なる。ここでは、異なる部分について詳細に説明し、同様の構成を用いることができる部分について上記の説明を援用する。 The configuration example 3 of the information processing device is different from the interrupt processing described with reference to FIG. 10B in that the interrupt processing includes a step of changing the mode based on the supplied predetermined event. . Here, different portions will be described in detail, and the above description will be applied to portions that can use the same configuration.
《割り込み処理》
割り込み処理は以下の第６のステップ乃至第８のステップを備える（図１１（Ａ）参照）。
<Interrupt processing>
The interrupt process includes the following sixth to eighth steps (see FIG. 11A).
［第６のステップ］
第６のステップにおいて、所定のイベントが供給された場合は、第７のステップに進み、所定のイベントが供給されなかった場合は、第８のステップに進む（図１１（Ａ）（Ｕ６）参照）。例えば、所定の期間に所定のイベントが供給されたか否かを条件に用いることができる。具体的には、５秒以下、１秒以下または０．５秒以下好ましくは０．１秒以下であって０秒より長い期間を所定の期間とすることができる。
[Sixth Step]
In the sixth step, if the predetermined event is supplied, the process proceeds to the seventh step, and if the predetermined event is not supplied, the process proceeds to the eighth step (see FIGS. 11A and U6). ). For example, it can be used as a condition whether or not a predetermined event is supplied during a predetermined period. Specifically, the predetermined period can be a period of 5 seconds or less, 1 second or less, or 0.5 seconds or less, preferably 0.1 seconds or less and longer than 0 seconds.
［第７のステップ］
第７のステップにおいて、モードを変更する（図１１（Ａ）（Ｕ７）参照）。具体的には、第１のモードを選択していた場合は、第２のモードを選択し、第２のモードを選択していた場合は、第１のモードを選択する。
[Seventh Step]
In the seventh step, the mode is changed (see FIGS. 11A and U7). Specifically, when the first mode is selected, the second mode is selected, and when the second mode is selected, the first mode is selected.
例えば、表示部２３０の一部の領域について、表示モードを変更することができる。具体的には、駆動回路ＧＤＡ、駆動回路ＧＤＢおよび駆動回路ＧＤＣを備える表示部２３０の一の駆動回路が選択信号を供給する領域について、表示モードを変更することができる（図１１（Ｂ）参照）。
For example, the display mode can be changed for some areas of the
例えば、駆動回路ＧＤＢが選択信号を供給する領域と重なる領域にある入力部２４０に、所定のイベントが供給された場合に、駆動回路ＧＤＢが選択信号を供給する領域の表示モードを変更することができる（図１１（Ｂ）および図１１（Ｃ）参照）。具体的には、指等を用いてタッチパネルに供給する「タップ」イベントに応じて、駆動回路ＧＤＢが供給する選択信号の頻度を変更することができる。
For example, when a predetermined event is supplied to the
なお、信号ＧＣＬＫは駆動回路ＧＤＢの動作を制御するクロック信号であり、信号ＰＷＣ１および信号ＰＷＣ２は駆動回路ＧＤＢの動作を制御するパルス幅制御信号である。駆動回路ＧＤＢは、信号ＧＣＬＫ、信号ＰＷＣ１および信号ＰＷＣ２等に基づいて、選択信号を走査線Ｇ２（ｍ＋１）乃至走査線Ｇ２（２ｍ）に供給する。 Signal GCLK is a clock signal for controlling the operation of drive circuit GDB, and signal PWC1 and signal PWC2 are pulse width control signals for controlling the operation of drive circuit GDB. The drive circuit GDB supplies a selection signal to the scanning lines G2 (m + 1) to G2 (2m) based on the signal GCLK, the signal PWC1, the signal PWC2, and the like.
これにより、例えば、駆動回路ＧＤＡおよび駆動回路ＧＤＣが選択信号を供給することなく、駆動回路ＧＤＢが選択信号を供給することができる。または、駆動回路ＧＤＡおよび駆動回路ＧＤＣが選択信号を供給する領域の表示を変えることなく、駆動回路ＧＤＢが選択信号を供給する領域の表示を更新することができる。または、駆動回路が消費する電力を抑制することができる。 Thereby, for example, the drive circuit GDB and the drive circuit GDC can supply the selection signal without supplying the selection signal. Alternatively, the display of the region where the drive circuit GDB supplies the selection signal can be updated without changing the display of the region where the drive circuit GDA and the drive circuit GDC supply the selection signal. Alternatively, power consumed by the driver circuit can be suppressed.
［第８のステップ］
第８のステップにおいて、割り込み処理を終了する（図１１（Ａ）（Ｕ８）参照）。なお、主の処理を実行している期間に割り込み処理を繰り返し実行してもよい。
[Eighth step]
In the eighth step, the interrupt process is terminated (see FIGS. 11A and U8). Note that interrupt processing may be repeatedly executed during a period in which main processing is being executed.
《所定のイベント》
例えば、マウス等のポインティング装置を用いて供給する、「クリック」や「ドラッグ」等のイベント、指等をポインタに用いてタッチパネルに供給する、「タップ」、「ドラッグ」または「スワイプ」等のイベントを用いることができる。
《Predetermined event》
For example, an event such as “click” or “drag” supplied using a pointing device such as a mouse, an event such as “tap”, “drag” or “swipe” supplied to a touch panel using a finger or the like as a pointer Can be used.
また、例えば、ポインタが指し示すスライドバーの位置、スワイプの速度、ドラッグの速度等を用いて、所定のイベントに関連付けられた命令の引数を与えることができる。 Further, for example, an argument of a command associated with a predetermined event can be given using the position of the slide bar pointed to by the pointer, the swipe speed, the drag speed, or the like.
例えば、検知部２５０が検知した情報をあらかじめ設定された閾値と比較して、比較結果をイベントに用いることができる。
For example, the information detected by the
具体的には、筐体に押し込むことができるように配設されたボタン等に接する感圧検知器等を検知部２５０に用いることができる。
Specifically, a pressure-sensitive detector or the like that contacts a button or the like that can be pushed into the housing can be used for the
《所定のイベントに関連付ける命令》
例えば、終了命令を、特定のイベントに関連付けることができる。
《Instructions related to predetermined events》
For example, an end instruction can be associated with a particular event.
例えば、表示されている一の画像情報から他の画像情報に表示を切り替える「ページめくり命令」を、所定のイベントに関連付けることができる。なお、「ページめくり命令」を実行する際に用いるページをめくる速度などを決定する引数を、所定のイベントを用いて与えることができる。 For example, a “page turning command” for switching display from one displayed image information to another image information can be associated with a predetermined event. Note that an argument that determines a page turning speed used when executing the “page turning instruction” can be given using a predetermined event.
例えば、一の画像情報の表示されている一部分の表示位置を移動して、一部分に連続する他の部分を表示する「スクロール命令」などを、所定のイベントに関連付けることができる。なお、「スクロール命令」を実行する際に用いる表示を移動する速度などを決定する引数を、所定のイベントを用いて与えることができる。 For example, a “scroll command” for moving the display position of a part of one image information displayed to display another part continuous to the part can be associated with a predetermined event. It should be noted that an argument for determining the speed of moving the display used when executing the “scroll command” can be given using a predetermined event.
例えば、表示方法を設定する命令または画像情報を生成する命令などを、所定のイベントに関連付けることができる。なお、生成する画像の明るさを決定する引数を所定のイベントに関連付けることができる。また、生成する画像の明るさを決定する引数を、検知部２５０が検知する環境の明るさに基づいて決定してもよい。
For example, a command for setting a display method or a command for generating image information can be associated with a predetermined event. An argument that determines the brightness of the image to be generated can be associated with a predetermined event. Further, an argument for determining the brightness of the image to be generated may be determined based on the brightness of the environment detected by the
例えば、プッシュ型のサービスを用いて配信される情報を、通信部２９０を用いて取得する命令などを、所定のイベントに関連付けることができる。
For example, a command for acquiring information distributed using a push-type service using the
なお、情報を取得する資格の有無を、検知部２５０が検知する位置情報を用いて判断してもよい。具体的には、特定の教室、学校、会議室、企業、建物等の内部または領域にいる場合に、情報を取得する資格を有すると判断してもよい。これにより、例えば、学校または大学等の教室で配信される教材を受信して、情報処理装置２００を教科書等に用いることができる（図９（Ｃ）参照）。または、企業等の会議室で配信される資料を受信して、会議資料に用いることができる。
In addition, you may determine the presence or absence of the qualification to acquire information using the positional information which the
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
（実施の形態５）
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１３および図１４を参照しながら説明する。
本実施の形態では、本発明の一態様の情報処理装置の構成について、図１３および図１４を参照しながら説明する。
(Embodiment 5)
In this embodiment, a structure of an information processing device of one embodiment of the present invention will be described with reference to FIGS.
In this embodiment, a structure of an information processing device of one embodiment of the present invention will be described with reference to FIGS.
図１３および図１４は、本発明の一態様の情報処理装置の構成を説明する図である。図１３（Ａ）は情報処理装置のブロック図であり、図１３（Ｂ）乃至図１３（Ｅ）は情報処理装置の構成を説明する斜視図である。また、図１４（Ａ）乃至図１４（Ｅ）は情報処理装置の構成を説明する斜視図である。 13 and 14 are diagrams illustrating a configuration of an information processing device of one embodiment of the present invention. FIG. 13A is a block diagram of the information processing apparatus, and FIGS. 13B to 13E are perspective views illustrating the configuration of the information processing apparatus. 14A to 14E are perspective views illustrating the configuration of the information processing apparatus.
＜情報処理装置＞
本実施の形態で説明する情報処理装置５２００Ｂは、演算装置５２１０と、入出力装置５２２０とを、有する（図１３（Ａ）参照）。
<Information processing device>
An
演算装置５２１０は、操作情報を供給される機能を備え、操作情報に基づいて画像情報を供給する機能を備える。
The
入出力装置５２２０は、表示部５２３０、入力部５２４０、検知部５２５０、通信部５２９０、操作情報を供給する機能および画像情報を供給される機能を備える。また、入出力装置５２２０は、検知情報を供給する機能、通信情報を供給する機能および通信情報を供給される機能を備える。
The input /
入力部５２４０は操作情報を供給する機能を備える。例えば、入力部５２４０は、情報処理装置５２００Ｂの使用者の操作に基づいて操作情報を供給する。
The
具体的には、キーボード、ハードウェアボタン、ポインティングデバイス、タッチセンサ、照度センサ、撮像装置、音声入力装置、視線入力装置、姿勢検出装置などを、入力部５２４０に用いることができる。
Specifically, a keyboard, hardware buttons, a pointing device, a touch sensor, an illuminance sensor, an imaging device, a voice input device, a line-of-sight input device, a posture detection device, or the like can be used for the
表示部５２３０は表示パネルおよび画像情報を表示する機能を備える。例えば、実施の形態１において説明する表示パネルを表示部５２３０に用いることができる。
The
検知部５２５０は検知情報を供給する機能を備える。例えば、情報処理装置が使用されている周辺の環境を検知して、検知情報として供給する機能を備える。
The
具体的には、照度センサ、撮像装置、姿勢検出装置、圧力センサ、人感センサなどを検知部５２５０に用いることができる。
Specifically, an illuminance sensor, an imaging device, a posture detection device, a pressure sensor, a human sensor, or the like can be used for the
通信部５２９０は通信情報を供給される機能および供給する機能を備える。例えば、無線通信または有線通信により、他の電子機器または通信網と接続する機能を備える。具体的には、無線構内通信、電話通信、近距離無線通信などの機能を備える。
The
《情報処理装置の構成例１．》
例えば、円筒状の柱などに沿った外形を表示部５２３０に適用することができる（図１３（Ｂ）参照）。また、使用環境の照度に応じて、表示方法を変更する機能を備える。また、人の存在を検知して、表示内容を変更する機能を備える。これにより、例えば、建物の柱に設置することができる。または、広告または案内等を表示することができる。または、デジタル・サイネージ等に用いることができる。
<< Configuration Example 1 of Information Processing Apparatus >>
For example, an outer shape along a cylindrical column or the like can be applied to the display portion 5230 (see FIG. 13B). In addition, it has a function of changing the display method according to the illuminance of the usage environment. It also has a function of detecting the presence of a person and changing the display content. Thereby, it can install in the pillar of a building, for example. Alternatively, an advertisement or a guide can be displayed. Alternatively, it can be used for digital signage and the like.
《情報処理装置の構成例２．》
例えば、使用者が使用するポインタの軌跡に基づいて画像情報を生成する機能を備える（図１３（Ｃ）参照）。具体的には、対角線の長さが２０インチ以上、好ましくは４０インチ以上、より好ましくは５５インチ以上の表示パネルを用いることができる。または、複数の表示パネルを並べて１つの表示領域に用いることができる。または、複数の表示パネルを並べてマルチスクリーンに用いることができる。これにより、例えば、電子黒板、電子掲示板、電子看板等に用いることができる。
<< Configuration Example 2 of Information Processing Apparatus >>
For example, a function for generating image information based on a locus of a pointer used by the user is provided (see FIG. 13C). Specifically, a display panel having a diagonal line length of 20 inches or more, preferably 40 inches or more, more preferably 55 inches or more can be used. Alternatively, a plurality of display panels can be arranged and used for one display area. Alternatively, a plurality of display panels can be arranged and used for a multi-screen. Thereby, it can use for an electronic blackboard, an electronic bulletin board, an electronic signboard, etc., for example.
《情報処理装置の構成例３．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１３（Ｄ）参照）。これにより、例えば、スマートウオッチの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートウオッチに表示することができる。
<< Configuration Example 3 of Information Processing Apparatus >>
For example, a function of changing a display method according to the illuminance of the usage environment is provided (see FIG. 13D). Thereby, for example, the power consumption of the smart watch can be reduced. Alternatively, for example, an image can be displayed on the smart watch so that the image can be suitably used even in an environment with strong outside light such as outdoors on a sunny day.
《情報処理装置の構成例４．》
表示部５２３０は、例えば、筐体の側面に沿って緩やかに曲がる曲面を備える（図１３（Ｅ）参照）。または、表示部５２３０は表示パネルを備え、表示パネルは、例えば、前面、側面および上面に表示する機能を備える。これにより、例えば、携帯電話の前面だけでなく、側面および上面に画像情報を表示することができる。
<< Configuration Example 4 of Information Processing Apparatus >>
The
《情報処理装置の構成例５．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１４（Ａ）参照）。これにより、スマートフォンの消費電力を低減することができる。または、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をスマートフォンに表示することができる。
<< Configuration Example 5 of Information Processing Apparatus >>
For example, a function of changing a display method according to the illuminance of the usage environment is provided (see FIG. 14A). Thereby, the power consumption of a smart phone can be reduced. Alternatively, for example, an image can be displayed on a smartphone so that it can be suitably used even in an environment with strong external light such as outdoors on a sunny day.
《情報処理装置の構成例６．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１４（Ｂ）参照）。これにより、晴天の日に屋内に差し込む強い外光が当たっても好適に使用できるように、映像をテレビジョンシステムに表示することができる。
<< Configuration Example of Information Processing Apparatus 6. >>
For example, a function of changing a display method according to the illuminance of the usage environment is provided (see FIG. 14B). Thereby, an image can be displayed on the television system so that it can be suitably used even when it is exposed to strong external light that is inserted indoors on a sunny day.
《情報処理装置の構成例７．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１４（Ｃ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をタブレットコンピュータに表示することができる。
<< Configuration Example 7 of Information Processing Apparatus >>
For example, a function of changing a display method according to the illuminance of the usage environment is provided (see FIG. 14C). Thereby, for example, an image can be displayed on a tablet computer so that it can be suitably used even in an environment with strong external light such as outdoors on a sunny day.
《情報処理装置の構成例８．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１４（Ｄ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に閲覧できるように、被写体をデジタルカメラに表示することができる。
<< Configuration Example of Information Processing Apparatus 8. >>
For example, a function of changing a display method according to the illuminance of the usage environment is provided (see FIG. 14D). Thereby, for example, the subject can be displayed on the digital camera so that it can be viewed properly even in an environment with strong external light such as outdoors on a sunny day.
《情報処理装置の構成例９．》
例えば、使用環境の照度に応じて、表示方法を変更する機能を備える（図１４（Ｅ）参照）。これにより、例えば、晴天の屋外等の外光の強い環境においても好適に使用できるように、画像をパーソナルコンピュータに表示することができる。
<< Configuration Example 9 of Information Processing Apparatus >>
For example, a function of changing a display method according to the illuminance of the usage environment is provided (see FIG. 14E). Thereby, for example, an image can be displayed on a personal computer so that it can be suitably used even in an environment with strong external light such as outdoors on a sunny day.
なお、本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。 Note that this embodiment can be combined with any of the other embodiments described in this specification as appropriate.
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定されず、図または文章に示された接続関係以外のものも、図または文章に記載されているものとする。 For example, in this specification and the like, when X and Y are explicitly described as being connected, X and Y are electrically connected, and X and Y are functional. And the case where X and Y are directly connected are disclosed in this specification and the like. Therefore, it is not limited to a predetermined connection relationship, for example, the connection relationship shown in the figure or text, and anything other than the connection relation shown in the figure or text is also described in the figure or text.
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。 Here, X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合であり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。 As an example of the case where X and Y are directly connected, an element that enables electrical connection between X and Y (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, a display, etc.) Element, light emitting element, load, etc.) are not connected between X and Y, and elements (for example, switches, transistors, capacitive elements, inductors) that enable electrical connection between X and Y X and Y are not connected via a resistor element, a diode, a display element, a light emitting element, a load, or the like.
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。 As an example of the case where X and Y are electrically connected, an element (for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.) that enables electrical connection between X and Y is shown. More than one element, light emitting element, load, etc.) can be connected between X and Y. Note that the switch has a function of controlling on / off. That is, the switch is in a conductive state (on state) or a non-conductive state (off state), and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a path through which a current flows. Note that the case where X and Y are electrically connected includes the case where X and Y are directly connected.
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、ＸとＹとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、ＸとＹとが電気的に接続されている場合とを含むものとする。 As an example of the case where X and Y are functionally connected, a circuit (for example, a logic circuit (an inverter, a NAND circuit, a NOR circuit, etc.) that enables a functional connection between X and Y, signal conversion, etc. Circuit (DA conversion circuit, AD conversion circuit, gamma correction circuit, etc.), potential level conversion circuit (power supply circuit (boost circuit, step-down circuit, etc.), level shifter circuit that changes signal potential level, etc.), voltage source, current source, switching Circuit, amplifier circuit (circuit that can increase signal amplitude or current amount, operational amplifier, differential amplifier circuit, source follower circuit, buffer circuit, etc.), signal generation circuit, memory circuit, control circuit, etc.) One or more can be connected between them. As an example, even if another circuit is interposed between X and Y, if the signal output from X is transmitted to Y, X and Y are functionally connected. To do. Note that the case where X and Y are functionally connected includes the case where X and Y are directly connected and the case where X and Y are electrically connected.
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟んで接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹとの間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場合と同様な内容が、本明細書等に開示されているものとする。 In addition, when it is explicitly described that X and Y are electrically connected, a case where X and Y are electrically connected (that is, there is a separate connection between X and Y). And X and Y are functionally connected (that is, they are functionally connected with another circuit between X and Y). And the case where X and Y are directly connected (that is, the case where another element or another circuit is not connected between X and Y). It shall be disclosed in the document. In other words, when it is explicitly described that it is electrically connected, the same contents as when it is explicitly described only that it is connected are disclosed in this specification and the like. It is assumed that
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソース（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表現することが出来る。 Note that for example, the source (or the first terminal) of the transistor is electrically connected to X through (or not through) Z1, and the drain (or the second terminal or the like) of the transistor is connected to Z2. Through (or without), Y is electrically connected, or the source (or the first terminal, etc.) of the transistor is directly connected to a part of Z1, and another part of Z1 Is directly connected to X, and the drain (or second terminal, etc.) of the transistor is directly connected to a part of Z2, and another part of Z2 is directly connected to Y. Then, it can be expressed as follows.
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的に接続されている。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されている」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続の順序について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。 For example, “X and Y, and the source (or the first terminal or the like) and the drain (or the second terminal or the like) of the transistor are electrically connected to each other. The drain of the transistor (or the second terminal, etc.) and the Y are electrically connected in this order. ” Or “the source (or the first terminal or the like) of the transistor is electrically connected to X, the drain (or the second terminal or the like) of the transistor is electrically connected to Y, and X or the source ( Or the first terminal or the like, the drain of the transistor (or the second terminal, or the like) and Y are electrically connected in this order. Or “X is electrically connected to Y through the source (or the first terminal) and the drain (or the second terminal) of the transistor, and X is the source of the transistor (or the first terminal). Terminal, etc.), the drain of the transistor (or the second terminal, etc.), and Y are provided in this connection order. By using the same expression method as in these examples and defining the order of connection in the circuit configuration, the source (or the first terminal, etc.) and the drain (or the second terminal, etc.) of the transistor are separated. Apart from that, the technical scope can be determined.
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、トランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表現することができる。または、「トランジスタのソース（又は第１の端子など）は、少なくとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタのソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）への電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パスは、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構成における接続経路について規定することにより、トランジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定することができる。 Alternatively, as another expression method, for example, “a source (or a first terminal or the like of a transistor) is electrically connected to X through at least a first connection path, and the first connection path is The second connection path does not have a second connection path, and the second connection path includes a transistor source (or first terminal or the like) and a transistor drain (or second terminal or the like) through the transistor. The first connection path is a path through Z1, and the drain (or the second terminal, etc.) of the transistor is electrically connected to Y through at least the third connection path. The third connection path is connected and does not have the second connection path, and the third connection path is a path through Z2. " Or, “the source (or the first terminal or the like) of the transistor is electrically connected to X via Z1 by at least a first connection path, and the first connection path is a second connection path. The second connection path has a connection path through the transistor, and the drain (or the second terminal, etc.) of the transistor is at least connected to Z2 by the third connection path. , Y, and the third connection path does not have the second connection path. Or “the source of the transistor (or the first terminal or the like) is electrically connected to X through Z1 by at least a first electrical path, and the first electrical path is a second electrical path Does not have an electrical path, and the second electrical path is an electrical path from the source (or first terminal or the like) of the transistor to the drain (or second terminal or the like) of the transistor; The drain (or the second terminal or the like) of the transistor is electrically connected to Y through Z2 by at least a third electrical path, and the third electrical path is a fourth electrical path. The fourth electrical path is an electrical path from the drain (or second terminal or the like) of the transistor to the source (or first terminal or the like) of the transistor. can do. Using the same expression method as those examples, by defining the connection path in the circuit configuration, the source (or the first terminal or the like) of the transistor and the drain (or the second terminal or the like) are distinguished. The technical scope can be determined.
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。 In addition, these expression methods are examples, and are not limited to these expression methods. Here, it is assumed that X, Y, Z1, and Z2 are objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, and the like).
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されている場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合もある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている場合も、その範疇に含める。 In addition, even when the components shown in the circuit diagram are electrically connected to each other, even when one component has the functions of a plurality of components. There is also. For example, in the case where a part of the wiring also functions as an electrode, one conductive film has both the functions of the constituent elements of the wiring function and the electrode function. Therefore, the term “electrically connected” in this specification includes in its category such a case where one conductive film has functions of a plurality of components.
ＡＮＯ 導電膜
Ｂ バイアス信号
Ｃ１１ 容量素子
Ｃ２１ 容量素子
ＣＩ 制御情報
ＤＳ 検知情報
Ｇ１ 走査線
Ｇ２ 走査線
ＧＣＬＫ 信号
ＧＤ１ 駆動回路
ＧＤＡ 駆動回路
ＧＤＢ 駆動回路
ＧＤＣ 駆動回路
ＩＩ 入力情報
ＩＮ 情報
ＮＮ ニューラルネットワーク
Ｐ１ 位置情報
ＰＷＣ１ 信号
ＰＷＣ２ 信号
Ｓ１ 信号線
ＳＤ１ 駆動回路
ＳＰ１１ 制御情報
ＳＷ１ スイッチ
ＳＷ２ スイッチ
ＴＲ１ トランジスタ
ＴＲ２ トランジスタ
ＴＲ３ トランジスタ
ＴＲ４ トランジスタ
ＴＲ５ トランジスタ
Ｕ 積和信号
Ｖ１ 画像情報
Ｖ２ 画像情報
Ｖ１１ 情報
Ｗ 重み情報
１０ 積和演算器
１１ 記憶素子
３０ 変換器
７１ ニューロン回路
７２ ニューロン回路
８０ ニューラルネットワーク
８１ 入力層
８２ 中間層
８３ 出力層
９０ 半導体装置
２００ 情報処理装置
２１０ 演算装置
２１１ 演算部
２１２ 記憶部
２１３ 人工知能部
２１４ 伝送路
２１５ 入出力インターフェース
２２０ 入出力装置
２３０ 表示部
２３１ 表示領域
２３３ 伸張回路
２３４ アップコンバータ
２３５ 画像処理回路
２３６ タイミングコントローラ
２３８ 制御部
２４０ 入力部
２４１ 検知領域
２４８ 制御部
２５０ 検知部
２９０ 通信部
３０８ 半導体膜
３０８Ａ 領域
３０８Ｂ 領域
３０８Ｃ 領域
３１２Ａ 導電膜
３１２Ｂ 導電膜
４００ 分子量
４０６ 絶縁膜
４０８ 半導体膜
４０８Ａ 領域
４０８Ｂ 領域
４０８Ｃ 領域
４１２Ａ 導電膜
４１２Ｂ 導電膜
５０１Ａ 絶縁膜
５０１Ｃ 絶縁膜
５０１Ｄ 絶縁膜
５０４ 導電膜
５０５ 接合層
５０６ 絶縁膜
５０８ 半導体膜
５０８Ａ 領域
５０８Ｂ 領域
５０８Ｃ 領域
５１０ 基材
５１２Ａ 導電膜
５１２Ｂ 導電膜
５１６ 絶縁膜
５１６Ａ 絶縁膜
５１６Ｂ 絶縁膜
５１８ 絶縁膜
５２０ 機能層
５２１ 絶縁膜
５２４ 導電膜
５２８ 絶縁膜
５３０ 画素回路
５５０ 表示素子
５５１ 電極
５５２ 電極
５５３ 発光性の材料を含む層
５９１Ａ 開口部
７００ 表示パネル
７００ＴＰ 入出力パネル
７０２ 画素
７０３ 画素
７０５ 封止材
７２０ 機能層
７５０ 表示素子
７５１ 電極
７５２ 電極
７５３ 液晶材料を含む層
７７０ 基材
７７０Ｄ 機能膜
７７０Ｐ 機能膜
７７１ 絶縁膜
７７５ 検知素子
５２００Ｂ 情報処理装置
５２１０ 演算装置
５２２０ 入出力装置
５２３０ 表示部
５２４０ 入力部
５２５０ 検知部
５２９０ 通信部
ANO conductive film B bias signal C11 capacitive element C21 capacitive element CI control information DS detection information G1 scanning line G2 scanning line GCLK signal GD1 driving circuit GDA driving circuit GDB driving circuit GDC driving circuit II input information IN information NN neural network P1 position information PWC1 Signal PWC2 Signal S1 Signal line SD1 Drive circuit SP11 Control information SW1 Switch SW2 Switch TR1 Transistor TR2 Transistor TR3 Transistor TR4 Transistor TR5 Transistor U Product-sum signal V1 Image information V2 Image information V11 Information W Weight information 10 Product-sum calculator 11 Storage element 30 Converter 71 Neuron circuit 72 Neuron circuit 80 Neural network 81 Input layer 82 Intermediate layer 83 Output layer 90 Semiconductor device 200 Information processing device 210 Arithmetic device 2 11 arithmetic unit 212 storage unit 213 artificial intelligence unit 214 transmission path 215 input / output interface 220 input / output device 230 display unit 231 display area 233 expansion circuit 234 upconverter 235 image processing circuit 236 timing controller 238 control unit 240 input unit 241 detection area 248 Control unit 250 Detection unit 290 Communication unit 308 Semiconductor film 308A Region 308B Region 308C Region 312A Conductive film 312B Conductive film 400 Molecular weight 406 Insulating film 408 Semiconductor film 408A Region 408B Region 408C Region 412A Conductive film 412B Conductive film 501A Insulating film 501C Insulating film 501D Insulating film 504 conductive film 505 bonding layer 506 insulating film 508 semiconductor film 508A region 508B region 508C region 510 base material 512A conductive film 512B conductive film 516 insulating film 5 16A Insulating film 516B Insulating film 518 Insulating film 520 Functional layer 521 Insulating film 524 Conductive film 528 Insulating film 530 Pixel circuit 550 Display element 551 Electrode 552 Electrode 553 Layer 591A containing a light emitting material Opening 700 Display panel 700TP Input / output panel 702 Pixel 703 Pixel 705 Sealing material 720 Functional layer 750 Display element 751 Electrode 752 Electrode 753 Layer containing liquid crystal material 770 Base material 770D Functional film 770P Functional film 771 Insulating film 775 Sensing element 5200B Information processing device 5210 Arithmetic device 5220 Input / output device 5230 Display unit 5240 Input unit 5250 Detection unit 5290 Communication unit
Claims (11)
表示部と、を有し、
前記制御部は、制御情報および情報を供給し、
前記制御部は、アップコンバータおよびタイミングコントローラを備え、
前記アップコンバータは、第１の画像情報に基づいて、第２の画像情報を生成し、
前記第２の画像情報は、前記第１の画像情報が備える解像度より高い解像度を備え、
前記アップコンバータは、ニューラルネットワークを備え、
前記ニューラルネットワークは、ニューロン回路を備え、
前記ニューロン回路は、積和演算器および変換器を備え、
前記タイミングコントローラは、前記第２の画像情報に基づいて、前記制御情報および前記情報を生成し、
前記表示部は、表示領域を備え、
前記表示領域は、前記情報に基づいて、前記第２の画像情報を表示する、表示装置。 A control unit;
A display unit;
The control unit supplies control information and information,
The control unit includes an up converter and a timing controller,
The up-converter generates second image information based on the first image information,
The second image information has a higher resolution than that of the first image information,
The upconverter comprises a neural network;
The neural network comprises a neuron circuit;
The neuron circuit includes a product-sum calculator and a converter,
The timing controller generates the control information and the information based on the second image information,
The display unit includes a display area,
The display area displays the second image information based on the information.
前記記憶素子は、記憶ノードおよび第２のトランジスタを備え、
前記記憶素子は、前記記憶ノードの電位を保持する機能を備え、
前記記憶ノードの電位は、荷重係数に基づいて決定され、
前記第２のトランジスタは、前記記憶ノードと接続される第１の電極を備え、
前記第１の電極は、ソース電極またはドレイン電極の機能を備え、
前記第２のトランジスタは、第１の半導体膜を備え、
前記第１の半導体膜は、金属酸化物を含み、
前記第１のトランジスタは、前記記憶ノードと電気的に接続されるゲート電極を備える、請求項１に記載の表示装置。 The product-sum calculator includes a storage element and a first transistor,
The storage element includes a storage node and a second transistor,
The storage element has a function of holding the potential of the storage node,
The potential of the storage node is determined based on a load factor,
The second transistor includes a first electrode connected to the storage node,
The first electrode has a function of a source electrode or a drain electrode,
The second transistor includes a first semiconductor film,
The first semiconductor film includes a metal oxide,
The display device according to claim 1, wherein the first transistor includes a gate electrode electrically connected to the storage node.
前記駆動部は、第１の駆動回路および第２の駆動回路を備え、
前記第１の駆動回路は、前記制御情報に基づいて選択信号を供給し、
前記第１の駆動回路は、第３のトランジスタを備え、
前記第３のトランジスタは、第２の半導体膜および第１のゲート絶縁膜を備え、
前記第２の駆動回路は、前記制御情報および前記情報に基づいて画像信号を供給し、
前記第２の駆動回路は、第４のトランジスタを備え、
前記第４のトランジスタは、前記第３のトランジスタより短いチャネル長を備え、
前記第４のトランジスタは、第３の半導体膜および第２のゲート絶縁膜を備え、
前記第２のゲート絶縁膜は、前記第１のゲート絶縁膜より薄く、
前記第３の半導体膜は、金属酸化物を含む、請求項１または請求項２に記載の表示装置。 Having a drive,
The drive unit includes a first drive circuit and a second drive circuit,
The first driving circuit supplies a selection signal based on the control information,
The first drive circuit includes a third transistor,
The third transistor includes a second semiconductor film and a first gate insulating film,
The second drive circuit supplies an image signal based on the control information and the information,
The second drive circuit includes a fourth transistor,
The fourth transistor has a shorter channel length than the third transistor;
The fourth transistor includes a third semiconductor film and a second gate insulating film,
The second gate insulating film is thinner than the first gate insulating film,
The display device according to claim 1, wherein the third semiconductor film includes a metal oxide.
前記一群の画素は、画素を含み、
前記一群の画素は、行方向に配設され、
前記他の一群の画素は、前記画素を含み、
前記他の一群の画素は、行方向と交差する列方向に配設され、
前記走査線は、前記一群の画素と電気的に接続され、
前記走査線は、前記選択信号を供給され、
前記信号線は、他の一群の画素と電気的に接続され、
前記信号線は、前記画像信号を供給される、請求項１乃至請求項３のいずれか一に記載の表示装置。 The display area includes a group of pixels, another group of pixels, a scanning line and a signal line,
The group of pixels includes pixels;
The group of pixels are arranged in a row direction,
The other group of pixels includes the pixels;
The other group of pixels are arranged in a column direction intersecting the row direction,
The scanning line is electrically connected to the group of pixels;
The scanning line is supplied with the selection signal,
The signal line is electrically connected to another group of pixels;
The display device according to claim 1, wherein the signal line is supplied with the image signal.
前記画素回路は、第５のトランジスタを備え、
前記第５のトランジスタは、第４の半導体膜を備え、
前記第４の半導体膜は、金属酸化物を含む、請求項４に記載の表示装置。 The pixel includes a pixel circuit;
The pixel circuit includes a fifth transistor,
The fifth transistor includes a fourth semiconductor film,
The display device according to claim 4, wherein the fourth semiconductor film includes a metal oxide.
前記表示部は、請求項１乃至請求項５のいずれか一に記載の表示装置を備え、
前記入力部は、検知領域を備え、
前記入力部は、前記検知領域に近接するものを検知し、
前記検知領域は、前記表示領域と重なる領域を備える入出力装置。 An input unit and a display unit;
The display unit includes the display device according to any one of claims 1 to 5.
The input unit includes a detection area,
The input unit detects an object close to the detection area,
The input / output device, wherein the detection area includes an area overlapping the display area.
前記演算装置は、入力情報または検知情報を供給され、
前記演算装置は、制御情報および画像情報を供給し、
前記入出力装置は、前記入力情報および前記検知情報を供給し、
前記入出力装置は、前記制御情報および前記画像情報を供給され、
前記入出力装置は、表示部、入力部および検知部を備え、
前記表示部は、請求項１乃至請求項５のいずれか一に記載の表示装置を備え、
前記表示部は、前記制御情報に基づいて、前記画像情報を表示し、
前記入力部は、前記入力情報を生成し、
前記検知部は、前記検知情報を生成する、情報処理装置。 An arithmetic device and an input / output device;
The arithmetic device is supplied with input information or detection information,
The arithmetic device supplies control information and image information,
The input / output device supplies the input information and the detection information;
The input / output device is supplied with the control information and the image information,
The input / output device includes a display unit, an input unit, and a detection unit,
The display unit includes the display device according to any one of claims 1 to 5.
The display unit displays the image information based on the control information,
The input unit generates the input information;
The detection unit is an information processing apparatus that generates the detection information.
前記人工知能部は、前記入力情報または前記検知情報を供給され、
前記人工知能部は、前記制御情報を供給し、
前記人工知能部は、半導体装置を有し、
前記半導体装置は、前記入力情報または前記検知情報に基づいて、前記制御情報を推論する請求項７に記載の情報処理装置。 The arithmetic device includes an artificial intelligence unit,
The artificial intelligence unit is supplied with the input information or the detection information,
The artificial intelligence unit supplies the control information,
The artificial intelligence unit has a semiconductor device,
The information processing apparatus according to claim 7, wherein the semiconductor device infers the control information based on the input information or the detection information.
前記ニューラルネットワークは、入力層、中間層および出力層を備え、
前記入力層は、第１の一群のニューロン回路を備え、
前記中間層は、第２の一群のニューロン回路を備え、
前記出力層は、第３の一群のニューロン回路を備え、
前記第２の一群のニューロン回路は、第１のニューロン回路および第２のニューロン回路を含み、
前記第１のニューロン回路は、前記第１の一群のニューロン回路と電気的に接続され、
前記第２のニューロン回路は、前記第３の一群のニューロン回路と電気的に接続され、
前記第１の一群のニューロン回路は、前記入力情報または前記検知情報を供給され、
前記第３の一群のニューロン回路は、前記制御情報を供給する、請求項８に記載の情報処理装置。 The semiconductor device includes a neural network,
The neural network includes an input layer, an intermediate layer, and an output layer,
The input layer comprises a first group of neuron circuits;
The intermediate layer comprises a second group of neuron circuits;
The output layer comprises a third group of neuron circuits;
The second group of neuron circuits includes a first neuron circuit and a second neuron circuit;
The first neuron circuit is electrically connected to the first group of neuron circuits;
The second neuron circuit is electrically connected to the third group of neuron circuits;
The first group of neuron circuits is supplied with the input information or the detection information;
The information processing apparatus according to claim 8, wherein the third group of neuron circuits supplies the control information.
前記第１のニューロン回路は、積和演算器および変換器を備え、
前記積和演算器は、前記変換器と電気的に接続され、
前記積和演算器は、前記一群の入力信号および前記一群の重み情報の積和値および前記バイアス信号に基づいて積和信号を生成し、
前記変換器は、前記積和信号に基づいて出力信号を生成する請求項９に記載の情報処理装置。 The first neuron circuit is supplied with a group of input signals, a group of weight information and a bias signal;
The first neuron circuit includes a product-sum calculator and a converter,
The product-sum calculator is electrically connected to the converter;
The product-sum operation unit generates a product-sum signal based on the group of input signals, the product-sum value of the group of weight information, and the bias signal,
The information processing apparatus according to claim 9, wherein the converter generates an output signal based on the product-sum signal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017161192A JP2019040027A (en) | 2017-08-24 | 2017-08-24 | Display device, input/output device, and information processing device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017161192A JP2019040027A (en) | 2017-08-24 | 2017-08-24 | Display device, input/output device, and information processing device |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2019040027A true JP2019040027A (en) | 2019-03-14 |
Family
ID=65725633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017161192A Withdrawn JP2019040027A (en) | 2017-08-24 | 2017-08-24 | Display device, input/output device, and information processing device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2019040027A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114220382A (en) * | 2021-12-10 | 2022-03-22 | 湖北长江新型显示产业创新中心有限公司 | Pixel driving circuit, display panel and display device |
| WO2022267537A1 (en) * | 2021-06-22 | 2022-12-29 | 京东方科技集团股份有限公司 | Driving circuit, driving method, display substrate, and display device |
-
2017
- 2017-08-24 JP JP2017161192A patent/JP2019040027A/en not_active Withdrawn
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022267537A1 (en) * | 2021-06-22 | 2022-12-29 | 京东方科技集团股份有限公司 | Driving circuit, driving method, display substrate, and display device |
| CN114220382A (en) * | 2021-12-10 | 2022-03-22 | 湖北长江新型显示产业创新中心有限公司 | Pixel driving circuit, display panel and display device |
| CN114220382B (en) * | 2021-12-10 | 2023-05-05 | 湖北长江新型显示产业创新中心有限公司 | Pixel driving circuit, display panel and display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7433406B2 (en) | display panel | |
| TWI764969B (en) | Display panel, display device, input/output device, and data processing device | |
| JP7318078B2 (en) | Display device | |
| WO2019220265A1 (en) | Display panel, display device, input-output device, and information processing device | |
| US20240112629A1 (en) | Display Panel, Display Device, Input/Output Device, and Data Processing Device | |
| JP2024032708A (en) | display device | |
| WO2019234555A1 (en) | Display panel, display device, input/output device and information processing device | |
| JP2019040027A (en) | Display device, input/output device, and information processing device | |
| WO2019215537A1 (en) | Display panel, display device, input-output device, and information processing device | |
| JP2018077361A (en) | Display panel, display device, input/output device, and information processing device | |
| WO2018158651A1 (en) | Display panel, display device, input/output device, and information processing device | |
| WO2019175704A1 (en) | Electrical module, display panel, display device, input/output device, information processing device, and production method for electrical module | |
| WO2018150294A1 (en) | Display panel, information processing device and method for producing display panel | |
| JP2018077360A (en) | Display panel, display device, input/output device, and information processing device | |
| KR20240060692A (en) | Display pannel, display device, input/output device, and information processing device | |
| JP2018163180A (en) | Display panel, display device, input/output unit, and information processing unit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200812 |