JP2019016776A - 自動的に設定された検査エリアを有する集積回路パターン検査のための方法および装置 - Google Patents
自動的に設定された検査エリアを有する集積回路パターン検査のための方法および装置 Download PDFInfo
- Publication number
- JP2019016776A JP2019016776A JP2018074827A JP2018074827A JP2019016776A JP 2019016776 A JP2019016776 A JP 2019016776A JP 2018074827 A JP2018074827 A JP 2018074827A JP 2018074827 A JP2018074827 A JP 2018074827A JP 2019016776 A JP2019016776 A JP 2019016776A
- Authority
- JP
- Japan
- Prior art keywords
- polygon
- type
- polygons
- threshold
- line width
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/0002—Inspection of images, e.g. flaw detection
- G06T7/0004—Industrial image inspection
- G06T7/0006—Industrial image inspection using a design-rule based approach
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T7/00—Image analysis
- G06T7/60—Analysis of geometric attributes
- G06T7/62—Analysis of geometric attributes of area, perimeter, diameter or volume
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/10—Image acquisition modality
- G06T2207/10056—Microscopic image
- G06T2207/10061—Microscopic image from scanning electron microscope
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
- G06T2207/00—Indexing scheme for image analysis or image enhancement
- G06T2207/30—Subject of image; Context of image processing
- G06T2207/30108—Industrial image inspection
- G06T2207/30148—Semiconductor; IC; Wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Vision & Pattern Recognition (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Geometry (AREA)
- Quality & Reliability (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Length-Measuring Devices Using Wave Or Particle Radiation (AREA)
- Analysing Materials By The Use Of Radiation (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
Abstract
【課題】システマティック欠陥が発生する可能性のある領域のみを検査対象とする事によって集積回路パターンの検査時間を短縮することができる検査エリアの設定方法を提供する。【解決手段】検査エリア設定方法は、設計データに含まれるパターンを形状に従って分類することで複数種のパターンを抽出し、前記複数種のパターンから1種類のパターンを選択し、前記設計データを検索して、前記選択されたパターンの種類と同じ形状を持つパターンを特定し、前記特定されたパターンの位置をサンプリングポイントとして登録する工程を含む。【選択図】図3A
Description
本発明は、自動的に設定された検査エリアを用いた、集積回路ウェーハおよび/またはマスクのパターン検査の方法および装置に関する。より具体的には、このパターン検査装置および方法は、半導体集積回路(LSI)、光電子デバイス、液晶パネル、およびそれらを製造するホトマスクまたはレチクルを含む、ホトリソグラフィによって製造されたデバイスの微細パターンの検査に使用される。
半導体集積回路の製造工程におけるウェーハのパターン検査、あるいはそのパターン形成用のホトマスクのパターン検査には、ダイ・ツー・ダイ(die to die)比較を用いた光学式パターン検査装置が使われている。ダイ・ツー・ダイ比較は、検査対象のダイである第1の半導体デバイスの画像と、第2のダイ、すなわち基準ダイの同じ位置から得られた画像を比較することによって欠陥を検出する。いくつかのシステムでは、基準ダイと検査対象のダイは近接している。ダイ・ツー・ダイ検査は、一般に、1つまたは複数のダイに現れるが全てのダイには現れない粒子汚染によって引き起こされるランダム欠陥などの欠陥を検出することができるが、このダイ・ツー・ダイ検査は、ウェーハまたはマスクの全てのダイに影響を与えるシステマティックな原因による欠陥を見逃す可能性がある。
近接ダイの存在しないホトマスクまたはレチクルの検査には、ダイ・ツー・データベース(die to database)比較と呼ばれる方法が使用されている。ダイ・ツー・データベース比較では、マスクデータは、マスクデータ画像に変換される。その後、ダイ・ツー・ダイ比較方法の基準ダイの画像を上記マスクデータ画像に置き換え、検査対象のダイの画像とマスクデータ画像とを比較して検査を行う。マスクデータは、設計データにホトマスク用の補正を施して得られるデータが含まれていてもよい。ダイ・ツー・データベース検査は、たとえば米国特許第5563702号明細書“Automated photomask inspection apparatus and method”に記載されている。
半導体集積回路生産での問題に注目すると、ゴミなどに起因するランダム欠陥よりも繰り返し発生するシステマティック欠陥が重要視されている。システマティック欠陥とは、ホトマスク不良、処理異常、レチクルの背景領域の穴、などを原因としてウェーハ上の全ダイにおいて繰り返し発生する欠陥である。システマティック欠陥は検査対象のダイおよび近接する基準ダイの両方に発生しているため、ダイ・ツー・ダイ比較では検出できない。ゆえに、ダイ・ツー・データベース比較方式でのウェーハ検査が必要とされている。
ウェーハ検査は検査対象ダイ全面において検査できる事が望ましい。しかしながら、ダイ・ツー・データベース比較方式は高精度であるが、走査型電子顕微鏡(SEM)を使用する場合には、検査速度が遅い。最新の微細半導体プロセスで製造されたダイを検査するために必要な解像度を得るためには、SEM検査が必要である。このため、ダイ・ツー・データベース比較では、検査領域は各ダイの一部に制限される。
検査領域の設定はエンジニアの経験をもとに手作業で行われている。それゆえ、検査領域外の領域において1つまたは複数の致命的な欠陥を検出できない可能性がある。
そこで設計回路を分析し同じ形状のパターンを複数検査することを避けて異なる種類のパターンを検査することで検査時間を短縮する方法が考えられる。これは、同じパターンには同じような欠陥が出ると予想できるためである。
例えば特許文献1“Inspection area setting method, inspection area setting apparatus, and computer program product”(米国特許出願公開第2011/0013824号明細書)では、あらかじめ決められた複数の位置(サンプリングポイント)からパターンの形状の一致度に応じて各サンプリングポイントを分類し、検査領域として分類後の種類を最も多く囲むように設定する事で検査時間を短縮する方法が記載されている。但し、サンプリングポイントの選択の仕方および抽出後のパターンの分類方法については具体的な記載はない。また特許文献2“Design-based method for grouping systematic defects in lithography pattern writing system”(米国特許第7760347号明細書)では設計データに基づいて潜在的なシステマティック欠陥のパターンを分類する方法について記載されている。
一般的な手法としてサンプリングポイントを等間隔に配置する方法がある。しかしながら、この方法の分類結果には、可能性のあるシステマティック欠陥とは無関係なパターンの領域が入ってしまうため、無駄な検査が行われてしまう上に、分類に要する時間も増えてしまう。よって、本発明は、より適切なサンプリングポイントを選択する。
本発明の一実施形態によれば、システマティック欠陥が発生する可能性のある領域のみを検査対象とする事によって検査時間を短縮する方法が提供される。
一実施形態では、設計データに含まれるパターンを形状に従って分類することで複数種のポリゴンを抽出し、前記複数種のポリゴンから1種類のポリゴンを選択し、前記設計データを検索して、前記選択された1種類のポリゴンと同じ形状を持つポリゴンを特定し、前記特定されたポリゴンの位置をサンプリングポイントとして登録する、検査エリア設定方法によって達成される。
一実施形態では、前記1種類のポリゴンを選択する工程は、前記複数種のポリゴンの最小線幅を線幅しきい値と比較し、前記線幅しきい値よりも小さい最小線幅を持つ1種類のポリゴンを前記複数種ポリゴンから選択する工程である。
一実施形態では、ポリゴン検査装置は、プロセッサと走査型電子顕微鏡とを含み、前記プロセッサは、複数のポリゴンから成る集積回路設計データを入力し、検査エリアを設定するように構成された、機械読み取り可能な指令を備える。前記検査エリアの設定は、設計データに含まれるポリゴンを各ポリゴンの形状に従って分類することで複数種のポリゴンを抽出し、前記複数種のポリゴンの中から第1の種類のポリゴンを選択し、前記設計データを検索して、前記選択された第1の種類のポリゴンと同じ形状を持つポリゴンを特定し、前記特定されたポリゴンの位置をサンプリングポイントとして登録することによって実行される。前記指令は、被検査パターンにおける検査エリアの走査型電子顕微鏡画像を取得し、前記取得された走査型電子顕微鏡画像の形状と前記検査エリアにおける前記設計データとを比較するようにさらに構成されている。
本発明の上記実施形態によれば、システマティック欠陥が発生しやすい領域に限定したサンプリングポイントが得られ、結果として検査時間が短縮される。本発明の上記実施形態は、集積回路設計データや製造されたパターンのパターン検査などのあらゆるタイプの検査に適用可能である。
図1Aは、パターン検査装置の一実施形態を示すブロック図である。このパターン検査装置は、プロセッサおよび内部メモリを内蔵した主制御部1、記憶装置2、入出力制御部3(その一部のみを示す)、入力装置4、表示装置5、印刷装置6、および画像生成装置7を備える。
主制御部1は、1つまたは複数のCPU(Central Processing Unit)とローカルメモリとを有するプロセッサを備え、記憶装置2に記憶されたソフトウェアの制御の下でパターン検査装置全体を管理し、かつ制御する。主制御部1は記憶装置2に接続されている。記憶装置2は、ハードディスクドライブ、フレキシブルディスクドライブ、ソリッドステートディスク、光ディスクドライブ、または他のメモリデバイスの1つまたは複数の形態をとることができる。入力装置4は、キーボード、マウス等を備え、表示装置5は、入力データや計算パラメータ等を表示するディスプレイ等を備え、印刷装置6は、検査結果を印刷するプリンタ等を備える。検査エリアの位置、欠陥の位置、欠陥の測定値、およびその他のデータは、入出力制御部3を介して主制御部1に接続される。さらに、制御ユニット1は、いくつかの実施形態では、ネットワークを介してネットワークストレージシステムに接続され、ネットワークストレージシステムから設計データを読み取るようにしてもよく、検査エリアの位置、欠陥の位置、欠陥の測定値および欠陥の統計を格納し、検査に有用な他の情報を読み取り、または格納してもよい。
主制御部1の内部メモリには、OS(Operating System)等の制御プログラム、パターン検査やサンプリングポイントの抽出のためのプログラム、所要データ、およびその他のデータやプログラムが格納されている。主制御部1は、これらプログラムにより、パターン検査や検査エリアの抽出を行うように構成されている。これらのプログラムは、フレキシブルディスク、光ディスク、USBドライブ、または他のメディアに予め記憶しておき、実行前に上記メディアから読み込まれ、RAM、ソリッドステートディスク、ハードディスク、または他のメモリに記憶され、主制御部1の1つまたは複数のプロセッサによって実行されるようにすることができる。
図1Bは、図1Aの主制御部1と記憶装置2を含む関連する構成要素の詳細なブロック図である。主制御部1,102は、1つまたは複数のプロセッサ104と、典型的には当技術分野で周知のキャッシュSRAMおよびDRAMから成るローカルの高速メモリ106とを備える。メモリ106は、オペレーティングシステム108カーネル、設計データ入力ルーチン110、および検査エリア設定ルーチン112を備えている。プロセッサ104は、内部バスおよびネットワークインタフェイス114を介して外部のネットワークストレージ116に接続されている。プロセッサ104はまた、SEMインターフェース120および画像生成装置7(すなわちSEM120)に接続されている。プロセッサ104はローカルストレージインターフェイス122にも接続されている。ローカルストレージインターフェイス122は、USBドライブ124およびローカルストレージ126用のポートを有している。ローカルストレージ126は、オペレーティングシステム108によって設定された仮想メモリストレージ、実行可能なオペレーティングシステムファイル、およびプロセッサ104上で実行するように構成されたルーチン110,112を含むルーチンのコピーを含んでいる。
典型的な実施形態では、設計データ入力ルーチン110がプロセッサ104上で実行して、USBドライブ124またはネットワークストレージ116からローカル設計データコピー132に設計データを読み出すことで、パターン検査セッションを開始する。次に、設計データ入力ルーチンは、ローカル設計データコピーのポリゴンを、設計データ形状136に読み込む。検査エリア設定ルーチン112は、検査領域138を生成するために設計データ形状を使用するが、これらの検査領域138は、いくつかの実施形態では、検査領域134の将来のセッションのために保存されてもよい。
一旦検査領域138が生成されると、設計データ画像生成ルーチン142は、設計データ形状136を使用して、設計データ画像144を構築する。いくつかの実施形態では、設計データ画像144は、検査される層の完全な画像であり、他の実施形態では、設計データ画像144は、検査領域130内の形状のみを含む部分的画像である。プロセッサ104はまた、ウェーハハンドリングルーチン140を実行して、ウェーハまたはマスクを走査型電子顕微鏡120に装着し、検査のためのダイの位置決めを行うように画像生成装置7に指示する。SEM撮像ルーチン146およびアライメント機能147は、プロセッサ104上で実行され、SEM120を使用して、ウェーハまたはマスク上のダイの検査領域のSEMデータ部分画像148を構築する。次にパターン比較ルーチン150が実行され、検査が実行される。検査中に発見された問題は、パターン問題記録および統計分析ルーチン152によって記録され、パターン問題記録および統計分析ルーチン152は、発見された問題および統計をローカルストレージ128上の検査結果154内に記録する。SEM撮像ルーチン146、パターン比較150、記録および統計分析152ルーチンは、ウェーハまたはマスク上の任意の追加のダイに対して再実行されてもよく、ウェーハハンドリングルーチン140と共に、他のウェーハまたはマスク上の追加のダイを検査してもよい。その後、検査結果154を表示装置5上で見ることができる。
図2は、パターン検査装置の画像生成装置7である走査型電子顕微鏡(SEM)の一実施形態を示す模式図である。図2に示すように、画像生成装置7は、電子線照射システム10と試料室20と2次電子検出器30とを備えている。本実施形態では、画像生成装置7は走査型電子顕微鏡から構成されている。
SEMの電子線照射システム10は、電子線を供給するために適合した電子銃11と、電子銃11から放出された1次電子を集束する集束レンズ12と、電子線(荷電粒子線)を,X方向,Y方向に偏向するX偏向器13およびY偏向器14と、対物レンズ15とを備えている。試料室20はX方向,Y方向に可動のXYステージ21を備えている。試料室20にはウェーハ搬送装置40によって検査対象となる試料パターンを有するウェーハWが搬出入されるようになっている。
照射システム10においては、電子銃11から放出された1次電子は集束レンズ12で集束された後に、X偏向器13およびY偏向器14で偏向されつつ対物レンズ15により集束されて試料であるウェーハWの表面に照射される。
ウェーハW上の検査パターンに1次電子が照射されるとウェーハWからは2次電子が放出され、2次電子は2次電子検出器30により検出される。集束レンズ12および対物レンズ15はレンズ制御装置16に接続され、このレンズ制御装置16は制御コンピュータ50に接続されている。2次電子検出器30は画像取得装置17に接続され、この画像取得装置17も同様に制御コンピュータ50に接続されている。2次電子検出器30で検出された2次電子強度が画像取得装置17によって検査対象パターン画像に変換される。歪みの無い最大の検査対象パターン画像を取得できる1次電子の照射領域を視野と定義する。
前記X偏向器13およびY偏向器14は、偏向制御装置18に接続され、この偏向制御装置18も同様に制御コンピュータ50に接続されている。XYステージ21は、XYステージ制御装置22に接続され、このXYステージ制御装置22も同様に制御コンピュータ50に接続されている。またウェーハ搬送装置40も同様に制御コンピュータ50に接続されている。制御コンピュータ50は、操作コンピュータ60に接続されている。
図3Aは、パターン検査のための検査エリア設定方法の一実施形態を示すフローチャートである。検査エリア設定方法は、図1Aに示す主制御部1によってパターン検査を行う前に実行される。まず、主制御部1は、設計データからポリゴンの形状データを取得し、ポリゴンを形状に従って分類し、それにより、設計データから複数のポリゴン形状を抽出する(ステップ1)。次に、主制御部1は、各ポリゴン形状(またはポリゴンの種類)の最小線幅が、予め設定したしきい値よりも小さいか否かを判定し(ステップ2)、ある種の欠陥があり得るポリゴンの種類を決定する。全ての種類のポリゴンの最小線幅がしきい値以上であれば、処理フローは終了し、そうでなければ処理フローはステップ3に進む。
ステップ3では、主制御部1は、しきい値よりも小さい最小線幅を持つポリゴンの種類を選択する。主制御部1は、設計データを検索して、設計データの中でステップ3で選択したポリゴンと同形状の全てのポリゴンを特定し、特定されたポリゴンの位置をサンプリングポイントとして登録する(ステップ4)。最小線幅がしきい値よりも小さい全ての種類のポリゴンの特定と登録が完了した場合は、処理フローは終了し(ステップ5)、そうでなければ処理フローはステップ6に進む。
ステップ3では、主制御部1は、しきい値よりも小さい最小線幅を持つポリゴンの種類を選択する。主制御部1は、設計データを検索して、設計データの中でステップ3で選択したポリゴンと同形状の全てのポリゴンを特定し、特定されたポリゴンの位置をサンプリングポイントとして登録する(ステップ4)。最小線幅がしきい値よりも小さい全ての種類のポリゴンの特定と登録が完了した場合は、処理フローは終了し(ステップ5)、そうでなければ処理フローはステップ6に進む。
主制御部1は、登録した全サンプリングポイントをマスクでそれぞれ覆い、全てのマスクの総面積を算出し(重複面積は1回だけ総面積に計上される)、設計データの面積に対するマスクの総面積の割合が、予め設定したしきい値よりも小さいか否かを判断する(ステップ6)。算出された割合がしきい値以上であれば処理フローは終了し、そうでなければ処理フローはステップ3に戻る。
図3Bの他の実施形態300において、ポリゴンは取り込まれ(301)、形状に従って分類される(303)。同じ形状を有するポリゴンの各グループは、同じ種類であり、他の形状を有するポリゴンは異なる種類であると考えられる。
次に、ポリゴンの種類は、そのポリゴンの最小線幅に従って分類される(307)。各最小線幅のポリゴンは、複雑さに従ってさらに分類される。最小線幅が最も小さく、かつ最も複雑なポリゴンの種類が選択される(307)。
複雑さの決定では、ポリゴンの頂点の数が計数される。複雑さは、ポリゴンの頂点の数に等しいと考えられる。
ポリゴンの最小線幅がしきい値を超えている場合(309)、処理は終了する(311)。そうでなければ、この種類のものとして分類されたポリゴンは、サンプリングポイントリストに配置され(313)、マスクは、これらのポリゴンの周りに配置される(315)。マスクの面積は合計され、重複面積は1回だけ計上される(317)。マスクの総面積がしきい値を超えた場合(319)、処理は終了する(311)。そうでなければ、現在の線幅で、次に複雑な形状の種類が選択される(321)。同じ線幅を有する他の形状が残っていない場合は、次に大きい線幅を有する最も複雑な形状の種類が選択される。
図4は、図3Aのステップ1の概念図である。設計データ70は、配線、ゲート、トランジスタなどの、ポリゴン74c,74d,74eで表される複数種のパターンを含む設計図である。各ポリゴン74c,74d,74eは、途切れのない形状を持つ独立したパターンである。言い換えれば、設計データ70を構成する矩形状の領域内には、ポリゴン74c,74d,74eで表される複数種のパターンが存在する。主制御部1は、入力装置4を通じて設計データ70を読み込み、設計データ70から、異なる形状を持つ全てのタイプのポリゴン71,72,73を抽出する。ポリゴン74cはポリゴン73、ポリゴン74dはポリゴン71、ポリゴン74eはポリゴン72として抽出される。
一般に、設計データには、異なる形状を持つ複数のポリゴンが含まれる。主制御部1(図1A参照)は、設計データ70内に存在する全てのポリゴン74c,74d,74eを形状に従って分類することによって、形状の異なる複数種のポリゴン71,72,73を設計データ70から抽出する。図4に示す実施形態では、3種類のポリゴン71,72,73が設計データ70から抽出される。主制御部1は、ポリゴン71,72,73の形状データを取得する。形状データは、各ポリゴンの頂点の相対位置を表すデータであり、より具体的には、各ポリゴンの頂点の座標から構成される。
図5は、図3Aのステップ2の概念図である。主制御部1は、抽出されたポリゴン71,72,73のそれぞれの最小線幅W1,W2,W3を求め、これら最小線幅W1,W2,W3を予め設定された線幅しきい値と比較し、最小線幅W1,W2,W3が線幅しきい値よりも小さいか否かを判定する。最小線幅W1,W2,W3は、ポリゴン71,72,73の対応する座標から算出される。
図5に示す実施形態では、ポリゴン71,72の最小線幅W1,W2は、線幅しきい値よりも小さく、ポリゴン73の最小線幅W3は線幅しきい値よりも大きい。よって、主制御部1は、最小線幅が線幅しきい値よりも小さいポリゴン71,72を決定する。同様に、主制御部1は、最小線幅が線幅しきい値よりも大きいポリゴン73を決定する。このしきい値処理の理由は、最小線幅が大きいポリゴンは、オープンタイプの欠陥がないと予想されるため、オープンタイプの欠陥を有する可能性が高い他のポリゴンを重点的に検査するためである。
図6は、図3Aのステップ3の概念図である。主制御部1は、線幅しきい値よりも小さい最小線幅を有する1種類のポリゴン71を選択する。
最小線幅は、ポリゴンの形状に起因した欠陥の可能性を示す形状指標値である。一実施形態では、ポリゴンの頂点の数、またはポリゴンの周囲長さが第二の形状指標値として使用される。ポリゴンの頂点が多いということは、ポリゴンが複雑な形状を有し、そのようなポリゴンが欠陥を有する可能性が高いことを示す。一実施形態では、主制御部1は、抽出されたポリゴン71,72,73のそれぞれの頂点の数を求め、これら頂点の数を予め設定された頂点数しきい値と比較し、頂点しきい値よりも大きい頂点数を持つ1種類のポリゴンを選択する。
同様に、ポリゴンの周囲が長いということは、ポリゴンが複雑な形状を有していることを示しているので、欠陥が生じやすい。一実施形態では、主制御部1は、抽出されたポリゴン71,72,73のそれぞれの周囲長さを求め、これらポリゴンの周囲長さを予め設定された周囲長さしきい値と比較し、周囲長さしきい値よりも大きい周囲長さを持つ1種類のポリゴンを選択する。
一実施形態では、主制御部1は、ポリゴンの最小線幅、ポリゴンの頂点の数、およびポリゴンの周囲長さを、線幅しきい値、頂点しきい値、および周囲長さしきい値とそれぞれ比較する。
図7は、図3Aのステップ4の概念図である。主制御部1(図1A参照)は、設計データ70を検索し、選択されたポリゴン71と形状が一致するポリゴン74dを特定する。主制御部1は、ポリゴン74dの位置(絶対位置)をサンプリングポイント80として登録する。サンプリングポイント80の位置は、設計データ70上に予め定義された二次元座標系上の座標によって表される。
ステップ2で選択された全てのポリゴン、すなわち、線幅しきい値よりも小さい最小線幅を有する複数種のポリゴン71,72の全てについて検索およびサンプリングポイント80の登録が終わった場合は、処理フローを終了する(ステップ5)。図6および図7に示す例では、ポリゴン72については検索およびサンプリングポイント80の登録が未だ実行されていないので、処理フローは、次のステップ6に進む。
図8は、図3Aのステップ6の概念図である。主制御部1は、登録された全てのサンプリングポイント80をマスク85でそれぞれ覆う。全てのマスク85は同一のサイズおよび同一の形状を有している。マスク85は物体ではなく、仮想的なマスクである。本実施形態では、マスク85は正方形であるが、マスク85は円形などの他の形状でもよい。マスク85は、予め定められた規則に従ってサンプリングポイント80上に置かれる。すなわち、各サンプリングポイント80と、対応する各マスク85との相対位置は、一定である。一実施形態では、マスク85の中心とサンプリングポイント80の中心とが一致するように、マスク85はサンプリングポイント80上に配置される。
主制御部1は、マスク85同士の重複面積を除いた全てのマスク85の総面積を算出する。この総面積は、図8において太い点線で囲まれた領域の面積である。さらに、主制御部1は、設計データ70の面積(すなわち、設計データ70を構成する矩形状の設計図の面積)に対する、上記総面積の割合(%)を算出し、総設計データエリアに対する選択された検査エリアの割合が予め設定したカバーリングしきい値以上であれば、処理フローを終了させる。算出された割合がカバーリングしきい値よりも小さければ、処理フローはステップ3に戻り、ステップ3からステップ6が繰り返される。
ステップ3が再度実行されるとき、既に選択されているポリゴン71は選択されない。本実施形態では、ポリゴン71の他には、ポリゴン72が線幅しきい値よりも小さい最小線幅を有しているので、主制御部1は、ステップ3においてポリゴン72を選択する。さらに、上述したように、ステップ4からステップ6が再度実行される。
図9は、ポリゴン71とポリゴン72がサンプリングポイント80として登録され、登録されたサンプリングポイント80がマスク85で覆われた状態を示す図である。主制御部1は、全てのマスク85の総面積(ただし、マスク85の重複面積を除く)を算出する。さらに、主制御部1は、設計データ70が表される領域の面積(矩形状の設計図の面積)に対するマスク85の総面積の割合(%)を算出し、この割合が予め設定したカバーリングしきい値以上であれば、処理フローを終了させる。算出された割合がカバーリングしきい値よりも小さければ、処理フローはステップ3に再度戻る。
カバーリングしきい値を大きくすると、ステップ3〜ステップ6が繰り返されやすくなる。結果として、サンプリングポイント80の数が多くなり、パターン検査の精度は向上する。その一方、カバーリングしきい値を小さくすると、ステップ3〜ステップ6が繰り返されにくくなる。結果として、サンプリングポイント80の数が少なくなるが、パターン検査の時間は短縮される。カバーリングしきい値は、パターン検査精度とパターン検査時間とを比較考量して予め決定される。
本実施形態によれば、システマティック欠陥が発生する可能性のある領域、すなわちサンプリングポイント80が設計データ70上で特定されるので、パターン検査装置は、サンプリングポイント80でのパターン検査を重点的に行うことができる。
図10は、ステップ4において実行される、ポリゴンの形状が同じであるか否かを判断する方法の一実施形態を示す。図10の実施形態では、例として、第1のポリゴン91と第2のポリゴン92の形状が比較される。主制御部1は、第1のポリゴン91を第2のポリゴン92に重ね合わせる。次に、主制御部1は、第1のポリゴン91の頂点と第2のポリゴン92の頂点のうち最も近い頂点との距離を算出し、第1のポリゴン91の頂点と、第2のポリゴン92の対応する頂点との距離を決定し、決定されたすべての距離が設定値よりも小さいか否かを判断する。主制御部1は、決定された距離が設定値よりも小さければ、第1のポリゴン91と第2のポリゴン92の形状は同一であると決定する。
図10は、ステップ4において実行される、ポリゴンの形状が同じであるか否かを判断する方法の一実施形態を示す。図10の実施形態では、例として、第1のポリゴン91と第2のポリゴン92の形状が比較される。主制御部1は、第2のポリゴン92の原点93から第1のポリゴン91の原点95を減算してオフセットを求め、第2のポリゴン92の頂点からオフセットを差し引いて、第1のポリゴン91の頂点と一致するように転置された第2のポリゴン92に類似する転置されたポリゴン94の頂点を決定する。次に、主制御部1は、第1のポリゴン91の頂点と、転置された第2のポリゴン92の対応する頂点との距離を算出し、算出された距離96,97が設定値よりも小さいか否かを判断する。具体的には、主制御部1は、算出された距離が設定値よりも小さければ、第1のポリゴン91と第2のポリゴン92の形状は同一であると決定する。
第1のポリゴン91と第2のポリゴン92の形状を比較する前に、第1のポリゴン91または第2のポリゴン92のいずれかを、回転、反転、並進、拡大、および/または縮小させてもよい。
上述した実施形態は、本発明が属する技術分野における通常の知識を有する者が本発明を実施できることを目的として記載されたものである。上記実施形態の種々の変形例は、当業者であれば当然になしうることであり、本発明の技術的思想は他の実施形態にも適用しうる。したがって、本発明は、記載された実施形態に限定されることはなく、特許請求の範囲によって定義される技術的思想に従った最も広い範囲に解釈されるものである。
本明細書の範囲から逸脱することなく、上記の方法およびシステムにおいて変更を加えることができる。したがって、上記の説明に含まれるか、または添付の図面に示される事項は、例示的なものであり限定的な意味ではなく解釈されるべきである。以下の特許請求の範囲は、本明細書に記載された全ての一般的かつ特定の特徴ならびに本発明の方法およびシステムの範囲の全ての記述を含み、言い換えればそれらの間にあると言える。
本明細書の範囲から逸脱することなく、上記の方法およびシステムにおいて変更を加えることができる。したがって、上記の説明に含まれるか、または添付の図面に示される事項は、例示的なものであり限定的な意味ではなく解釈されるべきである。以下の特許請求の範囲は、本明細書に記載された全ての一般的かつ特定の特徴ならびに本発明の方法およびシステムの範囲の全ての記述を含み、言い換えればそれらの間にあると言える。
Claims (14)
- パターン検査装置における検査エリア設定方法であって、
設計データに含まれるポリゴンを形状に従って分類することで複数種のポリゴンを抽出し、
前記複数種のポリゴンから第1の種類のポリゴンを選択し、
前記設計データを検索して、前記選択された第1の種類のポリゴンと同じ形状を持つポリゴンを特定し、
前記特定されたポリゴンの位置をサンプリングポイントとして登録する、検査エリア設定方法。 - 前記第1の種類のポリゴンを選択する工程は、
前記複数種のポリゴンの最小線幅を線幅しきい値と比較し、
前記線幅しきい値よりも小さい最小線幅を持つポリゴンとして前記第1の種類のポリゴンを選択する工程である、請求項1に記載の検査エリア設定方法。 - 前記第1の種類のポリゴンを選択する工程は、特定の最小線幅を持つポリゴンのうち、最も頂点数の多いポリゴンを選択する工程である、請求項2に記載の検査エリア設定方法。
- 前記第1の種類のポリゴンを選択する工程は、
前記複数種のポリゴンの周囲長さを、周囲長さしきい値と比較し、
前記周囲長さしきい値よりも大きな周囲長さを持つ前記第1の種類のポリゴンを前記複数種のポリゴンから選択する工程である、請求項2に記載の検査エリア設定方法。 - 前記サンプリングポイントをマスクで覆い、
前記設計データを構成する設計図の面積に対する前記マスクの総面積の割合を算出し、
前記割合がカバーリングしきい値よりも小さい場合は、第1の種類のポリゴンを選択する前記工程と、ポリゴンを特定する前記工程と、サンプリングポイントを登録する前記工程と、サンプリングポイントをマスクで覆う前記工程を繰り返す、請求項1に記載の検査エリア設定方法。 - 第2のポリゴンを前記第1の種類のポリゴンに転置した後、前記第1の種類のポリゴンの頂点と、対比される前記第2のポリゴンの対応する頂点との差が、設定値よりも小さい場合は、前記対比されるポリゴンは前記1種類のポリゴンと同一の形状を有すると判定される、請求項1に記載の検査エリア設定方法。
- プロセッサと走査型電子顕微鏡とを備えたパターン検査装置であって、
前記プロセッサは、機械読み取り可能な指令を有しており、
前記機械読み取り可能な指令は、
複数のポリゴンを含む集積回路設計データを入力し、
検査エリアを設定し、
被検査パターンにおける前記検査エリアの走査型電子顕微鏡画像を取得し、
前記取得された走査型電子顕微鏡画像の形状と前記検査エリアにおける前記設計データとを比較するように構成され、
前記検査エリアの設定は、
設計データに含まれるポリゴンを形状に従って分類することで複数種のポリゴンを抽出し、
前記複数種のポリゴンの中から第1の種類のポリゴンを選択し、
前記設計データを検索して、前記選択された第1の種類のポリゴンと同じ形状を持つポリゴンを特定し、
前記特定されたポリゴンの位置をサンプリングポイントとして登録することによって行われる、パターン検査装置。 - 前記第1の種類のポリゴンを選択する前記機械読み取り可能な指令は、
前記複数種のポリゴンの最小線幅を線幅しきい値と比較し、
前記線幅しきい値よりも小さい最小線幅を持つポリゴンとして前記第1の種類のポリゴンを前記複数種のポリゴンから選択するように構成されている、請求項7に記載のパターン検査装置。 - 前記第1の種類のポリゴンを選択する前記機械読み取り可能な指令は、
前記複数種のポリゴンのそれぞれの頂点の数を頂点しきい値と比較し、
前記頂点しきい値よりも大きな頂点数を持つポリゴンとして前記第1の種類のポリゴンを前記複数種のポリゴンから選択するように構成されている、請求項7に記載のパターン検査装置。 - 前記第1の種類のポリゴンを選択する前記機械読み取り可能な指令は、
前記複数種のポリゴンの周囲長さを周囲長さしきい値と比較し、
前記周囲長さしきい値よりも大きな周囲長さを持つポリゴンとして前記第1の種類のポリゴンを前記複数種のポリゴンから選択するように構成されている、請求項7に記載のパターン検査装置。 - 前記検査エリアを選択する前記機械読み取り可能な指令は、
前記サンプリングポイントをマスクで覆い、
前記設計データを構成する設計図の面積に対する前記マスクの総面積の割合を算出し、
前記割合がカバーリングしきい値よりも小さい場合は、第1の種類のポリゴンを選択する前記動作と、ポリゴンを特定する前記動作と、サンプリングポイントを登録する前記動作と、サンプリングポイントをマスクで覆う前記動作を繰り返すように構成されている、請求項7に記載のパターン検査装置。 - 前記第1の種類のポリゴンの頂点と、原点を前記第1の種類のポリゴンの原点に重ね合わせるために転置された対比される第2のポリゴンの対応する頂点との差が、設定値よりも小さい場合は、前記対比されるパターンは、前記第1の種類のポリゴンと同一の形状を有すると判定される、請求項7に記載のパターン検査装置。
- 前記第1の種類のポリゴンを選択する前記機械読み取り可能な指令は、
前記複数種のポリゴンの最小線幅を線幅しきい値と比較し、
前記線幅しきい値よりも小さい最小線幅を持つポリゴンとして前記第1の種類のポリゴンを前記複数種のポリゴンから選択する、請求項7に記載のパターン検査装置。 - 前記第1の種類のポリゴンを選択する前記機械読み取り可能な指令は、
前記複数種のポリゴンの頂点の数を頂点しきい値と比較し、
前記複数種のポリゴンの周囲長さを周囲長さしきい値と比較し、
前記頂点しきい値よりも大きな頂点個数を持ち、かつ前記周囲長さしきい値よりも大きな周囲長さを持つポリゴンとして前記第1の種類のポリゴンを前記複数種のポリゴンから選択するように構成されている、請求項7に記載のパターン検査装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US15/486,251 | 2017-04-12 | ||
US15/486,251 US20180300872A1 (en) | 2017-04-12 | 2017-04-12 | Method And Apparatus For Integrated Circuit Pattern Inspection With Automatically Set Inspection Areas |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2019016776A true JP2019016776A (ja) | 2019-01-31 |
Family
ID=63790788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018074827A Pending JP2019016776A (ja) | 2017-04-12 | 2018-04-09 | 自動的に設定された検査エリアを有する集積回路パターン検査のための方法および装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20180300872A1 (ja) |
JP (1) | JP2019016776A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113379726A (zh) * | 2021-06-30 | 2021-09-10 | 深圳中科飞测科技股份有限公司 | 线路检测方法、装置、设备及计算机可读存储介质 |
Family Cites Families (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5915381B2 (ja) * | 1978-10-16 | 1984-04-09 | 日本電信電話株式会社 | パタ−ン検査法 |
EP0981243B1 (en) * | 1993-07-16 | 2010-03-17 | Sharp Kabushiki Kaisha | Image processor |
US7817844B2 (en) * | 1999-08-26 | 2010-10-19 | Nanogeometry Research Inc. | Pattern inspection apparatus and method |
US7796801B2 (en) * | 1999-08-26 | 2010-09-14 | Nanogeometry Research Inc. | Pattern inspection apparatus and method |
JP2001274209A (ja) * | 2000-03-28 | 2001-10-05 | Toshiba Corp | 半導体検査装置、半導体欠陥解析装置、半導体設計データ修正装置、半導体検査方法、半導体欠陥解析方法、半導体設計データ修正方法およびコンピュータ読み取り可能な記録媒体 |
JP4044297B2 (ja) * | 2001-03-29 | 2008-02-06 | 株式会社東芝 | パターン欠陥検査装置 |
JP2002358509A (ja) * | 2001-06-01 | 2002-12-13 | Dainippon Screen Mfg Co Ltd | 穴検査装置 |
JP3983573B2 (ja) * | 2002-03-06 | 2007-09-26 | 富士重工業株式会社 | ステレオ画像特性検査システム |
US6892367B2 (en) * | 2002-06-28 | 2005-05-10 | Pdf Solutions, Inc. | Vertex based layout pattern (VEP): a method and apparatus for describing repetitive patterns in IC mask layout |
JP4169573B2 (ja) * | 2002-10-23 | 2008-10-22 | 株式会社東京精密 | パターン検査方法及び検査装置 |
US6961920B2 (en) * | 2003-09-18 | 2005-11-01 | International Business Machines Corporation | Method for interlayer and yield based optical proximity correction |
US7523429B2 (en) * | 2004-02-20 | 2009-04-21 | Takumi Technology Corporation | System for designing integrated circuits with enhanced manufacturability |
JP2006019690A (ja) * | 2004-06-02 | 2006-01-19 | Matsushita Electric Ind Co Ltd | パターン解析方法及びパターン解析装置並びに歩留まり算出方法及び歩留まり算出装置 |
JP2008033277A (ja) * | 2006-06-29 | 2008-02-14 | Sharp Corp | 設計データ又はマスクデータの補正方法および補正システム、設計データ又はマスクデータの検証方法および検証システム、半導体集積回路の歩留まり予測方法、デザインルールの改善方法、マスクの製造方法、並びに、半導体集積回路の製造方法 |
JP4943304B2 (ja) * | 2006-12-05 | 2012-05-30 | 株式会社 Ngr | パターン検査装置および方法 |
US7877722B2 (en) * | 2006-12-19 | 2011-01-25 | Kla-Tencor Corp. | Systems and methods for creating inspection recipes |
JP4508283B2 (ja) * | 2007-03-09 | 2010-07-21 | オムロン株式会社 | 認識処理方法およびこの方法を用いた画像処理装置 |
US8924904B2 (en) * | 2007-05-24 | 2014-12-30 | Applied Materials, Inc. | Method and apparatus for determining factors for design consideration in yield analysis |
JP4636064B2 (ja) * | 2007-09-18 | 2011-02-23 | ソニー株式会社 | 画像処理装置および画像処理方法、並びにプログラム |
JP5065943B2 (ja) * | 2008-02-29 | 2012-11-07 | 株式会社日立ハイテクノロジーズ | 製造プロセスモニタリングシステム |
JP4966893B2 (ja) * | 2008-03-13 | 2012-07-04 | 株式会社日立ハイテクノロジーズ | 一致度計算装置及び方法、プログラム |
US8150140B2 (en) * | 2008-12-22 | 2012-04-03 | Ngr Inc. | System and method for a semiconductor lithographic process control using statistical information in defect identification |
JP2011023638A (ja) * | 2009-07-17 | 2011-02-03 | Toshiba Corp | 検査領域設定方法 |
JP5621427B2 (ja) * | 2010-09-09 | 2014-11-12 | 富士通株式会社 | 抵抗値算出プログラム、抵抗値算出方法、抵抗値算出装置 |
WO2012137214A1 (en) * | 2011-04-05 | 2012-10-11 | Hewlett-Packard Development Company, L. P. | Document registration |
US9053259B1 (en) * | 2011-11-28 | 2015-06-09 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing pattern-based design enabled manufacturing of electronic circuit designs |
US8832621B1 (en) * | 2011-11-28 | 2014-09-09 | Cadence Design Systems, Inc. | Topology design using squish patterns |
US8607169B2 (en) * | 2011-12-28 | 2013-12-10 | Elitetech Technology Co., Ltd. | Intelligent defect diagnosis method |
TWI475597B (zh) * | 2012-02-08 | 2015-03-01 | Hitachi High Tech Corp | Pattern evaluation method and pattern evaluation device |
US10540566B2 (en) * | 2012-06-29 | 2020-01-21 | Nec Corporation | Image processing apparatus, image processing method, and program |
TWI534646B (zh) * | 2013-05-20 | 2016-05-21 | 敖翔科技股份有限公司 | 智慧型弱點圖形診斷方法、系統與電腦可讀取記憶媒體 |
WO2015008798A1 (ja) * | 2013-07-18 | 2015-01-22 | 三菱電機株式会社 | 目標類識別装置 |
CN104516891B (zh) * | 2013-09-27 | 2018-05-01 | 北大方正集团有限公司 | 一种版面分析方法及*** |
US9396404B2 (en) * | 2014-08-04 | 2016-07-19 | Datalogic ADC, Inc. | Robust industrial optical character recognition |
US10747830B2 (en) * | 2014-11-21 | 2020-08-18 | Mesh Labs Inc. | Method and system for displaying electronic information |
US9846934B2 (en) * | 2015-04-13 | 2017-12-19 | Anchor Semiconductor Inc. | Pattern weakness and strength detection and tracking during a semiconductor device fabrication process |
US10018571B2 (en) * | 2015-05-28 | 2018-07-10 | Kla-Tencor Corporation | System and method for dynamic care area generation on an inspection tool |
US9727775B2 (en) * | 2015-12-01 | 2017-08-08 | Intel Corporation | Method and system of curved object recognition using image matching for image processing |
US9965848B2 (en) * | 2015-12-23 | 2018-05-08 | Kla-Tencor Corporation | Shape based grouping |
US10127651B2 (en) * | 2016-01-15 | 2018-11-13 | Kla-Tencor Corporation | Defect sensitivity of semiconductor wafer inspectors using design data with wafer image data |
TWI564741B (zh) * | 2016-01-25 | 2017-01-01 | 敖翔科技股份有限公司 | 智慧型缺陷分類採樣方法、系統與電腦可讀取儲存媒體 |
US10311197B2 (en) * | 2016-02-22 | 2019-06-04 | Mentor Graphics Corporation | Preserving hierarchy and coloring uniformity in multi-patterning layout design |
US10095826B2 (en) * | 2016-06-16 | 2018-10-09 | Globalfoundries Inc. | Feed-forward for silicon inspections (DFM2CFM : design to silicon) and feed-back for weakpoint predictor decks (CFM2DFM : silicon to design) guided by marker classification, sampling, and higher dimensional analysis |
US10248754B2 (en) * | 2017-05-23 | 2019-04-02 | Globalfoundries Inc. | Multi-stage pattern recognition in circuit designs |
-
2017
- 2017-04-12 US US15/486,251 patent/US20180300872A1/en not_active Abandoned
-
2018
- 2018-04-09 JP JP2018074827A patent/JP2019016776A/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
US20180300872A1 (en) | 2018-10-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7093828B2 (ja) | 自動式パターン忠実度測定計画生成 | |
JP6785663B2 (ja) | 検査のための高解像度フルダイイメージデータの使用 | |
US10483081B2 (en) | Self directed metrology and pattern classification | |
KR102369848B1 (ko) | 관심 패턴 이미지 집단에 대한 이상치 검출 | |
JP6807844B2 (ja) | ビルトインターゲットを用いた検査対デザイン位置揃え | |
US7760347B2 (en) | Design-based method for grouping systematic defects in lithography pattern writing system | |
US10127653B2 (en) | Determining coordinates for an area of interest on a specimen | |
TWI588924B (zh) | 用於晶圓檢測之方法、裝置及電腦可讀取媒體 | |
JP4791267B2 (ja) | 欠陥検査システム | |
US8788242B2 (en) | Pattern measurement apparatus | |
US20150110384A1 (en) | Image inspection method of die to database | |
JP6078234B2 (ja) | 荷電粒子線装置 | |
JP6472447B2 (ja) | フォトマスク欠陥性における変化の監視 | |
TWI734720B (zh) | 檢查晶圓之系統及方法 | |
US10140698B2 (en) | Polygon-based geometry classification for semiconductor mask inspection | |
WO2019199617A1 (en) | Shape metric based scoring of wafer locations | |
TW202044097A (zh) | 用於測試影像與設計對準之設計檔案選擇 | |
JP2011023638A (ja) | 検査領域設定方法 | |
TWI684225B (zh) | 自定向計量和圖樣分類 | |
JP2019016776A (ja) | 自動的に設定された検査エリアを有する集積回路パターン検査のための方法および装置 | |
KR20220153067A (ko) | 웨이퍼 검사를 위한 기준 데이터 처리 |