JP2019016741A - Wiring substrate, probe card, and method of manufacturing wiring substrate - Google Patents
Wiring substrate, probe card, and method of manufacturing wiring substrate Download PDFInfo
- Publication number
- JP2019016741A JP2019016741A JP2017134809A JP2017134809A JP2019016741A JP 2019016741 A JP2019016741 A JP 2019016741A JP 2017134809 A JP2017134809 A JP 2017134809A JP 2017134809 A JP2017134809 A JP 2017134809A JP 2019016741 A JP2019016741 A JP 2019016741A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- insulating
- wiring
- insulating layer
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Measuring Leads Or Probes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
本発明は、配線基板、プローブカード、及び、配線基板の製造方法に関する。 The present invention relates to a wiring board, a probe card, and a manufacturing method of the wiring board.
半導体素子の電気検査には、プローブカードと呼ばれる検査基板が使用される。プローブカードに使用される配線基板は、一般的な配線基板と同様、絶縁層の形成と配線層の形成を繰り返すことによって製造される。 An inspection board called a probe card is used for electrical inspection of semiconductor elements. A wiring board used for a probe card is manufactured by repeating formation of an insulating layer and formation of a wiring layer in the same manner as a general wiring board.
配線基板を製造する際、下層の配線層がバリ等の突起部を有していると、当該配線層を覆うように形成した絶縁層から突起部の一部が突出することがある。その場合、絶縁層から突出した突起部が上層の配線層と導通することでショート不良が発生するおそれがある。特に、プローブカードは非常に高精度な製品であり、１箇所でもショートの可能性があると品質を保証することができなくなるため、高度な管理が必要とされている。 When manufacturing a wiring board, if the lower wiring layer has protrusions such as burrs, part of the protrusions may protrude from the insulating layer formed to cover the wiring layer. In that case, there is a possibility that a short-circuit defect may occur due to the protrusion protruding from the insulating layer being electrically connected to the upper wiring layer. In particular, the probe card is a very high-precision product, and if there is a possibility of short-circuiting even at one location, the quality cannot be guaranteed, so that advanced management is required.
配線層の突起部に関する技術として、例えば、特許文献１には、プロービング痕のような突出部を表面に有する電極パッドの少なくとも一部を覆う第１の絶縁膜を形成し、第１の絶縁膜の表面から突出した部分を除去した後、第１の絶縁膜上及び電極パッド上に第２の絶縁膜を形成することが記載されている。 As a technique related to the protruding portion of the wiring layer, for example, in Patent Document 1, a first insulating film that covers at least a part of an electrode pad having a protruding portion such as a probing mark on the surface is formed, and the first insulating film is formed. After removing the portion protruding from the surface, a second insulating film is formed on the first insulating film and the electrode pad.
特許文献１に記載された技術では、第１の絶縁膜の表面から突出した部分のみを研磨等の方法によって除去し、その上に第２の絶縁膜を配置している。しかし、この構成では、絶縁性は第２の絶縁膜の厚みに起因することになる。すなわち、第２の絶縁膜が厚くなるほど絶縁性は向上し、第２の絶縁膜が薄くなるほど絶縁性は低下する。したがって、絶縁性を確保するためには第２の絶縁膜を厚くする必要があるが、製品全体の厚みが大きくなる等の不具合が生じてしまう。 In the technique described in Patent Document 1, only the portion protruding from the surface of the first insulating film is removed by a method such as polishing, and the second insulating film is disposed thereon. However, in this configuration, the insulation is caused by the thickness of the second insulating film. That is, the insulating property is improved as the second insulating film is thickened, and the insulating property is lowered as the second insulating film is thinned. Therefore, although it is necessary to increase the thickness of the second insulating film in order to ensure insulation, problems such as an increase in the thickness of the entire product occur.
本発明は上記の問題を解決するためになされたものであり、配線層のショート不良が抑制された配線基板を提供することを目的とする。本発明はまた、上記配線基板を備えるプローブカード、及び、上記配線基板の製造方法を提供することを目的とする。 The present invention has been made to solve the above problems, and an object of the present invention is to provide a wiring board in which short-circuit defects in a wiring layer are suppressed. Another object of the present invention is to provide a probe card including the wiring board and a method for manufacturing the wiring board.
本発明の配線基板は、第１の配線層と、上記第１の配線層を覆うように配置され、かつ、上記第１の配線層の上面の一部を露出させる開口を内部に有する絶縁層と、上記開口に絶縁材料が充填されてなる絶縁柱体と、平面視において上記絶縁柱体と重なるように、上記絶縁層の表面に配置された第２の配線層と、を備えることを特徴とする。 A wiring board according to the present invention includes a first wiring layer and an insulating layer that is disposed so as to cover the first wiring layer and has an opening that exposes a part of the upper surface of the first wiring layer. And an insulating column body in which the opening is filled with an insulating material, and a second wiring layer disposed on the surface of the insulating layer so as to overlap the insulating column body in plan view. And
一実施形態において、上記絶縁層は、上記第１の配線層を覆うように配置され、かつ、上記開口を内部に有する下層と、上記下層と上記第２の配線層との間に配置された上層と、を有し、上記絶縁層の下層の上記開口に上記絶縁柱体が設けられており、上記第２の配線層は、上記絶縁層の上層の表面に配置されている。 In one embodiment, the insulating layer is disposed so as to cover the first wiring layer, and is disposed between the lower layer having the opening therein and the lower layer and the second wiring layer. The insulating pillar is provided in the opening in the lower layer of the insulating layer, and the second wiring layer is disposed on the surface of the upper layer of the insulating layer.
上記実施形態において、上記絶縁層の上層は、上記絶縁層の下層と異なる材料から構成されていてもよい。 In the embodiment, the upper layer of the insulating layer may be made of a material different from that of the lower layer of the insulating layer.
上記実施形態において、上記絶縁層の上層は、上記絶縁柱体と一体として形成されていることが好ましい。 In the embodiment, the upper layer of the insulating layer is preferably formed integrally with the insulating column.
また、一実施形態において、上記第２の配線層は、上記絶縁柱体と接するように配置されている。 In one embodiment, the second wiring layer is disposed so as to be in contact with the insulating column body.
上記実施形態において、上記絶縁柱体は、上記絶縁層と異なる材料から構成されていてもよい。 In the above embodiment, the insulating column body may be made of a material different from that of the insulating layer.
本発明の配線基板において、上記第１の配線層は、基板本体の表面に配置されていてもよいし、基板本体に積層された他の絶縁層の表面に配置されていてもよい。 In the wiring board of the present invention, the first wiring layer may be disposed on the surface of the substrate body, or may be disposed on the surface of another insulating layer stacked on the substrate body.
本発明の配線基板において、上記基板本体は、積層された複数のセラミック層を備えることが好ましい。 In the wiring board of the present invention, it is preferable that the board body includes a plurality of laminated ceramic layers.
本発明の配線基板において、上記絶縁層は、樹脂層であることが好ましい。 In the wiring board of the present invention, the insulating layer is preferably a resin layer.
本発明のプローブカードは、本発明の配線基板を備えることを特徴とする。 The probe card of the present invention includes the wiring board of the present invention.
本発明の配線基板の製造方法は、突起部を有する第１の配線層を覆うように、絶縁層の下層を形成する工程と、上記絶縁層の下層から突出又は露出している上記突起部を除去することによって、上記第１の配線層の上面の一部を露出させる開口を上記絶縁層の下層の内部に形成する工程と、上記絶縁層の下層の表面に絶縁材料を塗布することによって、上記開口に上記絶縁材料を充填して上記絶縁柱体を形成するとともに、上記絶縁層の下層の表面に絶縁層の上層を形成する工程と、平面視において上記絶縁柱体と重なるように、上記絶縁層の上層の表面に第２の配線層を形成する工程と、を備えることを特徴とする。 The method for manufacturing a wiring board according to the present invention includes a step of forming a lower layer of an insulating layer so as to cover the first wiring layer having a protruding portion, and the protruding portion protruding or exposed from the lower layer of the insulating layer. Removing the first wiring layer by exposing a part of the upper surface of the first wiring layer to form an opening inside the lower layer of the insulating layer; and applying an insulating material to the surface of the lower layer of the insulating layer, Filling the opening with the insulating material to form the insulating column body, forming an upper layer of the insulating layer on the lower surface of the insulating layer, and overlapping the insulating column body in plan view Forming a second wiring layer on the surface of the upper layer of the insulating layer.
また、本発明の配線基板の製造方法は、突起部を有する第１の配線層を覆うように、絶縁層を形成する工程と、上記絶縁層から突出又は露出している上記突起部を除去することによって、上記第１の配線層の上面の一部を露出させる開口を上記絶縁層の内部に形成する工程と、上記開口に絶縁材料を充填することによって、上記絶縁柱体を形成する工程と、平面視において上記絶縁柱体と重なるように、上記絶縁層の表面に第２の配線層を上記絶縁柱体と接するように形成する工程と、を備えることを特徴とする。 In the method for manufacturing a wiring board according to the present invention, the step of forming an insulating layer so as to cover the first wiring layer having the protruding portion, and the protruding portion protruding or exposed from the insulating layer are removed. Forming an opening in the insulating layer to expose a part of the upper surface of the first wiring layer, and forming the insulating column body by filling the opening with an insulating material. And a step of forming a second wiring layer on the surface of the insulating layer so as to be in contact with the insulating column body so as to overlap the insulating column body in a plan view.
本発明によれば、配線層のショート不良が抑制された配線基板を提供することができる。 ADVANTAGE OF THE INVENTION According to this invention, the wiring board by which the short circuit defect of the wiring layer was suppressed can be provided.
以下、本発明の配線基板、プローブカード、及び、配線基板の製造方法について説明する。
しかしながら、本発明は、以下の構成に限定されるものではなく、本発明の要旨を変更しない範囲において適宜変更して適用することができる。なお、以下において記載する本発明の個々の望ましい構成を２つ以上組み合わせたものもまた本発明である。
Hereinafter, a wiring board, a probe card, and a method for manufacturing the wiring board according to the present invention will be described.
However, the present invention is not limited to the following configurations, and can be applied with appropriate modifications without departing from the scope of the present invention. Note that the present invention also includes a combination of two or more desirable configurations of the present invention described below.
［配線基板］
本発明の配線基板は、第１の配線層と、上記第１の配線層を覆うように配置され、かつ、上記第１の配線層の上面の一部を露出させる開口を内部に有する絶縁層と、上記開口に絶縁材料が充填されてなる絶縁柱体と、平面視において上記絶縁柱体と重なるように、上記絶縁層の表面に配置された第２の配線層と、を備えることを特徴とする。
[Wiring board]
A wiring board according to the present invention includes a first wiring layer and an insulating layer that is disposed so as to cover the first wiring layer and has an opening that exposes a part of the upper surface of the first wiring layer. And an insulating column body in which the opening is filled with an insulating material, and a second wiring layer disposed on the surface of the insulating layer so as to overlap the insulating column body in plan view. And
以下、本発明の配線基板の実施形態について説明する。
以下に示す各実施形態は例示であり、異なる実施形態で示した構成の部分的な置換又は組み合わせが可能であることは言うまでもない。第２実施形態以降では、第１実施形態と共通の事項についての記述は省略し、異なる点についてのみ説明する。なお、各実施形態を特に区別しない場合、単に「本発明の配線基板」という。
Hereinafter, embodiments of the wiring board of the present invention will be described.
Each embodiment shown below is an illustration, and it cannot be overemphasized that a partial substitution or combination of composition shown in a different embodiment is possible. In the second and subsequent embodiments, description of matters common to the first embodiment will be omitted, and only different points will be described. If the embodiments are not particularly distinguished, they are simply referred to as “the wiring board of the present invention”.
図１は、本発明の第１実施形態に係る配線基板の特徴部分を模式的に示す断面図である。
図１には全体的な構成が示されていないが、配線基板１は、第１の配線層１１と、第１の配線層１１を覆うように配置された絶縁層２１と、絶縁層２１の表面に配置された第２の配線層１２と、を備えている。絶縁層２１は、第１の配線層１１の上面の一部を露出させる開口３１を内部に有し、絶縁層２１の開口３１には、絶縁材料が充填されてなる絶縁柱体３０が設けられている。図１に示す配線基板１では、第１の配線層１１は、基板本体２０の表面に配置されている。第２の配線層１２は、平面視において、すなわち、絶縁層２１が積層された方向（図１では上下方向）から見て、絶縁柱体３０と重なるように配置されている。
FIG. 1 is a cross-sectional view schematically showing a characteristic portion of the wiring board according to the first embodiment of the present invention.
Although the overall configuration is not shown in FIG. 1, the wiring substrate 1 includes a
図１に示す配線基板１では、絶縁層２１は、第１の配線層１１を覆うように配置された下層２１ａと、下層２１ａと第２の配線層１２との間に配置された上層２１ｂと、を有しており、第２の配線層１２は、絶縁層２１の上層２１ｂの表面に配置されている。絶縁層２１の下層２１ａは開口３１を内部に有し、絶縁層２１の下層２１ａの開口３１に絶縁柱体３０が設けられている。また、絶縁層２１の上層２１ｂは、絶縁柱体３０と一体として形成されている。
In the wiring substrate 1 shown in FIG. 1, the
図１に示す配線基板１は、第２の配線層１２を覆うように絶縁層２１の表面に配置された少なくとも１層の絶縁層をさらに備えてもよい。
The wiring substrate 1 shown in FIG. 1 may further include at least one insulating layer disposed on the surface of the insulating
図２は、本発明の第２実施形態に係る配線基板の特徴部分を模式的に示す断面図である。
図２に示す配線基板２は、絶縁層２１が下層と上層とを有さず、第２の配線層１２が絶縁柱体３０と接するように配置されていることを除いて、図１に示す配線基板１と共通の構成を有している。
FIG. 2 is a cross-sectional view schematically showing a characteristic portion of the wiring board according to the second embodiment of the present invention.
The
図２に示す配線基板２は、第２の配線層１２を覆うように絶縁層２１の表面に配置された少なくとも１層の絶縁層をさらに備えてもよい。
The
図３は、本発明の第３実施形態に係る配線基板の特徴部分を模式的に示す断面図である。
図３に示す配線基板３は、第１の配線層１１が他の絶縁層２２の表面に配置されていることを除いて、図１に示す配線基板１と共通の構成を有している。
FIG. 3 is a cross-sectional view schematically showing a characteristic portion of the wiring board according to the third embodiment of the present invention.
The
図３には示されていないが、他の絶縁層２２は、基板本体に積層されている。また、他の絶縁層２２は、少なくとも１層であればよく、１層でもよいし、２層以上でもよい。
Although not shown in FIG. 3, another insulating
図３に示す配線基板３は、第２の配線層１２を覆うように絶縁層２１の表面に配置された少なくとも１層の絶縁層をさらに備えてもよい。
The
図４は、本発明の第４実施形態に係る配線基板の特徴部分を模式的に示す断面図である。
図４に示す配線基板４は、第１の配線層１１が他の絶縁層２２の表面に配置されていることを除いて、図２に示す配線基板２と共通の構成を有している。
FIG. 4 is a cross-sectional view schematically showing the characteristic part of the wiring board according to the fourth embodiment of the present invention.
The
図４には示されていないが、他の絶縁層２２は、基板本体に積層されている。また、他の絶縁層２２は、少なくとも１層であればよく、１層でもよいし、２層以上でもよい。
Although not shown in FIG. 4, the other insulating
図４に示す配線基板４は、第２の配線層１２を覆うように絶縁層２１の表面に配置された少なくとも１層の絶縁層をさらに備えてもよい。
The
本発明の配線基板においては、図１〜図４に示すように、第１の配線層と第２の配線層との間に配置された絶縁層の開口に、絶縁材料が充填されてなる絶縁柱体が設けられていることを特徴としている。絶縁柱体によって、第１の配線層と第２の配線層との導通が防止されるため、ショート不良を抑制することができる。 In the wiring board of the present invention, as shown in FIGS. 1 to 4, an insulating material in which an opening of an insulating layer disposed between the first wiring layer and the second wiring layer is filled with an insulating material is used. It is characterized by a pillar. Since the insulating column body prevents conduction between the first wiring layer and the second wiring layer, short-circuit defects can be suppressed.
本発明の配線基板は、積層された複数の絶縁層を備えることが好ましい。
本発明の配線基板が複数の絶縁層を備える場合、各層の絶縁層において、第１実施形態〜第４実施形態のいずれかの構成を有することが好ましく、第１実施形態〜第４実施形態の構成を組み合わせて有してもよい。各層の絶縁層に存在する絶縁柱体の形状、大きさ及び数は、それぞれ同じであってもよいし、異なっていてもよい。ただし、第１実施形態〜第４実施形態の構成を有していない絶縁層が存在してもよく、また、同一層の絶縁層において、絶縁柱体が設けられていない部分が存在してもよい。
The wiring board of the present invention preferably includes a plurality of laminated insulating layers.
When the wiring board of the present invention includes a plurality of insulating layers, each of the insulating layers preferably has any of the configurations of the first to fourth embodiments. You may have it combining a structure. The shape, size, and number of insulating pillars present in each insulating layer may be the same or different. However, there may be an insulating layer that does not have the configuration of the first to fourth embodiments, or there may be a portion where the insulating column is not provided in the same insulating layer. Good.
本発明の配線基板は、特に、基板本体と、上記基板本体に積層された複数の絶縁層と、を備えることが好ましい。
基板本体は、上記絶縁層とは材料及び厚さの少なくとも一方が異なる絶縁層が複数積層されてなるものであり、例えば、積層された複数のセラミック層を備える。セラミック層は、低温焼結セラミック（ＬＴＣＣ）材料を含む層であってもよいし、高温焼結セラミック（ＨＴＣＣ）材料を含む層であってもよい。基板本体は、内部配線をさらに備える。
In particular, the wiring board of the present invention preferably includes a substrate body and a plurality of insulating layers stacked on the substrate body.
The substrate body is formed by laminating a plurality of insulating layers different in at least one of material and thickness from the insulating layer, and includes, for example, a plurality of laminated ceramic layers. The ceramic layer may be a layer containing a low temperature sintered ceramic (LTCC) material or a layer containing a high temperature sintered ceramic (HTCC) material. The substrate body further includes internal wiring.
基板本体の厚さは、基板本体に積層された絶縁層の合計厚さよりも厚いことが好ましい。また、基板本体を構成する各絶縁層の厚さは、基板本体に積層された各絶縁層の厚さよりも厚いことが好ましい。 The thickness of the substrate body is preferably thicker than the total thickness of the insulating layers stacked on the substrate body. Moreover, it is preferable that the thickness of each insulating layer which comprises a board | substrate body is thicker than the thickness of each insulating layer laminated | stacked on the board | substrate body.
本発明の配線基板において、第１実施形態及び第３実施形態のように、絶縁層が下層と上層とを有し、絶縁層の上層の表面に第２の配線層が配置される場合には、配線基板の絶縁性をさらに高くすることができる。 In the wiring board of the present invention, as in the first and third embodiments, the insulating layer has a lower layer and an upper layer, and the second wiring layer is disposed on the surface of the upper layer of the insulating layer. Insulation of the wiring board can be further increased.
絶縁層の上層は、絶縁層の下層と同じ材料から構成されていてもよいし、絶縁層の下層と異なる材料から構成されていてもよい。例えば、絶縁層の上層を、絶縁層の下層と誘電率の異なる材料から構成することにより、配線基板の誘電率を調整することができる。なお、「異なる材料」には、材料の配合が異なる場合も含まれる。 The upper layer of the insulating layer may be made of the same material as that of the lower layer of the insulating layer, or may be made of a material different from that of the lower layer of the insulating layer. For example, the dielectric constant of the wiring board can be adjusted by configuring the upper layer of the insulating layer from a material having a dielectric constant different from that of the lower layer of the insulating layer. Note that “different materials” includes cases where the blending of materials is different.
絶縁層の上層は、絶縁柱体と同時に形成することによって、絶縁柱体と一体として形成されていることが好ましい。この場合、絶縁層の上層が下層と同じ材料から構成されていれば、絶縁柱体は絶縁層の下層と同じ材料から構成され、一方、絶縁層の上層が下層と異なる材料から構成されていれば、絶縁柱体は絶縁層の下層と異なる材料から構成される。 It is preferable that the upper layer of the insulating layer is formed integrally with the insulating column body by being formed simultaneously with the insulating column body. In this case, if the upper layer of the insulating layer is made of the same material as the lower layer, the insulating column is made of the same material as the lower layer of the insulating layer, while the upper layer of the insulating layer is made of a material different from the lower layer. For example, the insulating column is made of a material different from that of the lower layer of the insulating layer.
なお、絶縁層の上層が下層と同じ材料から構成されている場合であっても、絶縁層の上層と下層との界面、及び、絶縁層の下層と絶縁柱体との界面を区別することは可能である。 Even when the upper layer of the insulating layer is made of the same material as the lower layer, it is possible to distinguish the interface between the upper layer and the lower layer of the insulating layer and the interface between the lower layer of the insulating layer and the insulating column. Is possible.
絶縁層の上層の厚さは特に限定されないが、絶縁層の下層よりも薄いことが好ましい。絶縁層の上層の厚さは、絶縁層の全体の厚さの５０％以下であることが好ましい。 The thickness of the upper layer of the insulating layer is not particularly limited, but is preferably thinner than the lower layer of the insulating layer. The thickness of the upper layer of the insulating layer is preferably 50% or less of the total thickness of the insulating layer.
本発明の配線基板において、第２実施形態及び第４実施形態のように、絶縁柱体と接するように第２の配線層が配置される場合、配線基板の全体を薄くすることができる。 In the wiring board of the present invention, when the second wiring layer is disposed so as to be in contact with the insulating column body as in the second and fourth embodiments, the entire wiring board can be thinned.
絶縁柱体と接するように第２の配線層が配置される場合、絶縁柱体は、絶縁層と同じ材料から構成されていてもよいし、絶縁層と異なる材料から構成されていてもよい。例えば、絶縁柱体を、絶縁層と誘電率の異なる材料から構成することにより、配線基板の誘電率を調整することができる。なお、「異なる材料」には、材料の配合が異なる場合も含まれる。また、絶縁柱体が絶縁層と同じ材料から構成されている場合であっても、絶縁柱体と絶縁層との界面を区別することは可能である。 When the second wiring layer is disposed so as to be in contact with the insulating pillar, the insulating pillar may be made of the same material as that of the insulating layer or may be made of a material different from that of the insulating layer. For example, the dielectric constant of the wiring board can be adjusted by configuring the insulating column body from a material having a dielectric constant different from that of the insulating layer. Note that “different materials” includes cases where the blending of materials is different. Even if the insulating column is made of the same material as the insulating layer, the interface between the insulating column and the insulating layer can be distinguished.
本発明の配線基板において、絶縁層を構成する材料は特に限定されず、例えば、ポリイミド樹脂、ポリベンゾオキサイド樹脂、エポキシ樹脂等の樹脂が挙げられる。このように、本発明の配線基板において、絶縁層は、樹脂層であることが好ましい。 In the wiring board of the present invention, the material constituting the insulating layer is not particularly limited, and examples thereof include resins such as polyimide resin, polybenzooxide resin, and epoxy resin. Thus, in the wiring board of the present invention, the insulating layer is preferably a resin layer.
本発明の配線基板においては、第１の配線層の上面の一部が露出している限り、絶縁層が有する開口の深さは特に限定されない。例えば、本発明の配線基板を後述する方法によって製造する場合、第１の配線層の突起部を除去することによって開口を形成することができるが、第１の配線層の表面に突起部の一部が残存していてもよい。 In the wiring board of the present invention, the depth of the opening of the insulating layer is not particularly limited as long as a part of the upper surface of the first wiring layer is exposed. For example, when the wiring board of the present invention is manufactured by the method described later, the opening can be formed by removing the protruding portion of the first wiring layer, but one of the protruding portions is formed on the surface of the first wiring layer. The part may remain.
本発明の配線基板においては、絶縁柱体によって第１の配線層と第２の配線層とが絶縁されている限り、開口の全体を充填するように絶縁柱体が形成されていてもよいし、開口の一部（例えば、第１の配線層と絶縁柱体との間）に空洞が存在するように絶縁柱体が形成されていてもよい。 In the wiring board of the present invention, as long as the first wiring layer and the second wiring layer are insulated by the insulating column body, the insulating column body may be formed so as to fill the entire opening. The insulating column may be formed so that a cavity exists in a part of the opening (for example, between the first wiring layer and the insulating column).
本発明の配線基板において、絶縁柱体の形状及び大きさは、特に限定されるものではない。また、第１の配線層と第２の配線層との間に、複数の絶縁柱体が設けられていてもよい。この場合、絶縁柱体の形状及び大きさは、それぞれ同じであってもよいし、異なっていてもよい。 In the wiring board of the present invention, the shape and size of the insulating column are not particularly limited. Further, a plurality of insulating pillars may be provided between the first wiring layer and the second wiring layer. In this case, the shape and size of the insulating pillars may be the same or different.
本発明の配線基板において、第１の配線層及び第２の配線層を構成する材料は特に限定されず、例えば、Ｃｕ、Ａｇ、Ａｕ、Ａｌ、Ｎｉ等の金属が挙げられる。 In the wiring board of the present invention, the material constituting the first wiring layer and the second wiring layer is not particularly limited, and examples thereof include metals such as Cu, Ag, Au, Al, and Ni.
［プローブカード］
本発明のプローブカードは、本発明の配線基板を備えることを特徴とする。
本発明の配線基板がプローブカード用基板として使用される場合、基板本体と、上記基板本体に積層された複数の絶縁層と、を備えることが好ましい。
[Probe card]
The probe card of the present invention includes the wiring board of the present invention.
When the wiring board of the present invention is used as a probe card board, it is preferable to include a board body and a plurality of insulating layers stacked on the board body.
本発明の配線基板は、絶縁層側の主面に設けられる表面電極にプローブピンを実装することでプローブカードとして使用することができる。
本発明の配線基板はプローブカードの全体であってもよく、本発明の配線基板がプローブカードの一部として使用されてもよい。
本発明の配線基板がプローブカードの一部として使用される場合は、スペーストランスフォーマー又はインターポーザ―と呼ばれる基板として働き、配線ピッチ変換基板として使用されることが好ましい。この場合、本発明の配線基板の基板本体側の表面電極をプローブカード本体となるプリント配線板と電気的に接続して使用する。
The wiring board of the present invention can be used as a probe card by mounting probe pins on a surface electrode provided on the main surface on the insulating layer side.
The wiring board of the present invention may be the entire probe card, or the wiring board of the present invention may be used as a part of the probe card.
When the wiring board of the present invention is used as a part of a probe card, it works as a board called a space transformer or an interposer and is preferably used as a wiring pitch conversion board. In this case, the surface electrode on the board body side of the wiring board of the present invention is used by being electrically connected to a printed wiring board serving as a probe card body.
本発明の配線基板がプローブカード用基板として使用される場合、絶縁層側の主面に設けられる表面電極（上面電極ともいう）のピッチは、基板本体側の主面に設けられる表面電極（下面電極ともいう）のピッチよりも狭く設定されていて、配線基板の内部に再配線構造が形成される。 When the wiring board of the present invention is used as a probe card substrate, the pitch of the surface electrodes (also referred to as upper surface electrodes) provided on the main surface on the insulating layer side is the surface electrode (lower surface) provided on the main surface on the substrate body side. The rewiring structure is formed inside the wiring board.
各上面電極が形成される配線基板の上部においては、検査対象である半導体素子の端子間隔に合わせるために、微細な配線パターンの形成が可能な薄膜で形成された複数の絶縁層の積層体で構成されていることが好ましい。一方、各下面電極が形成される配線基板の下部においては、絶縁層よりも剛性が高い基板本体で構成されていることが好ましい。したがって、基板本体の厚さは、基板本体に積層された絶縁層の合計厚さよりも厚いことが好ましい。また、基板本体を構成する各絶縁層の厚さは、基板本体に積層された各絶縁層の厚さよりも厚いことが好ましい。 In the upper part of the wiring substrate on which each upper surface electrode is formed, a laminated body of a plurality of insulating layers formed of a thin film capable of forming a fine wiring pattern in order to match the terminal interval of the semiconductor element to be inspected. It is preferable to be configured. On the other hand, it is preferable that the lower part of the wiring board on which each lower surface electrode is formed is composed of a board body having higher rigidity than the insulating layer. Therefore, the thickness of the substrate body is preferably thicker than the total thickness of the insulating layers stacked on the substrate body. Moreover, it is preferable that the thickness of each insulating layer which comprises a board | substrate body is thicker than the thickness of each insulating layer laminated | stacked on the board | substrate body.
［配線基板の製造方法］
以下、本発明の配線基板の製造方法の実施形態について説明する。なお、各実施形態を特に区別しない場合、単に「本発明の配線基板の製造方法」という。
[Method of manufacturing a wiring board]
Hereinafter, an embodiment of a method for manufacturing a wiring board of the present invention will be described. Note that when the embodiments are not particularly distinguished, they are simply referred to as “a method of manufacturing a wiring board according to the present invention”.
本発明の配線基板の製造方法の一実施形態として、本発明の第１実施形態に係る配線基板を製造する方法について説明する。
本発明の第１実施形態に係る配線基板の製造方法は、突起部を有する第１の配線層を覆うように、絶縁層の下層を形成する工程と、上記絶縁層の下層から突出又は露出している上記突起部を除去することによって、上記第１の配線層の上面の一部を露出させる開口を上記絶縁層の下層の内部に形成する工程と、上記絶縁層の下層の表面に絶縁材料を塗布することによって、上記開口に上記絶縁材料を充填して上記絶縁柱体を形成するとともに、上記絶縁層の下層の表面に絶縁層の上層を形成する工程と、平面視において上記絶縁柱体と重なるように、上記絶縁層の上層の表面に第２の配線層を形成する工程と、を備えることを特徴とする。
As an embodiment of a method for manufacturing a wiring board according to the present invention, a method for manufacturing a wiring board according to a first embodiment of the present invention will be described.
The method for manufacturing a wiring board according to the first embodiment of the present invention includes a step of forming a lower layer of an insulating layer so as to cover the first wiring layer having a protrusion, and a protrusion or exposure from the lower layer of the insulating layer. Forming an opening in the lower layer of the insulating layer to expose a part of the upper surface of the first wiring layer by removing the protruding portion, and an insulating material on the lower surface of the insulating layer To form the insulating column body by filling the opening with the insulating material, and to form the upper layer of the insulating layer on the surface of the lower layer of the insulating layer; And a step of forming a second wiring layer on the upper surface of the insulating layer so as to overlap with the insulating layer.
図５Ａ、図５Ｂ、図５Ｃ、図５Ｄ及び図５Ｅは、図１に示す配線基板の製造方法の一例を模式的に示す断面図である。 5A, FIG. 5B, FIG. 5C, FIG. 5D and FIG. 5E are cross-sectional views schematically showing an example of a method for manufacturing the wiring board shown in FIG.
図５Ａでは、突起部１５を有する第１の配線層１１が表面に配置された基板本体２０を準備する。
In FIG. 5A, a
基板本体２０は、例えば、内部配線が形成されたセラミックグリーンシートを複数枚積層した後、焼成することにより作製することができる。
The
第１の配線層１１は、例えば、スパッタ等の薄膜形成法によって形成することができる。この際、異物等によって、第１の配線層１１に突起部１５が発生することがある。図５Ａでは、第１の配線層が１つの突起部を有しているが、複数の突起部を有していてもよい。第１の配線層が複数の突起部を有する場合、突起部の形状及び大きさは、それぞれ同じであってもよいし、異なっていてもよい。
The
図５Ｂでは、基板本体２０の表面に、第１の配線層１１を覆うように、絶縁層の下層２１ａを形成する。この際、突起部の大きさによって、突起部の上面が絶縁層の下層から突出又は露出する。図５Ｂでは、突起部１５の上面が絶縁層の下層２１ａから突出しているが、絶縁層の下層２１ａから露出する程度でもよい。また、第１の配線層が複数の突起部を有する場合、絶縁層の下層から突出も露出もしていない突起部が存在してもよい。
In FIG. 5B, an insulating layer
絶縁層の下層２１ａは、例えば、ポリイミド樹脂等の樹脂をスピンコート等の塗布法によって塗布した後、熱で硬化させることによって形成することができる。
The
図５Ｃでは、絶縁層の下層２１ａから突出している突起部１５を除去することによって、第１の配線層１１の上面の一部を露出させる開口３１を絶縁層の下層２１ａの内部に形成する。
In FIG. 5C, by removing the
例えば、絶縁層の下層２１ａが形成された基板本体２０全体をウェットエッチングすることによって突起部１５を除去することができる。また、レーザー等を用いて物理的に突起部１５を除去してもよい。なお、絶縁層の下層から突出も露出もしていない突起部は、除去されなくてもよい。
For example, the
図５Ｄでは、絶縁層２１の下層２１ａの表面に絶縁材料を塗布することによって、開口３１に絶縁材料を充填して絶縁柱体３０を形成するとともに、絶縁層２１の下層２１ａの表面に絶縁層２１の上層２１ｂを形成する。これによって、絶縁層２１の上層２１ｂは、絶縁柱体３０と一体として形成される。
In FIG. 5D, an insulating material is applied to the surface of the
絶縁層２１の上層２１ｂは、例えば、ポリイミド樹脂等の樹脂をスピンコート等の塗布法によって塗布した後、熱で硬化させることによって形成することができる。絶縁層２１の上層２１ｂを形成するための材料は、絶縁層２１の下層２１ａを形成するための材料と同じであってもよいし、異なっていてもよい。
The
図５Ｅでは、平面視において絶縁柱体３０と重なるように、絶縁層２１の上層２１ｂの表面に第２の配線層１２を形成する。
In FIG. 5E, the
第２の配線層１２は、例えば、フォトリソグラフィ技術を用いて形成することができる。その場合、第２の配線層１２は、スパッタ等により下地のＴｉ膜を形成した後、同じくスパッタ等によりＴｉ膜上にＣｕ膜を成膜し、さらに、その上にレジストを形成した後、露光・現像し、Ｃｕ膜上にＣｕ電極を電解めっき又は無電解めっきにより形成することで得られる。
The
必要に応じて、絶縁層２１の表面に、他の絶縁層を形成してもよい。さらに、配線層の形成と絶縁層の形成を繰り返してもよい。
If necessary, another insulating layer may be formed on the surface of the insulating
また、最上層の配線層の表面には、表面保護のために、Ｎｉ／Ａｕめっきを施してもよい。 Further, the surface of the uppermost wiring layer may be subjected to Ni / Au plating for surface protection.
以上により、図１に示す配線基板１が得られる。 Thus, the wiring substrate 1 shown in FIG. 1 is obtained.
本発明の配線基板の製造方法の別の実施形態として、本発明の第２実施形態に係る配線基板を製造する方法について説明する。
本発明の第２実施形態に係る配線基板の製造方法は、突起部を有する第１の配線層を覆うように、絶縁層を形成する工程と、上記絶縁層から突出又は露出している上記突起部を除去することによって、上記第１の配線層の上面の一部を露出させる開口を上記絶縁層の内部に形成する工程と、上記開口に絶縁材料を充填することによって、上記絶縁柱体を形成する工程と、平面視において上記絶縁柱体と重なるように、上記絶縁層の表面に第２の配線層を上記絶縁柱体と接するように形成する工程と、を備えることを特徴とする。
As another embodiment of a method for manufacturing a wiring board according to the present invention, a method for manufacturing a wiring board according to a second embodiment of the present invention will be described.
The method for manufacturing a wiring board according to the second embodiment of the present invention includes a step of forming an insulating layer so as to cover the first wiring layer having a protruding portion, and the protrusion protruding or exposed from the insulating layer. Forming the opening in the insulating layer to expose a part of the upper surface of the first wiring layer by removing the portion, and filling the opening with an insulating material, And a step of forming a second wiring layer on the surface of the insulating layer so as to be in contact with the insulating column body so as to overlap the insulating column body in plan view.
図６Ａ、図６Ｂ、図６Ｃ、図６Ｄ及び図６Ｅは、図２に示す配線基板の製造方法の一例を模式的に示す断面図である。 6A, 6B, 6C, 6D, and 6E are cross-sectional views schematically showing an example of a method for manufacturing the wiring board shown in FIG.
図６Ａでは、突起部１５を有する第１の配線層１１が表面に配置された基板本体２０を準備する。
In FIG. 6A, a
図６Ａに示す工程は、図５Ａに示す工程と同様である。図６Ａでは、第１の配線層が１つの突起部を有しているが、複数の突起部を有していてもよい。第１の配線層が複数の突起部を有する場合、突起部の形状及び大きさは、それぞれ同じであってもよいし、異なっていてもよい。 The process shown in FIG. 6A is the same as the process shown in FIG. 5A. In FIG. 6A, the first wiring layer has one protrusion, but may have a plurality of protrusions. When the first wiring layer has a plurality of protrusions, the shape and size of the protrusions may be the same or different from each other.
図６Ｂでは、基板本体２０の表面に、第１の配線層１１を覆うように、絶縁層２１を形成する。この際、突起部の大きさによって、突起部の上面が絶縁層から突出又は露出する。図６Ｂでは、突起部１５の上面が絶縁層２１から突出しているが、絶縁層２１から露出する程度でもよい。また、第１の配線層が複数の突起部を有する場合、絶縁層から突出も露出もしていない突起部が存在してもよい。
In FIG. 6B, the insulating
絶縁層２１は、例えば、ポリイミド樹脂等の樹脂をスピンコート等の塗布法によって塗布した後、熱で硬化させることによって形成することができる。
The insulating
図６Ｃでは、絶縁層２１から突出している突起部１５を除去することによって、第１の配線層１１の上面の一部を露出させる開口３１を絶縁層２１の内部に形成する。
In FIG. 6C, an
例えば、絶縁層２１が形成された基板本体２０全体をウェットエッチングすることによって突起部１５を除去することができる。また、レーザー等を用いて物理的に突起部１５を除去してもよい。なお、絶縁層から突出も露出もしていない突起部は、除去されなくてもよい。
For example, the
図６Ｄでは、開口３１に絶縁材料を充填することによって、絶縁柱体３０を形成する。絶縁柱体３０を形成するための材料は、絶縁層２１を形成するための材料と同じであってもよいし、異なっていてもよい。
In FIG. 6D, the insulating
図６Ｅでは、平面視において絶縁柱体３０と重なるように、絶縁層２１の表面に第２の配線層１２を絶縁柱体３０と接するように形成する。図６Ｅに示す工程は、図５Ｅに示す工程と同様である。
In FIG. 6E, the
必要に応じて、絶縁層２１の表面に、他の絶縁層を形成してもよい。さらに、配線層の形成と絶縁層の形成を繰り返してもよい。
If necessary, another insulating layer may be formed on the surface of the insulating
また、最上層の配線層の表面には、表面保護のために、Ｎｉ／Ａｕめっきを施してもよい。 Further, the surface of the uppermost wiring layer may be subjected to Ni / Au plating for surface protection.
以上により、図２に示す配線基板２が得られる。
Thus, the
なお、本発明の第３実施形態及び第４実施形態に係る配線基板を製造する場合には、突起部を有する第１の配線層が表面に配置された基板本体に代えて、少なくとも１層の絶縁層が積層され、かつ、突起部を有する第１の配線層が上記絶縁層の表面に配置された基板本体を準備することを除いて、それぞれ本発明の第１実施形態及び第２実施形態に係る配線基板と同様に製造すればよい。この場合、第１の配線層は、第２の配線層と同様、例えば、フォトリソグラフィ技術を用いて形成することができる。 When manufacturing the wiring boards according to the third embodiment and the fourth embodiment of the present invention, at least one layer is used instead of the board body on which the first wiring layer having the protrusions is arranged on the surface. A first embodiment and a second embodiment of the present invention, respectively, except that a substrate body is prepared in which an insulating layer is laminated and a first wiring layer having a protrusion is disposed on the surface of the insulating layer. What is necessary is just to manufacture similarly to the wiring board which concerns on. In this case, the first wiring layer can be formed using, for example, a photolithography technique in the same manner as the second wiring layer.
本発明の配線基板の製造方法においては、第１の配線層の突起部を完全に除去することによって開口を形成してもよいし、第１の配線層の表面に突起部の一部が残存していてもよい。 In the method for manufacturing a wiring board according to the present invention, the opening may be formed by completely removing the protruding portion of the first wiring layer, or a part of the protruding portion remains on the surface of the first wiring layer. You may do it.
本発明の配線基板の製造方法においては、開口の全体を充填するように絶縁柱体を形成してもよいし、開口の一部（例えば、第１の配線層と絶縁柱体との間）に空洞が存在するように絶縁柱体を形成してもよい。 In the method for manufacturing a wiring board according to the present invention, the insulating pillar may be formed so as to fill the entire opening, or a part of the opening (for example, between the first wiring layer and the insulating pillar). Insulating pillars may be formed such that there are cavities.
本発明の配線基板、プローブカード、及び、配線基板の製造方法は、上記実施形態に限定されるものではなく、基板本体の構成、製造条件等に関し、本発明の範囲内において、種々の応用、変形を加えることが可能である。 The method of manufacturing the wiring board, probe card, and wiring board of the present invention is not limited to the above-described embodiments, and various applications, within the scope of the present invention, are related to the configuration of the substrate body, manufacturing conditions, and the like. It is possible to add deformation.
１，２，３，４ 配線基板
１１ 第１の配線層
１２ 第２の配線層
１５ 突起部
２０ 基板本体
２１ 絶縁層
２１ａ 絶縁層の下層
２１ｂ 絶縁層の上層
２２ 他の絶縁層
３０ 絶縁柱体
３１ 開口
1, 2, 3, 4
Claims (13)
前記第１の配線層を覆うように配置され、かつ、前記第１の配線層の上面の一部を露出させる開口を内部に有する絶縁層と、
前記開口に絶縁材料が充填されてなる絶縁柱体と、
平面視において前記絶縁柱体と重なるように、前記絶縁層の表面に配置された第２の配線層と、を備えることを特徴とする配線基板。 A first wiring layer;
An insulating layer disposed so as to cover the first wiring layer and having an opening inside which exposes a part of the upper surface of the first wiring layer;
An insulating pillar formed by filling the opening with an insulating material;
A wiring board comprising: a second wiring layer disposed on a surface of the insulating layer so as to overlap the insulating column body in plan view.
前記絶縁層の下層の前記開口に前記絶縁柱体が設けられており、
前記第２の配線層は、前記絶縁層の上層の表面に配置されている請求項１に記載の配線基板。 The insulating layer is disposed so as to cover the first wiring layer, and includes a lower layer having the opening therein, and an upper layer disposed between the lower layer and the second wiring layer. And
The insulating pillar is provided in the opening in the lower layer of the insulating layer;
The wiring board according to claim 1, wherein the second wiring layer is disposed on a surface of an upper layer of the insulating layer.
前記絶縁層の下層から突出又は露出している前記突起部を除去することによって、前記第１の配線層の上面の一部を露出させる開口を前記絶縁層の下層の内部に形成する工程と、
前記絶縁層の下層の表面に絶縁材料を塗布することによって、前記開口に前記絶縁材料を充填して前記絶縁柱体を形成するとともに、前記絶縁層の下層の表面に絶縁層の上層を形成する工程と、
平面視において前記絶縁柱体と重なるように、前記絶縁層の上層の表面に第２の配線層を形成する工程と、を備えることを特徴とする配線基板の製造方法。 Forming a lower layer of the insulating layer so as to cover the first wiring layer having the protruding portion;
Forming an opening in the lower layer of the insulating layer to expose a part of the upper surface of the first wiring layer by removing the protrusion protruding or exposed from the lower layer of the insulating layer;
By applying an insulating material to the lower surface of the insulating layer, the insulating material is formed by filling the opening with the insulating material, and an upper layer of the insulating layer is formed on the lower surface of the insulating layer. Process,
And a step of forming a second wiring layer on the surface of the upper layer of the insulating layer so as to overlap the insulating column body in plan view.
前記絶縁層から突出又は露出している前記突起部を除去することによって、前記第１の配線層の上面の一部を露出させる開口を前記絶縁層の内部に形成する工程と、
前記開口に絶縁材料を充填することによって、前記絶縁柱体を形成する工程と、
平面視において前記絶縁柱体と重なるように、前記絶縁層の表面に第２の配線層を前記絶縁柱体と接するように形成する工程と、を備えることを特徴とする配線基板の製造方法。 Forming an insulating layer so as to cover the first wiring layer having the protruding portion;
Forming an opening in the insulating layer to expose a part of the upper surface of the first wiring layer by removing the protrusion protruding or exposed from the insulating layer;
Forming the insulating pillar by filling the opening with an insulating material;
And a step of forming a second wiring layer on the surface of the insulating layer so as to be in contact with the insulating column body so as to overlap the insulating column body in plan view.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017134809A JP7081090B2 (en) | 2017-07-10 | 2017-07-10 | How to manufacture wiring boards, probe cards, and wiring boards |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017134809A JP7081090B2 (en) | 2017-07-10 | 2017-07-10 | How to manufacture wiring boards, probe cards, and wiring boards |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019016741A true JP2019016741A (en) | 2019-01-31 |
| JP7081090B2 JP7081090B2 (en) | 2022-06-07 |
Family
ID=65357985
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017134809A Active JP7081090B2 (en) | 2017-07-10 | 2017-07-10 | How to manufacture wiring boards, probe cards, and wiring boards |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7081090B2 (en) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020093051A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093048A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093053A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093049A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093050A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| KR20220148688A (en) * | 2021-04-29 | 2022-11-07 | (주)샘씨엔에스 | Method for impedance matching of space transformer for probe card |
| KR20230018689A (en) * | 2021-07-30 | 2023-02-07 | 임훈 | Probe apparatus for inspecting wafer |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151116A (en) * | 1998-11-12 | 2000-05-30 | O K Print:Kk | Method and device for manufacturing multilayer printed board |
| JP2000183534A (en) * | 1998-12-21 | 2000-06-30 | Matsushita Electric Works Ltd | Manufacture of wiring board |
| JP2006324290A (en) * | 2005-05-17 | 2006-11-30 | Ricoh Co Ltd | Multilayer interconnection and manufacturing method thereof, element substrate having multilayer interconnection, and flat panel display using element substrate |
| WO2014174710A1 (en) * | 2013-04-26 | 2014-10-30 | 株式会社村田製作所 | Multi-layer wiring board, manufacturing method for same, and probe-card-use substrate |
| WO2015076121A1 (en) * | 2013-11-20 | 2015-05-28 | 株式会社村田製作所 | Multilayer wiring substrate and probe card provided therewith |
| JP2017090067A (en) * | 2015-11-03 | 2017-05-25 | 日本特殊陶業株式会社 | Wiring board for checkup use |
-
2017
- 2017-07-10 JP JP2017134809A patent/JP7081090B2/en active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000151116A (en) * | 1998-11-12 | 2000-05-30 | O K Print:Kk | Method and device for manufacturing multilayer printed board |
| JP2000183534A (en) * | 1998-12-21 | 2000-06-30 | Matsushita Electric Works Ltd | Manufacture of wiring board |
| JP2006324290A (en) * | 2005-05-17 | 2006-11-30 | Ricoh Co Ltd | Multilayer interconnection and manufacturing method thereof, element substrate having multilayer interconnection, and flat panel display using element substrate |
| WO2014174710A1 (en) * | 2013-04-26 | 2014-10-30 | 株式会社村田製作所 | Multi-layer wiring board, manufacturing method for same, and probe-card-use substrate |
| WO2015076121A1 (en) * | 2013-11-20 | 2015-05-28 | 株式会社村田製作所 | Multilayer wiring substrate and probe card provided therewith |
| JP2017090067A (en) * | 2015-11-03 | 2017-05-25 | 日本特殊陶業株式会社 | Wiring board for checkup use |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020093051A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093048A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093053A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093049A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| JP2020093050A (en) * | 2018-12-12 | 2020-06-18 | 株式会社三洋物産 | Game machine |
| KR20220148688A (en) * | 2021-04-29 | 2022-11-07 | (주)샘씨엔에스 | Method for impedance matching of space transformer for probe card |
| KR102594037B1 (en) | 2021-04-29 | 2023-10-25 | (주)샘씨엔에스 | Method for impedance matching of space transformer for probe card |
| KR20230018689A (en) * | 2021-07-30 | 2023-02-07 | 임훈 | Probe apparatus for inspecting wafer |
| KR102616036B1 (en) | 2021-07-30 | 2023-12-19 | 임훈 | Probe apparatus for inspecting wafer |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7081090B2 (en) | 2022-06-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP7081090B2 (en) | How to manufacture wiring boards, probe cards, and wiring boards | |
| JP5280309B2 (en) | Semiconductor device and manufacturing method thereof | |
| US8324513B2 (en) | Wiring substrate and semiconductor apparatus including the wiring substrate | |
| US20160323996A1 (en) | Multilayer circuit board and inspection apparatus including the same | |
| US8330480B2 (en) | Interconnection card for inspection, manufacture method for interconnection card, and inspection method using interconnection card | |
| JP4991597B2 (en) | Manufacturing method of probe card assembly substrate | |
| JP2013004576A (en) | Semiconductor device | |
| JP5017872B2 (en) | Semiconductor device and manufacturing method thereof | |
| KR20220116561A (en) | Thin film capacitor, manufacturing method thereof, and electronic circuit board including thin film capacitor | |
| JP2007073765A (en) | Semiconductor package and its manufacturing method | |
| TW201605300A (en) | Interposer substrate and method of manufacture | |
| JP2015012013A (en) | Multilayer wiring board and probe card including the same | |
| JP5559717B2 (en) | Manufacturing method of electronic parts | |
| JP5964658B2 (en) | Thin film wiring board | |
| US9530725B2 (en) | Wiring substrate and semiconductor package | |
| JP5980554B2 (en) | Electrical connection member, inspection method, and manufacturing method of electrical connection member | |
| US11474128B2 (en) | Metal probe structure and method for fabricating the same | |
| JP5426261B2 (en) | Semiconductor device | |
| JP5690678B2 (en) | Wiring board for electronic component inspection apparatus and manufacturing method thereof | |
| JP2016034005A (en) | Method for manufacturing wiring board | |
| JP7308288B2 (en) | Circuit boards, probe card substrates and probe cards | |
| JP7071201B2 (en) | How to manufacture circuit boards, probe cards and circuit boards | |
| JP4774063B2 (en) | Wiring board for electronic component inspection and manufacturing method thereof | |
| JP2018088442A (en) | Printed wiring board and manufacturing method thereof | |
| JP2017147375A (en) | Printed wiring board and method for manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200413 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210309 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20211019 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211207 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220509 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7081090 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |