JP2019012801A - 炭化珪素半導体装置の製造方法 - Google Patents
炭化珪素半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2019012801A JP2019012801A JP2017129913A JP2017129913A JP2019012801A JP 2019012801 A JP2019012801 A JP 2019012801A JP 2017129913 A JP2017129913 A JP 2017129913A JP 2017129913 A JP2017129913 A JP 2017129913A JP 2019012801 A JP2019012801 A JP 2019012801A
- Authority
- JP
- Japan
- Prior art keywords
- silicon carbide
- carbide semiconductor
- cavity
- substrate
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 title claims abstract description 242
- 229910010271 silicon carbide Inorganic materials 0.000 title claims abstract description 240
- 239000004065 semiconductor Substances 0.000 title claims abstract description 159
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 51
- 239000000758 substrate Substances 0.000 claims abstract description 127
- 238000005520 cutting process Methods 0.000 claims abstract description 11
- 239000013078 crystal Substances 0.000 claims description 45
- 238000005530 etching Methods 0.000 claims description 24
- 238000000034 method Methods 0.000 claims description 22
- 230000000694 effects Effects 0.000 claims description 10
- 238000010438 heat treatment Methods 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 7
- 229910052710 silicon Inorganic materials 0.000 claims description 7
- 239000010703 silicon Substances 0.000 claims description 7
- 239000002994 raw material Substances 0.000 claims description 5
- 238000003763 carbonization Methods 0.000 claims description 3
- 238000007790 scraping Methods 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 41
- 239000007789 gas Substances 0.000 description 39
- 230000015572 biosynthetic process Effects 0.000 description 17
- 235000012431 wafers Nutrition 0.000 description 12
- 229910004298 SiO 2 Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 10
- 229910052751 metal Inorganic materials 0.000 description 10
- 239000012535 impurity Substances 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 7
- 238000004140 cleaning Methods 0.000 description 6
- 239000002019 doping agent Substances 0.000 description 6
- 239000011229 interlayer Substances 0.000 description 6
- 238000005468 ion implantation Methods 0.000 description 6
- 238000005498 polishing Methods 0.000 description 6
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000000137 annealing Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000001257 hydrogen Substances 0.000 description 5
- 229910052739 hydrogen Inorganic materials 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 230000004888 barrier function Effects 0.000 description 4
- 238000000151 deposition Methods 0.000 description 4
- 230000008021 deposition Effects 0.000 description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 4
- 229920005591 polysilicon Polymers 0.000 description 4
- 239000002344 surface layer Substances 0.000 description 4
- 239000010936 titanium Substances 0.000 description 4
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- JLTRXTDYQLMHGR-UHFFFAOYSA-N trimethylaluminium Chemical compound C[Al](C)C JLTRXTDYQLMHGR-UHFFFAOYSA-N 0.000 description 3
- ATUOYWHBWRKTHZ-UHFFFAOYSA-N Propane Chemical compound CCC ATUOYWHBWRKTHZ-UHFFFAOYSA-N 0.000 description 2
- 239000005380 borophosphosilicate glass Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 229910000041 hydrogen chloride Inorganic materials 0.000 description 2
- IXCSERBJSXMMFS-UHFFFAOYSA-N hydrogen chloride Substances Cl.Cl IXCSERBJSXMMFS-UHFFFAOYSA-N 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 229910052757 nitrogen Inorganic materials 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 239000005360 phosphosilicate glass Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 238000004151 rapid thermal annealing Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 1
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 125000004432 carbon atom Chemical group C* 0.000 description 1
- 238000010000 carbonizing Methods 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 150000004820 halides Chemical class 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000001294 propane Substances 0.000 description 1
- 239000005368 silicate glass Substances 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- -1 such as an m plane Substances 0.000 description 1
- 229910052716 thallium Inorganic materials 0.000 description 1
- BKVIYDNLLOSFOA-UHFFFAOYSA-N thallium Chemical compound [Tl] BKVIYDNLLOSFOA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
- H01L29/0623—Buried supplementary region, e.g. buried guard ring
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/66068—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【課題】炭化珪素半導体基板の裏面を削ること無しに炭化珪素半導体基板を薄くして、素子性能を向上させることができる炭化珪素半導体装置の製造方法を提供する。【解決手段】複数の空洞２０を内部に有する炭化珪素半導体基体３０を形成し、炭化珪素半導体基体３０上に炭化珪素半導体素子２２を形成し、炭化珪素半導体素子２２を炭化珪素半導体基体３０から切り出す。また、炭化珪素半導体素子２２の面積が空洞２０の面積より小さくなるように、空洞２０上に炭化珪素半導体素子２２を形成する。また、炭化珪素半導体基体３０を切断する切断面Ｄが空洞２０内を通る。【選択図】図１６
Description
この発明は、炭化珪素半導体装置の製造方法に関する。
従来、パワー半導体素子においては、素子のオン抵抗の低減を図るため、トレンチ構造を有する縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｅｄ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電解効果トランジスタ）が作製（製造）されている。縦型ＭＯＳＦＥＴでは、チャネルが基板表面に対して平行に形成されるプレーナー構造よりも基板表面に対して垂直に形成されるトレンチ構造の方が単位面積当たりのセル密度を増やすことができるため、単位面積当たりの電流密度を増やすことができ、コスト面から有利である。
また、炭化珪素半導体装置としては、現在までに、ショットキーバリアダイオード（ＳＢＤ：Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ）、プレーナゲート構造やトレンチゲート構造の縦型ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：絶縁ゲート型電界効果トランジスタ）が製品化されている。
トレンチゲート構造は、炭化珪素からなる半導体基体（以下、炭化珪素基体とする）に形成したトレンチ内にＭＯＳゲート（金属−酸化膜−半導体からなる絶縁ゲート）を埋め込んで、トレンチ側壁に沿った部分をチャネル（反転層）として利用した３次元構造である。このため、同じオン抵抗（Ｒｏｎ）の素子同士で比べた場合、トレンチゲート構造は、炭化珪素基体上に平板状にＭＯＳゲートを設けたプレーナゲート構造よりも素子面積（チップ面積）を圧倒的に小さくすることができ、将来有望なデバイス構造といえる。
従来の炭化珪素半導体装置の構造について、トレンチゲート構造の縦型ＭＯＳＦＥＴを例に説明する。図１９は、従来の炭化珪素半導体装置の構造を示す断面図である。図１９に示す従来の炭化珪素半導体装置は、炭化珪素からなる半導体基体のおもて面（ｐ型エピタキシャル層６側の面）側に一般的なトレンチゲート構造のＭＯＳゲートを備える。炭化珪素基体（半導体チップ）は、炭化珪素からなるｎ+型支持基板（以下、ｎ+型炭化珪素基板とする）１上にｎ-型エピタキシャル層２およびｐ型エピタキシャル層６となる各炭化珪素層を順にエピタキシャル成長させてなる。符号７、９〜１１、１３、１５は、それぞれｎ++型ソース領域、ゲート絶縁膜、ゲート電極、層間絶縁膜、ソース電極およびドレイン電極である。
また、内部に空洞を有するＳＯＮ（Ｓｉｌｉｃｏｎ Ｏｎ Ｎｏｔｈｉｎｇ）構造を備えた半導体装置が公知である。例えば、ＳＯＮ構造を構成する上部のシリコン層が、圧力センサのホイートストンブリッジを構成する抵抗を含むダイアフラムとなり、その周りにＩＣ回路などを形成した半導体装置が公知である（例えば、特許文献１参照）。また、半導体基板表面の素子分離絶縁膜により区分された領域に半導体素子を形成した半導体装置であって、素子分離絶縁膜により区分された領域の基板内部には、表面から略一定の深さに扁平状の空洞が形成されている半導体装置が公知である（例えば、特許文献２参照）。
ここで、ｎ+型炭化珪素基板１として、四層周期六方晶の炭化珪素（４Ｈ−ＳｉＣ）が用いられる。４Ｈ−ＳｉＣ基板上に炭化珪素半導体素子を作成する場合、通常は３５０μｍ〜４００μｍの厚さの基板上に作成される。縦型デバイス（例えばトレンチＭＯＳＦＥＴ）では、図１９の矢印Ａの方向に電流が流れる。このため、４Ｈ−ＳｉＣ基板の厚さが全体に占める抵抗を増大させる原因になっている。
基板の抵抗を小さくすることで素子性能の向上を図れるため、裏面から基板を研磨等で削り、基板を薄くして基板の抵抗を低減する技術が用いられる。しかし、薄くするにも強度的な限界があり、研削可能な量にも限界があり、基板破損の可能性の増大や、製造工程での取扱いも困難になる。
この発明は、上述した従来技術による問題点を解消するため、炭化珪素半導体基板の裏面を削ること無しに炭化珪素半導体基板を薄くして、素子性能を向上させることができる炭化珪素半導体装置の製造方法を提供することを目的とする。
上述した課題を解決し、本発明の目的を達成するため、この発明にかかる炭化珪素半導体装置の製造方法は、次の特徴を有する。まず、複数の空洞を内部に有する炭化珪素半導体基体を形成する第１工程を行う。次に、前記炭化珪素半導体基体上に炭化珪素半導体素子を形成する第２工程を行う。次に、前記炭化珪素半導体素子を前記炭化珪素半導体基体から切り出す第３工程を行う。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第１工程は、前記炭化珪素半導体基体の一方の主面側から形成した複数のトレンチ同士を連結させて空洞を形成する工程であって、複数の前記トレンチの長手方向が、前記炭化珪素半導体基体の結晶軸方向＜１１−２０＞から、前記炭化珪素半導体基体に設けられたオリエンテーションフラットの形成保証精度に基づく所定角度以上ずれた方向になる複数の前記トレンチを前記炭化珪素半導体基体の一方の主面側から形成する第１１工程と、前記第１１工程の後、エッチング効果のあるガスと炭化珪素膜の原料となるガスとを含むガス雰囲気下での熱処理によって、前記炭化珪素半導体基体の一方の主面側に前記炭化珪素膜を成膜するとともに、複数の前記トレンチの側壁をエッチングすることにより前記空洞を形成する第１２工程と、を含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第２工程では、前記炭化珪素半導体素子の面積が前記空洞の面積より小さくなるように、前記空洞上に前記炭化珪素半導体素子を形成することを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程では、前記炭化珪素半導体基体を切断する切断面が前記空洞内を通ることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記炭化珪素半導体基体と平行な方向の前記空洞の幅は、１０μｍ以上５ｍｍ以下であり、前記空洞の高さは、１μｍ以上２０μｍ以下であり、前記幅と前記高さと直交する方向の前記空洞の奥行きは、１０μｍ以上５ｍｍ以下であることを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第３工程より後に、前記切り出した炭化珪素半導体素子に裏面電極を形成する第４工程をさらに含むことを特徴とする。
また、この発明にかかる炭化珪素半導体装置の製造方法は、上述した発明において、前記第４工程では、前記炭化珪素半導体基体の前記空洞と接する面に前記裏面電極を形成することを特徴とする。
上述した発明によれば、空洞を有する炭化珪素基体上に炭化珪素半導体装置を製造している。これにより、裏面から炭化珪素基板を削り、薄いウエハとして用いる場合より、更に厚さが薄い炭化珪素半導体装置を製造できる。このため、炭化珪素素子の抵抗を下げることができ、炭化珪素半導体装置のオン抵抗を低減できる。
また、炭化珪素半導体装置の製造プロセス中では、炭化珪素基体は十分な厚さがあり、炭化珪素基体の強度も確保され、破損の心配が少なく、ウエハの取扱いも容易にできる。このため、薄いウエハに対応した特別な装置設備が必要でなく、コストが上昇することが無くなる。
本発明にかかる炭化珪素半導体装置の製造方法によれば、炭化珪素半導体基板の裏面を削ること無しに炭化珪素半導体基板を薄くして、素子性能を向上させることができるという効果を奏する。
以下に添付図面を参照して、この発明にかかる炭化珪素半導体装置の製造方法の好適な実施の形態を詳細に説明する。本明細書および添付図面においては、ｎまたはｐを冠記した層や領域では、それぞれ電子または正孔が多数キャリアであることを意味する。また、ｎやｐに付す＋および−は、それぞれそれが付されていない層や領域よりも高不純物濃度および低不純物濃度であることを意味する。なお、以下の実施の形態の説明および添付図面において、同様の構成には同一の符号を付し、重複する説明を省略する。なお、本明細書および添付図面では、ミラー指数の表記において、“−”はその直後の指数につくバ
ーを意味しており、指数の前に“−”を付けることで負の指数を表している。
ーを意味しており、指数の前に“−”を付けることで負の指数を表している。
（実施の形態）
本発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体（以下、ワイドバンドギャップ半導体とする）を用いて構成される。ここでは、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた半導体装置（炭化珪素半導体装置）の構造を例に説明する。
本発明にかかる半導体装置は、シリコンよりもバンドギャップが広い半導体（以下、ワイドバンドギャップ半導体とする）を用いて構成される。ここでは、ワイドバンドギャップ半導体として例えば炭化珪素（ＳｉＣ）を用いた半導体装置（炭化珪素半導体装置）の構造を例に説明する。
図１は、実施の形態にかかる炭化珪素半導体装置の製造に用いる炭化珪素半導体基体の構造を示す断面図である。炭化珪素基体（半導体ウェハ）３０は、ｎ+型炭化珪素基板１の一方の主面上に炭化珪素からなるｎ-型エピタキシャル層２をエピタキシャル成長させてなるエピタキシャル成長基板である。また、ｎ+型炭化珪素基板（第１導電型の炭化珪素基板）１は、４Ｈ−ＳｉＣなどの単結晶炭化珪素からなる。
ｎ-型エピタキシャル層２の内部に、炭化珪素基体３０の表面（ｎ-型エピタキシャル層２の側の面またはｎ+型炭化珪素基板１の側の面）に平行な方向（横方向）に長さを有する空洞２０が複数設けられる。空洞２０の断面形状は略平板形状である。図１の例では、ｎ-型エピタキシャル層２の内部に、空洞２０が設けられるが、ｎ-型エピタキシャル層２とｎ+型炭化珪素基板１との境界を跨いで内部に空洞２０が設けられてもよい。空洞２０は、減圧された水素（Ｈ2）ガスが微量に入った状態であり、空洞２０の比誘電率はほぼ１である。空洞２０の大きさは、後述する炭化珪素半導体素子よりも大きい。空洞２０の横方向の幅ｘは、例えば１０μｍ以上５ｍｍ以下であり、空洞２０の炭化珪素基体３０の表面と垂直な方向の高さｙは、例えば１μｍ以上２０μｍ以下であり、幅ｘ、高さｙと直交する方向の奥行きは、例えば１０μｍ以上５ｍｍ以下である。
次に、実施の形態にかかる炭化珪素半導体装置の製造方法について説明する。図２〜５、図７〜１０は、実施の形態にかかる炭化珪素基体の製造途中の要部の状態例を示す説明図である。図１１〜１４は、実施の形態にかかる炭化珪素半導体装置の製造途中の状態を示す断面図である。まず、図１に記載の内部に空洞２０が設けられる炭化珪素基体３０を形成する。例えば、図１の炭化珪素基体３０は、本願出願人による出願の以下の参考文献１の記載に基づき形成する。
（参考文献１）特願２０１６−１７０３５３号
例えば、以下のように形成する。図２は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その１）を示す説明図である。まず、炭化珪素基板１を洗浄する。洗浄としては、有機洗浄やＲＣＡ（強酸および高塩基溶液を用いたウェット洗浄）洗浄が挙げられる。
次に、半導体基板１のおもて面（Ｓｉ面）または裏面（Ｃ面）に例えば窒素（Ｎ）を所定の濃度でドーピングしてｎ-型エピタキシャル層２を形成する。ｎ-型エピタキシャル層２の厚さｄ１やドーピングの濃度、ドーピングのキャリアについては、炭化珪素基体３０の利用用途に応じて適宜決定すればよく、特に限定しない。ここでは、厚さｄ１は、例えば、２５μｍとする。
図３は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その２）を示す説明図である。ｎ-型エピタキシャル層２の形成後、炭化珪素基体３０を洗浄する。次に、炭化珪素基体３０のｎ-型エピタキシャル層２の表面（ｎ+型炭化珪素基板１側に対して反対側の面）に二酸化珪素（ＳｉＯ2）膜３１を成膜する。成膜方法としては、例えば、プラズマ化学気相成長（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤと略する。）等が挙げられる。ＳｉＯ2膜３１については、後の工程でトレンチを形成する際にドライエッチングパターンのマスクとして用いられる。このため、ＳｉＯ2膜３１の厚さｄ２は、ドライエッチングによってなくならない厚さである。
図４は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その３）を示す説明図である。次に、ＳｉＯ2膜３１を形成後に、ＳｉＯ2膜３１の表面（ｎ-型エピタキシャル層２側に対して反対側の面）にフォトレジスト３２を塗布する。
図５は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その４）を示す説明図である。次に、フォトレジスト３２を塗布後、フォトマスクで露光してトレンチパターンをパターニングする。フォトマスクが有するトレンチパターンでは、トレンチの短手方向の幅Ｌ（ライン幅）が２．５μｍ以上、５μｍ以下の範囲の長さであり、トレンチの間隔Ｓが１μｍ以上、３μｍ以下の範囲の長さである。フォトレジスト３２で露光してトレンチパターンをパターニングする際に、第１オリフラに基づいてマスクパターンを合わせる。ここでのトレンチの形状は、結晶軸方向に延びる直線状の平面形状とする。つぎに、トレンチの形成方向について、図６を用いて説明する。
図６は、本実施の形態にかかるトレンチの形成方向例を示す説明図である。図６には、炭化珪素基板１のおもて面（０００１）または裏面（０００−１）を上から見た例を示す。上述したように、第１オリフラが示す結晶軸方向は、［１１−２０］である。
図６には、結晶軸方向［１１−２０］の他に、結晶軸方向［１−１００］と、結晶軸方向［−１−１２０］と、結晶軸方向［−１１００］と、を示す。結晶軸方向［１１−２０］は、図６において右向きの矢印によって表される。結晶軸方向［−１−１２０］は、図６において左向きの矢印によって表される。結晶軸方向［１−１００］は、図６において下向きの矢印によって表される。結晶軸方向［−１１００］は、図６において上向きの矢印によって表される。結晶軸方向［１１−２０］は、結晶軸方向［−１−１２０］と逆向きである。また、結晶軸方向［１１−２０］は、結晶軸方向［１−１００］および結晶軸方向［−１１００］と直交する。結晶軸方向［１−１００］は、結晶軸方向［−１１００］と逆向きである。また、結晶軸方向［１−１００］は、結晶軸方向［−１−１２０］および結晶軸方向［１１−２０］と直交する。
図６において実線がトレンチ３３を示す。炭化珪素基板１の四角形の領域３４には、複数のトレンチ３３が形成される。領域３４のサイズは、ステッパーに基づいて露光可能なサイズである。領域３４内に形成され所定の間隔で隣り合う複数のトレンチ３３によって四角形の領域３４に１つの空洞２０（不図示）が形成される。領域３４ごとに空洞２０を形成することができるため、空洞２０は同時に複数形成することが可能である。
また、トレンチ３３の長手方向であるトレンチ３３の形成方向は、結晶軸方向＜１１−２０＞から、所定角度θ以上ずらした方向である。例えば、トレンチ３３の形成方向は、結晶軸方向［１１−２０］から結晶軸方向［−１１００］または結晶軸方向［１−１００］に所定角度θ以上ずらした方向である。換言すると、トレンチ３３の形成方向は、結晶軸方向［１１−２０］から、結晶軸方向［−１１００］と結晶軸方向［１−１００］とにそれぞれ所定角度θ回転させた方向の範囲に含まれない方向である。
ここで、所定角度θは、炭化珪素基板１の第１オリフラの形成保証精度に基づいて定まる。例えば、第１オリフラの形成保証精度が１度以内の場合については、所定角度θを５度とする。第１オリフラの形成保証精度が５度以内の場合については、所定角度θを９度とする。本実施の形態では、第１オリフラの形成保証精度が１度以内として、所定角度θを５度として以降説明する。
また、トレンチ３３の形成方向は、トレンチ３３の側壁がｍ面にならないような方向であり、ｍ面から±５度以上ずらした範囲に含まれる方向である。ここで、ｍ面は、炭化珪素基体の結晶面｛１０−１０｝である。結晶面｛１０−１０｝は、（１−１００）、（０−１１０）、（−１０１０）、（−１１００）、（０１−１０）、（１０−１０）の６面である。結晶軸方向＜１１−２０＞に垂直な面が、ｍ面である。換言すると、結晶軸方向［１１−２０］に垂直な面と、結晶軸方向［１１−２０］から６０度おきにずらした線に垂直な面とが、ｍ面である。結晶軸方向［１１−２０］から６０度おきにずらした線は図６に示す第１破線である。第１破線から±５度以内の範囲は第２破線によって表される。これにより、ｍ面とトレンチ３３の形成方向とのずれにより炭化珪素膜の成膜時にトレンチ３３の側壁がエッチングされるとともに、炭化珪素膜がトレンチの開口部付近で斜めに成長するため、断面形状が略平板形状の空洞が得られる。
ここで、ｎ+型炭化珪素基板１には、ｍ面のように安定して結晶を成長させることができる結晶面もあれば、安定して結晶を成長させることができない結晶面なども存在する。丸印で囲われた領域に形成されたトレンチ３３の形成方向は、ｍ面から５度以内の範囲に含まれる方向である。丸印で囲われた領域に形成されたトレンチ３３の側壁は、ほぼｍ面となる。丸印で囲われた領域に形成されたトレンチ３３の側壁にはＳｉＣ膜の成膜時に安定して結晶が成長するため、トレンチ３３の側壁はエッチングされにくくなる。トレンチの側壁がエッチングされにくいと、トレンチ間を連結させることが難しく、空洞２０を形成することが困難である。一方、トレンチ３３の形成方向が、ｍ面と第２破線とによって表される範囲に含まれない方向である場合、ｍ面と第２破線とによって表される範囲に含まれる方向である場合に比べて、トレンチ３３の側壁ではＳｉ原子やＣ原子が移動しやすい。このため、トレンチ３３の側壁は、エッチングされやすく、トレンチ間を連結させることができ、空洞２０を形成することができる。
図７は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その５）を示す説明図である。フォトレジスト３２をターニング後に、フォトレジスト３２をマスクとしてＳｉＯ2膜３１をドライエッチングする。ドライエッチングとしては、例えば反応性イオンエッチング（ＲＩＥ：Ｒｅａｃｔｉｖｅ Ｉｏｎ Ｅｔｃｈｉｎｇ）などの異方性エッチングなどが挙げられる。ここでは、ｎ+型炭化珪素基板１またはｎ-型エピタキシャル層２が露出するまでドライエッチングする。図７の例では、ｎ-型エピタキシャル層２が露出するまでドライエッチングされ、ＳｉＯ2膜３１にトレンチパターンが形成される。
図８は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その６）を示す説明図である。フォトレジスト３２を剥離する。そして、マスクパターンがパターニングされたＳｉＯ2膜３１をマスクとして、ｎ-型エピタキシャル層２、またはｎ-型エピタキシャル層２およびｎ+型炭化珪素基板１を所定の深さｄ３までドライエッチングしてトレンチ３３を形成する。ここでの所定の深さｄ３は２０μｍ以上である。図８には、深さｄ１が２５μｍのｎ-型エピタキシャル層２内に深さｄ３が２０μｍのトレンチ３３が形成される例を示す。また、図示省略するが、ｎ-型エピタキシャル層２の深さｄ１が２５μｍであり、トレンチ３３の深さｄ３は２５μｍ以上である場合には、トレンチ３３は、ｎ-型エピタキシャル層２とｎ+型炭化珪素基板１との境界に跨って形成される。
図９は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その７）を示す説明図である。トレンチ３３を形成後に、ＳｉＯ2膜３１をフッ化水素（ＨＦ）溶液などにより剥離する。そして、ＳｉＯ2膜３１を剥離後に、炭化珪素基体３０を洗浄する。これにより、ｎ+型炭化珪素基板１の結晶軸［１１−２０］とトレンチ３３の形成方向が±５度以上ずれ、ｍ面とトレンチ３３の形成方向とが±５度以上ずれたトレンチ３３が形成された炭化珪素基体３０が得られる。
図１０は、実施の形態にかかる炭化珪素基体３０の製造途中の要部の状態例（その８）を示す平面図である。ＳｉＣ成膜時の結晶の成長方向例の平面図を示す説明図である。図１０に示す切断線Ａ−Ａ’における断面図が、図９に示す断面図に対応する。結晶軸方向［−１１００］は、図１０において上方向の矢印で表される。また、結晶軸方向［１１−２０］は、図１０において右方向の矢印で表される。図１０に示すトレンチ３３の形成方向は、結晶軸方向［−１１００］に平行な方向とする。
つぎに、エッチング効果のあるガスと、ＳｉＣ膜の成膜の原料であるＳｉを含むガスおよび炭素（Ｃ）を含むガスと、を含むガス雰囲気下で熱処理することにより、炭化珪素基体３０にＳｉＣ膜を成膜する。熱処理については、ハライドＣＶＤ法を用いる。
例えば、炭化珪素基体３０の洗浄後に、ＳｉＣ膜を成長することが可能なＣＶＤ装置に炭化珪素基体３０を入れる。そして、エッチング効果のあるガスと、ＳｉＣ膜の成膜の原料であるＳｉを含むガスおよびＣを含むガスと、を同時に導入してＣＶＤ装置によって所定の成膜条件で成膜する。
エッチング効果のあるガスとしては、塩化水素（ＨＣｌ）ガスや塩素（Ｃｌ2）ガスが挙げられる。Ｓｉを含むガスとしては、例えば、モノシラン（ＳｉＨ4）ガスが挙げられる。Ｃを含むガスとしては、例えば、プロパン（Ｃ3Ｈ8）ガスが挙げられる。成膜条件は、例えば、ＳｉＣの堆積量＞ＳｉＣのエッチング量が成立するような条件である。ＳｉＣの堆積量とは、単位時間あたりに、トレンチ３３の側壁から当該側壁に垂直な方向（横方向）に成膜されるＳｉＣ膜の横方向の厚さである。ＳｉＣのエッチング量とは、単位時間あたりに、トレンチ３３の側壁がエッチングされる横方向の長さである。
また、エッチング効果のあるガスのガス量が少ないと、炭化珪素基体３０の表面（ｎ-型エピキシャル膜２の側の面）に堆積されるＳｉＣ膜の膜厚が厚くなると同時に、トレンチ３３の側壁のエッチング量が少なくなり、各トレンチ３３で形成されるボイド同士が繋がりにくくなる。そこで、エッチング効果のあるガスのガス量は、ＳｉＣの堆積量がＳｉＣのエッチング量より若干多くなるようなガス量のうち最大量とする。これにより、トレンチ３３の開口部を塞ぐことができ、かつトレンチ３３に発生するボイド同士を繋げることができる。
また、ＳｉＣ膜の成膜の原料となるガスおよびエッチング効果のあるガスの他に、さらに、ドーパントとなるガスを同時に導入してもよい。ｎ型ＳｉＣ膜を成膜する場合、ドーパントとなるガスとしては、例えば、窒素（Ｎ2）ガスが挙げられる。ｐ型ＳｉＣ膜を成膜する場合、ドーパントとなるガスとしては、例えば、トリメチルアルミニウム（Ｔｒｉｍｅｔｈｙｌａｌｕｍｉｎｉｕｍ：ＴＭＡ）ガスが挙げられる。
ここでは、ＳｉＣ膜を成膜するために、キャリアガスとして水素（Ｈ2）ガスと、ＳｉＣ膜の成膜の原料となるガスとしてＳｉＨ4ガスおよびＣ3Ｈ8ガスと、エッチング効果のあるガスとしてＨＣｌガスと、ドーパントとなるガスとしてＴＭＡと、を導入する。ＣＶＤによる熱処理の温度は１６３５度以上、１６６５度以下の範囲の温度が好ましい。また、ＣＶＤによる熱処理の時間は、５時間以上７時間以下の範囲の時間が好ましい。ＣＶＤによる熱処理の時間によって空洞２０を塞ぐＳｉＣ膜の厚さを調整することができる。
ここで、ＣＶＤによる熱処理の温度を１６５０度とし、ＣＶＤ装置によって６時間、炭化珪素基体３０にＳｉＣ膜を成長させる。ＳｉＨ4ガスの流量は、例えば、３６ｓｃｃｍ（ｓｔａｎｄａｒｄ ｃｕｂｉｃ ｃｅｎｔｉｍｅｔｅｒ ｐｅｒ ｍｉｎｕｔｅ）である。Ｃ3Ｈ8ガスの流量は、例えば、１２ｓｃｃｍである。ＨＣｌガスの流量は、例えば、６ｓｃｃｍである。このようにして、トレンチ３３の側壁がエッチング効果のあるガスによって抉られ、ボイド間が繋がり、炭化珪素基体３０の内部に空洞２０が形成される。
実施の形態では、空洞２０の上部の領域Ｓ１に炭化珪素半導体素子が収まるように、炭化珪素半導体素子を形成する。このため、炭化珪素半導体素子の面積が空洞２０の面積より小さくなる。また、図１１〜１５、１８は、領域Ｓ１に形成される炭化珪素半導体素子の中で、図１の領域Ｓ２に対応する部分の製造途中の状態を示す。なお、本明細書では、炭化珪素基体３０上に形成された半導体構造を炭化珪素半導体素子と称し、炭化珪素基体３０から炭化珪素半導体素子を分割し、電極等を形成したものを炭化珪素半導体装置と称する。
次に、炭化珪素基体３０の表面を研磨する。例えば、あら研磨とＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）研磨を行う。研磨する量は堆積されたｎ-型エピタキシャル層２の必要な厚さが残るような量以下とする。研磨の際、空洞２０を支えている柱２１が破損しないように研磨時の荷重は最小にし、ゆっくり研磨することが望ましい。柱２１は、ｎ-型エピタキシャル層２内の空洞２０と空洞２０との間に設けられた部分である。なお、柱２１は、横方向、奥行き方向とも空洞２０毎に設けられるの（後述の図１７参照）が好ましいが、横方向のみ空洞２０毎に設けられる、または、奥行き方向のみ空洞２０毎に設けられるようにしてもよい。
次に、炭化珪素基体３０を洗浄する。例えば、有機洗浄およびＲＣＡ洗浄を行う。次に、ｎ-型エピタキシャル層２を炭化珪素半導体装置の構成（膜厚、濃度、ドーピング材料）に必要な量までエピタキシャル成長させる。
次に、ｎ-型エピタキシャル層２の上に、第１ｎ+型ドリフト領域５ａをエピタキシャル成長させる。この第１ｎ+型ドリフト領域５ａは、ｎ+型ドリフト領域５の一部である。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、第１ｎ+型ドリフト領域５ａの表面層に、ｐ+型領域３および下側ｐ+型ベース領域４ａをそれぞれ選択的に形成する。この下側ｐ+型ベース領域４ａは、ｐ+型ベース領域４の一部である。ここまでの状態が図１１に記載される。
次に、第１ｎ+型ドリフト領域５ａ、ｐ+型領域３および下側ｐ+型ベース領域４ａの上に、第２ｎ+型ドリフト領域５ｂをエピタキシャル成長させる。この第２ｎ+型ドリフト領域５ｂは、ｎ+型ドリフト領域５の一部であり、第１ｎ+型ドリフト領域５ａと第２ｎ+型ドリフト領域５ｂを合わせて、ｎ+型ドリフト領域５となる。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、第２ｎ+型ドリフト領域５ｂの表面層に、上側ｐ+型ベース領域４ｂを選択的に形成する。この上側ｐ+型ベース領域４ｂは、ｐ+型ベース領域４の一部であり、下側ｐ+型ベース領域４ａと上側ｐ+型ベース領域４ｂを合わせて、ｐ+型ベース領域４となる。ここまでの状態が図１２に記載される。
次に、第２ｎ+型ドリフト領域５ｂおよび上側ｐ+型ベース領域４ｂの上に、ｐ型エピタキシャル層（第２導電型の炭化珪素層）６をエピタキシャル成長させる。次に、フォトリソグラフィおよびｎ型不純物のイオン注入により、ｐ型エピタキシャル層６の表面層にｎ++型ソース領域７を選択的に形成する。次に、フォトリソグラフィおよびｐ型不純物のイオン注入により、ｐ型エピタキシャル層６の表面層に、ｎ++型ソース領域７に接するようにｐ++型コンタクト領域８を選択的に形成する。ｎ++型ソース領域７とｐ++型コンタクト領域８との形成順序を入れ替えてもよい。イオン注入が全て終わった後に、活性化アニールを施す。ここまでの状態が図１３に記載される。
次に、フォトリソグラフィおよびエッチングにより、ｎ++型ソース領域７およびｐ型エピタキシャル層６を貫通して、ｎ+型ドリフト領域５の内部のｐ+型領域３に達するトレンチゲート１８を形成する。トレンチ形成時のマスクには酸化膜を用いる。また、トレンチエッチング後に、トレンチゲート１８のダメージを除去するための等方性エッチングや、トレンチゲート１８の底部およびトレンチゲート１８の開口部の角を丸めるための水素アニールを施してもよい。等方性エッチングと水素アニールはどちらか一方のみを行ってもよい。また、等方性エッチングを行った後に水素アニールを行ってもよい。ここまでの状態が図１４に記載される。
次に、炭化珪素基体３０のおもて面およびトレンチゲート１８の内壁に沿ってゲート絶縁膜９を形成する。次に、トレンチゲート１８に埋め込むように例えばポリシリコンを堆積しエッチングすることで、トレンチゲート１８の内部にゲート電極１０となるポリシリコンを残す。その際、エッチバックしてポリシリコンを基体表部より内側に残すようにエッチングしてもよく、パターニングとエッチングを施すことでポリシリコンが基体表部より外側に突出していてもよい。
次に、ゲート電極１０を覆うように、炭化珪素基体３０のおもて面全面に層間絶縁膜１１を形成する。層間絶縁膜１１は、例えば、ＮＳＧ（Ｎｏｎｅ−ｄｏｐｅｄ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ：ノンドープシリケートガラス）、ＰＳＧ（Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＢＰＳＧ（Ｂｏｒｏ Ｐｈｏｓｐｈｏ Ｓｉｌｉｃａｔｅ Ｇｌａｓｓ）、ＨＴＯ（Ｈｉｇｈ Ｔｅｍｐｅｒａｔｕｒｅ Ｏｘｉｄｅ）、あるいはそれらの組み合わせで形成される。次に、層間絶縁膜１１およびゲート絶縁膜９をパターニングしてコンタクトホールを形成し、ｎ++型ソース領域７およびｐ++型コンタクト領域８を露出させる。
次に、層間絶縁膜１１を覆うようにバリアメタル１２を形成してパターニングし、ｎ++型ソース領域７およびｐ++型コンタクト領域８を再度露出させる。次に、ｎ++型ソース領域７に接するように、ソース電極１３を形成する。ソース電極１３は、バリアメタル１２を覆うように形成されてもよいし、コンタクトホール内にのみ残してもよい。ここまでの状態が図１５に記載される。
次に、炭化珪素基体３０上に形成された炭化珪素半導体素子を保護するため、ソース電極１３上にレジストを塗布する。レジストは、例えば膜厚を２μｍ以下にする。次に、炭化珪素半導体素子を分割（ダイシング）する。例えば、ステルスダイシング技術で素子を分割する。ステルスダイシングとは、半導体ウエハに対して透過性波長のレーザ光を半導体ウエハ内部に焦点を結ぶように集光し、切断ラインに沿って走査し、レーザ加工の行われた領域に改質領域を形成し、改質領域を起点として表裏面に向かって上下に垂直なクラックを発生させることで、半導体ウエハを内部から分割する方法である。
ここで、図１６は、実施の形態にかかる炭化珪素半導体装置の切断面を示す断面図である。図１７は、実施の形態にかかる炭化珪素半導体装置の切断面を示す上面図である。切断面Ｄは、ダイシングの際に半導体ウエハを切断する面であり、図１６に示すように切断面Ｄが、空洞２０を通るようにする。また、図１７に示すように、切断面Ｄは、空洞２０を通り、炭化珪素半導体素子２２を通らないようにする。つまり、ダイシングでは、空洞２０を支えている柱２１と炭化珪素半導体素子２０の最外周部の間を切断する。
このような切断面Ｄを設定することにより、分割された炭化珪素半導体素子２２にｎ-型エピタキシャル層２が残らなくなり、炭化珪素半導体素子２２の裏面が略平面になる。また、炭化珪素半導体素子２２の下（ｎ+型炭化珪素基板１方向）は空洞２０であり、空洞２０の上部はｎ-型エピタキシャル層２であるため、厚さや必要なキャリア濃度は任意に設定できる。このため、炭化珪素半導体素子２２の厚さを薄くすることができ、電気抵抗を小さくすることができる。例えば、炭化珪素半導体素子２２の厚さを３０〜１２０μｍにすることができる。
さらに、空洞２０の端は丸みを持つ形状であるため、切断面Ｄは、空洞２０の端より内側（炭化珪素半導体素子２２側）にあることが好ましい。例えば、切断面Ｄは、空洞２０の端より２〜３００μｍ離れていることが好ましい。
また、炭化珪素半導体素子２２を切断する際、図１７に示す順番で炭化珪素半導体素子２２をウエハから切り出すことができる。具体的には、（１）と（２）の順番で切断面Ｄに沿ってダイシングを行い、次に（３）から（１０）の順番で切断面Ｄに沿ってダイシングを行う。これにより、Ｃ１，Ｃ２，Ｃ３，Ｃ４の順番で炭化珪素半導体素子２２を切り出すことができる。次に（１１）と（１２）の順番で切断面Ｄに沿ってダイシングを行い、以降についても同様にダイシングを行う。
また、切り出した炭化珪素半導体素子２２の裏面は研磨しなくてもよい。炭化珪素半導体素子２２の裏面には空洞２０を形成したときのｎ-型エピタキシャル層２の凹凸が多少残るが、この凹凸により以下で形成するドレイン電極１５との密着性やコンタクト面積が広がり、炭化珪素半導体装置の抵抗が低減する。
次に、炭化珪素半導体素子２２の表面を保護していたレジストを剥離する。次に、切り出した炭化珪素半導体素子２２の裏面が表になるようにトレーに並べ、チップの端部をカバーするようなメタルマスクをセットして固定する。このメタルマスクで炭化珪素半導体素子２２の端部に、以下で形成する膜が付着しないようにして、この膜が炭化珪素半導体素子２２の側面へ回り込むことを防ぐ。
次に、ドレイン電極１５のコンタクト部にスパッタ蒸着などを用いてニッケル（Ｎｉ）膜、チタン（Ｔｉ）膜などの金属膜を形成する。この金属膜は、Ｎｉ膜、Ｔｉ膜を複数組み合わせて積層してもよい。その後、金属膜がシリサイド化してオーミックコンタクトを形成するように、高速熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌｉｎｇ）などのアニールを施す。その後、例えばＴｉ膜、Ｎｉ膜、金（Ａｕ）を順に積層した積層膜などの厚い膜を電子ビーム（ＥＢ：Ｅｌｅｃｔｒｏｎ Ｂｅａｍ）蒸着などで形成し、ドレイン電極１５を形成する。
次に、切り出した炭化珪素半導体素子２２のおもて面が表になるようにトレーに並べ、チップの端部をカバーするようなメタルマスクをセットして固定し、コンタクトホールを埋め込むようにソース電極パッド１４を形成する。ソース電極パッド１４を形成するために堆積した金属層の一部をゲートパッドとしてもよい。
上述したエピタキシャル成長およびイオン注入においては、ｎ型不純物（ｎ型ドーパント）として、例えば、炭化珪素に対してｎ型となる窒素（Ｎ）やリン（Ｐ）、ヒ素（Ａｓ）、アンチモン（Ｓｂ）などを用いればよい。ｐ型不純物（ｐ型ドーパント）として、例えば、炭化珪素に対してｐ型となるホウ素（Ｂ）やアルミニウム（Ａｌ）、ガリウム（Ｇａ）、インジウム（Ｉｎ）、タリウム（Ｔｌ）などを用いればよい。このようにして、図１８に示すＭＯＳＦＥＴが完成する。
なお、上述した実施の形態では、空洞２０の上に一つの炭化珪素半導体素子２２を形成していたが、空洞２０の上に複数の炭化珪素半導体素子２２を作成してもよい。この場合、空洞２０の幅ｘ、奥行きを大きくする。
以上、説明したように、実施の形態によれば、空洞を有する炭化珪素基体上に炭化珪素半導体装置を製造している。これにより、裏面から炭化珪素基板を削り、薄いウエハとして用いる場合より、更に厚さが薄い炭化珪素半導体装置を製造できる。このため、炭化珪素装置の抵抗を下げることができ、炭化珪素半導体装置のオン抵抗を低減できる。
また、炭化珪素半導体装置の製造プロセス中では、炭化珪素基体は十分な厚さがあり、炭化珪素基体の強度も確保され、破損の心配が少なく、ウエハの取扱いも容易にできる。このため、薄いウエハに対応した特別な装置設備が必要でなく、コストが上昇することが無くなる。
以上において本発明は本発明の趣旨を逸脱しない範囲で種々変更可能であり、上述した実施の形態において、例えば各部の寸法や不純物濃度等は要求される仕様等に応じて種々設定される。また、上述した実施の形態では、ＭＯＳＦＥＴを例に説明しているが、これに限らず、炭化珪素半導体基板を利用して製造される全ての炭化珪素半導体装置、例えば、ダイオード、スーパージャンクション（ＳＪ）構造の炭化珪素半導体装置などに適用できる。また、実施の形態では第１導電型をｎ型とし、第２導電型をｐ型としたが、本発明は第１導電型をｐ型とし、第２導電型をｎ型としても同様に成り立つ。
以上のように、本発明にかかる炭化珪素半導体装置の製造方法は、電力変換装置や種々の産業用機械などの電源装置などに使用されるパワー半導体装置に有用であり、特にトレンチゲート構造の炭化珪素半導体装置に適している。
１ ｎ+型炭化珪素基板
２ ｎ-型エピタキシャル層
３ ｐ+型領域
４ ｐ+型ベース領域
４ａ 下側ｐ+型ベース領域
４ｂ 上側ｐ+型ベース領域
５ ｎ+型ドリフト領域
５ａ 第１ｎ+型ドリフト領域
５ｂ 第２ｎ+型ドリフト領域
６ ｐ型エピタキシャル層
７ ｎ++型ソース領域
８ ｐ++型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ バリアメタル
１３ ソース電極
１４ ソース電極パッド
１５ ドレイン電極
１８ トレンチゲート
２０ 空洞
２１ 柱
２２ 炭化珪素半導体素子
３０ 炭化珪素基体
３１ 二酸化珪素（ＳｉＯ2）膜
３２ フォトレジスト
３３ トレンチ
３４ 領域
２ ｎ-型エピタキシャル層
３ ｐ+型領域
４ ｐ+型ベース領域
４ａ 下側ｐ+型ベース領域
４ｂ 上側ｐ+型ベース領域
５ ｎ+型ドリフト領域
５ａ 第１ｎ+型ドリフト領域
５ｂ 第２ｎ+型ドリフト領域
６ ｐ型エピタキシャル層
７ ｎ++型ソース領域
８ ｐ++型コンタクト領域
９ ゲート絶縁膜
１０ ゲート電極
１１ 層間絶縁膜
１２ バリアメタル
１３ ソース電極
１４ ソース電極パッド
１５ ドレイン電極
１８ トレンチゲート
２０ 空洞
２１ 柱
２２ 炭化珪素半導体素子
３０ 炭化珪素基体
３１ 二酸化珪素（ＳｉＯ2）膜
３２ フォトレジスト
３３ トレンチ
３４ 領域
Claims (7)
- 複数の空洞を内部に有する炭化珪素半導体基体を形成する第１工程と、
前記炭化珪素半導体基体上に炭化珪素半導体素子を形成する第２工程と、
前記炭化珪素半導体素子を前記炭化珪素半導体基体から切り出す第３工程と、
を含むことを特徴とする炭化珪素半導体装置の製造方法。 - 前記第１工程は、前記炭化珪素半導体基体の一方の主面側から形成した複数のトレンチ同士を連結させて空洞を形成する工程であって、
複数の前記トレンチの長手方向が、前記炭化珪素半導体基体の結晶軸方向＜１１−２０＞から、前記炭化珪素半導体基体に設けられたオリエンテーションフラットの形成保証精度に基づく所定角度以上ずれた方向になる複数の前記トレンチを前記炭化珪素半導体基体の一方の主面側から形成する第１１工程と、
前記第１１工程の後、エッチング効果のあるガスと炭化珪素膜の原料となるガスとを含むガス雰囲気下での熱処理によって、前記炭化珪素半導体基体の一方の主面側に前記炭化珪素膜を成膜するとともに、複数の前記トレンチの側壁をエッチングすることにより前記空洞を形成する第１２工程と、
を含むことを特徴とする請求項１に記載の炭化珪素半導体装置の製造方法。 - 前記第２工程では、前記炭化珪素半導体素子の面積が前記空洞の面積より小さくなるように、前記空洞上に前記炭化珪素半導体素子を形成することを特徴とする請求項１または２に記載の炭化珪素半導体装置の製造方法。
- 前記第３工程では、前記炭化珪素半導体基体を切断する切断面が前記空洞内を通ることを特徴とする請求項１〜３のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 前記炭化珪素半導体基体と平行な方向の前記空洞の幅は、１０μｍ以上５ｍｍ以下であり、前記空洞の高さは、１μｍ以上２０μｍ以下であり、前記幅と前記高さと直交する方向の前記空洞の奥行きは、１０μｍ以上５ｍｍ以下であることを特徴とする請求項１〜４のいずれか一つに記載の炭化珪素半導体装置の製造方法。
- 前記第３工程より後に、
前記切り出した炭化珪素半導体素子に裏面電極を形成する第４工程をさらに含むことを特徴とする請求項１〜５のいずれか一つに記載の炭化珪素半導体装置の製造方法。 - 前記第４工程では、前記炭化珪素半導体基体の前記空洞と接する面に前記裏面電極を形成することを特徴とする請求項６に記載の炭化珪素半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017129913A JP7031148B2 (ja) | 2017-06-30 | 2017-06-30 | 炭化珪素半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017129913A JP7031148B2 (ja) | 2017-06-30 | 2017-06-30 | 炭化珪素半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2019012801A true JP2019012801A (ja) | 2019-01-24 |
| JP7031148B2 JP7031148B2 (ja) | 2022-03-08 |
Family
ID=65227994
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017129913A Active JP7031148B2 (ja) | 2017-06-30 | 2017-06-30 | 炭化珪素半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP7031148B2 (ja) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003095797A (ja) * | 2001-09-26 | 2003-04-03 | Toshiba Corp | 単結晶材料の製造方法及び電子装置の製造方法 |
| JP2011023658A (ja) * | 2009-07-17 | 2011-02-03 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| JP2012243898A (ja) * | 2011-05-18 | 2012-12-10 | Fuji Electric Co Ltd | 半導体基板または半導体装置の製造方法 |
-
2017
- 2017-06-30 JP JP2017129913A patent/JP7031148B2/ja active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003095797A (ja) * | 2001-09-26 | 2003-04-03 | Toshiba Corp | 単結晶材料の製造方法及び電子装置の製造方法 |
| JP2011023658A (ja) * | 2009-07-17 | 2011-02-03 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法 |
| JP2012243898A (ja) * | 2011-05-18 | 2012-12-10 | Fuji Electric Co Ltd | 半導体基板または半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP7031148B2 (ja) | 2022-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4695824B2 (ja) | 半導体ウエハの製造方法 | |
| JP6706767B2 (ja) | 半導体装置 | |
| US9000447B2 (en) | Silicon carbide semiconductor device | |
| JP6857351B2 (ja) | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 | |
| WO2018150861A1 (ja) | 炭化ケイ素積層基板およびその製造方法 | |
| US10014376B2 (en) | Silicon carbide semiconductor device having a trench with side walls and method for manufacturing same | |
| US20130065384A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US20150303119A1 (en) | Method of manufacturing silicon carbide semiconductor device | |
| US8927368B2 (en) | Method for manufacturing silicon carbide semiconductor device | |
| US20150279967A1 (en) | Method for manufacturing silicon carbide semiconductor device | |
| JP6287193B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6183224B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP2014056882A (ja) | 炭化珪素半導体装置およびその製造方法 | |
| WO2014027520A1 (ja) | 炭化珪素半導体装置 | |
| JP7031148B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| JP6098474B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2020136320A (ja) | 窒化物半導体装置 | |
| JP6107450B2 (ja) | 炭化珪素半導体装置の製造方法 | |
| WO2015037335A1 (ja) | 炭化珪素半導体装置およびその製造方法 | |
| JP2007288213A (ja) | 半導体基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20180710 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20200305 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20200305 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200514 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210325 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210406 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210603 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20211005 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211223 |
|
| C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20211223 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20220107 |
|
| C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20220111 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220125 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220207 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 7031148 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |