JP2018529233A - ブロックコポリマーの選択的エッチング方法 - Google Patents

ブロックコポリマーの選択的エッチング方法 Download PDF

Info

Publication number
JP2018529233A
JP2018529233A JP2018513002A JP2018513002A JP2018529233A JP 2018529233 A JP2018529233 A JP 2018529233A JP 2018513002 A JP2018513002 A JP 2018513002A JP 2018513002 A JP2018513002 A JP 2018513002A JP 2018529233 A JP2018529233 A JP 2018529233A
Authority
JP
Japan
Prior art keywords
etching
layer
pmma
plasma
block copolymer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018513002A
Other languages
English (en)
Inventor
ポセム,ニコラ
サラザン,オーレリアン
Original Assignee
コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ filed Critical コミサリヤ・ア・レネルジ・アトミク・エ・オ・エネルジ・アルテルナテイブ
Publication of JP2018529233A publication Critical patent/JP2018529233A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31127Etching organic layers
    • H01L21/31133Etching organic layers by chemical means
    • H01L21/31138Etching organic layers by chemical means by dry-etching
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B81C1/00031Regular or irregular arrays of nanoscale structures, e.g. etch mask layer
    • GPHYSICS
    • G03PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03FPHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/80Etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02115Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material being carbon, e.g. alpha-C, diamond or hydrogen doped carbon
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/0271Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
    • H01L21/0273Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
    • H01L21/0274Photolithographic processes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0337Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065Plasma etching; Reactive-ion etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/308Chemical or electrical treatment, e.g. electrolytic etching using masks
    • H01L21/3083Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/3086Chemical or electrical treatment, e.g. electrolytic etching using masks characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81CPROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00Manufacture or treatment of microstructural devices or systems
    • B81C2201/01Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0147Film patterning
    • B81C2201/0149Forming nanoscale microstructures using auto-arranging or self-assembling material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Nanotechnology (AREA)
  • Analytical Chemistry (AREA)
  • Drying Of Semiconductors (AREA)
  • Laminated Bodies (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

本発明は、第1のポリマー相および第2のポリマー相を含む集合ブロックコポリマー層のエッチング方法であって、前記エッチング方法が、第1のポリマー相をエッチングするのと同時に、炭素層を第2のポリマー相上に堆積させるように、集合ブロックコポリマー層がプラズマに曝露されることを含み、前記プラズマが、解重合ガス(Z)および炭化水素(CxHy)から選択されるエッチングガスを含む気体混合物から形成されることを特徴とする、方法に関する。

Description

本発明は、分解能および密度が非常に高いパターンの生成を可能にする、ブロックコポリマー誘導自己集合(DSA)の技法に関する。より厳密には、本発明は、ブロックコポリマーからできた第1の相を、ブロックコポリマーからできた第2の相との対比で選択的に除去することを可能にする、エッチング方法に関する。
光学的リソグラフィーには分解能に限界があるため、限界寸法(CD)が22nm未満のパターンを生成するような新規な技法が探求されている。ブロックコポリマーの誘導自己集合は、単純さおよび実施コストの低さを理由として、最も有望な台頭しつつあるリソグラフィー技法の一つであると考えられている。
ブロックコポリマーは、モノマーAおよびモノマーBという2種の繰返し単位が、共有結合によって結合し合った鎖を形成する、ポリマーである。例えばこれらのブロックコポリマーの加熱によって、十分な可動性が鎖に与えられている場合、モノマーAの鎖およびモノマーBの鎖には、ポリマー相またはポリマーブロックに分離し、特定の組織に再組織化する傾向があるが、この傾向は、モノマーAとモノマーBとの比に特に依存する。この比に応じて、Aの球体をBのマトリックス中に含ませることもできるし、または代わりに、Aの円柱をBのマトリックスに含ませることもできるし、または代わりに、Aの板とBの板とが入り組んだ状態にすることもできる。ブロックA(またはブロックB)のドメインのサイズは、モノマーA(またはモノマーB)の鎖の長さに正比例する。従って、ブロックコポリマーには、モノマーAとモノマーBとの比によって制御可能なポリマーパターンを形成する特性がある。
公知のブロックコポリマーの誘導自己集合(DSA)技法は、グラフォエピタキシーおよび化学エピタキシーという2つの区分にまとめ上げることができる。
グラフォエピタキシーは、ガイドと呼ばれる一次パターンを基板の表面上に形成するものであり、これらの一次パターンは、ブロックコポリマー層が堆積される領域を区切っている。ガイドパターンにより、コポリマーのブロックの組織化を制御して、分解能が向上した二次パターンを先述の領域内に形成することができる。ガイドパターンは従来、フォトリソグラフィーによって樹脂層に形成される。
化学エピタキシーを使用するDSA技法において、基板は、コポリマーにある単一のブロックを優先的に引き寄せる区域、または、コポリマーにある2種のブロックのいずれも引き寄せない中性の区域を生成するように表面の化学的改質を受ける。従って、ブロックコポリマーは、ランダムに組織化されるのではなく、基板の化学的性質の差異に応じて組織化される。基板の化学的改質は特に、例えばランダムコポリマーから形成された「ブラシ層」と呼ばれる中和層のグラフト化によって得ることができる。
DSA技法により、異なる種類のパターンを集積回路基板に生成することができる。基板上へのブロックコポリマーの堆積および集合の後には、コポリマーにある2種のブロックのうちの一方、例えばブロックAを、他方のブロックとの対比で選択的に除去し、これにより、パターンを残りのコポリマー層(ブロックB)に形成することによって、二次パターンが現像される。ブロックAのドメインが円柱である場合、除去後に得られるパターンは、円筒状の穴である。一方、ブロックAのドメインが板である場合、直線的な溝形のパターンが得られる。次いで、これらのパターンは、基板の表面上へのエッチングによって、誘電性層に直接転写され、または、誘電性層を被覆しているハードマスクに前もって転写される。
ポリメチルメタクリレート(PMMA)およびポリスチレン(PS)から構成されるブロックコポリマーPMMA−b−PSは、文献で最も研究されている。実際、このブロックコポリマーおよび対応するランダムコポリマー(PMMA−r−PS)の合成は、実施が容易であり、完全に制御下に置かれている。PMMA相の除去は、場合により紫外線への曝露と複合されるウェットエッチングによって実施されてもよいし、またはプラズマを使用したドライエッチングによって実施されてもよい。
酢酸浴中でのPMMAのウェットエッチングは、ポリスチレンとの対比で非常に選択的な除去技法である。選択性、即ち、ポリスチレンのエッチング率に対するPMMAのエッチング率の比は、高い(20:1より大きい)。しかしながら、この技法を用いた場合、エッチング残留物が、エッチング済みコポリマー層上に再堆積され、ポリスチレン層に得られたパターンの一部を閉塞し、この閉塞により、パターンの転写が妨害される。さらに、板形ドメインの場合、ウェットエッチングは、かなりの毛管力によるポリスチレン構造の崩壊を起こす恐れがある。
ドライプラズマエッチングは、PMMAの除去ステップに後続するパターンの転写ステップもプラズマエッチングであるため、上記欠点がなく、かなりの経済的な関心を寄せられている。従って、これらの2種のステップには、同じ設備を連続して使用することができる。PMMA相のエッチングに通常使用されるプラズマは、アルゴンと酸素との混合物(Ar/O)または酸素とフルオロ炭素ガスとの混合物(例えば、O/CHF)から発生させる。しかしながら、これらのプラズマを使用したPMMAのエッチングは、ポリスチレンとの対比での選択性が、ウェットエッチングにおけるものより格段に低い(それぞれ4.2および3.5である。)態様で実施される。
従って、PMMAの(ドライ)エッチングの選択性を高めるために、他のプラズマが開発されてきた。例えば、論文[“Highly selective etch gas chemistry design for precise DSAL dry development process”,M.Omura et al.,Advanced Etch Technology for Nanopatterning III,Proc.SPIE Vol.9054,905409,2014]において、著者らは、一酸化炭素(CO)のプラズマが、事実上無限大の選択性を伴ってPMMAをエッチングできることを示している。実際、PMMAは、COプラズマによってエッチングされるが、同時に炭素堆積物がポリスチレン上に形成するため、ポリスチレンが影響を受けることはない。
図1は、COプラズマによるエッチング中における、PMMA層のエッチング深さおよびポリスチレン(PS)層のエッチング深さを示している、グラフである。図1は、これらの2種の層の方式の差異、即ち、PMMA層の場合のエッチング方式(ポジ型エッチング深さ)およびPS層の場合の堆積方式(ネガ型エッチング深さ)を示している。
上記気体が単独で使用された場合、エッチングから約30秒で飽和現象が起こり、PMMAエッチングが停止する。実際には、堆積方式が、エッチング方式より徐々に支配的になっていき、部分的にエッチングされたPMMA層上に炭素層が形成されることによって、PMMAエッチングが約15nmのエッチング深さで停止する。従って、上記単一の気体によって、15nm超の厚さのPMMAをエッチングすることはできない。
この飽和の課題を克服するために、一酸化炭素を、7%以下の濃度の水素(H)と混合し、プラズマを、約80Wの分極パワーで発生させる。実際、この気体混合物は、水素の添加によりポリスチレン上への炭素層の堆積が阻害されるため、単独の一酸化炭素のエッチング選択性より格段に低いエッチング選択性を有することが観察されている。次いで、ポリスチレンは、PMMAと同時にエッチングされる。この結果として、ポリスチレン層に形成されたパターンが(PMMAのドメインの初期寸法に比較して)広がり、これらのパターンを基板に転写することが困難になる。実際、この転写中にマスクとして使用されるポリスチレン層は、厚さが十分ではない恐れがある。
"Highly selective etch gas chemistry design for precise DSAL dry development process",M.Omura et al.,Advanced Etch Technology for Nanopatterning III,Proc.SPIE Vol.9054,905409,2014
本発明の目的は、コポリマー相またはコポリマーブロックどうしの間での高いエッチング選択性を有し、エッチング深さに関するブロックコポリマーのドライエッチングにいかなる限界もない、ブロックコポリマーのドライエッチング方法を提供することである。
本発明によれば、上記目的は、第1のポリマー相および第2のポリマー相を含む集合ブロックコポリマー層のエッチング方法であって、第1のポリマー相をエッチングするのと同時に、炭素層を第2のポリマー相上に堆積させるように、解重合ガスおよび炭化水素から選択されるエッチングガスを含む気体混合物から形成された集合ブロックコポリマー層がプラズマに曝露されることを含む、方法によって、達成に至る。
炭化水素は、炭素(C)原子および水素(H)原子のみから構成される、有機化合物である。炭化水素の実験式は、C、であり、式中、xおよびyが、0ではない自然数の整数である。
一酸化炭素(CO)と同様に、気体状炭化水素は、解重合ガスと混合された場合、ブロックコポリマーの第1の相をエッチングすることと、炭素堆積物によってコポリマーの第2の相を(エッチングではなく)被覆することとの両方を可能にする、プラズマを発生させることができる。従って、本発明によるエッチング方法は、従来技術の方法と同じくらい選択的であり、ここで、プラズマが、一酸化炭素のみを使用して形成される。しかしながら、COプラズマによるエッチングとは異なり、炭化水素によるエッチングは、いかなる飽和現象も起こさない。ブロックコポリマーの第1の相のエッチングは、コポリマー層がプラズマに曝露されている限り継続する。言い換えると、本発明によるエッチング方法は、ブロックコポリマー層の厚さに関して限定されない。
好ましくは、エッチング方法は、0.9から1.4の間に含まれる解重合ガスの流量に対するエッチングガスの流量の比を有する。
本発明による方法は、
個別に取り扱われる、または技術的に可能な次の特徴のすべての組合せによって取り扱われる、次の1つ以上の特徴:
・エッチングガスが、メタンであること、
・エッチングガスが、エタンであること、
・第1のポリマー相が完全にエッチングされるまで、集合ブロックコポリマー層がプラズマに曝露されること
・第1のポリマー相が、有機物であり、20%超の酸素原子の濃度を有すること、
・第2のポリマー相が、10%未満の酸素原子の濃度を有すること、ならびに、
・解重合ガスが、H、N、O、Xe、ArおよびHeから選択されること
をさらに有してもよい。
本発明に関する他の特徴および利点は、添付の図面への参照により、いかなる限定も加えることがない、提示を目的として下記に与えられている記述から明らかになる。
上述したが、一酸化炭素プラズマによるエッチング中のPMMA層のエッチング深さおよびポリスチレン(PS)層のエッチング深さを表している、図である。 本発明によるエッチング方法の実施前の、集合ブロックコポリマー層の一例を示している、図である。 炭化水素または解重合ガスによるプラズマへの曝露時間に応じた、PMMA層およびポリスチレン(PS)層のエッチング深さを示している、図である。 本発明によるエッチング方法の最中における、図2のコポリマー層の発展を示している、図である。 本発明によるエッチング方法の最中における、図2のコポリマー層の発展を示している、図である。
より分かりやすくするために、同一のまたは類似の要素は、図面のすべてにおいて、同一の参照符号によって標識されている。
図2は、本発明によるエッチング方法によってエッチングされる前の、集合ブロックコポリマーの層20を示している。コポリマー層20は、それぞれ20Aおよび20Bと表記された第1のポリマー相および第2のポリマー相を含んでおり、これらのポリマー相は、ドメインに組織化されている。層20のコポリマーは例えば、ジブロックコポリマーPS−b−PMMA、即ち、ポリメチルメタクリレート(PMMA)およびポリスチレン(PS)から構成されるコポリマーである。ここで、ポリマー相20Aは、PMMAに対応し、ポリマー相20Bは、ポリスチレンに対応する。
このブロックコポリマー層20を得るための一方法は、中和層22によって被覆された基板21上にブロックコポリマーPS−b−PMMAを堆積させるものである。中和層22により、ブロックコポリマーの集合ステップ中に相20Aと相20Bとを分離することができ、言い換えると、コポリマーのドメインを組織化することができる。中和層22は例えば、ランダムコポリマーPS−r−PMMAの層から形成される。好ましくは、PMMA(相20A)のドメインは、基板21に対して垂直に配向されており、コポリマー層20の全厚にわたって延在する。コポリマーPS−b−PMMA中におけるPMMAとポリスチレンとの比に応じて、PMMAのドメインは、円柱形(この場合、円柱状ブロックコポリマーと呼ぶ)または板形(板状ブロックコポリマー)であり得る。
下記のプラズマエッチング方法は、コポリマー層20の厚さにかかわらず、大部分の酸素原子を含有するコポリマー相(上記例においてはPMMA相20A)を、他方の相(ポリスチレン相20B)との対比で選択的にエッチングすることを目的とする。この目的のために、コポリマー層20は、少なくとも1種の気体状炭化水素Cおよび下記で「Z」と表記されている解重合ガスを含む混合物から発生したプラズマに曝露される。
図1と同様に、図3は、この種類のプラズマによってPMMA層およびポリスチレン(PS)層に達成した、エッチング時間に応じたエッチング深さを示している。COプラズマ(図1)と同様に、C/Zプラズマは、層の材料に応じた異なる挙動を有する。C/Zプラズマは、PMMA層におけるエッチング方式(ポジ型エッチング深さによって表される。)およびPS層に関する堆積方式(ネガ型エッチング深さによって表される。)において作用する。C/Zプラズマは、ポリスチレンが、PMMAとは異なりエッチングされていない限り、PMMAとポリスチレンとの間での高い選択性を達成することができる。図3においては、PMMA層におけるC/Zプラズマのエッチング深さが飽和に到達しないこともさらに注目できる。対照的に、このエッチング深さは、エッチングが進行するにつれて増大が止まらない。これは、C/Zプラズマによるエッチングが、COプラズマとは異なり、PMMA層の厚さに関して限定されないことを意味する。
図4Aおよび図4Bは、本発明によるエッチング方法によって、C/Zプラズマに曝露されたときのコポリマー層20の発展を示している。コポリマー層20のPMMA相20Aが徐々にエッチングされていき、一方で、炭素層23がポリスチレン相20Bの上に形成する(図4A)。C/Zプラズマは、いかなる飽和現象も受けないため、PMMA相20Aは、厚さにかかわらず、プラズマをコポリマー層20上に加え続けることによって、完全にエッチングすることができる(図4B)。コポリマー層20の厚さが、20nmから50nmの間に含まれる場合、PMMA相20Aの完全なエッチングに必要な時間は、20秒から60秒の間である。図3の教示によれば、炭素層23の厚さhは、PMMAのエッチング中に増大する。エッチングが終了したとき、厚さhは、1nmから3nmの間に含まれ得る。
図4Bに示されているが、PMMA相の完全な除去は、パターン24を層20に形成し、この時点以降は、ポリスチレン相20Bのみから構成される。円筒状の穴形のまたは直線的な溝形の上記パターン24が、基板21を被覆している中和層22上に出現する。
コポリマー層20のエッチング方法は、CCP(容量結合プラズマ)反応器またはICP(誘導結合プラズマ)反応器であるプラズマ反応器内において、単一のステップによって実施されることが有利である。
気体形態の炭化水素は、好ましくは、メタン(CH)またはエタン(C)等のアルカン、即ち、飽和炭化水素である。この炭化水素のイオンは、PMMAポリマーの鎖が含有する酸素を消費することによって、PMMAポリマーの鎖を破壊する。これらのイオンもやはり、ポリスチレン上への炭素層23の形成の原因となるものであるが、ポリスチレンは、酸素を含有しないため、エッチングに影響を受けにくい。解重合ガスのイオンは、この材料を用いて炭化水素の重合レベルを限定することによって、PMMAの表面への化学的改質を防止する。言い換えると、これらのイオンは、PMMAの表面上へのポリマーの形成を防止する。この結果、炭素層23は、PMMA相20Aを被覆しない。解重合ガスは、例えば、H、N、O、Xe、ArおよびHeから選択される。
炭化水素ガスCおよび解重合ガスZは、好ましくは0.9から1.4の間に含まれるC/Zの比になるように、プラズマ反応器内への流入流量を有する。この流量の比が、すべて高くなっていくほど、炭化水素(C)中の炭素原子の数(x)が大きくなっていく。この流量の比は、メタン(CH)の場合、例えば0.9から1.2の間に含まれる。反応器のチャンバに進入する炭化水素の流量および解重合ガスの流量は好ましくは、10sccm(「標準状態換算立方センチメートル毎分」の略語。即ち、圧力および温度が標準状態のときに、即ち、0℃の温度および1013.25hPaの圧力において1分当たりで流れる気体のcmの数値)から500sccmの間に含まれる。
エッチングプラズマC/Zに関する他のパラメータは有利には、
・50Wから500Wの間に含まれる、反応器の電源によって出力されるパワー(RF)、
・50Wから500Wの間に含まれる、基板の分極パワー(DCまたはRF)、
・2.67Pa(20mTorr)から16.00Pa(120mTorr)の間に含まれる、反応器のチャンバ内の圧力
である。
一例として、プラズマは、それぞれ25sccmおよび25sccmの流量のメタン(CH)と窒素(N)とを混合し、4.00Pa(30mTorr)の圧力下で300Wの電源パワーおよび60Wの分極パワーを加えることによって、CCP反応器内で発生する。このプラズマは、40秒で約30nmの厚さのPMMAを除去し、同じ時間の経過で3nmの厚さの炭素層をポリスチレン上に堆積させることができる。
ポリスチレンとの対比での、C/ZプラズマによってPMMAをエッチングする選択性は、ポリスチレン相20Bが、エッチングされているのではなく、炭素層23によって被覆されているのであれば、特に高い。様々な試験が実施されてきており、ポリスチレンを消費せずに、50nmの厚さのコポリマーPS−b−PMMA層にあるPMMA相を完全にエッチングできることを示している。エッチング方法におけるPMMAまたはPSの選択性は、50以上である。従って、PMMAの除去中にパターン24の限界寸法CDを一定に保つことができる(図4B)。限界寸法は、ブロックコポリマーの現像によって得られたパターン24の最小の寸法を意味するように解される。
図1と図3との間にプラズマ条件の差異があるにもかかわらず、PSとの対比で選択的にPMMAを除去するためのこれらの2種の化学反応は、比較が可能である。図3において、C/Zによる化学反応の場合は、図1に提示のCOによる化学反応とは異なり、30秒後でも飽和現象が検出されない。このPMMAエッチングに飽和がないことには、ポリスチレン上へのわずかな炭素堆積物が伴う。この堆積物は、(中和層22がむき出しになった後に)基板21へのパターン24の転写ステップをかなり容易にし、この転写ステップの後には、PMMA相20Aの除去ステップが行われる。実際、この転写中にエッチングマスクとして機能するポリスチレン相20Bは、炭素層23の存在によって補強されている。エッチングマスクをより厚くすれば、パターン24の転写を実施するためのプラズマの選択に課される制約を緩和することができる。
例として、コポリマーPS−b−PMMAの利用について記述してきたが、本発明によるエッチング方法は、酸素に富んだ、即ち、20%超の酸素原子の濃度を有する第1の有機ポリマー相(20A)、および、酸素に乏しい、即ち、10%未満の酸素原子の濃度を有する第2のポリマー相(有機または無機)を含む、すべてのブロックコポリマーに適用することができる。これは、ジブロックコポリマーPS−b−PLA、PDMS−b−PMMA、PDMS−b−PLA、PDMSB−b−PLA等に特に当てはまる。ブロックコポリマーは、円柱型であっても板型であってもよい。
最後に、明白なことであるが、組織化ブロックコポリマー層は、図2との関連で上述した方法と異なる方法によって得ることも可能であり、特に、グラフォエピタキシー、ランダムコポリマー以外の中和層(例えば、自己集合単分子層、SAM)を使用した化学エピタキシー、または、グラフォエピタキシーおよび化学エピタキシーを含む複合式の技法によって得ることも可能である。

Claims (7)

  1. 第1のポリマー相および第2のポリマー相(20Aと20B)を含む集合ブロックコポリマー層(20)のエッチング方法であって、
    前記エッチング方法は、前記第1のポリマー相(20A)をエッチングするのと同時に、炭素層(23)を前記第2のポリマー相(20B)上に堆積させるように、前記集合ブロックコポリマー層(20)がプラズマに曝露されることを含み、
    前記エッチング方法は、前記プラズマが、解重合ガス(Z)および炭化水素(C)から選択されるエッチングガスを含む気体混合物から形成されることを特徴とする、方法。
  2. 0.9から1.4の間に含まれる、解重合ガス(Z)の流量に対するエッチングガス(C)の流量の比を有する、請求項1に記載の方法。
  3. 前記エッチングガス(C)が、メタンである、請求項1または2に記載の方法。
  4. 前記エッチングガス(C)が、エタンである、請求項1または2に記載の方法。
  5. 前記第1のポリマー相(20A)が完全にエッチングされるまで、前記集合ブロックコポリマー層(20)が前記プラズマに曝露される、請求項1から4のいずれか一項に記載の方法。
  6. 前記第1のポリマー相が、有機物(20A)であり、20%超の酸素原子の濃度を有し、前記第2のポリマー相(20B)が、10%未満の酸素原子の濃度を有する、請求項1から5のいずれか一項に記載の方法。
  7. 前記解重合ガスが、H、N、O、Xe、ArおよびHeから選択される、請求項1から6のいずれか一項に記載の方法。
JP2018513002A 2015-09-11 2016-09-09 ブロックコポリマーの選択的エッチング方法 Pending JP2018529233A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FR1558483A FR3041120B1 (fr) 2015-09-11 2015-09-11 Procede de gravure selective d’un copolymere a blocs
FR1558483 2015-09-11
PCT/EP2016/071268 WO2017042313A1 (fr) 2015-09-11 2016-09-09 Procédé de gravure sélective d'un copolymère à blocs

Publications (1)

Publication Number Publication Date
JP2018529233A true JP2018529233A (ja) 2018-10-04

Family

ID=54366410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018513002A Pending JP2018529233A (ja) 2015-09-11 2016-09-09 ブロックコポリマーの選択的エッチング方法

Country Status (6)

Country Link
US (1) US20180286697A1 (ja)
EP (1) EP3347769B1 (ja)
JP (1) JP2018529233A (ja)
KR (1) KR20180050743A (ja)
FR (1) FR3041120B1 (ja)
WO (1) WO2017042313A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3066498A1 (fr) * 2017-05-22 2018-11-23 Arkema France Procede pour l'assemblage de copolymeres a blocs par controle de l'energie de surface d'un materiau par traitement reducteur plasma
US10157773B1 (en) * 2017-11-28 2018-12-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having layer with re-entrant profile and method of forming the same
FR3085381B1 (fr) * 2018-09-03 2020-10-02 Commissariat Energie Atomique Procede d’auto-assemblage dirige d’un melange de copolymere a blocs
FR3085389B1 (fr) * 2018-09-03 2021-02-12 Commissariat Energie Atomique Procede de gravure d’un copolymere a blocs comprenant une etape de depot selectif
JP7075537B2 (ja) 2020-02-10 2022-05-25 株式会社日立ハイテク プラズマ処理方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294842A (ja) * 2006-03-28 2007-11-08 Tokyo Electron Ltd プラズマエッチング方法
JP2013226692A (ja) * 2012-04-25 2013-11-07 Asahi Kasei E-Materials Corp 下地中性膜を用いたマスクパターン積層体の製造方法
JP2014099604A (ja) * 2012-11-14 2014-05-29 Imec ブロック共重合体を使用したエッチング
US20140357083A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Directed block copolymer self-assembly patterns for advanced photolithography applications
JP2015015425A (ja) * 2013-07-08 2015-01-22 株式会社東芝 パターン形成方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9666447B2 (en) * 2014-10-28 2017-05-30 Tokyo Electron Limited Method for selectivity enhancement during dry plasma etching

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007294842A (ja) * 2006-03-28 2007-11-08 Tokyo Electron Ltd プラズマエッチング方法
JP2013226692A (ja) * 2012-04-25 2013-11-07 Asahi Kasei E-Materials Corp 下地中性膜を用いたマスクパターン積層体の製造方法
JP2014099604A (ja) * 2012-11-14 2014-05-29 Imec ブロック共重合体を使用したエッチング
US20140357083A1 (en) * 2013-05-31 2014-12-04 Applied Materials, Inc. Directed block copolymer self-assembly patterns for advanced photolithography applications
JP2015015425A (ja) * 2013-07-08 2015-01-22 株式会社東芝 パターン形成方法

Also Published As

Publication number Publication date
KR20180050743A (ko) 2018-05-15
FR3041120B1 (fr) 2017-09-29
US20180286697A1 (en) 2018-10-04
EP3347769A1 (fr) 2018-07-18
FR3041120A1 (fr) 2017-03-17
WO2017042313A1 (fr) 2017-03-16
EP3347769B1 (fr) 2019-08-07

Similar Documents

Publication Publication Date Title
JP2018529233A (ja) ブロックコポリマーの選択的エッチング方法
US9478435B2 (en) Method for directed self-assembly and pattern curing
US8546264B2 (en) Etching radical controlled gas chopped deep reactive ion etching
Kim et al. The SMARTTM process for directed block co-polymer self-assembly
KR102551689B1 (ko) 향상된 패터닝을 위한 라인-에지-거칠기 감소를 위한 등각적 스트립퍼블 탄소 막
JP2008502146A (ja) ガス化学反応および炭化水素付加の周期的変調を用いたプラズマストリッピング方法
Dallorto et al. Atomic layer deposition for spacer defined double patterning of sub-10 nm titanium dioxide features
US20140162194A1 (en) Conformal sacrificial film by low temperature chemical vapor deposition technique
JP2018530149A (ja) ブロックコポリマーの選択的エッチング方法
US7906030B2 (en) Dry etching method, fine structure formation method, mold and mold fabrication method
Yamashita et al. Exploration of suitable dry etch technologies for directed self-assembly
Cacho et al. Etching of sub-10 nm half-pitch high chi block copolymers for directed self-assembly (DSA) application
KR102072269B1 (ko) 패터닝된 층의 주기적 에칭을 위한 방법
US20230259043A1 (en) Structures and methods for use in photolithography
TWI461828B (zh) 形成蝕刻罩之方法
US10043668B1 (en) Selective dry etch for directed self assembly of block copolymers
JP2008126448A (ja) マイクロ・ナノ微細構造体を有するスタンパーおよびその製造方法
JP7389910B2 (ja) 基板をナノ構造化するための方法
KR100621562B1 (ko) Co 가스에 의해 형성된 선택적 폴리머 마스크를사용하는 건식 식각 방법
CN102445838A (zh) 重新形成光刻胶图形的方法
Dallorto Enabling control of matter at the atomic level: Atomic Layer Deposition and Fluorocarbon-based Atomic Layer etching
Lee et al. Etching characteristics of silicon oxide using amorphous carbon hard mask in dual-frequency capacitively coupled plasma
JP6346132B2 (ja) パターン形成方法
Lavallée et al. Plasma deposited and evaporated thin resists for template fabrication
Metzler High precision plasma etch for pattern transfer: Towards fluorocarbon based atomic layer etching

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190809

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210601