JP2018207027A - シフトレジスタｉｃおよびこれを備える表示装置 - Google Patents

Abstract

【課題】切り替え信号によって出力チャネルからの出力信号の出力順序および出力タイミングを変化させることが可能なシフトレジスタＩＣおよび表示装置を提供する。
【解決手段】シフトレジスタＩＣ１００は、切り替え信号ＭＯＤに応じて動作モードが切り替わり、第１の動作モードは、スタートパルスＳＴＶが入力されてから２回目のクロック信号ＣＬＫＶのパルスを起点として第１から第ｎの出力チャネル（ＣＨ１からＣＨｎ）の順にシフトする。第２の動作モードは、ＳＴＶが入力されてから１回目のＣＬＫのパルスを起点としてＣＨ１からＣＨｎの順にシフトする。第３の動作モードは、ＳＴＶが入力されてから１回目のＣＬＫのパルスを起点として出力チャネルＣＨｎからＣＨ１の順にシフトする。第４の動作モードは、ＳＴＶが入力されてから２回目のＣＬＫのパルスを起点として出力チャネルＣＨｎからＣＨ１の順にシフトする。
【選択図】図１

Description

本発明はシフトレジスタＩＣおよびこれを備える表示装置に関し、例えば液晶表示装置の各画素のゲートを駆動するシフトレジスタＩＣおよびこれを備える表示装置に関する。

液晶表示装置は画素の電位を制御することでその透過率を制御し、所望の表示画像を得ている。そのため、各画素へ電荷を供給するための複数のソース線と、画素への充電を制御するための薄膜トランジスタと、薄膜トランジスタのオン、オフを制御するための複数のゲート線をパネル内に備える。

表示領域を囲む額縁領域を狭くして挟額縁化を実現するために、２つのゲートドライバＩＣ（以降ではＧ−ＩＣとも記載する）を額縁領域の同一辺の左右に配置し、複数のゲート線のそれぞれには、左右のＧ−ＩＣの出力が交互に接続される（例えば特許文献１を参照）。

特開２０１５−４５７２６号公報

特許文献１で示されるように、表示領域内での表示ムラを軽減するために、複数のゲート線を左右のＧ−ＩＣに交互に接続する櫛歯構造をとることが一般的である。この場合、各Ｇ−ＩＣは通常の１／２周期で出力がシフトすることになる。また、いずれかのゲートラインがオンになっている間、他のゲートラインをオフとする必要がある。このような動作を実現するためには、左右のＧ−ＩＣにそれぞれ異なるタイミングの制御信号を入力し、個別に制御することが必要となる。

このように、左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれに異なるタイミングの制御信号を入力する必要があるが、一般的に使用されている安価なタイミングコントローラＩＣ（以降ではＴ−ＣＯＮととも記載する）では、このような制御に対応することが出来ないことが多い。そのため、高価な専用のＴ−ＣＯＮを使用しなければならず、製品コストが増大する問題があった。また、制御信号の個数が増大するため、配線が複雑になり、額縁領域が増大する問題があった。

本発明は以上のような課題を解決するためになされたものであり、シフトレジスタＩＣに入力する制御信号を変更することなく、切り替え信号によって、出力チャネルからの出力信号の出力順序および出力タイミングを変化させることが可能なシフトレジスタＩＣおよびこれを備える表示装置の提供を目的する。

本発明に係るシフトレジスタＩＣは、クロック信号が入力されるクロック信号入力部と、動作モードを切り替える切り替え信号が入力される切り替え信号入力部と、スタートパルスが入力されるスタートパルス入力部と、クロック信号の周期の半分の周期で順に出力信号を出力する第１から第ｎの出力チャネルと、を備え、切り替え信号に応じて第１から第４の動作モードが切り替わり、第１の動作モードは、スタートパルスが入力されてから２回目のクロック信号のパルスを起点として第１から第ｎの出力チャネルの順にシフトしながら出力信号を出力するモードであり、第２の動作モードは、スタートパルスが入力されてから１回目のクロック信号のパルスを起点として第１から第ｎの出力チャネルの順にシフトしながら出力信号を出力するモードであり、第３の動作モードは、スタートパルスが入力されてから１回目のクロック信号のパルスを起点として第ｎから第１の出力チャネルの順にシフトしながら出力信号を出力するモードであり、第４の動作モードは、スタートパルスが入力されてから２回目のクロック信号のパルスを起点として第ｎから第１の出力チャネルの順にシフトしながら出力信号を出力するモードである。

本発明に係るシフトレジスタＩＣは、切り替え信号によって第１から第４の動作モードを切り替えることが可能である。よって、シフトレジスタＩＣに入力する制御信号を変更することなく、切り替え信号によって、出力チャネルからの出力信号の出力順序および出力タイミングを変化させることが可能である。従って、例えば、２つのシフトレジスタＩＣの出力チャネルが表示装置のゲート線に交互に接続される場合において、２つのシフトレジスタＩＣに共通の制御信号を入力することが可能となる。これにより、２つのシフトレジスタＩＣへの制御信号の入力に安価な汎用のタイミングコントローラＩＣを使用できるため、製品コストの増大を抑制することが可能である。さらに、制御信号の本数を削減することができるため、表示装置の狭額縁設計を容易に行うことが可能となる。また、制御信号の本数を削減することができるため、基板サイズの増大を抑制することが可能となる。

実施の形態１に係るシフトレジスタＩＣのパッケージ構成を示す模式図である。 実施の形態１に係るシフトレジスタＩＣの回路構成を示す図である。 実施の形態１に係るシフトレジスタＩＣの第１の動作モードにおける出力チャネルの出力信号を示すタイミング図である。 実施の形態１に係るシフトレジスタＩＣの第２の動作モードにおける出力チャネルの出力信号を示すタイミング図である。 実施の形態１に係るシフトレジスタＩＣの第３の動作モードにおける出力チャネルの出力信号を示すタイミング図である。 実施の形態１に係るシフトレジスタＩＣの第４の動作モードにおける出力チャネルの出力信号を示すタイミング図である。 実施の形態２に係る表示装置の構成を示す模式図である。 実施の形態２に係る表示装置における左右のシフトレジスタＩＣと各ゲート線との接続を示す模式図である。 実施の形態２に係る表示装置において、左右のシフトレジスタに入力される共通の制御信号と出力チャネルの出力信号を示すタイミング図である。 図９のタイミング図の別の例を示す図である。 実施の形態２に係る表示装置において、左右のシフトレジスタに入力される共通の制御信号と出力チャネルの出力信号を示すタイミング図である。 前提技術に係る表示装置の構成の一例を示す模式図である。 前提技術に係る表示装置の構成の一例を示す模式図である。 前提技術に係る表示装置の構成の一例を示す模式図である。 前提技術に係る表示装置における左右のゲートドライバＩＣと各ゲート線との接続を示す模式図である。 前提技術に係る表示装置において、左右のゲートドライバＩＣに入力される制御信号と出力チャネルの出力信号を示すタイミング図である。

＜前提技術＞
本発明の実施形態を説明する前に、本発明の前提となる技術について説明する。図１２は、前提技術における表示装置５００Ａの構成を示す模式図である。前提技術における表示装置５００Ａは液晶表示装置である。図１２に示す表示装置５００Ａにおいて、複数のソース線Ｓ１〜Ｓｌと複数のゲート線Ｇ１〜Ｇｍとは互いに交差するように配置され、ソースドライバＩＣ３００(以降ではＳ−ＩＣ３００とも記載する)とゲートドライバＩＣ１(以降ではＧ−ＩＣ１とも記載する)は、表示領域８０を囲む額縁領域の異なる辺にそれぞれ実装される。

Ｇ−ＩＣ１又はＳ−ＩＣ３００が実装された額縁領域において、額縁領域はＩＣ実装エリアにある程度余裕を持たせた幅が必要となる。この幅以下には額縁領域の幅を狭めることは出来ないため、表示装置の狭額縁化に対する障害となっていた。

図１３は、前提技術における表示装置５００Ｂの構成を示す模式図である。表示装置５００Ｂにおいては、表示装置５００Ａにおける上記問題を解決するために、Ｇ−ＩＣ２とＳ−ＩＣ３００が表示領域８０を囲む額縁領域の同一辺に実装される。Ｇ−ＩＣ２とゲート線Ｇ１〜Ｇｍを接続する引き出し配線９０は、表示領域８０に沿うように配置される。この場合、額縁領域の面積を削減することが可能となるが、出力本数の増加に応じて必要となる引き出し配線部分の幅が広くなるため、実装可能なＧ−ＩＣ２の出力数が限られてしまうという問題がある。つまり、Ｇ−ＩＣ２の出力数が多いと、引き出し配線９０の配置に必要となる領域が広くなり、結果的に狭額縁化が達成できない。

図１４は、前提技術における表示装置５００Ｃの構成を示す模式図である。表示装置５００Ｂにおいては、表示装置５００Ａにおける上記問題を解決するために、２つのＧ−ＩＣ１が、表示領域８０を囲む額縁領域の同一辺に配置される。ゲート線Ｇ１〜Ｇｍのそれぞれには、２つのＧ−ＩＣ１（即ち図１４の左側のＧ−ＩＣ１Ｌと右側のＧ−ＩＣ１Ｒ）の出力が交互に接続される。この場合、図１３のように１つのＧ−ＩＣ２で配線した場合と比較して２倍の出力数を得ることができ、高解像度の表示装置にも適用できるようになる。

図１５は、前提技術における表示装置５００Ｃ（図１４）における左右のゲートドライバＩＣ１Ｌ，１Ｒのそれぞれの出力チャネルＣＨ１〜ＣＨｎと、各ゲート線Ｇ１〜Ｇｍとの接続を示す模式図である。図１５に示すように２つのＧ−ＩＣ１Ｌ，１Ｒを配置する場合、表裏領域８０内での表示ムラを軽減するために、ゲート線Ｇ１〜Ｇｍを２つのＧ−ＩＣ１Ｌ，１Ｒに交互に接続する櫛歯構造をとることが一般的である。この場合、Ｇ−ＩＣ１Ｌ，１Ｒのそれぞれは、１つのＧ−ＩＣでゲート線Ｇ１〜Ｇｍを駆動する場合と比較して１／２の周期で出力がシフトすることになる。

図１６は、表示装置５００Ｃにおいて、左右のＧ−ＩＣ１Ｌ，１Ｒに入力される制御信号と出力チャネルの出力信号を示すタイミング図である。いずれかのゲート線がハイレベルになっている間、他のゲート線をローレベルとする必要がある。このような動作を実現するために、前提技術においては、左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれに異なるタイミングの制御信号を入力し、個別に制御を行っていた。つまり、図１５および図１６に示すように、左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれにタイミングの異なるクロック信号（ＣＬＫＶＬ信号、ＣＬＫＶＲ信号）が入力され、左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれにタイミングの異なるスタートパルス（ＳＴＶＬ信号、ＳＴＶＲ信号）が入力され、左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれにタイミングの異なる非表示制御信号（ＯＥＬ信号，ＯＥＲ信号）が入力され、左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれにレベルの異なるスキャン制御信号（ＵＤＬ信号、ＵＤＲ信号）が入力される。

このように、前提技術においては左右のＧ−ＩＣ１Ｌ，１Ｒのそれぞれに異なるタイミングの制御信号を入力する必要があるが、一般的に使用されている安価なＴ−ＣＯＮでは、このような制御に対応することが出来ないことが多い。そのため、高価な専用のＴ−ＣＯＮ３を使用しなければならず、製品コストが増大する問題があった。また、制御信号の個数が増大するため、配線が複雑になる問題があった。以下で説明する本発明の実施の形態は、以上のような課題を解決するものである。

＜実施の形態１＞
＜構成＞
図１は、本実施の形態１におけるシフトレジスタＩＣ１００のパッケージ構成を示す模式図である。本実施の形態１におけるシフトレジスタＩＣ１００は、実施の形態２で説明するように、表示装置２００に備わる各画素用トランジスタのゲートを駆動するゲートドライバＩＣとして使用される。

図１に示すように、シフトレジスタＩＣ１００は、第１から第ｎの出力チャネルＣＨ１〜ＣＨｎ、クロック信号入力部ＣＬＫＶ、スタートパルス入力部ＳＴＶ、切り替え信号入力部ＭＯＤを備える。クロック信号入力部ＣＬＫＶには、一定の周波数のクロック信号（以降ではＣＬＫＶ信号とも記載する）が入力される。スタートパルス入力部ＳＴＶにはスタートパルス（以降ではＳＴＶ信号とも記載する）が入力される。

切り替え信号入力部ＭＯＤには、後述する第１から第４の動作モードを切り替えるための切り替え信号が入力される。切り替え信号入力部ＭＯＤは、第１の信号が入力される第１信号入力部ＳＥＬと、第２の信号が入力される第２信号入力部ＵＤを備える。本実施の形態１において、第１信号入力部に入力される第１の信号はパラメータ信号（以降ではＳＥＬ信号とも記載する）であり、第２信号入力部に入力される第２の信号はスキャン制御信号（以降ではＵＤ信号とも記載する）である。なお、ＳＥＬ信号は、シフトレジスタＩＣ１００内部のレジスタ（即ち記憶回路）に予め記憶されていて、レジスタから第１信号入力部ＳＥＬに入力されてもよい。

また、シフトレジスタＩＣ１００は、全ての出力チャネルから出力信号が出力されない期間を規定する非表示制御信号（以降ではＯＥ信号とも記載する）が入力される非表示制御信号入力部ＯＥを備える。

なお、図１に示すように、配線の配置の都合上、スタートパルス入力部ＳＴＶは、パッケージの一方の端部に設けられるスタートパルス入力部ＳＴＶＤと、パッケージの他方の端部に設けられるスタートパルス入力部ＳＴＶＵを備える。ＳＴＶ信号は、スタートパルス入力部ＳＴＶＤ，ＳＴＶＵのどちらかに入力される。

図２は、シフトレジスタＩＣ１００の回路構成を示す図である。図２に示すように、シフトレジスタＩＣ１００は、ゲートシフト制御回路１０、ゲートオフ信号生成回路２０、ゲートシフト方向制御回路３０を備える。

ゲートシフト制御回路１０は、ＣＬＫＶ信号の周期の半分の周期でゲートシフト信号（Ｇ−ＳＨＩＦＴ）を発生する。ゲートオフ信号生成回路２０は、第１の信号（即ちＳＥＬ信号）と第２の信号（即ちＵＤ信号）のレベルの組み合せに応じて、ＳＴＶ信号が入力されてから１回目又は２回目のＣＬＫＶ信号のパルスを起点として、ゲートシフト信号の周期に同期したゲートオフ信号（Ｇａｔｅ ＯＦＦ）を生成する。

ゲートシフト方向制御回路３０は、第１の信号（即ちＳＥＬ信号）と第２の信号（即ちＵＤ信号）のレベルの組み合せに応じて、第１から第ｎの出力チャネルＣＨ１〜ＣＨｎの順にシフトしながら出力信号を出力するか、第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１の順にシフトしながら出力信号を出力するかを切り替える。

また、シフトレジスタＩＣ１００は、初期化回路４０、シフトレジスタ回路５０、出力制御回路６０、出力回路７０を備える。初期化回路４０は、ＳＴＶ信号の入力によってゲートオフ信号生成回路２０を初期化する。出力回路７０は、出力制御回路６０の出力に基づいて複数の出力チャネルＣＨ１〜ＣＨｎから出力信号を出力する。出力信号の電圧値のハイレベルは選択時電位ＶＧＨによって設定され、出力信号の電圧値のローレベルは選択時電位ＶＧＬによって設定される。シフトレジスタ回路５０、出力制御回路６０および出力回路７０は従来技術と同様のため、説明を省略する。なお、ゲートシフト制御回路１０および初期化回路４０は、ＳＴＶ信号の入力による非同期セット／リセット信号を持つ。なお、図２で示したゲートシフト制御回路１０、ゲートオフ信号生成回路２０、ゲートシフト方向制御回路３０、初期化回路４０、シフトレジスタ回路５０、出力制御回路６０および出力回路７０は、図１で示したシフトレジスタＩＣ１００のパッケージ内部に配置される。

＜動作＞
図３から図６は、シフトレジスタＩＣ１００における第１から第４の動作モードにおける出力信号の波形を示すタイミング図である。ここで、第１の動作モードは、ＵＤ信号がローレベル、ＳＥＬ信号がローレベルの場合の動作モードである。第２の動作モードは、ＵＤ信号がハイレベル、ＳＥＬ信号がローレベルの場合の動作モードである。第３の動作モードは、ＵＤ信号がローレベル、ＳＥＬ信号がハイレベルの場合の動作モードである。第４の動作モードは、ＵＤ信号がハイレベル、ＳＥＬ信号がハイレベルの場合の動作モードである。

第１の動作モードにおいては、図３に示すように、ＳＴＶ信号（ＳＴＶＵ信号）が入力されてから２回目のＣＬＫＶ信号のパルスを起点として第１の出力チャネルＣＨ１から順に出力信号の出力が開始される。第１の動作モードにおいては、ＣＬＫＶ信号のパルスが２回入力されるごとに（即ちＣＬＫＶ信号の半分の周期で）、第１から第ｎの出力チャネルＣＨ１，ＣＨ２，…，ＣＨｎ−１，ＣＨｎの順にシフトしながら出力信号が出力される。

第２の動作モードにおいては、図４に示すように、ＳＴＶ信号（ＳＴＶＵ信号）が入力されてから１回目のＣＬＫＶ信号のパルスを起点として第１の出力チャネルＣＨ１から順に出力信号の出力が開始される。第２の動作モードにおいては、ＣＬＫＶ信号のパルスが２回入力されるごとに（即ちＣＬＫＶ信号の半分の周期で）、第１から第ｎの出力チャネルＣＨ１，ＣＨ２，…，ＣＨｎ−１，ＣＨｎの順にシフトしながら出力信号が出力される。

第３の動作モードにおいては、図５に示すように、ＳＴＶ信号（ＳＴＶＤ信号）が入力されてから１回目のＣＬＫＶ信号のパルスを起点として第Ｎの出力チャネルＣＨｎから順に出力信号の出力が開始される。第３の動作モードにおいては、ＣＬＫＶ信号のパルスが２回入力されるごとに（即ちＣＬＫＶ信号の半分の周期で）、第ｎから第１の出力チャネルＣＨｎ，ＣＨｎ−１，…，ＣＨ２，ＣＨ１の順にシフトしながら出力信号が出力される。

第４の動作モードにおいては、図６に示すように、ＳＴＶ信号（ＳＴＶＤ信号）が入力されてから２回目のＣＬＫＶ信号のパルスを起点として第ｎの出力チャネルＣＨｎから順に出力信号の出力が開始される。第４の動作モードにおいては、ＣＬＫＶ信号のパルスが２回入力されるごとに（即ちＣＬＫＶ信号の半分の周期で）、第ｎから第１の出力チャネルＣＨｎ，ＣＨｎ−１，…，ＣＨ２，ＣＨ１の順にシフトしながら出力信号が出力される。

なお、本実施の形態１においては、切り替え信号入力部ＭＯＤは、第１信号入力部ＳＥＬと第２信号入力部ＵＤを備え、第１、第２の信号の組合せに応じて第１から第４の動作モードが切り替わるとして説明を行った。切り替え信号入力部ＭＯＤの構成はこれに限定されず、例えば、切り替え信号入力部ＭＯＤには、第１から第４の動作モードに対応した４段階のレベルを有する信号が入力される構成としてもよい。

＜効果＞
本実施の形態１におけるシフトレジスタＩＣ１００は、クロック信号が入力されるクロック信号入力部ＣＬＫＶと、動作モードを切り替える切り替え信号が入力される切り替え信号入力部ＭＯＤと、スタートパルスが入力されるスタートパルス入力部ＳＴＶと、クロック信号の周期の半分の周期で順に出力信号を出力する第１から第ｎの出力チャネルＣＨ１〜ＣＨｎと、を備え、切り替え信号に応じて第１から第４の動作モードが切り替わり、第１の動作モードは、スタートパルスが入力されてから２回目のクロック信号のパルスを起点として第１から第ｎの出力チャネルＣＨ１〜ＣＨｎの順にシフトしながら出力信号を出力するモードであり、第２の動作モードは、スタートパルスが入力されてから１回目のクロック信号のパルスを起点として第１から第ｎの出力チャネルＣＨ１〜ＣＨｎの順にシフトしながら出力信号を出力するモードであり、第３の動作モードは、スタートパルスが入力されてから１回目のクロック信号のパルスを起点として第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１の順にシフトしながら出力信号を出力するモードであり、第４の動作モードは、スタートパルスが入力されてから２回目のクロック信号のパルスを起点として第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１の順にシフトしながら出力信号を出力するモードである。

本実施の形態１におけるシフトレジスタＩＣ１００は、切り替え信号によって第１から第４の動作モードを切り替えることが可能である。よって、シフトレジスタＩＣ１００に入力する制御信号（即ち、スタートパルス、クロック信号、非表示制御信号）を変更することなく、切り替え信号によって、出力チャネルＣＨ１〜ＣＨｎからの出力信号の出力順序および出力タイミングを変化させることが可能である。従って、実施の形態２で説明するように、２つのシフトレジスタＩＣ１００の出力チャネルが表示装置２００のゲート線Ｇ１〜Ｇｍに交互に接続される場合において、２つのシフトレジスタＩＣ１００に共通の制御信号を入力することが可能となる。これにより、２つのシフトレジスタＩＣ１００への制御信号の入力に安価な汎用のＴ-ＣＯＮを使用できるため、製品コストの増大を抑制することが可能である。さらに、制御信号の本数を削減することができるため、狭額縁設計を容易に行うことが可能となる。また、制御信号の本数を削減することができるため、基板サイズの増大を抑制することが可能となる。

また、本実施の形態１におけるシフトレジスタＩＣ１００において、切り替え信号入力部ＭＯＤは、第１の信号（ＳＥＬ信号）が入力される第１信号入力部ＳＥＬと、第２の信号（ＵＤ信号）が入力される第２信号入力部ＵＤと、を備え、第１、第２の信号のそれぞれはハイレベル又はローレベルの信号であり、第１の信号と第２の信号のレベルの組み合せに応じて第１から第４の動作モードが切り替わる。

従って、２つのシフトレジスタＩＣ１００のそれぞれに、例えば共通のＵＤ信号を入力し、異なるＳＥＬ信号を入力することによって、２つのシフトレジスタＩＣ１００を異なる動作モードで動作させることが可能である。

また、本実施の形態１におけるシフトレジスタＩＣ１００において、クロック信号入力部ＣＬＫＶ、切り替え信号入力部ＭＯＤ、スタートパルス入力部ＳＴＶおよび第１から第ｎの出力チャネルＣＨ１〜ＣＨｎが、１つのパッケージ内に配置されている。シフトレジスタＩＣ１００が１つのパッケージで実現されることによって、シフトレジスタＩＣ１００の搭載に必要な領域の増大を抑制可能であり、実施の形態２で説明する表示装置２００の挟額縁化に有利である。

また、本実施の形態１におけるシフトレジスタＩＣ１００は、クロック信号の周期の半分の周期でゲートシフト信号を発生するゲートシフト制御回路１０と、第１の信号と第２の信号のレベルの組み合せに応じて、スタートパルスが入力されてから１回目又は２回目のクロック信号のパルスを起点として、ゲートシフト信号の周期に同期したゲートオフ信号を発生するゲートオフ信号生成回路２０と、第１の信号と第２の信号のレベルの組み合せに応じて、第１から第ｎの出力チャネルＣＨ１〜ＣＨｎの順にシフトしながら出力信号を出力するか、第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１の順にシフトしながら出力信号を出力するかを切り替えるゲートシフト方向制御回路３０と、をさらに備え、ゲートオフ信号は、第１から第ｎの出力チャネルＣＨ１〜ＣＨｎのいずれからも出力信号が出力されないタイミングを規定する。

このように、シフトレジスタＩＣ１００がゲートシフト制御回路１０、ゲートオフ信号生成回路２０およびゲートシフト方向制御回路３０を備えることによって、第１の信号と第２の信号のレベルの組み合せに応じて第１から第４の動作モードを切り替えることが可能となる。

＜実施の形態２＞
図７は、本実施の形態２における表示装置２００の構成を示す図である。表示装置２００は例えば液晶表示装置である。表示装置２００は、画像を表示する表示領域２０１において、第１から第ｌの複数のソース線Ｓ１〜Ｓｌ、第１から第ｍのゲート線Ｇ１〜Ｇｍ、複数の画素用トランジスタＴＲを備える。複数のゲート線Ｇ１〜Ｇｍは複数のソース線Ｓ１〜Ｓｌと直交する。複数の画素用トランジスタＴＲのそれぞれは、複数のソース線Ｓ１〜Ｓｌと複数のゲート線Ｇ１〜Ｇｍの各交点に配置される。

表示装置２００はさらに、実施の形態１で説明したシフトレジスタＩＣ１００を２つ備える。２つのシフトレジスタＩＣ１００は、表示装置２００に備わる各画素用トランジスタＴＲのゲートを駆動するゲートドライバＩＣとして使用される。２つのシフトレジスタＩＣ１００を区別するために、図７においてゲート線Ｇ１〜Ｇｍの左の端部の近くに配置されるシフトレジスタＩＣ１００をシフトレジスタＩＣ１００Ｌと記載する。また、図７においてゲート線Ｇ１〜Ｇｍの右の端部の近くに配置されるシフトレジスタＩＣ１００をシフトレジスタＩＣ１００Ｒと記載する。

シフトレジスタＩＣ１００Ｌの第１〜第ｎの出力チャネルＣＨ１〜ＣＨｎはゲート引き出し配線９０を介して、後述するように各ゲート線に接続されている。シフトレジスタＩＣ１００Ｒの第１〜第ｎの出力チャネルＣＨ１〜ＣＨｎはゲート引き出し配線９０を介して、後述するように各ゲート線に接続されている。

図８は、表示装置２００におけるシフトレジスタＩＣ１００Ｌ，１００Ｒとゲート線Ｇ１〜Ｇｍとの接続を示す模式図である。なお、図８においてゲート引き出し配線９０の記載を省略している。図８に示すように、第１から第ｍのゲート線Ｇ１〜Ｇｍは、シフトレジスタＩＣ１００Ｌの第１から第ｎの出力チャネルＣＨ１〜ＣＨｎと、シフトレジスタＩＣ１００Ｒの第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１に交互に接続される。つまり、偶数番号のゲート線（ゲート線Ｇ２、Ｇ４，…，Ｇｍ−２，Ｇｍ）は、シフトレジスタＩＣ１００Ｌの第１から第ｎの出力チャネルＣＨ１〜ＣＨｎに順に接続される。また、奇数番号のゲート線（ゲート線Ｇ１、Ｇ３，…，Ｇｍ−３，Ｇｍ−１）は、シフトレジスタＩＣ１００Ｒの第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１に順に接続される。

図８に示すように、シフトレジスタＩＣ１００Ｌ，１００Ｒのそれぞれには、タイミングコントローラＩＣ４（Ｔ−ＣＯＮ４とも記載する）から共通の制御信号が入力される。ここで共通の制御信号とは、共通のＣＬＫＶ信号、共通のＳＴＶ信号、共通のＵＤ信号、共通のＯＥ信号である。また、シフトレジスタＩＣ１００Ｌ，１００Ｒのそれぞれには、互いにレベルの異なるＳＥＬ信号が入力される。

図９は、左右のシフトレジスタＩＣ１００Ｌ，１００Ｒに入力される共通の制御信号（ＣＬＫＶ信号、ＳＴＶ信号、ＵＤ信号、ＯＥ信号）と、出力チャネルの出力信号を示すタイミング図である。図９において、シフトレジスタＩＣ１００Ｌ，１００Ｒはそれぞれ第１、第３の動作モードで動作している。つまり、シフトレジスタＩＣ１００ＲにおいてハイレベルのＳＥＬ信号が入力され、シフトレジスタＩＣ１００ＬにおいてローレベルのＳＥＬ信号が入力され、シフトレジスタＩＣ１００Ｌ，１００Ｒに共通してローレベルのＵＤ信号が入力されている。

図９に示すように、ＳＴＶ信号がハイレベルの期間中にＣＬＫＶ信号がハイレベルになると、シフトレジスタＩＣ１００Ｒの第ｎの出力チャネルＣＨｎがハイレベルになる。次に、ＳＴＶ信号がローレベルの期間中にＣＬＫＶ信号がハイレベルになると、シフトレジスタＩＣ１００Ｌの第１の出力チャネルＣＨ１がハイレベルになり、同時にシフトレジスタＩＣ１００Ｒからの出力信号がローレベルとなる。以後、ＣＬＫＶ信号がローレベルからハイレベルに変化するごとに、シフトレジスタＩＣ１００Ｌ，１００Ｒにおいて交互に出力チャネルからの出力がシフトしていく。図９に示すゲート線Ｇ１〜Ｇｎの走査は正方向スキャンと呼ばれる。

図１０は図９に示すタイミング図の別の例を示す図である。図１０に示すように、ＣＬＫＶ信号、ＯＥ信号のパルス幅を適宜変更することにより、左右のシフトレジスタＩＣ１００Ｌ，１００Ｒから出力される出力信号のパルス幅を調整することが可能である。

図１１は、シフトレジスタＩＣ１００Ｌ，１００Ｒに入力される共通の制御信号（ＣＬＫＶ信号、ＳＴＶ信号、ＵＤ信号、ＯＥ信号）と、出力チャネルの波形を示すタイミング図である。図１１において、シフトレジスタＩＣ１００Ｌ，１００Ｒはそれぞれ第２、第４の動作モードで動作している。つまり、シフトレジスタＩＣ１００ＲにおいてハイレベルのＳＥＬ信号が入力され、シフトレジスタＩＣ１００ＬにおいてローレベルのＳＥＬ信号が入力され、シフトレジスタＩＣ１００Ｌ，１００Ｒに共通してハイレベルのＵＤ信号が入力されている。

図１１に示すように、ＳＴＶ信号がハイレベルの期間中にＣＬＫＶ信号がハイレベルになると、シフトレジスタＩＣ１００Ｌの第１の出力チャネルＣＨ１がハイレベルになる。次に、ＳＴＶ信号がローレベルの期間中にＣＬＫＶ信号がハイレベルになると、シフトレジスタＩＣ１００Ｒの第Ｎの出力チャネルＣＨｎがハイレベルになり、同時にシフトレジスタＩＣ１００Ｌからの出力信号がローレベルとなる。以後、ＣＬＫＶ信号がローレベルからハイレベルに変化するごとに、シフトレジスタＩＣ１００Ｌ，１００Ｒにおいて交互に出力チャネルからの出力がシフトしていく。図１１に示すゲート線Ｇ１〜Ｇｎの走査は逆方向スキャンと呼ばれる。

なお、本実施の形態２において表示装置２００は例えば液晶表示装置であり、シフトレジスタＩＣ１００が液晶表示装置に適用されるとして説明したが、シフトレジスタＩＣ１００は、例えば有機ＥＬ（ｅｌｅｃｔｒｏｌｕｍｉｎｅｓｃｅｎｃｅ）表示装置、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ−Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）表示装置など、シフトレジスタを利用した表示装置に広く適用可能である。

＜効果＞
本実施の形態２における表示装置２００は、複数のソース線Ｓ１〜Ｓｌと、複数のソース線Ｓ１〜Ｓｌと直交する第１から第ｍのゲート線Ｇ１〜Ｇｍと、複数のソース線Ｓ１〜Ｓｌと複数のゲート線Ｇ１〜Ｇｍの交点に配置された複数の画素用トランジスタＴＲと、２つのシフトレジスタＩＣ１００Ｌ，１００Ｒと、を備え、一方のシフトレジスタＩＣ１００Ｌは、ゲート線の一方の端部の近くに配置され、他方のシフトレジスタＩＣ１００Ｒは、ゲート線の他方の端部の近くに配置され、第１から第ｍのゲート線Ｇ１〜Ｇｍは、一方のシフトレジスタＩＣ１００Ｌの第１から第ｎの出力チャネルＣＨ１〜ＣＨｎと、他方のシフトレジスタＩＣ１００Ｒの第ｎから第１の出力チャネルＣＨｎ〜ＣＨ１に交互に接続され、２つのシフトレジスタＩＣ１００Ｌ，１００Ｒのそれぞれには、共通のクロック信号、共通のスタートパルスが入力され、２つのシフトレジスタＩＣ１００Ｌ，１００Ｒは、第１の動作モードと第３の動作モードで動作するか、又は、第２の動作モードと第４の動作モードで動作する。

このように、実施の形態１で説明したシフトレジスタＩＣ１００をゲートドライバＩＣとして、表示装置２００に組み合わせて使用することによって、２つのゲートドライバＩＣ（即ちシフトレジスタＩＣ１００Ｌ，１００Ｒ）のそれぞれを共通の制御信号で制御することが可能となるため、前提技術のように２つのゲートドライバＩＣのそれぞれに異なる制御信号を入力することが不要となる。従って、制御信号の入力に安価な汎用のＴ-ＣＯＮを使用できるため、製品コストの増大を抑制することが可能である。さらに、制御信号の本数を削減することができるため、狭額縁設計を容易に行うことが可能となる。また、制御信号の本数を削減することができるため、基板サイズの増大を抑制することが可能となる。

なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

ＣＨ１〜ＣＨｎ 出力チャネル、ＣＬＫＶ クロック信号入力部、ＳＴＶ スタートパルス入力部、ＭＯＤ 切り替え信号入力部、ＳＥＬ 第１信号入力部、ＵＤ 第２信号入力部、ＯＥ 非表示制御信号入力部、Ｇ１〜Ｇｍ ゲート線、Ｓ１〜Ｓｌ ソース線、１００，１００Ｌ，１００Ｒ シフトレジスタＩＣ、１，２ ゲートドライバＩＣ、３，４ タイミングコントローラＩＣ、１０ ゲートシフト制御回路、２０ ゲートオフ信号生成回路、３０ ゲートシフト方向制御回路、４０ 初期化回路、５０ シフトレジスタ回路、６０ 出力制御回路、７０ 出力回路、８０ 表示領域、９０ ゲート引き出し配線、２００，５００Ａ，５００Ｂ，５００Ｃ 表示装置、３００ ソースドライバＩＣ。

Claims (6)

1. クロック信号が入力されるクロック信号入力部と、
   動作モードを切り替える切り替え信号が入力される切り替え信号入力部と、
   スタートパルスが入力されるスタートパルス入力部と、
   前記クロック信号の周期の半分の周期で順に出力信号を出力する第１から第ｎの出力チャネルと、
   を備え、
   前記切り替え信号に応じて第１から第４の動作モードが切り替わり、
   前記第１の動作モードは、前記スタートパルスが入力されてから２回目の前記クロック信号のパルスを起点として前記第１から第ｎの出力チャネルの順にシフトしながら前記出力信号を出力するモードであり、
   前記第２の動作モードは、前記スタートパルスが入力されてから１回目の前記クロック信号のパルスを起点として前記第１から第ｎの出力チャネルの順にシフトしながら前記出力信号を出力するモードであり、
   前記第３の動作モードは、前記スタートパルスが入力されてから１回目の前記クロック信号のパルスを起点として前記第ｎから第１の出力チャネルの順にシフトしながら前記出力信号を出力するモードであり、
   前記第４の動作モードは、前記スタートパルスが入力されてから２回目の前記クロック信号のパルスを起点として前記第ｎから第１の出力チャネルの順にシフトしながら前記出力信号を出力するモードである、
   シフトレジスタＩＣ。
2. 前記切り替え信号入力部は、
   第１の信号が入力される第１信号入力部と、
   第２の信号が入力される第２信号入力部と、
   を備え、
   前記第１、第２の信号のそれぞれはハイレベル又はローレベルの信号であり、
   前記第１の信号と前記第２の信号のレベルの組み合せに応じて前記第１から第４の動作モードが切り替わる、
   請求項１に記載のシフトレジスタＩＣ。
3. 前記クロック信号入力部、前記切り替え信号入力部、前記スタートパルス入力部および前記第１から第ｎの出力チャネルが、１つのパッケージ内に配置されている、
   請求項１又は請求項２に記載のシフトレジスタＩＣ。
4. 前記クロック信号の周期の半分の周期でゲートシフト信号を発生するゲートシフト制御回路と、
   前記第１の信号と前記第２の信号のレベルの組み合せに応じて、前記スタートパルスが入力されてから１回目又は２回目のクロック信号のパルスを起点として、前記ゲートシフト信号の周期に同期したゲートオフ信号を発生するゲートオフ信号生成回路と、
   前記第１の信号と前記第２の信号のレベルの組み合せに応じて、前記第１から第ｎの出力チャネルの順にシフトしながら前記出力信号を出力するか、前記第ｎから第１の出力チャネルの順にシフトしながら出力信号を出力するかを切り替えるゲートシフト方向制御回路と、
   をさらに備え、
   前記ゲートオフ信号は、前記第１から第ｎの出力チャネルのいずれからも前記出力信号が出力されないタイミングを規定する、
   請求項２に記載のシフトレジスタＩＣ。
5. 表示装置に備わる複数の画素用トランジスタのそれぞれのゲートを駆動するゲートドライバＩＣである、
   請求項１から請求項４のいずれか一項に記載のシフトレジスタＩＣ。
6. 複数のソース線と、
   前記複数のソース線と直交する第１から第ｍのゲート線と、
   前記複数のソース線と複数の前記ゲート線の交点に配置された複数の画素用トランジスタと、
   請求項１から請求項５のいずれか一項に記載のシフトレジスタＩＣを２つと、
   を備え、
   一方の前記シフトレジスタＩＣは、前記ゲート線の一方の端部の近くに配置され、
   他方の前記シフトレジスタＩＣは、前記ゲート線の他方の端部の近くに配置され、
   前記第１から第ｍのゲート線は、一方の前記シフトレジスタＩＣの前記第１から第ｎの出力チャネルと、他方の前記シフトレジスタＩＣの前記第ｎから第１の出力チャネルに交互に接続され、
   ２つの前記シフトレジスタＩＣのそれぞれには、共通の前記クロック信号、共通の前記第２の信号が入力され、
   ２つの前記シフトレジスタＩＣには、共通の前記クロック信号、共通の前記スタートパルスが入力され、
   ２つの前記シフトレジスタＩＣは、前記第１の動作モードと前記第３の動作モードで動作するか、又は、前記第２の動作モードと前記第４の動作モードで動作する、
   表示装置。

Images