JP2018195660A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018195660A
JP2018195660A JP2017097018A JP2017097018A JP2018195660A JP 2018195660 A JP2018195660 A JP 2018195660A JP 2017097018 A JP2017097018 A JP 2017097018A JP 2017097018 A JP2017097018 A JP 2017097018A JP 2018195660 A JP2018195660 A JP 2018195660A
Authority
JP
Japan
Prior art keywords
magnetic
region
nonmagnetic
semiconductor element
planar region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017097018A
Other languages
English (en)
Other versions
JP6767922B2 (ja
Inventor
喜々津　哲
Satoru Kikitsu
哲 喜々津
岩崎　仁志
Hitoshi Iwasaki
仁志 岩崎
義成 黒崎
Yoshinari Kurosaki
義成 黒崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2017097018A priority Critical patent/JP6767922B2/ja
Priority to US15/908,212 priority patent/US10468354B2/en
Publication of JP2018195660A publication Critical patent/JP2018195660A/ja
Application granted granted Critical
Publication of JP6767922B2 publication Critical patent/JP6767922B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/127—Structure or manufacture of heads, e.g. inductive
    • G11B5/33—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only
    • G11B5/39—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects
    • G11B5/3903—Structure or manufacture of flux-sensitive heads, i.e. for reproduction only; Combination of such heads with means for recording or erasing only using magneto-resistive devices or effects using magnetic thin film layers or their effects, the films being part of integrated structures
    • G11B5/3906—Details related to the use of magnetic thin film layers or to their effects
    • G11B5/3929—Disposition of magnetic thin films not used for directly coupling magnetic flux from the track to the MR film or for shielding
    • G11B5/3932—Magnetic biasing films
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/80—Constructional details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Toxicology (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Aerials With Secondary Devices (AREA)
  • Hall/Mr Elements (AREA)

Abstract

【課題】電磁波の減衰特性を向上可能な半導体装置を提供する。【解決手段】実施形態によれば、半導体装置は、半導体素子と、第１部材と、を含む。前記第１部材は、第１方向において前記半導体素子から離れた第１非磁性面状領域と、前記第１方向において前記第１非磁性面状領域と前記半導体素子との間に設けられた第１磁性面状領域と、前記第１方向において前記第１磁性面状領域と前記半導体素子との間に設けられた第２非磁性面状領域と、を含む。前記第１磁性面状領域は、前記第１方向と交差する第２方向に沿って延びる第１端部を含む。前記第１磁性面状領域の第１磁化方向は、前記第２方向に対して傾斜する。【選択図】図１

Description

本発明の実施形態は、半導体装置に関する。
例えば、半導体素子と、シールド層と、を含む半導体装置がある。シールド層により、半導体素子から放射される電磁波がシールドされる。電磁波の減衰特性を向上させることが望まれる。
特開２０１２−３８８０７号公報
本発明の実施形態は、電磁波の減衰特性を向上可能な半導体装置を提供する。
本発明の実施形態によれば、半導体装置は、半導体素子と、第１部材と、を含む。前記第１部材は、第１方向において前記半導体素子から離れた第１非磁性面状領域と、前記第１方向において前記第１非磁性面状領域と前記半導体素子との間に設けられた第１磁性面状領域と、前記第１方向において前記第１磁性面状領域と前記半導体素子との間に設けられた第２非磁性面状領域と、を含む。前記第１磁性面状領域は、前記第１方向と交差する第２方向に沿って延びる第１端部を含む。前記第１磁性面状領域の第１磁化方向は、前記第２方向に対して傾斜する。
図１（ａ）〜図１（ｄ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２（ａ）〜図２（ｄ）は、第１実施形態に係る半導体装置を例示する模式図である。 図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフである。 図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示する模式図である。 図５（ａ）〜図５（ｄ）は、半導体装置の特性を例示する模式図である。 図６（ａ）〜図６（ｆ）は、半導体装置の特性を例示するグラフである。 図７は、半導体装置の特性を例示するグラフである。 図８は、半導体装置の特性を例示するグラフである。 図９（ａ）〜図９（ｄ）は、半導体装置の一部を例示する模式的断面図である。
以下に、本発明の各実施の形態について図面を参照しつつ説明する。
図面は模式的または概念的なものであり、各部分の厚さと幅との関係、部分間の大きさの比率などは、必ずしも現実のものと同一とは限らない。同じ部分を表す場合であっても、図面により互いの寸法や比率が異なって表される場合もある。
本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。
（第１実施形態）
図１（ａ）〜図１（ｄ）は、第１実施形態に係る半導体装置を例示する模式図である。 図１（ａ）は、斜視図である。図１（ｂ）は、図１（ａ）のＡ１−Ａ２線断面図である。図１（ｃ）は、図１（ａ）のＢ１−Ｂ２線断面図である。図１（ｃ）は、図１（ａ）の矢印ＡＡから見た平面図である。
図１（ａ）に示すように、第１実施形態に係る半導体装置１１０は、半導体素子５０及び第１部材１０を含む。この例では、基体６０がさらに設けられる。第１部材１０は、半導体素子５０の少なくとも一部を覆う。
図１（ｂ）に示すように、この例では、半導体素子５０は、半導体チップ５３、絶縁部５４、第１配線５１及び第２配線５２を含む。この例では、基体６０において、第１電極５１ａ、第２電極５２ａ、第１接続部５１ｂ、第２接続部５２ｂ、第１端子５１ｃ及び第２端子５２ｃが設けられる。第１配線５１は、半導体チップ５３の一部と第１電極５１ａとを電気的に接続する。第２配線５２は、半導体チップ５３の別の一部と第２電極５２ａとを電気的に接続する。第１接続部５１ｂにより第１電極５１ａと第１端子５１ｃとが電気的に接続される。第２接続部５２ｂにより第２電極５２ａと第２端子５２ｃとが電気的に接続される。これらの接続部は、基体６０を貫通する。これらの端子は、半導体チップ５３の入出力部として機能する。半導体チップ５３の周りに絶縁部５４が設けられる。絶縁部５４は、例えば、樹脂及びセラミックなどの少なくともいずれかを含む。絶縁部５４により半導体チップ５３が保護される。半導体素子５０は、例えば、演算回路、制御回路、記憶回路、スイッチング回路、信号処理回路、及び、高周波回路の少なくともいずれかを含む。
図１（ｂ）に例示するように、第１部材１０は、基体６０に設けられた端子５５と電気的に接続される。第１部材１０は、端子５５を介して、一定の電位（例えば接地電位）に設定される。第１部材１０は、例えば、半導体素子５０から放射される電磁波をシールド（減衰）する。第１部材１０は、例えば、シールドとして機能する。
図１（ａ）〜図１（ｃ）に示すように、第１部材１０は、面状部分１０ｐと、第１〜第４側面部分１０ａ〜１０ｄと、を含む。第１部材１０の面状部分１０ｐは、半導体素子５０から第１方向Ｄ１に沿って離れる。
第１方向Ｄ１をＺ軸方向とする。Ｚ軸方向に対して垂直な１つの方向をＹ軸方向とする。Ｚ軸方向及びＹ軸方向に対して垂直な方向をＸ軸方向とする。
図１（ｂ）及び図１（ｃ）に示すように、第１方向Ｄ１において、面状部分１０ｐと基体６０との間に、半導体素子５０が位置する。
図１（ｃ）及び図１（ｄ）に示すように、Ｘ軸方向において、第１側面部分１０ａと第３側面部分１０ｃとの間に、半導体素子５０が位置する。
図１（ｂ）及び図１（ｄ）に示すように、Ｙ軸方向において、第２側面部分１０ｂと第４側面部分１０ｄとの間に、半導体素子５０が位置する。
以下に説明するように、第１部材１０は、複数の膜を含む。以下、複数の膜の例について説明する。
図２（ａ）〜図２（ｄ）は、第１実施形態に係る半導体装置を例示する模式図である。 図２（ａ）は、図１（ｂ）のＣ１−Ｃ２線断面図である。図２（ｂ）は、第１部材１０に含まれる膜などの構成を模式的に示している。図２（ｂ）では、図を見やすくするために、複数の膜の位置がシフトされて描かれている。図２（ｃ）及び図２（ｄ）は、第１部材１０に含まれる一部の膜をそれぞれ示す平面図である。
図２（ａ）及び図２（ｂ）に示すように、第１部材１０は、第１非磁性膜２１、第２非磁性膜２２及び第１磁性膜１１を含む。この例では、第１部材１０は、第２磁性膜１２及び第３非磁性膜２３をさらに含んでも良い。
第１〜第３非磁性膜２１〜２３は、それぞれ、第１〜第３非磁性面状領域２１ｐ〜２３ｐを含む。第１磁性膜１１は、第１磁性面状領域１１ｐを含む。第２磁性膜１２は、第２磁性面状領域１２ｐを含む。
第１非磁性面状領域２１ｐは、第１方向Ｄ１（Ｚ軸方向）において、半導体素子５０から離れる。第１磁性面状領域１１ｐは、第１方向Ｄ１において第１非磁性面状領域２１ｐと半導体素子５０との間に設けられる。第２非磁性面状領域２２ｐは、第１方向Ｄ１において、第１磁性面状領域１１ｐと半導体素子５０との間に設けられる。
第２磁性面状領域１２ｐは、第１方向Ｄ１において第２非磁性面状領域２２ｐと半導体素子５０との間に設けられる。第３非磁性面状領域２３ｐは、第１方向Ｄ１において第２磁性面状領域１２ｐと半導体素子５０との間に設けられる。
例えば、第１磁性面状領域１１ｐは、第１非磁性面状領域２１ｐ及び第２非磁性面状領域２２ｐと接する。第２磁性面状領域１２ｐは、第２非磁性面状領域２２ｐ及び第３非磁性面状領域２３ｐと接する。
このように、実施形態においては、複数の非磁性膜（領域）の間に、磁性膜（領域）が設けられる。第１部材１０に電磁波が入射したとき、非磁性膜と磁性膜との界面において、電磁波が多重反射する。界面において、電磁波の一部が吸収されても良い。これにより、第１部材１０を通過する電磁波が減衰する。第１部材１０は、シールドとして機能する。
図２（ｂ）に示すように、第１磁性面状領域１１ｐは、第１磁化方向１１ｐｍを有する。第２磁性面状領域１２ｐは、第２磁化方向１２ｐｍを有する。第２磁化方向１２ｐｍは、第１磁化方向１１ｐｍと交差する。
以下、磁性面状領域及び磁化方向の例について説明する。
図２（ｃ）は、第１磁性面状領域１１ｐの平面形状を例示している。図２（ｄ）は、第２磁性面状領域１２ｐの平面形状を例示している。平面形状は、Ｘ−Ｙ平面内の形状である。
図２（ｃ）に示すように、第１磁性面状領域１１ｐは、第１端部１１ｐａを含む。第１端部１１ｐａは、第２方向Ｄ２に沿って延びる。第２方向Ｄ２は、第１方向Ｄ１（Ｚ軸方向）と交差する。第１端部１１ｐａは、辺部である。この例では、第２方向Ｄ２は、Ｙ軸方向である。第１磁性面状領域１１ｐは、さらに他の端部（端部１１ｐｂ、１１ｐｃ及び１１ｐｄなど）を含む。
第１方向Ｄ１及び第２方向Ｄ２を含む平面（この例では、Ｚ−Ｙ平面）と交差する１つの方向を、第３方向Ｄ３とする。第３方向Ｄ３は、例えば、Ｘ軸方向である。
端部１１ｐｂ及び端部１１ｐｄは、第３方向Ｄ３に沿って延びる。端部１１ｐｃは、第２方向Ｄ２に沿って延びる。端部１１ｐｂから端部１１ｐｄに向かう方向は、第２方向Ｄ２に沿う。第１端部１１ｐａから端部１１ｐｃに向かう方向は、第３方向Ｄ３に沿う。第１磁性面状領域１１ｐは、例えば、実質的に四角形（平行四辺形、長方形または正方形を含む）である。
図２（ｄ）に示すように、第２磁性面状領域１２ｐは、第２端部１２ｐａを含む。第２端部１２ｐａは、第２方向Ｄ２に沿って延びる。第２磁性面状領域１２ｐは、さらに他の端部（端部１２ｐｂ、１２ｐｃ及び１２ｐｄなど）を含む。端部１２ｐｂ及び端部１２ｐｄは、第３方向Ｄ３に沿って延びる。端部１２ｐｃは、第２方向Ｄ２に沿って延びる。端部１２ｐｂから端部１２ｐｄに向かう方向は、第２方向Ｄ２に沿う。第２端部１２ｐａから端部１２ｐｃに向かう方向は、第３方向Ｄ３に沿う。第２磁性面状領域１２ｐは、例えば、実質的に四角形（平行四辺形、長方形または正方形を含む）である。
実施形態においては、第１磁性面状領域１１ｐの第１磁化方向１１ｐｍは、第２方向Ｄ２に対して傾斜する。第１磁化方向１１ｐｍと第２方向Ｄ２との間の第１角度θ１（絶対値）は、０度よりも大きく９０度よりも小さい。これにより、後述するように、電磁波の減衰特性を向上することができる。
実施形態において、例えば、第２磁性面状領域１２ｐの第２磁化方向１２ｐｍは、第２方向Ｄ２に対して傾斜している。第２磁化方向１２ｐｍと第２方向Ｄ２との間の第２角度θ２（絶対値）は、０度よりも大きく９０度よりも小さい。例えば、第２磁化方向１２ｐｍは、第１磁化方向１１ｐｍと交差している。これにより、電磁波の減衰特性をさらに向上することができる。
第１磁化方向１１ｐｍ及び第２磁化方向１２ｐｍは、外部磁界が実質的に無い状態のときの磁化の方向である。外部磁界が実質的に無い状態において、例えば、地磁気などの弱い磁界が磁性膜に加わってもよい。
実施形態において、上記の第１磁化方向１１ｐｍは、例えば、第１磁性面状領域１１ｐの外縁から離れた部分における磁化の方向に対応する。第１磁性面状領域１１ｐは、外縁領域１１ｐｒと、内側領域１１ｐｉと、を含む。内側領域１１ｐｉは、外縁領域１１ｐｒの内側である。第１磁化方向１１ｐｍは、例えば、内側領域１１ｐｉにおける磁化の方向に対応する。外縁領域１１ｐｒの形状及び特性は、例えば、第１磁性面状領域１１ｐの形成時の不均一性などに起因して均一でない場合がある。第１磁化方向１１ｐｍは、内側領域１１ｐｉにおける均一な磁化の方向に対応する。第１磁化方向１１ｐｍは、例えば、第１磁性面状領域１１ｐの中心領域（例えば、第１端部１１ｐａと端部１１ｐｃとの間の中心であり、端部１１ｐｂと端部１１ｐｄとの間の中心）における磁化の方向としても良い。
同様に、第２磁性面状領域１２ｐは、外縁領域１２ｐｒと、内側領域１２ｐｉと、を含む。内側領域１２ｐｉは、外縁領域１２ｐｒの内側である。第２磁化方向１２ｐｍは、例えば、内側領域１２ｐｉにおける磁化の方向に対応する。第２磁化方向１２ｐｍは、例えば、第２磁性面状領域１２ｐの中心領域（例えば、第２端部１２ｐａと端部１２ｐｃとの間の中心であり、端部１２ｐｂと端部１２ｐｄとの間の中心）における磁化の方向としても良い。
以下、磁化方向と特性の関係の例について説明する。
図３（ａ）及び図３（ｂ）は、半導体装置の特性を例示するグラフである。
これらの図は、第１部材１０の第１磁性面状領域１１ｐの磁化特性を例示している。図３（ａ）は、実施形態に係る半導体装置１１０の特性に対応する。図３（ｂ）は、参考例の半導体装置１１９ａの特性に対応する。
既に説明したように、半導体装置１１０においては、第１磁性面状領域１１ｐの第１磁化方向１１ｐｍは、第１端部１１ｐａの延びる第２方向Ｄ２に対して傾斜している。この例では、第１磁化方向１１ｐｍと第２方向Ｄ２との間の第１角度θ１は、４５度である。一方、半導体装置１１９ａにおいては、第１磁化方向１１ｐｍは第２方向Ｄ２に対して平行であり、第１角度θ１は、０度である。
図３（ａ）及び図３（ｂ）は、このような２種類の第１磁性面状領域１１ｐのそれぞれにおいて、外部磁界Ｈａを印加したときの、第１磁性面状領域１１ｐの磁化Ｍ１の変化のシミュレーション結果を示している。シミュレーションは、ＬＬＧ（Landau Lifshitz Gilbert）方程式を用いて行われる。シミュレーションにおいて、第１磁性面状領域１１ｐのＸ軸方向の長さ及びＹ軸方向の長さは、それぞれ５μｍである。第１磁性面状領域１１ｐの厚さ（Ｚ軸方向の長さ）は、５０ｎｍである。第１磁性面状領域１１ｐの材料は、ＮｉＦｅである。シミュレーションにおいては、第１磁性面状領域１１ｐを、１辺の長さが５０ｎｍの立方体メッシュでモデル化して計算が行われる。
これらの図の横軸は、外部磁界Ｈａ（Ｏｅ：エルステッド）である。縦軸は、磁化Ｍ１である。これらの図には、外部磁界Ｈａが第１磁化方向１１ｐｍに対して平行であるときの特性Ｈａｐと、外部磁界Ｈａが第１磁化方向１１ｐｍに対して垂直であるときの特性Ｈａｎと、が示されている。
図３（ｂ）に示すように、参考例の半導体装置１１９ａの構成においては、特性Ｈａｐにおいて、外部磁界Ｈａの絶対値が３００Ｏｅ〜１０００Ｏｅの範囲において、磁化Ｍ１が不安定である。磁化Ｍ１に関するこのような不安定な特性は、電磁波の減衰特性に悪影響を与えると考えられる。
これに対して、図３（ａ）に示すように、実施形態に係る半導体装置１１０の構成においては、磁化Ｍ１に関する上記の不安定な特性は観察されない。このため、実施形態においては、良好な減衰特性が得られる。
このような特性の差は、以下に説明するように、第１磁性面状領域１１ｐの端部における磁荷(magnetic charge)の状態の差に起因していると考えられる。
図４（ａ）及び図４（ｂ）は、半導体装置の特性を例示する模式図である。
これらの図は、第１磁性面状領域１１ｐにおける磁荷の状態を示す。これらの図において、磁荷の状態は、「＋」及び「―」の印で例示されている。図４（ａ）は、半導体装置１１０の構成（第１磁化方向１１ｐｍは第２方向Ｄ２に対して傾斜）に対応する。図４（ｂ）は、半導体装置１１９ａの構成（第１磁化方向１１ｐｍは第２方向Ｄ２に対して平行)に対応する。
半導体装置１１９ａの構成においては、外部磁界Ｈａがゼロの状態では、磁化は容易軸の方向に向く。このため、図４（ｂ）に示すように、第１磁性面状領域１１ｐの２つの辺（端部１１ｐｂ及び端部１１ｐｄ）の全体に沿って、広い範囲で、「＋」の磁荷及び「−」の磁荷が発生する。この場合、端部１１ｐｂ及び端部１１ｐｄの全体に沿って、強い反磁界が作用する。このため、端部１１ｐｂの近傍領域ｓ１、及び、端部１１ｐｄの近傍領域ｓ２において、磁化状態が乱れる。磁化が乱れた部分では、透磁率μが変動する。このため、減衰性能が部分的に変化する。その結果、素子全体としての、電磁波の減衰性能が劣化する。例えば、複数の半導体装置が作製される場合において、複数の素子の間で、減衰性能が異なる。例えば、減衰性能が不均一になる。
これに対して、図４（ａ）に示すように、半導体装置１１０の構成においては、磁荷は、第１磁性面状領域１１ｐのコーナ部ｃ１及びｃ２に局所的に集中する。磁荷が集中する領域（コーナ部ｃ１及びｃ２）の領域は、狭い。このため、第１磁性面状領域１１ｐに作用する反磁界は、小さく、かつ、局所的である。このため、磁化の乱れが抑制される。これにより、高い減衰性能が得られる。例えば、複数の半導体装置が作製される場合において、減衰性能が均一になる。
図５（ａ）〜図５（ｄ）は、半導体装置の特性を例示する模式図である。
図５（ａ）及び図５（ｃ）は、半導体装置１１０の構成に対応する。図５（ｂ）及び図５（ｄ）は、半導体装置１１９ａの構成に対応する。図５（ａ）及び図５（ｂ）は、第１磁性面状領域１１ｐにおける磁化の向きを画像の濃度で例示した模式図である。図５（ｃ）及び図５（ｄ）において、第１磁性面状領域１１ｐにおける磁化の向きが矢印で示されている。
図５（ｂ）に示すように、半導体装置１１９ａの構成においては、画像中において、濃度が大きく変化している。これに対して、図５（ａ）に示すように、半導体装置１１０の構成においては、画像中において、濃度は実質的に均一である。
図５（ｄ）に示すように、半導体装置１１９ａの構成においては、第１磁性面状領域１１ｐの端部（外縁）において、矢印（磁化）の方向が乱れている。この乱れは、磁区と呼ばれる。外部磁界Ｈａを取り去って外部磁界Ｈａがゼロとなった場合も、端部の不均一部分などに、磁区が、ピン止めされて残存する。これに対して、図５（ｃ）に示すように、半導体装置１１０の構成においては、矢印（磁化）の方向の乱れが抑制される。
このような特性の違いが、例えば、第１磁性面状領域１１ｐを用いたシールド層の減衰性能に影響を与える。実施形態に係る半導体装置１１０の構成によれば、参考例の半導体装置１１９ａの構成と比べて、電磁波の減衰特性を向上することができる。
図６（ａ）〜図６（ｆ）は、半導体装置の特性を例示するグラフである。
図６（ａ）〜図６（ｆ）は、上記の第１角度θ１（第１磁化方向１１ｐｍと第２方向Ｄ２との間の角度）が、０度、５度、１０度、１５度、３０度及び４５度のときの磁場−磁化特性を示す。これらの図において、横軸は、外部磁界Ｈａである。縦軸は、磁化Ｍ１である。これらの図には、外部磁界Ｈａが第１磁化方向１１ｐｍに対して平行であるときの特性Ｈａｐと、外部磁界Ｈａが第１磁化方向１１ｐｍに対して垂直であるときの特性Ｈａｎと、が示されている。
特性Ｈａｐに着目する。既に説明したように、第１角度θ１が０度のときにおいて、磁化Ｍ１において不安定な特性が観察される。このような不安定な特性は、第１角度θ１が５度以上になると実質的に観察されない。従って、第１角度θ１は、５度以上であることが好ましい。半導体装置の製造工程などにおけるばらつきなどを考慮すると、第１角度θ１は、１０度以上であることがさらに好ましい。
実施形態において、第１磁性面状領域１１ｐは、実質的に四角形である。第１端部１１ｐａの延びる方向（第２方向であり、例えば、Ｙ軸方向）と、端部１１ｐｂの延びる方向（第３方向であり、例えば、Ｘ軸方向）と、の間の角度は、実質的に９０度である。従って、実施形態において、第１磁化方向１１ｐｍと第２方向Ｄ２（この例ではＹ軸方向）との間の第１角度θ１は、５度よりも大きく８５度よりも小さいことが好ましい。第１角度θ１は、１０度よりも大きく８０度よりも小さいことが、さらに好ましい。
第１磁化方向１１ｐｍは、実質的にＸ−Ｙ面内に沿う。例えば、第１磁化方向１１ｐｍと第１方向Ｄ１（Ｚ軸方向）との間の角度の絶対値は、８０度以上１００度以下であることが好ましい。
第１磁性面状領域１１ｐと非磁性膜との間の界面において、第１磁化方向１１ｐｍに対して垂直な磁界成分を有する電磁波が反射される。このとき、磁化方向が互いに交差する複数の磁性面状領域を用いることで、任意の方向の磁界成分を有する電磁波を効率的に反射することができる。
実施形態において、第１磁性面状領域１１ｐに加えて、第２磁性面状領域１２ｐを設けることで、電磁波の減衰特性をより効果的に向上できる。
第２磁性面状領域１２ｐにおいても、第１磁性面状領域１１ｐと同様の構成を適用できおる。第２磁性面状領域１２ｐの第２磁化方向１１ｐｍと第２方向Ｄ２との間の第２角度θ２の絶対値は、５度よりも大きく８５度よりも小さいことが好ましい。第２角度θ２は、１０度よりも大きく８０度よりも小さいことが、さらに好ましい。第１磁化方向１１ｐｍと第２磁化方向１２ｐｍとの間の角度の絶対値は、４５度以上１３５度以下であることが好ましい。第１磁化方向１１ｐｍと第２磁化方向１２ｐｍとの間の角度の絶対値は、８０度以上１００度以下であることがさらに好ましい。第２磁化方向１２ｐｍと第１方向Ｄ１（Ｚ軸方向）との間の角度の絶対値は、８０度以上１００度以下であることが好ましい。
実施形態において、第２磁性面状領域１２ｐは、第１磁性面状領域１１ｐの材料とは異なる材料を含んでも良い。異なる材料が用いられることで、例えば、これらの領域のそれぞれの界面において、高い効率で反射する電磁波の周波数帯域を互いに異ならせることが容易になる。例えば、高い減衰特性が得られる電磁波の周波数帯域を広げることができる。
既に説明したように、実施形態において、非磁性膜と磁性膜との界面において、電磁波の反射が起こる。これは、これらの膜におけるインピーダンスの差に基づく。導電膜（金属膜）における電磁波に対するインピーダンスは、（ｊωμ／σ）１／２で表される。「ｊ」は、虚数単位である。「ω」は、電磁波の角周波数である。「μ」は、金属膜の透磁率である。「σ」は、金属膜の導電率である。非磁性膜においては、透磁率μは、１である。一方、磁性膜においては、透磁率μは、１よりも大きい。透磁率μは、図３（ａ）、図３（ｂ）、及び、図６（ａ）〜図６（ｆ）に例示したような、外部磁界−磁化の特性の傾きに対応する。電磁波の磁界成分が磁性膜の困難軸方向に沿う（磁化容易軸方向と直交する）ときに、透磁率μは１を超える。このときに、非磁性膜と磁性膜との間におけるインピーダンスの差が大きくなる。これにより、非磁性膜と磁性膜との間の界面で、電磁波の反射率が高くなり、非磁性膜と磁性膜との間の界面での多重反射が起こる。これにより、電磁波の透過率が低くなる。すなわち、透過する電磁波が、減衰する。電磁波の周波数が磁性膜のＦＭＲ共鳴周波数に近づくと、透磁率μは飛躍的に大きくなる。このときに、減衰性能は飛躍的に高くなる。
以下、磁性膜と非磁性膜とを含む積層膜における電磁波に対する減衰特性の例について説明する。
図７は、半導体装置の特性を例示するグラフである。
図７は、第１構成（実線）、及び、第２構成（破線）における減衰特性のシミュレーション結果を示す。第１構成においては、磁性膜と非磁性膜とが積層される。第２構成においては、１つの非磁性膜（Ｃｕ膜）だけが設けられ、磁性膜は設けられていない。第１構成においては、２つのＣｕ膜の間にＣｏＺｒＮｂ膜が設けられる。２つのＣｕ膜のそれぞれの厚さは、４００ｎｍである。Ｃｕ膜において、導電率σは、５．８×１０７Ｓ／ｍであり、透磁率μは１である。ＣｏＺｒＮｂ膜の厚さは、２００ｎｍである。ＣｏＺｒＮｂ膜において、以下の値が用いられた。導電率σは８．３×１０５Ｓ／ｍであり、飽和磁化Ｍｓは１Ｔであり、異方性磁界Ｈｋは８００Ａ／ｍであり、ダンピング定数αは、０．０１である。一方、第２構成においては、Ｃｕ膜の厚さは１μｍである。第１構成における合計の厚さは、１μｍであり、第２構成における厚さと同じである。
図７の横軸は、周波数ｆ（ＭＨｚ）である。縦軸は、減衰性能ＭＳＥ（ｄＢ）である。減衰性能ＭＳＥは、入射電磁波の磁界の振幅に対する、透過電磁波の磁界の振幅の比の対数の２０倍である。
図７から分かるように、第１構成（実線）において、第２構成（破線）よりも高い減衰性能ＭＳＥが得られる。実施形態のように、磁性膜と非磁性膜とを含む積層膜により、高い減衰性能ＭＳＥが得られる。
図８は、半導体装置の特性を例示するグラフである。
図８は、ＣｏＺｒＮｂ膜における吸収率（破線）と、Ｃｕ膜とＣｏＺｒＮｂ膜との間の界面における透過率（実線）と、のシミュレーション結果を示す。図８において横軸は、周波数ｆ（ＭＨｚ）である。縦軸は、吸収率（または透過率）Ａ／Ｔを示す。
図８に示すように、ＣｏＺｒＮｂ膜における吸収率（または透過率）Ａ／Ｔは、周波数ｆの変化に対して単調に変化する。これに対して、Ｃｕ膜とＣｏＺｒＮｂ膜との間の界面における透過率は、極値を有する特異的な変化を示す。この極値は、図７の実線で例示した減衰性能ＭＳＥのピークに対応する。このことから、図７の実線で例示した減衰性能ＭＳＥは、Ｃｕ膜とＣｏＺｒＮｂ膜との間の界面における透過率の減少に基づくことが分かる。上記のように、この透過率の減少は、非磁性膜と磁性膜との間の界面における反射に基づいている。このような反射により、高い減衰性能ＭＳＥが得られる。磁性膜の透磁率μの増大により、非磁性膜と磁性膜との間の界面における反射率が上昇し、反射率の上昇に伴って減衰性能ＭＳＥが高くなる。
実施形態においては、第１〜第４側面部分１０ａ〜１０ｄのそれぞれにおいても、磁性膜（領域）と非磁性膜（領域）と、が設けられる。以下、第１〜第４側面部分１０ａ〜１０ｄの例について説明する。
図９（ａ）〜図９（ｄ）は、半導体装置の一部を例示する模式的断面図である。
図９（ａ）に示すように、第１部材１０（第１側面部分１０ａ）は、第１非磁性側面領域２１ａと、第１磁性側面領域１１ａと、第２非磁性側面領域２２ａと、を含む。第１非磁性側面領域２１ａは、第３方向Ｄ３（この例ではＸ軸方向）において、半導体素子５０から離れる。第１非磁性側面領域２１ａは、例えば、第１非磁性面状領域２１ｐと連続する。第１磁性側面領域１１ａは、第３方向Ｄ３において、第１非磁性側面領域２１ａと半導体素子５０との間に設けられる。第１磁性側面領域１１ａは、例えば、第１磁性面状領域１１ｐと連続する。第２非磁性側面領域２２ａは、第３方向Ｄ３において、第１磁性側面領域１１ａと半導体素子５０との間に設けられる。第２非磁性側面領域２２ａは、第２非磁性面状領域２２ｐと連続する。
この例では、第１部材１０（第１側面部分１０ａ）は、第１他磁性側面領域１２ａと、第１他非磁性側面領域２３ａと、をさらに含む。第１他磁性側面領域１２ａは、第３方向Ｄ３において、第２非磁性側面領域２２ａと半導体素子５０との間に設けられる。第１他磁性側面領域１２ａは、例えば、第２磁性面状領域１２ｐと連続する。第１他非磁性側面領域２３ａは、第３方向Ｄ３において、第１他磁性側面領域１２ａと半導体素子５０との間に設けられる。第１他非磁性側面領域２３ａは、例えば、第３非磁性面状領域２３ｐと連続する。
図９（ｂ）に示すように、第１部材１０（第２側面部分１０ｂ）は、第３非磁性側面領域２１ｂと、第２磁性側面領域１１ｂと、第４非磁性側面領域２２ｂと、を含む。第３非磁性側面領域２１ｂは、第２方向Ｄ２において、半導体素子５０から離れる。第３非磁性側面領域２１ｂは、例えば、第１非磁性面状領域２１ｐと連続する。第２磁性側面領域１１ｂは、第２方向Ｄ２において、第１非磁性側面領域２１ｂと半導体素子５０との間に設けられる。第２磁性側面領域１１ｂは、例えば、第１磁性面状領域１１ｐと連続する。第４非磁性側面領域２２ｂは、第２方向Ｄ２において第１磁性側面領域１１ｂと半導体素子５０との間に設けられる。第４非磁性側面領域２２ｂは、例えば、第２非磁性面状領域２２ｐと連続する。
この例では、第１部材１０（第２側面部分１０ｂ）は、第２他磁性側面領域１２ｂと、第２他非磁性側面領域２３ｂと、をさらに含む。第２他磁性側面領域１２ｂは、第２方向Ｄ２において、第４非磁性側面領域２２ｂと半導体素子５０との間に設けられる。第２他磁性側面領域１２ｂは、例えば、第２磁性面状領域１２ｐと連続する。第２他非磁性側面領域２３ｂは、第２方向Ｄ２において、第２他磁性側面領域１２ｂと半導体素子５０との間に設けられる。第２他非磁性側面領域２３ｂは、例えば、第３非磁性面状領域２３ｐと連続する。
図９（ｃ）に示すように、第１部材１０（第３側面部分１０ｃ）は、第５非磁性側面領域２１ｃと、第３磁性側面領域１１ｃと、第６非磁性側面領域２２ｃと、を含む。第３方向Ｄ３において、第２非磁性側面領域２２ａと第５非磁性側面領域２１ｃとの間に、半導体素子５０が位置する。第３方向Ｄ３において、第５非磁性側面領域２１ｃと半導体素子５０との間に第３磁性側面領域１１ｃが位置する。第３方向Ｄ３において、第３磁性側面領域１１ｃと半導体素子５０との間に、第６非磁性側面領域２２ｃが位置する。第５非磁性側面領域２１ｃは、例えば、第１非磁性面状領域２１ｐと連続する。第３磁性側面領域１１ｃは、例えば、第１磁性面状領域１１ｐと連続する。第６非磁性側面領域２２ｃは、例えば、第２非磁性面状領域２２ｐと連続する。
この例では、第１部材１０（第３側面部分１０ｃ）は、第３他磁性側面領域１２ｃと、第３他非磁性側面領域２３ｃと、をさらに含む。第３方向Ｄ３において、第６非磁性側面領域２２ｃと半導体素子５０との間に、第３他磁性側面領域１２ｃが位置する。第３方向Ｄ３において、第３他磁性側面領域１２ｃと半導体素子５０との間に、第３他非磁性側面領域２３ｃが位置する。第３他磁性側面領域１２ｃは、例えば、第２磁性面状領域１２ｐと連続する。第３他非磁性側面領域２３ｃは、例えば、第３非磁性面状領域２３ｐと連続する。
図９（ｄ）に示すように、第１部材１０（第４側面部分１０ｄ）は、第７非磁性側面領域２１ｄと、第４磁性側面領域１１ｄと、第８非磁性側面領域２２ｄと、を含む。第２方向Ｄ２において、第３非磁性側面領域２１ｂと第７非磁性側面領域２１ｄとの間に、半導体素子５０が位置する。第２方向Ｄ２において、第７非磁性側面領域２１ｄと半導体素子５０との間に第４磁性側面領域１１ｄが位置する。第２方向Ｄ２において、第４磁性側面領域１１ｄと半導体素子５０との間に第８非磁性側面領域２２ｄが位置する。第７非磁性側面領域２１ｄは、例えば、第１非磁性面状領域２１ｐと連続する。第４磁性側面領域１１ｄは、例えば、第１磁性面状領域１１ｐと連続する。第８非磁性側面領域２２ｄは、例えば、第２非磁性面状領域２２ｐと連続する。
この例では、第１部材１０（第４側面部分１０ｄ）は、第４他磁性側面領域１２ｄと、第４他非磁性側面領域２３ｄと、をさらに含む。第２方向Ｄ２において、第８非磁性側面領域２２ｄと半導体素子５０との間に第４他磁性側面領域１２ｄが位置する。第２方向Ｄ２において、第４他磁性側面領域１２ｄと半導体素子５０との間に、第４他非磁性側面領域２３ｄが位置する。第４他磁性側面領域１２ｄは、例えば、第２磁性面状領域１２ｐと連続する。第４他非磁性側面領域２３ｄは、例えば、第３非磁性面状領域２３ｐと連続する。
このように、第１〜第４側面部分１０ａ〜１０ｄのそれぞれにおいて、磁性膜（領域）と非磁性膜（領域）と、が設けられることにより、Ｘ−Ｙ平面内の方向に沿って進行する電磁波の透過率を低減できる。電磁波の減衰特性をさらに向上できる。
側面部分において、２つ（複数）の磁性膜（領域）における磁化の方向は、互いに交差しても良い。これにより、任意の波面を有する電磁波の透過率を低減できる。
実施形態において、第１部材１０は、１つの磁性膜と、１つの非磁性膜と、を含んでも良い。例えば、第１部材１０は、非磁性面状領域と、第１磁性面状領域１１ｐと、を含む。この非磁性面状領域は、例えば、第１非磁性面状領域２１ｐ及び第２非磁性側面領域２２ｐのいずれかである。第１磁性面状領域１１ｐからこの非磁性面状領域に向かう方向は、半導体素子５０からこの非磁性面状領域に向かう第１方向Ｄ１に沿う。この場合も、第１磁性面状領域１１ｐは、第１方向Ｄ１と交差する第２方向Ｄ２に沿って延びる第１端部１１ｐａを含む。第１磁性面状領域１１ｐの第１磁化方向１１ｐｍは、第２方向Ｄ２に対して傾斜する。
例えば、半導体チップ５３の中の電磁波ノイズ源となる配線が、実質的に第１方向Ｄ１または第２方向Ｄ２に沿う場合には、発生する電磁波ノイズの磁界成分の方向は、実質的に第１方向Ｄ１または第２方向Ｄ２方向となる。このような場合、第１磁化方向１１ｐｍに対して平行な磁界成分を持つ電磁波は、実質的にない。このような場合において、高い減衰性能を得ることができる。
さらに、第１部材１０は、第２磁性面状領域１２ｐをさらに含んでも良い。第１方向Ｄ１において、非磁性面状領域（この場合は、第２非磁性面状領域２２ｐ）は、第１磁性面状領域１１ｐと第２磁性面状領域１２ｐとの間に位置する。第２磁性面状領域１２ｐは、第２方向Ｄ２に沿って延びる第２端部１２ｐａを含む。第２磁性面状領域１２ｐの第２磁化方向１２ｐｍは、第２方向Ｄ２に対して傾斜する。第２磁化方向１２ｐｍは、第１磁化方向１１ｐｍと交差する。
第１部材１０に設けられる磁性膜または非磁性膜の数が少ない場合、第１部材１０の厚さが薄くできる。これにより、半導体装置の厚さが薄くできる。
実施形態において、第１磁性面状領域１１ｐ及び第２磁性面状領域１２ｐの少なくともいずれかは、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つを含む。第１磁性面状領域１１ｐ及び第２磁性面状領域１２ｐの少なくともいずれかは、例えば、ＮｉＦｅ、ＣｏＺｒＮｂ、ＦｅＳｉ及びＦｅＣｏからなる群から選択された少なくとも１つを含む。
第１非磁性面状領域２１ｐ、第２非磁性面状領域２２ｐ及び第２非磁性面状領域２２ｐの少なくともいずれかは、例えば、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｚｒ及びＳｉからなる群から選択された少なくとも１つを含む。
上記の磁性面状領域の１つの厚さ（Ｚ軸方向に沿う長さ）は、例えば、１０ｎｍ以上１０μｍ以下である。上記の非磁性面状領域の１つの厚さ（Ｚ軸方向に沿う長さ）は、例えば、１０ｎｍ以上１０μｍ以下である。
実施形態において、第１部材１０の面状部分１０ｐの厚さ（Ｚ軸方向に沿う長さ）は、例えば、２０ｎｍ以上２０μｍ以下である。実施形態においては、磁性膜（領域）と非磁性膜（領域）とが設けられるため、面状部分１０ｐの厚さが薄くても、高い減衰効果が得られる。実施形態に係る半導体装置において厚さを低減できる。
実施形態において、磁性面状領域における磁化方向に関する情報は、例えば、磁気Ｋｅｒｒ顕微鏡観察などの手法により得られる。磁性面状領域における磁化方向に関する情報は、磁化測定によって得ても良い。例えば、振動試料型磁力計（ＶＳＭ）などを用いることで、磁気ヒステリシス曲線を得ることができる。この特性から、磁化方向に関する情報が得られる。
実施形態に係る半導体装置の製造方法の例について、説明する。
製造方法は、半導体素子５０を準備する工程と、半導体素子５０の上に第１部材１０を形成する工程と、を含む（図２（ａ）参照）。第１部材１０は、非磁性面状領域（例えば、第１非磁性面状領域２１ｐ及び第２非磁性面状領域２２ｐの少なくともいずれか）、及び、第１磁性面状領域１１ｐを含む。第１磁性面状領域１１ｐから上記の非磁性面状領域に向かう方向は、半導体素子５０から上記の非磁性面状領域に向かう第１方向Ｄ１に沿う。第１磁性面状領域１１ｐは、第１方向Ｄ１と交差する第２方向Ｄ２に沿って延びる第１端部１１ｐａを含む。第１磁性面状領域１１ｐの第１磁化方向１１ｐｍは、第２方向Ｄ２に対して傾斜する（図２（ｃ）参照）。
第１部材１０は、第２磁性面状領域１２をさらに含んでも良い。第１方向Ｄ１において、上記の磁性面状領域は、第１磁性面状領域１１ｐと第２磁性面状領域１２との間に位置する。第２磁性面状領域１２ｐは、第２方向Ｄ２に沿って延びる第２端部１２ｐａを含む。第２磁性面状領域１２ｐの第２磁化方向１２ｐｍは、第２方向Ｄ２に対して傾斜し、第１磁化方向１１ｐｍと交差する。
上記の製造方法において、第１磁性面状領域１１ｐの形成は、第１磁性面状領域１１ｐとなる膜を、第１磁場を印加しつつ堆積することを含む。第１磁場の方向は、例えば、第２方向Ｄ２に対して傾斜する。第１磁場の方向が、例えば、第１磁化方向１１ｐｍに対応する。
上記の製造方法において、第２磁性面状領域１２ｐの形成は、第２磁性面状領域１２ｐとなる膜を、第２磁場を印加しつつ堆積することを含む。第２磁場の方向は、例えば、第２方向Ｄ２に対して傾斜し、第１磁場の方向と交差する。第２磁場の方向が、例えば、第２磁化方向１２ｐｍに対応する。
実施形態は、以下の構成（例えば、技術案）を含んでも良い。
（請求項１）（別の独立項：第１磁性膜が２つの磁性磁性膜に挟まれている）
半導体素子と、
第１部材と、
を備え、
前記第１部材は、
第１方向において前記半導体素子から離れた第１非磁性面状領域と、
前記第１方向において前記第１非磁性面状領域と前記半導体素子との間に設けられた第１磁性面状領域と、
前記第１方向において前記第１磁性面状領域と前記半導体素子との間に設けられた第２非磁性面状領域と、
を含み、
前記第１磁性面状領域は、前記第１方向と交差する第２方向に沿って延びる第１端部を含み、
前記第１磁性面状領域の第１磁化方向は、前記第２方向に対して傾斜した、半導体装置。
（構成２）
前記第１磁化方向と前記第２方向との間の角度は、５度よりも大きく８５度よりも小さい、構成１記載の半導体装置。
（構成３）
前記第１磁化方向と前記第１方向との間の角度の絶対値は、８０度以上１００度以下である、構成１または２に記載の半導体装置。
（構成４）
前記第１部材は、
前記第１方向及び前記第２方向を含む平面と交差した第３方向において前記半導体素子から離れた第１非磁性側面領域と、
前記第３方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第１磁性側面領域と、
前記第３方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第２非磁性側面領域と、
をさらに含む、構成１〜３のいずれか１つに記載の半導体装置。
（構成５）（側面部分の２つ目）
前記第１部材は、
前記第２方向において前記半導体素子から離れた第３非磁性側面領域と、
前記第２方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第２磁性側面領域と、
前記第２方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第４非磁性側面領域と、
をさらに含む、構成４記載の半導体装置。
（構成６）
前記第１部材は、
第５非磁性側面領域と、
第３磁性側面領域と、
第６非磁性側面領域と、
をさらに含み、
前記第３方向において、前記第２非磁性側面領域と前記第５非磁性側面領域との間に前記半導体素子が位置し、
前記第３方向において、前記第５非磁性側面領域と前記半導体素子との間に前記第３磁性側面領域が位置し、
前記第３方向において、前記第３磁性側面領域と前記半導体素子との間に前記第６非磁性側面領域が位置した、構成５記載の半導体装置。
（構成７）
前記第１部材は、
第７非磁性側面領域と、
第４磁性側面領域と、
第８非磁性側面領域と、
をさらに含み、
前記第２方向において、前記第３非磁性側面領域と前記第７非磁性側面領域との間に前記半導体素子が位置し、
前記第２方向において、前記第７非磁性側面領域と前記半導体素子との間に前記第４磁性側面領域が位置し、
前記第２方向において、前記第４磁性側面領域と前記半導体素子との間に前記第８非磁性側面領域が位置した、構成６記載の半導体装置。
（構成８）
前記第１部材は、
前記第１方向において前記第２非磁性面状領域と前記半導体素子との間に設けられた第２磁性面状領域と、
前記第１方向において前記第２磁性面状領域と前記半導体素子との間に設けられた第３非磁性面状領域と、
をさらに含み、
前記第２磁性面状領域は、前記第２方向に沿って延びる第２端部を含み、
前記第２磁性面状領域の第２磁化方向は、前記第２方向に対して傾斜し、前記第１磁化方向と交差した、構成１〜３のいずれか１つに記載の半導体装置。
（構成９）
前記第２磁化方向と前記第２方向との間の角度の絶対値は、５度よりも大きく８５度よりも小さい、構成８記載の半導体装置。
（構成１０）
前記第１磁化方向と前記第２磁化方向との間の角度の絶対値は、４５度以上１３５度以下である、構成８または９に記載の半導体装置。
（構成１１）
前記第２磁性面状領域は、前記第１磁性面状領域の材料とは異なる材料を含む、構成８〜１０のいずれか１つに記載の半導体装置。
（構成１２）
前記第１部材は、
前記第１方向及び前記第２方向を含む平面と交差した第３方向において前記半導体素子から離れた第１非磁性側面領域と、
前記第３方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第１磁性側面領域と、
前記第３方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第２非磁性側面領域と、
前記第３方向において前記第２非磁性側面領域と前記半導体素子との間に設けられた第１他磁性側面領域と、
前記第３方向において前記第１他磁性側面領域と前記半導体素子との間に設けられた第１他非磁性側面領域と、
をさらに含む、構成８〜１１のいずれか１つに記載の半導体装置。
（構成１３）
前記第１部材は、
前記第２方向において前記半導体素子から離れた第３非磁性側面領域と、
前記第２方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第２磁性側面領域と、
前記第２方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第４非磁性側面領域と、
前記第２方向において前記第４非磁性側面領域と前記半導体素子との間に設けられた第２他磁性側面領域と、
前記第２方向において前記第２他磁性側面領域と前記半導体素子との間に設けられた第２他非磁性側面領域と、
をさらに含む、構成１２記載の半導体装置。
（構成１４）
前記第１部材は、
第５非磁性側面領域と、
第３磁性側面領域と、
第６非磁性側面領域と、
第３他磁性側面領域と、
第３他非磁性側面領域と、
をさらに含み、
前記第３方向において、前記第２非磁性側面領域と前記第５非磁性側面領域との間に前記半導体素子が位置し、
前記第３方向において、前記第５非磁性側面領域と前記半導体素子との間に前記第３磁性側面領域が位置し、
前記第３方向において、前記第３磁性側面領域と前記半導体素子との間に前記第６非磁性側面領域が位置し、
前記第３方向において、前記第６非磁性側面領域と前記半導体素子との間に前記第３他磁性側面領域が位置し、
前記第３方向において、前記第３他磁性側面領域と前記半導体素子との間に前記第３他非磁性側面領域が位置した、構成１３記載の半導体装置。
（構成１５）
前記第１部材は、
第７非磁性側面領域と、
第４磁性側面領域と、
第８非磁性側面領域と、
第４他磁性側面領域と、
第４他非磁性側面領域と、
をさらに含み、
前記第２方向において、前記第３非磁性側面領域と前記第７非磁性側面領域との間に前記半導体素子が位置し、
前記第２方向において、前記第７非磁性側面領域と前記半導体素子との間に前記第４磁性側面領域が位置し、
前記第２方向において、前記第４磁性側面領域と前記半導体素子との間に前記第８非磁性側面領域が位置し、
前記第２方向において、前記第８非磁性側面領域と前記半導体素子との間に前記第４他磁性側面領域が位置し、
前記第２方向において、前記第４他磁性側面領域と前記半導体素子との間に前記第４他非磁性側面領域が位置した、構成１４記載の半導体装置。
（構成１６）
前記第２磁性面状領域は、前記第２非磁性面状領域及び前記第３非磁性面状領域と接した、構成１２〜１５のいずれか１つに記載の半導体装置。
（構成１７）
前記第１磁性面状領域は、前記第１非磁性面状領域及び前記第２非磁性面状領域と接した、構成１〜１６のいずれか１つに記載の半導体装置。
（構成１８）
前記第１磁性面状領域は、Ｆｅ、Ｃｏ及びＮｉからなる群から選択された少なくとも１つを含む、構成１〜１７のいずれか１つに記載の半導体装置。
（構成１９）
前記第１磁性面状領域は、ＮｉＦｅ、ＣｏＺｒＮｂ、ＦｅＳｉ及びＦｅＣｏからなる群から選択された少なくとも１つを含む、構成１〜９のいずれか１つに記載の半導体装置。
（構成２０）
前記第１非磁性面状領域及び前記第２非磁性面状領域の少なくともいずれかは、Ｃｕ、Ａｌ、Ｎｉ、Ｃｒ、Ｍｎ、Ｍｏ、Ｚｒ及びＳｉからなる群から選択された少なくとも１つを含む、構成１〜１９のいずれか１つに記載の半導体装置。
実施形態によれば、電磁波の減衰特性を向上可能な半導体装置が提供できる。
以上、具体例を参照しつつ、本発明の実施の形態について説明した。しかし、本発明は、これらの具体例に限定されるものではない。例えば、半導体装置に含まれる半導体素子、半導体チップ、第１部材、磁性領域及び非磁性領域などの各要素の具体的な構成に関しては、当業者が公知の範囲から適宜選択することにより本発明を同様に実施し、同様の効果を得ることができる限り、本発明の範囲に包含される。
また、各具体例のいずれか２つ以上の要素を技術的に可能な範囲で組み合わせたものも、本発明の要旨を包含する限り本発明の範囲に含まれる。
その他、本発明の実施の形態として上述した半導体装置を基にして、当業者が適宜設計変更して実施し得る全ての半導体装置も、本発明の要旨を包含する限り、本発明の範囲に属する。
その他、本発明の思想の範疇において、当業者であれば、各種の変更例及び修正例に想到し得るものであり、それら変更例及び修正例についても本発明の範囲に属するものと了解される。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１０…第１部材、 １０ａ〜１０ｄ…第１〜第４側面部分、 １０ｐ…面状部分、 １１…第１磁性膜、 １１ａ〜１１ｄ…第１〜第４磁性側面領域、 １１ｐ…第１磁性面状領域、 １１ｐａ…第１端部、 １１ｐｂ、１１ｐｃ、１１ｐｄ…端部、 １１ｐｉ…内側領域、 １１ｐｍ…第１磁化方向、 １１ｐｒ…外縁領域、 １２…第２磁性膜、 １２ａ〜１２ｄ…第１〜第４他磁性側面領域、 １２ｐ…第２磁性面状領域、 １２ｐａ…第２端部、 １２ｐｂ、１２ｐｃ、１２ｐｄ…端部、 １２ｐｉ…内側領域、 １２ｐｍ…第２磁化方向、 １２ｐｒ…外縁領域、 ２１…第１非磁性膜、 ２１ａ…第１非磁性側面領域、 ２１ｂ…第３非磁性側面領域、 ２１ｃ…第５非磁性側面領域、 ２１ｄ…第７非磁性側面領域、 ２１ｐ…第１非磁性面状領域、 ２２…第２非磁性膜、 ２２ａ…第２非磁性側面領域、 ２２ｂ…第４非磁性側面領域、 ２２ｃ…第６非磁性側面領域、 ２２ｄ…第８非磁性側面領域、 ２２ｐ…第２非磁性面状領域、 ２３…第３非磁性膜、 ２３ａ〜２３ｄ…第１〜第４他非磁性側面領域、 ２３ｐ…第３非磁性面状領域、 ５０…半導体素子、 ５１…第１配線、 ５１ａ…第１電極、 ５１ｂ…第１接続部、 ５１ｃ…第１端子、 ５２…第２配線、 ５２ａ…第２電極、 ５２ｂ…第２接続部、 ５２ｃ…第２端子、 ５３…半導体チップ、 ５４…絶縁部、 ５５…端子、 ６０…基体、 θ１、θ２…第１、第２角度、 １１０、１１９ａ…半導体装置、 ＡＡ…矢印、 Ａ／Ｔ…吸収率または透過率、 Ｄ１〜Ｄ３…第１〜第３方向、 Ｈａ…外部磁界、 Ｈａｎ、Ｈａｐ…特性、 Ｍ１…磁化、 ＭＳＥ…減衰性能、 ｃ１、ｃ２…コーナ部、 ｆ…周波数、 ｓ１、ｓ２…近傍領域

Claims (10)

  1. 半導体素子と、
    第１部材と、
    を備え、
    前記第１部材は、
    第１方向において前記半導体素子から離れた第１非磁性面状領域と、
    前記第１方向において前記第１非磁性面状領域と前記半導体素子との間に設けられた第１磁性面状領域と、
    前記第１方向において前記第１磁性面状領域と前記半導体素子との間に設けられた第２非磁性面状領域と、
    を含み、
    前記第１磁性面状領域は、前記第１方向と交差する第２方向に沿って延びる第１端部を含み、
    前記第１磁性面状領域の第１磁化方向は、前記第２方向に対して傾斜した、半導体装置。
  2. 前記第１磁化方向と前記第２方向との間の角度は、５度よりも大きく８５度よりも小さい、請求項１記載の半導体装置。
  3. 前記第１磁化方向と前記第１方向との間の角度の絶対値は、８０度以上１００度以下である、請求項１または２に記載の半導体装置。
  4. 前記第１部材は、
    前記第１方向及び前記第２方向を含む平面と交差した第３方向において前記半導体素子から離れた第１非磁性側面領域と、
    前記第３方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第１磁性側面領域と、
    前記第３方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第２非磁性側面領域と、
    をさらに含む、請求項１〜３のいずれか１つに記載の半導体装置。
  5. 前記第１部材は、
    前記第２方向において前記半導体素子から離れた第３非磁性側面領域と、
    前記第２方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第２磁性側面領域と、
    前記第２方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第４非磁性側面領域と、
    をさらに含む、請求項４記載の半導体装置。
  6. 前記第１部材は、
    前記第１方向において前記第２非磁性面状領域と前記半導体素子との間に設けられた第２磁性面状領域と、
    前記第１方向において前記第２磁性面状領域と前記半導体素子との間に設けられた第３非磁性面状領域と、
    をさらに含み、
    前記第２磁性面状領域は、前記第２方向に沿って延びる第２端部を含み、
    前記第２磁性面状領域の第２磁化方向は、前記第２方向に対して傾斜し、前記第１磁化方向と交差した、請求項１〜３のいずれか１つに記載の半導体装置。
  7. 前記第２磁化方向と前記第２方向との間の角度の絶対値は、５度よりも大きく８５度よりも小さい、請求項６記載の半導体装置。
  8. 前記第１磁化方向と前記第２磁化方向との間の角度の絶対値は、４５度以上１３５度以下である、請求項６または７に記載の半導体装置。
  9. 前記第２磁性面状領域は、前記第１磁性面状領域の材料とは異なる材料を含む、請求項６〜８のいずれか１つに記載の半導体装置。
  10. 前記第１部材は、
    前記第１方向及び前記第２方向を含む平面と交差した第３方向において前記半導体素子から離れた第１非磁性側面領域と、
    前記第３方向において前記第１非磁性側面領域と前記半導体素子との間に設けられた第１磁性側面領域と、
    前記第３方向において前記第１磁性側面領域と前記半導体素子との間に設けられた第２非磁性側面領域と、
    前記第３方向において前記第２非磁性側面領域と前記半導体素子との間に設けられた第１他磁性側面領域と、
    前記第３方向において前記第１他磁性側面領域と前記半導体素子との間に設けられた第１他非磁性側面領域と、
    をさらに含む、請求項６〜９のいずれか１つに記載の半導体装置。
JP2017097018A 2017-05-16 2017-05-16 半導体装置 Active JP6767922B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2017097018A JP6767922B2 (ja) 2017-05-16 2017-05-16 半導体装置
US15/908,212 US10468354B2 (en) 2017-05-16 2018-02-28 Semiconductor device with magnetic layer and nonmagnetic layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017097018A JP6767922B2 (ja) 2017-05-16 2017-05-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2018195660A true JP2018195660A (ja) 2018-12-06
JP6767922B2 JP6767922B2 (ja) 2020-10-14

Family

ID=64272554

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017097018A Active JP6767922B2 (ja) 2017-05-16 2017-05-16 半導体装置

Country Status (2)

Country Link
US (1) US10468354B2 (ja)
JP (1) JP6767922B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510680B2 (en) 2017-09-13 2019-12-17 Kabushiki Kaisha Toshiba Semiconductor device having electromagnetic wave attenuation layer
US10699979B2 (en) 2018-08-24 2020-06-30 Kabushiki Kaisha Toshiba Electronic device
JP2020113650A (ja) * 2019-01-11 2020-07-27 株式会社東芝 電磁波減衰体及び電子装置
US11049818B2 (en) 2019-01-28 2021-06-29 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249888A (ja) * 1994-03-11 1995-09-26 Nippon Telegr & Teleph Corp <Ntt> 電磁波吸収シート
JP2004022685A (ja) * 2002-06-14 2004-01-22 Mitsui Chemicals Inc 電波吸収キャップ
JP2012033764A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
JP2015008216A (ja) * 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 磁気シールド、半導体装置および半導体パッケージ
JP2017041617A (ja) * 2015-08-21 2017-02-23 株式会社東芝 電子装置基板及び磁気シールドパッケージ

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61237500A (ja) 1985-04-13 1986-10-22 日立金属株式会社 電磁シ−ルド材料
JPS62256498A (ja) 1986-04-30 1987-11-09 川崎製鉄株式会社 電磁波シ−ルド効果に優れた複合金属薄帯
JPH02172299A (ja) 1988-12-23 1990-07-03 Mitsubishi Rayon Co Ltd シールド装置の製造方法
JP2003023286A (ja) 2001-07-05 2003-01-24 Showa Electric Wire & Cable Co Ltd 電波吸収材料
FI20020025A0 (fi) 2002-01-08 2002-01-08 4 D Neuroimaging Oy Komposiittiseinõrakenne parannetun magneettisuojauksen aikaansaamiseksi
US7981528B2 (en) 2006-09-05 2011-07-19 Panasonic Corporation Magnetic sheet with stripe-arranged magnetic grains, RFID magnetic sheet, magnetic shielding sheet and method of manufacturing the same
JP4836899B2 (ja) 2006-09-05 2011-12-14 パナソニック株式会社 磁性体ストライプ状配列シート、ｒｆｉｄ磁性シート、電磁遮蔽シートおよびそれらの製造方法
JP2010206182A (ja) 2009-02-05 2010-09-16 Toshiba Corp 電磁シールドシート
US9129622B2 (en) * 2013-03-15 2015-09-08 Tdk Corporation CPP-type magnetoresistance effect element and magnetic disk device
US20170092303A1 (en) * 2015-09-30 2017-03-30 HGST Netherlands B.V. Scissor type magnetic sensor having an in-stack longitudinal stabilization structure
US10636765B2 (en) * 2017-03-14 2020-04-28 STATS ChipPAC Pte. Ltd. System-in-package with double-sided molding

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07249888A (ja) * 1994-03-11 1995-09-26 Nippon Telegr & Teleph Corp <Ntt> 電磁波吸収シート
JP2004022685A (ja) * 2002-06-14 2004-01-22 Mitsui Chemicals Inc 電波吸収キャップ
JP2012033764A (ja) * 2010-07-30 2012-02-16 Toshiba Corp 電磁シールドシートとその製造方法
JP2012038807A (ja) * 2010-08-04 2012-02-23 Toshiba Corp 電磁シールドシート
JP2015008216A (ja) * 2013-06-25 2015-01-15 ルネサスエレクトロニクス株式会社 磁気シールド、半導体装置および半導体パッケージ
JP2017041617A (ja) * 2015-08-21 2017-02-23 株式会社東芝 電子装置基板及び磁気シールドパッケージ

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10510680B2 (en) 2017-09-13 2019-12-17 Kabushiki Kaisha Toshiba Semiconductor device having electromagnetic wave attenuation layer
US10699979B2 (en) 2018-08-24 2020-06-30 Kabushiki Kaisha Toshiba Electronic device
JP2020113650A (ja) * 2019-01-11 2020-07-27 株式会社東芝 電磁波減衰体及び電子装置
US11011474B2 (en) 2019-01-11 2021-05-18 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device
JP7325964B2 (ja) 2019-01-11 2023-08-15 株式会社東芝 電磁波減衰体及び電子装置
US11049818B2 (en) 2019-01-28 2021-06-29 Kabushiki Kaisha Toshiba Electromagnetic wave attenuator and electronic device

Also Published As

Publication number Publication date
US10468354B2 (en) 2019-11-05
US20180337139A1 (en) 2018-11-22
JP6767922B2 (ja) 2020-10-14

Similar Documents

Publication Publication Date Title
JP6767922B2 (ja) 半導体装置
US11011474B2 (en) Electromagnetic wave attenuator and electronic device
KR102344792B1 (ko) 전자파 감쇠체 및 전자 장치
JP2012038807A (ja) 電磁シールドシート
US20170084378A1 (en) Substrates with integrated three dimensional solenoid inductors
WO2019049592A1 (ja) 電子モジュール
US20100314713A1 (en) Integrated Circuit Inductors with Reduced Magnetic Coupling
US10510680B2 (en) Semiconductor device having electromagnetic wave attenuation layer
JP5407936B2 (ja) 電磁ノイズ抑制体
JP2001060790A (ja) 電波吸収体
JP5790359B2 (ja) 混合器
US11005149B2 (en) Metaconductor skins for low loss RF conductors
US10699979B2 (en) Electronic device
US20230145220A1 (en) Electromagnetic wave attenuator and electronic device
US20230147383A1 (en) Electromagnetic wave attenuator and electronic device
JP2008198873A (ja) 電磁波吸収シートおよびその製造方法
JP4281162B2 (ja) 電波吸収体
JP2019102116A (ja) 磁気抵抗効果デバイス

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190318

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200116

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200820

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200918

R151 Written notification of patent or utility model registration

Ref document number: 6767922

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151