JP2018191369A - System linkage inverter - Google Patents
System linkage inverter Download PDFInfo
- Publication number
- JP2018191369A JP2018191369A JP2017089301A JP2017089301A JP2018191369A JP 2018191369 A JP2018191369 A JP 2018191369A JP 2017089301 A JP2017089301 A JP 2017089301A JP 2017089301 A JP2017089301 A JP 2017089301A JP 2018191369 A JP2018191369 A JP 2018191369A
- Authority
- JP
- Japan
- Prior art keywords
- common mode
- choke coil
- inverter
- mode choke
- microcomputer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Supply And Distribution Of Alternating Current (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、雷サージに起因する過電圧から保護する系統連系インバータに関する。 The present invention relates to a grid-connected inverter that protects against an overvoltage caused by a lightning surge.
近年では、太陽電池の設置面積が増加し、太陽電池から離れた場所に系統連系インバータが設置されるケースが増えている。太陽電池から系統連系インバータまでの間に敷設された配線に、誘導雷に起因する誘起電圧が重畳することにより系統連系インバータに雷サージが印加されると、系統連系インバータは過電圧で故障する恐れがある。雷サージは、雷の影響により発生する過渡的な異常高電圧であり、サージ電圧とも呼ばれる。以下では「サージ電圧」を単に「過電圧」と称する場合がある。 In recent years, the installation area of a solar cell has increased, and the number of cases where a grid-connected inverter is installed at a location away from the solar cell has increased. If a lightning surge is applied to the grid interconnection inverter by superimposing an induced voltage due to induced lightning on the wiring laid between the solar cell and the grid interconnection inverter, the grid interconnection inverter will fail due to overvoltage. There is a fear. A lightning surge is a transient abnormal high voltage generated by the effect of lightning, and is also called a surge voltage. Hereinafter, the “surge voltage” may be simply referred to as “overvoltage”.
このような問題を解決するため特許文献１には、電磁両立性（ｅｌｅｃｔｒｏｍａｇｎｅｔｉｃ ｃｏｍｐａｔｉｂｉｌｉｔｙ：ＥＭＣ）フィルタ用のコモンモードチョークコイルの出力側に、バリスタ又は過電圧アレスタを入れることで、雷サージに起因する過電圧ノイズからインバータを保護する技術が開示されている。 In order to solve such a problem, Patent Document 1 discloses an overvoltage caused by a lightning surge by inserting a varistor or an overvoltage arrester on the output side of a common mode choke coil for an electromagnetic compatibility (EMC) filter. A technique for protecting an inverter from noise is disclosed.
特許文献１に開示される過電圧保護装置では、バリスタ、過電圧アレスタ、サージアブソーバといったサージ保護デバイスを、太陽電池モジュールと直流−直流変換器との間の線路上に設けることにより、雷サージ耐量を上げることができる。サージ保護デバイスは、動作電圧のばらつきが大きいため、耐圧を確保するためには必要耐圧に対して十分にマージンのある電圧のものを選定する必要がある。しかしながら、上記の線路とアースとの間に、サージ保護デバイスが動作しない範囲の雷サージが印加され、コモンモードチョークコイルに、コモンモードノイズに起因する過電流が流れると、コイルが飽和してインダクタンス成分が無くなる。インダクタンス成分が無くなることで、コモンモードチョークコイルに電流が流れて磁界ノイズが発生する。一方、上記のサージ保護デバイスが動作する電圧の雷サージが印加された際、サージ保護デバイスが放電することによりサージが吸収されるが、サージ保護デバイスの放電に伴い、印加されたサージ電圧が急峻に下がる。このようなサージ電圧の変化により、電界ノイズが発生する。過電圧保護装置に内蔵されるマイクロコンピュータは、磁界ノイズ又は電界ノイズの影響を受けて誤動作する場合がある。以下では「磁界ノイズ及び電界ノイズ」を「電磁界ノイズ」と称し、「マイクロコンピュータ」を「マイコン」と称する場合がある。このように誤動作したマイコンがインバータ制御用のマイコンである場合、インバータを駆動するためのゲート信号が正確に生成されず、異常な電流が出力され、故障にいたる可能性がある。誤動作したマイコンがコンバータ制御用のマイコンである場合も同様である。 In the overvoltage protection device disclosed in Patent Document 1, a surge protection device such as a varistor, an overvoltage arrester, and a surge absorber is provided on the line between the solar cell module and the DC-DC converter, thereby increasing the lightning surge resistance. be able to. Since the surge protection device has a large variation in the operating voltage, it is necessary to select a surge protection device having a voltage with a sufficient margin with respect to the required breakdown voltage in order to ensure the breakdown voltage. However, if a lightning surge in a range where the surge protection device does not operate is applied between the above line and ground, and an overcurrent caused by common mode noise flows through the common mode choke coil, the coil is saturated and the inductance The ingredient disappears. By eliminating the inductance component, current flows through the common mode choke coil and magnetic field noise is generated. On the other hand, when a lightning surge of a voltage at which the above surge protection device operates is applied, the surge is absorbed by discharging the surge protection device, but the applied surge voltage becomes steep with the discharge of the surge protection device. Go down. Electric field noise is generated due to such a change in surge voltage. The microcomputer built in the overvoltage protection device may malfunction due to the influence of magnetic field noise or electric field noise. Hereinafter, “magnetic field noise and electric field noise” may be referred to as “electromagnetic field noise”, and “microcomputer” may be referred to as “microcomputer”. When the malfunctioning microcomputer is an inverter control microcomputer, a gate signal for driving the inverter is not accurately generated, and an abnormal current may be output, leading to a failure. The same applies when the malfunctioning microcomputer is a converter control microcomputer.
本発明は、上記に鑑みてなされたものであって、雷サージに起因して発生するノイズからゲート信号生成用のマイコンを保護できる系統連系インバータを得ることを目的とする。 The present invention has been made in view of the above, and an object thereof is to obtain a grid-connected inverter capable of protecting a microcomputer for generating a gate signal from noise generated due to a lightning surge.
上述した課題を解決し、目的を達成するために、本発明の系統連系インバータは、直流電圧を交流電圧に変換して出力するインバータ回路と、インバータ回路の出力側に設けられるコモンモードチョークコイルと、インバータ回路が有するスイッチング素子の駆動を制御する第１の制御回路と、第１の制御回路とコモンモードチョークコイルとの間の空間に設けられコモンモードチョークコイルで発生するノイズを遮蔽するシールドとを備えることを特徴とする。 In order to solve the above-described problems and achieve the object, the grid-connected inverter of the present invention includes an inverter circuit that converts a DC voltage into an AC voltage and outputs it, and a common mode choke coil provided on the output side of the inverter circuit A first control circuit that controls driving of a switching element included in the inverter circuit, and a shield that is provided in a space between the first control circuit and the common mode choke coil and shields noise generated by the common mode choke coil It is characterized by providing.
本発明によれば、雷サージに起因して発生するノイズからゲート信号生成用のマイコンを保護できるという効果を奏する。 According to the present invention, it is possible to protect a microcomputer for generating a gate signal from noise generated due to a lightning surge.
以下に、本発明の実施の形態に係る系統連系インバータを図面に基づいて詳細に説明する。なお、この実施の形態によりこの発明が限定されるものではない。 Below, the grid connection inverter which concerns on embodiment of this invention is demonstrated in detail based on drawing. Note that the present invention is not limited to the embodiments.
実施の形態．
図１は、実施の形態に係る系統連系インバータを備えた太陽光発電システムの構成図である。太陽光発電システム１００は、複数の太陽電池ストリングで構成される太陽電池アレイ１と、複数の太陽電池ストリングのそれぞれの出力を集電する接続箱２と、一端が接続箱２に接続される直流配線６と、直流配線６の他端に接続され接続箱２を介して供給される直流電圧を交流電圧に変換して出力する系統連系インバータ３とを備える。
Embodiment.
FIG. 1 is a configuration diagram of a photovoltaic power generation system including a grid interconnection inverter according to an embodiment. The solar
系統連系インバータ３には交流配線７の一端が接続され、交流配線７の他端には系統４及び負荷５が接続される。このように構成された太陽光発電システム１００では、誘導雷による誘起電圧が系統４側の配電線に重畳したとき、系統連系インバータ３に過電圧が印加される可能性がある。
One end of the AC wiring 7 is connected to the
図２は、実施の形態に係る系統連系インバータの構成図である。系統連系インバータ３は、系統連系インバータ３の太陽電池アレイ１側で発生した過電圧から系統連系インバータ３の内部回路を保護する直流側サージ保護回路８と、直流側サージ保護回路８を介して太陽電池アレイ１からの直流電圧が印加される直流側ＥＭＣフィルタ回路１０と、直流側ＥＭＣフィルタ回路１０でノイズが除去された直流電圧を特定の値の直流電圧に変換して出力するコンバータ回路１２と、コンバータ回路１２から出力される直流電圧を交流電圧に変換するインバータ回路１３とを備える。
FIG. 2 is a configuration diagram of the grid interconnection inverter according to the embodiment. The
また系統連系インバータ３は、インバータ回路１３から出力される交流電圧の高調波を除去するフィルタ回路１４と、フィルタ回路１４を介してインバータ回路１３からの交流電圧が印加される交流側ＥＭＣフィルタ回路１５と、系統連系インバータ３の系統４側で発生した過電圧から系統連系インバータ３の内部回路を保護する交流側サージ保護回路１７と、交流側サージ保護回路１７と系統４との間に設けられる出力リレー１９とを備える。
The
また系統連系インバータ３は、コンバータ回路１２及びインバータ回路１３のそれぞれが備えるスイッチング素子を駆動するゲート信号を出力することによりコンバータ回路１２及びインバータ回路１３を制御する制御回路２０と、制御回路２０を駆動するための電源を生成する制御電源回路２１とを備える。なお、制御回路２０は、インバータ回路１３が有するスイッチング素子の駆動を制御する第１の制御回路として機能し、後述するインバータ回路１３が有するスイッチング素子以外の回路を制御する第２の制御回路として機能する。
In addition, the grid-connected
直流側ＥＭＣフィルタ回路１０は、直流側コモンモードチョークコイル１１を備え、交流側ＥＭＣフィルタ回路１５は、交流側コモンモードチョークコイル１６を備える。以下では、「直流側コモンモードチョークコイル１１及び交流側コモンモードチョークコイル１６」を「コモンモードチョークコイル」と称する場合がある。
The DC side
コモンモードチョークコイルは、一つのコアに２つのコイルが巻き付けられた構造である。２つのコイルを構成するワイヤは、互いに反対方向に巻かれている。このような構造のコイルにコモンモードに起因する電流が流れると、２つのコイルのそれぞれの電磁誘導現象による磁束が発生し、発生した磁束の向きが同じ方向になるため、互いの磁束を強めあってインダクタとしての働きが高まる。一方、２つのコイルにノーマルモードの電流が流れると、発生した磁束の方向が逆方向になるため、磁束が打ち消し合って、インダクタとしての働きがなくなる。 The common mode choke coil has a structure in which two coils are wound around one core. The wires constituting the two coils are wound in opposite directions. When a current due to the common mode flows through the coil having such a structure, magnetic fluxes are generated by the electromagnetic induction phenomenon of the two coils, and the generated magnetic fluxes are in the same direction. Therefore, the function as an inductor is enhanced. On the other hand, when a normal mode current flows through the two coils, the direction of the generated magnetic flux is reversed, so the magnetic fluxes cancel each other and the function as an inductor is lost.
このように、コモンモードチョークコイルは、コモンモードに対してだけインダクタとして働くノイズフィルタとして機能する。すなわち、コモンモードチョークコイルは、コモンモードノイズに対してはフィルタとして働き、電力の伝送に影響を与えることなくコモンモードノイズを効果的に除去することができる。 Thus, the common mode choke coil functions as a noise filter that acts as an inductor only for the common mode. That is, the common mode choke coil functions as a filter for common mode noise, and can effectively remove common mode noise without affecting power transmission.
直流側サージ保護回路８は、直流側サージ保護デバイス９を備え、交流側サージ保護回路１７は、交流側サージ保護デバイス１８を備える。以下では、「直流側サージ保護デバイス９及び交流側サージ保護デバイス１８」を「サージ保護デバイス」と称する場合がある。
The DC side surge protection circuit 8 includes a DC side
このように構成された系統連系インバータ３の系統４側にサージ電圧が印加されると、交流側サージ保護回路１７が動作することにより、コンバータ回路１２及びインバータ回路１３がサージ電圧から保護される。同様に、系統連系インバータ３の太陽電池アレイ１側からサージ電圧が印加されると、直流側サージ保護回路８が動作することにより、コンバータ回路１２及びインバータ回路１３がサージ電圧から保護される。
When a surge voltage is applied to the grid 4 side of the grid-connected
系統連系インバータ３には、印加可能な最大入力電圧に応じた耐圧要求がある。そして製造された系統連系インバータ３を製品として出荷するときには、要求耐電圧を満足しているか否かを確認するため、耐圧試験が行われる。耐圧試験では、系統連系インバータ３に要求耐電圧が印加される。要求耐電圧は、系統連系インバータ３の内部回路と不図示の筐体アースとの間の絶縁に要求される耐電圧のピーク値に相当する。以下では、「系統連系インバータ３の内部回路と不図示の筐体アースとの間」を「回路−アース間」と称する場合がある。
The
ここでサージ保護デバイスは、放電することで保護動作を行い、保護動作を行うと特性が劣化する性質を持っている。上記の耐圧試験において、一度でもサージ電圧が印加されて保護動作による放電が行われると、耐圧要求を満たさなくなる上、サージ保護デバイスの特性も劣化してしまう。そのためサージ保護デバイスには、上記耐圧確認試験で要求耐電圧が印加された場合でも保護動作をしないものを選定する必要がある。 Here, the surge protection device performs a protective operation by discharging, and has a property of deteriorating characteristics when the protective operation is performed. In the above-mentioned withstand voltage test, if a surge voltage is applied even once and discharge is performed by a protection operation, the withstand voltage requirement is not satisfied and the characteristics of the surge protection device are deteriorated. Therefore, it is necessary to select a surge protection device that does not perform a protective operation even when the required withstand voltage is applied in the withstand voltage confirmation test.
例えば、系統連系インバータ３への耐圧要求が、「１，６５０［Ｖ］を１分間印加し、放電なきこと」とされ、サージ保護デバイスの保護動作開始電圧のばらつきが±３０［％］である場合、サージ保護デバイスに、保護動作開始電圧が２，３５８［Ｖ］（＝１，６５０［Ｖ］÷０．７）以上のものを選定することで、系統連系インバータ３への耐圧要求を満足することができる。
For example, the withstand voltage requirement for the grid-connected
このことを考慮して、保護動作開始電圧が２，４００［Ｖ］のサージ保護デバイスを選定したとき、それぞれのばらつきが±３０％である場合には、２，４００［Ｖ］×１．３＝３，１２０［Ｖ］まで保護動作が開始しない可能性がある。よって、系統連系インバータ３は、３，１２０［Ｖ］までの過電圧が印加されても故障しない回路とする必要がある。
Considering this, when a surge protection device having a protection operation start voltage of 2,400 [V] is selected, if each variation is ± 30%, 2,400 [V] × 1.3 = 3, 120 [V] may not start the protection operation. Therefore, the
図３は、ＪＩＳ−Ｃ−６１０００−４−５で規定される雷サージの電圧波形を示す図である。縦軸は印加電圧を表し、横軸は時間を表す。ＪＩＳ−Ｃ−６１０００−４−５では、立ち上がりの時間が１．２［μｓ］とされ、立ち下がり時間が５０［μｓ］とされるピーク電圧が規定される。系統４側から回路−アース間に３，１２０［Ｖ］のサージ電圧が印加され、交流側サージ保護回路１７が動作しなかった場合、サージ電圧は、交流側コモンモードチョークコイル１６に印加される。
FIG. 3 is a diagram showing a lightning surge voltage waveform defined in JIS-C-61000-4-5. The vertical axis represents the applied voltage, and the horizontal axis represents time. In JIS-C-61000-4-5, a peak voltage with a rise time of 1.2 [μs] and a fall time of 50 [μs] is defined. When a surge voltage of 3,120 [V] is applied between the system 4 side and the circuit and ground, and the AC side
図４は、３，１２０［Ｖ］のサージ電圧の波形と、当該サージ電圧が印加されたことによりコモンモードチョークコイルが飽和した際にコモンモードチョークコイルに印加される電圧波形とを示す図である。縦軸はコモンモードチョークコイルへの印加電圧を表し、横軸は時間を表す。点線は３，１２０［Ｖ］のサージ電圧波形Ｖ１であり、実線はコモンモードチョークコイルに印加される電圧波形Ｖ２である。符号ｔ１は、コモンモードチョークコイルが飽和した時刻を示す。 FIG. 4 is a diagram showing a surge voltage waveform of 3,120 [V] and a voltage waveform applied to the common mode choke coil when the surge voltage is applied to saturate the common mode choke coil. is there. The vertical axis represents the voltage applied to the common mode choke coil, and the horizontal axis represents time. The dotted line is the surge voltage waveform V1 of 3,120 [V], and the solid line is the voltage waveform V2 applied to the common mode choke coil. Symbol t1 indicates the time when the common mode choke coil is saturated.
コモンモードチョークコイルがインダクタンス成分を持っている間、すなわちコモンモードチョークコイルが飽和する時刻ｔ１より前の時点では、時刻ｔ１以後に比べてコモンモードチョークコイルの電圧波形Ｖ２の変化が少ない。ところが、サージ電圧に起因するコモンモードの過電流がコモンモードチョークコイルに流れ、時刻ｔ１でコモンモードチョークコイルが飽和すると、コモンモードチョークコイルのインダクタンス成分が無くなる。そのため、コモンモードチョークコイルの電圧波形Ｖ２は、時刻ｔ１から時刻ｔ２の間では、サージ電圧波形Ｖ１よりも急峻に変化する。これによりコモンモードチョークコイルに過電流が流れる。 While the common mode choke coil has an inductance component, that is, before the time t1 when the common mode choke coil is saturated, the change in the voltage waveform V2 of the common mode choke coil is smaller than after the time t1. However, when a common mode overcurrent caused by a surge voltage flows through the common mode choke coil and the common mode choke coil is saturated at time t1, the inductance component of the common mode choke coil disappears. Therefore, the voltage waveform V2 of the common mode choke coil changes more steeply than the surge voltage waveform V1 between time t1 and time t2. As a result, an overcurrent flows through the common mode choke coil.
図４では、サージ電圧の立ち上がり時間が１．２［μｓ］であるのに対して、コモンモードチョークコイルの飽和時のコモンモードチョークコイルの電圧の立ち上がり時間Ｔが２００［ｎｓ］という急峻な値を示す例が示される。コモンモードチョークコイルの飽和時の急峻な電圧の立ち上がりに起因して、系統連系インバータ３の内部には磁界ノイズが発生する。
In FIG. 4, the rise time of the surge voltage is 1.2 [μs], whereas the rise time T of the voltage of the common mode choke coil when the common mode choke coil is saturated is a steep value of 200 [ns]. An example is shown. Magnetic field noise is generated inside the grid-connected
一方、サージ保護デバイスが動作するサージ電圧が系統４側に印加された際、サージ保護デバイスが放電することによりサージが吸収される。この放電に伴い、コモンモードチョークコイルの電圧波形Ｖ２は、サージ電圧波形Ｖ１よりも急峻に立ち下がる。図５は、サージ電圧の波形と、サージ電圧が印加されたことによりサージ保護デバイスの動作時のコモンモードチョークコイルに印加される電圧波形を示す図である。縦軸はコモンモードチョークコイルへの印加電圧を表し、横軸は時間を表す。点線はサージ電圧波形Ｖ１であり、実線はコモンモードチョークコイルに印加される電圧波形Ｖ２である。符号ｔ１は、サージ保護デバイスが動作して放電を開始する時刻を示す。 On the other hand, when a surge voltage for operating the surge protection device is applied to the system 4 side, the surge is absorbed by discharging the surge protection device. Along with this discharge, the voltage waveform V2 of the common mode choke coil falls more steeply than the surge voltage waveform V1. FIG. 5 is a diagram showing a waveform of a surge voltage and a voltage waveform applied to the common mode choke coil when the surge protection device is operated by applying the surge voltage. The vertical axis represents the voltage applied to the common mode choke coil, and the horizontal axis represents time. The dotted line is the surge voltage waveform V1, and the solid line is the voltage waveform V2 applied to the common mode choke coil. Symbol t1 indicates the time when the surge protection device operates to start discharging.
時刻ｔ１でサージ保護デバイスが動作して放電を開始すると、時刻ｔ１から時刻ｔ２の間で、コモンモードチョークコイルの電圧波形Ｖ２は、サージ電圧波形Ｖ１よりも急峻に変化する。図５では、サージ電圧の立ち下がり時間が５０［μｓ］であるのに対して、サージ保護デバイス動作時のコモンモードチョークコイルの電圧の立ち下がり時間Ｔが２００［ｎｓ］という急峻な値を示す例が示される。コモンモードチョークコイルの急峻な電圧の立ち下がりに起因して、系統連系インバータ３の内部には電界ノイズが発生する。
When the surge protection device operates at time t1 to start discharging, the voltage waveform V2 of the common mode choke coil changes more steeply than the surge voltage waveform V1 between time t1 and time t2. In FIG. 5, the fall time of the surge voltage is 50 [μs], whereas the fall time T of the voltage of the common mode choke coil during the operation of the surge protection device is a steep value of 200 [ns]. An example is shown. Electric field noise is generated inside the
このようにして発生した電磁界ノイズが、インバータ回路１３の駆動用の集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に印加されると、ＩＣが誤動作する可能性がある。このＩＣは、例えば制御回路２０を構成するインバータ回路１３用のマイコンである。このマイコンが正常動作している場合、マイコンから出力されるゲート信号は、矩形のパルス幅変調（Ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ：ＰＷＭ）信号として出力される。ところがマイコンが誤動作している場合、矩形のＰＷＭ信号が生成されず、一定の値を維持する信号が出力され続けるため、インバータ回路１３では交流電圧を生成できず、系統連系インバータ３の出力電流が過電流状態となり、系統連系インバータ３が故障する可能性がある。上記の電磁界ノイズが、コンバータ回路１２の駆動用のマイコンに印加された場合も同様である。
When the electromagnetic noise generated in this way is applied to an integrated circuit (IC) for driving the
図９は、系統連系インバータの内部レイアウトを示す図である。図９に示すように、系統連系インバータ３は、系統連系インバータ３の外郭を構成する方形状の筐体３０ａと、筐体３０ａに収納される基板３０ｂと、基板３０ｂ上に搭載される交流側コモンモードチョークコイル１６と、交流側コモンモードチョークコイル１６と隣接して基板３０ｂ上に搭載される直流側コモンモードチョークコイル１１と、制御回路２０とを備える。
FIG. 9 is a diagram showing an internal layout of the grid interconnection inverter. As shown in FIG. 9, the
図９では、左手系のＸＹＺ座標において、制御回路２０、交流側コモンモードチョークコイル１６及び直流側コモンモードチョークコイル１１の配列方向をＸ軸方向とし、Ｘ軸方向と直交する方向の内、水平方向をＹ軸方向とし、Ｘ軸方向とＹ軸方向の両者に直交する方向をＺ軸方向とする。Ｘ軸方向は、筐体３０ａ及び基板３０ｂの長手方向に等しく、Ｙ軸方向は、筐体３０ａ及び基板３０ｂの短手方向に等しく、Ｚ軸方向は、垂直方向に等しい。
In FIG. 9, in the XYZ coordinates of the left-handed system, the arrangement direction of the
制御回路２０は、基板３０ｂの板面に対して垂直に配置され複数の部品を搭載する制御回路基板２０ａと、制御回路基板２０ａに搭載されたインバータゲート信号制御用マイコン２７とを備える。以下では「インバータゲート信号制御用マイコン２７」を「マイコン２７」と称する場合がある。
The
マイコン２７は、制御回路基板２０ａのＸ軸方向の板面に設けられている。具体的には、制御回路基板２０ａのＸ軸方向の２つの板面の内、マイコン２７は、交流側コモンモードチョークコイル１６側の板面に設けられている。すなわち、マイコン２７は、交流側コモンモードチョークコイル１６と対向するように制御回路基板２０ａ上に設けられている。
The
交流側コモンモードチョークコイル１６からマイコン２７までの距離が、直流側コモンモードチョークコイル１１からマイコン２７までの距離よりも短い。このように構成された系統連系インバータ３では、系統４側からサージ電圧が印加されることにより、交流側コモンモードチョークコイル１６が飽和して前述した電磁界ノイズが発生したとき、マイコン２７がサージ電圧の影響を受け易い。
The distance from the AC side common
交流側コモンモードチョークコイル１６からマイコン２７までの距離を長くすることで、電磁界ノイズの影響を受け難くすることは可能だが、基板３０ｂのＸ軸方向の幅を広くする必要があるため、筐体３０ａ及び基板３０ｂが大きくなり、筐体３０ａ及び基板３０ｂを構成する材料の使用量が多くなるため、系統連系インバータ３の製造コストが増加する。
Although it is possible to reduce the influence of electromagnetic field noise by increasing the distance from the AC side common
図６は、サージ電圧に起因して生じる磁界と、この磁界を遮るための金属板２４とを模式的に示す図である。矢印で示される符号２３は、サージ電圧に起因して生じる磁界である。図６では、特定の抵抗値Ｒを有する金属板２４に磁界２３が鎖交しており、金属板２４に磁界２３が鎖交することにより、渦電流２２が流れる。
FIG. 6 is a diagram schematically showing a magnetic field generated due to a surge voltage and a
渦電流２２を「Ｉ」とし、金属板２４の抵抗値を「Ｒ」としたとき、渦電流２２が金属板２４に流れるときの損失「Ｐ」は、Ｐ＝Ｉ２・Ｒで求められる。電流「Ｉ」は、損失「Ｐ」に応じた熱に変換される。すなわち金属板２４では、ノイズである磁界２３が熱に変換される。
When the
なお、金属板２４の抵抗値が小さい程、渦電流２２が流れ易くなり、損失が大きくなるため、金属板２４の材料には、抵抗値の低い材料を用いることが望ましい。金属板２４の材料としては、比較的安価で加工がし易い、銅又はアルミニウムを例示できる。
In addition, since the
一方、サージ電圧に起因する電界ノイズが発生した際、（１）電界ノイズが磁界ノイズに変化してマイコン２７に影響を及ぼす場合と、（２）離れて配置された部品間にある浮遊容量による結合によって電界ノイズで発生するノイズがマイコン２７に影響を及ぼす場合とがある。
On the other hand, when an electric field noise caused by a surge voltage occurs, (1) the electric field noise changes to magnetic field noise and affects the
上記（１）の場合、交流側コモンモードチョークコイル１６とマイコン２７との間に上記の金属板２４を設けることで、ノイズ低減効果が期待できる。
In the case of (1), a noise reduction effect can be expected by providing the
上記（２）のように、交流側コモンモードチョークコイル１６とマイコン２７間にある浮遊容量による結合によって電界ノイズで発生するノイズがマイコン２７に影響を及ぼす状況を図７に示す。図７は、電界ノイズと、インバータゲート信号制御用マイコンに浮遊容量による結合によって発生するノイズ電流とを模式的に示す第１の図である。図８は、電界ノイズと、インバータゲート信号制御用マイコンに浮遊容量による結合によって発生するノイズ電流とを模式的に示す第２の図である。
FIG. 7 shows a situation in which noise generated by electric field noise due to coupling by stray capacitance between the AC side common
図７，８に示す電界ノイズは、前述したように、コモンモードチョークコイルの急峻な電圧の立ち下がりに起因して発生するノイズである。図７，８に示す浮遊容量は、マイコン２７と、交流側コモンモードチョークコイル１６との間に生じる容量成分である。なお信号線及び電力線は、不図示の基板配線パターンである。図７，８に示す点線のノイズ電流は、電界ノイズが発生することにより、マイコン２７間の浮遊容量結合と筐体アースを介して、電流ループを形成して当該信号線に流れる電流である。
As described above, the electric field noise shown in FIGS. 7 and 8 is noise generated due to a sharp voltage fall of the common mode choke coil. The stray capacitance shown in FIGS. 7 and 8 is a capacitance component generated between the
本実施の形態に係る系統連系インバータ３は、ノイズ電流を抑制するため、図８に示すように、アースに接続された金属板２４を設ける。これにより、ノイズ電流が金属板２４を通してアースに流れるため、マイコン２７に流れるノイズ電流が軽減される。
The
図８に示す金属板２４は、図６に示す金属板２４と同様の導電性の板部材である。金属板２４の抵抗値が小さい程、ノイズ電流が流れ易くなるため、金属板２４の材料には、抵抗値の低い材料を用いることが望ましい。金属板２４をノイズ電流の伝達経路上に入れることにより、電磁界ノイズに対してシールド効果が高まる。更に金属板２４をアースに接続することにより電界ノイズに対してのシールド効果が強化される。
The
図１０は、交流側コモンモードチョークコイルから発生した磁界ノイズを遮蔽する金属板を備えた系統連系インバータの内部レイアウトを示す図である。図１０に示すように系統連系インバータ３は、交流側コモンモードチョークコイル１６とマイコン２７との間に設けられる金属板２４を備える。
FIG. 10 is a diagram showing an internal layout of a grid-connected inverter provided with a metal plate that shields magnetic field noise generated from the AC side common mode choke coil. As shown in FIG. 10, the
金属板２４は、磁界ノイズに対してシールドとして機能する。具体的には、金属板２４は、マイコン２７と交流側コモンモードチョークコイル１６とが対向する領域Ａに配置されている。２つの点線ａは、交流側コモンモードチョークコイル１６のＸＹ平面上の外周部をマイコン２７に向かって投影したときに、領域Ａの部分と領域Ａ以外の部分との境界を表す。
The
金属板２４の面積、すなわち金属板２４の交流側コモンモードチョークコイル１６側の板面の面積は、領域Ａの面積よりも大きい。具体的には、交流側コモンモードチョークコイル１６からマイコン２７に向かって平面視したときの金属板２４の面積が領域Ａの面積よりも広くなるように、金属板２４の大きさ、配置位置及び配置角度が設定される。
The area of the
系統４側よりサージ電圧が印加されて交流側コモンモードチョークコイル１６が飽和して磁界ノイズが発生した場合、当該磁界ノイズは交流側コモンモードチョークコイル１６の周囲に伝搬する。図１０に示す系統連系インバータ３では、マイコン２７が金属板２４により磁気的に遮蔽され、サージ電圧に起因する磁界ノイズからマイコン２７を保護することができる。また板状の金属板２４は、交流側コモンモードチョークコイル１６とマイコン２７との間の空間に設けることができるため、筐体３０ａ及び基板３０ｂが大型化することなく、系統連系インバータ３の製造コストの増加を抑制できる。
When a surge voltage is applied from the system 4 side and the AC side common
系統連系インバータ３は、インバータゲート信号制御用マイコン２７以外にも、系統連系インバータ３に関連する情報を表示器に表示するための表示用マイコン、及び通信用マイコンを備える。図１１は、インバータゲート信号制御用マイコン以外のマイコンを備えた系統連系インバータの内部レイアウトを示す図である。
In addition to the inverter gate
図１１に示される系統連系インバータ３は、インバータゲート信号制御用マイコン２７以外のマイコン２７Ａを備える。マイコン２７Ａは、前述した表示用マイコン又は通信用マイコンに相当する。サージ電圧に起因する電磁界ノイズが発生した場合、マイコン２７Ａは、電磁界ノイズの影響で誤動作する可能性がある。この場合、不図示の表示器に情報が正しく表示されず、また系統連系インバータ３との間で通信を行う不図示の通信端末へ正確な情報を伝達できず又は通信が途絶するといった不具合が発生する。
The
そこで図１１に示す系統連系インバータ３には、マイコン２７Ａとコモンモードチョークコイルとの間に金属板２５が設けられている。具体的には、金属板２５は、マイコン２７Ａと２つで１組のコモンモードチョークコイル群とが対向する領域Ａに配置されている。２つの点線ａは、コモンモードチョークコイル群のＸＹ平面上の外周部をマイコン２７Ａに向かって投影したときに、領域Ａの部分と領域Ａ以外の部分との境界を表す。
Therefore, in the grid-connected
金属板２５の面積、すなわち金属板２５の１組のコモンモードチョークコイル群側の板面の面積は、領域Ａの面積よりも大きい。具体的には、１組のコモンモードチョークコイル群からマイコン２７Ａに向かって平面視したときの金属板２５の面積が領域Ａの面積よりも広くなるように、金属板２５の大きさ、配置位置及び配置角度が設定される。図１１に示す系統連系インバータ３では、マイコン２７Ａが金属板２５により磁気的に遮蔽され、サージ電圧に起因する磁界ノイズからマイコン２７Ａを保護することができる。また板状の金属板２５は、１組のコモンモードチョークコイル群とマイコン２７Ａとの間の空間に設けることができるため、筐体３０ａ及び基板３０ｂが大型化することなく、系統連系インバータ３の製造コストの増加を抑制できる。
The area of the
系統連系インバータ３の太陽電池アレイ１側から回路−アース間に３，１２０［Ｖ］以下のサージ電圧が印加され、直流側サージ保護回路８が動作しなかった場合、サージ電圧は、直流側コモンモードチョークコイル１１に印加される。この影響で、直流側コモンモードチョークコイル１１にコモンモードの過電流が流れると、コイルが飽和してインダクタンス成分が無くなる。インダクタンス成分が無くなることで、直流側コモンモードチョークコイル１１に印加される電圧は、サージ電圧よりも急峻に立ち上がり、系統連系インバータ３の内部には磁界ノイズが発生する。
When a surge voltage of 3,120 [V] or less is applied between the circuit array ground and the solar cell array 1 side of the
一方、系統連系インバータ３の太陽電池アレイ１側から、直流側サージ保護回路８が動作するサージ電圧が印加された際、直流側サージ保護回路８の直流側サージ保護デバイス９が放電することによりサージが吸収されるが、放電に伴い、直流側コモンモードチョークコイル１１に印加される電圧がサージ電圧よりも急峻に下がり、系統連系インバータ３の内部には電界ノイズが発生する。
On the other hand, when a surge voltage for operating the DC surge protection circuit 8 is applied from the solar cell array 1 side of the
図１２は、直流側コモンモードチョークコイルから発生した磁界ノイズを遮蔽する金属板を備えた系統連系インバータの内部レイアウトを示す図である。図１２に示すように系統連系インバータ３は、直流側コモンモードチョークコイル１１とマイコン２７との間に設けられる金属板２６を備える。
FIG. 12 is a diagram showing an internal layout of a grid-connected inverter provided with a metal plate that shields magnetic field noise generated from the DC side common mode choke coil. As shown in FIG. 12, the
金属板２６は、前述した金属板２４と同様の導電性の板であり、電界ノイズに対してシールドとして機能する。金属板２６は、マイコン２７と直流側コモンモードチョークコイル１１とが対向する領域Ａに配置されている。２つの点線ａは、直流側コモンモードチョークコイル１１のＸＹ平面上の外周部をマイコン２７に向かって投影したときに、領域Ａの部分と領域Ａ以外の部分との境界を表す。
The
金属板２６の面積、すなわち金属板２６の直流側コモンモードチョークコイル１１側の板面の面積は、領域Ａの面積よりも大きい。具体的には、直流側コモンモードチョークコイル１１からマイコン２７に向かって平面視したときの金属板２６の面積が領域Ａの面積よりも広くなるように、金属板２６の大きさ、配置位置及び配置角度が設定される。
The area of the
太陽電池アレイ１側からサージ電圧が印加され、直流側コモンモードチョークコイル１１が飽和して磁界ノイズが発生した場合、当該磁界ノイズは直流側コモンモードチョークコイル１１の周囲に伝搬する。図１２に示す系統連系インバータ３では、マイコン２７が金属板２６により磁気的に遮蔽され、磁界ノイズからマイコン２７を保護することができる。また板状の金属板２６は、直流側コモンモードチョークコイル１１と制御回路２０との間の空間に設けることができるため、筐体３０ａ及び基板３０ｂが大型化することなく、系統連系インバータ３の製造コストの増加を抑制できる。
When a surge voltage is applied from the solar cell array 1 side and the DC common
なお本実施の形態に係る系統連系インバータ３では、直流側コモンモードチョークコイル１１及び交流側コモンモードチョークコイル１６が隣接して配列されている。このように配列された交流側コモンモードチョークコイル１６と直流側コモンモードチョークコイル１１との間の隙間に、前述した金属板２４に相当する金属板を設けることで、系統４側と太陽電池アレイ１側との何れかにサージ電圧が印加されても、マイコン２７を電磁界ノイズから保護することが可能となる。
In the
金属板２４，２５，２６は、導電体で構成されているため、金属板２４，２５，２６の周辺の回路との絶縁距離を確保する必要がある。図１３は、銅箔を絶縁シートで覆った電磁界シールドの構成例を示す図である。図１３には、電磁界シールド４０の板面４０ａ側から見た図と、電磁界シールド４０の横側面４０ｂから見た図と、電磁界シールド４０の上側面４０ｃから見た図とが示される。電磁界シールド４０の板面４０ａは、図９に示す交流側コモンモードチョークコイル１６及び直流側コモンモードチョークコイル１１と対向する面である。
Since the
図１３に示す電磁界シールド４０は、前述した金属板２４，２５，２６に相当する銅箔４１と、銅箔４１の外周面全体を覆う絶縁シート４２とを備える。なお銅箔４１の代わりに、アルミニウムの板材を用いてもよい。絶縁シート４２の材料は、シリコーンゴム、ポリイソブチレンゴム又はアクリルゴムを例示できる。電磁界シールド４０を用いることにより、金属板２４，２５，２６の周辺の回路との絶縁距離を確保する必要がなく、コモンモードチョークコイルをマイコン２７に近づけることができ、系統連系インバータ３の更なる小型化を図ることができる。電磁界シールド４０は、板状の導電体を絶縁物で覆った構造であればよく、例えば導電体と絶縁物とを層状に積層したプリント基板を用いてもよい。
The
また図１３では、銅箔４１の外周面全体が絶縁シート４２で覆われているが、銅箔４１をアースに接続してもよい。この構成により、電界ノイズに対するシールド効果が強化される。電磁界シールド４０の銅箔４１は、系統連系インバータ３の筐体アースに接続してもよい。
In FIG. 13, the entire outer peripheral surface of the
電磁界シールド４０の板面４０ａの面積は、インバータゲート信号制御用マイコン２７を搭載する不図示のＩＣ基板の面積より大きくすることが望ましい。これにより、当該ＩＣ基板への電磁界ノイズの影響が軽減され、誤動作をより一層抑制できる。
The area of the
また電磁界シールド４０の板面４０ａの面積は、マイコン２７の誤動を防止できる必要最小限の大きさにしてもよい。これにより電磁界シールド４０の製作コストの増加を抑制できる。
Further, the area of the
ゲート信号を制御するＩＣがマイコンの場合、このマイコンの駆動に必要な周辺回路も電磁界ノイズから保護する必要がある。図１４は、制御回路が備えるマイコンと、周辺回路と、電磁界シールドとの関係を説明するための図である。 When the IC that controls the gate signal is a microcomputer, it is necessary to protect peripheral circuits necessary for driving the microcomputer from electromagnetic noise. FIG. 14 is a diagram for explaining the relationship among the microcomputer included in the control circuit, the peripheral circuit, and the electromagnetic field shield.
図１４に示すように、制御回路２０は、制御回路基板２０ａと、制御回路基板２０ａに設けられるマイコン２７と、制御回路基板２０ａに設けられる発振回路３３と、制御回路基板２０ａに設けられるリセット回路３４とを備える。発振回路３３及びリセット回路３４は、マイコン２７の駆動に必要な周辺回路の一例である。
As shown in FIG. 14, the
マイコン２７及びリセット回路３４は、Ｙ軸方向に隣接して配列され、マイコン２７及び発振回路３３は、Ｚ軸方向に隣接して配列される。点線は、図１３に示す電磁界シールド４０の板面４０ａの外周部を表す。マイコン２７、リセット回路３４及び発振回路３３は、電磁界シールド４０を制御回路基板２０ａに向かって投影して成る領域内に配置されている。すなわち、マイコン２７、リセット回路３４及び発振回路３３は、電磁界シールド４０の板面４０ａと対向している。
The
電磁界シールド４０を制御回路基板２０ａに向かって投影して成る領域の面積は、マイコン２７、リセット回路３４及び発振回路３３のそれぞれを制御回路基板２０ａに向かって投影して成る領域の面積の合計面積よりも広い。すなわち、マイコン２７、リセット回路３４及び発振回路３３から制御回路基板２０ａに向かって平面視したときの電磁界シールド４０の板面４０ａの面積が上記合計面積よりも広くなるように、電磁界シールド４０の大きさ、配置位置及び配置角度が設定され、更に、マイコン２７、リセット回路３４及び発振回路３３の配置位置が設定される。
The area of the region formed by projecting the
この構成により、マイコン２７、リセット回路３４及び発振回路３３への電磁界ノイズの影響が軽減され、マイコン２７、リセット回路３４及び発振回路３３の誤動作を抑制できる。
With this configuration, the influence of electromagnetic field noise on the
なお電磁界シールド４０の板面４０ａの面積は、マイコン２７、リセット回路３４及び発振回路３３の誤動を防止できる必要最小限の大きさにしてもよい。これにより電磁界シールド４０の製作コストの増加を抑制できる。
The area of the
本実施の形態では、系統連系型のインバータに電磁界シールド４０を用いた例を説明したが、電磁界シールド４０は、系統４に連系しない独立型の太陽光発電システムに用いてもよい。この場合、太陽電池アレイ１側から過電圧に伴うノイズが印加される可能性があるため、直流側コモンモードチョークコイル１１とマイコン２７との間に電磁界シールド４０を配置することでマイコン２７の誤動作を防止することが可能となる。
In the present embodiment, the example in which the
以上の実施の形態に示した構成は、本発明の内容の一例を示すものであり、別の公知の技術と組み合わせることも可能であるし、本発明の要旨を逸脱しない範囲で、構成の一部を省略、変更することも可能である。 The configuration described in the above embodiment shows an example of the contents of the present invention, and can be combined with another known technique, and can be combined with other configurations without departing from the gist of the present invention. It is also possible to omit or change the part.
１ 太陽電池アレイ、２ 接続箱、３ 系統連系インバータ、４ 系統、５ 負荷、６ 直流配線、７ 交流配線、８ 直流側サージ保護回路、９ 直流側サージ保護デバイス、１０ 直流側ＥＭＣフィルタ回路、１１ 直流側コモンモードチョークコイル、１２ コンバータ回路、１３ インバータ回路、１４ フィルタ回路、１５ 交流側ＥＭＣフィルタ回路、１６ 交流側コモンモードチョークコイル、１７ 交流側サージ保護回路、１８ 交流側サージ保護デバイス、１９ 出力リレー、２０ 制御回路、２０ａ 制御回路基板、２１ 制御電源回路、２２ 渦電流、２３ 磁界、２４，２５，２６ 金属板、２７ インバータゲート信号制御用マイコン、２７Ａ マイコン、３０，３０ｂ 基板、３０ａ 筐体、３３ 発振回路、３４ リセット回路、４０ 電磁界シールド、４０ａ 板面、４０ｂ 横側面、４０ｃ 上側面、４１ 銅箔、４２ 絶縁シート、１００ 太陽光発電システム。 DESCRIPTION OF SYMBOLS 1 Solar cell array, 2 Junction box, 3 grid connection inverter, 4 systems, 5 load, 6 DC wiring, 7 AC wiring, 8 DC side surge protection circuit, 9 DC side surge protection device, 10 DC side EMC filter circuit, 11 DC side common mode choke coil, 12 converter circuit, 13 inverter circuit, 14 filter circuit, 15 AC side EMC filter circuit, 16 AC side common mode choke coil, 17 AC side surge protection circuit, 18 AC side surge protection device, 19 Output relay, 20 control circuit, 20a control circuit board, 21 control power supply circuit, 22 eddy current, 23 magnetic field, 24, 25, 26 metal plate, 27 inverter gate signal control microcomputer, 27A microcomputer, 30, 30b board, 30a housing Body, 33 oscillation circuit, 34 reset circuit, 0 electromagnetic shielding, 40a plate surface, 40b lateral sides, 40c on the sides, 41 copper foil, 42 the insulating seat, 100 photovoltaic systems.
Claims (11)
前記インバータ回路の出力側に設けられるコモンモードチョークコイルと、
前記インバータ回路が有するスイッチング素子の駆動を制御する第１の制御回路と、
前記第１の制御回路と前記コモンモードチョークコイルとの間の空間に設けられ前記コモンモードチョークコイルで発生するノイズを遮蔽するシールドと
を備えることを特徴とする系統連系インバータ。 An inverter circuit for converting a DC voltage into an AC voltage and outputting it;
A common mode choke coil provided on the output side of the inverter circuit;
A first control circuit for controlling driving of a switching element included in the inverter circuit;
A grid-connected inverter, comprising: a shield provided in a space between the first control circuit and the common mode choke coil to shield noise generated by the common mode choke coil.
前記コモンモードチョークコイルと前記第２の制御回路との間の空間に設けられ前記ノイズを遮蔽するシールドと
を備えることを特徴とする請求項１に記載の系統連系インバータ。 A second control circuit that controls a circuit other than the switching element, and a shield that is provided in a space between the common mode choke coil and the second control circuit and shields the noise. Item 4. The grid interconnection inverter according to item 1.
前記直流電源と前記インバータ回路の間に設けられるコモンモードチョークコイルと、
前記インバータ回路が有するスイッチング素子の駆動を制御する第１の制御回路と、
前記第１の制御回路と前記コモンモードチョークコイルとの間の空間に設けられ前記コモンモードチョークコイルで発生するノイズを遮蔽するシールドと
を備えることを特徴とする系統連系インバータ。 An inverter circuit that converts a DC voltage from a DC power source into an AC voltage and outputs the AC voltage;
A common mode choke coil provided between the DC power supply and the inverter circuit;
A first control circuit for controlling driving of a switching element included in the inverter circuit;
A grid-connected inverter, comprising: a shield provided in a space between the first control circuit and the common mode choke coil to shield noise generated by the common mode choke coil.
前記コモンモードチョークコイルと前記第２の制御回路との間の空間に設けられ前記ノイズを遮蔽するシールドと
を備えることを特徴とする請求項５に記載の系統連系インバータ。 A second control circuit for controlling a circuit other than the switching element in the grid interconnection inverter; and a shield provided in a space between the common mode choke coil and the second control circuit for shielding the noise. The grid interconnection inverter according to claim 5, further comprising:
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017089301A JP2018191369A (en) | 2017-04-28 | 2017-04-28 | System linkage inverter |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017089301A JP2018191369A (en) | 2017-04-28 | 2017-04-28 | System linkage inverter |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018191369A true JP2018191369A (en) | 2018-11-29 |
Family
ID=64480178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017089301A Pending JP2018191369A (en) | 2017-04-28 | 2017-04-28 | System linkage inverter |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018191369A (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022138215A1 (en) * | 2020-12-21 | 2022-06-30 | 株式会社村田製作所 | Switching power supply device |
| JP7467366B2 (en) | 2021-02-04 | 2024-04-15 | 日立Astemo株式会社 | Filter units, power conversion devices |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1038929A (en) * | 1996-07-25 | 1998-02-13 | Daikin Ind Ltd | Apparatus and method for detecting effective value of output current of inverter |
| JP2000041383A (en) * | 1998-07-21 | 2000-02-08 | Matsushita Electric Ind Co Ltd | System interconnection inverter |
| JP2000312484A (en) * | 1999-04-23 | 2000-11-07 | Matsushita Electric Works Ltd | Solar power generating device |
| JP2002057047A (en) * | 2000-08-08 | 2002-02-22 | Minebea Co Ltd | Common mode choke coil |
| JP2006180578A (en) * | 2004-12-20 | 2006-07-06 | Nippon Soken Inc | Power converter |
| JP2014072926A (en) * | 2012-09-27 | 2014-04-21 | Sanyo Electric Co Ltd | Electrical apparatus |
| JP2014090604A (en) * | 2012-10-31 | 2014-05-15 | Sanyo Electric Co Ltd | Electrical apparatus |
-
2017
- 2017-04-28 JP JP2017089301A patent/JP2018191369A/en active Pending
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH1038929A (en) * | 1996-07-25 | 1998-02-13 | Daikin Ind Ltd | Apparatus and method for detecting effective value of output current of inverter |
| JP2000041383A (en) * | 1998-07-21 | 2000-02-08 | Matsushita Electric Ind Co Ltd | System interconnection inverter |
| JP2000312484A (en) * | 1999-04-23 | 2000-11-07 | Matsushita Electric Works Ltd | Solar power generating device |
| JP2002057047A (en) * | 2000-08-08 | 2002-02-22 | Minebea Co Ltd | Common mode choke coil |
| JP2006180578A (en) * | 2004-12-20 | 2006-07-06 | Nippon Soken Inc | Power converter |
| JP2014072926A (en) * | 2012-09-27 | 2014-04-21 | Sanyo Electric Co Ltd | Electrical apparatus |
| JP2014090604A (en) * | 2012-10-31 | 2014-05-15 | Sanyo Electric Co Ltd | Electrical apparatus |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022138215A1 (en) * | 2020-12-21 | 2022-06-30 | 株式会社村田製作所 | Switching power supply device |
| JP7467366B2 (en) | 2021-02-04 | 2024-04-15 | 日立Astemo株式会社 | Filter units, power conversion devices |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| WO2016147492A1 (en) | Power circuit device | |
| CN101971716B (en) | 10g xfp compliant pcb | |
| US9712039B2 (en) | In-vehicle power conversion system | |
| US20140321171A1 (en) | Power conversion device | |
| JP6041583B2 (en) | Power converter | |
| JP5686887B2 (en) | Power converter | |
| RU2672857C2 (en) | Surge-protection arrangement | |
| US20190206810A1 (en) | Power semiconductor module, snubber circuit, and induction heating power supply apparatus | |
| JP2018130015A (en) | Low inductive half bridge device | |
| JP6327113B2 (en) | Power converter | |
| JP2018191369A (en) | System linkage inverter | |
| JP6672605B2 (en) | Power converter | |
| JP6254779B2 (en) | Power converter | |
| EP2728976B1 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| US9226386B2 (en) | Printed circuit board with reduced emission of electro-magnetic radiation | |
| Corsaro et al. | EMC design guides for motor control applications | |
| JP5332370B2 (en) | Switching power supply | |
| JP5516623B2 (en) | Power converter | |
| JP5972503B1 (en) | Power circuit device | |
| JP5320801B2 (en) | Electronic device and noise shielding method thereof | |
| JP5338171B2 (en) | Switching power supply | |
| KR20160017513A (en) | Noise filter | |
| KR200471607Y1 (en) | Surge Protect Device | |
| Mohan et al. | Compliance: Conquer the rules for a better product | |
| CN113015314B (en) | Circuit board device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201022 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210420 |