JP2018190838A - ダイオード - Google Patents
ダイオード Download PDFInfo
- Publication number
- JP2018190838A JP2018190838A JP2017092463A JP2017092463A JP2018190838A JP 2018190838 A JP2018190838 A JP 2018190838A JP 2017092463 A JP2017092463 A JP 2017092463A JP 2017092463 A JP2017092463 A JP 2017092463A JP 2018190838 A JP2018190838 A JP 2018190838A
- Authority
- JP
- Japan
- Prior art keywords
- region
- anode
- diode
- barrier
- type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 ダイオードのスナップバック現象を抑制する。【解決手段】 ダイオードであって、半導体基板と、前記半導体基板に接するアノード電極を有する。前記半導体基板が、前記アノード電極に接するp型のアノード領域と、前記アノード領域に接するn型のバリア領域と、前記バリア領域によって前記アノード領域から分離されているとともに前記バリア領域よりも低いn型不純物濃度を有するn型のドリフト領域と、前記アノード電極に接しているとともに前記アノード領域によって前記バリア領域から分離されているピラー領域を有する。前記アノード領域の前記ピラー領域と前記バリア領域の間に位置する部分のp型不純物濃度のピーク値が、前記バリア領域のn型不純物濃度のピーク値よりも高い。【選択図】図1
Description
本明細書に開示の技術は、ダイオードに関する。
特許文献1には、バリア領域とピラー領域を有するダイオードが開示されている。バリア領域は、n型領域であり、アノード領域(アノード電極に接するp型領域)とn型ドリフト領域の間に配置されている。ピラー領域は、n型領域であり、アノード電極に接しているとともに、バリア領域に接続されている。このダイオードでは、順方向電圧を上昇させるときに、ピラー領域とバリア領域を介してバイパス電流が流れることで、アノード領域とバリア領域の界面のpn接合に印加される電圧が上昇し難くなっている。このため、アノード領域からドリフト領域へホールが注入され難い。このため、このダイオードがリカバリ動作を行うときに、アノード電極へ排出されるホールが少ない。したがって、このダイオードには、リカバリ電流が流れ難い。
特許文献1に記載されているように、バリア領域とピラー領域を有するダイオードでは、スナップバック現象が発生する場合がある。つまり、順方向電圧を上昇させるときに、バイパス電流が過度に流れて、pn接合への印加電圧の上昇が過度に抑制される。その結果、順方向電圧が想定値より高い値まで上昇した段階でpn接合がオンする。pn接合がオンすると、電流が増加しながら順方向電圧が一旦低下する。このようなスナップバック現象が生じると、ダイオードで生じる損失が増加する。特許文献1のダイオードは、バリア領域の不純物濃度を位置によって変化させることで、スナップバック現象を抑制する。
特許文献1の技術とは別の構成で、スナップバック現象を抑制する技術を提案する。
本明細書が開示するダイオードは、半導体基板と、前記半導体基板に接するアノード電極を有する。前記半導体基板が、前記アノード電極に接するp型のアノード領域と、前記アノード領域に接するn型のバリア領域と、前記バリア領域によって前記アノード領域から分離されているとともに前記バリア領域よりも低いn型不純物濃度を有するn型のドリフト領域と、前記アノード電極に接するとともに前記アノード領域によって前記バリア領域から分離されているn型のピラー領域を有する。前記アノード領域の前記ピラー領域と前記バリア領域の間に位置する部分のp型不純物濃度のピーク値が、前記バリア領域のn型不純物濃度のピーク値よりも高い。
なお、ドリフト領域とバリア領域が互いに接していてもよいし、ドリフト領域とバリア領域の間にp型領域が配置されていてもよい。
この構成では、ピラー領域がアノード領域によってバリア領域から分離されているとともに、アノード領域のピラー領域とバリア領域の間に位置する部分のp型不純物濃度のピーク値がバリア領域のn型不純物濃度のピーク値よりも高い。このため、ダイオードに順方向電圧を印加するときに、ピラー領域とバリア領域を介して流れるバイパス電流を抑制することができる。したがって、アノード領域とバリア領域の界面のpn接合に印加される電圧の上昇が過度に抑制されることを防止できる。したがって、この構成によれば、スナップバック現象を抑制することができる。
なお、本明細書に開示の構成を、特許文献1の構成と組み合わせることでスナップバック現象を抑制してもよい。
図1に示す実施形態のダイオード10は、半導体基板12と、アノード電極14と、カソード電極16を有している。半導体基板12は、シリコンを主成分とする基板である。アノード電極14は、半導体基板12の上面に接している。カソード電極16は、半導体基板12の下面に接している。
半導体基板12は、アノード領域20、ピラー領域22、バリア領域24、ドリフト領域26、バッファ領域28及びカソード領域30を有している。
アノード領域20は、p型領域であり、アノード電極14に接する範囲に配置されている。アノード領域20は、コンタクト領域20aと、コンタクト領域20aよりもp型不純物濃度が低い低濃度領域20bを有している。コンタクト領域20aは、アノード電極14に対してオーミック接触している。低濃度領域20bは、コンタクト領域20aの周囲に配置されている。低濃度領域20bは、コンタクト領域20aとピラー領域22の下部まで分布している。低濃度領域20bは、コンタクト領域20aに隣接する位置でアノード電極14に接している。
ピラー領域22は、n型領域であり、アノード電極14に接する範囲に配置されている。ピラー領域22は、アノード電極14に対してショットキー接触している。但し、ピラー領域22は、アノード電極14に対してオーミック接触していてもよい。ピラー領域22は、アノード電極14に接する位置から下方向に長く伸びている。ピラー領域22は、コンタクト領域20aの下端よりも深い位置まで伸びている。ピラー領域22は、低濃度領域20bに接している。
バリア領域24は、n型領域であり、アノード領域20の下側に配置されている。バリア領域24は、低濃度領域20bに対して下側から接している。バリア領域24とピラー領域22の間には低濃度領域20bが分布している。バリア領域24は、低濃度領域20bによってピラー領域22から分離されている。
ドリフト領域26は、バリア領域24よりもn型不純物濃度が低いn型領域である。ドリフト領域26は、バリア領域24に対して下側から接している。ドリフト領域26は、バリア領域24によってアノード領域20から分離されている。
バッファ領域28は、ドリフト領域26よりもn型不純物濃度が高いn型領域である。バッファ領域28は、ドリフト領域26に対して下側から接している。バッファ領域28は、ドリフト領域26によってバリア領域24から分離されている。
カソード領域30は、バッファ領域28よりもn型不純物濃度が高いn型領域である。カソード領域30は、バッファ領域28に対して下側から接している。カソード領域30は、バッファ領域28によってドリフト領域26から分離されている。
図2は、図1のII−II線に沿って測定した不純物濃度分布を示している。すなわち、図2は、半導体基板12の厚み方向に沿ってピラー領域22、低濃度領域20b、バリア領域24及びドリフト領域26を横切る範囲の不純物濃度分布を示している。図2に示すように、ピラー領域22内でn型不純物濃度がピーク値P1を有するように分布しており、低濃度領域20b内でp型不純物濃度がピーク値P2を有するように分布しており、バリア領域24内でn型不純物濃度がピーク値P3を有するように分布している。ピーク値P1はピーク値P2よりも大きい。また、ピーク値P2はピーク値P3よりも大きい。
次に、ダイオード10の動作について説明する。ダイオード10に印加する電圧(アノード電極14のカソード電極16に対する電位)を徐々に上昇させると、図1の矢印に示すように電子が流れる。すなわち、電子が、カソード電極16からアノード電極14へカソード領域30、バッファ領域28、ドリフト領域26、バリア領域24及びピラー領域22を経由して流れる。このため、図1の矢印の逆向きに、バイパス電流が流れる。なお、バリア領域24とピラー領域22の間にp型の低濃度領域20bが存在するが、電子は低濃度領域20bを貫通して流れる。このように電子が流れることで、低濃度領域20bとバリア領域24の界面のpn接合50に印加される電圧の上昇が抑制される。なお、バリア領域24とピラー領域22の間にp型の低濃度領域20bが存在するので、矢印に示す電子の経路の抵抗が高く、バイパス電流はそれほど大きくない。特に、バリア領域24とピラー領域22の間に位置する低濃度領域20bのp型不純物濃度のピーク値P2がバリア領域24のn型不純物濃度のピーク値P3よりも高いので、バイパス電流が抑制される。
順方向電圧をさらに上昇させると、低濃度領域20bとバリア領域24の界面のpn接合50に印加される電圧が上昇し、pn接合50がオンする。pn接合50がオンすると、アノード領域20からドリフト領域26にホールが流入して、ドリフト領域26の抵抗が低下する。したがって、低損失で電流がダイオード10内を流れる。すなわち、ダイオード10がオンする。ダイオード10では、上述したようにバイパス電流が流れることで、pn接合50に印加される電圧の上昇が抑制される。このため、ダイオード10では、バイパス電流が流れないダイオードに比べて、ドリフト領域26に流入するホールが少ない。
その後、ダイオード10に印加する電圧を逆方向電圧(アノード電極14がカソード電極16よりも低電位となる電圧)に切り換えると、ダイオード10がリカバリ動作を行う。すなわち、ドリフト領域26内に存在するホールが、アノード領域20を介してアノード電極14に排出される。このため、ダイオード10に瞬間的に逆電流(リカバリ電流)が流れる。しかしながら、上述したように、ダイオード10では、オンしているときにドリフト領域26に流入するホールが少ない。このため、リカバリ動作時にアノード電極14に排出されるホールが少ない。このため、ダイオード10にリカバリ電流が流れ難い。
図3は、ダイオードがオンするときの電圧Vfと電流Ifの変化を示している。なお、電圧Vfは、アノード電極14のカソード電極16に対する電圧であり、電流Ifはアノード電極14からカソード電極16に流れる電流である。図3の実線は実施形態のダイオード10の特性を示している。図3の破線は、ピラー領域22とバリア領域24が繋がっているダイオードにおいて、スナップバック現象が生じているときの特性を示している。ピラー領域22とバリア領域24が繋がっていると、電圧Vfを上昇させるときに流れるバイパス電流が大きく、pn接合50に印加される電圧が必要以上に上昇し難い場合がある。この場合、電流Ifがほとんど増加せずに電圧Vfが高い値まで上昇する。電圧Vfが所定の値まで上昇すると、pn接合50に印加される電圧がpn接合50をオンさせるのに十分な値に達し、pn接合50がオンする。すると、電圧Vfが急激に低下するとともに電流Ifが増加する。このように、ピラー領域22とバリア領域24が繋がっている場合には、電流Ifがほとんど流れずに電圧Vfが高い値まで上昇し、その後に電圧Vfが急激に低下する現象(すなわち、スナップバック現象)が生じる場合がある。
これに対し、本実施形態のダイオード10では、ピラー領域22とバリア領域24が低濃度領域20bによって分離されている。また、ピラー領域22とバリア領域24の間に位置する低濃度領域20bのp型不純物濃度のピーク値P2が、バリア領域24のn型不純物濃度のピーク値P3よりも高い。このため、バイパス電流が抑制され、pn接合50に印加される電圧の上昇が過度に抑制されることがない。したがって、実施形態のダイオード10では、図3の実線のグラフのように、スナップバック現象が生じない。
以上に説明したように、実施形態のダイオード10によれば、ダイオード10のリカバリ電流を抑制できるとともに、スナップバック現象を抑制することができる。
なお、上述したダイオード10では、ドリフト領域26がバリア領域24に対して下側から接していた。しかしながら、図4に示すように、バリア領域24とドリフト領域26の間にp型領域60が設けられていてもよい。なお、p型領域60は、電子及びホールが貫通して流れることができるように、濃度及び厚みが調整されている。
また、上述したダイオード10では、カソード電極16に接する範囲全体にカソード領域30が設けられていたが、図5に示すように、カソード電極16に接する範囲にカソード領域30とp型領域62が設けられていてもよい。
また、図6に示すように、半導体基板12の上面にトレンチが設けられており、トレンチ内に絶縁膜70によって半導体基板12から絶縁された電極72が配置されていてもよい。
また、図7に示すように、トレンチ内に電極72を設けた構成において、バリア領域24とドリフト領域26の間にp型領域60が設けられていてもよい。
また、図8に示すように、半導体基板12に、ダイオードとして動作するダイオード領域110と、IGBTとして動作するIGBT領域112が設けられていてもよい。ダイオード領域110とIGBT領域112は、トレンチによって区切られている。トレンチ内の電極72は、IGBTのゲートとして用いることができる。IGBT領域112内には、アノード電極14と絶縁膜70に接する範囲にn型のエミッタ領域90が設けられている。また、IGBT領域112内には、カソード領域30に代えてp型のコレクタ領域92が設けられている。コレクタ領域92は、カソード電極16に接している。IGBT領域112内のIGBTが動作するときには、アノード電極14がIGBTのエミッタ電極として機能し、カソード電極16がIGBTのコレクタ電極として機能する。
以上、実施形態について詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独あるいは各種の組み合わせによって技術有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの1つの目的を達成すること自体で技術有用性を持つものである。
10 :ダイオード
12 :半導体基板
14 :アノード電極
16 :カソード電極
20 :アノード領域
22 :ピラー領域
24 :バリア領域
26 :ドリフト領域
28 :バッファ領域
30 :カソード領域
50 :pn接合
12 :半導体基板
14 :アノード電極
16 :カソード電極
20 :アノード領域
22 :ピラー領域
24 :バリア領域
26 :ドリフト領域
28 :バッファ領域
30 :カソード領域
50 :pn接合
Claims (1)
- ダイオードであって、
半導体基板と、
前記半導体基板に接するアノード電極、
を有し、
前記半導体基板が、
前記アノード電極に接するp型のアノード領域と、
前記アノード領域に接するn型のバリア領域と、
前記バリア領域によって前記アノード領域から分離されており、前記バリア領域よりも低いn型不純物濃度を有するn型のドリフト領域と、
前記アノード電極に接し、前記アノード領域によって前記バリア領域から分離されているn型のピラー領域、
を有し、
前記アノード領域の前記ピラー領域と前記バリア領域の間に位置する部分のp型不純物濃度のピーク値が、前記バリア領域のn型不純物濃度のピーク値よりも高い、
ダイオード。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017092463A JP2018190838A (ja) | 2017-05-08 | 2017-05-08 | ダイオード |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017092463A JP2018190838A (ja) | 2017-05-08 | 2017-05-08 | ダイオード |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018190838A true JP2018190838A (ja) | 2018-11-29 |
Family
ID=64478861
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017092463A Pending JP2018190838A (ja) | 2017-05-08 | 2017-05-08 | ダイオード |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2018190838A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111326576A (zh) * | 2020-02-14 | 2020-06-23 | 重庆邮电大学 | 一种具有纵向分离阳极的sa-ligbt器件 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205015A (ja) * | 2007-02-16 | 2008-09-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2013021240A (ja) * | 2011-07-13 | 2013-01-31 | Toyota Central R&D Labs Inc | ダイオードおよび半導体装置 |
JP2014135419A (ja) * | 2013-01-11 | 2014-07-24 | Toyota Central R&D Labs Inc | ダイオード及びダイオードを内蔵した半導体装置 |
-
2017
- 2017-05-08 JP JP2017092463A patent/JP2018190838A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205015A (ja) * | 2007-02-16 | 2008-09-04 | Mitsubishi Electric Corp | 半導体装置およびその製造方法 |
JP2013021240A (ja) * | 2011-07-13 | 2013-01-31 | Toyota Central R&D Labs Inc | ダイオードおよび半導体装置 |
JP2014135419A (ja) * | 2013-01-11 | 2014-07-24 | Toyota Central R&D Labs Inc | ダイオード及びダイオードを内蔵した半導体装置 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111326576A (zh) * | 2020-02-14 | 2020-06-23 | 重庆邮电大学 | 一种具有纵向分离阳极的sa-ligbt器件 |
CN111326576B (zh) * | 2020-02-14 | 2023-03-14 | 重庆邮电大学 | 一种具有纵向分离阳极的sa-ligbt器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5918288B2 (ja) | 半導体装置 | |
JP6158058B2 (ja) | 半導体装置 | |
US10593668B2 (en) | Semiconductor device and corresponding manufacturing method | |
US9219060B2 (en) | Semiconductor device | |
JP6126150B2 (ja) | 半導体装置 | |
JP6053050B2 (ja) | 逆導通igbt | |
JP6222702B2 (ja) | 半導体装置 | |
JP2016032105A (ja) | 逆導通型igbt | |
US10304969B2 (en) | Semiconductor device | |
US10083956B2 (en) | Semiconductor device | |
JP2019054070A (ja) | 半導体装置 | |
US20170110596A1 (en) | Semiconductor device | |
JP6077309B2 (ja) | ダイオード及びダイオードを内蔵した半導体装置 | |
JP2019161112A (ja) | 半導体装置 | |
JP6799515B2 (ja) | 半導体装置 | |
JPH05226638A (ja) | 半導体装置 | |
JP2018190838A (ja) | ダイオード | |
US9123557B2 (en) | Fast recovery rectifier | |
JP6217700B2 (ja) | ダイオード | |
JP6550995B2 (ja) | 半導体装置 | |
US9209287B2 (en) | Power semiconductor device | |
JP2018519660A (ja) | プラズマの広がりが改良されたサイリスタ | |
JP6852541B2 (ja) | 半導体装置 | |
US20150311334A1 (en) | Semiconductor device | |
JP2020074426A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200303 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210202 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210803 |