JP2018182020A - 固体撮像装置、及び電子機器 - Google Patents

固体撮像装置、及び電子機器 Download PDF

Info

Publication number
JP2018182020A
JP2018182020A JP2017078182A JP2017078182A JP2018182020A JP 2018182020 A JP2018182020 A JP 2018182020A JP 2017078182 A JP2017078182 A JP 2017078182A JP 2017078182 A JP2017078182 A JP 2017078182A JP 2018182020 A JP2018182020 A JP 2018182020A
Authority
JP
Japan
Prior art keywords
electrode
voltage
solid
imaging device
state imaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017078182A
Other languages
English (en)
Inventor
雄二 上杉
Yuji Uesugi
雄二 上杉
史彦 古閑
Fumihiko Koga
史彦 古閑
啓介 畑野
Keisuke Hatano
啓介 畑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Semiconductor Solutions Corp
Original Assignee
Sony Semiconductor Solutions Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Semiconductor Solutions Corp filed Critical Sony Semiconductor Solutions Corp
Priority to JP2017078182A priority Critical patent/JP2018182020A/ja
Priority to US16/491,377 priority patent/US11310452B2/en
Priority to CN202310788220.4A priority patent/CN116962905A/zh
Priority to CN201880016045.4A priority patent/CN110383481B/zh
Priority to DE112018001967.5T priority patent/DE112018001967T5/de
Priority to KR1020197026017A priority patent/KR102538712B1/ko
Priority to KR1020237016376A priority patent/KR20230074608A/ko
Priority to PCT/JP2018/012713 priority patent/WO2018190126A1/ja
Publication of JP2018182020A publication Critical patent/JP2018182020A/ja
Priority to US17/656,584 priority patent/US11765483B2/en
Priority to US18/357,512 priority patent/US20230370742A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
    • H01L27/14605—Structural or functional details relating to the position of the pixel elements, e.g. smaller pixel elements in the center of the imager compared to pixel elements at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/79—Arrangements of circuitry being divided between different or multiple substrates, chips or circuit boards, e.g. stacked image sensors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Light Receiving Elements (AREA)

Abstract

【課題】画素の特性を向上させることができるようにする。【解決手段】半導体層上に形成される第１の電極と、第１の電極上に形成される光電変換層と、光電変換層上に形成される第２の電極と、隣接する第１の電極の間に設けられ、電気的に絶縁された第３の電極とを備え、第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する固体撮像装置が提供される。本技術は、例えば、CMOSイメージセンサに適用することができる。【選択図】図５

Description

本技術は、固体撮像装置、及び電子機器に関し、特に、画素の特性を向上させることができるようにした固体撮像装置、及び電子機器に関する。
CMOS(Complementary Metal Oxide Semiconductor)イメージセンサ等の固体撮像装置において、画素の下部電極間の分離にシールド電極を配置する技術が開示されている（例えば、特許文献１参照）。
固体撮像装置においては、シールド電極を配置することで、画素間のカップリングの防止や、横方向の電界をつけることでの電荷の読み出し速度の向上、読み出しきれなかった不要な電荷の排出を行うことができる。
国際公開第２０１３／００１８０９号
ところで、下部電極とシールド電極との電圧差が適切でないと、画素の特性が劣化する場合があり、そのような画素の特性の劣化を抑制するための技術が求められていた。
本技術はこのような状況に鑑みてなされたものであり、画素の特性を向上させることができるようにするものである。
本技術の第１の側面の固体撮像装置は、半導体層上に形成される第１の電極と、前記第１の電極上に形成される光電変換層と、前記光電変換層上に形成される第２の電極と、隣接する前記第１の電極の間に設けられ、電気的に絶縁された第３の電極とを備え、前記第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する固体撮像装置である。
本技術の第１の側面の固体撮像装置においては、半導体層上に形成される第１の電極であって、隣接する第１の電極の間に設けられ、電気的に絶縁された第３の電極の電圧が、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御される。
本技術の第２の側面の電子機器は、半導体層上に形成される第１の電極と、前記第１の電極上に形成される光電変換層と、前記光電変換層上に形成される第２の電極と、隣接する前記第１の電極の間に設けられ、電気的に絶縁された第３の電極とを備え、前記第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する固体撮像装置が搭載された電子機器である。
本技術の第２の側面の電子機器においては、半導体層上に形成される第１の電極であって、隣接する第１の電極の間に設けられ、電気的に絶縁された第３の電極の電圧が、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御される。
本技術の第１の側面の固体撮像装置、又は本技術の第２の側面の電子機器は、独立した装置であってもよいし、１つの装置を構成している内部ブロックであってもよい。
本技術の第１の側面、及び第２の側面によれば、画素の特性を向上させることができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。 一般的な画素の構造を示す断面図である。 一般的な画素の構造を示す断面図である。 一般的な画素の構造を示す断面図である。 本技術の画素の構造を示す断面図である。 本技術の画素の構造を示す平面図である。 第１の実施の形態の画素の構造を示す断面図である。 第１の実施の形態の画素の構造を示す断面図である。 第１の実施の形態の画素の構造を示す断面図である。 第１の実施の形態の第１の制御方式を説明する図である。 第１の実施の形態の第１の制御方式を説明する図である。 第１の実施の形態の第１の制御方式を説明する図である。 第１の実施の形態の第２の制御方式を説明する図である。 第１の実施の形態の第３の制御方式を説明する図である。 第１の実施の形態の第４の制御方式を説明する図である。 第１の実施の形態の第５の制御方式を説明する図である。 第２の実施の形態の画素の構造を示す断面図である。 第２の実施の形態の画素の構造を示す平面図である。 第３の実施の形態の画素の構造を示す平面図である。 第３の実施の形態の画素の構造を示す平面図である。 第３の実施の形態の画素の構造を示す平面図である。 第４の実施の形態の画素の構造を示す平面図である。 シールド電極の電圧設定の例を示す図である。 本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。 本技術を適用した固体撮像装置の使用例を示す図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
１．固体撮像装置の構成
２．本技術の概要
３．第１の実施の形態：シールド電極に最適な電圧に設定する制御
４．第２の実施の形態：下部電極を分割した構造
５．第３の実施の形態：シールド電極の配置のバリエーション
６．第４の実施の形態：シールド電極の配置の他のバリエーション
７．変形例
８．電子機器の構成
９．固体撮像装置の使用例
１０．移動体への応用例
＜１．固体撮像装置の構成＞
（固体撮像装置の構成例）
図１は、本技術を適用した固体撮像装置の一実施の形態の構成例を示す図である。
図１のCMOSイメージセンサ１０は、CMOS(Complementary Metal Oxide Semiconductor)を用いた固体撮像装置の一例である。CMOSイメージセンサ１０は、光学レンズ系（不図示）を介して被写体からの入射光（像光）を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して画素信号として出力する。
図１において、CMOSイメージセンサ１０は、画素アレイ部１１、垂直駆動回路１２、カラム信号処理回路１３、水平駆動回路１４、出力回路１５、制御回路１６、及び入出力端子１７を含んで構成される。
画素アレイ部１１には、複数の画素１００が２次元状（行列状）に配置される。画素１００は、光電変換部としてのフォトダイオード（PD：Photodiode）と、複数の画素トランジスタを有して構成される。例えば、画素トランジスタは、転送トランジスタ、リセットトランジスタ、増幅トランジスタ、及び選択トランジスタから構成される。
垂直駆動回路１２は、例えばシフトレジスタによって構成され、所定の画素駆動線２１を選択して、選択された画素駆動線２１に画素１００を駆動するためのパルスを供給し、行単位で画素１００を駆動する。すなわち、垂直駆動回路１２は、画素アレイ部１１の各画素１００を行単位で順次垂直方向に選択走査し、各画素１００のフォトダイオードにおいて受光量に応じて生成された信号電荷（電荷）に基づく画素信号を、垂直信号線２２を通してカラム信号処理回路１３に供給する。
カラム信号処理回路１３は、画素１００の列ごとに配置されており、１行分の画素１００から出力される信号を画素列ごとにノイズ除去などの信号処理を行う。例えば、カラム信号処理回路１３は、画素固有の固定パターンノイズを除去するための相関二重サンプリング（CDS：Correlated Double Sampling）及びAD(Analog Digital)変換等の信号処理を行う。
水平駆動回路１４は、例えばシフトレジスタによって構成され、水平走査パルスを順次出力することによって、カラム信号処理回路１３の各々を順番に選択し、カラム信号処理回路１３の各々から画素信号を水平信号線２３に出力させる。
出力回路１５は、カラム信号処理回路１３の各々から水平信号線２３を通して順次に供給される信号に対し、信号処理を行って出力する。なお、出力回路１５は、例えば、バッファリングだけする場合もあるし、黒レベル調整、列ばらつき補正、各種デジタル信号処理などが行われる場合もある。
制御回路１６は、CMOSイメージセンサ１０の各部の動作を制御する。
また、制御回路１６は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などの動作の基準となるクロック信号や制御信号を生成する。制御回路１６は、生成したクロック信号や制御信号を、垂直駆動回路１２、カラム信号処理回路１３、及び水平駆動回路１４などに出力する。
入出力端子１７は、外部と信号のやりとりを行う。
以上のように構成される、図１のCMOSイメージセンサ１０は、CDS処理及びAD変換処理を行うカラム信号処理回路１３が画素列ごとに配置されたカラムAD方式と呼ばれるCMOSイメージセンサとされる。また、図１のCMOSイメージセンサ１０は、例えば、裏面照射型のCMOSイメージセンサとすることができる。
＜２．本技術の概要＞
（一般的な画素の構造）
まず、図２乃至図４の断面図を参照して、一般的な画素９００の構造を説明する。
図２において、一般的な画素９００では、半導体層９１１の上層に、層間絶縁層９１２と光電変換層９１５が積層されている。光電変換層９１５の上面と下面には、光電変換層９１５で光電変換された電荷（信号電荷）を読み出すための上部電極９１６と下部電極９１３が形成されている。
上部電極９１６と下部電極９１３によって読み出された電荷は、半導体層９１１に形成された浮遊拡散領域（FD：Floating Diffusion）９２１に蓄積され、電圧信号に変換される。
また、図２において、各画素９００に形成される下部電極９１３の間、すなわち、隣り合う下部電極９１３の間には、下部電極９１３と電気的に絶縁されたシールド電極９１４が形成される。このシールド電極９１４は、画素９００ごとに形成される下部電極９１３を囲むようにして形成され、電位（電圧）が固定されている。
ところで、シールド電極９１４と下部電極９１３との電圧差が大きすぎると、シールド電極９１４から電荷が注入されてしまう問題がある。図２には、図中の「e-」で表された電荷が、シールド電極９１４側から、下部電極９１３側の読み出し領域に注入される様子が模式的に表されている。
また、シールド電極９１４と下部電極９１３との電圧差を、必要以上に大きくすると、シールド電極９１４から排出される電荷が大きくなり、センサの感度が低下してしまう。図３には、図中の「e-」で表された電荷が、シールド電極９１４から必要以上に排出されている様子が模式的に表されている。このとき、下部電極９１３側の読み出し領域Ａ（図中の点線で囲まれた領域）が狭くなって、読み出される電荷が少なくなってしまう。
一方で、シールド電極９１４と下部電極９１３との電圧差が小さすぎると、読み出しきれない電荷が発生して、残像となる問題が発生する。図４には、図中の「e-」で表された電荷として、シールド電極９１４から排出される電荷は少ないが、下部電極９１３側の読み出し領域Ａ（図中の点線で囲まれた領域）が広すぎるため、読み出しきれない電荷が発生している様子が模式的に表されている。このとき、排出されない電荷が読み出しきれずに残ってしまい、残像となる。
このように、一般的な画素９００では、シールド電極９１４の電圧が、最適な電圧（可変電圧）に設定されていないため、シールド電極９１４と下部電極９１３との電圧差が、大きすぎる場合（シールド電極９１４の電圧が高すぎる場合）や、小さすぎる場合（シールド電極９１４の電圧が低すぎる場合）が発生してしまう。
そこで、本技術では、シールド電極９１４の電圧を最適な電圧（可変電圧）に設定できるようにして、シールド電極９１４と下部電極９１３との電圧差を調整することで、センサの感度の低下や、残像の発生を抑制し、ひいては、画素の特性を向上させることができるようにする。
（本技術の画素の構造）
図５は、本技術の画素の構造を示す断面図である。
図５においては、図１のCMOSイメージセンサ１０の画素アレイ部１１に２次元状に配置される複数の画素のうち、任意の位置に配置される画素１００が例示されている。
画素１００において、シリコン基板等の半導体層１１１の上層には、層間絶縁層１１２と光電変換層１１５が積層されている。光電変換層１１５の上面と下面には、上部電極１１６と下部電極１１３が形成され、光電変換層１１５で光電変換された電荷（信号電荷）を読み出すことができる。
すなわち、光電変換層１１５の光入射側とシリコン基板側には、光入射側の電極である上部電極１１６と、シリコン基板側の電極である下部電極１１３とが形成され、双方の電極が光電変換層１１５を挟み込んで、光電変換層１１５に電圧を印加できる構造になっている。
ただし、上部電極１１６は、透明な電極であって、光電変換層１１５の全面に形成され、画素アレイ部１１に配置される全ての画素で共通とされる。一方で、下部電極１１３は、透明な電極であって、画素ピッチに応じて、１画素ごとに形成される。
光電変換層１１５で光電変換された電荷（信号電荷）は、上部電極１１６と下部電極１１３によって読み出されて、半導体層１１１に形成された浮遊拡散領域（FD：Floating Diffusion）１２１に蓄積され、電圧信号に変換される。
また、図５において、各画素１００に形成される下部電極１１３の間、すなわち、隣り合う下部電極１１３の間には、下部電極１１３と電気的に絶縁されたシールド電極１１４が形成される。
図６には、下部電極１１３に対して形成されるシールド電極１１４を、光入射側から見た場合の平面図を示している。図６に示すように、シールド電極１１４は、画素１００ごとに形成される下部電極１１３を囲むようにして形成される。
ここで、本技術では、画素１００において、隣り合う下部電極１１３の間に形成されるシールド電極１１４の電圧を、最適な電圧（可変電圧）に設定する制御を行って、シールド電極１１４と下部電極１１３との電圧差を調整することで、画素１００の特性が向上されるようにする。
以下、本技術の具体的な内容について、第１の実施の形態乃至第４の実施の形態によって説明する。
＜３．第１の実施の形態＞
（第１の画素の構造）
まず、図７乃至図９の断面図を参照して、第１の実施の形態の画素１００の構造を説明する。
画素１００では、隣り合う下部電極１１３の間に形成されるシールド電極１１４の電圧として、読み出しきれない電荷をシールド電極１１４から排出できるような電圧や、下部電極１１３側の読み出し領域を感度が低下しないような範囲とするような電圧を設定することができる。
図７には、図中の「e-」で表された電荷として、読み出しきれない電荷をシールド電極１１４から排出する様子が模式的に表されている。また、図７には、下部電極１１３側の読み出し領域Ａ（図中の点線で囲まれた領域）が、センサの感度が低下しないような範囲となっているため、図中の「e-」で表された電荷として、読み出される電荷が少なくなることはない。
また、画素１００では、シールド電極１１４と下部電極１１３との間に、電流が流れない範囲に、シールド電極１１４の電圧を制限することができる。図８には、シールド電極１１４の電圧を制限して、シールド電極１１４と下部電極１１３との間で、図中の矢印の向きに電流（リーク電流）が流れないようにしている様子が模式的に表されている。
そして、第１の実施の形態の画素１００では、読み出しきれない電荷をシールド電極１１４から排出できるような電圧や、下部電極１１３側の読み出し領域Ａを感度が低下しないような範囲とするような電圧が、最適な電圧として、シールド電極１１４に設定されることになる。
なお、ここでの最適な電圧とは、シールド電極１１４から下部電極１１３へのリーク電流が発生しない範囲で、かつ、読み出しきれない電荷が発生しない範囲で、センサの感度が最大となるような、シールド電極１１４の電圧をいう。
図９には、図中の領域Ｂで示されるシールド電極１１４の電圧が、最適な電圧に設定される制御が行われることで、図中の「e-」で表された電荷として、読み出しきれない電荷をシールド電極１１４から排出する様子が模式的に表されている。この場合、不要な電荷が排出され、読み出しきれない電荷の発生を抑えることができるため、残像を抑制することができる。
また、図９において、下部電極１１３側の読み出し領域Ａは、シールド電極１１４の電圧が最適な電圧に設定される制御が行われることで、センサの感度が低下しないような範囲となっているため、図中の「e-」で表された電荷として、読み出される電荷が少なくなることはない。この場合、電荷の読み出しが補助され、より多くの電荷が取り込まれるため、センサの感度の低下を抑制することができる。
このように、第１の実施の形態の画素１００では、隣り合う下部電極１１３の間に形成されるシールド電極１１４に対する最適な電圧を検知して、その最適な電圧を、シールド電極１１４の電圧として設定する制御が行われるようにする。以下、このような最適な電圧の制御の方式として、第１の制御方式乃至第５の制御方式について説明する。
（１）第１の制御方式
まず、図１０乃至図１２を参照して、第１の制御方式について説明する。この第１の制御方式は、露光前に得られたフレーム（以下、前フレーム画像という）の出力に応じて、露光時のシールド電極１１４の電圧を最適な電圧に設定する方式である。
図１０は、前フレーム画像として明るい画像が得られた場合の制御の例を示している。図１０においては、図１０Ａに示すような明るい画像が、前フレーム画像Ｆ１として得られた場合に、露光時には、図１０Ｂに示した状態となるような制御が行われることを示している。
すなわち、前フレーム画像Ｆ１に応じたレベル（例えばコントラストや輝度のレベル等）が、所定の閾値よりも高く、前フレーム画像Ｆ１が明るい画像であると判定された場合、露光時のシールド電極１１４に設定される電圧を低くして、不要な電荷が排出されるようにする。
図１０Ｂには、低い電圧が設定されたシールド電極１１４から、不要な電荷が排出される様子が模式的に表されている。このように不要な電荷を排出することで、読み出しきれない電荷の発生を抑えて、撮像画像（前フレーム画像よりも後に得られるフレーム画像）で残像が発生するのを抑制することができる。
一方で、図１１は、前フレーム画像として暗い画像が得られた場合の制御の例を示している。図１１においては、図１１Ａに示すような暗い画像が、前フレーム画像Ｆ２として得られた場合に、露光時には、図１１Ｂに示した状態となるような制御が行われることを示している。
すなわち、前フレーム画像Ｆ２に応じたレベル（例えばコントラストや輝度のレベル等）が、所定の閾値よりも低く、前フレーム画像Ｆ２が暗い画像であると判定された場合、露光時のシールド電極１１４に設定される電圧を高くして、より多くの電荷が取り込まれるようにする。
図１１Ｂには、シールド電極１１４に高い電圧が設定された場合に、下部電極１１３側の読み出し領域Ａで、より多くの電荷が取り込まれている様子が模式的に表されている。このようにシールド電極１１４が電荷の転送を補助して、より多くの電荷が取り込まれるようにすることで、センサの感度の低下を抑制することができる。
ここで、図１２には、前フレーム画像の出力に応じたシールド電極１１４の電圧の設定を、外部の制御回路５０が行う場合の構成を示している。
図１２において、制御回路５０は、CMOSイメージセンサ１０から出力される前画像フレームの解析結果に基づいて、露光時のシールド電極１１４に設定される電圧が、最適な電圧となるように制御（フィードバック制御）する。
具体的には、制御回路５０は、前フレーム画像が明るい画像であると判定した場合には、シールド電極１１４の電圧を低く設定し、前フレーム画像が暗い画像であると判定した場合には、シールド電極１１４の電圧を高く設定する。
なお、このフィードバック制御で、制御回路５０によって、シールド電極１１４に設定される電圧の高低であるが、下部電極１１３の電圧との電圧差によって決まるものであって、下部電極１１３の電圧が低い場合に、シールド電極１１４の電圧を高くすれば、電荷の転送を補助することができる。一方で、下部電極１１３の電圧が高い場合に、シールド電極１１４の電圧を低くすれば、不要な電荷を排出することができる。また、シールド電極１１４に設定される電圧の高低のレベルは、例えば、転送を補助したい電荷や排出したい不要な電荷の量などに応じて決定することができる。
また、上述した判定処理で用いられる閾値としては、例えば、前フレーム画像が明るい画像であるか、あるいは暗い画像であるかの判断基準などに応じて任意の値を設定することができる。
また、図１２には、制御回路５０が、CMOSイメージセンサ１０の外部に設けられた構成を示したが、制御回路５０は、CMOSイメージセンサ１０の内部に設けられるようにしてもよい。この場合には、CMOSイメージセンサ１０の内部の制御回路５０によって、第１の制御方式に応じたフィードバック制御が行われる。
（２）第２の制御方式
次に、図１３を参照して、第２の制御方式について説明する。この第２の制御方式は、画素１００のリセットレベルの出力に応じて、信号レベルの出力時のシールド電極１１４の電圧を最適な電圧に設定する方式である。
相関二重サンプリング（CDS）は、リセット後に得られるリセットレベルと、露光時に得られる信号レベルとの差分をとることで、ノイズ成分が除去された信号成分を得るものである。第２の制御方式では、この相関二重サンプリング（CDS）の原理を利用して、シールド電極１１４の電圧を最適な電圧に設定できるようにしている。
図１３は、相関二重サンプリング（CDS）の原理を利用した第２の制御方式による制御の一連の流れを示している。
図１３において、センサ部３０は、CMOSイメージセンサ１０（図１）の画素アレイ部１１の全部又は一部に対応するものであって、２次元状に配置された画素１００を含んでいる。また、図１３において、CDS回路４０は、CMOSイメージセンサ１０（図１）のカラム信号処理回路１３の全部又は一部に対応するものであって、相関二重サンプリング（CDS）を行う。
まず、図１３Ａに示すように、センサ部３０では、露光期間よりも時間的に前のリセット期間に、画素１００の浮遊拡散領域１２１のリセットが行われ、その結果得られるリセットレベルが、CDS回路４０に出力される。
次に、図１３Ｂに示すように、CDS回路４０では、センサ部３０から出力されるリセットレベルに応じて、信号レベルの出力時（露光時）のシールド電極１１４の電圧を制御（フィードバック制御）する。
すなわち、リセットレベルに応じたレベルが、所定の閾値よりも高い場合、信号レベルの出力時のシールド電極１１４に設定される電圧を低くして、不要な電荷が排出されるようにする。一方で、リセットレベルに応じたレベルが、所定の閾値よりも低い場合、信号レベルの出力時のシールド電極１１４に設定される電圧を高くして、電荷の転送が補助されるようにする。
次に、図１３Ｃに示すように、センサ部３０では、露光時に、画素１００の浮遊拡散領域１２１に電荷が蓄積され、その電荷に応じた信号レベルが読み出され、CDS回路４０に出力される。
このとき、画素１００においては、シールド電極１１４の電圧が、CDS回路４０からフィードバック制御されているため、リセットレベルが高い場合には、シールド電極１１４の電圧が低く設定されて、不要な電荷が排出されるので、撮像画像で残像が発生するのを抑制することができる。また、リセットレベルが低い場合には、シールド電極１１４の電圧が高く設定されて、より多くの電荷が取り込まれるので、センサの感度の低下を抑制することができる。
最後に、図１３Ｄに示すように、CDS回路４０では、センサ部３０から出力されるリセットレベルと、信号レベルの差分をとることで、相関二重サンプリング（CDS）が行われ、ノイズ成分が除去された信号成分から得られるCDS後の撮像画像が出力される。
なお、上述した判定処理で用いられる閾値としては、例えば、リセットレベル出力の高低の判断基準などに応じて任意の値を設定することができる。
また、図１３には、CDS回路４０が、カラム信号処理回路１３（図１）として、CMOSイメージセンサ１０の内部に設けられた構成を示したが、CDS回路４０は、CMOSイメージセンサ１０の外部に設けられるようにしてもよい。この場合には、CMOSイメージセンサ１０の外部に設けられたCDS回路４０によって、第２の制御方式に応じたフィードバック制御が行われる。
（３）第３の制御方式
次に、図１４を参照して、第３の制御方式について説明する。この第３の制御方式は、温度センサから得られる温度の検出結果に応じて、撮像時のシールド電極１１４の電圧を最適な電圧に設定する方式である。
図１４には、外部の制御回路５０が、温度センサ３５からの温度の検出結果に応じて、シールド電極１１４の電圧の設定を行う場合の構成を示している。
図１４において、温度センサ３５は、センサ部３０とともに、CMOSイメージセンサ１０の内部に設けられる。センサ部３０は、画素アレイ部１１（図１）の全部又は一部に対応するものであって、２次元状に配置された画素１００を含んでいる。すなわち、図１４において、温度センサ３５は、センサ部３０に配置された画素１００の近傍に設けられている。
なお、図１４の構成では、温度センサ３５が、CMOSイメージセンサ１０の内部に設けられる場合を例示しているが、温度センサ３５は、CMOSイメージセンサ１０の外部に設けられるようにしてもよい。
温度センサ３５は、常時、CMOSイメージセンサ１０の内部の温度を検出して、その温度の検出結果を制御回路５０に出力する。
制御回路５０は、温度センサ３５から出力される温度の検出結果に応じて、撮像時のシールド電極１１４の電圧を制御（フィードバック制御）する。
すなわち、温度センサ３５の検出温度に応じたレベルが、所定の閾値よりも高い場合、撮像時のシールド電極１１４に設定される電圧を低くして、不要な電荷が排出されるようにする。その結果として、撮像画像で残像が発生するのを抑制することができる。
一方で、温度センサ３５の検出温度に応じたレベルが、所定の閾値よりも低い場合、撮像時のシールド電極１１４に設定される電圧を高くして、電荷の転送が補助されるようにする。その結果として、センサの感度の低下を抑制することができる。
なお、上述した判定処理で用いられる閾値としては、例えば、検出温度の高低の判断基準などに応じて任意の値を設定することができる。
また、図１４には、制御回路５０が、CMOSイメージセンサ１０の外部に設けられた構成を示したが、制御回路５０は、CMOSイメージセンサ１０の内部に設けられるようにしてもよい。この場合には、CMOSイメージセンサ１０の内部の制御回路５０によって、第３の制御方式に応じたフィードバック制御が行われる。
（４）第４の制御方式
次に、図１５を参照して、第４の制御方式について説明する。この第４の制御方式は、遮光画素の出力に応じて、撮像時のシールド電極１１４の電圧を最適な電圧に設定する方式である。
図１５には、外部の制御回路５０が、遮光画素３２の出力に応じて、有効画素３１に対して設けられるシールド電極１１４の電圧の設定を行う場合の構成を示している。
図１５において、センサ部３０は、画素アレイ部１１（図１）の全部又は一部に対応するものであって、２次元状に配置された画素１００を含んでいる。すなわち、有効画素３１と遮光画素３２は、センサ部３０に２次元配列された複数の画素１００のうち、任意の画素であって、遮光画素３２以外の画素が、有効画素３１とされる。
ここで、遮光画素３２は、OPB(Optical Black)画素とも称され、その構造は、有効画素３１と同様に形成されるが、遮光膜によって遮光されており、入射光が届かない構造となっている。この遮光画素３２から出力される信号によって、黒基準を決定することができる。例えば、遮光画素３２は、有効画素３１が配置される領域の周囲の領域（近傍の領域）に配置される。
制御回路５０は、遮光画素３２から出力される信号に応じて、撮像時の有効画素３１のシールド電極１１４の電圧を制御（フィードバック制御）する。
すなわち、遮光画素３２からの出力に応じたレベルが、所定の閾値よりも高い場合、撮像時の有効画素３１に対して設けられるシールド電極１１４に設定される電圧を低くして、不要な電荷が排出されるようにする。その結果として、撮像画像で残像が発生するのを抑制することができる。
一方で、遮光画素３２からの出力に応じたレベルが、所定の閾値よりも低い場合、撮像時の有効画素３１に対して設けられるシールド電極１１４に設定される電圧を高くして、電荷の転送が補助されるようにする。その結果として、センサの感度の低下を抑制することができる。
なお、上述した判定処理で用いられる閾値としては、例えば、遮光画素３２の出力レベルの高低の判断基準などに応じて任意の値を設定することができる。
また、図１５には、制御回路５０が、CMOSイメージセンサ１０の外部に設けられた構成を示したが、制御回路５０は、CMOSイメージセンサ１０の内部に設けられるようにしてもよい。この場合には、CMOSイメージセンサ１０の内部の制御回路５０によって、第４の制御方式に応じたフィードバック制御が行われる。
（５）第５の制御方式
最後に、図１６を参照して、第５の制御方式について説明する。この第５の制御方式は、CMOSイメージセンサ１０に設定されるゲインに応じて、撮像時のシールド電極１１４の電圧を最適な電圧に設定する方式である。
図１６には、外部の制御回路５０が、設定されるゲインに応じて、シールド電極１１４の電圧の設定を行う場合の構成を示している。
制御回路５０は、CMOSイメージセンサ１０に対してゲインを設定する。また、制御回路５０は、あらかじめ設定されたゲインに応じて、撮像時のシールド電極１１４の電圧を制御（フィードバック制御）する。
すなわち、あらかじめ設定されたゲインに応じたレベルが、所定の閾値よりも低い場合、シールド電極１１４に設定される電圧を低くして、不要な電荷が排出されるようにする。その結果として、撮像画像で残像が発生するのを抑制することができる。
一方で、あらかじめ設定されたゲインに応じたレベルが、所定の閾値よりも高い場合、シールド電極１１４に設定される電圧を高くして、電荷の転送が補助されるようにする。その結果として、センサの感度の低下を抑制することができる。
なお、上述した判定処理で用いられる閾値としては、例えば、設定されたゲインの高低の判断基準などに応じて任意の値を設定することができる。
また、図１６には、制御回路５０が、CMOSイメージセンサ１０の外部に設けられた構成を示したが、制御回路５０は、CMOSイメージセンサ１０の内部に設けられるようにしてもよい。この場合には、CMOSイメージセンサ１０の内部の制御回路５０によって、第５の制御方式に応じたフィードバック制御が行われる。
以上、第１の実施の形態の制御方式として、第１の制御方式乃至第５の制御方式を説明したが、これらの制御方式は一例であって、他の制御方式が用いられるようにしてもよい。
＜４．第２の実施の形態＞
（第２の画素の構造）
次に、図１７及び図１８を参照して、第２の実施の形態の画素の構造を説明する。
図１７は、第２の実施の形態の画素の構造を示す断面図である。
図１７の画素１００においては、上述した下部電極１１３（図５等）が、蓄積電極１３１、転送電極１３２、及び読み出し電極１３３に分割されている。また、光電変換層１１５の下面であって、読み出し電極１３３の上面の一部を除く領域には、絶縁膜１４１が形成されている。
蓄積電極１３１は、電荷を蓄積するための電極である。転送電極１３２は、蓄積電極１３１に蓄積された電荷を転送するための電極である。読み出し電極１３３は、転送電極１３２から転送される電荷を読み出すための電極である。
光電変換層１１５で光電変換された電荷は、上部電極１１６と読み出し電極１３３によって読み出されて、半導体層１１１に形成された浮遊拡散領域（FD）に蓄積され、電圧信号に変換される。
図１８には、蓄積電極１３１、転送電極１３２、及び読み出し電極１３３に対して形成されるシールド電極１１４を、光入射側から見た場合の平面図を示している。図１８に示すように、シールド電極１１４は、画素１００ごとに形成される、蓄積電極１３１、転送電極１３２、及び読み出し電極１３３を囲むようにして形成されている。
ここで、第２の実施の形態では、隣り合う画素１００の蓄積電極１３１、転送電極１３２、及び読み出し電極１３３の間に形成されるシールド電極１１４の電圧を最適な電圧に制御することで、画素１００の特性を向上させることができる。
第２の実施の形態において、このシールド電極１１４の電圧を最適な電圧に制御する方式としては、上述した第１の実施の形態で説明した第１の制御方式乃至第５の制御方式のうち、いずれかの制御方式を用いることができる。
＜５．第３の実施の形態＞
（第３の画素の構造）
次に、図１９乃至図２１を参照して、第３の実施の形態の画素の構造を説明する。
なお、第３の実施の形態の画素１００の断面構造は、図５に示した画素１００の断面構造と同様であるため、ここでは、その説明は省略する。
図１９乃至図２１には、下部電極１１３に対して形成されるシールド電極１１４を、光入射側から見た場合の平面図を示している。図１９乃至図２１に示すように、シールド電極１１４は、画素１００ごとに形成される下部電極１１３を囲むようにして形成される。
図１９は、全画素に対して、１つのシールド電極１１４を設けた場合の構成を示している。
図１９においては、画素アレイ部１１（図１）に２次元状に配置される全ての画素１００に対し、１つのシールド電極１１４が格子状に形成され、各画素１００に形成される下部電極１１３が、共通のシールド電極１１４により囲まれている。
この場合、シールド電極１１４の電圧は、全画素共通で制御される。そのため、１画素単位や複数画素単位で制御する場合と比べて、シールド電極１１４の電圧を、最適な電圧にするための制御が容易になる。
図２０は、１画素に対して、１つのシールド電極１１４を設けた場合の構成を示している。
図２０においては、画素アレイ部１１（図１）に２次元状に配置される各画素１００に対し、１つのシールド電極１１４が口の字型に形成され、各画素１００に形成される下部電極１１３が、それぞれ異なるシールド電極１１４により囲まれている。
この場合、シールド電極１１４の電圧は、１画素ごとに制御することができる。そのため、全画素単位や複数画素単位で制御する場合と比べて、シールド電極１１４の電圧を、最適な電圧にするためにより細かな制御を行うことができる。ただし、図２０においては、１画素ごとの制御に限らず、全画素共通や複数画素単位で制御してもよい。
図２１は、複数画素に対して、１つのシールド電極１１４を設けた場合の構成を示している。
図２１においては、画素アレイ部１１（図１）に２次元状に配置される複数の画素をグループ化した単位ごとに、１つのシールド電極１１４が形成され、各画素１００に形成される下部電極１１３が、グループごとに共通のシールド電極１１４により囲まれている。例えば、図２１の例では、４画素ごとにグループ化され、４画素に対して、１つのシールド電極１１４が田の字型に形成されている。
この場合、シールド電極１１４の電圧は、複数画素単位で制御することができる。そのため、全画素共通で制御する場合と比べて、シールド電極１１４の電圧を、最適な電圧にするためにより細やかな制御を行うことができる。また、１画素単位で制御する場合と比べて、シールド電極１１４の電圧を、最適な電圧にするための制御が容易になる。ただし、図２１においては、複数画素ごとの制御に限らず、全画素共通で制御してもよい。
ここで、第３の実施の形態では、隣り合う画素１００の下部電極１１３の間に形成されるシールド電極１１４の電圧を最適な電圧に制御することで、画素１００の特性を向上させることができる。
第３の実施の形態において、このシールド電極１１４の電圧を最適な電圧に制御する方式としては、上述した第１の実施の形態で説明した第１の制御方式乃至第５の制御方式のうち、いずれかの制御方式を用いることができる。
なお、上述した説明では、画素１００ごとに形成される下部電極１１３は、シールド電極１１４により囲まれるとして説明したが、下部電極１１３の四辺のうち、少なくとも一辺側に、シールド電極１１４が形成されていればよい。
例えば、図２１に示した４画素に対して、１つのシールド電極１１４が田の字型に形成される場合において、十字の部分のシールド電極１１４を省くようにしてもよい。ただし、下部電極１１３の周囲を、シールド電極１１４により囲ったほうが、画素１００の特性をより向上させることができる。
＜６．第４の実施の形態＞
（第４の画素の構造）
次に、図２２を参照して、第４の実施の形態の画素の構造を説明する。
なお、第４の実施の形態の画素１００の断面構造は、図５に示した画素１００の断面構造と基本的に同様であるため、ここでは、その説明は省略する。
図２２には、下部電極１１３に対して形成されるシールド電極１１４を、光入射側から見た場合の平面図を示している。図２２に示すように、シールド電極１１４−１とシールド電極１１４−２は、画素１００ごとに形成される下部電極１１３を、二重に囲むように形成される。
図２２においては、画素アレイ部１１（図１）に２次元状に配置される各画素１００に対し、２つのシールド電極１１４−１，１１４−２が、口の字型で、異なる大きさで形成され、各画素１００に形成される下部電極１１３が、それぞれ異なるシールド電極１１４−１，１１４−２により二重に囲まれている。
この場合、２つのシールド電極１１４−１，１１４−２の電圧は、１画素ごとに制御することができる。その際に、シールド電極１１４−１とシールド電極１１４−２とは、共通に制御してもよいし、個別に制御してもよい。そのため、全画素共通や複数画素単位で制御する場合と比べて、シールド電極１１４の電圧を、最適な電圧にするためにより細かな制御を行うことができる。ただし、１画素ごとの制御に限らず、全画素共通や複数画素単位で制御してもよい。
ここで、第４の実施の形態では、隣り合う画素１００の下部電極１１３の間に形成されるシールド電極１１４−１，１１４−２の電圧を最適な電圧に制御することで、画素１００の特性を向上させることができる。
第４の実施の形態において、このシールド電極１１４の電圧を最適な電圧に制御する方式としては、上述した第１の実施の形態で説明した第１の制御方式乃至第５の制御方式のうち、いずれかの制御方式を用いることができる。
なお、上述した説明では、画素１００ごとに形成される下部電極１１３に対し、シールド電極１１４−１とシールド電極１１４−２を設けて二重に囲む場合を説明したが、さらに多くのシールド電極１１４で囲むことで、下部電極１１３が、三重以上で囲まれるようにしてもよい。例えば、この場合に、重畳的に形成された各シールド電極１１４を個別に制御することで、より細やかな電圧制御を行うことが可能となる。
（まとめ）
以上のように、本技術では、第１の実施の形態に示したシールド電極１１４の電圧を最適な電圧に制御することを前提に、第２の実施の形態乃至第４の実施の形態に示した構造を採用することができる。
図２３には、第１の実施の形態に示した制御方法で、ゲイン、温度、及び光量が因子となる場合に設定されるシールド電極１１４の電圧の例を示している。
ゲインが高い場合には、下部電極１１３の電圧は低いので、電荷の転送補助を目的に、シールド電極１１４の電圧は高くなるように設定される。一方で、ゲインが低い場合には、下部電極１１３の電圧は高いので、電荷の排出を目的に、シールド電極１１４の電圧は、低くなるように設定される。
温度が高い場合には、電荷が読み出し易いので、電荷の排出を目的に、シールド電極１１４の電圧は、低くなるように設定される。一方で、温度が低い場合には、電荷が読み出しにくいので、電荷の転送補助を目的に、シールド電極１１４の電圧は高くなるように設定される。
光量が多い場合には、下部電極１１３の電圧は高いので、電荷の排出を目的に、シールド電極１１４の電圧は、低くなるように設定される。一方で、光量が少ない場合には、下部電極１１３の電圧は低いので、電荷の転送補助を目的に、シールド電極１１４の電圧は高くなるように設定される。
このように、第１の実施の形態に示した制御方法では、電荷の排出又は電荷の転送の制御に寄与し得る検知結果に応じて、シールド電極１１４の電圧を、最適な電圧に設定するための制御を行う。そして、この検知結果としては、光量（ゲインを含む）及び温度に関する検知結果のうち、少なくとも一方の検知結果を含めることができる。
＜７．変形例＞
なお、上述した説明では、CMOSイメージセンサ１０（図１）は、裏面照射型であるとして説明したが、例えば、表面照射型などの他の構造を採用してもよい。また、上述した説明では、固体撮像装置として、CMOSイメージセンサ１０を説明したが、本技術は、例えばCCD(Charge Coupled Device)イメージセンサ等の他のイメージセンサにも適用することができる。
また、上述した説明では、制御回路５０が、CMOSイメージセンサ１０の外部又は内部に設けられるとして説明したが、外部に設けられる場合には、例えば、制御回路５０がCPU(Central Processing Unit)として構成されることで、ソフトウェア処理で制御を行うことができる。また、CMOSイメージセンサ１０の内部に設けられる場合には、制御回路５０は、制御回路１６（図１）と共通の回路としても、異なる別の回路としてもよい。
＜８．電子機器の構成＞
図２４は、本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。
電子機器１０００は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
電子機器１０００は、固体撮像装置１００１、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び、電源部１００７から構成される。また、電子機器１０００において、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、操作部１００６、及び電源部１００７は、バスライン１００８を介して相互に接続されている。
固体撮像装置１００１は、上述したCMOSイメージセンサ１０（図１）に対応しており、画素アレイ部１１（図１）に２次元状に配置される画素１００では、隣り合う下部電極１１３の間に形成されるシールド電極１１４の電圧として、最適な電圧を設定する制御が行われる。
DSP回路１００２は、固体撮像装置１００１から供給される信号を処理するカメラ信号処理回路である。DSP回路１００２は、固体撮像装置１００１からの信号を処理して得られる画像データを出力する。フレームメモリ１００３は、DSP回路１００２により処理された画像データを、フレーム単位で一時的に保持する。
表示部１００４は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置１００１で撮像された動画又は静止画を表示する。記録部１００５は、固体撮像装置１００１で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部１００６は、ユーザによる操作に従い、電子機器１０００が有する各種の機能についての操作指令を出力する。電源部１００７は、DSP回路１００２、フレームメモリ１００３、表示部１００４、記録部１００５、及び、操作部１００６の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
電子機器１０００は、以上のように構成される。本技術は、以上説明したように、固体撮像装置１００１に適用される。具体的には、CMOSイメージセンサ１０（図１）は、固体撮像装置１００１に適用することができる。固体撮像装置１００１に本技術を適用することで、各画素１００では、隣り合う下部電極１１３の間に形成されるシールド電極１１４の電圧として、最適な電圧が設定されているため、画素の特性が向上して、残像の発生や、センサの感度の低下を抑制することができる。
＜９．固体撮像装置の使用例＞
図２５は、本技術を適用した固体撮像装置の使用例を示す図である。
CMOSイメージセンサ１０（図１）は、例えば、以下のように、可視光や、赤外光、紫外光、Ｘ線等の光をセンシングする様々なケースに使用することができる。すなわち、図２５に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、CMOSイメージセンサ１０を使用することができる。
具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置（例えば、図２４の電子機器１０００）で、CMOSイメージセンサ１０を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、CMOSイメージセンサ１０を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、CMOSイメージセンサ１０を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、CMOSイメージセンサ１０を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、CMOSイメージセンサ１０を使用することができる。
＜１０．移動体への応用例＞
本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
図２６は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２６に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（Interface）１２０５３が図示されている。
駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Advanced Driver Assistance System）の機能実現を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２６の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
図２７は、撮像部１２０３１の設置位置の例を示す図である。
図２７では、撮像部１２０３１として、撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５を有する。
撮像部１２１０１、１２１０２、１２１０３、１２１０４、１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２、１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
なお、図２７には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０km/h以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１２１０１に適用され得る。具体的には、図１のCMOSイメージセンサ１０は、撮像部１２０３１に適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、例えば、画素の特性が向上して、残像の発生や、センサの感度の低下を抑制して、より高品質な撮像画像を得ることができるので、より正確に歩行者等の障害物を認識することが可能になる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本技術は、以下のような構成をとることができる。
（１）
半導体層上に形成される第１の電極と、
前記第１の電極上に形成される光電変換層と、
前記光電変換層上に形成される第２の電極と、
隣接する前記第１の電極の間に設けられ、電気的に絶縁された第３の電極と
を備え、
前記第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する
固体撮像装置。
（２）
前記検知結果は、光量及び温度に関する検知結果のうち、少なくとも一方の検知結果を含む
前記（１）に記載の固体撮像装置。
（３）
露光前に得られたフレーム画像の出力に応じて、露光時の前記第３の電極の電圧をフィードバック制御する
前記（１）又は（２）に記載の固体撮像装置。
（４）
前記フレーム画像の出力に応じたレベルが、所定の閾値よりも高い場合、前記第３の電極の電圧を低くして、不要な電荷を排出し、
前記フレーム画像の出力に応じたレベルが、所定の閾値よりも低い場合、前記第３の電極の電圧を高くして、電荷の転送を補助する
前記（３）に記載の固体撮像装置。
（５）
前記第１の電極及び前記光電変換層を含む画素のリセットレベルの出力に応じて、信号レベルの出力時の前記第３の電極の電圧をフィードバック制御する
前記（１）又は（２）に記載の固体撮像装置。
（６）
前記リセットレベルの出力に応じたレベルが、所定の閾値よりも高い場合、前記信号レベルの出力時の前記第３の電極の電圧を低くして、不要な電荷を排出し、
前記リセットレベルの出力に応じたレベルが、所定の閾値よりも低い場合、前記信号レベルの出力時の前記第３の電極の電圧を高くして、電荷の転送を補助する
前記（５）に記載の固体撮像装置。
（７）
温度センサをさらに備え、
前記温度センサからの温度検出結果に応じて、撮像時の前記第３の電極の電圧をフィードバック制御する
前記（１）又は（２）に記載の固体撮像装置。
（８）
前記温度検出結果に応じたレベルが、所定の閾値よりも高い場合、前記第３の電極の電圧を低くして、不要な電荷を排出し、
前記温度検出温度に応じたレベルが、所定の閾値よりも低い場合、前記第３の電極の電圧を高くして、電荷の転送を補助する
前記（７）に記載の固体撮像装置。
（９）
前記第１の電極及び前記光電変換層を含む有効画素の近傍に設けられた遮光画素の出力に応じて、撮像時の前記有効画素に対して設けられた前記第３の電極の電圧をフィードバック制御する
前記（１）又は（２）に記載の固体撮像装置。
（１０）
前記遮光画素の出力に応じたレベルが、所定の閾値よりも高い場合、前記有効画素の前記第３の電極の電圧を低くして、不要な電荷を排出し、
前記遮光画素の出力に応じたレベルが、所定の閾値よりも低い場合、前記有効画素の前記第３の電極の電圧を高くして、電荷の転送を補助する
前記（９）に記載の固体撮像装置。
（１１）
あらかじめ設定されたゲインに応じて、撮像時の前記第３の電極の電圧をフィードバック制御する
前記（１）又は（２）に記載の固体撮像装置。
（１２）
前記ゲインに応じたレベルが、所定の閾値よりも低い場合、前記第３の電極の電圧を低くして、不要な電荷を排出し、
前記ゲインに応じたレベルが、所定の閾値よりも高い場合、前記第３の電極の電圧を高くして、電荷の転送を補助する
前記（１１）に記載の固体撮像装置。
（１３）
前記第１の電極は、電荷蓄積用の蓄積電極、電荷転送用の転送電極、及び電荷読み出し用の読み出し電極に分割されている
前記（１）乃至（１２）のいずれかに記載の固体撮像装置。
（１４）
前記第１の電極及び前記光電変換層を含む画素が２次元状に配置された画素アレイ部をさらに備え、
前記第３の電極は、光の入射側から見た場合に、前記画素の前記第１の電極を囲むように形成される
前記（１）乃至（１３）のいずれかに記載の固体撮像装置。
（１５）
前記第３の電極は、１つの画素に対して、１又は複数設けられる
前記（１４）に記載の固体撮像装置。
（１６）
前記第３の電極は、全ての画素又は複数の画素に対して、１つ設けられる
前記（１４）に記載の固体撮像装置。
（１７）
前記第３の電極の電圧は、１画素単位、複数画素単位、又は全画素単位で、制御される
前記（１４）に記載の固体撮像装置。
（１８）
前記第３の電極の電圧を制御する制御回路をさらに備える
前記（１）乃至（１７）のいずれかに記載の固体撮像装置。
（１９）
前記第３の電極の電圧は、外部の制御回路により制御される
前記（１）乃至（１７）のいずれかに記載の固体撮像装置。
（２０）
半導体層上に形成される第１の電極と、
前記第１の電極上に形成される光電変換層と、
前記光電変換層上に形成される第２の電極と、
隣接する前記第１の電極の間に設けられ、電気的に絶縁された第３の電極と
を備え、
前記第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する
固体撮像装置
が搭載された電子機器。
１０ CMOSイメージセンサ， １１ 画素アレイ部， １２ 垂直駆動回路， １３ カラム信号処理回路， １４ 水平駆動回路， １５ 出力回路， １６ 制御回路， １７ 入出力端子， ２１ 画素駆動線， ２２ 垂直信号線， ２３ 水平信号線， ３０ センサ部， ３１ 有効画素， ３２ 遮光画素， ３５ 温度センサ， ４０ CDS回路， ５０ 制御回路， １００ 画素， １１１ 半導体層， １１２ 層間絶縁層， １１３ 下部電極， １１４，１１４−１，１１４−２ シールド電極， １１５ 光電変換層， １１６ 上部電極， １２１ 浮遊拡散領域， １４１ 絶縁膜， １０００ 電子機器， １００１ 固体撮像装置， １２０３１ 撮像部

Claims (20)

  1. 半導体層上に形成される第１の電極と、
    前記第１の電極上に形成される光電変換層と、
    前記光電変換層上に形成される第２の電極と、
    隣接する前記第１の電極の間に設けられ、電気的に絶縁された第３の電極と
    を備え、
    前記第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する
    固体撮像装置。
  2. 前記検知結果は、光量及び温度に関する検知結果のうち、少なくとも一方の検知結果を含む
    請求項１に記載の固体撮像装置。
  3. 露光前に得られたフレーム画像の出力に応じて、露光時の前記第３の電極の電圧をフィードバック制御する
    請求項２に記載の固体撮像装置。
  4. 前記フレーム画像の出力に応じたレベルが、所定の閾値よりも高い場合、前記第３の電極の電圧を低くして、不要な電荷を排出し、
    前記フレーム画像の出力に応じたレベルが、所定の閾値よりも低い場合、前記第３の電極の電圧を高くして、電荷の転送を補助する
    請求項３に記載の固体撮像装置。
  5. 前記第１の電極及び前記光電変換層を含む画素のリセットレベルの出力に応じて、信号レベルの出力時の前記第３の電極の電圧をフィードバック制御する
    請求項２に記載の固体撮像装置。
  6. 前記リセットレベルの出力に応じたレベルが、所定の閾値よりも高い場合、前記信号レベルの出力時の前記第３の電極の電圧を低くして、不要な電荷を排出し、
    前記リセットレベルの出力に応じたレベルが、所定の閾値よりも低い場合、前記信号レベルの出力時の前記第３の電極の電圧を高くして、電荷の転送を補助する
    請求項５に記載の固体撮像装置。
  7. 温度センサをさらに備え、
    前記温度センサからの温度検出結果に応じて、撮像時の前記第３の電極の電圧をフィードバック制御する
    請求項２に記載の固体撮像装置。
  8. 前記温度検出結果に応じたレベルが、所定の閾値よりも高い場合、前記第３の電極の電圧を低くして、不要な電荷を排出し、
    前記温度検出温度に応じたレベルが、所定の閾値よりも低い場合、前記第３の電極の電圧を高くして、電荷の転送を補助する
    請求項７に記載の固体撮像装置。
  9. 前記第１の電極及び前記光電変換層を含む有効画素の近傍に設けられた遮光画素の出力に応じて、撮像時の前記有効画素に対して設けられた前記第３の電極の電圧をフィードバック制御する
    請求項２に記載の固体撮像装置。
  10. 前記遮光画素の出力に応じたレベルが、所定の閾値よりも高い場合、前記有効画素の前記第３の電極の電圧を低くして、不要な電荷を排出し、
    前記遮光画素の出力に応じたレベルが、所定の閾値よりも低い場合、前記有効画素の前記第３の電極の電圧を高くして、電荷の転送を補助する
    請求項９に記載の固体撮像装置。
  11. あらかじめ設定されたゲインに応じて、撮像時の前記第３の電極の電圧をフィードバック制御する
    請求項２に記載の固体撮像装置。
  12. 前記ゲインに応じたレベルが、所定の閾値よりも低い場合、前記第３の電極の電圧を低くして、不要な電荷を排出し、
    前記ゲインに応じたレベルが、所定の閾値よりも高い場合、前記第３の電極の電圧を高くして、電荷の転送を補助する
    請求項１１に記載の固体撮像装置。
  13. 前記第１の電極は、電荷蓄積用の蓄積電極、電荷転送用の転送電極、及び電荷読み出し用の読み出し電極に分割されている
    請求項２に記載の固体撮像装置。
  14. 前記第１の電極及び前記光電変換層を含む画素が２次元状に配置された画素アレイ部をさらに備え、
    前記第３の電極は、光の入射側から見た場合に、前記画素の前記第１の電極を囲むように形成される
    請求項２に記載の固体撮像装置。
  15. 前記第３の電極は、１つの画素に対して、１又は複数設けられる
    請求項１４に記載の固体撮像装置。
  16. 前記第３の電極は、全ての画素又は複数の画素に対して、１つ設けられる
    請求項１４に記載の固体撮像装置。
  17. 前記第３の電極の電圧は、１画素単位、複数画素単位、又は全画素単位で、制御される
    請求項１４に記載の固体撮像装置。
  18. 前記第３の電極の電圧を制御する制御回路をさらに備える
    請求項１に記載の固体撮像装置。
  19. 前記第３の電極の電圧は、外部の制御回路により制御される
    請求項１に記載の固体撮像装置。
  20. 半導体層上に形成される第１の電極と、
    前記第１の電極上に形成される光電変換層と、
    前記光電変換層上に形成される第２の電極と、
    隣接する前記第１の電極の間に設けられ、電気的に絶縁された第３の電極と
    を備え、
    前記第３の電極の電圧を、電荷の排出又は電荷の転送補助の制御に寄与し得る検知結果に応じた電圧に制御する
    固体撮像装置
    が搭載された電子機器。
JP2017078182A 2017-04-11 2017-04-11 固体撮像装置、及び電子機器 Pending JP2018182020A (ja)

Priority Applications (10)

Application Number Priority Date Filing Date Title
JP2017078182A JP2018182020A (ja) 2017-04-11 2017-04-11 固体撮像装置、及び電子機器
KR1020197026017A KR102538712B1 (ko) 2017-04-11 2018-03-28 고체 촬상 장치, 및 전자 기기
CN202310788220.4A CN116962905A (zh) 2017-04-11 2018-03-28 固态成像装置和电子设备
CN201880016045.4A CN110383481B (zh) 2017-04-11 2018-03-28 固态成像装置和电子设备
DE112018001967.5T DE112018001967T5 (de) 2017-04-11 2018-03-28 Festkörper-bildaufnahmevorrichtung und elektronisches gerät
US16/491,377 US11310452B2 (en) 2017-04-11 2018-03-28 Solid-state imaging device, and electronic apparatus
KR1020237016376A KR20230074608A (ko) 2017-04-11 2018-03-28 고체 촬상 장치 및 전자 기기
PCT/JP2018/012713 WO2018190126A1 (ja) 2017-04-11 2018-03-28 固体撮像装置、及び電子機器
US17/656,584 US11765483B2 (en) 2017-04-11 2022-03-25 Solid-state imaging device, and electronic apparatus
US18/357,512 US20230370742A1 (en) 2017-04-11 2023-07-24 Solid-state imaging device, and electronic apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017078182A JP2018182020A (ja) 2017-04-11 2017-04-11 固体撮像装置、及び電子機器

Publications (1)

Publication Number Publication Date
JP2018182020A true JP2018182020A (ja) 2018-11-15

Family

ID=63792412

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017078182A Pending JP2018182020A (ja) 2017-04-11 2017-04-11 固体撮像装置、及び電子機器

Country Status (6)

Country Link
US (3) US11310452B2 (ja)
JP (1) JP2018182020A (ja)
KR (2) KR20230074608A (ja)
CN (2) CN110383481B (ja)
DE (1) DE112018001967T5 (ja)
WO (1) WO2018190126A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021084995A1 (ja) * 2019-10-30 2021-05-06 パナソニックＩｐマネジメント株式会社 撮像素子
WO2021140920A1 (ja) * 2020-01-08 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、撮像装置及び撮像システム
WO2021240998A1 (ja) * 2020-05-26 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2021256162A1 (ja) * 2020-06-18 2021-12-23 パナソニックＩｐマネジメント株式会社 撮像素子、撮像装置及び撮像システム

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10141354B2 (en) * 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
JP2020077848A (ja) 2018-11-07 2020-05-21 パナソニックＩｐマネジメント株式会社 撮像装置
WO2020095596A1 (ja) * 2018-11-07 2020-05-14 パナソニックＩｐマネジメント株式会社 撮像装置
CN113474893A (zh) * 2019-04-26 2021-10-01 松下知识产权经营株式会社 摄像元件
CN112928137B (zh) * 2021-01-28 2023-10-10 上海奕瑞光电子科技股份有限公司 有机光电平板探测器
KR102582153B1 (ko) 2021-11-08 2023-09-22 한양대학교 산학협력단 삼항 정밀도 기반의 행렬곱 연산을 수행하는 디지털 신호 처리 방법 및 장치

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4274056A (en) * 1978-11-08 1981-06-16 Sundstrand Data Control, Inc. Charge amplifier with minimum offset voltage
JPH06350925A (ja) * 1993-06-04 1994-12-22 Ricoh Co Ltd 画像読取装置
US6233012B1 (en) * 1997-11-05 2001-05-15 Stmicroelectronics, Inc. Parasitic capacitance reduction for passive charge read-out
JP4649313B2 (ja) * 2005-10-28 2011-03-09 株式会社東芝 固体撮像装置
JP4935486B2 (ja) * 2007-04-23 2012-05-23 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像装置の信号処理方法および撮像装置
JP5725988B2 (ja) * 2011-06-13 2015-05-27 キヤノン株式会社 撮像装置およびその制御方法
JPWO2013001809A1 (ja) * 2011-06-30 2015-02-23 パナソニック株式会社 固体撮像装置
JP6555512B2 (ja) * 2014-10-23 2019-08-07 パナソニックＩｐマネジメント株式会社 撮像装置および画像取得装置
US10141354B2 (en) * 2014-10-23 2018-11-27 Panasonic Intellectual Property Management Co., Ltd. Imaging device and image acquisition device
JP2017055085A (ja) 2015-09-11 2017-03-16 株式会社東芝 固体撮像装置
DE102016122658B4 (de) * 2015-12-04 2021-07-15 Canon Kabushiki Kaisha Abbildungsvorrichtung und Abbildungssystem
JP2018046039A (ja) * 2016-09-12 2018-03-22 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子および固体撮像装置
WO2019080041A1 (en) * 2017-10-26 2019-05-02 Shenzhen Xpectvision Technology Co., Ltd. X-RAY DETECTOR WITH COOLING SYSTEM
KR102607389B1 (ko) * 2018-03-12 2023-11-28 삼성디스플레이 주식회사 표시 장치 및 이의 신호 라인 검사 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021084995A1 (ja) * 2019-10-30 2021-05-06 パナソニックＩｐマネジメント株式会社 撮像素子
WO2021140920A1 (ja) * 2020-01-08 2021-07-15 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置、撮像装置及び撮像システム
WO2021240998A1 (ja) * 2020-05-26 2021-12-02 ソニーセミコンダクタソリューションズ株式会社 固体撮像素子
WO2021256162A1 (ja) * 2020-06-18 2021-12-23 パナソニックＩｐマネジメント株式会社 撮像素子、撮像装置及び撮像システム

Also Published As

Publication number Publication date
KR20230074608A (ko) 2023-05-30
US20220360729A1 (en) 2022-11-10
CN110383481B (zh) 2023-08-18
US20200029038A1 (en) 2020-01-23
US11765483B2 (en) 2023-09-19
CN110383481A (zh) 2019-10-25
KR20190138779A (ko) 2019-12-16
WO2018190126A1 (ja) 2018-10-18
US11310452B2 (en) 2022-04-19
US20230370742A1 (en) 2023-11-16
DE112018001967T5 (de) 2019-12-24
KR102538712B1 (ko) 2023-06-01
CN116962905A (zh) 2023-10-27

Similar Documents

Publication Publication Date Title
US11765483B2 (en) Solid-state imaging device, and electronic apparatus
US11888004B2 (en) Imaging apparatus having phase difference detection pixels receiving light transmitted through a same color filter
US11924566B2 (en) Solid-state imaging device and electronic device
US11582407B2 (en) Solid-state imaging apparatus and driving method thereof
US11375136B2 (en) Imaging device for high-speed read out, method of driving the same, and electronic instrument
CN110024376B (zh) 固态成像设备、驱动方法和电子设备
WO2019026718A1 (en) IMAGING APPARATUS AND ELECTRONIC DEVICE
US11503240B2 (en) Solid-state image pickup element, electronic apparatus, and method of controlling solid-state image pickup element
WO2018139187A1 (ja) 固体撮像装置およびその駆動方法、並びに電子機器
US20210352228A1 (en) Solid-state imaging element, imaging device, and method for controlling solid-state imaging element
US20240089637A1 (en) Imaging apparatus