JP2018173540A - 表示制御装置及び表示制御方法 - Google Patents

表示制御装置及び表示制御方法 Download PDF

Info

Publication number
JP2018173540A
JP2018173540A JP2017071598A JP2017071598A JP2018173540A JP 2018173540 A JP2018173540 A JP 2018173540A JP 2017071598 A JP2017071598 A JP 2017071598A JP 2017071598 A JP2017071598 A JP 2017071598A JP 2018173540 A JP2018173540 A JP 2018173540A
Authority
JP
Japan
Prior art keywords
image data
vertical
circuit
lines
increase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017071598A
Other languages
English (en)
Other versions
JP6633566B2 (ja
Inventor
栄史 井上
Hidefumi Inoue
栄史 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
MegaChips Corp
Original Assignee
MegaChips Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by MegaChips Corp filed Critical MegaChips Corp
Priority to JP2017071598A priority Critical patent/JP6633566B2/ja
Priority to CN201810100764.6A priority patent/CN108694901A/zh
Priority to US15/943,478 priority patent/US10586502B2/en
Publication of JP2018173540A publication Critical patent/JP2018173540A/ja
Application granted granted Critical
Publication of JP6633566B2 publication Critical patent/JP6633566B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3618—Control of matrices with row and column drivers with automatic refresh of the display panel using sense/write circuits
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/12—Synchronisation between the display unit and other units, e.g. other display units, video-disc players
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/18—Use of a frame buffer in a display terminal, inclusive of the display panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Multimedia (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)
  • Transforming Electric Information Into Light Information (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of El Displays (AREA)

Abstract

【課題】 自発光ディスプレイにおいても、電力消費を最小化し、情報機器のバッテリ駆動時間を格段に増やすことができる表示制御装置を提供する。
【解決手段】 垂直ブランキング期間を含む入力画像データと、フレームバッファから読み出される記憶画像データの位相差を調整するため、入力画像データの垂直ライン数と、記憶画像データへの垂直ブランキングライン数を調整した位相調整画像データの垂直ライン数との差分値に基づき、垂直ブランキングライン数を調整した位相調整画像データを生成する位相調整回路と、パネルセルフリフレッシュによる画像表示を終了するまでの期間、位相調整画像データを出力画像データとして表示部に出力するセレクタと、出力画像データの垂直ライン数に関する垂直ライン数信号を、出力画像データのフレームの先頭が出力されるまでに表示部に出力する垂直ライン数算出回路と、を含む。
【選択図】 図１

Description

本発明は、表示制御装置及び表示制御方法に関し、特に、自発光ディスプレイに対応可能な表示制御装置及び表示制御方法に関する。
近年、ビデオインターフェース規格であるディスプレイポート（DisplayPort）に準拠した液晶ディスプレイ等のデジタルディスプレイが普及しつつある。特に、エンベディッドディスプレイポート（embedded DisplayPort；以下「ｅＤＰ」という。）は、情報機器の内部配線を考慮して策定された規格であり、ｅＤＰ ｖ１．３以降は、パネルセルフリフレッシュ（Panel Self-Refresh；以下「ＰＳＲ」という。）技術を含む。ＰＳＲ技術は、ディスプレイ内部のメモリを利用して画面表示を行うので、電力消費を最小化し、情報機器のバッテリ駆動時間を格段に増やすことができる。
ＰＳＲ技術を適用した技術として、例えば、下記特許文献１は、画像表示システムが、画像情報を切り替えつつ表示部に出力する選択回路、該選択回路の制御を行うコントローラ、外部供給される画像情報を第１の画像情報として選択回路及びコントローラに出力する転送回路、及び、コントローラの制御の下、第１の画像情報を第２の画像情報として記憶する記憶装置を備えて、コントローラが第２の画像情報を表示部に出力する間に、第１の出力状態から第２の出力状態に遷移したと判断すると、画像情報の切り替えに必要なフレーム数の候補を複数の算出方法により算出し、該候補で決定されるフレーム情報に基づき、第２の画像情報の非表示期間を調整する技術を開示する。
ところで、ＯＬＥＤ（Organic Light Emitting Diode）を使用したディスプレイ等の自発光ディスプレイは、コントローラから、フレームごとの垂直ライン数を、当該フレームの先頭までに通知する必要が生じる（例えば、下記特許文献２を参照）。
特開２０１５−１９１０９７号公報 特開２００７−２３３１１９号公報
自発光ディスプレイにおいても、電力消費を最小化し、情報機器のバッテリ駆動時間を格段に増やすことは必要である。
上述したような従来の技術は、ＰＳＲ技術を適用する場合に、画像にフリッカーを発生させずに出力画像を切り替えることができるものであるが、自発光ディスプレイに対応できるものでなかった。
そこで、本発明は、自発光ディスプレイにおいても、電力消費を最小化し、情報機器のバッテリ駆動時間を格段に増やすことができる表示制御装置及び表示制御方法を提供することを目的とする。
上記課題を解決するための本発明は、以下に示す発明特定事項乃至は技術的特徴を含んで構成される。
すなわち、ある観点に従う発明は、表示部の画像表示を制御する表示制御装置である。かかる表示制御装置は、所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される記憶画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記記憶画像データへの垂直ブランキングライン数を調整した位相調整画像データの垂直ライン数との差分値に基づき、前記記憶画像データの垂直ブランキングライン数を調整して前記位相調整画像データを生成する位相調整回路と、前記入力画像データ、前記記憶画像データ及び前記位相調整画像データのいずれか一つを選択して、出力画像データとして前記表示部に出力するセレクタと、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力する垂直ライン数算出回路と、を含み、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了するまでの期間は、前記セレクタは前記位相調整画像データを選択する。
ここで、前記位相調整回路は、前記記憶画像データへの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成し、前記垂直ライン数算出回路は、前記垂直ブランキングライン数増減信号に基づき、前記出力画像データの垂直ライン数を算出し得る。
また、前記垂直ライン数算出回路は、前記垂直ブランキングライン数増減信号に基づき、前記位相調整画像データの垂直ライン数を算出する算出回路と、該算出回路で算出した前記位相調整画像データの垂直ライン数に基づき、従前の前記出力画像データの垂直ライン数を更新し、当該出力画像データの垂直ライン数を出力する更新回路と、を含み得る。
また、前記位相調整回路は、前記入力画像データの垂直ライン数と、前記位相調整画像データの垂直ライン数との差分値を求めるライン差算出回路と、該ライン差算出回路で求めた差分値に基づき、前記垂直ブランキングライン数増減信号を生成する増減量決定回路と、前記垂直ブランキングライン数増減信号に基づき、前記記憶画像データの垂直ブランキングライン数を増減して、前記位相調整画像データを生成する増減回路と、を含み得る。
また、前記送信装置から供給された制御情報に、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了する情報が含まれている場合に、位相調整信号を生成するＰＳＲ制御回路を更に含み、前記位相調整回路は、前記位相調整信号を供給されることで、前記位相調整画像データを生成すると共に、前記セレクタに前記位相調整画像データを選択させるセレクト信号を生成し得る。
また、別の観点に従う発明は、表示部の画像表示を制御する表示制御装置である。かかる表示制御装置は、所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記画像データへの垂直ブランキングライン数を調整した調整画像データの垂直ライン数との差分値に基づき、前記画像データの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成する調整算出回路と、前記垂直ブランキングライン数増減信号に基づき、前記画像データの垂直ブランキングライン数を調整して前記調整画像データを生成する調整画像生成回路と、前記入力画像データ又は前記調整画像データを選択して、出力画像データとして前記表示部に出力するセレクタと、を含み、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了するまでの期間は、前記セレクタは前記調整画像データを選択し、前記調整算出回路は、更に、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力する。
また、別の観点に従う発明は、画像表示システムである。かかる画像表示システムは、上記いずれか一項に記載の表示制御装置と、前記表示制御装置に前記入力画像データを出力する送信装置と、パネルセルフリフレッシュのためのフレームバッファと、を含む。
また、別の観点に従う発明は、表示制御装置において、表示部の画像表示を制御する表示制御方法である。かかる表示制御方法は、位相調整回路にて、所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される記憶画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記記憶画像データへの垂直ブランキングライン数を調整した位相調整画像データの垂直ライン数との差分値に基づき、前記記憶画像データの垂直ブランキングライン数を調整して前記位相調整画像データを生成することと、セレクタにて、前記入力画像データ、前記記憶画像データ及び前記位相調整画像データのいずれか一つを選択して、出力画像データとして前記表示部に出力することと、垂直ライン数算出回路にて、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力することと、を含み、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了するまでの期間は、前記セレクタが前記位相調整画像データを選択する。
ここで、前記位相調整回路にて、前記記憶画像データの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成することと、前記垂直ライン数算出回路にて、前記垂直ブランキングライン数増減信号に基づき、前記出力画像データの垂直ライン数を算出することと、を更に含み得る。
また、前記垂直ライン数算出回路が、算出回路と更新回路とを含み、前記算出回路にて、前記垂直ブランキングライン数増減信号に基づき、前記位相調整画像データの垂直ライン数を算出することと、前記更新回路にて、前記算出回路で算出した前記位相調整画像データの垂直ライン数に基づき、従前の前記出力画像データの垂直ライン数を更新し、当該出力画像データの垂直ライン数を出力することと、を更に含み得る。
また、前記位相調整回路が、ライン差算出回路と、増減量決定回路と、増減回路とを含み、前記ライン差算出回路により、前記入力画像データの垂直ライン数と、前記位相調整画像データの垂直ライン数の差分値を求めることと、前記増減量決定回路により、前記ライン差算出回路で求めた差分値に基づき、前記垂直ブランキングライン数増減信号を生成することと、前記増減回路により、前記垂直ブランキングライン数増減信号に基づき、前記記憶画像データの垂直ブランキングライン数を増減して、前記位相調整画像データを生成することと、を更に含み得る。
また、ＰＳＲ制御回路にて、前記送信装置から供給された制御情報に、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了する情報が含まれている場合に、位相調整信号を生成することと、前記位相調整回路にて、前記位相調整信号が供給されることで、前記位相調整画像データを生成すると共に、前記セレクタに前記位相調整画像データを選択させるセレクト信号を生成することと、を更に含み得る。
また、別の観点に従う発明は、表示制御装置において、表示部の画像表示を制御する表示制御方法である。かかる表示制御方法は、調整算出回路にて、所定の送信装置から供給される垂直ブランキングキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記画像データへの垂直ブランキングライン数を調整した調整画像データの垂直ライン数との差分値に基づき、前記画像データの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成することと、調整画像生成回路にて、前記垂直ブランキングライン数増減信号に基づき、前記画像データの垂直ブランキングライン数を調整して前記調整画像データを生成することと、セレクタにて、前記入力画像データ又は前記調整画像データを選択して、出力画像データとして前記表示部に出力することと、前記調整算出回路にて、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力することと、を含み、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了までの期間は、前記セレクタが前記調整画像データを選択する。
本発明によれば、自発光ディスプレイにおいても、電力消費を最小化し、情報機器のバッテリ駆動時間を格段に増やすことができる表示制御装置及び表示制御方法を提供できる。
本発明の他の技術的特徴、目的、及び作用効果乃至は利点は、添付した図面を参照して説明される以下の実施形態により明らかにされる。
本発明の一実施形態に係る画像表示システムを説明するブロックダイアグラムである。 本発明の一実施形態に係る位相調整回路及び垂直ライン数算出回路を説明するブロックダイアグラムである。 本発明の一実施形態に係る画像表示システムの各部の動きを示すタイミングチャートである。 本発明の一実施形態に係る表示制御方法を説明するためのフローチャートである。 本発明の一実施形態に係る画像表示システムを説明するブロックダイアグラムである。 本発明の一実施形態に係る調整算出回路を説明するブロックダイアグラムである。 本発明の一実施形態に係る画像表示システムを説明するブロックダイアグラムである。
以下、図面を参照して本発明の実施の形態を説明する。ただし、以下に説明する実施形態は、あくまでも例示であり、以下に明示しない種々の変形や技術の適用を排除する意図はない。本発明は、その趣旨を逸脱しない範囲で種々変形（例えば各実施形態を組み合わせる等）して実施することができる。また、以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付して表している。図面は模式的なものであり、必ずしも実際の寸法や比率等とは一致しない。図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることがある。
［第１の実施形態］
図１は、本発明の一実施形態に係る画像表示システムを説明するブロックダイアグラムである。同図に示すように、本実施形態に係る画像表示システム１は、例えば、送信装置１０と受信装置２０とを含んで構成される。
送信装置１０は、ｅＤＰのソース機器であり、例えばパーソナルコンピュータ等であるが、これに限定されない。
受信装置２０は、ｅＤＰのシンク機器であり、例えばＯＬＥＤディスプレイ等の自発光ディスプレイであるが、これに限定されない。受信装置２０は、例えば、表示制御装置２１と、フレームバッファ２２と、表示部２３とを含んで構成される。
表示制御装置２１は、送信装置１０から供給された入力画像フレーム信号ＩＩＳに基づき、出力画像データＯＩＤ及び垂直ライン数信号ＶＬＳを生成して、表示部２３に出力する。本実施形態において、表示制御装置２１は、例えば、画像フレーム分離回路２１１と、ＰＳＲ制御回路２１２と、フレームバッファ制御回路２１３と、位相調整回路２１４と、垂直ライン数算出回路２１５と、セレクタ２１６とを含んで構成される。なお、出力画像データＯＩＤは、垂直同期信号ＶＳＹＮＣ、水平同期信号ＨＳＹＮＣ、データイネーブル信号ＤＥ及び画像データ信号ＩＤを含む。
画像フレーム分離回路２１１は、送信装置１０から供給された入力画像フレーム信号ＩＩＳが含む各種情報を分離して、入力画像データＩＩＤ及びＰＳＲデータ信号ＰＤＳを生成する。入力画像データＩＩＤは、第１の垂直同期信号ＶＳＹＮＣ１、第１の水平同期信号ＨＳＹＮＣ１、第１のデータイネーブル信号ＤＥ１及び第１の画像データ信号ＩＤ１を含む。また、ＰＳＲデータ信号ＰＤＳは、ＰＳＲ技術に関する制御情報を含む。画像フレーム分離回路２１１は、生成した入力画像データＩＩＤをフレームバッファ制御回路２１３、位相調整回路２１４及びセレクタ２１６に出力する。また、画像フレーム分離回路２１１は、生成したＰＳＲデータ信号ＰＤＳをＰＳＲ制御回路２１２に出力する。
ＰＳＲ制御回路２１２は、画像フレーム分離回路２１１から供給されたＰＳＲデータ信号ＰＤＳに基づき、ステート信号ＳＳ及び位相調整信号ＰＡＳを生成する。ステート信号ＳＳは、ＰＳＲ技術に基づく画像を表示部２３に表示する場合に、第１の状態（例えば、“Ｈ”）となる信号である。位相調整信号ＰＡＳは、表示部２３でのＰＳＲ技術に基づく画像の表示を所定期間（以下「ＰＳＲ Ｅｘｉｔ期間」という。）中に、第１の状態（例えば、“Ｈ”）となる信号である。ＰＳＲ制御回路２１２は、生成したステート信号ＳＳをフレームバッファ制御回路２１３及び位相調整回路２１４に出力すると共に、生成した位相調整信号ＰＡＳを位相調整回路２１４及び垂直ライン数算出回路２１５に出力する。
フレームバッファ制御回路２１３は、画像フレーム分離回路２１１から供給された、入力画像データＩＩＤに基づくデータをフレームバッファ２２に書き込む。また、フレームバッファ制御回路２１３は、ＰＳＲ制御回路２１２からステート信号ＳＳを供給されることで、フレームバッファ２２から各種データを読み出し、該各種データに基づく記憶画像データＭＩＤを位相調整回路２１４及びセレクタ２１６に出力する。なお、記憶画像データＭＩＤは、第２の垂直同期信号ＶＳＹＮＣ２、第２の水平同期信号ＨＳＹＮＣ２、第２のデータイネーブル信号ＤＥ２及び第２の画像データ信号ＩＤ２を含む。
位相調整回路２１４は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤと、フレームバッファ制御回路２１３から供給された記憶画像データＭＩＤと、ＰＳＲ制御回路２１２から供給されたステート信号ＳＳ及び位相調整信号ＰＡＳとに基づき、位相調整画像データＰＡＩＤ、セレクト信号ＳＥＬ、垂直ブランキングライン数増減信号ＶＢＳを生成する。位相調整画像データＰＡＩＤは、入力画像データＩＩＤと記憶画像データＭＩＤとの位相差を調整するために生成され、第３の垂直同期信号ＶＳＹＮＣ３、第３の水平同期信号ＨＳＹＮＣ３、第３のデータイネーブル信号ＤＥ３及び第３の画像データ信号ＩＤ３を含む。セレクト信号ＳＥＬは、セレクタ２１６に、入力画像データＩＩＤ、記憶画像データＭＩＤ及び位相調整画像データＰＡＩＤのいずれかを選択させる信号である。垂直ブランキングライン数増減信号ＶＢＳは、記憶画像データＭＩＤの垂直ブランキングライン数の増減量を示す信号である。
位相調整回路２１４は、生成した位相調整画像データＰＡＩＤ及びセレクト信号ＳＥＬを、セレクタ２１６に出力する。また、位相調整回路２１４は、垂直ブランキングライン数増減信号ＶＢＳ及び第３の垂直同期信号ＶＳＹＮＣ３を、垂直ライン数算出回路２１５に出力する。なお、位相調整回路２１４の詳細については後述する。
垂直ライン数算出回路２１５は、ＰＳＲ制御回路２１２から供給された位相調整信号ＰＡＳ、並びに、位相調整回路２１４から供給された垂直ブランキングライン数増減信号ＶＢＳ及び第３の垂直同期信号ＶＳＹＮＣ３に基づき、垂直ライン数信号ＶＬＳを生成する。垂直ライン数信号ＶＬＳは、セレクタ２１６から出力される出力画像データＯＩＤの垂直ライン数を示す。垂直ライン数算出回路２１５は、生成した垂直ライン数信号ＶＬＳを表示部２３に出力する。なお、垂直ライン数算出回路２１５の詳細については後述する。
セレクタ２１６は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤ、フレームバッファ制御回路２１３から供給された記憶画像データＭＩＤ、及び位相調整回路２１４から供給された位相調整画像データＰＡＩＤのいずれかを、位相調整回路２１４から供給されたセレクト信号ＳＥＬに従って選択する。本実施形態では、セレクタ２１６は、セレクト信号ＳＥＬの値が“０”である場合（以下「セレクト信号ＳＥＬ“０”」と記載する。）、入力画像データＩＩＤを選択する。また、セレクタ２１６は、セレクト信号ＳＥＬの値が“１”である場合（以下「セレクト信号ＳＥＬ“１”」と記載する。）、記憶画像データＭＩＤを選択する。さらに、セレクタ２１６は、セレクト信号ＳＥＬの値が“２”である場合（以下「セレクト信号ＳＥＬ“２”」と記載する。）、位相調整画像データＰＡＩＤを選択する。セレクタ２１６は、選択した入力画像データＩＩＤ、記憶画像データＭＩＤ、及び位相調整画像データＰＡＩＤのいずれかを、出力画像データＯＩＤとして表示部２３に出力する。
フレームバッファ２２は、ｅＤＰ ｖ１．３以降に含まれるＰＳＲ技術を実現するために設けられる静止画像データを記憶するためのメモリである。本実施形態では、フレームバッファ２２は、フレームバッファ制御回路２１３から出力された入力画像データＩＩＤを記憶する。また、フレームバッファ２２は記憶しているデータをフレームバッファ制御回路２１３に出力する。
表示部２３は、例えば、ＯＬＥＤ表示パネルであるが、これらに限定されない。本実施形態では、表示部２３は、セレクタ２１６から供給された出力画像データＯＩＤに従う画像を表示する。なお、表示部２３は、本例において受信装置２０内に設けられているが、これに限られるものでない。表示部２３は、受信装置２０とは別体に設けられても良い。
図２は、本発明の一実施形態に係る位相調整回路及び垂直ライン数算出回路を説明するブロックダイアグラムである。同図に示すように、本実施形態に係る位相調整回路２１４は、例えば、入力画像ラインカウンタ２１４１と、位相調整画像ラインカウンタ２１４２と、ライン差算出回路２１４３と、増減量決定回路２１４４と、増減回路２１４５とを含んで構成される。また、本実施形態にかかる垂直ライン数算出回路２１５は、例えば、算出回路２１５１と、更新回路２１５２とを含んで構成される。
入力画像ラインカウンタ２１４１は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤの垂直ライン数をカウントする。入力画像ラインカウンタ２１４１は、入力画像データＩＩＤの垂直ライン数を示す第１のカウント信号ＣＮＴ１をライン差算出回路２１４３に出力する。
位相調整画像ラインカウンタ２１４２は、増減回路２１４５から供給された位相調整画像データＰＡＩＤの垂直ライン数を算出する。位相調整画像ラインカウンタ２１４２は、位相調整画像データＰＡＩＤの垂直ライン数を示す第３のカウント信号ＣＮＴ３をライン差算出回路２１４３に出力する。
ライン差算出回路２１４３は、入力画像ラインカウンタ２１４１から供給された第１のカウント信号ＣＮＴ１と、位相調整画像ラインカウンタ２１４２から供給された第３のカウント信号ＣＮＴ３とに基づき、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差分値を求める。ライン差算出回路２１４３は、求めた差分値を示す、すなわち、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数の差分値を示す信号であるライン差信号ＬＳを、増減量決定回路２１４４に出力する。
増減量決定回路２１４４は、ライン差算出回路２１４３からライン差信号ＬＳに基づき、記憶画像データＭＩＤの垂直ブランキングライン数の増減量を決定する。本実施形態では、増減量決定回路２１４４は、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差分値が、ＰＳＲ Ｅｘｉｔ期間内に所定の閾値以下となるように、記憶画像データＭＩＤの垂直ブランキングライン数の増減量をフレームごとに決定する。例えば、増減量決定回路２１４４は、１フレームにおける、記憶画像データＭＩＤの垂直ブランキングライン数の増加可能最大値及び減少可能最大値を図示しないレジスタから読み出した設定値に基づき定める。そして、増減量決定回路２１４４は、記憶画像データＭＩＤの垂直ブランキングライン数の増加可能最大値及び減少可能最大値の範囲内で、フレームごとに、入力画像データＩＩＤの垂直ライン数と記憶画像データＭＩＤの垂直ライン数との差分値が小さくなるように、記憶画像データＭＩＤの垂直ブランキングライン数の増減量を決定する。増減量決定回路２１４４は、決定したフレームごとの垂直ブランキングライン数の増減量を、垂直ブランキングライン数増減信号ＶＢＳとして、増減回路２１４５及び算出回路２１５１に出力する。
また、増減量決定回路２１４４は、ＰＳＲ制御回路２１２から供給されたステート信号ＳＳ及び位相調整信号ＰＡＳ、並びに増減回路２１４５から供給された第３の垂直同期信号ＶＳＹＮＣ３に基づいて、セレクト信号ＳＥＬを生成してセレクタ２１６に出力する。本実施形態では、増減量決定回路２１４４は、ステート信号ＳＳ及び位相調整信号ＰＡＳが共に第２の状態（例えば、“Ｌ”）である場合（以下、この状態である場合を「通常状態」という。）に、セレクト信号ＳＥＬ“０”を生成して、第３の垂直同期信号ＶＳＹＮＣ３に同期してセレクタ２１６に出力する。また、位相調整回路２１４は、ステート信号ＳＳのみが第１の状態（例えば、“Ｈ”）である場合（以下、この状態である場合を「ＰＳＲ期間」という。）に、セレクト信号ＳＥＬ“１”を生成して、第３の垂直同期信号ＶＳＹＮＣ３に同期してセレクタ２１６に出力する。さらに、位相調整回路２１４は、ステート信号ＳＳ及び位相調整信号ＰＡＳが共に第１の状態（例えば、“Ｈ”）である場合、つまり、ＰＳＲ Ｅｘｉｔ期間である場合に、セレクト信号ＳＥＬ“２”を生成して、第３の垂直同期信号ＶＳＹＮＣ３に同期してセレクタ２１６に出力する。なお、増減量決定回路２１４４は、ＰＳＲ Ｅｘｉｔ期間中において、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差分値が、所定の閾値以下となった場合、セレクト信号ＳＥＬ“０”を生成して、第３の垂直同期信号ＶＳＹＮＣ３に同期してセレクタ２１６に出力する。
増減回路２１４５は、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき、フレームバッファ制御回路２１３から供給された記憶画像データＭＩＤの垂直ブランキングライン数を調整し、位相調整画像データＰＡＩＤとしてセレクタ２１６及び位相調整画像ラインカウンタ２１４２に出力すると共に、位相調整画像データＰＡＩＤに含まれる第３の垂直同期信号ＶＳＹＮＣ３を、増減量決定回路２１４４及び更新回路２１５２に出力する。
算出回路２１５１は、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき、位相調整画像データＰＡＩＤの垂直ライン数を示す信号を算出し、更新回路２１５２に出力する。本実施形態では、算出回路２１５１は、所定の初期値を有しており、当該初期値を、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき更新することで、位相調整画像データＰＡＩＤの垂直ライン数を示す信号を算出する。
更新回路２１５２は、出力画像データＯＩＤの垂直ライン数を示す垂直ライン数信号ＶＬＳを生成し、当該出力画像データＯＩＤのフレームの先頭で、表示部２３に出力する。更新回路２１５２は、算出回路２１５１から供給された位相調整画像データＰＡＩＤの垂直ライン数が、現在の垂直ライン数と異なる場合に、当該位相調整画像データＰＡＩＤの垂直ライン数を示すデータに基づき、垂直ライン数信号ＶＬＳを生成し、増減回路２１４５から供給された第３の垂直同期信号ＶＳＹＮＣ３に同期して、表示部２３に出力する。
図３は、本発明の一実施形態にかかる画像表示システムの各部の動きを示すタイミングチャートである。同図においては、時刻ｔ３０１までの期間がＰＳＲ期間であり、時刻ｔ３０１〜時刻ｔ３０６までの期間がＰＳＲ Ｅｘｉｔ期間であり、時刻ｔ３０６以降が通常状態である。
同図を参照して、ＰＳＲデータ信号ＰＤＳが、表示部２３でのＰＳＲ技術に基づく画像の表示をＰＳＲ Ｅｘｉｔ期間後に終了する情報を含むことにより、ＰＳＲ制御回路２１２は、時刻ｔ３０１〜時刻ｔ３０６までの期間にわたり、第１の状態（例えば、“Ｈ”）となる位相調整信号ＰＡＳを生成する。ＰＳＲ制御回路２１２は、生成した位相調整信号ＰＡＳを、増減量決定回路２１４４及び垂直ライン数算出回路２１５に出力する。また、ＰＳＲ制御回路２１２は、ＰＳＲ技術に基づく画像を表示部２３に表示する期間である時刻ｔ３０６までの期間にわたり、第１の状態（例えば、“Ｈ”）となり、時刻ｔ３０６以降、第２の状態（例えば、“Ｌ”）となるステート信号ＳＳを生成する。ＰＳＲ制御回路２１２は、生成したステート信号ＳＳを、フレームバッファ制御回路２１３及び増減量決定回路２１４４に出力する。
画像フレーム分離回路２１１は、送信装置１０から供給された入力画像フレーム信号ＩＩＳに含まれる各種信号を分離して、入力画像データＩＩＤを生成し、フレームバッファ制御回路２１３、入力画像ラインカウンタ２１４１及びセレクタ２１６に出力する。入力画像データＩＩＤは、図示する第１の垂直同期信号ＶＳＹＮＣ１、第１のデータイネーブル信号ＤＥ１、第１の水平同期信号ＨＳＹＮＣ１及び第１の画像データ信号ＩＤ１を含む。
入力画像ラインカウンタ２１４１は、入力画像データＩＩＤのフレームごとの垂直ライン数をカウントする。本実施形態では、入力画像ラインカウンタ２１４１は、第１の垂直同期信号ＶＳＹＮＣ１が第２の状態（例えば“Ｌ”）に遷移した後、最初に第１のデータイネーブル信号ＤＥ１が第１の状態（例えば“Ｈ”）となった時点を０ラインとして、入力画像データＩＩＤの垂直ライン数をカウントし、第１のカウント信号ＣＮＴ１として出力する。なお、入力画像ラインカウンタ２１４１は、第１の水平同期信号ＨＳＹＮＣ１をトリガとして、入力画像データＩＩＤの垂直ライン数をカウントする。
増減回路２１４５は、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき、フレームバッファ制御回路２１３から供給された記憶画像データＭＩＤのブランキング数を調整し、位相調整画像データＰＡＩＤとしてセレクタ２１６等に出力する。位相調整画像データＰＡＩＤは、ＰＳＲ期間において、記憶画像データＭＩＤと等しいデータであり、図示する第３の垂直同期信号ＶＳＹＮＣ３、第３のデータイネーブル信号ＤＥ３及び第３の水平同期信号ＨＳＹＮＣ３等を含む。
位相調整画像ラインカウンタ２１４２は、位相調整画像データＰＡＩＤの画像フレームごとの垂直ライン数をカウントする。本実施形態では、位相調整画像ラインカウンタ２１４２は、第３の垂直同期信号ＶＳＹＮＣ３が第２の状態（例えば“Ｌ”）に遷移した後、最初に第３のデータイネーブル信号ＤＥ３が第１の状態（例えば“Ｈ”）となった時点を０ラインとして、位相調整画像データＰＡＩＤの垂直ライン数をカウントし、第３のカウント信号ＣＮＴ３として出力する。なお、位相調整画像ラインカウンタ２１４２は、第３の水平同期信号ＨＳＹＮＣ３をトリガとして、位相調整画像データＰＡＩＤの垂直ライン数をカウントする。
ライン差算出回路２１４３は、入力画像ラインカウンタ２１４１から供給された第１のカウント信号ＣＮＴ１と、位相調整画像ラインカウンタ２１４２から供給された第３のカウント信号ＣＮＴ３とに基づき、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差分値を求めて、ライン差信号ＬＳとして出力する。
また、増減量決定回路２１４４は、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差分値が、ＰＳＲ Ｅｘｉｔ期間内に所定の閾値以下となるように、記憶画像データＭＩＤの垂直ブランキングライン数の増減量をフレームごとに決定する。
同図に示すように、時刻ｔ３０１で、増減量決定回路２１４４は、ＰＳＲ制御回路２１２から位相調整信号ＰＡＳとして第１の状態（例えば、“Ｈ”）が供給され、ステート信号ＳＳが、第１の状態（例えば、“Ｈ”）であるため、時刻ｔ３０２において、ＶＳＹＮＣ３に同期して、セレクト信号ＳＥＬを、セレクト信号ＳＥＬ“１”から、セレクト信号ＳＥＬ“２”に変更する。これにより、セレクタ２１６は、位相調整画像データＰＡＩＤを選択し、出力画像データＯＩＤとして表示部２３に出力するので、表示部２３は、位相調整画像データＰＡＩＤに従った画像を表示する。
本実施形態では、増減量決定回路２１４４は、時刻ｔ３０２において、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差、すなわち、ライン差信号ＬＳ＝５であることに基づき、記憶画像データＭＩＤの垂直ブランキングライン数を増加する決定を行う。増加量は、本実施例では、予めセットされた値が使用されるものとし、“２”としている。増減量決定回路２１４４は、当該決定した値を示す垂直ブランキングライン数増減信号ＶＢＳ（＝＋２）を生成して、増減回路２１４５及び算出回路２１５１に出力する。
これにより、増減回路２１４５は、記憶画像データＭＩＤの垂直ブランキングライン数を初期値より２増加させた位相調整画像データＰＡＩＤを生成し、第２フレームとしてセレクタ２１６に出力する。増減回路２１４５は、第２フレームでライン数が２増加することによりＶＳＹＮＣ３の周期を、２ライン増加させる。また、算出回路２１５１は、時刻ｔ３０２において、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳ、つまり、２増加させる指示、及び垂直ライン数の初期値である１０に基づき、位相調整画像データＰＡＩＤの垂直ライン数を示す信号を１２と算出する。なお、算出回路２１５１は、垂直ライン数の初期値として、通常状態での垂直ライン数を記憶している。更新回路２１５２は、時刻ｔ３０２において、算出回路２１５１から供給された位相調整画像データＰＡＩＤの垂直ライン数を示す信号、つまり１２に基づき、値をそれまでの１０から１２に更新した垂直ライン数信号ＶＬＳを表示部２３に出力する。
その後、増減量決定回路２１４４は、時刻ｔ３０３において、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差、すなわち、ライン差信号ＬＳ＝５であることに基づき、記憶画像データＭＩＤの垂直ブランキングライン数を２増加する決定を行う。なお、時刻ｔ３０３では、第３の垂直同期信号ＶＳＹＮＣ３の周期が、２増加したことにより、位相調整画像ラインカウンタ２１４２のカウント値、つまり、第３のカウント信号ＣＮＴ３が、時刻ｔ３０２と比べ２増加しているが、第２フレームのカウントは、時刻ｔ３０２後を基準としてカウントを開始しているため、ライン差分としては変化しない。増減量決定回路２１４４は、上記決定した値を示す垂直ブランキングライン数増減信号ＶＢＳ（＝＋２）を生成する。すなわち、増減量決定回路２１４４は、記憶画像データＭＩＤの垂直ブランキングライン数を第３フレームでは、２つ増加させることを示す垂直ブランキングライン数増減信号ＶＢＳ（＝＋２）を生成する。増減量決定回路２１４４は、生成した垂直ブランキングライン数増減信号ＶＢＳ（＝＋２）を、増減回路２１４５及び算出回路２１５１に出力する。
これにより、増減回路２１４５は、増減量決定回路２１４４から供給された、垂直ブランキングライン数増減信号ＶＢＳを積算することによって、記憶画像データＭＩＤの垂直ブランキングライン数を初期値より４増加させた位相調整画像データＰＡＩＤを生成し、第３フレームとしてセレクタ２１６に出力する。また、算出回路２１５１は、時刻ｔ３０３において、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳ、つまり、２増加させる指示、及び垂直ライン数の初期値である１０に基づき、位相調整画像データＰＡＩＤの垂直ライン数を示す信号を１２と算出する。更新回路２１５２は、時刻ｔ３０３おいて、算出回路２１５１から供給された位相調整画像データＰＡＩＤの垂直ライン数を示す信号が変化しない（１２のまま）ことから、垂直ライン数信号ＶＬＳの値を更新せず、表示部２３に出力する。
その後、増減量決定回路２１４４は、時刻ｔ３０４において、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差、すなわち、ライン差信号ＬＳ＝３であることに基づき、記憶画像データＭＩＤの垂直ブランキングライン数を１増加する決定を行う。なお、時刻ｔ３０４では、ＶＳＹＮＣ３の周期は、前回と変わっていないが、位相調整画像ラインカウンタ２１４２のカウント値より求められた垂直ライン数の差、すなわち、ライン差信号ＬＳが、時刻ｔ３０３と比べ２減少した３となっているのは、時刻ｔ３０３後を基準としてカウントを開始しているためである。増減量決定回路２１４４は、上記決定した値を示す垂直ブランキングライン数増減信号ＶＢＳ（＝＋１）を生成する。すなわち、増減量決定回路２１４４は、第４フレームにおいて、記憶画像データＭＩＤの垂直ブランキングライン数を、１増加させることを示す垂直ブランキングライン数増減信号ＶＢＳ（＝＋１）を生成する。増減量決定回路２１４４は、生成した垂直ブランキングライン数増減信号ＶＢＳ（＝＋１）を、増減回路２１４５及び算出回路２１５１に出力する。
これにより、増減回路２１４５は、増減量決定回路２１４４から供給された、垂直ブランキングライン数増減信号ＶＢＳを積算することによって、記憶画像データＭＩＤの垂直ブランキングライン数を初期値より５増加させた位相調整画像データＰＡＩＤを生成し、第４フレームとしてセレクタ２１６に出力する。また、算出回路２１５１は、時刻ｔ３０４において、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳ、つまり、１増加させる指示、及び垂直ライン数の初期値である１０に基づき、位相調整画像データＰＡＩＤの垂直ライン数を示す信号を１１と算出する。更新回路２１５２は、時刻ｔ３０４において、算出回路２１５１から供給された位相調整画像データＰＡＩＤの垂直ライン数を示す信号が変化した（＝１１）ことから、垂直ライン数信号ＶＬＳの値を１１に更新して、表示部２３に出力する。
その後、時刻ｔ３０５において、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数の差は、ライン差信号ＬＳ＝１となり、所定の閾値以下となっている。ここで、所定の閾値は、２と設定されたものとする。増減量決定回路２１４４は、セレクト信号ＳＥＬを、セレクト信号ＳＥＬ“２”から、セレクト信号ＳＥＬ“０”に変更する。また、増減量決定回路２１４４は、時刻ｔ３０５において、垂直ブランキングライン数を増減させないことを示す垂直ブランキングライン数増減信号ＶＢＳ（＝０）を生成する。算出回路２１５１は、時刻ｔ３０５において、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳ（＝０）及び垂直ライン数の初期値である１０に基づき、位相調整画像データＰＡＩＤの垂直ライン数を示す信号を１０と算出する。更新回路２１５２は、時刻ｔ３０５において、算出回路２１５１から供給された位相調整画像データＰＡＩＤの垂直ライン数を示す信号が変化した（＝１０）ことから、垂直ライン数信号ＶＬＳの値を１０に更新して、表示部２３に出力する。これにより、表示部２３は、時刻ｔ３０６以降、入力画像データＩＩＤに従った画像を表示する。
また、増減量決定回路２１４４と垂直ライン数算出回路２１５に、ＰＳＲ制御回路２１２から供給される位相調整信号ＰＡＳは、第２の状態（例えば、“Ｌ”）となる。
以上のように、画像表示システム１は、ＰＳＲ Ｅｘｉｔ期間中において、入力画像データＩＩＤと記憶画像データＭＩＤとの位相調整を行うために、記憶画像データＭＩＤの垂直ライン数を調整した位相調整画像データＰＡＩＤを生成し、出力画像データＯＩＤとして表示部２３に出力するだけでなく、出力画像データＯＩＤの次のフレームの先頭で、当該出力画像データＯＩＤの垂直ライン数を示す垂直ライン数信号ＶＬＳを表示部２３に出力する。これにより、画像表示システム１は、表示部２３がＯＬＥＤ表示パネル等の自発光パネルであっても、ＰＳＲ Ｅｘｉｔ期間中において、位相調整画像データＰＡＩＤに従った画像を表示部２３に表示することができる。また、画像表示システム１は、ＰＳＲ Ｅｘｉｔ期間から通常状態への移行直後において、フリッカー等を生じさせることなく入力画像データＩＩＤに従った画像を表示部２３に表示できる。
図４は、本発明の一実施形態にかかる表示制御方法を説明するためのフローチャートである。かかる表示制御方法は、画像表示システム１において実行される。
同図に示すように、ＰＳＲ制御回路２１２は、ＰＳＲデータ信号ＰＤＳが、表示部２３でのＰＳＲ技術に基づく画像の表示をＰＳＲ Ｅｘｉｔ期間後に終了する情報を含んでいるか否かを判断する（Ｓ４０１）。ＰＳＲ制御回路２１２は、ＰＳＲデータ信号ＰＤＳが当該情報を含んでいる場合（Ｓ４０１でＹｅｓ）、位相調整信号ＰＡＳを生成して、増減量決定回路２１４４及び垂直ライン数算出回路２１５に出力する（Ｓ４０２）。一方、ＰＳＲ制御回路２１２は、ＰＳＲデータ信号ＰＤＳが当該情報を含んでいない場合（Ｓ４０１でＮｏ）、そのまま待機する。
続いて、増減量決定回路２１４４は、セレクト信号ＳＥＬを、セレクト信号ＳＥＬ“１”から、セレクト信号ＳＥＬ“２”に変更し、増減回路２１４５から供給された第３の垂直同期信号ＶＳＹＮＣ３に同期して、セレクタ２１６に出力する（Ｓ４０３）。これにより、セレクタ２１６は、位相調整画像データＰＡＩＤを選択し、出力画像データＯＩＤとして表示部２３に出力する。
続いて、増減量決定回路２１４４は、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差分値が、ＰＳＲ Ｅｘｉｔ期間内に所定の閾値以下となるように、記憶画像データＭＩＤの垂直ブランキングライン数の増減量を決定する（Ｓ４０４）。本実施形態において、増減量決定回路２１４４は、ライン差算出回路２１４３から供給された、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤとの垂直ライン数との差を示すライン差信号ＬＳの値が、ＰＳＲ Ｅｘｉｔ期間内に所定の閾値以下となるように、１フレームにおける垂直ブランキングライン数の増加可能最大値及び減少可能最大値の範囲内で、記憶画像データＭＩＤの垂直ブランキングライン数の増減量を決定する。増減量決定回路２１４４は、決定した増減量を示す垂直ブランキングライン数増減信号ＶＢＳを生成する。増減量決定回路２１４４は、生成した垂直ブランキングライン数増減信号ＶＢＳを、増減回路２１４５及び算出回路２１５１に出力する。
続いて、増減回路２１４５は、増減量決定回路２１４４から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき、前回以前に決定された増減量と積算した値を用いることにより、記憶画像データＭＩＤの垂直ブランキングライン数を調整することで位相調整画像データＰＡＩＤを生成する（Ｓ４０５）。増減回路２１４５は、生成した位相調整画像データＰＡＩＤを、セレクタ２１６及び位相調整画像ラインカウンタ２１４２に出力し、位相調整画像データＰＡＩＤに含まれる第３の垂直同期信号ＶＳＹＮＣ３を、増減量決定回路２１４４及び更新回路２１５２に出力する。
続いて、更新回路２１５２は、算出回路２１５１から供給された位相調整画像データＰＡＩＤの垂直ライン数を示す信号に基づき、出力画像データＯＩＤの垂直ライン数を示す垂直ライン数信号ＶＬＳを更新する（Ｓ４０６）。更新回路２１５２は、増減回路２１４５から供給された第３の垂直同期信号ＶＳＹＮＣ３に同期して、更新した垂直ライン数信号ＶＬＳを表示部２３に出力する。すなわち、更新回路２１５２は、出力画像データＯＩＤ（位相調整画像データＰＡＩＤ）のフレームの先頭で、垂直ライン数信号ＶＬＳを表示部２３に出力する。
続いて、ライン差算出回路２１４３は、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差が、所定の閾値以下であるか否かを判断する（Ｓ４０７）。ライン差算出回路２１４３は、入力画像データＩＩＤの垂直ライン数と位相調整画像データＰＡＩＤの垂直ライン数との差が、所定の閾値以下であると判断した場合（Ｓ４０７でＹｅｓ）、セレクト信号ＳＥＬ“２”から、セレクト信号ＳＥＬ“０”に変更し、セレクタ２１６に出力して処理を終了する（Ｓ４０８）。これにより、セレクタ２１６は、入力画像データＩＩＤを選択し、出力画像データＯＩＤとして表示部２３に出力する。一方、ライン差算出回路２１４３は、入力画像データＩＩＤの垂直ライン数と記憶画像データＭＩＤの垂直ライン数の差が閾値を超える場合と判断した場合（Ｓ４０７でＮｏ）、ステップＳ４０４に戻り処理を続ける。
［第２の実施形態］
図５は、本発明の一実施形態に係る表示制御装置を説明するブロックダイアグラムである。同図に示すように表示制御装置５１は、上述した表示制御装置２１から、フレームバッファ制御回路２１３、位相調整回路２１４、垂直ライン数算出回路２１５及びセレクタ２１６を削除し、当該表示制御装置２１に対し、調整画像生成回路５０１、調整算出回路５０２及び第２セレクタ５０３を追加したものである。
調整画像生成回路５０１は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤに基づくデータを、フレームバッファ２２に書き込む。また、調整画像生成回路５０１は、ＰＳＲ制御回路２１２からステート信号ＳＳを供給されることで、フレームバッファ２２から各種データを読み出す。さらに、調整画像生成回路５０１は、調整算出回路５０２から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき、フレームバッファ２２から読み出した各種データに基づく画像データの垂直ブランキングライン数を調整し、調整画像データＡＩＤとして第２セレクタ５０３及び調整算出回路５０２に出力する。なお、垂直ブランキングライン数の調整は、フレームバッファ２２からの各種データ読み出しタイミングを調整することで行う。また、調整画像データＡＩＤは、第４の垂直同期信号ＶＳＹＮＣ４、第４の水平同期信号ＨＳＹＮＣ４、第４のデータイネーブル信号ＤＥ４及び第４の画像データ信号ＩＤ４を含む。
調整算出回路５０２は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤ、調整画像生成回路５０１から供給された調整画像データＡＩＤ、並びに、ＰＳＲ制御回路２１２から供給されたステート信号ＳＳ及び位相調整信号ＰＡＳに基づき、第２セレクト信号ＳＥＬ２、垂直ブランキングライン数増減信号ＶＢＳ及び垂直ライン数信号ＶＬＳを生成する。垂直ブランキングライン数増減信号ＶＢＳは、入力画像データＩＩＤとフレームバッファ２２から読み出した各種データに基づく画像データとの位相差を調整するために生成される。第２セレクト信号ＳＥＬ２は、第２セレクタ５０３に、入力画像データＩＩＤ及び調整画像データＡＩＤのいずれかを選択させる信号である。
調整算出回路５０２は、生成した第２セレクト信号ＳＥＬ２を第２セレクタ５０３に出力する。また、調整算出回路５０２は、生成した垂直ブランキングライン数増減信号ＶＢＳを調整画像生成回路５０１に出力する。さらに、調整算出回路５０２は、生成した垂直ライン数信号ＶＬＳを表示部２３に出力する。なお、調整算出回路５０２の詳細については後述する。
第２セレクタ５０３は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤ及び調整画像生成回路５０１から供給された調整画像データＡＩＤのいずれかを、調整算出回路５０２から供給された第２セレクト信号ＳＥＬ２に従って選択する。本実施形態において、第２セレクタ５０３は、第２セレクト信号ＳＥＬ２の値が“０”である場合、入力画像データＩＩＤを選択する。また、第２セレクタ５０３は、第２セレクト信号ＳＥＬ２の値が“１”である場合、調整画像データＡＩＤを選択する。第２セレクタ５０３は、選択した入力画像データＩＩＤ及び調整画像データＡＩＤのいずれかを、出力画像データＯＩＤとして表示部２３に出力する。
図６は、本発明の一実施形態に係る調整算出回路を説明するブロックダイアグラムである。同図に示すように、本実施形態の調整算出回路５０２は、上述した位相調整回路２１４及び垂直ライン数算出回路２１５を統合し、かつ、位相調整画像ラインカウンタ２１４２を調整画像ラインカウンタ５０２１に変更すると共に、位相調整画像ラインカウンタ２１４２及び増減回路２１４５を削除したものである。本実施形態においては、上述した増減回路２１４５の機能は、調整画像生成回路５０１に含まれる。
調整画像ラインカウンタ５０２１は、調整画像生成回路５０１から供給された調整画像データＡＩＤの垂直ライン数をカウントする。調整画像ラインカウンタ５０２１は、調整画像データＡＩＤの垂直ライン数を示す第４のカウント信号ＣＮＴ４をライン差算出回路２１４３に出力する。
これにより、ライン差算出回路２１４３は、入力画像ラインカウンタ２１４１から供給された第１のカウント信号ＣＮＴ１と調整画像ラインカウンタ５０２１から供給された第４のカウント信号ＣＮＴ４とに基づき、入力画像データＩＩＤの垂直ライン数と調整画像データＡＩＤの垂直ライン数との差分値を求めて、該求めた差分値を示すライン差信号ＬＳを増減量決定回路２１４４に出力する。また、増減量決定回路２１４４は、ライン差算出回路２１４３からライン差信号ＬＳに基づき、記憶画像データＭＩＤの垂直ブランキングライン数の増減量をフレームごとに決定し、該増減量を示す垂直ブランキングライン数増減信号ＶＢＳを算出回路２１５１及び調整画像生成回路５０１に出力する。
表示制御装置５１は、表示制御装置２１と比べて回路規模を小さくできるメリットがある。
［第３の実施形態］
図７は、本発明の一実施形態に係る表示制御装置を説明するブロックダイアグラムである。同図に示すように表示制御装置７１は、上述した表示制御装置５１から、ＰＳＲ制御回路２１２及び調整画像生成回路５０１を削除し、制御回路７０１を追加したものである。
制御回路７０１は、画像フレーム分離回路２１１から供給されたＰＳＲデータ信号ＰＤＳに基づきステート信号ＳＳ及び位相調整信号ＰＡＳを生成し、調整算出回路５０２に出力する。また、制御回路７０１は、画像フレーム分離回路２１１から供給された入力画像データＩＩＤに基づくデータを、フレームバッファ２２に書き込む。さらに、制御回路７０１は、フレームバッファ２２から各種データを読み出す。さらにまた、制御回路７０１は、調整算出回路５０２から供給された垂直ブランキングライン数増減信号ＶＢＳに基づき、フレームバッファ２２から読み出した各種データに基づく画像データの垂直ブランキングライン数を調整し、調整画像データＡＩＤとして第２セレクタ５０３に出力する。
表示制御装置７１は、表示制御装置５１と比べて一層回路規模を小さくできるメリットがある。
上記各実施形態は、本発明を説明するための例示であり、本発明をこれらの実施形態にのみ限定する趣旨ではない。本発明は、その要旨を逸脱しない限り、さまざまな形態で実施することができる。
例えば、本開示では、水平方向のピクセル群により垂直方向にライン群を構成するフレーム画像を表示する表示部を用いて説明したが、これに限られず、垂直方向のピクセル群により水平方向にライン群を構成するフレーム画像を表示する表示部が用いられても良い。
また、本明細書では、さまざまな実施形態が開示されているが、一の実施形態における特定のフィーチャ（技術的事項）を適宜改良しながら、他の実施形態に追加し、又は該他の実施形態における特定のフィーチャと置換することができ、そのような形態も本発明の要旨に含まれる。
本発明は、画像表示システムの分野に広く利用することができる。
１…画像表示システム
１０…送信装置
２０…受信装置
２１…表示制御装置
２１１…画像フレーム分離回路
２１２…ＰＳＲ制御回路
２１３…フレームバッファ制御回路
２１４…位相調整回路
２１４１…入力画像ラインカウンタ
２１４２…位相調整画像ラインカウンタ
２１４３…ライン差算出回路
２１４４…増減量決定回路
２１４５…増減回路
２１５…垂直ライン数算出回路
２１５１…算出回路
２１５２…更新回路
２１６…セレクタ
２２…フレームバッファ
２３…表示部
５１…表示制御装置
５０１…調整画像生成回路
５０２…調整算出回路
５０２１…調整画像ラインカウンタ
５０３…第２セレクタ
７１…表示制御装置
７０１…制御回路

Claims (13)

  1. 表示部の画像表示を制御する表示制御装置であって、
    所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される記憶画像データとの間の位相差を調整するために、
    前記入力画像データの垂直ライン数と、前記記憶画像データへの垂直ブランキングライン数を調整した位相調整画像データの垂直ライン数との差分値に基づき、前記記憶画像データの垂直ブランキングライン数を調整して前記位相調整画像データを生成する位相調整回路と、
    前記入力画像データ、前記記憶画像データ及び前記位相調整画像データのいずれか一つを選択して、出力画像データとして前記表示部に出力するセレクタと、
    前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力する垂直ライン数算出回路と、
    を含み、
    所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了するまでの期間は、前記セレクタは前記位相調整画像データを選択する、
    表示制御装置。
  2. 前記位相調整回路は、前記記憶画像データへの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成し、
    前記垂直ライン数算出回路は、前記垂直ブランキングライン数増減信号に基づき、前記出力画像データの垂直ライン数を算出する、
    請求項１に記載の表示制御装置。
  3. 前記垂直ライン数算出回路は、
    前記垂直ブランキングライン数増減信号に基づき、前記位相調整画像データの垂直ライン数を算出する算出回路と、
    該算出回路で算出した前記位相調整画像データの垂直ライン数に基づき、従前の前記出力画像データの垂直ライン数を更新し、当該出力画像データの垂直ライン数を出力する更新回路と、
    を含む、
    請求項２に記載の表示制御装置。
  4. 前記位相調整回路は、
    前記入力画像データの垂直ライン数と、前記位相調整画像データの垂直ライン数との差分値を求めるライン差算出回路と、
    該ライン差算出回路で求めた差分値に基づき、前記垂直ブランキングライン数増減信号を生成する増減量決定回路と、
    前記垂直ブランキングライン数増減信号に基づき、前記記憶画像データの垂直ブランキングライン数を増減して、前記位相調整画像データを生成する増減回路と、
    を含む、
    請求項２又は３に記載の表示制御装置。
  5. 前記送信装置から供給された制御情報に、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了する情報が含まれている場合に、位相調整信号を生成するＰＳＲ制御回路を更に含み、
    前記位相調整回路は、前記位相調整信号を供給されることで、前記位相調整画像データを生成すると共に、前記セレクタに前記位相調整画像データを選択させるセレクト信号を生成する、
    請求項１〜４のいずれか一項に記載の表示制御装置。
  6. 表示部の画像表示を制御する表示制御装置であって、
    所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記画像データへの垂直ブランキングライン数を調整した調整画像データの垂直ライン数との差分値に基づき、前記画像データの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成する調整算出回路と、
    前記垂直ブランキングライン数増減信号に基づき、前記画像データの垂直ブランキングライン数を調整して前記調整画像データを生成する調整画像生成回路と、
    前記入力画像データ又は前記調整画像データを選択して、出力画像データとして前記表示部に出力するセレクタと、
    を含み、
    所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了までの期間は、前記セレクタは前記調整画像データを選択し、
    前記調整算出回路は、更に、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力する、
    表示制御装置。
  7. 請求項１〜６のいずれか一項に記載の表示制御装置と、
    前記表示制御装置に前記入力画像データを出力する送信装置と、
    パネルセルフリフレッシュのためのフレームバッファと、
    を含む画像表示システム。
  8. 表示制御装置において、表示部の画像表示を制御する表示制御方法であって、
    位相調整回路にて、所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される記憶画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記記憶画像データへの垂直ブランキングライン数を調整した位相調整画像データの垂直ライン数との差分値に基づき、前記記憶画像データの垂直ブランキングライン数を調整して前記位相調整画像データを生成することと、
    セレクタにて、前記入力画像データ、前記記憶画像データ及び前記位相調整画像データのいずれか一つを選択して、出力画像データとして前記表示部に出力することと、
    垂直ライン数算出回路にて、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力することと、
    を含み、
    所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了するまでの期間は、前記セレクタが前記位相調整画像データを選択する、
    表示制御方法。
  9. 前記位相調整回路にて、前記記憶画像データの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成することと、
    前記垂直ライン数算出回路にて、前記垂直ブランキングライン数増減信号に基づき、前記出力画像データの垂直ライン数を算出することと、
    を更に含む、請求項８に記載の表示制御方法。
  10. 前記垂直ライン数算出回路が、算出回路と更新回路とを含み、
    前記算出回路にて、前記垂直ブランキングライン数増減信号に基づき、前記位相調整画像データの垂直ライン数を算出することと、
    前記更新回路にて、前記算出回路で算出した前記位相調整画像データの垂直ライン数に基づき、従前の前記出力画像データの垂直ライン数を更新し、当該出力画像データの垂直ライン数を出力することと、
    を更に含む、請求項９記載の表示制御方法。
  11. 前記位相調整回路が、ライン差算出回路と、増減量決定回路と、増減回路とを含み、
    前記ライン差算出回路により、前記入力画像データの垂直ライン数と、前記位相調整画像データの垂直ライン数との差分値を求めることと、
    前記増減量決定回路により、前記ライン差算出回路で求めた差分値に基づき、前記垂直ブランキングライン数増減信号を生成することと、
    前記増減回路により、前記垂直ブランキングライン数増減信号に基づき、前記記憶画像データの垂直ブランキングライン数を増減して、前記位相調整画像データを生成することと、
    を更に含む、請求項９又は１０に記載の表示制御方法。
  12. ＰＳＲ制御回路にて、前記送信装置から供給された制御情報に、所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了する情報が含まれている場合に、位相調整信号を生成することと、
    前記位相調整回路にて、前記位相調整信号が供給されることで、前記位相調整画像データを生成すると共に、前記セレクタに前記位相調整画像データを選択させるセレクト信号を生成することと、
    を更に含む、請求項８〜１１のいずれか一項に記載の表示制御方法。
  13. 表示制御装置において、表示部の画像表示を制御する表示制御方法であって、
    調整算出回路にて、所定の送信装置から供給される垂直ブランキング期間を含む入力画像データと、パネルセルフリフレッシュのためのフレームバッファから読み出される画像データとの間の位相差を調整するために、前記入力画像データの垂直ライン数と、前記画像データへの垂直ブランキングライン数を調整した調整画像データの垂直ライン数との差分値に基づき、前記画像データの垂直ブランキングライン数の増減量を算出し、該算出した増減量に関する垂直ブランキングライン数増減信号を生成することと、
    調整画像生成回路にて、前記垂直ブランキングライン数増減信号に基づき、前記画像データの垂直ブランキングライン数を調整して前記調整画像データを生成することと、
    セレクタにて、前記入力画像データ又は前記調整画像データを選択して、出力画像データとして前記表示部に出力することと、
    前記調整算出回路にて、前記出力画像データの垂直ライン数を算出し、該算出した垂直ライン数に関する垂直ライン数信号を、前記出力画像データのフレームの先頭が前記表示部に出力されるまでに、前記表示部に出力することと、
    を含み、
    所定期間後にパネルセルフリフレッシュによる前記表示部の画像表示を終了するまでの期間は、前記セレクタが前記調整画像データを選択する、
    表示制御方法。
JP2017071598A 2017-03-31 2017-03-31 表示制御装置及び表示制御方法 Expired - Fee Related JP6633566B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017071598A JP6633566B2 (ja) 2017-03-31 2017-03-31 表示制御装置及び表示制御方法
CN201810100764.6A CN108694901A (zh) 2017-03-31 2018-02-01 显示控制装置及显示控制方法
US15/943,478 US10586502B2 (en) 2017-03-31 2018-04-02 Display control device and display control method of synchronizing images under panel self-refresh

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017071598A JP6633566B2 (ja) 2017-03-31 2017-03-31 表示制御装置及び表示制御方法

Publications (2)

Publication Number Publication Date
JP2018173540A true JP2018173540A (ja) 2018-11-08
JP6633566B2 JP6633566B2 (ja) 2020-01-22

Family

ID=63671716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017071598A Expired - Fee Related JP6633566B2 (ja) 2017-03-31 2017-03-31 表示制御装置及び表示制御方法

Country Status (3)

Country Link
US (1) US10586502B2 (ja)
JP (1) JP6633566B2 (ja)
CN (1) CN108694901A (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102617564B1 (ko) * 2017-01-17 2023-12-27 삼성디스플레이 주식회사 표시 장치 및 이의 동작 방법
CN110148391A (zh) * 2019-03-29 2019-08-20 珠海亿智电子科技有限公司 一种避免图像显示撕裂的方法和终端设备
CN112785980B (zh) 2019-11-08 2022-03-08 上海和辉光电股份有限公司 显示驱动装置、方法及oled显示装置

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247253A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Display driver integrated circuit
US20140253537A1 (en) * 2013-03-07 2014-09-11 Samsung Electronics Co., Ltd. Display drive integrated circuit and image display system
WO2015136571A1 (ja) * 2014-03-11 2015-09-17 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
JP2015166755A (ja) * 2014-03-03 2015-09-24 株式会社メガチップス デューティ比制御回路およびバックライト調整回路
JP2015191039A (ja) * 2014-03-27 2015-11-02 株式会社メガチップス 画像処理装置および画像処理方法
JP2015191158A (ja) * 2014-03-28 2015-11-02 株式会社メガチップス 画像処理装置および画像処理方法
US20160117995A1 (en) * 2014-10-24 2016-04-28 Samsung Display Co., Ltd. Method of operating display device
US20160217762A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Command input method and display system
JP2016206368A (ja) * 2015-04-21 2016-12-08 シナプティクス・ジャパン合同会社 ブリッジｉｃ及び電子機器
JP6085739B1 (ja) * 2016-04-12 2017-03-01 株式会社セレブレクス 低消費電力表示装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7082073B2 (en) * 2004-12-03 2006-07-25 Micron Technology, Inc. System and method for reducing power consumption during extended refresh periods of dynamic random access memory devices
JP2007233119A (ja) 2006-03-02 2007-09-13 Matsushita Electric Ind Co Ltd 有機ｅｌ表示装置
US8576204B2 (en) * 2006-08-10 2013-11-05 Intel Corporation Method and apparatus for synchronizing display streams
US20100164966A1 (en) * 2008-12-31 2010-07-01 Apple Inc. Timing controller for graphics system
US8823721B2 (en) * 2009-12-30 2014-09-02 Intel Corporation Techniques for aligning frame data
US20110279427A1 (en) * 2010-05-14 2011-11-17 Semiconductor Energy Laboratory Co., Ltd. Liquid crystal display device and electronic appliance
CN102413269B (zh) * 2010-09-21 2014-03-05 瑞昱半导体股份有限公司 视频处理方法及应用该方法的电路
US20120147020A1 (en) * 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
KR101861772B1 (ko) * 2012-02-07 2018-05-28 삼성전자주식회사 시스템온칩, 이의 동작 방법, 및 상기 시스템온칩을 포함하는 모바일 장치
US8878614B2 (en) * 2012-02-28 2014-11-04 Megachips Corporation Phase-locked loop
KR101307557B1 (ko) * 2012-03-09 2013-09-12 엘지디스플레이 주식회사 표시장치와 그의 패널 셀프 리프레시 동작 제어방법
KR20130103859A (ko) * 2012-03-12 2013-09-25 삼성전자주식회사 디스플레이 드라이버의 동작 방법 및 디스플레이 제어 시스템
JP6362897B2 (ja) 2014-03-28 2018-07-25 株式会社メガチップス 画像表示装置及び画像表示制御方法

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20140247253A1 (en) * 2013-03-04 2014-09-04 Samsung Electronics Co., Ltd. Display driver integrated circuit
US20140253537A1 (en) * 2013-03-07 2014-09-11 Samsung Electronics Co., Ltd. Display drive integrated circuit and image display system
JP2015166755A (ja) * 2014-03-03 2015-09-24 株式会社メガチップス デューティ比制御回路およびバックライト調整回路
WO2015136571A1 (ja) * 2014-03-11 2015-09-17 パナソニック液晶ディスプレイ株式会社 表示装置及びその駆動方法
JP2015191039A (ja) * 2014-03-27 2015-11-02 株式会社メガチップス 画像処理装置および画像処理方法
JP2015191158A (ja) * 2014-03-28 2015-11-02 株式会社メガチップス 画像処理装置および画像処理方法
US20160117995A1 (en) * 2014-10-24 2016-04-28 Samsung Display Co., Ltd. Method of operating display device
US20160217762A1 (en) * 2015-01-28 2016-07-28 Samsung Display Co., Ltd. Command input method and display system
JP2016206368A (ja) * 2015-04-21 2016-12-08 シナプティクス・ジャパン合同会社 ブリッジｉｃ及び電子機器
JP6085739B1 (ja) * 2016-04-12 2017-03-01 株式会社セレブレクス 低消費電力表示装置

Also Published As

Publication number Publication date
JP6633566B2 (ja) 2020-01-22
US10586502B2 (en) 2020-03-10
CN108694901A (zh) 2018-10-23
US20180286333A1 (en) 2018-10-04

Similar Documents

Publication Publication Date Title
KR101642849B1 (ko) 구동 장치의 동기화 방법 및 이를 수행하기 위한 표시 장치
KR101626742B1 (ko) 멀티 영상 표시 시스템
KR102527296B1 (ko) 표시 시스템 및 이를 위한 프레임 구동 타이밍 동기 방법
KR20170111788A (ko) 디스플레이 구동 회로 및 이를 포함하는 디스플레이 장치
US10347171B2 (en) Imaging device including timing generator that generates vertical synchronization signal after number of lines of valid image signal reaches number of valid lines of vertical scanning period
JP6633566B2 (ja) 表示制御装置及び表示制御方法
CN101882428B (zh) 影像处理***及影像处理方法
US10044912B2 (en) Imaging device and image processing device for outputting image signal to be displayed, and display control device and imaging display apparatus for displaying image signal
KR20130135505A (ko) 유기전계발광 표시장치 및 그의 구동방법
US10424274B2 (en) Method and apparatus for providing temporal image processing using multi-stream field information
KR20160049164A (ko) 표시 장치
US20170264860A1 (en) Imaging display apparatus
US20140333642A1 (en) Display system and data transmission method thereof
US20130207961A1 (en) Driving device, display device including the same and driving method thereof
US7830450B2 (en) Frame synchronization method and device utilizing frame buffer
US20190251915A1 (en) Image processing device and image processing method
JP6359435B2 (ja) 画像表示システム
US20110292292A1 (en) Method and apparatus for displaying video data
KR20080002397A (ko) 데이터 드라이버
JP6365097B2 (ja) 画像処理方法、撮像装置、画像処理装置、及び、撮像表示装置
JP6514001B2 (ja) 受信装置
KR102448062B1 (ko) 표시장치, 가상현실 표시장치와 이의 구동방법
CN113253868A (zh) 定时控制器及包括其的电子装置
CN113253867A (zh) 定时控制器及包括其的电子装置
CN113253865A (zh) 定时控制器及包括其的电子装置

Legal Events

Date Code Title Description
RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20180207

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20180216

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20180216

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20180719

RD05 Notification of revocation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7425

Effective date: 20180802

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190221

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20190221

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20190307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190514

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190620

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190827

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191016

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191212

R150 Certificate of patent or registration of utility model

Ref document number: 6633566

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees