JP2018152218A - 導電性ペースト、チップ電子部品及びその製造方法 - Google Patents

導電性ペースト、チップ電子部品及びその製造方法 Download PDF

Info

Publication number
JP2018152218A
JP2018152218A JP2017046995A JP2017046995A JP2018152218A JP 2018152218 A JP2018152218 A JP 2018152218A JP 2017046995 A JP2017046995 A JP 2017046995A JP 2017046995 A JP2017046995 A JP 2017046995A JP 2018152218 A JP2018152218 A JP 2018152218A
Authority
JP
Japan
Prior art keywords
conductive paste
conductive
chip
conductive layer
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017046995A
Other languages
English (en)
Other versions
JP6737506B2 (ja
Inventor
喜昭 吉井
Yoshiaki Yoshii
喜昭 吉井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Namics Corp
Original Assignee
Namics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Namics Corp filed Critical Namics Corp
Priority to JP2017046995A priority Critical patent/JP6737506B2/ja
Publication of JP2018152218A publication Critical patent/JP2018152218A/ja
Application granted granted Critical
Publication of JP6737506B2 publication Critical patent/JP6737506B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Ceramic Capacitors (AREA)
  • Conductive Materials (AREA)

Abstract

【課題】焼成後に、得られる導電層がより緻密な構造を有し、チップとの接着強度が高く、めっき付け性及び耐めっき液性に優れ、はんだ爆ぜ防止性に優れる導電性ペーストを提供する。【解決手段】(A)導電性粒子と、(B)Bi2O3系ガラスフリットと、(C)シルセスキオキサン化合物と、(D)有機ビヒクルを含む導電性ペーストである。【選択図】なし

Description

本発明は、導電性ペースト、チップ電子部品及びその製造方法に関する。
チップ電子部品は、例えば、チップ端面に導電性ペーストを塗布し、乾燥し、焼成して導電層(端子電極)を形成した後、導電層保護のためのニッケルめっき層と、はんだ付け性の良いスズ又はその合金からなるスズめっき層とを順次形成することで作製される。そして、チップ電子部品を基板に実装する際には、はんだが使用される。
導電層中に孔(ボイド)が存在すると、その孔(ボイド)からニッケルめっきが浸入し、絶縁抵抗の低下や素体クラックの発生を招く。また、浸入しためっき液がはんだリフロー時に熱せられてガス化し、溶融したはんだが飛び散る、いわゆる「はんだ爆ぜ現象」を引き起こすことがある。そのため、導電層(端子電極)には、ニッケルめっきの浸入を防ぐ耐めっき液性、はんだ爆ぜ防止性が求められる。
これら目的を達成するために、導電性ペーストとして、導電性金属粉末含有量の多いもの(導電性ペースト100重量%に対して、導電性金属粉末含有量60〜70重量%)が知られている(特許文献1)。導電性金属粉末含有量を多くすることで、焼成膜(導電層)を厚くでき、上記問題が解決される。
特開平7−211133号公報
近年、低コスト化、大電流用途によるチップサイズの増大に伴う端子電極の薄膜化の要求が高くなってきている。これを達成しようとして単に導電性ペースト中の導電性金属粒子含有量を少なくすると、エッジ切れ(導電性ペーストの焼成後に、端子電極のエッジ部分(肩の部分)が切れてしまう現象)が生じてしまう。ガラスフリットや無機添加物を多くすることでエッジ切れの問題は解消されるものの、ニッケルめっきのめっき付け性が悪くなる、はんだ爆ぜが起こりやすくなる、等の問題が生じる。また、薄い端子電極で、従来と同等以上の優れた電極特性を得るためには、より緻密で、素体との接着強度が大きく、耐めっき液性に優れていることが必要である。
本発明は、従来のものより導電性金属粒子含有量を少なくしつつも、焼成後に、得られる導電層がより緻密な構造を有し、チップとの接着強度が高く、めっき付け性及び耐めっき液性に優れ、はんだ爆ぜ防止性に優れる導電性ペーストを提供することを課題とする。
前記課題を解決するための具体的手段は以下の通りである。
本発明の第1の実施形態は、
(A)導電性粒子と、(B)Bi系ガラスフリットと、(C)シルセスキオキサン化合物と、(D)有機ビヒクルとを含む導電性ペーストである。
本発明の第2の実施形態は、
チップ部品に上記導電性ペーストを塗布する工程と、
チップ部品を焼成して導電層を形成する工程と
を含む、チップ電子部品の製造方法である。
本発明の第3の実施形態は、
チップ部品と、
導電性粒子焼結体、ガラス成分及びシルセスキオキサン化合物のガラス体を含む導電層と
を含むチップ電子部品であって、
導電性粒子焼結体の孔中にシルセスキオキサン化合物のガラス体の少なくとも一部が存在する、チップ電子部品である。
本発明によれば、焼成後に、得られる導電層がより緻密な構造を有し、チップとの接着強度が高く、めっき付け性及び耐めっき液性に優れ、はんだ爆ぜ防止性に優れる導電性ペーストを提供することができる。また、本発明によれば、導電層がより緻密な構造を有し、チップと導電層との密着強度が高く、めっき付け性及び耐めっき液性に優れ、はんだ爆ぜ防止性に優れるチップ電子部品及びその製造方法を提供することができる。
[導電性ペースト]
本実施形態の導電性ペーストは、(A)導電性粒子と、(B)Bi系ガラスフリットと、(C)シルセスキオキサン化合物と、(D)有機ビヒクルとを含む。(B)Bi系ガラスフリット及び(C)シルセスキオキサン化合物を併用することで、(B)Bi系ガラスフリットにより導電性粒子の焼結が促進されるとともに、Bi系のガラスが流れ出して形成された孔に、(C)シルセスキオキサン化合物が入り込み、孔が充填される。その結果、緻密な焼成膜(導電層)ができ、優れためっき付け性及び耐めっき液性、並びにはんだ爆ぜ防止性を達成することができる。
(A)導電性粒子
本実施形態の導電性ペーストは、(A)導電性粒子を含む。(A)導電性粒子は、特に制限されないが、銀(Ag)、金(Au)、銅(Cu)、ニッケル(Ni)、パラジウム(Pd)、スズ(Sn)及びこれらの合金等の金属微粒子、並びに金、銀、パラジウムでコーティングされた無機フィラーが挙げられ、高い導電率を有する観点から、好ましくは銀(Ag)である。(A)導電性粒子の形状は、特に限定されず、球状、フレーク状(リン片状)等が挙げられ、導電性ペーストの塗布形状が良好となり、焼成膜の厚みが均一になる観点から、球状が好ましい。(A)導電性粒子100質量部のうち80質量部以上は球状であることが好ましい。導電性粒子は、1種を単独で使用しても、2種以上を併用してもよい。導電性粒子は、粒径が、好ましくは0.1〜10μm、より好ましくは0.5〜7μm、BET比表面積が、好ましくは0.1〜5.0m/g、より好ましくは0.1〜3.0m/gであり、さらに好ましくは0.1〜2.0m/gであり、タップ密度が、好ましくは0.5〜8g/cm、より好ましくは1〜8g/cm、さらに好ましくは3〜8g/cmのものが好適に使用できる。
導電性ペースト中の(A)導電性粒子の含有量は、導電性ペーストの全体量100質量部に対して、好ましくは40質量部以上60質量部未満であり、より好ましくは50質量部以上60質量部未満である。40質量部未満では、比抵抗値が高くなり電極特性が悪化しやすくなる場合がある。60質量部超では、薄膜化しにくい、コスト高となる等の問題が生じるおそれがある。ここで、「導電性ペーストの全体量100質量%」は、導電性ペースト中に(A)(B)(C)(D)成分以外の後述の(E)成分及び(F)その他の成分を含む場合は、(A)(B)(C)(D)(E)(F)成分全てを含む導電性ペーストの全体量100質量部を意味する。
(B)Bi系ガラスフリット
本実施形態の導電性ペーストは、(B)Bi系ガラスフリットを含む。導電性ペースト中にガラスフリットが存在すると、焼成時、一部液相が生じ、金属粒子同士の焼結を促進する(液相焼結)。(B)Bi系ガラスフリットは、融点が低く、濡れ性が良いため、金属粒子の焼結が進みやすくなる。
(B)Bi系ガラスフリットは、Bi系ガラスフリット100質量部に対してBiを40質量%以上95質量%以下含むガラスフリットであり、好ましくは75質量%以上95質量%以下含む。(B)Bi系ガラスフリットは、その他成分として、SiO、B、ZnO、LiO、Al、ZrO等の酸化物を含んでいてもよい。
(B)Bi系ガラスフリットの軟化点は、好ましくは300℃以上600℃以下、より好ましくは400℃以上600℃以下である。(B)Bi系ガラスフリットは、結晶化しないものを用いることが好ましい。ガラスフリットの軟化点及び結晶化温度は、熱重量測定装置(例えば、BRUKER AXS社製、TG−DTA2000SA)を用いて測定することができる。
(B)Bi系ガラスフリットの平均粒径は、好ましくは0.1〜20μm、より好ましくは0.2〜10μm、最も好ましくは0.5〜5μmである。ここでいう平均粒径は、レーザー回折散乱式粒度分布測定法により得られる体積基準メジアン径(d50)のことを意味する。
本実施形態の導電性ペーストにおいて、(B)Bi系ガラスフリットの含有量は、(A)導電性粒子100質量部に対して好ましくは1〜40質量部であり、より好ましくは3〜30質量部であり、さらに好ましくは5〜20質量部である。
本実施形態の導電性ペーストは、本発明の効果を損なわない範囲であれば、(B)Bi系ガラスフリット以外のガラスフリットを含んでいてもよい。
本実施形態の導電性ペーストは、好ましくは、600℃を超える軟化点を有するガラスフリットを実質的に含まない。600℃を超える軟化点を有するガラスフリットを含むと、金属粒子の焼結促進が抑制され、低温(700℃以下)の焼成温度では緻密な焼成膜(導電層)が得られない。
本実施形態の導電性ペーストは、好ましくは、650℃以下の結晶化温度を有するガラスフリットを実質的に含まない。650℃以下の結晶化温度を有するガラスフリットを含むと、焼成温度より低い温度で結晶化し、金属粒子の焼結を遅らせる(阻害する)ため、金属粒子の焼結促進が抑制され、低温(700℃以下)の焼成温度では緻密な焼成膜(導電層)が得られない。
(C)シルセスキオキサン化合物
本実施形態の導電性ペーストは、(C)シルセスキオキサン化合物を含む。シルセスキオキサン化合物とは、主鎖骨格がSi−O結合からなるポリシロキサン系の化合物であり、[(RSiO1.5]単位を含む化合物である。シルセスキオキサン化合物は、無機シリカ[SiO]と有機シリコーン[(RSiO)]の中間的な物質として位置付けられる。したがって、シルセスキオキサン化合物は、耐熱性や硬さなどの無機的な特長と、柔軟性や可溶性などの有機的な特長を併せ持つことができる。シリカ(SiO)は融点が高いため、導電性ペーストの焼成温度では固体状態である。一方、シルセスキオキサン化合物は、シリカ(SiO)と異なり、使用時には一般的に室温で液体状態であるため、導電性ペースト中での分散性に優れる。焼成時に、(B)のBi系ガラスフリットが溶融し、導電性粒子の焼結を進めると共に、焼結が進む過程で(B)のガラスが流れ出して生じた孔の中にシルセスキオキサン化合物のガラス体が残り、孔が充填される。また、シルセスキオキサン化合物は、導電性ペーストの焼成温度において有機官能基部分が燃え、SiO骨格が焼成物中に残り、焼成膜(導電層)中に均一にSiO成分(SiO1.5やSiO)が分布することになる。その結果、緻密な焼成膜ができ、優れためっき付け性及び耐めっき液性、並びにはんだ爆ぜ防止性を達成することができる。
シルセスキオキサン化合物は、種々の骨格構造、例えば、カゴ型構造、ハシゴ型構造、ランダム構造などの骨格を持つものが知られている。本発明において用いるシルセスキオキサン化合物は、これらの構造のうち1種のみを有するものでもよいし、これらの構造のうち2種以上を有するものでもよい。
(C)シルセスキオキサン化合物は、導電性ペースト中での分散性の観点から、室温で液状であることが好ましい。(C)シルセスキオキサン化合物の粘度を下げるために、プロピレングリコールモノブチルエーテル等の溶媒へ溶解させてもよい。シルセスキオキサン化合物の数平均分子量は、好ましくは1,000〜15,000、より好ましくは1,500〜5,000である。
(C)シルセスキオキサン化合物は、有機官能基Rとして、種々の官能基を含有することができる。官能基としては、例えば、(メタ)アクロイル基又はオキセタニル基等が挙げられる。
官能基として、(メタ)アクロイル基を含有するシルセスキオキサン化合物として、例えば、東亜合成株式会社SQシリーズのMACグレードや同ACグレードを用いることが出来る。MACグレードは、メタクリロイル基を含有するシルセスキオキサン化合物であり、具体的には、例えば、MAC−SQ TM−100、MAC−SQ SI−20、MAC−SQ HDM等が挙げられる。ACグレードは、アクリロイル基を含有するシルセスキオキサン化合物であり、具体的には、例えば、AC−SQ TA−100、AC−SQ SI−20等が挙げられる。
また、官能基として、オキセタニル基を有するシルセスキオキサン化合物として例えば、東亜合成株式会社SQシリーズのOXグレードを用いることが出来る。具体的には、例えば、OX−SQ SI−20,OX−SQ ME−20、OX−SQ HDX等が挙げられる。
本実施形態の導電性ペーストにおいて、(C)シルセスキオキサン化合物の含有量は、(A)導電性粒子100質量部に対して好ましくは0.1〜5量部であり、より好ましくは0.5〜2質量部である。
(D)有機ビヒクル
本実施形態の導電性ペーストは、(D)有機ビヒクルを含む。有機ビヒクルとしては、(D1)有機バインダ及び/又は(D2)溶剤を含むことができる。(D1)有機バインダは、導電性ペースト中において導電性粒子同士をつなぎあわせるものであり、かつ、導電性ペーストの焼成時に焼失するものである。(D2)溶剤は、導電性ペースト粘度調整等のために含むことができ、これも、導電性ペーストの焼成時に焼失するものである。
(D1)有機バインダとしては、特に限定するものではないが、例えば、熱硬化性樹脂あるいは熱可塑性樹脂を用いることができる。
熱硬化性樹脂としては、例えば、エポキシ樹脂、ウレタン樹脂、ビニルエステル樹脂、シリコーン樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、ジアリルフタレート樹脂、ポリイミド樹脂等を用いることができる。
熱可塑性樹脂としては、例えば、エチルセルロース、ニトロセルロース等のセルロース系樹脂、アクリル樹脂、アルキド樹脂、飽和ポリエステル樹脂、ブチラール樹脂、ポリビニルアルコール、ヒドロキシプロピルセルロース等を用いることができる。
これらの樹脂は、単独で使用してもよく、2種類以上を混合して使用してもよい。
本実施形態の導電性ペーストにおいて、(D1)有機バインダの含有量は、(A)導電性粒子100質量部に対して好ましくは10〜100質量部であり、より好ましくは、30〜80質量部である。導電性ペースト中の(D1)有機バインダの含有量が上記の範囲内の場合、導電性ペースト中の(A)導電性粒子の量を適切に調整することができる。
(D2)溶剤としては、例えば、メタノール、エタノール、イソプロピルアルコール(IPA)等のアルコール類、酢酸エチレン等の有機酸類、トルエン、キシレン等の芳香族炭化水素類、N−メチル−2−ピロリドン(NMP)等のN−アルキルピロリドン類、N,N−ジメチルホルムアミド(DMF)等のアミド類、メチルエチルケトン(MEK)等のケトン類、テルピネオール(TEL)、ブチルカルビトール(BC)、ブチルカルビトールアセテート(BCA)等が挙げられる。これらの溶剤は、単独で使用してもよく、2種類以上を混合して使用してもよい。
(D2)溶剤の含有量は、特に限定されないが、(A)導電性粒子100質量部に対して、好ましくは1〜100質量部、より好ましくは5〜60質量部である。
本実施形態の導電性ペーストの粘度は、好ましくは10〜300Pa・s、より好ましくは20〜100Pa・sである。粘度は、ブルックフィールド社製HBT粘度計、14号スピンドルを用いて、試料の温度を25±1℃に保ち、10rpmにて測定した値である。導電性ペーストの粘度がこの範囲に調整されることによって、導電性ペーストのチップ部品への塗布性や取り扱い性が良好になり、導電性ペーストを均一の厚みでチップ部品へ塗布することが可能になる。
(E)酸化銅
本実施形態の導電性ペーストは、好ましくは、さらに、(E)酸化銅(例えば、CuO、CuO)を含む。金属粒子同士の焼結の促進が進みすぎると、導電層とチップ部品との界面でのガラス成分の過剰な流動が進み、また、ガラス成分が導電層の表面に浮きやすくなる(ガラス浮き)という問題が生じる場合がある。その結果、チップの劣化やクラックの発生につながる場合がある。(E)酸化銅を含むことにより、金属粒子同士の焼結の促進を適度に抑制することができ、ガラス成分の過剰な流動、ガラス浮き、エッジ切れ等の問題を抑えることができる。その結果、チップの劣化やクラックの発生を抑えることができる。(E)酸化銅は、混合しやすさの観点から、粉末の形態であることが好ましい。
本実施形態の導電性ペーストにおいて、(E)酸化銅の含有量は、(A)導電性粒子100質量部に対して好ましくは1〜15質量部であり、より好ましくは3〜10質量部である。
(F)その他成分
本実施形態の導電性ペーストは、その他の添加剤、例えば、分散剤、レオロジー調整剤、顔料などを含有してもよい。
本実施形態の導電性ペーストは、さらに、可塑剤(例えば、カルボキシル基末端ポリブタジエン‐アクリロニトリルなどのコポリマー、シリコーンゴム、シリコーンゴムパウダー、シリコーンレジンパウダー、アクリル樹脂パウダーなどの樹脂パウダー)、消泡剤などを含有してもよい。
本実施形態の導電性ペーストは、上記の各成分を、例えば、ライカイ機、ポットミル、三本ロールミル、回転式混合機、二軸ミキサー等を用いて混合することで製造することができる。製造温度は特に制限されず、例えば常温で製造することができる。
本実施形態の導電性ペーストは、特に、コンデンサ、インダクタなどの積層セラミック部品の端子電極の形成等に用いることができる。
[チップ電子部品の製造方法の製造方法]
本実施形態のチップ電子部品の製造方法の製造方法は、
チップ部品に上記導電性ペーストを塗布する工程と、
チップ部品を焼成して導電層を形成する工程と
を含む。
まず、上記実施形態の導電性ペーストをチップ部品に塗布する。塗布方法は任意であり、例えば、ディッピング、刷け塗り、ディスペンス、ジェットディスペンス、孔版印刷、スクリーン印刷、ピン転写、スタンピングなどの公知の方法を用いて塗布することができる。簡便性の観点から、塗布方法はディッピングが好ましい。
チップ部品としては、いずれの公知のものを用いることができ、例えば、厚さ数μmの内部電極層と厚さ数十μmのセラミック誘電体層とが交互に積層されて一体焼成されたコンデンサ素子を用いることができる。
チップ部品に導電性ペーストを塗布した後、チップ部品をベルト式焼成炉等に投入する。そして、チップ部品上に塗布された導電性ペーストを、500〜1000℃、より好ましくは600〜900℃、さらに好ましくは650〜850℃で焼成する。これにより、導電性ペーストに含まれる導電性粒子同士が焼結するとともに、導電性ペーストに含まれる有機バインダ等の成分が焼失し、焼成膜(導電層)が得られる。また、シルセスキオキサン化合物は、導電性ペーストの焼成温度において有機官能基部分が燃え、SiO骨格が焼成物中に残り、焼成膜(導電層)中に均一にSiO成分(SiO1.5やSiO)が分布することになる。その結果、導電層がより緻密な構造を有し、チップと導電層との密着強度が高く、めっき付け性及び耐めっき液性に優れ、はんだ爆ぜ防止性に優れるチップ電子部品を得ることができる。
導電層の膜厚は、好ましくは10μm以上50μm以下であり、より好ましくは10μm以上30μm以下である。
チップ電子部品の導電層は、チップ電子部品の外部電極として用いることができる。チップ電子部品の外部電極を回路基板に装着する場合は、導電層上に、導電層保護のためのニッケルめっき層と、はんだ付け性の良いスズ又はその合金からなるスズめっき層とを順次形成することができる。めっきは、電解めっきでも、無電解めっきでもよいが、寸法精度の観点から、電解めっきが好ましい。次いで、回路基板との間に、はんだ付けを行って、チップ電子部品を回路基板に装着する。
[チップ電子部品]
上記実施形態の導電性ペースト及び製造方法により製造されたチップ電子部品は、下記構成を有する。
本実施形態のチップ電子部品は、
チップ部品と、
導電性粒子焼結体、ガラス成分及びシルセスキオキサン化合物のガラス体を含む導電層と
を含むチップ電子部品であって、
導電性粒子焼結体の孔中にシルセスキオキサン化合物のガラス体の少なくとも一部が存在する。
チップ電子部品は、チップ部品と、導電性粒子焼結体、ガラス成分及びシルセスキオキサン化合物のガラス体を含む導電層とを含む。導電性粒子焼結体は、上記導電性ペースト中に含まれる(A)導電性粒子の焼結体である。ガラス成分は、上記導電性ペースト中に含まれる(B)Bi系ガラスフリット由来のガラス成分である。
本実施形態のチップ電子部品において、導電性粒子焼結体の孔中にシルセスキオキサン化合物のガラス体の少なくとも一部が存在する。シルセスキオキサン化合物のガラス体は、上記導電性ペースト中に含まれる(C)シルセスキオキサン化合物の焼成体である。シルセスキオキサン化合物は、導電性ペーストの焼結温度において有機官能基部分が燃え、SiO骨格が焼成物中に残り、焼成膜(導電層)中に均一にSiO成分(SiO1.5やSiO)が分布することになる。その結果、本実施形態のチップ電子部品は、導電層がより緻密な構造を有し、チップと導電層との密着強度が高く、めっき付け性及び耐めっき液性に優れ、はんだ爆ぜ防止性に優れる。
導電層の膜厚は、好ましくは10μm以上50μm以下であり、より好ましくは10μm以上30μm以下である。
本実施形態のチップ電子部品は、導電層上に、ニッケルめっき層と、スズ又はその合金からなるスズめっき層とをこの順で含むことができる。次いで、回路基板との間に、はんだ付けを行って、チップ電子部品を回路基板に装着することができる。
本実施形態のチップ電子部品は、コンデンサ、インダクタなどの積層セラミック部品の端子電極として用いることができる。
以下、本発明を実施例及び比較例によりさらに詳細に説明するが、本発明はこれら実施例に限定されるものではない。
[導電性ペーストの調製]
以下の(A)、(B)又は(B’)又は(B”)、(C)、(D)及び(E)成分を、表1に記載した実施例1〜5及び比較例1〜3の割合で混合して導電性ペーストを調製した。なお、表1に示す各成分の割合は、全て質量部で示しており、空欄は未配合であることを意味する。また、表中の「(A)(B)(C)(D1)(D2)(E)合計」とは、比較例1においては「(A)(B’)(C)(D1)(D2)(E)合計」であり、比較例2においては「(A)(B”)(C)(D1)(D2)(E)合計」である。
(A)導電性粒子
平均粒径1.3μm、BET値0.6m/gの球状銀粉。
(B)Bi系ガラスフリット1
平均粒径1μm、軟化点450℃のBi系ガラスフリット。成分組成:SiO−B−Bi。Bi含有率:75〜95質量%。
(B)Bi系ガラスフリット2
平均粒径1μm、軟化点545℃のBi系ガラスフリット。成分組成:SiO−B−Bi−ZrO。Bi含有率:45〜60質量%。
(B’)SiO系ガラスフリット
平均粒径1μm、軟化点600℃超えのSiO系ガラスフリット。成分組成:SiO−B。SiO含有率:50〜65質量%。
(B”)ZnO系ガラスフリット
平均粒径2.2μm、軟化点549℃、結晶化温度620℃のZnO系ガラスフリット。成分組成:SiO−B−ZnO−LiO−Al。ZnO含有率:40〜60質量%。
(C)シルセスキオキサン化合物
OX−SQ HDX(東亞合成株式会社)。
(D1)有機バインダ
エチルセルロース樹脂。
(D2)溶剤
ブチルカルビトールアセテートとブチルカルビトールの1:1混合物。
(E)酸化銅
平均粒径3μmの酸化銅(II)粉末。
[導体層及びチップ電子部品の作製]
実施例1〜5及び比較例1〜3の導電性ペーストを、銀内部電極を有する外径寸法16
mm×8mm×8mmのフェライト系積層インダクタ素子(チップ部品)の端子面に、焼成膜厚が20μmとなるようにディッピング法で塗布し、乾燥後、大気雰囲気中660℃で60分間焼成した。これにより、チップ部品に導電層を形成し、チップ電子部品を得た。得られた導電層及びチップ電子部品を下記各種物性評価に使用した。得られた結果を表1に示す。
チップ電子部品の導電層に電解めっきによりニッケルめっき膜を、更にスズめっき膜を形成した試料につき、めっき付け性、はんだ爆ぜの有無を調べた。
[めっき付け性]
めっき付け性は電極表面へのめっき付着程度により評価した。
○:導電層表面の99%以上にめっきが付着したしたもの
×:めっきの付着が導電層表面の99%未満のもの
[はんだ爆ぜの有無]
はんだ爆ぜの有無の確認は、次のようにして行った。導電層にはんだを被覆した試料1000個につき、はんだリフロー炉に流し、溶融したはんだが周辺に飛び散る現象が見られたものの個数を調べた。
無:はんだ爆ぜが見られた試料が5個以下
△:はんだ爆ぜが見られた試料が6個以上10個以下
有:はんだ爆ぜが見られた試料が11個以上
[エッジ切れの有無]
チップ電子部品100個につき、エッジ切れが発生しているものの個数を調べ、下記のとおり評価した。
無:エッジ切れが見られた試料が0個以下。
有:エッジ切れが見られた試料が1個以上。
[SEM観察]
実施例1〜5及び比較例1〜3の導電性ペーストを用いて上記のとおり作製した導電層の表面を走査型電子顕微鏡(SEM)により観察した。
Figure 2018152218
表1に示す結果からわかる通り、実施例1〜5の導電性ペーストを焼成して得られる導電層は、めっき付け性に優れ、はんだ爆ぜ防止性に優れていた。SEM観察により、導電層表面に孔(ボイド)が見られず、構造が緻密であることが確認できた。これに対し、比較例1の導電性ペーストを焼成して得られる導電層は、SEM観察の結果表面に孔(ボイド)が見られ、緻密性が足りず(表中に記載せず)、はんだ爆ぜの現象が見られた。比較例2の導電性ペーストを焼成して得られる導電層は、めっき付け性が悪く、またガラス浮きの問題が見られた(表中には記載せず)。比較例3の導電性ペーストを焼成して得られる導電層は、めっき付け性が悪く、はんだ爆ぜの現象が見られた。
また、実施例1〜5の導電性ペーストを用いて作製したチップ電子部品は、エッジ切れが見られなかったのに対し、比較例3の導電性ペーストを用いて作製したチップ電子部品は、エッジ切れが見られた。

Claims (9)

  1. (A)導電性粒子と、(B)Bi系ガラスフリットと、(C)シルセスキオキサン化合物と、(D)有機ビヒクルとを含む導電性ペースト。
  2. (A)導電性粒子が球状である、請求項1に記載の導電性ペースト。
  3. 導電性ペースト100質量部に対して、(A)導電性粒子を40質量部以上60質量部未満含む、請求項1又は2に記載の導電性ペースト。
  4. さらに、(E)酸化銅を含む、請求項1〜3のいずれか1項に記載の導電性ペースト。
  5. (B)Bi系ガラスフリットの軟化点が300℃以上600℃以下である、請求項1〜4のいずれか1項に記載の導電性ペースト。
  6. (A)導電性粒子が銀である、請求項1〜5のいずれか1項に記載の導電性ペースト。
  7. チップ部品に導電層を形成するための、請求項1〜6のいずれか1項に記載の導電性ペースト。
  8. チップ部品に請求項1〜7のいずれか1項に記載の導電性ペーストを塗布する工程と、
    チップ部品を焼成して導電層を形成する工程と
    を含む、チップ電子部品の製造方法。
  9. チップ部品と、
    導電性粒子焼結体、ガラス成分及びシルセスキオキサン化合物のガラス体を含む導電層と
    を含むチップ電子部品であって、
    導電性粒子焼結体の孔中にシルセスキオキサン化合物のガラス体の少なくとも一部が存在する、チップ電子部品。
JP2017046995A 2017-03-13 2017-03-13 導電性ペースト、チップ電子部品及びその製造方法 Active JP6737506B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2017046995A JP6737506B2 (ja) 2017-03-13 2017-03-13 導電性ペースト、チップ電子部品及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017046995A JP6737506B2 (ja) 2017-03-13 2017-03-13 導電性ペースト、チップ電子部品及びその製造方法

Publications (2)

Publication Number Publication Date
JP2018152218A true JP2018152218A (ja) 2018-09-27
JP6737506B2 JP6737506B2 (ja) 2020-08-12

Family

ID=63681093

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017046995A Active JP6737506B2 (ja) 2017-03-13 2017-03-13 導電性ペースト、チップ電子部品及びその製造方法

Country Status (1)

Country Link
JP (1) JP6737506B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113661A (ja) * 2019-01-11 2020-07-27 Jx金属株式会社 導電性塗布材料
JP2020113662A (ja) * 2019-01-11 2020-07-27 Jx金属株式会社 導電性塗布材料
JP7305051B1 (ja) * 2021-11-22 2023-07-07 三菱電機株式会社 磁性セラミック基板、基板製造方法、およびサーキュレータ

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087251A (ja) * 2008-09-30 2010-04-15 Dic Corp 太陽電池用導電性ペースト
JP2015537068A (ja) * 2012-10-15 2015-12-24 ダウ グローバル テクノロジーズ エルエルシー 導電性組成物
JP2016127276A (ja) * 2014-12-30 2016-07-11 三星エスディアイ株式会社Samsung SDI Co., Ltd. 太陽電池電極形成用組成物およびこれを用いて製造された電極

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010087251A (ja) * 2008-09-30 2010-04-15 Dic Corp 太陽電池用導電性ペースト
JP2015537068A (ja) * 2012-10-15 2015-12-24 ダウ グローバル テクノロジーズ エルエルシー 導電性組成物
JP2016127276A (ja) * 2014-12-30 2016-07-11 三星エスディアイ株式会社Samsung SDI Co., Ltd. 太陽電池電極形成用組成物およびこれを用いて製造された電極

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020113661A (ja) * 2019-01-11 2020-07-27 Jx金属株式会社 導電性塗布材料
JP2020113662A (ja) * 2019-01-11 2020-07-27 Jx金属株式会社 導電性塗布材料
JP7305051B1 (ja) * 2021-11-22 2023-07-07 三菱電機株式会社 磁性セラミック基板、基板製造方法、およびサーキュレータ

Also Published As

Publication number Publication date
JP6737506B2 (ja) 2020-08-12

Similar Documents

Publication Publication Date Title
US6826031B2 (en) Ceramic electronic component and production method therefor
JP4817951B2 (ja) 厚膜導体組成物ならびにltcc回路およびデバイスにおけるその使用
JP4647224B2 (ja) 積層セラミック電子部品端子電極用導体ペースト
KR101172723B1 (ko) 동 도체 페이스트, 도체 회로판 및 전자부품
JP6242800B2 (ja) 焼結型導電性ペースト
JP5488282B2 (ja) 導電性ペースト
US11183315B2 (en) Conductive paste
JP2006196421A (ja) 被覆導体粉末および導体ペースト
JP3564089B2 (ja) 導体ペースト及びその製造方法
KR20130113328A (ko) 전자 부품 및 그 제조 방법
JP6737506B2 (ja) 導電性ペースト、チップ電子部品及びその製造方法
TWI746515B (zh) 導電性焊膏
JP6869531B2 (ja) 導電性ペースト、窒化アルミニウム回路基板及びその製造方法
WO2021221173A1 (ja) 厚膜抵抗ペースト、厚膜抵抗体、及び電子部品
JP2004228094A (ja) 多層セラミックキャパシタ用端子電極組成物
JP4528502B2 (ja) 配線基板
CN112673435B (zh) 用于氮化硅和其他基底的导电厚膜浆料
JP3798979B2 (ja) 導電ペースト及びその使用
JP2019175664A (ja) 導電性ペースト及び焼成体
WO2024042872A1 (ja) 導電性ペースト、電極、電子部品及び電子機器
JP2004055557A (ja) 銅ペーストとそれを用いた配線基板及び配線基板の製造方法
JP2013118119A (ja) 導電ペースト及びそれを用いた低温焼成セラミック多層基板
WO2021221174A1 (ja) 厚膜抵抗ペースト、厚膜抵抗体、及び電子部品
WO2021221175A1 (ja) 厚膜抵抗ペースト、厚膜抵抗体、及び電子部品
JP6801586B2 (ja) 導体形成用組成物、導体とその製造方法、及び、チップ抵抗器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191010

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200630

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200713

R150 Certificate of patent or registration of utility model

Ref document number: 6737506

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250