JP2018148263A - 固体撮像装置、及び、電子機器 - Google Patents
固体撮像装置、及び、電子機器 Download PDFInfo
- Publication number
- JP2018148263A JP2018148263A JP2017038176A JP2017038176A JP2018148263A JP 2018148263 A JP2018148263 A JP 2018148263A JP 2017038176 A JP2017038176 A JP 2017038176A JP 2017038176 A JP2017038176 A JP 2017038176A JP 2018148263 A JP2018148263 A JP 2018148263A
- Authority
- JP
- Japan
- Prior art keywords
- pixel
- signal
- charge
- conversion unit
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 158
- 238000000034 method Methods 0.000 claims abstract description 18
- 239000011159 matrix material Substances 0.000 claims abstract description 14
- 238000005070 sampling Methods 0.000 claims abstract description 13
- 238000003384 imaging method Methods 0.000 claims description 49
- 230000002596 correlated effect Effects 0.000 claims description 12
- 238000012545 processing Methods 0.000 abstract description 21
- 238000009792 diffusion process Methods 0.000 description 56
- 230000000875 corresponding effect Effects 0.000 description 31
- 101150026505 Ramp1 gene Proteins 0.000 description 30
- 238000012546 transfer Methods 0.000 description 29
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 22
- 101150083298 Ramp2 gene Proteins 0.000 description 21
- 101100205847 Mus musculus Srst gene Proteins 0.000 description 19
- 238000005516 engineering process Methods 0.000 description 18
- 238000007796 conventional method Methods 0.000 description 7
- 230000003321 amplification Effects 0.000 description 5
- 238000003199 nucleic acid amplification method Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000003796 beauty Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000005401 electroluminescence Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- 210000004204 blood vessel Anatomy 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000036541 health Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 210000004761 scalp Anatomy 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000002194 synthesizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/778—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising amplifiers shared between a plurality of pixels, i.e. at least one part of the amplifier must be on the sensor array itself
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
- H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】AD変換の処理時間を短縮して、より高速に読み出しを行うことができるようにする。
【解決手段】光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、列信号線を介して出力される信号を変換するAD変換部とを備え、複数の画素の光電変換部に対して、電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、第1の画素の第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、第1の画素からの第1の電荷と、第2の画素からの第2の電荷とを加算する固体撮像装置が提供される。本技術は、例えば、相関二重サンプリング(CDS)を用いたカラムAD方式のCMOSイメージセンサに適用することができる。
【選択図】図2
【解決手段】光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、列信号線を介して出力される信号を変換するAD変換部とを備え、複数の画素の光電変換部に対して、電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、第1の画素の第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、第1の画素からの第1の電荷と、第2の画素からの第2の電荷とを加算する固体撮像装置が提供される。本技術は、例えば、相関二重サンプリング(CDS)を用いたカラムAD方式のCMOSイメージセンサに適用することができる。
【選択図】図2
Description
本技術は、固体撮像装置、及び、電子機器に関し、特に、AD変換の処理時間を短縮して、より高速に読み出しを行うことができるようにした固体撮像装置、及び、電子機器に関する。
行列状に2次元配置された画素(単位画素)に対し、列ごとにAD変換を行うCMOS(Complementary Metal Oxide Semiconductor)イメージセンサが知られている。
この種のイメージセンサの撮像速度を改善するための技術として、例えば、特許文献1と特許文献2が提案されている。
特許文献1には、相関二重サンプリング(CDS:Correlated Double Sampling)を用いたカラムAD方式が開示されている。また、特許文献2には、FD共有画素ブロック内の第1の画素をAD変換した後に、第2の画素を非破壊読み出しで合成した電圧をAD変換する方式が開示されている。
ところで、CMOSイメージセンサ等のイメージセンサにおいては、スローモーション撮影の実現や、フォーカルプレーン歪みなどを改善するために、さらなる高速読み出しが求められている。
本技術はこのような状況に鑑みてなされたものであり、AD変換の処理時間を短縮して、より高速に読み出しを行うことができるようにするものである。
本技術の一側面の固体撮像装置は、光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部とを備え、複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する固体撮像装置である。
本技術の一側面の電子機器は、光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部とを備え、複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する固体撮像装置を搭載した電子機器である。
本技術の一側面の固体撮像装置及び電子機器においては、AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部で、第1の画素の第1の光電変換部からの第1の電荷と、第2の画素の第2の光電変換部からの第2の電荷とが加算される。
本技術の一側面の固体撮像装置及び電子機器は、独立した装置であってもよいし、1つの装置を構成している内部ブロックであってもよい。
本技術の一側面によれば、AD変換の処理時間を短縮して、より高速に読み出しを行うことができる。
なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
以下、図面を参照しながら本技術の実施の形態について説明する。なお、説明は以下の順序で行うものとする。
1.本技術の概要
2.第1の実施の形態:基本構成
3.第2の実施の形態:2つのRAMP波を用いた構成
4.変形例
5.電子機器の構成
6.イメージセンサの使用例
2.第1の実施の形態:基本構成
3.第2の実施の形態:2つのRAMP波を用いた構成
4.変形例
5.電子機器の構成
6.イメージセンサの使用例
<1.本技術の概要>
(従来方式)
図1は、従来方式のAD変換とFD加算のタイミングを示すタイミングチャートである。
図1は、従来方式のAD変換とFD加算のタイミングを示すタイミングチャートである。
図1には、一般的なCMOSイメージセンサにおいて、相関二重サンプリング(CDS)を用いたカラムAD方式を採用するとともに、複数の画素のフォトダイオードで、フローティングディフュージョン(FD:Floating Diffusion)を共有した画素共有がなされている場合のAD変換とFD加算のタイミングを示している。
なお、図1の説明では、その説明の都合上、FD共有画素ブロック内で、フローティングディフュージョンを共有している画素を、第1の画素、第2の画素と称し、第1のフォトダイオード、第2のフォトダイオードをそれぞれ有しているものとする。
また、相関二重サンプリング(CDS)を用いたカラムAD方式のAD変換部の比較器には、DAC(Digital to Analog Converter)からのランプ波(Ramp)と、共有画素に接続された垂直信号線(VSL)からのVSL信号が入力され、比較されるものとする。
図1においては、AD変換部の比較器に入力される、DACからのランプ波(Ramp)と、垂直信号線VSLからのVSL信号が時系列で表されている。また、図1において、時間の方向は、図中の左側から右側に向かう方向とされる。
時刻t1において、共有画素のリセットトランジスタがオン状態になることで、共有画素のフローティングディフュージョンが、リセットされる。これにより、時刻t1から時刻t2までのP相期間において、リセットレベルSrstが読み出される。
次に、時刻t2から時刻t3までのD1セトリング期間の後に、第1の画素の転送トランジスタがオン状態になることで、第1のフォトダイオードに蓄積された信号電荷QAに応じた画素信号Saが、フローティングディフュージョンに転送される。そして、このフローティングディフュージョンでは、信号電荷QAの量に応じた電位が発生され、共有画素の増幅トランジスタ及び選択トランジスタによって、垂直信号線VSLに出力(印加)される。
これにより、時刻t3から時刻t4までのD1相期間において、信号電荷QAに応じた画素信号レベルSAが読み出される。そして、D1相の読み出し時の画素信号レベルSAと、P相の読み出し時のリセットレベルSrstとの差分をとることで、オフセット成分が取り除かれ、真の信号成分Saを得ることができる。
次に、時刻t4から時刻t5までのD2セトリング期間の後に、第2の画素の第2のフォトダイオードに蓄積された信号電荷QBを読み出す際には、フローティングディフュージョンに対し、リセットトランジスタによるリセットをかけずに、第2のフォトダイオードからの信号電荷QBが読み出される。
すなわち、第2の画素の転送トランジスタがオン状態になることで、第2のフォトダイオードに蓄積されていた信号電荷QBが転送され、既にフローティングディフュージョンに蓄積されている、第1のフォトダイオードで検出された信号電荷QAと足し合わされる。このとき、フローティングディフュージョンでは、2つのフォトダイオードにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
このように、第1の画素における第1のフォトダイオードにより検出された信号電荷QAと、第2の画素における第2のフォトダイオードにより検出された信号電荷QBとが、フローティングディフュージョンにて加算され、第1の画素と第2の画素の2画素分の信号電荷量が蓄積された状態となる。そして、このフローティングディフュージョンでは、合成電荷QABの電荷量に応じた電位が発生され、増幅トランジスタ及び選択トランジスタによって、垂直信号線(VSL)に出力(印加)される。
その後、時刻t5から時刻t6までのD2相期間においては、第2のフォトダイオードにより検出された信号電荷QBに応じた画素信号レベルSBが読み出される。ただし、その際には、上述したように、フローティングディフュージョンには、2つのフォトダイオードにより検出された信号電荷QA,QBの合成電荷QABが蓄積された状態となっているので、ここでは、合成電荷QABに応じた画素信号レベルSABが読み出される。
そのため、D2相の読み出し時の画素信号レベルSABと、P相の読み出し時のリセットレベルSrstとの差分をとることで、オフセット成分が取り除かれ、真の信号成分Sabを得ることができる。また、第2のフォトダイオードにより検出された信号電荷QBに応じた画素信号Sb(真の信号成分Sb)は、合成成分Sab(真の信号成分Sab)と、画素信号Sa(真の信号成分Sa)との差分をとることで得られる。
ここで、AD変換部においては、比較器によって、そこに入力される、垂直信号線(VSL)からのVSL信号の信号電圧Vxと、ランプ波(Ramp)による参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
具体的には、比較器においては、VSL信号の信号電圧Vxと、ランプ波の参照電圧Vrefとが等しくなったとき(図中のC1やC2等の交差したとき)、出力信号Vcoの極性が反転され、例えば、参照電圧Vrefが信号電圧Vxよりも大きくなる場合に、出力信号VcoがHレベルとなり、参照電圧Vrefが信号電圧Vx以下となる場合には、出力信号VcoがLレベルとなる。この比較器からの出力信号Vcoは、後段のカウンタによりカウントされる。
このようにして、相関二重サンプリング(CDS)を用いたカラムAD方式では、P相期間において、リセットレベルSrstが読み出され、その信号電圧Vxと、参照電圧Vrefとの比較動作が行われ、その出力信号Vcoがカウントされる。また、D1相期間においては、リセットレベルSrstに加えて、画素信号レベルSAが読み出され、その信号電圧Vxと、参照電圧Vrefとの比較動作が行われ、その出力信号Vcoがカウントされる。
さらに、D2相期間においては、リセットレベルSrstに加えて、信号電荷QA,QBの合成電荷QABに応じた画素信号レベルSABが読み出され、その信号電圧Vxと、参照電圧Vrefとの比較動作が行われ、その出力信号Vcoがカウントされる。
ここで、一般的なCMOSイメージセンサによる従来方式においては、時刻t3から時刻t4までのD1相期間の後に、同一の行方向の1ラインの共有画素ごとに、一斉に、フローティングディフュージョンで、第1の画素の第1のフォトダイオードで検出された信号電荷QAと、第2の画素の第2のフォトダイオードで検出された信号電荷QBとが足し合わされる(FD加算される)。
そのため、一般的なCMOSイメージセンサによる従来方式においては、FD加算を開始するまでにある程度の時間を要し、さらなる高速読み出しが求められている。
そこで、本技術では、FD加算を開始するまでの時間に着目して、当該FD加算の開始時刻を可能な限りはやめるようにすることで、AD変換の処理時間が短縮されるようにして、より高速に読み出しを行うことが可能になるような提案を行うものとする。以下、具体的な実施の形態を参照しながら、本技術の内容について説明する。
<2.第1の実施の形態>
(固体撮像装置の構成)
図2は、第1の実施の形態の固体撮像装置の構成例を示す図である。
図2は、第1の実施の形態の固体撮像装置の構成例を示す図である。
CMOSイメージセンサ10は、固体撮像装置の一例であって、光学レンズ系(不図示)を介して被写体からの入射光(像光)を取り込んで、撮像面上に結像された入射光の光量を画素単位で電気信号に変換して撮像データとして出力する。
図2において、CMOSイメージセンサ10は、制御部101、画素アレイ部102、垂直走査部103、比較部104、DAC105、カウンタ部106、及び水平走査部107から構成される。また、比較部104とカウンタ部106によって、AD変換部108が構成される。
制御部101は、CMOSイメージセンサ10の各部の動作を制御する。
また、制御部101は、垂直同期信号、水平同期信号、及びマスタクロック信号等の各種の信号に基づいて、垂直走査部103、比較部104、及びDAC105などの動作の基準となるクロック信号や制御信号を生成する。制御部101は、生成したクロック信号や制御信号を、垂直走査部103、比較部104、及びDAC105などに出力する。
画素アレイ部102には、複数の画素(単位画素)が行列状に2次元状配置される。画素アレイ部102において、各画素は、光電変換部としてのフォトダイオード(PD:Photodiode)と、画素トランジスタを有して構成される。
ここで、画素アレイ部102においては、複数の画素のフォトダイオードに対して、寄生容量を持った拡散層であるフローティングディフュージョン(FD)を共有することで、所定の数の画素を単位とした画素共有がなされている。
例えば、画素アレイ部102において、共有画素131のi行j列を、共有画素131−ijで表せば、垂直信号線121−1には、共有画素131−11、共有画素131−21、・・・、共有画素131−i1が接続される。これらの共有画素131は、フローティングディフュージョン(FD)を、4つの画素(のフォトダイオード)で共有した構成となる。
また、垂直信号線121−2には、共有画素131−12、共有画素131−22、・・・、共有画素131−i2が接続され、これらの共有画素131は、フローティングディフュージョン(FD)を、4つの画素(のフォトダイオード)で共有した構成となる。
すなわち、画素アレイ部102において、垂直信号線121−jに接続される共有画素131−ijは、FD共有画素ブロックとして、フローティングディフュージョン(FD)を、4つの画素(のフォトダイオード)で共有した4画素共有として構成される。
共有画素131−ijにおいて、4つの画素のうち、第1の画素132Aは、フォトダイオード141Aを有し、転送トランジスタ142Aによって、信号電荷が、フローティングディフュージョン145に転送される。ただし、転送トランジスタ142Aにおいては、そのゲート電極に、制御線113−1を介して垂直走査部103からの転送信号(TRG)が入力され、オン/オフの動作が制御される。
また、4つの画素のうち、第2の画素132Bは、フォトダイオード141Bと転送トランジスタ142Bを有し、第3の画素132Cは、フォトダイオード141Cと転送トランジスタ142Cを有し、第4の画素132Dは、フォトダイオード141Dと転送トランジスタ142Dを有する。
第2の画素132B乃至第4の画素132Dにおいても、転送トランジスタ142(142B,142C,142D)によって、フォトダイオード141(141B,141C,141D)に蓄積された信号電荷が、フローティングディフュージョン145に転送される。
なお、第2の画素132Bのフォトダイオード141Bに蓄積された信号電荷を、フローティングディフュージョン145に転送するに際して、転送トランジスタ142Bだけでなく、転送トランジスタ143もオン状態になる必要がある。
同様にまた、第4の画素132Dのフォトダイオード141Dに蓄積された信号電荷を、フローティングディフュージョン145に転送する際には、転送トランジスタ142Dだけでなく、転送トランジスタ144もオン状態になる必要がある。
ここでは詳細は後述するが、転送トランジスタ143,144においては、そのゲート電極に、トリガ信号線122−jを介して比較部104(の加算トリガ信号生成部152−j)からの加算トリガ信号(AT)が入力され、オン/オフの動作が制御される。
また、共有画素131−ijにおいては、リセットトランジスタ146が、制御線113−1を介して入力される垂直走査部103からのリセット信号(RST)に応じてオン/オフの動作を行うことで、フローティングディフュージョン145がリセットされる。フローティングディフュージョン145では、共有画素131−ijの各フォトダイオード141(141A,141B,141C,141D)からの信号電荷の量に応じた電位(FD電位)が得られる。
増幅トランジスタ147においては、そのゲートに、フローティングディフュージョン145が接続され、選択トランジスタ148がオン状態となるときに、フローティングディフュージョン145の電位(FD電位)に対応した信号(電圧信号)を増幅して、垂直信号線121−jに出力(印加)する。ただし、選択トランジスタ148においては、そのゲート電極に、制御線113−2を介して垂直走査部103からの選択信号(SEL)が入力され、オン/オフの動作が制御される。
すなわち、垂直信号線121−jには、多数の共有画素131−ij(を構成する画素132)が接続されているが、処理対象の共有画素131−ij(を構成する画素132)を選択するためには、垂直走査部103からの選択信号(SEL)に応じて、処理対象の共有画素131−ij(を構成する画素132)における選択トランジスタ148をオン状態とすればよい。
共有画素131−ijから出力される信号は、垂直信号線121−jを介して、AD変換部108(を構成する比較部104)に入力される。
なお、共有画素131−ijを構成する4つの画素は、例えば、ベイヤー配列となるように配置することができる。ここで、ベイヤー配列とは、緑(G)のG画素が市松状に配され、残った部分に、赤(R)のR画素と、青(B)のB画素とが一列ごとに交互に配される配列パターンである。具体的には、第2の画素132Bと第3の画素132Cを、G画素とし、第1の画素132Aを、R画素とし、第4の画素132Dを、B画素とすることができる。
AD変換部108は、画素アレイ部102に2次元状に配置された共有画素131−ijの列ごとに、すなわち、垂直信号線121−jごとに、ADC(Analog Digital Converter)が設けられ、共有画素131−ijから列ごとに出力されるアナログ信号を、デジタル信号に変換して出力する。
AD変換部108においては、相関二重サンプリング(CDS)を用いたカラムAD方式でのAD変換を行うために、比較部104とカウンタ部106が設けられる。
比較部104には、垂直信号線121−jごとに、比較器151−jと加算トリガ信号生成部152−jが設けられる。また、カウンタ部106には、垂直信号線121−jごとに、カウンタ161−jと復元部162−jが設けられる。
なお、DAC105は、制御部101からのクロック信号に基づいて、ランプ波(Ramp)を生成し、信号線112を介して比較部104(の比較器151−j)にそれぞれ供給する。
比較器151−jは、そこに入力される、垂直信号線121−jからのVSL信号の信号電圧Vxと、DAC105からのランプ波(Ramp)の参照電圧Vrefとを比較し、その比較結果に応じたレベルの出力信号Vcoを出力する。
例えば、比較器151−jにおいては、VSL信号の信号電圧Vxとランプ波の参照電圧Vrefとが等しくなったとき(交差したとき)、出力信号Vcoの極性が反転され、例えば、参照電圧Vrefが信号電圧Vxよりも大きくなる場合に、出力信号VcoがHレベルとなり、参照電圧Vrefが信号電圧Vx以下となる場合には、出力信号VcoがLレベルとなる。
比較器151−jからの出力信号Vcoは、カウンタ部106のカウンタ161−jに入力される。カウンタ161−jは、そこに入力される出力信号Vcoに基づいて、カウントを行うことで、比較器151−jでの比較動作の開始から比較動作の終了までの比較時間を計測する。カウンタ161−jでの計測結果は、復元部162−jに供給される。
ここで、相関二重サンプリング(CDS)を用いたカラムAD方式でのAD変換として、例えば、共有画素131−ijにおいて、第1の画素132Aと第2の画素132Bの読み出しが行われる場合には、次のように、AD変換が行われる。
すなわち、P相期間において、リセットレベルSrstが読み出され、そのVSL信号の信号電圧Vxと、ランプ波の参照電圧Vrefとの比較動作が行われ、その出力信号Vcoがカウントされる。また、D1相期間においては、リセットレベルSrstに加えて、第1の画素132Aの画素信号レベルSAが読み出され、そのVSL信号の信号電圧Vxと、ランプ波の参照電圧Vrefとの比較動作が行われ、その出力信号Vcoがカウントされる(1回目のAD変換)。
さらに、D2相期間においては、リセットレベルSrstに加えて、例えば、第1の画素132Aと第2の画素132Bの合成電荷QABに応じた画素信号レベルSABが読み出され、そのVSL信号の信号電圧Vxと、ランプ波の参照電圧Vrefとの比較動作が行われ、その出力信号Vcoがカウントされる(2回目のAD変換)。
復元部162−jは、カウンタ161−jからの計測結果に基づいて、共有画素131−ijを構成する画素132ごとのデータを復元し、その復元されたデータを、水平走査部107に供給する。
ここでは、例えば、共有画素131−ijにおいて、第1の画素132Aと第2の画素132Bの読み出しが行われ、相関二重サンプリング(CDS)を用いたカラムAD方式のAD変換が行われた場合には、次のように、復元処理が行われる。
すなわち、第1の画素132Aのデータとしては、1回目のAD変換の結果を用いて、D1相の読み出し時の画素信号レベルSAのデジタル信号と、P相の読み出し時のリセットレベルSrstのデジタル信号との差分をとることで、真の信号成分Saのデジタル信号が得られる。これにより、第1の画素132Aのデータ(Nビットのデジタル信号)が復元される。
また、第2の画素132Bのデータとしては、2回目のAD変換の結果を用いて、D2相の読み出し時の画素信号レベルSABのデジタル信号と、P相の読み出し時のリセットレベルSrstのデジタル信号との差分をとることで、真の信号成分Sabのデジタル信号が得られる。そして、さらに、真の信号成分Sabのデジタル信号と、真の信号成分Saのデジタル信号との差分をとることで、真の信号成分Sbのデジタル信号が得られる。これにより、第2の画素132Bのデータ(Nビットのデジタル信号)が復元される。
水平走査部107は、シフトレジスタ等から構成され、AD変換部108で、垂直信号線121−jごとに設けられるADCの列アドレスや列走査などの制御を行う。この水平走査部107による制御によって、AD変換部108でAD変換されたデジタル信号が読み出され、撮像データ(Output)として出力される。
ここで、AD変換部108において、比較部104の加算トリガ信号生成部152−jは、NAND回路171−j、NAND回路172−j、及びNOT回路173−jから構成される。また、NAND回路171−jとNAND回路172−jは、RSフリップフロップ回路を構成し、NAND回路172−jには、制御部101からのリセット信号(nRST)が制御線111を介して入力される。
このRSフリップフロップ回路によって、比較器151−jからの出力信号Vcoを監視して、D1相期間において、VSL信号の信号電圧Vxと、ランプ波(Ramp)の参照電圧Vrefとの交差が検出されたとき、加算トリガ信号(AT)のレベルが変化するようにする(例えば、加算トリガ信号(AT)のレベルが、LレベルからHレベルに変化するようにする)。
なお、垂直信号線121−jに接続される共有画素131−ijごとに、加算トリガ信号(AT)のレベルが変化するタイミングが異なるため、復元部162−jから加算トリガ信号生成部152−jに対しては、1回目のAD変換と2回目のAD変換を判別するためのストローブ信号が供給される。
加算トリガ信号(AT)は、NOT回路173−jによって、論理レベルが反転された後、トリガ信号線122−jを介して、共有画素131−ijの転送トランジスタ143又は転送トランジスタ144のゲート電極に入力される。これにより、共有画素131−ijにおいて、転送トランジスタ143又は転送トランジスタ144は、そのゲート電極に入力される加算トリガ信号(AT)に応じてオン状態になる。
このとき、例えば、共有画素131−ijにおいて、第1の画素132Aと第2の画素132Bの読み出しが行われ、相関二重サンプリング(CDS)を用いたカラムAD方式のAD変換が行われる場合には、次のようになる。
すなわち、加算トリガ信号生成部152−jからの加算トリガ信号(AT)に応じて、フローティングディフュージョン145では、第1の画素132Aのフォトダイオード141Aにより検出された信号電荷QAと、第2の画素132Bのフォトダイオード141Bにより検出された信号電荷QBとが加算され、その合成電荷QABが蓄積された状態となる。
このように、共有画素131−ijにおいては、加算トリガ信号生成部152−jからの加算トリガ信号(AT)に応じて、フローティングディフュージョン145にて、2つの画素のフォトダイオードにより検出された信号電荷が加算されるため、加算のタイミングが、AD変換部108でのAD変換にて、D1相期間に、VSL信号の信号電圧Vxとランプ波の参照電圧Vrefとが交差した(直後の)タイミングとなる。
そのため、D1相期間の後にFD加算していた従来方式(図1)と比べて、FD加算の開始時刻をはやめることができるため、AD変換の処理時間が短縮され、その結果として、より高速に読み出しを行うことが可能となる。
なお、上述したように、AD変換部108でのAD変換にて、D1相期間に、VSL信号の信号電圧Vxとランプ波の参照電圧Vrefとが交差した(直後の)タイミングで、共有画素131−ijのフローティングディフュージョン145にて、信号電荷(信号電荷QA,QB)の加算を開始したとしても、問題はない。その理由であるが、比較対象の電圧の交差が検出された時点で、既に、先にフローティングディフュージョン145に蓄積されている信号電荷(例えば、信号電荷QA)に応じたデジタル信号は、確定しているため、そのレベルを保持する必要はないからである。
次に、図3及び図4を参照して、図2のCMOSイメージセンサ10において、AD変換の処理時間が短縮される理由について説明する。
(AD変換とFD加算のタイミング)
図3は、CMOSイメージセンサ10(図2)における、AD変換とFD加算のタイミングを示すタイミングチャートである。
図3は、CMOSイメージセンサ10(図2)における、AD変換とFD加算のタイミングを示すタイミングチャートである。
図3においては、比較器151−jに入力される、DAC105からのランプ波(Ramp)と、垂直信号線121−jの出力(VSL信号)とが時系列で表されている。また、図3において、時間の方向は、図中の左側から右側に向かう方向とされる。
なお、図3の説明では、共有画素131−ijのうち、垂直信号線121−1に接続される共有画素131−11を一例にして、第1の画素132Aと第2の画素132BについてのAD変換とFD加算を説明する。上述したように、共有画素131−11においては、第1の画素132Aのフォトダイオード141Aと、第2の画素132Bのフォトダイオード141Bに対し、フローティングディフュージョン145が共有されている。
時刻t11において、リセット信号(RST)に応じて、リセットトランジスタ146がオン状態になることで、フローティングディフュージョン145が、リセットされる。これにより、時刻t11から時刻t12までのP相期間において、リセットレベルSrstが読み出される。
次に、時刻t12から時刻t13までのD1セトリング期間の後に、第1の画素132Aにおける転送トランジスタ142Aがオン状態になることで、フォトダイオード141Aに蓄積された信号電荷QAに応じた画素信号Saが、フローティングディフュージョン145に転送される。
このとき、フローティングディフュージョン145では、信号電荷QAの量に応じた電位が発生され、増幅トランジスタ147により増幅された後に、選択トランジスタ148によって、垂直信号線121−1に出力される。
これにより、時刻t13から時刻t14までのD1相期間において、信号電荷QAに応じた画素信号レベルSAが読み出される。そして、D1相の読み出し時の画素信号レベルSAと、P相の読み出し時のリセットレベルSrstとの差分をとることで、オフセット成分が取り除かれ、真の信号成分Saを得ることができる。
P相期間とD1相期間においては、AD変換部108の比較器151−1によって、垂直信号線121−1からのVSL信号の信号電圧Vxと、DAC105からのランプ波(Ramp)の参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
このとき、加算トリガ信号生成部152−1は、比較器151−1からの出力信号Vcoを常時監視することで、D1相期間において、VSL信号の信号電圧Vxと、ランプ波(Ramp)の参照電圧Vrefとが交差するタイミング(図中のC1)を検出し、その検出結果に応じて、加算トリガ信号AT-1を生成する。
この加算トリガ信号AT-1は、トリガ信号線122−1を介して、共有画素131−11(の転送トランジスタ143のゲート電極)に入力される。これにより、共有画素131−11においては、フォトダイオード141Bに蓄積されていた信号電荷QBが、フローティングディフュージョン145に転送される。
その結果として、フローティングディフュージョン145においては、フォトダイオード141Bで検出された信号電荷QBが、既に蓄積されている、フォトダイオード141Aで検出された信号電荷QAと足し合わされる。すなわち、フローティングディフュージョン145では、2つのフォトダイオード141A,141Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
このように、CMOSイメージセンサ10(図2)では、VSL信号の信号電圧Vxとランプ波(Ramp)の参照電圧Vrefとが交差した後、即時に、フローティングディフュージョン145での加算がなされるようにしているため、FD加算の終了時刻を前倒しして、D1相期間とD2相期間との間の時間を減らすことができる。
また、DAC105からのランプ波(Ramp)のリセットにも、ある程度の時間を要するため、D2セトリング期間を完全になくすことはできないが、CMOSイメージセンサ10(図2)でのD2セトリング期間(図3の時刻t14から時刻t15までの期間)を、従来方式でのD2セトリング期間(図1の時刻t4から時刻t5までの期間)と比較すれば、その期間が、大幅に短縮されていることが分かる。そして、D2セトリング期間が短縮されることで、結果として、AD変換の処理時間を短縮して、より高速に読み出しを行うことが可能となる。
次に、時刻t15から時刻t16までのD2相期間においては、フォトダイオード141Bにより検出された信号電荷QBに応じた画素信号レベルSBが読み出される。ただし、フローティングディフュージョン145には、2つのフォトダイオード141A,141Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となっているので、ここでは、合成電荷QABに応じた画素信号レベルSABが読み出される。
そのため、D2相の読み出し時の画素信号レベルSABと、P相の読み出し時のリセットレベルSrstとの差分をとることで、オフセット成分が取り除かれ、真の信号成分Sabを得ることができる。また、フォトダイオード141Bにより検出された信号電荷QBに応じた画素信号Sb(真の信号成分Sb)は、例えば、合成成分Sab(真の信号成分Sab)と、画素信号Sa(真の信号成分Sa)との差分をとることで得られる。
D2相期間においても、比較器151−1によって、垂直信号線121−1からのVSL信号の信号電圧Vxと、DAC105からのランプ波(Ramp)の参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
(加算トリガ信号とFD加算のタイミング)
図4は、CMOSイメージセンサ10(図2)における、加算トリガ信号とFD加算のタイミングを示すタイミングチャートである。
図4は、CMOSイメージセンサ10(図2)における、加算トリガ信号とFD加算のタイミングを示すタイミングチャートである。
図4においては、比較器151−jに入力される、DAC105からのランプ波(Ramp)と、垂直信号線121−jの出力(VSL信号(VS))とともに、加算トリガ信号生成部152−jにより生成される加算トリガ信号(AT)が時系列で表されている。
なお、図4の説明では、共有画素131−ijのうち、垂直信号線121−1に接続される共有画素131−11と、垂直信号線121−2に接続される共有画素131−12を一例にして、それらの共有画素における第1の画素132Aと第2の画素132Bについての加算トリガ信号とFD加算を説明する。
また、共有画素131−11と共有画素131−12においては、第1の画素132Aのフォトダイオード141Aと、第2の画素132Bのフォトダイオード141Bに対し、フローティングディフュージョン145が共有されている。
上述したように、共有画素131−11においては、P相期間に、リセットレベルSrstが読み出され、D1相期間に、画素信号レベルSAが読み出される。
ここで、加算トリガ信号生成部152−1においては、比較器151−1からの出力信号Vcoが常時監視され、D1相期間において、垂直信号線121−1からのVSL信号VS-1の信号電圧Vxと、DAC105からのランプ波(Ramp)の参照電圧Vrefとが交差するタイミング(図中のC11)が検出される。
そして、時刻t21において、加算トリガ信号生成部152−1によって、比較対象の電圧の交差(図中のC11)が検出されたとき、加算トリガ信号AT-1のレベルが、LレベルからHレベルに切り替えられ、トリガ信号線122−1を介して、共有画素131−11(の転送トランジスタ143のゲート電極)に入力される。
これにより、共有画素131−11においては、フォトダイオード141Bに蓄積されていた信号電荷QBが転送され、フローティングディフュージョン145では、2つのフォトダイオード141A,141Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
一方で、共有画素131−12においても、P相期間に、リセットレベルSrstが読み出され、D1相期間に、画素信号レベルSAが読み出される。
また、加算トリガ信号生成部152−2においては、比較器151−2からの出力信号Vcoが常時監視され、D1相期間において、垂直信号線121−2からのVSL信号VS-2の信号電圧Vxと、DAC105からのランプ波(Ramp)の参照電圧Vrefとが交差するタイミング(図中のC12)が検出される。
そして、時刻t22において、加算トリガ信号生成部152−2によって、比較対象の電圧の交差(図中のC12)が検出されたとき、加算トリガ信号AT-2のレベルが、LレベルからHレベルに切り替えられ、トリガ信号線122−2を介して、共有画素131−12(の転送トランジスタ143のゲート電極)に入力される。
これにより、共有画素131−12においては、フォトダイオード141Bに蓄積されていた信号電荷QBが転送され、フローティングディフュージョン145では、2つのフォトダイオード141A,141Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
このように、共有画素131−11と共有画素131−12においては、VSL信号(VS-1,VS-2)の信号電圧Vxと、ランプ波(Ramp)の参照電圧Vrefとが交差した後、即時に、フローティングディフュージョン145での加算がなされるようにしているため、FD加算の終了時刻を前倒しして、D1相期間とD2相期間との間の時間を減らすことができる。
このとき、共有画素131−11からのVSL信号VS-1と、共有画素131−12からのVSL信号VS-2とでは、信号のレベルに応じて波形が異なるため、ランプ波(Ramp)の参照電圧Vrefとが交差するのが同一のタイミングとならず(図中のC11とC12とで異なるタイミングとなる)、時刻t21と時刻t22とで、加算トリガ信号(AT-1,AT-2)が、Hレベルとなるタイミングが異なっている。
すなわち、共有画素131ごとに、フォトダイオード141Bに蓄積されていた信号電荷QBを、既にフローティングディフュージョン145に蓄積されている、フォトダイオード141Aで検出された信号電荷QAと足し合わせる(FD加算する)タイミングが異なっている。つまり、同一の行方向の1ラインであっても、共有画素131−12は、共有画素131−11と比べて、FD加算のタイミングが遅れている。
その後、共有画素131−11と共有画素131−12においては、D2セトリング期間の後に、D2相期間において、合成電荷QABに応じた画素信号レベルSABが読み出される。
なお、ここでのD2セトリング期間は、従来方式でのD2セトリング期間(図1)と比べて、その期間が大幅に短縮されることは、先に述べた通りである。また、D2相期間が終了した後の時刻t23に、加算トリガ信号(AT-1,AT-2)のレベルが、HレベルからLレベルに切り替わる。
以上のように、第1の実施の形態においては、相関二重サンプリング(CDS)を用いたカラムAD方式のAD変換を行う際に、D1相期間に、VSL信号の信号電圧Vxとランプ波(Ramp)の参照電圧Vrefとが交差した(直後の)タイミングで、共有画素のフローティングディフュージョンにて、信号電荷の加算が行われるようにしているため、FD加算の終了時刻を前倒しして、D1相期間とD2相期間との間の時間を減らすことができる。その結果として、AD変換の処理時間を短縮して、より高速に読み出しを行うことができる。
また、第1の実施の形態では、基本的に、加算トリガ信号生成部152を追加して、共有画素131で、加算トリガ信号に応じて、FD加算がなされるようにすることで、上述した機能を実現できるため、AD変換の回路規模が増大することを抑制しつつ、より高速に読み出しを行うことができる。
さらに、仮に、読み出しの高速化が要件にない場合でも、カラムAD方式のAD変換の処理時間を短縮できれば、その分だけ、カラムADの段数(カラム数)を削減できるため、結果として、例えば、回路規模や消費電力などの面で有利となる。
<3.第2の実施の形態>
(固体撮像装置の構成)
図5は、第2の実施の形態の固体撮像装置の構成例を示す図である。
図5は、第2の実施の形態の固体撮像装置の構成例を示す図である。
CMOSイメージセンサ20は、固体撮像装置の一例である。図5のCMOSイメージセンサ20においては、上述したCMOSイメージセンサ10(図2)と同様に構成される部分が多いが、比較部204とDAC205の構成が異なっている。
すなわち、図2のDAC105では、1種類のランプ波(Ramp)を出力していたが、図5のDAC205は、2種類のランプ波(Ramp1,Ramp2)を生成して、信号線212−1,212−2を介して、比較部204の比較器251−jにそれぞれ供給している点が異なる。また、図5の比較部204では、DAC205からの2種類のランプ波(Ramp1,Ramp2)に対応するために、その構成が、図2の比較部104の構成と異なっている。
図5の比較部204では、比較器251−jと加算トリガ信号生成部252−jのほかに、ランプ波の切り替え用のトランジスタ274−jと、トランジスタ275−jが追加されている。換言すれば、トランジスタ274−jと、トランジスタ275−jによって、ランプ波切り替え回路を構成している。
トランジスタ274−jと、トランジスタ275−jが、そのゲート電極に入力される信号に応じて、オン/オフの動作を行うことで、D1相期間において、垂直信号線221−jからのVSL信号の信号電圧Vxと、DAC205からの第1ランプ波(Ramp1)の参照電圧Vrefとが交差するタイミングで、比較器251−jに入力されるランプ波が、第1ランプ波(Ramp1)から、第2ランプ波(Ramp2)に切り替えられる。
すなわち、AD変換部208においては、P相期間とD1相期間に、第1ランプ波(Ramp1)を用いたAD変換(1回目のAD変換)が行われる一方で、D2相期間には、第2ランプ波(Ramp2)を用いたAD変換(2回目のAD変換)が行われることになる。
また、AD変換部208において、比較部204の加算トリガ信号生成部252−jは、図2の加算トリガ信号生成部152−jと同様に構成される。すなわち、加算トリガ信号生成部252−jは、RSフリップフロップ回路としてのNAND回路271−j及びNAND回路272−jと、NOT回路273−jから構成される。
加算トリガ信号生成部252−jにおいては、RSフリップフロップ回路によって、比較器251−jからの出力信号Vcoが常時監視され、D1相期間において、VSL信号の信号電圧Vxと、第1ランプ波(Ramp1)の参照電圧Vrefとの交差が検出されたとき、加算トリガ信号(AT)のレベルが切り替えられる。
なお、図5において、上述した比較部204とDAC205以外の構成、すなわち、制御部201、画素アレイ部202、垂直走査部203、カウンタ部206、及び水平走査部207の構成は、図2に示した制御部101、画素アレイ部102、垂直走査部103、カウンタ部106、及び水平走査部107の構成と基本的に同様とされるため、その説明は省略する。
次に、図6及び図7を参照して、図5のCMOSイメージセンサ20において、AD変換の処理時間が短縮される理由について説明する。
(AD変換とFD加算のタイミング)
図6は、CMOSイメージセンサ20(図5)における、AD変換とFD加算のタイミングを示すタイミングチャートである。
図6は、CMOSイメージセンサ20(図5)における、AD変換とFD加算のタイミングを示すタイミングチャートである。
図6においては、比較器251−jに入力される、DAC205からの2種類のランプ波(Ramp1,Ramp2)と、垂直信号線221−jの出力(VSL信号)とが時系列で表されている。また、図6においても、時間の方向は、図中の左側から右側に向かう方向とされる。
なお、図6の説明では、共有画素231−ijのうち、垂直信号線221−1に接続される共有画素231−11を一例にして、第1の画素232Aと第2の画素232Bについての加算トリガ信号とFD加算を説明する。また、共有画素231−11においては、第1の画素232Aのフォトダイオード241Aと、第2の画素232Bのフォトダイオード241Bに対し、フローティングディフュージョン245が共有されている。
共有画素231−11においては、P相期間に、リセットレベルSrstが読み出され、D1相期間に、画素信号レベルSAが読み出される。
P相期間とD1相期間においては、AD変換部208の比較器251−1によって、垂直信号線221−1からのVSL信号の信号電圧Vxと、DAC205からの第1ランプ波(Ramp1)の参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
このとき、加算トリガ信号生成部252−1においては、比較器251−1からの出力信号Vcoが常時監視され、D1相期間において、VSL信号VS-1の信号電圧Vxと、第1ランプ波(Ramp1)の参照電圧Vrefとが交差するタイミング(図中のC1)が検出される。
そして、比較対象の電圧の交差(図中のC1)が検出されたとき、加算トリガ信号AT-1のレベルが、Hレベルに切り替えられ、トリガ信号線222−1を介して、共有画素231−11(の転送トランジスタ243のゲート電極)に入力される。
これにより、共有画素231−11においては、フォトダイオード241Bに蓄積されていた信号電荷QBが転送され、フローティングディフュージョン245では、2つのフォトダイオード241A,241Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
そして、フローティングディフュージョン245での加算を開始した後であって、D2相期間においては、合成電荷QABに応じた画素信号レベルSABが読み出される。
ここで、D1相期間において、比較対象の電圧の交差(図中のC1)が検出されたとき、ランプ波が、第1ランプ波(Ramp1)から、第2ランプ波(Ramp2)に切り替えられている。
そのため、D2相期間においては、比較器251−1によって、垂直信号線221−1からのVSL信号の信号電圧Vxと、DAC205からの第2ランプ波(Ramp2)の参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
このように、D1相期間においては、第1の画素232Aから得られるVSL信号に対し、第1ランプ波(Ramp1)を用いて比較(1回目のAD変換)を行い、VSL信号の信号電圧Vxと第1ランプ波(Ramp1)の参照電圧Vrefとが交差したときに、即時に、第1の画素232Aと第2の画素232Bの信号電荷のFD加算が開始されるようにする。また、この交差のタイミングで、ランプ波が、第1ランプ波(Ramp1)から、第2ランプ波(Ramp2)に切り替えられる。
そして、D2相期間においては、ランプ波が、第1ランプ波(Ramp1)から第2ランプ波(Ramp2)に切り替えられているため、第1の画素232Aと第2の画素232Bから得られるVSL信号に対し、第2ランプ波(Ramp2)を用いて比較(2回目のAD変換)が行われるようにする。
これにより、FD加算の終了時刻を前倒しするだけでなく、D2相期間にてランプ波(Ramp2)を用いることで、D1相期間とD2相期間との間の時間をさらに減らすことができる。
なお、この例では、第1ランプ波(Ramp1)と第2ランプ波(Ramp2)とを切り替える例を説明したが、フローティングディフュージョン245での加算時間が、十分に短い場合には、第1ランプ波(Ramp1)と第2ランプ波(Ramp2)とをオーバーラップさせるようにしてもよい。
(加算トリガ信号とFD加算のタイミング)
図7は、CMOSイメージセンサ20(図5)における、加算トリガ信号とFD加算のタイミングを示すタイミングチャートである。
図7は、CMOSイメージセンサ20(図5)における、加算トリガ信号とFD加算のタイミングを示すタイミングチャートである。
図7においては、比較器251−jに入力される、DAC205からの2種類のランプ波(Ramp1,Ramp2)と、垂直信号線221−jの出力(VSL信号(VS))とともに、加算トリガ信号生成部252−jにより生成される加算トリガ信号(AT)が時系列で表されている。
なお、図7の説明では、共有画素231−ijのうち、垂直信号線221−1に接続される共有画素231−11と、垂直信号線221−2に接続される共有画素231−12を一例にして、それらの共有画素における第1の画素232Aと第2の画素232Bについての加算トリガ信号とFD加算を説明する。
また、共有画素231−11と共有画素231−12においては、第1の画素232Aのフォトダイオード241Aと、第2の画素232Bのフォトダイオード241Bに対し、フローティングディフュージョン245が共有されている。
共有画素231−11においては、P相期間に、リセットレベルSrstが読み出され、D1相期間に、画素信号レベルSAが読み出される。
ここで、P相期間とD1相期間においては、AD変換部208の比較器251−1によって、垂直信号線221−1からのVSL信号の信号電圧Vxと、DAC205からの第1ランプ波(Ramp1)の参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
また、加算トリガ信号生成部252−1においては、比較器251−1からの出力信号Vcoが常時監視され、D1相期間において、VSL信号VS-1の信号電圧Vxと、第1ランプ波(Ramp1)の参照電圧Vrefとが交差するタイミング(図中のC11)が検出される。
そして、時刻t41において、加算トリガ信号生成部252−1によって、比較対象の電圧の交差(図中のC11)が検出されたとき、加算トリガ信号AT-1のレベルが、LレベルからHレベルに切り替えられ、トリガ信号線222−1を介して、共有画素231−11(の転送トランジスタ243のゲート電極)に入力される。
これにより、共有画素231−11においては、フォトダイオード241Bに蓄積されていた信号電荷QBが転送され、フローティングディフュージョン245では、2つのフォトダイオード241A,241Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
一方で、共有画素231−12においても、P相期間に、リセットレベルSrstが読み出され、D1相期間に、画素信号レベルSAが読み出される。
ここで、P相期間とD1相期間においては、AD変換部208の比較器251−2によって、垂直信号線221−2からのVSL信号の信号電圧Vxと、DAC205からの第1ランプ波(Ramp1)の参照電圧Vrefとの比較動作が行われ、その比較結果に応じたレベルの出力信号Vcoが出力される。
また、加算トリガ信号生成部252−2においては、比較器251−2からの出力信号Vcoが常時監視され、D1相期間において、VSL信号VS-2の信号電圧Vxと、第1ランプ波(Ramp1)の参照電圧Vrefとが交差するタイミング(図中のC12)が検出される。
そして、時刻t42において、加算トリガ信号生成部252−2によって、比較対象の電圧の交差(図中のC12)が検出されたとき、加算トリガ信号AT-2のレベルが、LレベルからHレベルに切り替えられ、トリガ信号線222−2を介して、共有画素231−12(の転送トランジスタ243のゲート電極)に入力される。
これにより、共有画素231−12においては、フォトダイオード241Bに蓄積されていた信号電荷QBが転送され、フローティングディフュージョン245では、2つのフォトダイオード241A,241Bにより検出された信号電荷QA,QBを合成した合成電荷QABが蓄積された状態となる。
このように、共有画素231−11と共有画素231−12においては、VSL信号(VS-1,VS-2)の信号電圧Vxと、第1ランプ波(Ramp1)の参照電圧Vrefとが交差(図中のC11,C12)した後、即時に、フローティングディフュージョン245での加算がなされるようにしているため、FD加算の終了時刻を前倒しして、AD変換の処理時間を短縮することができる。
このとき、共有画素231−11からのVSL信号VS-1と、共有画素231−12からのVSL信号VS-2とでは、信号のレベルに応じて波形が異なるため、第1ランプ波(Ramp1)の参照電圧Vrefとが交差するのが同一のタイミングとならず(図中のC11とC12とで異なるタイミングとなる)、時刻t41と時刻t42とで、加算トリガ信号(AT-1,AT-2)が、Hレベルとなるタイミングが異なっている。
そして、共有画素231−11と共有画素231−12とでは、フローティングディフュージョン245での加算を開始した後に、D2相期間において、画素信号レベルSABが読み出される。
ただし、比較器251−1と比較器251−2においては、D1相期間において、VSL信号の信号電圧Vxと、第1ランプ波(Ramp1)の参照電圧Vrefとが交差するタイミング(図中のC11,C12)で、ランプ波切り替え回路によって、入力されるランプ波が、第1ランプ波(Ramp1)から、第2ランプ波(Ramp2)に切り替えられる。
すなわち、比較器251−1と比較器251−2では、P相期間とD1相期間に、第1ランプ波(Ramp1)を用いたAD変換(1回目のAD変換)が行われる一方で、D2相期間には、第2ランプ波(Ramp2)を用いたAD変換(2回目のAD変換)が行われることになる。
このように、比較器251−1においては、D2相期間において、共有画素231−11の第1の画素232Aと第2の画素232Bから得られるVSL信号VS-1に対し、第1ランプ波(Ramp1)ではなく、第2ランプ波(Ramp2)を用いて比較を行うことで、D1相期間とD2相期間との間の時間を削減して、AD変換の処理時間をさらに短縮することができる。
同様にまた、比較器251−2においても、D2相期間において、共有画素231−12の第1の画素232Aと第2の画素232Bから得られるVSL信号VS-2に対し、第2ランプ波(Ramp2)を用いて比較を行うことで、D1相期間とD2相期間との間の時間を削減して、AD変換の処理時間をさらに短縮することができる。
以上のように、第2の実施の形態においては、相関二重サンプリング(CDS)を用いたカラムAD方式のAD変換を行う際に、D1相期間に、VSL信号の信号電圧Vxと第1ランプ波(Ramp1)の参照電圧Vrefとが交差した(直後の)タイミングで、FD加算が行われるようにするとともに、第1ランプ波(Ramp1)を第2ランプ波(Ramp2)に切り替えて、D2相期間では、第2ランプ波(Ramp2)を用いたAD変換が行われるようにしている。そのため、D1相期間とD2相期間との間の時間をさらに減らすことができる。その結果として、AD変換の処理時間を短縮して、より高速に読み出しを行うことができる。
<4.変形例>
上述した説明では、共有画素131−ijで、フローティングディフュージョン145を共有する画素132(のフォトダイオード141)が、4画素共有となる場合を説明したが、4画素共有に限らず、例えば、2画素共有や8画素共有など、共有する画素の数は任意である。
また、上述した説明では、共有画素131−ijにおいて、フローティングディフュージョン145で、第1の画素132Aのフォトダイオード141Aの信号電荷QAと、第2の画素132Bのフォトダイオード141Bの信号電荷QBとが加算される場合を説明したが、第3の画素132Cと第4の画素132Dのフォトダイオードの信号電荷など、他の画素のフォトダイオードで検出される信号電荷が加算されるようにしてもよい。さらに、3以上のフォトダイオードの信号電荷がFD加算されるようにしてもよい。
また、上述した説明では、第2の実施の形態として、ランプ波切り替え回路によって、2種類のランプ波(Ramp1,Ramp2)を切り替える例を説明したが、実装に応じて、3種類以上のランプ波が用いられるようにしてもよい。
<5.電子機器の構成>
図8は、本技術を適用した固体撮像装置を有する電子機器の構成例を示すブロック図である。
電子機器1000は、例えば、デジタルスチルカメラやビデオカメラ等の撮像装置や、スマートフォンやタブレット型端末等の携帯端末装置などの電子機器である。
電子機器1000は、固体撮像装置1001、DSP回路1002、フレームメモリ1003、表示部1004、記録部1005、操作部1006、及び、電源部1007から構成される。また、電子機器1000において、DSP回路1002、フレームメモリ1003、表示部1004、記録部1005、操作部1006、及び電源部1007は、バスライン1008を介して相互に接続されている。
固体撮像装置1001は、上述したCMOSイメージセンサ10(図2)又はCMOSイメージセンサ20(図5)に対応しており、各共有画素131(共有画素231)で行われるFD加算が、AD変換の際に得られる加算トリガ信号(AT)に応じて行われる。
DSP回路1002は、固体撮像装置1001から供給される信号を処理するカメラ信号処理回路である。DSP回路1002は、固体撮像装置1001からの信号を処理して得られる画像データを出力する。フレームメモリ1003は、DSP回路1002により処理された画像データを、フレーム単位で一時的に保持する。
表示部1004は、例えば、液晶パネルや有機EL(Electro Luminescence)パネル等のパネル型表示装置からなり、固体撮像装置1001で撮像された動画又は静止画を表示する。記録部1005は、固体撮像装置1001で撮像された動画又は静止画の画像データを、半導体メモリやハードディスク等の記録媒体に記録する。
操作部1006は、ユーザによる操作に従い、電子機器1000が有する各種の機能についての操作指令を出力する。電源部1007は、DSP回路1002、フレームメモリ1003、表示部1004、記録部1005、及び、操作部1006の動作電源となる各種の電源を、これら供給対象に対して適宜供給する。
電子機器1000は、以上のように構成される。本技術は、以上説明したように、固体撮像装置1001に適用される。具体的には、CMOSイメージセンサ10(図2)又はCMOSイメージセンサ20(図5)は、固体撮像装置1001に適用することができる。固体撮像装置1001に本技術を適用することで、各共有画素131(共有画素231)で行われるFD加算が、AD変換の際に得られる加算トリガ信号(AT)に応じて行われるため、AD変換の処理時間を短縮して、より高速に読み出しを行うことができる。
<6.イメージセンサの使用例>
図9は、本技術を適用した固体撮像装置の使用例を示す図である。
CMOSイメージセンサ10又はCMOSイメージセンサ20は、例えば、以下のように、可視光や、赤外光、紫外光、X線等の光をセンシングする様々なケースに使用することができる。すなわち、図9に示すように、鑑賞の用に供される画像を撮影する鑑賞の分野だけでなく、例えば、交通の分野、家電の分野、医療・ヘルスケアの分野、セキュリティの分野、美容の分野、スポーツの分野、又は、農業の分野などにおいて用いられる装置でも、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。
具体的には、鑑賞の分野において、例えば、デジタルカメラやスマートフォン、カメラ機能付きの携帯電話機等の、鑑賞の用に供される画像を撮影するための装置(例えば、図8の電子機器1000)で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。
交通の分野において、例えば、自動停止等の安全運転や、運転者の状態の認識等のために、自動車の前方や後方、周囲、車内等を撮影する車載用センサ、走行車両や道路を監視する監視カメラ、車両間等の測距を行う測距センサ等の、交通の用に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。
家電の分野において、例えば、ユーザのジェスチャを撮影して、そのジェスチャに従った機器操作を行うために、テレビ受像機や冷蔵庫、エアーコンディショナ等の家電に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。また、医療・ヘルスケアの分野において、例えば、内視鏡や、赤外光の受光による血管撮影を行う装置等の、医療やヘルスケアの用に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。
セキュリティの分野において、例えば、防犯用途の監視カメラや、人物認証用途のカメラ等の、セキュリティの用に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。また、美容の分野において、例えば、肌を撮影する肌測定器や、頭皮を撮影するマイクロスコープ等の、美容の用に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。
スポーツの分野において、例えば、スポーツ用途等向けのアクションカメラやウェアラブルカメラ等の、スポーツの用に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。また、農業の分野において、例えば、畑や作物の状態を監視するためのカメラ等の、農業の用に供される装置で、CMOSイメージセンサ10又はCMOSイメージセンサ20を使用することができる。
なお、本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
また、本技術は、以下のような構成をとることができる。
(1)
光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、
前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部と
を備え、
複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、
前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する
固体撮像装置。
(2)
前記AD変換部によるAD変換の方式は、相関二重サンプリング(CDS:Correlated Double Sampling)を用いたカラムAD方式であって、
前記AD変換部において、前記第1の画素のD相の読み出し時に、前記列信号線を介して入力される信号の信号電圧と、外部からの参照電圧とが交差するタイミングで、前記電荷電圧変換部では、前記第1の電荷と前記第2の電荷とを加算する
前記(1)に記載の固体撮像装置。
(3)
前記信号電圧と前記参照電圧とが交差するタイミングに応じた加算トリガ信号を生成するトリガ生成部をさらに備え、
前記電荷電圧変換部では、前記加算トリガ信号に応じて、前記第1の電荷と前記第2の電荷とを加算する
前記(2)に記載の固体撮像装置。
(4)
前記列信号線に接続される前記共有画素ごとに、前記電荷電圧変換部での前記第1の電荷と前記第2の電荷との加算のタイミングが異なる
前記(2)又は(3)に記載の固体撮像装置。
(5)
前記AD変換部において、前記信号電圧と比較される前記参照電圧は、1種類のランプ波から得られる
前記(2)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記AD変換部において、前記信号電圧と比較される前記参照電圧は、複数種類のランプ波から得られる
前記(2)乃至(4)のいずれかに記載の固体撮像装置。
(7)
前記AD変換部において、P相の読み出し時と、前記第1の画素のD相の読み出し時には、第1のランプ波が用いられ、前記第1の画素と前記第2の画素のD相の読み出し時には、前記第1のランプ波と異なる第2のランプ波が用いられる
前記(6)に記載の固体撮像装置。
(8)
光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、
前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部と
を備え、
複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、
前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する
固体撮像装置
を搭載した電子機器。
光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、
前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部と
を備え、
複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、
前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する
固体撮像装置。
(2)
前記AD変換部によるAD変換の方式は、相関二重サンプリング(CDS:Correlated Double Sampling)を用いたカラムAD方式であって、
前記AD変換部において、前記第1の画素のD相の読み出し時に、前記列信号線を介して入力される信号の信号電圧と、外部からの参照電圧とが交差するタイミングで、前記電荷電圧変換部では、前記第1の電荷と前記第2の電荷とを加算する
前記(1)に記載の固体撮像装置。
(3)
前記信号電圧と前記参照電圧とが交差するタイミングに応じた加算トリガ信号を生成するトリガ生成部をさらに備え、
前記電荷電圧変換部では、前記加算トリガ信号に応じて、前記第1の電荷と前記第2の電荷とを加算する
前記(2)に記載の固体撮像装置。
(4)
前記列信号線に接続される前記共有画素ごとに、前記電荷電圧変換部での前記第1の電荷と前記第2の電荷との加算のタイミングが異なる
前記(2)又は(3)に記載の固体撮像装置。
(5)
前記AD変換部において、前記信号電圧と比較される前記参照電圧は、1種類のランプ波から得られる
前記(2)乃至(4)のいずれかに記載の固体撮像装置。
(6)
前記AD変換部において、前記信号電圧と比較される前記参照電圧は、複数種類のランプ波から得られる
前記(2)乃至(4)のいずれかに記載の固体撮像装置。
(7)
前記AD変換部において、P相の読み出し時と、前記第1の画素のD相の読み出し時には、第1のランプ波が用いられ、前記第1の画素と前記第2の画素のD相の読み出し時には、前記第1のランプ波と異なる第2のランプ波が用いられる
前記(6)に記載の固体撮像装置。
(8)
光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、
前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部と
を備え、
複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、
前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する
固体撮像装置
を搭載した電子機器。
10,20 CMOSイメージセンサ, 101,201 制御部, 102,202 画素アレイ部, 103,203 垂直走査部, 104,204 比較部, 105,205 DAC, 106,206 カウンタ部, 107,207 水平走査部, 108,208 AD変換部, 131,231 共有画素, 132A,232A 第1の画素, 132B,232B 第2の画素, 132C,232C 第3の画素, 132D,232D 第4の画素, 141,241 フォトダイオード, 142,242 転送トランジスタ, 143,243 転送トランジスタ, 144,244 転送トランジスタ, 145,245 フローティングディフュージョン, 146,246 リセットトランジスタ, 147,247 増幅トランジスタ, 148,248 選択トランジスタ, 151,251 比較器, 152,252 加算トリガ信号生成部, 161,261 カウンタ, 162,262 復元部, 1000 電子機器, 1001 固体撮像装置
Claims (8)
- 光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、
前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部と
を備え、
複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、
前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する
固体撮像装置。 - 前記AD変換部によるAD変換の方式は、相関二重サンプリング(CDS:Correlated Double Sampling)を用いたカラムAD方式であって、
前記AD変換部において、前記第1の画素のD相の読み出し時に、前記列信号線を介して入力される信号の信号電圧と、外部からの参照電圧とが交差するタイミングで、前記電荷電圧変換部では、前記第1の電荷と前記第2の電荷とを加算する
請求項1に記載の固体撮像装置。 - 前記信号電圧と前記参照電圧とが交差するタイミングに応じた加算トリガ信号を生成するトリガ生成部をさらに備え、
前記電荷電圧変換部では、前記加算トリガ信号に応じて、前記第1の電荷と前記第2の電荷とを加算する
請求項2に記載の固体撮像装置。 - 前記列信号線に接続される前記共有画素ごとに、前記電荷電圧変換部での前記第1の電荷と前記第2の電荷との加算のタイミングが異なる
請求項2に記載の固体撮像装置。 - 前記AD変換部において、前記信号電圧と比較される前記参照電圧は、1種類のランプ波から得られる
請求項4に記載の固体撮像装置。 - 前記AD変換部において、前記信号電圧と比較される前記参照電圧は、複数種類のランプ波から得られる
請求項4に記載の固体撮像装置。 - 前記AD変換部において、P相の読み出し時と、前記第1の画素のD相の読み出し時には、第1のランプ波が用いられ、前記第1の画素と前記第2の画素のD相の読み出し時には、前記第1のランプ波と異なる第2のランプ波が用いられる
請求項6に記載の固体撮像装置。 - 光電変換部を有する画素が行列状に2次元配置され、当該画素の行列状の配置に対して列ごとに列信号線が配線される画素アレイ部と、
前記列信号線を介して出力される信号を、アナログ信号からデジタル信号に変換するAD変換部と
を備え、
複数の前記画素の前記光電変換部に対して、前記光電変換部で検出される電荷を電圧に変換するための電荷電圧変換部を共有することで、所定の数の画素を単位とした画素共有がなされ、
前記AD変換部において、AD変換の対象の共有画素を構成する第1の画素と第2の画素のうち、前記第1の画素の第1の光電変換部で検出された第1の電荷に応じたデジタル信号が確定したとき、当該共有画素の電荷電圧変換部では、前記第1の画素の第1の光電変換部からの第1の電荷と、前記第2の画素の第2の光電変換部からの第2の電荷とを加算する
固体撮像装置
を搭載した電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017038176A JP2018148263A (ja) | 2017-03-01 | 2017-03-01 | 固体撮像装置、及び、電子機器 |
US16/485,664 US20200029045A1 (en) | 2017-03-01 | 2018-02-19 | Solid-state imaging device and electronic apparatus |
PCT/JP2018/005649 WO2018159342A1 (ja) | 2017-03-01 | 2018-02-19 | 固体撮像装置、及び、電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017038176A JP2018148263A (ja) | 2017-03-01 | 2017-03-01 | 固体撮像装置、及び、電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2018148263A true JP2018148263A (ja) | 2018-09-20 |
Family
ID=63370863
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017038176A Pending JP2018148263A (ja) | 2017-03-01 | 2017-03-01 | 固体撮像装置、及び、電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20200029045A1 (ja) |
JP (1) | JP2018148263A (ja) |
WO (1) | WO2018159342A1 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019216356A (ja) * | 2018-06-13 | 2019-12-19 | ソニーセミコンダクタソリューションズ株式会社 | アナログ−デジタル変換器、アナログ−デジタル変換方法、及び、撮像装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014135645A (ja) * | 2013-01-10 | 2014-07-24 | Canon Inc | 固体撮像装置及びその駆動方法 |
JP6355459B2 (ja) * | 2014-07-03 | 2018-07-11 | キヤノン株式会社 | 撮像装置及びその制御方法 |
TWI684363B (zh) * | 2015-02-13 | 2020-02-01 | 日商新力股份有限公司 | 圖像感測器、讀出控制方法、及電子機器 |
-
2017
- 2017-03-01 JP JP2017038176A patent/JP2018148263A/ja active Pending
-
2018
- 2018-02-19 US US16/485,664 patent/US20200029045A1/en not_active Abandoned
- 2018-02-19 WO PCT/JP2018/005649 patent/WO2018159342A1/ja active Application Filing
Also Published As
Publication number | Publication date |
---|---|
WO2018159342A1 (ja) | 2018-09-07 |
US20200029045A1 (en) | 2020-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11050955B2 (en) | Solid-state imaging device, method for driving solid-state imaging device, and electronic apparatus | |
JP6809462B2 (ja) | 固体撮像装置およびその制御方法、並びに電子機器 | |
JP6750876B2 (ja) | 固体撮像装置及びその駆動方法 | |
WO2017018188A1 (ja) | イメージセンサ、及び、電子機器 | |
US8411157B2 (en) | Solid-state image pickup device and image pickup device | |
JP5958740B2 (ja) | 固体撮像素子および駆動方法、並びに、電子機器 | |
WO2016114153A1 (ja) | 固体撮像装置、駆動方法、及び、電子機器 | |
CN111741242A (zh) | 图像传感器及其操作方法 | |
JPWO2017141727A1 (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
WO2018021055A1 (ja) | Ad変換装置、ad変換方法、イメージセンサ、及び、電子機器 | |
US9094627B2 (en) | Solid-state image device, method of driving solid-state imaging device, and electronic system with switching between first and second modes | |
US20210306577A1 (en) | Imaging device and imaging system | |
JPWO2016104174A1 (ja) | 固体撮像装置および電子機器 | |
WO2016158482A1 (ja) | 固体撮像素子、撮像装置、並びに電子機器 | |
JP2017175345A (ja) | 固体撮像装置、固体撮像装置の駆動方法、及び、電子機器 | |
JP6821590B2 (ja) | 撮像素子、撮像方法、および電子機器 | |
WO2016136500A1 (ja) | 撮像素子、処理方法、及び、電子機器 | |
JP2019047267A (ja) | 固体撮像装置、撮像システム、及び移動体 | |
JP6954268B2 (ja) | 固体撮像装置、信号処理方法、および電子機器 | |
WO2018159342A1 (ja) | 固体撮像装置、及び、電子機器 | |
US11838668B2 (en) | Photoelectric conversion device | |
US10848700B2 (en) | Imaging device with switch circuit | |
US9774803B2 (en) | Motion reducing methods and systems using global shutter sensors | |
WO2023085138A1 (ja) | 固体撮像装置およびその駆動方法、並びに電子機器 | |
WO2019216029A1 (ja) | 撮像装置、電子機器および駆動方法 |