JP2018143633A - 回路装置、回路装置の制御方法及びプログラム - Google Patents
回路装置、回路装置の制御方法及びプログラム Download PDFInfo
- Publication number
- JP2018143633A JP2018143633A JP2017043639A JP2017043639A JP2018143633A JP 2018143633 A JP2018143633 A JP 2018143633A JP 2017043639 A JP2017043639 A JP 2017043639A JP 2017043639 A JP2017043639 A JP 2017043639A JP 2018143633 A JP2018143633 A JP 2018143633A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- signal lines
- switching unit
- connection ports
- unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Pinball Game Machines (AREA)
Abstract
Description
特許文献1には、関連する技術として、通信において、アドレスバスとデータバスとを共通化させることで、バスライン数を低減させる技術が開示されている。
そのため、遊技機において、複数の通信規格を用いた通信が行われる場合に、バスライン数を低減することのできる技術が求められていた。
本発明の第1の実施形態による回路装置1について説明する。
ここでは、本発明の各実施形態による回路装置1の理解を容易にするために、本発明の各実施形態に共通の概念を有する最小構成の回路装置1について説明する。
なお、本発明の各実施形態による回路装置1において、各デバイスの対が行う通信の通信規格は、特に説明しない場合、異なるものとする。ただし、本発明の各実施形態による回路装置1において、各デバイスの対が行う通信の通信規格が同一であっても通信を行うことができる。
第2デバイス20a及び第2デバイス20bのそれぞれは、n本より少ないm(mは整数)本の信号線とのm個の接続ポートを有する。第2デバイス20a及び第2デバイス20bのそれぞれは、互いにmビットのバス幅のデータを送受信する。
具体的には、第1デバイス10aと第1デバイス10bとを接続させる場合には、切替制御部50は、第1切替部30aを第1デバイス10aが有するn個の接続ポートとn本の信号線とをそれぞれ接続する状態に制御する。また、切替制御部50は、第1切替部30bを第1デバイス10bが有するn個の接続ポートとn本の信号線とをそれぞれ接続する状態に制御する。また、切替制御部50は、第2切替部40aを第2デバイス20aが有するm個の接続ポートとn本の信号線とをいずれも接続しない状態に制御する。また、切替制御部50は、第2切替部40bを第2デバイス20bが有するm個の接続ポートとn本の信号線とをいずれも接続しない状態に制御する。この場合、第1切替部30a及び第1切替部30bは、一対の第1デバイス10a及び第1デバイス10bの間で対応する接続ポートどうしをn本の信号線を介して接続させる。これにより、第1デバイス10aと第1デバイス10bとの間の通信が可能になる。
本発明の第2の実施形態による回路装置1について説明する。
本発明の第2の実施形態による回路装置1は、図2に示すように、第1基板2aと、第2基板2bとを備える。
具体的には、ここで示した例の場合、第1デバイス10のバス幅はnビット、第2デバイス20aのバス幅は5ビット、第2デバイス20aのバス幅は3ビットである。また、切替制御部50のバス幅はαビットである。そのため、ここで示した回路装置1とは異なる技術を用いた場合、それぞれのバス幅の総和は(n+8)ビットとなり、必要なバスライン数は、(n+8)本となる。それに対して、本発明の第2の実施形態の回路装置1では、(n+α)本のバスラインとなる。したがって、この場合、αが7以下であればバスラインを低減することができる。
本発明の第3の実施形態による回路装置1について説明する。
本発明の第3の実施形態による回路装置1は、図3に示すように、第1基板2aと、第2基板2bとを備える。
本発明の第3の実施形態による切替制御部50a及び切替制御部50bは、本発明の第2の実施形態による切替制御部50a及び切替制御部50bと同様の制御によって、上述のいずれかの通信を実行するように制御すればよい。
図4は、各デバイスごとの通信を示す図である。期間T1及び期間T3では、第1デバイス10aと第1デバイス10bとが通信を行う。期間T2では、第2デバイス20a1と第2デバイス20b1とが通信を行う。また、期間T2では、第2デバイス20a2と第2デバイス20b2とが通信を行う。期間T4では、第2デバイス20a3と第2デバイス20b3とが通信を行う。また、期間T4では、第2デバイス20a4と第2デバイス20b4とが通信を行う。
図5は、図4に示した通信を行ったときのバスラインにおける通信データを示す図である。図5からわかるように、期間T1から期間T4まで各バスラインがほぼデータで埋められており、バスラインの数を減らして効率のよい通信が行われていることがわかる。
また、接続ポートのそれぞれから2つに分岐した第2切替部を有する場合、各デバイスと、信号線との接続の組み合わせが増えるため、通信を行っていない信号線がある場合に、その信号線に接続できる第2デバイスの数を増やすことができる。その結果、回路装置1では、より効率的にデバイス間の通信を行うことができる。
本発明の第4の実施形態による回路装置1について説明する。
本発明の第4の実施形態による回路装置1は、一部のデバイスの対が行う通信の通信規格が同一である。
本発明の第4の実施形態による回路装置1は、図6に示すように、第1基板2aと、第2基板2bとを備える。
また、同一の通信規格で通信を行うデバイスが存在する場合、常時接続して通信を行うことができる。
具体的には、例えば、記憶部に接続先のアドレスや識別子などと関連付けて第1切替部と第2切替部を制御する制御信号を予めデータベースとして記録しておく。切替制御部50(切替制御部50a及び切替制御部50b)は、通信を行う際に接続先のアドレスや識別子の情報を取得する。切替制御部50は、取得した接続先のアドレスや識別子を記憶部が記憶するデータベースにおいて特定する。切替制御部50は、データベースにおいて特定した接続先のアドレスや識別子に関連付けられた制御信号を特定する。切替制御部50は、特定した制御信号を用いて第1切替部と第2切替部とを制御すればよい。
コンピュータ5は、図7に示すように、CPU6、メインメモリ7、ストレージ8、インターフェース9を備える。
例えば、上述の回路装置1、切替制御部50、その他の制御装置のそれぞれは、コンピュータ5に実装される。そして、上述した各処理部の動作は、プログラムの形式でストレージ8に記憶されている。CPU6は、プログラムをストレージ8から読み出してメインメモリ7に展開し、当該プログラムに従って上記処理を実行する。また、CPU6は、プログラムに従って、上述した各記憶部に対応する記憶領域をメインメモリ7に確保する。
10a、10b・・・第1デバイス
20a、20a1、20a2、20a3、20a4、20a5、20b、20b1、20b2、20b3、20b4、20b5・・・第2デバイス
30a、30b・・・第1切替部
40a、40a1、40a2、40a3、40a4、40b、40b1、40b2、40b3、40b4・・・第2切替部
50、50a、50b・・・切替制御部
Claims (5)
- 遊技機に備えられる回路装置であって、
n本以上の信号線と、
n個の信号線の接続ポートを有する一対の第1デバイスと、
n個より少ないm個の信号線の接続ポートを有する一対の第2デバイスと、
前記一対の第1デバイスの間で対応する接続ポートどうしをn本の信号線を介して接続させるか接続させないかを切り替える第1切替部と、
前記一対の第2デバイスの間で対応する接続ポートどうしを前記n本の信号線のうちのm本の信号線を介して接続させるか接続させないかを切り替える第2切替部と、
前記第1切替部の切り替え及び前記第2切替部の切り替えを制御する切替制御部と、
を備える回路装置。 - 前記切替制御部は、
前記第1切替部に対して前記一対の第1デバイスの間で対応する接続ポートを前記n本の信号線を介して接続させる制御を行っている間、前記第2切替部に対して前記一対の第2デバイスの間で対応する接続ポートを前記n本の信号線のうちの前記m本の信号線を介して接続させない制御を行い、前記第2切替部に対して前記一対の第2デバイスの間で対応する接続ポートを前記n本の信号線のうちの前記m本の信号線を介して接続させる制御を行っている間、前記第1切替部に対して前記一対の第1デバイスの間で対応する接続ポートを前記n本の信号線を介して接続させない制御を行う、
請求項1に記載の回路装置。 - 前記第2切替部は、
前記第2デバイスが有する接続ポートのそれぞれから2つに分岐している、
請求項1または請求項2に記載の回路装置。 - n本以上の信号線と、n個の信号線の接続ポートを有する一対の第1デバイスと、n個より少ないm個の信号線の接続ポートを有する一対の第2デバイスと、前記一対の第1デバイスの間で対応する接続ポートどうしをn本の信号線を介して接続させるか接続させないかを切り替える第1切替部と、前記一対の第2デバイスの間で対応する接続ポートどうしを前記n本の信号線のうちのm本の信号線を介して接続させるか接続させないかを切り替える第2切替部と、を備える回路装置の制御方法であって、
前記第1切替部の切り替え及び前記第2切替部の切り替えを制御すること、
を含む回路装置の制御方法。 - n本以上の信号線と、n個の信号線の接続ポートを有する一対の第1デバイスと、n個より少ないm個の信号線の接続ポートを有する一対の第2デバイスと、前記一対の第1デバイスの間で対応する接続ポートどうしをn本の信号線を介して接続させるか接続させないかを切り替える第1切替部と、前記一対の第2デバイスの間で対応する接続ポートどうしを前記n本の信号線のうちのm本の信号線を介して接続させるか接続させないかを切り替える第2切替部と、を備える回路装置のコンピュータに、
前記第1切替部の切り替え及び前記第2切替部の切り替えを制御すること、
を実行させるプログラム。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017043639A JP6813187B2 (ja) | 2017-03-08 | 2017-03-08 | 回路装置、回路装置の制御方法及びプログラム |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017043639A JP6813187B2 (ja) | 2017-03-08 | 2017-03-08 | 回路装置、回路装置の制御方法及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018143633A true JP2018143633A (ja) | 2018-09-20 |
JP6813187B2 JP6813187B2 (ja) | 2021-01-13 |
Family
ID=63588978
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017043639A Active JP6813187B2 (ja) | 2017-03-08 | 2017-03-08 | 回路装置、回路装置の制御方法及びプログラム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6813187B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04119445A (ja) * | 1990-09-11 | 1992-04-20 | Canon Inc | 計算機システム |
JPH064463A (ja) * | 1992-06-22 | 1994-01-14 | Sony Corp | バスの制御装置 |
JP2002066092A (ja) * | 2000-08-31 | 2002-03-05 | Taiyo Elec Co Ltd | 遊技機 |
JP2012230530A (ja) * | 2011-04-26 | 2012-11-22 | Nec Casio Mobile Communications Ltd | 情報処理装置、データバス設定方法、およびプログラム |
US20140237152A1 (en) * | 2013-02-20 | 2014-08-21 | Rambus Inc. | Folded Memory Modules |
US20150378959A1 (en) * | 2014-06-30 | 2015-12-31 | Echelon Corporation | Multi-protocol serial nonvolatile memory interface |
-
2017
- 2017-03-08 JP JP2017043639A patent/JP6813187B2/ja active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04119445A (ja) * | 1990-09-11 | 1992-04-20 | Canon Inc | 計算機システム |
JPH064463A (ja) * | 1992-06-22 | 1994-01-14 | Sony Corp | バスの制御装置 |
JP2002066092A (ja) * | 2000-08-31 | 2002-03-05 | Taiyo Elec Co Ltd | 遊技機 |
JP2012230530A (ja) * | 2011-04-26 | 2012-11-22 | Nec Casio Mobile Communications Ltd | 情報処理装置、データバス設定方法、およびプログラム |
US20140237152A1 (en) * | 2013-02-20 | 2014-08-21 | Rambus Inc. | Folded Memory Modules |
US20150378959A1 (en) * | 2014-06-30 | 2015-12-31 | Echelon Corporation | Multi-protocol serial nonvolatile memory interface |
Also Published As
Publication number | Publication date |
---|---|
JP6813187B2 (ja) | 2021-01-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9547611B2 (en) | Computer system with groups of processor boards | |
US9602432B2 (en) | Switch and select topology for photonic switch fabrics and a method and system for forming same | |
WO2017053091A1 (en) | Configurable and scalable bus interconnect for multi-core, multi-threaded wireless baseband modem architecture | |
US20180302288A1 (en) | Scalable Data Center Network Topology on Distributed Switch | |
US9893950B2 (en) | Switch-connected HyperX network | |
US9955243B2 (en) | Scalable silicon photonic switching architectures for optical networks | |
US20190243796A1 (en) | Data storage module and modular storage system including one or more data storage modules | |
JP6813187B2 (ja) | 回路装置、回路装置の制御方法及びプログラム | |
CN110311843A (zh) | 基于PCIe链路的通信方法、装置、电子设备、存储介质 | |
EP3665901B1 (en) | Optical switching apparatus and methods | |
JP6245360B2 (ja) | 階層的並列分割ネットワークを用いる、コンピュータアーキテクチャシステム、コンピュータアーキテクチャデバイス、及び方法 | |
CN102171976A (zh) | 交换设备上的数据传输方法和装置 | |
US10038514B2 (en) | Datacentre for processing a service | |
JP2017209432A (ja) | 遊技機用プロセッサ装置 | |
JP2013065079A (ja) | 中継装置および通信システム | |
US10333508B2 (en) | Cross bar switch structure for highly congested environments | |
US20200337114A1 (en) | Communication control method and information processing apparatus | |
US9313147B1 (en) | Cutting and adding links within a switch | |
JP2012098875A (ja) | データ転送回路及びデータ転送システム | |
TW201738767A (zh) | 儲存箱與其擴充器 | |
CN104660521B (zh) | 一种组播流量控制的方法和装置 | |
US20200328987A1 (en) | Network devices | |
US20140240325A1 (en) | Increased expansion port utilization in a motherboard of a data processing device by a graphics processing unit (gpu) thereof | |
CN105721530A (zh) | 一种raid卡、数据存储共享***和方法 | |
US20180084460A1 (en) | Sharing system resources between mobile devices |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200207 |
|
TRDD | Decision of grant or rejection written | ||
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201113 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20201117 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20201210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6813187 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |