JP2018137278A - Bonded soi wafer manufacturing method - Google Patents
Bonded soi wafer manufacturing method Download PDFInfo
- Publication number
- JP2018137278A JP2018137278A JP2017029048A JP2017029048A JP2018137278A JP 2018137278 A JP2018137278 A JP 2018137278A JP 2017029048 A JP2017029048 A JP 2017029048A JP 2017029048 A JP2017029048 A JP 2017029048A JP 2018137278 A JP2018137278 A JP 2018137278A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- silicon layer
- wafer
- layer
- depositing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 46
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 127
- 238000000151 deposition Methods 0.000 claims abstract description 35
- 238000000034 method Methods 0.000 claims abstract description 33
- 239000007789 gas Substances 0.000 claims abstract description 32
- 125000004430 oxygen atom Chemical group O* 0.000 claims abstract description 32
- 239000012495 reaction gas Substances 0.000 claims abstract description 15
- 238000005468 ion implantation Methods 0.000 claims description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 11
- 229910052710 silicon Inorganic materials 0.000 claims description 11
- 239000010703 silicon Substances 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 9
- 238000005498 polishing Methods 0.000 claims description 6
- 239000001257 hydrogen Substances 0.000 claims description 4
- 229910052739 hydrogen Inorganic materials 0.000 claims description 4
- 150000002500 ions Chemical class 0.000 claims description 4
- -1 hydrogen ions Chemical class 0.000 claims description 2
- 238000007740 vapor deposition Methods 0.000 claims description 2
- 238000010030 laminating Methods 0.000 claims 1
- 238000010438 heat treatment Methods 0.000 abstract description 34
- 238000002425 crystallisation Methods 0.000 abstract description 20
- 230000008025 crystallization Effects 0.000 abstract description 19
- 239000012535 impurity Substances 0.000 abstract description 16
- 238000009792 diffusion process Methods 0.000 abstract description 10
- 230000006866 deterioration Effects 0.000 abstract description 5
- 238000009413 insulation Methods 0.000 abstract 2
- 235000012431 wafers Nutrition 0.000 description 118
- 230000000694 effects Effects 0.000 description 16
- 230000008021 deposition Effects 0.000 description 15
- 238000004140 cleaning Methods 0.000 description 11
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 6
- 229910052796 boron Inorganic materials 0.000 description 6
- 230000000052 comparative effect Effects 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 239000007864 aqueous solution Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- GPRLSGONYQIRFK-UHFFFAOYSA-N hydron Chemical compound [H+] GPRLSGONYQIRFK-UHFFFAOYSA-N 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000001953 recrystallisation Methods 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- ZDHXKXAHOVTTAH-UHFFFAOYSA-N trichlorosilane Chemical compound Cl[SiH](Cl)Cl ZDHXKXAHOVTTAH-UHFFFAOYSA-N 0.000 description 2
- 239000005052 trichlorosilane Substances 0.000 description 2
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 238000004378 air conditioning Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- MROCJMGDEKINLD-UHFFFAOYSA-N dichlorosilane Chemical compound Cl[SiH2]Cl MROCJMGDEKINLD-UHFFFAOYSA-N 0.000 description 1
- 238000004299 exfoliation Methods 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 230000001698 pyrogenic effect Effects 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000003746 surface roughness Effects 0.000 description 1
- 238000001947 vapour-phase growth Methods 0.000 description 1
Images
Abstract
Description
本発明は、貼り合わせＳＯＩウェーハの製造方法に関する。 The present invention relates to a method for manufacturing a bonded SOI wafer.
ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ：高周波）デバイス対応のＳＯＩウェーハとして、ベースウェーハの抵抗率を高抵抗化することで対処してきた。しかしながら、更なる高速化に対応するためにより高い周波数に対応することが必要になってきており、従来の高抵抗ウェーハの使用のみでは対処できなくなってきている。 As an SOI wafer for RF (Radio Frequency) devices, it has been dealt with by increasing the resistivity of the base wafer. However, it has become necessary to cope with higher frequencies in order to cope with further increase in speed, and it has become impossible to cope only with the use of conventional high-resistance wafers.
そこで、対応策としてＳＯＩウェーハの埋め込み酸化膜層（ＢＯＸ層）直下に、発生したキャリアを消滅させる効果を持つ層（キャリアトラップ層）を加えることが提案されており、高抵抗ウェーハ中に発生したキャリアを再結合させるための高抵抗の多結晶シリコン層をベースウェーハ上に形成することが必要となってきている。 Therefore, as a countermeasure, it has been proposed to add a layer (carrier trap layer) having an effect of eliminating generated carriers directly under the buried oxide film layer (BOX layer) of the SOI wafer, which is generated in the high resistance wafer. It has become necessary to form a high-resistance polycrystalline silicon layer on the base wafer for recombination of carriers.
特許文献１には、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶シリコン層や非晶質シリコン層を形成することが記載されている。一方、特許文献２にも、ＢＯＸ層とベースウェーハの界面に、キャリアトラップ層としての多結晶層を形成することが記載されており、更に、多結晶シリコン層の再結晶化を防止するため、多結晶シリコン層形成後の熱処理温度を制限している。
Patent Document 1 describes that a polycrystalline silicon layer or an amorphous silicon layer as a carrier trap layer is formed at the interface between a BOX layer and a base wafer. On the other hand,
このような多結晶シリコン層の再結晶化を防止するため、特許文献３では、多結晶シリコン層を堆積するベースウェーハの表面に予め薄い酸化膜を形成し、その酸化膜上への多結晶シリコン層の堆積を９００℃以上の温度で行っている。 In order to prevent such recrystallization of the polycrystalline silicon layer, in Patent Document 3, a thin oxide film is formed in advance on the surface of the base wafer on which the polycrystalline silicon layer is deposited, and the polycrystalline silicon on the oxide film is formed. The layer is deposited at a temperature of 900 ° C. or higher.
また、特許文献４では、多結晶シリコン層を堆積するベースウェーハの表面に予め薄い酸化膜を形成し、その酸化膜上に多結晶シリコン層を堆積する際、１０１０℃以下の第１温度で行う第１成長と、第１温度よりも高温の第２温度で第１成長よりも厚く堆積を行う第２成長の２段階に分けて堆積を行っている。 In Patent Document 4, a thin oxide film is formed in advance on the surface of a base wafer on which a polycrystalline silicon layer is deposited, and the polycrystalline silicon layer is deposited on the oxide film at a first temperature of 1010 ° C. or lower. Deposition is performed in two stages: a first growth and a second growth in which deposition is performed thicker than the first growth at a second temperature higher than the first temperature.
特許文献３、４のように多結晶シリコン層を堆積する表面に予め薄い酸化膜を形成しておくことで、多結晶シリコン層堆積後に、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても多結晶シリコン層の単結晶化が進みにくいようにすることができるため、多結晶シリコン層のキャリアトラップ層としての効果を維持することができる。 As in Patent Documents 3 and 4, a thin oxide film is formed in advance on the surface on which the polycrystalline silicon layer is deposited, so that after the polycrystalline silicon layer deposition, a heat treatment process in the SOI wafer manufacturing process and a heat treatment process in the device manufacturing process Since it can be made difficult for the single crystallization of the polycrystalline silicon layer to proceed even after passing through, the effect of the polycrystalline silicon layer as a carrier trap layer can be maintained.
その一方で、貼り合わせ界面（ボンドウェーハの絶縁膜表面とベースウェーハの多結晶シリコン層表面との貼り合わせ界面）には、リンやボロンなどの不純物が挟み込まれる可能性があり、これが多結晶シリコン層やベースウェーハに拡散して多結晶シリコン層やベースウェーハの抵抗率を大きく低下させ、その結果、ＲＦデバイス特性を悪化させるという問題がある。この不純物の拡散は、半導体プロセスを行ういわゆるクリーンルーム中の雰囲気や、使用する純水に含まれる不純物に起因するものと、電気炉を用いた酸化や熱処理において他の品種の不純物が残存していて、それが拡散源となっているものが多いと言われている。このような不純物の拡散によるベースウェーハの抵抗率の低下を抑制するためには、特許文献３、４に記載された技術において、多結晶シリコン層を堆積する表面に予め形成する酸化膜を厚くすればよいが、それによってＲＦデバイス特性が劣化することが懸念されていた。 On the other hand, impurities such as phosphorus and boron may be sandwiched at the bonding interface (bonding interface between the insulating film surface of the bond wafer and the polycrystalline silicon layer surface of the base wafer), which is polycrystalline silicon. There is a problem that the resistivity of the polycrystalline silicon layer or the base wafer is greatly reduced by diffusing into the layer or the base wafer, and as a result, the RF device characteristics are deteriorated. This diffusion of impurities is caused by impurities in the so-called clean room where semiconductor processes are performed, impurities contained in the pure water used, and impurities of other varieties remaining in oxidation and heat treatment using an electric furnace. It is said that there are many things that are the source of diffusion. In order to suppress the decrease in the resistivity of the base wafer due to the diffusion of such impurities, in the techniques described in Patent Documents 3 and 4, the oxide film formed in advance on the surface on which the polycrystalline silicon layer is deposited is thickened. However, there is a concern that the RF device characteristics may deteriorate.
本発明は、上記問題点に鑑みてなされたものであって、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進みにくいように多結晶シリコン層を堆積し、かつ、貼り合わせ界面に取り込まれた不純物がベースウェーハに拡散して抵抗率を低下させることを抑制できる貼り合わせＳＯＩウェーハの製造方法を提供することを目的とする。 The present invention has been made in view of the above problems, and deposits a polycrystalline silicon layer so that single crystallization is difficult to proceed even through a heat treatment step in an SOI wafer manufacturing step and a heat treatment step in a device manufacturing step. And it aims at providing the manufacturing method of the bonding SOI wafer which can suppress that the impurity taken in into the bonding interface diffuses into a base wafer, and reduces a resistivity.
上記目的を達成するために、本発明は、いずれもシリコン単結晶からなるボンドウェーハとベースウェーハとを絶縁膜を介して貼り合わせて貼り合わせＳＯＩウェーハを製造する方法であって、少なくとも、前記ベースウェーハの貼り合わせ面側に気相成長法により多結晶シリコン層を堆積する工程と、該多結晶シリコン層の表面を研磨する工程と、前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、該絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程とを有し、前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を形成する段階をさらに含み、前記多結晶シリコン層を堆積するための反応ガス中に酸素原子含有ガスをドープしながら前記多結晶シリコン層を堆積することによって、前記多結晶シリコン層として、酸素原子を含有した多結晶シリコン層を堆積することを特徴とする貼り合わせＳＯＩウェーハの製造方法を提供する。 In order to achieve the above object, the present invention is a method of manufacturing a bonded SOI wafer by bonding a bond wafer made of silicon single crystal and a base wafer through an insulating film, and includes at least the base A step of depositing a polycrystalline silicon layer on the bonding surface side of the wafer by vapor deposition, a step of polishing the surface of the polycrystalline silicon layer, and a step of forming the insulating film on the bonding surface of the bond wafer Bonding the polished surface of the polycrystalline silicon layer of the base wafer and the bond wafer through the insulating film, and forming an SOI layer by thinning the bonded bond wafer. Then, a silicon single crystal wafer having a resistivity of 100 Ω · cm or more is used as the base wafer, and the polycrystalline silicon layer is deposited. The step of performing further includes forming an oxide film in advance on the surface of the base wafer on which the polycrystalline silicon layer is deposited, and doping a reaction gas for depositing the polycrystalline silicon layer with an oxygen atom-containing gas. A method for manufacturing a bonded SOI wafer is provided, wherein a polycrystalline silicon layer containing oxygen atoms is deposited as the polycrystalline silicon layer by depositing the polycrystalline silicon layer.
このように、多結晶シリコン層を堆積するための反応ガス中に、酸素原子含有ガスをドープしながら堆積することによって、酸素原子を含有した多結晶シリコン層を堆積することができる。また、このように、酸素原子を含有した多結晶シリコン層であれば、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温（例えば、１０００〜１２００℃程度）であっても、多結晶シリコン層の粒界成長が抑制され、多結晶シリコン層の単結晶化が抑制されるため、キャリアトラップ層としての効果を維持することができる。更に、貼り合わせ界面に取り込まれた不純物がベースウェーハに拡散するのを抑制する効果も得られるので、ＲＦデバイス特性の劣化を抑制することもできる。 Thus, the polycrystalline silicon layer containing oxygen atoms can be deposited by depositing the reactive gas for depositing the polycrystalline silicon layer while doping the oxygen atom-containing gas. Further, in this way, if the polycrystalline silicon layer contains oxygen atoms, even if the heat treatment process of the SOI wafer manufacturing process and the heat treatment process of the device manufacturing process are relatively high temperature (for example, about 1000 to 1200 ° C.), Since the grain boundary growth of the polycrystalline silicon layer is suppressed and the single crystallization of the polycrystalline silicon layer is suppressed, the effect as the carrier trap layer can be maintained. Furthermore, since the effect of suppressing the diffusion of impurities taken into the bonding interface into the base wafer can be obtained, it is possible to suppress the deterioration of the RF device characteristics.
この場合、前記酸素原子含有ガスとして、ＣＯ２ガスを用いることが好ましい。 In this case, it is preferable to use CO 2 gas as the oxygen atom-containing gas.
ＣＯ２ガスを用いることにより、安全性や取り扱いの容易性が向上する。 By using CO 2 gas, safety and ease of handling are improved.
また、前記多結晶シリコン層を堆積する工程における前記酸素原子含有ガスの流量を、前記反応ガスの流量の０．５％以上５％以下とすることが好ましい。 Moreover, it is preferable that the flow rate of the oxygen atom-containing gas in the step of depositing the polycrystalline silicon layer is 0.5% or more and 5% or less of the flow rate of the reaction gas.
酸素原子含有ガスの流量をこのような範囲とすることにより、堆積した多結晶シリコン層が絶縁性とならない程度に酸素原子を多結晶シリコン層に含有させることができる。 By setting the flow rate of the oxygen atom-containing gas in such a range, oxygen atoms can be contained in the polycrystalline silicon layer to such an extent that the deposited polycrystalline silicon layer does not become insulating.
また、本発明の貼り合わせＳＯＩウェーハの製造方法では、前記ボンドウェーハの薄膜化を、前記貼り合わせる工程より前に前記ボンドウェーハに水素イオン又は希ガスイオンを注入してイオン注入層を形成し、前記貼り合わせる工程よりも後に、前記イオン注入層に沿って前記ボンドウェーハを剥離することにより、前記ボンドウェーハを薄膜化してＳＯＩ層を形成することが好ましい。 Further, in the method for manufacturing a bonded SOI wafer according to the present invention, the bond wafer is thinned to form an ion implantation layer by implanting hydrogen ions or rare gas ions into the bond wafer before the bonding step. It is preferable to form the SOI layer by thinning the bond wafer by peeling the bond wafer along the ion implantation layer after the bonding step.
このように、本発明は、イオン注入層で剥離するいわゆるイオン注入剥離法によりボンドウェーハの薄膜化を行う場合に好適に適用することができる。 As described above, the present invention can be suitably applied to a case where a bond wafer is thinned by a so-called ion implantation separation method in which an ion implantation layer peels off.
本発明の貼り合わせＳＯＩウェーハの製造方法によって、酸素原子を含有した多結晶シリコン層を堆積することができ、このような多結晶シリコン層を有する貼り合わせＳＯＩウェーハを製造することができる。このように酸素原子を含有した多結晶シリコン層であれば、ＳＯＩウェーハ製造工程の熱処理工程や後に行われるデバイス製造工程の熱処理が比較的高温（例えば、１０００〜１２００℃程度）であっても、多結晶シリコン層の粒界成長が抑制され、多結晶シリコン層の単結晶化が抑制されるため、キャリアトラップ層としての効果を維持することができる。更に、貼り合わせ界面に取り込まれた不純物がベースウェーハに拡散するのを抑制する効果も得られるので、ＲＦデバイス特性の劣化を抑制することもできる。 By the method for manufacturing a bonded SOI wafer of the present invention, a polycrystalline silicon layer containing oxygen atoms can be deposited, and a bonded SOI wafer having such a polycrystalline silicon layer can be manufactured. Thus, if it is a polycrystalline silicon layer containing oxygen atoms, even if the heat treatment process of the SOI wafer production process and the heat treatment of the device production process performed later are relatively high temperature (for example, about 1000 to 1200 ° C.), Since the grain boundary growth of the polycrystalline silicon layer is suppressed and the single crystallization of the polycrystalline silicon layer is suppressed, the effect as the carrier trap layer can be maintained. Furthermore, since the effect of suppressing the diffusion of impurities taken into the bonding interface into the base wafer can be obtained, it is possible to suppress the deterioration of the RF device characteristics.
以下、本発明について、実施態様の一例として、図を参照しながら詳細に説明するが、本発明はこれに限定されるものではない。 Hereinafter, the present invention will be described in detail as an example of an embodiment with reference to the drawings, but the present invention is not limited thereto.
前述のように、より高い周波数に対応するデバイスを作製するため、ＳＯＩウェーハのＢＯＸ層下にキャリアトラップ層を形成することが必要になってきているが、通常の多結晶シリコン層を堆積させキャリアトラップ層を形成すると、ＳＯＩウェーハ製造工程中またはデバイス製造工程中の熱履歴によっては多結晶シリコン層がアニールされ単結晶化しキャリアトラップ層としての効果が減少してしまうという問題があった。 As described above, in order to fabricate a device corresponding to a higher frequency, it is necessary to form a carrier trap layer under the BOX layer of the SOI wafer. When the trap layer is formed, there is a problem that the polycrystalline silicon layer is annealed and single-crystallized due to the thermal history during the SOI wafer manufacturing process or the device manufacturing process, and the effect as the carrier trap layer is reduced.
そこで、本発明者らは、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理工程を通っても単結晶化が進まないように多結晶シリコン層を堆積することができるＳＯＩウェーハの製造方法について鋭意検討を重ねた。 Accordingly, the present inventors have described a method for manufacturing an SOI wafer in which a polycrystalline silicon layer can be deposited so that single crystallization does not proceed even through a heat treatment process in an SOI wafer manufacturing process or a heat treatment process in a device manufacturing process. We studied earnestly.
ところで、多結晶シリコン層を堆積する際に、ＣＯ２ガス等の酸素原子含有ガスをドープしながら堆積する技術は、例えば、特許文献５（特開平６−５３１０２号公報）に記載されているように、誘電体分離基板の支持体となるシリコン多結晶層を形成する際に用いられることが知られている。特許文献５の技術の前提となる誘電体分離基板は、支持体となるシリコン多結晶層を極めて厚く（数１００μｍ程度）堆積する必要があるため、特許文献５では、堆積後の基板に大きな反りが発生してしまう。その反りを抑制する目的で、ＣＯ２ガス等の酸素原子含有ガスをドープしながら堆積を行うものである。 By the way, a technique for depositing a polycrystalline silicon layer while doping an oxygen atom-containing gas such as CO 2 gas is described in, for example, Japanese Patent Application Laid-Open No. 6-53102. In addition, it is known to be used when forming a silicon polycrystalline layer that serves as a support for a dielectric isolation substrate. Since the dielectric isolation substrate which is the premise of the technique of Patent Document 5 needs to deposit a silicon polycrystalline layer serving as a support very thick (about several hundred μm), in Patent Document 5, a large warp is applied to the substrate after deposition. Will occur. In order to suppress the warpage, deposition is performed while doping an oxygen atom-containing gas such as CO 2 gas.
一方、本発明の貼り合わせＳＯＩウェーハにおいて用いられる、キャリアトラップ層としての多結晶シリコン層の厚さ（堆積後に多結晶シリコン層の表面を研磨した後の厚さ）は、厚くても１０μｍ程度で、通常は０．５μｍ〜５μｍ程度（好ましくは１〜３μｍ程度）に形成すればよいので、誘電体分離基板に比べれば、反りの問題はさほど大きくない。 On the other hand, the thickness of the polycrystalline silicon layer used as a carrier trap layer (thickness after polishing the surface of the polycrystalline silicon layer after deposition) used in the bonded SOI wafer of the present invention is about 10 μm at most. In general, the thickness may be about 0.5 μm to 5 μm (preferably about 1 to 3 μm), so that the problem of warping is not so great as compared with the dielectric isolation substrate.
本発明者らは、酸素原子含有ガスをドープしながら堆積することで、多結晶シリコンの粒子中や粒界に酸素原子が取り込まれることによって、反りを低減する効果が得られるだけに留まらず、後工程であるＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程において、高温熱処理が施されても多結晶シリコン層の単結晶化が抑制され、かつ、貼り合わせ界面に取り込まれた不純物（特にボロン）がベースウェーハに拡散するのを抑制する効果も得られることを発想し、本発明を完成させた。 The present inventors do not only obtain the effect of reducing warping by depositing oxygen atom-containing gas while doping, but by incorporating oxygen atoms into the grains of polycrystalline silicon and grain boundaries, Impurities (especially boron) taken into the bonding interface while the single-crystallization of the polycrystalline silicon layer is suppressed even if high-temperature heat treatment is performed in the heat treatment process or device manufacturing process of the SOI wafer manufacturing process, which is a subsequent process. The present invention has been completed with the idea that the effect of suppressing the diffusion to the base wafer can also be obtained.
以下、図１−２を参照しながら、本発明の貼り合わせＳＯＩウェーハの製造方法の実施態様の一例を説明する。 Hereinafter, an example of an embodiment of a method for manufacturing a bonded SOI wafer according to the present invention will be described with reference to FIG.
まず、シリコン単結晶からなるボンドウェーハ１０を準備する（図１のステップＳ１１、図２（ａ）参照）。
First, a
次に、例えば熱酸化やＣＶＤ（化学気相成長）等によって、ボンドウェーハ１０に、埋め込み絶縁膜層（例えば、埋め込み酸化膜層（ＢＯＸ層））１６となる絶縁膜（例えば、酸化膜）１３を成長させる（図１のステップＳ１２、図２（ｂ）参照）。このとき、ボンドウェーハ１０の貼り合わせ面側に絶縁膜１３を形成すればよいが、図２（ｂ）に図示したように、ウェーハ全面に絶縁膜１３を形成してもよい。
Next, an insulating film (for example, an oxide film) 13 to be a buried insulating film layer (for example, a buried oxide film layer (BOX layer)) 16 is formed on the
次に、その絶縁膜１３の上からイオン注入機により、水素イオンと希ガスイオンのうちの少なくとも一種類のガスイオンを注入して、ボンドウェーハ１０内にイオン注入層１７を形成する（図１のステップＳ１３、図２（ｃ）参照）。この際、目標とするＳＯＩ層１５の厚さを得ることができるように、イオン注入加速電圧を選択する。このイオン注入層１７は、後述する貼り合わせる工程よりも後に、イオン注入層１７に沿ってボンドウェーハ１０を剥離することにより、ボンドウェーハ１０を薄膜化してＳＯＩ層を形成するためのものである。
Next, an
次に、ボンドウェーハ１０の貼り合わせ面のパーティクルを除去するために、貼り合わせ前洗浄を行うことが好ましい（図１のステップＳ１４参照）。
Next, in order to remove particles on the bonding surface of the
一方、上記とは別に、シリコン単結晶からなるベースウェーハ１１を準備する（図１のステップＳ２１、図２（ｄ）参照）。
On the other hand, separately from the above, a
次に、ベースウェーハ１１上に、酸化膜（ベース酸化膜）２０を形成する（図１のステップＳ２２、図２（ｅ）参照）。酸化膜２０の厚さは特に限定されないが、ベースウェーハ１１と後述の多結晶シリコン層１２との間に酸化膜２０が介在することによってＲＦデバイスの特性に影響する可能性があるので、形成する酸化膜厚さは薄くすることが好ましく、例えば、０．３ｎｍ以上、１０ｎｍ以下の厚さとすることが好ましい。
Next, an oxide film (base oxide film) 20 is formed on the base wafer 11 (see step S22 in FIG. 1, FIG. 2E). The thickness of the
このような厚さの酸化膜を形成する方法としては、ウェット洗浄が最も簡便な方法として挙げることができる。具体的には、ＳＣ１（ＮＨ４ＯＨとＨ２Ｏ２の混合水溶液）、ＳＣ２（ＨＣｌとＨ２Ｏ２の混合水溶液）、硫酸過水（Ｈ２ＳＯ４とＨ２Ｏ２の混合水溶液）、オゾン水などを用いた洗浄や、これらを組み合わせた洗浄を行うことにより、厚さ０．５〜３ｎｍ程度の均一な酸化膜を形成することができる。 As a method of forming an oxide film having such a thickness, wet cleaning can be cited as the simplest method. Specifically, SC1 (mixed aqueous solution of NH 4 OH and H 2 O 2 ), SC2 (mixed aqueous solution of HCl and H 2 O 2 ), sulfuric acid / hydrogen peroxide (mixed aqueous solution of H 2 SO 4 and H 2 O 2 ) A uniform oxide film having a thickness of about 0.5 to 3 nm can be formed by performing cleaning using ozone water or the like, or cleaning combining these.
次に、ベースウェーハ１１の酸化膜（ベース酸化膜）２０上に、気相成長法により多結晶シリコン層１２を堆積させる（図１のステップＳ２３、図２（ｆ）参照）。
Next, the
本発明では、この多結晶シリコン層１２を堆積する際、多結晶シリコン層１２を堆積するための反応ガス中に、酸素原子含有ガスをドープしながら堆積することによって、酸素原子を含有した多結晶シリコン層を堆積する。例えば、一般的なエピタキシャル成長用のＣＶＤ装置を用いて、トリクロロシラン（或いはモノシランやジクロルシラン）と水素の混合ガスからなる反応ガス中に、酸素原子含有ガスをドープしながら多結晶シリコン層の堆積を行うことによって、酸素原子を含有した多結晶シリコン層を堆積することができる。
In the present invention, when the
酸素原子含有ガスとしては、例えば、Ｏ２ガス、ＣＯ２ガス、Ｎ２Ｏガスなどを使用することができるが、安全性や取り扱いの容易性等を考慮すると、ＣＯ２ガスを用いることが好ましい。 As the oxygen atom-containing gas, for example, O 2 gas, CO 2 gas, N 2 O gas, and the like can be used. However, in consideration of safety, ease of handling, etc., it is preferable to use CO 2 gas. .
また、多結晶シリコン層を堆積する際の酸素原子含有ガスの供給量としては、堆積した多結晶シリコン層が絶縁性とならない程度に酸素原子を含んでいれば特に限定されないが、例えば、反応ガス流量の０．５〜５％程度の流量で供給することが好ましい。 The supply amount of the oxygen atom-containing gas at the time of depositing the polycrystalline silicon layer is not particularly limited as long as the deposited polycrystalline silicon layer contains oxygen atoms to the extent that it does not become insulating. It is preferable to supply at a flow rate of about 0.5 to 5% of the flow rate.
多結晶シリコンが成長するのであれば、堆積温度は特に限定されないが、ＳＯＩウェーハ製造工程やデバイス製造工程の最高温度よりも高くする必要はない（高くするとスリップ転位や金属汚染が発生しやすくなる）ので、その最高温度以下、例えば、１２００℃以下にすることが好ましい。 If polycrystalline silicon grows, the deposition temperature is not particularly limited, but it does not need to be higher than the maximum temperature in the SOI wafer manufacturing process and device manufacturing process (if it increases, slip dislocation and metal contamination are likely to occur). Therefore, it is preferable to set it to the maximum temperature or lower, for example, 1200 ° C. or lower.
次に、ベースウェーハ１１に堆積された多結晶シリコン層１２の表面を研磨により平坦化する（図１のステップＳ２４、図２（ｇ）参照）。堆積した多結晶シリコン層１２の表面粗さは大きく、そのまま貼り合わせることが困難であるため、多結晶シリコン層１２の表面を研磨により平坦化する必要がある。
Next, the surface of the
次に、研磨された多結晶シリコン層１２の表面のパーティクルを除去するために、貼り合わせ前洗浄を行うことが好ましい（図１のステップＳ２５参照）。
Next, in order to remove particles on the surface of the polished
なお、図１のステップＳ１１〜Ｓ１４と、図１のステップＳ２１〜Ｓ２５とは並行してすすめることができるし、どちらかを先に行うこともできる。 Note that steps S11 to S14 in FIG. 1 and steps S21 to S25 in FIG. 1 can be performed in parallel, or one of them can be performed first.
次に、多結晶シリコン層１２が形成されたベースウェーハ１１を、ベースウェーハ１１の多結晶シリコン層１２が形成された面（すなわち、多結晶シリコン層１２の研磨面）とボンドウェーハ１０のイオン注入面とが接するように、絶縁膜１３を形成したボンドウェーハ１０と密着させて貼り合わせる（図１のステップＳ３１、図２（ｈ）参照）。
Next, the
次に、イオン注入層１７に微小気泡層を発生させる熱処理（剥離熱処理）を貼り合わせたウェーハに施し、発生した微小気泡層にて剥離（ボンドウェーハ１０の薄膜化）して、ベースウェーハ１１上に埋め込み酸化膜層１６とＳＯＩ層１５が形成された貼り合わせウェーハ１４を作製する（図１のステップＳ３２、図２（ｉ）参照）。なお、このときに、剥離面１９を有する剥離ウェーハ１８が派生する。
Next, a heat treatment (separation heat treatment) for generating a microbubble layer on the
次に、貼り合わせ界面の結合強度を増加させるために貼り合わせウェーハ１４に結合熱処理を施す（図１のステップＳ３３参照）。 Next, in order to increase the bonding strength at the bonding interface, bonding heat treatment is performed on the bonded wafer 14 (see step S33 in FIG. 1).
以上のようにして図３のような貼り合わせＳＯＩウェーハ１を製造することができる。 The bonded SOI wafer 1 as shown in FIG. 3 can be manufactured as described above.
本発明の貼り合わせＳＯＩウェーハの製造方法においては、多結晶シリコン層を堆積する際、反応ガス中に、酸素原子含有ガスをドープしながら堆積することによって、酸素原子を含有した多結晶シリコン層を堆積するので、その後のＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温（例えば、１０００〜１２００℃程度）であっても、多結晶シリコン層の粒界成長が抑制され、単結晶化が抑制されるため、キャリアトラップ層としての効果を維持することができる。更に、貼り合わせ界面に取り込まれた不純物が多結晶シリコン層やベースウェーハに拡散するのを抑制する効果も得られるので、ＲＦデバイス特性の劣化を抑制することもできる。 In the method for manufacturing a bonded SOI wafer according to the present invention, when a polycrystalline silicon layer is deposited, the polycrystalline silicon layer containing oxygen atoms is deposited in the reaction gas while doping the oxygen atom-containing gas. Therefore, even if the heat treatment process in the subsequent SOI wafer manufacturing process or the heat treatment process in the device manufacturing process is relatively high temperature (for example, about 1000 to 1200 ° C.), grain boundary growth of the polycrystalline silicon layer is suppressed, Since crystallization is suppressed, the effect as a carrier trap layer can be maintained. Furthermore, since the effect of suppressing the impurities taken into the bonding interface from diffusing into the polycrystalline silicon layer or the base wafer can be obtained, the deterioration of the RF device characteristics can also be suppressed.
また、ウェット洗浄によって数ｎｍの下地酸化膜を形成する場合、その上に多結晶シリコン層を堆積する温度が１０１０℃以下であれば、多結晶シリコン層の堆積工程中に下地酸化膜の一部が消失し、ベースウェーハのシリコン単結晶の表面と多結晶シリコン層が接触し多結晶シリコン層の単結晶化が促進されることを抑制することができる。 Further, when a base oxide film of several nm is formed by wet cleaning, a part of the base oxide film is deposited during the process of depositing the polycrystalline silicon layer if the temperature at which the polycrystalline silicon layer is deposited is 1010 ° C. or lower. Disappears and the surface of the silicon single crystal of the base wafer and the polycrystalline silicon layer come into contact with each other, and the single crystallization of the polycrystalline silicon layer can be suppressed from being promoted.
一方、本発明では多結晶シリコン層を堆積する温度を１０２０℃以上として、多結晶シリコン層の堆積工程中に下地酸化膜の一部（或いは全部）が消失した場合であっても、酸素原子を含有した多結晶シリコン層が形成されているため、多結晶シリコン層の粒界成長が抑制され、単結晶化が抑制される。従って、堆積温度を比較的高温（例えば１１００℃〜１２００℃）に設定することもできるので、多結晶シリコン層の堆積速度を高めることができ、生産性を向上することができる。 On the other hand, in the present invention, the temperature at which the polycrystalline silicon layer is deposited is set to 1020 ° C. or higher, and even when a part (or all) of the base oxide film disappears during the polycrystalline silicon layer deposition process, Since the contained polycrystalline silicon layer is formed, grain boundary growth of the polycrystalline silicon layer is suppressed and single crystallization is suppressed. Therefore, since the deposition temperature can be set to a relatively high temperature (for example, 1100 ° C. to 1200 ° C.), the deposition rate of the polycrystalline silicon layer can be increased, and the productivity can be improved.
なお、ベースウェーハ１１の抵抗率は、１００Ω・ｃｍ以上であれば高周波デバイス製造用に好適に用いることができ、１０００Ω・ｃｍ以上であることがより好ましく、３０００Ω・ｃｍ以上であることが特に好ましい。抵抗率の上限は特に限定されないが、例えば、５００００Ω・ｃｍとすることができる。
In addition, if the resistivity of the
次に、図３を参照しながら、本発明の貼り合わせＳＯＩウェーハの製造方法によって製造された貼り合わせＳＯＩウェーハを説明する。 Next, a bonded SOI wafer manufactured by the bonded SOI wafer manufacturing method of the present invention will be described with reference to FIG.
上記の製造方法で製造された貼り合わせＳＯＩウェーハ１は、シリコン単結晶からなるベースウェーハ１１と、ベースウェーハ１１上の多結晶シリコン層１２と、多結晶シリコン層上の絶縁膜１６と、絶縁膜１６上のＳＯＩ層１５とを有しており、ベースウェーハ１１の抵抗率が１００Ω・ｃｍ以上である。ベースウェーハ１１と多結晶シリコン層１２の間にはベース酸化膜２０が形成されているが、上記のように、熱処理温度によってはベース酸化膜２０は消失することもある。さらに、多結晶シリコン層１２は、酸素原子を含んでいる。このように酸素原子を含有した多結晶シリコン層であれば、ＳＯＩウェーハ製造工程の熱処理工程やデバイス製造工程の熱処理が比較的高温（例えば、１０００〜１２００℃程度）であっても、多結晶シリコン層の粒界成長が抑制され、多結晶シリコン層の単結晶化が抑制されるため、キャリアトラップ層としての効果を維持することができる。更に、貼り合わせ界面に取り込まれた不純物がベースウェーハに拡散するのを抑制する効果も得られるので、ＲＦデバイス特性の劣化を抑制することもできる。
The bonded SOI wafer 1 manufactured by the above manufacturing method includes a
以下、実施例及び比較例を示して本発明をより具体的に説明するが、本発明はこれらに限定されるものではない。 EXAMPLES Hereinafter, although an Example and a comparative example are shown and this invention is demonstrated more concretely, this invention is not limited to these.
（実施例１）
図１−２で説明した製造方法を用いて貼り合わせＳＯＩウェーハを作製した。ただし、ベースウェーハとして、直径３００ｍｍ、結晶方位＜１００＞、抵抗率３０００Ω・ｃｍ、ｐ型の単結晶シリコンを用い、ベース酸化膜形成、多結晶シリコン層堆積、ＢＯＸ酸化、水素イオン注入、剥離熱処理、結合熱処理は、以下の条件で行った。尚、ウェーハの貼り合わせは、空調フィルターに起因するボロンが空気中に存在することが確認されているクリーンルーム内の雰囲気で室温にて行った。そのため、貼り合わせ界面には、不純物としてボロンが取り込まれている。
Example 1
A bonded SOI wafer was manufactured using the manufacturing method described in FIG. However, the base wafer is 300 mm in diameter, crystal orientation <100>, resistivity 3000 Ω · cm, p-type single crystal silicon, base oxide film formation, polycrystalline silicon layer deposition, BOX oxidation, hydrogen ion implantation, exfoliation heat treatment The bonding heat treatment was performed under the following conditions. The wafers were bonded at room temperature in an atmosphere in a clean room in which boron due to the air conditioning filter was confirmed to exist in the air. Therefore, boron is incorporated as an impurity in the bonding interface.
ベース酸化膜形成 ：ＳＣ１＋ＳＣ２洗浄 酸化膜厚約１ｎｍ
多結晶シリコン層堆積：反応ガス（トリクロロシランと水素の混合ガス）、常圧
ＣＯ２流量（反応ガス流量の１％）、１０５０℃、
膜厚３μｍ（研磨後２μｍ）
ＢＯＸ酸化 ：１０５０℃ 酸化膜厚４００ｎｍ
水素イオン注入 ：１０５ｋｅＶ ７．５×１０１６／ｃｍ２
剥離熱処理 ：５００℃ ３０分 １００％Ａｒ雰囲気
結合熱処理 ：９００℃パイロジェニック酸化
＋ １１００℃１２０分のＡｒアニール
Base oxide film formation: SC1 + SC2 cleaning, oxide film thickness of about 1 nm
Polycrystalline silicon layer deposition: Reaction gas (mixed gas of trichlorosilane and hydrogen), normal pressure
CO 2 flow rate (1% of reaction gas flow rate), 1050 ° C.,
Film thickness 3μm (2μm after polishing)
BOX oxidation: 1050 ° C. Oxide thickness 400 nm
Hydrogen ion implantation: 105 keV 7.5 × 10 16 / cm 2
Peeling heat treatment: 500 ° C. for 30 minutes 100% Ar atmosphere Bonding heat treatment: 900 ° C. pyrogenic oxidation
+ Ar annealing at 1100 ° C for 120 minutes
結合熱処理後のＳＯＩウェーハについて、多結晶シリコン層の単結晶化の状況を断面ＳＥＭ観察により確認すると共に、ベースウェーハ表面近傍の抵抗率を拡がり抵抗測定法（ＳＲ法：Ｓｐｒｅａｄｉｎｇ Ｒｅｓｉｓｔａｎｃｅ法）により測定することで、貼り合わせ界面に取り込まれた不純物（ボロン）の拡散状況を確認した。その結果を表１に示す。 Regarding the SOI wafer after the bonding heat treatment, the state of single crystallization of the polycrystalline silicon layer is confirmed by cross-sectional SEM observation, and the resistivity in the vicinity of the surface of the base wafer is expanded and measured by a resistance measurement method (SR method: Spreading Resistance method). Thus, the diffusion state of impurities (boron) taken into the bonding interface was confirmed. The results are shown in Table 1.
（実施例２）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、多結晶シリコン層堆積は、１１００℃、ＣＯ２流量（反応ガス流量の３％）の条件で行った。実施例１と同様にして結合熱処理後の多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を調べた。その結果を表１に示す。
(Example 2)
A bonded SOI wafer was produced in the same manner as in Example 1. However, the polycrystalline silicon layer was deposited under the conditions of 1100 ° C. and CO 2 flow rate (3% of the reaction gas flow rate). In the same manner as in Example 1, the state of single crystallization of the polycrystalline silicon layer after the bonding heat treatment and the resistivity of the base wafer surface were examined. The results are shown in Table 1.
（実施例３）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、多結晶シリコン層堆積は、１０００℃、ＣＯ２流量（反応ガス流量の０．５％）の条件で行った。実施例１と同様にして結合熱処理後の多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を調べた。その結果を表１に示す。
(Example 3)
A bonded SOI wafer was produced in the same manner as in Example 1. However, the polycrystalline silicon layer was deposited under the conditions of 1000 ° C. and CO 2 flow rate (0.5% of the reaction gas flow rate). In the same manner as in Example 1, the state of single crystallization of the polycrystalline silicon layer after the bonding heat treatment and the resistivity of the base wafer surface were examined. The results are shown in Table 1.
（実施例４）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、ベースウェーハ表面の酸化膜は、Ｄｒｙ Ｏ２雰囲気で熱酸化を行って１０ｎｍの熱酸化膜を形成し、多結晶シリコン層堆積は、１１５０℃、ＣＯ２流量（反応ガス流量の５％）の条件で行った。実施例１と同様にして結合熱処理後の多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を調べた。その結果を表１に示す。
Example 4
A bonded SOI wafer was produced in the same manner as in Example 1. However, the oxide film on the surface of the base wafer is thermally oxidized in a Dry O 2 atmosphere to form a 10 nm thermal oxide film. The polycrystalline silicon layer is deposited at 1150 ° C., CO 2 flow rate (5% of the reaction gas flow rate). It went on condition of. In the same manner as in Example 1, the state of single crystallization of the polycrystalline silicon layer after the bonding heat treatment and the resistivity of the base wafer surface were examined. The results are shown in Table 1.
（比較例１）
実施例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、多結晶シリコン層堆積は、ＣＯ２をドープせずに行った。実施例１と同様にして結合熱処理後の多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を調べた。その結果を表１に示す。
(Comparative Example 1)
A bonded SOI wafer was produced in the same manner as in Example 1. However, the polycrystalline silicon layer deposition was performed without doping CO 2 . In the same manner as in Example 1, the state of single crystallization of the polycrystalline silicon layer after the bonding heat treatment and the resistivity of the base wafer surface were examined. The results are shown in Table 1.
（比較例２）
比較例１と同様にして貼り合わせＳＯＩウェーハを作製した。ただし、多結晶シリコン層堆積は、１０００℃で行った。実施例１と同様にして結合熱処理後の多結晶シリコン層の単結晶化の状況とベースウェーハ表面の抵抗率を調べた。その結果を表１に示す。
(Comparative Example 2)
A bonded SOI wafer was produced in the same manner as in Comparative Example 1. However, the polycrystalline silicon layer deposition was performed at 1000 ° C. In the same manner as in Example 1, the state of single crystallization of the polycrystalline silicon layer after the bonding heat treatment and the resistivity of the base wafer surface were examined. The results are shown in Table 1.
表１からわかるように、ベース酸化膜形成をウェット洗浄で行い、多結晶シリコン層堆積を、反応ガスにＣＯ２をドープして行った実施例１、２では、堆積温度がベース酸化膜が消失する温度（１０２０℃以上）であっても、多結晶シリコン層の単結晶化が生じることなく、かつ、ベースウェーハ表面の抵抗率も１０００Ωｃｍ以上の高抵抗率を維持していた。ウェット洗浄で形成した酸化膜が消失しない温度（１０００℃）で多結晶シリコンを堆積した実施例３でも、多結晶シリコン層の単結晶化の状況、ベースウェーハ表面の抵抗率ともに問題なく、本発明の効果が得られた。また、ベース酸化膜を厚めに形成し、反応ガスにＣＯ２をドープして多結晶シリコン層堆積を行った実施例４においては、堆積温度が１１５０℃と高温であっても、ベースウェーハの初期の抵抗率が維持されており、貼り合わせ界面に取り込まれた不純物（ボロン）の拡散が十分に抑制されていることが確認された。 As can be seen from Table 1, in Examples 1 and 2 in which the base oxide film was formed by wet cleaning and the polycrystalline silicon layer was deposited by doping CO 2 into the reaction gas, the deposition temperature disappeared from the base oxide film. Even at the temperature (1020 ° C. or higher), the polycrystalline silicon layer was not monocrystallized, and the resistivity of the base wafer surface was maintained at a high resistivity of 1000 Ωcm or higher. Even in Example 3 in which the polycrystalline silicon was deposited at a temperature (1000 ° C.) at which the oxide film formed by the wet cleaning did not disappear, there was no problem in the single crystallization state of the polycrystalline silicon layer and the resistivity of the base wafer surface. The effect of was obtained. Further, in Example 4 in which the base oxide film was formed thick, and the polycrystalline silicon layer was deposited by doping CO 2 into the reaction gas, even when the deposition temperature was as high as 1150 ° C., It was confirmed that the diffusion of impurities (boron) taken into the bonding interface was sufficiently suppressed.
一方、ＣＯ２をドープせずに多結晶シリコン層堆積を行った比較例１、２のうち、ウェット洗浄で形成した酸化膜が消失する温度で多結晶シリコン層の堆積を行った比較例１では、多結晶シリコン層の単結晶化が進行してしまい、キャリアトラップ層としての効果が得られないことがわかる。また、ウェット洗浄で形成した酸化膜が消失しない温度で多結晶シリコン層の堆積を行った比較例２であっても、多結晶シリコン層の単結晶化は抑制することができるものの、ベースウェーハ表面の抵抗率の低下は十分に抑制することができないことがわかる。 On the other hand, in Comparative Examples 1 and 2 in which the polycrystalline silicon layer was deposited without doping CO 2 , the polycrystalline silicon layer was deposited at a temperature at which the oxide film formed by wet cleaning disappeared. It can be seen that single crystallization of the polycrystalline silicon layer proceeds and the effect as a carrier trap layer cannot be obtained. Further, even in Comparative Example 2 in which the polycrystalline silicon layer is deposited at a temperature at which the oxide film formed by wet cleaning does not disappear, the single crystallization of the polycrystalline silicon layer can be suppressed, but the surface of the base wafer It can be seen that the decrease in resistivity cannot be sufficiently suppressed.
なお、本発明は、上記実施形態に限定されるものではない。上記実施形態は、例示であり、本発明の特許請求の範囲に記載された技術的思想と実質的に同一な構成を有し、同様な作用効果を奏するものは、いかなるものであっても本発明の技術的範囲に包含される。 The present invention is not limited to the above embodiment. The above-described embodiment is an exemplification, and the present invention has substantially the same configuration as the technical idea described in the claims of the present invention, and any device that exhibits the same function and effect is the present invention. It is included in the technical scope of the invention.
１…貼り合わせＳＯＩウェーハ、 １０…ボンドウェーハ、 １１…ベースウェーハ、
１２…多結晶シリコン層、 １３…絶縁膜（酸化膜）、 １４…貼り合わせウェーハ、
１５…ＳＯＩ層、 １６…埋め込み酸化膜層（ＢＯＸ層、絶縁膜）、
１７…イオン注入層、 １８…剥離ウェーハ、 １９…剥離面、
２０…酸化膜（ベース酸化膜）。
DESCRIPTION OF SYMBOLS 1 ... Bonded SOI wafer, 10 ... Bond wafer, 11 ... Base wafer,
12 ... polycrystalline silicon layer, 13 ... insulating film (oxide film), 14 ... bonded wafer,
15 ... SOI layer, 16 ... Embedded oxide film layer (BOX layer, insulating film),
17 ... Ion implantation layer, 18 ... Peeling wafer, 19 ... Peeling surface,
20: oxide film (base oxide film).
Claims (4)
少なくとも、
前記ベースウェーハの貼り合わせ面側に気相成長法により多結晶シリコン層を堆積する工程と、
該多結晶シリコン層の表面を研磨する工程と、
前記ボンドウェーハの貼り合わせ面に前記絶縁膜を形成する工程と、
該絶縁膜を介して前記ベースウェーハの前記多結晶シリコン層の研磨面と前記ボンドウェーハを貼り合わせる工程と、
貼り合わせられた前記ボンドウェーハを薄膜化してＳＯＩ層を形成する工程と
を有し、
前記ベースウェーハとして抵抗率が１００Ω・ｃｍ以上のシリコン単結晶ウェーハを用い、
前記多結晶シリコン層を堆積する工程は、前記ベースウェーハの前記多結晶シリコン層を堆積する表面に予め酸化膜を形成する段階をさらに含み、
前記多結晶シリコン層を堆積するための反応ガス中に酸素原子含有ガスをドープしながら前記多結晶シリコン層を堆積することによって、前記多結晶シリコン層として、酸素原子を含有した多結晶シリコン層を堆積することを特徴とする貼り合わせＳＯＩウェーハの製造方法。 Both are methods for producing a bonded SOI wafer by laminating a bond wafer made of a silicon single crystal and a base wafer via an insulating film,
at least,
Depositing a polycrystalline silicon layer by vapor deposition on the bonding surface side of the base wafer;
Polishing the surface of the polycrystalline silicon layer;
Forming the insulating film on the bonding surface of the bond wafer;
Bonding the bonded wafer and the polished surface of the polycrystalline silicon layer of the base wafer through the insulating film;
Forming a SOI layer by thinning the bonded bond wafer,
Using a silicon single crystal wafer having a resistivity of 100 Ω · cm or more as the base wafer,
The step of depositing the polycrystalline silicon layer further includes a step of previously forming an oxide film on a surface of the base wafer on which the polycrystalline silicon layer is deposited,
A polycrystalline silicon layer containing oxygen atoms is formed as the polycrystalline silicon layer by depositing the polycrystalline silicon layer while doping an oxygen atom-containing gas in a reaction gas for depositing the polycrystalline silicon layer. A method for producing a bonded SOI wafer, comprising depositing.
前記貼り合わせる工程より前に前記ボンドウェーハに水素イオン又は希ガスイオンを注入してイオン注入層を形成し、
前記貼り合わせる工程よりも後に、前記イオン注入層に沿って前記ボンドウェーハを剥離することにより、前記ボンドウェーハを薄膜化してＳＯＩ層を形成することを特徴とする請求項１から請求項３のいずれか１項に記載の貼り合わせＳＯＩウェーハの製造方法。 Thinning the bond wafer
Prior to the bonding step, hydrogen ions or rare gas ions are implanted into the bond wafer to form an ion implantation layer,
4. The SOI layer is formed by forming the SOI layer by thinning the bond wafer by peeling the bond wafer along the ion implantation layer after the bonding step. A method for producing a bonded SOI wafer according to claim 1.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017029048A JP2018137278A (en) | 2017-02-20 | 2017-02-20 | Bonded soi wafer manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017029048A JP2018137278A (en) | 2017-02-20 | 2017-02-20 | Bonded soi wafer manufacturing method |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018137278A true JP2018137278A (en) | 2018-08-30 |
Family
ID=63364958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017029048A Pending JP2018137278A (en) | 2017-02-20 | 2017-02-20 | Bonded soi wafer manufacturing method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2018137278A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022176701A1 (en) * | 2021-02-19 | 2022-08-25 | 信越化学工業株式会社 | Composite wafer and manufacturing method therefor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936926A (en) * | 1982-08-25 | 1984-02-29 | Hitachi Ltd | Fabrication of semiconductor device |
| JPH10256263A (en) * | 1997-03-11 | 1998-09-25 | Nec Corp | Soi substrate and manufacture therefor |
| JP2015211074A (en) * | 2014-04-24 | 2015-11-24 | 信越半導体株式会社 | Bonded soi wafer manufacturing method and bonded soi wafer |
-
2017
- 2017-02-20 JP JP2017029048A patent/JP2018137278A/en active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5936926A (en) * | 1982-08-25 | 1984-02-29 | Hitachi Ltd | Fabrication of semiconductor device |
| JPH10256263A (en) * | 1997-03-11 | 1998-09-25 | Nec Corp | Soi substrate and manufacture therefor |
| JP2015211074A (en) * | 2014-04-24 | 2015-11-24 | 信越半導体株式会社 | Bonded soi wafer manufacturing method and bonded soi wafer |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2022176701A1 (en) * | 2021-02-19 | 2022-08-25 | 信越化学工業株式会社 | Composite wafer and manufacturing method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6118757B2 (en) | Manufacturing method of bonded SOI wafer | |
| JP6100200B2 (en) | Manufacturing method of bonded SOI wafer | |
| TWI692001B (en) | Method for manufacturing laminated SOI wafer | |
| CN109314040B (en) | Method for manufacturing bonded SOI wafer | |
| US20130102126A1 (en) | Method for manufacturing bonded wafer | |
| CN109075028B (en) | Method for manufacturing bonded SOI wafer | |
| JP5942948B2 (en) | Manufacturing method of SOI wafer and bonded SOI wafer | |
| JP5625239B2 (en) | Manufacturing method of bonded wafer | |
| JP2018137278A (en) | Bonded soi wafer manufacturing method | |
| TWI804626B (en) | Method for manufacturing bonded SOI wafer and bonded SOI wafer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190221 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20191209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20191217 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200131 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20200303 |