JP2018133854A - 電圧非降下型電源回路及びその応用回路 - Google Patents
電圧非降下型電源回路及びその応用回路 Download PDFInfo
- Publication number
- JP2018133854A JP2018133854A JP2017024516A JP2017024516A JP2018133854A JP 2018133854 A JP2018133854 A JP 2018133854A JP 2017024516 A JP2017024516 A JP 2017024516A JP 2017024516 A JP2017024516 A JP 2017024516A JP 2018133854 A JP2018133854 A JP 2018133854A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- power supply
- type
- power
- voltage drop
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000000737 periodic effect Effects 0.000 claims description 9
- 230000003071 parasitic effect Effects 0.000 claims description 6
- 230000005669 field effect Effects 0.000 claims 5
- 230000001360 synchronised effect Effects 0.000 abstract description 5
- 230000003111 delayed effect Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 230000009977 dual effect Effects 0.000 description 2
- 230000001172 regenerating effect Effects 0.000 description 2
- 238000009499 grossing Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000010248 power generation Methods 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Rectifiers (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Abstract
Description
また、順方向電圧を減少し、整流効率を改善する理想ダイオードと称している回路構成が存在するが、いわゆる同期整流方式であり、駆動用の電源を別に必要とし、2端子として取り扱うことができないから、「理想」と呼ぶことができない整流方式しかなかった。
さらに、直流配電は効率が高いとされるが、放電を生じると自然に停止しないという欠点があった。
その1つの方法として、間欠的に断続を繰り返す方法が考えられるが、前述のとおり商用の100V〜220Vを整流して制御回路用の電源として直接利用するのには電圧が高過ぎ、待機電力を0にすることができない欠点があった。
ディプレッション型FET85d(図は、NchのMOSFETである。極性が逆になったPch型のMOSFET、あるいはジャンクション型のFETでも構成可能である。)のソースに分圧抵抗器R1、R2とコンデンサーC1とを並列に接続し、逆電圧保護のダイオード82をとおしてドレインに交流電源2の電圧V1を加え、ゲートを分圧抵抗器R1、R2の中点に接続している。
分圧抵抗器R1、R2によって分圧された電圧がゲートに加わり、ゲートしきい値電圧VGthに達すると、ドレインとソースとの間が遮断され、充電が停止する。
分圧抵抗器R1、R2の比により、コンデンサーC1の充電電圧Vcchgを調整できる。
Vcchg=VGth×R1/(R1+R2)
τ=CG×R1×R2/(R1+R2)
コンデンサーC1の両端の電圧V2は、使用するディプレッション型FET85dの特性などによって異なるが、数ボルトから十数ボルトの直流を得ることができる。
直列のRf、分圧抵抗に並列のCsなどは、電圧非降下型電源80のパルス状の充電を阻害する要素であることを示す。
図2(b)のような動作波形V2となり、充電電流I1はパルス状から崩れ、電源電圧の高いときも電流I1が流れ続ける状態となる。
ツェナーダイオード82z、抵抗Rzは、過剰な電圧を低減する方法を示している。
完全な2端子化が可能な理想特性のダイオード及び直流配電等に必要な電子スイッチを提供できる。
パワーMOSFET(エハンスメント型FET)85eを理想ダイオード82iとして用いるので、その寄生ダイオード82Pの導通方向(アノードからカソード)が理想ダイオード82iの導通方向となる。
電圧非降下型電源80の負極をパワーMOSFET85eのソースに接続し、理想ダイオード82iのアノードAとなる。
電流の方向が理想ダイオード83iの導通方向であるときのみゲートの電圧V4を加えてパワーMOSFET85eのゲートを駆動し、寄生ダイオード82pの電圧降下をパワーMOSFET85eの低い導通抵抗により減少させている。
電流は、寄生ダイオード82Pの導通方向に流れるので、I2は、負で表されている。
V3が負になったときは、ゲートに電圧V4が正の電圧を加えるようにオペアンプ83により反転増幅を行っている。電流I2の方向が反転し、V3が正となったときに素早く電圧V4を0Vに下げてパワーMOSFET85eを遮断する。
電流容量を増すために複数のパワーMOSFETを並列接続し、ゲートをそれぞれ異なる分圧抵抗器を通して、ONとなる電圧が異なるように接続した場合において、電流の方向転換の検出を容易にできる。(ループゲインの制限と同じ。)
図3(c)は、電圧非降下型電源80を用いた理想ダイオード82iを記号化して表現したものである。
記号は、カソードKから延びる矢印(NchMOSFETの場合。)で、内部回路に電源を供給していることを示している。
DcとDdは、アノード同志を接続しているから、双方の共通線80cが同電位であるので、互いに電圧非降下型電源80を共有することができる。(モジュールを構成する場合などに有効である。)
PchのFETを用いて理想ダイオード82i(電圧非降下型電源80を含む。)を構成した場合は、カソード同志が共通線80cとなるので、DaとDbの電圧非降下型電源80を互いに共有させることが可能である。この場合、使用するオペアンプ83は、入力端子が正の電源電圧付近の同相入力電圧となった場合においても、正常に動作する単一電源で動作可能なオペアンプを用いる必要がある。
コンデンサーC1を外付けとする記号について説明したが、使用するオペアンプの消費電流が小さい場合は、コンデンサーC1の容量も小さくできるので、全てを1つの集積回路にして完全な2端子化も可能と考えられる。
本応用回路1の理想ダイオード82iは、整流回路など、繰返し逆方向の電圧が加えられる用途に限られる。
図4(a)は、電圧非降下型電源80を用いた応用回路2の二重化した理想ダイオード82iでは、回路を一時的に切断させて駆動用の電力を得る。
I2の方向が理想ダイオード82iの順方向となるので、オペアンプ83の極性が応用回路2とは逆になっており、電流の方向に応じて、2つのパワーMOSFET85eの導通と遮断の制御を行う。
VGth−3は、図に示していないが、ゲート側に分圧抵抗器を加えることで調整することができる。
モジュール化して、コンデンサーC1を外付けとする場合は、共通線80cを外部に引き出す必要があるため、4端子となる。(理想ダイオード82iとしては、2端子として取り扱うことが出来る。)
太陽光パネル11の配線の持つインダクタンスによる影響も考慮する必要がある。
2つのパワーMOSFET85eを使用する回路構成の場合、共通線80cが外部回路と共通に出来ないので、他の理想ダイオード82iと内蔵する電圧非降下型電源80を共有することはできない。
直流電力を安全に配電するため、配電区間内で放電が発生した場合に消弧出来る必要があるので、周期パルス発生器84Pを内蔵し、パワーMOSFET85eの断続を繰り返すとともに、遮断した瞬間に電圧非降下型電源80に電流I1が流れ、コンデンサーC1に駆動用の電力を得る構成としている。
また、無負荷時には、電圧非降下型電源80が完全に停止するので、無駄な電力を消費しない。
さらに、図5(a)の出力は、断続する直流が出力されるから、電圧が変化する電源12である。
図5(c)は、(a)の電圧非降下型電源80を用いて、周期パルス発生器84Pにより駆動する電子スイッチ84を記号化して表現したものである。
周期パルス発生器80Pを内蔵しない場合は、その電圧が変化する電源12に接続して使用する必要があるから、図5(a)の直流電圧を断続する回路と負荷RLとの間に挿入して動作する電子スイッチ84として使用することができる。
周期パルス発生器80Pを内蔵しない場合は、その電圧が変化する直流電源に接続して使用する必要があり、図5(a)または図6(a)の直流電圧を断続する回路と負荷RLとの間に挿入して使用することができる。
また、応用回路として図に示していないが、交流電源2の電子スイッチ(周期パルス発生器80Pは、必要ない)として構成することもできる。
コンデンサーC1を外付けとした場合の記号表記は掲載しなかったが、センサー等の周辺回路への電力供給が可能であり、センサー入力端子が必要である。
特許文献5の直流配電システムでは、異なる時刻に断続する2系統の配線により供給し、電気機器側で合成することで、断続の無い直流電力を受け取ることができる構成を採っている。
そのチョークコイルLa、Lbのインダクタンスが100μH、1Aの電流が流れる回路を1秒間に60回断続すると、回生電力Uは、
U=(1/2)×I2×L×60
= 3[mW]
電流Iの2乗に比例して回生電力Uが増加するから、余剰分の電流はダイオード82によりバイパスする。
本願は、微小な直流電力を効率的にかつ簡単に得る方法と、その電力を使用してパワーMOSFETを駆動して、実用的な理想ダイオードや電子スイッチを構成し、効率のよい整流回路及び直流配電システム実現することができる。
(変換器)13 パワーコンディショナー(直流交流変換器)
2 交流電源
(整流器)24 両波整流器(ブリッジ整流器)
3 配線盤 30 メインブレーカー 31 安全ブレーカー 3f フィルター
4 コンセント 5 プラグ 6 電気機器
8 部品 80 電圧非降下型電源 80c 共通線 80o 出力端子
80O 出力端子(応用回路の出力端子) 81 電源入力端子
82 ダイオード 82p 寄生ダイオード
82i 理想ダイオード(Da〜Dd)
82b ブリッジ整流器
83 オペアンプ(単一電源用) 83D 極性検出器
84 電子スイッチ(Sa〜Sf) 84d FETドライバ
84P 周期パルス発生器 84I 過電流検出器
84g 保安電極電流検出器 84m 信号変調器
84s 各種センサー(人感センサー・照度センサー等)
84p フォトカップラー
85d MOSFET(Nch、Depletion mode)
85e MOSFET(Nch、Enhancement mode)
86 コンデンサー(C1、C2、C6、Ci、C1a〜C1d)
87 チョークコイル(L、La、Lb)
88 抵抗器(Rf、Rg、Rh、RL、Rs、Rz)
89 分圧抵抗器(R1、R2、Radj)
9 その他 90 接地(大地) 91 筐体
I 電流(I1、I2)
V 電圧(V1〜V4、V0:電圧の基準、共通線80c)
Claims (5)
- デプレッション型FET(85d、N型及びP型並びにMOS型及びジャンクション型の電界効果トランジスタ。以下同じ。)、コンデンサー(86)、並びに、ダイオード(82)を備え、
前記デプレッション型FET(85d)の
ドレインを、前記ダイオード(82)を通して電源(1、11、12、2)に、
ゲートを、抵抗器(88)を通してあるいは直接2つの分圧抵抗器(89)に、
ソースを、前記分圧抵抗器(89)の1つに、前記コンデンサー(86)及び出力端子(80o)に、
前記コンデンサ(86)と前記分圧抵抗器(89)の他の1つを共通線(80c)に、それぞれ接続し、
共通線(80c)と出力端子(80o)を出力とする回路を構成し、
電源(2、23)の電圧が、必要とする電圧前後の電圧となるときに、
前記デプレッション型FET(85d)のゲート−ソース間の静電容量(CG、Cg)とゲートに直列に入る抵抗(前記抵抗器88および前記分圧抵抗器89の合成抵抗値)との時定数に比例する動作遅延により、前記デプレッション型FET(85d)を通して、前記コンデンサー(86)に前記分圧抵抗器(89)の分圧比により決まる電圧より高い電圧まで充電を行うことで、直流電力を得ることを特徴とする電圧非降下型電源(80)。
- 電圧非降下型電源(80)及びエンハンスメント型MOSFET(85e、N型及びP型のMOS型電界効果トランジスタ。電流容量を増すために複数のFETを並列接続したものを含む。以下同じ。)を備え、
ドレインを電圧非降下型電源(80)に、
ソースを共通線(80c)と出力端子(80O)に接続し、
前記電圧非降下型電源(80)で得た電力により、前記エンハンスメント型MOSFET(85e)のソースとゲートとの間に電圧を加え制御する電子スイッチ(84)を構成することを特徴とする請求項1に記載の電圧非降下型電源(80)の応用回路。
- 電圧非降下型電源(80)及びエンハンスメント型MOSFET(85e、N型及びP型のMOS型電界効果トランジスタ。電流容量を増すために複数のFETを並列接続したものを含む。以下同じ。)を2個(複数のFETを並列接続したものである場合は、2組)を備え、
前記2個(2組)のエンハンスメント型MOSFET(85e)のソース同志及びゲート同志を接続したものであって、
一方のドレインを電圧非降下型電源(80)に、
他方のドレインを出力端子(80O)に
双方のソースを共通線(80c)に接続し、
前記電圧非降下型電源(80)で得た電力により、前記エンハンスメント型MOSFET(85e)のソースとゲートとの間に電圧を加え制御する電子スイッチ(84)を構成することを特徴とする請求項1に記載の電圧非降下型電源(80)の応用回路。
- 電圧非降下型電源(80)及びエンハンスメント型MOSFET(85e、N型及びP型のMOS型電界効果トランジスタ。電流容量を増すために複数のFETを並列接続したものを含む。以下同じ。)並びに、
電流方向検出器(83D、オペアンプ83等により構成するものを含む。以下同じ。)を備え、
電源(1、11、12、2)と負荷との間に直列接続した前記電圧非降下型電源(80)に電圧が加えられた時に必要な電圧の電力を蓄積し、
電流方向検出器(83D)により電流の方向を検出し、出力端子(80O)に接続された前記エンハンスメント型MOSFET(85e)の寄生ダイオード(82p)の導通方向に電流が流れるときのみ、前記エンハンスメント型MOSFET(85e)のゲートに電圧を加えることで、
2端子として取り扱うことが可能な理想ダイオード(82i)を構成することを特徴とする、
請求項1から3のいずれか1項に記載の電圧非降下型電源(80)の応用回路。
- 電圧非降下型電源(80)及びエンハンスメント型MOSFET(85e、N型及びP型のMOS型電界効果トランジスタ。電流容量を増すために複数のFETを並列接続したものを含む。以下同じ。)並びに、
FETドライバ(84d)、周期パルス発生器(84P)、過電流検出器(84I)、保安電極電流検出器(84g)、各種センサー(84s)のうち1つ以上を備え、
電源(1、11、12、2)と負荷との間に直列接続した前記電圧非降下型電源(80)に電圧が加えられた時に必要な電圧の電力を蓄積し、
前記エンハンスメント型MOSFET(85e)により負荷に供給する電流を断続する電子スイッチ(84)を構成することを特徴とする、
請求項1から4のいずれか1項に記載の電圧非降下型電源(80)の応用回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024516A JP6137723B1 (ja) | 2017-02-14 | 2017-02-14 | 電圧非降下型電源回路及びその応用回路 |
PCT/JP2018/004694 WO2018151052A1 (ja) | 2017-02-14 | 2018-02-09 | 電圧非降下型電源回路及びその応用回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017024516A JP6137723B1 (ja) | 2017-02-14 | 2017-02-14 | 電圧非降下型電源回路及びその応用回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6137723B1 JP6137723B1 (ja) | 2017-05-31 |
JP2018133854A true JP2018133854A (ja) | 2018-08-23 |
Family
ID=58794454
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017024516A Expired - Fee Related JP6137723B1 (ja) | 2017-02-14 | 2017-02-14 | 電圧非降下型電源回路及びその応用回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6137723B1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6191040B1 (ja) * | 2017-06-01 | 2017-09-06 | 一穂 松本 | 複素電圧降下型電源回路を用いた理想ダイオード |
US10333425B1 (en) * | 2018-05-03 | 2019-06-25 | Linear Technology Holding Llc | Self-biasing ideal diode circuit |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1336912A1 (en) * | 2002-02-18 | 2003-08-20 | Motorola, Inc. | Low drop-out voltage regulator |
US6989659B2 (en) * | 2002-09-09 | 2006-01-24 | Acutechnology Semiconductor | Low dropout voltage regulator using a depletion pass transistor |
-
2017
- 2017-02-14 JP JP2017024516A patent/JP6137723B1/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP6137723B1 (ja) | 2017-05-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8508963B2 (en) | Step-down switching regulator capable of providing high-speed response with compact structure | |
US9831778B2 (en) | Power-converting device and power conditioner using the same | |
US9806618B2 (en) | Power converting device and power conditioner using the same | |
US8780588B2 (en) | Bidirectional DC/DC converter with simple control operation | |
US9385624B2 (en) | Rectifier circuit | |
CN103887984A (zh) | 隔离式变换器及应用其的开关电源 | |
CN101552560A (zh) | 一种开关稳压电路及其控制方法 | |
CN103457492A (zh) | 一种离线电压调节器及其电压转换方法 | |
CN105391280A (zh) | 用于生成备用电压的***和方法 | |
KR20150089270A (ko) | 배터리 역접속 방지 장치 및 그 동작 방법 | |
US20140177308A1 (en) | Electrical power conversion device | |
WO2013175915A1 (ja) | フルブリッジ電力変換装置 | |
JP2002186258A (ja) | 並列電源システム | |
JP6137723B1 (ja) | 電圧非降下型電源回路及びその応用回路 | |
JP2017070028A (ja) | 半導体装置 | |
CN109194126B (zh) | 一种电源切换电路 | |
CN101860180B (zh) | Mos管驱动装置及电源模块 | |
CN104682692A (zh) | 电源管理单元 | |
CN210640810U (zh) | 高压buck开关变换器及其相关的集成电路 | |
CN108566077B (zh) | 一种具有自学习功能的电源*** | |
CN105659483B (zh) | 电源装置 | |
CN115065247A (zh) | 升压变换电路及升压变换器 | |
CN113206494B (zh) | 一种输入电压的检测电路和充电器 | |
US9077256B2 (en) | Method of forming a low power dissipation regulator and structure therefor | |
CN210629083U (zh) | 一种漏电保护装置及用电设备 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170301 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170301 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170301 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170414 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20170421 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20170421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6137723 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |