JP2018133466A

JP2018133466A - Semiconductor optical element

Info

Publication number: JP2018133466A
Application number: JP2017026548A
Authority: JP
Inventors: 中村　幸治; Koji Nakamura; 幸治中村
Original assignee: Oki Electric Industry Co Ltd
Current assignee: Oki Electric Industry Co Ltd
Priority date: 2017-02-16
Filing date: 2017-02-16
Publication date: 2018-08-23

Abstract

PROBLEM TO BE SOLVED: To efficiently transmit a heat flow generated by a heating section to an active layer.SOLUTION: In a semiconductor optical device 100a in which a semiconductor laser 10a having an active layer 13 and a silicon photonic substrate 41 are bonded to each other, in the semiconductor laser 10a is configured such that the active layer 13 is heated by a resistance heating film 28 as a heating portion. A distance d3 between the active layer 13 and the silicon photonic substrate 41 is shorter than a distance between the resistance heating film 28 and the silicon photonic substrate 41.SELECTED DRAWING: Figure 7

Description

本発明は、半導体光学素子に関し、例えば、光ファイバ通信で使用される化合物半導体レーザと、Ｓｉ細線導波路を形成したＳｉ基板とを異種接合した半導体光学素子に関する。 The present invention relates to a semiconductor optical device, for example, a semiconductor optical device in which a compound semiconductor laser used in optical fiber communication and a Si substrate on which a Si fine wire waveguide is formed are heterogeneously bonded.

現在、導入が進展しているＦＴＴＨ（Fiber to the Home）システム、特にＰＯＮ（Passive Optical Network）システムには、ＬＤ（Laser Diode）やＰＤ（Photo Diode）等の電子デバイスを、光回路の基板表面に実装した半導体光学素子を用いる方法が提案されている。ここで、光回路は、Ｓｉを材料として用いる光導波路、例えば、Ｓｉをコアとし、Ｓｉよりも極めて屈折率が小さいＳｉＯ_２をクラッドとしたＳｉ細線導波路を用いたものが知られている。 The FTTH (Fiber to the Home) system, especially the PON (Passive Optical Network) system, which is currently being introduced, is equipped with electronic devices such as LD (Laser Diode) and PD (Photo Diode). A method using a semiconductor optical element mounted on the board has been proposed. Here, an optical circuit using an optical waveguide using Si as a material, for example, an Si waveguide having Si as a core and SiO ₂ having a refractive index much smaller than Si as a cladding is known.

ところで、半導体レーザは、活性層の温度変化により、その発振波長を可変することが可能である。このような波長可変半導体レーザは、電流注入用電極とは別に、結晶成長側上面に抵抗加熱膜を備え、活性層を温度制御させ、発振波長を可変できるように構成されている。抵抗加熱膜は、材料、膜厚、幅を変更することにより所望の抵抗値にして、抵抗値に準じた発熱量を得るようにしている。通常は、半導体レーザに電流を流し、実際にレーザ発振した状態で、抵抗加熱膜に電流を流している。これにより、半導体レーザは、所望の発熱量を得て、発振波長を制御している。このとき、ＤＦＢ（Distributed Feedback）レーザの場合、活性層の温度が１０℃上昇すると、約１ｎｍほど長波長側にシフトする。 Incidentally, the oscillation wavelength of the semiconductor laser can be varied by changing the temperature of the active layer. Such a wavelength tunable semiconductor laser has a resistance heating film on the upper surface of the crystal growth side, separately from the current injection electrode, and is configured such that the oscillation wavelength can be varied by controlling the temperature of the active layer. The resistance heating film has a desired resistance value by changing the material, film thickness, and width, and obtains a calorific value in accordance with the resistance value. Usually, a current is passed through the semiconductor laser, and a current is passed through the resistance heating film in a state where laser oscillation is actually performed. As a result, the semiconductor laser obtains a desired amount of heat generation and controls the oscillation wavelength. At this time, in the case of a DFB (Distributed Feedback) laser, when the temperature of the active layer rises by 10 ° C., it shifts to the longer wavelength side by about 1 nm.

特許文献１は、Ｐ側ＩｎＰクラッド層とＮ側ＩｎＰクラッド層との間に活性層を介挿し、Ｐ側ＩｎＰクラッド層の上部に抵抗加熱膜を形成した波長可変半導体レーザを開示している。また、特許文献２は、ｎ−ＩｎＰ基板を用い、基板反対側の表面にヒータ電極を形成した波長可変半導体レーザを開示している。 Patent Document 1 discloses a wavelength tunable semiconductor laser in which an active layer is interposed between a P-side InP cladding layer and an N-side InP cladding layer, and a resistance heating film is formed on the P-side InP cladding layer. Patent Document 2 discloses a wavelength tunable semiconductor laser using an n-InP substrate and having a heater electrode formed on the surface opposite to the substrate.

特開平６−３５０２０３号公報JP-A-6-350203 特開２００３−２３３０８号公報JP 2003-23308 A

特許文献１，２に示すような抵抗加熱膜を備えた波長可変半導体レーザは、結晶成長面が上になるように（ジャンクションアップ）、サブキャリアと呼ばれる基板に実装していた。つまり、抵抗加熱膜は、ｎ−ＩｎＰ基板の反対側表面に形成されていた。ところが、半導体レーザは、光導波路を有するシリコン基板上に実装するときには、結晶成長面を下にして（ジャンクションダウン）、シリコン基板に実装する必要がある。 The wavelength tunable semiconductor laser provided with the resistance heating film as shown in Patent Documents 1 and 2 is mounted on a substrate called a subcarrier so that the crystal growth surface is on (junction up). That is, the resistance heating film was formed on the opposite surface of the n-InP substrate. However, when a semiconductor laser is mounted on a silicon substrate having an optical waveguide, it is necessary to mount the semiconductor laser on the silicon substrate with the crystal growth surface down (junction down).

つまり、ｎ−ＩｎＰ基板の結晶成長面は、結晶の厚み制御を精密に行なうことができるので、結晶成長面とシリコン基板とを接合した半導体光学素子は、光軸の高さを高精度に合わせることができるからである。これに対して、 That is, the crystal growth surface of the n-InP substrate can precisely control the thickness of the crystal, so that the semiconductor optical element in which the crystal growth surface and the silicon substrate are bonded can adjust the height of the optical axis with high accuracy. Because it can. On the contrary,

ここで、ｎ−ＩｎＰ基板の結晶成長面とシリコン基板とを接合した半導体光学素子は、特許文献１，２に記載の抵抗加熱膜とシリコン基板とを接合することになる。半導体レーザ材料であるIII−Ｖ族化合物（例えば、ＩｎＰやＧａＡｓ）よりもシリコン基板の方が熱伝導率が高いので、半導体レーザは、抵抗加熱膜（加熱部）が発生した熱流が、シリコン基板（シリコンフォトニクス基板）に流れてしまう。つまり、半導体レーザは、活性層の温度制御が困難になり、効率良い波長可変ができないという、新たな問題が生じる。 Here, in the semiconductor optical element in which the crystal growth surface of the n-InP substrate and the silicon substrate are bonded, the resistance heating film and the silicon substrate described in Patent Documents 1 and 2 are bonded. Since the silicon substrate has a higher thermal conductivity than the III-V group compound (for example, InP or GaAs) which is a semiconductor laser material, the semiconductor laser generates a heat flow generated by the resistance heating film (heating unit). (Silicon photonics substrate). That is, the semiconductor laser has a new problem that it becomes difficult to control the temperature of the active layer and the wavelength cannot be changed efficiently.

本発明は、このような問題点を解決するためになされたものであり、加熱部が発生する熱流を効率良く活性層に伝達することができる半導体光学素子を提供することを目的とする。 The present invention has been made to solve such problems, and an object of the present invention is to provide a semiconductor optical element capable of efficiently transmitting a heat flow generated by a heating unit to an active layer.

前記目的を達成するために、本発明の一の手段は、活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、前記半導体レーザは、前記活性層が加熱部（例えば、抵抗加熱膜２８）により加熱されるものであり、前記活性層と前記シリコンフォトニクス基板との距離は、前記加熱部と前記シリコンフォトニクス基板との距離よりも短いことを特徴とする。 In order to achieve the above object, one means of the present invention is to provide a semiconductor optical element in which a semiconductor laser having an active layer and a silicon photonics substrate are bonded, wherein the active layer has a heating part (for example, The distance between the active layer and the silicon photonics substrate is shorter than the distance between the heating unit and the silicon photonics substrate.

シリコン基板の熱伝導率は、１．３［Ｗ／（ｃｍＫ）］であり、ＩｎＰ基板の熱伝導率は、０．６８［Ｗ／（ｃｍＫ）］である。また、シリコン基板の方がＩｎＰ基板よりも体積が大きいので、熱容量も大きい。また、ＩｎＰ基板の方がシリコン基板よりも熱伝導率が悪いので、加熱部で発熱した熱は、一部がシリコン基板に伝導し、吸収されるが、他の熱が熱流として活性層に伝達し、活性層の加熱や昇温に寄与する。特に、加熱部と活性層との距離は、シリコンフォトニクス基板と加熱部との距離よりも短いので、活性層を加熱する熱流の方がシリコン基板を熱吸収させる熱流よりも寄与が大きい。 The thermal conductivity of the silicon substrate is 1.3 [W / (cmK)], and the thermal conductivity of the InP substrate is 0.68 [W / (cmK)]. Moreover, since the volume of the silicon substrate is larger than that of the InP substrate, the heat capacity is also large. Also, since the thermal conductivity of the InP substrate is worse than that of the silicon substrate, part of the heat generated in the heating part is conducted and absorbed by the silicon substrate, but other heat is transferred to the active layer as a heat flow. And contributes to heating and raising the temperature of the active layer. In particular, since the distance between the heating unit and the active layer is shorter than the distance between the silicon photonics substrate and the heating unit, the heat flow for heating the active layer contributes more than the heat flow for absorbing the silicon substrate.

本発明の他の手段は、活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、前記半導体レーザは、前記活性層の両側に溝部（例えば、チャネル構造２３，２３）を形成したダブルチャネル構造を有し、前記溝部は、その最深部と前記シリコンフォトニクス基板との距離が前記活性層と前記シリコンフォトニクス基板との距離よりも長く形成されており、前記溝部の開口側が前記シリコンフォトニクス基板に面しており、前記活性層を加熱する抵抗加熱膜が前記最深部の周辺に配設されていることを特徴とする。 According to another aspect of the present invention, there is provided a semiconductor optical element in which a semiconductor laser having an active layer and a silicon photonics substrate are bonded. The groove portion is formed, and the groove portion is formed such that a distance between the deepest portion and the silicon photonics substrate is longer than a distance between the active layer and the silicon photonics substrate, and the opening side of the groove portion is It faces the silicon photonics substrate, and a resistance heating film for heating the active layer is disposed around the deepest portion.

本発明によれば、加熱部が発生する熱流を効率良く活性層に伝達することができる。 According to the present invention, the heat flow generated by the heating unit can be efficiently transmitted to the active layer.

本発明の実施形態である半導体光学素子の斜視図である。It is a perspective view of the semiconductor optical element which is embodiment of this invention. 本発明の実施形態である半導体光学素子が備える半導体レーザの斜視図である。It is a perspective view of the semiconductor laser with which the semiconductor optical element which is embodiment of this invention is provided. 半導体光学素子の作製工程を示すフローチャートである。It is a flowchart which shows the manufacturing process of a semiconductor optical element. 半導体光学素子が備える半導体レーザを作製する作製工程を示すフローチャートである。It is a flowchart which shows the manufacturing process which produces the semiconductor laser with which a semiconductor optical element is provided. レーザ構造結晶成長の工程を説明する斜視図である。It is a perspective view explaining the process of laser structure crystal growth. ストライプマスク形成の工程を説明する斜視図である。It is a perspective view explaining the process of stripe mask formation. メサストライプ形成の工程を説明する斜視図である。It is a perspective view explaining the process of mesa stripe formation. 電流ブロック層埋め込み成長の工程を説明する斜視図である。It is a perspective view explaining the process of an electric current block layer embedding growth. クラッド層及びコンタクト層結晶成長の工程を説明する斜視図である。It is a perspective view explaining the process of a clad layer and contact layer crystal growth. ダブルチャネル形成の工程を説明する斜視図である。It is a perspective view explaining the process of double channel formation. コンタクトストライプ形成の工程を説明する斜視図である。It is a perspective view explaining the process of contact stripe formation. Ｐ側電極及びアライメントマーク形成の工程を説明する斜視図である。It is a perspective view explaining the process of P side electrode and alignment mark formation. 抵抗加熱膜形成の工程を説明する斜視図、及び平面図である。It is the perspective view explaining the process of resistance heating film formation, and a top view. 抵抗加熱膜用電極形成の工程を説明する斜視図、及び平面図である。It is the perspective view explaining the process of electrode formation for resistance heating films | membranes, and a top view. 基板薄膜化とＮ側電極形成との工程を説明する斜視図である。It is a perspective view explaining the process of board | substrate thin film formation and N side electrode formation. 半導体レーザとシリコンフォトニクスチップとを接合する接合工程を説明する斜視図である。It is a perspective view explaining the joining process which joins a semiconductor laser and a silicon photonics chip. 本発明の実施形態である半導体光学素子の断面図である。It is sectional drawing of the semiconductor optical element which is embodiment of this invention. 本発明の変形例（１）である半導体光学素子が備える半導体レーザの斜視図である。It is a perspective view of the semiconductor laser with which the semiconductor optical element which is the modification (1) of this invention is provided. 本発明の変形例（２）である半導体光学素子の斜視図である。It is a perspective view of the semiconductor optical element which is the modification (2) of this invention.

以下、図面を参照して、本発明の実施の形態（以下、「本実施形態」と称する）について詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。 Hereinafter, an embodiment of the present invention (hereinafter referred to as “the present embodiment”) will be described in detail with reference to the drawings. Each figure is only schematically shown so that the present invention can be fully understood. Moreover, in each figure, the same code | symbol is attached | subjected about the common component and the same component, and those overlapping description is abbreviate | omitted.

（構成の説明）
図１は、本発明の実施形態である半導体光学素子を説明する斜視図であり、半導体レーザ１０（１０ａ）とシリコンフォトニクスチップ４０とが接合された状態を示している。
シリコンフォトニクスチップ４０に所望の光回路及び電気配線・電気回路が形成されているが、図１は、特に、半導体レーザ１０ａとの光結合部周辺の構造を示している。 (Description of configuration)
FIG. 1 is a perspective view for explaining a semiconductor optical element according to an embodiment of the present invention, and shows a state in which a semiconductor laser 10 (10a) and a silicon photonics chip 40 are bonded.
A desired optical circuit and electrical wiring / electric circuit are formed on the silicon photonics chip 40. FIG. 1 particularly shows the structure around the optical coupling portion with the semiconductor laser 10a.

半導体光学素子１００（１００ａ）は、ｎ−ＩｎＰ基板１１（図２）を備えた半導体レーザ１０ａとシリコンフォトニクスチップ４０とを接合したものであり、半導体レーザ１０ａの基板反対側表面３２（図２）とシリコンフォトニクスチップ４０とが接合されている。つまり、半導体レーザ１０ａは、その基板反対側表面３２とシリコンフォトニクスチップ４０との接合面以外は、空気に露出している。 The semiconductor optical element 100 (100a) is obtained by bonding a semiconductor laser 10a including an n-InP substrate 11 (FIG. 2) and a silicon photonics chip 40, and a surface 32 (FIG. 2) opposite to the substrate of the semiconductor laser 10a. Are bonded to the silicon photonics chip 40. That is, the semiconductor laser 10 a is exposed to air except for the bonding surface between the substrate opposite surface 32 and the silicon photonics chip 40.

シリコンフォトニクスチップ４０は、シリコンフォトニクス基板４１と、下側クラッド層４２と、上側クラッド層４４と、シリコン光導波路４３と、半導体レーザ１０ａを固定する複数のシリコン台座４５，４５，４５，４５と、アライメントマーク４６，４６と、４つの抵抗加熱用電極４７，４７，４７，４７と、Ｐ側用電極４８とを備える。半導体レーザ１０ａは、シリコン光導波路４３側（ｙ方向）の端面が出射面であり、反対側の端面が後端面である。 The silicon photonics chip 40 includes a silicon photonics substrate 41, a lower cladding layer 42, an upper cladding layer 44, a silicon optical waveguide 43, and a plurality of silicon pedestals 45, 45, 45, 45 for fixing the semiconductor laser 10a, Alignment marks 46, 46, four resistance heating electrodes 47, 47, 47, 47, and a P-side electrode 48 are provided. In the semiconductor laser 10a, the end surface on the silicon optical waveguide 43 side (y direction) is an emission surface, and the opposite end surface is a rear end surface.

シリコンフォトニクス基板４１は、シリコン（Ｓｉ）の単結晶基板であり、熱伝導率が１．３［Ｗ／（ｃｍＫ）］である。下側クラッド層４２は、シリコンフォトニクス基板４１の表面に積層されたＳｉＯ_２の酸化物層である。シリコン光導波路４３は、下側クラッド層４２の表面に線状に積層されたシリコン層であり、Ｓｉ細線光導波路を形成する。上側クラッド層４４は、下側クラッド層４２の表面に積層され、シリコン光導波路４３を覆うＳｉＯ_２の酸化物層である。なお、シリコンフォトニクス基板４１と、下側クラッド層４２と、シリコン光導波路４３とは、ＳＯＩ基板から形成される。 The silicon photonics substrate 41 is a silicon (Si) single crystal substrate and has a thermal conductivity of 1.3 [W / (cmK)]. The lower cladding layer 42 is a SiO ₂ oxide layer laminated on the surface of the silicon photonics substrate 41. The silicon optical waveguide 43 is a silicon layer linearly stacked on the surface of the lower clad layer 42, and forms a Si thin-wire optical waveguide. The upper clad layer 44 is a SiO ₂ oxide layer that is laminated on the surface of the lower clad layer 42 and covers the silicon optical waveguide 43. The silicon photonics substrate 41, the lower cladding layer 42, and the silicon optical waveguide 43 are formed from an SOI substrate.

シリコン台座４５は、ＳｉＯ_２で形成されており、半導体レーザ１０ａの活性層１３（図２）の位置とシリコンフォトニクスチップ４０のシリコン光導波路４３とが同じ高さになるように形成されている。アライメントマーク４６は、半導体レーザ１０ａの位置決めに使用されるものであり、アライメントマーク２７（図２）と一致させる。抵抗加熱用電極４７は、半導体レーザ１０ａの抵抗加熱膜用電極２９（図２）に接続され、抵抗加熱膜２８を通電する通電電極である。Ｐ側用電極４８は、半導体レーザ１０のＰ側電極２６（図２）に接続され、半導体レーザ１０ａを駆動する駆動電極である。 The silicon pedestal 45 is made of SiO _{2 so} that the position of the active layer 13 (FIG. 2) of the semiconductor laser 10a and the silicon optical waveguide 43 of the silicon photonics chip 40 are at the same height. The alignment mark 46 is used for positioning the semiconductor laser 10a, and is aligned with the alignment mark 27 (FIG. 2). The resistance heating electrode 47 is an energized electrode that is connected to the resistance heating film electrode 29 (FIG. 2) of the semiconductor laser 10a and energizes the resistance heating film. The P-side electrode 48 is connected to the P-side electrode 26 (FIG. 2) of the semiconductor laser 10 and is a drive electrode that drives the semiconductor laser 10a.

図２は、本発明の実施形態である半導体光学素子で使用される半導体レーザの斜視図である。なお、図２は、図１の半導体レーザ１０ａの上下（ｚ方向）を逆に示している。
半導体レーザ１０ａは、ｎ−ＩｎＰ基板１１と、ｎ−ＩｎＰ基板１１の表面に積層されたｎ−ＩｎＰバッファ層１２と、ｎ−ＩｎＰバッファ層１２の基板反対側表面に積層されたｐ−ＩｎＰ層１７と、ｙ方向に線状に形成された活性層１３と、活性層１３の両側に形成されたｎ−ＩｎＰ層１８と、活性層１３の基板反対側表面に線状に形成されたｐ−ＩｎＰ層１４と、ｐ−ＩｎＰ層１９と、ｐ−ＩｎＰ層１９の基板反対側表面に積層されたｐ−ＩｎＰクラッド層２０とを備えている。 FIG. 2 is a perspective view of a semiconductor laser used in the semiconductor optical element according to the embodiment of the present invention. FIG. 2 shows the semiconductor laser 10a of FIG. 1 upside down (z direction).
The semiconductor laser 10a includes an n-InP substrate 11, an n-InP buffer layer 12 stacked on the surface of the n-InP substrate 11, and a p-InP layer stacked on the surface of the n-InP buffer layer 12 opposite to the substrate. 17, the active layer 13 linearly formed in the y direction, the n-InP layer 18 formed on both sides of the active layer 13, and the p− formed linearly on the surface of the active layer 13 opposite to the substrate. An InP layer 14, a p-InP layer 19, and a p-InP clad layer 20 laminated on the surface of the p-InP layer 19 opposite to the substrate are provided.

ｎ−ＩｎＰバッファ層１２は、ｘｚ面がメサ形状になるように、凸部が延在している。活性層１３は、ｎ−ＩｎＰバッファ層１２の中央部の凸部の基板反対側表面に線状に形成されたものである。ｐ−ＩｎＰ層１９は、ｎ−ＩｎＰ層１８の基板反対側表面であって、ｐ−ＩｎＰ層１４の両側に積層されたものである。半導体レーザ１０ａは、ファブリペロー（ＦＰ）型のIII−Ｖ属の化合物半導体レーザであり、活性層１３の後端面に全反射ミラーがコートされており、出射面に透過率数％のミラーがコートされている。 The n-InP buffer layer 12 has a protrusion extending so that the xz plane has a mesa shape. The active layer 13 is formed linearly on the surface of the n-InP buffer layer 12 on the opposite side of the substrate from the central convex portion. The p-InP layer 19 is a surface opposite to the substrate of the n-InP layer 18 and is laminated on both sides of the p-InP layer 14. The semiconductor laser 10a is a Fabry-Perot (FP) type III-V compound semiconductor laser, the rear end surface of the active layer 13 is coated with a total reflection mirror, and the output surface is coated with a mirror with a transmittance of several percent. Has been.

さらに、半導体レーザ１０ａは、活性層１３の両側にチャネル構造２３，２３が形成されている。チャネル構造２３，２３は、基板反対側表面３２からｎ−ＩｎＰ基板１１の一部まで形成された互いに平行な線状の溝部（凹部）である。チャネル構造２３，２３は、ｎ−ＩｎＰ基板１１の一部まで形成されているので、最深部が活性層１３よりもｎ−ＩｎＰ基板１１側に形成されている。半導体レーザ１０は、チャネル構造２３，２３の最深部周辺に、抵抗加熱膜２８が線状に配設されている。この抵抗加熱膜２８は、例えば、チタン（Ｔｉ）膜であり、通電によって発熱し、活性領域の温度制御を可能とする。 Further, in the semiconductor laser 10 a, channel structures 23 and 23 are formed on both sides of the active layer 13. The channel structures 23 and 23 are linear groove portions (concave portions) formed in parallel to each other and formed from the substrate opposite surface 32 to a part of the n-InP substrate 11. Since the channel structures 23 and 23 are formed up to a part of the n-InP substrate 11, the deepest part is formed closer to the n-InP substrate 11 than the active layer 13. In the semiconductor laser 10, a resistance heating film 28 is linearly disposed around the deepest portion of the channel structures 23 and 23. The resistance heating film 28 is, for example, a titanium (Ti) film, and generates heat when energized to enable temperature control of the active region.

抵抗加熱膜用電極２９，２９は、抵抗加熱膜２８の端部から基板反対側表面３２まで、チャネル構造２３，２３の表面に積層された電極である。Ｐ側電極２６は、ｐ−ＩｎＧａＡｓコンタクト層２１の基板反対側表面であって、活性層１３やｐ−ＩｎＰ層１４の上方に線状に形成されている。Ｎ側電極３０は、ｎ−ＩｎＰ基板１１の非成長側に形成されている。半導体レーザ１０ａは、Ｐ側電極２６とＮ側電極３０との間に駆動電流を流すと、活性層１３で励起が行われる。なお、Ｐ側電極２６は、電極２６ａを含み、抵抗加熱膜用電極２９は、電極２９ａを含む。 The resistance heating film electrodes 29 and 29 are electrodes stacked on the surface of the channel structures 23 and 23 from the end of the resistance heating film 28 to the surface 32 on the opposite side of the substrate. The P-side electrode 26 is a surface opposite to the substrate of the p-InGaAs contact layer 21 and is formed linearly above the active layer 13 and the p-InP layer 14. The N-side electrode 30 is formed on the non-growth side of the n-InP substrate 11. The semiconductor laser 10 a is excited in the active layer 13 when a driving current is passed between the P-side electrode 26 and the N-side electrode 30. The P-side electrode 26 includes an electrode 26a, and the resistance heating film electrode 29 includes an electrode 29a.

アライメントマーク２７，２７は、円形の開口部を有した矩形状の金属膜であり、基板反対側表面の両側に設けられている。アライメントマーク２７，２７は、シリコンフォトニクスチップ４０のアライメントマーク４６（図１）と中心が一致させられる。なお、アライメントマーク２７とアライメントマーク４６との位置合わせは、ｎ−ＩｎＰ基板１１が可視光を透過しないので、赤外カメラで行う。 The alignment marks 27, 27 are rectangular metal films having a circular opening, and are provided on both sides of the surface opposite to the substrate. The centers of the alignment marks 27 and 27 are aligned with the alignment mark 46 (FIG. 1) of the silicon photonics chip 40. The alignment between the alignment mark 27 and the alignment mark 46 is performed with an infrared camera because the n-InP substrate 11 does not transmit visible light.

図１に示す半導体光学素子１００ａは、半導体レーザ１０ａの基板反対側表面であるＮ側電極３０とシリコンフォトニクスチップ４０のシリコンフォトニクス基板４１とが接合されている。このため、活性層１３とシリコンフォトニクス基板４１との距離ｄ３は、加熱部としての抵抗加熱膜２８とシリコンフォトニクス基板４１との距離ｄ２よりも短い（図７の断面図参照）。また、溝部としてのチャネル構造２３，２３は、その開口側がシリコンフォトニクス基板４１と接している。 In the semiconductor optical element 100a shown in FIG. 1, an N-side electrode 30 that is a surface opposite to the substrate of the semiconductor laser 10a and a silicon photonics substrate 41 of a silicon photonics chip 40 are bonded. For this reason, the distance d3 between the active layer 13 and the silicon photonics substrate 41 is shorter than the distance d2 between the resistance heating film 28 as the heating unit and the silicon photonics substrate 41 (see the cross-sectional view of FIG. 7). Further, the channel structures 23 and 23 as the groove portions are in contact with the silicon photonics substrate 41 on the opening side.

図３は、半導体光学素子の作製工程を示すフローチャートである。
半導体光学素子１００（１００ａ）の作成工程は、半導体レーザ１０ａの作成工程と（Ｓ１０）、作製された半導体レーザ１０ａとシリコンフォトニクスチップ４０とを接合する接合工程と（Ｓ４０）、を備える。 FIG. 3 is a flowchart showing a manufacturing process of the semiconductor optical element.
The manufacturing process of the semiconductor optical element 100 (100a) includes a manufacturing process of the semiconductor laser 10a (S10) and a bonding process of bonding the manufactured semiconductor laser 10a and the silicon photonics chip 40 (S40).

図４は、半導体光学素子が備える半導体レーザを作製する作製工程を示すフローチャートである。
半導体レーザ１０ａは、レーザ構造の結晶成長が行われ（Ｓ１２）、ストライプマスクが形成され（Ｓ１４）、メサストライプが形成され（Ｓ１６）、電流ブロック層の埋め込み成長が行われ（Ｓ１８）、クラッド層及びコンタクト層の結晶成長が行われ（Ｓ２０）、ダブルチャネルが形成され（Ｓ２２）、コンタクトストライプが形成され（Ｓ２４）、Ｐ側電極及びアライメントマークが形成され（Ｓ２６）、抵抗加熱膜が形成され（Ｓ２８）、抵抗加熱膜用電極が形成され（Ｓ３０）、基板薄膜化とＮ側電極形成（Ｓ３２）とにより作製される。 FIG. 4 is a flowchart showing a manufacturing process for manufacturing a semiconductor laser included in the semiconductor optical element.
In the semiconductor laser 10a, the crystal growth of the laser structure is performed (S12), the stripe mask is formed (S14), the mesa stripe is formed (S16), the buried growth of the current blocking layer is performed (S18), and the cladding layer Then, crystal growth of the contact layer is performed (S20), a double channel is formed (S22), a contact stripe is formed (S24), a P-side electrode and an alignment mark are formed (S26), and a resistance heating film is formed. (S28) An electrode for resistance heating film is formed (S30), and is produced by substrate thinning and N-side electrode formation (S32).

図５Ａ乃至図５Ｋは、半導体レーザの製造工程を説明する斜視図である。以下、各製造工程について説明するが、各製造工程に関しては一般的なプロセスを用いて実施し、その詳細な条件等は本発明の本質ではないので割愛する。 5A to 5K are perspective views for explaining a manufacturing process of the semiconductor laser. Each manufacturing process will be described below, but each manufacturing process is performed using a general process, and detailed conditions and the like are not the essence of the present invention, and will be omitted.

図５Ａは、レーザ構造結晶成長の工程を説明する斜視図である。
ｎ−ＩｎＰ基板１１の表面に半導体レーザ構造用として、ｎ−ＩｎＰバッファ層１２と、多重量子井戸（ＭＱＷ）構造の活性層１３と、ｐ−ＩｎＰ層１４とを有機金属気相（ＭＯＶＰＥ）法により結晶成長させる。このとき、ｐ−ＩｎＰ層１４の厚みは、２０〜３００ｎｍ程度とする。また、ＭＱＷ構造の活性層１３は、所望の波長及び特性が得られるように最適化された構造とする。なお、ＤＦＢレーザの場合、活性層１３の下面又は上面に、所望の発振波長が得られる屈折率差の周期構造を形成するため、グレーティング構造を導入する。 FIG. 5A is a perspective view for explaining a laser structured crystal growth step.
An n-InP buffer layer 12, an active layer 13 having a multiple quantum well (MQW) structure, and a p-InP layer 14 are formed on the surface of an n-InP substrate 11 for a semiconductor laser structure by a metal organic vapor phase (MOVPE) method. To grow crystals. At this time, the thickness of the p-InP layer 14 is about 20 to 300 nm. The active layer 13 having the MQW structure has a structure optimized to obtain a desired wavelength and characteristics. In the case of a DFB laser, a grating structure is introduced in order to form a periodic structure of a refractive index difference that can obtain a desired oscillation wavelength on the lower surface or the upper surface of the active layer 13.

図５Ｂは、ストライプマスク形成の工程を説明する斜視図である。
ｐ−ＩｎＰ層１４は、化学気相堆積（ＣＶＤ）法等によって、ＳｉＯ_２等の絶縁膜が堆積される。絶縁膜が堆積されたｐ−ＩｎＰ層１４は、フォトリソプロセスが行われ、絶縁膜マスク１５が形成される。絶縁膜マスク１５は、次工程のメサストライプ幅を考慮して、所望のストライプ形状となるように形成される。 FIG. 5B is a perspective view illustrating a step of forming a stripe mask.
An insulating film such as SiO ₂ is deposited on the p-InP layer 14 by a chemical vapor deposition (CVD) method or the like. The p-InP layer 14 on which the insulating film is deposited is subjected to a photolithography process, and an insulating film mask 15 is formed. The insulating film mask 15 is formed in a desired stripe shape in consideration of the mesa stripe width in the next process.

図５Ｃは、メサストライプ形成の工程を説明する斜視図である。
ｐ−ＩｎＰ層１４、ＭＱＷ構造の活性層１３、及びｎ−ＩｎＰバッファ層１２は、絶縁膜マスク１５でマスクされたストライプ領域以外の領域が塩酸の混合エッチング液（例えば、臭化水素、塩酸、過酸化水素水、及び純水を組み合わせた混合液）により除去される。このウェットエッチングにより、ｐ−ＩｎＰ層１４、及びＭＱＷ構造の活性層１３のストライプ構造と、ｎ−ＩｎＰバッファ層１２のメサ構造とが形成される。ｎ−ＩｎＰバッファ層１２、活性層１３、及びｐ−ＩｎＰ層１４は、サイドエッチングが入り、絶縁膜マスク１５の幅よりも細く形成される。この構造は、埋め込み成長の際に、異常成長を抑制させる効果がある。 FIG. 5C is a perspective view illustrating a process of forming a mesa stripe.
The p-InP layer 14, the MQW structure active layer 13, and the n-InP buffer layer 12 are mixed etching solutions of hydrochloric acid other than the stripe regions masked by the insulating film mask 15 (for example, hydrogen bromide, hydrochloric acid, It is removed by a mixture of hydrogen peroxide water and pure water). By this wet etching, a stripe structure of the p-InP layer 14 and the active layer 13 having the MQW structure and a mesa structure of the n-InP buffer layer 12 are formed. The n-InP buffer layer 12, the active layer 13, and the p-InP layer 14 are subjected to side etching and are formed narrower than the width of the insulating film mask 15. This structure has an effect of suppressing abnormal growth during buried growth.

また、ｐ−ＩｎＰ層１４、ＭＱＷ構造の活性層１３、及びｎ−ＩｎＰバッファ層１２は、メサストライプ構造を形成する。なお、このエッチング工程は、ドライエッチング法と併用し、ドライエッチング後に、前記した混合エッチング液によるウェットエッチングを行ってもよい。 The p-InP layer 14, the active layer 13 having the MQW structure, and the n-InP buffer layer 12 form a mesa stripe structure. This etching step may be used in combination with a dry etching method, and wet etching with the above-described mixed etching solution may be performed after dry etching.

図５Ｄは、電流ブロック層埋め込み成長の工程を説明する斜視図である。
ｎ−ＩｎＰバッファ層１２の表面は、ｐ−ＩｎＰ層１７、ｎ−ＩｎＰ層１８、及びｐ−ＩｎＰ層１９の順に、ＭＯＶＰＥ法による結晶成長がｐ−ＩｎＰ層１４の高さまで行われる。これにより、ｐ−ＩｎＰ層１９、ｎ−ＩｎＰ層１８、ｐ−ＩｎＰ層１７、及びｎ−ＩｎＰバッファ層１２は、ｐｎｐｎのサイリスタ構造を成している。なお、各ＩｎＰ層１７，１８，１９の厚みや、ドーパント及びそのキャリア密度は、これらの層が、電流ブロック層として機能するように設定される。また、ｐ−ＩｎＰ層１４と、その両側のｐ−ＩｎＰ層１９とは、ドーパントや、そのキャリア密度が異なっている。なお、ＩｎＰのアクセプタ原子は、Ｃ，Ｂｅ，Ｍｇ，Ｚｎが代表的であり、ドナー原子は、Ｌｉ，Ｓｎ，Ｓｉ，Ｔｅが代表的である。 FIG. 5D is a perspective view illustrating a process of embedding a current blocking layer.
On the surface of the n-InP buffer layer 12, crystal growth by the MOVPE method is performed up to the height of the p-InP layer 14 in the order of the p-InP layer 17, the n-InP layer 18, and the p-InP layer 19. Thus, the p-InP layer 19, the n-InP layer 18, the p-InP layer 17, and the n-InP buffer layer 12 form a pnpn thyristor structure. In addition, the thickness of each InP layer 17, 18, and 19 and a dopant and its carrier density are set so that these layers may function as a current block layer. The p-InP layer 14 and the p-InP layers 19 on both sides thereof are different in dopant and carrier density. InP acceptor atoms are typically C, Be, Mg, and Zn, and donor atoms are typically Li, Sn, Si, and Te.

図５Ｅは、クラッド層及びコンタクト層結晶成長の工程を説明する斜視図である。
絶縁膜マスク１５（図５Ｄ）が除去された後、ｐ−ＩｎＰ層１９の表面は、ｐ−ＩｎＰクラッド層２０、ｐ−ＩｎＧａＡｓコンタクト層２１がＭＯＶＰＥ法によって、結晶成長される。このときの各層の厚みやドーパント及びキャリア密度は、光の閉じ込めや電流注入時の直列抵抗を考慮して設定される。結晶成長後、ｐ−ＩｎＧａＡｓコンタクト層２１の表面は、絶縁膜マスク２２が中央、及び両側に形成される。絶縁膜マスク２２の形成後、フォトリソが行われ、２本のストライプ形状３１が形成される。 FIG. 5E is a perspective view for explaining a crystal growth process of the cladding layer and the contact layer.
After the insulating film mask 15 (FIG. 5D) is removed, the p-InP clad layer 20 and the p-InGaAs contact layer 21 are crystal-grown on the surface of the p-InP layer 19 by the MOVPE method. The thickness, dopant, and carrier density of each layer at this time are set in consideration of light confinement and series resistance during current injection. After the crystal growth, an insulating film mask 22 is formed on the center and both sides of the surface of the p-InGaAs contact layer 21. After the formation of the insulating film mask 22, photolithography is performed to form two stripe shapes 31.

図５Ｆは、ダブルチャネル形成の工程を説明する斜視図である。
２本のストライプ形状３１（図５Ｅ）の形成後、臭素系エッチャント（例えば、臭素ＢｒとメタノールＣＨ_３ＯＨとの混合液）により、２つの溝部としてのチャネル構造２３，２３が形成される。２つのチャネル構造２３，２３の間隔は、電極形成後のレーザ素子の電気容量が所望の値になるように設定される。なお、２本のチャネル構造２３，２３は、ダブルチャネル構造と呼ばれる。 FIG. 5F is a perspective view illustrating a process of forming a double channel.
After the formation of the two stripe shapes 31 (FIG. 5E), channel structures 23 and 23 as two groove portions are formed by a bromine-based etchant (for example, a mixed solution of bromine Br and methanol CH ₃ OH). The distance between the two channel structures 23 and 23 is set so that the electric capacity of the laser element after electrode formation becomes a desired value. The two channel structures 23 and 23 are called a double channel structure.

図５Ｇは、コンタクトストライプ形成の工程を説明する斜視図である。
２本のチャネル構造２３，２３（図５Ｆ）の形成後、絶縁膜マスク２２（図５Ｆ）の除去と、ＣＶＤ法、及びフォトリソによる絶縁膜マスク２４，２４，２４，２４の形成とが行われる。絶縁膜マスク２４，２４，２４，２４の形成後、フォトリソが行われ、コンタクトストライプ２５が形成される。 FIG. 5G is a perspective view illustrating a step of forming a contact stripe.
After the formation of the two channel structures 23 and 23 (FIG. 5F), the insulating film mask 22 (FIG. 5F) is removed, and the insulating film masks 24, 24, 24, and 24 are formed by CVD and photolithography. . After the insulating film masks 24, 24, 24, 24 are formed, photolithography is performed to form contact stripes 25.

図５Ｈは、Ｐ側電極及びアライメントマーク形成の工程を説明する斜視図である。
コンタクトストライプ２５（図５Ｇ）の形成後、Ｐ側オーミック電極として、例えば、ＡｕＺｎ及びＡｕが蒸着される。Ｐ側オーミック電極の蒸着後、フォトリソ又はリフトオフにより、Ｐ側電極２６、及びアライメントマーク２７が形成される。なお、Ｐ側電極２６は、一方のチャネル構造２３を介して引き出される電極２６ａを含む。 FIG. 5H is a perspective view illustrating a process of forming a P-side electrode and an alignment mark.
After forming the contact stripe 25 (FIG. 5G), for example, AuZn and Au are vapor-deposited as the P-side ohmic electrode. After the deposition of the P-side ohmic electrode, the P-side electrode 26 and the alignment mark 27 are formed by photolithography or lift-off. The P-side electrode 26 includes an electrode 26 a that is drawn out through one channel structure 23.

図５Ｉ（ａ）は、抵抗加熱膜形成の工程を説明する斜視図であり、図５（ｂ）は、その平面図である。
Ｐ側電極２６、及びアライメントマーク２７（図５Ｈ）の形成後、再度、フォトリソ技術を用いて、加熱部としての抵抗加熱膜２８が形成される。このとき、ネガタイプのレジストを用いて、ダブルチャネル上にマスクを合わせて、ダブルチャネル溝の中以外を露光する。この露光によって、ダブルチャネル溝内のレジストが除去される。 FIG. 5I (a) is a perspective view for explaining a process of forming a resistance heating film, and FIG. 5 (b) is a plan view thereof.
After the formation of the P-side electrode 26 and the alignment mark 27 (FIG. 5H), the resistance heating film 28 as a heating portion is formed again using the photolithography technique. At this time, using a negative resist, a mask is aligned on the double channel, and the portion other than the inside of the double channel groove is exposed. By this exposure, the resist in the double channel groove is removed.

レジストの除去後、Ｔｉ（チタン）薄膜の蒸着やスパッタ等が行われ、２本の抵抗加熱膜２８，２８が形成される。抵抗加熱膜２８，２８は、例えば、厚さ２５ｎｍであり、チャネル構造２３の幅が１０μｍ程度である。抵抗加熱膜２８，２８は、材料及び厚みによって、抵抗率（面積抵抗率）が決定するので、幅に応じて単位長さ当りの抵抗値が決定される。つまり、材料、厚み、幅やｙ方向の長さの設定変更は、注入電流による発熱量を制御する。なお、一方の抵抗加熱膜２８は、その長さが半導体レーザ１０ａの全長に略等しいが、他方の抵抗加熱膜２８は、電極２６ａの部分で分割されている。 After the resist is removed, Ti (titanium) thin film is deposited, sputtered, etc., and two resistance heating films 28 are formed. The resistance heating films 28 and 28 have a thickness of 25 nm, for example, and the channel structure 23 has a width of about 10 μm. Since the resistivity (area resistivity) of the resistance heating films 28 and 28 is determined by the material and thickness, the resistance value per unit length is determined according to the width. That is, changing the setting of the material, thickness, width and length in the y direction controls the amount of heat generated by the injected current. One resistance heating film 28 has a length substantially equal to the entire length of the semiconductor laser 10a, but the other resistance heating film 28 is divided at the electrode 26a.

図５Ｊ（ａ）は、抵抗加熱膜用電極形成の工程を説明する斜視図であり、図５（ｂ）は、その平面図である。
抵抗加熱膜２８（図５Ｉ）の形成後、フォトリソ及び蒸着によって、抵抗加熱膜用電極２９が形成される。この抵抗加熱膜用電極２９は、電流通流用なので、Ａｕ（金）などの抵抗率の低い金属材料を用いる。また、抵抗加熱膜用電極２９は、電極２６ａ（図５Ｉ（ｂ））の部分で分割された抵抗加熱膜２８を互いに接続する電極２９ａを含む。 FIG. 5J (a) is a perspective view for explaining a process of forming a resistance heating film electrode, and FIG. 5 (b) is a plan view thereof.
After the formation of the resistance heating film 28 (FIG. 5I), the resistance heating film electrode 29 is formed by photolithography and vapor deposition. Since the resistance heating film electrode 29 is for current flow, a metal material having a low resistivity such as Au (gold) is used. The resistance heating film electrode 29 includes an electrode 29a that connects the resistance heating films 28 divided by the electrode 26a (FIG. 5I (b)) to each other.

図５Ｋは、基板薄膜化とＮ側電極形成との工程を説明する斜視図である。
抵抗加熱膜用電極２９の形成後、ｎ−ＩｎＰ基板１１の裏面は、研磨又はエッチングによる薄膜化プロセスが施される。そして、研磨等された裏面は、例えば、Ａｕ−Ｇｅ−Ｎｉなどが蒸着され、Ｎ側電極３０が形成される。このとき、アライメントマーク２７は、フォトリソなどによって、電極用の蒸着物質が除去され、円形の絶縁膜マスク２４が露出する。 FIG. 5K is a perspective view for explaining steps of substrate thinning and N-side electrode formation.
After the formation of the resistance heating film electrode 29, the back surface of the n-InP substrate 11 is subjected to a thinning process by polishing or etching. Then, on the polished back surface, for example, Au—Ge—Ni or the like is deposited, and the N-side electrode 30 is formed. At this time, the alignment mark 27 is removed of the electrode deposition material by photolithography or the like, and the circular insulating film mask 24 is exposed.

図６は、半導体レーザとシリコンフォトニクスチップとを接合する接合工程を説明する斜視図である。
半導体レーザ１０ａの基板反対側表面３２としてのＰ側電極２６、及びアライメントマーク２７の面と、シリコンフォトニクスチップ４０のシリコンフォトニクス基板４１とが接合され、半導体光学素子１００ａが構成される。このとき、アライメントマーク４６と半導体レーザ１０ａのアライメントマーク２７とは、位置合わせ用のマークである。位置合わせにより、シリコン光導波路４３と半導体レーザ１０ａの活性層１３とが光結合させられる。なお、シリコン光導波路４３と活性層１３との高さは、半導体レーザ１０ａの結晶成長の厚み制御で、予め一致させられているものとする。 FIG. 6 is a perspective view illustrating a bonding process for bonding the semiconductor laser and the silicon photonics chip.
The surface of the P-side electrode 26 and the alignment mark 27 as the surface 32 opposite to the substrate of the semiconductor laser 10a and the silicon photonics substrate 41 of the silicon photonics chip 40 are joined to form the semiconductor optical element 100a. At this time, the alignment mark 46 and the alignment mark 27 of the semiconductor laser 10a are alignment marks. By the alignment, the silicon optical waveguide 43 and the active layer 13 of the semiconductor laser 10a are optically coupled. It is assumed that the heights of the silicon optical waveguide 43 and the active layer 13 are matched in advance by controlling the thickness of crystal growth of the semiconductor laser 10a.

抵抗加熱用電極４７及びＰ側用電極４８に金錫（ＡｕＳｎ）半田を塗布し、フリップチップ実装により、半導体レーザ１０ａを実装する。その後、ワイヤーボンディングにより、半導体レーザ１０ａのＮ側電極３０（図５Ｋ）とシリコンフォトニクスチップ４０の電子回路とをＡｕワイヤで接続する。 Gold tin (AuSn) solder is applied to the resistance heating electrode 47 and the P-side electrode 48, and the semiconductor laser 10a is mounted by flip chip mounting. Thereafter, the N-side electrode 30 (FIG. 5K) of the semiconductor laser 10a and the electronic circuit of the silicon photonics chip 40 are connected by an Au wire by wire bonding.

図７は、本発明の実施形態である半導体光学素子の断面図である。
図６の接合工程により、半導体光学素子１００ａは、半導体レーザ１０ａの基板反対側表面３２であるＮ側電極３０とシリコンフォトニクス基板４１とが接合させられる。このため、半導体レーザ１０ａの活性層１３は、シリコンフォトニクス基板４１との間隔がシリコンフォトニクス基板４１と抵抗加熱膜２８との間隔の中間になる領域（中間領域）に配設されることになる。言い換えれば、シリコンフォトニクス基板４１と抵抗加熱膜２８との長さｄ２の方が活性層１３と抵抗加熱膜２８との長さｄ１よりも長い。 FIG. 7 is a cross-sectional view of a semiconductor optical element according to an embodiment of the present invention.
In the bonding step of FIG. 6, in the semiconductor optical element 100a, the N-side electrode 30 which is the substrate opposite surface 32 of the semiconductor laser 10a and the silicon photonics substrate 41 are bonded. For this reason, the active layer 13 of the semiconductor laser 10 a is disposed in a region (intermediate region) in which the distance between the silicon photonics substrate 41 and the silicon photonics substrate 41 and the resistance heating film 28 is intermediate. In other words, the length d2 between the silicon photonics substrate 41 and the resistance heating film 28 is longer than the length d1 between the active layer 13 and the resistance heating film 28.

シリコンフォトニクス基板４１の熱伝導率は、１．３［Ｗ／（ｃｍＫ）］であり、ｎ−ＩｎＰ基板１１の熱伝導率は、０．６８［Ｗ／（ｃｍＫ）］である。また、シリコンフォトニクス基板４１の方がｎ−ＩｎＰ基板１１よりも体積が大きいので、熱容量も大きい。また、ｎ−ＩｎＰ基板１１の方がシリコンフォトニクス基板４１よりも熱伝導率が悪い。 The thermal conductivity of the silicon photonics substrate 41 is 1.3 [W / (cmK)], and the thermal conductivity of the n-InP substrate 11 is 0.68 [W / (cmK)]. Further, since the silicon photonics substrate 41 has a larger volume than the n-InP substrate 11, the heat capacity is also large. Further, the n-InP substrate 11 has a lower thermal conductivity than the silicon photonics substrate 41.

このため、加熱部としての抵抗加熱膜２８で発熱した熱は、一部がＰ側電極２６（図５Ｈ）を介して、シリコンフォトニクス基板４１に伝導し、吸収されるが、他の熱が熱流としてｎ−ＩｎＰ基板１１を介して、活性層１３に伝達し、活性層の加熱や昇温に寄与する。特に、抵抗加熱膜２８と活性層１３との距離ｄ１は、シリコンフォトニクス基板４１と抵抗加熱膜２８との距離ｄ２よりも短いので、活性層１３を加熱する熱流の方がシリコンフォトニクス基板４１を熱吸収させる熱流よりも寄与が大きい。 For this reason, a part of the heat generated by the resistance heating film 28 serving as a heating unit is conducted and absorbed by the silicon photonics substrate 41 via the P-side electrode 26 (FIG. 5H), but other heat flows. To the active layer 13 via the n-InP substrate 11 and contribute to heating and raising the temperature of the active layer. In particular, since the distance d1 between the resistance heating film 28 and the active layer 13 is shorter than the distance d2 between the silicon photonics substrate 41 and the resistance heating film 28, the heat flow for heating the active layer 13 heats the silicon photonics substrate 41 more. The contribution is greater than the heat flow to be absorbed.

また、シリコンフォトニクス基板４１の熱容量は大きいが、半導体レーザ１０ａ自体の熱容量は小さい。このため、半導体レーザ１０ａの活性層１３は、高速に温度上昇し、急速に温度低下する。 In addition, although the silicon photonics substrate 41 has a large heat capacity, the semiconductor laser 10a itself has a small heat capacity. For this reason, the temperature of the active layer 13 of the semiconductor laser 10a rapidly increases and decreases rapidly.

（効果の説明）
以上説明したように、活性層１３の温度制御により発振波長を制御する機能を有する半導体レーザ１０ａをシリコンフォトニクスチップ４０に実装する場合、本実施形態のように、活性層１３よりもｎ−ＩｎＰ基板１１側に抵抗加熱膜２８を配設することにより、抵抗加熱膜２８で発熱した熱量は、シリコンフォトニクスチップ４０への伝達が少なくなり、効率よく活性層１３に伝達できる。このため、半導体レーザ１０ａは、抵抗加熱膜２８に必要な発熱電力が少なくなり、消費電力の削減が可能となる。 (Explanation of effect)
As described above, when the semiconductor laser 10a having the function of controlling the oscillation wavelength by controlling the temperature of the active layer 13 is mounted on the silicon photonics chip 40, the n-InP substrate rather than the active layer 13 as in the present embodiment. By disposing the resistance heating film 28 on the 11 side, the amount of heat generated by the resistance heating film 28 is less transmitted to the silicon photonics chip 40 and can be efficiently transmitted to the active layer 13. For this reason, the semiconductor laser 10a requires less heating power for the resistance heating film 28, and can reduce power consumption.

（変形例）
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
（１）前記実施形態の半導体レーザ１０ａは、図５Ｆのように２本のチャネル構造２３，２３を形成し、ダブルチャネル構造としたが、図８の半導体レーザ１０ｂのように、チャネル構造２３を１本のみ形成しても構わない。 (Modification)
The present invention is not limited to the embodiments described above, and various modifications such as the following are possible.
(1) The semiconductor laser 10a of the above embodiment has two channel structures 23 and 23 as shown in FIG. 5F to form a double channel structure. However, like the semiconductor laser 10b of FIG. Only one may be formed.

（２）前記実施形態の半導体光学素子１００ａは、半導体レーザ１０ａの内部に加熱部としての抵抗加熱膜２８（図５Ｉ）を形成したが、図９に示すように、半導体レーザ１０ｃの外部に加熱部５０を設けても構わない。つまり、加熱部５０は、半導体レーザ１０ｃのＮ側電極３０に接合させても構わない。この状態においても、半導体光学素子１００ｂは、活性層１３がシリコンフォトニクス基板４１と加熱部５０との中間である中間領域に配設されている。なお、この場合は、半導体レーザ１０ａは、ダブルチャネル構造にする必要はない。また、シリコンフォトニクスチップ４０ｂは、シリコンフォトニクスチップ４０ａ（図１，６）と比較して、抵抗加熱用電極４７が削除されている。 (2) In the semiconductor optical element 100a of the above embodiment, the resistance heating film 28 (FIG. 5I) as a heating unit is formed inside the semiconductor laser 10a. However, as shown in FIG. 9, the semiconductor optical element 100a is heated outside the semiconductor laser 10c. The unit 50 may be provided. That is, the heating unit 50 may be bonded to the N-side electrode 30 of the semiconductor laser 10c. Even in this state, the semiconductor optical element 100 b is disposed in an intermediate region in which the active layer 13 is between the silicon photonics substrate 41 and the heating unit 50. In this case, the semiconductor laser 10a need not have a double channel structure. Further, the silicon photonics chip 40b has the resistance heating electrode 47 removed as compared with the silicon photonics chip 40a (FIGS. 1 and 6).

（３）前記実施形態の半導体レーザ１０ａは、埋め込み型の半導体レーザであったが、リッジ導波路を用いたリッジ導波路型半導体レーザに関しても適応可能である。
（４）前記実施形態の半導体レーザ１０ａは、ｎ−ＩｎＰ基板１１を用いたが、ＧａＡｓ基板を用いた半導体レーザ構造でも適応可能である。なお、ＧａＡｓの熱伝導率は、０．５５［Ｗ／（ｃｍＫ）］である。 (3) Although the semiconductor laser 10a of the above embodiment is a buried semiconductor laser, it can also be applied to a ridge waveguide semiconductor laser using a ridge waveguide.
(4) Although the n-InP substrate 11 is used for the semiconductor laser 10a of the embodiment, a semiconductor laser structure using a GaAs substrate can be applied. Note that the thermal conductivity of GaAs is 0.55 [W / (cmK)].

（５）前記実施形態の半導体レーザ１０ａは、ファブリペロー（ＦＰ）型であったが、分布帰還型（Distributed Feedback：ＤＦＢ）レーザや、ブラッグ反射を用いた分布反射型（Distributed Bragg Reflector :ＤＢＲ）レーザに関しても適応可能である。ＤＦＢレーザの場合、活性層１３の下面又は上面に、所望の発振波長が得られる屈折率差の周期構造を形成するため、グレーティング構造を導入すればよい。 (5) The semiconductor laser 10a of the above embodiment is a Fabry-Perot (FP) type, but is a distributed feedback (DFB) laser or a distributed reflection type (DBR) using Bragg reflection. It can also be applied to lasers. In the case of a DFB laser, a grating structure may be introduced in order to form a periodic structure with a refractive index difference that can obtain a desired oscillation wavelength on the lower surface or the upper surface of the active layer 13.

（６）前記実施形態の半導体レーザ１０ａは、シングルストライプの単波長発振構造であったが、マルチストライプ構造による半導体レーザアレイ構造に関しても適応可能である。
（７）前記実施形態の半導体レーザ１０ａは、シングルストライプ方向に単電極構造であったが、多電極構造（活性層領域、位相調整領域、ＤＢＲ領域等を有する）に関しても適応可能である。 (6) Although the semiconductor laser 10a of the above embodiment has a single-stripe single-wavelength oscillation structure, it can also be applied to a semiconductor laser array structure having a multi-stripe structure.
(7) Although the semiconductor laser 10a of the above embodiment has a single electrode structure in the single stripe direction, it can also be applied to a multi-electrode structure (having an active layer region, a phase adjustment region, a DBR region, etc.).

（８）前記実施形態の半導体レーザ１０ａのチャネル構造２３は、正面視Ｕ字状に形成したが、両側面を底面に対して、垂直に形成したチャネル構造でも構わない。 (8) The channel structure 23 of the semiconductor laser 10a of the above embodiment is formed in a U-shape when viewed from the front, but may be a channel structure in which both side surfaces are formed perpendicular to the bottom surface.

１０，１０ａ，１０ｂ，１０ｃ半導体レーザ
１１ｎ−ＩｎＰ基板
１２ｎ−ＩｎＰバッファ層
１３活性層（ＭＱＷ）
１４，１７，１９ｐ−ＩｎＰ層
１５，２２，２４絶縁膜マスク
１６メサストライプ構造
１８ｎ−ＩｎＰ層
２０ｐ−ＩｎＰクラッド層
２１ｐ−ＩｎＧａＡｓコンタクト層
２３チャネル構造（溝部）
２５コンタクトストライプ
２６Ｐ側電極
２７アライメントマーク
２８抵抗加熱膜（加熱部）
２９抵抗加熱膜用電極
３０Ｎ側電極
３１ストライプ形状
３２基板反対側表面
４０シリコンフォトニクスチップ
４１シリコンフォトニクス基板
４２下側クラッド層
４３シリコン光導波路
４４上側クラッド層
４５シリコン台座
４６アライメントマーク
４７抵抗加熱用電極
４８Ｐ側用電極
５０加熱部
１００，１００ａ，１００ｂ半導体光学素子 10, 10a, 10b, 10c Semiconductor laser 11 n-InP substrate 12 n-InP buffer layer 13 Active layer (MQW)
14, 17, 19 p-InP layer 15, 22, 24 Insulating film mask 16 Mesa stripe structure 18 n-InP layer 20 p-InP cladding layer 21 p-InGaAs contact layer 23 Channel structure (groove)
25 Contact stripe 26 P side electrode 27 Alignment mark 28 Resistance heating film (heating part)
29 Resistance heating film electrode 30 N side electrode 31 Stripe shape 32 Substrate opposite surface 40 Silicon photonics chip 41 Silicon photonics substrate 42 Lower cladding layer 43 Silicon optical waveguide 44 Upper cladding layer 45 Silicon base 46 Alignment mark 47 Resistance heating electrode 48 P side electrode 50 Heating part 100, 100a, 100b Semiconductor optical element

Claims

活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、
前記半導体レーザは、前記活性層が加熱部により加熱されるものであり、
前記活性層と前記シリコンフォトニクス基板との距離は、前記加熱部と前記シリコンフォトニクス基板との距離よりも短い
ことを特徴とする半導体光学素子。 In a semiconductor optical element in which a semiconductor laser having an active layer and a silicon photonics substrate are joined,
In the semiconductor laser, the active layer is heated by a heating unit,
A distance between the active layer and the silicon photonics substrate is shorter than a distance between the heating unit and the silicon photonics substrate.

請求項１に記載の半導体光学素子であって、
前記加熱部は、前記半導体レーザが有する抵抗加熱膜である
ことを特徴とする半導体光学素子。 The semiconductor optical element according to claim 1,
The semiconductor optical element, wherein the heating unit is a resistance heating film included in the semiconductor laser.

請求項２に記載の半導体光学素子であって、
前記半導体レーザは、前記活性層の両側に溝部を形成したダブルチャネル構造を有し、
前記抵抗加熱膜は、前記溝部の最深部周辺に配設されている
ことを特徴とする半導体光学素子。 The semiconductor optical element according to claim 2,
The semiconductor laser has a double channel structure in which grooves are formed on both sides of the active layer,
The semiconductor heating element according to claim 1, wherein the resistance heating film is disposed around a deepest portion of the groove.

請求項１に記載の半導体光学素子であって、
前記半導体レーザの基板反対側の表面が前記シリコンフォトニクス基板と接合しており、
前記活性層の光軸と前記シリコンフォトニクス基板のシリコン光導波路の光軸とが一致している
ことを特徴とする半導体光学素子。 The semiconductor optical element according to claim 1,
The surface of the semiconductor laser opposite to the substrate is bonded to the silicon photonics substrate,
A semiconductor optical element, wherein an optical axis of the active layer and an optical axis of a silicon optical waveguide of the silicon photonics substrate coincide with each other.

活性層を有した半導体レーザとシリコンフォトニクス基板とが接合した半導体光学素子において、
前記半導体レーザは、前記活性層の両側に溝部を形成したダブルチャネル構造を有し、
前記溝部は、その最深部と前記シリコンフォトニクス基板との距離が前記活性層と前記シリコンフォトニクス基板との距離よりも長く形成されており、
前記溝部の開口側が前記シリコンフォトニクス基板に面しており、
前記活性層を加熱する抵抗加熱膜が前記最深部の周辺に配設されている
ことを特徴とする半導体光学素子。 In a semiconductor optical element in which a semiconductor laser having an active layer and a silicon photonics substrate are joined,
The semiconductor laser has a double channel structure in which grooves are formed on both sides of the active layer,
The groove is formed such that the distance between the deepest part and the silicon photonics substrate is longer than the distance between the active layer and the silicon photonics substrate,
The opening side of the groove portion faces the silicon photonics substrate,
A semiconductor optical element, wherein a resistance heating film for heating the active layer is disposed around the deepest portion.