JP2018112404A - ダイオード試験装置、ダイオードの試験方法およびダイオードの製造方法 - Google Patents
ダイオード試験装置、ダイオードの試験方法およびダイオードの製造方法 Download PDFInfo
- Publication number
- JP2018112404A JP2018112404A JP2017001069A JP2017001069A JP2018112404A JP 2018112404 A JP2018112404 A JP 2018112404A JP 2017001069 A JP2017001069 A JP 2017001069A JP 2017001069 A JP2017001069 A JP 2017001069A JP 2018112404 A JP2018112404 A JP 2018112404A
- Authority
- JP
- Japan
- Prior art keywords
- diode
- turned
- test
- upper arm
- lower arm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 178
- 238000010998 test method Methods 0.000 title claims description 36
- 238000004519 manufacturing process Methods 0.000 title description 6
- 230000001939 inductive effect Effects 0.000 claims abstract description 26
- 239000003990 capacitor Substances 0.000 claims abstract description 23
- 238000009499 grossing Methods 0.000 claims abstract description 23
- 238000000034 method Methods 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 72
- 238000010992 reflux Methods 0.000 abstract description 28
- 230000001172 regenerating effect Effects 0.000 abstract description 28
- 239000004065 semiconductor Substances 0.000 abstract description 12
- 238000005265 energy consumption Methods 0.000 abstract description 7
- 238000011156 evaluation Methods 0.000 abstract description 7
- 230000037361 pathway Effects 0.000 description 22
- 230000008929 regeneration Effects 0.000 description 9
- 238000011069 regeneration method Methods 0.000 description 9
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 3
- 238000005520 cutting process Methods 0.000 description 3
- 238000009826 distribution Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
Description
まず各実施の形態に開示される試験方法において、試験対象とするダイオードの逆回復動作とその際に発生するエネルギー損失について原理を説明する。
ダイオードは、アノード(陽極)−カソード(陰極)間を順バイアスされた際、P型半導体領域から正孔がキャリアとして発生し、正孔はN型半導体領域に注入される。また、N型半導体領域からは電子が発生し、電子はP型半導体領域に注入される。この結果、図1の期間TP1に順方向に電流I3が流れる。次にダイオードへ印加されたバイアスが消失(≒遮断)すると、順方向導通を担ったキャリアは、完全に引抜かれるか消失するまでの期間(図1の期間TP2)、順バイアス時とは逆方向へと引っ張られ、逆方向電流I4が流れる。この現象をダイオードの逆回復動作と呼ぶ。逆回復動作の期間、ダイオードのアノード−カソード間には電圧V5、電流I6に示すような遷移的な電圧・電流が印加されるため、電流と電圧の積からなるエネルギーがスイッチングの損失、すなわち逆回復損失Loss8として発生し、ダイオードチップに負荷がかかる。また、この損失は、微小ながらチップ単体としてダイオードの発熱を促し、ダイオードの熱分布状態を変化させる。
実施の形態1.
図2は実施の形態1に係る逆回復安全動作領域試験装置の構成を示す図である。図2を参照して、ダイオード試験装置1は、電源回路Pと、電源回路Pの正極と負極との間に接続される平滑コンデンサCと、レグ(leg)LG1およびレグLG2と、誘導性負荷Lと、制御装置100とを備える。
実施の形態1では、図3に示す基本構成の回路を2個備えた試験装置で逆回復安全動作領域試験方法について述べたが、図3の基本構成を3個以上、つまり任意のn個(nは3以上の整数)備える構成であっても、同様な方法を適用することができる。
実施の形態1または2において説明したダイオード試験装置およびダイオード試験方法は、ダイオードの製造工程の一部としても考えることができる。ダイオードの製造方法は、半導体プロセスによってダイオードを製造する工程と、個々のチップに分割された複数のダイオード、またはパッケージに封止された複数のダイオードをダイオード試験装置1または101に装着し、ストレスを印加する工程と、ストレス印加後の複数のダイオードから破壊されたダイオードを取り除く工程とを含む。ダイオードが破壊されたか否かの判定は、たとえば、図4の時刻t=A5付近に破線で示したように、ダイオード試験装置で試験中にダイオードに流れる電流の大きさがしきい値より大きくなったことによって判定すればよい。また、ダイオード試験装置でストレスを印加した後に別のテスターなどの計測装置によってリーク電流を測定すればよい。
以上の試験方法を用いることによって、ダイオード試験装置に装着した全てのダイオードに対して逆回復安全動作領域の試験が可能となる。また、各試験を通じて任意の一定のエネルギーを連続してダイオードに印加することが可能である。また、上記試験方法は、還流状態では電流の減少が少なく、かつ回生状態では電流は電源もしくは平滑コンデンサに回生して再利用されるため、エネルギー消費を抑制することが可能となる。またダイオードへ印加するエネルギーの蓄積に掛かる時間を短くすることが可能となる。
Claims (6)
- 電源回路と、
前記電源回路の正極と負極との間に接続される平滑コンデンサと、
第1レグおよび第2レグとを備え、
前記第1レグは、前記電源回路の正極と負極との間に直列に接続される第1上アームと第1下アームとを含み、
前記第2レグは、前記電源回路の正極と負極との間に直列に接続される第2上アームと第2下アームとを含み、
前記第1上アーム、前記第1下アーム、前記第2上アーム、前記第2下アームの各々は、
被試験素子であるダイオードのアノード、カソードがそれぞれ接続される第1端子および第2端子と、
前記第1端子および前記第2端子を経由して流れる電流を測定する電流検出器とを含み、
前記第1上アームと前記第1下アームとが接続される第1ノードと前記第2上アームと前記第2下アームとが接続される第2ノードとの間に接続される誘導性負荷をさらに備える、ダイオード試験装置。 - 前記被試験素子である前記ダイオードが逆並列に接続されるスイッチング素子の制御電極に制御信号を与える制御装置をさらに備え、
前記制御装置は、
第1期間において、前記第1上アームおよび前記第2下アームが共に導通している状態から前記第1上アームがターンオフした後に前記第2下アームがターンオフするように、前記スイッチング素子を制御し、
前記第1期間の後に続く第2期間において、前記第1上アームがターンオンした後に前記第2下アームがターンオンするように、前記スイッチング素子を制御し、
前記第2期間の後に続く第3期間において、前記第2下アームがターンオフした後に前記第1上アームがターンオフするように、前記スイッチング素子を制御し、
前記第3期間の後に続く第4期間において、前記第2下アームがターンオンした後に前記第1上アームがターンオンするように、前記スイッチング素子を制御する、請求項1に記載のダイオード試験装置。 - 前記制御装置は、さらに、
第5期間において、前記第1下アームおよび前記第2上アームが共に導通している状態から前記第2上アームがターンオフした後に前記第1下アームがターンオフするように、前記スイッチング素子を制御し、
前記第5期間の後に続く第6期間において、前記第1下アームがターンオンした後に前記第2上アームがターンオンするように、前記スイッチング素子を制御し、
前記第6期間の後に続く第7期間において、前記第2上アームがターンオフした後に前記第1下アームがターンオフするように、前記スイッチング素子を制御し、
前記第7期間の後に続く第8期間において、前記第2上アームがターンオンした後に前記第1下アームがターンオンするように、前記スイッチング素子を制御する、請求項2に記載のダイオード試験装置。 - 前記制御装置は、前記第1〜第4期間における前記スイッチング素子の制御と前記第5〜第8期間における前記スイッチング素子の制御とを2回以上繰り返して実行する、請求項3に記載のダイオード試験装置。
- 試験装置を用いたダイオードの試験方法であって、
前記試験装置は、
電源回路と、
前記電源回路の正極と負極との間に接続される平滑コンデンサと、
第1レグおよび第2レグとを備え、
前記第1レグは、前記電源回路の正極と負極との間に直列に接続される第1上アームと第1下アームとを含み、
前記第2レグは、前記電源回路の正極と負極との間に直列に接続される第2上アームと第2下アームとを含み、
前記第1上アーム、前記第1下アーム、前記第2上アーム、前記第2下アームの各々は、
被試験素子であるダイオードのアノード、カソードをそれぞれ接続する第1端子および第2端子と、
前記第1端子、前記ダイオード、前記第2端子を経由して流れる電流を測定する電流検出器とを含み、
前記試験装置は、
前記第1上アームと前記第1下アームとが接続される第1ノードと前記第2上アームと前記第2下アームとが接続される第2ノードとの間に接続される誘導性負荷をさらに備え、
前記試験方法は、
第1期間において、前記第1上アームおよび前記第2下アームが共に導通している状態から前記第1上アームがターンオフした後に前記第2下アームがターンオフするように、前記被試験素子である前記ダイオードが逆並列に接続されるスイッチング素子を制御するステップと、
前記第1期間の後に続く第2期間において、前記第1上アームがターンオンした後に前記第2下アームがターンオンするように、前記スイッチング素子を制御するステップと、
前記第2期間の後に続く第3期間において、前記第2下アームがターンオフした後に前記第1上アームがターンオフするように、前記スイッチング素子を制御するステップと、
前記第3期間の後に続く第4期間において、前記第2下アームがターンオンした後に前記第1上アームがターンオンするように、前記スイッチング素子を制御するステップとを備える、ダイオードの試験方法。 - 請求項5に記載の試験方法によって、前記第1上アーム、前記第1下アーム、前記第2上アーム、前記第2下アームにそれぞれ取り付けられた第1〜第4のダイオードにストレスを印加する工程と、
ストレス印加後の前記第1〜第4のダイオードから破壊されたダイオードを取り除く工程とを備える、ダイオードの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017001069A JP6867169B2 (ja) | 2017-01-06 | 2017-01-06 | ダイオード試験装置、ダイオードの試験方法およびダイオードの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017001069A JP6867169B2 (ja) | 2017-01-06 | 2017-01-06 | ダイオード試験装置、ダイオードの試験方法およびダイオードの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018112404A true JP2018112404A (ja) | 2018-07-19 |
JP6867169B2 JP6867169B2 (ja) | 2021-04-28 |
Family
ID=62911008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017001069A Active JP6867169B2 (ja) | 2017-01-06 | 2017-01-06 | ダイオード試験装置、ダイオードの試験方法およびダイオードの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6867169B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109932587A (zh) * | 2018-12-04 | 2019-06-25 | 国网浙江省电力有限公司衢州供电公司 | 一种用户侧无功补偿设备均衡性监测方法 |
WO2024070208A1 (ja) * | 2022-09-30 | 2024-04-04 | ローム株式会社 | 素子評価装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229259A (ja) * | 2008-03-24 | 2009-10-08 | Toyota Motor Corp | 半導体素子の検査装置およびその検査方法 |
JP2012078174A (ja) * | 2010-09-30 | 2012-04-19 | Fuji Electric Co Ltd | 半導体試験装置、半導体試験回路の接続装置および半導体試験方法 |
JP2014035301A (ja) * | 2012-08-09 | 2014-02-24 | Toyota Motor Corp | 半導体モジュール |
-
2017
- 2017-01-06 JP JP2017001069A patent/JP6867169B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009229259A (ja) * | 2008-03-24 | 2009-10-08 | Toyota Motor Corp | 半導体素子の検査装置およびその検査方法 |
JP2012078174A (ja) * | 2010-09-30 | 2012-04-19 | Fuji Electric Co Ltd | 半導体試験装置、半導体試験回路の接続装置および半導体試験方法 |
JP2014035301A (ja) * | 2012-08-09 | 2014-02-24 | Toyota Motor Corp | 半導体モジュール |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109932587A (zh) * | 2018-12-04 | 2019-06-25 | 国网浙江省电力有限公司衢州供电公司 | 一种用户侧无功补偿设备均衡性监测方法 |
CN109932587B (zh) * | 2018-12-04 | 2021-01-08 | 国网浙江省电力有限公司衢州供电公司 | 一种用户侧无功补偿设备均衡性监测方法 |
WO2024070208A1 (ja) * | 2022-09-30 | 2024-04-04 | ローム株式会社 | 素子評価装置 |
Also Published As
Publication number | Publication date |
---|---|
JP6867169B2 (ja) | 2021-04-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11139808B2 (en) | Semiconductor device and power conversion system | |
KR101599659B1 (ko) | 병렬 축전 시스템 및 그 제어 방법 | |
JP2009225506A (ja) | 電力変換器 | |
RU2645729C1 (ru) | Переключающая схема | |
JP2008017558A (ja) | スイッチング素子駆動回路 | |
JP6867169B2 (ja) | ダイオード試験装置、ダイオードの試験方法およびダイオードの製造方法 | |
US9812941B2 (en) | High power driver having multiple turn off modes | |
CN102565657B (zh) | 测试装置 | |
Isik et al. | Fault-tolerant control and isolation method for npc-based afec using series-connected 10kv sic mosfets | |
CN107873084B (zh) | 动态特性试验装置以及动态特性试验方法 | |
Hammes et al. | Short-circuit behavior of the three-level advanced-active-neutral-point-clamped converter | |
JP6419266B2 (ja) | 制御可能なクランプを有する電力用インバータのためのシステムおよび方法 | |
CN112147427A (zh) | 功率模块的故障检测方法及故障检测电路 | |
CN107209223B (zh) | 动态特性试验装置以及动态特性试验方法 | |
Yu et al. | Research on the SiC MOSFETs short circuit detection and protection optimization method | |
Fuhrmann et al. | Dynamic avalanche in high voltage diodes during short circuit III | |
CN111381143B (zh) | 一种rbdt动态特性测试装置及测试方法 | |
Chen et al. | Active fault protection for high power IGBTs | |
Chen et al. | Control power self-generation and sensors integration in emitter turn-off (ETO) thyristor | |
WO2014102443A1 (en) | Semiconductor switch arrangement | |
Tsuda et al. | LV100 high voltage dual package in paralleling operation | |
Ferreira et al. | Active redundancy in the low voltage stage of smart transformers | |
Liu et al. | A clamping circuit for short circuit ruggedness improvement of discrete IGBT devices based on the di/dt Feedback of emitter stray inductance | |
Singh et al. | Operation of a Digitally-Controlled IGBT Gate-Driver with Advance Protection Features During Short-Circuit Type II Conditions | |
JP7154437B1 (ja) | 半導体スイッチング素子の駆動回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190913 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200825 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200901 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201028 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20210105 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210304 |
|
C60 | Trial request (containing other claim documents, opposition documents) |
Free format text: JAPANESE INTERMEDIATE CODE: C60 Effective date: 20210304 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20210311 |
|
C21 | Notice of transfer of a case for reconsideration by examiners before appeal proceedings |
Free format text: JAPANESE INTERMEDIATE CODE: C21 Effective date: 20210316 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210408 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6867169 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |