JP2018107430A - Printed circuit board - Google Patents

Printed circuit board Download PDF

Info

Publication number
JP2018107430A
JP2018107430A JP2017215994A JP2017215994A JP2018107430A JP 2018107430 A JP2018107430 A JP 2018107430A JP 2017215994 A JP2017215994 A JP 2017215994A JP 2017215994 A JP2017215994 A JP 2017215994A JP 2018107430 A JP2018107430 A JP 2018107430A
Authority
JP
Japan
Prior art keywords
layer
conductor pattern
printed circuit
metal layer
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017215994A
Other languages
Japanese (ja)
Other versions
JP7087236B2 (en
Inventor
イル−ジョン セオ
Il Jong Seo
イル−ジョン セオ
ミュン−サム カン
Myung-Sam Kang
ミュン−サム カン
タエ−ホン ミン
Tae Hong Min
タエ−ホン ミン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2018107430A publication Critical patent/JP2018107430A/en
Application granted granted Critical
Publication of JP7087236B2 publication Critical patent/JP7087236B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections

Abstract

PROBLEM TO BE SOLVED: To provide a printed circuit board capable of preventing warpage.SOLUTION: A printed circuit board 1000 includes a metal layer 510 in which a through hole H is formed, an upper conductor pattern layer 110 and a lower conductor pattern layer 210 formed on the metal layer, respectively, an upper insulation layer 120 formed between the metal layer 510 and the upper conductor pattern layer 110, a lower insulation layer 220 formed between the metal layer 510 and the lower conductor pattern layer 210, and a through via V1 including a low melting point metal layer 20 and a high melting point metal layer 10 having a melting point higher than that of the low melting point metal layer, and formed in the upper insulation layer 120 and the lower insulation layer 220 for interconnecting the upper conductor pattern layer 110 and the lower conductor pattern layer 210.SELECTED DRAWING: Figure 1

Description

本発明は、プリント回路基板（Ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ ｂｏａｒｄ）に関する。   The present invention relates to a printed circuit board.

通常プリント回路基板は、コア基板上に複数のビルドアップ層を順次積層して生産される。このように、ビルドアップ層を順次積層してプリント回路基板を生産することを順次積層工法とも称する。   Usually, a printed circuit board is produced by sequentially laminating a plurality of build-up layers on a core substrate. In this way, the production of a printed circuit board by sequentially laminating build-up layers is also referred to as a sequential laminating method.

順次積層工法によりプリント回路基板を製造する場合、プリント回路基板の層数が増えると積層工程数も増加する。このような積層工程は、既に積層されている部分にも熱を加えるので、不要でかつ予測不可能な変形を起こしたりする。このような変形が多いほど層間の位置合わせは困難となる。   When manufacturing a printed circuit board by a sequential lamination method, the number of lamination processes increases as the number of layers of the printed circuit board increases. Such a laminating process also applies heat to the already laminated parts, causing unnecessary and unpredictable deformation. As the number of such deformations increases, the alignment between layers becomes more difficult.

このため、それぞれのビルドアップ層を単位基板に分離生産した後に、複数の単位基板を一括的に同時に積層してプリント回路基板を生産する一括積層工法が開発されている。   For this reason, a collective laminating method has been developed in which a plurality of unit substrates are simultaneously laminated at the same time to produce a printed circuit board after the build-up layers are separately produced on the unit substrates.

韓国公開特許第１０−２０１１−００６６０４４号公報Korean Published Patent No. 10-2011-0066044

本発明の実施例によれば、反り（ｗａｒｐａｇｅ）を防止できるプリント回路基板が提供される。   According to an embodiment of the present invention, a printed circuit board capable of preventing warpage is provided.

本発明の第１実施例に係るプリント回路基板を示す図である。1 is a diagram illustrating a printed circuit board according to a first embodiment of the present invention. 本発明の第２実施例に係るプリント回路基板を示す図である。It is a figure which shows the printed circuit board which concerns on 2nd Example of this invention. 本発明の第３実施例に係るプリント回路基板を示す図である。It is a figure which shows the printed circuit board which concerns on 3rd Example of this invention. 本発明の一実施例に係るプリント回路基板の製造方法に適用されるメタル単位基板の製造工程の一工程を示す図である。It is a figure which shows 1 process of the manufacturing process of the metal unit board | substrate applied to the manufacturing method of the printed circuit board concerning one Example of this invention. 図４の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 本発明の一実施例に係るプリント回路基板の製造方法に適用されるメタル単位基板の第１変形例を示す図である。It is a figure which shows the 1st modification of the metal unit board | substrate applied to the manufacturing method of the printed circuit board which concerns on one Example of this invention. 本発明の一実施例に係るプリント回路基板の製造方法に適用されるメタル単位基板の第２変形例を示す図である。It is a figure which shows the 2nd modification of the metal unit board | substrate applied to the manufacturing method of the printed circuit board which concerns on one Example of this invention. 本発明の一実施例に係るプリント回路基板の製造方法に適用される一般単位基板の製造工程の一工程を示す図である。It is a figure which shows 1 process of the manufacturing process of the general unit board | substrate applied to the manufacturing method of the printed circuit board which concerns on one Example of this invention. 図８の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図９の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図１０の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図１１の工程の次の工程を示す図である。FIG. 12 is a diagram showing a step subsequent to the step of FIG. 11. 図１２の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 本発明の一実施例に係るプリント回路基板の製造方法に適用される保護単位基板の製造工程の一工程を示す図である。It is a figure which shows 1 process of the manufacturing process of the protection unit board | substrate applied to the manufacturing method of the printed circuit board concerning one Example of this invention. 図１４の工程の次の工程を示す図である。It is a figure which shows the next process of the process of FIG. 図１５の工程の次の工程を示す図である。FIG. 16 is a diagram showing a step subsequent to the step of FIG. 15. 図３、図４、図６、及び図８から図１６により製造されたメタル単位基板、一般単位基板及び保護単位基板を一括的に積層することを説明するための図である。FIG. 17 is a diagram for explaining that a metal unit substrate, a general unit substrate, and a protection unit substrate manufactured according to FIGS. 3, 4, 6, and 8 to 16 are stacked together. 図３、図４、図６、及び図８から図１６により製造されたメタル単位基板、一般単位基板及び保護単位基板を一括的に積層することを説明するための図である。FIG. 17 is a diagram for explaining that a metal unit substrate, a general unit substrate, and a protection unit substrate manufactured according to FIGS. 3, 4, 6, and 8 to 16 are stacked together.

本出願で用いた用語は、ただ特定の実施例を説明するために用いたものであって、本発明を限定するものではない。単数の表現は、文の中で明白に表現しない限り、複数の表現を含む。   The terms used in the present application are merely used to describe particular embodiments, and are not intended to limit the present invention. A singular expression includes the plural expression unless it is expressly stated in the sentence.

本出願において、「含む」または「有する」などの用語は、明細書上に記載された特徴、数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたものの存在を指定するものであって、一つまたはそれ以上の他の特徴や数字、ステップ、動作、構成要素、部品またはこれらを組み合わせたもの等の存在または付加可能性を予め排除するものではないことを理解しなくてはならない。   In this application, terms such as “comprising” or “having” specify the presence of features, numbers, steps, operations, components, parts or combinations thereof described in the specification, It should be understood that the existence or additional possibilities of one or more other features or numbers, steps, actions, components, parts or combinations thereof are not excluded in advance.

また、明細書の全般にわたって、「上に」とは、対象部分の上または下に位置することを意味し、必ずしも重力方向を基準にして上側に位置することを意味するものではない。   Further, throughout the specification, “on” means located above or below the target portion, and does not necessarily mean located above the gravity direction.

また、「結合」とは、各構成要素間の接触関係において、各構成要素の間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用する。
図面に示された各構成の大きさ及び厚さは、説明の便宜上任意に示したものであり、本発明が必ずしもそれらに限定されることはない。 In addition, the term “coupled” does not mean that the components are in direct contact with each other in the contact relationship between the components, and other components are interposed between the components. It is used as a concept encompassing even when components are in contact with other components.
The size and thickness of each component shown in the drawings are arbitrarily shown for convenience of explanation, and the present invention is not necessarily limited thereto.

以下、本発明に係るプリント回路基板の実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに関する重複説明を省略する。   Hereinafter, embodiments of the printed circuit board according to the present invention will be described in detail with reference to the accompanying drawings, and the same or corresponding components will be denoted by the same reference numerals in the description with reference to the accompanying drawings. The overlapping explanation about this is omitted.

（プリント回路基板）
（第１実施例）
図１は、本発明の第１実施例に係るプリント回路基板を示す図である。
図１を参照すると、本発明の第１実施例に係るプリント回路基板１０００は、メタル層５１０と、上部導体パターン層１１０と、下部導体パターン層２１０と、上部絶縁層１２０と、下部絶縁層２２０と、貫通ビアＶ１と、を含み、ソルダーレジスト層６２０をさらに含むことができる。 (Printed circuit board)
(First embodiment)
FIG. 1 is a diagram illustrating a printed circuit board according to a first embodiment of the present invention.
Referring to FIG. 1, the printed circuit board 1000 according to the first embodiment of the present invention includes a metal layer 510, an upper conductor pattern layer 110, a lower conductor pattern layer 210, an upper insulating layer 120, and a lower insulating layer 220. And a through via V1, and may further include a solder resist layer 620.

メタル層５１０は、後述する上部及び下部導体パターン層１１０、２１０を構成する物質よりも相対的に剛性に優れた物質を含む。例として、メタル層５１０は、通常のプリント回路基板の導体パターンを形成するに使用される銅（Ｃｕ）よりも剛性に優れたインバー（Ｉｎｖａｒ）を含むことができる。   The metal layer 510 includes a material that is relatively superior in rigidity to a material that constitutes upper and lower conductor pattern layers 110 and 210 described later. As an example, the metal layer 510 may include Invar, which is more rigid than copper (Cu), which is used to form a normal printed circuit board conductor pattern.

メタル層５１０は、インバーを含む３層構造を有することができる。例として、メタル層５１０は、インバーを含む内層５１１の両面に、銅（Ｃｕ）を含む外層５１２、５１３がそれぞれ形成された構造を有することができる。または、メタル層５１０は、銅を含む内層５１１の両面に、インバーを含む外層５１２、５１３がそれぞれ形成された構造を有することもできる。
貫通ホールＨは、メタル層５１０を貫通する。貫通ホールＨには、後述する貫通ビアＶ１が形成される。 The metal layer 510 may have a three-layer structure including invar. For example, the metal layer 510 may have a structure in which outer layers 512 and 513 containing copper (Cu) are formed on both surfaces of an inner layer 511 containing invar. Alternatively, the metal layer 510 may have a structure in which outer layers 512 and 513 including invar are formed on both surfaces of the inner layer 511 including copper.
The through hole H penetrates the metal layer 510. A through via V <b> 1 to be described later is formed in the through hole H.

上部及び下部導体パターン層１１０、２１０は、メタル層５１０上にそれぞれ形成される。すなわち、上部導体パターン層１１０は、メタル層５１０の上部に形成され、下部導体パターン層２１０は、メタル層５１０の下部に形成される。上部及び下部導体パターン層１１０、２１０のそれぞれは、通常のプリント回路基板においての信号パターン、パワーパターン、グラウンドパターン及び外部接続端子のうちの少なくともいずれか一つを含むことができる。   The upper and lower conductor pattern layers 110 and 210 are formed on the metal layer 510, respectively. That is, the upper conductor pattern layer 110 is formed on the metal layer 510 and the lower conductor pattern layer 210 is formed on the metal layer 510. Each of the upper and lower conductor pattern layers 110 and 210 may include at least one of a signal pattern, a power pattern, a ground pattern, and an external connection terminal in a normal printed circuit board.

上部導体パターン層１１０と下部導体パターン層２１０は、互いに形成位置のみが異なっている。よって、以下の本実施例に係るプリント回路基板１０００の説明においては、上部導体パターン層１１０と下部導体パターン層２１０との区別が必要な場合を除き、導体パターン層と通称する。また、図１に基づいて、上部導体パターン層１１０を第１導体パターン層と称し、下部導体パターン層２１０を第２導体パターン層と称する。   The upper conductor pattern layer 110 and the lower conductor pattern layer 210 are different from each other only in the formation position. Therefore, in the following description of the printed circuit board 1000 according to the present embodiment, it is commonly referred to as a conductor pattern layer unless it is necessary to distinguish between the upper conductor pattern layer 110 and the lower conductor pattern layer 210. Further, based on FIG. 1, the upper conductor pattern layer 110 is referred to as a first conductor pattern layer, and the lower conductor pattern layer 210 is referred to as a second conductor pattern layer.

導体パターン層１１０、２１０は、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができる。第１導体パターン層１１０及び第２導体パターン層２１０のパターン形状は、互いに同一であってもよく、設計上の必要によって互いに異なってもよい。   The conductive pattern layers 110 and 210 are made of copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum having excellent electrical characteristics. (Pt) or the like can be used. The pattern shapes of the first conductor pattern layer 110 and the second conductor pattern layer 210 may be the same as each other, or may be different from each other according to design needs.

上部絶縁層１２０は、メタル層５１０と第１導体パターン層１１０との間に形成され、下部絶縁層２２０は、メタル層５１０と第２導体パターン層２１０との間に形成される。   The upper insulating layer 120 is formed between the metal layer 510 and the first conductor pattern layer 110, and the lower insulating layer 220 is formed between the metal layer 510 and the second conductor pattern layer 210.

上部絶縁層１２０と下部絶縁層２２０は、互いに形成位置のみが異なっている。よって、以下の本実施例に係るプリント回路基板１０００の説明においては、上部絶縁層１２０と下部絶縁層２２０との区別が必要な場合を除き、絶縁層と通称する。また、図１に基づいて、上部絶縁層１２０を第１絶縁層と称し、下部絶縁層１２０を第２絶縁層と称する。
以下の説明においては、説明の便宜上第１絶縁層１２０に対してのみ説明する。 The upper insulating layer 120 and the lower insulating layer 220 are different from each other only in the formation position. Therefore, in the following description of the printed circuit board 1000 according to the present embodiment, the upper insulating layer 120 and the lower insulating layer 220 are generally referred to as an insulating layer unless it is necessary to distinguish between the upper insulating layer 120 and the lower insulating layer 220. Further, based on FIG. 1, the upper insulating layer 120 is referred to as a first insulating layer, and the lower insulating layer 120 is referred to as a second insulating layer.
In the following description, only the first insulating layer 120 will be described for convenience of description.

絶縁層１２０は、光硬化性樹脂を含み、光に反応する物質で形成された感光性絶縁層であることができる。または絶縁層１２０は、通常の層間絶縁物質であるプリプレグ（ｐｒｅｐｒｅｇ）またはＡＢＦ（Ａｊｉｎｏｍｏｔｏ Ｂｕｉｌｄ−ｕｐ Ｆｉｌｍ）等の非感光性絶縁物質で形成されることもできる。   The insulating layer 120 may be a photosensitive insulating layer formed of a material that includes a photocurable resin and reacts with light. Alternatively, the insulating layer 120 may be formed of a non-photosensitive insulating material such as a prepreg or an ABF (Ajinomoto Build-up Film), which is a normal interlayer insulating material.

感光性絶縁層１２０は、光により硬化度を調整することができる。ただし、感光性絶縁層２２０は、熱硬化性でもあるので、熱により硬化度を調整することもできる。   The degree of cure of the photosensitive insulating layer 120 can be adjusted by light. However, since the photosensitive insulating layer 220 is also thermosetting, the degree of curing can be adjusted by heat.

感光性絶縁層１２０は、フォトリソグラフィ（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ） 工程が可能であるため、プリプレグ（ｐｒｅｐｒｅｇ）等の非感光性絶縁層にホールを加工する場合よりも微細なホールの実現が有利であり、一度のフォトリソグラフィ工程のみで複数のホールを同時に形成することができるので、ホールの形成工程を単純化することができる。   Since the photosensitive insulating layer 120 can be subjected to a photolithography process, it is advantageous to realize a fine hole as compared with the case of processing holes in a non-photosensitive insulating layer such as a prepreg. Since a plurality of holes can be formed simultaneously only by a photolithography process, the hole forming process can be simplified.

また、感光性絶縁層１２０は、フォトリソグラフィ工程により、ホールの形状をより容易に様々な形状に形成することができる。例えば、ホールの縦断面形状は、逆台形、正台形、長方形等を有することができる。   In addition, the photosensitive insulating layer 120 can be easily formed into various shapes by a photolithography process. For example, the vertical cross-sectional shape of the hole can have an inverted trapezoidal shape, a regular trapezoidal shape, a rectangular shape, or the like.

感光性絶縁層１２０は、ポジ型（ｐｏｓｉｔｉｖｅ ｔｙｐｅ）またはネガ型（ｎｅｇａｔｉｖｅ ｔｙｐｅ）であることができる。ポジ型の感光性絶縁層１２０の場合、露光された部分の光重合体ポリマー結合が切れる。以後、現像工程を行うと、光を受けて光重合体ポリマー結合の切れた部分が除去される。ネガ型（ｎｅｇａｔｉｖｅ ｔｙｐｅ）の感光性絶縁層２２０の場合、露光された部分が光重合反応を起こし、単一構造から鎖構造の３次元綱状構造となり、現像工程を行うと、光を受けていない部分が除去される。   The photosensitive insulating layer 120 may be a positive type or a negative type. In the case of the positive type photosensitive insulating layer 120, the exposed portion of the photopolymer polymer bond is broken. Thereafter, when the development process is performed, the portion where the photopolymer polymer bond is broken is removed by receiving light. In the case of the negative type photosensitive insulating layer 220, the exposed portion undergoes a photopolymerization reaction, and becomes a three-dimensional rope structure from a single structure to a chain structure. The missing part is removed.

感光性絶縁層１２０は、光硬化性樹脂に無機フィラーが含有されたものであってもよい。無機フィラーは、感光性絶縁層１２０の剛性を向上させ、熱膨脹係数を低減させる。   The photosensitive insulating layer 120 may be one in which an inorganic filler is contained in a photocurable resin. The inorganic filler improves the rigidity of the photosensitive insulating layer 120 and reduces the thermal expansion coefficient.

無機フィラーとしては、シリカ（ＳｉＯ２）、アルミナ（Ａｌ２Ｏ３）、炭化ケイ素（ＳｉＣ）、硫酸バリウム（ＢａＳＯ４）、タルク、クレー、雲母粉、水酸化アルミニウム（ＡｌＯＨ３）、水酸化マグネシウム（Ｍｇ（ＯＨ）２）、炭酸カルシウム（ＣａＣＯ３）、炭酸マグネシウム（ＭｇＣＯ３）、酸化マグネシウム（ＭｇＯ）、窒化ホウ素（ＢＮ）、ホウ酸アルミニウム（ＡｌＢＯ３）、チタン酸バリウム（ＢａＴｉＯ３）及びジルコン酸カルシウム（ＣａＺｒＯ３）から構成された群より選択された少なくとも１種以上を用いることができる。 As inorganic fillers, silica (SiO 2 ), alumina (Al 2 O 3 ), silicon carbide (SiC), barium sulfate (BaSO 4 ), talc, clay, mica powder, aluminum hydroxide (AlOH 3 ), magnesium hydroxide (Mg (OH) 2), calcium carbonate (CaCO 3), magnesium carbonate (MgCO 3), magnesium oxide (MgO), boron nitride (BN), aluminum borate (alBO 3), barium titanate (BaTiO 3) and At least one selected from the group consisting of calcium zirconate (CaZrO 3 ) can be used.

第１絶縁層１２０及び第２絶縁層２２０のそれぞれは、第１導体パターン層１１０及び第２導体パターン層２１０と共に、後述する第１及び第２の一般単位基板１００、２００に含まれる。すなわち、第１絶縁層１２０は、第１導体パターン層１１０と共に、後述する第１の一般単位基板１００に含まれる。第１絶縁層１２０及び第２絶縁層２２０は、順次積層工法とは異なって、互いに分離して別に形成された後に一括的に同時に積層される。   Each of the first insulating layer 120 and the second insulating layer 220 is included in the first and second general unit substrates 100 and 200 described later together with the first conductor pattern layer 110 and the second conductor pattern layer 210. That is, the first insulating layer 120 is included in the first general unit substrate 100 described later together with the first conductor pattern layer 110. Unlike the sequential laminating method, the first insulating layer 120 and the second insulating layer 220 are separated from each other and formed separately, and then laminated simultaneously.

貫通ビアＶ１は、第１導体パターン層１１０と第２導体パターン層２１０とが互いに接続するように、第１絶縁層１２０、第２絶縁層２２０及び貫通ホールＨに形成される。   The through via V1 is formed in the first insulating layer 120, the second insulating layer 220, and the through hole H so that the first conductor pattern layer 110 and the second conductor pattern layer 210 are connected to each other.

貫通ビアＶ１の両端は、それぞれ第１導体パターン層１１０及び第２導体パターン層２１０に接触され、第１導体パターン層１１０と第２導体パターン層２１０とを電気的に互いに接続する。   Both ends of the through via V1 are in contact with the first conductor pattern layer 110 and the second conductor pattern layer 210, respectively, and electrically connect the first conductor pattern layer 110 and the second conductor pattern layer 210 to each other.

貫通ビアＶ１は、低融点金属層２０及び低融点金属層２０の溶融点よりも高い溶融点を有する高融点金属層１０を含む。図１を参照すると、本実施例に適用される貫通ビアＶ１は、第１導体パターン層１１０及び第２導体パターン層２１０にそれぞれ形成された高融点金属層１０と、高融点金属層１０の間に介在され、貫通ホールＨに形成される低融点金属層２０とを含む。   The through via V <b> 1 includes the low melting point metal layer 20 and the high melting point metal layer 10 having a melting point higher than the melting point of the low melting point metal layer 20. Referring to FIG. 1, the through vias V <b> 1 applied to the present embodiment are between the refractory metal layer 10 formed in the first conductor pattern layer 110 and the second conductor pattern layer 210 and the refractory metal layer 10. And a low melting point metal layer 20 formed in the through hole H.

高融点金属層１０は、電気的特性に優れ、低融点金属層２０の溶融点よりも高い溶融点を有する銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができる。   The refractory metal layer 10 has excellent electrical characteristics and has a melting point higher than that of the low melting point metal layer 20, such as copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel ( Ni), titanium (Ti), gold (Au), platinum (Pt), or the like can be used.

一例として、高融点金属層１０及び導体パターン層１１０、２１０はすべて銅で形成することができ、この場合、両方とも同種物質で形成されるので、相互間の結合力が向上される。また、両方を互いに異なる物質で形成する場合に比べて、工程を単純化でき、コストを低減することができる。しかし、上述した例は、例示に過ぎず、本発明の範囲がこれに限定されることはない。   As an example, the refractory metal layer 10 and the conductor pattern layers 110 and 210 can all be made of copper, and in this case, both are made of the same material, so that the bonding force between them is improved. Further, the process can be simplified and the cost can be reduced as compared with the case where both are formed of different materials. However, the above-described example is merely an example, and the scope of the present invention is not limited to this.

低融点金属層２０は、高融点金属層１０の溶融点よりも溶融点が低い。低融点金属層２０は、ソルダー材質で形成することができる。ここで、「ソルダー」とは、半田付けに使用可能な金属材料を意味し、鉛（Ｐｂ）を含む合金であってもよく、鉛を含まなくてもよい。   The low melting point metal layer 20 has a melting point lower than the melting point of the high melting point metal layer 10. The low melting point metal layer 20 can be formed of a solder material. Here, “solder” means a metal material that can be used for soldering, and may be an alloy containing lead (Pb) or may not contain lead.

例えば、ソルダーは、錫（Ｓｎ）、銀（Ａｇ）、銅（Ｃｕ）またはこれらから選択された金属の合金であってもよい。具体的に、本発明の実施例で使用するソルダーは、ソルダー全体に対する錫（Ｓｎ）の含量が９０％以上である錫、銀及び銅を成分として含む合金であることができる。   For example, the solder may be tin (Sn), silver (Ag), copper (Cu) or an alloy of metals selected from these. Specifically, the solder used in the embodiment of the present invention may be an alloy containing tin, silver and copper as components with a tin (Sn) content of 90% or more based on the entire solder.

低融点金属層２０は、後述する単位基板１００、２００、５００、６００を一括積層する際に、少なくとも一部が溶融して単位基板１００、２００、５００、６００の間の圧力バラ付きを緩和することができる。   When the unit substrates 100, 200, 500, and 600, which will be described later, are collectively laminated, the low melting point metal layer 20 is at least partially melted to reduce the pressure variation between the unit substrates 100, 200, 500, and 600. be able to.

低融点金属層２０は、一括積層の際の温度及び圧力により、少なくとも一部が溶融するので、低融点金属層２０は、高融点金属層１０または導体パターン層１１０、２１０を構成する物質と容易に反応することができる。これにより、低融点金属層２０と高融点金属層１０または導体パターン層１１０、２１０との間には、金属間化合物層（Ｉｎｔｅｒ−Ｍｅｔａｌｌｉｃ Ｃｏｍｐｏｕｎｄ、ＩＭＣ）が形成され得る。金属間化合物層により導体パターン層１１０、２１０の間の物理的結合力が向上する。   Since the low melting point metal layer 20 is at least partially melted by the temperature and pressure at the time of batch lamination, the low melting point metal layer 20 can be easily combined with the material constituting the high melting point metal layer 10 or the conductor pattern layers 110 and 210. Can react. Thereby, an intermetallic compound layer (Inter-Metal Compound, IMC) can be formed between the low melting point metal layer 20 and the high melting point metal layer 10 or the conductor pattern layers 110 and 210. The physical bonding force between the conductor pattern layers 110 and 210 is improved by the intermetallic compound layer.

絶縁層１２０，２２０は、貫通ホールＨの内壁と貫通ビアＶ１との間を充填する。後述するように、絶縁層１２０，２２０は、一括積層前には半硬化状態（Ｂ−ｓｔａｇｅ）を維持する。また、本実施例の場合、貫通ホールＨの直径は貫通ビアＶ１の直径よりも大きく形成される。よって、一括積層の際に絶縁層１２０，２２０の流動性により絶縁層１２０，２２０は貫通ホールＨの内壁と貫通ビアＶ１との間の空間を充填する。   The insulating layers 120 and 220 fill the space between the inner wall of the through hole H and the through via V1. As will be described later, the insulating layers 120 and 220 maintain a semi-cured state (B-stage) before the batch lamination. In the present embodiment, the diameter of the through hole H is formed larger than the diameter of the through via V1. Therefore, the insulating layers 120 and 220 fill the space between the inner wall of the through hole H and the through via V <b> 1 due to the fluidity of the insulating layers 120 and 220 during the batch lamination.

ソルダーレジスト層６２０は、導体パターン層１１０、２１０上に形成される。ソルダーレジスト層６２０は、導体パターン層１１０、２１０を外部から保護し、短絡（ｓｈｏｒｔ）を防止するために電気絶縁性物質を含む。また、ソルダーレジスト層６２０は、感光性物質を含むことができ、剛性または熱膨脹係数を調整する必要性から無機フィラーを含むことができる。
ソルダーレジスト層６２０には、導体パターン層１１０、２１０のうち外部接続端子を外部に開放する開口を形成することができる。 The solder resist layer 620 is formed on the conductor pattern layers 110 and 210. The solder resist layer 620 includes an electrically insulating material in order to protect the conductor pattern layers 110 and 210 from the outside and prevent a short circuit. The solder resist layer 620 may include a photosensitive material, and may include an inorganic filler due to the necessity of adjusting rigidity or a thermal expansion coefficient.
In the solder resist layer 620, an opening for opening the external connection terminal to the outside of the conductor pattern layers 110 and 210 can be formed.

（第２実施例）
図２は、本発明の第２実施例に係るプリント回路基板を示す図である。 (Second embodiment)
FIG. 2 is a diagram illustrating a printed circuit board according to a second embodiment of the present invention.

図２を参照すると、本実施例に係るプリント回路基板２０００は、メタル層５１０と、上部導体パターン層１１０と、下部導体パターン層２１０と、上部絶縁層１２０と、下部絶縁層２２０と、貫通ビアＶ１と、絶縁膜５２０と、を含み、ソルダーレジスト層６２０をさらに含むことができる。   Referring to FIG. 2, the printed circuit board 2000 according to the present embodiment includes a metal layer 510, an upper conductor pattern layer 110, a lower conductor pattern layer 210, an upper insulating layer 120, a lower insulating layer 220, and a through via. V1 and the insulating film 520, and may further include a solder resist layer 620.

本実施例に係るプリント回路基板２０００は、本発明の第１実施例に係るプリント回路基板１０００に比べて、絶縁膜５２０及び貫通ビアＶ１が異なるので、本実施例を説明するに当たっては、本実施例に適用される絶縁膜５２０及び貫通ビアＶ１を中心にして説明する。   The printed circuit board 2000 according to the present embodiment is different from the printed circuit board 1000 according to the first embodiment of the present invention in that the insulating film 520 and the through via V1 are different. The description will be made centering on the insulating film 520 and the through via V1 applied to the example.

絶縁膜５２０は、貫通ホールＨの内壁と貫通ビアＶ１との間に形成される。より具体的には、絶縁膜５２０は、貫通ホールＨの内壁を含むメタル層５１０の表面に形成される。   The insulating film 520 is formed between the inner wall of the through hole H and the through via V1. More specifically, the insulating film 520 is formed on the surface of the metal layer 510 including the inner wall of the through hole H.

絶縁膜５２０は、電気伝導性物質で構成されるメタル層５１０の表面に形成されることで、メタル層５１０と導体パターン層１１０、２１０との間の短絡（ｓｈｏｒｔ）を防止する。
絶縁膜５２０は、ぺリレン等の絶縁物質をメタル層５１０に蒸着して形成可能であり、これに限定されることはない。 The insulating film 520 is formed on the surface of the metal layer 510 made of an electrically conductive material, thereby preventing a short circuit between the metal layer 510 and the conductive pattern layers 110 and 210.
The insulating film 520 can be formed by depositing an insulating material such as perylene on the metal layer 510, but is not limited thereto.

絶縁膜５２０は、貫通ホールＨ内に、後述する導体フィラー３０が形成されるように、非常に薄い厚を有する。貫通ホールＨの内壁に絶縁膜５２０が形成されるので、貫通ホールＨ内には絶縁膜５２０により定義される貫通孔Ｈ'が形成される。
本実施例に適用される貫通ビアＶ１は、高融点金属層１０、低融点金属層２０及び導体フィラー３０を含む。 The insulating film 520 has a very thin thickness so that a conductor filler 30 described later is formed in the through hole H. Since the insulating film 520 is formed on the inner wall of the through hole H, a through hole H ′ defined by the insulating film 520 is formed in the through hole H.
The through via V <b> 1 applied to the present embodiment includes a high melting point metal layer 10, a low melting point metal layer 20, and a conductor filler 30.

導体フィラー３０は、貫通孔Ｈ'に形成される。導体フィラー３０は、メッキにより形成されるか、導体ペーストで形成されることができる。導体フィラー３０は、電気的特性に優れた銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等で形成することができ、これに限定されることはない。   The conductor filler 30 is formed in the through hole H ′. The conductive filler 30 can be formed by plating or a conductive paste. The conductive filler 30 has excellent electrical characteristics such as copper (Cu), silver (Ag), palladium (Pd), aluminum (Al), nickel (Ni), titanium (Ti), gold (Au), platinum (Pt). However, the present invention is not limited to this.

導体フィラー３０は、上述した低融点金属層２０と同一の材質及び同一の方法により形成することができる。または導体フィラー３０は、低融点金属層２０とは異なる材質で形成することもできる。導体フィラー３０と低融点金属層２０の材質が互いに異なる場合は、導体フィラー３０と低融点金属層２０との間に金属間化合物層が形成されることができる。   The conductive filler 30 can be formed by the same material and the same method as the low melting point metal layer 20 described above. Alternatively, the conductor filler 30 can be formed of a material different from that of the low melting point metal layer 20. When the materials of the conductor filler 30 and the low melting point metal layer 20 are different from each other, an intermetallic compound layer can be formed between the conductor filler 30 and the low melting point metal layer 20.

（第３実施例）
図３は、本発明の第３実施例に係るプリント回路基板を示す図である。 (Third embodiment)
FIG. 3 is a view showing a printed circuit board according to a third embodiment of the present invention.

図３を参照すると、本実施例に係るプリント回路基板３０００は、メタル層５１０と、上部導体パターン層１１０と、下部導体パターン層２１０と、上部絶縁層１２０と、下部絶縁層２２０と、貫通ビアＶ１と、絶縁膜５２０と、層間ビアＶ２と、を含み、ソルダーレジスト層６２０をさらに含むことができる。   Referring to FIG. 3, a printed circuit board 3000 according to the present embodiment includes a metal layer 510, an upper conductor pattern layer 110, a lower conductor pattern layer 210, an upper insulating layer 120, a lower insulating layer 220, and a through via. V1, insulating film 520, and interlayer via V <b> 2, and may further include a solder resist layer 620.

本実施例に係るプリント回路基板３０００は、本発明の第２実施例に係るプリント回路基板２０００に比べて、層間ビアＶ２をさらに含み、上部導体パターン層１１０及び／または下部導体パターン層２１０の数が異なるので、本実施例を説明するに当たっては上記の差異点を中心に説明する。   Compared with the printed circuit board 2000 according to the second embodiment of the present invention, the printed circuit board 3000 according to the present embodiment further includes an interlayer via V2, and the number of the upper conductor pattern layer 110 and / or the lower conductor pattern layer 210 is larger. Therefore, in describing the present embodiment, the above differences will be mainly described.

本実施例に適用される上部導体パターン層１１０及び／または下部導体パターン層２１０、３１０、４１０は、それぞれ複数形成される。このとき、上部導体パターン層１１０の数と下部導体パターン層２１０、３１０、４１０の数は、互いに異なってもよい。   A plurality of upper conductor pattern layers 110 and / or lower conductor pattern layers 210, 310, and 410 applied to this embodiment are formed. At this time, the number of the upper conductor pattern layers 110 and the number of the lower conductor pattern layers 210, 310, and 410 may be different from each other.

通常のプリント回路基板の場合、導体パターンの密度差及び絶縁材の密度差等により、基板の上部及び下部における剛性及び熱膨脹係数が互いに異なることがある。これにより、基板の上部または下部に反りが発生することがある。よって、本実施例の場合は、メタル層５１０を基板の反りが発生する領域に配置することで基板の反りを防止する。
図３は、基板の反りが上部側から発生する場合、メタル層５１０が基板の上部側に形成されたことを例示的に示す図である。 In the case of a normal printed circuit board, the rigidity and the thermal expansion coefficient at the upper part and the lower part of the board may be different from each other due to the difference in the density of the conductor pattern and the density of the insulating material. As a result, warpage may occur in the upper or lower portion of the substrate. Therefore, in the case of this embodiment, the metal layer 510 is disposed in a region where the substrate warps, thereby preventing the substrate from warping.
FIG. 3 is a view exemplarily showing that the metal layer 510 is formed on the upper side of the substrate when the warpage of the substrate occurs from the upper side.

図３では、上部導体パターン層１１０が単数形成され、下部導体パターン層２１０、３１０、４１０が複数形成されたことを示しているが、これは、例示に過ぎない。すなわち、上部導体パターン層１１０と下部導体パターン層２１０、３１０、４１０の数は、様々に変更することができる。   Although FIG. 3 shows that a single upper conductor pattern layer 110 is formed and a plurality of lower conductor pattern layers 210, 310, and 410 are formed, this is merely an example. That is, the number of the upper conductor pattern layer 110 and the lower conductor pattern layers 210, 310, and 410 can be variously changed.

一方、第３導体パターン層３１０及び第４導体パターン層４１０については、本発明の第１実施例に係るプリント回路基板で説明した導体パターン層１１０、２１０に対する説明を同様に適用することができる。   On the other hand, for the third conductor pattern layer 310 and the fourth conductor pattern layer 410, the description for the conductor pattern layers 110 and 210 described in the printed circuit board according to the first embodiment of the present invention can be similarly applied.

層間ビアＶ２は、隣接している上部導体パターン層１１０同士を互いに接続させるか、隣接している下部導体パターン層２１０、３１０、４１０同士を互いに接続させる。   The interlayer via V2 connects the adjacent upper conductor pattern layers 110 to each other or connects the adjacent lower conductor pattern layers 210, 310, and 410 to each other.

図３には、層間ビアＶ２が、隣接している下部導体パターン層２１０、３１０、４１０を互いに接続させるために下部絶縁層２２０、３２０、４２０に形成されているが、上部導体パターン層１１０が複数形成される場合は、層間ビアＶ２は、隣接している上部導体パターン層１１０を接続させるために、上部絶縁層１２０に形成されることができる。   In FIG. 3, the interlayer via V2 is formed in the lower insulating layers 220, 320, and 420 to connect the adjacent lower conductor pattern layers 210, 310, and 410 to each other. When a plurality of interlayer vias V <b> 2 are formed, the interlayer vias V <b> 2 can be formed in the upper insulating layer 120 in order to connect the adjacent upper conductor pattern layers 110.

（プリント回路基板の製造方法）
図４、図５、及び図８から図１８は、本発明の一実施例に係るプリント回路基板の製造方法を順次示す図である。具体的に、図４、図５、及び図８から図１８は、上述した本発明の第３実施例に係るプリント回路基板３０００を製造するための例示的な製造方法を示している。 (Printed circuit board manufacturing method)
4, 5 and 8 to 18 are views sequentially illustrating a method of manufacturing a printed circuit board according to an embodiment of the present invention. Specifically, FIGS. 4, 5, and 8 to 18 show an exemplary manufacturing method for manufacturing the printed circuit board 3000 according to the third embodiment of the present invention described above.

具体的には、図４及び図５は、本発明の一実施例に係るプリント回路基板の製造方法に適用されるメタル単位基板の製造工程を順次示す図であり、図８から図１３は、本発明の一実施例に係るプリント回路基板の製造方法に適用される一般単位基板の製造工程を順次示す図であり、図１４から図１６は、本発明の一実施例に係るプリント回路基板の製造方法に適用される保護単位基板の製造工程を順次示す図であり、図１７及び図１８は、図３、図４、図６、及び図８から図１６により製造されたメタル単位基板、一般単位基板及び保護単位基板を一括的に積層することを示す図である。図６及び図７は、それぞれメタル単位基板の変形例を示す図である。   4 and 5 are diagrams sequentially illustrating a metal unit substrate manufacturing process applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention, and FIGS. FIG. 14 is a diagram sequentially illustrating a manufacturing process of a general unit substrate applied to a method for manufacturing a printed circuit board according to an embodiment of the present invention. FIGS. 14 to 16 illustrate a printed circuit board according to an embodiment of the present invention. FIG. 17 is a diagram sequentially illustrating a manufacturing process of a protection unit substrate applied to a manufacturing method, and FIGS. 17 and 18 are diagrams illustrating a metal unit substrate manufactured according to FIGS. 3, 4, 6, and 8 to 16, It is a figure which shows laminating | stacking a unit board | substrate and a protection unit board | substrate collectively. 6 and 7 are views showing modifications of the metal unit substrate, respectively.

以下では、メタル単位基板の製造工程、一般単位基板の製造工程及び保護単位基板の製造工程を順次説明し、その後複数の単位基板を積層する工程を説明する。また、メタル単位基板、一般単位基板及び保護単位基板を区別する必要がない限り、単位基板と通称する。   Below, the manufacturing process of a metal unit board | substrate, the manufacturing process of a general unit board | substrate, and the manufacturing process of a protection unit board | substrate are demonstrated sequentially, and the process of laminating | stacking a several unit board | substrate is demonstrated after that. Moreover, unless it is necessary to distinguish a metal unit board | substrate, a general unit board | substrate, and a protection unit board | substrate, it will call it a unit board | substrate.

（メタル単位基板の製造方法）
図４及び図５は、本発明の一実施例に係るプリント回路基板の製造方法に適用されるメタル単位基板の製造工程を順次示す図である。 (Metal unit substrate manufacturing method)
4 and 5 are diagrams sequentially illustrating a metal unit substrate manufacturing process applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention.

先ず、図４を参照すると、内層板５１１'の両面に外層板５１２'、５１３'が形成されたメタル原板ＭＰを準備する。   First, referring to FIG. 4, a metal original plate MP in which outer layer plates 512 ′ and 513 ′ are formed on both surfaces of an inner layer plate 511 ′ is prepared.

内層板５１１'、外層板５１２'、５１３'及びメタル原板ＭＰは、それぞれ後続工程により、本発明の第１実施例から第３実施例に係るプリント回路基板１０００、２０００、３０００で説明した内層５１１、外層５１２及びメタル層５１０となる構成である。   The inner layer 511 ′, the outer layer plates 512 ′ and 513 ′, and the metal original plate MP are respectively formed in the inner layers 511 described in the printed circuit boards 1000, 2000, and 3000 according to the first to third embodiments of the present invention by subsequent processes. The outer layer 512 and the metal layer 510 are configured.

内層板５１１'は、インバーを含むことができ、外層板５１２'、５１３'は、銅（Ｃｕ）を含むことができる。外層板５１２'、５１３'は、内層板５１１'の両面にそれぞれフィルム状に積層されるか、電解メッキにより形成されることができる。
その後、図５を参照すると、メタル原板ＭＰに貫通ホールＨを加工した後に、絶縁膜５２０を形成する。 The inner layer plate 511 ′ may include invar, and the outer layer plates 512 ′ and 513 ′ may include copper (Cu). The outer layer plates 512 ′ and 513 ′ may be laminated in film form on both surfaces of the inner layer plate 511 ′, or may be formed by electrolytic plating.
Thereafter, referring to FIG. 5, after processing the through hole H in the metal original plate MP, the insulating film 520 is formed.

メタル層５１０は、メタル原板ＭＰを選択的に除去して貫通ホールＨを形成することで得られる。メタル原板ＭＰの一部を選択的に除去する方法としては、化学的エッチング法、レーザードリリング法、または機械的ドリリング法のうちの少なくともいずれか一つを用いることができる。   The metal layer 510 is obtained by selectively removing the metal original plate MP to form the through hole H. As a method for selectively removing a part of the metal original plate MP, at least one of a chemical etching method, a laser drilling method, and a mechanical drilling method can be used.

絶縁膜５２０は、貫通ホールＨの内壁を含むメタル層５１０の表面に沿って形成される。このとき、絶縁膜５２０の厚さは、貫通ホールＨの直径の半分よりも小さい値を有するので、貫通ホールＨ内に貫通孔Ｈ'が形成される。すなわち、貫通孔Ｈ'は、貫通ホールＨ内に形成され、絶縁膜５２０により定義される。   The insulating film 520 is formed along the surface of the metal layer 510 including the inner wall of the through hole H. At this time, since the thickness of the insulating film 520 has a value smaller than half the diameter of the through hole H, the through hole H ′ is formed in the through hole H. That is, the through hole H ′ is formed in the through hole H and is defined by the insulating film 520.

絶縁膜５２０は、メタル層５１０にぺリレン等の絶縁物質を蒸着することにより形成可能であるが、これに限定されるものではない。他の例として、メタル層５１０の表面をすべてカバーする絶縁材をメタル層５１０に形成した後に、貫通ホールＨ内に貫通孔Ｈ'を形成するために、絶縁材の一部を除去することで絶縁膜５２０を形成することが可能である。   The insulating film 520 can be formed by evaporating an insulating material such as perylene on the metal layer 510, but is not limited thereto. As another example, after an insulating material that covers the entire surface of the metal layer 510 is formed on the metal layer 510, a part of the insulating material is removed to form a through hole H ′ in the through hole H. The insulating film 520 can be formed.

図６及び図７は、本実施例に適用されるメタル単位基板の変形例を示す図である。
図６及び図７は、本発明の第１実施例及び第２実施例に係るプリント回路基板１０００、２０００のそれぞれに適用されるメタル単位基板５００'、５００''を示す。 6 and 7 are diagrams showing modifications of the metal unit substrate applied to this embodiment.
6 and 7 show metal unit substrates 500 ′ and 500 ″ applied to the printed circuit boards 1000 and 2000 according to the first and second embodiments of the present invention, respectively.

第１実施例に係るプリント回路基板１０００に適用されるメタル単位基板５００'においては、貫通ホールＨの内壁と貫通ビアＶ１との間の空間を絶縁層１２０，２２０で充填する。これにより、図４及び図５で説明したメタル単位基板５００とは異なって、絶縁膜５２０が形成されない。   In the metal unit substrate 500 ′ applied to the printed circuit board 1000 according to the first embodiment, the space between the inner wall of the through hole H and the through via V1 is filled with the insulating layers 120 and 220. Accordingly, unlike the metal unit substrate 500 described with reference to FIGS. 4 and 5, the insulating film 520 is not formed.

第２実施例に係るプリント回路基板２０００に適用されるメタル単位基板５００''においては、図４及び図５で説明したメタル単位基板５００と類似であるものの、貫通孔Ｈ'内を導体フィラー３０で充填する。   The metal unit substrate 500 ″ applied to the printed circuit board 2000 according to the second embodiment is similar to the metal unit substrate 500 described with reference to FIGS. 4 and 5, but the inside of the through hole H ′ is filled with the conductor filler 30. Fill with.

（一般単位基板の製造方法）
図８から図１３は、本発明の一実施例に係るプリント回路基板の製造方法に適用される一般単位基板の製造工程を順次示す図である。 (General unit substrate manufacturing method)
FIGS. 8 to 13 are diagrams sequentially illustrating manufacturing steps of a general unit substrate applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention.

先ず、図８を参照すると、第１キャリアＣ１の両面に第１金属箔Ｆ１、Ｆ１'をそれぞれ形成する。第１キャリアＣ１は、要求される剛性を有する金属材、無機材または有機材のうちのいずれか１種で形成することができる。
第１金属箔Ｆ１、Ｆ１'は、銅泊であってもよく、他の伝導性金属を含むものであってもよい。 First, referring to FIG. 8, first metal foils F1 and F1 ′ are formed on both surfaces of the first carrier C1, respectively. The first carrier C1 can be formed of any one of a metal material, an inorganic material, and an organic material having required rigidity.
The first metal foils F1 and F1 ′ may be copper stays or may contain other conductive metals.

第１金属箔Ｆ１、Ｆ１'は、フィルム状で第１キャリアＣ１の両面に積層形成されることができ、メッキ工程により第１キャリアＣ１の両面に形成されることもできる。   The first metal foils F1 and F1 ′ can be film-formed and laminated on both surfaces of the first carrier C1, or can be formed on both surfaces of the first carrier C1 by a plating process.

その後、図９を参照すると、第１金属箔Ｆ１、Ｆ１'に選択的に第１導体パターン層１１０を形成する。第１導体パターン層１１０は、第１金属箔Ｆ１、Ｆ１'をシード層とするＭＳＡＰ（Ｍｏｄｉｆｉｅｄ Ｓｅｍｉ−Ａｄｄｉｔｉｖｅ Ｐｒｏｃｅｓｓ）法を用いて形成することができる。   Thereafter, referring to FIG. 9, the first conductor pattern layer 110 is selectively formed on the first metal foils F1 and F1 ′. The first conductor pattern layer 110 can be formed by using a modified semi-additive process (MSAP) method using the first metal foils F1 and F1 ′ as a seed layer.

第１導体パターン層１１０は、第１金属箔Ｆ１、Ｆ１'上に第１導体パターン層１１０と逆パターンを有するメッキレジストを形成し、その後、電解メッキを行い、電解メッキ完了後にメッキレジストを除去することで形成することができる。   The first conductor pattern layer 110 is formed by forming a plating resist having a pattern opposite to that of the first conductor pattern layer 110 on the first metal foils F1 and F1 ′, and then performing electrolytic plating, and removing the plating resist after completion of the electrolytic plating. By doing so, it can be formed.

一方、上述の例では、通常の回路パターン形成工法中、ＭＳＡＰ法に限定して説明したが、周知のＳｕｂｓｔｒａｃｔｉｖｅ法、Ｆｕｌｌ−Ａｄｄｉｔｉｖｅ法またはＳｅｍｉ−Ａｄｄｉｔｉｖｅ法のうちのいずれか一つの方法を用いて第１導体パターン層１１０を形成することもできる。   On the other hand, in the above-described example, the MSAP method is described in the normal circuit pattern forming method, but any one of the well-known Subtractive method, Full-Additive method, and Semi-Additive method is used. The first conductor pattern layer 110 can also be formed.

次に、図１０を参照すると、第１導体パターン層１１０上に第１絶縁層１２０を形成する。
第１絶縁層１２０には、第１導体パターン層１１０のうちの一部を選択的に外部に露出させる開口部を形成する。開口部は、フォトリソグラフィ工法を用いて形成することができる。すなわち、第１導体パターン層１１０の全面に感光性絶縁物質の第１絶縁層１２０を形成し、その後に選択的露光及び現像を行って開口部を形成することができる。また、開口部は、レーザードリリングにより形成することもできる。 Next, referring to FIG. 10, the first insulating layer 120 is formed on the first conductor pattern layer 110.
The first insulating layer 120 is formed with an opening that selectively exposes a part of the first conductor pattern layer 110 to the outside. The opening can be formed using a photolithography method. That is, the first insulating layer 120 made of a photosensitive insulating material is formed on the entire surface of the first conductive pattern layer 110, and then the opening can be formed by selective exposure and development. The opening can also be formed by laser drilling.

第１絶縁層１２０は、真空ラミネートを用いて第１導体パターン層１１０にラミネートされることができる。ただし、ラミネートされ、選択的露光工程を経た第１絶縁層１２０は、一括積層時まで後硬化工程を経ないので、半硬化状態（Ｂ−ｓｔａｇｅ）にある。例として、選択的露光工程を経た第１絶縁層１２０は、完全硬化状態（Ｃ−ｓｔａｇｅ）対比１０〜２０％の硬化度を有することができる。   The first insulating layer 120 may be laminated to the first conductor pattern layer 110 using a vacuum lamination. However, the first insulating layer 120 that has been laminated and subjected to the selective exposure process is in a semi-cured state (B-stage) because it does not undergo a post-curing process until batch lamination. For example, the first insulating layer 120 that has been subjected to the selective exposure process may have a curing degree of 10 to 20% as compared with a fully cured state (C-stage).

一方、必要によって、第１絶縁層１２０は、別途の工程により、完全硬化状態（Ｃ−ｓｔａｇｅ）対比５０％の硬化度を有するように半硬化することができる。別途の半硬化工程としては、開口を形成するためのフォトリソグラフィ工程に使用されるＵＶ光を用いて行われることができる。しかし、この場合であっても、第１絶縁層１２０は、一括積層前には完全硬化されない。   On the other hand, if necessary, the first insulating layer 120 may be semi-cured by a separate process so as to have a degree of cure of 50% compared to the fully cured state (C-stage). The separate semi-curing process can be performed using UV light used in a photolithography process for forming an opening. However, even in this case, the first insulating layer 120 is not completely cured before batch lamination.

次に、図１１を参照すると、第１絶縁層１２０の開口部に高融点金属層１０と低融点金属層２０を順次形成する。第１の一般単位基板１００の高融点金属層１０及び低融点金属層２０は、第２の一般単位基板（図１７の２００）の高融点金属層１０及び低融点金属層２０と共に一括積層後に貫通ビアＶ１を形成する。   Next, referring to FIG. 11, the high melting point metal layer 10 and the low melting point metal layer 20 are sequentially formed in the opening of the first insulating layer 120. The refractory metal layer 10 and the low-melting-point metal layer 20 of the first general unit substrate 100 are penetrated together with the high-melting-point metal layer 10 and the low-melting-point metal layer 20 of the second general unit substrate (200 in FIG. 17) after being stacked together. A via V1 is formed.

高融点金属層１０は、電解メッキにより形成される。電解メッキの場合、異方性または等方性メッキをすべて含む。高融点金属層１０は、銅電解メッキにより形成され、銅（Ｃｕ）を含むことができる。高融点金属層１０を電解メッキにより形成するに当たって、シード層として第１導体パターン層１１０を用いることができる。またはシード層として、第１導体パターン層１１０ではなく、別途の工程により形成したものを用いることもできる。   The refractory metal layer 10 is formed by electrolytic plating. In the case of electrolytic plating, all anisotropic or isotropic plating is included. The refractory metal layer 10 is formed by copper electrolytic plating and can contain copper (Cu). In forming the refractory metal layer 10 by electrolytic plating, the first conductor pattern layer 110 can be used as a seed layer. Alternatively, the seed layer may be formed by a separate process instead of the first conductor pattern layer 110.

低融点金属層２０は、ｉ）低融点金属、例えば、ソルダー等の低融点金属を選択的にメッキするか、ｉｉ）ソルダーペースト等の低融点金属ペーストを選択的に塗布し、その後低融点金属ペーストを乾燥することにより形成することができる。ソルダーまたはソルダーペーストは、錫、銀、銅またはこれらから選択された金属の合金を主成分とすることができる。また、本発明で使用するソルダーペーストにはフラックス（ｆｌｕｘ）が含まれなくてもよい。ソルダーペーストは、相対的に高い温度（ｅｘ．８００℃）で固まる焼結型と相対的に低い温度（ｅｘ．２００℃）で固まる硬化型がある。本実施例で使用するソルダーペーストは、ソルダーペーストの硬化時に第１絶縁層２２０の完全硬化を防止するために相対的に低い温度で固まる硬化型を用いることができる。   The low-melting-point metal layer 20 is formed by selectively plating i) a low-melting-point metal, for example, a low-melting-point metal such as a solder, or ii) selectively applying a low-melting-point metal paste such as a solder paste. It can be formed by drying the paste. The solder or the solder paste can be mainly composed of tin, silver, copper, or an alloy of a metal selected from these. Further, the solder paste used in the present invention may not contain a flux. Solder pastes include a sintered mold that hardens at a relatively high temperature (ex. 800 ° C.) and a curable mold that hardens at a relatively low temperature (ex. 200 ° C.). The solder paste used in the present embodiment can be a curable type that hardens at a relatively low temperature in order to prevent the first insulating layer 220 from being completely cured when the solder paste is cured.

低融点金属ペーストは、比較的高い粘性を有するものであることができ、高融点金属層１０上に形成された後にその形状を維持することができる。また、低融点金属ペーストは、低融点金属粒子を有し、このような粒子により低融点金属ペーストが固まって形成された低融点金属層２０の表面は、でこぼこになることがある。
次に、図１２を参照すると、低融点金属層２０及び第１絶縁層１２０をカバーするカバーフィルムＣＦを形成する。 The low melting point metal paste can have a relatively high viscosity, and can maintain its shape after being formed on the high melting point metal layer 10. Further, the low melting point metal paste has low melting point metal particles, and the surface of the low melting point metal layer 20 formed by solidifying the low melting point metal paste with such particles may be bumpy.
Next, referring to FIG. 12, a cover film CF that covers the low melting point metal layer 20 and the first insulating layer 120 is formed.

カバーフィルムＣＦは、一般単位基板１００、２００、３００、４００を外部から保護する。具体的には、カバーフィルムＣＦは、一般単位基板１００、２００、３００、４００に結合しており、一括積層工程の直前にそれぞれの一般単位基板１００、２００、３００、４００から分離される。   The cover film CF protects the general unit substrates 100, 200, 300, and 400 from the outside. Specifically, the cover film CF is bonded to the general unit substrates 100, 200, 300, and 400, and is separated from each of the general unit substrates 100, 200, 300, and 400 immediately before the batch lamination process.

次に、図１３を参照すると、第１金属箔Ｆ１、Ｆ１'から第１キャリアＣ１を分離し、第１金属箔Ｆ１、Ｆ１'を除去した後にカバーフィルムＣＦを除去することで、第１の一般単位基板１００が得られる。第１金属箔Ｆ１、Ｆ１'は、化学的エッチングにより除去可能であり、これに限定されることはない。   Next, referring to FIG. 13, the first carrier C1 is separated from the first metal foils F1 and F1 ′, the first metal foils F1 and F1 ′ are removed, and then the cover film CF is removed. A general unit substrate 100 is obtained. The first metal foils F1 and F1 ′ can be removed by chemical etching, but are not limited thereto.

一方、図８から図１３には、第１キャリアＣ１の両面それぞれに第１の一般単位基板１００が形成されることを示しているが、第１キャリアＣ１の一面にのみ第１の一般単位基板１００を形成することも可能である。また、第１キャリアＣ１の一面には第１の一般単位基板１００を形成し、第１キャリアＣ１の他面には第２の一般単位基板２００等他の一般単位基板を形成することも可能である。   On the other hand, FIGS. 8 to 13 show that the first general unit substrate 100 is formed on both surfaces of the first carrier C1, but the first general unit substrate is formed only on one surface of the first carrier C1. It is also possible to form 100. In addition, the first general unit substrate 100 may be formed on one surface of the first carrier C1, and another general unit substrate such as the second general unit substrate 200 may be formed on the other surface of the first carrier C1. is there.

また、上述した例では、第１の一般単位基板１００のみを基準にして説明したが、第２の一般単位基板２００、第３の一般単位基板３００及び第４の一般単位基板４００も第１の一般単位基板１００の製造方法により製造可能である。   In the above-described example, the description has been made with reference to only the first general unit substrate 100. However, the second general unit substrate 200, the third general unit substrate 300, and the fourth general unit substrate 400 are also the first general unit substrate 100. The general unit substrate 100 can be manufactured by the manufacturing method.

（保護単位基板の製造方法）
図１４から図１６は、本発明の一実施例に係るプリント回路基板の製造方法に適用される保護単位基板の製造工程を順次示す図である。
先ず、図１４を参照すると、第２キャリアＣ２の両面に第２金属箔Ｆ２、Ｆ２'をそれぞれ形成する。 (Protection unit substrate manufacturing method)
FIGS. 14 to 16 are diagrams sequentially illustrating a manufacturing process of a protection unit substrate applied to a method of manufacturing a printed circuit board according to an embodiment of the present invention.
First, referring to FIG. 14, second metal foils F2 and F2 ′ are respectively formed on both surfaces of the second carrier C2.

第２キャリアＣ２は、要求される剛性を有する金属材、無機材または有機材のうちのいずれか１種により形成することができる。第２金属箔Ｆ２、Ｆ２'は、銅泊であってもよく、他の伝導性金属を含むものであってもよい。第２金属箔Ｆ２、Ｆ２'は、フィルム状に第２キャリアＣ２の両面に積層して形成することができ、メッキ工程により第２キャリアＣ２の両面に形成することもできる。   The second carrier C2 can be formed of any one of a metal material, an inorganic material, and an organic material having required rigidity. The second metal foils F2 and F2 ′ may be copper-clad or may contain other conductive metals. The second metal foils F2 and F2 ′ can be formed by being laminated on both surfaces of the second carrier C2 in a film shape, or can be formed on both surfaces of the second carrier C2 by a plating process.

次に、図１５を参照すると、第２金属箔Ｆ２、Ｆ２'上にソルダーレジスト層６２０を形成する。   Next, referring to FIG. 15, a solder resist layer 620 is formed on the second metal foils F2 and F2 ′.

ソルダーレジスト層６２０には、第２金属箔Ｆ２、Ｆ２'の一部を選択的に外部に露出させる開口部が形成される。開口部は、フォトリソグラフィ工法を用いて形成することができる。すなわち、第２金属箔Ｆ２、Ｆ２'の全面に感光性絶縁物質のソルダーレジストを形成した後、ソルダーレジストを選択的露光及び現像することで、開口部を形成することができる。また、開口部は、レーザードリリングにより形成することもできる。
ソルダーレジスト層６２０は、真空ラミネートを用いて第２金属箔Ｆ２、Ｆ２'にＤＦＲフィルムを積層して形成することができ、これに限定されることはない。 In the solder resist layer 620, an opening for selectively exposing a part of the second metal foils F2 and F2 ′ to the outside is formed. The opening can be formed using a photolithography method. That is, after forming a solder resist of a photosensitive insulating material on the entire surface of the second metal foils F2 and F2 ′, the opening can be formed by selectively exposing and developing the solder resist. The opening can also be formed by laser drilling.
The solder resist layer 620 can be formed by laminating a DFR film on the second metal foils F2 and F2 ′ using a vacuum laminate, and is not limited thereto.

次に、図１６を参照すると、第２金属箔Ｆ２、Ｆ２'から第２キャリアＣ２を除去することにより、保護単位基板６００が得られる。このとき、示されていないが、第２キャリアＣ２を容易に除去し、保護単位基板６００を一括積層時まで支持及び保護するために、保護単位基板６００にカバーフィルムＣＦを積層することができる。このカバーフィルムＣＦについては上述したので説明を省略する。   Next, referring to FIG. 16, the protection unit substrate 600 is obtained by removing the second carrier C2 from the second metal foils F2 and F2 ′. At this time, although not shown, the cover film CF can be laminated on the protective unit substrate 600 in order to easily remove the second carrier C2 and support and protect the protective unit substrate 600 until the batch lamination. Since this cover film CF has been described above, a description thereof will be omitted.

（単位基板を一括積層するステップ）
図１７及び図１８は、図３、図４、図６及び図８から図１６により製造されたメタル単位基板、一般単位基板及び保護単位基板を一括的に積層することを示す図である。 (Step of stacking unit substrates in a batch)
17 and 18 are views showing that the metal unit substrate, the general unit substrate, and the protection unit substrate manufactured according to FIGS. 3, 4, 6 and 8 to 16 are stacked together.

図１７を参照すると、複数の単位基板１００、２００、３００、４００、５００、６００を上下に配置し、これらを一括的に積層する。このとき、複数の単位基板１００、２００、３００、４００、５００、６００のそれぞれに形成された位置合わせマークを用いて複数の単位基板１００、２００、３００、４００、５００、６００を位置合わせし、Ｖ−ｐｒｅｓｓ積層機等を用いて高温圧着してすべての層を一括的に接合する。   Referring to FIG. 17, a plurality of unit substrates 100, 200, 300, 400, 500, and 600 are vertically arranged and are stacked together. At this time, the plurality of unit substrates 100, 200, 300, 400, 500, 600 are aligned using the alignment marks formed on each of the plurality of unit substrates 100, 200, 300, 400, 500, 600. All layers are bonded together by high-temperature pressure bonding using a V-press laminator or the like.

一括積層時の温度は、１８０〜２００℃に設定し、プレス圧力を３０〜５０ｋｇ／ｃｍ２に設定することが可能であり、これに限定されず、一括積層時の温度及び圧力は、第１絶縁層から第４絶縁層１２０、２２０、３２０、４２０の成分または低融点金属層２０の成分等に応じて異ならせて設定することが可能である。特に、一括積層時の温度は、低融点金属層２０の溶融点以上であればよい。   The temperature at the time of batch lamination can be set to 180 to 200 ° C., and the press pressure can be set to 30 to 50 kg / cm 2, but is not limited to this. It is possible to set different layers depending on the components of the fourth insulating layers 120, 220, 320, 420, the component of the low melting point metal layer 20, and the like. In particular, the temperature at the time of batch stacking may be equal to or higher than the melting point of the low melting point metal layer 20.

一括積層時に、低融点金属層２０が溶融されながら、隣合う導体パターン層１１０、２１０、３１０、４１０を接合させることができる。この場合、一括積層後に低融点金属層２０の広がりにより、低融点金属層２０の上部断面積と低融点金属層２０の下部断面積とは互いに異なる大きさに形成され得る。
また、半硬化状態にあった第１絶縁層から第４絶縁層１２０、２２０、３２０、４２０は、一括積層時の温度及び圧力により完全硬化される。 Adjacent conductor pattern layers 110, 210, 310, 410 can be joined while the low melting point metal layer 20 is melted at the time of batch lamination. In this case, the upper cross-sectional area of the low-melting-point metal layer 20 and the lower cross-sectional area of the low-melting-point metal layer 20 may be formed to have different sizes due to the spread of the low-melting-point metal layer 20 after the collective lamination.
In addition, the first to fourth insulating layers 120, 220, 320, and 420 that are in a semi-cured state are completely cured by the temperature and pressure at the time of batch lamination.

次に、図１８を参照すると、保護単位基板６００のそれぞれに残っている第２金属箔Ｆ２、Ｆ２'を除去してソルダーレジスト層６２０を外部に露出させる。第２金属箔Ｆ２、Ｆ２'は、化学的エッチングによりソルダーレジスト層６２０から除去されるか、物理的な剥離により除去されることができる。   Next, referring to FIG. 18, the second metal foils F2 and F2 ′ remaining on each of the protection unit substrates 600 are removed to expose the solder resist layer 620 to the outside. The second metal foils F2 and F2 ′ can be removed from the solder resist layer 620 by chemical etching or by physical peeling.

一方、図１７及び図１８には、ソルダーレジスト層６２０が第１導体パターン層１１０及び第４導体パターン層４１０上にそれぞれ形成されているが、これとは異なって、保護単位基板６００を第１の一般単位基板１００または第４の一般単位基板４００のうちのいずれか一つに配置することで、第１導体パターン層１１０または第４導体パターン層４１０のうちのいずれか一つにのみソルダーレジスト層６２０を形成することができる。   On the other hand, in FIG. 17 and FIG. 18, the solder resist layer 620 is formed on the first conductor pattern layer 110 and the fourth conductor pattern layer 410, respectively. The solder resist is disposed on only one of the first conductor pattern layer 110 and the fourth conductor pattern layer 410 by being disposed on any one of the general unit substrate 100 and the fourth general unit substrate 400. Layer 620 can be formed.

以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載した本発明の思想から逸脱しない範囲内で、構成要素の付加、変更または削除等により本発明を多様に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。   In the above, one embodiment of the present invention has been described. However, those who have ordinary knowledge in the technical field can add components without departing from the spirit of the present invention described in the claims. The present invention can be modified and changed in various ways by changes or deletions, and it can be said that this is also included in the scope of the right of the present invention.

Ｃ１、Ｃ２ キャリア
ＣＦ カバーフィルム
Ｆ１、Ｆ１'、Ｆ２、Ｆ２' 金属箔
Ｈ 貫通ホール。
Ｈ' 貫通孔
ＭＰ メタル原板
Ｖ１ 貫通ビア
Ｖ２ 層間ビア
１０ 高融点金属層
２０ 低融点金属層
３０ 導体フィラー
１００、２００、３００、４００ 一般単位基板
１１０、２１０、３１０、４１０ 導体パターン層
１２０、２２０、３２０、４２０ 絶縁層
５００ メタル単位基板
５１０ メタル層
５１１ 内層
５１２、５１３ 外層
５１１' 内層板
５１２'、５１３' 外層板
６００ 保護単位基板
６２０ ソルダーレジスト層
１０００、２０００、３０００ プリント回路基板 C1, C2 Carrier CF Cover film F1, F1 ′, F2, F2 ′ Metal foil H Through hole.
H ′ Through hole MP Metal original plate V1 Through via V2 Interlayer via 10 High melting point metal layer 20 Low melting point metal layer 30 Conductive filler 100, 200, 300, 400 General unit substrates 110, 210, 310, 410 Conductive pattern layers 120, 220, 320, 420 Insulating layer 500 Metal unit substrate 510 Metal layer 511 Inner layer 512, 513 Outer layer 511 ′ Inner layer plate 512 ′, 513 ′ Outer layer plate 600 Protection unit substrate 620 Solder resist layer 1000, 2000, 3000 Printed circuit board

Claims (9)

貫通ホールが形成されたメタル層と、
前記メタル層上にそれぞれ形成される上部導体パターン層及び下部導体パターン層と、
前記メタル層と前記上部導体パターン層との間に形成される上部絶縁層と、
前記メタル層と前記下部導体パターン層との間に形成される下部絶縁層と、
低融点金属層及び前記低融点金属層の溶融点よりも高い溶融点を有する高融点金属層を含み、前記上部導体パターン層と前記下部導体パターン層とを互いに接続するために前記上部絶縁層、前記下部絶縁層及び前記貫通ホールに形成される貫通ビアと、
を含むプリント回路基板。 A metal layer with through holes formed;
An upper conductor pattern layer and a lower conductor pattern layer respectively formed on the metal layer;
An upper insulating layer formed between the metal layer and the upper conductor pattern layer;
A lower insulating layer formed between the metal layer and the lower conductor pattern layer;
A high melting point metal layer having a melting point higher than a melting point of the low melting point metal layer and the low melting point metal layer, the upper insulating layer for connecting the upper conductor pattern layer and the lower conductor pattern layer to each other; A through via formed in the lower insulating layer and the through hole;
Including printed circuit board. 前記上部絶縁層及び前記下部絶縁層の少なくとも一方は、
前記貫通ホールの内壁と前記貫通ビアとの間を充填する請求項１に記載のプリント回路基板。 At least one of the upper insulating layer and the lower insulating layer is:
The printed circuit board according to claim 1, wherein a space between an inner wall of the through hole and the through via is filled. 前記貫通ホールの内壁と前記貫通ビアとの間に形成された絶縁膜をさらに含む請求項１に記載のプリント回路基板。   The printed circuit board according to claim 1, further comprising an insulating film formed between an inner wall of the through hole and the through via. 前記メタル層は、インバーを含む請求項１から請求項３のいずれか１項に記載のプリント回路基板。   The printed circuit board according to claim 1, wherein the metal layer includes invar. 前記低融点金属層は、錫（Ｓｎ）を含む請求項１から請求項４のいずれか１項に記載のプリント回路基板。   The printed circuit board according to claim 1, wherein the low-melting-point metal layer includes tin (Sn). 前記上部絶縁層及び前記下部絶縁層の少なくとも一方は、光硬化性樹脂を含む請求項１から請求項５のいずれか１項に記載のプリント回路基板。   6. The printed circuit board according to claim 1, wherein at least one of the upper insulating layer and the lower insulating layer contains a photocurable resin. 7. 前記上部導体パターン層及び前記下部導体パターン層の少なくとも一方は、複数形成される請求項１から請求項６のいずれか１項に記載のプリント回路基板。   The printed circuit board according to claim 1, wherein a plurality of at least one of the upper conductor pattern layer and the lower conductor pattern layer is formed. 前記上部導体パターン層の数と、前記下部導体パターン層の数とが互いに異なる請求項７に記載のプリント回路基板。   The printed circuit board according to claim 7, wherein the number of the upper conductor pattern layers and the number of the lower conductor pattern layers are different from each other. 互いに隣接している前記上部導体パターン層同士を互いに接続させるか、互いに隣接している前記下部導体パターン層同士を互いに接続させる層間ビアをさらに含み、
前記層間ビアは、
前記低融点金属層及び前記高融点金属層を含む請求項７または請求項８に記載のプリント回路基板。 It further includes an interlayer via that connects the upper conductor pattern layers adjacent to each other or connects the lower conductor pattern layers adjacent to each other to each other,
The interlayer via
The printed circuit board according to claim 7, comprising the low melting point metal layer and the high melting point metal layer.
JP2017215994A 2016-12-23 2017-11-08 Printed circuit board Active JP7087236B2 (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020160178121A KR20180074237A (en) 2016-12-23 2016-12-23 Multi-layered printed circuit board
KR10-2016-0178121 2016-12-23

Publications (2)

Publication Number Publication Date
JP2018107430A true JP2018107430A (en) 2018-07-05
JP7087236B2 JP7087236B2 (en) 2022-06-21

Family

ID=62784700

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017215994A Active JP7087236B2 (en) 2016-12-23 2017-11-08 Printed circuit board

Country Status (2)

Country Link
JP (1) JP7087236B2 (en)
KR (1) KR20180074237A (en)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185142A (en) * 2000-12-19 2002-06-28 Ibiden Co Ltd Multilayer printed wiring board and its manufacturing method
JP2013187255A (en) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd Wiring board manufacturing method

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002185142A (en) * 2000-12-19 2002-06-28 Ibiden Co Ltd Multilayer printed wiring board and its manufacturing method
JP2013187255A (en) * 2012-03-06 2013-09-19 Ngk Spark Plug Co Ltd Wiring board manufacturing method

Also Published As

Publication number Publication date
JP7087236B2 (en) 2022-06-21
KR20180074237A (en) 2018-07-03

Similar Documents

Publication Publication Date Title
JP4073945B1 (en) Manufacturing method of multilayer wiring board
KR102194722B1 (en) Package board, method for manufacturing the same and package on package having the thereof
JP2019080032A (en) Multilayer printed circuit board
KR101148735B1 (en) Printed circuit board and method of manufacturing the same
JP7472412B2 (en) Multilayer Printed Circuit Board
JP2014082441A (en) Multi-layer type coreless substrate and method of manufacturing the same
JP2016048768A (en) Wiring board and manufacturing method of semiconductor device
JP2019029635A (en) Rigid flexible printed circuit board and manufacturing method thereof
JP7163549B2 (en) Printed circuit board and printed circuit board manufacturing method
JP7087236B2 (en) Printed circuit board
JP7131740B2 (en) Printed circuit boards and packages
CN114342574B (en) Circuit board, method for manufacturing circuit board, and electronic device
JP7423887B2 (en) multilayer printed circuit board
JP6562483B2 (en) Printed circuit board
JP6880432B2 (en) Multilayer printed circuit board
JP6259054B2 (en) Wiring board manufacturing method
JP2017118084A (en) Printed circuit board
JP6062872B2 (en) Wiring board
JP2016225398A (en) Semiconductor device
JP2008306077A (en) Electronic component incorporated module, and manufacturing method thereof
JP2016219646A (en) Semiconductor device and manufacturing method thereof
JP2009302581A (en) Multilayer wiring board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200923

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210917

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210921

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220510

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220516

R150 Certificate of patent or registration of utility model

Ref document number: 7087236

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150