JP2018098488A - 金属結合による光電素子パッケージ構造及びその製造方法 - Google Patents

金属結合による光電素子パッケージ構造及びその製造方法 Download PDF

Info

Publication number
JP2018098488A
JP2018098488A JP2017190726A JP2017190726A JP2018098488A JP 2018098488 A JP2018098488 A JP 2018098488A JP 2017190726 A JP2017190726 A JP 2017190726A JP 2017190726 A JP2017190726 A JP 2017190726A JP 2018098488 A JP2018098488 A JP 2018098488A
Authority
JP
Japan
Prior art keywords
photoelectric
substrate
package
chip
photoelectric element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017190726A
Other languages
English (en)
Other versions
JP6445109B2 (ja
Inventor
文 劍 張
Wenjian Zhang
文 劍 張
清 軍 張
Qingjun Zhang
清 軍 張
元 景 李
Yuanjing Li
元 景 李
志 強 陳
Shikyo Chin
志 強 陳
自 然 趙
Ziran Zhao
自 然 趙
以 農 劉
Yinong Liu
以 農 劉
耀 紅 劉
Yaohong Liu
耀 紅 劉
湘 鄒
Xiang Zou
湘 鄒
会 紹 何
Huishao He
会 紹 何
樹 偉 李
Shuwei Li
樹 偉 李
楠 白
Nan Bai
楠 白
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tsinghua University
Qinghua University
Nuctech Co Ltd
Original Assignee
Tsinghua University
Qinghua University
Nuctech Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tsinghua University, Qinghua University, Nuctech Co Ltd filed Critical Tsinghua University
Publication of JP2018098488A publication Critical patent/JP2018098488A/ja
Application granted granted Critical
Publication of JP6445109B2 publication Critical patent/JP6445109B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L24/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/05666—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/07—Structure, shape, material or disposition of the bonding areas after the connecting process
    • H01L2224/08—Structure, shape, material or disposition of the bonding areas after the connecting process of an individual bonding area
    • H01L2224/081—Disposition
    • H01L2224/0812—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/08151—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/08221—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/08225—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/08235—Disposition the bonding area connecting directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding the bonding area connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bonding area connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/13166—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/802—Applying energy for connecting
    • H01L2224/80201—Compression bonding
    • H01L2224/80203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/80001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by connecting a bonding area directly to another bonding area, i.e. connectorless bonding, e.g. bumpless bonding
    • H01L2224/808—Bonding techniques
    • H01L2224/80894—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces
    • H01L2224/80895—Direct bonding, i.e. joining surfaces by means of intermolecular attracting interactions at their interfaces, e.g. covalent bonds, van der Waals forces between electrically conductive surfaces, e.g. copper-copper direct bonding, surface activated bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Light Receiving Elements (AREA)
  • Pressure Welding/Diffusion-Bonding (AREA)
  • Photovoltaic Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】金属結合による光電素子パッケージ構造およびその製造方法を提供する。【解決手段】光電素子パッケージ構造は、光電チップ及びパッケージ基体から成り、光電チップは、互いに対向する第１の表面と第２の表面を有する基板１０１と、基板１０１に形成される光電素子と、第１の表面に形成され光電素子に用いられる電極１０７とを含む。パッケージ基体は、互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路２０３を含む。光電チップは、その第１の表面がパッケージ基体に対向するようにパッケージ基体に積層され、かつ、光電チップの第１の表面に形成されている電極１０７がパッケージ基体における該当する導電経路２０３と結合されている。【選択図】図３

Description

本開示は、光電素子パッケージに関し、具体的には、金属結合による光電素子パッケージ構造及びその製造方法に関する。
普通の裏面照射型の光電素子封止において、通常、ベアチップの電極に半田ボールを配置することで、パッケージ印刷回路基体（ＰＣＢ）に溶接させる。信頼性を向上するために、ベアチップとパッケージＰＣＢ板との間にフィラーを充填してもよい。ただし、普通のパッケージＰＣＢの材料とベアチップの材料（Ｓｉ）は、熱膨張係数が大きく異なるため、温度が変化するとクラックが発生しやすい。
なお、実際の使用を考えると、一般的に、封止された裏面照射型の光電素子を、該当する回路基体に再度溶接しなければならない。そのため、溶接を２回実行しなければならない。すると、普通の半田を使用する場合、半田付けに２回の溶融過程が存在することになる。そして、低温半田を使用する場合、溶接工程や半田に対する要求が高いため、溶接に問題が起きやすい。
したがって、少なくとも上記問題点の一部を解決するために、新しいパッケージの技術を提供する必要がある。
上述した問題に鑑み、本開示は、金属結合による光電素子パッケージ構造およびその製造方法を提供することを少なくとも一部の目的とする。
本開示の一面によれば、光電チップとパッケージ基体を備える光電素子パッケージ構造を提供する。光電チップは、互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、を備える。パッケージ基体は、互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路を備える。光電チップは、その第１の表面がパッケージ基体に対向するようにパッケージ基体に積層され、かつ、光電チップの第１の表面に形成された電極がパッケージ基体における該当する導電経路と結合されている。
本開示の他面によれば、光電チップをパッケージ化する方法を提供する。光電チップは、互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、を備える。該方法は、互いに対向する第１の表面と第２の表面を有し、且つ第１の表面から第２の表面へ延びている導電経路を有するパッケージ基体を提供するステップと、光電チップをその第１の表面がパッケージ基体に対向するようにパッケージ基体に積層するステップと、光電チップの第１の表面に形成された電極とパッケージ基体における該当する導電経路とを結合させるステップと、を含む。
本開示の実施例によれば、パッケージ工程及び使用における難しさを低減できるとともに、素子の信頼性及び光電変換効率を向上することもできる。
以下、図面を参照しながら本開示の実施例を説明することで、本開示の上記目的や他の目的、特徴、利点は、一層明らかになろう。図面において、同一または類似な符号は、同一または類似な構成を示す。
図１は、本開示の実施例による光電チップを示す模式断面図である。 図２は、本開示の実施例によるパッケージ基体を示す模式断面図である。 図３は、本開示の実施例による光電チップとパッケージ基体とを結合することを示す模式図である。 図４は、本開示の実施例による光電素子パッケージ構造を示す模式断面図である。
以下、図面を参照しながら本開示の実施例を説明する。ただし、以下の説明は、例示的なものであり、本開示の範囲を限定するものではない。また、以下の説明において、本開示を混乱させないように、公知の構成や技術に対しては説明を省略する。
図面は、本開示の実施例による各構成の模式図を示している。そして、各図面は、比例的に描かれたものではない。なお、図面を明らかに示すために、いくつかの詳細は誇張され、いくつかの詳細は省略されることもある。図面における各領域や各層の形状やそれらの相対的な寸法、位置関係は、例示的なものであり、製造の偏差や技術的な制限によってばらつきがある可能性もある。そして、当業者は、実際の必要に応じて、異なる形状や寸法、相対的な位置関係を有する領域や層を設けることができる。
本開示において、ある層／素子が他の層／素子の「上」にあると記載する場合、それは、該層／素子が他の層／素子上に直接に位置することでもよいし、他の層／素子との間に中間層／素子が存在することでもよい。なお、ある方向に沿って、一方の層／素子が他方の層／素子の「上」に位置する場合、方向を変更した時は、該一方の層／素子が該他方の層／素子の「下」に位置することになる。
図１は、本開示の実施例による光電チップを示す模式断面図である。
図１に示すように、該実施例による光電チップ１００は、例えば、基板１００に光電素子を形成した後、封止されていないベアチップである。基板１００は、シリコン基板のような半導体基板であればよく、互いに対向する第１の表面１０１―１Ｓと、第２の表面１０１―２Ｓとを備える。第１の表面１０１―１Ｓと第２の表面１０１―２Ｓとは、互いに略平行してもよい。例えば、半導体工程によって、シリコンウェーハに光電素子を形成し、シリコンウェーハをスライスする。スライスされたウェーハは、基板１００を構成する。基板１００は、その上に形成された光電素子を備える（場合によって周辺部材も備える）。これらの光電素子は、電極領域１０３を備えてもよいし、例えば、フォトダイオードである場合、アノード及びカソードを備えることになる。これらの電極領域１０３は、例えば、ｐ型不純物領域又はｎ型不純物領域のような基板１０１における不純物領域であってもよい。
適宜に電気的に接続するように、基板１０１の第１の表面１０１―１Ｓ側には、光電素子の電極領域１０３を外部に引き出すための電極１０７が形成されてもよい。半導体製造工程によって、第１の表面１０１―１Ｓ側にメタライゼーション（ｍｅｔａｌｉｚａｔｉｏｎ）積層が形成されて、電極１０７がこのメタライゼーション積層に含まれてもよい。例えば、メタライゼーション積層は、一層又は複数層の層間絶縁膜１０５を備え、層間絶縁膜１０５にスルーホールやトレンチを形成して、例えば金属などの導電材料を充填することで導電経路を形成することができる。これらの導電経路は、ビア（ｖｉａ）及び／又は金属相互接続（ｍｅｔａｌ ｉｎｔｅｒｃｏｎｎｅｃｔ）を含むことができる。例えば、ダマシンプロセスによってメタライゼーション積層を形成することができる。これらの導電経路は電極１０７を構成し、各電極１０７は該当する電極領域１０３に電気的に接続されることができる。本開示の実施例によれば、電極１０７は、Ａｕ又はＴｉを含むことができる。
また、メタライゼーション積層を形成する際に、各電極１０７間に導電材料１０９を残留することができる（ただし、無駄な電気的接続を避けるために、電極１０７から離させる）。残留の導電材料１０９は、電極１０７と同一の工程によって形成されるため、それらの上面はほぼ共通の面になってもよい。これらの導電材料１０９は、結合を行う時に、光電チップ１００とパッケージ基体との距離を保持し、機械的な強度を向上させることができる。
本例示において、光電チップ１００は、裏面照射型で、入射光が第２の表面１０１―２Ｓ側から入射される。これによって、第１の表面１０１―１Ｓ側に形成された各部品、例えば電極などは、光の入射に影響しない。
図２は、本開示の実施例によるパッケージ基体を示す模式断面図である。
図２に示すように、本実施例によるパッケージ基体２００は、例えば、ガラス基体やセラミックス基体などの絶縁基体を含むことができる。信頼性を確保し、特に、温度変化に対応するために、パッケージ基体２００の熱膨張係数は、基板１０１の熱膨張係数とほぼ一致することができる。例えば、基板１０１がシリコン基板である場合、パッケージ基体２００はホウケイ酸ガラスであることができる。これにより、温度が変化する場合チップ１００とパッケージ基体２００との間にクラックが発生する可能性を低減させることができる。
パッケージ基体２００は、互いに対向する第１の表面２０１―１Ｓと第２の表面２０１―２Ｓとを有することができる。第１の表面２０１―１Ｓと第２の表面２０１―２Ｓは、ほぼ平行するように配置されることができる。パッケージ基体２００に、第１の表面２０１―１Ｓから第２の表面２０１―２Ｓへ延びる導電経路２０３を形成することができる。例えば、第１の表面２０１―１Ｓから第２の表面２０１―２Ｓへ延びることでパッケージ基体２００を貫通するスルーホールＴを形成し、スルーホールＴに金属などの導電材料を充填して、導電経路２０３を形成することができる。本開示の実施例によれば、導電経路２０３は、ＡｕＰｂＴｉ又はＡｕＴｉを含むことができる。図２の例示において、導電材料は、スルーホールＴの底部及び側壁に形成されている。しかし、本開示は、これに限られず、例えば、スルーホールＴ全体が導電材料によって充填されてもよい。
本開示の技術において、パッケージ基体２００は、第２の表面２０１―２Ｓが光電チップ１００に対向するように、光電チップ１００に積層される。そのため、第２の表面２０１―２Ｓ側が平坦であることが好ましい。つまり、導電経路２０３の底面は、パッケージ基体２００の第２の表面２０１―２Ｓとほぼ共通面になってもよい。また、第１の表面２０１―１Ｓ側において、導電経路２０３は、第１の表面２０１―１Ｓまでに電気的接続のために延びている。ここで、例えば、溶接によって回路基板に接続されることができる。
パッケージ基体２００は、光電チップ１００に対して専門的に設計される専用パッケージ基体であることができる。例えば、パッケージ基体２００において、導電経路２０３のレイアウトは、光電チップ１００上の電極１０７のレイアウトと実質的に同じであってもよい。すると、パッケージ基体２００と光電チップ１００とが積層される場合、導電経路２０３と電極１０７は、一対一に対応されて互いに対向されることができる。
なお、パッケージ基体２００は、汎用パッケージ基体であってもよい。例えば、一定の間隔に従って、パッケージ基体２００に導電経路２０３のアレイを形成してもよい。すると、パッケージ基体２００と光電チップ１００とが積層される場合、パッケージ基体２００の少なくとも一部の導電経路２０３が、光電チップ１００の電極１０７に対応され、互いに対向されることができる。このような汎用パッケージ基体２００は、レイアウトが光電チップ１００と異なる他のチップに適用されることは勿論である。
図３は、本開示の実施例による光電チップとパッケージ基体とを結合することを示す模式図である。
図３に示すように、結合機器（図示なし）において、光電チップ１００とパッケージ基体２００とを積層することができる。具体的には、光電チップ１００の第１の表面１０１―１Ｓ側をパッケージ基体２００の第２の表面２０１―２Ｓ側に対向するように放置することができる。なお、光電チップ１００の電極１０７がパッケージ基体２００の導電経路２０３に対向するように、光電チップ１００及び／又はパッケージ基体２００の位置を調整することができる。
そして、結合機器において、温度を上昇させ（例えば、約４００〜５００℃）、圧力を付加する（例えば、約２０００〜４０００ｍＢａｒ）ことで、電極１０７と導電経路２０３とを結合（例えば、金属材料が溶融されて結合）させることができる。
本開示の実施例によれば、結合の後、光電チップ１００の第２の表面１０１―２Ｓ側から、光電チップを薄くすることもできる。例えば、図４に示すように、基板１０１を薄くすることができる。一例として、まず、機械的手法によって、光電チップ１００を約１４０〜２００μｍまで薄くしてから、化学的手法または化学・機械的手法によって、光電チップ１００を約５０〜１４０μｍまで薄くすることができる。このように厚さを薄くすると、光誘起キャリアの収集に便利を持たせると共に、光電変換効率を効果的に向上させることができる。
本開示の実施例によるパッケージ構造３００は、より高い温度（約４００℃以上）に耐え、溶接を簡単化し、堅牢度（結合の強度）を向上し、素子の信頼性を顕著に改善することができる。なお、後段の工程において、フィラーを充填する必要がない。
以上、本開示の実施例を説明したが、これらの実施例は、説明に過ぎず、本開示の範囲を限定するものではない。本開示の範囲は、特許請求の範囲およびその均等物によって限定される。本開示の範囲を逸脱しない限り、当業者は、変更や修正を行うことができる。そして、これらの変更や修正は、本開示の範囲に属することは勿論である。
１００ 光電チップ，基板、１０１―１Ｓ 第１の表面、１０１―２Ｓ 第２の表面、１０３ 電極領域。

Claims (11)

  1. 互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、を含む光電チップと、
    互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路を含むパッケージ基体と、を備える光電素子パッケージ構造であって、
    光電チップは、その第１の表面がパッケージ基体に対向するようにパッケージ基体に積層され、かつ、光電チップの第１の表面に形成された電極がパッケージ基体における該当する導電経路と結合されている光電素子パッケージ構造。
  2. 光電チップの厚さは、５０〜１４０μｍである
    請求項１に記載の光電素子パッケージ構造。
  3. 電極は、基板に形成されているメタライゼーション積層に含まれている
    請求項１に記載の光電素子パッケージ構造。
  4. 電極は、Ａｕ又はＴｉを含む
    請求項１又は３に記載の光電素子パッケージ構造。
  5. パッケージ基体の熱膨張係数は、基板の熱膨張係数とほぼ一致している
    請求項１に記載の光電素子パッケージ構造。
  6. 基板は、ケイ素を含み、
    パッケージ基体は、ホウケイ酸ガラスを含む
    請求項５に記載の光電素子パッケージ構造。
  7. 導電経路は、ＡｕＰｂＴｉ又はＡｕＴｉを含む
    請求項１に記載の光電素子パッケージ構造。
  8. 光電チップをパッケージ化する方法であって、
    光電チップは、互いに対向する第１の表面と第２の表面を有する基板と、基板に形成されている光電素子と、第１の表面に形成され光電素子に用いられる電極と、を含み、
    当該方法は、
    互いに対向する第１の表面と第２の表面を有し、第１の表面から第２の表面へ延びている導電経路を含むパッケージ基体を提供するステップと、
    光電チップをその第１の表面がパッケージ基体に対向するようにパッケージ基体に積層するステップと、
    光電チップの第１の表面に形成された電極とパッケージ基体における該当する導電経路とを結合させるステップと、を含む方法。
  9. 温度を上昇させ、圧力を付与することによって、電極と導電経路とを結合させる
    請求項８に記載の方法。
  10. 結合の時、温度は４００〜５００℃であり、圧力は２０００〜４０００ｍＢａｒである
    請求項９に記載の方法。
  11. 光電チップの第２の表面側から、光電チップを薄くするステップ、をさらに含む
    請求項８に記載の方法。
JP2017190726A 2016-12-07 2017-09-29 光電素子パッケージ構造及び光電チップをパッケージ化する方法 Active JP6445109B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201611120663.2 2016-12-07
CN201611120663.2A CN106847936B (zh) 2016-12-07 2016-12-07 基于金属键合的光电器件封装结构及其制造方法

Publications (2)

Publication Number Publication Date
JP2018098488A true JP2018098488A (ja) 2018-06-21
JP6445109B2 JP6445109B2 (ja) 2018-12-26

Family

ID=59140187

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017190726A Active JP6445109B2 (ja) 2016-12-07 2017-09-29 光電素子パッケージ構造及び光電チップをパッケージ化する方法

Country Status (5)

Country Link
US (1) US10510683B2 (ja)
EP (1) EP3553828A4 (ja)
JP (1) JP6445109B2 (ja)
CN (1) CN106847936B (ja)
WO (1) WO2018103397A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106847936B (zh) * 2016-12-07 2019-01-01 清华大学 基于金属键合的光电器件封装结构及其制造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169875A (ja) * 1993-03-11 1995-07-04 Toshiba Corp 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ
JPH0992651A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 半導体素子およびその接続方法
JP2003282628A (ja) * 2002-03-20 2003-10-03 Tdk Corp ベアチップ搭載部品及びその製造方法
JP2007142026A (ja) * 2005-11-16 2007-06-07 Zycube:Kk インターポーザとその製造方法及び半導体装置
JP2007251182A (ja) * 2004-08-06 2007-09-27 Allied Material Corp 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
JP2009081201A (ja) * 2007-09-25 2009-04-16 Fujifilm Corp 裏面照射型撮像装置の製造方法
JP2012146947A (ja) * 2010-12-22 2012-08-02 Seiko Instruments Inc 光学デバイス

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6780661B1 (en) * 2000-04-12 2004-08-24 Finisar Corporation Integration of top-emitting and top-illuminated optoelectronic devices with micro-optic and electronic integrated circuits
JP3891838B2 (ja) * 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US7038288B2 (en) * 2002-09-25 2006-05-02 Microsemi Corporation Front side illuminated photodiode with backside bump
US20040188696A1 (en) * 2003-03-28 2004-09-30 Gelcore, Llc LED power package
JP4762627B2 (ja) * 2005-07-25 2011-08-31 オリンパス株式会社 撮像装置および撮像装置の製造方法
JP5358509B2 (ja) * 2010-04-15 2013-12-04 浜松ホトニクス株式会社 放射線検出器モジュール
KR101762173B1 (ko) * 2011-01-13 2017-08-04 삼성전자 주식회사 웨이퍼 레벨 발광 소자 패키지 및 그의 제조 방법
CN103296036B (zh) * 2012-02-29 2016-05-18 中国科学院微电子研究所 X射线探测器及其制造方法
TWI544611B (zh) * 2013-04-01 2016-08-01 財團法人工業技術研究院 背照式光感測元件封裝體
CN105336795B (zh) * 2015-08-26 2017-03-22 中国科学院微电子研究所 一种基于光栅接口的光子芯片封装结构及其制作方法
CN106847936B (zh) * 2016-12-07 2019-01-01 清华大学 基于金属键合的光电器件封装结构及其制造方法
CN206259356U (zh) * 2016-12-07 2017-06-16 清华大学 基于金属键合的光电器件封装结构

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169875A (ja) * 1993-03-11 1995-07-04 Toshiba Corp 電子回路装置及びその製造方法及び回路基板及び液晶表示装置及びサーマルヘッド及びプリンタ
JPH0992651A (ja) * 1995-09-27 1997-04-04 Toshiba Corp 半導体素子およびその接続方法
JP2003282628A (ja) * 2002-03-20 2003-10-03 Tdk Corp ベアチップ搭載部品及びその製造方法
JP2007251182A (ja) * 2004-08-06 2007-09-27 Allied Material Corp 半導体素子搭載部材、半導体装置、撮像装置、発光ダイオード構成部材、および発光ダイオード
JP2007142026A (ja) * 2005-11-16 2007-06-07 Zycube:Kk インターポーザとその製造方法及び半導体装置
JP2009081201A (ja) * 2007-09-25 2009-04-16 Fujifilm Corp 裏面照射型撮像装置の製造方法
JP2012146947A (ja) * 2010-12-22 2012-08-02 Seiko Instruments Inc 光学デバイス

Also Published As

Publication number Publication date
EP3553828A4 (en) 2020-09-02
US20180158785A1 (en) 2018-06-07
JP6445109B2 (ja) 2018-12-26
WO2018103397A1 (zh) 2018-06-14
US10510683B2 (en) 2019-12-17
EP3553828A1 (en) 2019-10-16
CN106847936A (zh) 2017-06-13
CN106847936B (zh) 2019-01-01

Similar Documents

Publication Publication Date Title
CN101675498B (zh) 用于微镜器件的倒装芯片封装的方法和***
TWI667714B (zh) 用於具有晶粒對中介層晶圓第一接合的半導體裝置封裝的方法和系統
US9613929B2 (en) Power semiconductor chip with a metallic moulded body for contacting thick wires or strips and method for the production thereof
TW201545297A (zh) 晶片封裝體
TW201511209A (zh) 半導體裝置及半導體裝置之製造方法
WO2007026392A1 (ja) 半導体装置およびその製造方法
US10665768B2 (en) Thermoelectric conversion module package
JP4354398B2 (ja) 半導体装置及びその製造方法
US20170018533A1 (en) Electronic component device
JP2012500477A (ja) 積層型集積回路の腐食制御
TW201515187A (zh) 半導體裝置
JP2013016525A (ja) パワー半導体モジュールおよびその製造方法
US20160372393A1 (en) Laminar Structure, a Semiconductor Device and Methods for Forming Semiconductor Devices
JP2021521628A (ja) パワーモジュール、及びパワーモジュールを製造する方法
KR100594716B1 (ko) 공동부를 구비한 캡 웨이퍼, 이를 이용한 반도체 칩, 및그 제조방법
JP6445109B2 (ja) 光電素子パッケージ構造及び光電チップをパッケージ化する方法
JP2016213417A (ja) 半導体発光装置
US20230005813A1 (en) Semiconductor apparatus
TWI409933B (zh) 晶片堆疊封裝結構及其製法
JP2014045169A (ja) 電子部品搭載用基板およびその製造方法
CN206259356U (zh) 基于金属键合的光电器件封装结构
JP2013069988A (ja) 半導体装置とその製造方法
JP2017076741A (ja) 半導体装置およびその製造方法
JP3192859U (ja) 二層リードフレーム構造
TW201426922A (zh) 背對背堆疊積體電路總成及製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180808

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181128

R150 Certificate of patent or registration of utility model

Ref document number: 6445109

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250