JP2018093160A - Group iii nitride semiconductor light emitting element and manufacturing method of the same - Google Patents

Group iii nitride semiconductor light emitting element and manufacturing method of the same Download PDF

Info

Publication number
JP2018093160A
JP2018093160A JP2017079508A JP2017079508A JP2018093160A JP 2018093160 A JP2018093160 A JP 2018093160A JP 2017079508 A JP2017079508 A JP 2017079508A JP 2017079508 A JP2017079508 A JP 2017079508A JP 2018093160 A JP2018093160 A JP 2018093160A
Authority
JP
Japan
Prior art keywords
layer
contact layer
type contact
type
group iii
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017079508A
Other languages
Japanese (ja)
Other versions
JP6908422B2 (en
Inventor
康弘 渡邉
Yasuhiro Watanabe
康弘 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dowa Electronics Materials Co Ltd
Original Assignee
Dowa Electronics Materials Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dowa Electronics Materials Co Ltd filed Critical Dowa Electronics Materials Co Ltd
Priority to US15/488,778 priority Critical patent/US10290771B2/en
Publication of JP2018093160A publication Critical patent/JP2018093160A/en
Application granted granted Critical
Publication of JP6908422B2 publication Critical patent/JP6908422B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Chemical Vapour Deposition (AREA)
  • Led Devices (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a group III nitride semiconductor light emitting element and a manufacturing method of the same, which can maintain higher light emission power than in the past to improve credibility of the group III nitride semiconductor light emitting element.SOLUTION: A group III nitride semiconductor light emitting element 100 comprises an emission layer 40, a p type electron block layer 60, a p type contact layer 70 and a p-side electrode 80 in this order. The p type contact layer contacts the p type electron block layer; and contacts a Mg and Si co-doped first p type contact layer 71 and the p-side electrode 80; and has a Mg-doped second p type contact layer 72, in which the first p type contact layer has a Mg concentration equal to or higher than 1×10atoms/cmand a Si concentration of not less than 2×10atoms/cmand not more than 3×10atoms/cm.SELECTED DRAWING: Figure 1

Description

本発明は、III族窒化物半導体発光素子およびその製造方法に関し、特に、高い発光出力を維持することのできる信頼性の向上したIII族窒化物半導体発光素子およびその製造方法に関する。   The present invention relates to a group III nitride semiconductor light emitting device and a method for manufacturing the same, and more particularly to a group III nitride semiconductor light emitting device with improved reliability capable of maintaining a high light emission output and a method for manufacturing the same.

従来、Ａｌ、Ｇａ、Ｉｎ等とＮとの化合物からなるIII族窒化物半導体は、紫外光発光素子の材料として用いられている。中でも、高Ａｌ組成比のＡｌＧａＮからなるIII族窒化物半導体は、紫外発光素子や発光波長３００ｎｍ以下の深紫外光発光素子（ＤＵＶ−ＬＥＤ）に用いられている。   Conventionally, a group III nitride semiconductor composed of a compound of N, Al, Ga, In or the like and N is used as a material for an ultraviolet light emitting element. Among them, a group III nitride semiconductor made of AlGaN having a high Al composition ratio is used for an ultraviolet light emitting element or a deep ultraviolet light emitting element (DUV-LED) having an emission wavelength of 300 nm or less.

III族窒化物半導体発光素子に要求される特性として、例えば高外部量子効率特性や低抵抗特性などが挙げられる。本願出願人は、特許文献１において、量子井戸構造の発光層とｐ型クラッド層との間に、電子ブロック層と呼ばれる電子のエネルギー障壁となる層を形成することにより、発光効率を向上できることを先に提案している。電子ブロック層は、発光層の量子井戸層に対して障壁となって、電子が過剰に流れていくのを防ぐため、キャリアの注入効率を向上できる。   Examples of characteristics required for the group III nitride semiconductor light emitting device include high external quantum efficiency characteristics and low resistance characteristics. In the patent document 1, the applicant of the present application states that by forming a layer serving as an electron energy barrier called an electron blocking layer between the light emitting layer having a quantum well structure and the p-type cladding layer, the light emission efficiency can be improved. Proposed earlier. The electron blocking layer serves as a barrier to the quantum well layer of the light emitting layer and prevents electrons from flowing excessively, so that the carrier injection efficiency can be improved.

また、特許文献２には、膜厚２５ｎｍ以下で、ｐ型不純物とｎ型不純物とをコドープし、ｐ型不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上、かつｎ型不純物濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上の混合ドープＧａＮ層をｐ型ＧａＮ層上に設け、この混合ドープＧａＮ層上に電極が形成された窒化物半導体素子を開示している。特許文献２によると、この混合ドープＧａＮ層によりｐ型ＧａＮ層と電極との接触抵抗が低減し、ｐ型ＧａＮ層に電流が流れやすくなる。 Further, in Patent Document 2, a p-type impurity and an n-type impurity are co-doped with a film thickness of 25 nm or less, a p-type impurity concentration is 1 × 10 19 atoms / cm 3 or more, and an n-type impurity concentration is 1 × 10 6. There is disclosed a nitride semiconductor device in which a mixed doped GaN layer of 19 atoms / cm 3 or more is provided on a p-type GaN layer and an electrode is formed on the mixed doped GaN layer. According to Patent Document 2, the mixed doped GaN layer reduces the contact resistance between the p-type GaN layer and the electrode, and current easily flows through the p-type GaN layer.

特開２０１０−１６１３１１号公報JP 2010-161311 A 特開２００９−１５２４９１号公報JP 2009-152491 A

特許文献１および特許文献２に記載の技術により、III族窒化物半導体発光素子の外部量子効率特性や抵抗特性を改善することができる。しかしながら、III族窒化物半導体発光素子では、外部量子効率特性および抵抗特性の改善以外にも課題は残されている。III族窒化物半導体発光素子では高い発光出力を維持することが難しいため、この点での信頼性の改善が希求されている。   The techniques described in Patent Document 1 and Patent Document 2 can improve the external quantum efficiency characteristics and resistance characteristics of the group III nitride semiconductor light-emitting device. However, in the group III nitride semiconductor light-emitting device, problems remain in addition to the improvement of external quantum efficiency characteristics and resistance characteristics. Since it is difficult to maintain a high light emission output in the group III nitride semiconductor light emitting device, improvement of reliability in this respect is desired.

そこで、本発明は、従来よりも発光出力を維持することのできる信頼性の向上したIII族窒化物半導体発光素子およびその製造方法を提供することを目的とする。   Accordingly, an object of the present invention is to provide a group III nitride semiconductor light-emitting device with improved reliability capable of maintaining a light emission output as compared with the conventional one and a method for manufacturing the same.

本発明者は、上記課題を解決する方途について鋭意検討し、III族窒化物半導体発光素子における、ｐ型コンタクト層のドーパントに着目した。ここで、III族窒化物半導体発光素子のｐ型半導体層側にドープするｐ型のドーパントとしては、Ｍｇを用いることが一般的であるものの、ｐ型半導体層側にドープされたＭｇが発光層に拡散することで、III族窒化物半導体発光素子の信頼性に悪影響を及ぼしているのではないかと本発明者は考えた。そこで、ｐ型コンタクト層の特定領域にｐ型ドーパントとしてのＭｇと共に、Ｓｉをコドープすることを着想した。そして、このｐ型コンタクト層によりIII族窒化物半導体発光素子の信頼性を改善できることを本発明者は知見し、本発明を完成するに至った。   The inventor diligently studied how to solve the above problems, and focused on the dopant of the p-type contact layer in the group III nitride semiconductor light emitting device. Here, Mg is generally used as the p-type dopant to be doped on the p-type semiconductor layer side of the group III nitride semiconductor light-emitting device, but Mg doped on the p-type semiconductor layer side is the light-emitting layer. The present inventor has thought that the diffusion into the surface has an adverse effect on the reliability of the group III nitride semiconductor light emitting device. Therefore, the inventors have conceived of co-doping Si with Mg as a p-type dopant in a specific region of the p-type contact layer. The inventors have found that the reliability of the group III nitride semiconductor light-emitting device can be improved by the p-type contact layer, and have completed the present invention.

すなわち、本発明の要旨構成は以下の通りである。   That is, the gist of the present invention is as follows.

（１）発光層、ｐ型電子ブロック層、ｐ型コンタクト層およびｐ側電極をこの順に備えるIII族窒化物半導体発光素子であって、前記ｐ型電子ブロック層は、Ａｌ組成比が０．５以上のｐ型III族窒化物半導体からなり、前記ｐ型コンタクト層は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなり、前記ｐ型コンタクト層は、前記ｐ型電子ブロック層に接し、かつ、ＭｇおよびＳｉでコドープされた第１ｐ型コンタクト層と、前記ｐ側電極に接し、かつ、Ｍｇドープされた第２ｐ型コンタクト層とを有し、前記第１ｐ型コンタクト層のＭｇ濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上であり、かつ、Ｓｉ濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とするIII族窒化物半導体発光素子。 (1) A group III nitride semiconductor light emitting device including a light emitting layer, a p-type electron blocking layer, a p-type contact layer, and a p-side electrode in this order, wherein the p-type electron blocking layer has an Al composition ratio of 0.5. The p-type group III nitride semiconductor comprises the p-type contact layer comprising a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4, and the p-type contact layer comprises the p-type electron block. A first p-type contact layer in contact with the layer and co-doped with Mg and Si, and a second p-type contact layer in contact with the p-side electrode and doped with Mg, the first p-type contact layer comprising: Group III nitride semiconductor, wherein Mg concentration is 1 × 10 19 atoms / cm 3 or more and Si concentration is 2 × 10 18 atoms / cm 3 or more and 3 × 10 19 atoms / cm 3 or less Light emission Child.

（２）前記第１ｐ型コンタクト層の厚みが１ｎｍ以上３０ｎｍ以下であり、前記第２ｐ型コンタクト層の厚みが３０ｎｍ以上である、前記（１）に記載のIII族窒化物半導体発光素子。 (2) The group III nitride semiconductor light-emitting device according to (1), wherein the thickness of the first p-type contact layer is 1 nm or more and 30 nm or less, and the thickness of the second p-type contact layer is 30 nm or more.

（３）前記第１ｐ型コンタクト層の厚みが５ｎｍ以上１５ｎｍ以下である、前記（２）に記載のIII族窒化物半導体発光素子。 (3) The group III nitride semiconductor light-emitting device according to (2), wherein the thickness of the first p-type contact layer is 5 nm or more and 15 nm or less.

（４）前記第１ｐ型コンタクト層において、前記Ｍｇ濃度が前記Ｓｉ濃度よりも高い、前記（１）〜（３）のいずれか１項に記載のIII族窒化物半導体発光素子。 (4) The group III nitride semiconductor light-emitting device according to any one of (1) to (3), wherein in the first p-type contact layer, the Mg concentration is higher than the Si concentration.

（５）前記発光層から放射される光の中心波長が２１０ｎｍ以上３４０ｎｍ以下である、前記（１）〜（４）のいずれか１項に記載のIII族窒化物半導体発光素子。 (5) The group III nitride semiconductor light-emitting device according to any one of (1) to (4), wherein a center wavelength of light emitted from the light-emitting layer is 210 nm or more and 340 nm or less.

（６）発光層を形成する発光層形成工程と、前記発光層上にｐ型電子ブロック層を形成するｐ型電子ブロック層形成工程と、前記ｐ型電子ブロック層上にｐ型コンタクト層を形成するｐ型コンタクト層形成工程と、前記ｐ型コンタクト層直上にｐ側電極を形成するｐ側電極形成工程とを含むIII族窒化物半導体発光素子の製造方法であって、前記ｐ型電子ブロック層は、Ａｌ組成比が０．５以上のｐ型III族窒化物半導体からなり、前記ｐ型コンタクト層は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなり、前記ｐ型コンタクト層形成は、前記ｐ型電子ブロック層の直上に、ＭｇおよびＳｉでコドープした第１ｐ型コンタクト層を形成する第１ｐ型コンタクト層形成工程と、該第１ｐ型コンタクト層上にＭｇドープした第２ｐ型コンタクト層を形成する第２ｐ型コンタクト層形成工程とを有し、前記第１ｐ型コンタクト層形成工程において、前記第１ｐ型コンタクト層のＭｇ濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上とし、かつ、Ｓｉ濃度を２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下とすることを特徴とするIII族窒化物半導体発光素子の製造方法。 (6) A light emitting layer forming step for forming a light emitting layer, a p type electron block layer forming step for forming a p type electron blocking layer on the light emitting layer, and a p type contact layer on the p type electron blocking layer. A method of manufacturing a group III nitride semiconductor light-emitting device, comprising: a p-type contact layer forming step, and a p-side electrode forming step of forming a p-side electrode directly on the p-type contact layer, wherein the p-type electron block layer Is made of a p-type group III nitride semiconductor having an Al composition ratio of 0.5 or more, and the p-type contact layer is made of a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4. The contact layer formation includes a first p-type contact layer forming step of forming a first p-type contact layer co-doped with Mg and Si directly on the p-type electron blocking layer, and a Mg-doped first layer on the first p-type contact layer. 2p type contour And a second 2p-type contact layer formation step of forming a coat layer, in the second 1p-type contact layer formation step, the Mg concentration of the second 1p-type contact layer is 1 × 10 19 atoms / cm 3 or more, A method for producing a group III nitride semiconductor light-emitting device, wherein the Si concentration is 2 × 10 18 atoms / cm 3 or more and 3 × 10 19 atoms / cm 3 or less.

（７）前記第１ｐ型コンタクト層形成工程において、前記第１ｐ型コンタクト層の厚みを１ｎｍ以上３０ｎｍ以下とし、前記第２ｐ型コンタクト層形成工程において、前記第２ｐ型コンタクト層の厚みを３０ｎｍ以上とする、前記（６）に記載のIII族窒化物半導体発光素子の製造方法。 (7) In the first p-type contact layer forming step, the thickness of the first p-type contact layer is 1 nm to 30 nm, and in the second p-type contact layer forming step, the thickness of the second p-type contact layer is 30 nm or more. The method for producing a group III nitride semiconductor light-emitting device according to (6).

（８）前記第１ｐ型コンタクト層の厚みが５ｎｍ以上１５ｎｍ以下である、前記（７）に記載のIII族窒化物半導体発光素子の製造方法。 (8) The method for producing a Group III nitride semiconductor light-emitting device according to (7), wherein the thickness of the first p-type contact layer is 5 nm or more and 15 nm or less.

（９）前記第１ｐ型コンタクト層形成工程において、前記Ｍｇ濃度を前記Ｓｉ濃度よりも高くする、前記（６）〜（８）のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。 (9) The manufacturing of the group III nitride semiconductor light-emitting device according to any one of (6) to (8), wherein the Mg concentration is higher than the Si concentration in the first p-type contact layer forming step. Method.

（１０）前記ｐ型電子ブロック層形成工程において、水素を主成分とするキャリアガスを供給し、前記第１ｐ型コンタクト層形成工程において、窒素を主成分とするキャリアガスを供給する、前記（６）〜（９）のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。 (10) In the p-type electron block layer forming step, a carrier gas mainly containing hydrogen is supplied, and in the first p-type contact layer forming step, a carrier gas mainly containing nitrogen is supplied (6) The manufacturing method of the group III nitride semiconductor light-emitting device of any one of (9)-(9).

（１１）前記第２ｐ型コンタクト層形成工程において、初めに窒素を主成分とするキャリアガスを供給し、次いで該窒素を主成分とするキャリアガスから、水素を主成分とするキャリアガスに供給を切り替える、前記（６）〜（１０）のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。 (11) In the second p-type contact layer forming step, first, a carrier gas mainly containing nitrogen is supplied, and then, the carrier gas mainly containing nitrogen is supplied to the carrier gas mainly containing hydrogen. The method for producing a group III nitride semiconductor light-emitting device according to any one of (6) to (10), wherein switching is performed.

（１２）前記発光層から放射される光の中心波長が２１０ｎｍ以上３４０ｎｍ以下である、前記（６）〜（１１）のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。 (12) The method for producing a group III nitride semiconductor light-emitting device according to any one of (6) to (11), wherein a center wavelength of light emitted from the light-emitting layer is 210 nm or more and 340 nm or less.

本発明によれば、従来よりも発光出力を維持することのできる信頼性の向上したIII族窒化物半導体発光素子およびその製造方法を提供することができる。   ADVANTAGE OF THE INVENTION According to this invention, the III group nitride semiconductor light-emitting device with improved reliability which can maintain the light emission output conventionally, and its manufacturing method can be provided.

本発明の実施形態に従うIII族窒化物半導体発光素子１００を説明する模式断面図である。1 is a schematic cross-sectional view illustrating a group III nitride semiconductor light emitting device 100 according to an embodiment of the present invention. 本発明の第１実施形態の好適態様に係るIII族窒化物半導体発光素子２００を説明する模式断面図である。3 is a schematic cross-sectional view illustrating a group III nitride semiconductor light emitting device 200 according to a preferred aspect of the first embodiment of the present invention. FIG. 本発明の第２実施形態に係るIII族窒化物半導体発光素子２００′の製造方法を説明する模式断面図である。It is a schematic cross-sectional view illustrating a method for manufacturing a group III nitride semiconductor light emitting device 200 ′ according to a second embodiment of the present invention. 実施例における初期の発光出力を示すグラフである。It is a graph which shows the light emission output of the initial stage in an Example. 実施例における発光出力の推移を示すグラフである。It is a graph which shows transition of the light emission output in an Example.

本発明に従う実施形態の説明に先立ち、以下の点について予め説明する。まず、本明細書においてＡｌ組成比を明示せずに単に「ＡｌＧａＮ」と表記する場合は、III族元素（Ａｌ，Ｇａの合計）とＮとの化学組成比が１：１であり、III族元素ＡｌとＧａとの比率は不定の任意の化合物を意味するものとする。この場合、III族元素であるＩｎについての表記がなくとも、III族元素としてのＡｌとＧａに対して５％以内の量のＩｎを含んでいてもよいこととする。また、単に「ＡｌＧａＮ」と表記することによって、ＡｌＮまたはＧａＮのいずれかであることを排除するものではない。なお、Ａｌ組成比の値は、フォトルミネッセンス測定およびＸ線回折測定などによって測定することができる。   Prior to the description of the embodiment according to the present invention, the following points will be described in advance. First, in the present specification, when “AlGaN” is simply described without explicitly indicating the Al composition ratio, the chemical composition ratio of the group III element (total of Al and Ga) and N is 1: 1, and the group III The ratio of the elements Al and Ga shall mean any arbitrary compound. In this case, even if there is no notation about In which is a group III element, it may contain 5% or less of In with respect to Al and Ga as group III elements. Further, by simply describing “AlGaN”, it is not excluded that it is either AlN or GaN. The value of the Al composition ratio can be measured by photoluminescence measurement, X-ray diffraction measurement, or the like.

また、本明細書において、電気的にｐ型として機能する層をｐ型層と称し、電気的にｎ型として機能する層をｎ型層と称する。一方、ＭｇやＳｉ等の特定の不純物を意図的には添加しておらず、電気的にｐ型またはｎ型として機能しない場合、「ｉ型」または「アンドープ」と言う。アンドープの層には、製造過程における不可避的な不純物の混入はあってよく、具体的には、キャリア密度が小さい（例えば４×１０１６ａｔｏｍｓ／ｃｍ３未満）場合、「アンドープ」である、と本明細書において称する。また、ＭｇやＳｉ等の不純物濃度の値は、ＳＩＭＳ分析によるものとする。 In this specification, a layer that functions electrically as a p-type is referred to as a p-type layer, and a layer that functions as an n-type electrically is referred to as an n-type layer. On the other hand, when a specific impurity such as Mg or Si is not intentionally added and does not function electrically as p-type or n-type, it is referred to as “i-type” or “undoped”. The undoped layer may contain inevitable impurities in the manufacturing process. Specifically, when the carrier density is small (for example, less than 4 × 10 16 atoms / cm 3 ), it is “undoped”. This is referred to herein. The value of impurity concentration such as Mg or Si is determined by SIMS analysis.

また、エピタキシャル成長した各層の厚さ全体は、光干渉式膜厚測定器を用いて測定することができる。さらに、各層の厚さのそれぞれは、隣接する各層の組成比が十分異なる場合（例えばＡｌ組成比が、０．０１以上異なる場合）、透過型電子顕微鏡による成長層の断面観察から算出できる。また、隣接する層のうち、Ａｌ組成比が同一であるか、または、ほぼ等しい（例えば０．０１未満）ものの、不純物濃度の異なる層（例えば後述の第１ｐ型コンタクト層および第２ｐ型コンタクト層）の境界および厚さについては、これら両コンタクト層を例に具体的に説明すると、両者の境界ならびに第１ｐ型コンタクト層および第２ｐ型コンタクト層の厚さは、ＴＥＭ−ＥＤＳに基づき測定できる。そして、両者の不純物濃度は、ＳＩＭＳ分析により測定できる。また、超格子構造のように各層の厚さが薄い場合にはＴＥＭ−ＥＤＳを用いて厚みを測定することができる。   The entire thickness of each epitaxially grown layer can be measured using an optical interference type film thickness measuring instrument. Furthermore, the thickness of each layer can be calculated from cross-sectional observation of the growth layer using a transmission electron microscope when the composition ratios of adjacent layers are sufficiently different (for example, when the Al composition ratio is 0.01 or more). Among adjacent layers, the Al composition ratio is the same or substantially the same (for example, less than 0.01), but the layers having different impurity concentrations (for example, a first p-type contact layer and a second p-type contact layer described later) )) And the thickness of the first p-type contact layer and the second p-type contact layer can be measured based on TEM-EDS. Both impurity concentrations can be measured by SIMS analysis. Moreover, when the thickness of each layer is thin like a superlattice structure, thickness can be measured using TEM-EDS.

以下、図面を参照して本発明の実施形態について説明する。なお、同一の構成要素には原則として同一の参照番号を付して、説明を省略する。また、各図において、説明の便宜上、基板および各層の縦横の比率を実際の比率から誇張して示している。   Hereinafter, embodiments of the present invention will be described with reference to the drawings. In principle, the same components are denoted by the same reference numerals, and description thereof is omitted. In each figure, for convenience of explanation, the vertical and horizontal ratios of the substrate and each layer are exaggerated from the actual ratios.

（第１実施形態：III族窒化物半導体発光素子１００）
図１に示すように、本発明の第１実施形態に従うIII族窒化物半導体発光素子１００は、発光層４０と、ｐ型電子ブロック層６０と、ｐ型コンタクト層７０と、ｐ側電極８０とをこの順に備える。ｐ型電子ブロック層６０は、Ａｌ組成比が０．５以上のｐ型III族窒化物半導体からなる。また、ｐ型コンタクト層７０は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなる。ここで、ｐ型コンタクト層７０は、ｐ型電子ブロック層６０に接し、かつ、ＭｇおよびＳｉでコドープされた第１ｐ型コンタクト層７１と、ｐ側電極８０に接し、かつ、Ｍｇドープされた第２ｐ型コンタクト層７２とを有する。そして、第１ｐ型コンタクト層７１のＭｇ濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上であり、かつ、Ｓｉ濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下である。以下、図１を参照しつつ、各構成の詳細を順次説明する。 (First embodiment: Group III nitride semiconductor light emitting device 100)
As shown in FIG. 1, the group III nitride semiconductor light emitting device 100 according to the first embodiment of the present invention includes a light emitting layer 40, a p-type electron blocking layer 60, a p-type contact layer 70, a p-side electrode 80, and the like. Are provided in this order. The p-type electron block layer 60 is made of a p-type group III nitride semiconductor having an Al composition ratio of 0.5 or more. The p-type contact layer 70 is made of a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4. Here, the p-type contact layer 70 is in contact with the p-type electron blocking layer 60 and is in contact with the first p-type contact layer 71 co-doped with Mg and Si, the p-side electrode 80, and Mg-doped first 2p-type contact layer 72. The Mg concentration of the first p-type contact layer 71 is 1 × 10 19 atoms / cm 3 or more, and the Si concentration is 2 × 10 18 atoms / cm 3 or more and 3 × 10 19 atoms / cm 3 or less. Hereinafter, details of each component will be sequentially described with reference to FIG.

III族窒化物半導体発光素子１００における発光層４０は、ＡｌＧａＮから形成することができ、例えばＡｌａＧａ１−ａＮ（０＜ａ≦１）で形成することができる。ここで、Ａｌ組成比ａは、所望の波長の光を発光するように適切に設定することができる。例えば、Ａｌ組成比ａが０．３５以上（すなわち、０．３５≦ａ≦１）の場合、発光層４０から放射される光の中心波長が３００ｎｍ以下となり、III族窒化物半導体発光素子１００をＤＵＶ−ＬＥＤとすることができる。このように、Ａｌ組成比ａまたは、後述の井戸層４１のＡｌ組成比ｗおよび障壁層４２のＡｌ組成比ｂを適宜選択することで、III族窒化物半導体発光素子１００における、発光層４０から放射される光の中心波長を２１０ｎｍ以上３４０ｎｍ以下とすることができる。 The light emitting layer 40 in the group III nitride semiconductor light emitting device 100 can be formed of AlGaN, for example, Al a Ga 1-a N (0 <a ≦ 1). Here, the Al composition ratio a can be appropriately set so as to emit light having a desired wavelength. For example, when the Al composition ratio a is 0.35 or more (that is, 0.35 ≦ a ≦ 1), the center wavelength of the light emitted from the light emitting layer 40 is 300 nm or less, and the group III nitride semiconductor light emitting device 100 is formed. It can be a DUV-LED. Thus, by appropriately selecting the Al composition ratio a or the Al composition ratio w of the well layer 41 described later and the Al composition ratio b of the barrier layer 42, the light emitting layer 40 in the group III nitride semiconductor light emitting device 100 can be selected. The center wavelength of the emitted light can be 210 nm or more and 340 nm or less.

ここで、発光層４０は、Ａｌ組成比の異なるＡｌＧａＮからなる井戸層４１と障壁層４２とを繰り返し形成した多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造で構成することが好ましい。井戸層４１のＡｌ組成比ｗは、例えば０．３〜０．８とすることができる。この場合、障壁層４２のＡｌ組成比ｂは、井戸層４１のＡｌ組成比ｗよりも高く（すなわち、ｂ＞ｗ）する。例えば、ｂ＞ｗの条件の下、障壁層４２のＡｌ組成比ｂを０．４０〜０．９５とすることができる。また、井戸層４１および障壁層４２の繰り返し回数は、特に制限されず、例えば１〜１０回とすることができる。発光層４０の厚み方向の両端側（すなわち最初と最後）を障壁層とすることが好ましく、井戸層４１および障壁層４２の繰り返し回数をｎとすると、この場合は「ｎ．５組の井戸層および障壁層」と表記することとする。また、井戸層４１の厚みを０．５ｎｍ〜５ｎｍ、障壁層４２の厚みを３ｎｍ〜３０ｎｍとすることができる。   Here, the light emitting layer 40 is preferably configured with a multiple quantum well (MQW) structure in which a well layer 41 and a barrier layer 42 made of AlGaN having different Al composition ratios are repeatedly formed. The Al composition ratio w of the well layer 41 can be set to 0.3 to 0.8, for example. In this case, the Al composition ratio b of the barrier layer 42 is higher than the Al composition ratio w of the well layer 41 (that is, b> w). For example, the Al composition ratio b of the barrier layer 42 can be set to 0.40 to 0.95 under the condition of b> w. Further, the number of repetitions of the well layer 41 and the barrier layer 42 is not particularly limited, and may be 1 to 10 times, for example. It is preferable that both end sides (that is, the first and last) in the thickness direction of the light emitting layer 40 are barrier layers. If the number of repetitions of the well layer 41 and the barrier layer 42 is n, in this case, “n.5 well layers” And “barrier layer”. Moreover, the thickness of the well layer 41 can be set to 0.5 nm to 5 nm, and the thickness of the barrier layer 42 can be set to 3 nm to 30 nm.

ｐ型電子ブロック層６０は、発光層４０上に設けられ、Ａｌ組成比ｘが０．５以上のｐ型III族窒化物半導体からなり、ＡｌｘＧａ１−ｘＮ（０．５≦ｘ≦１．０）で形成することができる。ｐ型電子ブロック層６０は電子を堰止めし、電子を発光層４０（ＭＱＷ構造の場合には井戸層４１）内に注入して、電子の注入効率を高めるための層として用いられる。この目的のため、Ａｌ組成比ｘを、０．５≦ｘ≦０．９５とすることが好ましい。なお、Ａｌ組成比ｘが０．５以上であれば、ｐ型電子ブロック層６０はIII族元素としてのＡｌとＧａに対して５％以内の量のＩｎを含んでいてもよい。ここで、発光層４０が前述の障壁層４２を有する多重量子構造である場合、Ａｌ組成比ｘは上記条件を満足しつつ、障壁層４２のＡｌ組成比ｂおよびｐ型コンタクト層７０のＡｌ組成比ｚ１，ｚ２よりも高くする。すなわち、ｘ＞ｂであり、さらに、ｘ＞ｚ１，ｘ＞ｚ２である。ここで、ｐ型電子ブロック層６０のＡｌ組成比ｘおよび障壁層４２のＡｌ組成比ｂの両者に関し、０＜ｘ−ｂ≦０．５５を満足することが好ましく、０．１≦ｘ−ｂ≦０．５５を満足することがより好ましい。こうすることで、ｐ型電子ブロック層６０が井戸層４１への電子の注入効率を確実に高めることができる。なお、ｐ型電子ブロック層６０は、ＡｌＧａＮ組成比が一定の単一層構造とすることが好ましい。 The p-type electron block layer 60 is provided on the light-emitting layer 40 and is made of a p-type group III nitride semiconductor having an Al composition ratio x of 0.5 or more, and Al x Ga 1-x N (0.5 ≦ x ≦ 1.0). The p-type electron blocking layer 60 is used as a layer for blocking electrons and injecting electrons into the light emitting layer 40 (well layer 41 in the case of the MQW structure) to increase the efficiency of electron injection. For this purpose, the Al composition ratio x is preferably 0.5 ≦ x ≦ 0.95. If the Al composition ratio x is 0.5 or more, the p-type electron block layer 60 may contain In in an amount of 5% or less with respect to Al and Ga as group III elements. Here, when the light emitting layer 40 has a multiple quantum structure having the above-described barrier layer 42, the Al composition ratio x satisfies the above conditions, while the Al composition ratio b of the barrier layer 42 and the Al composition of the p-type contact layer 70 are satisfied. The ratio is higher than z1 and z2. That is, x> b, and x> z1, x> z2. Here, regarding both the Al composition ratio x of the p-type electron blocking layer 60 and the Al composition ratio b of the barrier layer 42, it is preferable that 0 <x−b ≦ 0.55 is satisfied, and 0.1 ≦ x−b It is more preferable to satisfy ≦ 0.55. By doing so, the p-type electron block layer 60 can reliably increase the efficiency of electron injection into the well layer 41. The p-type electron block layer 60 preferably has a single layer structure with a constant AlGaN composition ratio.

ｐ型電子ブロック層６０の厚みは特に制限されないが、例えば１０ｎｍ〜８０ｎｍであることが好ましい。ｐ型電子ブロック層６０の厚さがこの範囲であれば、高い発光出力を確実に得ることができる。また、ｐ型電子ブロック層６０の厚みは、障壁層４２の厚みよりは厚いことが好ましい。ｐ型電子ブロック層６０にドープするｐ型ドーパントとしては、Ｍｇ，Ｚｎ，Ｃａ，Ｂｅ，Ｍｎ等を例示することができ、Ｍｇを用いることが一般的である。ｐ型電子ブロック層６０のドーパント濃度は、ｐ型として機能することのできるドーパント濃度であれば特に限定されず、例えば１．０×１０１８ａｔｏｍｓ／ｃｍ３〜５．０×１０２１ａｔｏｍｓ／ｃｍ３とすることができる。また、ｐ型電子ブロック層６０がｐ型として機能する限りは、厚み方向の一部の領域にアンドープの領域があってもよいし、厚み方向の一部の領域にＳｉがドープされていてもよい。 The thickness of the p-type electron blocking layer 60 is not particularly limited, but is preferably 10 nm to 80 nm, for example. If the thickness of the p-type electron blocking layer 60 is within this range, a high light emission output can be obtained with certainty. In addition, the thickness of the p-type electron blocking layer 60 is preferably thicker than the thickness of the barrier layer 42. Examples of the p-type dopant doped into the p-type electron block layer 60 include Mg, Zn, Ca, Be, Mn, etc., and Mg is generally used. The dopant concentration of the p-type electron block layer 60 is not particularly limited as long as it is a dopant concentration capable of functioning as a p-type, and is, for example, 1.0 × 10 18 atoms / cm 3 to 5.0 × 10 21 atoms / cm. 3 can be used. Further, as long as the p-type electron blocking layer 60 functions as p-type, there may be an undoped region in a partial region in the thickness direction, or even if Si is doped in a partial region in the thickness direction. Good.

既述のとおり、ｐ型電子ブロック層６０は電子を堰止めし、電子を発光層４０内に注入して、電子の注入効率を高めるための層として用いられる。この目的のために、従来、ｐ型電子ブロック層６０は発光層とｐ型クラッド層との間に設けられることが一般的であった。これは発光層４０のＡｌ組成比が高い場合には、ｐ側に設けられる半導体層（以下、「ｐ側半導体層」）のホール濃度が低くなるため、ホールは発光層４０に注入されにくく、一部の電子がｐ側半導体層の方に流れてしまう場合があるものの、ｐ型電子ブロック層６０を設けることにより、こうした電子の流れを防止することができるからである。しかしながら、本実施形態においては、ｐ型クラッド層を設けず、ｐ型電子ブロック層６０上にｐ型コンタクト層７０を直接設けることとする。ｐ型クラッド層を介さずに、ｐ型電子ブロック層６０およびｐ型コンタクト層７０間の構成を最小限とすることで、キャリア注入効率の変化を低減できるためである。   As described above, the p-type electron blocking layer 60 is used as a layer for blocking electrons and injecting electrons into the light emitting layer 40 to increase the electron injection efficiency. Conventionally, for this purpose, the p-type electron blocking layer 60 is generally provided between the light emitting layer and the p-type cladding layer. This is because when the Al composition ratio of the light-emitting layer 40 is high, the hole concentration of the semiconductor layer provided on the p-side (hereinafter referred to as “p-side semiconductor layer”) is low, so that holes are not easily injected into the light-emitting layer 40. This is because although some electrons may flow toward the p-side semiconductor layer, such a flow of electrons can be prevented by providing the p-type electron block layer 60. However, in this embodiment, the p-type contact layer 70 is provided directly on the p-type electron block layer 60 without providing the p-type cladding layer. This is because the change in the carrier injection efficiency can be reduced by minimizing the configuration between the p-type electron block layer 60 and the p-type contact layer 70 without using the p-type cladding layer.

なお、本明細書において上述した「ｐ型クラッド層」のＡｌ組成比ｙは、電子ブロック層６０のＡｌ組成比ｘよりも０．１を超えて小さく、かつ、ｐ型コンタクト層のＡｌ組成比ｚ１，ｚ２よりも０．１を超えて大きいものを指す。すなわち、ｚ１＋０．１＜ｙ＜ｘ−０．１、かつ、ｚ２＋０．１＜ｙ＜ｘ−０．１である。中心波長が３００ｎｍ以下において使用されるｐ型のＡｌＧａＮはＡｌ組成比が大きいほど電流が流れにくいため、従来のクラッド層として使用されるＡｌ組成比は、障壁層のＡｌ組成比以下であることが多い。このため、本明細書における電子ブロック層と従来技術におけるクラッド層とを、障壁層のＡｌ組成比ｂを基準として区別する。   The Al composition ratio y of the “p-type cladding layer” described above in the present specification is smaller than the Al composition ratio x of the electron block layer 60 by more than 0.1, and the Al composition ratio of the p-type contact layer It is larger than 0.1 than z1 and z2. That is, z1 + 0.1 <y <x−0.1 and z2 + 0.1 <y <x−0.1. Since p-type AlGaN used at a center wavelength of 300 nm or less has a higher Al composition ratio, the current is less likely to flow. Therefore, the Al composition ratio used as a conventional cladding layer may be less than the Al composition ratio of the barrier layer. Many. For this reason, the electron block layer in this specification and the clad layer in the prior art are distinguished on the basis of the Al composition ratio b of the barrier layer.

次に、ｐ型電子ブロック層６０上にはｐ型コンタクト層７０が設けられる。ｐ型コンタクト層７０は、この上に設けられるｐ側電極８０とｐ型電子ブロック層６０との間の接触抵抗を低減するための層であり、ｐ型コンタクト層７０は、ｐ型電子ブロック層６０に接する第１ｐ型コンタクト層７１と、ｐ側電極８０に接する第２ｐ型コンタクト層７２とを有する。なお、本明細書においてｐ型コンタクト層７０がｐ型電子ブロック層６０上に接して設けられるということは、上述のｐ型クラッド層に該当し得るＡｌ組成比ｙのIII族窒化物半導体層が、ｐ型電子ブロック層６０とｐ型コンタクト層７０との間に存在しないことを意味する。   Next, a p-type contact layer 70 is provided on the p-type electron block layer 60. The p-type contact layer 70 is a layer for reducing the contact resistance between the p-side electrode 80 and the p-type electron block layer 60 provided thereon. The p-type contact layer 70 is a p-type electron block layer. A first p-type contact layer 71 in contact with 60, and a second p-type contact layer 72 in contact with the p-side electrode 80. In this specification, the p-type contact layer 70 is provided on and in contact with the p-type electron blocking layer 60. This means that a group III nitride semiconductor layer having an Al composition ratio y that can correspond to the above-described p-type cladding layer is used. , Means that it does not exist between the p-type electron blocking layer 60 and the p-type contact layer 70.

ここで、ｐ型コンタクト層７０は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなる。換言すれば、第１ｐ型コンタクト層７１および第２ｐ型コンタクト層７２は、Ａｌ組成比が共に０．４未満のｐ型III族窒化物半導体からなる。なお、第１ｐ型コンタクト層７１および第２ｐ型コンタクト層７２は後述のドーパントの違いにより区別される。第１ｐ型コンタクト層７１および第２ｐ型コンタクト層７２のＡｌ組成比をそれぞれｚ１，ｚ２とすると、第１ｐ型コンタクト層７１はＡｌｚ１Ｇａ１−ｚ１Ｎ（０≦ｚ１＜０．４）で形成することができ、第２ｐ型コンタクト層７２はＡｌｚ２Ｇａ１−ｚ２Ｎ（０≦ｚ２＜０．４）で形成することができる。特に、Ａｌ組成比ｚ１，ｚ２は、それぞれ０≦ｚ１≦０．１、かつ、０≦ｚ２≦０．１であることが好ましい。ｚ１とｚ２の大小関係は特に限定されないが、第１ｐ型コンタクト層７１と、第２ｐ型コンタクト層７２との間のＡｌ組成比の差は無い（ｚ１＝ｚ２、すなわち、Ａｌ組成比の差が０）ことが最も好ましい。また、Ａｌ組成比の差がある場合でもｚ１≧ｚ２であることが好ましく、その差は０．１以下であることがより好ましく、０．０５未満であることが更に好ましい。特に、ｚ１＝ｚ２＝０（すなわち、第１ｐ型コンタクト層７１および第２ｐ型コンタクト層７２はともにＧａＮ）とすることが好ましい。ｐ型コンタクト層７０上に形成されるｐ側電極８０との接触抵抗を十分に低減することができる。さらに、Ａｌ組成比ｚ１，ｚ２は、ｐ型電子ブロック層６０のＡｌ組成比ｘに対して、０．１≦ｘ−ｚ１≦０．９５かつ、０．１≦ｘ−ｚ２≦０．９５を満たすことが好ましく、０．５≦ｘ−ｚ１≦０．９５かつ、０．５≦ｘ−ｚ２≦０．９５を満たすことがより好ましい。なお、Ａｌ組成比ｚ１，ｚ２が０．４未満であれば、ｐ型電子ブロック層６０はIII族元素としてのＡｌとＧａに対して５％以内の量のＩｎを含んでいてもよい。 Here, the p-type contact layer 70 is made of a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4. In other words, the first p-type contact layer 71 and the second p-type contact layer 72 are each made of a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4. Note that the first p-type contact layer 71 and the second p-type contact layer 72 are distinguished by the difference in dopant described later. When the Al composition ratios of the first p-type contact layer 71 and the second p-type contact layer 72 are z1 and z2, respectively, the first p-type contact layer 71 is formed of Al z1 Ga 1-z1 N (0 ≦ z1 <0.4). The second p-type contact layer 72 can be formed of Al z2Ga1 -z2N (0 ≦ z2 <0.4). In particular, the Al composition ratios z1 and z2 are preferably 0 ≦ z1 ≦ 0.1 and 0 ≦ z2 ≦ 0.1, respectively. The magnitude relationship between z1 and z2 is not particularly limited, but there is no difference in the Al composition ratio between the first p-type contact layer 71 and the second p-type contact layer 72 (z1 = z2, that is, there is no difference in the Al composition ratio). 0) is most preferred. Even when there is a difference in Al composition ratio, z1 ≧ z2 is preferable, the difference is more preferably 0.1 or less, and even more preferably less than 0.05. In particular, z1 = z2 = 0 (that is, both the first p-type contact layer 71 and the second p-type contact layer 72 are GaN) is preferable. The contact resistance with the p-side electrode 80 formed on the p-type contact layer 70 can be sufficiently reduced. Furthermore, the Al composition ratios z1 and z2 are 0.1 ≦ x−z 1 ≦ 0.95 and 0.1 ≦ x−z 2 ≦ 0. With respect to the Al composition ratio x of the p-type electron block layer 60. 95, preferably 0.5 ≦ x−z 1 ≦ 0.95 and more preferably 0.5 ≦ x−z 2 ≦ 0.95. If the Al composition ratios z1 and z2 are less than 0.4, the p-type electron blocking layer 60 may contain In in an amount of 5% or less with respect to Al and Ga as group III elements.

ここで、第１ｐ型コンタクト層７１は、ＭｇおよびＳｉでコドープされており、第２ｐ型コンタクト層７２はＭｇドープされている。そして、本実施形態において、第１ｐ型コンタクト層７１のＭｇ濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上とし、かつ、Ｓｉ濃度を２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下とする。第１ｐ型コンタクト層７１のＭｇ濃度の上限は５．０×１０２１ａｔｏｍｓ／ｃｍ３とすることが好ましい。第１ｐ型コンタクト層７１に、ｐ型ドーパントであるＭｇに加えて、通常はｎ型ドーパントとして用いられるＳｉをコドープしたために、高い発光出力を維持することができ、信頼性の向上したIII族窒化物半導体発光素子が得られる。第１ｐ型コンタクト層へＭｇおよびＳｉをコドープすることにより得られる作用効果について、本発明者は以下のように考えている。 Here, the first p-type contact layer 71 is co-doped with Mg and Si, and the second p-type contact layer 72 is Mg-doped. In the present embodiment, the Mg concentration of the first p-type contact layer 71 is set to 1 × 10 19 atoms / cm 3 or more, and the Si concentration is set to 2 × 10 18 atoms / cm 3 or more, 3 × 10 19 atoms / cm 3. The following. The upper limit of the Mg concentration of the first p-type contact layer 71 is preferably 5.0 × 10 21 atoms / cm 3 . Since the first p-type contact layer 71 is co-doped with Si, which is usually used as an n-type dopant, in addition to Mg as a p-type dopant, a high light emission output can be maintained, and the III-nitride with improved reliability A semiconductor light emitting device can be obtained. The present inventor considers the effects obtained by co-doping Mg and Si into the first p-type contact layer as follows.

ｐ型のIII族窒化物半導体層にドープされるＭｇは、発光層に拡散しやすく、Ｍｇ起因の欠陥が発光層に生じやすくなるために、その欠陥が原因となって信頼性が低下するのではないかと本発明者は考えた。一方、通常ｎ型ドーパントとして用いられるＳｉは、発光層に拡散しづらく、しかもＭｇの発光層への拡散を抑制できるのではないかと本発明者は考えた。ｐ型コンタクト層７０において、ｐ側電極８０に近い領域（本実施形態においては第２ｐ型コンタクト層７２）ほど一般的にｐ型コンタクト層７０のＭｇ濃度を高くするため、ｐ型コンタクト層７０のうち、ｐ型電子ブロック層６０と接する領域にＭｇおよびＳｉをコドープした第１ｐ型コンタクト層を設けることを本発明者は着想した。そして、本発明者による鋭意検討の結果、本実施形態に従う第１ｐ型コンタクト層７１を設けることにより、前述の信頼性向上効果が得られることが実験的に確認された。   Mg doped in the p-type group III nitride semiconductor layer is likely to diffuse into the light emitting layer, and defects due to Mg are likely to occur in the light emitting layer, which reduces the reliability due to the defects. The present inventor thought that. On the other hand, the present inventor has thought that Si, which is usually used as an n-type dopant, is difficult to diffuse into the light emitting layer and can suppress the diffusion of Mg into the light emitting layer. In the p-type contact layer 70, the region closer to the p-side electrode 80 (the second p-type contact layer 72 in this embodiment) generally increases the Mg concentration of the p-type contact layer 70. Of these, the inventor has conceived of providing a first p-type contact layer co-doped with Mg and Si in a region in contact with the p-type electron blocking layer 60. As a result of intensive studies by the inventors, it has been experimentally confirmed that the above-described reliability improvement effect can be obtained by providing the first p-type contact layer 71 according to the present embodiment.

上記作用効果を確実に得るため、第１ｐ型コンタクト層７１の厚みを１ｎｍ以上３０ｎｍ以下とすることが好ましい。さらに、第２ｐ型コンタクト層７２の厚みを３０ｎｍ以上とすることが好ましい。この場合、第１ｐ型コンタクト層７１の厚みを５ｎｍ以上１５ｎｍ以下とすることがより好ましい。前述のとおり第１ｐ型コンタクト層７１にはＭｇおよびＳｉがコドープされており、第１ｐ型コンタクト層７１の厚みが大きくなりすぎると、ｐ型コンタクト層７０自体の抵抗が大きくなり低抵抗化に寄与しなくなるためであり、一方、厚みが小さすぎると、ＭｇおよびＳｉのコドープにより得られる作用効果が不十分となるためである。この観点から、第１ｐ型コンタクト層７１において、Ｍｇ濃度がＳｉ濃度よりも高いことがより好ましい。Ｍｇ濃度がＳｉ濃度以下であると、第１ｐ型コンタクト層７１がｐ型化しない虞があるためである。   In order to reliably obtain the above-described effects, it is preferable that the thickness of the first p-type contact layer 71 is 1 nm or more and 30 nm or less. Furthermore, the thickness of the second p-type contact layer 72 is preferably 30 nm or more. In this case, the thickness of the first p-type contact layer 71 is more preferably 5 nm or more and 15 nm or less. As described above, the first p-type contact layer 71 is co-doped with Mg and Si, and if the thickness of the first p-type contact layer 71 becomes too large, the resistance of the p-type contact layer 70 itself increases and contributes to a reduction in resistance. On the other hand, if the thickness is too small, the effect obtained by co-doping with Mg and Si is insufficient. From this viewpoint, in the first p-type contact layer 71, it is more preferable that the Mg concentration is higher than the Si concentration. This is because if the Mg concentration is equal to or lower than the Si concentration, the first p-type contact layer 71 may not be p-type.

そして、ｐ型コンタクト層７０上には、第２ｐ型コンタクト層７２と接するｐ側電極８０が設けられる。ｐ側電極８０は、一般的な構成とすることができ、例えば、Ｎｉ含有膜およびこのＮｉ含有膜上に形成されたＡｕ含有膜を有する金属複合膜とすることができる。また、ｐ側電極８０の厚み、形状およびサイズは、発光素子の形状およびサイズに応じて適宜選択することができる。   On the p-type contact layer 70, a p-side electrode 80 in contact with the second p-type contact layer 72 is provided. The p-side electrode 80 can have a general configuration, for example, a metal composite film having a Ni-containing film and an Au-containing film formed on the Ni-containing film. Further, the thickness, shape and size of the p-side electrode 80 can be appropriately selected according to the shape and size of the light emitting element.

以上のとおり、本実施形態により、従来よりも発光出力を維持することのできる信頼性の向上したIII族窒化物半導体発光素子を実現することができる。   As described above, according to the present embodiment, a Group III nitride semiconductor light-emitting device with improved reliability capable of maintaining a light emission output as compared with the prior art can be realized.

なお、図１には図示しないが、発光層４０と、ｐ型電子ブロック層６０との間に、ｐ型電子ブロック層６０のＡｌ組成比ｘよりもＡｌ組成比の高いIII族窒化物半導体層からなるガイド層５０を設けることも好ましい。ガイド層５０は、Ａｌ組成比が０．９６以上のＡｌＧａＮであることが好ましく、III族元素のＡｌ組成比を１（１００％）として形成したＡｌＮ層とすることが最も好ましい。ここで、ガイド層５０の厚みを例えば０．５ｎｍ〜２．０ｎｍとすることができる。また、ガイド層５０は、ｉ型（アンドープ）であることが好ましいが、Ｍｇなどのｐ型ドーパントやＳｉなどのｎ型ドーパントを添加しても構わない。ガイド層５０を設けることで、発光層４０への正孔の注入を促進することができる。   Although not shown in FIG. 1, a group III nitride semiconductor layer having an Al composition ratio higher than the Al composition ratio x of the p-type electron block layer 60 between the light emitting layer 40 and the p-type electron block layer 60. It is also preferable to provide a guide layer 50 made of The guide layer 50 is preferably AlGaN having an Al composition ratio of 0.96 or more, and most preferably an AlN layer formed with an Al composition ratio of a group III element being 1 (100%). Here, the thickness of the guide layer 50 can be set to, for example, 0.5 nm to 2.0 nm. The guide layer 50 is preferably i-type (undoped), but a p-type dopant such as Mg or an n-type dopant such as Si may be added. By providing the guide layer 50, injection of holes into the light emitting layer 40 can be promoted.

以下に、本実施形態における好適な態様を、図２に示したいわゆる「横型」構造のIII族窒化物半導体発光素子２００を用いて例示的に説明する。図２に示すIII族窒化物半導体発光素子２００は、基板１０と、該基板１０上のバッファ層２０と、該バッファ層２０上のｎ型半導体層３０とを有し、該ｎ型半導体層３０に前述のIII族窒化物半導体発光素子１００が設けられている。図２では、発光層４０と、ｐ型電子ブロック層６０との間は、ガイド層５０が設けられている。また、図２に示すIII族窒化物半導体発光素子２００では、発光層４０、ガイド層５０、ｐ型電子ブロック層６０およびｐ型コンタクト層７０の一部がエッチング等により除去され、露出したｎ型半導体層３０上にｎ側電極９０が設けられている。   In the following, a preferred aspect of the present embodiment will be exemplarily described using a group III nitride semiconductor light emitting device 200 having a so-called “lateral” structure shown in FIG. A group III nitride semiconductor light emitting device 200 shown in FIG. 2 includes a substrate 10, a buffer layer 20 on the substrate 10, and an n-type semiconductor layer 30 on the buffer layer 20, and the n-type semiconductor layer 30. The aforementioned group III nitride semiconductor light emitting device 100 is provided. In FIG. 2, a guide layer 50 is provided between the light emitting layer 40 and the p-type electron blocking layer 60. Further, in the group III nitride semiconductor light emitting device 200 shown in FIG. 2, a part of the light emitting layer 40, the guide layer 50, the p-type electron blocking layer 60, and the p-type contact layer 70 is removed by etching or the like and exposed n-type. An n-side electrode 90 is provided on the semiconductor layer 30.

基板１０として、例えばサファイア基板を用いることができる。基板１０の表面にＡｌＧａＮからなるバッファ層２０を設けることも好ましく、バッファ層２０をＡｌＮ層とすることも好ましい。また、サファイア基板の表面にエピタキシャル成長させたバッファ層２０としてのＡｌＮ層が設けられたＡｌＮテンプレート基板を用いてもよい。ＡｌＮ単結晶基板またはＡｌＧａＮ単結晶基板を用いることも可能である。サファイア基板を用いる場合、基板のオフ角の有無は任意であり、オフ角が設けられている場合の傾斜方向の結晶軸方位は、ｍ軸方向またはａ軸方向のいずれとしてもよい。例えば、サファイア基板の主面を、Ｃ面が０．５度のオフ角θで傾斜した面とすることができる。もちろん、本実施形態に適用可能なサファイア基板の主面はＣ面に限られることはなく、Ｒ面、Ａ面、Ｍ面など他の面を適用することも可能である。サファイア基板の厚みとしては、３００〜１０００μｍから適宜選択することができる。例えば、厚みを４３０μｍとすることができる。ＡｌＮテンプレート基板を用いる場合、サファイア基板表面のＡｌＮ層の結晶性が優れていることが好ましい。また、ＡｌＮテンプレート基板の表面に、アンドープのＡｌＧａＮ層が設けられていることも好ましい。なお、サファイア基板の裏面状態としては、片面研磨基板および両面研磨基板のいずれも用いることができる。また、サファイア基板の裏面に、光取り出し効率を向上させるための、フォトニック結晶形成や粗面化処理を行ったものを用いることもできる。フォトニック結晶形成および粗面化処理は、必ずしも、ＡｌＮテンプレート基板を形成する前に行う必要はなく、ＡｌＮテンプレート基板の形成後、発光素子層の形成後、チップ化後の各工程において適宜行うことができる。またフォトニック結晶形成および粗面化処理は、薬液を用いたウェットエッチング法、またはガスを用いたドライエッチング法を適用することができ、ウェットエッチング法およびドライエッチング法を併用することも可能である。   As the substrate 10, for example, a sapphire substrate can be used. It is also preferable to provide a buffer layer 20 made of AlGaN on the surface of the substrate 10, and the buffer layer 20 is preferably an AlN layer. Alternatively, an AlN template substrate provided with an AlN layer as the buffer layer 20 epitaxially grown on the surface of the sapphire substrate may be used. It is also possible to use an AlN single crystal substrate or an AlGaN single crystal substrate. When a sapphire substrate is used, the presence or absence of an off angle of the substrate is arbitrary, and the crystal axis orientation in the tilt direction when the off angle is provided may be either the m-axis direction or the a-axis direction. For example, the main surface of the sapphire substrate can be a surface in which the C surface is inclined at an off angle θ of 0.5 degrees. Of course, the main surface of the sapphire substrate applicable to the present embodiment is not limited to the C surface, and other surfaces such as an R surface, an A surface, and an M surface can also be applied. The thickness of the sapphire substrate can be appropriately selected from 300 to 1000 μm. For example, the thickness can be 430 μm. When using an AlN template substrate, it is preferable that the crystallinity of the AlN layer on the surface of the sapphire substrate is excellent. It is also preferable that an undoped AlGaN layer is provided on the surface of the AlN template substrate. In addition, as a back surface state of a sapphire substrate, both a single-sided polishing substrate and a double-sided polishing substrate can be used. In addition, the back surface of the sapphire substrate that has been subjected to photonic crystal formation or roughening treatment for improving light extraction efficiency can be used. The photonic crystal formation and the surface roughening treatment are not necessarily performed before the AlN template substrate is formed, but are appropriately performed in each step after the formation of the AlN template substrate, the light emitting element layer, and the chip formation. Can do. For photonic crystal formation and surface roughening, a wet etching method using a chemical solution or a dry etching method using a gas can be applied, and the wet etching method and the dry etching method can be used in combination. .

ｎ型半導体層３０はバッファ層２０上に設けられ、ｎ型半導体層３０は、例えばＡｌＧａＮからなるｎ型層とすることができ、一般的なｎ型半導体層を用いることができる。ｎ型半導体層３０には、ｎ型のドーパントがドープされ、ｎ型ドーパントとしては、Ｓｉ，Ｇｅ，Ｓｎ，Ｓ，Ｏ，Ｔｉ，Ｚｒ等を例示することができる。ドーパント濃度は、ｎ型として機能することのできるドーパント濃度であれば特に限定されず、例えば１．０×１０１８ａｔｏｍｓ／ｃｍ３〜１．０×１０２０ａｔｏｍｓ／ｃｍ３とすることができる。また、ｎ型半導体層３０のＡｌ組成比は、特に制限はなく、一般的な範囲とすることができる。ｎ型半導体層３０を単層または複数層から構成することもできる。 The n-type semiconductor layer 30 is provided on the buffer layer 20, and the n-type semiconductor layer 30 can be an n-type layer made of, for example, AlGaN, and a general n-type semiconductor layer can be used. The n-type semiconductor layer 30 is doped with an n-type dopant, and examples of the n-type dopant include Si, Ge, Sn, S, O, Ti, and Zr. The dopant concentration is not particularly limited as long as it is a dopant concentration capable of functioning as an n-type, and can be, for example, 1.0 × 10 18 atoms / cm 3 to 1.0 × 10 20 atoms / cm 3 . Further, the Al composition ratio of the n-type semiconductor layer 30 is not particularly limited and can be in a general range. The n-type semiconductor layer 30 can also be composed of a single layer or a plurality of layers.

また、ｎ型半導体層３０の露出面上に設けられるｎ側電極９０は、例えばＴｉ含有膜およびこのＴｉ含有膜上に形成されたＡｌ含有膜を有する金属複合膜とすることができ、その厚み、形状およびサイズは、発光素子の形状およびサイズに応じて適宜選択することができる。   The n-side electrode 90 provided on the exposed surface of the n-type semiconductor layer 30 can be a metal composite film having, for example, a Ti-containing film and an Al-containing film formed on the Ti-containing film, and the thickness thereof. The shape and size can be appropriately selected according to the shape and size of the light emitting element.

上述の横型構造のIII族窒化物半導体発光素子２００は、本実施形態に従うIII族窒化物半導体発光素子１００の具体的な一態様に過ぎず、種々の変形が可能である。例えば、III族窒化物半導体発光素子１００を縦型構造のIII族窒化物半導体発光素子に適用可能であることは勿論である。   The group III nitride semiconductor light emitting device 200 having the horizontal structure described above is only one specific mode of the group III nitride semiconductor light emitting device 100 according to the present embodiment, and various modifications can be made. For example, the group III nitride semiconductor light emitting device 100 can of course be applied to a group III nitride semiconductor light emitting device having a vertical structure.

（第２実施形態：III族窒化物半導体発光素子の製造方法）
図３に示すように、本発明の第２実施形態に従うIII族窒化物半導体発光素子２００′の製造方法は、発光層４０を形成する発光層形成工程（図３（Ｆ））と、発光層４０上に、ｐ型電子ブロック層６０を形成する電子ブロック層形成工程（図３（Ｈ））と、ｐ型電子ブロック層６０上に、ｐ型コンタクト層７０を形成するｐ型コンタクト層形成工程（図３（Ｊ））と、を含む。ｐ型電子ブロック層６０は、Ａｌ組成比が０．５以上のｐ型III族窒化物半導体からなり、ｐ型コンタクト層７０は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなる。 (Second Embodiment: Group III Nitride Semiconductor Light-Emitting Device Manufacturing Method)
As shown in FIG. 3, the method for manufacturing the group III nitride semiconductor light emitting device 200 ′ according to the second embodiment of the present invention includes a light emitting layer forming step (FIG. 3F) for forming the light emitting layer 40, and a light emitting layer. An electron block layer forming step (FIG. 3H) for forming a p-type electron block layer 60 on 40, and a p-type contact layer forming step for forming a p-type contact layer 70 on the p-type electron block layer 60 (FIG. 3 (J)). The p-type electron block layer 60 is made of a p-type group III nitride semiconductor having an Al composition ratio of 0.5 or more, and the p-type contact layer 70 is a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4. Consists of.

ここで、本実施形態では、ｐ型コンタクト層形成工程において、ｐ型電子ブロック層６０の直上に、ＭｇおよびＳｉでコドープした第１ｐ型コンタクト層７１を形成する第１ｐ型コンタクト層形成工程（図３（Ｉ））と、第１ｐ型コンタクト層７１上にＭｇドープした第２ｐ型コンタクト層７２を形成する第２ｐ型コンタクト層形成工程（図３（Ｊ））とを有し、第１ｐ型コンタクト層形成工程において、第１ｐ型コンタクト層７１のＭｇ濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上とし、かつ、Ｓｉ濃度を２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下とすることが特に特徴となる。以下、本実施形態の好適な実施形態に従うフローチャートを示す図３を用いて、具体的な態様と共に各工程の詳細を順次説明するが、前述の実施形態と重複する説明については省略する。 Here, in the present embodiment, in the p-type contact layer forming step, the first p-type contact layer forming step for forming the first p-type contact layer 71 co-doped with Mg and Si immediately above the p-type electron blocking layer 60 (FIG. 3 (I)) and a second p-type contact layer forming step (FIG. 3 (J)) for forming a Mg-doped second p-type contact layer 72 on the first p-type contact layer 71. In the layer formation step, the Mg concentration of the first p-type contact layer 71 is 1 × 10 19 atoms / cm 3 or more, and the Si concentration is 2 × 10 18 atoms / cm 3 or more and 3 × 10 19 atoms / cm 3 or less. It is a special feature. Hereinafter, the details of each process will be sequentially described together with specific aspects, using FIG. 3 showing a flowchart according to a preferred embodiment of the present embodiment, but the description overlapping with the above-described embodiment will be omitted.

まず、基板１０としてサファイア基板を用意することが好ましい。基板１０の表面１０ＡにＡｌＮ層を形成したＡｌＮテンプレート基板を形成することが好ましく、市販のＡｌＮテンプレート基板を用いてもよい（図３（Ａ）および図３（Ｂ）を参照）。なお、バッファ層２０は、例えば、有機金属気相成長（ＭＯＣＶＤ：Metal Organic Chemical Vapor Deposition）法や分子線エピタキシ（ＭＢＥ：Molecular Beam Epitaxy）法、スパッタ法などの公知の薄膜成長方法により形成することができる。   First, it is preferable to prepare a sapphire substrate as the substrate 10. It is preferable to form an AlN template substrate in which an AlN layer is formed on the surface 10A of the substrate 10, and a commercially available AlN template substrate may be used (see FIGS. 3A and 3B). The buffer layer 20 is formed by a known thin film growth method such as metal organic chemical vapor deposition (MOCVD), molecular beam epitaxy (MBE), or sputtering. Can do.

バッファ層２０のＡｌ源としては、トリメチルアルミニウム（ＴＭＡ）を用いることができる。また、Ｎ源としては、アンモニア（ＮＨ３）ガスを用いることができる。これらの原料ガスを、キャリアガスとして水素ガスを用いることにより、バッファ層２０を形成することができる。 Trimethylaluminum (TMA) can be used as an Al source for the buffer layer 20. As the N source, ammonia (NH 3 ) gas can be used. The buffer layer 20 can be formed by using hydrogen gas as a carrier gas for these source gases.

なお、バッファ層２０の成長温度としては、１２７０℃以上１３５０℃以下が好ましく、１２９０℃以上１３３０℃以下がより好ましい。この温度範囲であれば、続いて熱処理工程を行う場合にバッファ層２０の結晶性を向上することができる。また、チャンバ内の成長圧力については、例えば５Ｔｏｒｒ〜２０Ｔｏｒｒとすることができる。より好ましくは、８Ｔｏｒｒ〜１５Ｔｏｒｒである。   In addition, as a growth temperature of the buffer layer 20, 1270 degreeC or more and 1350 degrees C or less are preferable, and 1290 degreeC or more and 1330 degrees C or less are more preferable. Within this temperature range, the crystallinity of the buffer layer 20 can be improved when the heat treatment step is subsequently performed. The growth pressure in the chamber can be set to 5 Torr to 20 Torr, for example. More preferably, it is 8 Torr to 15 Torr.

また、ＮＨ３ガスなどのV族元素ガスと、ＴＭＡガスなどのIII族元素ガスの成長ガス流量を元に計算されるIII族元素に対するV族元素のモル比（以降、V/III比と記載する）については、例えば１３０以上１９０以下とすることができる。より好ましくは１４０以上１８０以下である。なお、成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましい。 Also, the molar ratio of group V element to group III element calculated based on the growth gas flow rate of group V element gas such as NH 3 gas and group III element gas such as TMA gas (hereinafter referred to as V / III ratio). For example, it may be 130 or more and 190 or less. More preferably, it is 140 or more and 180 or less. In addition, since there exists an optimal V / III ratio according to the growth temperature and growth pressure, it is preferable to set the growth gas flow rate appropriately.

続いて、上述のようにして得られた、サファイアからなる基板１０上のバッファ層２０に対して、このバッファ層２０の成長温度よりも高温で熱処理を施すことが好ましく、１５００℃〜１７００℃の温度での熱処理が好適である。この熱処理工程は、公知の熱処理炉を用いて行うことができる。かかる熱処理を行うことにより、ＡｌＮからなるバッファ層２０の（１０−１２）面のＸ線ロッキングカーブの半値幅を４００秒以下とし、高い結晶性を実現することができる（図３（Ｃ））。   Then, it is preferable to heat-process with respect to the buffer layer 20 on the board | substrate 10 which consists of sapphire obtained as mentioned above at a temperature higher than the growth temperature of this buffer layer 20, It is 1500-1700 degreeC. Heat treatment at temperature is preferred. This heat treatment step can be performed using a known heat treatment furnace. By performing this heat treatment, the half width of the X-ray rocking curve of the (10-12) plane of the buffer layer 20 made of AlN is set to 400 seconds or less, and high crystallinity can be realized (FIG. 3C). .

その後、図３（Ｄ）に例示するように、バッファ層２０上に、アンドープのＡｌＧａＮ層２０’を形成することも好ましい。Ａｌ源としてＴＭＡ、Ｇａ源としてトリメチルガリウム（ＴＭＧ）、Ｎ源としてＮＨ３ガスを用いることで、ＡｌＧａＮからなる層を形成することができ、以下に説明するｎ型半導体層、発光層、ガイド層、ｐ型電子ブロック層およびｐ型半導体層の形成についても同様である。これらの原料ガスを、キャリアガスとして水素ガスもしくは窒素ガスまたは両者の混合ガスを用いてチャンバ内に供給すればよく、一般的には水素ガスがキャリアガスとして用いられる。また、V/III比については、例えば１００以上１０００００以下とすることができる。より好ましくは３００以上３００００以下である。成長温度および成長圧力に応じて最適なV/III比が存在するため、成長ガス流量を適宜設定することが好ましいのはバッファ層２０を形成する場合と同様である。 Thereafter, as illustrated in FIG. 3D, it is also preferable to form an undoped AlGaN layer 20 ′ on the buffer layer 20. By using TMA as the Al source, trimethylgallium (TMG) as the Ga source, and NH 3 gas as the N source, a layer made of AlGaN can be formed. An n-type semiconductor layer, a light emitting layer, and a guide layer described below are formed. The same applies to the formation of the p-type electron blocking layer and the p-type semiconductor layer. These source gases may be supplied into the chamber using hydrogen gas or nitrogen gas or a mixed gas of both as a carrier gas, and hydrogen gas is generally used as the carrier gas. Moreover, about V / III ratio, it can be set as 100 or more and 100000 or less, for example. More preferably, it is 300 or more and 30000 or less. Since an optimum V / III ratio exists in accordance with the growth temperature and growth pressure, it is preferable to set the growth gas flow rate appropriately as in the case of forming the buffer layer 20.

次に、ｎ型半導体層３０を形成するｎ型半導体層形成工程を行うことができる（図３（Ｅ））。ｎ型半導体層３０は、バッファ層２０上に形成することができ、アンドープのＡｌＧａＮ層２０’上に形成することが好ましい。ｎ型ドーパントについては、Ｓｉ源として例えばモノシラン（ＳｉＨ４）ガスを用いることができる。 Next, an n-type semiconductor layer forming step for forming the n-type semiconductor layer 30 can be performed (FIG. 3E). The n-type semiconductor layer 30 can be formed on the buffer layer 20, and is preferably formed on the undoped AlGaN layer 20 ′. For the n-type dopant, for example, monosilane (SiH 4 ) gas can be used as the Si source.

続いて、図３（Ｆ）に示すように、発光層４０を形成する発光層形成工程を行う。発光層４０をＭＱＷ構造とする場合には、Ａｌ源の流量とＧａ源の流量の比を適切に変更することにより、ＭＱＷ構造を有する発光層４０を形成することができる。発光層４０をＡｌａＧａ１−ａＮ（０＜ａ≦１）で形成する場合、ＡｌａＧａ１−ａＮの成長温度としては、１０００℃以上１４００℃以下が好ましく、１０５０℃以上１３５０℃以下がより好ましい。 Subsequently, as shown in FIG. 3F, a light emitting layer forming step for forming the light emitting layer 40 is performed. When the light emitting layer 40 has the MQW structure, the light emitting layer 40 having the MQW structure can be formed by appropriately changing the ratio of the flow rate of the Al source and the flow rate of the Ga source. When the light emitting layer 40 is formed of Al a Ga 1-a N (0 <a ≦ 1), the growth temperature of Al a Ga 1-a N is preferably 1000 ° C. or higher and 1400 ° C. or lower, and is preferably 1050 ° C. or higher and 1350 ° C. The following is more preferable.

次いで、図３（Ｇ）に示すように、発光層４０上にガイド層５０を形成することが好ましい。例えば、トリメチルアルミニウムガス（ＴＭＡガス）およびアンモニアガス（ＮＨ３ガス）からなる原料ガスを用いてＡｌＮからなるガイド層５０をエピタキシャル成長させることができる。Ｇａ等の他のIII族元素の混入を意図的に排除するため、原料ガスがトリメチルアルミニウムガス（ＴＭＡガス）およびアンモニアガス（ＮＨ３ガス）のみからなることが特に好ましい。キャリアガスとしては、水素または窒素のいずれかを主成分とするキャリアガスを用いることができる。また、成長温度を１０００℃以上１４００℃以下とすることが好ましく、１０５０℃以上１３５０℃以下とすることがより好ましい。成長時間を適宜選択することで、ガイド層５０の厚みを調整することができる Next, as illustrated in FIG. 3G, the guide layer 50 is preferably formed over the light emitting layer 40. For example, the guide layer 50 made of AlN can be epitaxially grown using a source gas made of trimethylaluminum gas (TMA gas) and ammonia gas (NH 3 gas). In order to intentionally exclude other group III elements such as Ga, it is particularly preferable that the source gas is composed of only trimethylaluminum gas (TMA gas) and ammonia gas (NH 3 gas). As the carrier gas, a carrier gas mainly containing either hydrogen or nitrogen can be used. The growth temperature is preferably 1000 ° C. or higher and 1400 ° C. or lower, more preferably 1050 ° C. or higher and 1350 ° C. or lower. By appropriately selecting the growth time, the thickness of the guide layer 50 can be adjusted.

なお、本明細書において、「窒素を主成分とするキャリアガス」とは、キャリアガス全体の体積に対する窒素ガスの体積の比が６０％以上であるキャリアガスを意味している。「窒素を主成分とするキャリアガス」を用いる場合、体積比を８５％以上とすることがより好ましく、窒素ガスをキャリアガスとして用いることが最も好ましい。なお、「窒素ガスをキャリアガスとして用いる」とは、体積比が実質的に１００％の窒素ガスをキャリアガスとして用いることを意味するものの、体積比０．０１％未満の不可避的な不純物ガスは含まれていてもよいものとする。また、「水素を主成分とするキャリアガス」とは、キャリアガス全体の体積に対する水素ガスの体積の比が６０％以上であるキャリアガスを意味している。より好ましくは８５％以上であり、水素ガスをキャリアガスとして用いることが最も好ましい。なお、「水素ガスをキャリアガスとして用いる」とは、体積比が実質的に１００％の水素ガスをキャリアガスとして用いることを意味するものの、体積比０．０１％未満の不可避的な不純物ガスは含まれていてもよいものとする。これらの体積比のキャリアガスを用いるには、半導体製造用として市販される純度を有するガスを単独で、又は混合して適宜用いればよい。なお、ここでのキャリアガスの体積比は、チャンバ内に供給されウェーハ近傍の空間を通るガスを対象としており、ヒーターやチャンバ内壁のパージを主目的としてウェーハ近傍の空間を通らずに排気されるガスは含めない。つまり、ヒーターやチャンバ内壁に水素を大流量流して排気していても、ウェーハ近傍には実質的に窒素を流している場合には、窒素を主成分とするキャリアガスとなる。水素を主成分とするキャリアガスについても同様である。   In the present specification, “carrier gas containing nitrogen as a main component” means a carrier gas in which the ratio of the volume of nitrogen gas to the volume of the entire carrier gas is 60% or more. When “a carrier gas mainly containing nitrogen” is used, the volume ratio is more preferably 85% or more, and most preferably nitrogen gas is used as the carrier gas. Note that “using nitrogen gas as a carrier gas” means that nitrogen gas having a volume ratio of substantially 100% is used as the carrier gas, but inevitable impurity gas having a volume ratio of less than 0.01% is It may be included. Further, “carrier gas containing hydrogen as a main component” means a carrier gas in which the ratio of the volume of hydrogen gas to the volume of the entire carrier gas is 60% or more. More preferably, it is 85% or more, and it is most preferable to use hydrogen gas as a carrier gas. Note that “use hydrogen gas as a carrier gas” means that hydrogen gas having a volume ratio of substantially 100% is used as a carrier gas, but an inevitable impurity gas having a volume ratio of less than 0.01% is It may be included. In order to use a carrier gas having such a volume ratio, a gas having a purity that is commercially available for semiconductor production may be used alone or in combination. Here, the volume ratio of the carrier gas is intended for the gas supplied into the chamber and passing through the space in the vicinity of the wafer, and is exhausted without passing through the space in the vicinity of the wafer for the purpose of purging the heater and the inner wall of the chamber. Gas is not included. That is, even if hydrogen is exhausted at a large flow rate through the heater or the inner wall of the chamber, if nitrogen is substantially flowing near the wafer, the carrier gas is mainly composed of nitrogen. The same applies to a carrier gas mainly containing hydrogen.

次に、図３（Ｈ）に示すように、ｐ型電子ブロック層６０を形成する電子ブロック層形成工程を行う。ｐ型電子ブロック層６０をＡｌｘＧａ１−ＸＮ（ｂ＜ｘ≦１）で形成する場合、キャリアガスとして水素を主成分とするガスを用いることができ、水素ガスをキャリアガスとして用いることが好ましい。原料ガスは既述のとおりＴＭＡ、ＴＭＧおよびＮＨ３ガスであり、さらにドーパント源のガスとして、Ｍｇ源のＣＰ２ＭｇおよびＺｎ源としてのＺｎＣｌ２を適宜選択して用いることができる。 Next, as shown in FIG. 3H, an electron block layer forming step for forming the p-type electron block layer 60 is performed. When the p-type electron block layer 60 is formed of Al x Ga 1-X N (b <x ≦ 1), a gas containing hydrogen as a main component can be used as the carrier gas, and the hydrogen gas can be used as the carrier gas. Is preferred. The source gases are TMA, TMG, and NH 3 gas as described above, and CP 2 Mg as the Mg source and ZnCl 2 as the Zn source can be appropriately selected and used as the dopant source gas.

ｐ型電子ブロック層６０の成長温度としては、１０００℃以上１４００℃以下が好ましく、１０５０℃以上１３５０℃以下がより好ましい。また、チャンバ内の成長圧力については、例えば１０Ｔｏｒｒ〜７６０Ｔｏｒｒとすることができる。より好ましくは、２０Ｔｏｒｒ〜３８０Ｔｏｒｒである。   The growth temperature of the p-type electron block layer 60 is preferably 1000 ° C. or higher and 1400 ° C. or lower, and more preferably 1050 ° C. or higher and 1350 ° C. or lower. The growth pressure in the chamber can be set at, for example, 10 Torr to 760 Torr. More preferably, it is 20 Torr to 380 Torr.

次に、図３（Ｉ）に示すように、ｐ型電子ブロック層６０の直上に第１ｐ型コンタクト層７１を形成し、その後、図３（Ｊ）に示すように第１ｐ型コンタクト層７１上に第２ｐ型コンタクト層７２を形成して、ｐ型コンタクト層７０を形成する。本実施形態において、ｐ型コンタクト層７０をｐ型とするためのドーパントとしては、第１ｐ型コンタクト層７１および第２ｐ型コンタクト層７２の双方の形成においてＭｇを用いることとする。そして、第１ｐ型コンタクト層７１の形成時には、Ｍｇ源に加えてＳｉ源を用いて、ＭｇおよびＳｉをコドープする。コドープにあたり、Ｓｉ源としてモノシラン（ＳｉＨ４）などを、Ｍｇ源としてシクロペンタジニエルマグネシウム（ＣＰ２Ｍｇ）などの混合ガスをチャンバに供給すればよい。また、第１ｐ型コンタクト層７１の形成が終わった後、第２ｐ型コンタクト層７２の形成を始めるにあたり、Ｓｉ源の供給を停止する。 Next, as shown in FIG. 3I, a first p-type contact layer 71 is formed immediately above the p-type electron block layer 60, and then, on the first p-type contact layer 71 as shown in FIG. Then, the second p-type contact layer 72 is formed, and the p-type contact layer 70 is formed. In this embodiment, as a dopant for making the p-type contact layer 70 p-type, Mg is used in forming both the first p-type contact layer 71 and the second p-type contact layer 72. When the first p-type contact layer 71 is formed, Mg and Si are co-doped using a Si source in addition to the Mg source. In co-doping, a mixed gas such as monosilane (SiH 4 ) or the like as the Si source and cyclopentadienyl magnesium (CP 2 Mg) as the Mg source may be supplied to the chamber. Further, after the formation of the first p-type contact layer 71 is finished, the supply of the Si source is stopped when the formation of the second p-type contact layer 72 is started.

ｐ型コンタクト層７０の成長温度としては、８００℃以上１４００℃以下が好ましく、９００℃以上１３００℃以下がより好ましい。また、チャンバ内の成長圧力については、例えば１０Ｔｏｒｒ〜７６０Ｔｏｒｒとすることができる。より好ましくは、２０Ｔｏｒｒ〜６００Ｔｏｒｒである。キャリアガスとしては、水素ガスもしくは窒素ガスまたは両者の混合ガスを用いることができる。   The growth temperature of the p-type contact layer 70 is preferably 800 ° C. or higher and 1400 ° C. or lower, and more preferably 900 ° C. or higher and 1300 ° C. or lower. The growth pressure in the chamber can be set at, for example, 10 Torr to 760 Torr. More preferably, it is 20 Torr to 600 Torr. As the carrier gas, hydrogen gas, nitrogen gas, or a mixed gas of both can be used.

ここで、第１ｐ型コンタクト層形成工程において、窒素を主成分とするキャリアガスを供給することが好ましく、窒素ガスをキャリアガスとして用いることがより好ましい。すなわち、本実施形態は、水素を主成分とするキャリアガスを供給するｐ型電子ブロック層形成工程の後、キャリアガスの主成分を水素から窒素に変更する工程を有し、その後に窒素を主成分とするキャリアガスを供給する第１ｐ型コンタクト層形成工程を行うことが好ましい。ＭｇとＳｉとを共に高い濃度でドーピングする第１ｐ型コンタクト層７１を形成するにあたり、窒素を主成分とするキャリアガスを用いることで、Ｍｇを活性化させてｐ型層としての機能を維持させると共に、高濃度のＳｉドーピングによるＭｇの移動抑制効果を発揮させることができる。また、第２ｐ型コンタクト層形成工程を行うにあたり、窒素を主成分とするキャリアガスから、水素を主成分とするキャリアガスにキャリアガスの供給を切り替えて、水素を主成分とするキャリアガスを用いて第２ｐ型コンタクト層７２を形成することができる。また、第１ｐ型コンタクト層形成工程で用いたＳｉ源のドーパントガスの供給を止めた後、初めに窒素を主成分とするキャリアガスを供給して第２ｐ型コンタクト層７２の一部を成長させ、次いで窒素を主成分とするキャリアガスから、水素を主成分とするキャリアガスに供給を切り替えて第２ｐ型コンタクト層７２の残りを成長させることが好ましい。こうすることで、作製されるIII族窒化物半導体発光素子２００′の信頼性をより確実に高めることができる。なお、第２ｐ型コンタクト層７２の成長途中にキャリアガスを切り替える場合、第２ｐ型コンタクト層７２の成長を一旦停止することが好ましい。   Here, in the first p-type contact layer forming step, it is preferable to supply a carrier gas containing nitrogen as a main component, and it is more preferable to use nitrogen gas as the carrier gas. That is, the present embodiment includes a step of changing the main component of the carrier gas from hydrogen to nitrogen after the p-type electron block layer forming step of supplying a carrier gas containing hydrogen as a main component. It is preferable to perform a first p-type contact layer forming step of supplying a carrier gas as a component. In forming the first p-type contact layer 71 in which both Mg and Si are doped at a high concentration, a carrier gas containing nitrogen as a main component is used to activate Mg and maintain the function as a p-type layer. At the same time, the effect of suppressing the migration of Mg due to the high concentration of Si doping can be exhibited. Further, in performing the second p-type contact layer forming step, the carrier gas supply is switched from the carrier gas mainly containing nitrogen to the carrier gas mainly containing hydrogen, and the carrier gas mainly containing hydrogen is used. Thus, the second p-type contact layer 72 can be formed. Further, after the supply of the dopant gas of the Si source used in the first p-type contact layer forming step is stopped, a carrier gas mainly containing nitrogen is first supplied to grow a part of the second p-type contact layer 72. Next, it is preferable to grow the remainder of the second p-type contact layer 72 by switching the supply from the carrier gas mainly containing nitrogen to the carrier gas mainly containing hydrogen. By so doing, the reliability of the manufactured group III nitride semiconductor light emitting device 200 ′ can be more reliably increased. When the carrier gas is switched during the growth of the second p-type contact layer 72, it is preferable to temporarily stop the growth of the second p-type contact layer 72.

このようなキャリアガスの供給を切り替える手法の一例を説明する。まず、窒素を主成分とするキャリアガスを用いて第２ｐ型コンタクト層７２の成長を開始する。次いで、有機金属ガス（III族元素ガスおよびドーパント源ガス）を一旦チャンバ内からベントに切り替えた上で、チャンバ内に流れるキャリアガスを窒素から水素に切り替えた後、有機金属ガスをチャンバ内に再び供給して、第２ｐ型コンタクト層７２を成長させる。ベントへ切り替えずにキャリアガスを切り替えた場合は、ガスの流れが急変するため異常な成長を起こす恐れがある。なお、V族元素ガスはチャンバ内へ流したままとすることが好ましい。   An example of a method for switching the supply of such carrier gas will be described. First, the growth of the second p-type contact layer 72 is started using a carrier gas mainly containing nitrogen. Next, after the organometallic gas (group III element gas and dopant source gas) is switched from the chamber to the vent, the carrier gas flowing in the chamber is switched from nitrogen to hydrogen, and then the organometallic gas is again introduced into the chamber. Then, the second p-type contact layer 72 is grown. If the carrier gas is switched without switching to the vent, the gas flow changes suddenly, which may cause abnormal growth. Note that the group V element gas is preferably allowed to flow into the chamber.

最後に、図３（Ｋ）に示すように、発光層４０、ガイド層５０、ｐ型電子ブロック層６０およびｐ型コンタクト層７０の一部をエッチング等により除去し、露出したｎ型半導体層３０上にｎ側電極９０を、第２ｐ型コンタクト層７２表面にｐ側電極８０をそれぞれ形成することができる。こうして、本発明の好適な実施形態に係るIII族窒化物半導体発光素子２００′を作製することができる。ｐ型およびｎ型のコンタクト層に直接接触する電極については、ｐ側についてはＮｉおよびＲｈなどを、ｎ側については、ＴｉおよびＭｏなどを例示することができる。なお、ｎ側電極９０をｐ側電極８０の後に形成しても良いし、ｎ側電極９０をｐ側電極８０の前に形成しても良い。さらに、ｐ側電極８０およびｎ側電極９０の電極構造の一部を同時に形成してもよい。   Finally, as shown in FIG. 3K, the light emitting layer 40, the guide layer 50, the p-type electron blocking layer 60, and the p-type contact layer 70 are partially removed by etching or the like, and the exposed n-type semiconductor layer 30 is exposed. The n-side electrode 90 can be formed thereon, and the p-side electrode 80 can be formed on the surface of the second p-type contact layer 72. Thus, a group III nitride semiconductor light emitting device 200 ′ according to a preferred embodiment of the present invention can be manufactured. For electrodes that are in direct contact with the p-type and n-type contact layers, Ni and Rh can be exemplified for the p-side, and Ti and Mo can be exemplified for the n-side. The n-side electrode 90 may be formed after the p-side electrode 80, or the n-side electrode 90 may be formed before the p-side electrode 80. Furthermore, part of the electrode structure of the p-side electrode 80 and the n-side electrode 90 may be formed simultaneously.

また、本実施形態では、第１実施形態と同様の理由で、第１ｐ型コンタクト層形成工程において、第１ｐ型コンタクト層７１の厚みを１ｎｍ以上３０ｎｍ以下とし、第２ｐ型コンタクト層形成工程において、第２ｐ型コンタクト層７２の厚みを３０ｎｍ以上とすることが好ましい。この場合、第１ｐ型コンタクト層の厚みを５ｎｍ以上１５ｎｍ以下とすることがより好ましい。また、第１ｐ型コンタクト層形成工程において、第１ｐ型コンタクト層７１のＭｇ濃度をＳｉ濃度よりも高くすることが好ましい。   In the present embodiment, for the same reason as in the first embodiment, in the first p-type contact layer forming step, the thickness of the first p-type contact layer 71 is set to 1 nm to 30 nm, and in the second p-type contact layer forming step, The thickness of the second p-type contact layer 72 is preferably 30 nm or more. In this case, the thickness of the first p-type contact layer is more preferably 5 nm or more and 15 nm or less. In the first p-type contact layer forming step, the Mg concentration of the first p-type contact layer 71 is preferably higher than the Si concentration.

なお、前述のｎ側電極９０を形成するに先立ち、ｎ型半導体層３０とｎ側電極９０とのコンタクト抵抗を改善するために、露出したｎ型半導体層３０上のｎ側電極９０を形成する予定の範囲に、ｎ型ＧａＮ層をエピタキシャル成長させて、部分的なｎ型ＧａＮ層をさらに形成してもよい。具体的には、ｎ側電極９０を形成する部分以外には、マスクとしてのＳｉＯ２膜を、ＭＯＣＶＤ法を用いて形成することが好ましい。追加するｎ型ＧａＮ層の厚みは、例えば５０ｎｍ程度とすることができ、ＴＭＧ、アンモニアおよびＳｉＨ4ガスの混合ガスをチャンバに供給して、ＳｉをドープしたＧａＮ層を形成することができる。当該ｎ型ＧａＮ層を形成した後、マスクとするＳｉＯ２膜は、下記の保護膜としては使用せずに、一度剥離することが好ましい。 Prior to forming the n-side electrode 90, the n-side electrode 90 on the exposed n-type semiconductor layer 30 is formed in order to improve the contact resistance between the n-type semiconductor layer 30 and the n-side electrode 90. An n-type GaN layer may be epitaxially grown in a predetermined range to further form a partial n-type GaN layer. Specifically, it is preferable to form a SiO 2 film as a mask using the MOCVD method, except for the portion where the n-side electrode 90 is formed. The thickness of the added n-type GaN layer can be about 50 nm, for example, and a mixed gas of TMG, ammonia and SiH 4 gas can be supplied to the chamber to form a Si-doped GaN layer. After the n-type GaN layer is formed, the SiO 2 film used as a mask is preferably not used as a protective film described below, but is peeled off once.

III族窒化物半導体発光素子の露出面での、電流を通電する部分以外には、ＳｉＯ２もしくはＳｉＮｘからなる保護膜、またはＳｉＯ２およびＳｉＮｘの積層構造からなる保護膜を、５０〜５００ｎｍの厚さでプラズマＣＶＤ法により形成することが好ましい。また、この保護膜上に反射膜を形成して、光取り出し効率を向上することも可能である。このような反射膜としては、深紫外域での反射率の大きいＲｈ、Ａｇ、Ａｌなどの金属または合金からなる反射膜が例示される。 A protective film made of SiO 2 or SiN x or a laminated film made of SiO 2 and SiN x on the exposed surface of the group III nitride semiconductor light-emitting element, except for a portion through which current is applied, is 50 to 500 nm. It is preferable to form it by plasma CVD method with the thickness of. Further, it is possible to improve the light extraction efficiency by forming a reflective film on the protective film. Examples of such a reflective film include a reflective film made of a metal or an alloy such as Rh, Ag, or Al having a high reflectivity in the deep ultraviolet region.

また、以下の方法により、前述のIII族窒化物半導体発光素子の各エピタキシャル層を作製した基板をチップに個片化し、さらに該チップから発光デバイスを作製することができる。なお、チップのサイズは１辺が２００μｍから２０００μｍまで、用途に応じて適宜設定することが可能であり、例えばチップのサイズは１０００μｍの正方形状とすることができる。高出力が必要とされる場合、電流密度を下げるため、チップサイズを大きくすることが一般的である。チップ形状は正方形に限られず、長方形、ひし形、平行四辺形、三角形など、種々の形状に設定することができる。個片化の際の切断方向は、サファイアのｍ面およびａ面とするのが通常であるが、切断によるダメージを極小化するために、当該面より傾いた方向を用いてもよい。ｍ面およびａ面から傾ける角度としては、１５°、１０°、７．５°、５°が例示される。   Further, by the following method, the substrate on which each epitaxial layer of the group III nitride semiconductor light emitting element described above is manufactured can be divided into chips, and a light emitting device can be manufactured from the chip. Note that the size of the chip can be appropriately set depending on the application from one side to 200 μm to 2000 μm. For example, the size of the chip can be a square of 1000 μm. When a high output is required, it is common to increase the chip size in order to reduce the current density. The chip shape is not limited to a square, and can be set to various shapes such as a rectangle, a rhombus, a parallelogram, and a triangle. The cutting direction at the time of singulation is usually the m-plane and a-plane of sapphire, but in order to minimize damage due to cutting, a direction inclined from the plane may be used. Examples of the angle inclined from the m-plane and the a-plane include 15 °, 10 °, 7.5 °, and 5 °.

また、チップへの切断にあたり、ステルスダイシング技術を用いることが好ましい。焦光点の深さ位置を調整するためのレーザー照射の段数は、例えば４段とすることができ、このレーザー照射の段数は切断する厚さに応じて適宜調整することができる。レーザーの入射方向は、エピタキシャル成長させていない面側（以下、「サファイア面側」という。）から、もしくはエピタキシャル成長させた面側から、または、エピタキシャル成長させた面側およびサファイア面側の両方側からの、いずれの方向を併用してもよい。光取り出し効率を向上するための粗面化加工がサファイア面側に施されている場合は、エピタキシャル成長させた面側からレーザーを入射することが好適である。   Moreover, it is preferable to use a stealth dicing technique for cutting into chips. The number of stages of laser irradiation for adjusting the depth position of the focal point can be set to four stages, for example, and the number of stages of laser irradiation can be appropriately adjusted according to the thickness to be cut. The incident direction of the laser is from the surface side not epitaxially grown (hereinafter referred to as “sapphire surface side”), from the epitaxially grown surface side, or from both the epitaxially grown surface side and the sapphire surface side. Either direction may be used in combination. When the roughening process for improving the light extraction efficiency is performed on the sapphire surface side, it is preferable that the laser is incident from the epitaxially grown surface side.

チップ厚みは、ステルスダイシング技術によりサファイア基板をフルカット（サファイア基板を研削および研磨することなく厚みを維持）することにより、基板厚みと各半導体層の厚みの合計とすることができる。もちろん、サファイア基板の研削および研磨を行うことにより、個片化前に、基板厚みを薄くするよう調整してもよい。サファイア基板の厚みとしては、１００μｍ、２００μｍ、３００μｍが例示される。基板厚みを薄く調整するのとは反対に、光取り出し効率を向上させるために、通常用いられるサファイア基板の厚み４３０μｍに比べて、使用するサファイア基板の厚みがより大きなサファイア基板を用いるともでき、このような場合のサファイア基板の厚みとしては、６００μｍ、８００μｍ、１０００μｍが例示される。サファイア基板厚みが２００μｍ以下と薄い場合は、ダイアモンドスクライブ技術での個片化も可能である。   The chip thickness can be the sum of the substrate thickness and the thickness of each semiconductor layer by full-cutting the sapphire substrate with stealth dicing technology (maintaining the thickness without grinding and polishing the sapphire substrate). Of course, the thickness of the substrate may be adjusted to be thin before singulation by grinding and polishing the sapphire substrate. Examples of the thickness of the sapphire substrate include 100 μm, 200 μm, and 300 μm. In contrast to adjusting the substrate thickness to be thin, in order to improve the light extraction efficiency, it is possible to use a sapphire substrate having a larger sapphire substrate thickness than the commonly used sapphire substrate thickness of 430 μm. Examples of the thickness of the sapphire substrate in such a case include 600 μm, 800 μm, and 1000 μm. When the thickness of the sapphire substrate is as thin as 200 μm or less, the sapphire substrate can be separated into pieces by a diamond scribe technique.

また、チップ化されたデバイスをパッケージ実装することができる。チップサイズにも依るが、例えば１辺が１０００μｍの正方形のチップを、３．５ｍｍの正方形サイズのセラミックパッケージにＡｕバンプを用いてフリップチップ実装することができる。Ａｕバンプに替えて、Ａｕ−Ｓｎの共晶ハンダをバンプに用いることもできる。セラミックパッケージのセラミック材料は放熱性を考慮して適宜選択され、ＡｌＮ、アルミナ、ＳｉＮ、Ａｌ、Ｃｕなどが例示される。パッケージ壁面での光吸収を抑制するため、金属反射膜を形成することも可能である。この金属反射膜の反射膜材料は、発光素子の発光波長に対する反射率を考慮に入れて適宜選択される。セラミックパッケージ以外でも、サブマウントまたはプリント回路基板（ＰＣＢ）上へチップ化されたデバイスを実装することが可能である。なお、ＥＳＤ耐性を確保するため、ツェナーダイオードを並列接続して実装してもよい。   Further, a chip-shaped device can be packaged. Depending on the chip size, for example, a square chip having a side of 1000 μm can be flip-chip mounted on a 3.5 mm square ceramic package using Au bumps. Instead of Au bumps, Au—Sn eutectic solder can also be used for the bumps. The ceramic material of the ceramic package is appropriately selected in consideration of heat dissipation, and examples thereof include AlN, alumina, SiN, Al, and Cu. In order to suppress light absorption on the package wall surface, a metal reflection film can be formed. The reflective film material of the metal reflective film is appropriately selected in consideration of the reflectance with respect to the emission wavelength of the light emitting element. In addition to the ceramic package, it is possible to mount a chip device on a submount or printed circuit board (PCB). In order to ensure ESD resistance, Zener diodes may be connected in parallel.

パッケージの光取り出し部には、深紫外域に対して透明な石英を窓材として用いることができる。窓材に用いることのできるその他の材料として、水晶、サファイア、ＣａＦ２などが例示され、発光波長域に対する透過率により各種ガラスを選択することができる。また、紫外光の透過率を向上するために、窓材の表面にＡＲ(Anti Reflection)コート膜や、フォトニック結晶を形成することも可能である。パッケージと窓材の接着は、Ａｕ−Ｓｎ等の金属系のはんだ材や、樹脂系の接着剤を用いることができる。 Quartz transparent to the deep ultraviolet region can be used as a window material for the light extraction portion of the package. Examples of other materials that can be used for the window material include quartz, sapphire, and CaF 2, and various glasses can be selected depending on the transmittance with respect to the emission wavelength region. Further, in order to improve the transmittance of ultraviolet light, it is possible to form an AR (Anti Reflection) coat film or a photonic crystal on the surface of the window material. For bonding the package and the window material, a metal solder material such as Au-Sn or a resin adhesive can be used.

［実験例１］
（発明例１）
以下、実施例を用いて本発明をさらに詳細に説明するが、本発明は以下の実施例に何ら限定されるものではない。図３に示したフローチャートに従って、III族窒化物半導体発光素子を作製した。まず、サファイア基板（直径２インチ、厚さ：４３０μｍ、面方位：（０００１）、ｍ軸方向オフ角θ：０．５度、テラス幅：１００ｎｍ、ステップ高さ：０．２０ｎｍ）を用意した（図３（Ａ））。次いで、ＭＯＣＶＤ法により、上記サファイア基板上に中心膜厚０．６０μｍ（平均膜厚０．６１μｍ）のＡｌＮ層を成長させ、ＡｌＮテンプレート基板とした（図３（Ｂ））。その際、ＡｌＮ層の成長温度は１３００℃、チャンバ内の成長圧力は１０Ｔｏｒｒであり、V/III比が１６３となるようにアンモニアガスとＴＭＡガスの成長ガス流量を設定した。V族元素ガス（ＮＨ３）の流量は２００ｓｃｃｍ、III族元素ガス（ＴＭＡ）の流量は５３ｓｃｃｍである。なお、ＡｌＮ層の膜厚については、光干渉式膜厚測定機（ナノスペックM6100A；ナノメトリックス社製）を用いて、ウェーハ面内の中心を含む、等間隔に分散させた計２５箇所の膜厚を測定した。 [Experimental Example 1]
(Invention Example 1)
EXAMPLES Hereinafter, although this invention is demonstrated further in detail using an Example, this invention is not limited to a following example at all. A group III nitride semiconductor light emitting device was fabricated according to the flowchart shown in FIG. First, a sapphire substrate (diameter 2 inches, thickness: 430 μm, plane orientation: (0001), m-axis direction off angle θ: 0.5 degree, terrace width: 100 nm, step height: 0.20 nm) was prepared ( FIG. 3 (A)). Next, an AlN layer having a center film thickness of 0.60 μm (average film thickness of 0.61 μm) was grown on the sapphire substrate by MOCVD to obtain an AlN template substrate (FIG. 3B). At that time, the growth temperature of the AlN layer was 1300 ° C., the growth pressure in the chamber was 10 Torr, and the growth gas flow rates of ammonia gas and TMA gas were set so that the V / III ratio was 163. The flow rate of the group V element gas (NH 3 ) is 200 sccm, and the flow rate of the group III element gas (TMA) is 53 sccm. As for the film thickness of the AlN layer, a total of 25 films including the center in the wafer plane and dispersed at equal intervals using an optical interference type film thickness measuring device (Nanospec M6100A; manufactured by Nanometrics). The thickness was measured.

次いで、上記ＡｌＮテンプレート基板を熱処理炉に導入し、１０Ｐａまで減圧後に窒素ガスを常圧までパージすることにより炉内を窒素ガス雰囲気とした後に、炉内の温度を昇温してＡｌＮテンプレート基板に対して熱処理を施した（図３（Ｃ））。その際、加熱温度は１６５０℃、加熱時間は４時間とした。   Next, the AlN template substrate is introduced into a heat treatment furnace, and after reducing the pressure to 10 Pa and purging nitrogen gas to normal pressure, the furnace is made a nitrogen gas atmosphere. On the other hand, heat treatment was performed (FIG. 3C). At that time, the heating temperature was 1650 ° C., and the heating time was 4 hours.

続いて、ＭＯＣＶＤ法により、アンドープのＡｌＧａＮ層として、Ａｌ０．７Ｇａ０．３Ｎからなる厚み１μｍのアンドープＡｌ０．７Ｇａ０．３Ｎ層を形成した（図３（Ｄ））。次に、ｎ型半導体層として、Ａｌ０．６５Ｇａ０．３５Ｎからなり、Ｓｉドープした厚み２μｍのｎ型Ａｌ０．６５Ｇａ０．３５Ｎ層を上記ＡｌＧａＮ層上に形成した（図３（Ｅ））。なお、ＳＩＭＳ分析の結果、ｎ型半導体層のＳｉ濃度は１．０×１０１９ａｔｏｍｓ／ｃｍ３である。 Subsequently, by MOCVD, as AlGaN layer undoped, formed an undoped Al 0.7 Ga 0.3 N layer having a thickness of 1μm consisting Al 0.7 Ga 0.3 N (FIG. 3 (D)). Next, Al0 . An Si-doped n-type Al 0.65 Ga 0.35 N layer made of 65 Ga 0.35 N and having a thickness of 2 μm was formed on the AlGaN layer (FIG. 3E). As a result of SIMS analysis, the Si concentration of the n-type semiconductor layer is 1.0 × 10 19 atoms / cm 3 .

続いて、ｎ型半導体層上に、Ａｌ０．４５Ｇａ０．５５Ｎからなる厚み３ｎｍの井戸層およびＡｌ０．６５Ｇａ０．３５Ｎからなる厚み７ｎｍの障壁層を交互に３．５組繰り返して積層した発光層を形成した（図３（Ｆ））。３．５組の０．５は、発光層の最初と最後を障壁層としたことを表す。 Subsequently, on the n-type semiconductor layer, 3.5 pairs of 3 nm thick well layers made of Al 0.45 Ga 0.55 N and 7 nm thick barrier layers made of Al 0.65 Ga 0.35 N are alternately arranged. A light-emitting layer which was repeatedly stacked was formed (FIG. 3F). 0.5 in 3.5 sets represents that the first and last of the light emitting layer are the barrier layers.

その後、発光層上に、厚さ１ｎｍのｉ型ＡｌＮガイド層を形成した（図３（Ｇ））。次いで、水素ガスをキャリアガスとして、Ａｌ０．６８Ｇａ０．３２Ｎからなる厚さ４０ｎｍのｐ型電子ブロック層を形成した（図３（Ｈ））。ｐ型電子ブロック層の形成にあたり、Ｍｇ源としてＣＰ２Ｍｇガスをチャンバに供給してＭｇをドープした。なお、ＳＩＭＳ分析の結果、ｐ型電子ブロック層のＭｇ濃度は５．０×１０１８ａｔｏｍｓ／ｃｍ３であった。 Thereafter, an i-type AlN guide layer having a thickness of 1 nm was formed on the light emitting layer (FIG. 3G). Next, a p-type electron blocking layer having a thickness of 40 nm made of Al 0.68 Ga 0.32 N was formed using hydrogen gas as a carrier gas (FIG. 3H). In forming the p-type electron blocking layer, CP 2 Mg gas was supplied to the chamber as an Mg source and doped with Mg. As a result of SIMS analysis, the Mg concentration of the p-type electron block layer was 5.0 × 10 18 atoms / cm 3 .

続いて、合計厚み１８０ｎｍの、ＧａＮからなるｐ型コンタクト層を形成した（図３（Ｉ），図３（Ｊ））。ｐ型コンタクト層の形成にあたり、まず、初めの３０ｎｍ（ｐ型電子ブロック層表面の位置を０ｎｍとすると、厚み範囲０〜３０ｎｍ）を形成する際には、ＣＰ２ＭｇガスおよびＳｉＨ４ガスの混合ガスをチャンバに供給して、ＭｇおよびＳｉでコドープした第１ｐ型コンタクト層を形成した。その後、ＳｉＨ４ガスの供給を停止して、残りの１５０ｎｍ（厚み範囲３０〜１８０ｎｍ）に相当する第２ｐ型コンタクト層の形成を続けた。ここで、ｐ型コンタクト層の形成時のキャリアガスに関し、初めにキャリアガスとして窒素ガスを用いて、前述の厚み３０ｎｍ（厚み範囲０〜３０ｎｍ）部分の第１ｐ型コンタクト層を成長し、第１ｐ型コンタクト層成長後、キャリアガスを水素ガスに切り替え、前述の残りの厚み１５０ｎｍ（厚み範囲３０〜１８０ｎｍ）部分の第２ｐ型コンタクト層を成長した。なお、第２ｐ型コンタクト層における、最後の厚さ３０ｎｍ（後にｐ側電極に接することとなる部分であり、厚み範囲１５０〜１８０ｎｍ）を形成する段階では、ＴＭＧガスの流量を減らしてＭｇの存在確率を上げ、かつ、成長速度を落とすことにより高Ｍｇ濃度の層とした。ＳＩＭＳ分析の結果、ｐ型電子ブロック層側の厚さ１５０ｎｍ部分（第１ｐ型コンタクト層を含む、厚み範囲０〜１５０ｎｍ）のｐ型コンタクト層のＭｇ濃度は３．０×１０１９ａｔｏｍｓ／ｃｍ３であり、高Ｍｇ濃度とした残り３０ｎｍ部分（厚み範囲１５０〜１８０ｎｍ）のＭｇ濃度は１．２×１０２０ａｔｏｍ／ｃｍ３であった。また、第１ｐ型コンタクト層に相当する厚み範囲０〜３０ｎｍのＳｉ濃度は２．０×１０１９ａｔｏｍｓ／ｃｍ３であった。 Subsequently, a p-type contact layer made of GaN having a total thickness of 180 nm was formed (FIGS. 3I and 3J). In forming the p-type contact layer, first, when forming the first 30 nm (when the position of the p-type electron block layer surface is 0 nm, the thickness range is 0 to 30 nm), a mixture of CP 2 Mg gas and SiH 4 gas is used. A gas was supplied to the chamber to form a first p-type contact layer co-doped with Mg and Si. Thereafter, the supply of SiH 4 gas was stopped, and the formation of the second p-type contact layer corresponding to the remaining 150 nm (thickness range: 30 to 180 nm) was continued. Here, regarding the carrier gas at the time of forming the p-type contact layer, first, the first p-type contact layer having a thickness of 30 nm (thickness range of 0 to 30 nm) is grown using nitrogen gas as the carrier gas. After the growth of the type contact layer, the carrier gas was switched to hydrogen gas, and the second p-type contact layer of the remaining thickness of 150 nm (thickness range: 30 to 180 nm) was grown. In the second p-type contact layer, in the stage of forming the final thickness of 30 nm (the portion that will be in contact with the p-side electrode later, the thickness range is 150 to 180 nm), the presence of Mg is reduced by reducing the TMG gas flow rate. A layer having a high Mg concentration was formed by increasing the probability and decreasing the growth rate. As a result of SIMS analysis, the Mg concentration of the p-type contact layer in the 150 nm-thick part (including the first p-type contact layer, thickness range 0 to 150 nm) on the p-type electron blocking layer side is 3.0 × 10 19 atoms / cm 3. The remaining 30 nm portion (thickness range 150 to 180 nm) having a high Mg concentration was 1.2 × 10 20 atoms / cm 3 . The Si concentration in the thickness range of 0 to 30 nm corresponding to the first p-type contact layer was 2.0 × 10 19 atoms / cm 3 .

その後、ｐ型コンタクト層の上にマスクを形成してドライエッチングによるメサエッチングを行い、ｎ型半導体層を露出させた。次いで、ｐ型コンタクト層上に、Ｎｉ／Ａｕからなるｐ側電極を形成し、露出したｎ型半導体層上には、Ｔｉ／Ａｌからなるｎ側電極を形成した。なお、ｐ側電極のうち、Ｎｉの厚みは５０Åであり、Ａｕの厚みは１５００Åである。また、ｎ側電極のうち、Ｔｉの厚みは２００Åであり、Ａｌの厚みは１５００Åである。最後に５５０℃でコンタクトアニール（ＲＴＡ）を行って、両電極を形成した（図３（Ｋ））。こうして発明例１に係るIII族窒化物半導体発光素子を作製した。発明例１の層構造を表１に示す。なお、III族窒化物半導体発光素子の露出面において、電流を通電する部分以外には、ＳｉＯ２保護膜を２００ｎｍ厚プラズマＣＶＤ法により形成している。チップのサイズは１辺１０００μｍの正方形状とした。切断方向は、サファイアｍ面およびａ面であり、ステルスダイシング技術を用いて切断し、サファイア基板の厚みを４３０μｍ（フルカット）とした。ステルスダイシングにおけるレーザーの入射方向はサファイア面側からとし、レーザー照射の段数は４段とした。 Thereafter, a mask was formed on the p-type contact layer, and mesa etching by dry etching was performed to expose the n-type semiconductor layer. Next, a p-side electrode made of Ni / Au was formed on the p-type contact layer, and an n-side electrode made of Ti / Al was formed on the exposed n-type semiconductor layer. Of the p-side electrodes, Ni has a thickness of 50 mm and Au has a thickness of 1500 mm. Of the n-side electrodes, the thickness of Ti is 200 mm and the thickness of Al is 1500 mm. Finally, contact annealing (RTA) was performed at 550 ° C. to form both electrodes (FIG. 3K). Thus, a group III nitride semiconductor light-emitting device according to Invention Example 1 was produced. Table 1 shows the layer structure of Invention Example 1. Note that, on the exposed surface of the group III nitride semiconductor light-emitting element, a SiO 2 protective film is formed by a 200 nm-thickness plasma CVD method except for a portion where current is passed. The chip size was a square shape with a side of 1000 μm. The cutting directions were the sapphire m-plane and a-plane, which were cut using a stealth dicing technique, and the thickness of the sapphire substrate was 430 μm (full cut). The incident direction of laser in stealth dicing was from the sapphire surface side, and the number of stages of laser irradiation was four.

Figure 2018093160
Figure 2018093160

（発明例２）
発明例１における第１ｐ型コンタクト層の厚み３０ｎｍを、１５ｎｍに変え、第１ｐ型コンタクト層成長後、ＳｉＨ４ガスの供給を停止し、キャリアガスを窒素ガスの状態のまま、第２ｐ型コンタクト層を１５ｎｍ（すなわち、厚み範囲１５〜３０ｎｍ）成長させた後、一旦成長を停止してキャリアガスを窒素ガスから水素ガスに切り替え、残りの第２ｐ型コンタクト層を成長した以外は、発明例１と同様にして、発明例２に係るIII族窒化物半導体発光素子を作製した。 (Invention Example 2)
The thickness of the first p-type contact layer in Invention Example 1 was changed to 15 nm, and after the growth of the first p-type contact layer, the supply of SiH 4 gas was stopped, and the carrier gas was kept in the nitrogen gas state and the second p-type contact layer And 15 nm (i.e., a thickness range of 15 to 30 nm), the growth was stopped once, the carrier gas was switched from nitrogen gas to hydrogen gas, and the remaining second p-type contact layer was grown. Similarly, a group III nitride semiconductor light-emitting device according to Invention Example 2 was produced.

（発明例３）
発明例１における第１ｐ型コンタクト層の厚み３０ｎｍを、５ｎｍに変え、第１ｐ型コンタクト層成長後、ＳｉＨ４ガスの供給を停止し、キャリアガスを窒素ガスの状態のまま、第２ｐ型コンタクト層を２５ｎｍ（すなわち、厚み範囲５〜３０ｎｍ）成長させた後、一旦成長を停止してキャリアガスを窒素ガスから水素ガスに切り替え、残りの第２ｐ型コンタクト層を成長し、さらに、発明例１における第１ｐ型コンタクト層のＳｉ濃度２．０×１０１９ａｔｏｍｓ／ｃｍ３を１．０×１０１９ａｔｏｍｓ／ｃｍ３に変えた以外は、発明例１と同様にして、発明例３に係るIII族窒化物半導体発光素子を作製した。 (Invention Example 3)
The thickness of the first p-type contact layer in Invention Example 1 was changed to 5 nm, and after the growth of the first p-type contact layer, the supply of SiH 4 gas was stopped, and the carrier gas was kept in the nitrogen gas state and the second p-type contact layer Is grown to 25 nm (that is, a thickness range of 5 to 30 nm), and then the growth is temporarily stopped, the carrier gas is switched from nitrogen gas to hydrogen gas, and the remaining second p-type contact layer is grown. Group III according to Invention Example 3 in the same manner as Invention Example 1, except that the Si concentration of the first p-type contact layer was changed from 2.0 × 10 19 atoms / cm 3 to 1.0 × 10 19 atoms / cm 3 A nitride semiconductor light emitting device was produced.

（発明例４）
発明例１における第１ｐ型コンタクト層のＳｉ濃度２．０×１０１９ａｔｏｍｓ／ｃｍ３を２．０×１０１８ａｔｏｍｓ／ｃｍ３に変えた以外は、発明例１と同様にして、発明例４に係るIII族窒化物半導体発光素子を作製した。 (Invention Example 4)
Invention Example 4 is the same as Invention Example 1 except that the Si concentration of the first p-type contact layer in Invention Example 1 is changed to 2.0 × 10 19 atoms / cm 3 to 2.0 × 10 18 atoms / cm 3. A group III nitride semiconductor light emitting device according to the above was fabricated.

（比較例１）
発明例１において、ｐ型コンタクト層の形成の際にＳｉをドープせず、Ｍｇドープのみとした以外は、発明例１と同様にして、比較例１に係るIII族窒化物半導体発光素子を作製した。すなわち、比較例１における第１ｐ型コンタクト層の厚みは０ｎｍ（ＭｇおよびＳｉをコドープする領域は形成せず）であり、第２ｐ型コンタクト層の厚みは１８０ｎｍである。また、厚み範囲０〜３０ｎｍではキャリアガスとして窒素ガスを用い、厚み範囲３０〜１８０ｎｍでは、キャリアガスとして水素ガスを用いた。 (Comparative Example 1)
A Group III nitride semiconductor light-emitting device according to Comparative Example 1 was produced in the same manner as in Invention Example 1, except that Si was not doped during the formation of the p-type contact layer and only Mg was doped in Invention Example 1. did. That is, the thickness of the first p-type contact layer in Comparative Example 1 is 0 nm (no region for co-doping Mg and Si is formed), and the thickness of the second p-type contact layer is 180 nm. Further, nitrogen gas was used as a carrier gas in a thickness range of 0 to 30 nm, and hydrogen gas was used as a carrier gas in a thickness range of 30 to 180 nm.

（比較例２）
発明例１における第１ｐ型コンタクト層のＳｉ濃度２．０×１０１９ａｔｏｍｓ／ｃｍ３を４．０×１０１８ａｔｏｍｓ／ｃｍ３に変えた以外は、発明例１と同様にして、比較例２に係るIII族窒化物半導体発光素子を作製した。 (Comparative Example 2)
Comparative Example 2 is the same as Inventive Example 1 except that the Si concentration of the first p-type contact layer in Invention Example 1 is changed to 2.0 × 10 19 atoms / cm 3 at 4.0 × 10 18 atoms / cm 3. A group III nitride semiconductor light emitting device according to the above was fabricated.

（比較例３）
発明例１における第１ｐ型コンタクト層のＳｉ濃度２．０×１０１９ａｔｏｍｓ／ｃｍ３を８．０×１０１８ａｔｏｍｓ／ｃｍ３に変えた以外は、発明例１と同様にして、比較例３に係るIII族窒化物半導体発光素子を作製した。 (Comparative Example 3)
Except for changing the first 1p type Si concentration of the contact layer 2.0 × 10 19 atoms / cm 3 in Invention Example 1 to 8.0 × 10 18 atoms / cm 3, in the same manner as Inventive Example 1, Comparative Example 3 A group III nitride semiconductor light emitting device according to the above was fabricated.

以上の発明例１〜４および比較例１〜３の、ｐ型コンタクト層の形成条件を以下の表２に示す。   Table 2 below shows the conditions for forming the p-type contact layer in Invention Examples 1 to 4 and Comparative Examples 1 to 3.

Figure 2018093160
Figure 2018093160

＜評価＞
発明例１〜４および比較例１〜４から得られた半導体発光素子に定電流電圧電源を用いて２０ｍＡの電流を流したときの順方向電圧Ｖｆおよび積分球による発光出力Ｐｏを測定し、それぞれ３個の試料の測定結果の平均値を求めた。発明例１〜３および比較例１について、結果を表３に示す。また、発明例１、４および比較例１〜３について、２０ｍＡの電流を流した場合の発光出力Ｐｏを図４に示す。なお、発明例４の発光出力Ｐｏは３．２ｍＷであった。また、比較例２では、一部に発光しない試料があり、発光した試料であっても最大で１．７ｍＷであった。さらに、比較例３では全ての試料が発光しなかった。なお、光ファイバ分光器によって発明例１〜４および比較例１〜４の発光中心波長を測定したところ、いずれも２８０〜２９０ｎｍの範囲内であった。 <Evaluation>
The forward voltage Vf when a current of 20 mA was applied to the semiconductor light emitting devices obtained from Invention Examples 1 to 4 and Comparative Examples 1 to 4 using a constant current voltage power supply and the light emission output Po by the integrating sphere were measured. The average value of the measurement results of three samples was determined. The results are shown in Table 3 for Invention Examples 1 to 3 and Comparative Example 1. Further, with respect to Invention Examples 1 and 4 and Comparative Examples 1 to 3, the light emission output Po when a current of 20 mA is passed is shown in FIG. The light emission output Po of Invention Example 4 was 3.2 mW. In Comparative Example 2, there was a sample that did not emit light in part, and even the sample that emitted light had a maximum of 1.7 mW. Furthermore, in Comparative Example 3, all the samples did not emit light. In addition, when the emission center wavelength of Invention Examples 1-4 and Comparative Examples 1-4 was measured with the optical fiber spectrometer, all were in the range of 280-290 nm.

さらに、発明例１〜３および比較例１のそれぞれ３個の試料について、定電流電圧電源を用いて４０ｍＡの電流を流し、初期、２５０時間経過後、５００時間経過後、および２０００時間経過後の発光出力を積分球により測定し、平均値を求めた。結果を図５に示す。この結果から、発明例１〜３および比較例１のそれぞれの光度残存率（所定時間経過後の発光出力／初期の発光出力）をさらに求めた。結果を表３に示す。なお、発明例４の試料について、４０ｍＡの電流を流し、初期および２５０時間経過後の発光出力を測定し、光度残存率を算出したところ、比較例１に比べれば、大きな光度残存率が得られることが確認された。   Further, for each of the three samples of Invention Examples 1 to 3 and Comparative Example 1, a current of 40 mA was passed using a constant current voltage power source, and after the initial, 250 hours, 500 hours, and 2000 hours passed The light emission output was measured with an integrating sphere, and the average value was obtained. The results are shown in FIG. From these results, the remaining luminosity ratios of Invention Examples 1 to 3 and Comparative Example 1 (light emission output after elapse of a predetermined time / initial light emission output) were further obtained. The results are shown in Table 3. For the sample of Invention Example 4, a current of 40 mA was passed, the luminescence output was measured at the initial stage and after 250 hours, and the luminous intensity residual ratio was calculated. As a result, a larger luminous intensity residual ratio was obtained as compared with Comparative Example 1. It was confirmed.

Figure 2018093160
Figure 2018093160

以上の評価結果から、ＭｇおよびＳｉでコドープした第１ｐ型コンタクト層を設けた発明例１〜４では、初期出力の低下を比較例１に比べても１割以内に抑制しつつ、光度残存率を向上させて、アレニウスプロットによる出力の保持時間を大幅に延長できることが確認できた。したがって、本発明条件を満足することで、従来よりも発光出力を維持することのできる信頼性の向上したIII族窒化物半導体発光素子を作製できることが確認できた。特に、発明例２，３の結果から第１ｐ型コンタクト層の厚みを５〜１５ｎｍとすることで、信頼性の向上に加え、順方向電圧を顕著に低減できることも確認された。なお、比較例２，３に示されるように、第１ｐ型コンタクト層のＳｉ濃度が高くなりすぎると、発光素子として機能しなくなることが確認された。   From the above evaluation results, in the inventive examples 1 to 4 provided with the first p-type contact layer co-doped with Mg and Si, the decrease in the initial output is suppressed to 10% or less compared with the comparative example 1, and the luminous intensity remaining rate It was confirmed that the retention time of output by Arrhenius plot can be extended significantly. Therefore, it was confirmed that by satisfying the conditions of the present invention, a group III nitride semiconductor light emitting device with improved reliability capable of maintaining the light emission output as compared with the prior art can be produced. In particular, from the results of Invention Examples 2 and 3, it was confirmed that by setting the thickness of the first p-type contact layer to 5 to 15 nm, the forward voltage can be significantly reduced in addition to the improvement in reliability. As shown in Comparative Examples 2 and 3, it was confirmed that when the Si concentration of the first p-type contact layer becomes too high, it does not function as a light emitting element.

本発明によれば、従来よりも発光出力を維持することのできる信頼性の向上したIII族窒化物半導体発光素子およびその製造方法を提供することができるため、有用である。   INDUSTRIAL APPLICABILITY According to the present invention, a Group III nitride semiconductor light emitting device with improved reliability capable of maintaining a light emission output as compared with the conventional one and a manufacturing method thereof can be provided, which is useful.

１０ 基板
１０Ａ 基板の主面
２０ バッファ層
３０ ｎ型半導体層
４０ 発光層
４１ 井戸層
４２ 障壁層
５０ ガイド層
６０ ｐ型電子ブロック層
７０ ｐ型コンタクト層
７１ 第１ｐ型コンタクト層
７２ 第２ｐ型コンタクト層
８０ ｎ側電極
９０ ｐ側電極
１００ III族窒化物半導体発光素子 10 substrate 10A substrate main surface 20 buffer layer 30 n-type semiconductor layer 40 light-emitting layer 41 well layer 42 barrier layer 50 guide layer 60 p-type electron block layer 70 p-type contact layer 71 first p-type contact layer 72 second p-type contact layer 80 n-side electrode 90 p-side electrode 100 Group III nitride semiconductor light emitting device

Claims (12)

発光層、ｐ型電子ブロック層、ｐ型コンタクト層およびｐ側電極をこの順に備えるIII族窒化物半導体発光素子であって、
前記ｐ型電子ブロック層は、Ａｌ組成比が０．５以上のｐ型III族窒化物半導体からなり、
前記ｐ型コンタクト層は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなり、
前記ｐ型コンタクト層は、前記ｐ型電子ブロック層に接し、かつ、ＭｇおよびＳｉでコドープされた第１ｐ型コンタクト層と、前記ｐ側電極に接し、かつ、Ｍｇドープされた第２ｐ型コンタクト層とを有し、
前記第１ｐ型コンタクト層のＭｇ濃度が１×１０１９ａｔｏｍｓ／ｃｍ３以上であり、かつ、Ｓｉ濃度が２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下であることを特徴とするIII族窒化物半導体発光素子。 A group III nitride semiconductor light emitting device comprising a light emitting layer, a p-type electron blocking layer, a p-type contact layer and a p-side electrode in this order,
The p-type electron block layer is made of a p-type group III nitride semiconductor having an Al composition ratio of 0.5 or more,
The p-type contact layer is made of a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4,
The p-type contact layer is in contact with the p-type electron block layer and is co-doped with Mg and Si, and the second p-type contact layer is in contact with the p-side electrode and is doped with Mg. And
The Mg concentration of the first p-type contact layer is 1 × 10 19 atoms / cm 3 or more, and the Si concentration is 2 × 10 18 atoms / cm 3 or more and 3 × 10 19 atoms / cm 3 or less. A group III nitride semiconductor light emitting device. 前記第１ｐ型コンタクト層の厚みが１ｎｍ以上３０ｎｍ以下であり、前記第２ｐ型コンタクト層の厚みが３０ｎｍ以上である、請求項１に記載のIII族窒化物半導体発光素子。   2. The group III nitride semiconductor light-emitting device according to claim 1, wherein the first p-type contact layer has a thickness of 1 nm to 30 nm, and the second p-type contact layer has a thickness of 30 nm or more. 前記第１ｐ型コンタクト層の厚みが５ｎｍ以上１５ｎｍ以下である、請求項２に記載のIII族窒化物半導体発光素子。   The group III nitride semiconductor light-emitting device according to claim 2, wherein a thickness of the first p-type contact layer is 5 nm or more and 15 nm or less. 前記第１ｐ型コンタクト層において、前記Ｍｇ濃度が前記Ｓｉ濃度よりも高い、請求項１〜３のいずれか１項に記載のIII族窒化物半導体発光素子。   4. The group III nitride semiconductor light-emitting device according to claim 1, wherein the Mg concentration is higher than the Si concentration in the first p-type contact layer. 5. 前記発光層から放射される光の中心波長が２１０ｎｍ以上３４０ｎｍ以下である、請求項１〜４のいずれか１項に記載のIII族窒化物半導体発光素子。   The group III nitride semiconductor light-emitting element according to any one of claims 1 to 4, wherein a center wavelength of light emitted from the light-emitting layer is 210 nm or more and 340 nm or less. 発光層を形成する発光層形成工程と、
前記発光層上にｐ型電子ブロック層を形成するｐ型電子ブロック層形成工程と、
前記ｐ型電子ブロック層上にｐ型コンタクト層を形成するｐ型コンタクト層形成工程と、
前記ｐ型コンタクト層直上にｐ側電極を形成するｐ側電極形成工程とを含むIII族窒化物半導体発光素子の製造方法であって、
前記ｐ型電子ブロック層は、Ａｌ組成比が０．５以上のｐ型III族窒化物半導体からなり、
前記ｐ型コンタクト層は、Ａｌ組成比が０．４未満のｐ型III族窒化物半導体からなり、
前記ｐ型コンタクト層形成は、前記ｐ型電子ブロック層の直上に、ＭｇおよびＳｉでコドープした第１ｐ型コンタクト層を形成する第１ｐ型コンタクト層形成工程と、該第１ｐ型コンタクト層上にＭｇドープした第２ｐ型コンタクト層を形成する第２ｐ型コンタクト層形成工程とを有し、
前記第１ｐ型コンタクト層形成工程において、前記第１ｐ型コンタクト層のＭｇ濃度を１×１０１９ａｔｏｍｓ／ｃｍ３以上とし、かつ、Ｓｉ濃度を２×１０１８ａｔｏｍｓ／ｃｍ３以上３×１０１９ａｔｏｍｓ／ｃｍ３以下とすることを特徴とするIII族窒化物半導体発光素子の製造方法。 A light emitting layer forming step of forming a light emitting layer;
A p-type electron block layer forming step of forming a p-type electron block layer on the light emitting layer;
A p-type contact layer forming step of forming a p-type contact layer on the p-type electron block layer;
A p-side electrode forming step of forming a p-side electrode directly on the p-type contact layer, comprising:
The p-type electron block layer is made of a p-type group III nitride semiconductor having an Al composition ratio of 0.5 or more,
The p-type contact layer is made of a p-type group III nitride semiconductor having an Al composition ratio of less than 0.4,
The p-type contact layer formation includes a first p-type contact layer forming step of forming a first p-type contact layer co-doped with Mg and Si directly on the p-type electron block layer, and Mg on the first p-type contact layer. A second p-type contact layer forming step of forming a doped second p-type contact layer,
In the first p-type contact layer forming step, the Mg concentration of the first p-type contact layer is set to 1 × 10 19 atoms / cm 3 or more, and the Si concentration is set to 2 × 10 18 atoms / cm 3 or more to 3 × 10 19 atoms. / Cm 3 or less, A method for producing a group III nitride semiconductor light-emitting device. 前記第１ｐ型コンタクト層形成工程において、前記第１ｐ型コンタクト層の厚みを１ｎｍ以上３０ｎｍ以下とし、
前記第２ｐ型コンタクト層形成工程において、前記第２ｐ型コンタクト層の厚みを３０ｎｍ以上とする、請求項６に記載のIII族窒化物半導体発光素子の製造方法。 In the first p-type contact layer forming step, the thickness of the first p-type contact layer is 1 nm or more and 30 nm or less,
The method for manufacturing a group III nitride semiconductor light-emitting device according to claim 6, wherein, in the second p-type contact layer forming step, the thickness of the second p-type contact layer is set to 30 nm or more. 前記第１ｐ型コンタクト層の厚みが５ｎｍ以上１５ｎｍ以下である、請求項７に記載のIII族窒化物半導体発光素子の製造方法。   The method for manufacturing a group III nitride semiconductor light-emitting device according to claim 7, wherein the first p-type contact layer has a thickness of 5 nm to 15 nm. 前記第１ｐ型コンタクト層形成工程において、前記Ｍｇ濃度を前記Ｓｉ濃度よりも高くする、請求項６〜８のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。   9. The method for manufacturing a group III nitride semiconductor light-emitting element according to claim 6, wherein, in the first p-type contact layer forming step, the Mg concentration is higher than the Si concentration. 前記ｐ型電子ブロック層形成工程において、水素を主成分とするキャリアガスを供給し、
前記第１ｐ型コンタクト層形成工程において、窒素を主成分とするキャリアガスを供給する、請求項６〜９のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。 In the p-type electron block layer forming step, a carrier gas mainly containing hydrogen is supplied,
10. The method for manufacturing a group III nitride semiconductor light-emitting device according to claim 6, wherein a carrier gas mainly containing nitrogen is supplied in the first p-type contact layer forming step. 前記第２ｐ型コンタクト層形成工程において、初めに窒素を主成分とするキャリアガスを供給し、次いで該窒素を主成分とするキャリアガスから、水素を主成分とするキャリアガスに供給を切り替える、請求項６〜１０のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。   In the second p-type contact layer forming step, first, a carrier gas mainly containing nitrogen is supplied, and then the supply is switched from the carrier gas mainly containing nitrogen to the carrier gas mainly containing hydrogen. Item 11. A method for producing a Group III nitride semiconductor light-emitting device according to any one of Items 6 to 10. 前記発光層から放射される光の中心波長が２１０ｎｍ以上３４０ｎｍ以下である、請求項６〜１１のいずれか１項に記載のIII族窒化物半導体発光素子の製造方法。   The manufacturing method of the group III nitride semiconductor light-emitting device according to any one of claims 6 to 11, wherein a center wavelength of light emitted from the light-emitting layer is 210 nm or more and 340 nm or less.
JP2017079508A 2016-04-20 2017-04-13 Group III nitride semiconductor light emitting device and its manufacturing method Active JP6908422B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/488,778 US10290771B2 (en) 2016-04-20 2017-04-17 Group III nitride semiconductor light emitting device and method for manufacture the same

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2016084478 2016-04-20
JP2016084478 2016-04-20
JP2016233420 2016-11-30
JP2016233420 2016-11-30

Publications (2)

Publication Number Publication Date
JP2018093160A true JP2018093160A (en) 2018-06-14
JP6908422B2 JP6908422B2 (en) 2021-07-28

Family

ID=62566287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017079508A Active JP6908422B2 (en) 2016-04-20 2017-04-13 Group III nitride semiconductor light emitting device and its manufacturing method

Country Status (1)

Country Link
JP (1) JP6908422B2 (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2020067215A1 (en) * 2018-09-28 2020-04-02 Ｄｏｗａエレクトロニクス株式会社 Iii nitride semiconductor light-emitting element, and method for producing same
JP2020194837A (en) * 2019-05-27 2020-12-03 日亜化学工業株式会社 Manufacturing method of nitride semiconductor light-emitting element
JP2021174876A (en) * 2020-04-24 2021-11-01 日機装株式会社 Semiconductor light-emitting device and method for manufacturing the same
CN113838956A (en) * 2020-06-23 2021-12-24 日机装株式会社 Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element
CN114079227A (en) * 2022-01-07 2022-02-22 苏州长光华芯光电技术股份有限公司 Low-internal-loss low-resistance high-efficiency semiconductor structure and preparation method thereof
JP7462352B2 (en) 2021-09-07 2024-04-05 常州縦慧芯光半導体科技有限公司 Vertical cavity surface emitting laser and method of manufacturing same
JP7489525B2 (en) 2021-09-21 2024-05-23 日機装株式会社 Nitride semiconductor light emitting device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08228049A (en) * 1994-12-19 1996-09-03 Toshiba Corp Semiconductor laser and manufacture thereof
JP2000208814A (en) * 1998-11-12 2000-07-28 Sharp Corp Semiconductor light-emitting element
JP2008047606A (en) * 2006-08-11 2008-02-28 Sony Corp Light-emitting diode and driving method therefor, display-device and driving method therefor, electronic equipment and driving method therefor, optical and optical-communication device and driving method therefor
JP2012049337A (en) * 2010-08-26 2012-03-08 Sharp Corp Nitride semiconductor element and semiconductor optical device
JP2013128055A (en) * 2011-12-19 2013-06-27 Toyoda Gosei Co Ltd Method of manufacturing semiconductor element
WO2013128913A1 (en) * 2012-02-28 2013-09-06 パナソニック株式会社 Nitride semiconductor light emitting element, and light source provided with nitride semiconductor light emitting element
US20150060908A1 (en) * 2013-09-03 2015-03-05 Sensor Electronic Technology, Inc. Optoelectronic Device with Modulation Doping
JP2015167177A (en) * 2014-03-04 2015-09-24 豊田合成株式会社 Method for manufacturing group iii nitride semiconductor light-emitting device

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08228049A (en) * 1994-12-19 1996-09-03 Toshiba Corp Semiconductor laser and manufacture thereof
JP2000208814A (en) * 1998-11-12 2000-07-28 Sharp Corp Semiconductor light-emitting element
JP2008047606A (en) * 2006-08-11 2008-02-28 Sony Corp Light-emitting diode and driving method therefor, display-device and driving method therefor, electronic equipment and driving method therefor, optical and optical-communication device and driving method therefor
JP2012049337A (en) * 2010-08-26 2012-03-08 Sharp Corp Nitride semiconductor element and semiconductor optical device
JP2013128055A (en) * 2011-12-19 2013-06-27 Toyoda Gosei Co Ltd Method of manufacturing semiconductor element
WO2013128913A1 (en) * 2012-02-28 2013-09-06 パナソニック株式会社 Nitride semiconductor light emitting element, and light source provided with nitride semiconductor light emitting element
US20150060908A1 (en) * 2013-09-03 2015-03-05 Sensor Electronic Technology, Inc. Optoelectronic Device with Modulation Doping
JP2015167177A (en) * 2014-03-04 2015-09-24 豊田合成株式会社 Method for manufacturing group iii nitride semiconductor light-emitting device

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11804567B2 (en) 2018-09-28 2023-10-31 Dowa Electronics Materials Co., Ltd. III-nitride semiconductor light-emitting device and method of producing the same
JP2020057784A (en) * 2018-09-28 2020-04-09 Ｄｏｗａエレクトロニクス株式会社 Group iii nitride semiconductor light emitting device and manufacturing method thereof
CN112753108A (en) * 2018-09-28 2021-05-04 同和电子科技有限公司 Group III nitride semiconductor light-emitting element and method for manufacturing same
WO2020067215A1 (en) * 2018-09-28 2020-04-02 Ｄｏｗａエレクトロニクス株式会社 Iii nitride semiconductor light-emitting element, and method for producing same
CN112753108B (en) * 2018-09-28 2024-06-18 同和电子科技有限公司 Group III nitride semiconductor light-emitting element and method for manufacturing same
JP2020194837A (en) * 2019-05-27 2020-12-03 日亜化学工業株式会社 Manufacturing method of nitride semiconductor light-emitting element
JP7140978B2 (en) 2019-05-27 2022-09-22 日亜化学工業株式会社 Manufacturing method of nitride semiconductor light emitting device
JP2021174876A (en) * 2020-04-24 2021-11-01 日機装株式会社 Semiconductor light-emitting device and method for manufacturing the same
CN113838956A (en) * 2020-06-23 2021-12-24 日机装株式会社 Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor light emitting element
JP7462352B2 (en) 2021-09-07 2024-04-05 常州縦慧芯光半導体科技有限公司 Vertical cavity surface emitting laser and method of manufacturing same
JP7489525B2 (en) 2021-09-21 2024-05-23 日機装株式会社 Nitride semiconductor light emitting device
CN114079227A (en) * 2022-01-07 2022-02-22 苏州长光华芯光电技术股份有限公司 Low-internal-loss low-resistance high-efficiency semiconductor structure and preparation method thereof
CN114079227B (en) * 2022-01-07 2022-04-12 苏州长光华芯光电技术股份有限公司 Low-internal-loss low-resistance high-efficiency semiconductor structure and preparation method thereof

Also Published As

Publication number Publication date
JP6908422B2 (en) 2021-07-28

Similar Documents

Publication Publication Date Title
US10290771B2 (en) Group III nitride semiconductor light emitting device and method for manufacture the same
JP6092961B2 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP6908422B2 (en) Group III nitride semiconductor light emitting device and its manufacturing method
TWI659547B (en) Manufacturing method of III-nitride semiconductor light-emitting element
JP5549338B2 (en) Nitrogen compound semiconductor LED for ultraviolet light radiation and method for producing the same
EP2164115A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
TW201631797A (en) Group iii nitride semiconductor light emitting element and method for manufacturing same
US7700384B2 (en) Nitride semiconductor light emitting device and manufacturing method thereof
JP2016171127A (en) Group iii nitride semiconductor light-emitting element and method for manufacturing the same
JP6654731B1 (en) Group III nitride semiconductor light emitting device and method of manufacturing the same
JP2001203385A (en) Nitride semiconductor light emitting diode
WO2016002419A1 (en) Nitride-semiconductor light-emitting element
US8890175B2 (en) Nitride-based semiconductor element and method for fabricating the same
JP5873260B2 (en) Method for producing group III nitride laminate
JP6766243B2 (en) Group III nitride semiconductor light emitting device and its manufacturing method
WO2016092804A1 (en) Method of manufacturing group iii nitride semiconductor light emitting element, and group iii nitride semiconductor light emitting element
WO2020095826A1 (en) Group iii nitride semiconductor light-emitting element and production method therefor
JP2006210692A (en) Group iii nitride compound semiconductor light emitting device
JP2008294018A (en) Method of manufacturing group iii nitride-based compound semiconductor light emitting element
JP4304984B2 (en) Nitride semiconductor growth substrate and nitride semiconductor device using the same
JP2022167231A (en) Ultraviolet semiconductor light-emitting element
JP2020120114A (en) Method of manufacturing reflective electrode for deep ultraviolet light-emitting element, method of manufacturing deep ultraviolet light-emitting element, and deep ultraviolet light-emitting element
JP2017139247A (en) Epitaxial wafer, semiconductor light-emitting element, light-emitting device, and method of producing epitaxial wafer
WO2016092822A1 (en) Method of manufacturing group iii nitride semiconductor light emitting element
JP2008141006A (en) Light-emitting element and its manufacturing method

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200317

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210514

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210622

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210701

R150 Certificate of patent or registration of utility model

Ref document number: 6908422

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150