JP2018088460A - Module having shield layer - Google Patents

Module having shield layer Download PDF

Info

Publication number
JP2018088460A
JP2018088460A JP2016230368A JP2016230368A JP2018088460A JP 2018088460 A JP2018088460 A JP 2018088460A JP 2016230368 A JP2016230368 A JP 2016230368A JP 2016230368 A JP2016230368 A JP 2016230368A JP 2018088460 A JP2018088460 A JP 2018088460A
Authority
JP
Japan
Prior art keywords
shield layer
main surface
module
external terminal
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016230368A
Other languages
Japanese (ja)
Other versions
JP6900660B2 (en
Inventor
新 古矢
Arata Furuya
新 古矢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2016230368A priority Critical patent/JP6900660B2/en
Publication of JP2018088460A publication Critical patent/JP2018088460A/en
Application granted granted Critical
Publication of JP6900660B2 publication Critical patent/JP6900660B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a module capable of improving a shield characteristic to an electronic component of a shield layer.SOLUTION: A module 1 comprises: a wiring substrate 2 having one main surface 2a and the other main surface 2b; an electronic component 3 mounted onto the one main surface 2a; a sealing resin layer 4 that seals the main surface 2a and the electronic component 3; an external terminal electrode 8; a first shield layer 5 that coats the wiring substrate 2 and a surface other than the arrangement surface of the external terminal electrode of the sealing resin layer; and a second shield layer 6 that coats an arrangement surface of the external terminal electrode 8 so as to separate the external terminal electrode 8.SELECTED DRAWING: Figure 2

Description

本発明は、配線基板に実装された電子部品に対する不要電磁波を遮蔽するシールド層を有するモジュールに関する。   The present invention relates to a module having a shield layer that shields unnecessary electromagnetic waves with respect to electronic components mounted on a wiring board.

配線基板の実装面に半導体素子等の電子部品が実装されたモジュールでは、電子部品に対する、外部機器が放射する不要電磁波等による悪影響を低減するために、不要電磁波を遮蔽するシールド層を設ける場合がある。この種のモジュールでは、配線基板の実装面に実装された電子部品を封止樹脂層で被覆し、封止樹脂層の上面及び側面と配線基板の側面を被覆するようにシールド層を設けるものがある。このようなモジュールとして、例えば、図１１に示すように特許文献１に記載の半導体装置１００がある。   In modules where electronic components such as semiconductor elements are mounted on the mounting surface of the wiring board, a shield layer that shields unnecessary electromagnetic waves may be provided to reduce the adverse effects of unnecessary electromagnetic waves emitted by external devices on the electronic components. is there. In this type of module, an electronic component mounted on the mounting surface of the wiring board is covered with a sealing resin layer, and a shield layer is provided so as to cover the upper surface and side surfaces of the sealing resin layer and the side surface of the wiring board. is there. As such a module, for example, there is a semiconductor device 100 described in Patent Document 1 as shown in FIG.

半導体装置１００は、配線基板１０１と、配線基板１０１の一方主面上に搭載された半導体チップ１０２と、半導体チップ１０２を封止する封止する封止樹脂層１０３と、封止樹脂層１０３の上面及び側面並びに配線基板１０１の側面を覆う導電性シールド層１０４とを具備する。配線基板１０１の一方主面には半導体チップ１０２との電気的な接続部となる内部接続端子１０５を有する第１の配線層が設けられ、他方主面には外部機器等との電気的な接続部となる外部接続端子１０６およびグランド端子１０７を有する第２の配線層が設けられ、第１の配線層および第２の配線層上には、それぞれ絶縁層として第１のソルダレジスト層１０８および第２のソルダレジスト層１０９が形成されている。   The semiconductor device 100 includes a wiring substrate 101, a semiconductor chip 102 mounted on one main surface of the wiring substrate 101, a sealing resin layer 103 that seals the semiconductor chip 102, and a sealing resin layer 103. And a conductive shield layer 104 covering the upper and side surfaces and the side surface of the wiring substrate 101. The first main surface of the wiring substrate 101 is provided with a first wiring layer having an internal connection terminal 105 serving as an electrical connection portion with the semiconductor chip 102, and the other main surface is electrically connected to an external device or the like. A second wiring layer having an external connection terminal 106 and a ground terminal 107 to be a part is provided. On the first wiring layer and the second wiring layer, a first solder resist layer 108 and a second wiring layer are respectively formed as insulating layers. Two solder resist layers 109 are formed.

第２のソルダレジスト層１０９には、外部接続端子１０６を露出させる開口部１１０が設けられており、グランド端子１０７を配線基板１０１の下方に向けて露出させる開口部１１０と、この開口部１１０から連続して設けられ、配線基板１０１の側面に向けて露出させる開放部１１１とが設けられている。導電性シールド層１０４は、開放部１１１内に設けられた接続部１１２を介してグランド端子１０７に接続されている。   The second solder resist layer 109 is provided with an opening 110 that exposes the external connection terminal 106, an opening 110 that exposes the ground terminal 107 toward the lower side of the wiring substrate 101, and the opening 110. An opening portion 111 is provided that is provided continuously and exposed toward the side surface of the wiring substrate 101. The conductive shield layer 104 is connected to the ground terminal 107 via a connection portion 112 provided in the open portion 111.

上記した半導体装置１００では、導電性シールド層１０４が封止樹脂層１０３の上面及び側面並びに配線基板１０１の側面を覆うように設けられることによって、外部機器から放射される電磁波の半導体チップ１０２等への到来を防止したり、半導体チップ１０２等から放射される不要電磁波の外部への漏洩を防止したりする。   In the semiconductor device 100 described above, the conductive shield layer 104 is provided so as to cover the upper surface and the side surface of the sealing resin layer 103 and the side surface of the wiring substrate 101, so that the electromagnetic wave radiated from the external device is transmitted to the semiconductor chip 102. Or the leakage of unnecessary electromagnetic waves radiated from the semiconductor chip 102 or the like to the outside.

特開２０１５−１５４０３２号公報（段落００１０〜００１２、図２参照）Japanese Patent Laying-Open No. 2015-154032 (see paragraphs 0010 to 0012, FIG. 2)

しかしながら、上記した半導体装置１００では、配線基板１０１の他方主面側から内部に電磁波が侵入したり、当該他方主面側から外部へ電磁波が漏洩したりする虞がある。   However, in the semiconductor device 100 described above, there is a possibility that electromagnetic waves may enter the inside from the other main surface side of the wiring substrate 101 or may leak from the other main surface side to the outside.

本発明は、上記した課題に鑑みてなされたものであり、シールド層による電子部品に対するシールド特性の向上を図ることができるモジュールを提供することを目的とする。   The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a module that can improve the shielding characteristics of an electronic component by a shield layer.

上記した目的を達成するために、本発明のモジュールは、一方主面と他方主面とを有する配線基板と、前記配線基板の一方主面と他方主面のうち、少なくとも一方主面に実装された電子部品と、前記少なくとも一方主面と前記電子部品とを封止する封止樹脂層と、外部端子電極と、前記配線基板および前記封止樹脂層の前記外部端子電極の配置面以外の面を被覆する第１のシールド層と、前記外部端子電極を隔離するよう前記外部端子電極の配置面を被覆する第２のシールド層とを備えることを特徴としている。   In order to achieve the above object, the module of the present invention is mounted on at least one main surface of a wiring board having one main surface and the other main surface, and one main surface and the other main surface of the wiring substrate. Electronic component, sealing resin layer that seals at least one main surface and electronic component, external terminal electrode, surface other than arrangement surface of external wiring electrode and external terminal electrode of sealing resin layer And a second shield layer covering the surface of the external terminal electrode so as to isolate the external terminal electrode.

この構成によれば、外部端子電極の配置面を除いて第１のシールド層で被覆するとともに、外部端子電極を隔離するよう外部端子電極の配置面を第２のシールド層で被覆している。このため、外部端子電極を第２のシールド層に電気的に接続しないようにしつつ、第１のシールド層が被覆していない領域からの電磁波の侵入および漏洩を第２のシールド層で軽減することができ、シールド層による電子部品に対するシールド特性の向上を図ることができる。   According to this configuration, the surface of the external terminal electrode is covered with the first shield layer except for the surface of the external terminal electrode, and the surface of the external terminal electrode is covered with the second shield layer so as to isolate the external terminal electrode. For this reason, intrusion and leakage of electromagnetic waves from the region not covered by the first shield layer are reduced by the second shield layer while preventing the external terminal electrode from being electrically connected to the second shield layer. Thus, it is possible to improve the shielding characteristics for the electronic component by the shield layer.

また、前記他方主面には電子部品が実装されていないようにしてもよい。この構成によれば、シールド特性の向上が図られた配線基板の一方主面に電子部品が実装されるモジュールを提供することができる。   Further, no electronic component may be mounted on the other main surface. According to this configuration, it is possible to provide a module in which an electronic component is mounted on one main surface of a wiring board with improved shielding characteristics.

また、前記外部端子電極の配置面にはグランド電極がさらに配置されており、前記第２のシールド層は、前記外部端子電極の配置面のうちの前記グランド電極の配置領域の一部を被覆するようにしてもよい。この構成によれば、グランド電極と第２のシールド層の接触面積の増大を図ることができ、グランド電極と第２のシールド層との接触不良を低減することができる。   Further, a ground electrode is further disposed on the external terminal electrode arrangement surface, and the second shield layer covers a part of the ground electrode arrangement region in the external terminal electrode arrangement surface. You may do it. According to this configuration, the contact area between the ground electrode and the second shield layer can be increased, and the contact failure between the ground electrode and the second shield layer can be reduced.

また、前記外部端子電極の配置面にはグランド電極およびダミー電極がさらに配置されており、前記第２のシールド層は、前記外部端子電極の配置面のうちの前記ダミー電極の配置領域を被覆し、前記グランド電極の配置領域と当該配置領域の周辺領域とを被覆しておらず、前記グランド電極と前記ダミー電極とを電気的に接続する接続導体をさらに備えるようにしてもよい。この構成によれば、ダミー電極の大きさを変えることにより、グランド電極と第２のシールド層との接触面積を調整することができる。   In addition, a ground electrode and a dummy electrode are further disposed on the surface of the external terminal electrode, and the second shield layer covers a region of the dummy electrode on the surface of the external terminal electrode. In addition, a connection conductor for electrically connecting the ground electrode and the dummy electrode may be further provided without covering the arrangement region of the ground electrode and the peripheral region of the arrangement region. According to this configuration, the contact area between the ground electrode and the second shield layer can be adjusted by changing the size of the dummy electrode.

また、前記電子部品が実装された前記少なくとも一方主面にはさらに別の電子部品が実装されており、前記封止樹脂層における、前記配線基板の前記少なくとも一方主面と対向する面と反対側の面には、前記電子部品と前記別の電子部品とを仕切るトレンチが形成され、当該トレンチは前記配線基板にまで達していないようにしてもよい。この構成によれば、トレンチの形成時に配線基板への損傷を軽減することができる。   Further, another electronic component is mounted on the at least one main surface on which the electronic component is mounted, and the sealing resin layer is opposite to the surface facing the at least one main surface of the wiring board. A trench for partitioning the electronic component and the other electronic component may be formed on the surface, and the trench may not reach the wiring board. According to this configuration, it is possible to reduce damage to the wiring board when forming the trench.

また、前記配線基板の前記少なくとも一方主面を基準として前記電子部品の最も高い位置を第１の高さとして、前記別の電子部品の最も高い位置を第２の高さとした場合、前記第１の高さと前記第２の高さのうち低い方の高さに比べて、前記トレンチが前記配線基板側に形成されているようにしてもよい。この構成によれば、トレンチで仕切られた電子部品と別の電子部品との間の遮蔽を効果的に実現することができる。   Further, when the highest position of the electronic component is a first height and the highest position of the other electronic component is a second height with reference to the at least one main surface of the wiring board, the first height The trench may be formed on the wiring substrate side as compared with the lower one of the height and the second height. According to this configuration, it is possible to effectively realize shielding between the electronic component partitioned by the trench and another electronic component.

本発明によれば、外部端子電極の配置面を除いて第１のシールド層で被覆するとともに、外部端子電極を隔離するよう外部端子電極の配置面を第２のシールド層で被覆している。このため、外部端子電極を第２のシールド層に電気的に接続しないようにしつつ、第１のシールド層が被覆していない領域からの電磁波の侵入および漏洩を第２のシールド層で軽減することができ、シールド層による電子部品に対するシールド特性の向上を図ることができる。   According to the present invention, the surface of the external terminal electrode is covered with the first shield layer except for the surface of the external terminal electrode, and the surface of the external terminal electrode is covered with the second shield layer so as to isolate the external terminal electrode. For this reason, intrusion and leakage of electromagnetic waves from the region not covered by the first shield layer are reduced by the second shield layer while preventing the external terminal electrode from being electrically connected to the second shield layer. Thus, it is possible to improve the shielding characteristics for the electronic component by the shield layer.

本発明の第１実施形態に係るモジュールの底面図である。It is a bottom view of the module concerning a 1st embodiment of the present invention. 図１のＡ−Ａ”断面図である。It is AA "sectional drawing of FIG. 本発明の第２実施形態に係るモジュールのシールド前の底面図である。It is a bottom view before the shield of the module concerning a 2nd embodiment of the present invention. 本発明の第２実施形態に係るモジュールのシールド後の底面図である。It is a bottom view after the shield of the module concerning a 2nd embodiment of the present invention. 図４のＢ−Ｂ”断面図である。FIG. 5 is a cross-sectional view taken along the line BB ″ in FIG. 4. 本発明の第３実施形態に係るモジュールのシールド前の底面図である。It is a bottom view before the shield of the module which concerns on 3rd Embodiment of this invention. 本発明の第３実施形態に係るモジュールのシールド後の底面図である。It is a bottom view after the shield of the module concerning a 3rd embodiment of the present invention. 図７のＣ−Ｃ”断面図である。It is CC "sectional drawing of FIG. 本発明の第４実施形態に係るモジュールの断面図である。It is sectional drawing of the module which concerns on 4th Embodiment of this invention. 本発明の第５実施形態に係るモジュールの断面図である。It is sectional drawing of the module which concerns on 5th Embodiment of this invention. 従来のモジュールの断面図である。It is sectional drawing of the conventional module.

＜第１実施形態＞
本発明の第１実施形態に係るモジュール１について、図１および図２を参照して説明する。なお、図１はモジュール１の底面図、図２は図１のＡ−Ａ”断面図である。 <First Embodiment>
The module 1 which concerns on 1st Embodiment of this invention is demonstrated with reference to FIG. 1 and FIG. 1 is a bottom view of the module 1, and FIG. 2 is a cross-sectional view taken along the line AA "of FIG.

第１実施形態に係るモジュール１は、図２に示すように、配線基板２と、配線基板２の一方主面（本発明の電子部品が搭載される「一方主面」に相当）２ａに実装された複数の電子部品３と、配線基板２の一方主面２ａおよびこの一方主面２ａに実装された各電子部品３を封止する封止樹脂層４と、封止樹脂層４の上面および側面並びに配線基板２の側面を被覆する第１のシールド層５と、配線基板２の一方主面２ａの反対側の面である他方主面（本発明の「外部端子電極の配置面」に相当）２ｂの一部領域および第１のシールド層５の側面を被覆して設けられた第２のシールド層６とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。   2, the module 1 according to the first embodiment is mounted on a wiring board 2 and one main surface of the wiring board 2 (corresponding to “one main surface” on which the electronic component of the present invention is mounted) 2a. The plurality of electronic components 3, the one main surface 2 a of the wiring substrate 2, the sealing resin layer 4 that seals each electronic component 3 mounted on the one main surface 2 a, the upper surface of the sealing resin layer 4, and The first shield layer 5 that covers the side surface and the side surface of the wiring board 2 and the other main surface that is the surface opposite to the one main surface 2a of the wiring substrate 2 (corresponding to the “external terminal electrode arrangement surface” of the present invention) ) Including a second shield layer 6 provided so as to cover a partial region of 2b and the side surface of the first shield layer 5, for example, mounted on a mother substrate of an electronic device in which a high-frequency signal is used It is.

配線基板２は、例えば、低温同時焼成セラミックスやガラスエポキシ樹脂などで形成され、一方主面２ａには、各電子部品３が実装される複数のランド電極７が形成されるとともに、他方主面２ｂには、外部機器と信号を送受信するための複数の外部端子電極８が形成されている。外部端子電極８は、図１に示すように、５行５列のマトリックス状に配置されている。なお、配線基板２の内部には、複数のグランド電極（不図示）、複数種類の配線電極（不図示）、および複数のビア導体（不図示）が形成されている。ここで、各グランド電極は、例えば、配線基板２の側面から露出するように形成されており、第１のシールド層５と電気的に接続されている。   The wiring board 2 is formed of, for example, low-temperature co-fired ceramics or glass epoxy resin, and a plurality of land electrodes 7 on which each electronic component 3 is mounted are formed on one main surface 2a, and the other main surface 2b. Are formed with a plurality of external terminal electrodes 8 for transmitting and receiving signals to and from an external device. As shown in FIG. 1, the external terminal electrodes 8 are arranged in a matrix of 5 rows and 5 columns. A plurality of ground electrodes (not shown), a plurality of types of wiring electrodes (not shown), and a plurality of via conductors (not shown) are formed inside the wiring board 2. Here, each ground electrode is formed, for example, so as to be exposed from the side surface of the wiring substrate 2, and is electrically connected to the first shield layer 5.

また、各ランド電極７、各外部端子電極８、各グランド電極、および各配線電極は、それぞれ、ＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、ＡｇやＣｕ等の金属で形成されている。なお、各ランド電極７および各外部端子電極８には、Ｎｉ／Ａｕめっきがそれぞれ施されていてもよい。   Each land electrode 7, each external terminal electrode 8, each ground electrode, and each wiring electrode are each formed of a metal generally employed as a wiring electrode such as Cu or Al. Each via conductor is formed of a metal such as Ag or Cu. Each land electrode 7 and each external terminal electrode 8 may be plated with Ni / Au.

各電子部品３としては、ＳｉやＧａＡｓ等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられる。   Examples of each electronic component 3 include semiconductor elements formed of semiconductors such as Si and GaAs, and chip components such as chip inductors, chip capacitors, and chip resistors.

封止樹脂層４は、配線基板２の一方主面２ａと各電子部品３とを被覆するように設けられている。また、封止樹脂層４は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。   The sealing resin layer 4 is provided so as to cover the one main surface 2 a of the wiring board 2 and each electronic component 3. Moreover, the sealing resin layer 4 can be formed with resin generally employ | adopted as sealing resin, such as an epoxy resin.

第１のシールド層５は、封止樹脂層４の上面および側面並びに配線基板２の側面を被覆して設けられており、外部機器から放射される不要電磁波がモジュール１の各電子部品３および各配線電極等へ到来することを低減したり、モジュール１の各電子部品３および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。また、第１のシールド層５は、例えば、Ｃｕ、Ａｇ、Ａｌなどの導電性の材料により形成することができる。なお、封止樹脂層４の上面および側面並びに配線基板２の側面が本発明の「外部端子電極の配置面以外の面」に相当する。   The first shield layer 5 is provided so as to cover the upper surface and the side surface of the sealing resin layer 4 and the side surface of the wiring board 2, and unwanted electromagnetic waves radiated from an external device are generated in each electronic component 3 and each of the module 1. This is for reducing the arrival at the wiring electrode or the like, or reducing the leakage of unnecessary electromagnetic waves radiated from the electronic components 3 and the wiring electrodes of the module 1 to the outside. Moreover, the 1st shield layer 5 can be formed with electroconductive materials, such as Cu, Ag, Al, for example. The upper surface and side surfaces of the sealing resin layer 4 and the side surface of the wiring board 2 correspond to “a surface other than the surface on which the external terminal electrodes are arranged” in the present invention.

第２のシールド層６は、配線基板２の他方主面２ｂの一部領域および第１のシールド層５の側面を被覆して設けられており、外部機器から放射される不要電磁波がモジュール１の各電子部品３および各配線電極等へ到来することを低減したり、モジュール１の各電子部品３および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。   The second shield layer 6 is provided so as to cover a partial region of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5, and unnecessary electromagnetic waves radiated from external devices are generated from the module 1. To reduce arrival at each electronic component 3 and each wiring electrode, etc., or to reduce unnecessary leakage of electromagnetic waves radiated from each electronic component 3 and each wiring electrode of module 1 to the outside It is.

ここで、第２のシールド層６が被覆する配線基板２の他方主面２ｂの一部領域について記載する。第２のシールド層６は、図１および図２に示すように、配線基板２の他方主面２ｂのうちの各外部端子電極８の配置領域と当該配置領域の周辺領域とを含まない被覆領域（他方主面２ｂの一部領域に相当）を被覆する。言い換えると、第２のシールド層６には、モジュール１の裏面を当該裏面に垂直な方向から見たときに、各外部端子電極８と重なり合う領域がなく、かつ、各外部端子電極８の周囲と重なる周囲がないように各開口９が形成され、図１および図２に示すように、第２のシールド層６と外部端子電極８との間には、配線基板２の他方主面２ｂが露出している。つまり、第２のシールド層６は外部端子電極８を隔離するよう配線基板２の他方主面２ｂを被覆する。このように、各外部端子電極８と第２のシールド層６とは電気的に絶縁されている。また、第２のシールド層６は、例えば、Ｃｕ、Ａｇ、Ａｌなどの導電性の材料により形成することができる。   Here, a partial region of the other main surface 2b of the wiring board 2 covered by the second shield layer 6 will be described. As shown in FIG. 1 and FIG. 2, the second shield layer 6 is a covered region that does not include the arrangement region of each external terminal electrode 8 and the peripheral region of the arrangement region on the other main surface 2 b of the wiring board 2. (Corresponding to a part of the other main surface 2b) is covered. In other words, the second shield layer 6 does not have a region overlapping with each external terminal electrode 8 when the back surface of the module 1 is viewed from a direction perpendicular to the back surface, and the periphery of each external terminal electrode 8 is Each opening 9 is formed so as not to overlap, and the other main surface 2b of the wiring board 2 is exposed between the second shield layer 6 and the external terminal electrode 8, as shown in FIGS. doing. That is, the second shield layer 6 covers the other main surface 2 b of the wiring board 2 so as to isolate the external terminal electrode 8. Thus, each external terminal electrode 8 and the second shield layer 6 are electrically insulated. The second shield layer 6 can be formed of a conductive material such as Cu, Ag, or Al.

第２のシールド層６および後述する第２のシールド層６ａ，６ｂ，６ｄは、第１のシールド層５，５ｃ，５ｄの側面から第１のシールド層５，５ｃ，５ｄが被覆していない面にかけて連続して設けられている。   The second shield layer 6 and second shield layers 6a, 6b, 6d described later are surfaces that are not covered by the first shield layers 5, 5c, 5d from the side surfaces of the first shield layers 5, 5c, 5d. Is provided continuously.

（モジュールの製造方法）
次に、モジュール１の製造方法について説明する。 (Module manufacturing method)
Next, a method for manufacturing the module 1 will be described.

まず、一方主面２ａに複数のランド電極７が形成され、他方主面２ｂに複数の外部端子電極８が形成されるとともに、内部に複数のグランド電極、複数種類の配線電極、複数のグランド電極および複数のビア導体等が形成された配線基板２を用意する。各ランド電極７、各外部端子電極８、各グランド電極、および各配線電極については、Ａｇ、Ｃｕ等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。   First, a plurality of land electrodes 7 are formed on one main surface 2a, a plurality of external terminal electrodes 8 are formed on the other main surface 2b, and a plurality of ground electrodes, a plurality of types of wiring electrodes, and a plurality of ground electrodes are provided therein. A wiring board 2 on which a plurality of via conductors and the like are formed is prepared. Each land electrode 7, each external terminal electrode 8, each ground electrode, and each wiring electrode can be formed by screen printing a conductive paste containing a metal such as Ag or Cu. Each via conductor can be formed by a well-known method after forming a via hole using a laser or the like.

次に、配線基板２の一方主面２ａに、周知の表面実装技術を用いて複数の電子部品３を実装する。次に、配線基板２の一方主面２ａおよびこの一方主面２ａに実装された各電子部品３を被覆するように、配線基板２の一方主面２ａに封止樹脂層４を形成する。封止樹脂層４の形成に、例えば、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式等を用いることができる。さらに、封止樹脂層４の表面を平坦化するために、封止樹脂層４の表面を研磨または研削する。   Next, a plurality of electronic components 3 are mounted on one main surface 2a of the wiring board 2 using a known surface mounting technique. Next, the sealing resin layer 4 is formed on the one main surface 2a of the wiring substrate 2 so as to cover the one main surface 2a of the wiring substrate 2 and each electronic component 3 mounted on the one main surface 2a. For example, a coating method, a printing method, a compression mold method, a transfer mold method, or the like can be used for forming the sealing resin layer 4. Furthermore, in order to planarize the surface of the sealing resin layer 4, the surface of the sealing resin layer 4 is polished or ground.

次に、封止樹脂層４の上面および側面並びに配線基板２の側面を被覆するように、封止樹脂層４の上面および側面並びに配線基板２の側面に第１のシールド層５を形成する。第１のシールド層５の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。   Next, the first shield layer 5 is formed on the top and side surfaces of the sealing resin layer 4 and the side surface of the wiring substrate 2 so as to cover the top and side surfaces of the sealing resin layer 4 and the side surface of the wiring substrate 2. For the formation of the first shield layer 5, for example, a sputtering method, a vapor deposition method, a paste coating method, or the like can be used.

次に、配線基板２の他方主面２ｂの被覆領域および第１のシールド層５の側面を被覆するように、配線基板２の他方主面２ｂの被覆領域および第１のシールド層５の側面に第２のシールド層６を形成する。第２のシールド層６の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。なお、配線基板２の他方主面２ｂの被覆領域を除く領域にマスクをかけることにより、第２のシールド層６に各開口９を形成することができる。   Next, the covering region of the other main surface 2b of the wiring board 2 and the side surface of the first shield layer 5 are covered so as to cover the covering region of the other main surface 2b of the wiring substrate 2 and the side surface of the first shield layer 5. A second shield layer 6 is formed. For the formation of the second shield layer 6, for example, a sputtering method, a vapor deposition method, a paste coating method, or the like can be used. Each opening 9 can be formed in the second shield layer 6 by applying a mask to the region excluding the covered region of the other main surface 2b of the wiring board 2.

したがって、上述した第１実施形態によれば、封止樹脂層４の上面および側面並びに配線基板２の側面を被覆する第１のシールド層５に加えて、配線基板２の他方主面２ｂの被覆領域および第１のシールド層５の側面を被覆する第２のシールド層６を備えている。これにより、モジュール１の上面および側面からモジュール１内部に侵入する電磁波およびモジュール１の上面および側面からモジュール１外部へ漏洩する電磁波を低減することができるとともに、モジュール１の下面からモジュール１内部に侵入する電磁波およびモジュール１の下面からモジュール１外部へ漏洩する電磁波を低減することができる。このように、モジュール１では、第１のシールド層５および第２のシールド層６による電子部品に対するシールド特性の向上を図ることができる。   Therefore, according to the first embodiment described above, in addition to the first shield layer 5 that covers the upper surface and side surface of the sealing resin layer 4 and the side surface of the wiring substrate 2, the other main surface 2 b of the wiring substrate 2 is covered. A second shield layer 6 covering the region and the side surface of the first shield layer 5 is provided. As a result, it is possible to reduce electromagnetic waves that enter the inside of the module 1 from the top and side surfaces of the module 1 and electromagnetic waves that leak to the outside of the module 1 from the top and side surfaces of the module 1, and also enter the inside of the module 1 from the bottom surface of the module 1. Electromagnetic waves that leak and electromagnetic waves that leak from the lower surface of the module 1 to the outside of the module 1 can be reduced. As described above, in the module 1, it is possible to improve the shielding characteristics for the electronic component by the first shield layer 5 and the second shield layer 6.

また、通常、第１のシールド層５のモジュール１の側面における厚みは上面における厚みより薄くなる傾向があり、第２のシールド層６のモジュール１の側面における厚みは下面における厚みより薄くなる傾向がある。しかしながら、モジュール１では、モジュール１の側面は、第１のシールド層５および第２のシールド層６の２層で被覆されるため、モジュール１の側面のシールド層の厚み（第１のシールド層５と第２のシールド層６とを合わせた厚み）を大きくすることができる。このため、モジュール１は、モジュール１の側面からモジュール１内部に侵入する電磁波およびモジュール１の側面からモジュール１外部へ漏洩する電磁波を効果的に低減することができる。モジュール１の下面側にシールド層（第２のシールド層６）が設けられない場合、モジュール１のシールド層の上面の厚みと側面の厚みの比はほぼ４：１となるが、モジュール１に２つシールド層（第１のシールド層５、第２のシールド層６）を設けることにより、モジュール１のシールド層の上面の厚みと側面の厚みの比はほぼ２：１となる。このように、モジュール１の側面にも十分な厚さのシールド膜を設けることができるため、側面のシールド効果も改善することができる。   Further, the thickness of the first shield layer 5 on the side surface of the module 1 tends to be thinner than the thickness on the upper surface, and the thickness of the second shield layer 6 on the side surface of the module 1 tends to be thinner than the thickness on the lower surface. is there. However, in the module 1, since the side surface of the module 1 is covered with the two layers of the first shield layer 5 and the second shield layer 6, the thickness of the shield layer on the side surface of the module 1 (the first shield layer 5). And the thickness of the second shield layer 6 can be increased. For this reason, the module 1 can effectively reduce electromagnetic waves that enter the inside of the module 1 from the side surface of the module 1 and electromagnetic waves that leak from the side surface of the module 1 to the outside of the module 1. When the shield layer (second shield layer 6) is not provided on the lower surface side of the module 1, the ratio of the thickness of the upper surface and the side surface of the shield layer of the module 1 is approximately 4: 1. By providing two shield layers (the first shield layer 5 and the second shield layer 6), the ratio of the thickness of the upper surface of the shield layer to the thickness of the side surface of the module 1 is approximately 2: 1. As described above, since the shield film having a sufficient thickness can be provided also on the side surface of the module 1, the shielding effect on the side surface can be improved.

＜第２実施形態＞
本発明の第２実施形態に係るモジュールについて、図３ないし図５を参照して説明する。なお、図３はシールド前のモジュール１ａの底面図、図４はシールド後のモジュール１ａの底面図、図５は図４のＢ−Ｂ”断面図である。 Second Embodiment
A module according to a second embodiment of the present invention will be described with reference to FIGS. 3 is a bottom view of the module 1a before shielding, FIG. 4 is a bottom view of the module 1a after shielding, and FIG. 5 is a cross-sectional view taken along the line BB "of FIG.

第２実施形態に係るモジュール１ａが、図１及び図２を用いて説明した第１実施形態に係るモジュール１と異なるのは、図３ないし図５に示すように、基板２の他方主面２ｂに複数の外部端子電極８とともに複数のグランド電極２１が形成され、モジュール１ａの裏面に垂直な方向から見たときに、各外部端子電極８と重なり合わずかつ接しないように、また、各グランド電極２１の一部と重なり合うように第２のシールド層６ａが設けられている点において、異なる。なお、配線基板２内の各グランド電極（不図示）は、各グランド電極２１を介して第２のシールド層６ａに接続される。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。   The module 1 a according to the second embodiment is different from the module 1 according to the first embodiment described with reference to FIGS. 1 and 2 as shown in FIGS. 3 to 5, as shown in FIGS. 3 to 5. A plurality of ground electrodes 21 are formed together with the plurality of external terminal electrodes 8 and overlap each external terminal electrode 8 when viewed from the direction perpendicular to the back surface of the module 1a. The difference is that the second shield layer 6 a is provided so as to overlap a part of the electrode 21. Each ground electrode (not shown) in the wiring board 2 is connected to the second shield layer 6 a via each ground electrode 21. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof is omitted by giving the same reference numerals.

図３および図５に示すように、基板２の他方主面２ｂには、複数の外部端子電極８と複数のグランド電極２１が形成されている。複数の外部端子電極８は、図３に示すように、矩形の辺上に配され、各辺には５個の外部端子電極８が設けられている。また、グランド電極２１は複数の外部端子電極８が配される矩形の内側に４個設けられている。各グランド電極２１は、ＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されており、各グランド電極２１には、Ｎｉ／Ａｕめっきが施されていてもよい。   As shown in FIGS. 3 and 5, a plurality of external terminal electrodes 8 and a plurality of ground electrodes 21 are formed on the other main surface 2 b of the substrate 2. As shown in FIG. 3, the plurality of external terminal electrodes 8 are arranged on a rectangular side, and five external terminal electrodes 8 are provided on each side. In addition, four ground electrodes 21 are provided inside a rectangle in which the plurality of external terminal electrodes 8 are arranged. Each ground electrode 21 is formed of a metal generally employed as a wiring electrode such as Cu or Al, and each ground electrode 21 may be subjected to Ni / Au plating.

第２のシールド層６ａは、図４および図５に示すように、配線基板２の他方主面２ｂの一部領域および第１のシールド層５の側面を被覆して設けられている。   As shown in FIGS. 4 and 5, the second shield layer 6 a is provided so as to cover a partial region of the other main surface 2 b of the wiring board 2 and the side surface of the first shield layer 5.

ここで、第２のシールド層６ａが被覆する配線基板２の他方主面２ｂの一部領域について記載する。第２のシールド層６ａは、図４および図５に示すように、配線基板２の他方主面２ｂのうちの、各外部端子電極８の配置領域と当該配置領域の周辺領域とを含まないともに、各グランド電極２１の配置領域の一部を含む被覆領域（他方主面２ｂの一部領域に相当）を被覆する。言い換えると、第２のシールド層６ａには、モジュール１ａの裏面を当該裏面に垂直な方向から見たときに、各外部端子電極８と重なり合う領域がなく、かつ、各外部端子電極８の周囲と重なる周囲がないように各開口９が形成され、各グランド電極２１とはグランド電極２１の中央領域を含まない領域でのみ重なり合うように各開口９ａが形成され、図４および図５に示すように、第２のシールド層６ａと外部端子電極８との間には、配線基板２の他方主面２ｂが露出している。このように、各外部端子電極８と第２のシールド層６ａとは電気的に絶縁され、各グランド電極２１と第２のシールド層６ａとは電気的に接続されている。   Here, a partial region of the other main surface 2b of the wiring board 2 covered by the second shield layer 6a will be described. As shown in FIGS. 4 and 5, the second shield layer 6 a does not include the arrangement region of each external terminal electrode 8 and the peripheral region of the arrangement region on the other main surface 2 b of the wiring board 2. The covering region (corresponding to a partial region of the other main surface 2b) including a part of the arrangement region of each ground electrode 21 is covered. In other words, the second shield layer 6a does not have a region overlapping with each external terminal electrode 8 when the back surface of the module 1a is viewed from a direction perpendicular to the back surface, and the periphery of each external terminal electrode 8 is Each opening 9 is formed so as not to overlap, and each opening 9a is formed so as to overlap with each ground electrode 21 only in a region not including the central region of the ground electrode 21, as shown in FIG. 4 and FIG. The other main surface 2b of the wiring board 2 is exposed between the second shield layer 6a and the external terminal electrode 8. Thus, each external terminal electrode 8 and the second shield layer 6a are electrically insulated, and each ground electrode 21 and the second shield layer 6a are electrically connected.

したがって、上述した第２実施形態によれば、第１実施形態の効果に加え、各グランド電極２１の中央領域を除く領域を第２のシールド層６ａで覆っているので、各グランド電極２１と第２のシールド層６ａとの接触面積の増大を図ることができ、各グランド電極２１と第２のシールド層６ａとの接触不良を低減することができる。また、配線基板２内のグランド電極の面積を減らすことができ、配線基板２内の配線電極等のレイアウトの設計の自由度が増大する。   Therefore, according to the second embodiment described above, in addition to the effects of the first embodiment, the region except for the central region of each ground electrode 21 is covered with the second shield layer 6a. The contact area with the second shield layer 6a can be increased, and the contact failure between each ground electrode 21 and the second shield layer 6a can be reduced. In addition, the area of the ground electrode in the wiring board 2 can be reduced, and the degree of freedom in designing the layout of the wiring electrodes in the wiring board 2 is increased.

なお、モジュール１ａの裏面を当該裏面に垂直な方向から見たときに、各グランド電極２１と第２のシールド層６ａとはグランド電極２１の一部で重なり合うようにしているが、少なくとも一つのグランド電極２１と第２のシールド層６ａとはグランド電極２１の一部で重なり合うようにし、残りのグランド電極２１と第２のシールド層６ａとはグランド電極２１の全部で重なり合うようにしてもよい。この構成によれば、開口９が減るので、よりシールド効果の向上を図ることができる。   In addition, when the back surface of the module 1a is viewed from a direction perpendicular to the back surface, each ground electrode 21 and the second shield layer 6a overlap each other in a part of the ground electrode 21, but at least one ground The electrode 21 and the second shield layer 6a may be overlapped at a part of the ground electrode 21, and the remaining ground electrode 21 and the second shield layer 6a may be overlapped at the entire ground electrode 21. According to this configuration, since the opening 9 is reduced, the shield effect can be further improved.

＜第３実施形態＞
本発明の第３実施形態に係るモジュールについて、図６ないし図８を参照して説明する。なお、図６はシールド前のモジュール１ｂの底面図、図７はシールド後のモジュール１ｂの底面図、図８は図７のＣ−Ｃ”断面図である。 <Third Embodiment>
A module according to a third embodiment of the present invention will be described with reference to FIGS. 6 is a bottom view of the module 1b before shielding, FIG. 7 is a bottom view of the module 1b after shielding, and FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG.

第３実施形態に係るモジュール１ｂが、図１および図２を用いて説明した第１実施形態に係るモジュール１と異なるのは、図６ないし図８に示すように、基板２の他方主面２ｂに複数の外部端子電極８とともに複数のグランド電極２１および複数のダミー電極３１が形成され、モジュール１ｂの裏面に垂直な方向から見たときに、各外部端子電極８および各グランド電極２１と重なり合わずかつ接しないように、また、各ダミー電極３１全体と重なり合うように、第２のシールド層６ｂが設けられ、各グランド電極２１は各ダミー電極３１と接続導体３２により電気的に接続されている点において、異なる。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。   The module 1b according to the third embodiment is different from the module 1 according to the first embodiment described with reference to FIGS. 1 and 2 as shown in FIGS. 6 to 8 as shown in FIG. 6 to FIG. A plurality of ground electrodes 21 and a plurality of dummy electrodes 31 are formed together with the plurality of external terminal electrodes 8, and overlap each external terminal electrode 8 and each ground electrode 21 when viewed from a direction perpendicular to the back surface of the module 1b. The second shield layer 6 b is provided so as not to be slightly in contact with each other and to overlap the entire dummy electrodes 31, and each ground electrode 21 is electrically connected to each dummy electrode 31 by a connection conductor 32. In point. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof is omitted by giving the same reference numerals.

図６および図８に示すように、基板２の他方主面２ｂには、複数の外部端子電極８と複数のグランド電極２１と複数のダミー電極３１が形成されている。複数の外部端子電極８は、図６に示すように、５行５列のマトリックスのうち、第２行第１列、第２行第２列、第２行第４列、第２行第５列、第４行第１列、第４行第２列、第４行第４列、および第４行第５列を除く対応領域に設けられている。また、複数のグランド電極２１は、図６に示すように、５行５列のマトリックスのうち、第２行第２列、第２行第４列、第４行第２列、および第４行第４列の対応領域に設けられている。また、複数のダミー電極３１は、図６に示すように、５行５列のマトリックスのうち、第２行第１列、第２行第５列、第４行第１列、および第４行第５列の対応領域に設けられている。各ダミー電極３１は、ＣｕやＡｌ等の配線電極として一般的に採用される金属で形成されており、各ダミー電極３１には、Ｎｉ／Ａｕめっきが施されていてもよい。   As shown in FIGS. 6 and 8, a plurality of external terminal electrodes 8, a plurality of ground electrodes 21, and a plurality of dummy electrodes 31 are formed on the other main surface 2 b of the substrate 2. As shown in FIG. 6, the plurality of external terminal electrodes 8 are arranged in a second row, first column, second row, second column, second row, fourth column, second row, fifth row in a matrix of 5 rows and 5 columns. It is provided in the corresponding region excluding the column, the fourth row, the first column, the fourth row, the second column, the fourth row, the fourth column, and the fourth row, the fifth column. In addition, as shown in FIG. 6, the plurality of ground electrodes 21 are arranged in a second row, second column, second row, fourth column, fourth row, second column, and fourth row in a 5 × 5 matrix. It is provided in the corresponding region of the fourth column. In addition, as shown in FIG. 6, the plurality of dummy electrodes 31 includes a second row, first column, a second row, a fifth column, a fourth row, a first column, and a fourth row in a matrix of 5 rows and 5 columns. It is provided in the corresponding area of the fifth column. Each dummy electrode 31 is formed of a metal generally employed as a wiring electrode such as Cu or Al, and each dummy electrode 31 may be subjected to Ni / Au plating.

第２のシールド層６ｂは、図７および図８に示すように、配線基板２の他方主面２ｂの一部領域および第１のシールド層５の側面を被覆して設けられている。   As shown in FIGS. 7 and 8, the second shield layer 6 b is provided so as to cover a partial region of the other main surface 2 b of the wiring board 2 and the side surface of the first shield layer 5.

ここで、第２のシールド層６ｂが被覆する配線基板２の他方主面２ｂの一部領域について記載する。第２のシールド層６ｂは、図７および図８に示すように、配線基板２の他方主面２ｂのうちの、各外部端子電極８の配置領域と当該配置領域の周辺領域とを含まないともに、各グランド電極２１の配置領域の配置領域と当該配置領域の周辺領域とを含まない被覆領域（他方主面２ｂの一部領域に相当）を被覆している。言い換えると、第２のシールド層６ｂには、モジュール１ｂの裏面を当該裏面に垂直な方向から見たときに、各外部端子電極８と重なり合う領域がなく、かつ、各外部端子電極８の周囲と重なる周囲がないように各開口９が形成され、各グランド電極２１と重なり合う領域がなく、かつ、各グランド電極２１の周囲と重なる周囲がないように各開口９ｂが形成されている。なお、被覆領域は各ダミー電極３１の配置領域全てを含んでいる。   Here, a partial region of the other main surface 2b of the wiring board 2 covered by the second shield layer 6b will be described. As shown in FIGS. 7 and 8, the second shield layer 6b does not include the arrangement region of each external terminal electrode 8 and the peripheral region of the arrangement region on the other main surface 2b of the wiring board 2. A covering region (corresponding to a partial region of the other main surface 2b) not including the arrangement region of the arrangement region of each ground electrode 21 and the peripheral region of the arrangement region is covered. In other words, the second shield layer 6b does not have a region overlapping with each external terminal electrode 8 when the back surface of the module 1b is viewed from a direction perpendicular to the back surface, and the periphery of each external terminal electrode 8 is Each opening 9 is formed so as not to overlap with each other, and there is no region overlapping with each ground electrode 21, and each opening 9 b is formed so as not to overlap with the periphery of each ground electrode 21. The covering area includes the entire arrangement area of each dummy electrode 31.

モジュール１ｂの配線基板２の内部には、図８に示すように、各グランド電極２１を各ダミー電極３１に電気的に接続する複数の接続導体３２が設けられている。各接続導体３２は、ＡｇやＣｕ等の金属で形成されている。   As shown in FIG. 8, a plurality of connection conductors 32 that electrically connect each ground electrode 21 to each dummy electrode 31 are provided inside the wiring board 2 of the module 1 b. Each connection conductor 32 is formed of a metal such as Ag or Cu.

図８に示すように、各外部端子電極８は第２のシールド層６ｂと電気的に絶縁され、各グランド電極２１は、第２のシールド層６ｂに電気的に接続された各ダミー電極３１に各接続導体３２を介して電気的に接続されることによって、第２のシールド層６ｂに電気的に接続されている。   As shown in FIG. 8, each external terminal electrode 8 is electrically insulated from the second shield layer 6b, and each ground electrode 21 is connected to each dummy electrode 31 electrically connected to the second shield layer 6b. By being electrically connected via each connection conductor 32, it is electrically connected to the second shield layer 6b.

したがって、上述した第３実施形態によれば、第１実施形態の効果に加え、各ダミー電極３１の大きさを変えることにより、各グランド電極２１と第２のシールド層６ｂとの接触面積を調整することができる。   Therefore, according to the third embodiment described above, in addition to the effect of the first embodiment, the contact area between each ground electrode 21 and the second shield layer 6b is adjusted by changing the size of each dummy electrode 31. can do.

＜第４実施形態＞
本発明の第４実施形態に係るモジュールについて、図９を参照して説明する。なお、図９はモジュール１ｃの断面図である。 <Fourth embodiment>
A module according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view of the module 1c.

第４実施形態に係るモジュール１ｃが、図６ないし図８を用いて説明した第３実施形態に係るモジュール１ｂと異なるのは、図９に示すように、封止樹脂層４ａに一の電子部品と他の電子部品との間を仕切るトレンチ４１が形成され、配線基板２の側面と封止樹脂層４ｃを被覆するように第１のシールド層５ｃが設けられている点において、異なる。その他の構成は第３実施形態に係るモジュール１ｂと同様であるため、同一符号を付すことによりその説明を省略する。   The module 1c according to the fourth embodiment is different from the module 1b according to the third embodiment described with reference to FIGS. 6 to 8 as shown in FIG. 9, in which one electronic component is provided in the sealing resin layer 4a. The difference is that a trench 41 is formed for partitioning the wiring board 2 and other electronic components, and the first shield layer 5c is provided so as to cover the side surface of the wiring board 2 and the sealing resin layer 4c. Since the other configuration is the same as that of the module 1b according to the third embodiment, the description thereof is omitted by giving the same reference numerals.

封止樹脂層４ｃは、配線基板２の一方主面２ａと一方主面２ａに実装された各電子部品３−１，３−２，３−３とを被覆するように設けられている。封止樹脂層４ｃには、封止樹脂層４ｃ内を電子部品３−１が存在する部分と、電子部品３−２，３−３が存在する部分とを仕切るトレンチ４１が、封止樹脂層４ｃの上面（本発明の「封止樹脂層における、配線基板の少なくとも一方主面と対向する面と反対側の面」に相当）から配線基板２の方向に向かって、配線基板２にまで達しないように形成されている。   The sealing resin layer 4c is provided so as to cover the one main surface 2a of the wiring board 2 and the respective electronic components 3-1, 3-2 and 3-3 mounted on the one main surface 2a. The sealing resin layer 4c includes a trench 41 that divides a portion where the electronic component 3-1 is present and a portion where the electronic components 3-2 and 3-3 are present in the sealing resin layer 4c. 4c from the upper surface of 4c (corresponding to “the surface of the sealing resin layer opposite to the surface facing at least one main surface of the wiring substrate” in the present invention) toward the wiring substrate 2 and reaching the wiring substrate 2 It is formed so as not to.

第１のシールド層５ｃは、封止樹脂層４ｃの上面、側面およびトレンチ４１並びに配線基板２の側面を被覆して設けられている。   The first shield layer 5 c is provided so as to cover the upper surface and side surfaces of the sealing resin layer 4 c, the trench 41, and the side surfaces of the wiring substrate 2.

したがって、第４実施形態によれば、第３実施形態の効果に加えて、トレンチ４１部分の第１のシールド層５ｃより、トレンチ４１で仕切られた電子部品３−１と電子部品３−２，３−３との間の遮蔽を実現することができる。また、トレンチ４１を配線基板２にまで達しない構造にすることで、トレンチ４１を形成する際のレーザによる配線基板２の損傷を軽減することができる。   Therefore, according to the fourth embodiment, in addition to the effects of the third embodiment, the electronic component 3-1 and the electronic component 3-2 partitioned by the trench 41 from the first shield layer 5 c in the trench 41 portion. Shielding between 3-3 can be realized. Further, by making the trench 41 not reach the wiring substrate 2, damage to the wiring substrate 2 due to the laser when forming the trench 41 can be reduced.

なお、トレンチで電子部品と別の電子部品とを仕切る場合、配線基板の電子部品および別の電子部品を搭載する一方主面を基準とし、電子部品の最も高い位置を第１の高さとし、別の電子部品の最も高い位置を第２の高さとしたときに、第１の高さと第２の高さのうち低い方の高さと比べて、トレンチが配線基板側に形成され、かつ、配線基板の一方主面にまで達しないように、封止樹脂層の配線基板の一方主面と対向する面と反対側の面から形成されるようにしてもよい。このようにすれば、トレンチで仕切られた一方の部分にある電子部品と他方の部分にある電子部品との間の遮蔽を効果的に実現することができる。   When a trench separates an electronic component from another electronic component, the electronic component of the wiring board and one main surface on which the other electronic component is mounted are used as a reference, and the highest position of the electronic component is defined as the first height. When the highest position of the electronic component is the second height, the trench is formed on the wiring board side as compared with the lower one of the first height and the second height, and the wiring board The sealing resin layer may be formed from a surface opposite to the surface facing the one main surface of the wiring substrate so as not to reach the one main surface. If it does in this way, shielding between the electronic parts in one part and the electronic parts in the other part divided by the trench can be realized effectively.

＜第５実施形態＞
本発明の第５実施形態に係るモジュールについて、図１０を参照して説明する。なお、図１０はモジュール１ｄの断面図である。 <Fifth Embodiment>
A module according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 10 is a cross-sectional view of the module 1d.

第５実施形態に係るモジュール１ｄが、図１および図２を用いて説明した第１実施形態に係るモジュール１と異なるのは、図１０に示すように、配線基板２ｄの一方主面（本発明の電子部品が搭載される「一方主面」に相当）２ｄａに電子部品３が実装されるとともに、他方主面２ｄｂ（本発明の電子部品が搭載される「他方主面」に相当）にも電子部品３ｄが実装され、他方主面２ｄｂと電子部品３ｄを被覆するように封止樹脂層５１が設けられ、金属ピラー（本発明の「外部端子電極」に相当）８ｄの一方面が封止樹脂層５１の下面（本発明の「外部端子電極の配置面」に相当）とほぼ同一面上になるように形成され、封止樹脂層４の上面および側面、配線基板２ｄの側面並びに封止樹脂層５１の側面を被覆するように第１のシールド層５ｄが形成され、第１のシールド層５ｄの側面および封止樹脂層５１の下面の一部を被覆するように第２のシールド層６ｄが形成されている点において、異なる。その他の構成は第１実施形態に係るモジュール１と同様であるため、同一符号を付すことによりその説明を省略する。   The module 1d according to the fifth embodiment differs from the module 1 according to the first embodiment described with reference to FIGS. 1 and 2 as shown in FIG. 10 on one main surface of the wiring board 2d (the present invention). The electronic component 3 is mounted on 2 da and the other main surface 2 db (corresponding to “the other main surface” on which the electronic component of the present invention is mounted). An electronic component 3d is mounted, a sealing resin layer 51 is provided so as to cover the other main surface 2db and the electronic component 3d, and one side of a metal pillar (corresponding to the “external terminal electrode” of the present invention) 8d is sealed It is formed so as to be substantially flush with the lower surface of the resin layer 51 (corresponding to the “external terminal electrode arrangement surface” of the present invention), and the upper and side surfaces of the sealing resin layer 4, the side surface of the wiring substrate 2 d, and the sealing The first shield layer so as to cover the side surface of the resin layer 51 d is formed, in that the second shield layer 6d so as to cover a portion of the lower surface of the first side of the shield layer 5d and the sealing resin layer 51 is formed, different. Since other configurations are the same as those of the module 1 according to the first embodiment, the description thereof is omitted by giving the same reference numerals.

配線基板２ｄの一方主面２ｄａには複数の電子部品３が搭載され、他方主面２ｄｂには電子部品３ｄが搭載されている。配線基板２ｄの一方主面２ｄａには、各電子部品３が実装される複数のランド電極７が形成されるとともに、他方主面２ｄｂには、電子部品３ｄが実装される複数のランド電極７ｄ、複数の金属ピラー８ｄの他方面が接続される複数の電極５２が形成されている。複数の金属ピラー８ｄは、導電性材料からなり、モジュール１の裏面を当該裏面に垂直な方向から見たときに、配線基板２ｄの他方主面２ｄｂの内縁に沿って２重に形成されている。各電極５２および各金属ピラー８ｄは外部機器と信号を送受信するためのものである。封止樹脂層５１は、配線基板２の他方主面２ｄｂと電子部品３ｄとを被覆するように設けられ、各金属ピラー８ｄの一方面は、封止樹脂層５の下面とほぼ同一面上にあり、封止樹脂層５１から露出している。   A plurality of electronic components 3 are mounted on one main surface 2da of the wiring board 2d, and an electronic component 3d is mounted on the other main surface 2db. A plurality of land electrodes 7 on which the respective electronic components 3 are mounted are formed on one main surface 2da of the wiring board 2d, and a plurality of land electrodes 7d on which the electronic components 3d are mounted on the other main surface 2db, A plurality of electrodes 52 to which the other surfaces of the plurality of metal pillars 8d are connected are formed. The plurality of metal pillars 8d are made of a conductive material, and are formed double along the inner edge of the other main surface 2db of the wiring board 2d when the back surface of the module 1 is viewed from a direction perpendicular to the back surface. . Each electrode 52 and each metal pillar 8d are for transmitting and receiving signals to and from an external device. The sealing resin layer 51 is provided so as to cover the other main surface 2db of the wiring board 2 and the electronic component 3d, and one surface of each metal pillar 8d is substantially flush with the lower surface of the sealing resin layer 5. Yes, and exposed from the sealing resin layer 51.

第１のシールド層５ｄは、封止樹脂層４の上面および側面、配線基板２の側面、並びに封止樹脂層５１の側面を被覆して設けられている。   The first shield layer 5 d is provided so as to cover the upper surface and side surface of the sealing resin layer 4, the side surface of the wiring substrate 2, and the side surface of the sealing resin layer 51.

第２のシールド層６ｄは、封止樹脂層５１の下面の一部領域および第１のシールド層５ｄの側面を被覆して設けられている。   The second shield layer 6d is provided so as to cover a partial region of the lower surface of the sealing resin layer 51 and the side surface of the first shield layer 5d.

ここで、第２のシールド層６ｄが被覆する封止樹脂層５１の下面の一部領域について記載する。第２のシールド層６ｄは、図１０に示すように、封止樹脂層５１の下面のうちの各金属ピラー８ｄの一方面の領域と当該一方面の領域の周辺領域とを含まない被覆領域（封止樹脂層５１の下面の一部領域に相当）を被覆する。言い換えると、第２のシールド層６ｄには、モジュール１ｄの裏面を当該裏面に垂直な方向から見たときに、各金属ピラー８ｄの一方面と重なり合う領域がなく、かつ、各金属ピラー８ｄの一方面の周囲と重なる周囲がないように各開口９ｄが形成され、図１０に示すように、第２のシールド層６ｄと金属ピラー８ｄの一方面との間には、封止樹脂層５１が露出している。つまり、第２のシールド層６ｄは金属ピラー８ｄの一方面を隔離するよう封止樹脂層５１の下面を被覆する。このように、各金属ピラー８ｄと第２のシールド層６ｄとは電気的に絶縁されている。   Here, a partial region of the lower surface of the sealing resin layer 51 covered by the second shield layer 6d will be described. As shown in FIG. 10, the second shield layer 6 d includes a covering region (not including a region on one side of each metal pillar 8 d and a peripheral region on the one side of the lower surface of the sealing resin layer 51. (Corresponding to a partial region of the lower surface of the sealing resin layer 51). In other words, the second shield layer 6d does not have a region overlapping with one surface of each metal pillar 8d when the back surface of the module 1d is viewed from a direction perpendicular to the back surface, and one of the metal pillars 8d. Each opening 9d is formed so as not to overlap with the periphery of the direction, and as shown in FIG. 10, the sealing resin layer 51 is exposed between the second shield layer 6d and one surface of the metal pillar 8d. doing. That is, the second shield layer 6d covers the lower surface of the sealing resin layer 51 so as to isolate one surface of the metal pillar 8d. Thus, each metal pillar 8d and the second shield layer 6d are electrically insulated.

したがって、上記した第５実施形態によれば、第１実施形態と同様に、モジュール１ｄでは、第１のシールド層５ｄおよび第２のシールド層６ｄにより、電磁波のモジュール１ｄ内への進入およびモジュール１ｄ外への漏洩を抑えることができる。   Therefore, according to the fifth embodiment described above, similarly to the first embodiment, in the module 1d, the first shield layer 5d and the second shield layer 6d cause the electromagnetic wave to enter the module 1d and the module 1d. Leakage to the outside can be suppressed.

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。例えば、上記した各実施形態の内容を組み合わせてもよい。第５実施形態では、複数の金属ピラー８ｄは、モジュール１の裏面を当該裏面に垂直な方向から見たときに、配線基板２ｄの他方主面２ｄｂの内縁に沿って２重に形成されているとしたが、これに限定されるものではなく、複数の金属ピラーは、モジュールの裏面を当該裏面に垂直な方向から見たときに、１重や３重などであってもよく、また、環状でなくてもよい。   The present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit of the invention. For example, the contents of the above-described embodiments may be combined. In the fifth embodiment, the plurality of metal pillars 8d are doubled along the inner edge of the other main surface 2db of the wiring board 2d when the back surface of the module 1 is viewed from a direction perpendicular to the back surface. However, the present invention is not limited to this, and the plurality of metal pillars may be single or triple when the back surface of the module is viewed from a direction perpendicular to the back surface. Not necessarily.

また、本発明は、配線基板に実装された部品と、不要電磁波を遮蔽するシールド層を有するモジュールに適用することができる。   Further, the present invention can be applied to a module having a component mounted on a wiring board and a shield layer that shields unnecessary electromagnetic waves.

１，１ａ，１ｂ，１ｃ，１ｄ モジュール、 ２，２ｄ 配線基板、 ３，３ｄ 電子部品、 ４，４ｃ，５１ 封止樹脂層、 ５，５ｄ 第１のシールド層、 ６，６ａ，６ｂ，６ｄ 第２のシールド層、 ８，８ｄ 外部端子電極、 ２１ グランド電極、 ３１ ダミー電極、 ３２ 接続導体、 ４１ トレンチ   1, 1a, 1b, 1c, 1d module, 2, 2d wiring board, 3, 3d electronic component, 4, 4c, 51 sealing resin layer, 5, 5d first shield layer, 6, 6a, 6b, 6d first 2 shield layers, 8, 8d external terminal electrode, 21 ground electrode, 31 dummy electrode, 32 connecting conductor, 41 trench

Claims (6)

一方主面と他方主面を有する配線基板と、
前記配線基板の一方主面と他方主面のうち、少なくとも一方主面に実装された電子部品と、
前記少なくとも一方主面と前記電子部品とを封止する封止樹脂層と、
外部端子電極と、
前記配線基板および前記封止樹脂層の前記外部端子電極の配置面以外の面を被覆する第１のシールド層と、
前記外部端子電極を隔離するよう前記外部端子電極の配置面を被覆する第２のシールド層と
を備えることを特徴とするモジュール。 A wiring board having one main surface and the other main surface;
Of the one main surface and the other main surface of the wiring board, at least an electronic component mounted on one main surface,
A sealing resin layer for sealing the at least one main surface and the electronic component;
An external terminal electrode;
A first shield layer that covers a surface of the wiring board and the sealing resin layer other than a surface on which the external terminal electrode is disposed;
And a second shield layer covering a surface on which the external terminal electrode is arranged so as to isolate the external terminal electrode. 前記他方主面には電子部品が実装されていないことを特徴とする請求項１に記載のモジュール。   The module according to claim 1, wherein no electronic component is mounted on the other main surface. 前記外部端子電極の配置面にはグランド電極がさらに配置されており、
前記第２のシールド層は、前記外部端子電極の配置面のうちの前記グランド電極の配置領域の一部を被覆する
ことを特徴とする請求項１または請求項２に記載のモジュール。 A ground electrode is further arranged on the arrangement surface of the external terminal electrode,
3. The module according to claim 1, wherein the second shield layer covers a part of an arrangement region of the ground electrode in an arrangement surface of the external terminal electrode. 前記外部端子電極の配置面にはグランド電極およびダミー電極がさらに配置されており、
前記第２のシールド層は、前記外部端子電極の配置面のうちの前記ダミー電極の配置領域を被覆し、前記グランド電極の配置領域と当該配置領域の周辺領域とを被覆しておらず、
前記グランド電極と前記ダミー電極とを電気的に接続する接続導体をさらに備える
ことを特徴とする請求項１または請求項２に記載のモジュール。 A ground electrode and a dummy electrode are further arranged on the arrangement surface of the external terminal electrode,
The second shield layer covers the placement area of the dummy electrode in the placement surface of the external terminal electrode, does not cover the placement area of the ground electrode and the peripheral area of the placement area,
The module according to claim 1, further comprising a connection conductor that electrically connects the ground electrode and the dummy electrode. 前記電子部品が実装された前記少なくとも一方主面にはさらに別の電子部品が実装されており、
前記封止樹脂層における、前記配線基板の前記少なくとも一方主面と対向する面と反対側の面には、前記電子部品と前記別の電子部品とを仕切るトレンチが形成され、当該トレンチは前記配線基板にまで達していない
ことを特徴とする請求項１ないし請求項４のいずれか１項に記載のモジュール。 Still another electronic component is mounted on the at least one main surface on which the electronic component is mounted,
A trench for partitioning the electronic component and the another electronic component is formed on a surface of the sealing resin layer opposite to the surface facing the at least one main surface of the wiring board, and the trench is formed on the wiring. The module according to any one of claims 1 to 4, wherein the module does not reach the substrate. 前記配線基板の前記少なくとも一方主面を基準として前記電子部品の最も高い位置を第１の高さとして、前記別の電子部品の最も高い位置を第２の高さとした場合、前記第１の高さと前記第２の高さのうち低い方の高さに比べて、前記トレンチが、前記配線基板側に形成されている
ことを特徴とする請求項５に記載のモジュール。 When the highest position of the electronic component is a first height and the highest position of the other electronic component is a second height with reference to the at least one main surface of the wiring board, the first height 6. The module according to claim 5, wherein the trench is formed on the wiring board side as compared with a lower one of the second heights.
JP2016230368A 2016-11-28 2016-11-28 Module with shield layer Active JP6900660B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016230368A JP6900660B2 (en) 2016-11-28 2016-11-28 Module with shield layer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016230368A JP6900660B2 (en) 2016-11-28 2016-11-28 Module with shield layer

Publications (2)

Publication Number Publication Date
JP2018088460A true JP2018088460A (en) 2018-06-07
JP6900660B2 JP6900660B2 (en) 2021-07-07

Family

ID=62494654

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016230368A Active JP6900660B2 (en) 2016-11-28 2016-11-28 Module with shield layer

Country Status (1)

Country Link
JP (1) JP6900660B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001950A (en) 2019-06-27 2021-01-06 가부시키가이샤 무라타 세이사쿠쇼 Electronic component module, electronic component unit, and method for manufacturing electronic component module
US11871523B2 (en) 2019-12-20 2024-01-09 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060784A1 (en) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. Circuit module and method for fabricating the same
JP2012159935A (en) * 2011-01-31 2012-08-23 Murata Mfg Co Ltd Electronic component module, method for manufacturing electronic component module, and multifunctional card
JP2015057815A (en) * 2013-08-09 2015-03-26 太陽誘電株式会社 Circuit module
WO2016186103A1 (en) * 2015-05-20 2016-11-24 株式会社村田製作所 High frequency module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007060784A1 (en) * 2005-11-28 2007-05-31 Murata Manufacturing Co., Ltd. Circuit module and method for fabricating the same
JP2012159935A (en) * 2011-01-31 2012-08-23 Murata Mfg Co Ltd Electronic component module, method for manufacturing electronic component module, and multifunctional card
JP2015057815A (en) * 2013-08-09 2015-03-26 太陽誘電株式会社 Circuit module
WO2016186103A1 (en) * 2015-05-20 2016-11-24 株式会社村田製作所 High frequency module

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210001950A (en) 2019-06-27 2021-01-06 가부시키가이샤 무라타 세이사쿠쇼 Electronic component module, electronic component unit, and method for manufacturing electronic component module
US11317541B2 (en) 2019-06-27 2022-04-26 Murata Manufacturing Co., Ltd. Electronic component module, electronic component unit, and method for manufacturing electronic component module
US11871523B2 (en) 2019-12-20 2024-01-09 Murata Manufacturing Co., Ltd. Electronic component module and method for manufacturing electronic component module

Also Published As

Publication number Publication date
JP6900660B2 (en) 2021-07-07

Similar Documents

Publication Publication Date Title
JP6760397B2 (en) module
JP7120295B2 (en) high frequency module
JP6806166B2 (en) High frequency module
TWI393239B (en) Package having an inner shield and method for making the same
US10667381B2 (en) High frequency module
US10674648B2 (en) High-frequency module
US10312172B2 (en) High-frequency module
US20150235966A1 (en) Wiring board and semiconductor device using the same
JP2001244293A (en) Semiconductor element and semiconductor device using the same
US11398436B2 (en) Module having sealing layer with recess
JP5750528B1 (en) Circuit board with built-in components
WO2017043621A1 (en) High-frequency module
JPWO2019167908A1 (en) High frequency module
JP6900660B2 (en) Module with shield layer
WO2018181709A1 (en) High frequency module
WO2021131776A1 (en) Module
JP7320923B2 (en) module
JP7130958B2 (en) module
US20220310317A1 (en) Electronic component module
US20230048468A1 (en) Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof
US20230199965A1 (en) Circuit module and method for manufacturing submodule
JP7131624B2 (en) module
JP6414639B2 (en) High frequency module and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190924

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200805

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201201

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210518

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210531

R150 Certificate of patent or registration of utility model

Ref document number: 6900660

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150