JP2018088460A - Module having shield layer - Google Patents
Module having shield layer Download PDFInfo
- Publication number
- JP2018088460A JP2018088460A JP2016230368A JP2016230368A JP2018088460A JP 2018088460 A JP2018088460 A JP 2018088460A JP 2016230368 A JP2016230368 A JP 2016230368A JP 2016230368 A JP2016230368 A JP 2016230368A JP 2018088460 A JP2018088460 A JP 2018088460A
- Authority
- JP
- Japan
- Prior art keywords
- shield layer
- main surface
- module
- external terminal
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
Description
本発明は、配線基板に実装された電子部品に対する不要電磁波を遮蔽するシールド層を有するモジュールに関する。 The present invention relates to a module having a shield layer that shields unnecessary electromagnetic waves with respect to electronic components mounted on a wiring board.
配線基板の実装面に半導体素子等の電子部品が実装されたモジュールでは、電子部品に対する、外部機器が放射する不要電磁波等による悪影響を低減するために、不要電磁波を遮蔽するシールド層を設ける場合がある。この種のモジュールでは、配線基板の実装面に実装された電子部品を封止樹脂層で被覆し、封止樹脂層の上面及び側面と配線基板の側面を被覆するようにシールド層を設けるものがある。このようなモジュールとして、例えば、図11に示すように特許文献1に記載の半導体装置100がある。
In modules where electronic components such as semiconductor elements are mounted on the mounting surface of the wiring board, a shield layer that shields unnecessary electromagnetic waves may be provided to reduce the adverse effects of unnecessary electromagnetic waves emitted by external devices on the electronic components. is there. In this type of module, an electronic component mounted on the mounting surface of the wiring board is covered with a sealing resin layer, and a shield layer is provided so as to cover the upper surface and side surfaces of the sealing resin layer and the side surface of the wiring board. is there. As such a module, for example, there is a
半導体装置100は、配線基板101と、配線基板101の一方主面上に搭載された半導体チップ102と、半導体チップ102を封止する封止する封止樹脂層103と、封止樹脂層103の上面及び側面並びに配線基板101の側面を覆う導電性シールド層104とを具備する。配線基板101の一方主面には半導体チップ102との電気的な接続部となる内部接続端子105を有する第1の配線層が設けられ、他方主面には外部機器等との電気的な接続部となる外部接続端子106およびグランド端子107を有する第2の配線層が設けられ、第1の配線層および第2の配線層上には、それぞれ絶縁層として第1のソルダレジスト層108および第2のソルダレジスト層109が形成されている。
The
第2のソルダレジスト層109には、外部接続端子106を露出させる開口部110が設けられており、グランド端子107を配線基板101の下方に向けて露出させる開口部110と、この開口部110から連続して設けられ、配線基板101の側面に向けて露出させる開放部111とが設けられている。導電性シールド層104は、開放部111内に設けられた接続部112を介してグランド端子107に接続されている。
The second
上記した半導体装置100では、導電性シールド層104が封止樹脂層103の上面及び側面並びに配線基板101の側面を覆うように設けられることによって、外部機器から放射される電磁波の半導体チップ102等への到来を防止したり、半導体チップ102等から放射される不要電磁波の外部への漏洩を防止したりする。
In the
しかしながら、上記した半導体装置100では、配線基板101の他方主面側から内部に電磁波が侵入したり、当該他方主面側から外部へ電磁波が漏洩したりする虞がある。
However, in the
本発明は、上記した課題に鑑みてなされたものであり、シールド層による電子部品に対するシールド特性の向上を図ることができるモジュールを提供することを目的とする。 The present invention has been made in view of the above-described problems, and an object of the present invention is to provide a module that can improve the shielding characteristics of an electronic component by a shield layer.
上記した目的を達成するために、本発明のモジュールは、一方主面と他方主面とを有する配線基板と、前記配線基板の一方主面と他方主面のうち、少なくとも一方主面に実装された電子部品と、前記少なくとも一方主面と前記電子部品とを封止する封止樹脂層と、外部端子電極と、前記配線基板および前記封止樹脂層の前記外部端子電極の配置面以外の面を被覆する第1のシールド層と、前記外部端子電極を隔離するよう前記外部端子電極の配置面を被覆する第2のシールド層とを備えることを特徴としている。 In order to achieve the above object, the module of the present invention is mounted on at least one main surface of a wiring board having one main surface and the other main surface, and one main surface and the other main surface of the wiring substrate. Electronic component, sealing resin layer that seals at least one main surface and electronic component, external terminal electrode, surface other than arrangement surface of external wiring electrode and external terminal electrode of sealing resin layer And a second shield layer covering the surface of the external terminal electrode so as to isolate the external terminal electrode.
この構成によれば、外部端子電極の配置面を除いて第1のシールド層で被覆するとともに、外部端子電極を隔離するよう外部端子電極の配置面を第2のシールド層で被覆している。このため、外部端子電極を第2のシールド層に電気的に接続しないようにしつつ、第1のシールド層が被覆していない領域からの電磁波の侵入および漏洩を第2のシールド層で軽減することができ、シールド層による電子部品に対するシールド特性の向上を図ることができる。 According to this configuration, the surface of the external terminal electrode is covered with the first shield layer except for the surface of the external terminal electrode, and the surface of the external terminal electrode is covered with the second shield layer so as to isolate the external terminal electrode. For this reason, intrusion and leakage of electromagnetic waves from the region not covered by the first shield layer are reduced by the second shield layer while preventing the external terminal electrode from being electrically connected to the second shield layer. Thus, it is possible to improve the shielding characteristics for the electronic component by the shield layer.
また、前記他方主面には電子部品が実装されていないようにしてもよい。この構成によれば、シールド特性の向上が図られた配線基板の一方主面に電子部品が実装されるモジュールを提供することができる。 Further, no electronic component may be mounted on the other main surface. According to this configuration, it is possible to provide a module in which an electronic component is mounted on one main surface of a wiring board with improved shielding characteristics.
また、前記外部端子電極の配置面にはグランド電極がさらに配置されており、前記第2のシールド層は、前記外部端子電極の配置面のうちの前記グランド電極の配置領域の一部を被覆するようにしてもよい。この構成によれば、グランド電極と第2のシールド層の接触面積の増大を図ることができ、グランド電極と第2のシールド層との接触不良を低減することができる。 Further, a ground electrode is further disposed on the external terminal electrode arrangement surface, and the second shield layer covers a part of the ground electrode arrangement region in the external terminal electrode arrangement surface. You may do it. According to this configuration, the contact area between the ground electrode and the second shield layer can be increased, and the contact failure between the ground electrode and the second shield layer can be reduced.
また、前記外部端子電極の配置面にはグランド電極およびダミー電極がさらに配置されており、前記第2のシールド層は、前記外部端子電極の配置面のうちの前記ダミー電極の配置領域を被覆し、前記グランド電極の配置領域と当該配置領域の周辺領域とを被覆しておらず、前記グランド電極と前記ダミー電極とを電気的に接続する接続導体をさらに備えるようにしてもよい。この構成によれば、ダミー電極の大きさを変えることにより、グランド電極と第2のシールド層との接触面積を調整することができる。 In addition, a ground electrode and a dummy electrode are further disposed on the surface of the external terminal electrode, and the second shield layer covers a region of the dummy electrode on the surface of the external terminal electrode. In addition, a connection conductor for electrically connecting the ground electrode and the dummy electrode may be further provided without covering the arrangement region of the ground electrode and the peripheral region of the arrangement region. According to this configuration, the contact area between the ground electrode and the second shield layer can be adjusted by changing the size of the dummy electrode.
また、前記電子部品が実装された前記少なくとも一方主面にはさらに別の電子部品が実装されており、前記封止樹脂層における、前記配線基板の前記少なくとも一方主面と対向する面と反対側の面には、前記電子部品と前記別の電子部品とを仕切るトレンチが形成され、当該トレンチは前記配線基板にまで達していないようにしてもよい。この構成によれば、トレンチの形成時に配線基板への損傷を軽減することができる。 Further, another electronic component is mounted on the at least one main surface on which the electronic component is mounted, and the sealing resin layer is opposite to the surface facing the at least one main surface of the wiring board. A trench for partitioning the electronic component and the other electronic component may be formed on the surface, and the trench may not reach the wiring board. According to this configuration, it is possible to reduce damage to the wiring board when forming the trench.
また、前記配線基板の前記少なくとも一方主面を基準として前記電子部品の最も高い位置を第1の高さとして、前記別の電子部品の最も高い位置を第2の高さとした場合、前記第1の高さと前記第2の高さのうち低い方の高さに比べて、前記トレンチが前記配線基板側に形成されているようにしてもよい。この構成によれば、トレンチで仕切られた電子部品と別の電子部品との間の遮蔽を効果的に実現することができる。 Further, when the highest position of the electronic component is a first height and the highest position of the other electronic component is a second height with reference to the at least one main surface of the wiring board, the first height The trench may be formed on the wiring substrate side as compared with the lower one of the height and the second height. According to this configuration, it is possible to effectively realize shielding between the electronic component partitioned by the trench and another electronic component.
本発明によれば、外部端子電極の配置面を除いて第1のシールド層で被覆するとともに、外部端子電極を隔離するよう外部端子電極の配置面を第2のシールド層で被覆している。このため、外部端子電極を第2のシールド層に電気的に接続しないようにしつつ、第1のシールド層が被覆していない領域からの電磁波の侵入および漏洩を第2のシールド層で軽減することができ、シールド層による電子部品に対するシールド特性の向上を図ることができる。 According to the present invention, the surface of the external terminal electrode is covered with the first shield layer except for the surface of the external terminal electrode, and the surface of the external terminal electrode is covered with the second shield layer so as to isolate the external terminal electrode. For this reason, intrusion and leakage of electromagnetic waves from the region not covered by the first shield layer are reduced by the second shield layer while preventing the external terminal electrode from being electrically connected to the second shield layer. Thus, it is possible to improve the shielding characteristics for the electronic component by the shield layer.
<第1実施形態>
本発明の第1実施形態に係るモジュール1について、図1および図2を参照して説明する。なお、図1はモジュール1の底面図、図2は図1のA−A”断面図である。
<First Embodiment>
The
第1実施形態に係るモジュール1は、図2に示すように、配線基板2と、配線基板2の一方主面(本発明の電子部品が搭載される「一方主面」に相当)2aに実装された複数の電子部品3と、配線基板2の一方主面2aおよびこの一方主面2aに実装された各電子部品3を封止する封止樹脂層4と、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆する第1のシールド層5と、配線基板2の一方主面2aの反対側の面である他方主面(本発明の「外部端子電極の配置面」に相当)2bの一部領域および第1のシールド層5の側面を被覆して設けられた第2のシールド層6とを備え、例えば、高周波信号が用いられる電子機器のマザー基板等に搭載されるものである。
2, the
配線基板2は、例えば、低温同時焼成セラミックスやガラスエポキシ樹脂などで形成され、一方主面2aには、各電子部品3が実装される複数のランド電極7が形成されるとともに、他方主面2bには、外部機器と信号を送受信するための複数の外部端子電極8が形成されている。外部端子電極8は、図1に示すように、5行5列のマトリックス状に配置されている。なお、配線基板2の内部には、複数のグランド電極(不図示)、複数種類の配線電極(不図示)、および複数のビア導体(不図示)が形成されている。ここで、各グランド電極は、例えば、配線基板2の側面から露出するように形成されており、第1のシールド層5と電気的に接続されている。
The
また、各ランド電極7、各外部端子電極8、各グランド電極、および各配線電極は、それぞれ、CuやAl等の配線電極として一般的に採用される金属で形成されている。また、各ビア導体は、AgやCu等の金属で形成されている。なお、各ランド電極7および各外部端子電極8には、Ni/Auめっきがそれぞれ施されていてもよい。
Each
各電子部品3としては、SiやGaAs等の半導体で形成された半導体素子や、チップインダクタ、チップコンデンサ、チップ抵抗等のチップ部品などが挙げられる。
Examples of each
封止樹脂層4は、配線基板2の一方主面2aと各電子部品3とを被覆するように設けられている。また、封止樹脂層4は、エポキシ樹脂等の、封止樹脂として一般的に採用される樹脂で形成することができる。
The sealing
第1のシールド層5は、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆して設けられており、外部機器から放射される不要電磁波がモジュール1の各電子部品3および各配線電極等へ到来することを低減したり、モジュール1の各電子部品3および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。また、第1のシールド層5は、例えば、Cu、Ag、Alなどの導電性の材料により形成することができる。なお、封止樹脂層4の上面および側面並びに配線基板2の側面が本発明の「外部端子電極の配置面以外の面」に相当する。
The
第2のシールド層6は、配線基板2の他方主面2bの一部領域および第1のシールド層5の側面を被覆して設けられており、外部機器から放射される不要電磁波がモジュール1の各電子部品3および各配線電極等へ到来することを低減したり、モジュール1の各電子部品3および各配線電極等から放射される不要電磁波が外部へ漏洩することを低減したりするためのものである。
The
ここで、第2のシールド層6が被覆する配線基板2の他方主面2bの一部領域について記載する。第2のシールド層6は、図1および図2に示すように、配線基板2の他方主面2bのうちの各外部端子電極8の配置領域と当該配置領域の周辺領域とを含まない被覆領域(他方主面2bの一部領域に相当)を被覆する。言い換えると、第2のシールド層6には、モジュール1の裏面を当該裏面に垂直な方向から見たときに、各外部端子電極8と重なり合う領域がなく、かつ、各外部端子電極8の周囲と重なる周囲がないように各開口9が形成され、図1および図2に示すように、第2のシールド層6と外部端子電極8との間には、配線基板2の他方主面2bが露出している。つまり、第2のシールド層6は外部端子電極8を隔離するよう配線基板2の他方主面2bを被覆する。このように、各外部端子電極8と第2のシールド層6とは電気的に絶縁されている。また、第2のシールド層6は、例えば、Cu、Ag、Alなどの導電性の材料により形成することができる。
Here, a partial region of the other
第2のシールド層6および後述する第2のシールド層6a,6b,6dは、第1のシールド層5,5c,5dの側面から第1のシールド層5,5c,5dが被覆していない面にかけて連続して設けられている。
The
(モジュールの製造方法)
次に、モジュール1の製造方法について説明する。
(Module manufacturing method)
Next, a method for manufacturing the
まず、一方主面2aに複数のランド電極7が形成され、他方主面2bに複数の外部端子電極8が形成されるとともに、内部に複数のグランド電極、複数種類の配線電極、複数のグランド電極および複数のビア導体等が形成された配線基板2を用意する。各ランド電極7、各外部端子電極8、各グランド電極、および各配線電極については、Ag、Cu等の金属を含有する導電性ペーストをスクリーン印刷するなどしてそれぞれ形成することができる。また、各ビア導体については、レーザ等を用いてビアホールを形成した後、周知の方法により形成することができる。
First, a plurality of
次に、配線基板2の一方主面2aに、周知の表面実装技術を用いて複数の電子部品3を実装する。次に、配線基板2の一方主面2aおよびこの一方主面2aに実装された各電子部品3を被覆するように、配線基板2の一方主面2aに封止樹脂層4を形成する。封止樹脂層4の形成に、例えば、塗布方式、印刷方式、コンプレッションモールド方式、トランスファモールド方式等を用いることができる。さらに、封止樹脂層4の表面を平坦化するために、封止樹脂層4の表面を研磨または研削する。
Next, a plurality of
次に、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆するように、封止樹脂層4の上面および側面並びに配線基板2の側面に第1のシールド層5を形成する。第1のシールド層5の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。
Next, the
次に、配線基板2の他方主面2bの被覆領域および第1のシールド層5の側面を被覆するように、配線基板2の他方主面2bの被覆領域および第1のシールド層5の側面に第2のシールド層6を形成する。第2のシールド層6の形成に、例えば、スパッタ方式、蒸着方式、ペースト塗布方式等を用いることができる。なお、配線基板2の他方主面2bの被覆領域を除く領域にマスクをかけることにより、第2のシールド層6に各開口9を形成することができる。
Next, the covering region of the other
したがって、上述した第1実施形態によれば、封止樹脂層4の上面および側面並びに配線基板2の側面を被覆する第1のシールド層5に加えて、配線基板2の他方主面2bの被覆領域および第1のシールド層5の側面を被覆する第2のシールド層6を備えている。これにより、モジュール1の上面および側面からモジュール1内部に侵入する電磁波およびモジュール1の上面および側面からモジュール1外部へ漏洩する電磁波を低減することができるとともに、モジュール1の下面からモジュール1内部に侵入する電磁波およびモジュール1の下面からモジュール1外部へ漏洩する電磁波を低減することができる。このように、モジュール1では、第1のシールド層5および第2のシールド層6による電子部品に対するシールド特性の向上を図ることができる。
Therefore, according to the first embodiment described above, in addition to the
また、通常、第1のシールド層5のモジュール1の側面における厚みは上面における厚みより薄くなる傾向があり、第2のシールド層6のモジュール1の側面における厚みは下面における厚みより薄くなる傾向がある。しかしながら、モジュール1では、モジュール1の側面は、第1のシールド層5および第2のシールド層6の2層で被覆されるため、モジュール1の側面のシールド層の厚み(第1のシールド層5と第2のシールド層6とを合わせた厚み)を大きくすることができる。このため、モジュール1は、モジュール1の側面からモジュール1内部に侵入する電磁波およびモジュール1の側面からモジュール1外部へ漏洩する電磁波を効果的に低減することができる。モジュール1の下面側にシールド層(第2のシールド層6)が設けられない場合、モジュール1のシールド層の上面の厚みと側面の厚みの比はほぼ4:1となるが、モジュール1に2つシールド層(第1のシールド層5、第2のシールド層6)を設けることにより、モジュール1のシールド層の上面の厚みと側面の厚みの比はほぼ2:1となる。このように、モジュール1の側面にも十分な厚さのシールド膜を設けることができるため、側面のシールド効果も改善することができる。
Further, the thickness of the
<第2実施形態>
本発明の第2実施形態に係るモジュールについて、図3ないし図5を参照して説明する。なお、図3はシールド前のモジュール1aの底面図、図4はシールド後のモジュール1aの底面図、図5は図4のB−B”断面図である。
Second Embodiment
A module according to a second embodiment of the present invention will be described with reference to FIGS. 3 is a bottom view of the module 1a before shielding, FIG. 4 is a bottom view of the module 1a after shielding, and FIG. 5 is a cross-sectional view taken along the line BB "of FIG.
第2実施形態に係るモジュール1aが、図1及び図2を用いて説明した第1実施形態に係るモジュール1と異なるのは、図3ないし図5に示すように、基板2の他方主面2bに複数の外部端子電極8とともに複数のグランド電極21が形成され、モジュール1aの裏面に垂直な方向から見たときに、各外部端子電極8と重なり合わずかつ接しないように、また、各グランド電極21の一部と重なり合うように第2のシールド層6aが設けられている点において、異なる。なお、配線基板2内の各グランド電極(不図示)は、各グランド電極21を介して第2のシールド層6aに接続される。その他の構成は第1実施形態に係るモジュール1と同様であるため、同一符号を付すことによりその説明を省略する。
The module 1 a according to the second embodiment is different from the
図3および図5に示すように、基板2の他方主面2bには、複数の外部端子電極8と複数のグランド電極21が形成されている。複数の外部端子電極8は、図3に示すように、矩形の辺上に配され、各辺には5個の外部端子電極8が設けられている。また、グランド電極21は複数の外部端子電極8が配される矩形の内側に4個設けられている。各グランド電極21は、CuやAl等の配線電極として一般的に採用される金属で形成されており、各グランド電極21には、Ni/Auめっきが施されていてもよい。
As shown in FIGS. 3 and 5, a plurality of external
第2のシールド層6aは、図4および図5に示すように、配線基板2の他方主面2bの一部領域および第1のシールド層5の側面を被覆して設けられている。
As shown in FIGS. 4 and 5, the second shield layer 6 a is provided so as to cover a partial region of the other
ここで、第2のシールド層6aが被覆する配線基板2の他方主面2bの一部領域について記載する。第2のシールド層6aは、図4および図5に示すように、配線基板2の他方主面2bのうちの、各外部端子電極8の配置領域と当該配置領域の周辺領域とを含まないともに、各グランド電極21の配置領域の一部を含む被覆領域(他方主面2bの一部領域に相当)を被覆する。言い換えると、第2のシールド層6aには、モジュール1aの裏面を当該裏面に垂直な方向から見たときに、各外部端子電極8と重なり合う領域がなく、かつ、各外部端子電極8の周囲と重なる周囲がないように各開口9が形成され、各グランド電極21とはグランド電極21の中央領域を含まない領域でのみ重なり合うように各開口9aが形成され、図4および図5に示すように、第2のシールド層6aと外部端子電極8との間には、配線基板2の他方主面2bが露出している。このように、各外部端子電極8と第2のシールド層6aとは電気的に絶縁され、各グランド電極21と第2のシールド層6aとは電気的に接続されている。
Here, a partial region of the other
したがって、上述した第2実施形態によれば、第1実施形態の効果に加え、各グランド電極21の中央領域を除く領域を第2のシールド層6aで覆っているので、各グランド電極21と第2のシールド層6aとの接触面積の増大を図ることができ、各グランド電極21と第2のシールド層6aとの接触不良を低減することができる。また、配線基板2内のグランド電極の面積を減らすことができ、配線基板2内の配線電極等のレイアウトの設計の自由度が増大する。
Therefore, according to the second embodiment described above, in addition to the effects of the first embodiment, the region except for the central region of each
なお、モジュール1aの裏面を当該裏面に垂直な方向から見たときに、各グランド電極21と第2のシールド層6aとはグランド電極21の一部で重なり合うようにしているが、少なくとも一つのグランド電極21と第2のシールド層6aとはグランド電極21の一部で重なり合うようにし、残りのグランド電極21と第2のシールド層6aとはグランド電極21の全部で重なり合うようにしてもよい。この構成によれば、開口9が減るので、よりシールド効果の向上を図ることができる。
In addition, when the back surface of the module 1a is viewed from a direction perpendicular to the back surface, each
<第3実施形態>
本発明の第3実施形態に係るモジュールについて、図6ないし図8を参照して説明する。なお、図6はシールド前のモジュール1bの底面図、図7はシールド後のモジュール1bの底面図、図8は図7のC−C”断面図である。
<Third Embodiment>
A module according to a third embodiment of the present invention will be described with reference to FIGS. 6 is a bottom view of the module 1b before shielding, FIG. 7 is a bottom view of the module 1b after shielding, and FIG. 8 is a cross-sectional view taken along the line CC ′ of FIG.
第3実施形態に係るモジュール1bが、図1および図2を用いて説明した第1実施形態に係るモジュール1と異なるのは、図6ないし図8に示すように、基板2の他方主面2bに複数の外部端子電極8とともに複数のグランド電極21および複数のダミー電極31が形成され、モジュール1bの裏面に垂直な方向から見たときに、各外部端子電極8および各グランド電極21と重なり合わずかつ接しないように、また、各ダミー電極31全体と重なり合うように、第2のシールド層6bが設けられ、各グランド電極21は各ダミー電極31と接続導体32により電気的に接続されている点において、異なる。その他の構成は第1実施形態に係るモジュール1と同様であるため、同一符号を付すことによりその説明を省略する。
The module 1b according to the third embodiment is different from the
図6および図8に示すように、基板2の他方主面2bには、複数の外部端子電極8と複数のグランド電極21と複数のダミー電極31が形成されている。複数の外部端子電極8は、図6に示すように、5行5列のマトリックスのうち、第2行第1列、第2行第2列、第2行第4列、第2行第5列、第4行第1列、第4行第2列、第4行第4列、および第4行第5列を除く対応領域に設けられている。また、複数のグランド電極21は、図6に示すように、5行5列のマトリックスのうち、第2行第2列、第2行第4列、第4行第2列、および第4行第4列の対応領域に設けられている。また、複数のダミー電極31は、図6に示すように、5行5列のマトリックスのうち、第2行第1列、第2行第5列、第4行第1列、および第4行第5列の対応領域に設けられている。各ダミー電極31は、CuやAl等の配線電極として一般的に採用される金属で形成されており、各ダミー電極31には、Ni/Auめっきが施されていてもよい。
As shown in FIGS. 6 and 8, a plurality of external
第2のシールド層6bは、図7および図8に示すように、配線基板2の他方主面2bの一部領域および第1のシールド層5の側面を被覆して設けられている。
As shown in FIGS. 7 and 8, the second shield layer 6 b is provided so as to cover a partial region of the other
ここで、第2のシールド層6bが被覆する配線基板2の他方主面2bの一部領域について記載する。第2のシールド層6bは、図7および図8に示すように、配線基板2の他方主面2bのうちの、各外部端子電極8の配置領域と当該配置領域の周辺領域とを含まないともに、各グランド電極21の配置領域の配置領域と当該配置領域の周辺領域とを含まない被覆領域(他方主面2bの一部領域に相当)を被覆している。言い換えると、第2のシールド層6bには、モジュール1bの裏面を当該裏面に垂直な方向から見たときに、各外部端子電極8と重なり合う領域がなく、かつ、各外部端子電極8の周囲と重なる周囲がないように各開口9が形成され、各グランド電極21と重なり合う領域がなく、かつ、各グランド電極21の周囲と重なる周囲がないように各開口9bが形成されている。なお、被覆領域は各ダミー電極31の配置領域全てを含んでいる。
Here, a partial region of the other
モジュール1bの配線基板2の内部には、図8に示すように、各グランド電極21を各ダミー電極31に電気的に接続する複数の接続導体32が設けられている。各接続導体32は、AgやCu等の金属で形成されている。
As shown in FIG. 8, a plurality of
図8に示すように、各外部端子電極8は第2のシールド層6bと電気的に絶縁され、各グランド電極21は、第2のシールド層6bに電気的に接続された各ダミー電極31に各接続導体32を介して電気的に接続されることによって、第2のシールド層6bに電気的に接続されている。
As shown in FIG. 8, each external
したがって、上述した第3実施形態によれば、第1実施形態の効果に加え、各ダミー電極31の大きさを変えることにより、各グランド電極21と第2のシールド層6bとの接触面積を調整することができる。
Therefore, according to the third embodiment described above, in addition to the effect of the first embodiment, the contact area between each
<第4実施形態>
本発明の第4実施形態に係るモジュールについて、図9を参照して説明する。なお、図9はモジュール1cの断面図である。
<Fourth embodiment>
A module according to a fourth embodiment of the present invention will be described with reference to FIG. FIG. 9 is a cross-sectional view of the module 1c.
第4実施形態に係るモジュール1cが、図6ないし図8を用いて説明した第3実施形態に係るモジュール1bと異なるのは、図9に示すように、封止樹脂層4aに一の電子部品と他の電子部品との間を仕切るトレンチ41が形成され、配線基板2の側面と封止樹脂層4cを被覆するように第1のシールド層5cが設けられている点において、異なる。その他の構成は第3実施形態に係るモジュール1bと同様であるため、同一符号を付すことによりその説明を省略する。
The module 1c according to the fourth embodiment is different from the module 1b according to the third embodiment described with reference to FIGS. 6 to 8 as shown in FIG. 9, in which one electronic component is provided in the sealing resin layer 4a. The difference is that a trench 41 is formed for partitioning the
封止樹脂層4cは、配線基板2の一方主面2aと一方主面2aに実装された各電子部品3−1,3−2,3−3とを被覆するように設けられている。封止樹脂層4cには、封止樹脂層4c内を電子部品3−1が存在する部分と、電子部品3−2,3−3が存在する部分とを仕切るトレンチ41が、封止樹脂層4cの上面(本発明の「封止樹脂層における、配線基板の少なくとも一方主面と対向する面と反対側の面」に相当)から配線基板2の方向に向かって、配線基板2にまで達しないように形成されている。
The sealing resin layer 4c is provided so as to cover the one main surface 2a of the
第1のシールド層5cは、封止樹脂層4cの上面、側面およびトレンチ41並びに配線基板2の側面を被覆して設けられている。
The first shield layer 5 c is provided so as to cover the upper surface and side surfaces of the sealing resin layer 4 c, the trench 41, and the side surfaces of the
したがって、第4実施形態によれば、第3実施形態の効果に加えて、トレンチ41部分の第1のシールド層5cより、トレンチ41で仕切られた電子部品3−1と電子部品3−2,3−3との間の遮蔽を実現することができる。また、トレンチ41を配線基板2にまで達しない構造にすることで、トレンチ41を形成する際のレーザによる配線基板2の損傷を軽減することができる。
Therefore, according to the fourth embodiment, in addition to the effects of the third embodiment, the electronic component 3-1 and the electronic component 3-2 partitioned by the trench 41 from the first shield layer 5 c in the trench 41 portion. Shielding between 3-3 can be realized. Further, by making the trench 41 not reach the
なお、トレンチで電子部品と別の電子部品とを仕切る場合、配線基板の電子部品および別の電子部品を搭載する一方主面を基準とし、電子部品の最も高い位置を第1の高さとし、別の電子部品の最も高い位置を第2の高さとしたときに、第1の高さと第2の高さのうち低い方の高さと比べて、トレンチが配線基板側に形成され、かつ、配線基板の一方主面にまで達しないように、封止樹脂層の配線基板の一方主面と対向する面と反対側の面から形成されるようにしてもよい。このようにすれば、トレンチで仕切られた一方の部分にある電子部品と他方の部分にある電子部品との間の遮蔽を効果的に実現することができる。 When a trench separates an electronic component from another electronic component, the electronic component of the wiring board and one main surface on which the other electronic component is mounted are used as a reference, and the highest position of the electronic component is defined as the first height. When the highest position of the electronic component is the second height, the trench is formed on the wiring board side as compared with the lower one of the first height and the second height, and the wiring board The sealing resin layer may be formed from a surface opposite to the surface facing the one main surface of the wiring substrate so as not to reach the one main surface. If it does in this way, shielding between the electronic parts in one part and the electronic parts in the other part divided by the trench can be realized effectively.
<第5実施形態>
本発明の第5実施形態に係るモジュールについて、図10を参照して説明する。なお、図10はモジュール1dの断面図である。
<Fifth Embodiment>
A module according to a fifth embodiment of the present invention will be described with reference to FIG. FIG. 10 is a cross-sectional view of the module 1d.
第5実施形態に係るモジュール1dが、図1および図2を用いて説明した第1実施形態に係るモジュール1と異なるのは、図10に示すように、配線基板2dの一方主面(本発明の電子部品が搭載される「一方主面」に相当)2daに電子部品3が実装されるとともに、他方主面2db(本発明の電子部品が搭載される「他方主面」に相当)にも電子部品3dが実装され、他方主面2dbと電子部品3dを被覆するように封止樹脂層51が設けられ、金属ピラー(本発明の「外部端子電極」に相当)8dの一方面が封止樹脂層51の下面(本発明の「外部端子電極の配置面」に相当)とほぼ同一面上になるように形成され、封止樹脂層4の上面および側面、配線基板2dの側面並びに封止樹脂層51の側面を被覆するように第1のシールド層5dが形成され、第1のシールド層5dの側面および封止樹脂層51の下面の一部を被覆するように第2のシールド層6dが形成されている点において、異なる。その他の構成は第1実施形態に係るモジュール1と同様であるため、同一符号を付すことによりその説明を省略する。
The module 1d according to the fifth embodiment differs from the
配線基板2dの一方主面2daには複数の電子部品3が搭載され、他方主面2dbには電子部品3dが搭載されている。配線基板2dの一方主面2daには、各電子部品3が実装される複数のランド電極7が形成されるとともに、他方主面2dbには、電子部品3dが実装される複数のランド電極7d、複数の金属ピラー8dの他方面が接続される複数の電極52が形成されている。複数の金属ピラー8dは、導電性材料からなり、モジュール1の裏面を当該裏面に垂直な方向から見たときに、配線基板2dの他方主面2dbの内縁に沿って2重に形成されている。各電極52および各金属ピラー8dは外部機器と信号を送受信するためのものである。封止樹脂層51は、配線基板2の他方主面2dbと電子部品3dとを被覆するように設けられ、各金属ピラー8dの一方面は、封止樹脂層5の下面とほぼ同一面上にあり、封止樹脂層51から露出している。
A plurality of
第1のシールド層5dは、封止樹脂層4の上面および側面、配線基板2の側面、並びに封止樹脂層51の側面を被覆して設けられている。
The first shield layer 5 d is provided so as to cover the upper surface and side surface of the sealing
第2のシールド層6dは、封止樹脂層51の下面の一部領域および第1のシールド層5dの側面を被覆して設けられている。 The second shield layer 6d is provided so as to cover a partial region of the lower surface of the sealing resin layer 51 and the side surface of the first shield layer 5d.
ここで、第2のシールド層6dが被覆する封止樹脂層51の下面の一部領域について記載する。第2のシールド層6dは、図10に示すように、封止樹脂層51の下面のうちの各金属ピラー8dの一方面の領域と当該一方面の領域の周辺領域とを含まない被覆領域(封止樹脂層51の下面の一部領域に相当)を被覆する。言い換えると、第2のシールド層6dには、モジュール1dの裏面を当該裏面に垂直な方向から見たときに、各金属ピラー8dの一方面と重なり合う領域がなく、かつ、各金属ピラー8dの一方面の周囲と重なる周囲がないように各開口9dが形成され、図10に示すように、第2のシールド層6dと金属ピラー8dの一方面との間には、封止樹脂層51が露出している。つまり、第2のシールド層6dは金属ピラー8dの一方面を隔離するよう封止樹脂層51の下面を被覆する。このように、各金属ピラー8dと第2のシールド層6dとは電気的に絶縁されている。 Here, a partial region of the lower surface of the sealing resin layer 51 covered by the second shield layer 6d will be described. As shown in FIG. 10, the second shield layer 6 d includes a covering region (not including a region on one side of each metal pillar 8 d and a peripheral region on the one side of the lower surface of the sealing resin layer 51. (Corresponding to a partial region of the lower surface of the sealing resin layer 51). In other words, the second shield layer 6d does not have a region overlapping with one surface of each metal pillar 8d when the back surface of the module 1d is viewed from a direction perpendicular to the back surface, and one of the metal pillars 8d. Each opening 9d is formed so as not to overlap with the periphery of the direction, and as shown in FIG. 10, the sealing resin layer 51 is exposed between the second shield layer 6d and one surface of the metal pillar 8d. doing. That is, the second shield layer 6d covers the lower surface of the sealing resin layer 51 so as to isolate one surface of the metal pillar 8d. Thus, each metal pillar 8d and the second shield layer 6d are electrically insulated.
したがって、上記した第5実施形態によれば、第1実施形態と同様に、モジュール1dでは、第1のシールド層5dおよび第2のシールド層6dにより、電磁波のモジュール1d内への進入およびモジュール1d外への漏洩を抑えることができる。 Therefore, according to the fifth embodiment described above, similarly to the first embodiment, in the module 1d, the first shield layer 5d and the second shield layer 6d cause the electromagnetic wave to enter the module 1d and the module 1d. Leakage to the outside can be suppressed.
なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行うことができる。例えば、上記した各実施形態の内容を組み合わせてもよい。第5実施形態では、複数の金属ピラー8dは、モジュール1の裏面を当該裏面に垂直な方向から見たときに、配線基板2dの他方主面2dbの内縁に沿って2重に形成されているとしたが、これに限定されるものではなく、複数の金属ピラーは、モジュールの裏面を当該裏面に垂直な方向から見たときに、1重や3重などであってもよく、また、環状でなくてもよい。
The present invention is not limited to the above-described embodiments, and various modifications other than those described above can be made without departing from the spirit of the invention. For example, the contents of the above-described embodiments may be combined. In the fifth embodiment, the plurality of metal pillars 8d are doubled along the inner edge of the other main surface 2db of the wiring board 2d when the back surface of the
また、本発明は、配線基板に実装された部品と、不要電磁波を遮蔽するシールド層を有するモジュールに適用することができる。 Further, the present invention can be applied to a module having a component mounted on a wiring board and a shield layer that shields unnecessary electromagnetic waves.
1,1a,1b,1c,1d モジュール、 2,2d 配線基板、 3,3d 電子部品、 4,4c,51 封止樹脂層、 5,5d 第1のシールド層、 6,6a,6b,6d 第2のシールド層、 8,8d 外部端子電極、 21 グランド電極、 31 ダミー電極、 32 接続導体、 41 トレンチ 1, 1a, 1b, 1c, 1d module, 2, 2d wiring board, 3, 3d electronic component, 4, 4c, 51 sealing resin layer, 5, 5d first shield layer, 6, 6a, 6b, 6d first 2 shield layers, 8, 8d external terminal electrode, 21 ground electrode, 31 dummy electrode, 32 connecting conductor, 41 trench
Claims (6)
前記配線基板の一方主面と他方主面のうち、少なくとも一方主面に実装された電子部品と、
前記少なくとも一方主面と前記電子部品とを封止する封止樹脂層と、
外部端子電極と、
前記配線基板および前記封止樹脂層の前記外部端子電極の配置面以外の面を被覆する第1のシールド層と、
前記外部端子電極を隔離するよう前記外部端子電極の配置面を被覆する第2のシールド層と
を備えることを特徴とするモジュール。 A wiring board having one main surface and the other main surface;
Of the one main surface and the other main surface of the wiring board, at least an electronic component mounted on one main surface,
A sealing resin layer for sealing the at least one main surface and the electronic component;
An external terminal electrode;
A first shield layer that covers a surface of the wiring board and the sealing resin layer other than a surface on which the external terminal electrode is disposed;
And a second shield layer covering a surface on which the external terminal electrode is arranged so as to isolate the external terminal electrode.
前記第2のシールド層は、前記外部端子電極の配置面のうちの前記グランド電極の配置領域の一部を被覆する
ことを特徴とする請求項1または請求項2に記載のモジュール。 A ground electrode is further arranged on the arrangement surface of the external terminal electrode,
3. The module according to claim 1, wherein the second shield layer covers a part of an arrangement region of the ground electrode in an arrangement surface of the external terminal electrode.
前記第2のシールド層は、前記外部端子電極の配置面のうちの前記ダミー電極の配置領域を被覆し、前記グランド電極の配置領域と当該配置領域の周辺領域とを被覆しておらず、
前記グランド電極と前記ダミー電極とを電気的に接続する接続導体をさらに備える
ことを特徴とする請求項1または請求項2に記載のモジュール。 A ground electrode and a dummy electrode are further arranged on the arrangement surface of the external terminal electrode,
The second shield layer covers the placement area of the dummy electrode in the placement surface of the external terminal electrode, does not cover the placement area of the ground electrode and the peripheral area of the placement area,
The module according to claim 1, further comprising a connection conductor that electrically connects the ground electrode and the dummy electrode.
前記封止樹脂層における、前記配線基板の前記少なくとも一方主面と対向する面と反対側の面には、前記電子部品と前記別の電子部品とを仕切るトレンチが形成され、当該トレンチは前記配線基板にまで達していない
ことを特徴とする請求項1ないし請求項4のいずれか1項に記載のモジュール。 Still another electronic component is mounted on the at least one main surface on which the electronic component is mounted,
A trench for partitioning the electronic component and the another electronic component is formed on a surface of the sealing resin layer opposite to the surface facing the at least one main surface of the wiring board, and the trench is formed on the wiring. The module according to any one of claims 1 to 4, wherein the module does not reach the substrate.
ことを特徴とする請求項5に記載のモジュール。 When the highest position of the electronic component is a first height and the highest position of the other electronic component is a second height with reference to the at least one main surface of the wiring board, the first height 6. The module according to claim 5, wherein the trench is formed on the wiring board side as compared with a lower one of the second heights.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230368A JP6900660B2 (en) | 2016-11-28 | 2016-11-28 | Module with shield layer |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016230368A JP6900660B2 (en) | 2016-11-28 | 2016-11-28 | Module with shield layer |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018088460A true JP2018088460A (en) | 2018-06-07 |
JP6900660B2 JP6900660B2 (en) | 2021-07-07 |
Family
ID=62494654
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016230368A Active JP6900660B2 (en) | 2016-11-28 | 2016-11-28 | Module with shield layer |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6900660B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210001950A (en) | 2019-06-27 | 2021-01-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Electronic component module, electronic component unit, and method for manufacturing electronic component module |
US11871523B2 (en) | 2019-12-20 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Electronic component module and method for manufacturing electronic component module |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007060784A1 (en) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | Circuit module and method for fabricating the same |
JP2012159935A (en) * | 2011-01-31 | 2012-08-23 | Murata Mfg Co Ltd | Electronic component module, method for manufacturing electronic component module, and multifunctional card |
JP2015057815A (en) * | 2013-08-09 | 2015-03-26 | 太陽誘電株式会社 | Circuit module |
WO2016186103A1 (en) * | 2015-05-20 | 2016-11-24 | 株式会社村田製作所 | High frequency module |
-
2016
- 2016-11-28 JP JP2016230368A patent/JP6900660B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007060784A1 (en) * | 2005-11-28 | 2007-05-31 | Murata Manufacturing Co., Ltd. | Circuit module and method for fabricating the same |
JP2012159935A (en) * | 2011-01-31 | 2012-08-23 | Murata Mfg Co Ltd | Electronic component module, method for manufacturing electronic component module, and multifunctional card |
JP2015057815A (en) * | 2013-08-09 | 2015-03-26 | 太陽誘電株式会社 | Circuit module |
WO2016186103A1 (en) * | 2015-05-20 | 2016-11-24 | 株式会社村田製作所 | High frequency module |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20210001950A (en) | 2019-06-27 | 2021-01-06 | 가부시키가이샤 무라타 세이사쿠쇼 | Electronic component module, electronic component unit, and method for manufacturing electronic component module |
US11317541B2 (en) | 2019-06-27 | 2022-04-26 | Murata Manufacturing Co., Ltd. | Electronic component module, electronic component unit, and method for manufacturing electronic component module |
US11871523B2 (en) | 2019-12-20 | 2024-01-09 | Murata Manufacturing Co., Ltd. | Electronic component module and method for manufacturing electronic component module |
Also Published As
Publication number | Publication date |
---|---|
JP6900660B2 (en) | 2021-07-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6760397B2 (en) | module | |
JP7120295B2 (en) | high frequency module | |
JP6806166B2 (en) | High frequency module | |
TWI393239B (en) | Package having an inner shield and method for making the same | |
US10667381B2 (en) | High frequency module | |
US10674648B2 (en) | High-frequency module | |
US10312172B2 (en) | High-frequency module | |
US20150235966A1 (en) | Wiring board and semiconductor device using the same | |
JP2001244293A (en) | Semiconductor element and semiconductor device using the same | |
US11398436B2 (en) | Module having sealing layer with recess | |
JP5750528B1 (en) | Circuit board with built-in components | |
WO2017043621A1 (en) | High-frequency module | |
JPWO2019167908A1 (en) | High frequency module | |
JP6900660B2 (en) | Module with shield layer | |
WO2018181709A1 (en) | High frequency module | |
WO2021131776A1 (en) | Module | |
JP7320923B2 (en) | module | |
JP7130958B2 (en) | module | |
US20220310317A1 (en) | Electronic component module | |
US20230048468A1 (en) | Semiconductor emi shielding component, semiconductor package structure and manufacturing method thereof | |
US20230199965A1 (en) | Circuit module and method for manufacturing submodule | |
JP7131624B2 (en) | module | |
JP6414639B2 (en) | High frequency module and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190924 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200805 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201006 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210518 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210531 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6900660 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |