JP2018078153A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2018078153A
JP2018078153A JP2016217607A JP2016217607A JP2018078153A JP 2018078153 A JP2018078153 A JP 2018078153A JP 2016217607 A JP2016217607 A JP 2016217607A JP 2016217607 A JP2016217607 A JP 2016217607A JP 2018078153 A JP2018078153 A JP 2018078153A
Authority
JP
Japan
Prior art keywords
region
semiconductor substrate
diode
igbt
regions
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016217607A
Other languages
English (en)
Inventor
淳 大河原
Jun Ogawara
淳 大河原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016217607A priority Critical patent/JP2018078153A/ja
Publication of JP2018078153A publication Critical patent/JP2018078153A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

【課題】 オン電圧特性が半導体基板内において不均一となることを抑制する。【解決手段】 半導体装置1は、複数のIGBT領域SI1−3と複数のダイオード領域SD1−3に区画されている半導体基板10を備える。IGBT領域SI1−3には、少なくとも第1ドリフト領域24とボディ領域25とエミッタ領域26とトレンチ絶縁ゲート部30が配置されている。ダイオード領域SD1−3には、少なくとも第2ドリフト領域24とアノード領域27が配置されている。中央部を含む範囲にダイオード領域SD1が配置されている。ダイオード領域SD1−3の各々の面積は、中央部から周辺に向けて減少する。【選択図】図1

Description

本明細書が開示する技術は、IGBT構造とダイオード構造が設けられている半導体基板を備える半導体装置に関する。
例えば車載用のパワーデバイスとして用いられる半導体装置の開発が進められている。この種の半導体装置の一例として、逆導通IGBTが知られている。逆導通IGBTは、IGBT構造とダイオード構造が設けられている半導体基板を備える。ダイオード構造は、IGBT構造に対して逆並列に接続されており、フリーホイーリングダイオードとして動作する。特許文献1は、逆導通IGBTと称される半導体装置の一例を開示する。
特開2011−082220号公報
この種の半導体装置は、モジュールとしてパッケージングされた後に、インバータ等の電力変換装置に実装される。このようなパッケージング及び実装工程は、半導体装置の半導体基板に応力を加える。半導体基板に加わる応力は、半導体基板の結晶構造の歪を増大させ、半導体装置の局所的なオン電圧特性(Von特性)を変動させる。半導体基板に加わる応力は、中央部で最大値となる面内分布を有する。このため、この種の半導体装置では、半導体基板の中央部のオン電圧特性の変動が大きく、この結果、オン電圧特性が半導体基板内において不均一となる。
また、半導体装置のオン電圧特性は、温度にも強く依存する。このため、この種の半導体装置では、半導体基板内の温度差が大きいと、オン電圧特性が半導体基板内において不均一となる。
このような不均一なオン電圧特性は、局所的な電流集中を引き起こす原因となり得る。本明細書は、半導体基板に加わる応力及び半導体基板内の温度に起因した不均一なオン電圧特性を改善する技術を提供する。
本明細書が開示する半導体装置の一実施形態は、半導体基板と第1主面電極と第2主面電極を備える。半導体基板は、複数のIGBT領域と複数のダイオード領域に区画されている。第1主面電極は、半導体基板の第1主面を被膜する。第2主面電極は、半導体基板の第2主面を被膜する。半導体基板に設けられているIGBT構造は、第1導電型のコレクタ領域と第2導電型の第1ドリフト領域と第1導電型のボディ領域と第2導電型のエミッタ領域と絶縁ゲート部を有する。コレクタ領域は、第1主面電極に接する。第1ドリフト領域は、コレクタ領域上に設けられている。ボディ領域は、第1ドリフト領域上に設けられており、第2主面電極に接する。エミッタ領域は、ボディ領域によってドリフト領域から隔てられており、第2主面電極に接する。絶縁ゲート部は、ドリフト領域とエミッタ領域を隔てる部分のボディ領域に対向する。絶縁ゲート部は、トレンチ型であってもよく、プレーナー型であってもよい。半導体基板に設けられているダイオード構造は、第2導電型のカソード領域と第1導電型のアノード領域と第2導電型の第2ドリフト領域を有する。カソード領域は、第1主面電極に接する。アノード領域は、第2主面電極に接する。第2ドリフト領域は、カソード領域とアノード領域の間に設けられており、カソード領域の不純物濃度よりも薄い不純物濃度を含む。第2ドリフト領域は、第1ドリフト領域と同一の不純物濃度を有しており、第1ドリフト領域から連続した領域であってもよい。IGBT領域には、少なくとも第1ドリフト領域とボディ領域とエミッタ領域と絶縁ゲート部が配置されている。ダイオード領域には、少なくとも第2ドリフト領域とアノード領域とが配置されている。半導体基板を平面視したときに、中央部から周辺に向けてIGBT領域とダイオード領域が交互に配置されている。中央部を含む範囲にはダイオード領域が配置されている。ダイオード領域の各々の面積は、中央部から周辺に向けて減少する。
IGBT領域はチャネルが形成される領域であることから、IGBT領域の局所的なオン電圧特性の変動は、半導体基板に加わる応力及び温度変動に対して敏感である。一方、ダイオード領域はチャネルが形成される領域ではないことから、ダイオード領域の局所的なオン電圧特性の変動は、半導体基板に加わる応力及び温度変動に対して鈍感である。上記実施形態の半導体装置では、半導体基板に加わる応力が最大となる中央部側にダイオード領域が多く配置されていることから、オン電圧特性の大きな変動が抑えられ、半導体基板内におけるオン電圧特性の変動が均一化される。また、上記実施形態の半導体装置では、半導体基板を平面視したときに、中央部から周辺に向けてIGBT領域とダイオード領域が交互に配置されている。IGBT領域の間にダイオード領域が介在することにより、ダイオード領域からの熱引きによってIGBT領域の温度上昇が抑えられ、これにより、半導体基板内におけるオン電圧特性の変動が均一化される。このように、上記実施形態の半導体装置は、半導体基板に加わる応力及び半導体基板内の温度に起因した不均一なオン電圧特性を改善することができる。
半導体装置の要部断面図を模式的に示しており、図2のI−I線に対応した要部断面図である。 半導体装置の半導体基板に形成されているIGBT領域とダイオード領域のレイアウトを示す平面図である。 変形例の半導体装置の半導体基板に形成されているIGBT領域とダイオード領域のレイアウトを示す平面図である。 変形例の半導体装置の要部断面図を模式的に示しており、図2のI−I線に対応した要部断面図である。 変形例の半導体装置の要部断面図を模式的に示しており、図2のI−I線に対応した要部断面図である。
図1及び図2に示されるように、半導体装置1は、複数のIGBT領域SI1−3と複数のダイオード領域SD1−3に区画されている半導体基板10を備える。半導体基板10を平面視したときに、中央部から周辺に向けてIGBT領域SI1−3とダイオード領域SD1−3が交互に配置されており、中央部を含む範囲にはダイオード領域SD1が配置されている。なお、図2に示す例では、複数のIGBT領域SI1−3と複数のダイオード領域SD2−3の各々がダイオード領域SD1の周囲を一巡して配置されている。この例に代えて、図3に示すように、複数のIGBT領域SI1−3と複数のダイオード領域SD1−3の各々の一部がゲート配線用の領域によって分断されていてもよい。
図1に示されるように、半導体装置1は、半導体基板10の裏面を被覆するコレクタ電極36及び半導体基板10の表面を被覆するエミッタ電極38を備える。半導体装置1はさらに、IGBT領域SI1−3の各々に設けられているトレンチ絶縁ゲート部30、及び、ダイオード領域SD1−2の各々に設けられているダミートレンチ40を備える。
半導体基板10は、p型のコレクタ領域21、n型のカソード領域22、n型のバッファ領域23、n-型のドリフト領域24、p型のボディ領域25、n+型のエミッタ領域26及びp型のアノード領域27を有する。
コレクタ領域21は、IGBT領域SI1−3の各々に配置されている。コレクタ領域21は、半導体基板10の裏層部の一部に設けられており、半導体基板10の裏面に露出する。コレクタ領域21は、その不純物濃度が濃く、コレクタ電極36にオーミック接触する。コレクタ領域21は、例えば、イオン注入技術を利用して、半導体基板10の裏面からボロンを導入することで形成される。
カソード領域22は、ダイオード領域SD1−3の各々に配置されている。カソード領域22は、半導体基板10の裏層部の一部に設けられており、半導体基板10の裏面に露出する。カソード領域22は、その不純物濃度が濃く、コレクタ電極36にオーミック接触する。カソード領域22は、例えば、イオン注入技術を利用して、半導体基板10の裏面からリンを導入することで形成される。
バッファ領域23は、IGBT領域SI1−3及びダイオード領域SD1−3の各々に配置されている。バッファ領域23は、IGBT領域SI1−3において、コレクタ領域21とドリフト領域24の間に設けられている。バッファ領域23は、ダイオード領域SD1−3において、コレクタ領域21とドリフト領域24の間に設けられている。バッファ領域23は、例えば、イオン注入技術を利用して、半導体基板10の裏面からリンを導入することで形成される。
ドリフト領域24は、IGBT領域SI1−3及びダイオード領域SD1−3の各々に配置されている。ドリフト領域24は、IGBT領域SI1−3において、バッファ領域23とボディ領域25の間に設けられている。ドリフト領域24は、ダイオード領域SD1−3において、バッファ領域23とアノード領域27の間に設けられている。ドリフト領域24は、半導体基板10に他の領域を形成した残部であり、不純物濃度は厚み方向に一定である。
ボディ領域25は、IGBT領域SI1−3の各々に配置されている。ボディ領域25は、半導体基板10の表層部に設けられており、半導体基板10の表面に露出する。ボディ領域25は、メインボディ領域25aとコンタクトボディ領域25bを有する。コンタクトボディ領域25bは、その不純物濃度がメインボディ領域25aの不純物濃度よりも濃く、エミッタ電極38にオーミック接触する。IGBT領域SI1−3の各々に配置されているボディ領域25は、隣り合うトレンチ絶縁ゲート部30の間に設けられており、隣り合うトレンチ絶縁ゲート部30の双方の側面に接する。ボディ領域25は、例えば、イオン注入技術を利用して、半導体基板10の表面からボロンを導入することで形成される。
エミッタ領域26は、IGBT領域SI1−3の各々に配置されている。エミッタ領域26は、半導体基板10の表層部に設けられており、半導体基板10の表面に露出する。エミッタ領域26は、その不純物濃度が濃く、エミッタ電極38にオーミック接触する。IGBT領域SI1−3の各々に配置されているエミッタ領域26は、隣り合うトレンチ絶縁ゲート部30の間に複数個が設けられており、少なくとも1つのエミッタ領域26が隣り合うトレンチ絶縁ゲート部30の一方の側面に接しており、他の少なくとも1つのエミッタ領域26が他方の側面に接する。エミッタ領域26は、例えば、イオン注入技術を利用して、半導体基板10の表面からヒ素又はリンを導入することで形成される。
アノード領域27は、ダイオード領域SD1−3の各々に配置されている。アノード領域27は、半導体基板10の表層部に設けられており、半導体基板10の表面に露出する。アノード領域27は、メインアノード領域27aとコンタクトアノード領域27bを有する。コンタクトアノード領域27bは、その不純物濃度がメインアノード領域27aの不純物濃度よりも濃く、エミッタ電極38にオーミック接触する。ダイオード領域SD1−3の各々に配置されているアノード領域27は、隣り合うダミートレンチ40の間に設けられており、隣り合うダミートレンチ40の双方の側面に接する。アノード領域27は、例えば、イオン注入技術を利用して、半導体基板10の表面からボロンを導入することで形成される。
トレンチ絶縁ゲート部30は、IGBT領域SI1−3の各々において、エミッタ領域26及びボディ領域25を貫通してドリフト領域24に達するように深さ方向に伸びている。エミッタ領域26及びボディ領域25は、トレンチ絶縁ゲート部30の側面に接する。ドリフト領域24は、トレンチ絶縁ゲート部30の側面及び底面に接する。トレンチ絶縁ゲート部30は、ゲート絶縁膜32とゲート電極34を有する。ゲート電極34は、ゲート絶縁膜32によって半導体基板10から絶縁されている。ゲート電極34は、ゲート配線に電気的に接続されており、ゲート電圧が印加可能に構成されている。
ダミートレンチ40は、アノード領域27を貫通してドリフト領域24に達するように深さ方向に伸びている。アノード領域27は、ダミートレンチ40の側面に接する。ドリフト領域24は、ダミートレンチ40の側面及び底面に接する。ダミートレンチ40は、ダミートレンチ絶縁膜42とダミートレンチ電極44を有する。ダミートレンチ電極44は、ダミートレンチ絶縁膜42によって半導体基板10から絶縁されている。ダミートレンチ電極44は、エミッタ電極38に電気的に接続されている。この例に代えて、ダミートレンチ電極44の電位は、フローティングであってもよい。
このように、半導体装置1では、コレクタ電極36、コレクタ領域21、バッファ領域23、ドリフト領域24、ボディ領域25、エミッタ領域26、エミッタ電極38及びトレンチ絶縁ゲート部30がIGBT構造を構成しており、そのIGBT構造がIGBT領域SI1−3に選択的に配置されている。半導体装置1では、コレクタ電極36、カソード領域22、バッファ領域23、ドリフト領域24、アノード領域27、エミッタ電極38及びダミートレンチ40がダイオード構造を構成しており、そのダイオード構造がダイオード領域SD1−3に選択的に配置されている。コレクタ電極36はダイオード構造におけるカソード電極として機能し、エミッタ電極38はダイオード構造におけるアノード電極として機能する。
なお、図1に示す例では、全てのIGBT構造がIGBT領域SI1−3に選択的に配置され、全てのダイオード構造がダイオード領域SD1−3に選択的に配置されている。しかしながら、裏面構造については、このようなレイアウトに限定されない。例えば、図4に示されるように、ダイオード領域SD1−3の裏面構造は、コレクタ領域21とカソード領域22の各々が面内に分散配置されていてもよい。この例では、ダイオード領域SD1−3におけるカソード領域22の面積が少なくなるので、ダイオード動作時のキャリア注入量が抑えられる。また、図5に示されるように、コレクタ領域21とカソード領域22の各々が半導体基板10の裏面全体に画一的に分散配置されていてもよい。
このように、IGBT領域SI1−3とダイオード領域SD1−3は、表面構造によって区別される。IGBT領域SI1−3は、IGBT構造のうちの少なくともドリフト領域24とボディ領域25とエミッタ領域26とトレンチ絶縁ゲート部30が配置されている領域であり、チャネルが形成される領域である。ダイオード領域SD1−3は、ダイオード構造のうちの少なくともドリフト領域24とアノード領域27が配置されている領域でありチャネルが形成されない領域である。
次に、半導体装置1の動作を説明する。まず、IGBT領域SI1−3のIGBT構造の動作について説明する。コレクタ電極36にエミッタ電極38よりも高い電位が印加され、ゲート電極34に閾値以上の電位が印加されると、ゲート絶縁膜32の側面のボディ領域25にチャネルが形成され、IGBT構造がターンオンする。このとき、エミッタ電極38から、エミッタ領域26、ボディ領域25のチャネル、ドリフト領域24、バッファ領域23及びコレクタ領域21を経由して、コレクタ電極36に向けて電子が流れる。一方、コレクタ領域21から、バッファ領域23、ドリフト領域24及びボディ領域25を経由して、エミッタ電極38に向けて正孔が流れる。このように、IGBT構造がターンオンすると、コレクタ電極36からエミッタ電極38に向けて電流が流れる。その後、ゲート電極34の電位が閾値未満に低下すると、チャネルが消失し、IGBT構造がターンオフする。
次に、ダイオード領域SD1−3のダイオード構造の動作について説明する。エミッタ電極38にコレクタ電極36よりも高い電位が印加されると、ボディ領域25とドリフト領域24で構成されるpn接合に順方向電圧が加わり、ボディ領域25からドリフト領域24に正孔が注入される。一方、カソード領域22からドリフト領域24に電子が注入される。このように、ダイオード構造のpnダイオードが導通し、還流電流が流れる。
次に、半導体装置1の特徴を説明する。図2に示されるように、半導体装置1は、半導体基板10を平面視したときに、IGBT領域SI1−3とダイオード領域SD1−3が存在する素子領域の中央部から周辺に向けてIGBT領域SI1−3とダイオード領域SD1−3が交互に配置されていることを特徴とする。さらに、中央部を含む範囲にダイオード領域SD−1が配置されていることを特徴とする。さらに、ダイオード領域SD−1の各々の面積は、中央部から周辺に向けて減少することを特徴とする。換言すると、IGBT領域SI1−3の各々の面積は、中央部から周辺に向けて増加することを特徴とする。
IGBT領域SI1−3はチャネルが形成される領域であることから、IGBT領域SI1−3の局所的なオン電圧特性の変動は、半導体基板10に加わる応力及び温度変動に対して敏感である。一方、ダイオード領域SD1−3はチャネルが形成される領域ではないことから、ダイオード領域SD1−3の局所的なオン電圧特性の変動は、半導体基板10に加わる応力及び温度変動に対して鈍感である。
背景技術でも説明したように、半導体装置1は、モジュールとしてパッケージングされた後に、インバータ等の電力変換装置に実装される。このようなパッケージング及び実装工程は、半導体装置1の半導体基板10に応力を加える。半導体基板10に加わる応力は、中央部で最大値となる面内分布を有する。半導体装置1では、半導体基板10に加わる応力が最大となる中央部側にダイオード領域SD1−3が多く配置されている。このため、半導体装置1では、オン電圧特性の大きな変動が抑えられ、半導体基板10内におけるオン電圧特性の変動が均一化される。
また、半導体装置1では、半導体基板10を平面視したときに、中央部から周辺に向けてIGBT領域SI1−3とダイオード領域SD1−3が交互に配置されている。IGBT領域SI1−3の間にダイオード領域SD1−3が介在することにより、ダイオード領域SD1−3からの熱引きによってIGBT領域SI1−3の局所的な温度上昇が抑えられ、これにより、半導体基板10内におけるオン電圧特性の変動が均一化される。
このように、半導体装置1は、半導体基板10に加わる応力及び半導体基板10内の温度に起因した不均一な電気特性を改善することができる。この結果、不均一な電気特性に起因した局所的な電流集中が抑えられ、半導体装置1は高い信頼性を有することができる。
半導体装置1は、例えば大容量化された電力変換装置に実装される場合に有用である。電力変換装置は、並列接続されたスイッチング素子によって大容量化される。この場合、並列接続されるスイッチング素子には、1つのスイッチング素子に電流集中が生じないように、電気特性の揃ったものを用いることが重要である。しかしながら、パッケージング及び実装工程によって電気特性の変動が生じることで、スイッチング素子間に電気特性の不均一が生じると、1つのスイッチング素子に電流が集中することがある。半導体装置1に適用される技術は、パッケージング及び実装工程に起因した電気特性の変動を抑えることができるので、半導体装置1の間の電気特性の変動も抑えることができる。このため、半導体装置1に適用される技術は、大容量化された電力変換装置の信頼性を高めることができる。
以上、本発明の具体例を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例をさまざまに変形、変更したものが含まれる。本明細書または図面に説明した技術要素は、単独であるいは各種の組み合わせによって技術的有用性を発揮するものであり、出願時請求項記載の組み合わせに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
1:半導体装置
10:半導体基板
21:コレクタ領域
22:カソード領域
23:バッファ領域
24:ドリフト領域
25:ボディ領域
25a:メインボディ領域
25b:コンタクトボディ領域
26:エミッタ領域
27:アノード領域
27a:メインアノード領域
27b:コンタクトアノード領域
30:トレンチ絶縁ゲート部
32:ゲート絶縁膜
34:ゲート電極
36:コレクタ電極
38:エミッタ電極
40:ダミートレンチ
42:ダミートレンチ絶縁膜
44:ダミートレンチ電極
SD1−3:ダイオード領域
SI1−3:IGBT領域

Claims (1)

  1. 複数のIGBT領域と複数のダイオード領域に区画されている半導体基板と、
    前記半導体基板の第1主面を被膜する第1主面電極と、
    前記半導体基板の第2主面を被膜する第2主面電極と、を備えており、
    前記半導体基板に設けられているIGBT構造は、
    前記第1主面電極に接する第1導電型のコレクタ領域と、
    前記コレクタ領域上に設けられている第2導電型の第1ドリフト領域と、
    前記第1ドリフト領域上に設けられており、前記第2主面電極に接する第1導電型のボディ領域と、
    前記ボディ領域によって前記ドリフト領域から隔てられており、前記第2主面電極に接する第2導電型のエミッタ領域と、
    前記ドリフト領域と前記エミッタ領域を隔てる部分の前記ボディ領域に対向する絶縁ゲート部と、を有しており、
    前記半導体基板に設けられているダイオード構造は、
    前記第1主面電極に接する第2導電型のカソード領域と、
    前記第2主面電極に接する第1導電型のアノード領域と、
    前記カソード領域と前記アノード領域の間に設けられており、前記カソード領域の不純物濃度よりも薄い不純物濃度を含む第2導電型の第2ドリフト領域と、を有しており、
    前記IGBT領域には、少なくとも前記第1ドリフト領域と前記ボディ領域と前記エミッタ領域と前記絶縁ゲート部が配置されており、
    前記ダイオード領域には、少なくとも前記第2ドリフト領域と前記アノード領域とが配置されており、
    前記半導体基板を平面視したときに、中央部から周辺に向けて前記IGBT領域と前記ダイオード領域が交互に配置されており、
    前記中央部を含む範囲に前記ダイオード領域が配置されており、
    前記ダイオード領域の各々の面積は、前記中央部から周辺に向けて減少する、半導体装置。
JP2016217607A 2016-11-07 2016-11-07 半導体装置 Pending JP2018078153A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016217607A JP2018078153A (ja) 2016-11-07 2016-11-07 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016217607A JP2018078153A (ja) 2016-11-07 2016-11-07 半導体装置

Publications (1)

Publication Number Publication Date
JP2018078153A true JP2018078153A (ja) 2018-05-17

Family

ID=62151001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016217607A Pending JP2018078153A (ja) 2016-11-07 2016-11-07 半導体装置

Country Status (1)

Country Link
JP (1) JP2018078153A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554743A (zh) * 2019-02-08 2020-08-18 株式会社东芝 半导体装置
US11532738B2 (en) 2019-08-09 2022-12-20 Fuji Electric Co., Ltd. Semiconductor device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134950A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2015165541A (ja) * 2014-03-03 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2016021472A (ja) * 2014-07-14 2016-02-04 トヨタ自動車株式会社 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011134950A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
JP2013080796A (ja) * 2011-10-03 2013-05-02 Toyota Central R&D Labs Inc 半導体装置
JP2015165541A (ja) * 2014-03-03 2015-09-17 トヨタ自動車株式会社 半導体装置
JP2016021472A (ja) * 2014-07-14 2016-02-04 トヨタ自動車株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111554743A (zh) * 2019-02-08 2020-08-18 株式会社东芝 半导体装置
JP2020129595A (ja) * 2019-02-08 2020-08-27 株式会社東芝 半導体装置
JP7231427B2 (ja) 2019-02-08 2023-03-01 株式会社東芝 半導体装置
CN111554743B (zh) * 2019-02-08 2023-09-15 株式会社东芝 半导体装置
US11532738B2 (en) 2019-08-09 2022-12-20 Fuji Electric Co., Ltd. Semiconductor device

Similar Documents

Publication Publication Date Title
US6362505B1 (en) MOS field-effect transistor with auxiliary electrode
JP5821320B2 (ja) ダイオード
CN107527943B (zh) 功率半导体装置
JP6668804B2 (ja) 半導体装置
JP5771984B2 (ja) 半導体装置
JP2014056942A (ja) 電力用半導体装置
US10355082B2 (en) Semiconductor device including active and dummy cell regions
EP3340311B1 (en) Trench gate igbt
JP2013115223A (ja) 半導体装置
JP2010135646A (ja) 半導体装置
US8946817B2 (en) Semiconductor device with compensation regions
JP5487956B2 (ja) 半導体装置
JP5737021B2 (ja) 半導体装置
JP5874210B2 (ja) ダイオード
US20220190105A1 (en) Power semiconductor device
JP5694285B2 (ja) 半導体装置
JP2013182905A (ja) 半導体装置
JP2018078153A (ja) 半導体装置
JP2019186313A (ja) 半導体装置
JP2018181955A (ja) 半導体装置
JP6408405B2 (ja) 半導体装置
JP2021072418A (ja) 半導体装置およびその製造方法
JP2017168579A (ja) 半導体装置
JP6635900B2 (ja) 半導体装置
JP2016149429A (ja) 逆導通igbt

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190617

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200526

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200609

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20201208