JP2018072483A - Display device and electronic apparatus - Google Patents

Display device and electronic apparatus Download PDF

Info

Publication number
JP2018072483A
JP2018072483A JP2016209845A JP2016209845A JP2018072483A JP 2018072483 A JP2018072483 A JP 2018072483A JP 2016209845 A JP2016209845 A JP 2016209845A JP 2016209845 A JP2016209845 A JP 2016209845A JP 2018072483 A JP2018072483 A JP 2018072483A
Authority
JP
Japan
Prior art keywords
transistor
display
light
region
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016209845A
Other languages
Japanese (ja)
Other versions
JP6756579B2 (en
JP2018072483A5 (en
Inventor
池田　隆之
Takayuki Ikeda
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2016209845A priority Critical patent/JP6756579B2/en
Publication of JP2018072483A publication Critical patent/JP2018072483A/en
Publication of JP2018072483A5 publication Critical patent/JP2018072483A5/en
Application granted granted Critical
Publication of JP6756579B2 publication Critical patent/JP6756579B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a display device excellent in visibility.SOLUTION: The display device has a display area, and further has a display element and a light receiving element. The display element includes either one or both of a light-emitting element and a reflector element. The light receiving element has a function of detecting illuminance of light emitted to the display area. The light receiving element divides the display area into a first area and a second area. The first area is an area to be irradiated with light of lower illuminance than the second area, and the brightness of an image displayed on the first area is higher than the brightness of an image displayed on the second area. The display element and the light receiving element can be provided on the display area. The first area can display an image by the light-emitting element, and the second area can display an image by the reflector element. Alternatively, the first area can display an image by the light-emitting element and the reflector element, and the second area can display an image by the reflector element.SELECTED DRAWING: Figure 1

Description

本発明の一形態は表示装置、または、電子機器に関する。 One embodiment of the present invention relates to a display device or an electronic device.

また、本発明の一形態は、半導体装置に関する。なお本発明の一形態は、上記の技術分野に限定されない。本明細書等で開示する発明の技術分野は、物、方法、または、製造方法に関するものである。または、本発明の一形態は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関するものである。 One embodiment of the present invention relates to a semiconductor device. Note that one embodiment of the present invention is not limited to the above technical field. The technical field of the invention disclosed in this specification and the like relates to an object, a method, or a manufacturing method. Alternatively, one embodiment of the present invention relates to a process, a machine, a manufacture, or a composition (composition of matter).

なお、本明細書等において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。表示装置、発光装置、記憶装置、電気光学装置、半導体回路および電子機器は、半導体装置を有する場合がある。 Note that in this specification and the like, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics. A display device, a light-emitting device, a memory device, an electro-optical device, a semiconductor circuit, and an electronic device may include a semiconductor device.

タッチパネルを備えた携帯情報端末が普及している。その携帯情報端末のディスプレイとして有機ＥＬディスプレイが注目されている。有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）ディスプレイは視認性に優れ、フレキシブルディスプレイへの応用も可能である。 Portable information terminals equipped with a touch panel have become widespread. An organic EL display has attracted attention as a display of the portable information terminal. An organic EL (Electro Luminescence) display has excellent visibility and can be applied to a flexible display.

酸化物半導体トランジスタを、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置に用いる技術が注目されている。酸化物半導体トランジスタはオフ電流が非常に小さい。そのことを利用して、静止画像を表示する際のリフレッシュ頻度を少なくし、液晶ディスプレイや有機ＥＬディスプレイの消費電力を低減する技術が開示されている（特許文献１、特許文献２）。 A technique for using an oxide semiconductor transistor for a display device such as a liquid crystal display or an organic EL display has attracted attention. An oxide semiconductor transistor has very low off-state current. By utilizing this fact, a technique for reducing the refresh frequency when displaying a still image and reducing the power consumption of a liquid crystal display or an organic EL display has been disclosed (Patent Document 1 and Patent Document 2).

１つの画素に発光素子と反射型の液晶素子が設けられている表示装置が提案されている（特許文献３）。当該表示装置では、十分な明るさの外光がある環境では液晶素子による表示を行い、十分な明るさを得られない環境では発光素子を利用した表示を行うことができる。 A display device in which a light emitting element and a reflective liquid crystal element are provided in one pixel has been proposed (Patent Document 3). In the display device, display using a liquid crystal element can be performed in an environment where there is sufficient external light, and display using a light-emitting element can be performed in an environment where sufficient brightness cannot be obtained.

特開２０１１‐１４１５２２号公報JP 2011-141522 A 特開２０１１‐１４１５２４号公報JP 2011-141524 A 特表２００９−５１０５２７号公報Special table 2009-510527 gazette

スマートフォン等、タッチ検出機能を有する電子機器において、例えばタッチ動作を行おうとして手をかざすと、手をかざした部分が影となり、視認性が低下する。 In an electronic device having a touch detection function, such as a smartphone, for example, when a hand is held while trying to perform a touch operation, a portion where the hand is held becomes a shadow, and visibility decreases.

そこで、本発明の一形態は、視認性が優れた表示装置を提供することを課題の一とする。または、本発明の一形態は、消費電力の小さい表示装置を提供することを課題の一とする。または、本発明の一形態は、新規な表示装置を提供することを課題の一とする。または、本発明の一形態は、新規な電子機器を提供することを課題の一とする。または、本発明の一形態は、新規な半導体装置を提供することを課題の一とする。 Thus, an object of one embodiment of the present invention is to provide a display device with excellent visibility. Another object of one embodiment of the present invention is to provide a display device with low power consumption. Another object of one embodiment of the present invention is to provide a novel display device. Another object of one embodiment of the present invention is to provide a novel electronic device. Another object of one embodiment of the present invention is to provide a novel semiconductor device.

なお、複数の課題の記載は、互いの課題の存在を妨げるものではない。なお、本発明の一形態は、これらの課題の全て解決する必要はない。また、列記した以外の課題が、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、これらの課題も、本発明の一形態の課題となり得る。 Note that the description of a plurality of tasks does not disturb each other's existence. Note that one embodiment of the present invention does not have to solve all of these problems. Problems other than those listed will be apparent from descriptions of the specification, drawings, claims, and the like, and these problems may also be a problem of one embodiment of the present invention.

本発明の一態様は、表示領域を有する表示装置であって、表示装置は、表示素子と、受光素子と、を有し、表示素子は、発光素子及び反射素子のいずれか一方または双方を有し、受光素子は、表示領域に照射された光の照度を検出する機能を有し、受光素子によって、表示領域は、第１の領域と、第２の領域とに分割され、第１の領域は、第２の領域よりも、照射される光の照度が低い領域であり、第１の領域に表示される画像の輝度は、第２の領域に表示される画像の輝度より高い表示装置である。 One embodiment of the present invention is a display device including a display region, and the display device includes a display element and a light receiving element, and the display element includes one or both of a light emitting element and a reflective element. The light receiving element has a function of detecting the illuminance of light applied to the display area. The light receiving element divides the display area into a first area and a second area. Is a region where the illuminance of the irradiated light is lower than that of the second region, and the brightness of the image displayed in the first region is higher than the brightness of the image displayed in the second region. is there.

また、本発明の一態様は、表示領域を有する表示装置であって、表示装置は、表示素子と、受光素子と、を有し、表示素子は、発光素子及び反射素子のいずれか一方または双方を有し、受光素子は、表示領域に照射された光の照度を検出する機能を有し、受光素子によって、表示領域は、第１の領域と、第２の領域とに分割され、第１の領域は、第１の照度以下かつ第２の照度以上の光が照射される領域であり、第２の領域は、第１の照度より高い照度の光、または第２の照度未満の照度の光が照射される領域であり、第１の照度は、第２の照度より高く、第１の領域に表示される画像の輝度は、第２の領域に表示される画像の輝度より表示装置である。 Another embodiment of the present invention is a display device including a display region, the display device including a display element and a light receiving element, and the display element is one or both of a light-emitting element and a reflective element. The light receiving element has a function of detecting the illuminance of light irradiated to the display area. The light receiving element divides the display area into a first area and a second area. The region is a region irradiated with light of the first illuminance or less and the second illuminance or more, and the second region is light having an illuminance higher than the first illuminance or less than the second illuminance. It is an area irradiated with light, the first illuminance is higher than the second illuminance, and the brightness of the image displayed in the first area is higher than the brightness of the image displayed in the second area. is there.

また、本発明の一態様は、表示領域を有する表示装置であって、表示装置は、表示素子と、受光素子と、入出力装置と、を有し、表示素子は、発光素子及び反射素子のいずれか一方または双方を有し、受光素子は、表示領域に照射された光の照度を検出する機能を有し、受光素子によって、表示領域は、第１の領域と、第２の領域とに分割され、第１の領域は、第２の領域よりも照射される光の照度が低い領域、かつ入出力動作が検出されていない領域であり、第１の領域に表示される画像の輝度は、第２の領域に表示される画像の輝度より高い表示装置である。 Another embodiment of the present invention is a display device including a display region, the display device including a display element, a light receiving element, and an input / output device. The display element includes a light-emitting element and a reflective element. Either or both of them, the light receiving element has a function of detecting the illuminance of the light irradiated to the display area, and the display area is divided into the first area and the second area by the light receiving element. The divided first region is a region where the illuminance of light irradiated is lower than that of the second region and an input / output operation is not detected, and the luminance of the image displayed in the first region is The display device is higher than the luminance of the image displayed in the second area.

また、上記態様において、入出力装置は、タッチセンサであり、入出力動作は、タッチ動作であってもよい。 In the above aspect, the input / output device may be a touch sensor, and the input / output operation may be a touch operation.

また、上記態様において、表示領域には、表示素子と、受光素子とが設けられていてもよい。 In the above aspect, a display element and a light receiving element may be provided in the display area.

また、上記態様において、表示素子は、発光素子及び反射素子の双方を有し、第１の領域には、発光素子によって画像が表示され、第２の領域には、反射素子によって画像が表示されてもよい。 In the above aspect, the display element includes both a light-emitting element and a reflective element. An image is displayed by the light-emitting element in the first area, and an image is displayed by the reflective element in the second area. May be.

また、上記態様において、表示素子は、発光素子及び反射素子の双方を有し、第１の領域には、発光素子および反射素子によって画像が表示され、第３の領域には、反射素子によって画像が表示されてもよい。 In the above aspect, the display element includes both a light-emitting element and a reflective element. An image is displayed in the first area by the light-emitting element and the reflective element, and an image is displayed in the third area by the reflective element. May be displayed.

また、上記態様において、第１の層と、第２の層と、第３の層と、を有し、第１の層には、発光素子が設けられ、第２の層には、受光素子と、反射素子を駆動する機能を有するトランジスタと、が設けられ、第３の層には、反射素子が設けられてもよい。 In the above embodiment, the first layer, the second layer, and the third layer are provided, the first layer includes a light-emitting element, and the second layer includes a light-receiving element. And a transistor having a function of driving the reflective element, and the third layer may be provided with the reflective element.

また、本発明の一態様の表示装置と、操作キーと、を有する電子機器も本発明の一態様である。 An electronic device including the display device of one embodiment of the present invention and an operation key is also one embodiment of the present invention.

本発明の一形態は、視認性が優れた表示装置を提供することができる。または、本発明の一形態は、消費電力の小さい表示装置を提供することができる。または、本発明の一形態は、新規な表示装置を提供することができる。または、本発明の一形態は、新規な電子機器を提供することができる。または、本発明の一形態は、新規な半導体装置を提供することができる。 One embodiment of the present invention can provide a display device with excellent visibility. Alternatively, according to one embodiment of the present invention, a display device with low power consumption can be provided. Alternatively, according to one embodiment of the present invention, a novel display device can be provided. One embodiment of the present invention can provide a novel electronic device. Alternatively, according to one embodiment of the present invention, a novel semiconductor device can be provided.

なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一形態は、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention need not have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.

表示装置の使用例を示す図。FIG. 9 illustrates a usage example of a display device. 表示装置の使用例を示す図。FIG. 9 illustrates a usage example of a display device. 表示装置の構成例を示すブロック図。FIG. 11 is a block diagram illustrating a configuration example of a display device. 表示装置の構成例を示すブロック図。FIG. 11 is a block diagram illustrating a configuration example of a display device. 画素の構成例を示す回路図および模式図。The circuit diagram and schematic diagram which show the structural example of a pixel. 光センサ回路の構成例を示す回路図および光センサの動作方法の一例を示すタイミングチャート。The circuit diagram which shows the structural example of an optical sensor circuit, and the timing chart which shows an example of the operation | movement method of an optical sensor. 光センサ回路の構成例を示す回路図。The circuit diagram which shows the structural example of an optical sensor circuit. グローバルシャッタ方式およびローリングシャッタ方式の動作を説明する図。The figure explaining operation | movement of a global shutter system and a rolling shutter system. 光センサ回路の構成例を示す回路図。The circuit diagram which shows the structural example of an optical sensor circuit. ドライバの構成例を示すブロック図。The block diagram which shows the structural example of a driver. 順序回路の構成例を示す回路図。The circuit diagram which shows the structural example of a sequential circuit. プリチャージ回路とスイッチ回路の構成例を示す回路図。The circuit diagram which shows the structural example of a precharge circuit and a switch circuit. 画素と光センサ回路の構成例を示すブロック図。FIG. 3 is a block diagram illustrating a configuration example of a pixel and a photosensor circuit. 画像データの生成方法を説明する図。The figure explaining the production | generation method of image data. 画像データの生成方法を説明する図。The figure explaining the production | generation method of image data. 表示装置の構成例を示す断面模式図。FIG. 6 is a schematic cross-sectional view illustrating a configuration example of a display device. 表示装置の構成例を示す断面図。Sectional drawing which shows the structural example of a display apparatus. 表示装置の構成例を示す断面図。Sectional drawing which shows the structural example of a display apparatus. 表示装置の構成例を示す断面図。Sectional drawing which shows the structural example of a display apparatus. 電子機器の例を示す図。FIG. 14 illustrates an example of an electronic device.

以下、実施の形態について図面を参照しながら説明する。但し、実施の形態は多くの異なる形態で実施することが可能であり、趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は、以下の実施の形態の記載内容に限定して解釈されるものではない。 Hereinafter, embodiments will be described with reference to the drawings. However, the embodiments can be implemented in many different forms, and it is easily understood by those skilled in the art that the forms and details can be variously changed without departing from the spirit and scope thereof. . Therefore, the present invention should not be construed as being limited to the description of the following embodiments.

また、図面において、大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。なお図面は、理想的な例を模式的に示したものであり、図面に示す形状または値などに限定されない。 In the drawings, the size, the thickness of layers, or regions are exaggerated for clarity in some cases. Therefore, it is not necessarily limited to the scale. The drawings schematically show an ideal example, and are not limited to the shapes or values shown in the drawings.

また、本明細書は、以下の実施の形態を適宜組み合わせることが可能である。また、１つの実施の形態の中に、複数の構成例が示される場合は、互い構成例を適宜組み合わせることが可能である。 Further, in this specification, the following embodiments can be combined as appropriate. In addition, in the case where a plurality of structure examples are given in one embodiment, any of the structure examples can be combined as appropriate.

本明細書において、特に断りがない場合、オン電流とは、トランジスタがオン状態にあるときのドレイン電流をいう。オン状態（オンと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ゲートとソースの間の電圧（ＶＧ）がしきい値電圧（Ｖｔｈ）以上の状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈ以下の状態をいう。例えば、ｎチャネル型のトランジスタのオン電流とは、ＶＧがＶｔｈ以上のときのドレイン電流を言う。また、トランジスタのオン電流は、ドレインとソースの間の電圧（ＶＤ）に依存する場合がある。 In this specification, unless otherwise specified, on-state current refers to drain current when a transistor is in an on state. The ON state (sometimes abbreviated as ON) is a state where the voltage between the gate and the source (V G ) is equal to or higher than the threshold voltage (V th ) in an n-channel transistor, unless otherwise specified, p In a channel type transistor, V G is a state of V th or less. For example, the on-current of the n-channel transistor, V G refers to a drain current when the above V th. In addition, the on-state current of the transistor may depend on a voltage (V D ) between the drain and the source.

本明細書において、特に断りがない場合、オフ電流とは、トランジスタがオフ状態にあるときのドレイン電流をいう。オフ状態（オフと略す場合もある）とは、特に断りがない場合、ｎチャネル型トランジスタでは、ＶＧがＶｔｈよりも低い状態、ｐチャネル型トランジスタでは、ＶＧがＶｔｈよりも高い状態をいう。例えば、ｎチャネル型のトランジスタのオフ電流とは、ＶＧがＶｔｈよりも低いときのドレイン電流を言う。トランジスタのオフ電流は、ＶＧに依存する場合がある。従って、トランジスタのオフ電流が１０−２１Ａ未満である、とは、トランジスタのオフ電流が１０−２１Ａ未満となるＶＧの値が存在することを言う場合がある。 In this specification, unless otherwise specified, off-state current refers to drain current when a transistor is off. The OFF state (sometimes referred to as OFF), unless otherwise specified, the n-channel type transistor, V G is lower than V th state, the p-channel type transistor, V G is higher than V th state Say. For example, the off-current of the n-channel transistor, refers to the drain current when V G is lower than V th. Off-state current of the transistor may be dependent on the V G. Accordingly, the off current of the transistor is less than 10 -21 A, and may refer to the value of V G to off-current of the transistor is less than 10 -21 A are present.

また、トランジスタのオフ電流は、ＶＤに依存する場合がある。本明細書において、オフ電流は、特に記載がない場合、ＶＤの絶対値が０．１Ｖ、０．８Ｖ、１Ｖ、１．２Ｖ、１．８Ｖ、２．５Ｖ、３Ｖ、３．３Ｖ、１０Ｖ、１２Ｖ、１６Ｖ、または２０Ｖにおけるオフ電流を表す場合がある。または、当該トランジスタが含まれる半導体装置等において使用されるＶＤにおけるオフ電流を表す場合がある。 In addition, the off-state current of the transistor may depend on V D. In this specification, unless otherwise specified, the off-state current is such that the absolute value of V D is 0.1 V, 0.8 V, 1 V, 1.2 V, 1.8 V, 2.5 V, 3 V, 3.3 V, 10 V , 12V, 16V, or 20V may be represented. Alternatively, the off-state current in V D used in a semiconductor device or the like including the transistor may be represented.

本明細書等において、トランジスタの接続関係を説明する際、ソースとドレインとの一方を、「ソースまたはドレインの一方」（または第１電極、または第１端子）と表記し、ソースとドレインとの他方を「ソースまたはドレインの他方」（または第２電極、または第２端子）と表記している。これは、トランジスタのソースとドレインは、トランジスタの構造または動作条件等によって変わるためである。なおトランジスタのソースとドレインの呼称については、ソース（ドレイン）端子や、ソース（ドレイン）電極等、状況に応じて適切に言い換えることができる。 In this specification and the like, in describing connection relations of transistors, one of a source and a drain is referred to as “one of a source and a drain” (or a first electrode or a first terminal), and the source and the drain The other is referred to as “the other of the source and the drain” (or the second electrode or the second terminal). This is because the source and drain of the transistor vary depending on the structure or operating conditions of the transistor. Note that the names of the source and the drain of the transistor can be appropriately rephrased depending on the situation, such as a source (drain) terminal or a source (drain) electrode.

本明細書等において、ＸとＹとが接続されている、と明示的に記載されている場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとする。 In this specification and the like, when X and Y are explicitly described as being connected, X and Y are electrically connected and X and Y are directly connected. It is assumed that this is disclosed in this specification and the like.

ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、層、など）であるとする。 Here, X and Y are assumed to be objects (for example, devices, elements, circuits, wirings, electrodes, terminals, conductive films, layers, etc.).

ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さずに、ＸとＹとが、接続されている場合である。 As an example of the case where X and Y are directly connected, an element that enables electrical connection between X and Y (for example, a switch, a transistor, a capacitor, an inductor, a resistor, a diode, a display, etc.) This is a case where X and Y are connected without passing through an element, a light emitting element, a load, or the like.

ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されることが可能である。なお、スイッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流すか流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、ＸとＹとが直接的に接続されている場合を含むものとする。 As an example of the case where X and Y are electrically connected, an element (for example, a switch, a transistor, a capacitive element, an inductor, a resistance element, a diode, a display, etc.) that enables electrical connection between X and Y is shown. More than one element, light emitting element, load, etc.) can be connected between X and Y. Note that the switch is in a conductive state (on state) or a non-conductive state (off state), and has a function of controlling whether or not to pass a current. Alternatively, the switch has a function of selecting and switching a path through which a current flows. Note that the case where X and Y are electrically connected includes the case where X and Y are directly connected.

（実施の形態１）
本実施の形態は、本発明の一形態である表示装置について説明を行う。 (Embodiment 1)
In this embodiment, a display device which is one embodiment of the present invention will be described.

図１（Ａ）、（Ｂ）および図２（Ａ）、（Ｂ）に、本発明の一態様の表示装置である表示装置１０を示す。表示装置１０は、表示素子および受光素子を有する。また、表示装置１０は、画像を表示することができる領域１１を有する。つまり、領域１１は、表示領域と言うことができる。表示素子および受光素子は、例えば領域１１に設けることができる。なお、表示装置１０は、入出力装置を有してもよい。入出力装置は、例えば領域１１と重なるように設けることができる。入出力装置として、例えばタッチパネルとすることができる。 1A and 1B and FIGS. 2A and 2B illustrate a display device 10 which is a display device of one embodiment of the present invention. The display device 10 includes a display element and a light receiving element. Further, the display device 10 includes an area 11 where an image can be displayed. That is, the area 11 can be said to be a display area. The display element and the light receiving element can be provided in the region 11, for example. Note that the display device 10 may include an input / output device. The input / output device can be provided so as to overlap with the region 11, for example. For example, a touch panel can be used as the input / output device.

表示素子として、例えば発光素子とすることができる。発光素子は、自発光により領域１１に画像を表示する機能を有する表示素子である。発光素子として、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザー等を用いることができる。なお、発光素子として、バックライト、またはサイドライト等の光源と、透過型の液晶素子とを組み合わせた素子を用いてもよい。 As the display element, for example, a light emitting element can be used. The light emitting element is a display element having a function of displaying an image in the region 11 by self light emission. As the light-emitting element, an organic EL element, an inorganic EL element, an LED (Light Emitting Diode), a QLED (Quantum-dot Light Emitting Diode), a semiconductor laser, or the like can be used. Note that as the light-emitting element, an element in which a light source such as a backlight or a sidelight and a transmissive liquid crystal element are combined may be used.

受光素子は、外部から照射される光の照度を検出する機能を有する。入出力装置は、表示装置１０への入出力動作を行う機能を有する。例えば、入出力装置がタッチパネルである場合は、当該タッチパネルは例えば領域１１に対するタッチ動作を検出し、検出されたタッチ動作に応じて入出力を行うことができる。本明細書等では、指で領域１１をタッチする例を示すが、指の代わりにスタイラスを用いてもよい。 The light receiving element has a function of detecting the illuminance of light emitted from the outside. The input / output device has a function of performing an input / output operation to the display device 10. For example, when the input / output device is a touch panel, the touch panel can detect, for example, a touch operation with respect to the region 11 and perform input / output according to the detected touch operation. In this specification and the like, an example in which the region 11 is touched with a finger is shown, but a stylus may be used instead of the finger.

＜使用例＞
図１（Ａ）は、使用者が領域１１を例えばタッチしようとして、領域１１に手をかざしている場合を示している。この場合、領域１１において手と重なる領域は、手の影となるため、視認性が低下する。そこで、本発明の一態様では、当該領域に設けられた表示素子の輝度を、領域１１内のその他の領域に設けられた表示素子の輝度より高める。つまり、例えば手の影部分となる領域に表示される画像の輝度を、領域１１内のその他の領域に表示される画像の輝度より高める。これにより、表示装置１０の視認性を高めることができる。また、影部分となった領域の輝度を選択的に高めることにより、領域１１全体の輝度を高める場合より表示装置１０の消費電力を低減させることができる。 <Usage example>
FIG. 1A shows a case where the user is holding the hand over the area 11 in an attempt to touch the area 11, for example. In this case, the region that overlaps the hand in the region 11 becomes a shadow of the hand, so visibility is lowered. Therefore, in one embodiment of the present invention, the luminance of the display element provided in the region is higher than the luminance of the display element provided in another region in the region 11. That is, for example, the luminance of the image displayed in the region that becomes the shadow portion of the hand is made higher than the luminance of the image displayed in the other region in the region 11. Thereby, the visibility of the display apparatus 10 can be improved. In addition, by selectively increasing the luminance of the shadow area, the power consumption of the display device 10 can be reduced as compared with the case where the luminance of the entire area 11 is increased.

本明細書等において、表示される画像の輝度を高めた領域を領域１２とし、領域１１内における、領域１２以外の領域を領域１３とする。この場合、照射される光の照度が領域１３に照射される光の照度よりも低い領域を、領域１２とすることができる。つまり、領域１１は、受光素子に照射される光の照度によって領域１２と領域１３に分割することができる。 In this specification and the like, an area in which the brightness of an image to be displayed is increased is referred to as area 12, and an area other than area 12 in area 11 is referred to as area 13. In this case, a region where the illuminance of the irradiated light is lower than the illuminance of the light irradiated on the region 13 can be defined as the region 12. That is, the region 11 can be divided into the region 12 and the region 13 according to the illuminance of light irradiated to the light receiving element.

なお、表示素子は、例えば反射素子としてもよい。反射素子は、外光の反射を利用して画像を表示する機能を有する表示素子である。反射素子として、例えば液晶素子、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）等を用いることができる。 The display element may be a reflective element, for example. The reflective element is a display element having a function of displaying an image using reflection of external light. As the reflective element, for example, a liquid crystal element, a shutter type MEMS (Micro Electro Mechanical System) element, an optical interference type MEMS element, a microcapsule type, an electrophoretic type, an electrowetting type, an electronic powder fluid (registered trademark), or the like is used. be able to.

なお、表示素子として、発光素子および反射素子の両方を有する構成としてもよい。当該構成では、高輝度の画像を表示する場合は発光素子による表示を行い、低消費電力で画像を表示する場合は反射素子による表示を行うことができる。つまり、例えば領域１２では発光素子による表示を行い、領域１３では反射素子による表示を行うことができる。 Note that the display element may have both a light-emitting element and a reflective element. In this configuration, when a high-luminance image is displayed, display using a light-emitting element is performed, and when an image is displayed with low power consumption, display using a reflective element can be performed. That is, for example, display with a light emitting element can be performed in the region 12, and display with a reflective element can be performed in the region 13.

また、表示装置１０は、発光素子および反射素子の両方により画像を表示する機能を有してもよい。本明細書等において、発光素子および反射素子の両方により画像を表示することを、ハイブリッド表示と呼ぶ場合がある。また、本明細書等において、ハイブリッド表示を行う機能を有する表示装置を、ハイブリッドディスプレイと呼ぶ場合がある。 In addition, the display device 10 may have a function of displaying an image using both the light emitting element and the reflecting element. In this specification and the like, displaying an image by both the light emitting element and the reflecting element may be referred to as hybrid display. In this specification and the like, a display device having a function of performing hybrid display may be referred to as a hybrid display.

ハイブリッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強度を互いに補完して、文字または画像を表示する方法である。または、ハイブリッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光を用いて、文字および／または画像を表示する方法である。ただし、ハイブリッド表示を行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を用いて表示される画素または副画素と、複数の表示素子の二以上を用いて表示される画素または副画素と、を有する場合がある。 Hybrid display is a method of displaying characters or images on one panel by using reflected light and self-light emission in combination with each other to complement color tone or light intensity. Alternatively, the hybrid display is a method for displaying characters and / or images using light from a plurality of display elements in the same pixel or the same sub-pixel. However, when a hybrid display that performs hybrid display is viewed locally, the display is performed using a pixel or sub-pixel displayed using any one of a plurality of display elements and two or more of the plurality of display elements. A pixel or a sub-pixel.

なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、ハイブリッド表示という。 Note that in this specification and the like, a display that satisfies any one or a plurality of expressions of the above configuration is referred to as a hybrid display.

また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、および自発光のいずれか一方または双方を用いて、文字および／または画像を表示する機能を有する。 The hybrid display has a plurality of display elements in the same pixel or the same sub-pixel. Examples of the plurality of display elements include a reflective element that reflects light and a self-luminous element that emits light. Note that the reflective element and the self-luminous element can be controlled independently. The hybrid display has a function of displaying characters and / or images using either one or both of reflected light and self-light emission in the display unit.

例えば、領域１２では発光素子および反射素子を用いて画像を表示し、領域１３では反射素子を用いて画像を表示してもよい。例えば、領域１２では発光素子を用いて画像を表示し、領域１３では発光素子および反射素子を用いて画像を表示してもよい。 For example, in region 12, an image may be displayed using a light emitting element and a reflective element, and in region 13, an image may be displayed using a reflective element. For example, in region 12, an image may be displayed using a light emitting element, and in region 13, an image may be displayed using a light emitting element and a reflective element.

なお、領域１２および領域１３において、どの表示素子を用いて画像を表示するかは、例えば領域１３に照射される光の照度を基にして規定することができる。例えば、晴れの日の屋外など、外光の照度が高い場合は、領域１２は発光素子および反射素子を用いて画像を表示し、領域１３は反射素子を用いて画像を表示することができる。例えば、屋内または曇りの日の屋外等、外光の照度が低い場合は、領域１２は発光素子を用いて画像を表示し、領域１３は発光素子および反射素子の両方、または反射素子のみを用いて画像を表示することができる。また、夜間や暗所等では、影等による視認性の低下は発生しづらいと考えられるため、領域１１全体について発光素子を用いて画像を表示してもよい。 Note that which display element is used to display an image in the region 12 and the region 13 can be defined based on, for example, the illuminance of light applied to the region 13. For example, when the illuminance of outside light is high, such as outdoors on a sunny day, the region 12 can display an image using a light emitting element and a reflective element, and the region 13 can display an image using a reflective element. For example, when the illuminance of outside light is low, such as indoors or outdoors on a cloudy day, the region 12 displays an image using a light emitting element, and the region 13 uses both the light emitting element and the reflecting element, or only the reflecting element. Images can be displayed. In addition, it is considered that a decrease in visibility due to a shadow or the like is unlikely to occur at night or in a dark place. Therefore, the entire region 11 may be displayed using a light emitting element.

図１（Ｂ）は、使用者が領域１１をタッチしている場合を示している。使用者がタッチしている領域を、領域１４とする。領域１４は、指等で隠れているため、領域１４に表示される画像は使用者から見えないと考えられる。したがって、領域１４には、領域１３と同様の輝度の画像を表示する、つまり、領域１２に表示される画像より輝度を低くすることが好ましい。これにより、領域１４に表示される画像の輝度を領域１２に表示される画像の輝度と同様に高くする場合より、表示装置１０の消費電力を低減させることができる。 FIG. 1B shows a case where the user is touching the area 11. A region touched by the user is referred to as a region 14. Since the area 14 is hidden by a finger or the like, it is considered that the image displayed in the area 14 is not visible to the user. Therefore, it is preferable to display an image having the same luminance as that of the region 13 in the region 14, that is, lower luminance than the image displayed in the region 12. Thereby, the power consumption of the display device 10 can be reduced as compared with the case where the luminance of the image displayed in the region 14 is increased similarly to the luminance of the image displayed in the region 12.

なお、タッチ動作が検出されなくても、領域１１内で、照射される光の照度が一定値未満の領域は、手等に隠れて使用者から見えない領域と考えられるので、当該領域を領域１４としてもよい。 Even if a touch operation is not detected, an area where the illuminance of the irradiated light is less than a certain value in the area 11 is considered to be an area that is hidden from the hand or the like and cannot be seen by the user. It may be 14.

つまり、表示装置１０において、照度が高いほうから第１の照度、第２の照度とすると、領域１２は第１の照度以下かつ第２の照度以上の光が照射される領域とすることができ、領域１３は第１の照度より高い照度の光が照射される領域とすることができ、領域１４は第２の照度未満の光が照射される領域とすることができる。例えば、表示装置１０は、第１の照度を１０００ｌｘとすることができ、第２の照度を１０ｌｘとすることができる。 In other words, in the display device 10, when the first illuminance and the second illuminance are set in descending order of the illuminance, the region 12 can be an area that is irradiated with light of the first illuminance or less and the second illuminance or more. The region 13 can be a region irradiated with light having an illuminance higher than the first illuminance, and the region 14 can be a region irradiated with light having a light intensity less than the second illuminance. For example, the display device 10 can set the first illuminance to 1000 lx and the second illuminance to 10 lx.

図１（Ａ）では、影部分の領域のみを領域１２としたが、本発明の一態様はこれに限らない。例えば、図２（Ａ）に示すように、影部分の領域およびその周辺領域を領域１２としてもよい。つまり、第１の照度以下の光が照射される領域だけでなく、その周辺領域（当該周辺領域には、第１の照度より高い照度の光が照射されている）も領域１２として、高輝度の画像を表示してもよい。これにより、表示装置１０の視認性を高めることができる。 In FIG. 1A, only the shadow area is the area 12, but one embodiment of the present invention is not limited thereto. For example, as shown in FIG. 2A, the shadow area and its peripheral area may be the area 12. That is, not only a region irradiated with light having the first illuminance or less, but also its peripheral region (the peripheral region is irradiated with light having an illuminance higher than the first illuminance) is the region 12 with high brightness. May be displayed. Thereby, the visibility of the display apparatus 10 can be improved.

なお、領域１２は、様々な形状とすることができる。例えば、図２（Ｂ）に示すように、影部分を含んだ矩形とすることができる。または、領域１２は、影部分を含んだ円形、楕円形等とすることができる。このように、領域１２を特定の形状とすることにより、表示装置１０の動作を簡易なものとすることができる。 The region 12 can have various shapes. For example, as shown in FIG. 2B, a rectangle including a shadow portion can be used. Alternatively, the region 12 can be a circle, an ellipse or the like including a shadow portion. Thus, by making the region 12 have a specific shape, the operation of the display device 10 can be simplified.

＜ブロック図＞
図３は表示装置１０の構成例を示すブロック図である。表示装置１０は、領域１１の他、ゲートドライバ２５、ゲートドライバ２６、ソースドライバ２７、ゲートドライバ３４、ソースドライバ３５、ホスト４１、コントローラ４２、フレームメモリ４３、画像処理回路５１、画像送信回路５２、ドライバ制御回路５３、画像送信回路５４、ドライバ制御回路５５、補正用モニタ回路５６、Ａ／Ｄ（Ａｎａｌｏｇ ｔｏ Ｄｉｇｉｔａｌ）変換回路５７、ドライバ制御回路５８およびデータ生成回路５９を有する。 <Block diagram>
FIG. 3 is a block diagram illustrating a configuration example of the display device 10. In addition to the region 11, the display device 10 includes a gate driver 25, a gate driver 26, a source driver 27, a gate driver 34, a source driver 35, a host 41, a controller 42, a frame memory 43, an image processing circuit 51, an image transmission circuit 52, A driver control circuit 53, an image transmission circuit 54, a driver control circuit 55, a correction monitor circuit 56, an A / D (Analog to Digital) conversion circuit 57, a driver control circuit 58, and a data generation circuit 59 are provided.

また、領域１１は、表示部２１、光センサ部３１およびタッチパネル３６を有する。表示部２１、光センサ部３１およびタッチパネル３６は互いに重なる領域を有するように設けられる。なお、タッチパネル３６は省略することができる。また、タッチパネル３６と共に、またはタッチパネル３６の代わりに、タッチパネル以外の入出力装置を設けてもよい。 The region 11 includes a display unit 21, a photosensor unit 31, and a touch panel 36. The display unit 21, the optical sensor unit 31, and the touch panel 36 are provided so as to have regions overlapping each other. The touch panel 36 can be omitted. An input / output device other than the touch panel may be provided together with the touch panel 36 or instead of the touch panel 36.

表示部２１は、画素２２を有する。画素２２は、反射素子２３および発光素子２４を有する。詳細は後述するが、画素２２は、反射素子２３を駆動する機能を有する画素回路および発光素子２４を駆動する機能を有する画素回路を有する。なお、画素２２は、副画素としてもよい。また、反射素子２３は省略することができる。なお、発光素子２４を省略してもよい。 The display unit 21 includes pixels 22. The pixel 22 includes a reflective element 23 and a light emitting element 24. Although details will be described later, the pixel 22 includes a pixel circuit having a function of driving the reflective element 23 and a pixel circuit having a function of driving the light emitting element 24. Note that the pixel 22 may be a sub-pixel. Further, the reflective element 23 can be omitted. Note that the light emitting element 24 may be omitted.

反射素子２３は、発光素子２４と重なる領域を有する。当該重なる領域において、発光素子２４から発せられた光が、反射素子２３を通過する構成を有している。詳細は後述するが、画素２２はマトリクス状に設けられ、反射素子２３および発光素子２４は、画素２２ごとに設けられる。 The reflective element 23 has a region overlapping with the light emitting element 24. In the overlapping region, the light emitted from the light emitting element 24 passes through the reflecting element 23. Although details will be described later, the pixels 22 are provided in a matrix, and the reflective element 23 and the light emitting element 24 are provided for each pixel 22.

光センサ部３１は、光センサ回路３２を有する。光センサ回路３２は、受光素子３３を有する。詳細は後述するが、光センサ回路３２はマトリクス状に設けられ、受光素子３３は光センサ回路３２ごとに設けられる。 The optical sensor unit 31 includes an optical sensor circuit 32. The optical sensor circuit 32 includes a light receiving element 33. Although details will be described later, the optical sensor circuit 32 is provided in a matrix, and the light receiving element 33 is provided for each optical sensor circuit 32.

また、タッチパネル３６には、タッチセンサが設けられ、当該タッチセンサにより、領域１１に対するタッチ動作を検出することができる。なお、タッチパネル３６は、静電容量方式タッチパネル、抵抗膜方式タッチパネル、光学式タッチパネル、赤外線誘導方式タッチパネル、電磁誘導方式タッチパネル、超音波方式等タッチパネル等とすることができる。 Further, the touch panel 36 is provided with a touch sensor, and a touch operation on the region 11 can be detected by the touch sensor. The touch panel 36 may be a capacitive touch panel, a resistive touch panel, an optical touch panel, an infrared induction touch panel, an electromagnetic induction touch panel, an ultrasonic touch panel, or the like.

ホスト４１は、表示部２１に表示させる画像に対応する画像データ６１を生成する機能を有する。ホスト４１はＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ等を有する。ＣＰＵは、ＧＰＵ（Ｇｒａｐｈｉｃｓ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）を有してもよい。メモリは表示装置１０を制御するコンピュータプログラムが記憶されている。 The host 41 has a function of generating image data 61 corresponding to an image to be displayed on the display unit 21. The host 41 includes a CPU (Central Processing Unit), a memory, and the like. The CPU may have a GPU (Graphics Processing Unit). The memory stores a computer program for controlling the display device 10.

コントローラ４２は、画像処理回路５１、画像送信回路５２、ドライバ制御回路５３、画像送信回路５４、ドライバ制御回路５５、補正用モニタ回路５６、Ａ／Ｄ変換回路５７、ドライバ制御回路５８およびデータ生成回路５９等の動作を制御する機能を有する。また、コントローラ４２は、ホスト４１が生成した画像データ６１を受信し、フレームメモリ４３に供給する機能を有する。 The controller 42 includes an image processing circuit 51, an image transmission circuit 52, a driver control circuit 53, an image transmission circuit 54, a driver control circuit 55, a correction monitor circuit 56, an A / D conversion circuit 57, a driver control circuit 58, and a data generation circuit. 59 and the like. The controller 42 has a function of receiving the image data 61 generated by the host 41 and supplying it to the frame memory 43.

フレームメモリ４３は、コントローラから出力された画像データ６１を一時的に記憶する機能を有する。フレームメモリ４３は、光センサ回路３２に設けられた受光素子３３により検出された光の照度に対応するデータ６２を、Ａ／Ｄ変換回路５７から受信して、当該データを一時的に記憶する機能を有する。フレームメモリ４３は、タッチパネル３６に設けられたタッチセンサにより検出されたタッチ動作に対応するデータ６３を、データ生成回路５９から受信して、当該データを一時的に記憶する機能を有する。フレームメモリ４３は、記憶した画像データ６１、光の照度に対応するデータ６２およびタッチ動作に対応するデータ６３を、所定のタイミングで画像処理回路５１に供給する機能を有する。 The frame memory 43 has a function of temporarily storing the image data 61 output from the controller. The frame memory 43 receives data 62 corresponding to the illuminance of light detected by the light receiving element 33 provided in the photosensor circuit 32 from the A / D conversion circuit 57, and temporarily stores the data. Have The frame memory 43 has a function of receiving data 63 corresponding to a touch operation detected by a touch sensor provided on the touch panel 36 from the data generation circuit 59 and temporarily storing the data. The frame memory 43 has a function of supplying the stored image data 61, data 62 corresponding to the illuminance of light, and data 63 corresponding to the touch operation to the image processing circuit 51 at a predetermined timing.

画像処理回路５１は、フレームメモリ４３から供給された、光の照度に対応するデータ６２およびタッチ動作に対応するデータ６３を基に、領域１２、領域１３および領域１４の位置を算出する機能を有する。また、画像処理回路５１は、当該算出結果、およびフレームメモリ４３から供給された画像データ６１を基に、反射素子２３により表示する画像に対応する画像データ６４および発光素子２４により表示する画像に対応する画像データ６５を生成する機能を有する。例えば、前述の領域１２に表示する画像に対応する画像データを画像データ６５とし、前述の領域１３および領域１４に表示する画像に対応する画像データを画像データ６４とすることができる。また、画像処理回路５１は、画像データ６４を画像送信回路５２に供給し、画像データ６５を画像送信回路５４に供給する機能を有する。 The image processing circuit 51 has a function of calculating the positions of the region 12, the region 13, and the region 14 based on the data 62 corresponding to the illuminance of light and the data 63 corresponding to the touch operation supplied from the frame memory 43. . Further, the image processing circuit 51 corresponds to the image data 64 corresponding to the image displayed by the reflective element 23 and the image displayed by the light emitting element 24 based on the calculation result and the image data 61 supplied from the frame memory 43. The image data 65 to be generated is generated. For example, the image data corresponding to the image displayed in the area 12 can be set as the image data 65, and the image data corresponding to the image displayed in the areas 13 and 14 can be set as the image data 64. The image processing circuit 51 has a function of supplying the image data 64 to the image transmission circuit 52 and supplying the image data 65 to the image transmission circuit 54.

また、画像処理回路５１は、例えば領域１２に設けられた発光素子２４により表示される画像の輝度が、領域１３および領域１４に設けられた発光素子２４により表示される画像の輝度より高くなるように、画像データ６１に対して処理を行う機能を有する。その後、画像処理回路５１は、処理を行った画像データを、画像送信回路５２および画像送信回路５４に供給することができる。 Further, the image processing circuit 51 is configured such that, for example, the luminance of the image displayed by the light emitting element 24 provided in the region 12 is higher than the luminance of the image displayed by the light emitting element 24 provided in the region 13 and the region 14. In addition, the image data 61 has a function of processing. Thereafter, the image processing circuit 51 can supply the processed image data to the image transmission circuit 52 and the image transmission circuit 54.

また、画像処理回路５１は、画像データに対してガンマ補正、調光、調色等の画像処理を行う機能を有する。 The image processing circuit 51 has a function of performing image processing such as gamma correction, light adjustment, and color adjustment on the image data.

画像送信回路５２は、画像処理回路５１から受信した、反射素子２３により表示される画像に対応する画像データ６４を、所定のタイミングでソースドライバ２７に供給する機能を有する。ドライバ制御回路５３は、ゲートドライバ２５およびソースドライバ２７に制御信号、ビデオ信号、スタートパルスおよびクロックパルス等を供給する機能を有する。これにより、ゲートドライバ２５およびソースドライバ２７の動作を制御し、画像データ６４を適切なタイミングでソースドライバ２７から、反射素子２３を駆動する機能を有する画素回路に供給することができる。なお、画素２２が反射素子２３を有しない構成とする場合は、画像送信回路５２、ドライバ制御回路５３およびゲートドライバ２５を省略することができる。また、画素２２が発光素子２４を有しない構成とする場合は、画像送信回路５４、ドライバ制御回路５５およびゲートドライバ２６を省略することができる。 The image transmission circuit 52 has a function of supplying the image data 64 received from the image processing circuit 51 and corresponding to the image displayed by the reflection element 23 to the source driver 27 at a predetermined timing. The driver control circuit 53 has a function of supplying a control signal, a video signal, a start pulse, a clock pulse, and the like to the gate driver 25 and the source driver 27. Thus, the operations of the gate driver 25 and the source driver 27 can be controlled, and the image data 64 can be supplied from the source driver 27 to the pixel circuit having a function of driving the reflective element 23 at an appropriate timing. When the pixel 22 does not include the reflective element 23, the image transmission circuit 52, the driver control circuit 53, and the gate driver 25 can be omitted. Further, when the pixel 22 does not include the light emitting element 24, the image transmission circuit 54, the driver control circuit 55, and the gate driver 26 can be omitted.

画像送信回路５４は、画像処理回路５１から受信した、発光素子２４により表示される画像に対応する画像データ６５を、所定のタイミングでソースドライバ２７に供給する機能を有する。ドライバ制御回路５５は、ゲートドライバ２６およびソースドライバ２７に制御信号、ビデオ信号、スタートパルスおよびクロックパルス等を供給する機能を有する。これにより、ゲートドライバ２６およびソースドライバ２７の動作を制御し、画像データ６５を適切なタイミングでソースドライバ２７から、発光素子２４を駆動する機能を有する画素回路に供給することができる。 The image transmission circuit 54 has a function of supplying the image data 65 received from the image processing circuit 51 and corresponding to the image displayed by the light emitting element 24 to the source driver 27 at a predetermined timing. The driver control circuit 55 has a function of supplying a control signal, a video signal, a start pulse, a clock pulse, and the like to the gate driver 26 and the source driver 27. Accordingly, the operations of the gate driver 26 and the source driver 27 can be controlled, and the image data 65 can be supplied from the source driver 27 to the pixel circuit having a function of driving the light emitting element 24 at an appropriate timing.

補正用モニタ回路５６は、例えば発光素子２４に流れる電流をモニタし、当該電流値に対応する信号を画像処理回路５１に供給する機能を有する。これにより、画像処理回路５１は、例えば焼き付きが発生しないように、発光素子２４により表示する画像に対応する画像データ６５に対して処理を行うことができる。なお、補正用モニタ回路５６は省略してもよい。 For example, the correction monitor circuit 56 has a function of monitoring a current flowing through the light emitting element 24 and supplying a signal corresponding to the current value to the image processing circuit 51. Thereby, the image processing circuit 51 can perform processing on the image data 65 corresponding to the image displayed by the light emitting element 24 so that, for example, image sticking does not occur. The correction monitor circuit 56 may be omitted.

ゲートドライバ２５は、走査信号を生成し、当該走査信号により、反射素子２３により表示される画像に対応する画像データ６４を供給する画素２２の行を選択する機能を有する。ゲートドライバ２６は、発光素子２４により表示される画像に対応する画像データ６５を供給する画素２２の行を選択する機能を有する。 The gate driver 25 has a function of generating a scanning signal and selecting a row of the pixels 22 that supplies image data 64 corresponding to an image displayed by the reflecting element 23 based on the scanning signal. The gate driver 26 has a function of selecting a row of the pixels 22 that supplies image data 65 corresponding to an image displayed by the light emitting element 24.

ソースドライバ２７は、画像送信回路５２から受信した画像データ６４に対応する電圧を、ゲートドライバ２５により選択された画素２２に設けられた、反射素子２３を駆動する画素回路に供給する機能を有する。ソースドライバ２７は、画像送信回路５４から受信した画像データ６５に対応する電圧を、ゲートドライバ２６により選択された画素２２に設けられた、発光素子２４を駆動する画素回路に供給する機能を有する。以上により、表示部２１は画像を表示することができる。 The source driver 27 has a function of supplying a voltage corresponding to the image data 64 received from the image transmission circuit 52 to the pixel circuit that drives the reflective element 23 provided in the pixel 22 selected by the gate driver 25. The source driver 27 has a function of supplying a voltage corresponding to the image data 65 received from the image transmission circuit 54 to a pixel circuit that drives the light emitting element 24 provided in the pixel 22 selected by the gate driver 26. As described above, the display unit 21 can display an image.

ゲートドライバ３４は、光センサ回路３２を選択する機能を有する。ソースドライバ３５は、ゲートドライバ３４により選択された光センサ回路３２に設けられた受光素子３３により検出された光の照度に対応するデータを生成し、当該データをＡ／Ｄ変換回路５７に供給する機能を有する。ドライバ制御回路５８は、ゲートドライバ３４およびソースドライバ３５に制御信号、ビデオ信号、スタートパルスおよびクロックパルス等を供給する機能を有する。これにより、ゲートドライバ３４およびソースドライバ３５の動作を制御し、適切なタイミングでソースドライバ３５が光センサ回路３２から、当該光センサ回路３２に設けられた受光素子３３より検出された光の照度に関するデータを受信することができる。 The gate driver 34 has a function of selecting the photosensor circuit 32. The source driver 35 generates data corresponding to the illuminance of the light detected by the light receiving element 33 provided in the photosensor circuit 32 selected by the gate driver 34, and supplies the data to the A / D conversion circuit 57. It has a function. The driver control circuit 58 has a function of supplying a control signal, a video signal, a start pulse, a clock pulse, and the like to the gate driver 34 and the source driver 35. Thereby, the operations of the gate driver 34 and the source driver 35 are controlled, and the illuminance of light detected by the light source element 33 provided in the photosensor circuit 32 by the source driver 35 from the photosensor circuit 32 at an appropriate timing. Data can be received.

Ａ／Ｄ変換回路５７は、ソースドライバ３５から供給されたデータを、アナログデータからデジタルデータに変換し、当該デジタルデータをデータ６２としてフレームメモリ４３に供給する機能を有する。なお、Ａ／Ｄ変換回路５７は、データ６２をホスト４１に供給してもよい。この場合、反射素子２３を用いて表示する画像に対応する画像データと、発光素子２４を用いて表示する画像に対応する画像データとをホスト４１が別々に生成することができるため、画像処理回路５１を有しない構成とすることができる。 The A / D conversion circuit 57 has a function of converting data supplied from the source driver 35 from analog data to digital data and supplying the digital data to the frame memory 43 as data 62. The A / D conversion circuit 57 may supply the data 62 to the host 41. In this case, since the host 41 can separately generate image data corresponding to an image displayed using the reflective element 23 and image data corresponding to an image displayed using the light emitting element 24, the image processing circuit The configuration without 51 may be adopted.

データ生成回路５９は、タッチパネル３６に設けられたタッチセンサにより検出されたタッチ動作に対応するデータを生成し、フレームメモリ４３に供給する機能を有する。なお、タッチパネル３６を省略する場合、データ生成回路５９は省略することができる。 The data generation circuit 59 has a function of generating data corresponding to a touch operation detected by a touch sensor provided on the touch panel 36 and supplying the data to the frame memory 43. If the touch panel 36 is omitted, the data generation circuit 59 can be omitted.

＜画素回路＞
図４は、表示装置１０が有する表示部２１の構成を説明するためのブロック図である。表示部２１は、複数の画素２２を有する。画素２２は、画素回路２８および画素回路２９を有する。また、図４は、図３に示すゲートドライバ２５、ゲートドライバ２６およびソースドライバ２７を示している。 <Pixel circuit>
FIG. 4 is a block diagram for explaining the configuration of the display unit 21 included in the display device 10. The display unit 21 has a plurality of pixels 22. The pixel 22 includes a pixel circuit 28 and a pixel circuit 29. 4 shows the gate driver 25, the gate driver 26, and the source driver 27 shown in FIG.

画素回路２８は、反射素子２３（図示せず）の動作を制御するための回路である。画素回路２８は、トランジスタおよび容量素子を有する。反射素子２３により表示される画像に対応する電圧は、ソースドライバ２７と電気的に接続されたソース線ＳＬ１を介して画素回路２８に書き込まれる。また、ゲートドライバ２５から出力される走査信号は、ゲート線ＧＬ１を介して画素回路２８に供給される。 The pixel circuit 28 is a circuit for controlling the operation of the reflective element 23 (not shown). The pixel circuit 28 includes a transistor and a capacitor. The voltage corresponding to the image displayed by the reflective element 23 is written into the pixel circuit 28 via the source line SL1 electrically connected to the source driver 27. The scanning signal output from the gate driver 25 is supplied to the pixel circuit 28 via the gate line GL1.

画素回路２９は、発光素子２４（図示せず）の動作を制御するための回路である。画素回路２９は、トランジスタおよび容量素子を有する。発光素子２４により表示される画像に対応する電圧は、ソースドライバ２７と電気的に接続されたソース線ＳＬ２を介して画素回路２９に書き込まれる。また、ゲートドライバ２６から出力される走査信号は、ゲート線ＧＬ２を介して画素回路２９に供給される。 The pixel circuit 29 is a circuit for controlling the operation of the light emitting element 24 (not shown). The pixel circuit 29 includes a transistor and a capacitor. The voltage corresponding to the image displayed by the light emitting element 24 is written into the pixel circuit 29 through the source line SL2 electrically connected to the source driver 27. Further, the scanning signal output from the gate driver 26 is supplied to the pixel circuit 29 via the gate line GL2.

なお図４等において、ソース線ＳＬ１、ソース線ＳＬ２、ゲート線ＧＬ１およびゲート線ＧＬ２は、ソース線ＳＬ１［１］、ソース線ＳＬ２［１］、ゲート線ＧＬ１［１］およびゲート線ＧＬ２［１］として図示しているが、これらは１行目または１列目を表している。なお画素２２をｍ行ｎ列（ｍ、ｎは共に自然数）で表す場合、表示部２１が有する画素２２は、ソース線ＳＬ１［１］乃至［ｎ］のいずれか一列、ソース線ＳＬ２［１］乃至［ｎ］のいずれか１列、ゲート線ＧＬ１［１］乃至［ｍ］のいずれか１行およびゲート線ＧＬ２［１］乃至［ｍ］のいずれか１行に接続される。 4 and the like, the source line SL1, the source line SL2, the gate line GL1, and the gate line GL2 are the source line SL1 [1], the source line SL2 [1], the gate line GL1 [1], and the gate line GL2 [1]. However, these represent the first row or the first column. Note that in the case where the pixel 22 is represented by m rows and n columns (m and n are natural numbers), the pixel 22 included in the display portion 21 includes any one of the source lines SL1 [1] to [n] and the source line SL2 [1]. To [n], to any one row of the gate lines GL1 [1] to [m] and to any one row of the gate lines GL2 [1] to [m].

図５（Ａ）は、画素２２の回路図の一例である。画素２２は、画素回路２８、画素回路２９、反射素子２３および発光素子２４を有する。 FIG. 5A is an example of a circuit diagram of the pixel 22. The pixel 22 includes a pixel circuit 28, a pixel circuit 29, a reflective element 23, and a light emitting element 24.

図５（Ａ）において、画素回路２８は、トランジスタＭ１および容量素子Ｃｓ１を有する。画素回路２９は、トランジスタＭ２、Ｍ３および容量素子Ｃｓ２を有する。画素２２が有する各素子は、図５（Ａ）に示すように、ゲート線ＧＬ１［１］、ゲート線ＧＬ２［１］、ソース線ＳＬ１［１］、ソース線ＳＬ２［１］、容量線ＬＣＳ、電流供給線Ｌａｎｏ、および共通電位線Ｌｃａｓに接続される。 In FIG. 5A, the pixel circuit 28 includes a transistor M1 and a capacitor Cs1. The pixel circuit 29 includes transistors M2 and M3 and a capacitor element Cs2. As shown in FIG. 5A, each element included in the pixel 22 includes a gate line GL1 [1], a gate line GL2 [1], a source line SL1 [1], a source line SL2 [1], and a capacitor line L CS. , Current supply line Lano , and common potential line Lcas .

なお容量素子Ｃｓ２は、発光素子２４を駆動するために、画像データ６５に対応する電圧をトランジスタＭ３のゲートに保持するために設けている。このような構成とすることで、発光素子２４を駆動するための電圧の保持をより確実に行うことができる。 The capacitive element Cs2 is provided to hold a voltage corresponding to the image data 65 at the gate of the transistor M3 in order to drive the light emitting element 24. With such a configuration, it is possible to more reliably hold a voltage for driving the light emitting element 24.

またトランジスタＭ３は、バックゲートを有するトランジスタとしている。このような構成とすることで、トランジスタを流れる電流量を大きくすることができる。なおバックゲートに与える電圧は、別の配線から与える構成としてもよい。このような構成とすることで、トランジスタの閾値電圧のコントロールすることができる。 The transistor M3 is a transistor having a back gate. With such a structure, the amount of current flowing through the transistor can be increased. Note that the voltage supplied to the back gate may be supplied from another wiring. With such a structure, the threshold voltage of the transistor can be controlled.

トランジスタＭ１は、導通状態を制御することで、反射素子２３の駆動に用いられる、画像データ６４に対応する電圧を容量素子Ｃｓ１に与える。トランジスタＭ２は、導通状態を制御することで、発光素子２４の駆動に用いられる、画像データ６５に対応する電圧をトランジスタＭ３のゲートに与える。トランジスタＭ３は、ゲートの電圧に応じて電流供給線Ｌａｎｏと共通電位線Ｌｃａｓとの間に電流を流して発光素子２４を駆動する。 The transistor M1 controls the conduction state to give a voltage corresponding to the image data 64 used for driving the reflective element 23 to the capacitive element Cs1. The transistor M2 applies a voltage corresponding to the image data 65 used for driving the light emitting element 24 to the gate of the transistor M3 by controlling the conduction state. The transistor M3 drives the light emitting element 24 by causing a current to flow between the current supply line Lano and the common potential line Lcas according to the gate voltage.

トランジスタＭ１乃至Ｍ３は、ｎチャネル型トランジスタを用いることができる。ｎチャネル型トランジスタは、各配線の電位の大小関係を変えることで、ｐチャネル型トランジスタに置き換えることもできる。トランジスタＭ１乃至Ｍ３の半導体材料は、シリコンを用いることができる。なお、半導体材料としてシリコンを用いたトランジスタを、Ｓｉトランジスタと呼ぶ場合がある。シリコンは、単結晶シリコン、ポリシリコン、微結晶シリコンまたはアモルファスシリコンなどを適宜選択して用いることができる。 As the transistors M1 to M3, n-channel transistors can be used. An n-channel transistor can be replaced with a p-channel transistor by changing the magnitude relationship between the potentials of the wirings. Silicon can be used as a semiconductor material of the transistors M1 to M3. Note that a transistor using silicon as a semiconductor material may be referred to as a Si transistor. As the silicon, single crystal silicon, polysilicon, microcrystalline silicon, amorphous silicon, or the like can be appropriately selected and used.

あるいはトランジスタＭ１乃至Ｍ３の半導体材料は、酸化物半導体を用いることができる。酸化物半導体は、インジウムを含む酸化物半導体またはインジウムとガリウムと亜鉛を含む酸化物半導体などを用いることができる。 Alternatively, an oxide semiconductor can be used as a semiconductor material of the transistors M1 to M3. As the oxide semiconductor, an oxide semiconductor containing indium or an oxide semiconductor containing indium, gallium, and zinc can be used.

また画素２２が有するトランジスタＭ１乃至Ｍ３は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。 The transistors M1 to M3 included in the pixel 22 can be manufactured using various types of transistors such as a bottom-gate transistor and a top-gate transistor.

また画素２２が有するトランジスタＭ１乃至Ｍ３を、バックゲートを有するトランジスタとしてもよい。バックゲートに与える電圧は、ゲート線ＧＬ１［ｊ］やゲート線ＧＬ２［ｊ］とは異なる、別の配線から与える構成としてもよい。また、バックゲートを有するトランジスタは、トランジスタＭ３だけというように限定してもよい。このような構成とすることで、トランジスタの閾値電圧のコントロール、あるいはトランジスタを流れる電流量を大きくすることができる。 The transistors M1 to M3 included in the pixel 22 may be transistors having a back gate. The voltage applied to the back gate may be supplied from a different wiring from the gate line GL1 [j] or the gate line GL2 [j]. Further, the transistor having the back gate may be limited to only the transistor M3. With such a structure, the threshold voltage of the transistor can be controlled, or the amount of current flowing through the transistor can be increased.

前述のように、反射素子２３は、外光の反射を利用して画像を表示する機能を有する表示素子である。反射素子として、例えば液晶素子、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）等を用いることができる。 As described above, the reflective element 23 is a display element having a function of displaying an image using reflection of external light. As the reflective element, for example, a liquid crystal element, a shutter type MEMS (Micro Electro Mechanical System) element, an optical interference type MEMS element, a microcapsule type, an electrophoretic type, an electrowetting type, an electronic powder fluid (registered trademark), or the like is used. be able to.

反射素子２３が液晶素子である場合、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。または、垂直配向（ＶＡ）モード、ＥＣＢ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｃｏｎｔｒｏｌｌｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ゲストホストモード等を用いることができる。また、反射素子２３が有する液晶材料には、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。または、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す液晶材料を用いることができる。または、ブルー相を示す液晶材料を用いることができる。 In the case where the reflective element 23 is a liquid crystal element, an IPS (In-Plane-Switching) mode, a TN (Twisted Nematic) mode, an FFS (Fringed Field Switching) mode, an ASM (Axially Symmetrical Aligned MicroB cell) mode. Birefringence mode, FLC (Ferroelectric Liquid Crystal) mode, AFLC (Anti Ferroelectric Liquid Crystal) mode, etc. can be used. Alternatively, a vertical alignment (VA) mode, an ECB (Electrically Controlled Birefringence) mode, a guest host mode, or the like can be used. As the liquid crystal material included in the reflective element 23, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal, a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like can be used. Alternatively, a liquid crystal material exhibiting a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, or the like can be used. Alternatively, a liquid crystal material exhibiting a blue phase can be used.

発光素子２４は、前述のように自発光により画像を表示する機能を有する表示素子であり、有機ＥＬ素子、無機ＥＬ素子、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザー等を用いることができる。 The light-emitting element 24 is a display element having a function of displaying an image by self-emission as described above, and is an organic EL element, an inorganic EL element, an LED (Light Emitting Diode), a QLED (Quantum-Dot Light Emitting Diode), a semiconductor. A laser or the like can be used.

ＥＬ素子は、白色の光を射出するように積層された積層体を用いることができる。具体的には、青色の光を射出する蛍光材料を含む発光性の有機化合物を含む層と、緑色および赤色の光を射出する蛍光材料以外の材料を含む層または黄色の光を射出する蛍光材料以外の材料を含む層と、を積層した積層体を、用いることができる。 As the EL element, a stacked body stacked so as to emit white light can be used. Specifically, a layer containing a light-emitting organic compound containing a fluorescent material that emits blue light, a layer containing a material other than a fluorescent material that emits green and red light, or a fluorescent material that emits yellow light A layered product in which layers containing materials other than these are stacked can be used.

なお、トランジスタＭ１およびトランジスタＭ２は、金属酸化物をチャネル領域に有するトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタは極めてオフ電流が小さく、容量素子Ｃｓ１および容量素子Ｃｓ２の電位を長時間保持することが可能となる。これにより、表示画面を書き換える必要がない場合（すなわち静止画を表示する場合）、一時的に駆動回路を停止することができる（以下、「アイドリングストップ」、もしくは「ＩＤＳ駆動」と呼ぶ。）。ＩＤＳ駆動によって、表示装置１０の消費電力を低減することができる。 Note that as the transistor M1 and the transistor M2, a transistor including a metal oxide in a channel region (hereinafter referred to as an OS transistor) is preferably used. The OS transistor has extremely low off-state current, and can hold the potentials of the capacitor Cs1 and the capacitor Cs2 for a long time. Accordingly, when it is not necessary to rewrite the display screen (that is, when displaying a still image), the drive circuit can be temporarily stopped (hereinafter referred to as “idling stop” or “IDS drive”). The power consumption of the display device 10 can be reduced by the IDS driving.

なお、ＩＤＳ駆動を行うためには、液晶層の誘電率の異方性を２以上３．８以下とし、液晶層の抵抗率を１．０×１０１４（Ω・ｃｍ）以上１．０×１０１５（Ω・ｃｍ）以下とすることが好ましい。 In order to perform IDS driving, the anisotropy of the dielectric constant of the liquid crystal layer is set to 2 or more and 3.8 or less, and the resistivity of the liquid crystal layer is set to 1.0 × 10 14 (Ω · cm) or more and 1.0 ×. It is preferable to be 10 15 (Ω · cm) or less.

液晶層の誘電率の異方性が高いと、電界との相互作用が大きく、液晶層の挙動が速くなるため、表示パネルの高速動作が可能である。なお、液晶層の誘電率の異方性が３．８を超えると、液晶中の不純物の精製が困難となる。この不純物が液晶層に残留することで、液晶層の導電率が増大してしまい、ＩＤＳ駆動の場合に、画素に書き込んだ電圧を保持することが困難になる。 When the anisotropy of the dielectric constant of the liquid crystal layer is high, the interaction with the electric field is large, and the behavior of the liquid crystal layer is accelerated, so that the display panel can be operated at high speed. Note that if the anisotropy of the dielectric constant of the liquid crystal layer exceeds 3.8, it becomes difficult to purify the impurities in the liquid crystal. When these impurities remain in the liquid crystal layer, the conductivity of the liquid crystal layer increases, and in the case of IDS driving, it is difficult to maintain the voltage written in the pixel.

一方、液晶層の誘電率の異方性が低いと、液晶層中の不純物の量を低減することができるため、液晶層の導電率を低減できる。なお、液晶層の誘電率の異方性が２未満であると、電界との相互作用が小さく、液晶層の挙動が遅いため、高速動作を促すために駆動電圧を高く設定しなければならず、消費電力の低減が困難である。 On the other hand, when the dielectric constant anisotropy of the liquid crystal layer is low, the amount of impurities in the liquid crystal layer can be reduced, so that the conductivity of the liquid crystal layer can be reduced. If the anisotropy of the dielectric constant of the liquid crystal layer is less than 2, since the interaction with the electric field is small and the behavior of the liquid crystal layer is slow, the drive voltage must be set high to promote high-speed operation. It is difficult to reduce power consumption.

これらのことから、液晶層の誘電率の異方性を２以上３．８以下とし、液晶層の抵抗率を１．０×１０１４（Ω・ｃｍ）以上１．０×１０１５（Ω・ｃｍ）以下とすることで、ＩＤＳ駆動化可能であり、表示パネル２０の消費電力を低減することができる。 Therefore, the anisotropy of the dielectric constant of the liquid crystal layer is 2 or more and 3.8 or less, and the resistivity of the liquid crystal layer is 1.0 × 10 14 (Ω · cm) or more and 1.0 × 10 15 (Ω · cm) or less, IDS driving is possible, and power consumption of the display panel 20 can be reduced.

本明細書等において、金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）とは、広い表現での金属の酸化物である。金属酸化物は、酸化物絶縁体、酸化物導電体（透明酸化物導電体を含む）、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒまたは単にＯＳともいう）などに分類される。例えば、トランジスタの半導体層に金属酸化物を用いた場合、当該金属酸化物を酸化物半導体と呼称する場合がある。つまり、金属酸化物が増幅作用、整流作用、およびスイッチング作用の少なくとも１つを有する場合、当該金属酸化物を、金属酸化物半導体（ｍｅｔａｌ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、略してＯＳと呼ぶことができる。 In this specification and the like, a metal oxide is a metal oxide in a broad expression. Metal oxides are classified into oxide insulators, oxide conductors (including transparent oxide conductors), oxide semiconductors (also referred to as oxide semiconductors or simply OS), and the like. For example, in the case where a metal oxide is used for a semiconductor layer of a transistor, the metal oxide may be referred to as an oxide semiconductor. In other words, when a metal oxide has at least one of an amplifying function, a rectifying function, and a switching function, the metal oxide can be referred to as a metal oxide semiconductor, or OS for short.

また、本明細書等において、窒素を有する金属酸化物も金属酸化物（ｍｅｔａｌ ｏｘｉｄｅ）と総称する場合がある。また、窒素を有する金属酸化物を、金属酸窒化物（ｍｅｔａｌ ｏｘｙｎｉｔｒｉｄｅ）と呼称してもよい。 In this specification and the like, metal oxides containing nitrogen may be collectively referred to as metal oxides. Further, a metal oxide containing nitrogen may be referred to as a metal oxynitride.

また、本明細書等において、ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌ）、およびＣＡＣ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ）と記載する場合がある。なお、ＣＡＡＣは結晶構造の一例を表し、ＣＡＣは機能、または材料の構成の一例を表す。 Further, in this specification and the like, there are cases where they are described as CAAC (c-axis aligned crystal) and CAC (Cloud-aligned Composite). Note that CAAC represents an example of a crystal structure, and CAC represents an example of a function or a material structure.

また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅとは、材料の一部では導電性の機能と、材料の一部では絶縁性の機能とを有し、材料の全体では半導体としての機能を有する。なお、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅを、トランジスタの半導体層に用いる場合、導電性の機能は、キャリアとなる電子（またはホール）を流す機能であり、絶縁性の機能は、キャリアとなる電子を流さない機能である。導電性の機能と、絶縁性の機能とを、それぞれ相補的に作用させることで、スイッチングさせる機能（Ｏｎ／Ｏｆｆさせる機能）をＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅに付与することができる。ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、それぞれの機能を分離させることで、双方の機能を最大限に高めることができる。 In this specification and the like, a CAC-OS or a CAC-metal oxide has a conductive function in part of a material and an insulating function in part of the material, and the whole material is a semiconductor. It has the function of. Note that in the case where CAC-OS or CAC-metal oxide is used for a semiconductor layer of a transistor, the conductive function is a function of flowing electrons (or holes) serving as carriers, and the insulating function is an electron serving as carriers. It is a function that does not flow. By performing the conductive function and the insulating function in a complementary manner, a switching function (function to turn on / off) can be given to the CAC-OS or the CAC-metal oxide. In CAC-OS or CAC-metal oxide, by separating each function, both functions can be maximized.

また、本明細書等において、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、導電性領域、および絶縁性領域を有する。導電性領域は、上述の導電性の機能を有し、絶縁性領域は、上述の絶縁性の機能を有する。また、材料中において、導電性領域と、絶縁性領域とは、ナノ粒子レベルで分離している場合がある。また、導電性領域と、絶縁性領域とは、それぞれ材料中に偏在する場合がある。また、導電性領域は、周辺がぼけてクラウド状に連結して観察される場合がある。 In this specification and the like, a CAC-OS or a CAC-metal oxide includes a conductive region and an insulating region. The conductive region has the above-described conductive function, and the insulating region has the above-described insulating function. In the material, the conductive region and the insulating region may be separated at the nanoparticle level. In addition, the conductive region and the insulating region may be unevenly distributed in the material, respectively. In addition, the conductive region may be observed with the periphery blurred and connected in a cloud shape.

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅにおいて、導電性領域と、絶縁性領域とは、それぞれ０．５ｎｍ以上１０ｎｍ以下、好ましくは０．５ｎｍ以上３ｎｍ以下のサイズで材料中に分散している場合がある。 In CAC-OS or CAC-metal oxide, the conductive region and the insulating region are each dispersed in a material with a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm. There is.

また、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、異なるバンドギャップを有する成分により構成される。例えば、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、絶縁性領域に起因するワイドギャップを有する成分と、導電性領域に起因するナローギャップを有する成分と、により構成される。当該構成の場合、キャリアを流す際に、ナローギャップを有する成分において、主にキャリアが流れる。また、ナローギャップを有する成分が、ワイドギャップを有する成分に相補的に作用し、ナローギャップを有する成分に連動してワイドギャップを有する成分にもキャリアが流れる。このため、上記ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅをトランジスタのチャネル領域に用いる場合、トランジスタのオン状態において高い電流駆動力、つまり大きなオン電流、および高い電界効果移動度を得ることができる。 Further, CAC-OS or CAC-metal oxide is composed of components having different band gaps. For example, CAC-OS or CAC-metal oxide includes a component having a wide gap caused by an insulating region and a component having a narrow gap caused by a conductive region. In the case of the configuration, when the carrier flows, the carrier mainly flows in the component having the narrow gap. In addition, the component having a narrow gap acts in a complementary manner to the component having a wide gap, and the carrier flows through the component having the wide gap in conjunction with the component having the narrow gap. Therefore, when the CAC-OS or the CAC-metal oxide is used for a channel region of a transistor, high current driving force, that is, high on-state current and high field-effect mobility can be obtained in the on-state of the transistor.

すなわち、ＣＡＣ−ＯＳまたはＣＡＣ−ｍｅｔａｌ ｏｘｉｄｅは、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）と呼称することもできる。 That is, CAC-OS or CAC-metal oxide can also be referred to as a matrix composite or a metal matrix composite.

図５（Ｂ）は、画素２２の層構造の模式図である。図５（Ｂ）に示す画素２２では、画素回路２８、画素回路２９、反射素子２３および発光素子２４の配置を示している。図５（Ｂ）に示す反射素子２３は開口４４を有する。この開口４４は、反射電極に設けられる開口を示している。図５（Ｂ）に示す発光素子２４は、反射素子２３が有する開口４４に重ねて設けられる。図５（Ｂ）に示す画素回路２８および画素回路２９は、反射素子２３が設けられる層と発光素子２４が設けられる層の間に設けられる。なお図５（Ｂ）に示す画素回路２８および画素回路２９は、異なる層に設けられてもよい。 FIG. 5B is a schematic diagram of the layer structure of the pixel 22. In the pixel 22 illustrated in FIG. 5B, an arrangement of the pixel circuit 28, the pixel circuit 29, the reflective element 23, and the light-emitting element 24 is illustrated. The reflective element 23 illustrated in FIG. 5B has an opening 44. The opening 44 indicates an opening provided in the reflective electrode. The light-emitting element 24 illustrated in FIG. 5B is provided so as to overlap with the opening 44 included in the reflective element 23. The pixel circuit 28 and the pixel circuit 29 illustrated in FIG. 5B are provided between the layer where the reflective element 23 is provided and the layer where the light-emitting element 24 is provided. Note that the pixel circuit 28 and the pixel circuit 29 illustrated in FIG. 5B may be provided in different layers.

図５（Ｂ）に示す構成とすることで画素２２は、反射素子２３による反射光４５の輝度の制御と、開口４４を透過する発光素子２４の発する光４６の輝度の制御と、によって表示部２１に表示される画像の輝度を制御することができる。なお反射光４５が射出される方向および発光素子２４が発する光４６が射出される方向は、表示装置１０の表示面となる。なお発光素子２４の発する光４６を射出するために反射素子２３の反射電極に設けられる開口４４は、光４６が射出される構成であればよく、開口に限らず反射電極に形成した切欠きあるいはスリット状の形状とすることもできる。 With the configuration shown in FIG. 5B, the pixel 22 can display the display unit by controlling the luminance of the reflected light 45 by the reflecting element 23 and controlling the luminance of the light 46 emitted from the light emitting element 24 that passes through the opening 44. The brightness of the image displayed on the screen 21 can be controlled. The direction in which the reflected light 45 is emitted and the direction in which the light 46 emitted from the light emitting element 24 is emitted are the display surface of the display device 10. The opening 44 provided in the reflecting electrode of the reflecting element 23 for emitting the light 46 emitted from the light emitting element 24 may be configured so that the light 46 is emitted, and is not limited to the opening. It can also be made into a slit shape.

図５（Ｂ）に示す構成では、反射素子２３が有する反射電極の下に画素回路２８および画素回路２９といった画素を駆動するための回路を配置することができる。そのため、発光素子２４を駆動するための画素回路２９が増える分の開口率の低下を抑制することができる。 In the configuration illustrated in FIG. 5B, circuits for driving pixels such as the pixel circuit 28 and the pixel circuit 29 can be provided under the reflective electrode of the reflective element 23. Therefore, it is possible to suppress a decrease in the aperture ratio due to an increase in the pixel circuit 29 for driving the light emitting element 24.

＜光センサ＞
図６（Ａ）は、光センサ部３１が有する光センサ回路３２の構成例を示す。光センサ回路３２は、受光素子３３、トランジスタ７１、トランジスタ７２、トランジスタ７３およびトランジスタ７４を有する。 <Optical sensor>
FIG. 6A shows a configuration example of the optical sensor circuit 32 included in the optical sensor unit 31. The optical sensor circuit 32 includes a light receiving element 33, a transistor 71, a transistor 72, a transistor 73, and a transistor 74.

受光素子３３の一方の電極は、トランジスタ７１のソースまたはドレインの一方と電気的に接続されている。トランジスタ７１のソースまたはドレインの他方は、トランジスタ７２のソースまたはドレインの一方およびトランジスタ７３のゲートと電気的に接続されている。トランジスタ７３のソースまたはドレインの一方は、トランジスタ７４のソースまたはドレインの一方と電気的に接続されている。 One electrode of the light receiving element 33 is electrically connected to one of a source and a drain of the transistor 71. The other of the source and the drain of the transistor 71 is electrically connected to one of the source and the drain of the transistor 72 and the gate of the transistor 73. One of the source and the drain of the transistor 73 is electrically connected to one of the source and the drain of the transistor 74.

ここで、トランジスタ７１のソースまたはドレインの他方、トランジスタ７２のソースまたはドレインの一方およびトランジスタ７３のゲートが接続されるノードをノードＮＤとする。 Here, a node to which the other of the source and the drain of the transistor 71, one of the source and the drain of the transistor 72, and the gate of the transistor 73 are connected is a node ND.

受光素子３３の他方の電極は、配線ＰＲと電気的に接続される。トランジスタ７２のソースまたはドレインの他方は、配線ＶＲと電気的に接続される。トランジスタ７３のソースまたはドレインの他方は、配線ＶＰと電気的に接続される。トランジスタ７４のソースまたはドレインの他方は、配線ＰＯと電気的に接続される。 The other electrode of the light receiving element 33 is electrically connected to the wiring PR. The other of the source and the drain of the transistor 72 is electrically connected to the wiring VR. The other of the source and the drain of the transistor 73 is electrically connected to the wiring VP. The other of the source and the drain of the transistor 74 is electrically connected to the wiring PO.

なお、トランジスタおよび受光素子等の要素と、配線との接続形態は一例であり、それぞれの要素が異なる配線と電気的に接続される場合や、複数の要素が同一の配線に電気的に接続される場合もある。 Note that the connection form between the elements such as the transistor and the light receiving element and the wiring is an example, and each element is electrically connected to different wiring, or a plurality of elements are electrically connected to the same wiring. There is also a case.

配線ＰＲ、配線ＶＲおよび配線ＶＰは、電源線としての機能を有する。例えば、配線ＰＲおよび配線ＶＰは高電位電源線、配線ＶＲは低電位電源線として機能させることができる。 The wiring PR, the wiring VR, and the wiring VP function as power supply lines. For example, the wiring PR and the wiring VP can function as a high potential power supply line, and the wiring VR can function as a low potential power supply line.

配線ＶＲを低電位電源線、配線ＰＲを高電位電源線として機能させる場合、図６（Ａ）に示すように、受光素子３３のアノードがトランジスタ７１のソースまたはドレインの一方と電気的に接続され、受光素子３３のカソードが配線ＰＲと電気的に接続される。なお、配線ＶＲを高電位電源線、配線ＰＲを低電位電源線として機能させる場合は、受光素子３３のアノードが配線ＰＲと電気的に接続され、受光素子３３のカソードがトランジスタ７１のソースまたはドレインの一方と電気的に接続される構成となる。 In the case where the wiring VR functions as a low potential power supply line and the wiring PR functions as a high potential power supply line, the anode of the light receiving element 33 is electrically connected to one of the source and the drain of the transistor 71 as illustrated in FIG. The cathode of the light receiving element 33 is electrically connected to the wiring PR. Note that when the wiring VR functions as a high potential power supply line and the wiring PR functions as a low potential power supply line, the anode of the light receiving element 33 is electrically connected to the wiring PR, and the cathode of the light receiving element 33 is the source or drain of the transistor 71. It becomes the structure electrically connected with one of these.

トランジスタ７１のゲートは、配線ＴＸと電気的に接続される。トランジスタ７２のゲートは、配線ＲＥと電気的に接続される。トランジスタ７４のゲートは、配線ＳＥと電気的に接続される。 A gate of the transistor 71 is electrically connected to the wiring TX. A gate of the transistor 72 is electrically connected to the wiring RE. A gate of the transistor 74 is electrically connected to the wiring SE.

配線ＴＸ、配線ＲＥおよび配線ＳＥは、それぞれが接続されるトランジスタの導通を制御する信号線として機能させることができる。 The wiring TX, the wiring RE, and the wiring SE can function as signal lines that control conduction of transistors to which the wiring TX, the wiring RE, and the wiring SE are connected.

受光素子３３は、照射される光を感知する機能を有する。受光素子３３として、光が照射されると、当該光の照度に応じた電流が発生するフォトダイオード等の光電変換素子を用いることができる。 The light receiving element 33 has a function of sensing irradiated light. As the light receiving element 33, a photoelectric conversion element such as a photodiode that generates a current corresponding to the illuminance of the light when irradiated with light can be used.

トランジスタ７１は、受光素子３３の一方の電極の電位を、ノードＮＤに転送する機能を有する。これにより、ノードＮＤの電位は、受光素子３３に照射された光の照度に対応する電位となる。 The transistor 71 has a function of transferring the potential of one electrode of the light receiving element 33 to the node ND. Thereby, the potential of the node ND becomes a potential corresponding to the illuminance of the light irradiated on the light receiving element 33.

トランジスタ７２は、ノードＮＤの電位を、配線ＶＲの電位にリセットする機能を有する。 The transistor 72 has a function of resetting the potential of the node ND to the potential of the wiring VR.

トランジスタ７３は、ノードＮＤの電位に対応した電位の信号を出力する機能を有する。トランジスタ７４は、光センサ回路３２を選択する機能を有する。トランジスタ７４が導通状態となると、当該トランジスタ７４を有する光センサ回路３２が選択され、ノードＮＤの電位に対応した電位の信号がトランジスタ７３およびトランジスタ７４を介して配線ＰＯに出力される。つまり、配線ＰＯが、ノードＮＤの電位に対応した電位となる。 The transistor 73 has a function of outputting a signal having a potential corresponding to the potential of the node ND. The transistor 74 has a function of selecting the photosensor circuit 32. When the transistor 74 is turned on, the photosensor circuit 32 including the transistor 74 is selected, and a signal having a potential corresponding to the potential of the node ND is output to the wiring PO through the transistor 73 and the transistor 74. That is, the wiring PO has a potential corresponding to the potential of the node ND.

なお、上述した光センサ回路３２の構成は一例であり、一部の回路、一部のトランジスタ、一部の容量素子、または一部の配線等が含まれない場合もある。または、上述した構成に含まれない回路、トランジスタ、容量素子、配線等が含まれる場合もある。また、一部の配線の接続形態が上述した構成とは異なる場合もある。 Note that the configuration of the optical sensor circuit 32 described above is an example, and some circuits, some transistors, some capacitors, some wirings, or the like may not be included. Alternatively, a circuit, a transistor, a capacitor, a wiring, or the like that is not included in the above structure may be included. Moreover, the connection form of some wirings may differ from the above-described configuration.

トランジスタ７１およびトランジスタ７２は、ＯＳトランジスタを用いることが好ましい。前述のように、ＯＳトランジスタは極めてオフ電流が小さいため、ノードＮＤの電位を長時間保持することができる。したがって、回路構成や動作方法を複雑にすることなく、後述するグローバルシャッタ方式を適用することができる。なお、トランジスタ７３およびトランジスタ７４は、Ｓｉトランジスタを用いることができる。Ｓｉトランジスタは、オン電流が大きいため、配線ＰＯへの信号の出力の際、速やかに配線ＰＯの電位をノードＮＤの電位に対応した電位とすることができる。これにより、表示装置１０の動作を高速化することができる。 The transistor 71 and the transistor 72 are preferably OS transistors. As described above, since the off-state current of the OS transistor is extremely small, the potential of the node ND can be held for a long time. Therefore, the global shutter method described later can be applied without complicating the circuit configuration and operation method. Note that the transistor 73 and the transistor 74 can be Si transistors. Since the Si transistor has a large on-state current, the potential of the wiring PO can be quickly set to a potential corresponding to the potential of the node ND when a signal is output to the wiring PO. Thereby, the operation of the display device 10 can be speeded up.

トランジスタ７１乃至トランジスタ７４は、ｎチャネル型トランジスタを用いることができる。ｎチャネル型トランジスタは、各配線の電位の大小関係を変えることで、ｐチャネル型トランジスタに置き換えることもできる。 As the transistors 71 to 74, n-channel transistors can be used. An n-channel transistor can be replaced with a p-channel transistor by changing the magnitude relationship between the potentials of the wirings.

また、トランジスタ７１乃至トランジスタ７４を、バックゲートを有するトランジスタとしてもよい。これにより、トランジスタの閾値電圧のコントロール、あるいはトランジスタを流れる電流量を大きくすることができる。 Alternatively, the transistors 71 to 74 may be transistors having a back gate. Thereby, the threshold voltage of the transistor can be controlled, or the amount of current flowing through the transistor can be increased.

図６（Ｂ）は、図６（Ａ）に示す光センサ回路３２の動作の一例を説明するタイミングチャートである。図６（Ａ）には、各期間における配線ＴＸ、配線ＲＥ、配線ＳＥ、ノードＮＤおよび配線ＰＯの電位を示す。なお、図６（Ｂ）は、トランジスタ７１乃至トランジスタ７４が全てｎチャネル型トランジスタであり、配線ＰＲおよび配線ＶＰの電位は高電位、配線ＶＲの電位が低電位である場合を示している。 FIG. 6B is a timing chart illustrating an example of the operation of the photosensor circuit 32 illustrated in FIG. FIG. 6A shows potentials of the wiring TX, the wiring RE, the wiring SE, the node ND, and the wiring PO in each period. Note that FIG. 6B illustrates the case where the transistors 71 to 74 are all n-channel transistors, the potential of the wiring PR and the wiring VP is high, and the potential of the wiring VR is low.

期間Ｔ０１において、配線ＴＸおよび配線ＲＥの電位を高電位とする。これにより、トランジスタ７１およびトランジスタ７２が導通し、ノードＮＤの電位は配線ＶＲの電位、つまり例えば低電位にリセットされる。つまり、期間Ｔ０１は、リセット動作を行う期間である。 In the period T01, the potential of the wiring TX and the wiring RE is set high. Accordingly, the transistors 71 and 72 are turned on, and the potential of the node ND is reset to the potential of the wiring VR, that is, for example, a low potential. That is, the period T01 is a period during which the reset operation is performed.

期間Ｔ０２において、配線ＲＥの電位を低電位とする。これにより、トランジスタ７２が非導通となり、リセット動作が終了してノードＮＤの電位は受光素子３３に照射された光の照度に対応する電位となる。つまり、期間Ｔ０２は露光動作を行う期間ということができる。なお、当該露光動作は、表示部２１の動作が停止している期間、または表示部２１の帰線期間中に行うことが好ましい。これにより、表示部２１に表示される画像が、光センサ部３１の動作による影響を受けることを抑制することができる。 In the period T02, the potential of the wiring RE is set low. As a result, the transistor 72 becomes non-conductive, the reset operation ends, and the potential of the node ND becomes a potential corresponding to the illuminance of the light applied to the light receiving element 33. That is, it can be said that the period T02 is a period during which an exposure operation is performed. The exposure operation is preferably performed during a period when the operation of the display unit 21 is stopped or during a blanking period of the display unit 21. Thereby, it can suppress that the image displayed on the display part 21 receives the influence by operation | movement of the optical sensor part 31. FIG.

期間Ｔ０３において、配線ＴＸの電位を低電位とする。これにより、トランジスタ７１が非導通となり、ノードＮＤの電位が確定して保持される。つまり、期間Ｔ０３は、保持動作を行う期間ということができる。 In the period T03, the potential of the wiring TX is set to a low potential. Thereby, the transistor 71 becomes non-conductive, and the potential of the node ND is determined and held. That is, the period T03 can be said to be a period during which the holding operation is performed.

期間Ｔ０４において、配線ＳＥの電位を高電位とする。これにより、トランジスタ７４が導通して、配線ＰＯがノードＮＤの電位と対応する電位となる。つまり、期間Ｔ０４は、受光素子３３に照射された光の照度に対応する電位の信号を出力する。以上より、期間Ｔ０４は、出力動作を行う期間ということができる。 In the period T04, the potential of the wiring SE is set high. Accordingly, the transistor 74 is turned on, and the wiring PO has a potential corresponding to the potential of the node ND. That is, in the period T04, a signal having a potential corresponding to the illuminance of the light applied to the light receiving element 33 is output. From the above, it can be said that the period T04 is a period during which an output operation is performed.

期間Ｔ０５において、配線ＳＥの電位を低電位とする。これにより、トランジスタ７４が非導通となり、出力動作が終了する。以上が光センサ回路３２の、１フレーム分の動作の一例である。なお、表示部２１におけるフレーム周波数と、光センサ部３１におけるフレーム周波数は同一であることが好ましい。 In the period T05, the potential of the wiring SE is set low. As a result, the transistor 74 becomes non-conductive, and the output operation ends. The above is an example of the operation of the optical sensor circuit 32 for one frame. Note that the frame frequency in the display unit 21 and the frame frequency in the optical sensor unit 31 are preferably the same.

図７は、図６（Ａ）に示す構成の光センサ回路３２を複数有する、光センサ部３１の構成例である。図７に示す光センサ部には、複数の光センサ回路３２がマトリクス状に配置されている。図７は、ｐ行ｑ列の光センサ回路３２がマトリクス状に配置されている場合を示している。各列の光センサ回路３２は、配線ＰＲ１乃至配線ＰＲｐ（ｐは２以上の整数）で示される複数の配線ＰＲのいずれか１つ、配線ＶＲ１乃至配線ＶＲｐで示される複数の配線ＶＲのいずれか１つ、および配線ＰＯ１乃至配線ＰＯｐで示される複数の配線ＰＯのいずれか１つと電気的に接続されている。また、各行の光センサ回路３２は、配線ＴＸ１乃至配線ＴＸｑ（ｑは２以上の整数）で示される複数の配線ＴＸのいずれか１つ、配線ＲＥ１乃至配線ＲＥｑで示される複数の配線ＲＥのいずれか１つ、および配線ＳＥ１乃至配線ＳＥｑで示される複数の配線ＳＥのいずれか１つと電気的に接続されている。 FIG. 7 is a configuration example of the optical sensor unit 31 including a plurality of optical sensor circuits 32 having the configuration illustrated in FIG. In the photosensor portion shown in FIG. 7, a plurality of photosensor circuits 32 are arranged in a matrix. FIG. 7 shows a case where the photosensor circuits 32 of p rows and q columns are arranged in a matrix. The photosensor circuit 32 in each column is one of a plurality of wirings PR indicated by wirings PR1 to PRp (p is an integer of 2 or more), and one of a plurality of wirings VR indicated by wirings VR1 to VRp. One and a plurality of wirings PO indicated by wirings PO1 to POp are electrically connected. Each of the photosensor circuits 32 in each row includes any one of a plurality of wirings TX indicated by wirings TX1 to TXq (q is an integer of 2 or more) and any of a plurality of wirings RE indicated by wirings RE1 to REq. Or one of a plurality of wirings SE indicated by wirings SE1 to SEq.

なお、図７では、配線ＰＲと配線ＶＰが電気的に接続されているものとし、配線ＰＲが配線ＶＰの一部であるものとして光センサ部３１の構成を示しているが、図６（Ａ）に示すように、配線ＰＲと配線ＶＰは分離していてもよい。 Note that FIG. 7 illustrates the configuration of the photosensor portion 31 on the assumption that the wiring PR and the wiring VP are electrically connected and the wiring PR is a part of the wiring VP, but FIG. ), The wiring PR and the wiring VP may be separated.

図８（Ａ）、（Ｂ）は、光センサ部３１の動作方法の一例を示す模式図である。図８（Ａ）、（Ｂ）において、Ｅは露光動作を示し、Ｈは保持動作を示し、Ｏは出力動作を示す。 8A and 8B are schematic diagrams illustrating an example of an operation method of the optical sensor unit 31. FIG. 8A and 8B, E represents an exposure operation, H represents a holding operation, and O represents an output operation.

図８（Ａ）は、全行で同時に露光動作Ｅを行い、行毎に順次出力動作Ｏを行うグローバルシャッタ方式を示す模式図である。図８（Ｂ）は、行毎に露光動作Ｅ、保持動作Ｈおよび出力動作Ｏを行うローリングシャッタ方式を示す模式図である。グローバルシャッタ方式では、配線ＴＸ１乃至配線ＴＸｑの電位、および配線ＲＥ１乃至配線ＲＥｑの電位を同時に切り替えることができ、行毎に切り替える必要がないため、行毎に切り替えるローリングシャッタ方式より光センサ部３１における動作を簡易なものとすることができる。なお、光センサ部３１は、ローリングシャッタ方式による動作を行ってもよい。 FIG. 8A is a schematic diagram showing a global shutter system in which the exposure operation E is performed simultaneously for all rows and the output operation O is sequentially performed for each row. FIG. 8B is a schematic diagram showing a rolling shutter system that performs the exposure operation E, the holding operation H, and the output operation O for each row. In the global shutter method, the potentials of the wirings TX1 to TXq and the potentials of the wirings RE1 to REq can be switched at the same time, and there is no need to switch for each row. The operation can be simplified. Note that the optical sensor unit 31 may perform an operation by a rolling shutter system.

図９（Ａ）、（Ｂ）は、複数の光センサ回路３２でトランジスタ７２乃至トランジスタ７４を共有した場合における、光センサ回路の構成を示す回路図である。複数の光センサ回路３２でトランジスタを共有する構成とする場合、光センサ回路３２における、トランジスタの占有面積を減少させることができる。これにより、受光素子３３の面積を増加させることができ、受光素子３３の光感度を高めることができる。 FIGS. 9A and 9B are circuit diagrams illustrating a configuration of the photosensor circuit when the plurality of photosensor circuits 32 share the transistors 72 to 74. When the plurality of photosensor circuits 32 share the transistor, the area occupied by the transistors in the photosensor circuit 32 can be reduced. Thereby, the area of the light receiving element 33 can be increased, and the photosensitivity of the light receiving element 33 can be increased.

図９（Ａ）、（Ｂ）に示すトランジスタ共有型の光センサ回路は、４個の光センサ回路３２（光センサ回路３２ａ乃至光センサ回路３２ｄ）がそれぞれ受光素子３３およびトランジスタ７１を個別に有し、トランジスタ７２、トランジスタ７３およびトランジスタ７４を共有している構成である。光センサ回路３２ａ乃至光センサ回路３２ｄが有するトランジスタ７１のそれぞれは、配線ＴＸａ乃至配線ＴＸｄで動作が制御される。 In the transistor shared photosensor circuit shown in FIGS. 9A and 9B, the four photosensor circuits 32 (the photosensor circuit 32a to the photosensor circuit 32d) each have the light receiving element 33 and the transistor 71 individually. In addition, the transistor 72, the transistor 73, and the transistor 74 are shared. The operations of the transistors 71 included in the optical sensor circuits 32a to 32d are controlled by the wirings TXa to TXd.

図９（Ａ）に示す光センサ回路は、光センサ回路３２ａ乃至光センサ回路３２ｄがそれぞれトランジスタ７５を個別に有し、各トランジスタ７５は受光素子３３と配線ＰＲとの間に設けられる。トランジスタ７５は、配線ＧＰＤの電位により動作が制御される。光センサ回路を図９（Ａ）に示す構成とすることにより、受光素子３３のソースまたはドレインの一方と、トランジスタ７１のソースまたはドレインの一方と、の間に電位を保持することができる。したがって、図９（Ａ）に示す構成の光センサ回路は、グローバルシャッタ方式による動作に適している。 In the photosensor circuit illustrated in FIG. 9A, each of the photosensor circuits 32a to 32d includes a transistor 75, and each transistor 75 is provided between the light receiving element 33 and the wiring PR. The operation of the transistor 75 is controlled by the potential of the wiring GPD. With the structure illustrated in FIG. 9A, a potential can be held between one of the source and the drain of the light receiving element 33 and one of the source and the drain of the transistor 71. Therefore, the photosensor circuit having the structure illustrated in FIG. 9A is suitable for operation using the global shutter method.

図９（Ｂ）に示す光センサ回路は、トランジスタ７５を有しない点が図９（Ａ）に示す光センサ回路と異なる。トランジスタ７５を有しないため、光センサ回路３２に設けられるトランジスタの数を減らすことができる。これにより、受光素子３３の面積を増加させることができ、受光素子３３の光感度を高めることができる。図９（Ｂ）に示す構成の光センサ回路は、ローリングシャッタ方式による動作に適している。 The optical sensor circuit illustrated in FIG. 9B is different from the optical sensor circuit illustrated in FIG. 9A in that the transistor 75 is not included. Since the transistor 75 is not provided, the number of transistors provided in the photosensor circuit 32 can be reduced. Thereby, the area of the light receiving element 33 can be increased, and the photosensitivity of the light receiving element 33 can be increased. The photosensor circuit having the structure illustrated in FIG. 9B is suitable for operation by a rolling shutter system.

図１０（Ａ）は、光センサ回路３２と配線ＰＯを介して電気的に接続されたソースドライバ３５の具体的な構成例を示したブロック図である。なお、光センサ回路３２とソースドライバ３５との接続関係を明確にするために、図１０（Ａ）には、光センサ部３１の構成例を示すブロック図を、ソースドライバ３５の具体的な構成例を示したブロック図と共に示す。 FIG. 10A is a block diagram illustrating a specific configuration example of the source driver 35 electrically connected to the optical sensor circuit 32 via the wiring PO. In order to clarify the connection relationship between the photosensor circuit 32 and the source driver 35, FIG. 10A shows a block diagram illustrating a configuration example of the photosensor unit 31 and a specific configuration of the source driver 35. It is shown with the block diagram which showed the example.

ソースドライバ３５は、プリチャージ回路８０、スイッチ回路８１およびシフトレジスタ８２を有する。プリチャージ回路８０は、光センサ回路３２に接続された配線ＰＯの電位を所定の値に初期化する機能を有する。シフトレジスタ８２は、光センサ回路３２を列ごとに選択する信号を生成する機能を有する。スイッチ回路８１は、シフトレジスタ８２で生成された信号に従って、選択された列の光センサ回路３２に接続された配線ＰＯの電位を読み出す機能を有する。 The source driver 35 includes a precharge circuit 80, a switch circuit 81, and a shift register 82. The precharge circuit 80 has a function of initializing the potential of the wiring PO connected to the photosensor circuit 32 to a predetermined value. The shift register 82 has a function of generating a signal for selecting the photosensor circuit 32 for each column. The switch circuit 81 has a function of reading the potential of the wiring PO connected to the photosensor circuit 32 in the selected column in accordance with the signal generated by the shift register 82.

なお、光センサ回路３２を列ごとに選択する信号を生成するために、シフトレジスタ８２の代わりにデコーダを用いても良い。 Note that a decoder may be used instead of the shift register 82 in order to generate a signal for selecting the photosensor circuit 32 for each column.

また、図１０（Ｂ）は、ゲートドライバ３４の具体的な構成例を示したブロック図である。ゲートドライバ３４は、第１のゲートドライバ３４ａ、第２のゲートドライバ３４ｂおよび第３のゲートドライバ３４ｃを有する。第１のゲートドライバ３４ａは、シフトレジスタ８３を有し、第２のゲートドライバ３４ｂは、シフトレジスタ８４を有し、第３のゲートドライバ３４ｃは、シフトレジスタ８５を有する。なお、シフトレジスタ８３乃至シフトレジスタ８５の後段には、バッファを設けてもよい。 FIG. 10B is a block diagram illustrating a specific configuration example of the gate driver 34. The gate driver 34 includes a first gate driver 34a, a second gate driver 34b, and a third gate driver 34c. The first gate driver 34 a includes a shift register 83, the second gate driver 34 b includes a shift register 84, and the third gate driver 34 c includes a shift register 85. Note that a buffer may be provided after the shift register 83 to the shift register 85.

第１のゲートドライバ３４ａは、配線ＴＸの電位を制御する機能を有する。第２のゲートドライバ３４ｂは、配線ＲＥの電位を制御する機能を有する。第３のゲートドライバ３４ｃは、配線ＳＥの電位を制御する機能を有する。 The first gate driver 34a has a function of controlling the potential of the wiring TX. The second gate driver 34b has a function of controlling the potential of the wiring RE. The third gate driver 34c has a function of controlling the potential of the wiring SE.

シフトレジスタ８３乃至シフトレジスタ８５は、光センサ回路３２を行ごとに選択する信号を生成する機能を有する。具体的には、シフトレジスタ８３は、選択された行の光センサ回路３２が有するトランジスタ７１の動作状態を制御するための信号を生成する機能を有する。また、シフトレジスタ８４は、選択された行の光センサ回路３２が有するトランジスタ７２の動作状態を制御するための信号を生成する機能を有する。また、シフトレジスタ８５は、選択された行の光センサ回路３２が有するトランジスタ７４の動作状態を制御するための信号を生成する機能を有する。 The shift registers 83 to 85 have a function of generating a signal for selecting the photosensor circuit 32 for each row. Specifically, the shift register 83 has a function of generating a signal for controlling the operation state of the transistor 71 included in the photosensor circuit 32 in the selected row. The shift register 84 has a function of generating a signal for controlling the operation state of the transistor 72 included in the photosensor circuit 32 in the selected row. The shift register 85 has a function of generating a signal for controlling the operation state of the transistor 74 included in the photosensor circuit 32 in the selected row.

なお、光センサ回路３２を行ごとに選択する信号を生成するために、シフトレジスタ８３乃至シフトレジスタ８５の代わりに、デコーダを用いても良い。 Note that a decoder may be used instead of the shift register 83 to the shift register 85 in order to generate a signal for selecting the photosensor circuit 32 for each row.

図１１は、第１のゲートドライバ３４ａに設けられたシフトレジスタ８３が有する順序回路の、具体的な回路構成の一例である。図１１に示す順序回路が複数段接続されることで、シフトレジスタ８３を構成することができる。 FIG. 11 shows an example of a specific circuit configuration of the sequential circuit included in the shift register 83 provided in the first gate driver 34a. A shift register 83 can be formed by connecting a plurality of sequential circuits shown in FIG.

図１１に示す順序回路は、トランジスタ９０乃至トランジスタ１０４を有する。トランジスタ９０のゲート、トランジスタ９７のゲート、およびトランジスタ９８のゲートには、信号ＬＩＮが入力されている。トランジスタ９０のソースまたはドレインの一方、およびトランジスタ９３乃至トランジスタ９５のソースまたはドレインの一方には、電位Ｖ１が供給されている。トランジスタ９６のゲート、トランジスタ９９のゲート、およびトランジスタ１０２のゲートには、電位Ｖ１が供給されている。トランジスタ９２のソースまたはドレインの一方、トランジスタ９８のソースまたはドレインの一方、トランジスタ１０１のソースまたはドレインの一方、およびトランジスタ１０４のソースまたはドレインの一方には、電位Ｖ０が供給されている。トランジスタ９０のソースまたはドレインの他方、トランジスタ９６のソースまたはドレインの一方、トランジスタ９１のソースまたはドレインの一方、およびトランジスタ１０２のソースおよびドレインの一方は、互いに電気的に接続されている。トランジスタ９１のソースまたはドレインの他方、およびトランジスタ９２のソースまたはドレインの他方は、互いに電気的に接続されている。トランジスタ９１のゲート、トランジスタ９２のゲート、トランジスタ１０１のゲート、トランジスタ１０４のゲート、トランジスタ９３のソースまたはドレインの他方、トランジスタ９４のソースまたはドレインの他方、トランジスタ９５のソースまたはドレインの他方は、互いに電気的に接続されている。トランジスタ９７のソースまたはドレインの他方、およびトランジスタ９８のソースまたはドレインの他方は、互いに電気的に接続されている。トランジスタ９６のソースまたはドレインの他方、およびトランジスタ９９のソースまたはドレインの一方は、互いに電気的に接続されている。トランジスタ９９のソースまたはドレインの他方は、トランジスタ１００のゲートに電気的に接続されている。トランジスタ９３のゲートには信号ＣＬＫ２が入力されている。トランジスタ９４のゲートには信号ＲＩＮが入力されている。トランジスタ９５のゲートには信号ＩＮＲＥＳが入力されている。トランジスタ１００のソースまたはドレインの一方、およびトランジスタ１０３のソースまたはドレインの一方には、信号ＣＬＫ１が入力されている。トランジスタ１０２のソースまたはドレインの他方は、トランジスタ１０３のゲートに電気的に接続されている。トランジスタ１００のソースまたはドレインの他方、およびトランジスタ１０１のソースまたはドレインの他方は、端子ＳＲＯＵＴに電気的に接続されている。端子ＳＲＯＵＴから出力される電位は、他の順序回路の信号ＲＩＮまたは信号ＬＩＮとして用いられる。トランジスタ１０３のソースまたはドレインの他方、およびトランジスタ１０４のソースまたはドレインの他方は、端子ＧＯＵＴに電気的に接続されている。 The sequential circuit illustrated in FIG. 11 includes the transistors 90 to 104. A signal LIN is input to the gate of the transistor 90, the gate of the transistor 97, and the gate of the transistor 98. A potential V1 is supplied to one of a source and a drain of the transistor 90 and one of a source and a drain of the transistors 93 to 95. A potential V1 is supplied to the gate of the transistor 96, the gate of the transistor 99, and the gate of the transistor 102. A potential V0 is supplied to one of a source and a drain of the transistor 92, one of a source and a drain of the transistor 98, one of a source and a drain of the transistor 101, and one of a source and a drain of the transistor 104. The other of the source and the drain of the transistor 90, one of the source and the drain of the transistor 96, one of the source and the drain of the transistor 91, and one of the source and the drain of the transistor 102 are electrically connected to each other. The other of the source and the drain of the transistor 91 and the other of the source and the drain of the transistor 92 are electrically connected to each other. The gate of the transistor 91, the gate of the transistor 92, the gate of the transistor 101, the gate of the transistor 104, the other of the source and the drain of the transistor 93, the other of the source and the drain of the transistor 94, and the other of the source and the drain of the transistor 95 are electrically connected to each other. Connected. The other of the source and the drain of the transistor 97 and the other of the source and the drain of the transistor 98 are electrically connected to each other. The other of the source and the drain of the transistor 96 and one of the source and the drain of the transistor 99 are electrically connected to each other. The other of the source and the drain of the transistor 99 is electrically connected to the gate of the transistor 100. A signal CLK2 is input to the gate of the transistor 93. A signal RIN is input to the gate of the transistor 94. A signal INRES is input to the gate of the transistor 95. A signal CLK1 is input to one of a source and a drain of the transistor 100 and one of a source and a drain of the transistor 103. The other of the source and the drain of the transistor 102 is electrically connected to the gate of the transistor 103. The other of the source and the drain of the transistor 100 and the other of the source and the drain of the transistor 101 are electrically connected to the terminal SROUT. The potential output from the terminal SROUT is used as the signal RIN or the signal LIN of another sequential circuit. The other of the source and the drain of the transistor 103 and the other of the source and the drain of the transistor 104 are electrically connected to the terminal GOUT.

例えば、トランジスタ９０乃至トランジスタ１０４がｎチャネル型である場合において、信号ＬＩＮ、信号ＲＩＮ、信号ＣＬＫ１、信号ＣＬＫ２、信号ＩＮＲＥＳは、例えばパルスを有する信号とすることができる。また、例えば電位Ｖ１を高電位として、電位Ｖ０を低電位とすることができる。上記構成により、端子ＧＯＵＴから、配線ＴＸに高電位または低電位が供給され、トランジスタ７１の動作状態を制御することができる。 For example, in the case where the transistors 90 to 104 are n-channel transistors, the signal LIN, the signal RIN, the signal CLK1, the signal CLK2, and the signal INRES can be signals having pulses, for example. For example, the potential V1 can be a high potential and the potential V0 can be a low potential. With the above structure, a high potential or a low potential is supplied from the terminal GOUT to the wiring TX, so that the operation state of the transistor 71 can be controlled.

なお、第２のゲートドライバ３４ｂおよび第３のゲートドライバ３４ｃの構成についても、図１１に示す構成を適宜参照することができる。 Note that the configuration illustrated in FIG. 11 can be referred to as appropriate for the configurations of the second gate driver 34b and the third gate driver 34c.

図１２は、ソースドライバ３５が有するプリチャージ回路８０およびスイッチ回路８１の、具体的な構成例を示す回路図である。なお、図１２では、配線ＰＯ１および配線ＰＯ２に対応するプリチャージ回路８０およびスイッチ回路８１の構成を例示している。そして、配線ＰＯ１および配線ＰＯ２と光センサ回路３２との接続構造を明確にするために、配線ＰＯ１に接続された光センサ回路３２−１と、配線ＰＯ２に接続された光センサ回路３２−２とを、プリチャージ回路８０およびスイッチ回路８１と共に、図１２に示す。 FIG. 12 is a circuit diagram illustrating a specific configuration example of the precharge circuit 80 and the switch circuit 81 included in the source driver 35. FIG. 12 illustrates the configuration of the precharge circuit 80 and the switch circuit 81 corresponding to the wiring PO1 and the wiring PO2. In order to clarify the connection structure between the wiring PO1 and the wiring PO2 and the optical sensor circuit 32, the optical sensor circuit 32-1 connected to the wiring PO1, and the optical sensor circuit 32-2 connected to the wiring PO2. 12 together with the precharge circuit 80 and the switch circuit 81 are shown in FIG.

図１２に示すプリチャージ回路８０は、信号ＢＲに従って、配線ＰＯ１への電位ＶＰＯの供給を制御するトランジスタ１１０−１と、信号ＢＲに従って、配線ＰＯ２への電位ＶＰＯの供給を制御するトランジスタ１１０−２とを有する。 The precharge circuit 80 illustrated in FIG. 12 includes a transistor 110-1 that controls the supply of the potential VPO to the wiring PO1 in accordance with the signal BR, and a transistor 110-2 that controls the supply of the potential VPO to the wiring PO2 in accordance with the signal BR. And have.

また、図１２に示すスイッチ回路８１は、配線ＰＯ１の電位に従って、そのソースとドレイン間の抵抗値が定まるトランジスタ１１１−１と、配線ＰＯ２の電位に従って、そのソースとドレイン間の抵抗値が定まるトランジスタ１１１−２とを有する。トランジスタ１１１−１のソースまたはドレインの一方、およびトランジスタ１１１−２のソースまたはドレインの一方には、電位ＳＦＧＮＤが供給されている。また、図１２に示すスイッチ回路８１は、出力端子と、トランジスタ１１１−１のソースまたはドレインの他方との電気的な接続を、信号Ｓ２に従って制御するトランジスタ１１２−１と、出力端子とトランジスタ１１１−２のソースまたはドレインの他方との電気的な接続を、信号Ｓ２に従って制御するトランジスタ１１２−２とを有する。 12 includes a transistor 111-1 in which a resistance value between the source and the drain is determined according to the potential of the wiring PO1, and a transistor in which the resistance value between the source and the drain is determined according to the potential of the wiring PO2. 111-2. A potential SFGND is supplied to one of a source and a drain of the transistor 111-1 and one of a source and a drain of the transistor 111-2. In addition, the switch circuit 81 illustrated in FIG. 12 includes a transistor 112-1 that controls electrical connection between the output terminal and the other of the source and the drain of the transistor 111-1 according to the signal S2, and the output terminal and the transistor 111-. 2 has a transistor 112-2 that controls electrical connection with the other of the source and drain of the two in accordance with the signal S2.

また、出力端子には抵抗素子１１３を介して電位ＰＵＬＬが供給されている。そして、出力端子の電位は、信号ＲＥＡＤＯＵＴとして出力され、図３に示したＡ／Ｄ変換回路５７に供給される。 Further, the potential PULL is supplied to the output terminal via the resistance element 113. The potential at the output terminal is output as a signal READOUT and supplied to the A / D conversion circuit 57 shown in FIG.

次に、プリチャージ回路８０およびスイッチ回路８１が有する全てのトランジスタがｎチャネル型である場合を例に挙げて、プリチャージ回路８０およびスイッチ回路８１の動作について説明する。 Next, the operation of the precharge circuit 80 and the switch circuit 81 will be described by taking as an example the case where all the transistors included in the precharge circuit 80 and the switch circuit 81 are n-channel type.

まず、画像情報の読み出しを行う前に、トランジスタ７４を非導通状態にしたままで、配線ＰＯ１および配線ＰＯ２の電位を初期化する。具体的には、プリチャージ回路８０において、信号ＢＲの電位を高電位とし、トランジスタ１１０−１およびトランジスタ１１０−２を導通状態にする。上記動作により、トランジスタ１１０−１およびトランジスタ１１０−２を介して、電位ＶＰＯが、配線ＰＯ１および配線ＰＯ２に供給される。 First, before image information is read, the potentials of the wiring PO1 and the wiring PO2 are initialized while the transistor 74 is kept off. Specifically, in the precharge circuit 80, the potential of the signal BR is set high, so that the transistors 110-1 and 110-2 are turned on. Through the above operation, the potential VPO is supplied to the wiring PO1 and the wiring PO2 through the transistor 110-1 and the transistor 110-2.

次に、信号ＢＲの電位を低電位とし、トランジスタ１１０−１およびトランジスタ１１０−２を非導通状態にする。そして、光センサ回路３２−１および光センサ回路３２−２において、順に配線ＳＥの電位を高電位とし、トランジスタ７４を導通状態にする。上記動作により、トランジスタ７３のソースとドレイン間の抵抗値に従って、配線ＰＯ１および配線ＰＯ２の電位が定まる。なお、トランジスタ７３のソースとドレイン間の抵抗値はノードＮＤの電位によって定まり、さらに、ノードＮＤの電位には受光素子３３に照射された光の照度が反映されているため、配線ＰＯ１および配線ＰＯ２の電位には、上記光の照度が間接的に反映されていると言える。 Next, the potential of the signal BR is set low, so that the transistors 110-1 and 110-2 are turned off. Then, in the optical sensor circuit 32-1 and the optical sensor circuit 32-2, the potential of the wiring SE is sequentially set to a high potential and the transistor 74 is turned on. Through the above operation, the potentials of the wiring PO1 and the wiring PO2 are determined in accordance with the resistance value between the source and the drain of the transistor 73. Note that the resistance value between the source and the drain of the transistor 73 is determined by the potential of the node ND, and the illuminance of light irradiated to the light receiving element 33 is reflected on the potential of the node ND. It can be said that the illuminance of the light is indirectly reflected in the potential.

次に、光センサ回路３２−１および光センサ回路３２−２において、順に配線ＳＥの電位を低電位とし、トランジスタ７４を非導通状態にする。そして、信号Ｓ１の電位を高電位にすることでトランジスタ１１２−１を導通状態とする。トランジスタ１１１−１のソースとドレイン間の抵抗値は、配線ＰＯ１の電位によって定まるため、上記動作により、配線ＰＯ１の電位によって、つまり光センサ回路３２−１の受光素子３３に照射された光の照度によって、出力端子の電位が定まる。次に、信号Ｓ１の電位を低電位にした後、信号Ｓ２の電位を高電位にすることでトランジスタ１１２−２を導通状態とする。トランジスタ１１１−２のソースとドレイン間の抵抗値は、配線ＰＯ２の電位によって定まるため、上記動作により、配線ＰＯ２の電位によって、延いては光センサ回路３２−２の受光素子３３に照射された光の照度によって、出力端子の電位が定まる。 Next, in the optical sensor circuit 32-1 and the optical sensor circuit 32-2, the potential of the wiring SE is sequentially lowered, so that the transistor 74 is turned off. Then, the transistor 112-1 is turned on by increasing the potential of the signal S1. Since the resistance value between the source and the drain of the transistor 111-1 is determined by the potential of the wiring PO1, according to the above operation, the illuminance of light irradiated on the light receiving element 33 of the photosensor circuit 32-1 by the potential of the wiring PO1. Thus, the potential of the output terminal is determined. Next, after the potential of the signal S1 is set low, the potential of the signal S2 is set high so that the transistor 112-2 is turned on. Since the resistance value between the source and the drain of the transistor 111-2 is determined by the potential of the wiring PO2, the light irradiated to the light receiving element 33 of the optical sensor circuit 32-2 by the potential of the wiring PO2 by the above operation. The output terminal potential is determined by the illuminance.

なお、図１２では、配線ＰＯ１および配線ＰＯ２に対応するプリチャージ回路８０およびスイッチ回路８１の構成を例示しているが、より多い数の配線ＰＯに対応するプリチャージ回路８０およびスイッチ回路８１を構成することも可能である。また、図１２では、抵抗素子１１３をスイッチ回路８１の外部に設ける構成としているが、抵抗素子１１３をスイッチ回路８１の内部に設けてもよい。 12 illustrates the configuration of the precharge circuit 80 and the switch circuit 81 corresponding to the wiring PO1 and the wiring PO2, the configuration of the precharge circuit 80 and the switch circuit 81 corresponding to a larger number of wirings PO is illustrated. It is also possible to do. In FIG. 12, the resistance element 113 is provided outside the switch circuit 81, but the resistance element 113 may be provided inside the switch circuit 81.

図１３は、画素２２と光センサ回路３２の個数比を示すブロック図である。図１３に示すように、画素２２と光センサ回路３２の個数比は１：１ではなく、光センサ回路３２の個数の方が画素２２の個数よりも少ないことが好ましい。これにより、光センサ回路３２を動作させる機能を有するゲートドライバ３４およびソースドライバ３５の動作速度を遅くすることができ、表示装置１０の消費電力を低減することができる。 FIG. 13 is a block diagram showing the number ratio between the pixel 22 and the photosensor circuit 32. As shown in FIG. 13, the number ratio of the pixels 22 to the photosensor circuits 32 is not 1: 1, and the number of photosensor circuits 32 is preferably smaller than the number of pixels 22. Thereby, the operating speed of the gate driver 34 and the source driver 35 having the function of operating the photosensor circuit 32 can be reduced, and the power consumption of the display device 10 can be reduced.

図１４および図１５は、発光素子２４により表示される画像に対応する画像データ６５の生成方法の一例を示す図である。図１４に示すように、ホスト４１により生成された画像データ６１と、受光素子３３により検出された光の照度に対応するデータ６２と、タッチセンサにより検出されたタッチ動作に対応するデータ６３とを分割し、分割した各領域ごとに画像データ６１と、データ６２と、データ６３との積をとることにより画像データ６５を生成することができる。 14 and 15 are diagrams illustrating an example of a method for generating image data 65 corresponding to an image displayed by the light emitting element 24. FIG. As shown in FIG. 14, image data 61 generated by the host 41, data 62 corresponding to the illuminance of the light detected by the light receiving element 33, and data 63 corresponding to the touch operation detected by the touch sensor. The image data 65 can be generated by dividing and taking the product of the image data 61, the data 62, and the data 63 for each divided area.

画像データ６１および画像データ６５は、画素２２に対応するように分割することができる。例えば、画像データ６１に含まれる領域の行数および列数と、表示部２１が有する画素２２の行数および列数とが同数となるように、画像データ６１および画像データ６５を分割することができる。つまり、画像データ６１に含まれる領域の行数および列数は、画像データ６５に含まれる領域の行数および列数と同様とすることができる。 The image data 61 and the image data 65 can be divided so as to correspond to the pixels 22. For example, the image data 61 and the image data 65 may be divided so that the number of rows and columns of the area included in the image data 61 is equal to the number of rows and columns of the pixels 22 included in the display unit 21. it can. That is, the number of rows and the number of columns in the region included in the image data 61 can be the same as the number of rows and the columns in the region included in the image data 65.

データ６２は、光センサ回路３２に対応するように分割することができる。例えば、データ６２に含まれる領域の行数および列数と、光センサ部３１が有する光センサ回路３２の行数および列数とが同数となるように、データ６２を分割することができる。この場合、データ６２における領域の個数は、画像データ６１および画像データ６５における領域の個数より少なくすることができる。 The data 62 can be divided to correspond to the photosensor circuit 32. For example, the data 62 can be divided so that the number of rows and columns of the region included in the data 62 is equal to the number of rows and columns of the photosensor circuit 32 included in the photosensor unit 31. In this case, the number of areas in the data 62 can be smaller than the number of areas in the image data 61 and the image data 65.

データ６３は、例えばデータ６２における領域と対応するように分割することができる。例えば、データ６３に含まれる領域の行数および列数と、データ６３に含まれる領域の行数および列数とが同数となるように、データ６３を分割することができる。この場合、データ６３における領域の個数は、画像データ６１および画像データ６５における領域の個数より少なくすることができる。 The data 63 can be divided so as to correspond to the area in the data 62, for example. For example, the data 63 can be divided so that the number of rows and columns in the area included in the data 63 is equal to the number of rows and columns in the area included in the data 63. In this case, the number of areas in the data 63 can be smaller than the number of areas in the image data 61 and the image data 65.

図１４に示す画像データ６１において、ｘと記載された領域は、当該領域に対応する画素２２に設けられた反射素子２３および／または発光素子２４の階調に関する情報を有していることを示す。例えば、階調を８ビットで表す場合、ｘは０乃至２５５とすることができる。 In the image data 61 shown in FIG. 14, an area described as x has information on the gradation of the reflective element 23 and / or the light emitting element 24 provided in the pixel 22 corresponding to the area. . For example, when the gradation is represented by 8 bits, x can be 0 to 255.

図１４に示すデータ６２において、１と記載された領域は、当該領域に対応する光センサ回路３２に設けられた受光素子３３により検出された光の照度が規定値未満、例えば前述の第１の照度未満であることを示す。また、図１４に示すデータ６２において、０と記載された領域は、当該領域に対応する光センサ回路３２に設けられた受光素子３３により検出された光の照度が規定値以上、例えば前述の第１の照度以上であることを示す。なお、図の明瞭化のため、図１４に示すデータ６２において、光センサ回路３２に設けられた受光素子３３により検出された光の照度が規定値未満である領域にハッチングを付している。 In the data 62 shown in FIG. 14, the area described as 1 has an illuminance of light detected by the light receiving element 33 provided in the photosensor circuit 32 corresponding to the area less than a predetermined value, for example, the above-described first Indicates less than illuminance. In the data 62 shown in FIG. 14, the area described as 0 indicates that the illuminance of light detected by the light receiving element 33 provided in the photosensor circuit 32 corresponding to the area is equal to or higher than a predetermined value, for example, Indicates that the illuminance is 1 or more. For the sake of clarity, in the data 62 shown in FIG. 14, a region where the illuminance of the light detected by the light receiving element 33 provided in the photosensor circuit 32 is less than a specified value is hatched.

図１４に示すデータ６３において、１と記載された領域は、タッチ動作が検出されなかった領域であることを示し、０と記載された領域は、タッチ動作が検出された領域であることを示す。なお、図の明瞭化のため、図１４に示すデータ６３において、タッチ動作が検出された領域にハッチングを付している。 In the data 63 shown in FIG. 14, an area described as 1 indicates an area where no touch action is detected, and an area described as 0 indicates an area where a touch action is detected. . For the sake of clarity, the area in which the touch operation is detected is hatched in the data 63 shown in FIG.

図１４に示す画像データ６５において、ｘと記載された領域は、発光素子２４により画像を表示する画素２２に対応する領域を示す。また、図１４に示す画像データ６５において、０と記載された領域は、発光素子２４では画像を表示しない画素２２に対応する領域を示す。 In the image data 65 shown in FIG. 14, an area described as x indicates an area corresponding to the pixel 22 that displays an image by the light emitting element 24. In the image data 65 shown in FIG. 14, a region described as 0 indicates a region corresponding to the pixel 22 that does not display an image in the light emitting element 24.

図１４では、画像データ６１および画像データ６５における領域の行数が、データ６２およびデータ６３における領域の行数の倍であり、画像データ６１および画像データ６５における領域の列数が、データ６２およびデータ６３における領域の列数の倍である場合を示す。つまり、図１４では、画像データ６１および画像データ６５における領域の数が、データ６２およびデータ６３における領域の数の４倍である場合を示す。この場合、例えば画像データ６１における１行１列目の領域の情報（ｘ）と、データ６２における１行１列目の領域の情報（０または１、図１４では０）と、データ６３における１行１列目の領域の情報（０または１、図１４では１）と、を掛け合わせることにより、画像データ６５における１行１列目の領域の情報（０またはｘ、図１４では０）を生成することができる。また、例えば画像データ６５における１行２列目の領域の情報、２行１列目の情報および２行２列目の情報は、それぞれ画像データ６１における１行２列目の領域の情報、２行１列目の情報および２行２列目の情報に、データ６２における１行１列目の領域の情報とデータ６３における１行１列目の領域の情報とを掛け合わせることにより生成することができる。また、例えば画像データ６５における３行３列目の情報、３行４列目の情報、４行３列目の情報および４行４列目の情報は、それぞれ画像データ６１における３行３列目の情報、３行４列目の情報、４行３列目の情報および４行４列目の情報に、データ６２における２行２列目の領域の情報とデータ６３における２行２列目の領域の情報とを掛け合わせることにより生成することができる。 In FIG. 14, the number of rows in the areas in the image data 61 and the image data 65 is twice the number of rows in the areas in the data 62 and the data 63, and the number of columns in the areas in the image data 61 and the image data 65 is A case where the number of columns of the area in the data 63 is double is shown. That is, FIG. 14 shows a case where the number of regions in the image data 61 and the image data 65 is four times the number of regions in the data 62 and the data 63. In this case, for example, the information (x) in the first row and first column in the image data 61, the information in the first row and first column in the data 62 (0 or 1, 0 in FIG. 14), and 1 in the data 63 The area information (0 or x, 0 in FIG. 14) in the first row and first column in the image data 65 is obtained by multiplying the area information in the first row and the first column (0 or 1, 1 in FIG. 14). Can be generated. Further, for example, information on the region of the first row and the second column in the image data 65, information on the second row and the first column, and information on the second row and the second column are information on the region of the first row and the second column in the image data 61, respectively. Generated by multiplying the information in the first row and first column in the data 62 by the information in the first row and first column in the data 62 and the information in the first row and first column in the data 62 Can do. Further, for example, information on the third row and third column in the image data 65, information on the third row and fourth column, information on the fourth row and third column, and information on the fourth row and fourth column are respectively in the third row and third column in the image data 61. Information, 3 rows, 4 columns information, 4 rows, 3 columns information, and 4 rows, 4 columns information, information of 2nd row, 2nd column in data 62 and 2nd row, 2nd column in data 63 It can be generated by multiplying the information of the area.

以上に示す方法で画像データ６５を生成することにより、例えば図１等に示す領域１２では発光素子２４による表示を行い、図１等に示す領域１３および領域１４では発光素子２４による表示を行わないとすることができる。 By generating the image data 65 by the method described above, for example, display is performed by the light emitting element 24 in the region 12 illustrated in FIG. 1 and the like, and display by the light emitting element 24 is not performed in the region 13 and the region 14 illustrated in FIG. It can be.

なお、図１５に示すように、データ６２において、例えば光センサ回路３２に設けられた受光素子３３により検出された光の照度が第１の照度未満かつ第２の照度以上である場合に、当該受光素子が設けられた領域の情報を１としてもよい。この場合、例えば光センサ回路３２に設けられた受光素子３３により検出された光の照度が第１の照度以上または第２の照度未満である場合に、当該受光素子が設けられた領域の情報が０となる。図１５に示す動作では、データ６３を用いなくても画像データ６５を生成することができるため、当該動作は表示装置１０がタッチパネル３６を有しない構成である場合においても適用可能である。 As shown in FIG. 15, in the data 62, for example, when the illuminance of light detected by the light receiving element 33 provided in the optical sensor circuit 32 is less than the first illuminance and greater than or equal to the second illuminance, The information of the area where the light receiving element is provided may be 1. In this case, for example, when the illuminance of the light detected by the light receiving element 33 provided in the optical sensor circuit 32 is equal to or higher than the first illuminance or less than the second illuminance, information on the region where the light receiving element is provided 0. In the operation illustrated in FIG. 15, the image data 65 can be generated without using the data 63. Therefore, the operation can be applied even when the display device 10 has a configuration without the touch panel 36.

図１４および図１５に示す画像データ６５の生成方法は、表示部２１に設けられた画素２２が反射素子２３を有しない場合においても適用することができる。この場合、例えば画像データ６５においてｘと記載された領域に対応する画素２２に設けられた発光素子２４の輝度を、画像データ６５において０と記載された領域に対応する画素２２に設けられた発光素子２４の輝度より高くすることができる。なお、当該方法は、画素２２が反射素子２３を有する場合、または画素２２が発光素子２４を有しない場合においても適用することができる。 The generation method of the image data 65 shown in FIGS. 14 and 15 can be applied even when the pixel 22 provided in the display unit 21 does not have the reflective element 23. In this case, for example, the luminance of the light emitting element 24 provided in the pixel 22 corresponding to the region described as x in the image data 65 is set to the light emission provided in the pixel 22 corresponding to the region described as 0 in the image data 65. The luminance of the element 24 can be made higher. Note that this method can also be applied when the pixel 22 includes the reflective element 23 or when the pixel 22 does not include the light-emitting element 24.

＜表示装置の構成例＞
図１６は、表示装置１０の構成例を示す断面図である。図１６（Ａ）に示す表示装置１０は、発光素子２４と、反射素子２３と、発光素子２４への電流の供給を制御する機能を有するトランジスタ２０５と、反射素子２３への電圧の供給を制御する機能を有するトランジスタ２０６とを有する。そして、発光素子２４と、反射素子２３と、トランジスタ２０５と、トランジスタ２０６とは、基板２０１と基板２０２の間に位置する。 <Configuration example of display device>
FIG. 16 is a cross-sectional view illustrating a configuration example of the display device 10. A display device 10 illustrated in FIG. 16A controls the light-emitting element 24, the reflective element 23, the transistor 205 having a function of controlling supply of current to the light-emitting element 24, and the supply of voltage to the reflective element 23. A transistor 206 having the function of: The light-emitting element 24, the reflective element 23, the transistor 205, and the transistor 206 are located between the substrate 201 and the substrate 202.

また、表示装置１０において反射素子２３は、画素電極２０７と、共通電極２０８と、液晶層２０９とを有する。画素電極２０７は、トランジスタ２０６に電気的に接続されている。そして、画素電極２０７と共通電極２０８の間に印加される電圧にしたがって液晶層２０９の配向が制御される。なお、図１６（Ａ）では、画素電極２０７が可視光を反射する機能を有し、共通電極２０８が可視光を透過する機能を有する場合を例示しており、基板２０２側から入射した光が白抜きの矢印で示すように画素電極２０７において反射し、再び基板２０２側から放射される。 In the display device 10, the reflective element 23 includes a pixel electrode 207, a common electrode 208, and a liquid crystal layer 209. The pixel electrode 207 is electrically connected to the transistor 206. Then, the orientation of the liquid crystal layer 209 is controlled according to the voltage applied between the pixel electrode 207 and the common electrode 208. Note that FIG. 16A illustrates the case where the pixel electrode 207 has a function of reflecting visible light and the common electrode 208 has a function of transmitting visible light, and light incident from the substrate 202 side is illustrated. As indicated by a white arrow, the light is reflected from the pixel electrode 207 and is emitted again from the substrate 202 side.

また、発光素子２４は、トランジスタ２０５に電気的に接続されている。発光素子２４から発せられる光は、基板２０２側に放射される。なお、図１６（Ａ）では、画素電極２０７が可視光を反射する機能を有し、共通電極２０８が可視光を透過する機能を有する場合を例示しているため、発光素子２４から発せられる光は、白抜きの矢印で示すように画素電極２０７と重ならない領域を通過し、共通電極２０８が位置する領域を通過して、基板２０２側から放射される。 In addition, the light emitting element 24 is electrically connected to the transistor 205. The light emitted from the light emitting element 24 is emitted to the substrate 202 side. Note that FIG. 16A illustrates a case where the pixel electrode 207 has a function of reflecting visible light and the common electrode 208 has a function of transmitting visible light; thus, light emitted from the light-emitting element 24 is illustrated. Passes through a region that does not overlap with the pixel electrode 207 as indicated by a white arrow, passes through a region where the common electrode 208 is located, and is emitted from the substrate 202 side.

そして、図１６（Ａ）に示す表示装置１０では、トランジスタ２０５とトランジスタ２０６とが同一の層２１０に位置しており、トランジスタ２０５とトランジスタ２０６とが含まれる層２１０は、反射素子２３と発光素子２４の間の領域を有する。なお、少なくとも、トランジスタ２０５が有する半導体層と、トランジスタ２０６が有する半導体層とが同一の絶縁表面上に位置している場合、トランジスタ２０５とトランジスタ２０６とが同一の層２１０に含まれていると言える。 In the display device 10 illustrated in FIG. 16A, the transistor 205 and the transistor 206 are located in the same layer 210, and the layer 210 including the transistor 205 and the transistor 206 includes the reflective element 23 and the light-emitting element. It has an area between 24. Note that at least when the semiconductor layer included in the transistor 205 and the semiconductor layer included in the transistor 206 are located on the same insulating surface, it can be said that the transistor 205 and the transistor 206 are included in the same layer 210. .

上記構成により、トランジスタ２０５とトランジスタ２０６とを共通の作製工程で作製することができる。 With the above structure, the transistor 205 and the transistor 206 can be manufactured through a common manufacturing process.

次に、図１６（Ｂ）に表示装置１０の別の構成について、断面の構造を一例として示す。図１６（Ｂ）に示す表示装置１０は、トランジスタ２０５とトランジスタ２０６とが異なる層に含まれている点において、図１６（Ａ）に示す表示装置１０と構成が異なる。 Next, FIG. 16B illustrates an example of a cross-sectional structure of another structure of the display device 10. The display device 10 illustrated in FIG. 16B is different from the display device 10 illustrated in FIG. 16A in that the transistor 205 and the transistor 206 are included in different layers.

具体的に、図１６（Ｂ）に示す表示装置１０では、トランジスタ２０５が含まれる層２１０ａと、トランジスタ２０６が含まれる層２１０ｂとを有し、層２１０ａと層２１０ｂとは、反射素子２３と発光素子２４の間の領域を有する。そして、図１６（Ｂ）に示す表示装置１０では、層２１０ａが層２１０ｂよりも発光素子２４側に近い。なお、少なくとも、トランジスタ２０５が有する半導体層と、トランジスタ２０６が有する半導体層とが異なる絶縁表面上に位置している場合、トランジスタ２０５とトランジスタ２０６とが異なる層に含まれていると言える。 Specifically, the display device 10 illustrated in FIG. 16B includes a layer 210a including the transistor 205 and a layer 210b including the transistor 206. The layer 210a and the layer 210b each include the reflective element 23 and the light-emitting element. It has a region between the elements 24. In the display device 10 illustrated in FIG. 16B, the layer 210a is closer to the light emitting element 24 side than the layer 210b. Note that at least when the semiconductor layer included in the transistor 205 and the semiconductor layer included in the transistor 206 are located on different insulating surfaces, it can be said that the transistor 205 and the transistor 206 are included in different layers.

上記構成により、トランジスタ２０５と、トランジスタ２０５に電気的に接続される各種配線とを、トランジスタ２０６と、トランジスタ２０６に電気的に接続される各種配線とを、部分的に重ねることができるため、画素のサイズを小さく抑え、表示装置１０の高精細化を実現することができる。 With the above structure, the transistor 205 and various wirings electrically connected to the transistor 205 can be partially overlapped with the transistor 206 and various wirings electrically connected to the transistor 206, so that the pixel The size of the display device 10 can be kept small, and the display device 10 can have high definition.

次に、図１６（Ｃ）に、本発明の一態様に係る表示装置１０の別の構成について、断面の構造を一例として示す。図１６（Ｃ）に示す表示装置１０は、トランジスタ２０５とトランジスタ２０６とが異なる層含まれている点において、図１６（Ａ）に示す表示装置１０と構成が異なる。そして、図１６（Ｃ）に示す表示装置１０は、トランジスタ２０５が含まれる層２１０ａが、発光素子２４よりも基板２０１側に近い点において、図１６（Ｂ）に示す表示装置１０と構成が異なる。 Next, FIG. 16C illustrates an example of a cross-sectional structure of another structure of the display device 10 according to one embodiment of the present invention. The display device 10 illustrated in FIG. 16C is different in structure from the display device 10 illustrated in FIG. 16A in that the transistor 205 and the transistor 206 are included in different layers. The display device 10 illustrated in FIG. 16C is different from the display device 10 illustrated in FIG. 16B in that the layer 210a including the transistor 205 is closer to the substrate 201 than the light-emitting element 24 is. .

具体的に、図１６（Ｃ）に示す表示装置１０では、トランジスタ２０５が含まれる層２１０ａと、トランジスタ２０６が含まれる層２１０ｂとを有する。そして、層２１０ａは、発光素子２４と基板２０１との間の領域を有する。また、層２１０ｂは、反射素子２３と発光素子２４の間の領域を有する。 Specifically, the display device 10 illustrated in FIG. 16C includes a layer 210 a including the transistor 205 and a layer 210 b including the transistor 206. The layer 210 a has a region between the light emitting element 24 and the substrate 201. Further, the layer 210 b has a region between the reflective element 23 and the light emitting element 24.

上記構成により、トランジスタ２０５と、トランジスタ２０５に電気的に接続される各種配線とを、トランジスタ２０６と、トランジスタ２０６に電気的に接続される各種配線とを、図１６（Ｂ）の場合よりもより多く重ねることができるため、画素のサイズを小さく抑え、表示装置１０の高精細化を実現することができる。 With the above structure, the transistor 205 and various wirings electrically connected to the transistor 205 are connected to each other, and the transistor 206 and various wirings electrically connected to the transistor 206 are more connected than in the case of FIG. Since a large number of layers can be stacked, the size of the pixel can be suppressed and high definition of the display device 10 can be realized.

なお、図１６では、２つの反射素子２３に対して１つの発光素子２４が対応している断面構造を例示しているが、これに限定されず、表示装置１０は１つの反射素子２３に対して１つの発光素子２４が対応している断面構造を有していても良いし、１つの反射素子２３に対して複数の発光素子２４が対応している断面構造を有していても良い。 FIG. 16 illustrates a cross-sectional structure in which one light emitting element 24 corresponds to two reflecting elements 23, but the present invention is not limited to this, and the display device 10 has one reflecting element 23. The light-emitting element 24 may have a cross-sectional structure corresponding to the light-emitting element 24, or the light-emitting element 24 may have a cross-sectional structure corresponding to the plurality of light-emitting elements 24.

また、図１６では、反射素子２３が有する画素電極２０７が、可視光を反射する機能を有する場合を例示しているが、これに限定されず、画素電極２０７は可視光を透過する機能を有していても良い。この場合、バックライトやフロントライトなどの光源を表示装置１０に設けても良いし、反射素子２３を用いて画像を表示する際に発光素子２４を光源として用いても良い。 16 illustrates the case where the pixel electrode 207 included in the reflective element 23 has a function of reflecting visible light. However, the present invention is not limited thereto, and the pixel electrode 207 has a function of transmitting visible light. You may do it. In this case, a light source such as a backlight or a front light may be provided in the display device 10, or the light emitting element 24 may be used as a light source when an image is displayed using the reflective element 23.

＜表示装置の断面図＞
図１６（Ｃ）に示した表示装置１０のより具体的な構成例を図１７に示す。なお図１６（Ａ）、図１６（Ｂ）に示した表示装置１０についても、より具体的な構成例の断面構造を図１８、図１９に図示するが、詳細な説明については省略する。なお図１８、図１９においては、図１７と同じ構成について同じ符号を付している。 <Cross sectional view of display device>
A more specific configuration example of the display device 10 illustrated in FIG. 16C is illustrated in FIG. 16A and 16B, the cross-sectional structure of a more specific configuration example is shown in FIGS. 18 and 19, but detailed description thereof is omitted. In FIG. 18 and FIG. 19, the same components as those in FIG.

図１７に示す表示装置１０は、基板２５０と基板２５１の間に、表示部３７２と、表示部３７１とが積層された構成を有する。具体的に図１７では、表示部３７２と表示部３７１とが接着層２５２により接着されている。また、基板２５１上に、タッチパネル３６に設けることができる。なお、図１７に示すように、基板上にタッチパネル設ける構成を、アウトセル型と呼ぶことができる。 The display device 10 illustrated in FIG. 17 has a structure in which a display portion 372 and a display portion 371 are stacked between a substrate 250 and a substrate 251. Specifically, in FIG. 17, the display portion 372 and the display portion 371 are bonded by an adhesive layer 252. Further, the touch panel 36 can be provided over the substrate 251. Note that as shown in FIG. 17, a structure in which a touch panel is provided over a substrate can be referred to as an out-cell type.

そして、図１７では、表示部３７２に設けられた発光素子２４と、トランジスタＭ３と、容量素子Ｃｓ２と、接続部３８１を介してＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ）３８２と電気的に接続されたトランジスタ３０９とを図示している。また、図１７では、表示部３７１に設けられた反射素子２３と、トランジスタＭ１と、容量素子Ｃｓ１と、接続部３８３を介してＦＰＣ３８４と電気的に接続されたトランジスタ３１０とを図示している。また、図１７では、受光素子３３と、トランジスタ７１とを図示している。 In FIG. 17, the light-emitting element 24 provided in the display portion 372, the transistor M3, the capacitor Cs2, and the transistor 309 electrically connected to the FPC (Flexible Printed Circuit) 382 through the connection portion 381 Is illustrated. In FIG. 17, the reflective element 23 provided in the display portion 371, the transistor M1, the capacitor Cs1, and the transistor 310 electrically connected to the FPC 384 through the connection portion 383 are illustrated. In FIG. 17, the light receiving element 33 and the transistor 71 are illustrated.

なお、図１７等において、表示部３７２が設けられている層を層２１１とすることができる。また、受光素子３３と、トランジスタ７１等の受光素子３３を駆動する機能を有するトランジスタと、トランジスタＭ１と、が設けられている層を層２１２とすることができる。つまり、受光素子３３および受光素子３３を駆動する機能を有するトランジスタは、トランジスタＭ１等、反射素子２３を駆動する機能を有する画素回路２８が有するトランジスタと同一の層に設けることができると言うことができる。また、反射素子２３が設けられている層を層２１３とすることができる。 Note that in FIG. 17 and the like, a layer provided with the display portion 372 can be a layer 211. In addition, a layer provided with the light receiving element 33, a transistor having a function of driving the light receiving element 33 such as the transistor 71, and the transistor M1 can be the layer 212. That is, it can be said that the light receiving element 33 and the transistor having a function of driving the light receiving element 33 can be provided in the same layer as the transistor included in the pixel circuit 28 having a function of driving the reflective element 23 such as the transistor M1. it can. The layer provided with the reflective element 23 can be the layer 213.

トランジスタＭ３は、バックゲートとしての機能を有する導電層３１１と、導電層３１１上の絶縁層３１２と、絶縁層３１２上において導電層３１１と重なる半導体層３１３と、半導体層３１３上の絶縁層３１６と、絶縁層３１６上に位置し、ゲートとしての機能を有する導電層３１７と、導電層３１７上に位置する絶縁層３１８のさらに上に位置し、半導体層３１３と電気的に接続されている導電層３１４および導電層３１５と、を有する。 The transistor M3 includes a conductive layer 311 having a function as a back gate, an insulating layer 312 over the conductive layer 311, a semiconductor layer 313 overlapping with the conductive layer 311 over the insulating layer 312, and an insulating layer 316 over the semiconductor layer 313. , A conductive layer 317 which functions as a gate and is located on the insulating layer 316, and a conductive layer which is further above the insulating layer 318 located on the conductive layer 317 and electrically connected to the semiconductor layer 313 314 and a conductive layer 315.

また、導電層３１５は、導電層３１９と電気的に接続され、導電層３１９は導電層３２０に電気的に接続されている。導電層３１９は導電層３１７と同一の層に形成されており、導電層３２０は導電層３１１と同一の層に形成されている。 In addition, the conductive layer 315 is electrically connected to the conductive layer 319, and the conductive layer 319 is electrically connected to the conductive layer 320. The conductive layer 319 is formed in the same layer as the conductive layer 317, and the conductive layer 320 is formed in the same layer as the conductive layer 311.

また、導電層３１１および導電層３２０と同一の層に、トランジスタ３０６（図示せず）のバックゲートとしての機能を有する導電層３２１が位置している。導電層３２１上には絶縁層３１２が位置し、絶縁層３１２上には導電層３２１と重なる領域を有する半導体層３２２が位置する。半導体層３２２にはトランジスタ３０６（図示せず）のチャネル形成領域が含まれる。半導体層３２２上には絶縁層３１８が位置し、絶縁層３１８上には導電層３２３が位置する。導電層３２３は半導体層３２２に電気的に接続されており、導電層３２３はトランジスタ３０６（図示せず）のソース電極またはドレインとしての機能を有する。 In addition, a conductive layer 321 that functions as a back gate of the transistor 306 (not illustrated) is located in the same layer as the conductive layers 311 and 320. An insulating layer 312 is located over the conductive layer 321, and a semiconductor layer 322 having a region overlapping with the conductive layer 321 is located over the insulating layer 312. The semiconductor layer 322 includes a channel formation region of the transistor 306 (not shown). An insulating layer 318 is located over the semiconductor layer 322, and a conductive layer 323 is located over the insulating layer 318. The conductive layer 323 is electrically connected to the semiconductor layer 322, and the conductive layer 323 functions as a source electrode or a drain of the transistor 306 (not illustrated).

トランジスタ３０９は、トランジスタＭ３と同様の構成を有するので、詳細な説明は割愛する。 Since the transistor 309 has a configuration similar to that of the transistor M3, detailed description thereof is omitted.

トランジスタＭ３、導電層３２３、トランジスタ３０９上には、絶縁層３２４が位置し、絶縁層３２４上には絶縁層３２５が位置する。絶縁層３２５上には導電層３２６および導電層３２７が位置する。導電層３２６は導電層３１４と電気的に接続されており、導電層３２７は導電層３２７と電気的に接続されている。導電層３２６および導電層３２７上には絶縁層３２８が位置し、絶縁層３２８上には導電層３２９が位置する。導電層３２９は導電層３２６に電気的に接続されており、発光素子２４の画素電極としての機能を有する。 An insulating layer 324 is located over the transistor M3, the conductive layer 323, and the transistor 309, and an insulating layer 325 is located over the insulating layer 324. A conductive layer 326 and a conductive layer 327 are located over the insulating layer 325. The conductive layer 326 is electrically connected to the conductive layer 314, and the conductive layer 327 is electrically connected to the conductive layer 327. An insulating layer 328 is located over the conductive layers 326 and 327, and a conductive layer 329 is located over the insulating layer 328. The conductive layer 329 is electrically connected to the conductive layer 326 and functions as a pixel electrode of the light-emitting element 24.

導電層３２７と絶縁層３２８と導電層３２９とが重なる領域が、容量素子Ｃｓ２として機能する。 A region where the conductive layer 327, the insulating layer 328, and the conductive layer 329 overlap functions as the capacitor Cs2.

導電層３２９上には絶縁層３３０が位置し、絶縁層３３０上にはＥＬ層３３１が位置し、ＥＬ層３３１上には対向電極としての機能を有する導電層３３２が位置する。導電層３２９とＥＬ層３３１と導電層３３２とは、絶縁層３３０の開口部において電気的に接続されており、導電層３２９とＥＬ層３３１と導電層３３２とが電気的に接続された領域が発光素子２４として機能する。発光素子２４は、導電層３３２側から破線の矢印で示す方向に光を放射する、トップエミッション構造を有する。 The insulating layer 330 is located over the conductive layer 329, the EL layer 331 is located over the insulating layer 330, and the conductive layer 332 having a function as a counter electrode is located over the EL layer 331. The conductive layer 329, the EL layer 331, and the conductive layer 332 are electrically connected to each other in the opening portion of the insulating layer 330, and a region where the conductive layer 329, the EL layer 331, and the conductive layer 332 are electrically connected is provided. It functions as the light emitting element 24. The light emitting element 24 has a top emission structure that emits light in the direction indicated by the dashed arrow from the conductive layer 332 side.

導電層３２９と導電層３３２とは、一方が陽極として機能し、他方が陰極として機能する。導電層３２９と導電層３３２の間に、発光素子２４の閾値電圧より高い電圧を印加すると、ＥＬ層３３１に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層３３１において再結合し、ＥＬ層３３１に含まれる発光物質が発光する。 One of the conductive layers 329 and 332 functions as an anode and the other functions as a cathode. When a voltage higher than the threshold voltage of the light-emitting element 24 is applied between the conductive layer 329 and the conductive layer 332, holes are injected into the EL layer 331 from the anode side and electrons are injected from the cathode side. The injected electrons and holes are recombined in the EL layer 331, and the light-emitting substance contained in the EL layer 331 emits light.

なお、半導体層３１３、３２２に金属酸化物を用いる場合、ディスプレイの信頼性を高めるには、絶縁層３１８は酸素を含む絶縁材料を用いることが望ましく、絶縁層３２４には水または水素などの不純物が拡散しにくい材料を用いることが望ましい。 Note that in the case where a metal oxide is used for the semiconductor layers 313 and 322, in order to increase display reliability, the insulating layer 318 is preferably formed using an insulating material containing oxygen, and the insulating layer 324 includes an impurity such as water or hydrogen. It is desirable to use a material that hardly diffuses.

絶縁層３２５または絶縁層３３０として有機材料を用いる場合、絶縁層３２５または絶縁層３３０がディスプレイの端部に露出していると、絶縁層３２５または絶縁層３３０を介して発光素子２４等にディスプレイの外部から水分等の不純物が侵入する恐れがある。不純物の侵入により、発光素子２４が劣化すると、ディスプレイの劣化につながる。そのため、図１７に示すように、絶縁層３２５および絶縁層３３０が、ディスプレイの端部に位置しないことが好ましい。 In the case where an organic material is used for the insulating layer 325 or the insulating layer 330, if the insulating layer 325 or the insulating layer 330 is exposed at an end portion of the display, the light emitting element 24 or the like is connected to the light emitting element 24 or the like through the insulating layer 325 or the insulating layer 330. Impurities such as moisture may enter from the outside. When the light emitting element 24 deteriorates due to the entry of impurities, the display deteriorates. Therefore, as shown in FIG. 17, it is preferable that the insulating layer 325 and the insulating layer 330 are not located at the end portion of the display.

発光素子２４は、接着層３３３を介して着色層３３４と重なる。スペーサ３３５は、接着層３３３を介して遮光層３３６と重なる。図１７では、導電層３３２と遮光層３３６との間に隙間がある場合を示しているが、これらが接していてもよい。 The light emitting element 24 overlaps with the colored layer 334 with the adhesive layer 333 interposed therebetween. The spacer 335 overlaps with the light shielding layer 336 with the adhesive layer 333 interposed therebetween. Although FIG. 17 shows a case where there is a gap between the conductive layer 332 and the light shielding layer 336, they may be in contact with each other.

着色層３３４は特定の波長帯域の光を透過する有色層である。例えば、赤色、緑色、青色、または黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。 The colored layer 334 is a colored layer that transmits light in a specific wavelength band. For example, a color filter that transmits light in a red, green, blue, or yellow wavelength band can be used.

なお、本発明の一態様は、カラーフィルタ方式に限られず、塗り分け方式、色変換方式、または量子ドット方式等を適用してもよい。 Note that one embodiment of the present invention is not limited to the color filter method, and a color separation method, a color conversion method, a quantum dot method, or the like may be applied.

表示部３７１において、トランジスタＭ１は、バックゲートとしての機能を有する導電層３４０と、導電層３４０上の絶縁層３４１と、絶縁層３４１上において導電層３４０と重なる半導体層３４２と、半導体層３４２上の絶縁層３４３と、絶縁層３４３上に位置し、ゲートとしての機能を有する導電層３４４と、導電層３４４上に位置する絶縁層３４５のさらに上に位置し、半導体層３４２と電気的に接続されている導電層３４６および導電層３４７と、を有する。 In the display portion 371, the transistor M1 includes a conductive layer 340 functioning as a back gate, an insulating layer 341 over the conductive layer 340, a semiconductor layer 342 overlying the conductive layer 340 over the insulating layer 341, and the semiconductor layer 342. The insulating layer 343, the conductive layer 344 which functions as a gate and is located over the insulating layer 343, and the insulating layer 345 which is located over the conductive layer 344 and electrically connected to the semiconductor layer 342 A conductive layer 346 and a conductive layer 347.

また、導電層３４０と同一の層に導電層３４８が位置する。導電層３４８上には絶縁層３４１が位置し、絶縁層３４１上には導電層３４８と重なる領域に導電層３４７が位置する。導電層３４７と絶縁層３４１と導電層３４８とが重なる領域が、容量素子Ｃｓ１として機能する。 In addition, the conductive layer 348 is located in the same layer as the conductive layer 340. An insulating layer 341 is located over the conductive layer 348, and a conductive layer 347 is located over the insulating layer 341 in a region overlapping with the conductive layer 348. A region where the conductive layer 347, the insulating layer 341, and the conductive layer 348 overlap functions as the capacitor Cs1.

トランジスタ３１０およびトランジスタ７１は、トランジスタＭ１と同様の構成を有するので、詳細な説明は割愛する。 Since the transistor 310 and the transistor 71 have the same configuration as that of the transistor M1, detailed description thereof is omitted.

トランジスタＭ１、容量素子Ｃｓ１、トランジスタ３１０、受光素子３３、トランジスタ７１上には、絶縁層３６０が位置し、絶縁層３３０上には導電層３４９が位置する。導電層３４９は導電層３４７と電気的に接続されており、反射素子２３の画素電極としての機能を有する。導電層３４９上には配向膜３６４が位置する。なお、発光素子２４から射出される光が反射されないように、発光素子２４と重なる領域の導電層３４９には開口部を設ける。 An insulating layer 360 is located over the transistor M1, the capacitor Cs1, the transistor 310, the light receiving element 33, and the transistor 71, and a conductive layer 349 is located over the insulating layer 330. The conductive layer 349 is electrically connected to the conductive layer 347 and functions as a pixel electrode of the reflective element 23. An alignment film 364 is located over the conductive layer 349. Note that an opening is provided in the conductive layer 349 in a region overlapping with the light emitting element 24 so that light emitted from the light emitting element 24 is not reflected.

基板２５１には、共通電極としての機能を有する導電層３６１が位置する。具体的に、図１７では、基板２５１上に接着層３６２を介して絶縁層３６３が接着されており、絶縁層３６３上に導電層３６１が位置する。そして、導電層３６１上には配向膜３６５が位置し、配向膜３６４と配向膜３６５の間には液晶層３６６が位置する。 A conductive layer 361 having a function as a common electrode is located on the substrate 251. Specifically, in FIG. 17, the insulating layer 363 is bonded to the substrate 251 with the adhesive layer 362 interposed therebetween, and the conductive layer 361 is positioned on the insulating layer 363. An alignment film 365 is positioned on the conductive layer 361, and a liquid crystal layer 366 is positioned between the alignment film 364 and the alignment film 365.

図１７では、導電層３４９が可視光を反射する機能を有し、導電層３６１が可視光を透過する機能を有することで、破線の矢印で示すように基板２５１側から入射した光を、導電層３４９において反射させ、基板２５１側から放射させることができる。 In FIG. 17, the conductive layer 349 has a function of reflecting visible light, and the conductive layer 361 has a function of transmitting visible light, so that light incident from the substrate 251 side can be transmitted as indicated by a dashed arrow. The light can be reflected from the layer 349 and emitted from the substrate 251 side.

可視光を透過する導電性材料としては、例えば、インジウム（Ｉｎ）、亜鉛（Ｚｎ）、錫（Ｓｎ）の中から選ばれた一種を含む材料を用いるとよい。具体的には、酸化インジウム、インジウム錫酸化物（ＩＴＯ：Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）、インジウム亜鉛酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、酸化シリコンを含むインジウム錫酸化物（ＩＴＳＯ）、酸化亜鉛、ガリウムを含む酸化亜鉛などが挙げられる。なお、グラフェンを含む膜を用いることもできる。グラフェンを含む膜は、例えば膜状に形成された酸化グラフェンを含む膜を還元して形成することができる。 As the conductive material that transmits visible light, for example, a material containing one kind selected from indium (In), zinc (Zn), and tin (Sn) may be used. Specifically, indium oxide, indium tin oxide (ITO), indium zinc oxide, indium oxide containing tungsten oxide, indium zinc oxide containing tungsten oxide, indium oxide containing titanium oxide, Indium tin oxide containing titanium oxide, indium tin oxide containing silicon oxide (ITSO), zinc oxide, zinc oxide containing gallium, and the like can be given. Note that a film containing graphene can also be used. The film containing graphene can be formed, for example, by reducing a film containing graphene oxide formed in a film shape.

可視光を反射する導電性材料としては、例えば、アルミニウム、銀、またはこれらの金属材料を含む合金等が挙げられる。そのほか、金、白金、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料または合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。アルミニウムとチタンの合金、アルミニウムとニッケルの合金、アルミニウムとネオジムの合金、アルミニウム、ニッケル、およびランタンの合金（Ａｌ−Ｎｉ−Ｌａ）等のアルミニウムを含む合金（アルミニウム合金）、銀と銅の合金、銀とパラジウムと銅の合金（Ａｇ−Ｐｄ−Ｃｕ、ＡＰＣとも記す）、銀とマグネシウムの合金等の銀を含む合金を用いてもよい。 Examples of the conductive material that reflects visible light include aluminum, silver, and alloys containing these metal materials. In addition, a metal material such as gold, platinum, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or an alloy containing these metal materials can be used. In addition, lanthanum, neodymium, germanium, or the like may be added to the metal material or alloy. Aluminum-titanium alloys, aluminum-nickel alloys, aluminum-neodymium alloys, alloys containing aluminum such as aluminum, nickel, and lanthanum alloys (Al-Ni-La) (aluminum alloys), silver-copper alloys, An alloy containing silver such as an alloy of silver, palladium, and copper (also referred to as Ag-Pd-Cu, APC), an alloy of silver and magnesium, or the like may be used.

受光素子３３は、導電層２２１と、導電層２２１上の半導体層２２２と、半導体層２２２上の半導体層２２３と、半導体層２２３上の半導体層２２４とを有する。半導体層２２２は、例えばｐ型の半導体層とすることができ、半導体層２２３は、例えばｉ型の半導体層とすることができ、半導体層２２４は、例えばｎ型の半導体層とすることができる。なお、例えば半導体層２２２をｎ型の半導体層として、半導体層２２４をｐ型の半導体層としてもよい。 The light receiving element 33 includes a conductive layer 221, a semiconductor layer 222 over the conductive layer 221, a semiconductor layer 223 over the semiconductor layer 222, and a semiconductor layer 224 over the semiconductor layer 223. The semiconductor layer 222 can be, for example, a p-type semiconductor layer, the semiconductor layer 223 can be, for example, an i-type semiconductor layer, and the semiconductor layer 224 can be, for example, an n-type semiconductor layer. . For example, the semiconductor layer 222 may be an n-type semiconductor layer, and the semiconductor layer 224 may be a p-type semiconductor layer.

なお、導電層３４９と受光素子３３が重ならないように、導電層３４９に開口部を設けることが好ましい。これにより、受光素子３３の受光効率を高めることができる。なお、受光素子３３の一部が、導電層３４９と重なってもよい。また、受光素子３３の全体が、導電層３４９と重なってもよい。この場合、発光素子２４と重なる領域に設けられた導電層３４９の開口部から光を取り込むことにより、受光素子３３が外光の照度を検出することができる。 Note that an opening is preferably provided in the conductive layer 349 so that the conductive layer 349 and the light receiving element 33 do not overlap. Thereby, the light reception efficiency of the light receiving element 33 can be improved. A part of the light receiving element 33 may overlap with the conductive layer 349. Further, the entire light receiving element 33 may overlap with the conductive layer 349. In this case, the light receiving element 33 can detect the illuminance of external light by taking light from the opening of the conductive layer 349 provided in the region overlapping with the light emitting element 24.

基板２５１において、表示面側に光拡散板を設けることが好ましい。光拡散板を設けることで、導電層３４９における映り込みやぎらつきを低下することが可能であり、表示装置１０の視認性を高めることが可能である。なお、光拡散板を基板２５１の表示面側に設ける代わりに、導電層３４９の表面を凹凸状とすることで、表示装置１０の視認性を高めることができる。 In the substrate 251, a light diffusion plate is preferably provided on the display surface side. By providing the light diffusing plate, reflection and glare in the conductive layer 349 can be reduced, and the visibility of the display device 10 can be improved. Note that the visibility of the display device 10 can be improved by providing the surface of the conductive layer 349 with an uneven shape instead of providing the light diffusion plate on the display surface side of the substrate 251.

なお、図１７では、バックゲートを有するトップゲート方のトランジスタを用いたディスプレイの構成について説明したが、本発明の一態様に係るディスプレイはバックゲートを有さないトランジスタを用いていても良いし、バックゲート型のトランジスタを用いていても良い。 Note that FIG. 17 illustrates the structure of a display using a top-gate transistor having a back gate; however, the display according to one embodiment of the present invention may include a transistor without a back gate. A back gate type transistor may be used.

半導体層３４２、３１３、３２２はトランジスタのチャネル形成領域としての機能を有する。上述の半導体層として、結晶シリコン、多結晶シリコン、非晶質シリコン、金属酸化物、有機半導体、などを用いればよい。また、必要に応じて、上述の半導体層の導電率を高めるため、または、トランジスタの閾値を制御するために、上述の半導体層に不純物を導入してもよい。 The semiconductor layers 342, 313, and 322 function as channel formation regions of the transistors. As the above-described semiconductor layer, crystalline silicon, polycrystalline silicon, amorphous silicon, metal oxide, an organic semiconductor, or the like may be used. Further, if necessary, an impurity may be introduced into the above semiconductor layer in order to increase the conductivity of the above semiconductor layer or to control the threshold value of the transistor.

半導体層３４２、３１３、３２２として金属酸化物を用いた場合、インジウム（Ｉｎ）および亜鉛（Ｚｎ）の少なくとも一方を含むことが好ましい。このような酸化物としては、Ｉｎ−Ｍ−Ｚｎ酸化物、Ｉｎ−Ｍ酸化物、Ｚ−Ｍ酸化物、Ｉｎ−Ｚｎ酸化物（元素Ｍは、例えば、アルミニウム（Ａｌ）、ガリウム（Ｇａ）、イットリウム（Ｙ）、スズ（Ｓｎ）、ホウ素（Ｂ）、シリコン（Ｓｉ）、チタン（Ｔｉ）、鉄（Ｆｅ）、ニッケル（Ｎｉ）、ゲルマニウム（Ｇｅ）、ジルコニウム（Ｚｒ）、モリブデン（Ｍｏ）、ランタン（Ｌａ）、セリウム（Ｃｅ）、ネオジム（Ｎｄ）、バナジウム（Ｖ）、ベリリウム（Ｂｅ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）またはタングステン（Ｗ）など）が代表的である。 In the case where a metal oxide is used for the semiconductor layers 342, 313, and 322, it is preferable to include at least one of indium (In) and zinc (Zn). As such an oxide, an In-M-Zn oxide, an In-M oxide, a Z-M oxide, an In-Zn oxide (the element M is, for example, aluminum (Al), gallium (Ga), Yttrium (Y), tin (Sn), boron (B), silicon (Si), titanium (Ti), iron (Fe), nickel (Ni), germanium (Ge), zirconium (Zr), molybdenum (Mo), Typical examples include lanthanum (La), cerium (Ce), neodymium (Nd), vanadium (V), beryllium (Be), hafnium (Hf), tantalum (Ta), and tungsten (W).

上記金属酸化物を用いたトランジスタは、オフ電流を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。 A transistor using the metal oxide can have low off-state current. Therefore, the holding time of an electric signal such as an image signal can be increased, and the writing interval can be set longer in the power-on state. Therefore, since the frequency of the refresh operation can be reduced, there is an effect of suppressing power consumption.

図１８および図１９に示す構成の表示装置１０では、トランジスタＭ３等、発光素子２４を駆動する機能を有する画素回路２９が有するトランジスタを、受光素子３３およびトランジスタＭ１と同一の層に設けることができる。つまり、トランジスタＭ３等を、層２１２に設けることができる。 In the display device 10 having the configuration shown in FIGS. 18 and 19, the transistor included in the pixel circuit 29 having a function of driving the light emitting element 24 such as the transistor M3 can be provided in the same layer as the light receiving element 33 and the transistor M1. . That is, the transistor M3 and the like can be provided in the layer 212.

なお、図１８および図１９では、表示装置１０の内部、つまり基板２５０と基板２５１の間に、タッチパネル３６が有するタッチセンサ３９０を設ける構成を示している。当該構成を、インセル型と呼ぶことができる。 18 and 19 illustrate a configuration in which the touch sensor 390 included in the touch panel 36 is provided inside the display device 10, that is, between the substrate 250 and the substrate 251. This configuration can be called an in-cell type.

タッチセンサ３９０は、例えば図１８および図１９に示すように、基板２５１と着色層３９６の間に設けることができる。なお、着色層３９６は、着色層３３４と同様に、特定の波長帯域の光を透過する有色層である。例えば、赤色、緑色、青色、シアン、マゼンダまたは黄色の波長帯域の光を透過するカラーフィルタなどを用いることができる。 The touch sensor 390 can be provided between the substrate 251 and the coloring layer 396 as shown in FIGS. 18 and 19, for example. Note that the colored layer 396 is a colored layer that transmits light in a specific wavelength band, similarly to the colored layer 334. For example, a color filter that transmits light in a wavelength band of red, green, blue, cyan, magenta, or yellow can be used.

タッチセンサ３９０は、遮光層３９１と、絶縁層３９２、電極３９３、電極３９４および電極３９５を有する。例えば、指やタッチ入力ペンなどの被検知体が近接することで、電極３９３と、電極３９４との相互容量の変化を検知することができる。電極３９５は、絶縁層３９２に設けられた開口部を介して、電極３９４を挟む２つの電極３９３と電気的に接続されている。 The touch sensor 390 includes a light shielding layer 391, an insulating layer 392, an electrode 393, an electrode 394, and an electrode 395. For example, a change in mutual capacitance between the electrode 393 and the electrode 394 can be detected when a detection target such as a finger or a touch input pen approaches. The electrode 395 is electrically connected to two electrodes 393 sandwiching the electrode 394 through an opening provided in the insulating layer 392.

電極３９３および電極３９４は、遮光層３９１と重なる領域に設けられる。また、図１８および図１９に示すように、電極３９３および電極３９４は、発光素子２４と重ならないように設けられると好ましい。これにより、電極３９３および電極３９４は、発光素子２４が射出する光を遮らない構成とすることができる。したがって、タッチセンサ３９０を配置することによる輝度の低下が極めて少ないため、表示装置１０の視認性を高め、かつ消費電力を低減することができる。 The electrode 393 and the electrode 394 are provided in a region overlapping with the light shielding layer 391. As shown in FIGS. 18 and 19, the electrode 393 and the electrode 394 are preferably provided so as not to overlap with the light emitting element 24. Thereby, the electrode 393 and the electrode 394 can be configured not to block light emitted from the light emitting element 24. Therefore, since the decrease in luminance due to the placement of the touch sensor 390 is extremely small, the visibility of the display device 10 can be improved and the power consumption can be reduced.

また、電極３９３および電極３９４が発光素子２４と重ならないため、電極３９３および電極３９４には、可視光の透過率が低い金属材料を用いることができる。このため、可視光の透過率が高い酸化物材料を用いた電極より、電極７９３及び電極７９４の抵抗を低くすることができ、したがってタッチパネル３６のセンサ感度を向上させることができる。 In addition, since the electrode 393 and the electrode 394 do not overlap with the light-emitting element 24, a metal material with low visible light transmittance can be used for the electrode 393 and the electrode 394. Therefore, the resistance of the electrode 793 and the electrode 794 can be made lower than that of an electrode using an oxide material having a high visible light transmittance, and thus the sensor sensitivity of the touch panel 36 can be improved.

例えば、電極３９３、電極３９４および電極３９５には、導電性のナノワイヤを用いてもよい。当該ナノワイヤは、直径の平均値が１ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下、より好ましくは５ｎｍ以上２５ｎｍ以下の大きさとすればよい。また、上記ナノワイヤとしては、Ａｇナノワイヤ、Ｃｕナノワイヤ、またはＡｌナノワイヤ等の金属ナノワイヤ、あるいは、カーボンナノチューブなどを用いればよい。例えば、電極６６４、６６５、６６７のいずれか一つあるいは全部にＡｇナノワイヤを用いる場合、可視光における光透過率を８９％以上、シート抵抗値を４０Ω／ｓｑｕａｒｅ（Ω／ｓｑ．）以上１００Ω／ｓｑ．以下とすることができる。 For example, conductive nanowires may be used for the electrode 393, the electrode 394, and the electrode 395. The nanowire may have an average diameter of 1 nm to 100 nm, preferably 5 nm to 50 nm, more preferably 5 nm to 25 nm. Moreover, as said nanowire, metal nanowires, such as Ag nanowire, Cu nanowire, or Al nanowire, or a carbon nanotube etc. may be used. For example, when an Ag nanowire is used for any one or all of the electrodes 664, 665, and 667, the light transmittance in visible light is 89% or more, the sheet resistance value is 40Ω / square (Ω / sq.) Or more and 100Ω / sq. . It can be as follows.

なお、図１７に示す構成の表示装置１０に、図１８および図１９に示すようなインセル型のタッチパネルを適用してもよい。また、図１８に示す構成の表示装置１０および図１９に示す構成の表示装置１０に、図１８に示すようなアウトセル型のタッチパネルを適用してもよい。 Note that an in-cell type touch panel as shown in FIGS. 18 and 19 may be applied to the display device 10 having the configuration shown in FIG. Further, an out-cell type touch panel as shown in FIG. 18 may be applied to the display device 10 having the configuration shown in FIG. 18 and the display device 10 having the configuration shown in FIG.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

（実施の形態２）
本実施の形態では、本発明の一態様で開示されるトランジスタに用いることができるＣＡＣ−ＯＳの構成について説明する。 (Embodiment 2)
In this embodiment, a structure of a CAC-OS that can be used for the transistor disclosed in one embodiment of the present invention will be described.

ＣＡＣ−ＯＳとは、例えば、酸化物半導体を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。なお、以下では、酸化物半導体において、一つあるいはそれ以上の金属元素が偏在し、該金属元素を有する領域が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、１ｎｍ以上２ｎｍ以下、またはその近傍のサイズで混合した状態をモザイク状、またはパッチ状ともいう。 The CAC-OS is one structure of a material in which an element included in an oxide semiconductor is unevenly distributed with a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof. Note that in the following, in an oxide semiconductor, one or more metal elements are unevenly distributed, and a region including the metal element has a size of 0.5 nm to 10 nm, preferably 1 nm to 2 nm, or the vicinity thereof. The state mixed with is also referred to as a mosaic or patch.

なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、アルミニウム、ガリウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれていてもよい。 Note that the oxide semiconductor preferably contains at least indium. In particular, it is preferable to contain indium and zinc. In addition, aluminum, gallium, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, magnesium, etc. One kind selected from the above or a plurality of kinds may be included.

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。 For example, a CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide among CAC-OSs may be referred to as CAC-IGZO in particular) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)) or a gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (where X4, Y4, and Z4 are greater than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like.) A.

つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。 That, CAC-OS includes a region GaO X3 is the main component, and In X2 Zn Y2 O Z2, or InO X1 is the main component region is a composite oxide semiconductor having a structure that is mixed. Note that in this specification, for example, the first region indicates that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the second region.

なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (−1 ≦ x0 ≦ 1, m0 is an arbitrary number) A crystalline compound may be mentioned.

上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.

一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。従って、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to a material structure of an oxide semiconductor. CAC-OS refers to a region observed in the form of nanoparticles mainly composed of Ga in a material structure including In, Ga, Zn and O, and nanoparticles mainly composed of In. The region observed in a shape is a configuration in which the regions are randomly dispersed in a mosaic shape. Therefore, in the CAC-OS, the crystal structure is a secondary element.

なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。 Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure composed of two layers of a film mainly containing In and a film mainly containing Ga is not included.

なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。 Incidentally, a region GaO X3 is the main component, and In X2 Zn Y2 O Z2 or InO X1 is the main component region, in some cases clear boundary can not be observed.

なお、ガリウムの代わりに、アルミニウム、イットリウム、銅、バナジウム、ベリリウム、ホウ素、シリコン、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該金属元素を主成分とするナノ粒子状に観察される領域と、一部にＩｎを主成分とするナノ粒子状に観察される領域とが、それぞれモザイク状にランダムに分散している構成をいう。 In place of gallium, aluminum, yttrium, copper, vanadium, beryllium, boron, silicon, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium are selected. In the case where one or a plurality of types are included, the CAC-OS includes a region that is observed in a part of a nanoparticle mainly including the metal element and a nanoparticle mainly including In. The region observed in the form of particles refers to a configuration in which each region is randomly dispersed in a mosaic shape.

ＣＡＣ−ＯＳは、例えば基板を意図的に加熱しない条件で、スパッタリング法により形成することができる。また、ＣＡＣ−ＯＳをスパッタリング法で形成する場合、成膜ガスとして、不活性ガス（代表的にはアルゴン）、酸素ガス、および窒素ガスの中から選ばれたいずれか一つまたは複数を用いればよい。また、成膜時の成膜ガスの総流量に対する酸素ガスの流量比は低いほど好ましく、例えば酸素ガスの流量比を０％以上３０％未満、好ましくは０％以上１０％以下とすることが好ましい。 The CAC-OS can be formed by a sputtering method under a condition where the substrate is not intentionally heated, for example. In the case where a CAC-OS is formed by a sputtering method, any one or more selected from an inert gas (typically argon), an oxygen gas, and a nitrogen gas may be used as a deposition gas. Good. Further, the flow rate ratio of the oxygen gas to the total flow rate of the deposition gas during film formation is preferably as low as possible. .

ＣＡＣ−ＯＳは、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定法のひとつであるＯｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンを用いて測定したときに、明確なピークが観察されないという特徴を有する。すなわち、Ｘ線回折から、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。 The CAC-OS is characterized in that no clear peak is observed when it is measured using a θ / 2θ scan by the out-of-plane method, which is one of the X-ray diffraction (XRD) measurement methods. Have. That is, it can be seen from X-ray diffraction that no orientation in the ab plane direction and c-axis direction of the measurement region is observed.

またＣＡＣ−ＯＳは、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで得られる電子線回折パターンにおいて、リング状に輝度の高い領域と、該リング領域に複数の輝点が観測される。従って、電子線回折パターンから、ＣＡＣ−ＯＳの結晶構造が、平面方向、および断面方向において、配向性を有さないｎｃ（ｎａｎｏ−ｃｒｙｓｔａｌ）構造を有することがわかる。 In addition, in the CAC-OS, an electron diffraction pattern obtained by irradiating an electron beam with a probe diameter of 1 nm (also referred to as a nanobeam electron beam) has a ring-like region having a high luminance and a plurality of bright regions in the ring region. A point is observed. Therefore, it can be seen from the electron beam diffraction pattern that the crystal structure of the CAC-OS has an nc (nano-crystal) structure having no orientation in the planar direction and the cross-sectional direction.

また例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳでは、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用いて取得したＥＤＸマッピングにより、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有することが確認できる。 Further, for example, in a CAC-OS in an In—Ga—Zn oxide, a region in which GaO X3 is a main component is obtained by EDX mapping obtained by using energy dispersive X-ray spectroscopy (EDX). It can be confirmed that a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component is unevenly distributed and mixed.

ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 The CAC-OS has a structure different from that of the IGZO compound in which the metal element is uniformly distributed, and has a property different from that of the IGZO compound. That is, in the CAC-OS, a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are phase-separated from each other, and a region in which each element is a main component. Has a mosaic structure.

ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。従って、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。 Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X3 or the like as a main component. That, In X2 Zn Y2 O Z2 or InO X1, is an area which is the main component, by carriers flow, expressed the conductivity of the oxide semiconductor. Accordingly, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the oxide semiconductor, whereby high field-effect mobility (μ) can be realized.

一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating. That is, a region containing GaO X3 or the like as a main component is distributed in the oxide semiconductor, whereby leakage current can be suppressed and good switching operation can be realized.

従って、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act in a complementary manner, resulting in high An on-current (I on ) and high field effect mobility (μ) can be realized.

また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。従って、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using a CAC-OS has high reliability. Therefore, the CAC-OS is optimal for various semiconductor devices including a display.

本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with the structures described in the other embodiments.

（実施の形態３）
本実施の形態では、上記実施の形態に示す表示装置１０を有する電子機器の具体例について、図２０を用いて説明する。 (Embodiment 3)
In this embodiment, specific examples of electronic devices each including the display device 10 described in the above embodiment will be described with reference to FIGS.

図２０（Ａ）は腕時計型の携帯端末であり、筐体５２０１、ディスプレイ５２０２、ベルト５２０３、光センサ５２０４、スイッチ５２０５等を有する。ディスプレイ５２０２はタッチセンサを有し、使用者はディスプレイ５２０２をタッチすることで形態端末を操作することができる。ディスプレイ５２０２に上記実施の形態に示す表示装置１０を用いることで、視認性を向上させることができる。また、携帯端末の消費電力も抑えることができる。 FIG. 20A illustrates a wristwatch-type portable terminal which includes a housing 5201, a display 5202, a belt 5203, an optical sensor 5204, a switch 5205, and the like. The display 5202 has a touch sensor, and the user can operate the form terminal by touching the display 5202. By using the display device 10 described in the above embodiment for the display 5202, visibility can be improved. In addition, power consumption of the mobile terminal can be suppressed.

図２０（Ｂ）はタブレット型のパーソナルコンピュータであり、筐体５３０１、筐体５３０２、ディスプレイ５３０３、光センサ５３０４、光センサ５３０５、スイッチ５３０６等を有する。ディスプレイ５３０３は、筐体５３０１および筐体５３０２によって支持されている。そして、ディスプレイ５３０３は可撓性を有する基板を用いて形成されているため形状をフレキシブルに曲げることができる機能を有する。筐体５３０１と筐体５３０２の間の角度をヒンジ５３０７および５３０８において変更することで、筐体５３０１と筐体５３０２が重なるように、ディスプレイ５３０３を折りたたむことができる。図示してはいないが、開閉センサを内蔵させ、上記角度の変化をディスプレイ５３０３において使用条件の情報として用いても良い。ディスプレイ５３０３はタッチセンサを有し、使用者はディスプレイ５３０３をタッチすることでパーソナルコンピュータを操作することができる。ディスプレイ５３０３に上記実施の形態に示す表示装置１０を用いることで、視認性を向上させることができる。また、パーソナルコンピュータの消費電力も抑えることができる。 FIG. 20B illustrates a tablet personal computer, which includes a housing 5301, a housing 5302, a display 5303, an optical sensor 5304, an optical sensor 5305, a switch 5306, and the like. A display 5303 is supported by a housing 5301 and a housing 5302. Since the display 5303 is formed using a flexible substrate, the display 5303 has a function of flexibly bending the shape. By changing the angle between the housing 5301 and the housing 5302 at the hinges 5307 and 5308, the display 5303 can be folded so that the housing 5301 and the housing 5302 overlap with each other. Although not shown, an open / close sensor may be incorporated, and the change in the angle may be used as information on the use condition in the display 5303. The display 5303 includes a touch sensor, and the user can operate the personal computer by touching the display 5303. By using the display device 10 described in the above embodiment for the display 5303, visibility can be improved. In addition, power consumption of the personal computer can be suppressed.

図２０（Ｃ）はビデオカメラであり、筐体５８０１、筐体５８０２、ディスプレイ５８０３、操作キー５８０４、レンズ５８０５、接続部５８０６等を有する。操作キー５８０４およびレンズ５８０５は筐体５８０１に設けられており、ディスプレイ５８０３は筐体５８０２に設けられている。そして、筐体５８０１と筐体５８０２とは、接続部５８０６により接続されており、筐体５８０１と筐体５８０２の間の角度は、接続部５８０６により変更が可能である。ディスプレイ５８０３における映像を、接続部５８０６における筐体５８０１と筐体５８０２との間の角度に従って切り替える構成としても良い。ディスプレイ５８０３はタッチセンサを有し、使用者はディスプレイ５８０３をタッチすることでビデオカメラを操作することができる。ディスプレイ５８０３に上記実施の形態に示す表示装置１０を用いることで、視認性を向上させることができる。また、ビデオカメラの消費電力も抑えることができる。 FIG. 20C illustrates a video camera, which includes a housing 5801, a housing 5802, a display 5803, operation keys 5804, a lens 5805, a connection portion 5806, and the like. The operation key 5804 and the lens 5805 are provided on the housing 5801, and the display 5803 is provided on the housing 5802. The housing 5801 and the housing 5802 are connected to each other by a connection portion 5806. An angle between the housing 5801 and the housing 5802 can be changed by the connection portion 5806. The video on the display 5803 may be switched in accordance with the angle between the housing 5801 and the housing 5802 in the connection portion 5806. The display 5803 includes a touch sensor, and the user can operate the video camera by touching the display 5803. By using the display device 10 described in the above embodiment for the display 5803, visibility can be improved. In addition, power consumption of the video camera can be suppressed.

図２０（Ｄ）は腕時計型の携帯端末であり、曲面を有する筐体５７０１、ディスプレイ５７０２等を有する。ディスプレイ５７０２に可撓性を有する基板を用いることで、曲面を有する筐体５７０１にディスプレイ５７０２を支持させることができ、フレキシブルかつ軽くて使い勝手の良い腕時計型の携帯端末を提供することができる。ディスプレイ５７０２はタッチセンサを有し、使用者はディスプレイ５７０２をタッチすることで形態端末を操作することができる。ディスプレイ５７０２に上記実施の形態に示す表示装置１０を用いることで、視認性を向上させることができる。また、携帯端末の消費電力も抑えることができる。 FIG. 20D illustrates a wristwatch-type portable terminal including a housing 5701 having a curved surface, a display 5702, and the like. By using a flexible substrate for the display 5702, the display 5702 can be supported by a housing 5701 having a curved surface, and a wristwatch-type portable terminal that is flexible, light, and easy to use can be provided. The display 5702 has a touch sensor, and the user can operate the form terminal by touching the display 5702. By using the display device 10 described in the above embodiment for the display 5702, visibility can be improved. In addition, power consumption of the mobile terminal can be suppressed.

図２０（Ｅ）は携帯電話であり、曲面を有する筐体５９０１に、ディスプレイ５９０２、マイク５９０７、スピーカ５９０４、カメラ５９０３、外部接続部５９０６、操作用のボタン５９０５が設けられている。ディスプレイ５９０２はタッチセンサを有し、使用者はディスプレイ５９０２をタッチすることで携帯電話を操作することができる。ディスプレイ５９０２に上記実施の形態に示す表示装置１０を用いることで、視認性を向上させることができる。また、携帯電話の消費電力も抑えることができる。 FIG. 20E illustrates a cellular phone. A housing 5901 having a curved surface is provided with a display 5902, a microphone 5907, a speaker 5904, a camera 5903, an external connection portion 5906, and operation buttons 5905. The display 5902 includes a touch sensor, and the user can operate the mobile phone by touching the display 5902. By using the display device 10 described in the above embodiment for the display 5902, visibility can be improved. In addition, power consumption of the mobile phone can be suppressed.

１０ 表示装置
１１ 領域
１２ 領域
１３ 領域
１４ 領域
２０ 表示パネル
２１ 表示部
２２ 画素
２３ 反射素子
２４ 発光素子
２５ ゲートドライバ
２６ ゲートドライバ
２７ ソースドライバ
２８ 画素回路
２９ 画素回路
３１ 光センサ部
３２ 光センサ回路
３２ａ 光センサ回路
３２ｄ 光センサ回路
３３ 受光素子
３４ ゲートドライバ
３４ａ ゲートドライバ
３４ｂ ゲートドライバ
３４ｃ ゲートドライバ
３５ ソースドライバ
３６ タッチパネル
４１ ホスト
４２ コントローラ
４３ フレームメモリ
４４ 開口
４５ 反射光
４６ 光
５１ 画像処理回路
５２ 画像送信回路
５３ ドライバ制御回路
５４ 画像送信回路
５５ ドライバ制御回路
５６ 補正用モニタ回路
５７ Ａ／Ｄ変換回路
５８ ドライバ制御回路
５９ データ生成回路
６１ 画像データ
６２ データ
６３ データ
６４ 画像データ
６５ 画像データ
７１ トランジスタ
７２ トランジスタ
７３ トランジスタ
７４ トランジスタ
７５ トランジスタ
８０ プリチャージ回路
８１ スイッチ回路
８２ シフトレジスタ
８３ シフトレジスタ
８４ シフトレジスタ
８５ シフトレジスタ
９０ トランジスタ
９１ トランジスタ
９２ トランジスタ
９３ トランジスタ
９４ トランジスタ
９５ トランジスタ
９６ トランジスタ
９７ トランジスタ
９８ トランジスタ
９９ トランジスタ
１００ トランジスタ
１０１ トランジスタ
１０２ トランジスタ
１０３ トランジスタ
１０４ トランジスタ
１１０ トランジスタ
１１１ トランジスタ
１１２ トランジスタ
１１３ 抵抗素子
２０１ 基板
２０２ 基板
２０５ トランジスタ
２０６ トランジスタ
２０７ 画素電極
２０８ 共通電極
２０９ 液晶層
２１０ 層
２１０ａ 層
２１０ｂ 層
２１１ 層
２１２ 層
２１３ 層
２２１ 導電層
２２２ 半導体層
２２３ 半導体層
２２４ 半導体層
２５０ 基板
２５１ 基板
２５２ 接着層
３０６ トランジスタ
３０９ トランジスタ
３１０ トランジスタ
３１１ 導電層
３１２ 絶縁層
３１３ 半導体層
３１４ 導電層
３１５ 導電層
３１６ 絶縁層
３１７ 導電層
３１８ 絶縁層
３１９ 導電層
３２０ 導電層
３２１ 導電層
３２２ 半導体層
３２３ 導電層
３２４ 絶縁層
３２５ 絶縁層
３２６ 導電層
３２７ 導電層
３２８ 絶縁層
３２９ 導電層
３３０ 絶縁層
３３１ ＥＬ層
３３２ 導電層
３３３ 接着層
３３４ 着色層
３３５ スペーサ
３３６ 遮光層
３４０ 導電層
３４１ 絶縁層
３４２ 半導体層
３４３ 絶縁層
３４４ 導電層
３４５ 絶縁層
３４６ 導電層
３４７ 導電層
３４８ 導電層
３４９ 導電層
３６０ 絶縁層
３６１ 導電層
３６２ 接着層
３６３ 絶縁層
３６４ 配向膜
３６５ 配向膜
３６６ 液晶層
３７１ 表示部
３７２ 表示部
３８１ 接続部
３８３ 接続部
３８４ ＦＰＣ
３９０ タッチセンサ
３９１ 遮光層
３９２ 絶縁層
３９３ 電極
３９４ 電極
３９５ 電極
３９６ 着色層
６６４ 電極
６６５ 電極
６６７ 電極
７９３ 電極
７９４ 電極
５２０１ 筐体
５２０２ ディスプレイ
５２０３ ベルト
５２０４ 光センサ
５２０５ スイッチ
５３０１ 筐体
５３０２ 筐体
５３０３ ディスプレイ
５３０４ 光センサ
５３０５ 光センサ
５３０６ スイッチ
５３０７ ヒンジ
５７０１ 筐体
５７０２ ディスプレイ
５８０１ 筐体
５８０２ 筐体
５８０３ ディスプレイ
５８０４ 操作キー
５８０５ レンズ
５８０６ 接続部
５９０１ 筐体
５９０２ ディスプレイ
５９０３ カメラ
５９０４ スピーカ
５９０５ ボタン
５９０６ 外部接続部
５９０７ マイク DESCRIPTION OF SYMBOLS 10 Display apparatus 11 Area | region 12 Area | region 13 Area | region 20 Display panel 21 Display part 22 Pixel 23 Reflective element 24 Light emitting element 25 Gate driver 26 Gate driver 27 Source driver 28 Pixel circuit 29 Pixel circuit 31 Photosensor part 32 Photosensor circuit 32a Light Sensor circuit 32d Photosensor circuit 33 Light receiving element 34 Gate driver 34a Gate driver 34b Gate driver 34c Gate driver 35 Source driver 36 Touch panel 41 Host 42 Controller 43 Frame memory 44 Aperture 45 Reflected light 46 Light 51 Image processing circuit 52 Image transmission circuit 53 Driver Control circuit 54 Image transmission circuit 55 Driver control circuit 56 Correction monitor circuit 57 A / D conversion circuit 58 Driver control circuit 59 Data generation circuit 61 Image data 62 Data 63 Data 6 Image data 65 Image data 71 Transistor 72 Transistor 73 Transistor 74 Transistor 75 Transistor 80 Precharge circuit 81 Switch circuit 82 Shift register 83 Shift register 84 Shift register 85 Shift register 90 Transistor 91 Transistor 92 Transistor 93 Transistor 94 Transistor 95 Transistor 96 Transistor 97 Transistor 98 transistor 99 transistor 100 transistor 101 transistor 102 transistor 103 transistor 104 transistor 110 transistor 111 transistor 112 transistor 113 resistance element 201 substrate 202 substrate 205 transistor 206 transistor 207 pixel electrode 208 common electrode 209 liquid crystal layer 210 layer 21 a layer 210b layer 211 layer 212 layer 213 layer 221 conductive layer 222 semiconductor layer 223 semiconductor layer 224 semiconductor layer 250 substrate 251 substrate 252 adhesive layer 306 transistor 309 transistor 310 transistor 311 conductive layer 312 insulating layer 313 semiconductor layer 314 conductive layer 315 conductive layer 316 insulating layer 317 conductive layer 318 insulating layer 319 conductive layer 320 conductive layer 321 conductive layer 322 semiconductor layer 323 conductive layer 324 insulating layer 325 insulating layer 326 conductive layer 327 conductive layer 328 insulating layer 329 conductive layer 330 insulating layer 331 EL layer 332 conductive Layer 333 Adhesive layer 334 Colored layer 335 Spacer 336 Light-shielding layer 340 Conductive layer 341 Insulating layer 342 Semiconductor layer 343 Insulating layer 344 Conductive layer 345 Insulating layer 346 Conductive layer 347 Conductive layer 348 Conductive layer 349 Conductive layer 360 Insulating layer 61 conductive layer 362 adhesive layer 363 insulating layer 364 alignment layer 365 alignment layer 366 liquid crystal layer 371 display unit 372 display unit 381 connection portion 383 connection portion 384 FPC
390 Touch sensor 391 Light shielding layer 392 Insulating layer 393 Electrode 394 Electrode 395 Electrode 396 Colored layer 664 Electrode 665 Electrode 667 Electrode 793 Electrode 794 Electrode 5201 Housing 5202 Display 5203 Belt 5204 Optical sensor 5205 Switch 5301 Housing 5302 Housing 5303 Display 5304 Light Sensor 5305 Optical sensor 5306 Switch 5307 Hinge 5701 Housing 5702 Display 5801 Housing 5802 Housing 5803 Display 5804 Operation key 5805 Lens 5806 Connection portion 5901 Housing 5902 Display 5903 Camera 5904 Speaker 5905 Button 5906 External connection portion 5907 Microphone

Claims (9)

表示領域を有する表示装置であって、
前記表示装置は、表示素子と、受光素子と、を有し、
前記表示素子は、発光素子及び反射素子のいずれか一方または双方を有し、
前記受光素子は、前記表示領域に照射された光の照度を検出する機能を有し、
前記受光素子によって、前記表示領域は、第１の領域と、第２の領域とに分割され、
前記第１の領域は、前記第２の領域よりも、照射される光の照度が低い領域であり、
前記第１の領域に表示される画像の輝度は、前記第２の領域に表示される画像の輝度より高いことを特徴とする表示装置。 A display device having a display area,
The display device includes a display element and a light receiving element,
The display element has one or both of a light emitting element and a reflective element,
The light receiving element has a function of detecting the illuminance of light irradiated on the display area,
The display area is divided into a first area and a second area by the light receiving element,
The first region is a region where the illuminance of the irradiated light is lower than that of the second region,
The display device characterized in that the brightness of the image displayed in the first area is higher than the brightness of the image displayed in the second area. 表示領域を有する表示装置であって、
前記表示装置は、表示素子と、受光素子と、を有し、
前記表示素子は、発光素子及び反射素子のいずれか一方または双方を有し、
前記受光素子は、前記表示領域に照射された光の照度を検出する機能を有し、
前記受光素子によって、前記表示領域は、第１の領域と、第２の領域とに分割され、
前記第１の領域は、第１の照度以下かつ第２の照度以上の光が照射される領域であり、
前記第２の領域は、前記第１の照度より高い照度の光、または前記第２の照度未満の照度の光が照射される領域であり、
前記第１の照度は、前記第２の照度より高く、
前記第１の領域に表示される画像の輝度は、前記第２の領域に表示される画像の輝度より高いことを特徴とする表示装置。 A display device having a display area,
The display device includes a display element and a light receiving element,
The display element has one or both of a light emitting element and a reflective element,
The light receiving element has a function of detecting the illuminance of light irradiated on the display area,
The display area is divided into a first area and a second area by the light receiving element,
The first region is a region that is irradiated with light that is less than or equal to the first illuminance and greater than or equal to the second illuminance;
The second region is a region irradiated with light having an illuminance higher than the first illuminance or light having an illuminance less than the second illuminance,
The first illuminance is higher than the second illuminance,
The display device characterized in that the brightness of the image displayed in the first area is higher than the brightness of the image displayed in the second area. 表示領域を有する表示装置であって、
前記表示装置は、表示素子と、受光素子と、入出力装置と、を有し、
前記表示素子は、発光素子及び反射素子のいずれか一方または双方を有し、
前記受光素子は、前記表示領域に照射された光の照度を検出する機能を有し、
前記受光素子によって、前記表示領域は、第１の領域と、第２の領域とに分割され、
前記第１の領域は、前記第２の領域よりも照射される光の照度が低い領域、かつ入出力動作が検出されていない領域であり、
前記第１の領域に表示される画像の輝度は、前記第２の領域に表示される画像の輝度より高いことを特徴とする表示装置。 A display device having a display area,
The display device includes a display element, a light receiving element, and an input / output device,
The display element has one or both of a light emitting element and a reflective element,
The light receiving element has a function of detecting the illuminance of light irradiated on the display area,
The display area is divided into a first area and a second area by the light receiving element,
The first region is a region where the illuminance of light irradiated is lower than that of the second region, and an input / output operation is not detected,
The display device characterized in that the brightness of the image displayed in the first area is higher than the brightness of the image displayed in the second area. 請求項３において、
前記入出力装置は、タッチセンサであり、
前記入出力動作は、タッチ動作であることを特徴とする表示装置。 In claim 3,
The input / output device is a touch sensor;
The display device, wherein the input / output operation is a touch operation. 請求項１乃至４のいずれか一項において、
前記表示領域には、前記表示素子と、前記受光素子とが設けられることを特徴とする表示装置。 In any one of Claims 1 thru | or 4,
The display device, wherein the display area includes the display element and the light receiving element. 請求項１乃至５のいずれか一項において、
前記表示素子は、発光素子及び反射素子の双方を有し、
前記第１の領域には、前記発光素子によって画像が表示され、
前記第２の領域には、前記反射素子によって画像が表示されることを特徴とする表示装置。 In any one of Claims 1 thru | or 5,
The display element has both a light emitting element and a reflective element,
In the first region, an image is displayed by the light emitting element,
In the second area, an image is displayed by the reflective element. 請求項１乃至５のいずれか一項において、
前記表示素子は、発光素子及び反射素子の双方を有し、
前記第１の領域には、前記発光素子および前記反射素子によって画像が表示され、
前記第３の領域には、前記反射素子によって画像が表示されることを特徴とする表示装置。 In any one of Claims 1 thru | or 5,
The display element has both a light emitting element and a reflective element,
In the first region, an image is displayed by the light emitting element and the reflecting element,
An image is displayed on the third area by the reflective element. 請求項６または７において、
第１の層と、第２の層と、第３の層と、を有し、
前記第１の層には、前記発光素子が設けられ、
前記第２の層には、前記受光素子と、前記反射素子を駆動する機能を有するトランジスタと、が設けられ、
前記第３の層には、前記反射素子が設けられることを特徴とする表示装置。 In claim 6 or 7,
A first layer, a second layer, and a third layer;
The first layer is provided with the light emitting element,
The second layer is provided with the light receiving element and a transistor having a function of driving the reflective element,
The display device, wherein the reflective element is provided in the third layer. 請求項１乃至８のいずれか一項に記載の表示装置と、
操作キーと、を有することを特徴とする電子機器。 A display device according to any one of claims 1 to 8,
And an operation key.
JP2016209845A 2016-10-26 2016-10-26 Display device Expired - Fee Related JP6756579B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016209845A JP6756579B2 (en) 2016-10-26 2016-10-26 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016209845A JP6756579B2 (en) 2016-10-26 2016-10-26 Display device

Publications (3)

Publication Number Publication Date
JP2018072483A true JP2018072483A (en) 2018-05-10
JP2018072483A5 JP2018072483A5 (en) 2019-12-05
JP6756579B2 JP6756579B2 (en) 2020-09-16

Family

ID=62115313

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016209845A Expired - Fee Related JP6756579B2 (en) 2016-10-26 2016-10-26 Display device

Country Status (1)

Country Link
JP (1) JP6756579B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020024411A (en) * 2018-08-07 2020-02-13 エルジー ディスプレイ カンパニー リミテッド Display device

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098984A (en) * 2001-09-25 2003-04-04 Rohm Co Ltd Image display device
JP2009510527A (en) * 2005-09-30 2009-03-12 インテル コーポレイション Flat panel display using hybrid imaging technology
JP2011028560A (en) * 2009-07-27 2011-02-10 Sony Corp Information processing apparatus, display method, and display program
JP2012234515A (en) * 2011-05-03 2012-11-29 Samsung Electronics Co Ltd Device for adjusting luminance of screen of portable terminal machine and method thereof
JP2014074989A (en) * 2012-10-03 2014-04-24 Sharp Corp Display control device, display device, and display control method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003098984A (en) * 2001-09-25 2003-04-04 Rohm Co Ltd Image display device
JP2009510527A (en) * 2005-09-30 2009-03-12 インテル コーポレイション Flat panel display using hybrid imaging technology
JP2011028560A (en) * 2009-07-27 2011-02-10 Sony Corp Information processing apparatus, display method, and display program
JP2012234515A (en) * 2011-05-03 2012-11-29 Samsung Electronics Co Ltd Device for adjusting luminance of screen of portable terminal machine and method thereof
JP2014074989A (en) * 2012-10-03 2014-04-24 Sharp Corp Display control device, display device, and display control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020024411A (en) * 2018-08-07 2020-02-13 エルジー ディスプレイ カンパニー リミテッド Display device
JP7030085B2 (en) 2018-08-07 2022-03-04 エルジー ディスプレイ カンパニー リミテッド Display device

Also Published As

Publication number Publication date
JP6756579B2 (en) 2020-09-16

Similar Documents

Publication Publication Date Title
KR102663821B1 (en) Display device and operating method thereof
JP2022142796A (en) Display device
JP2017227896A (en) Display device, display module, and electronic apparatus
JP2018022143A (en) Display device and electronic apparatus
JP6882086B2 (en) Information terminal
US11626082B2 (en) Display device and electronic device
JP2017227888A (en) Display device, method of driving the same, and electronic apparatus
JP2018159910A (en) Display panel, display device, input/output device, and information processing device
US11935897B2 (en) Display device and electronic device
US11852937B2 (en) Display device and method for manufacturing the display device
JP2018022150A (en) Display device and electronic apparatus
JP2018010203A (en) Display device and driving method thereof, display module and electronic apparatus
US11822198B2 (en) Display device and electronic device
JP6756579B2 (en) Display device
JP2018060179A (en) Display device and electronic apparatus
JP6815189B2 (en) Information terminal
JP2018049267A (en) Display system, electronic apparatus, and display method
JP2018077361A (en) Display panel, display device, input/output device, and information processing device
JP2018056916A (en) Information processing device, operation method of information processing device, and electronic apparatus
TW202321890A (en) Display device and control program

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191021

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191021

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200804

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200827

R150 Certificate of patent or registration of utility model

Ref document number: 6756579

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees