JP2018068097A - Switching element drive circuit - Google Patents
Switching element drive circuit Download PDFInfo
- Publication number
- JP2018068097A JP2018068097A JP2017078462A JP2017078462A JP2018068097A JP 2018068097 A JP2018068097 A JP 2018068097A JP 2017078462 A JP2017078462 A JP 2017078462A JP 2017078462 A JP2017078462 A JP 2017078462A JP 2018068097 A JP2018068097 A JP 2018068097A
- Authority
- JP
- Japan
- Prior art keywords
- switching element
- switching
- upper arm
- phase
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Power Conversion In General (AREA)
- Inverter Devices (AREA)
Abstract
Description
本発明は、互いに並列接続された複数の駆動対象スイッチング素子を駆動するスイッチング素子の駆動回路に関する。 The present invention relates to a switching element drive circuit for driving a plurality of drive target switching elements connected in parallel to each other.
この種の駆動回路としては、例えば下記特許文献１に見られるように、ＳｉデバイスとしてのＩＧＢＴと、ＳｉＣデバイスとしてのＭＯＳＦＥＴとの並列接続体を駆動対象とするものが知られている。
As this type of drive circuit, for example, as can be seen in
駆動対象となるスイッチング素子が複数並列接続された構成では、各駆動対象スイッチング素子の駆動状態の切り替えを適正に実施しないと、駆動対象スイッチングにおける損失が増加する懸念がある。 In a configuration in which a plurality of switching elements to be driven are connected in parallel, there is a concern that loss in driving target switching may increase unless the driving state of each driving target switching element is appropriately switched.
本発明は、互いに並列接続された複数の駆動対象スイッチング素子における損失を低減できるスイッチング素子の駆動回路を提供することを主たる目的とする。 The main object of the present invention is to provide a switching element drive circuit capable of reducing loss in a plurality of drive target switching elements connected in parallel to each other.
以下、上記課題を解決するための手段、及びその作用効果について記載する。 Hereinafter, means for solving the above-described problems and the operation and effects thereof will be described.
本発明は、互いに並列接続された複数の駆動対象スイッチング素子を駆動するスイッチング素子の駆動回路において、オン状態及びオフ状態のうち一方の状態から他方の状態へと複数の前記駆動対象スイッチング素子それぞれの駆動状態を切り替えて、かつ、複数の前記駆動対象スイッチング素子の駆動状態の切り替えタイミングをずらすようにすべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の移動処理を行う制御部と、複数の前記駆動対象スイッチング素子のうち少なくとも１つの入出力端子間の電流の流通を許容する状態、及び複数の前記駆動対象スイッチング素子全ての入出力端子間の電流の流通を阻止する状態のうち、一方の状態から他方の状態への切り替えを完了するために駆動される前記駆動対象スイッチング素子が切替完了スイッチング素子として定義されており、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷移動速度を、前記切替完了スイッチング素子の開閉制御端子の電荷移動速度よりも高くする速度調整部と、を備える。 The present invention provides a switching element drive circuit for driving a plurality of drive target switching elements connected in parallel to each other, wherein each of the plurality of drive target switching elements changes from one state to the other of an on state and an off state. A control unit that performs charge transfer processing of the switching control terminals of each of the plurality of driving target switching elements in order to switch the driving state and shift the switching timing of the driving state of the plurality of driving target switching elements; A state in which current flow between at least one input / output terminal among the plurality of drive target switching elements is allowed, and a state in which current flow between input / output terminals of all the plurality of drive target switching elements is prevented. The driving object driven to complete the switching from one state to the other state The switching element is defined as a switching completion switching element, and among the plurality of driving target switching elements, the charge transfer speed of the switching control terminal of the driving target switching element other than the switching completion switching element is determined by the switching completion switching element. A speed adjusting unit that makes the charge transfer speed of the open / close control terminal higher.
上記発明では、オン状態及びオフ状態のうち一方の状態から他方の状態へと複数の前記駆動対象スイッチング素子それぞれの駆動状態の切り替えタイミングをずらすようにすべく、複数の駆動対象スイッチング素子それぞれの開閉制御端子の電荷の移動処理が行われる。 In the above invention, each of the plurality of drive target switching elements is opened and closed so as to shift the switching timing of the drive state of each of the plurality of drive target switching elements from one state to the other of the on state and the off state. A charge transfer process of the control terminal is performed.
ここで、例えば、電荷の移動処理として、複数の駆動対象スイッチング素子それぞれの駆動状態をオフ状態からオン状態へと切り替えるべく、複数の駆動対象スイッチング素子それぞれの開閉制御端子の電荷の充電処理が行われる。この場合、複数の駆動対象スイッチング素子のうち、最初にオン状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、オン状態への切り替えに伴う大きなサージ電圧が発生しない。このため、最初にオン状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、最初にオン状態に切り替えられる駆動対象スイッチング素子よりも電荷充電速度を高くすることができる。 Here, for example, as the charge transfer processing, the charge charging processing of the switching control terminals of each of the plurality of driving target switching elements is performed in order to switch the driving state of each of the plurality of driving target switching elements from the off state to the on state. Is called. In this case, among the plurality of driving target switching elements, the driving target switching elements other than the driving target switching element that is first switched to the on state do not generate a large surge voltage due to the switching to the on state. For this reason, it is possible to increase the charge charge rate of the drive target switching elements other than the drive target switching element that is first switched to the on state, compared to the drive target switching element that is first switched to the on state.
また、例えば、電荷の移動処理として、複数の駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えるために、複数の駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理が行われる。この場合、複数の駆動対象スイッチング素子のうち、最後にオフ状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、オフ状態への切り替えに伴う大きなサージ電圧が発生しない。このため、最後にオフ状態に切り替えられる駆動対象スイッチング素子以外の駆動対象スイッチング素子については、最後にオフ状態に切り替えられる駆動対象スイッチング素子よりも電荷放電速度を高くすることができる。 Further, for example, as the charge transfer process, in order to switch the drive state of each of the plurality of drive target switching elements from the on state to the off state, the charge discharge process of each of the plurality of drive target switching elements is performed. Is called. In this case, among the plurality of driving target switching elements, the driving target switching elements other than the driving target switching element that is finally switched to the off state do not generate a large surge voltage due to the switching to the off state. For this reason, it is possible to increase the charge discharge speed of the drive target switching elements other than the drive target switching element that is finally switched to the OFF state, compared to the drive target switching element that is finally switched to the OFF state.
この点に鑑み、上記発明では、複数の駆動対象スイッチング素子のうち少なくとも１つの入出力端子間の電流の流通を許容する状態、及び複数の駆動対象スイッチング素子全ての入出力端子間の電流の流通を阻止する状態のうち、一方の状態から他方の状態への切り替えを完了するために駆動される駆動対象スイッチング素子が切替完了スイッチング素子と定義されている。そして、複数の駆動対象スイッチング素子のうち、切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷移動速度を、切替完了スイッチング素子の開閉制御端子の電荷移動速度よりも高くする。これにより、互いに並列接続された複数の駆動対象スイッチング素子における損失を低減することができる。 In view of this point, in the above invention, the current flow between at least one input / output terminal among the plurality of drive target switching elements and the current flow between the input / output terminals of all the plurality of drive target switching elements. The switching target switching element that is driven to complete the switching from one state to the other state is defined as a switching completion switching element. Then, among the plurality of driving target switching elements, the charge transfer speed of the switching control terminal of the driving target switching element other than the switching completion switching element is set higher than the charge movement speed of the switching control terminal of the switching completion switching element. Thereby, the loss in the several drive object switching element connected in parallel mutually can be reduced.
（第１実施形態）
以下、本発明に係る駆動回路を車載モータ制御システムに適用した第１実施形態について、図面を参照しつつ説明する。
(First embodiment)
Hereinafter, a first embodiment in which a drive circuit according to the present invention is applied to an in-vehicle motor control system will be described with reference to the drawings.
図１に示すように、制御システムは、バッテリ１０、インバータ２０、モータジェネレータ３０、及び制御装置４０を備えている。
As shown in FIG. 1, the control system includes a
モータジェネレータ３０は、車載主機であり、図示しない駆動輪と動力伝達可能とされている。モータジェネレータ３０は、インバータ２０を介してバッテリ１０に電気的に接続されている。本実施形態では、モータジェネレータ３０として、３相のものを用いている。モータジェネレータ３０としては、例えば、永久磁石同期モータを用いることができる。また、バッテリ１０は、例えば百Ｖ以上となる端子間電圧を有する蓄電池である。バッテリ１０としては、例えば、リチウムイオン蓄電池や、ニッケル水素蓄電池を用いることができる。なお、バッテリ１０には、コンデンサ１１が並列接続されている。
The
インバータ２０は、各スイッチ部を備えている。詳しくは、インバータ２０は、Ｕ相上アームスイッチ部２０ＵＨとＵ相下アームスイッチ部２０ＵＬとの直列接続体を備えている。Ｕ相上アームスイッチ部２０ＵＨは、Ｕ相第１上アームスイッチング素子ＳＵＨＡと、Ｕ相第２上アームスイッチング素子ＳＵＨＢとの並列接続体を備えている。Ｕ相下アームスイッチ部２０ＵＬは、Ｕ相第１下アームスイッチング素子ＳＵＬＡと、Ｕ相第２下アームスイッチング素子ＳＵＬＢとの並列接続体を備えている。Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのそれぞれの出力端子には、Ｕ相第１下アームスイッチング素子ＳＵＬＡ及びＵ相第２下アームスイッチング素子ＳＵＬＢのそれぞれの入力端子が接続されている。
The
インバータ２０は、Ｖ相上アームスイッチ部２０ＶＨと、Ｖ相下アームスイッチ部２０ＶＬとの直列接続体を備えている。Ｖ相上アームスイッチ部２０ＶＨは、Ｖ相第１上アームスイッチング素子ＳＶＨＡと、Ｖ相第２上アームスイッチング素子ＳＶＨＢとの並列接続体を備えている。Ｖ相下アームスイッチ部２０ＶＬは、Ｖ相第１下アームスイッチング素子ＳＶＬＡと、Ｖ相第２下アームスイッチング素子ＳＶＬＢとの並列接続体を備えている。
The
インバータ２０は、Ｗ相上アームスイッチ部２０ＷＨと、Ｗ相下アームスイッチ部２０ＷＬとの直列接続体を備えている。Ｗ相上アームスイッチ部２０ＷＨは、Ｗ相第１上アームスイッチング素子ＳＷＨＡと、Ｗ相第２上アームスイッチング素子ＳＷＨＢとの並列接続体を備えている。Ｗ相下アームスイッチ部２０ＷＬは、Ｗ相第１下アームスイッチング素子ＳＷＬＡと、Ｗ相第２下アームスイッチング素子ＳＷＬＢとの並列接続体を備えている。
本実施形態では、各第１スイッチング素子ＳＵＨＡ，ＳＵＬＡ，ＳＶＨＡ，ＳＶＬＡ，ＳＷＨＡ，ＳＷＬＡとして、ＳｉデバイスとしてのＩＧＢＴを用いている。このため、各第１スイッチング素子において、出力端子はエミッタであり、入力端子はコレクタである。また本実施形態では、各第２スイッチング素子ＳＵＨＢ，ＳＵＬＢ，ＳＶＨＢ，ＳＶＬＢ，ＳＷＨＢ，ＳＷＬＢとして、ＳｉＣデバイスとしてのＮチャネルＭＯＳＦＥＴを用いている。このため、各第２スイッチング素子において、出力端子はソースであり、入力端子はドレインである。 In the present embodiment, IGBTs as Si devices are used as the first switching elements SUHA, SULA, SVHA, SVLA, SWHA, and SWLA. For this reason, in each first switching element, the output terminal is an emitter and the input terminal is a collector. In the present embodiment, N-channel MOSFETs as SiC devices are used as the second switching elements SUHB, SULB, SVHB, SVLB, SWHB, SWLB. For this reason, in each 2nd switching element, an output terminal is a source and an input terminal is a drain.
なお、各第１スイッチング素子ＳＵＨＡ，ＳＵＬＡ，ＳＶＨＡ，ＳＶＬＡ，ＳＷＨＡ，ＳＷＬＡには、フリーホイールダイオードが逆並列に接続されている。また、各第２スイッチング素子ＳＵＨＢ，ＳＵＬＢ，ＳＶＨＢ，ＳＶＬＢ，ＳＷＨＢ，ＳＷＬＢには、寄生ダイオードが形成されている。ちなみに、各第２スイッチング素子にフリーホイールダイオードを逆並列に接続してもよい。 A free wheel diode is connected in antiparallel to each first switching element SUHA, SULA, SVHA, SVLA, SWHA, SWLA. A parasitic diode is formed in each second switching element SUHB, SULB, SVHB, SVLB, SWHB, SWLB. Incidentally, a free wheel diode may be connected in antiparallel to each second switching element.
本実施形態において、各スイッチ部をＩＧＢＴ及びＭＯＳＦＥＴの並列接続体にて構成した理由は、小電流領域においてオン抵抗が低いＭＯＳＦＥＴに電流を流通させることにより、小電流領域における損失を低減するためである。以下、図２（ａ）を用いて説明する。なお図２（ａ）において、一点鎖線は、ＭＯＳＦＥＴのソース及びドレイン間電圧Ｖｄｓとドレイン電流Ｉｄとの電圧電流特性を示し、破線は、ＩＧＢＴのコレクタ及びエミッタ間電圧Ｖｃｅとコレクタ電流Ｉｃとの電圧電流特性を示す。また、実線は、ＩＧＢＴ及びＭＯＳＦＥＴを並列で使用した場合の電圧電流特性を示す。 In this embodiment, the reason why each switch part is configured by a parallel connection body of IGBT and MOSFET is to reduce the loss in the small current region by flowing the current through the MOSFET having a low on-resistance in the small current region. is there. Hereinafter, a description will be given with reference to FIG. In FIG. 2A, the alternate long and short dash line indicates the voltage-current characteristics of the MOSFET source-drain voltage Vds and the drain current Id, and the broken line indicates the IGBT collector-emitter voltage Vce and the collector current Ic. Current characteristics are shown. The solid line shows the voltage-current characteristics when the IGBT and the MOSFET are used in parallel.
図２（ａ）に示すように、電流が所定電流Ｉｔｈよりも小さい小電流領域においては、ドレイン電流Ｉｄに対するドレイン及びソース間電圧Ｖｄｓが、コレクタ電流Ｉｃに対するコレクタ及びエミッタ間電圧Ｖｃｅよりも低い。すなわち、小電流領域においては、ＭＯＳＦＥＴのオン抵抗がＩＧＢＴのオン抵抗よりも小さい。このため、小電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＭＯＳＦＥＴの方に電流が多く流れることとなる。一方、電流が所定電流Ｉｔｈよりも大きい大電流領域においては、コレクタ電流Ｉｃに対するコレクタ及びエミッタ間電圧Ｖｃｅがドレイン電流Ｉｄに対するドレイン及びソース間電圧Ｖｄｓよりも低い。すなわち、大電流領域においては、ＩＧＢＴのオン抵抗がＭＯＳＦＥＴのオン抵抗よりも小さい。このため、大電流領域においては、互いに並列接続されたＭＯＳＦＥＴ及びＩＧＢＴのうち、ＩＧＢＴの方に電流が多く流れることとなる。 As shown in FIG. 2A, in the small current region where the current is smaller than the predetermined current Ith, the drain-source voltage Vds for the drain current Id is lower than the collector-emitter voltage Vce for the collector current Ic. That is, in the small current region, the on-resistance of the MOSFET is smaller than the on-resistance of the IGBT. For this reason, in a small current region, among MOSFETs and IGBTs connected in parallel to each other, a larger amount of current flows in the MOSFET. On the other hand, in the large current region where the current is larger than the predetermined current Ith, the collector-emitter voltage Vce for the collector current Ic is lower than the drain-source voltage Vds for the drain current Id. That is, in the large current region, the on-resistance of the IGBT is smaller than the on-resistance of the MOSFET. For this reason, in the large current region, among the MOSFET and IGBT connected in parallel to each other, a larger amount of current flows in the IGBT.
また本実施形態において、各第１スイッチング素子ＳＵＨＡ，ＳＵＬＡ，ＳＶＨＡ，ＳＶＬＡ，ＳＷＨＡ，ＳＷＬＡに流通可能なコレクタ電流Ｉｃの最大値は、各第２スイッチング素子ＳＵＨＢ，ＳＵＬＢ，ＳＶＨＢ，ＳＶＬＢ，ＳＷＨＢ，ＳＷＬＢに流通可能なドレイン電流Ｉｄの最大値よりも大きく設定されている。 Further, in the present embodiment, the maximum value of the collector current Ic that can flow through each of the first switching elements SUHA, SULA, SVHA, SVLA, SWHA, SWLA is the second switching elements SUHB, SULB, SVHB, SVLB, SWHB, SWLB. It is set to be larger than the maximum value of the drain current Id that can be passed through.
なお、図２（ｂ）に、ＭＯＳＦＥＴのゲート電圧を図２（ａ）の場合のゲート電圧よりも低くした場合の電圧電流特性を示す。ゲート電圧が低くなると、ＭＯＳＦＥＴの飽和電流が小さくなるため、小電流領域と大電流領域とを分ける上記所定電流Ｉｔｈが小さくなる。その結果、ＭＯＳＦＥＴに多く電流が流れる電流領域ＲＳが狭くなる。 FIG. 2B shows voltage-current characteristics when the gate voltage of the MOSFET is lower than the gate voltage in the case of FIG. When the gate voltage is lowered, the saturation current of the MOSFET is reduced, so that the predetermined current Ith that separates the small current region and the large current region is reduced. As a result, the current region RS through which a large amount of current flows in the MOSFET becomes narrow.
先の図１の説明に戻り、Ｕ相上アームスイッチ部２０ＵＨとＵ相下アームスイッチ部２０ＵＬとの接続点には、モータジェネレータ３０のＵ相巻線３０Ｕの第１端が接続されている。Ｖ相上アームスイッチ部２０ＶＨとＶ相下アームスイッチ部２０ＶＬとの接続点には、モータジェネレータ３０のＶ相巻線３０Ｖの第１端が接続されている。Ｗ相上アームスイッチ部２０ＷＨとＷ相下アームスイッチ部２０ＷＬとの接続点には、モータジェネレータ３０のＷ相巻線３０Ｗの第１端が接続されている。各相巻線３０Ｕ，３０Ｖ，３０Ｗの第２端は、中性点で接続されている。
Returning to the description of FIG. 1, the first end of the U-phase winding 30U of the
制御装置４０は、モータジェネレータ３０の制御量をその指令値に制御すべく、インバータ２０を駆動する。制御量は、例えばトルクである。制御装置４０は、インバータ２０の各スイッチング素子ＳＵＨＡ，ＳＵＨＢ，ＳＵＬＡ，ＳＵＬＢ，ＳＶＨＡ，ＳＶＨＢ，ＳＶＬＡ，ＳＶＬＢ，ＳＷＨＡ，ＳＷＨＢ，ＳＷＬＡ，ＳＷＬＢをオンオフ駆動すべく、各スイッチ部に対応する駆動信号を、各スイッチ部に対して個別に設けられた駆動回路Ｄｒに対して出力する。制御装置４０は、例えば、電気角で互いに位相が１２０°ずれた３相指令電圧と三角波等のキャリア信号との大小比較に基づくＰＷＭ処理により、各駆動回路Ｄｒに対応する駆動信号を生成する。駆動信号は、各スイッチング素子のオン状態への切り替えを指示するオン指令と、オフ状態への切り替えを指示するオフ指令とのいずれかをとる。本実施形態では、オン指令が論理Ｈの信号で表され、オフ指令が論理Ｌの信号で表される。上アーム側の駆動信号と、対応する下アーム側の駆動信号とは、互いに相補的な信号となっている。このため、上アームスイッチング素子と、対応する下アームスイッチング素子とは、交互にオン状態とされる。
続いて、図３を用いて、駆動回路Ｄｒの構成について説明する。本実施形態における各スイッチ部に対応する各駆動回路Ｄｒは、基本的には同じ構成である。このため、以降、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを例に説明する。 Next, the configuration of the drive circuit Dr will be described with reference to FIG. Each drive circuit Dr corresponding to each switch unit in the present embodiment has basically the same configuration. Therefore, hereinafter, the drive circuit Dr corresponding to the U-phase upper arm switch unit 20UH will be described as an example.
図示されるように、駆動回路Ｄｒには、定電圧電源５０から電力が供給される。本実施形態では、定電圧電源５０の出力電圧をＶＨと表記する。本実施形態において、定電圧電源５０の出力電圧ＶＨは２５Ｖに設定されている。定電圧電源５０は、例えば、トランス等を備える絶縁電源にて構成されている。
As shown in the figure, power is supplied from the constant
Ｕ相第１上アームスイッチング素子ＳＵＨＡを駆動する構成について説明する。定電圧電源５０には、第１充電用スイッチング素子６０を介して第１ゲート抵抗体６１の第１端が接続されている。本実施形態では、第１充電用スイッチング素子６０としてＰチャネルＭＯＳＦＥＴを用いている。第１ゲート抵抗体６１の第２端には、Ｕ相第１上アームスイッチング素子ＳＵＨＡの開閉制御端子としてのゲートが接続されている。
A configuration for driving the U-phase first upper arm switching element SUHA will be described. A first end of a
第１充電用スイッチング素子６０のゲートには、第１オペアンプ６２の出力端子が接続されている。第１オペアンプ６２の反転入力端子には、第１電源６３の正極が接続されている。第１電源６３の負極には、Ｕ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。
The output terminal of the first
第１オペアンプ６２の非反転入力端子には、第１スイッチ６４を介して、第２電源６５の正極と、第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点とのいずれかが選択的に接続される。第２電源６５の負極には、Ｕ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。
The non-inverting input terminal of the first
第１ゲート抵抗体６１の第１端には、第１放電用スイッチング素子６７を介して基準電位端子に接続されている。本実施形態では、第１放電用スイッチング素子６７としてＮチャネルＭＯＳＦＥＴを用いている。
The first end of the
続いて、Ｕ相第２上アームスイッチング素子ＳＵＨＢを駆動する構成について説明する。定電圧電源５０には、第２充電用スイッチング素子７０を介して第２ゲート抵抗体７１の第１端が接続されている。本実施形態では、第２充電用スイッチング素子７０としてＰチャネルＭＯＳＦＥＴを用いている。第２ゲート抵抗体７１の第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢの開閉制御端子としてのゲートが接続されている。なお本実施形態において、第１ゲート抵抗体６１及び第２ゲート抵抗体７１が速度調整部に相当する。
Next, a configuration for driving the U-phase second upper arm switching element SUHB will be described. A first terminal of a
第２充電用スイッチング素子７０のゲートには、第２オペアンプ７２の出力端子が接続されている。第２オペアンプ７２の反転入力端子には、第３電源７３の正極が接続されている。第３電源７３の負極には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。
The output terminal of the second
第２オペアンプ７２の非反転入力端子には、第２スイッチ７４を介して、第４電源７５の正極と、第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点とのいずれかが選択的に接続される。第４電源７５の負極には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。
The non-inverting input terminal of the second
第２ゲート抵抗体７１の第１端には、バイアス用電源７８の負極が接続されている。本実施形態では、バイアス用電源７８の出力電圧をＶｂと表記する。本実施形態において、バイアス用電源７８の出力電圧Ｖｂは４Ｖに設定されている。バイアス用電源７８の正極には、第２放電用スイッチング素子７７を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースに接続されている。本実施形態では、第２放電用スイッチング素子７７としてＮチャネルＭＯＳＦＥＴを用いている。
The first end of the
駆動回路Ｄｒは、制御部としての駆動制御部８０を備えている。駆動制御部８０には、フォトカプラ等の絶縁素子を介して、制御装置４０から駆動信号が入力される。駆動制御部８０は、駆動信号がオン指令であると判定した場合、充電処理により、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替える。駆動制御部８０は、駆動信号がオフ指令であると判定した場合、放電処理により、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替える。以下、充電処理及び放電処理について説明する。
The drive circuit Dr includes a
まず、図４を用いて、充電処理について説明する。ここで、図４（ａ）は駆動制御部８０に入力される駆動信号の推移を示し、図４（ｂ）は第１スイッチ６４の駆動状態の推移を示し、図４（ｃ）は第２スイッチ７４の駆動状態の推移を示す。図４（ｄ）はＵ相第１上アームスイッチング素子ＳＵＨＡの駆動状態の推移を示し、図４（ｅ）はＵ相第２上アームスイッチング素子ＳＵＨＢの駆動状態の推移を示す。なお、充電処理中においては、第１放電用スイッチング素子６７及び第２放電用スイッチング素子７７がオフ状態に維持される。
First, the charging process will be described with reference to FIG. Here, FIG. 4A shows the transition of the drive signal input to the
図示されるように、駆動制御部８０は、駆動信号がオフ指令からオン指令に切り替わったと判定した場合、第１オペアンプ６２の非反転入力端子と第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点とが接続されるように第１スイッチ６４を駆動する。これにより、第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点のエミッタに対する電位差が、第１電源６３の出力電圧Ｖ１にフィードバック制御されるように第１充電用スイッチング素子６０が駆動される。本実施形態では、第１充電用スイッチング素子６０のドレイン側の電圧である第１フィードバック電圧Ｖｏｕｔ１が定電圧電源５０の出力電圧ＶＨよりも低い１５Ｖとなるように、第１電源６３の出力電圧Ｖ１が設定されている。すなわち、定電圧電源５０の出力電圧ＶＨが降圧されてＵ相第１上アームスイッチング素子ＳＵＨＡのゲートに印加される。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が上昇し始める。
As illustrated, when the
その後、駆動制御部８０は、第２オペアンプ７２の非反転入力端子と第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点とが接続されるように第２スイッチ７４を駆動する。これにより、第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点のソースに対する電位差が、第３電源７３の出力電圧Ｖ３にフィードバック制御されるように第２充電用スイッチング素子７０が駆動される。本実施形態では、第２充電用スイッチング素子７０のドレイン側の電圧である第２フィードバック電圧Ｖｏｕｔ２が定電圧電源５０の出力電圧ＶＨよりも低くてかつ第１フィードバック電圧Ｖｏｕｔ１よりも高い２０Ｖとなるように、第３電源７３の出力電圧Ｖ３が設定されている。すなわち、定電圧電源５０の出力電圧ＶＨが降圧されてＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加される。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が上昇し始める。
Thereafter, the
このように本実施形態では、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオン駆動を先に開始し、その後、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオン駆動を開始する。これは、Ｕ相第２上アームスイッチング素子ＳＵＨＢよりもＵ相第１上アームスイッチング素子ＳＵＨＡを先にオン状態に切り替えるためである。つまり、図５に示すように、ＩＧＢＴをオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える閾値電圧である第１閾値電圧Ｖｔｈ１は、ＭＯＳＦＥＴをオン状態及びオフ状態のうち一方の状態から他方の状態に切り替える閾値電圧である第２閾値電圧Ｖｔｈ２よりも高い。このため、ＩＧＢＴのターンオン時間Ｔｏｎ１はＭＯＳＦＥＴのターンオン時間Ｔｏｎ２よりも長くなる。したがって、ＩＧＢＴ及びＭＯＳＦＥＴのオン駆動を同時に始めると、ＭＯＳＦＥＴがＩＧＢＴよりも先にオン状態に切り替えられてしまう。このため、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオン駆動を先に開始し、その後、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオン駆動を開始する。 As described above, in this embodiment, the on-drive of the U-phase first upper arm switching element SUHA that is the IGBT is started first, and then the on-drive of the U-phase second upper arm switching element SUHB that is the MOSFET is started. This is because the U-phase first upper arm switching element SUHA is switched to the on state earlier than the U-phase second upper arm switching element SUHB. That is, as shown in FIG. 5, the first threshold voltage Vth1, which is a threshold voltage for switching the IGBT from one state to the other state between the on state and the off state, is the one state between the on state and the off state of the MOSFET. Higher than the second threshold voltage Vth2, which is the threshold voltage for switching from one state to the other. For this reason, the turn-on time Ton1 of the IGBT becomes longer than the turn-on time Ton2 of the MOSFET. Therefore, if the on-drive of the IGBT and the MOSFET is started at the same time, the MOSFET is switched to the on state before the IGBT. For this reason, the on-drive of the U-phase first upper arm switching element SUHA that is the IGBT is started first, and then the on-drive of the U-phase second upper arm switching element SUHB that is the MOSFET is started.
なお、駆動制御部８０は、第１フィードバック電圧Ｖｏｕｔ１を監視する機能を有している。また、第２電源６５の出力電圧Ｖ２は、第１電源６３の出力電圧Ｖ１よりも高く設定されている。駆動制御部８０は、第１フィードバック電圧Ｖｏｕｔ１が２０Ｖになったと判定した場合、第１オペアンプ６２の非反転入力端子と第２電源６５の正極とが接続されるように第１スイッチ６４を駆動する。これにより、第１充電用スイッチング素子６０がオフ状態とされる。
The
また、駆動制御部８０は、第２フィードバック電圧Ｖｏｕｔ２を監視する機能を有している。また、第４電源７５の出力電圧Ｖ４は、第３電源７３の出力電圧Ｖ３よりも高く設定されている。駆動制御部８０は、第２フィードバック電圧Ｖｏｕｔ２が１５Ｖになったと判定した場合、第２オペアンプ７２の非反転入力端子と第４電源７５の正極とが接続されるように第２スイッチ７４を駆動する。これにより、第２充電用スイッチング素子７０がオフ状態とされる。
The
本実施形態では、第２ゲート抵抗体７１のゲート抵抗値Ｒｍｏｓが第１ゲート抵抗体６１のゲート抵抗値Ｒｉｇよりも小さく設定されている。この設定は、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充電速度よりも高くし、Ｕ相第２上アームスイッチング素子ＳＵＨＢのスイッチング損失を低減するためである。つまり、Ｕ相第１上アームスイッチング素子ＳＵＨＡが先にオン状態に切り替えられているため、Ｕ相上アームスイッチ部２０ＵＨには既に電流が流れている。この状態でＵ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替えたとしても、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れていた電流がＵ相第２上アームスイッチング素子ＳＵＨＢに分流するだけであり、Ｕ相上アームスイッチ部２０ＵＨに流れる電流は変化しない。その結果、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられることに伴って大きなサージ電圧は発生しない。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充電速度よりも高くできる。
In the present embodiment, the gate resistance value Rmos of the
続いて、図６を用いて、放電処理について説明する。ここで、図６（ａ），（ｄ），（ｅ）は先の図４（ａ），（ｄ），（ｅ）に対応しており、図６（ｂ）は第１放電用スイッチング素子６７の駆動状態の推移を示し、図６（ｃ）は第２放電用スイッチング素子７７の駆動状態の推移を示す。なお、放電処理中においては、第１オペアンプ６２の非反転入力端子と第２電源６５の正極とが接続されるように第１スイッチ６４が駆動され、第２オペアンプ７２の非反転入力端子と第４電源７５の正極とが接続されるように第２スイッチ７４が駆動される。
Next, the discharge process will be described with reference to FIG. 6A, 6D, and 6E correspond to FIGS. 4A, 4D, and 4E, and FIG. 6B shows the first discharge switching element. FIG. 6C shows the transition of the driving state of the second
図示されるように、駆動制御部８０は、駆動信号がオン指令からオフ指令に切り替わったと判定した場合、第２放電用スイッチング素子７７をオフ状態からオン状態に切り替える。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電が開始され、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が低下し始める。
As illustrated, when it is determined that the drive signal has been switched from the on command to the off command, the
その後、駆動制御部８０は、第１放電用スイッチング素子６７をオフ状態からオン状態に切り替える。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電が開始され、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が低下し始める。
Thereafter, the
このように本実施形態では、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオフ駆動を先に開始し、その後、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオフ駆動を開始する。これは、Ｕ相第１上アームスイッチング素子ＳＵＨＡよりもＵ相第２上アームスイッチング素子ＳＵＨＢを先にオフ状態に切り替えるためである。つまり、図５に示すように、ＩＧＢＴの第１閾値電圧Ｖｔｈ１がＭＯＳＦＥＴの第２閾値電圧Ｖｔｈ２よりも高いため、ＩＧＢＴのターンオフ時間Ｔｏｆｆ１はＭＯＳＦＥＴのターンオフ時間Ｔｏｆｆ２よりも短い。したがって、ＩＧＢＴ及びＭＯＳＦＥＴのオフ駆動を同時に始めると、ＩＧＢＴがＭＯＳＦＥＴよりも先にオフ状態に切り替えられてしまう。このため、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのオフ駆動を先に開始し、その後、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのオフ駆動を開始する。 As described above, in this embodiment, the U-phase second upper arm switching element SUHB that is a MOSFET is first started to be turned off, and then the U-phase first upper arm switching element SUHA that is an IGBT is started to be turned off. This is because the U-phase second upper arm switching element SUHB is switched to the off state earlier than the U-phase first upper arm switching element SUHA. That is, as shown in FIG. 5, since the first threshold voltage Vth1 of the IGBT is higher than the second threshold voltage Vth2 of the MOSFET, the turn-off time Toff1 of the IGBT is shorter than the turn-off time Toff2 of the MOSFET. Therefore, if the IGBT and the MOSFET are turned off simultaneously, the IGBT is switched to the off state before the MOSFET. For this reason, the U-phase second upper arm switching element SUHB, which is a MOSFET, starts to be turned off first, and then the U-phase first upper arm switching element, SUHA, which is an IGBT, starts to be turned off.
本実施形態では、上述したように、第２ゲート抵抗体７１のゲート抵抗値Ｒｍｏｓが第１ゲート抵抗体６１のゲート抵抗値Ｒｉｇよりも小さく設定されている。この設定は、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電速度よりも高くし、Ｕ相第２上アームスイッチング素子ＳＵＨＢの導通損失及びスイッチング損失を低減するためである。つまり、Ｕ相第２上アームスイッチング素子ＳＵＨＢを先にオフ状態に切り替えたとしても、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れていた電流は、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れることとなる。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオフ状態への切り替えにより、Ｕ相上アームスイッチ部２０ＵＨにおける電流の流通は阻止されない。したがって、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられることに伴って大きなサージ電圧は発生しない。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電速度よりも高くできる。
In the present embodiment, as described above, the gate resistance value Rmos of the
本実施形態では、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡを、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢよりも先にオン状態に切り替えた。これは、インバータ２０の信頼性の低下を回避するためである。
In the present embodiment, the U-phase first upper arm switching element SUHA, which is an IGBT, is switched to an on state before the U-phase second upper arm switching element, SUHB, which is a MOSFET. This is to avoid a decrease in the reliability of the
つまり、例えばＵ相第１下アームスイッチング素子ＳＵＬＡのショート異常が生じている状況下において、Ｕ相第２上アームスイッチング素子ＳＵＨＢをＵ相第１上アームスイッチング素子ＳＵＨＡよりも先にオン状態に切り替えると、短絡耐量が低いＵ相第２上アームスイッチング素子ＳＵＨＢに短絡電流が流れ、Ｕ相第２上アームスイッチング素子ＳＵＨＢの信頼性が低下してしまう。 That is, for example, in a situation where a short-circuit abnormality has occurred in the U-phase first lower arm switching element SULA, the U-phase second upper arm switching element SUHB is switched on before the U-phase first upper arm switching element SUHA. And a short circuit current flows into U phase 2nd upper arm switching element SUHB with a short circuit tolerance, and the reliability of U phase 2nd upper arm switching element SUHB will fall.
これに対し、本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢよりも先にＵ相第１上アームスイッチング素子ＳＵＨＡをオン状態に切り替える。この場合、Ｕ相第１上アームスイッチング素子ＳＵＨＡに短絡電流が流れるものの、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡの短絡耐量は、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢの短絡耐量よりも大きい。このため、短絡電流が流れ始めた後、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられる前に、各スイッチング素子ＳＵＨＡ〜ＳＷＬＢを強制的にオフ状態に切り替える過電流保護を実施できれば、Ｕ相第１上アームスイッチング素子ＳＵＨＡに加えて、Ｕ相第２上アームスイッチング素子ＳＵＨＢの信頼性の低下を回避できる。 On the other hand, in this embodiment, the U-phase first upper arm switching element SUHA is switched to the ON state before the U-phase second upper arm switching element SUHB. In this case, although a short-circuit current flows through the U-phase first upper arm switching element SUHA, the short-circuit withstand capability of the U-phase first upper arm switching element SUHA which is an IGBT is short-circuited with the U-phase second upper arm switching element SUHB which is a MOSFET. Greater than the tolerance. For this reason, after the short-circuit current starts to flow and before the U-phase second upper arm switching element SUHB is switched to the on state, if the overcurrent protection that forcibly switches the switching elements SUHA to SWLB to the off state can be implemented, In addition to the U-phase first upper arm switching element SUHA, a decrease in the reliability of the U-phase second upper arm switching element SUHB can be avoided.
本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替えた後、Ｕ相第１上アームスイッチング素子ＳＵＨＡをオフ状態に切り替えた。これは、インバータ２０の信頼性の低下を回避するためである。
In this embodiment, after switching the U-phase second upper arm switching element SUHB to the off state, the U-phase first upper arm switching element SUHA is switched to the off state. This is to avoid a decrease in the reliability of the
つまり、大電流領域においては、Ｕ相第１上アームスイッチング素子ＳＵＨＡを先にオフ状態に切り替えてしまうと、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れていた電流の全てを、流通可能な最大電流値が小さいＵ相第２上アームスイッチング素子ＳＵＨＢに流すことができず、その結果大きなサージ電圧が発生してしまう。その後、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられると、大きなサージ電圧がさらに発生する。 In other words, in the large current region, if the U-phase first upper arm switching element SUHA is first switched to the OFF state, all of the current flowing through the U-phase first upper arm switching element SUHA can be circulated at the maximum. It cannot flow through the U-phase second upper arm switching element SUHB having a small current value, resulting in a large surge voltage. Thereafter, when the U-phase second upper arm switching element SUHB is switched to the off state, a large surge voltage is further generated.
これに対し、本実施形態では、流通可能な最大電流値がＵ相第１上アームスイッチング素子ＳＵＨＡよりも小さいＵ相第２上アームスイッチング素子ＳＵＨＢを先にオフ状態に切り替える。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れていた電流をＵ相第１上アームスイッチング素子ＳＵＨＡに流すことができる。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオフ状態への切り替えに伴う大きなサージ電圧は発生しない。したがって、インバータ２０の信頼性の低下を回避できる。
On the other hand, in the present embodiment, the U-phase second upper arm switching element SUHB whose maximum current value that can be circulated is smaller than the U-phase first upper arm switching element SUHA is switched to the off state first. For this reason, the current that has been flowing through the U-phase second upper arm switching element SUHB can be passed through the U-phase first upper arm switching element SUHA. Thereby, the large surge voltage accompanying switching to the OFF state of U-phase 2nd upper arm switching element SUHB does not generate | occur | produce. Therefore, a decrease in the reliability of the
本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧と、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧とを個別に設定可能な構成とした。そして、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧を、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧よりも高く設定した。ゲート電圧を高くすることにより、図７に示すように、オン状態とされている場合のドレイン及びソース間電圧Ｖｄｓを低減でき、Ｕ相第２上アームスイッチング素子ＳＵＨＢの導通損失の低減効果を高めることができる。 In the present embodiment, the gate voltage of the U-phase first upper arm switching element SUHA and the gate voltage of the U-phase second upper arm switching element SUHB can be individually set. The gate voltage of the U-phase second upper arm switching element SUHB was set higher than the gate voltage of the U-phase first upper arm switching element SUHA. By increasing the gate voltage, as shown in FIG. 7, the drain-source voltage Vds in the on state can be reduced, and the effect of reducing the conduction loss of the U-phase second upper arm switching element SUHB is enhanced. be able to.
本実施形態では、バイアス用電源７８を備えることにより、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電先の電位を、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の放電先の電位よりも低くした。特に本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電先の電位を、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソース電位に対して負の電位とした。ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２は、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１よりも低い。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートにノイズが混入すること等に起因して、Ｕ相第２上アームスイッチング素子ＳＵＨＢが誤ってオン状態に切り替えられる懸念が大きい。Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電先の電位を負の電位とすることにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢが誤ってオン状態に切り替えられることを回避できる。
In the present embodiment, by providing the
（第２実施形態）
以下、第２実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図８に示すように、駆動回路Ｄｒにフィルタが備えられている。なお図８において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。
(Second Embodiment)
Hereinafter, the second embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, as shown in FIG. 8, the drive circuit Dr is provided with a filter. In FIG. 8, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
図示されるように、駆動回路Ｄｒは、第１フィルタ８１及び第２フィルタ８２を備えている。本実施形態では、第１フィルタ８１及び第２フィルタ８２がローパスフィルタで構成されている。第１フィルタ８１は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第１スイッチ６４に対して出力する。第２フィルタ８２は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第２スイッチ７４に対して出力する。
As shown in the figure, the drive circuit Dr includes a
駆動制御部８０から出力される駆動信号が論理Ｌのオフ指令から論理Ｈのオン指令に切り替えられると、第１フィルタ８１及び第２フィルタ８２のそれぞれから出力される駆動信号を表す電圧値が徐々に上昇することとなる。第１スイッチ６４は、第１フィルタ８１から出力される電圧値が所定の第１閾値を超えた場合に、第１オペアンプ６２の非反転入力端子と第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点とを接続するように駆動される。第２スイッチ７４は、第２フィルタ８２から出力される電圧値が所定の第１閾値を超えた場合に、第２オペアンプ７２の非反転入力端子と第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点とを接続するように駆動される。
When the drive signal output from the
ここで本実施形態では、第１フィルタ８１の時定数が、第２フィルタ８２の時定数よりも短く設定されている。このため、第１フィルタ８１から出力される電圧値は、第２フィルタ８２から出力される電圧値よりも先に第１閾値を超える。これにより、第１オペアンプ６２の非反転入力端子と第１抵抗体６６ａ及び第２抵抗体６６ｂの接続点との接続が、第２オペアンプ７２の非反転入力端子と第３抵抗体７６ａ及び第４抵抗体７６ｂの接続点との接続よりも先に実施される。すなわち、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン駆動が先に開始され、その後、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオン駆動が開始される。
Here, in the present embodiment, the time constant of the
駆動回路Ｄｒは、第３フィルタ８３及び第４フィルタ８４を備えている。本実施形態では、第３フィルタ８３及び第４フィルタ８４がローパスフィルタで構成されている。第３フィルタ８３は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第２放電用スイッチング素子７７のゲートに対して出力する。第４フィルタ８４は、駆動制御部８０から出力された駆動信号に対応する電圧値にローパスフィルタ処理を施して第１放電用スイッチング素子６７のゲートに対して出力する。
The drive circuit Dr includes a
駆動制御部８０から出力される駆動信号が論理Ｈのオン指令から論理Ｌのオフ指令に切り替えられると、第３フィルタ８３及び第４フィルタ８４のそれぞれから出力される駆動信号を表す電圧値が徐々に下降することとなる。第２放電用スイッチング素子７７は、第３フィルタ８３から出力される電圧値が、第１閾値よりも小さい所定の第２閾値を下回った場合にオン状態に切り替えられる。第１放電用スイッチング素子６７は、第４フィルタ８４から出力される電圧値が第２閾値を下回った場合にオン状態に切り替えられる。
When the drive signal output from the
ここで本実施形態では、第３フィルタ８３の時定数が、第４フィルタ８４の時定数よりも短く設定されている。このため、第３フィルタ８３から出力される電圧値は、第４フィルタ８４から出力される電圧値よりも先に第２閾値を下回る。これにより、第２放電用スイッチング素子７７が第１放電用スイッチング素子６７よりも先にオン状態に切り替えられる。すなわち、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオフ駆動が先に開始され、その後、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオフ駆動が開始される。
Here, in this embodiment, the time constant of the
以上説明した本実施形態によっても、上記第１実施形態と同様の効果を得ることができる。 According to the present embodiment described above, the same effect as that of the first embodiment can be obtained.
（第３実施形態）
以下、第３実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図９に示すように、定電圧電源５０ａの出力電圧をＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに直接印加する構成とする。なお図９において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。
(Third embodiment)
Hereinafter, the third embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, as shown in FIG. 9, the output voltage of the constant voltage power supply 50a is directly applied to the gate of the U-phase second upper arm switching element SUHB. In FIG. 9, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
本実施形態において、定電圧電源５０ａの出力電圧ＶＨａは、上記第１実施形態の定電圧電源５０の出力電圧ＶＨよりも低い２０Ｖに設定されている。この設定は、定電圧電源５０ａの出力電圧を、Ｕ相第２上アームスイッチング素子ＳＵＨＢの駆動電圧に合わせるためである。定電圧電源５０ａには、第２充電用スイッチング素子７０のソースが接続されている。第２充電用スイッチング素子７０のドレインには、第２ゲート抵抗体７１の第１端が接続されている。
In the present embodiment, the output voltage VHa of the constant voltage power supply 50a is set to 20V, which is lower than the output voltage VH of the constant
以上説明した本実施形態では、駆動回路Ｄｒの構成を簡易にすることができる。 In the present embodiment described above, the configuration of the drive circuit Dr can be simplified.
（第４実施形態）
以下、第４実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、インバータ２０を構成するスイッチング素子に流れる電流の大小に応じて、上，下アームスイッチング素子のうち駆動対象とするスイッチング素子を切り替える。
(Fourth embodiment)
Hereinafter, the fourth embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, the switching element to be driven is switched among the upper and lower arm switching elements according to the magnitude of the current flowing through the switching elements constituting the
図１０に、本実施形態に係る駆動回路Ｄｒを示す。なお図１０において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 10 shows the drive circuit Dr according to the present embodiment. In FIG. 10, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
図示されるように、第１ゲート抵抗体６１ａ及び第２ゲート抵抗体７１ａのそれぞれは、その抵抗値が可変とされている。本実施形態では、第１ゲート抵抗体６１ａ及び第２ゲート抵抗体７１ａのそれぞれは、その抵抗値が２段階に設定可能とされている。
As shown in the figure, each of the
制御システムは、Ｕ相上アームスイッチ部２０ＵＨに流れる電流を検出する電流検出部９０を備えている。電流検出部９０としては、例えば、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに設けられたセンス端子と、センス端子に第１端が接続されてかつ第２端がＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソースに接続されたセンス抵抗体とを備える構成を採用できる。ここでセンス端子は、Ｕ相第１上アームスイッチング素子ＳＵＨＡを例にして説明すると、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流に応じた微小電流を出力する端子である。電流検出部９０の検出値は、駆動制御部８０に入力される。
The control system includes a
駆動制御部８０は、電流検出部９０により検出された電流に応じて、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢの中から駆動対象とするスイッチング素子を選択する。
The
まず、図１１（ａ）を用いて、充電処理について説明する。駆動制御部８０は、検出電流が小電流領域にあると判定した場合、ＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢを駆動対象として選択し、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡをオフ状態に維持する。これは、本実施形態において第２駆動モードに相当する。駆動制御部８０は、検出電流が中電流領域にあると判定した場合、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢの双方を駆動対象として選択する。これは、本実施形態において双方駆動モードに相当する。駆動制御部８０は、検出電流が大電流領域にあると判定した場合、Ｕ相第１上アームスイッチング素子ＳＵＨＡを駆動対象として選択し、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に維持する。これは、本実施形態において第１駆動モードに相当する。
First, the charging process will be described with reference to FIG. When the
ここで各電流領域を図１２に示す。小電流領域とは、０以上であって、かつ、ＩＧＢＴの電圧電流特性とＭＯＳＦＥＴの電圧電流特性とが交差する電流よりも小さい第１所定電流Ｉ１未満の領域である。中電流領域とは、第１所定電流Ｉ１以上であって、かつ、上記交差する電流よりも大きい第２所定電流Ｉ２未満の領域である。大電流領域とは、第２所定電流Ｉ２以上の領域である。本実施形態において、小電流領域及び大電流領域の間に中電流領域を設定した理由は、Ｕ相上アームスイッチ部２０ＵＨの損失の増加を抑制するためである。 Here, each current region is shown in FIG. The small current region is a region less than the first predetermined current I1 that is 0 or more and smaller than the current at which the voltage-current characteristic of the IGBT and the voltage-current characteristic of the MOSFET intersect. The medium current region is a region that is equal to or greater than the first predetermined current I1 and less than the second predetermined current I2 that is larger than the intersecting current. The large current region is a region having a second predetermined current I2 or more. In the present embodiment, the reason why the middle current region is set between the small current region and the large current region is to suppress an increase in the loss of the U-phase upper arm switch unit 20UH.
つまり、損失を低減するためには、ＩＧＢＴの電圧電流特性とＭＯＳＦＥＴの電圧電流特性との交差点を境界として、ＩＧＢＴであるＵ相第１上アームスイッチング素子ＳＵＨＡ、及びＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのいずれかを駆動対象として選択することが要求される。ただし、電流検出部９０の電流検出誤差等に起因して、ＩＧＢＴを駆動対象として選択すべき電流領域においてＭＯＳＦＥＴが駆動対象として選択されたり、ＭＯＳＦＥＴを駆動対象として選択すべき電流領域においてＩＧＢＴが駆動対象として選択されたりし得る。この場合、損失が増加してしまうこととなる。この問題に対処するための電流領域として、ＩＧＢＴ及びＭＯＳＦＥＴの双方を駆動対象として選択する中電流領域を設定した。
In other words, in order to reduce the loss, the U-phase first upper arm switching element SUHA that is an IGBT and the U-phase second that is a MOSFET are crossed at the intersection of the voltage-current characteristic of the IGBT and the voltage-current characteristic of the MOSFET. It is required to select any one of the arm switching elements SUHB as a driving target. However, due to the current detection error of the
本実施形態において、駆動制御部８０は、各電流領域に応じて、各ゲート抵抗体６１ａ，７１ａの抵抗値を可変設定する。詳しくは、図１１（ａ）に示すように、駆動制御部８０は、検出電流が小電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を第１オン抵抗値Ｒｏｎ１に設定する。駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を、第１オン抵抗値Ｒｏｎ１よりも小さい第２オン抵抗値Ｒｏｎ２に設定する。
In the present embodiment, the
ここで、第１オン抵抗値Ｒｏｎ１を第２オン抵抗値Ｒｏｎ２よりも大きく設定するのは、大きなサージ電圧の発生を抑制するためである。つまり、小電流領域においては、駆動対象がＵ相第２上アームスイッチング素子ＳＵＨＢのみとなる。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのオン状態への切り替えに伴いサージ電圧が発生する。このサージ電圧の大きさを低減するために、第１オン抵抗値Ｒｏｎ１を第２オン抵抗値Ｒｏｎ２よりも大きく設定する。 Here, the reason why the first on-resistance value Ron1 is set larger than the second on-resistance value Ron2 is to suppress the generation of a large surge voltage. That is, in the small current region, only the U-phase second upper arm switching element SUHB is driven. For this reason, a surge voltage is generated when the U-phase second upper arm switching element SUHB is switched to the ON state. In order to reduce the magnitude of the surge voltage, the first on-resistance value Ron1 is set larger than the second on-resistance value Ron2.
駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第２オン抵抗値Ｒｏｎ２よりも大きい第３オン抵抗値Ｒｏｎ３に設定する。ここで、第３オン抵抗値Ｒｏｎ３を第２オン抵抗値Ｒｏｎ２よりも大きくするのは、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン状態の切り替えに伴い大きなサージ電圧が発生することを回避するためである。
When the
駆動制御部８０は、検出電流が大電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第３オン抵抗値Ｒｏｎ３よりも大きい第４オン抵抗値Ｒｏｎ４に設定する。ここで、第４オン抵抗値Ｒｏｎ４を第３オン抵抗値Ｒｏｎ３よりも大きく設定するのは、大きなサージ電圧の発生を抑制するためである。つまり、大電流領域においては、中電流領域よりもオン状態への切り替えに伴い発生するサージ電圧が大きい。このため、サージ電圧の大きさを低減すべく、第４オン抵抗値Ｒｏｎ４を第３オン抵抗値Ｒｏｎ３よりも大きく設定する。
When the
続いて、図１１（ｂ）を用いて、放電処理について説明する。放電処理時において、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢの中から各電流領域に応じた駆動対象を選択する手法は、充電処理時と同様である。 Subsequently, the discharge process will be described with reference to FIG. In the discharging process, the method of selecting the drive target corresponding to each current region from the U-phase first upper arm switching element SUHA and the U-phase second upper arm switching element SUHB is the same as in the charging process.
本実施形態において、駆動制御部８０は、各電流領域に応じて、各ゲート抵抗体６１ａ，７１ａの抵抗値を可変設定する。詳しくは、図１１（ｂ）に示すように、駆動制御部８０は、検出電流が小電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を第１オフ抵抗値Ｒｏｆｆ１に設定する。駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第２ゲート抵抗体７１ａの抵抗値を、第１オフ抵抗値Ｒｏｆｆ１よりも小さい第２オフ抵抗値Ｒｏｆｆ２に設定する。この設定により、大きなサージ電圧の発生を抑制できる。
In the present embodiment, the
駆動制御部８０は、検出電流が中電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第２オフ抵抗値Ｒｏｆｆ２よりも大きい第３オフ抵抗値Ｒｏｆｆ３に設定する。この設定により、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオフ状態の切り替えに伴い大きなサージ電圧が発生することを回避できる。
When the
駆動制御部８０は、検出電流が大電流領域にあると判定した場合、第１ゲート抵抗体６１ａの抵抗値を、第３オフ抵抗値Ｒｏｆｆ３よりも大きい第４オフ抵抗値Ｒｏｆｆ４に設定する。この設定により、大電流領域において大きなサージ電圧の発生を抑制できる。
When the
ちなみに、抵抗値を２段階に設定可能な各ゲート抵抗体６１ａ，７１ａの構成としては、例えば図１３に示す構成を採用することができる。詳しくは、図１３（ａ）には、各ゲート抵抗体６１ａ，７１ａとして、第１切替抵抗体ＲＬ１及び切替スイッチＳＷの直列接続体に、第２切替抵抗体ＲＬ２が並列接続された構成を示す。この構成では、切替スイッチＳＷがオン状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が低抵抗値とされる。一方、切替スイッチＳＷがオフ状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が高抵抗値とされる。
Incidentally, for example, the configuration shown in FIG. 13 can be adopted as the configuration of the
また、図１３（ｂ）には、各ゲート抵抗体６１ａ，７１ａとして、第３切替抵抗体ＲＬ３及び第４切替抵抗体ＲＬ４の直列接続体と、第３切替抵抗体ＲＬ３に並列接続された切替スイッチＳＷとを備える構成を示す。この構成では、切替スイッチＳＷがオン状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が低抵抗値とされる。一方、切替スイッチＳＷがオフ状態とされることにより、各ゲート抵抗体６１ａ，７１ａの抵抗値が高抵抗値とされる。
Further, in FIG. 13B, as each of the
（第５実施形態）
以下、第５実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図１４に示すように、定電圧駆動及び定電流駆動が可能な駆動回路Ｄｒを用いる。なお図１４において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。
(Fifth embodiment)
Hereinafter, the fifth embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, as shown in FIG. 14, a drive circuit Dr capable of constant voltage drive and constant current drive is used. In FIG. 14, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
図１４に示すように、定電圧電源５０には、充電用抵抗体１００を介して第１充電用スイッチング素子６０のソースが接続されている。充電用抵抗体１００及び第１充電用スイッチング素子６０の接続点には、充電用オペアンプ１０１の非反転入力端子が接続されている。充電用抵抗体１００の両端のうち定電圧電源５０側には、第１調整用抵抗体１０２及び第１定電流電源１０３を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。第１調整用抵抗体１０２及び第１定電流電源１０３の接続点には、充電用オペアンプ１０１の反転入力端子が接続されている。第１充電用スイッチング素子６０のドレインには、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートが接続されている。
As shown in FIG. 14, the source of the first
定電圧電源５０には、第２充電用スイッチング素子７０のソースが接続され、第２充電用スイッチング素子７０のドレインには、第２ゲート抵抗体７１の第１端が接続されている。
A source of the second
第１ゲート抵抗体６１の第１端には、放電用抵抗体１１０を介して第１放電用スイッチング素子６７のドレインが接続されている。放電用抵抗体１１０及び第１放電用スイッチング素子６７の接続点には、放電用オペアンプ１１１の非反転入力端子が接続されている。放電用抵抗体１１０の両端のうち第１ゲート抵抗体６１側には、第２調整用抵抗体１１２及び第２定電流電源１１３を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。第２調整用抵抗体１１２及び第２定電流電源１１３の接続点には、放電用オペアンプ１１１の反転入力端子が接続されている。
The first end of the
続いて、駆動制御部８０の処理について説明する。まず、充電処理について説明する。
Next, processing of the
駆動制御部８０は、駆動信号としてオン指令が入力されていると判定した場合、まず、充電用オペアンプ１０１に対してイネーブル信号を出力することで第１充電用スイッチング素子６０を駆動する。なお、駆動制御部８０は、オン指令が入力されていると判定した場合、放電用オペアンプ１１１に対してイネーブル信号を出力せず、また、第２放電用スイッチング素子７７をオフ状態に維持する。
When it is determined that the ON command is input as the drive signal, the
充電用オペアンプ１０１にイネーブル信号が入力されることにより、充電用抵抗体１００及び第１充電用スイッチング素子６０の接続点の電位を、第１調整用抵抗体１０２及び第１定電流電源１０３の接続点の電位に保持することができ、図１５（ｂ）に示すように、ゲートの充電電流を一定値とする定電流制御を行うことができる。なお図１５（ａ）には、ゲート電圧Ｖｇｅの推移を示す。
When an enable signal is input to the charging
その後、駆動制御部８０は、第２充電用スイッチング素子７０をオフ状態からオン状態に切り替え、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートを定電圧制御により充電する。
Thereafter, the
このように、先にオン状態に切り替えられるＵ相第１上アームスイッチング素子ＳＵＨＡのゲートを定電流制御により充電し、後にオン状態に切り替えられるＵ相第２上アームスイッチング素子ＳＵＨＢのゲートを定電圧制御により充電する。これは、スイッチング損失を低減するためである。つまり、先にオン状態に切り替えられるＵ相第１上アームスイッチング素子ＳＵＨＡに定電流制御を適用することにより、スイッチング損失を低減できる。そして、その後オン状態に切り替えられるＵ相第２上アームスイッチング素子ＳＵＨＢに定電圧制御を適用することにより、ゲート電荷の充電速度を高めることができ、ターンオン時間を短縮できる。その結果、スイッチング損失を低減できる。 In this way, the gate of the U-phase first upper arm switching element SUHA that is switched on first is charged by constant current control, and the gate of the U-phase second upper arm switching element SUHB that is switched on later is constant voltage. Charge by control. This is to reduce switching loss. That is, switching loss can be reduced by applying constant current control to the U-phase first upper arm switching element SUHA that is switched to the ON state first. Then, by applying constant voltage control to the U-phase second upper arm switching element SUHB that is subsequently switched to the on state, the charge rate of the gate charge can be increased and the turn-on time can be shortened. As a result, switching loss can be reduced.
続いて、放電処理について説明する。駆動制御部８０は、駆動信号としてオフ指令が入力されていると判定した場合、まず、第２放電用スイッチング素子７７をオフ状態からオン状態に切り替え、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートから定電圧制御により放電する。なお、駆動制御部８０は、オフ指令が入力されていると判定した場合、充電用オペアンプ１０１に対してイネーブル信号を出力せず、また、第２充電用スイッチング素子７０をオフ状態に維持する。
Subsequently, the discharge process will be described. When the
その後、駆動制御部８０は、放電用オペアンプ１１１に対してイネーブル信号を出力する。放電用オペアンプ１１１にイネーブル信号が入力されることにより、放電用抵抗体１１０及び第１放電用スイッチング素子６７の接続点の電位を、第２調整用抵抗体１１２及び第２定電流電源１１３の接続点の電位に保持することができ、ゲートの放電電流を一定値とする定電流制御を行うことができる。なお、図１６には、定電圧制御と定電流制御とを比較するために、Ｕ相第１上アームスイッチング素子ＳＵＨＡが定電圧制御で駆動される場合のゲート電圧Ｖｇｅ及び充放電電流Ｉｇの推移を示した。
Thereafter, the
このように、後にオフ状態に切り替えられるＵ相第１上アームスイッチング素子ＳＵＨＡのゲートを定電流制御により放電し、先にオフ状態に切り替えられるＵ相第２上アームスイッチング素子ＳＵＨＢのゲートを定電圧制御により放電する。これにより、充電処理時と同様に、スイッチング損失を低減することができる。 As described above, the gate of the U-phase first upper arm switching element SUHA that is switched to the off state later is discharged by constant current control, and the gate of the U-phase second upper arm switching element SUHB that is switched to the off state first is set to the constant voltage. Discharge by control. Thereby, the switching loss can be reduced as in the charging process.
（第６実施形態）
以下、第６実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、駆動回路Ｄｒがオフ保持回路を備えている。
(Sixth embodiment)
Hereinafter, the sixth embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, the drive circuit Dr includes an off holding circuit.
図１７に、本実施形態に係る駆動回路Ｄｒを示す。なお図１７において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 17 shows the drive circuit Dr according to this embodiment. In FIG. 17, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
図示されるように、定電圧電源５０には、第１充電用スイッチング素子６０を介して第１充電ゲート抵抗体６１ｂの第１端が接続されている。第１充電ゲート抵抗体６１ｂの第２端には、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートが接続されている。
As shown in the figure, the first end of the first
Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートには、放電ゲート抵抗体６１ｃの第１端が接続されている。放電ゲート抵抗体６１ｃの第２端には、第１放電用スイッチング素子６７を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタが接続されている。
The first end of the
Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートは、第１オフ保持スイッチング素子１２０を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタに短絡されている。本実施形態では、第１オフ保持スイッチング素子１２０として、ＮチャネルＭＯＳＦＥＴを用いている。
The gate of the U-phase first upper arm switching element SUHA is short-circuited to the emitter of the U-phase first upper arm switching element SUHA via the first off-holding
定電圧電源５０には、第２充電用スイッチング素子７０を介して第２充電ゲート抵抗体７１ｂの第１端が接続されている。第２充電ゲート抵抗体７１ｂの第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートが接続されている。
A first end of a second
Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートは、第２オフ保持スイッチング素子１３０を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースが短絡されている。本実施形態では、第２オフ保持スイッチング素子１３０として、ＮチャネルＭＯＳＦＥＴを用いている。
The gate of the U-phase second upper arm switching element SUHB is short-circuited to the source of the U-phase second upper arm switching element SUHB via the second off-holding
駆動制御部８０は、駆動信号としてオン指令が入力されていると判定した場合、まず、第１充電用スイッチング素子６０をオフ状態からオン状態に切り替え、その後、第２充電用スイッチング素子７０をオフ状態からオン状態に切り替える。なお、駆動制御部８０は、オン指令が入力されていると判定した場合、第１放電用スイッチング素子６７、第１オフ保持スイッチング素子１２０及び第２オフ保持スイッチング素子１３０をオフ状態に維持する。
When the
駆動制御部８０は、駆動信号としてオフ指令が入力されていると判定した場合、まず、第２オフ保持スイッチング素子１３０をオフ状態からオン状態に切り替え、その後、第１放電用スイッチング素子６７をオフ状態からオン状態に切り替える。なお、駆動制御部８０は、オフ指令が入力されていると判定した場合、第１充電用スイッチング素子６０及び第２充電用スイッチング素子７０をオフ状態に維持する。
When the
駆動制御部８０は、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧を監視する機能を有している。駆動制御部８０は、駆動信号と、ゲート電圧とに基づいて、第１オフ保持スイッチング素子１２０を駆動するオフ保持処理を行う。詳しくは、駆動制御部８０は、駆動信号がオフ指令とされて、かつ、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が規定電圧以下になったと判定した場合に第１オフ保持スイッチング素子１２０をオン状態に切り替え、それ以外の場合に第１オフ保持スイッチング素子１２０をオフ状態に維持する。ここで上記規定電圧は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１以下の電圧に設定されている。
The
オフ保持処理は、図１８に示すように、例えば、対向アーム側のＵ相第１下アームスイッチング素子ＳＵＬＡがオン状態に切り替えられる場合に生じるスイッチングノイズがＵ相第１上アームスイッチング素子ＳＵＨＡのゲートに伝達されてＵ相第１上アームスイッチング素子ＳＵＨＡが誤ってオン状態となることを回避するためのものである。 As shown in FIG. 18, the off-holding process is performed when, for example, the switching noise generated when the U-phase first lower arm switching element SULA on the opposite arm side is switched to the ON state is the gate of the U-phase first upper arm switching element SUHA. Therefore, the U-phase first upper arm switching element SUHA is prevented from being erroneously turned on.
本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電経路として、ゲートから第２オフ保持スイッチング素子１３０を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースに至るオフ保持用経路しか備えていない。これは、Ｕ相第２上アームスイッチング素子ＳＵＨＢが先にオフ状態に切り替えられるため、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の放電速度を高速にしても、大きなサージ電圧が発生しないためである。このため本実施形態によれば、オフ保持用経路を、Ｕ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替えるための放電経路として用いることができる。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢに対応するオフ保持用回路を個別に設ける必要が無く、回路構成を簡素にすることができる。
In the present embodiment, as a discharge path of the gate charge of the U-phase second upper arm switching element SUHB, for off-holding from the gate to the source of the U-phase second upper arm switching element SUHB via the second off-holding
また本実施形態では、定電圧電源５０を、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのゲート充電用の共通の電源とした。このため、駆動回路Ｄｒの構成を簡素にすることができる。
In the present embodiment, the constant
ちなみに上述したように、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１（例えば２０Ｖ）は、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２（例えば１５Ｖ）よりも高い。このため、定電圧電源５０の出力電圧は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１よりも低くて、かつ、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２よりも高い電圧（例えば１７Ｖ）に設定されればよい。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢそれぞれの特性が異なっていたとしても、これらスイッチング素子ＳＵＨＡ，ＳＵＨＢの双方を共通の定電圧電源５０でオン状態に切り替えることができる。
Incidentally, as described above, the first threshold voltage Vth1 (for example, 20 V) of the U-phase first upper arm switching element SUHA is higher than the second threshold voltage Vth2 (for example, 15 V) of the U-phase second upper arm switching element SUHB. For this reason, the output voltage of the constant
（第７実施形態）
以下、第７実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧の分圧値に基づいて、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧の異常を検知する。
(Seventh embodiment)
Hereinafter, the seventh embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, abnormalities in the gate voltages of the U-phase first and second upper arm switching elements SUHA and SUHB are detected based on the divided voltage values of the gate voltages of the U-phase first and second upper arm switching elements SUHA and SUHB. Detect.
図１９に、本実施形態に係る駆動回路Ｄｒを示す。なお図１９において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 19 shows a drive circuit Dr according to this embodiment. In FIG. 19, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
第２ゲート抵抗体７１の第２端には、第１分圧用抵抗体１４１及び第２分圧用抵抗体１４２の直列接続体を介して、第１ゲート抵抗体６１の第２端が接続されている。本実施形態では、第１分圧用抵抗体１４１の抵抗値と第２分圧用抵抗体１４２の抵抗値とが同じ値に設定されている。
The second end of the
駆動回路Ｄｒは、電圧監視部１４０を備えている。電圧監視部１４０は、Ｕ相第１上アームスイッチング素子ＳＵＨＡのエミッタ電位及びＵ相第２上アームスイッチング素子ＳＵＨＢのソース電位に対する第１分圧用抵抗体１４１及び第２分圧用抵抗体１４２の接続点の電位を監視電圧Ｖｋとして取得する。
The drive circuit Dr includes a
第１充電用スイッチング素子６０のドレインには、電源６８の負極が接続されている。電源６８の正極には、第１放電用スイッチング素子６７のドレインが接続されている。本実施形態において、電源６８の出力電圧は負電圧であって、かつ、バイアス用電源７８の出力電圧Ｖｂとは異なる２Ｖに設定されている。
The negative electrode of the
続いて、図２０〜図２３を用いて、電圧監視部１４０により実行される異常判定処理について説明する。
Next, the abnormality determination process executed by the
まず、図２０に、駆動信号がオン指令となる場合の異常判定処理の手順を示す。この処理は、電圧監視部１４０により実行される。
First, FIG. 20 shows a procedure of abnormality determination processing when the drive signal is an ON command. This process is executed by the
この一連の処理では、まずステップＳ１０において、駆動信号がオン指令であって、かつ、駆動信号がオン指令に切り替わってから第１所定時間経過したか否かを判定する。ここで、第１所定時間は、例えば、駆動信号がオン指令に切り替わったと判定してから、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧が第１，第２フィードバック電圧Ｖｏｕｔ１，Ｖｏｕｔ２である１５Ｖ，２０Ｖに到達すると想定される時間に設定されている。 In this series of processing, first, in step S10, it is determined whether or not a first predetermined time has elapsed since the drive signal is an ON command and the drive signal is switched to the ON command. Here, the first predetermined time is, for example, after determining that the drive signal is switched to the ON command, the gate voltages of the U-phase first and second upper arm switching elements SUHA and SUHB are changed to the first and second feedback voltages Vout1. , Vout2, which are 15V and 20V.
ステップＳ１０において肯定判定した場合には、ステップＳ１１に進み、監視電圧Ｖｋを取得する。続くステップＳ１２では、取得した監視電圧Ｖｋに基づいて異常モードを判定する。詳しくは、図２１に示すように、監視電圧Ｖｋが１７．５Ｖであると判定した場合、定電圧電源５０からＵ相第１上アームスイッチング素子ＳＵＨＡのゲートまでの第１オン側電気経路と、定電圧電源５０からＵ相第２上アームスイッチング素子ＳＵＨＢのゲートまでの第２オン側電気経路とに異常が生じていないと判定する。これは、第１，第２オン側電気経路のいずれにもオープン異常及びショート異常が生じていない場合、監視電圧Ｖｋが、第１フィードバック電圧Ｖｏｕｔ１である１５Ｖと、第２フィードバック電圧Ｖｏｕｔ２である２０Ｖとの中央値になることに基づく。なお、第１オン側電気経路のショート異常とは、第１オン側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。第２オン側電気経路のショート異常とは、第２オン側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。
If an affirmative determination is made in step S10, the process proceeds to step S11 to acquire the monitoring voltage Vk. In the subsequent step S12, the abnormal mode is determined based on the acquired monitoring voltage Vk. Specifically, as shown in FIG. 21, when it is determined that the monitoring voltage Vk is 17.5 V, a first on-side electric path from the constant
監視電圧Ｖｋが２０Ｖであると判定した場合、第１オン側電気経路のオープン異常が生じていると判定し、監視電圧Ｖｋが１５Ｖであると判定した場合、第２オン側電気経路のオープン異常が生じていると判定する。一方、監視電圧Ｖｋが１０Ｖであると判定した場合、第１オン側電気経路のショート異常が生じていると判定し、監視電圧Ｖｋが７．５Ｖであると判定した場合、第２オン側電気経路のショート異常が生じていると判定する。 When it is determined that the monitoring voltage Vk is 20 V, it is determined that an open abnormality of the first on-side electric path has occurred, and when it is determined that the monitoring voltage Vk is 15 V, an open abnormality of the second on-side electric path Is determined to have occurred. On the other hand, when it is determined that the monitoring voltage Vk is 10 V, it is determined that a short-circuit abnormality of the first on-side electric path has occurred, and when it is determined that the monitoring voltage Vk is 7.5 V, the second on-side electric path is determined. It is determined that a short circuit abnormality has occurred.
先の図２０の説明に戻り、続くステップＳ１３では、ステップＳ１２での判定結果に基づいて、第１，第２オン側電気経路のいずれかにオープン異常又はショート異常が生じているか否かを判定する。 Returning to the description of FIG. 20, in the subsequent step S13, it is determined whether an open abnormality or a short abnormality has occurred in any of the first and second on-side electric paths based on the determination result in step S12. To do.
ステップＳ１３において肯定判定した場合には、ステップＳ１４に進み、異常が生じている旨を駆動制御部８０に通知する。なお、駆動制御部８０は、第１，第２オン側電気経路のいずれかにオープン異常が生じている旨の通知を受けた場合、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのうちオープン異常が生じていない方に対応するスイッチング素子のみで駆動を継続させる処理、又はＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢの駆動を停止させる処理を行ってもよい。また、駆動制御部８０は、第１，第２オン側電気経路のいずれかにショート異常が生じている旨の通知を受けた場合、例えば、インバータ２０を構成する各スイッチング素子ＳＵＨＡ〜ＳＷＬＢの駆動を停止させる処理を行ってもよい。
When an affirmative determination is made in step S13, the process proceeds to step S14 to notify the
続いて、図２２に、駆動信号がオフ指令となる場合の異常判定処理の手順を示す。この処理は、電圧監視部１４０により実行される。
Next, FIG. 22 shows a procedure of abnormality determination processing when the drive signal is an off command. This process is executed by the
この一連の処理では、まずステップＳ２０において、駆動信号がオフ指令であって、かつ、駆動信号がオフ指令に切り替わってから第２所定時間経過したか否かを判定する。ここで、第２所定時間は、例えば、駆動信号がオフ指令に切り替わったと判定してから、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧が放電先の電圧である−２Ｖ，−４Ｖに到達すると想定される時間に設定されている。 In this series of processing, first, in step S20, it is determined whether or not a second predetermined time has elapsed since the drive signal is an off command and the drive signal is switched to the off command. Here, the second predetermined time is, for example, −2V, in which the gate voltage of the U-phase first and second upper arm switching elements SUHA and SUHB is the discharge destination voltage after it is determined that the drive signal has been switched to the OFF command. , −4V, it is set to the time expected to reach.
ステップＳ２０において肯定判定した場合には、ステップＳ２１に進み、監視電圧Ｖｋを取得し、続くステップＳ２２では、取得した監視電圧Ｖｋに基づいて異常モードを判定する。詳しくは、図２３に示すように、監視電圧Ｖｋが−３Ｖであると判定した場合、第１オフ側電気経路と、第２オフ側電気経路とに異常が生じていないと判定する。ここで、第１オフ側電気経路は、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートから第１放電用スイッチング素子６７を介してエミッタに至るまでの電気経路である。第２オフ側電気経路は、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートから第２放電用スイッチング素子７７を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースに至るまでの電気経路である。
When an affirmative determination is made in step S20, the process proceeds to step S21 to acquire the monitoring voltage Vk, and in the subsequent step S22, the abnormal mode is determined based on the acquired monitoring voltage Vk. Specifically, as shown in FIG. 23, when it is determined that the monitoring voltage Vk is −3 V, it is determined that there is no abnormality in the first off-side electric path and the second off-side electric path. Here, the first off-side electrical path is an electrical path from the gate of the U-phase first upper arm switching element SUHA to the emitter via the first
−３Ｖの場合に異常が生じていないと判定できるのは、第１，第２オフ側電気経路のいずれにもオープン異常及びショート異常が生じていない場合、監視電圧Ｖｋが、エミッタに対する電源６８の正極側の電位である−２Ｖと、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースに対するバイアス用電源７８の正極側の電位である−４Ｖとの中央値になることに基づく。なお、第１オフ側電気経路のショート異常とは、第１オフ側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。第２オフ側電気経路のショート異常とは、第２オフ側電気経路とＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのエミッタ，ソース側とが短絡する異常のことである。
It can be determined that no abnormality has occurred in the case of −3V when the open voltage and the short circuit have not occurred in any of the first and second off-side electric paths, the monitoring voltage Vk is the
監視電圧Ｖｋが−４Ｖであると判定した場合、第１オフ側電気経路のオープン異常が生じていると判定し、監視電圧Ｖｋが−２Ｖであると判定した場合、第２オフ側電気経路のオープン異常又は第１オフ側電気経路のショート異常が生じていると判定する。一方、監視電圧Ｖｋが−１Ｖであると判定した場合、第２オフ側電気経路のショート異常が生じていると判定する。 When it is determined that the monitoring voltage Vk is −4 V, it is determined that an open abnormality of the first off-side electric path has occurred, and when it is determined that the monitoring voltage Vk is −2 V, the second off-side electric path is It is determined that an open abnormality or a short-circuit abnormality in the first off-side electric path has occurred. On the other hand, when it determines with the monitoring voltage Vk being -1V, it determines with the short abnormality of the 2nd OFF side electrical path | route having arisen.
先の図２２の説明に戻り、続くステップＳ２３では、ステップＳ２２での判定結果に基づいて、第１，第２オフ側電気経路のいずれかにオープン異常又はショート異常が生じているか否かを判定する。 Returning to the description of FIG. 22, in the subsequent step S23, it is determined whether or not an open abnormality or a short abnormality has occurred in any of the first and second off-side electric paths based on the determination result in step S22. To do.
ステップＳ２３において肯定判定した場合には、ステップＳ２４に進み、異常が生じている旨を駆動制御部８０に通知する。なお、駆動制御部８０は、第１，第２オフ側電気経路のいずれかにオープン異常が生じている旨の通知を受けた場合、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのうちオープン異常が生じていない方に対応するスイッチング素子のみで駆動を継続させる処理、又はＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢの駆動を停止させる処理を行ってもよい。また、駆動制御部８０は、第１，第２オフ側電気経路のいずれかにショート異常が生じている旨の通知を受けた場合、例えば、インバータ２０を構成する各スイッチング素子ＳＵＨＡ〜ＳＷＬＢの駆動を停止させる処理を行ってもよい。
If an affirmative determination is made in step S23, the process proceeds to step S24 to notify the
以上説明した本実施形態によれば、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲート電圧の異常及び異常モードを検知することができる。 According to the present embodiment described above, it is possible to detect abnormalities and abnormal modes of the gate voltages of the U-phase first and second upper arm switching elements SUHA and SUHB.
（第８実施形態）
以下、第８実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢの過熱保護機能を駆動回路Ｄｒが備えている。
(Eighth embodiment)
Hereinafter, the eighth embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, the drive circuit Dr has an overheat protection function for the U-phase second upper arm switching element SUHB.
図２４に、本実施形態に係る駆動回路Ｄｒを示す。なお図２４において、先の図３に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 24 shows the drive circuit Dr according to this embodiment. In FIG. 24, the same components as those shown in FIG. 3 are given the same reference numerals for the sake of convenience.
図示されるように、第２オペアンプ７２の非反転入力端子には、スイッチＳＷＡを介して、第４電源７５の正極、第４抵抗体７６ｂの第１端、及び第５抵抗体７６ｃの第１端のいずれかが選択的に接続される。第４抵抗体７６ｂ及び第５抵抗体７６ｃの第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。本実施形態において、第５抵抗体７６ｃの抵抗値Ｒｃは、第４抵抗体７６ｂの抵抗値Ｒｂよりも大きく設定されている。
As shown in the figure, the positive terminal of the
Ｕ相第２上アームスイッチング素子ＳＵＨＢ付近には、Ｕ相第２上アームスイッチング素子ＳＵＨＢの温度を検出する温度検出部１５０が設けられている。なお、温度検出部１５０としては、例えば、感温ダイオード、又はサーミスタを用いることができる。
A
駆動回路Ｄｒは、過熱保護部１５１を備えている。過熱保護部１５１は、温度検出部１５０の温度検出値を取得する。
The drive circuit Dr includes an
駆動制御部８０は、駆動信号がオフ指令からオン指令に切り替わったと判定した場合、第２オペアンプ７２の非反転入力端子と第４抵抗体７６ｂの第１端とが接続されるようにスイッチＳＷＡを駆動する。一方、駆動制御部８０は、駆動信号がオン指令からオフ指令に切り替わったと判定した場合、第２オペアンプ７２の非反転入力端子と第４電源７５の正極とが接続されるようにスイッチＳＷＡを駆動する。
When the
続いて、図２５を用いて、過熱保護処理について説明する。この処理は、過熱保護部１５１により、例えば所定の処理周期毎に繰り返し実行される。
Next, the overheat protection process will be described with reference to FIG. This process is repeatedly executed by the
この一連の処理では、まずステップＳ３０において、温度検出部１５０により検出されたＵ相第２上アームスイッチング素子ＳＵＨＢの温度であるＭＯＳ温度Ｔｍｏｓを取得する。続くステップＳ３１では、取得したＭＯＳ温度Ｔｍｏｓが閾値温度Ｔαを超えているか否かを判定する。
In this series of processing, first, in step S30, the MOS temperature Tmos which is the temperature of the U-phase second upper arm switching element SUHB detected by the
ステップＳ３１において否定判定した場合には、ステップＳ３２に進み、第２オペアンプ７２の非反転入力端子と第４抵抗体７６ｂの第１端とが接続されるようにスイッチＳＷＡを駆動する。
If a negative determination is made in step S31, the process proceeds to step S32, and the switch SWA is driven so that the non-inverting input terminal of the second
一方、ステップＳ３１において肯定判定した場合には、ステップＳ３３に進み、第２オペアンプ７２の非反転入力端子と第５抵抗体７６ｃの第１端とが接続されるようにスイッチＳＷＡを駆動する。第５抵抗体７６ｃの抵抗値Ｒｃは、第４抵抗体７６ｂの抵抗値Ｒｂよりも大きく設定されている。このため、ステップＳ３３の処理により、第３抵抗体７６ａの第２オペアンプ７２側の電圧が高くなり、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が低下する。その結果、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流が減少し、Ｕ相第２上アームスイッチング素子ＳＵＨＢを過熱から保護することができる。
On the other hand, if a positive determination is made in step S31, the process proceeds to step S33, and the switch SWA is driven so that the non-inverting input terminal of the second
ちなみに、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧を、例えば、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧と同程度まで低下させるように第５抵抗体７６ｃの抵抗値Ｒｃが設定されればよい。 Incidentally, the resistance value Rc of the fifth resistor 76c is set so that the gate voltage of the U-phase second upper arm switching element SUHB is reduced to, for example, the same level as the gate voltage of the U-phase first upper arm switching element SUHA. Just do it.
（第９実施形態）
以下、第９実施形態について、上記第８実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡの過熱保護機能を駆動回路Ｄｒが備えている。
(Ninth embodiment)
The ninth embodiment will be described below with reference to the drawings with a focus on differences from the eighth embodiment. In the present embodiment, the drive circuit Dr has the overheat protection function of the U-phase first upper arm switching element SUHA.
図２６に、本実施形態に係る駆動回路Ｄｒを示す。なお図２６において、先の図２４に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 26 shows a drive circuit Dr according to this embodiment. In FIG. 26, the same components as those shown in FIG. 24 are given the same reference numerals for the sake of convenience.
図示されるように、第２オペアンプ７２の非反転入力端子には、スイッチＳＷＡを介して、第４電源７５の正極、第４抵抗体７６ｂの第１端、及び第６抵抗体７６ｄの第１端のいずれかが選択的に接続される。第４抵抗体７６ｂ及び第６抵抗体７６ｄの第２端には、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。本実施形態において、第６抵抗体７６ｄの抵抗値Ｒｄは、第４抵抗体７６ｂの抵抗値Ｒｂよりも小さく設定されている。
As shown in the figure, the positive terminal of the
Ｕ相第１上アームスイッチング素子ＳＵＨＡ付近には、Ｕ相第１上アームスイッチング素子ＳＵＨＡの温度を検出する温度検出部１５２が設けられている。なお、温度検出部１５２としては、例えば、感温ダイオード、又はサーミスタを用いることができる。温度検出部１５２の温度検出値は、過熱保護部１５１に入力される。
A
続いて、図２７を用いて、過熱保護処理について説明する。この処理は、過熱保護部１５１により、例えば所定の処理周期毎に繰り返し実行される。
Subsequently, the overheat protection process will be described with reference to FIG. This process is repeatedly executed by the
この一連の処理では、まずステップＳ４０において、温度検出部１５２により検出されたＵ相第１上アームスイッチング素子ＳＵＨＡの温度であるＩＧＢＴ温度Ｔｉｇを取得する。続くステップＳ４１では、取得したＩＧＢＴ温度Ｔｉｇが閾値温度Ｔαを超えているか否かを判定する。
In this series of processing, first, in step S40, the IGBT temperature Tig which is the temperature of the U-phase first upper arm switching element SUHA detected by the
ステップＳ４１において否定判定した場合には、ステップＳ４２に進み、第２オペアンプ７２の非反転入力端子と第４抵抗体７６ｂの第１端とが接続されるようにスイッチＳＷＡを駆動する。
If a negative determination is made in step S41, the process proceeds to step S42, and the switch SWA is driven so that the non-inverting input terminal of the second
一方、ステップＳ４１において肯定判定した場合には、ステップＳ４３に進み、第２オペアンプ７２の非反転入力端子と第６抵抗体７６ｄの第１端とが接続されるようにスイッチＳＷＡを駆動する。第６抵抗体７６ｄの抵抗値Ｒｄは、第４抵抗体７６ｂの抵抗値Ｒｂよりも小さく設定されている。このため、ステップＳ４３の処理により、第３抵抗体７６ａの第２オペアンプ７２側の電圧が低くなり、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加される電圧が高くなる。その結果、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流が増加するとともに、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流が減少する。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡを過熱から保護することができる。
On the other hand, when an affirmative determination is made in step S41, the process proceeds to step S43, and the switch SWA is driven so that the non-inverting input terminal of the second
（第１０実施形態）
以下、第１０実施形態について、上記第６実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートにゲートコンデンサが接続されている。
(10th Embodiment)
Hereinafter, the tenth embodiment will be described with reference to the drawings with a focus on differences from the sixth embodiment. In the present embodiment, a gate capacitor is connected to the gate of the U-phase first upper arm switching element SUHA.
図２８に、本実施形態に係る駆動回路Ｄｒを示す。なお図２８において、先の図１７に示した構成と同一の構成については、便宜上、同一の符号を付している。また本実施形態では、放電ゲート抵抗体６１ｃを第１放電ゲート抵抗体６１ｃと称すこととする。
FIG. 28 shows a drive circuit Dr according to this embodiment. In FIG. 28, the same components as those shown in FIG. 17 are given the same reference numerals for the sake of convenience. In the present embodiment, the
図示されるように、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートには、第２放電ゲート抵抗体７１ｃの第１端が接続されている。第２放電ゲート抵抗体７１ｃの第２端には、第２放電用スイッチング素子７７を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースが接続されている。本実施形態において、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートから第２オフ保持スイッチング素子１３０を介してＵ相第２上アームスイッチング素子ＳＵＨＢのソースまでの電気経路が「第２オフ保持用経路」に相当する。また、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートから第１オフ保持スイッチング素子１２０を介してＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタまでの電気経路が「第１オフ保持用経路」に相当する。
As shown in the drawing, the first end of the second
ちなみに、駆動制御部８０は、駆動信号としてオン指令が入力されていると判定した場合、第１放電用スイッチング素子６７、第２放電用スイッチング素子７７、第１オフ保持スイッチング素子１２０及び第２オフ保持スイッチング素子１３０をオフ状態に維持する。
Incidentally, when the
駆動制御部８０は、駆動信号としてオフ指令が入力されていると判定した場合、まず、第２放電用スイッチング素子７７をオフ状態からオン状態に切り替え、その後、第１放電用スイッチング素子６７をオフ状態からオン状態に切り替える。
When the
駆動制御部８０は、第１オフ保持スイッチング素子１２０に加えて、第２オフ保持スイッチング素子１３０を駆動するオフ保持処理を行う。詳しくは、駆動制御部８０は、駆動信号がオフ指令とされて、かつ、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧が第１規定電圧以下になったと判定した場合に第１オフ保持スイッチング素子１２０をオン状態に切り替え、それ以外の場合に第１オフ保持スイッチング素子１２０をオフ状態に維持する。ここで上記第１規定電圧は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１以下の電圧に設定されている。また、駆動制御部８０は、駆動信号がオフ指令とされて、かつ、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧が第２規定電圧以下になったと判定した場合に第２オフ保持スイッチング素子１３０をオン状態に切り替え、それ以外の場合に第２オフ保持スイッチング素子１３０をオフ状態に維持する。ここで上記第２規定電圧は、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２以下の電圧に設定されている。
The
Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート及びエミッタは、ゲートコンデンサ１６０により接続されている。以下、ゲートコンデンサ１６０が設けられている理由について説明する。
The gate and emitter of the U-phase first upper arm switching element SUHA are connected by a
まず、図２９にＵ相第１上アームスイッチング素子ＳＵＨＡが有する寄生容量を示す。Ｕ相第１上アームスイッチング素子ＳＵＨＡは、寄生容量として、入力容量、帰還容量及び出力容量を有している。 First, FIG. 29 shows the parasitic capacitance of the U-phase first upper arm switching element SUHA. The U-phase first upper arm switching element SUHA has an input capacitor, a feedback capacitor, and an output capacitor as parasitic capacitors.
続いて図３０に、駆動信号と、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧Ｖｇｅと、Ｕ相第１上アームスイッチング素子ＳＵＨＡのコレクタ及びエミッタ間電圧Ｖｃｅとの推移を示す。 Subsequently, FIG. 30 shows transitions of the drive signal, the gate voltage Vge of the U-phase first upper arm switching element SUHA, and the collector-emitter voltage Vce of the U-phase first upper arm switching element SUHA.
時刻ｔ１において駆動信号がオフ指令からオン指令に切り替えられる。このため、充電処理により、まず、定電圧電源５０を電力供給源として、図３１（ａ）に示すように、Ｕ相第１上アームスイッチング素子ＳＵＨＡの入力容量及びゲートコンデンサ１６０が充電され始める。入力容量が充電され始めることにより、ゲート電圧Ｖｇｅが上昇し始める。
At time t1, the drive signal is switched from the off command to the on command. For this reason, first, as shown in FIG. 31A, the input capacitance of the U-phase first upper arm switching element SUHA and the
その後時刻ｔ２において、ゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１になる。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡがオン状態に切り替えられ、コレクタ電流Ｉｃが流れ始めるとともに、コレクタ及びエミッタ間電圧Ｖｃｅが低下し始める。 Thereafter, at time t2, the gate voltage Vge becomes the first threshold voltage Vth1. As a result, the U-phase first upper arm switching element SUHA is switched on, the collector current Ic begins to flow, and the collector-emitter voltage Vce begins to decrease.
その後、帰還容量及び出力容量が充電され始める。この際、定電圧電源５０に加えて、ゲートコンデンサ１６０も電力供給源となる。このため、図３１（ｂ）に示すように、ゲートコンデンサ１６０がない場合よりも、帰還容量及び出力容量を迅速に充電できる。その結果、図３０（ｃ）の時刻ｔ２以降に実線にて示すように、コレクタ及びエミッタ間電圧Ｖｃｅの低下速度を高めることができる。これにより本実施形態によれば、スイッチング素子を高めることができ、ひいてはスイッチング損失を低減することができる。
Thereafter, the feedback capacitor and the output capacitor begin to be charged. At this time, in addition to the constant
また本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、Ｕ相第１上アームスイッチング素子ＳＵＨＡのみに対応してゲートコンデンサ１６０が設けられている。このため、各スイッチング素子ＳＵＨＡ，ＳＵＨＢに対応してゲートコンデンサが設けられる構成と比較して、ゲートコンデンサ１６０を充電するために定電圧電源５０から持ち出される電力を低減できる。さらに、Ｕ相第１上アームスイッチング素子ＳＵＨＡのみに対応してゲートコンデンサ１６０が設けられていることにより、部品数を低減できる。
In the present embodiment, the
（第１１実施形態）
以下、第１１実施形態について、上記第１０実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図３２に示すように、Ｕ相第１上アームスイッチング素子ＳＵＨＡに代えて、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート及びソースがゲートコンデンサ１７０によって接続されている。また図３２において、先の図２８に示した構成と同一の構成については、便宜上、同一の符号を付している。
(Eleventh embodiment)
Hereinafter, the eleventh embodiment will be described with reference to the drawings with a focus on differences from the tenth embodiment. In the present embodiment, as shown in FIG. 32, the gate and source of the U-phase second upper arm switching element SUHB are connected by a
本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、閾値電圧が低い方であるＵ相第２上アームスイッチング素子ＳＵＨＢのみ対応してゲートコンデンサ１７０が設けられている。以下、この理由について説明する。
In the present embodiment, only the U-phase second upper arm switching element SUHB having the lower threshold voltage among the U-phase first upper arm switching element SUHA and the U-phase second upper arm switching element SUHB corresponds to the
まず、図３３（ａ）に、Ｕ相第２上アームスイッチング素子ＳＵＨＢが有する寄生容量を示す。Ｕ相第２上アームスイッチング素子ＳＵＨＢは、寄生容量として、入力容量、帰還容量及び出力容量を有している。 First, FIG. 33A shows the parasitic capacitance of the U-phase second upper arm switching element SUHB. The U-phase second upper arm switching element SUHB has input capacitance, feedback capacitance, and output capacitance as parasitic capacitance.
続いて図３４に、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓと、対向アーム側のＵ相第１下アームスイッチング素子ＳＵＬＡのゲート電圧Ｖｇｅとの推移を示す。 Subsequently, FIG. 34 shows a transition between the gate voltage Vgs of the U-phase second upper arm switching element SUHB and the gate voltage Vge of the U-phase first lower arm switching element SULA on the opposite arm side.
図示されるように、時刻ｔ１において、放電処理によってＵ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓが低下し始める。その後、時刻ｔ２において、ゲート電圧Ｖｇｓが第２閾値電圧Ｖｔｈ２になることで、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられる。また、ゲート電圧Ｖｇｓが第２規定電圧になることで、第２オフ保持スイッチング素子１３０がオン状態に切り替えられる。
As illustrated, at time t1, the gate voltage Vgs of the U-phase second upper arm switching element SUHB starts to decrease due to the discharge process. Thereafter, at time t2, the gate voltage Vgs becomes the second threshold voltage Vth2, whereby the U-phase second upper arm switching element SUHB is switched to the off state. Further, when the gate voltage Vgs becomes the second specified voltage, the second off-holding
その後、対向アーム側のＵ相第１下アームスイッチング素子ＳＵＬＡのゲート電圧Ｖｇｅが充電処理により上昇し始める。その後、時刻ｔ３においてゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１になることで、Ｕ相第１下アームスイッチング素子ＳＵＬＡがオン状態に切り替えられる。この場合、Ｕ相第１下アームスイッチング素子ＳＵＬＡのコレクタ及びエミッタ間電圧が０に近い値となり、Ｕ相第２上アームスイッチング素子ＳＵＨＢのドレイン及びソース間にバッテリ１０の端子電圧が印加され、ドレイン及びソース間電圧が急上昇する。このことに起因して、Ｕ相第１，２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれについて、帰還容量を介して電荷がゲートに流れ込む。これにより、ゲート電圧Ｖｇｅ，Ｖｇｓが上昇してしまう。
Thereafter, the gate voltage Vge of the U-phase first lower arm switching element SULA on the opposite arm side starts to increase due to the charging process. Thereafter, when the gate voltage Vge becomes the first threshold voltage Vth1 at time t3, the U-phase first lower arm switching element SULA is switched to the ON state. In this case, the voltage between the collector and emitter of the U-phase first lower arm switching element SULA becomes a value close to 0, the terminal voltage of the
ここで、Ｕ相第２上アームスイッチング素子ＳＵＨＢの第２閾値電圧Ｖｔｈ２は、Ｕ相第１上アームスイッチング素子ＳＵＨＡの第１閾値電圧Ｖｔｈ１よりも低い。このため、ゲートコンデンサ１７０が設けられていない場合、帰還容量を介して電荷がゲートに流れ込むことにより、第２オフ保持スイッチング素子１３０がオン状態にされていたとしても、Ｕ相第２上アームスイッチング素子ＳＵＨＢが意図せずオン状態に切り替わってしまうおそれがある。
Here, the second threshold voltage Vth2 of the U-phase second upper arm switching element SUHB is lower than the first threshold voltage Vth1 of the U-phase first upper arm switching element SUHA. For this reason, when the
そこで本実施形態では、閾値電圧の低い方のＵ相第２上アームスイッチング素子ＳＵＨＢに対応してゲートコンデンサ１７０が設けられている。このため、図３３（ｂ）に示すように、帰還容量を介して電荷がゲートに流れ込んだとしても、流れ込んだ電荷がゲートコンデンサ１７０に蓄えられることにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓの上昇が抑制される。その結果、図３４（ａ）の時刻ｔ３以降に実線にて示すように、ゲート電圧Ｖｇｓが第２閾値電圧Ｖｔｈ２まで上昇せず、Ｕ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられるといった誤動作を防止することができる。
Therefore, in the present embodiment, the
（第１２実施形態）
以下、第１２実施形態について、上記第１０実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、ゲートコンデンサに代えて、図３５に示すように、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲートに、「インダクタ素子」としてのチップビーズ１８０が接続されている。なお図３５において、先の図２８に示した構成と同一の構成については、便宜上、同一の符号を付している。
(Twelfth embodiment)
Hereinafter, the twelfth embodiment will be described with reference to the drawings with a focus on differences from the tenth embodiment. In this embodiment, instead of the gate capacitor, as shown in FIG. 35, a
本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、閾値電圧が高い方であるＵ相第１上アームスイッチング素子ＳＵＨＡのみ対応してチップビーズ１８０が設けられている。以下、この理由について説明する。
In the present embodiment, among the U-phase first upper arm switching element SUHA and the U-phase second upper arm switching element SUHB, only the U-phase first upper arm switching element SUHA having the higher threshold voltage corresponds to the
図３６に示すように、オフ保持処理により、第１オフ保持スイッチング素子１２０及び第２オフ保持スイッチング素子１３０がオン状態とされている。この場合、第１オフ保持スイッチング素子１２０、Ｕ相第１上アームスイッチング素子ＳＵＨＡの入力容量、Ｕ相第２上アームスイッチング素子ＳＵＨＢの入力容量、第２オフ保持スイッチング素子１３０、Ｕ相第２上アームスイッチング素子ＳＵＨＢのソース及びＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタを含む閉回路が形成される。以下、この閉回路をオフ時閉回路と称すこととする。
As shown in FIG. 36, the first off-holding
ここで、何らかの要因によって発生したノイズがオフ時閉回路に伝達されることがある。この場合、オフ時閉回路において共振が発生し、各スイッチング素子ＳＵＨＡ，ＳＵＨＢの信頼性が低下する等の問題が発生し得る。この問題を解決すべく、オフ時閉回路にチープビーズを設けることが考えられる。チップビーズは、高周波側のインダクタンスが高くなるように構成されている。ここで、閾値電圧が低い方のＵ相第２上アームスイッチング素子ＳＵＨＢに対応してチップビーズが設けられると、オフ時閉回路に伝達されたノイズによりゲート電圧Ｖｇｓが第２閾値電圧Ｖｔｈ２まで上昇し、Ｕ相第２上アームスイッチング素子ＳＵＨＢが誤ってオン状態に切り替えられてしまうおそれがある。 Here, noise generated for some reason may be transmitted to the closed circuit at the off time. In this case, resonance may occur in the closed circuit at the time of off, and problems such as a decrease in the reliability of the switching elements SUHA and SUHB may occur. In order to solve this problem, it is conceivable to provide a cheap bead in the closed circuit when off. The chip beads are configured so that the inductance on the high frequency side is high. Here, when a chip bead is provided corresponding to the U-phase second upper arm switching element SUHB having the lower threshold voltage, the gate voltage Vgs rises to the second threshold voltage Vth2 due to noise transmitted to the closed circuit at the OFF time. In addition, the U-phase second upper arm switching element SUHB may be erroneously switched to the on state.
そこで本実施形態では、閾値電圧が第２閾値電圧Ｖｔｈ２よりも高いＵ相第１上アームスイッチング素子ＳＵＨＡに対応してチップビーズ１８０が設けられている。このため、オフ時閉回路にノイズが伝達されたとしても、ゲート電圧Ｖｇｅが第１閾値電圧Ｖｔｈ１まで上昇しない。これにより、オフ保持処理中にＵ相第１上アームスイッチング素子ＳＵＨＡが誤ってオン状態に切り替えられることを防止することができる。
Therefore, in the present embodiment, the
（第１３実施形態）
以下、第１３実施形態について、上記第１２実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡに代えて、図３７に示すように、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートにチップビーズ１９０が接続されている。なお図３７において、先の図３５に示した構成と同一の構成については、便宜上、同一の符号を付している。
(13th Embodiment)
Hereinafter, the thirteenth embodiment will be described with reference to the drawings with a focus on differences from the twelfth embodiment. In this embodiment, instead of the U-phase first upper arm switching element SUHA, a
本実施形態では、Ｕ相第１上アームスイッチング素子ＳＵＨＡ及びＵ相第２上アームスイッチング素子ＳＵＨＢのうち、後にオン状態に切り替えられ、また、先にオン状態に切り替えられる方であるＵ相第２上アームスイッチング素子ＳＵＨＢのみ対応してチップビーズ１９０が設けられている。以下、この理由について説明する。
In the present embodiment, of the U-phase first upper arm switching element SUHA and the U-phase second upper arm switching element SUHB, the U-phase second that is switched to the on state later and is switched to the on state first. Only the upper arm switching element SUHB is provided with
図３８に示すように、充電処理時において、第２充電用スイッチング素子７０、第２充電ゲート抵抗体７１ｂ、Ｕ相第２上アームスイッチング素子ＳＵＨＢの入力容量、Ｕ相第１上アームスイッチング素子ＳＵＨＡの入力容量、第１充電ゲート抵抗体６１ｂ及び第１充電用スイッチング素子６０を含む閉回路が形成される。以下、この閉回路をオン時閉回路と称すこととする。
As shown in FIG. 38, during the charging process, the second
ここで、何らかの要因によって発生したノイズがオン時閉回路に伝達されることがある。この場合、オン時閉回路において共振が発生し、各スイッチング素子ＳＵＨＡ，ＳＵＨＢの信頼性が低下する等の問題が発生し得る。また、放電処理時においても、例えば上記オフ時閉回路が形成されるため、同様の問題が発生する。上述した問題を解決すべく、例えばオン時閉回路にチープビーズを設けることが考えられる。ここで、チップビーズは、充電処理時において電荷の充電を妨げ、ターンオン時のスイッチング損失を増加させてしまう。また、チップビーズは、放電処理時において電荷の放電を妨げ、ターンオフ時のスイッチング損失を増加させてしまう。 Here, noise generated for some reason may be transmitted to the closed circuit when on. In this case, resonance may occur in the closed circuit at the on time, and problems such as a decrease in reliability of the switching elements SUHA and SUHB may occur. In the discharge process, for example, the above-described closed circuit at the off time is formed, and the same problem occurs. In order to solve the above-described problem, for example, it is conceivable to provide a cheap bead in the closed circuit at the time of ON. Here, the chip beads hinder the charge charging during the charging process, and increase the switching loss at the turn-on. Further, the chip beads prevent the discharge of electric charges during the discharge process, and increase the switching loss at the turn-off time.
そこで本実施形態では、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲートにチップビーズが接続されている。Ｕ相第２上アームスイッチング素子ＳＵＨＢは、後にオン状態に切り替えられ、また、先にオン状態に切り替えられる。このため、Ｕ相第２上アームスイッチング素子ＳＵＨＢの駆動状態の切り替えは、Ｕ相第１上アームスイッチング素子ＳＵＨＡの駆動状態の切り替えほど、スイッチング損失に及ぼす影響が大きくない。したがって本実施形態によれば、チップビーズが設けられることによるスイッチング損失の増加を防止できる。 Therefore, in the present embodiment, a chip bead is connected to the gate of the U-phase second upper arm switching element SUHB. U-phase second upper arm switching element SUHB is switched to the on state later, and is switched to the on state first. For this reason, the switching of the driving state of the U-phase second upper arm switching element SUHB has less influence on the switching loss than the switching of the driving state of the U-phase first upper arm switching element SUHA. Therefore, according to this embodiment, an increase in switching loss due to the provision of chip beads can be prevented.
（第１４実施形態）
以下、第１４実施形態について、上記第３実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、インバータ２０を構成する各スイッチ部のスイッチング素子が、図２に示す特性を有し、かつ、互いに同じ仕様のＭＯＳＦＥＴとされている。図３９には、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを示す。なお図３９において、先の図９に示した構成と同一の構成については、便宜上、同一の符号を付している。
(14th Embodiment)
Hereinafter, the fourteenth embodiment will be described with reference to the drawings with a focus on differences from the third embodiment. In the present embodiment, the switching elements of the respective switch units constituting the
各スイッチ部のスイッチング素子のそれぞれは、ゲート電圧がその最大値である定電圧電源５０ａの出力電圧ＶＨａとされる場合において、流通可能なドレイン電流の最大値が互いに同一とされている。つまり、互いに並列接続されたスイッチング素子は、ゲート電圧が定電圧電源５０ａの出力電圧ＶＨａとされる場合において、想定されるオン抵抗値が同一とされている。そして本実施形態では、各スイッチ部のスイッチング素子が、直流電源としてのバッテリ１０に還流電流を流す同期整流のためにも用いられる。
Each of the switching elements of each switch unit has the same maximum drain current that can be circulated when the gate voltage is the maximum output voltage VHa of the constant voltage power supply 50a. That is, the switching elements connected in parallel with each other have the same assumed on-resistance value when the gate voltage is the output voltage VHa of the constant voltage power supply 50a. In the present embodiment, the switching element of each switch unit is also used for synchronous rectification in which a return current flows to the
なお図３９に示すように、本実施形態では、第２ゲート抵抗体７１のゲート抵抗値がＲｍｂとされ、第１ゲート抵抗体６１のゲート抵抗値がＲｍａとされている。第２ゲート抵抗体７１のゲート抵抗値Ｒｍｂは、第１ゲート抵抗体６１のゲート抵抗値Ｒｍａよりも小さく設定されている。
As shown in FIG. 39, in this embodiment, the gate resistance value of the
また本実施形態において、各上アームスイッチング素子ＳＵＨＡ〜ＳＷＨＢのドレインが上アーム入力端子に相当し、各上アームスイッチング素子ＳＵＨＡ〜ＳＷＨＢのソースが上アーム出力端子に相当する。また、各下アームスイッチング素子ＳＵＬＡ〜ＳＷＬＢのドレインが下アーム入力端子に相当し、各下アームスイッチング素子ＳＵＬＡ〜ＳＷＬＢのソースが下アーム出力端子に相当する。各上アームスイッチング素子ＳＵＨＡ〜ＳＷＨＢ及び各下アームスイッチング素子ＳＵＬＡ〜ＳＷＬＢは、オン状態とされている場合において、ドレインからソースへの電流の流通と、ソースからドレインへの電流の流通とのそれぞれを許容する。 In the present embodiment, the drains of the upper arm switching elements SUHA to SWHB correspond to upper arm input terminals, and the sources of the upper arm switching elements SUHA to SWHB correspond to upper arm output terminals. The drains of the lower arm switching elements SULA to SWLB correspond to the lower arm input terminal, and the sources of the lower arm switching elements SULA to SWLB correspond to the lower arm output terminal. When each of the upper arm switching elements SUHA to SWHB and each of the lower arm switching elements SULA to SWLB is in an on state, the current flow from the drain to the source and the current flow from the source to the drain are respectively Allow.
図４０に、Ｕ相について、Ｕ相巻線３０ＵからＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを介してバッテリ１０の正極側へと還流電流が流れる場合を示す。また図４１に、Ｕ相について、バッテリ１０の負極側からＵ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢを介してＵ相巻線３０Ｕへと還流電流が流れる場合を示す。
FIG. 40 shows a case where a reflux current flows from U-phase winding 30U to the positive electrode side of
以下、各スイッチ部のスイッチング素子が同期整流のためにも用いられることをＵ相を例にして説明する。 Hereinafter, the fact that the switching element of each switch unit is also used for synchronous rectification will be described by taking the U phase as an example.
まず、先の図４０に対応する場合の図４２を用いて説明する。図４２（ａ）は、駆動制御部８０に入力される駆動信号から把握されるＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢの上アーム駆動信号の推移を示す。図４２（ｂ）は、駆動制御部８０に入力される駆動信号から把握されるＵ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢの下アーム駆動信号の推移を示す。図４２（ｃ）〜（ｆ）は、Ｕ相の各スイッチング素子ＳＵＨＡ，ＳＵＨＢ，ＳＵＬＡ，ＳＵＬＢの駆動状態の推移を示す。
First, description will be made with reference to FIG. 42 corresponding to FIG. FIG. 42A shows the transition of the upper arm drive signal of the U-phase first and second upper arm switching elements SUHA and SUHB, which is grasped from the drive signal input to the
図４２に示す例では、時刻ｔ１よりも前において、下アーム駆動信号がオン指令とされ、Ｕ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢがオン状態とされている。この場合、Ｕ相巻線３０ＵからＵ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢを介してバッテリ１０の負極側へと電流が流れている。
In the example shown in FIG. 42, before the time t1, the lower arm drive signal is turned on, and the U-phase first and second lower arm switching elements SULA and SULB are turned on. In this case, a current flows from the U-phase winding 30U to the negative electrode side of the
時刻ｔ１において下アーム駆動信号がオフ指令に切り替えられると、その後時刻ｔ２においてＵ相第２下アームスイッチング素子ＳＵＬＢがオフ状態に切り替えられ、その後時刻ｔ３においてＵ相第１下アームスイッチング素子ＳＵＬＡがオフ状態に切り替えられる。 When the lower arm drive signal is switched to the off command at time t1, the U-phase second lower arm switching element SULB is switched to the off state at time t2, and then the U-phase first lower arm switching element SULA is turned off at time t3. Switch to state.
その後、時刻ｔ１からデッドタイムだけ離間して設定された時刻ｔ４において、同期整流を開始させるために上アーム駆動信号がオン指令に切り替えられる。このため時刻ｔ５において、ゲート電荷の充電速度の低い方のＵ相第１上アームスイッチング素子ＳＵＨＡがオン状態に切り替えられ、Ｕ相巻線３０ＵからＵ相第１上アームスイッチング素子ＳＵＨＡを介してバッテリ１０の正極側へと還流電流が流れ始める。その後時刻ｔ６において、充電速度の高い方のＵ相第２上アームスイッチング素子ＳＵＨＢがオン状態に切り替えられ、先の図４０に示すように還流電流が流れる。 Thereafter, at time t4, which is set apart from time t1 by the dead time, the upper arm drive signal is switched to the ON command in order to start synchronous rectification. For this reason, at time t5, the lower U-phase first upper arm switching element SUHA with the lower gate charge rate is switched to the ON state, and the battery is supplied from U-phase winding 30U via U-phase first upper arm switching element SUHA. The reflux current begins to flow to the positive electrode side of 10. Thereafter, at time t6, the U-phase second upper arm switching element SUHB with the higher charging speed is switched to the on state, and the reflux current flows as shown in FIG.
その後時刻ｔ７において、同期整流を停止させるために上アーム駆動信号がオフ指令に切り替えられる。このため時刻ｔ８において、ゲート電荷の放電速度の高い方のＵ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられる。その後時刻ｔ９において、放電速度の低い方のＵ相第１上アームスイッチング素子ＳＵＨＡがオフ状態に切り替えられ、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを介した還流電流の流通が阻止される。 Thereafter, at time t7, the upper arm drive signal is switched to the off command in order to stop the synchronous rectification. Therefore, at time t8, the U-phase second upper arm switching element SUHB having the higher gate charge discharge rate is switched to the OFF state. Thereafter, at time t9, the U-phase first upper arm switching element SUHA having the lower discharge speed is switched to the OFF state, and the circulation of the reflux current through the U-phase first and second upper arm switching elements SUHA and SUHB is prevented. Is done.
続いて、先の図４１に対応する場合の図４３を用いて説明する。図４３（ａ）〜（ｆ）は図４２（ａ）〜（ｆ）に対応している。 Next, description will be made with reference to FIG. 43 corresponding to FIG. 43A to 43F correspond to FIGS. 42A to 42F.
図４３に示す例では、時刻ｔ１よりも前において、上アーム駆動信号がオン指令とされ、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢがオン状態とされている。この場合、バッテリ１０からＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを介してＵ相巻線３０Ｕへと電流が流れている。
In the example shown in FIG. 43, before the time t1, the upper arm drive signal is turned on, and the U-phase first and second upper arm switching elements SUHA, SUHB are turned on. In this case, current flows from the
時刻ｔ１において上アーム駆動信号がオフ指令に切り替えられると、時刻ｔ２においてＵ相第２上アームスイッチング素子ＳＵＨＢがオフ状態に切り替えられ、その後時刻ｔ３においてＵ相第１上アームスイッチング素子ＳＵＨＡがオフ状態に切り替えられる。 When the upper arm drive signal is switched to the off command at time t1, the U-phase second upper arm switching element SUHB is switched to the off state at time t2, and then the U-phase first upper arm switching element SUHA is turned off at time t3. Can be switched to.
その後、時刻ｔ１からデッドタイムだけ離間して設定された時刻ｔ４において、同期整流を開始させるために下アーム駆動信号がオン指令に切り替えられる。このため時刻ｔ５において、ゲート電荷の充電速度の低い方のＵ相第１下アームスイッチング素子ＳＵＬＡがオン状態に切り替えられ、バッテリ１０からＵ相第１下アームスイッチング素子ＳＵＬＡを介してＵ相巻線３０Ｕへと還流電流が流れ始める。その後時刻ｔ６において、充電速度の高い方のＵ相第２下アームスイッチング素子ＳＵＬＢがオン状態に切り替えられ、先の図４１に示すように還流電流が流れる。
Thereafter, at time t4, which is set apart from time t1 by the dead time, the lower arm drive signal is switched to the on command in order to start synchronous rectification. For this reason, at time t5, the lower U-phase first lower arm switching element SULA having the lower gate charge charging speed is switched on, and the U-phase winding is turned from the
その後時刻ｔ７において、同期整流を停止させるために下アーム駆動信号がオフ指令に切り替えられる。このため時刻ｔ８において、ゲート電荷の放電速度の高い方のＵ相第２下アームスイッチング素子ＳＵＬＢがオフ状態に切り替えられる。その後時刻ｔ９において、放電速度の低い方のＵ相第１下アームスイッチング素子ＳＵＬＡがオフ状態に切り替えられ、Ｕ相第１，第２下アームスイッチング素子ＳＵＬＡ，ＳＵＬＢを介した還流電流の流通が阻止される。 Thereafter, at time t7, the lower arm drive signal is switched to the off command in order to stop the synchronous rectification. Therefore, at time t8, the U-phase second lower arm switching element SULB with the higher gate charge discharge rate is switched to the OFF state. Thereafter, at time t9, the U-phase first lower arm switching element SULA having the lower discharge rate is switched to the OFF state, and the circulation of the reflux current through the U-phase first and second lower arm switching elements SULA and SULB is prevented. Is done.
以上説明した本実施形態によれば、同期整流が行われる場合においても上記第１実施形態の効果と同様の効果を得ることができる。 According to the present embodiment described above, even when synchronous rectification is performed, the same effect as that of the first embodiment can be obtained.
（第１５実施形態）
以下、第１５実施形態について、上記第１４実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、各スイッチ部それぞれにおいて、互いに並列接続された第１，第２スイッチング素子の双方がオン状態とされている場合の第１，第２スイッチング素子のドレイン電流を均等化する。以下、Ｕ相上アームスイッチ部２０ＵＨを例にして説明する。
(Fifteenth embodiment)
The fifteenth embodiment will be described below with reference to the drawings with a focus on differences from the fourteenth embodiment. In the present embodiment, the drain currents of the first and second switching elements are equalized when both the first and second switching elements connected in parallel to each other are turned on in each switch unit. Hereinafter, the U-phase upper arm switch unit 20UH will be described as an example.
図４４に、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを示す。なお図４４において、先の図３９に示した構成と同一の構成については、便宜上、同一の符号を付している。 FIG. 44 shows a drive circuit Dr corresponding to the U-phase upper arm switch unit 20UH. 44, the same components as those shown in FIG. 39 are given the same reference numerals for the sake of convenience.
駆動回路Ｄｒは、定電圧電源５０ａに入力側が接続された第１電圧調整部２００ａ及び第２電圧調整部２００ｂを備えている。第１電圧調整部２００ａ及び第２電圧調整部２００ｂのそれぞれは、定電圧電源５０ａの出力電圧を変圧して出力する。第１電圧調整部２００ａ及び第２電圧調整部２００ｂそれぞれの出力電圧は、駆動制御部８０により調整される。
The drive circuit Dr includes a first voltage adjustment unit 200a and a second
第１電圧調整部２００ａの出力側には、第１充電用スイッチング素子６０のソースが接続され、第２電圧調整部２００ｂの出力側には、第２充電用スイッチング素子７０のソースが接続されている。
The source of the first
制御システムは、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるドレイン電流を検出する第１電流検出部２１０ａと、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流を検出する第２電流検出部２１０ｂとを備えている。各電流検出部２１０ａ，２１０ｂとしては、例えば上述した電流検出部９０と同様に、センス端子及びセンス抵抗体と備える構成を採用できる。第１電流検出部２１０ａの検出値は、第１電流値ＩＡとして駆動制御部８０に入力され、第２電流検出部２１０ｂの検出値は、第２電流値ＩＢとして駆動制御部８０に入力される。
The control system includes a first
Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれは、ゲート電圧が互いに同一の値とされる場合において、理想的にはオン抵抗値が互いに同一とされ、ドレイン電流が互いに等しくなる。しかし実際には、各スイッチング素子ＳＵＨＡ，ＳＵＨＢの個体差等に起因して、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに流れるドレイン電流の差が大きくなるアンバランス現象が生じる。この現象が生じると、各スイッチング素子ＳＵＨＡ，ＳＵＨＢで生じる発熱量の偏りが大きくなり、例えば、各スイッチング素子ＳＵＨＡ，ＳＵＨＢのうち一方の寿命が他方よりも短くなる等の不都合が生じる。 Each of U-phase first and second upper arm switching elements SUHA and SUHB ideally has the same on-resistance value and the same drain current when the gate voltages are the same. . However, in actuality, due to individual differences between the switching elements SUHA and SUHB, an unbalance phenomenon occurs in which the difference in drain current flowing through the U-phase first and second upper arm switching elements SUHA and SUHB increases. When this phenomenon occurs, the bias of the heat generation amount generated in each of the switching elements SUHA and SUHB becomes large. For example, one of the switching elements SUHA and SUHB has a shorter life than the other.
そこで本実施形態において、駆動制御部８０は、第１電流値ＩＡ及び第２電流値ＩＢに基づいてアンバランス現象の解消を図る電流均等化処理を行う。図４５に、この処理の手順を示す。この処理は、例えば所定の処理周期毎に繰り返し実行される。
Therefore, in the present embodiment, the
ステップＳ５０では、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢがオン状態とされているか否かを判定する。 In step S50, it is determined whether or not the U-phase first and second upper arm switching elements SUHA and SUHB are turned on.
ステップＳ５１において肯定判定した場合には、ステップＳ５１に進み、今回の処理周期における第１電流値ＩＡ及び第２電流値ＩＢを取得する。ステップＳ５１の処理が電流取得部に相当する。 If an affirmative determination is made in step S51, the process proceeds to step S51, and the first current value IA and the second current value IB in the current processing cycle are acquired. The process of step S51 corresponds to a current acquisition unit.
続くステップＳ５１では、取得した第１電流値ＩＡ及び第２電流値ＩＢに基づいて、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれに流れるドレイン電流を均等化するように、第１，第２電圧調整部２００ａ，２００ｂを操作することによりＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれのゲート電圧を調整する。具体的には例えば、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢが前回オン状態とされている場合に取得した第１電流値ＩＡ及び第２電流値ＩＢに基づいて、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのそれぞれのゲート電圧を調整する。
In subsequent step S51, based on the acquired first current value IA and second current value IB, the drain current flowing in each of the U-phase first and second upper arm switching elements SUHA, SUHB is equalized. The gate voltages of the U-phase first and second upper arm switching elements SUHA and SUHB are adjusted by operating the first and second
以上説明した本実施形態によれば、アンバランス現象を解消することができる。なお本実施形態の構成は、上記第１４実施形態で説明した同期整流が行われる場合にも適用できる。 According to the present embodiment described above, the unbalance phenomenon can be eliminated. The configuration of this embodiment can also be applied to the case where the synchronous rectification described in the fourteenth embodiment is performed.
（第１６実施形態）
以下、第１６実施形態について、上記第１実施形態との相違点を中心に図面を参照しつつ説明する。本実施形態では、図４６に示すように、駆動回路Ｄｒが第１駆動制御部８０ａ及び第２駆動制御部８０ｂを備えている。なお図４６は、Ｕ相上アームスイッチ部２０ＵＨに対応する駆動回路Ｄｒを示す。図４６において、先の図３等に示した構成と同一の構成については、便宜上、同一の符号を付している。
(Sixteenth embodiment)
Hereinafter, the sixteenth embodiment will be described with reference to the drawings with a focus on differences from the first embodiment. In the present embodiment, as shown in FIG. 46, the drive circuit Dr includes a first
制御装置４０には、フォトカプラ等の絶縁素子を介して、第１電流値ＩＡ及び第２電流値ＩＢを取得する。制御装置４０は、取得した第１電流値ＩＡ及び第２電流値ＩＢに基づいて、位相が１２０°ずれた正弦波状の３相指令電圧を生成する。制御装置４０は、生成した指令電圧とキャリア信号との大小比較に基づくＰＷＭ処理により、Ｕ相第１上アームスイッチング素子ＳＵＨＡを駆動する第１駆動信号と、Ｕ相第２上アームスイッチング素子ＳＵＨＢを駆動する第２駆動信号とを個別に生成する。なお制御装置４０は、上記第４実施形態の図１１に示したように、駆動対象とするスイッチング素子の選択を行う。
The
第１駆動制御部８０ａには、フォトカプラ等の絶縁素子を介して、制御装置４０から第１駆動信号が入力される。第１駆動制御部８０ａは、第１駆動信号に基づいて、充電処理によりＵ相第１上アームスイッチング素子ＳＵＨＡをオン状態に切り替え、放電処理によりＵ相第１上アームスイッチング素子ＳＵＨＡをオフ状態に切り替える。第２駆動制御部８０ｂには、フォトカプラ等の絶縁素子を介して、制御装置４０から第２駆動信号が入力される。第２駆動制御部８０ｂは、第２駆動信号に基づいて、充電処理によりＵ相第２上アームスイッチング素子ＳＵＨＢをオン状態に切り替え、放電処理によりＵ相第２上アームスイッチング素子ＳＵＨＢをオフ状態に切り替える。
The first
本実施形態では、各電流値ＩＡ，ＩＢに基づいて制御装置４０が指令電圧を算出する。このため制御装置４０は、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに今後流れると想定される電流を把握できる。したがって、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのスイッチング周期毎に駆動回路Ｄｒが各電流値ＩＡ，ＩＢを取得しつつＵ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢを駆動する構成と比較して、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢに流れる電流の制御周期を過度に短く設定する必要がない。
In the present embodiment, the
また本実施形態では、インバータ２０を構成する各スイッチ部２０ＵＨ〜２０ＷＬそれぞれが基本的には図４６に示す構成とされている。そして制御装置４０は、各スイッチ部２０ＵＨ〜２０ＷＬを構成する第１，第２スイッチング素子の第１，第２駆動信号を、上アームスイッチ部と下アームスイッチ部との間のデッドタイムを考慮しつつ生成する。このため、デッドタイムが消失して上下アーム短絡が生じるおそれを解消できる。
Further, in this embodiment, each of the switch units 20UH to 20WL constituting the
（その他の実施形態）
なお、上記各実施形態は、以下のように変更して実施してもよい。
(Other embodiments)
Each of the above embodiments may be modified as follows.
・上記各実施形態では、各スイッチ部において、互いに並列接続されたスイッチング素子の数が２つであったがこれに限らず、３つ以上であってもよい。この場合、例えば第１〜第１３，第１６実施形態において、３つのスイッチング素子のうち、２つをＩＧＢＴとし、１つをＭＯＳＦＥＴとすることができる。 In each of the above embodiments, the number of switching elements connected in parallel to each other is two in each switch unit. However, the number of switching elements is not limited to this, and may be three or more. In this case, for example, in the first to thirteenth and sixteenth embodiments, two of the three switching elements can be IGBTs and one can be a MOSFET.
また、スイッチング素子の数が３つ以上の場合、同時に先に切り替えられる又は同時に後に切り替えられるスイッチング素子の数は、上記各実施形態のように１つに限らない。例えば、複数のスイッチング素子のうち一部であってかつ２つ以上を、同時に先に切り替えられる又は同時に後に切り替えられるスイッチング素子としてもよい。 Further, when the number of switching elements is three or more, the number of switching elements that are simultaneously switched first or simultaneously is not limited to one as in the above embodiments. For example, a part of the plurality of switching elements and two or more switching elements may be switched at the same time first or simultaneously switched at the same time.
・互いに並列接続されたスイッチング素子の数が３つ以上であって、かつ、ＩＧＢＴが例えば２つである場合、これらＩＧＢＴ同士においてオン状態への切り替えタイミング又はオフ状態への切り替えタイミングをずらしてもよい。この場合、例えばオン状態への切り替え時において、後にオン状態に切り替えられるＩＧＢＴのゲート電荷の充電速度を、先にオン状態に切り替えられるＩＧＢＴのゲート電荷の充電速度よりも高くしてもよい。 If the number of switching elements connected in parallel to each other is three or more and the number of IGBTs is two, for example, the timing for switching to the ON state or the timing for switching to the OFF state may be shifted between these IGBTs Good. In this case, for example, at the time of switching to the on state, the charge rate of the gate charge of the IGBT that is switched to the on state later may be higher than the charge rate of the gate charge of the IGBT that is switched to the on state first.
・電荷の移動速度の調整手法としては、ゲート抵抗体の抵抗値を調整する手法に限らない。例えば、ゲート電圧を調整する手法であってもよい。具体的には例えば、上記第１実施形態の図３において、オン状態への切り替え時に、第１フィードバック電圧Ｖｏｕｔ１を高くしてゲートの印加電圧を高くするほど、充電速度が高くなる。一方、オフ状態への切り替え時においては、Ｕ相第１，第２上アームスイッチング素子ＳＵＨＡ，ＳＵＨＢのゲートに対するゲートの放電先の電位を低くするほど、放電速度が高くなる。ここで、放電先の電位を低くする手法としては、例えばＵ相第２上アームスイッチング素子ＳＵＨＢを例にして説明すると、バイアス用電源７８の出力電圧を高くするものが挙げられる。
The method for adjusting the charge transfer speed is not limited to the method for adjusting the resistance value of the gate resistor. For example, a method of adjusting the gate voltage may be used. Specifically, for example, in FIG. 3 of the first embodiment, the charging speed increases as the first feedback voltage Vout1 is increased and the gate application voltage is increased when switching to the ON state. On the other hand, at the time of switching to the OFF state, the discharge rate increases as the potential of the discharge destination of the gate with respect to the gates of the U-phase first and second upper arm switching elements SUHA, SUHB is lowered. Here, as a technique for lowering the potential at the discharge destination, for example, the U-phase second upper arm switching element SUHB will be described as an example, and the output voltage of the
・上記各実施形態では、オン状態への切り替え時、及びオフ状態への切り替え時の双方において、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電荷の充放電速度をＵ相第１上アームスイッチング素子ＳＵＨＡのゲート電荷の充放電速度よりも高くしたがこれに限らない。例えば、オン状態への切り替え時、及びオフ状態への切り替え時のいずれか一方において、充放電速度を高くしてもよい。 In each of the above embodiments, the charging / discharging rate of the gate charge of the U-phase second upper arm switching element SUHB is determined at both the switching to the on state and the switching to the off state. Although it is higher than the charge / discharge speed of the gate charge of SUHA, it is not limited to this. For example, the charging / discharging speed may be increased at any one of switching to the on state and switching to the off state.
・上記第７実施形態において、第１分圧用抵抗体１４１の抵抗値と第２分圧用抵抗体１４２の抵抗値とが異なっていてもよい。
In the seventh embodiment, the resistance value of the first
・上記第７実施形態において、スイッチ部を構成するスイッチング素子が３つ以上ある場合、これらスイッチング素子のうち２つのゲート電圧の分圧値を取得できる構成とすればよい。この構成により、２つのゲート電圧の異常を検知することができる。 -In the said 7th Embodiment, when there are three or more switching elements which comprise a switch part, it should just be set as the structure which can acquire the partial pressure value of two gate voltages among these switching elements. With this configuration, an abnormality in the two gate voltages can be detected.
・上記第７実施形態において、図２０に示す処理及び図２２に示す処理のいずれかを実施しなくてもよい。 -In the said 7th Embodiment, it is not necessary to implement either the process shown in FIG. 20, or the process shown in FIG.
・上記第８，第９実施形態において、温度検出部を備えることなく、駆動対象であるスイッチング素子の温度特性からスイッチング素子の温度を推定してもよい。この推定手法としては、例えば閾値電圧に基づくものがある。これは、スイッチング素子の温度が高いほど、閾値電圧が低くなる特性を利用したものである。なお、推定に用いる閾値電圧は、例えばミラー電圧で代用すればよい。ミラー電圧は、ゲート電圧を監視することにより取得できる。また例えば、コレクタ電流の変化速度に基づく推定手法もある。これは、スイッチング素子の温度が低いほど、コレクタ電流の変化速度が高くなる特性を利用したものである。 In the eighth and ninth embodiments, the temperature of the switching element may be estimated from the temperature characteristics of the switching element to be driven without providing the temperature detection unit. As this estimation method, for example, there is a method based on a threshold voltage. This utilizes the characteristic that the threshold voltage decreases as the temperature of the switching element increases. In addition, what is necessary is just to substitute the threshold voltage used for estimation, for example with a mirror voltage. The mirror voltage can be obtained by monitoring the gate voltage. Further, for example, there is an estimation method based on the change rate of the collector current. This utilizes the characteristic that the change rate of the collector current increases as the temperature of the switching element decreases.
・上記第８，第９実施形態において、上記第７実施形態の構成を合わせて実施してもよい。 In the eighth and ninth embodiments, the configuration of the seventh embodiment may be combined.
・上記第１実施形態では、定電圧電源の出力電圧を降圧してＭＯＳＦＥＴであるＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加する構成としたがこれに限らない。例えば、定電圧電源の出力電圧を昇圧してＵ相第２上アームスイッチング素子ＳＵＨＢのゲートに印加する構成としてもよい。 In the first embodiment, the output voltage of the constant voltage power source is stepped down and applied to the gate of the U-phase second upper arm switching element SUHB, which is a MOSFET. However, the present invention is not limited to this. For example, the output voltage of the constant voltage power supply may be boosted and applied to the gate of the U-phase second upper arm switching element SUHB.
・上記第１実施形態において、第１充電用スイッチング素子６０、第２充電用スイッチング素子７０、第１放電用スイッチング素子６７及び第２放電用スイッチング素子７７を駆動回路Ｄｒ外に設けてもよい。これにより、駆動回路Ｄｒにおける発熱を低減できる。
In the first embodiment, the first
・上記第１０実施形態において、さらに、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート及びソース間をゲートコンデンサで接続してもよい。 In the tenth embodiment, the gate and the source of the U-phase second upper arm switching element SUHB may be further connected by a gate capacitor.
・上記第１０〜第１２実施形態において、充電側の構成として、定電圧駆動の構成に代えて、定電流駆動の構成を採用することもできる。 In the tenth to twelfth embodiments, a constant current drive configuration may be employed as the charge side configuration instead of the constant voltage drive configuration.
・上記第１２実施形態において、例えば、第１オフ保持経路のうち、第１オフ保持スイッチング素子１２０よりもＵ相第１上アームスイッチング素子ＳＵＨＡのエミッタ側にチップビーズ１８０が設けられていてもよい。
In the twelfth embodiment, for example, the
・上記第８実施形態において、過熱保護部１５１は、ステップＳ３１において肯定判定した場合、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓを低下させることに代えて、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧Ｖｇｅを上昇させてもよい。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン抵抗を低下させ、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流を増加させるとともに、Ｕ相第２上アームスイッチング素子ＳＵＨＢに流れるドレイン電流を減少させる。これにより、Ｕ相第２上アームスイッチング素子ＳＵＨＢを過熱から保護する。
In the eighth embodiment, if the
・上記第９実施形態において、過熱保護部１５１は、ステップＳ４１において肯定判定した場合、Ｕ相第２上アームスイッチング素子ＳＵＨＢのゲート電圧Ｖｇｓを増加させることに代えて、Ｕ相第１上アームスイッチング素子ＳＵＨＡのゲート電圧Ｖｇｅを低下させてもよい。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡのオン抵抗を増加させ、Ｕ相第１上アームスイッチング素子ＳＵＨＡに流れるコレクタ電流を減少させる。これにより、Ｕ相第１上アームスイッチング素子ＳＵＨＡを過熱から保護する。
In the ninth embodiment, when the affirmative determination is made in step S41, the
・第１閾値電圧Ｖｔｈ１が第２閾値電圧Ｖｔｈ２よりも低く設定されていてもよい。この場合、例えば上記第１１実施形態において、Ｕ相第１上アームスイッチング素子ＳＵＨＡのみ対応してゲートコンデンサが設けられていてもよい。また、例えば上記第１２実施形態において、Ｕ相第２上アームスイッチング素子ＳＵＨＢのみ対応してチップビーズが設けられていてもよい。 The first threshold voltage Vth1 may be set lower than the second threshold voltage Vth2. In this case, for example, in the eleventh embodiment, a gate capacitor may be provided corresponding to only the U-phase first upper arm switching element SUHA. Further, for example, in the twelfth embodiment, chip beads may be provided corresponding to only the U-phase second upper arm switching element SUHB.
・各スイッチ部を構成するスイッチング素子としては、ＩＧＢＴ及びＭＯＳＦＥＴの組み合わせに限らず、他の組み合わせであってもよい。 -As a switching element which comprises each switch part, not only the combination of IGBT and MOSFET but another combination may be sufficient.
・モータジェネレータとしては、永久磁石同期機に限らず、例えば巻線界磁型同期機であってもよい。また、モータジェネレータとしては、同期機に限らず、例えば誘導機であってもよい。さらに、モータジェネレータとしては、車載主機として用いられるものに限らず、電動パワーステアリング装置や空調用電動コンプレッサを構成する電動機等、他の用途に用いられるものであってもよい。 The motor generator is not limited to a permanent magnet synchronous machine, and may be, for example, a wound field type synchronous machine. The motor generator is not limited to a synchronous machine, and may be an induction machine, for example. Furthermore, the motor generator is not limited to the one used as the in-vehicle main machine, but may be one used for other applications such as an electric power steering device or an electric motor constituting an electric compressor for air conditioning.
２０…インバータ、ＳＵＨＡ〜ＳＷＬＢ…スイッチング素子、Ｄｒ…駆動回路。 20: Inverter, SUHA to SWLB ... Switching element, Dr ... Drive circuit.
Claims (30)
オン状態及びオフ状態のうち一方の状態から他方の状態へと複数の前記駆動対象スイッチング素子それぞれの駆動状態を切り替えて、かつ、複数の前記駆動対象スイッチング素子の駆動状態の切り替えタイミングをずらすようにすべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の移動処理を行う制御部と、
複数の前記駆動対象スイッチング素子のうち少なくとも１つの入出力端子間の電流の流通を許容する状態、及び複数の前記駆動対象スイッチング素子全ての入出力端子間の電流の流通を阻止する状態のうち、一方の状態から他方の状態への切り替えを完了するために駆動される前記駆動対象スイッチング素子が切替完了スイッチング素子（ＳＵＨＡ）として定義されており、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子（ＳＵＨＢ）の開閉制御端子の電荷移動速度を、前記切替完了スイッチング素子の開閉制御端子の電荷移動速度よりも高くする速度調整部と、を備えるスイッチング素子の駆動回路。 In a switching element drive circuit for driving a plurality of drive target switching elements (SUHA, SUHB) connected in parallel to each other,
The drive state of each of the plurality of drive target switching elements is switched from one of the on state and the off state to the other state, and the drive state switching timing of the plurality of drive target switching elements is shifted. Preferably, a control unit that performs charge transfer processing of the switching control terminals of each of the plurality of driving target switching elements,
Of the state that allows the flow of current between at least one input / output terminal among the plurality of drive target switching elements, and the state that prevents the flow of current between all the input / output terminals of the plurality of drive target switching elements, The driving target switching element that is driven to complete the switching from one state to the other state is defined as a switching completion switching element (SUHA), and among the plurality of driving target switching elements, the switching completion A switching element drive circuit comprising: a speed adjusting unit configured to make a charge transfer speed of an opening / closing control terminal of a switching target switching element (SUHB) other than the switching element higher than a charge transfer speed of an opening / closing control terminal of the switching completion switching element; .
前記切替完了スイッチング素子は、複数の前記駆動対象スイッチング素子のうち最初にオン状態に切り替えられる駆動対象スイッチング素子であるオン切替スイッチング素子であり、
前記速度調整部は、複数の前記駆動対象スイッチング素子のうち、前記オン切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷充電速度を、前記オン切替スイッチング素子の開閉制御端子の電荷充電速度よりも高くする請求項１に記載のスイッチング素子の駆動回路。 The control unit switches the drive state of each of the plurality of drive target switching elements from the off state to the on state and switches the plurality of drive target switching elements to the on state as the charge transfer process. To charge the charge of the switching control terminal of each of the plurality of switching elements to be driven,
The switching completion switching element is an on-switching switching element that is a driving target switching element that is first switched to an on state among the plurality of driving target switching elements,
The speed adjustment unit is configured to set a charge charging speed of an opening / closing control terminal of a driving target switching element other than the on-switching switching element among a plurality of the driving target switching elements, and a charge charging speed of an opening / closing control terminal of the on-switching switching element. The switching element drive circuit according to claim 1, wherein the switching element drive circuit is higher.
複数の前記上アームスイッチング素子は、第１スイッチング素子（ＳＵＨＡ）と、該第１スイッチング素子よりも入出力端子間に流通可能な電流の最大値が小さい第２スイッチング素子（ＳＵＨＢ）とであり、
複数の前記下アームスイッチング素子は、前記第１スイッチング素子（ＳＵＬＡ）及び前記第２スイッチング素子（ＳＵＬＢ）であり、
前記制御部は、前記上アームスイッチング素子及び前記下アームスイッチング素子のそれぞれについて、前記第１スイッチング素子をオン状態に切り替えた後、前記第２スイッチング素子をオン状態に切り替えるべく、前記充電処理を行う請求項２に記載のスイッチング素子の駆動回路。 The plurality of switching devices to be driven include a plurality of upper arm switching elements (SUHA, SUHB) connected in parallel to each other, and a plurality of lower arm switching elements connected in series to the plurality of upper arm switching elements. Arm switching elements (SULA, SULB),
The plurality of upper arm switching elements are a first switching element (SUHA) and a second switching element (SUHB) having a smaller maximum current that can flow between input and output terminals than the first switching element,
The plurality of lower arm switching elements are the first switching element (SULA) and the second switching element (SULB),
For each of the upper arm switching element and the lower arm switching element, the control unit performs the charging process to switch the second switching element to an on state after switching the first switching element to an on state. The switching element drive circuit according to claim 2.
前記速度調整部は、前記第２スイッチング素子の開閉制御端子の電荷充電速度を、前記双方駆動モードが選択されている場合よりも前記第２駆動モードが選択されている場合に低くする請求項３に記載のスイッチング素子の駆動回路。 The control unit drives both the first switching element and the second switching element as a driving target, and drives only the second switching element among the first switching element and the second switching element. Select and execute either of the second drive mode and
The speed adjusting unit lowers the charge charging speed of the open / close control terminal of the second switching element when the second drive mode is selected than when the double drive mode is selected. A switching element driving circuit according to claim 1.
前記速度調整部は、前記第１スイッチング素子の開閉制御端子の電荷充電速度を、前記双方駆動モードが選択されている場合よりも前記第１駆動モードが選択されている場合に低くする請求項３又は４に記載のスイッチング素子の駆動回路。 The control unit drives both the first switching element and the second switching element as a driving target, and drives only the first switching element among the first switching element and the second switching element. Select and execute one of the first drive mode and
The speed adjustment unit lowers the charge charging speed of the open / close control terminal of the first switching element when the first drive mode is selected than when the dual drive mode is selected. Or a switching element driving circuit according to 4;
前記制御部は、前記充電処理の実行時において、前記第２スイッチング素子の開閉制御端子の印加電圧を、前記第１スイッチング素子の開閉制御端子の印加電圧よりも高くする請求項２〜５のいずれか１項に記載のスイッチング素子の駆動回路。 The plurality of switching target switching elements are a first switching element (SUHA) and a second switching element (SUHB) having a smaller maximum current that can flow between input and output terminals than the first switching element,
The said control part makes the application voltage of the switching control terminal of the said 2nd switching element higher than the voltage applied to the switching control terminal of the said 1st switching element at the time of execution of the said charge process. A switching element driving circuit according to claim 1.
複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び互いに並列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
複数の前記上アームスイッチング素子の入力端子である上アーム入力端子は、前記直流電源の正極側に接続され、複数の前記上アームスイッチング素子の出力端子である上アーム出力端子は、複数の前記下アームスイッチング素子の入力端子である下アーム入力端子と前記巻線とに接続され、複数の前記下アームスイッチング素子の出力端子である下アーム出力端子は、前記直流電源の負極側に接続され、
複数の前記上アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記上アーム入力端子から前記上アーム出力端子への電流の流通と、前記上アーム出力端子から前記上アーム入力端子への電流の流通とのそれぞれを許容し、
複数の前記下アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記下アーム入力端子から前記下アーム出力端子への電流の流通と、前記下アーム出力端子から前記下アーム入力端子への電流の流通とのそれぞれを許容し、
前記速度調整部は、前記巻線から前記上アームスイッチング素子を介して前記直流電源の正極側へと還流電流を流す場合において、複数の前記上アームスイッチング素子のうち、前記オン切替スイッチング素子以外の上アームスイッチング素子の開閉制御端子の電荷充電速度を、前記オン切替スイッチング素子の開閉制御端子の電荷充電速度よりも高くし、前記直流電源の負極側から前記下アームスイッチング素子を介して前記巻線へと還流電流を流す場合において、複数の前記下アームスイッチング素子のうち、前記オン切替スイッチング素子以外の下アームスイッチング素子の開閉制御端子の電荷充電速度を、前記オン切替スイッチング素子の開閉制御端子の電荷充電速度よりも高くする請求項２〜９のいずれか１項に記載のスイッチング素子の駆動回路。 In a switching element drive circuit applied to a system including a DC power supply (10) and a winding (30U to 20W),
The plurality of switching target switching elements are a plurality of upper arm switching elements (SUHA, SUHB) connected in parallel to each other, and a plurality of lower arm switching elements (SULA, SULB) connected in parallel to each other,
Upper arm input terminals that are input terminals of the plurality of upper arm switching elements are connected to a positive electrode side of the DC power supply, and upper arm output terminals that are output terminals of the plurality of upper arm switching elements are a plurality of the lower arm switching terminals. A lower arm input terminal that is an input terminal of an arm switching element and the winding are connected to each other, and a lower arm output terminal that is an output terminal of the plurality of lower arm switching elements is connected to a negative electrode side of the DC power supply,
When each of the plurality of upper arm switching elements is in an ON state, a current flows from the upper arm input terminal to the upper arm output terminal, and from the upper arm output terminal to the upper arm input terminal. Each with current distribution of
When each of the plurality of lower arm switching elements is in an ON state, a current flows from the lower arm input terminal to the lower arm output terminal, and from the lower arm output terminal to the lower arm input terminal. Each with current distribution of
In the case where the return current flows from the winding to the positive electrode side of the DC power source through the upper arm switching element, the speed adjustment unit is other than the on-switching switching element among the plurality of upper arm switching elements. The charge charging speed of the switching control terminal of the upper arm switching element is made higher than the charge charging speed of the switching control terminal of the on-switching switching element, and the winding is passed through the lower arm switching element from the negative side of the DC power supply. Of the plurality of lower arm switching elements, the charge charge rate of the switching control terminal of the lower arm switching element other than the on switching switching element is set to the switching control terminal of the on switching switching element. The switch-on according to any one of claims 2 to 9, wherein the switch-on rate is higher than the charge charge rate. The drive circuit of the element.
前記ゲートコンデンサ（１６０）は、前記オン切替スイッチング素子の開閉制御端子及び出力端子を接続している請求項１１に記載のスイッチング素子の駆動回路。 The switching completion switching element is an on-switching switching element that is a driving target switching element that is first switched to an on state among the plurality of driving target switching elements,
12. The switching element drive circuit according to claim 11, wherein the gate capacitor (160) connects an open / close control terminal and an output terminal of the on-switching element.
複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子及び出力端子を短絡する第２オフ保持用経路と、
前記第１オフ保持用経路に設けられた第１オフ保持用スイッチング素子（１２０）と、
前記第２オフ保持用経路に設けられた第２オフ保持用スイッチング素子（１３０）と、を備え、
前記切替完了スイッチング素子の閾値電圧である第１閾値電圧（Ｖｔｈ１）と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の閾値電圧である第２閾値電圧（Ｖｔｈ２）とが異なる値に設定されており、
前記制御部は、前記電荷の移動処理として、複数の前記駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えるべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理を行い、
前記制御部は、前記放電処理が実行されて、かつ、前記切替完了スイッチング素子の開閉制御端子の電圧が前記第１閾値電圧以下になっていることを条件として、前記第１オフ保持用スイッチング素子をオン状態にする処理を行い、
前記制御部は、前記放電処理が実行されて、かつ、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電圧が前記第２閾値電圧以下になっていることを条件として、前記第２オフ保持用スイッチング素子をオン状態にする処理を行い、
前記ゲートコンデンサ（１７０）は、前記切替完了スイッチング素子と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子とのうち、前記閾値電圧が低い方の開閉制御端子及び出力端子を接続している請求項１１に記載のスイッチング素子の駆動回路。 A first off-holding path for short-circuiting the open / close control terminal and the output terminal of the switching completion switching element;
A second off-holding path for short-circuiting an open / close control terminal and an output terminal of a drive target switching element other than the switching completion switching element among the plurality of drive target switching elements;
A first off-holding switching element (120) provided in the first off-holding path;
A second off-holding switching element (130) provided in the second off-holding path,
A first threshold voltage (Vth1) that is a threshold voltage of the switching completion switching element, and a second threshold voltage (Vth2) that is a threshold voltage of driving target switching elements other than the switching completion switching element among the plurality of driving target switching elements. ) Is set to a different value,
In the charge transfer process, the controller discharges charges at the switching control terminals of the plurality of driving target switching elements so as to switch the driving state of the plurality of driving target switching elements from an on state to an off state. Process,
The control unit is configured to switch the first off-holding switching element on the condition that the discharge process is performed and a voltage at an open / close control terminal of the switching completion switching element is equal to or lower than the first threshold voltage. Process to turn on
In the control unit, the voltage of the switching control terminal of the driving target switching elements other than the switching completion switching element among the plurality of driving target switching elements is equal to or lower than the second threshold voltage when the discharge process is executed. On the condition that the second off-holding switching element is turned on,
The gate capacitor (170) includes a switching control terminal having a lower threshold voltage among the switching completion switching element and a driving target switching element other than the switching completion switching element among the plurality of driving target switching elements; 12. The switching element drive circuit according to claim 11, wherein an output terminal is connected.
複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子及び出力端子を短絡する第２オフ保持用経路と、
前記第１オフ保持用経路に設けられた第１オフ保持用スイッチング素子（１２０）と、
前記第２オフ保持用経路に設けられた第２オフ保持用スイッチング素子（１３０）と、を備え、
前記切替完了スイッチング素子の閾値電圧である第１閾値電圧（Ｖｔｈ１）と、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の閾値電圧である第２閾値電圧（Ｖｔｈ２）とが異なる値に設定されており、
前記制御部は、前記電荷の移動処理として、複数の前記駆動対象スイッチング素子それぞれの駆動状態をオン状態からオフ状態へと切り替えるべく、複数の前記駆動対象スイッチング素子それぞれの開閉制御端子の電荷の放電処理を行い、
前記制御部は、前記放電処理が実行されて、かつ、前記切替完了スイッチング素子の開閉制御端子の電圧が前記第１閾値電圧以下になっていることを条件として、前記第１オフ保持用スイッチング素子をオン状態にする処理を行い、
前記制御部は、前記放電処理が実行されて、かつ、複数の前記駆動対象スイッチング素子のうち前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電圧が前記第２閾値電圧以下になっていることを条件として、前記第２オフ保持用スイッチング素子をオン状態にする処理を行い、
前記インダクタ素子（１８０）は、前記第１オフ保持用経路及び前記第２オフ保持用経路のうち、複数の前記駆動対象スイッチング素子の中で前記閾値電圧が高い方の前記駆動対象スイッチング素子の開閉制御端子に接続されている経路のみに設けられている請求項１５に記載のスイッチング素子の駆動回路。 A first off-holding path for short-circuiting the open / close control terminal and the output terminal of the switching completion switching element;
A second off-holding path for short-circuiting an open / close control terminal and an output terminal of a drive target switching element other than the switching completion switching element among the plurality of drive target switching elements;
A first off-holding switching element (120) provided in the first off-holding path;
A second off-holding switching element (130) provided in the second off-holding path,
A first threshold voltage (Vth1) that is a threshold voltage of the switching completion switching element, and a second threshold voltage (Vth2) that is a threshold voltage of driving target switching elements other than the switching completion switching element among the plurality of driving target switching elements. ) Is set to a different value,
In the charge transfer process, the controller discharges charges at the switching control terminals of the plurality of driving target switching elements so as to switch the driving state of the plurality of driving target switching elements from an on state to an off state. Process,
The control unit is configured to switch the first off-holding switching element on the condition that the discharge process is performed and a voltage at an open / close control terminal of the switching completion switching element is equal to or lower than the first threshold voltage. Process to turn on
In the control unit, the voltage of the switching control terminal of the driving target switching elements other than the switching completion switching element among the plurality of driving target switching elements is equal to or lower than the second threshold voltage when the discharge process is executed. On the condition that the second off-holding switching element is turned on,
The inductor element (180) opens and closes the driving target switching element having a higher threshold voltage among the plurality of driving target switching elements among the first off holding path and the second off holding path. The switching element drive circuit according to claim 15, wherein the switching element drive circuit is provided only in a path connected to the control terminal.
前記切替完了スイッチング素子は、複数の前記駆動対象スイッチング素子のうち最後にオフ状態に切り替えられる駆動対象スイッチング素子であるオフ切替スイッチング素子であり、
前記速度調整部は、複数の前記駆動対象スイッチング素子のうち、前記オフ切替スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の電荷放電速度を、前記オフ切替スイッチング素子の開閉制御端子の電荷放電速度よりも高くする請求項１〜１７のいずれか１項に記載のスイッチング素子の駆動回路。 The control unit switches the driving state of each of the plurality of driving target switching elements from the on state to the off state and switches the plurality of driving target switching elements to the off state as the charge movement process. In order to shift the charge, discharge processing of the charge of the switching control terminal of each of the plurality of switching elements to be driven is performed,
The switching completion switching element is an off-switching switching element that is a driving target switching element that is finally switched to an off state among the plurality of driving target switching elements,
The speed adjustment unit is configured to set a charge discharge speed of an open / close control terminal of a drive target switching element other than the off switching switching element among a plurality of the drive target switching elements, and a charge discharge speed of an open / close control terminal of the off switch switching element. The switching element drive circuit according to claim 1, wherein the switching element drive circuit is higher than the switching element drive circuit.
前記制御部は、前記第２スイッチング素子をオフ状態に切り替えた後、前記第１スイッチング素子をオフ状態に切り替えるべく、前記放電処理を行う請求項１８に記載のスイッチング素子の駆動回路。 The plurality of switching target switching elements are a first switching element (SUHA) and a second switching element (SUHB) having a smaller maximum current that can flow between input and output terminals than the first switching element,
19. The switching element drive circuit according to claim 18, wherein the controller performs the discharging process to switch the first switching element to an off state after switching the second switching element to an off state.
前記速度調整部は、前記第２スイッチング素子の開閉制御端子の電荷放電速度を、前記双方駆動モードが選択されている場合よりも前記第２駆動モードが選択されている場合に低くする請求項１９に記載のスイッチング素子の駆動回路。 The control unit drives both the first switching element and the second switching element as a driving target, and drives only the second switching element among the first switching element and the second switching element. Select and execute either of the second drive mode and
The speed adjustment unit lowers the charge discharge speed of the switching control terminal of the second switching element when the second drive mode is selected than when the dual drive mode is selected. A switching element driving circuit according to claim 1.
前記速度調整部は、前記第１スイッチング素子の開閉制御端子の電荷放電速度を、前記双方駆動モードが選択されている場合よりも前記第１駆動モードが選択されている場合に低くする請求項１９又は２０に記載のスイッチング素子の駆動回路。 The control unit drives both the first switching element and the second switching element as a driving target, and drives only the first switching element among the first switching element and the second switching element. Select and execute one of the first drive mode and
The speed adjustment unit lowers the charge discharge speed of the switching control terminal of the first switching element when the first drive mode is selected than when the double drive mode is selected. Or the drive circuit of the switching element of 20.
前記制御部は、前記放電処理として、前記第２スイッチング素子の出力端子に対する開閉制御端子の電位差を、前記第１スイッチング素子の出力端子に対する開閉制御端子の電位差よりも低くする処理を行う請求項１８〜２２のいずれか１項に記載のスイッチング素子の駆動回路。 The plurality of driving target switching elements include a first switching element (SUHA) and a second switching element (SUHB) having a threshold voltage that is an applied voltage of an open / close control terminal that defines switching of a driving state is lower than that of the first switching element. ) And
The control unit performs, as the discharging process, a process of making a potential difference of the switching control terminal with respect to the output terminal of the second switching element lower than a potential difference of the switching control terminal with respect to the output terminal of the first switching element. The driving circuit for the switching element according to any one of ˜22.
前記オフ保持用経路に設けられたオフ保持用スイッチング素子（１３０）と、を備え、
前記制御部は、前記放電処理として、前記オフ保持用スイッチング素子をオン状態にする処理を行う請求項１８〜２３のいずれか１項に記載のスイッチング素子の駆動回路。 An off-holding path that short-circuits the open / close control terminal and the output terminal of the drive target switching element other than the off-switching switching element among the plurality of drive target switching elements;
An off-holding switching element (130) provided in the off-holding path,
24. The switching element drive circuit according to claim 18, wherein the control unit performs a process of turning on the off-holding switching element as the discharge process.
複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び互いに並列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
複数の前記上アームスイッチング素子の入力端子である上アーム入力端子は、前記直流電源の正極側に接続され、複数の前記上アームスイッチング素子の出力端子である上アーム出力端子は、複数の前記下アームスイッチング素子の入力端子である下アーム入力端子と前記巻線とに接続され、複数の前記下アームスイッチング素子の出力端子である下アーム出力端子は、前記直流電源の負極側に接続され、
複数の前記上アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記上アーム入力端子から前記上アーム出力端子への電流の流通と、前記上アーム出力端子から前記上アーム入力端子への電流の流通とのそれぞれを許容し、
複数の前記下アームスイッチング素子のそれぞれは、オン状態とされている場合において、前記下アーム入力端子から前記下アーム出力端子への電流の流通と、前記下アーム出力端子から前記下アーム入力端子への電流の流通とのそれぞれを許容し、
前記速度調整部は、前記巻線から前記上アームスイッチング素子を介して前記直流電源の正極側へと流れる還流電流の流通を阻止する場合において、複数の前記上アームスイッチング素子のうち、前記オフ切替スイッチング素子以外の上アームスイッチング素子の開閉制御端子の電荷放電速度を、前記オフ切替スイッチング素子の開閉制御端子の電荷放電速度よりも高くし、前記直流電源の負極側から前記下アームスイッチング素子を介して前記巻線へと流れる還流電流の流通を阻止する場合において、複数の前記下アームスイッチング素子のうち、前記オフ切替スイッチング素子以外の下アームスイッチング素子の開閉制御端子の電荷放電速度を、前記オフ切替スイッチング素子の開閉制御端子の電荷放電速度よりも高くする請求項１８〜２４のいずれか１項に記載のスイッチング素子の駆動回路。 In a switching element drive circuit applied to a system including a DC power supply (10) and a winding (30U to 20W),
The plurality of switching target switching elements are a plurality of upper arm switching elements (SUHA, SUHB) connected in parallel to each other, and a plurality of lower arm switching elements (SULA, SULB) connected in parallel to each other,
Upper arm input terminals that are input terminals of the plurality of upper arm switching elements are connected to a positive electrode side of the DC power supply, and upper arm output terminals that are output terminals of the plurality of upper arm switching elements are a plurality of the lower arm switching terminals. A lower arm input terminal that is an input terminal of an arm switching element and the winding are connected to each other, and a lower arm output terminal that is an output terminal of the plurality of lower arm switching elements is connected to a negative electrode side of the DC power supply,
When each of the plurality of upper arm switching elements is in an ON state, a current flows from the upper arm input terminal to the upper arm output terminal, and from the upper arm output terminal to the upper arm input terminal. Each with current distribution of
When each of the plurality of lower arm switching elements is in an ON state, a current flows from the lower arm input terminal to the lower arm output terminal, and from the lower arm output terminal to the lower arm input terminal. Each with current distribution of
The speed adjustment unit is configured to switch off the switching among a plurality of the upper arm switching elements in the case where the flow of the reflux current flowing from the winding to the positive electrode side of the DC power source through the upper arm switching element is prevented. The charge discharge speed of the switching control terminal of the upper arm switching element other than the switching element is made higher than the charge discharging speed of the switching control terminal of the off-switching switching element, and from the negative side of the DC power source through the lower arm switching element When the flow of the return current flowing to the winding is blocked, the charge discharge rate of the switching control terminal of the lower arm switching element other than the off switching switching element among the plurality of lower arm switching elements is set to the off-state. The charge switching speed of the switching control element of the switching switching element is set higher than the charge discharge rate. Driving circuit of a switching element according to any one of 4.
複数の前記駆動対象スイッチング素子それぞれの入出力端子間に流れる電流を取得する電流取得部と、
複数の前記駆動対象スイッチング素子がオン状態とされている場合において、複数の前記駆動対象スイッチング素子それぞれの入出力端子間に流れる電流が均等化されるように複数の前記駆動対象スイッチング素子それぞれの前記開閉制御端子の印加電圧を調整する電圧調整部と、を備える請求項１，２又は１８に記載のスイッチング素子の駆動回路。 When each of the plurality of drive target switching elements is in an ON state and the applied voltages of the open / close control terminals have the same value, currents assumed to flow between the input and output terminals are mutually Are the same,
A current acquisition unit for acquiring a current flowing between input / output terminals of each of the plurality of drive target switching elements;
When the plurality of driving target switching elements are turned on, the currents flowing between the input and output terminals of the plurality of driving target switching elements are equalized, so that the currents of the plurality of driving target switching elements are equalized. 19. The switching element drive circuit according to claim 1, further comprising: a voltage adjustment unit that adjusts an applied voltage of the open / close control terminal.
前記電圧取得部により取得された印加電圧分圧値に基づいて、該印加電圧分圧値に対応する前記駆動対象スイッチング素子の開閉制御端子の印加電圧に異常が生じていることを判定する電圧異常判定部と、を備える請求項１〜２６のいずれか１項に記載のスイッチング素子の駆動回路。 A voltage acquisition unit that acquires an applied voltage divided value of an open / close control terminal of two drive target switching elements among the plurality of drive target switching elements;
Based on the applied voltage divided value acquired by the voltage acquisition unit, a voltage abnormality that determines that an abnormality has occurred in the applied voltage of the switching control terminal of the drive target switching element corresponding to the applied voltage divided value 27. The switching element drive circuit according to claim 1, further comprising: a determination unit.
前記温度取得部により取得された温度が閾値温度を超えた場合、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の印加電圧を低下させる電圧低下部と、を備える請求項１〜２７のいずれか１項に記載のスイッチング素子の駆動回路。 Among the plurality of driving target switching elements, a temperature acquisition unit that acquires a temperature of a driving target switching element other than the switching completion switching element;
When the temperature acquired by the temperature acquisition unit exceeds a threshold temperature, among the plurality of driving target switching elements, a voltage drop that decreases the applied voltage of the switching control terminal of the driving target switching elements other than the switching completion switching element The switching element drive circuit according to claim 1, further comprising: a switching unit.
前記温度取得部により取得された温度が閾値温度を超えた場合、複数の前記駆動対象スイッチング素子のうち、前記切替完了スイッチング素子以外の駆動対象スイッチング素子の開閉制御端子の印加電圧を上昇させる電圧上昇部と、を備える請求項１〜２７のいずれか１項に記載のスイッチング素子の駆動回路。 A temperature acquisition unit for acquiring the temperature of the switching completion switching element;
When the temperature acquired by the temperature acquisition unit exceeds a threshold temperature, among the plurality of driving target switching elements, a voltage increase that increases the applied voltage of the switching control terminal of the driving target switching elements other than the switching completion switching element The switching element drive circuit according to claim 1, further comprising: a switching unit.
複数の前記駆動対象スイッチング素子は、互いに並列接続された複数の上アームスイッチング素子（ＳＵＨＡ，ＳＵＨＢ）、及び互いに並列接続されて、かつ、前記上アームスイッチング素子に直列接続された複数の下アームスイッチング素子（ＳＵＬＡ，ＳＵＬＢ）であり、
前記制御装置は、複数の前記駆動対象スイッチング素子それぞれの駆動信号を個別に生成し、
前記制御部は、前記制御装置により生成された前記駆動信号のそれぞれを取得し、取得した前記駆動信号に基づいて、取得した前記駆動信号に対応する前記駆動対象スイッチング素子に対する前記電荷の移動処理を行う請求項１〜２９のいずれか１項に記載のスイッチング素子の駆動回路。 In a switching element drive circuit applied to a system comprising a control device (40) for generating a plurality of drive target switching element drive signals,
The plurality of switching elements to be driven include a plurality of upper arm switching elements (SUHA, SUHB) connected in parallel to each other, and a plurality of lower arm switching elements connected in parallel to each other and connected in series to the upper arm switching elements. Elements (SULA, SULB),
The control device individually generates a drive signal for each of the plurality of drive target switching elements,
The control unit acquires each of the drive signals generated by the control device, and performs the charge movement process on the drive target switching element corresponding to the acquired drive signal based on the acquired drive signal. The switching element drive circuit according to any one of claims 1 to 29.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US15/490,390 US10291110B2 (en) | 2016-04-19 | 2017-04-18 | Driving circuit for switching element and power conversion system |
| CN201710258063.0A CN107306127B (en) | 2016-04-19 | 2017-04-19 | Drive circuit for switching element and power conversion system |
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016083516 | 2016-04-19 | ||
| JP2016083516 | 2016-04-19 | ||
| JP2016204535 | 2016-10-18 | ||
| JP2016204535 | 2016-10-18 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2018068097A true JP2018068097A (en) | 2018-04-26 |
| JP6919292B2 JP6919292B2 (en) | 2021-08-18 |
Family
ID=62087427
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017078462A Active JP6919292B2 (en) | 2016-04-19 | 2017-04-11 | Switching element drive circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP6919292B2 (en) |
Cited By (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019198176A (en) * | 2018-05-09 | 2019-11-14 | 株式会社デンソー | Driving device for switch |
| JP2020005086A (en) * | 2018-06-27 | 2020-01-09 | 株式会社デンソー | Switch drive circuit |
| JP2020025165A (en) * | 2018-08-06 | 2020-02-13 | 株式会社デンソー | Drive circuit |
| JP2020025384A (en) * | 2018-08-06 | 2020-02-13 | 株式会社デンソー | Control circuit |
| CN111106742A (en) * | 2018-10-09 | 2020-05-05 | 株式会社电装 | Drive circuit for a switch |
| WO2020090788A1 (en) * | 2018-11-02 | 2020-05-07 | 株式会社デンソー | Power conversion device |
| JP2020078239A (en) * | 2018-11-02 | 2020-05-21 | 株式会社デンソー | Power conversion device |
| JP2020092505A (en) * | 2018-12-04 | 2020-06-11 | トヨタ自動車株式会社 | Power conversion device |
| JP2020141550A (en) * | 2019-03-01 | 2020-09-03 | 株式会社デンソー | Drive device for switch |
| JP2020156142A (en) * | 2019-03-18 | 2020-09-24 | マレリ株式会社 | Power conversion device |
| JP2020156141A (en) * | 2019-03-18 | 2020-09-24 | 株式会社デンソー | Drive circuit for switch |
| WO2020202873A1 (en) * | 2019-04-05 | 2020-10-08 | 株式会社デンソー | Semiconductor device |
| JP2020178412A (en) * | 2019-04-16 | 2020-10-29 | 富士電機株式会社 | Power converter |
| JP2022059436A (en) * | 2020-10-01 | 2022-04-13 | 三菱電機株式会社 | Semiconductor device |
| US11683032B2 (en) | 2021-05-31 | 2023-06-20 | Mitsubishi Electric Corporation | Power semiconductor device |
| WO2023175909A1 (en) * | 2022-03-18 | 2023-09-21 | 三菱電機株式会社 | Inverter and electric vehicle |
| JP7507734B2 (en) | 2021-09-06 | 2024-06-28 | 三菱電機株式会社 | Semiconductor element driving circuit and semiconductor element driving device |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354156A (en) * | 1991-05-31 | 1992-12-08 | Fuji Electric Co Ltd | Semiconductor switching device |
| JPH05291913A (en) * | 1992-04-08 | 1993-11-05 | Fuji Electric Co Ltd | Semiconductor switching device |
| JPH07322600A (en) * | 1994-05-26 | 1995-12-08 | Toshiba Corp | Semiconductor switching circuit |
| JP2006191774A (en) * | 2005-01-07 | 2006-07-20 | Toyota Motor Corp | Power control circuit and vehicle |
| JP2010217043A (en) * | 2009-03-17 | 2010-09-30 | Fuji Electric Holdings Co Ltd | Apparatus for testing power conversion apparatus |
| JP2010279193A (en) * | 2009-05-29 | 2010-12-09 | Mitsubishi Electric Corp | Power converter |
| JP2013215039A (en) * | 2012-04-02 | 2013-10-17 | Denso Corp | Power conversion device |
| JP2014217249A (en) * | 2013-04-30 | 2014-11-17 | 株式会社デンソー | Drive circuit of switching element to be driven |
| JP5805513B2 (en) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | Power semiconductor device |
-
2017
- 2017-04-11 JP JP2017078462A patent/JP6919292B2/en active Active
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04354156A (en) * | 1991-05-31 | 1992-12-08 | Fuji Electric Co Ltd | Semiconductor switching device |
| JPH05291913A (en) * | 1992-04-08 | 1993-11-05 | Fuji Electric Co Ltd | Semiconductor switching device |
| JPH07322600A (en) * | 1994-05-26 | 1995-12-08 | Toshiba Corp | Semiconductor switching circuit |
| JP2006191774A (en) * | 2005-01-07 | 2006-07-20 | Toyota Motor Corp | Power control circuit and vehicle |
| JP2010217043A (en) * | 2009-03-17 | 2010-09-30 | Fuji Electric Holdings Co Ltd | Apparatus for testing power conversion apparatus |
| JP2010279193A (en) * | 2009-05-29 | 2010-12-09 | Mitsubishi Electric Corp | Power converter |
| JP5805513B2 (en) * | 2011-12-14 | 2015-11-04 | 三菱電機株式会社 | Power semiconductor device |
| JP2013215039A (en) * | 2012-04-02 | 2013-10-17 | Denso Corp | Power conversion device |
| JP2014217249A (en) * | 2013-04-30 | 2014-11-17 | 株式会社デンソー | Drive circuit of switching element to be driven |
Cited By (29)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2019198176A (en) * | 2018-05-09 | 2019-11-14 | 株式会社デンソー | Driving device for switch |
| JP7067250B2 (en) | 2018-05-09 | 2022-05-16 | 株式会社デンソー | Switch drive |
| JP2020005086A (en) * | 2018-06-27 | 2020-01-09 | 株式会社デンソー | Switch drive circuit |
| JP7052598B2 (en) | 2018-06-27 | 2022-04-12 | 株式会社デンソー | Switch drive circuit |
| JP2020025165A (en) * | 2018-08-06 | 2020-02-13 | 株式会社デンソー | Drive circuit |
| JP2020025384A (en) * | 2018-08-06 | 2020-02-13 | 株式会社デンソー | Control circuit |
| CN111106742A (en) * | 2018-10-09 | 2020-05-05 | 株式会社电装 | Drive circuit for a switch |
| CN111106742B (en) * | 2018-10-09 | 2024-03-29 | 株式会社电装 | Driving circuit for switch |
| WO2020090788A1 (en) * | 2018-11-02 | 2020-05-07 | 株式会社デンソー | Power conversion device |
| JP2020078239A (en) * | 2018-11-02 | 2020-05-21 | 株式会社デンソー | Power conversion device |
| JP2020092505A (en) * | 2018-12-04 | 2020-06-11 | トヨタ自動車株式会社 | Power conversion device |
| JP7139922B2 (en) | 2018-12-04 | 2022-09-21 | 株式会社デンソー | power converter |
| CN113544953A (en) * | 2019-03-01 | 2021-10-22 | 株式会社电装 | Driving device of switch |
| CN113544953B (en) * | 2019-03-01 | 2023-10-31 | 株式会社电装 | Driving device of switch |
| WO2020179633A1 (en) * | 2019-03-01 | 2020-09-10 | 株式会社デンソー | Drive device for switch |
| JP2020141550A (en) * | 2019-03-01 | 2020-09-03 | 株式会社デンソー | Drive device for switch |
| JP2020156141A (en) * | 2019-03-18 | 2020-09-24 | 株式会社デンソー | Drive circuit for switch |
| JP2020156142A (en) * | 2019-03-18 | 2020-09-24 | マレリ株式会社 | Power conversion device |
| JP7140015B2 (en) | 2019-03-18 | 2022-09-21 | 株式会社デンソー | switch drive circuit |
| JP2020170826A (en) * | 2019-04-05 | 2020-10-15 | 株式会社デンソー | Semiconductor device |
| WO2020202873A1 (en) * | 2019-04-05 | 2020-10-08 | 株式会社デンソー | Semiconductor device |
| JP2020178412A (en) * | 2019-04-16 | 2020-10-29 | 富士電機株式会社 | Power converter |
| JP7196750B2 (en) | 2019-04-16 | 2022-12-27 | 富士電機株式会社 | power converter |
| US11894783B2 (en) | 2020-10-01 | 2024-02-06 | Mitsubishi Electric Corporation | Semiconductor device |
| JP7447756B2 (en) | 2020-10-01 | 2024-03-12 | 三菱電機株式会社 | semiconductor equipment |
| JP2022059436A (en) * | 2020-10-01 | 2022-04-13 | 三菱電機株式会社 | Semiconductor device |
| US11683032B2 (en) | 2021-05-31 | 2023-06-20 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP7507734B2 (en) | 2021-09-06 | 2024-06-28 | 三菱電機株式会社 | Semiconductor element driving circuit and semiconductor element driving device |
| WO2023175909A1 (en) * | 2022-03-18 | 2023-09-21 | 三菱電機株式会社 | Inverter and electric vehicle |
Also Published As
| Publication number | Publication date |
|---|---|
| JP6919292B2 (en) | 2021-08-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6919292B2 (en) | Switching element drive circuit | |
| CN107306127B (en) | Drive circuit for switching element and power conversion system | |
| JP6394421B2 (en) | Drive device for semiconductor switching element | |
| JP4844653B2 (en) | Driving device for power switching element | |
| US8432715B2 (en) | Power conversion control apparatus for power conversion circuit including high-side and low-side switching elements and power storage device | |
| US9112344B2 (en) | Driver for switching element and control system for rotary machine using the same | |
| JP5493902B2 (en) | Power converter | |
| US10530155B2 (en) | Drive circuit for switching elements | |
| JP5099194B2 (en) | Power converter | |
| JP5556442B2 (en) | Switching element drive circuit | |
| JP2010283973A (en) | Driving device for power-switching element | |
| CN103208908A (en) | Driver for switching element and control system for rotary machine using the same | |
| JP2012130133A (en) | Drive circuit of switching element and method for manufacturing the same | |
| JP2011135731A (en) | Driver of switching element | |
| JP6314532B2 (en) | Power conversion system | |
| US20130229208A1 (en) | Drive circuit for switching elements | |
| US8829951B2 (en) | Drive circuit for switching element | |
| JP6439522B2 (en) | Switching element drive circuit | |
| JP6384300B2 (en) | Driving device for power conversion circuit | |
| JP6102586B2 (en) | Drive circuit for switching element to be driven | |
| JP2020036418A (en) | Switch driving device | |
| US8749279B2 (en) | Driver apparatus for switching elements | |
| JP2011030361A (en) | Driver of power switching element | |
| JP2010093885A (en) | Drive circuit for power switching element | |
| JP6762268B2 (en) | Inverter device and electric device using it |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200213 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210126 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210315 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210622 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210705 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6919292 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |