JP2018060885A - Method of manufacturing semiconductor device - Google Patents

Method of manufacturing semiconductor device Download PDF

Info

Publication number
JP2018060885A
JP2018060885A JP2016196397A JP2016196397A JP2018060885A JP 2018060885 A JP2018060885 A JP 2018060885A JP 2016196397 A JP2016196397 A JP 2016196397A JP 2016196397 A JP2016196397 A JP 2016196397A JP 2018060885 A JP2018060885 A JP 2018060885A
Authority
JP
Japan
Prior art keywords
film
aluminum film
semiconductor device
aluminum
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016196397A
Other languages
Japanese (ja)
Other versions
JP6708087B2 (en
Inventor
聡 桑野
Satoshi Kuwano
聡 桑野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2016196397A priority Critical patent/JP6708087B2/en
Publication of JP2018060885A publication Critical patent/JP2018060885A/en
Application granted granted Critical
Publication of JP6708087B2 publication Critical patent/JP6708087B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To suppress the occurrence of failures in a semiconductor device.SOLUTION: A method of manufacturing a semiconductor device comprises the steps of: forming a first aluminum film on a surface of a semiconductor substrate comprising a semiconductor layer; heating the first aluminum film; and forming a second aluminum film on a surface of the first aluminum film after heating. By this manufacturing method, a defective part of the first aluminum film is covered with the second aluminum film, so that cracks starting from the defective part can be suppressed.SELECTED DRAWING: Figure 2

Description

本明細書は、半導体装置の製造方法に関する技術を開示する。   This specification discloses the technique regarding the manufacturing method of a semiconductor device.

半導体装置は、例えばインバータやコンバータとして使用されるパワー半導体モジュールの内部に組み込まれる。特許文献１には、４つの半導体装置を備えるパワー半導体モジュールが開示されている。特許文献１では、半導体装置の表面電極に、はんだ層を介してＣｕ（銅）ブロックや端子が接続されている。   The semiconductor device is incorporated in a power semiconductor module used as an inverter or a converter, for example. Patent Document 1 discloses a power semiconductor module including four semiconductor devices. In Patent Document 1, a Cu (copper) block or a terminal is connected to a surface electrode of a semiconductor device via a solder layer.

特開２００８−２１０８２９号公報JP 2008-210829 A

半導体装置の電極は、アルミニウム膜と、そのアルミニウム膜の表面を覆う他の金属膜（例えば、はんだ接合用のニッケル膜）を有する。半導体装置の製造工程において、半導体層を備える半導体基板に異物が付着しており、その異物を覆うようにアルミニウム膜が形成される場合がある。その後の製造工程で、半導体基板に熱が加わると、異物からガスが生じ、異物を覆う部分でアルミニウム膜が欠損する場合がある。その後にアルミニウム膜の表面に他の金属膜が形成されると、アルミニウム膜の欠損部に他の金属膜が入り込む。欠損部に他の金属膜が入り込むと、半導体装置の動作時に欠損部で高い熱応力が生じ、欠損部を起点として半導体基板にクラックが生じるおそれがある。   An electrode of a semiconductor device has an aluminum film and another metal film (for example, a nickel film for solder bonding) that covers the surface of the aluminum film. In a manufacturing process of a semiconductor device, foreign matter is attached to a semiconductor substrate including a semiconductor layer, and an aluminum film may be formed to cover the foreign matter. In the subsequent manufacturing process, when heat is applied to the semiconductor substrate, gas is generated from the foreign matter, and the aluminum film may be lost at the portion covering the foreign matter. Thereafter, when another metal film is formed on the surface of the aluminum film, the other metal film enters the defect portion of the aluminum film. When another metal film enters the defect portion, high thermal stress is generated in the defect portion during the operation of the semiconductor device, and there is a possibility that a crack may occur in the semiconductor substrate starting from the defect portion.

本明細書が開示する半導体装置の製造方法は、半導体層を備える半導体基板の表面に第１アルミニウム膜を形成する工程と、第１アルミニウム膜を加熱する工程と、加熱後の第１アルミニウム膜の表面に第２アルミニウム膜を形成する工程を備える。   A method for manufacturing a semiconductor device disclosed in this specification includes a step of forming a first aluminum film on a surface of a semiconductor substrate including a semiconductor layer, a step of heating the first aluminum film, and a step of heating the first aluminum film. Forming a second aluminum film on the surface;

なお、第１アルミニウム膜は、半導体層に接するように形成されてもよいし、半導体層と第１アルミニウム膜との間に他の層（例えば、絶縁層等）が介在するように形成されてもよい。   The first aluminum film may be formed so as to be in contact with the semiconductor layer, or may be formed such that another layer (for example, an insulating layer) is interposed between the semiconductor layer and the first aluminum film. Also good.

この形態の半導体装置の製造方法によれば、第１アルミニウム膜が形成された後に加熱処理を行うため、第１アルミニウム膜下にある異物に起因する欠損を、第１アルミニウム膜に対して予め生じさせることができる。その後、第２アルミニウム膜によって第１アルミニウム膜の表面を覆うため、加熱処理により生じた第１アルミニウム膜の欠損部を第２アルミニウム膜で覆うことができる。第２アルミニウム膜で欠損部が保護されるので、半導体装置の動作時に、欠損部を起点として半導体基板にクラックが生じることを抑制することができる。   According to the method for manufacturing a semiconductor device of this aspect, since the heat treatment is performed after the first aluminum film is formed, defects due to foreign matters under the first aluminum film are generated in advance in the first aluminum film. Can be made. Thereafter, since the surface of the first aluminum film is covered with the second aluminum film, the defect of the first aluminum film generated by the heat treatment can be covered with the second aluminum film. Since the defect portion is protected by the second aluminum film, it is possible to suppress the occurrence of cracks in the semiconductor substrate starting from the defect portion during the operation of the semiconductor device.

半導体装置の概略構成を示す断面図。1 is a cross-sectional view illustrating a schematic configuration of a semiconductor device. 半導体装置の製造方法を示す工程図。Process drawing which shows the manufacturing method of a semiconductor device. 半導体装置を製造する様子を模式的に示す断面図。Sectional drawing which shows a mode that a semiconductor device is manufactured typically. 半導体装置を製造する様子を模式的に示す断面図。Sectional drawing which shows a mode that a semiconductor device is manufactured typically. 半導体装置を製造する様子を模式的に示す断面図。Sectional drawing which shows a mode that a semiconductor device is manufactured typically. 比較例の半導体装置の概略構成を示す断面図。Sectional drawing which shows schematic structure of the semiconductor device of a comparative example. 実施例２の半導体装置の概略構成を示す断面図。FIG. 6 is a cross-sectional view illustrating a schematic configuration of a semiconductor device according to Example 2; 実施例２の半導体装置を製造する様子の一例を示す断面図。Sectional drawing which shows an example of a mode that the semiconductor device of Example 2 is manufactured. 実施例２の半導体装置を製造する様子の他の例を示す断面図。Sectional drawing which shows the other example of a mode that the semiconductor device of Example 2 is manufactured. 実施例２の半導体装置を製造する様子の他の例を示す断面図。Sectional drawing which shows the other example of a mode that the semiconductor device of Example 2 is manufactured. 実施例２の半導体装置を製造する様子の他の例を示す断面図。Sectional drawing which shows the other example of a mode that the semiconductor device of Example 2 is manufactured. 実施例２の半導体装置を製造する様子の他の例を示す断面図。Sectional drawing which shows the other example of a mode that the semiconductor device of Example 2 is manufactured.

図１に示す実施例１の半導体装置１０は、半導体層１００と、絶縁膜２００と、ソース電極３００と、めっき層４００と、ドレイン電極５００を備える。   The semiconductor device 10 according to the first embodiment illustrated in FIG. 1 includes a semiconductor layer 100, an insulating film 200, a source electrode 300, a plating layer 400, and a drain electrode 500.

半導体層１００は、Ｓｉ（ケイ素）を主成分とするＳｉ基板である。半導体層１００は、第１面１０２と第２面１０４を有する板状である。第１面１０２は、半導体層１００において鉛直方向の上側に位置する表面である。第２面１０４は、半導体層１００において鉛直方向の下側に位置する裏面である。半導体層１００には、図示しないｎチャネル型ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）が形成されている。なお、半導体層１００には、ｎチャネル型ＭＯＳＦＥＴに代えて、ｐチャネル型ＭＯＳＦＥＴやＩＧＢＴ（Insulated Gate Bipolar Transistor）等が形成されていてもよい。また、半導体層１００の材料としてＳｉＣ（炭化ケイ素）等の化合物半導体が用いられてもよい。   The semiconductor layer 100 is a Si substrate whose main component is Si (silicon). The semiconductor layer 100 has a plate shape having a first surface 102 and a second surface 104. The first surface 102 is a surface located on the upper side in the vertical direction in the semiconductor layer 100. The second surface 104 is a back surface located on the lower side in the vertical direction in the semiconductor layer 100. In the semiconductor layer 100, an n-channel MOSFET (Metal Oxide Semiconductor Field Effect Transistor) (not shown) is formed. Note that a p-channel MOSFET, an IGBT (Insulated Gate Bipolar Transistor), or the like may be formed in the semiconductor layer 100 instead of the n-channel MOSFET. Further, a compound semiconductor such as SiC (silicon carbide) may be used as the material of the semiconductor layer 100.

絶縁膜２００は、ＳｉＯ２（二酸化ケイ素）を主成分とする、電気絶縁性を有する層である。絶縁膜２００は、半導体層１００の第１面１０２の一部を覆っている。図示しない位置では、半導体層１００の第１面１０２は、絶縁膜２００に覆われていない。 The insulating film 200 is a layer having an electrical insulating property mainly composed of SiO 2 (silicon dioxide). The insulating film 200 covers a part of the first surface 102 of the semiconductor layer 100. At a position not shown, the first surface 102 of the semiconductor layer 100 is not covered with the insulating film 200.

ソース電極３００は、Ａｌ（アルミニウム）を主成分とする金属電極である。ソース電極３００は、第１アルミニウム膜３１０と、第２アルミニウム膜３２０を有している。第１アルミニウム膜３１０は、絶縁膜２００の表面を覆っている。また、図示しない位置で、第１アルミニウム膜３１０は、絶縁膜２００に覆われていない範囲の第１面１０２を覆っている。図１の例では、第１アルミニウム膜３１０の一部分において、膜を貫通する穴ＤＥ（以下、「欠損部ＤＥ」という）が空いている。この欠損部ＤＥを含む、第１アルミニウム膜３１０の表面の全域を覆うように、第２アルミニウム膜３２０が形成されている。すなわち、ソース電極３００は、半導体層１００の第１面１０２側において、第１アルミニウム膜３１０と第２アルミニウム膜３２０とが順に積層された構成を有する。なお、第１アルミニウム膜３１０と第２アルミニウム膜３２０が同じアルミニウムにより構成されているので、これらの界面を視認できない場合がある。   The source electrode 300 is a metal electrode whose main component is Al (aluminum). The source electrode 300 has a first aluminum film 310 and a second aluminum film 320. The first aluminum film 310 covers the surface of the insulating film 200. Further, at a position not shown, the first aluminum film 310 covers the first surface 102 in a range not covered with the insulating film 200. In the example of FIG. 1, a hole DE (hereinafter referred to as “defect portion DE”) penetrating the film is vacant in a part of the first aluminum film 310. A second aluminum film 320 is formed so as to cover the entire surface of the first aluminum film 310 including the defective portion DE. That is, the source electrode 300 has a configuration in which the first aluminum film 310 and the second aluminum film 320 are sequentially stacked on the first surface 102 side of the semiconductor layer 100. In addition, since the 1st aluminum film 310 and the 2nd aluminum film 320 are comprised with the same aluminum, these interfaces may not be visually recognized.

めっき層４００は、ニッケル膜４１０と、金膜４２０とからなる２層の金属膜により構成されている。ニッケル膜４１０は、Ｎｉ（ニッケル）を主成分とする金属膜である。ニッケル膜４１０は、ソース電極３００の第２アルミニウム膜３２０の表面の全域を覆っている。金膜４２０は、Ａｕ（金）を主成分とする金属膜である。金膜４２０は、ニッケル膜４１０の表面の全域を覆っている。   The plating layer 400 is composed of a two-layer metal film composed of a nickel film 410 and a gold film 420. The nickel film 410 is a metal film containing Ni (nickel) as a main component. The nickel film 410 covers the entire surface of the second aluminum film 320 of the source electrode 300. The gold film 420 is a metal film containing Au (gold) as a main component. The gold film 420 covers the entire surface of the nickel film 410.

ドレイン電極５００は、半導体層１００の第２面１０４の全域を覆っている。ドレイン電極５００は、はんだ接続用の電極である。   The drain electrode 500 covers the entire second surface 104 of the semiconductor layer 100. The drain electrode 500 is an electrode for solder connection.

図２は、半導体装置１０の製造方法を示す工程図である。図３から図５は、半導体装置１０を製造する様子を模式的に示す断面図である。   FIG. 2 is a process diagram illustrating a method for manufacturing the semiconductor device 10. 3 to 5 are cross-sectional views schematically showing how the semiconductor device 10 is manufactured.

半導体装置１０は、半導体層１００のみからなる半導体基板を材料として製造される。なお、以下に説明する各工程で、半導体層１００の表面等に電極、絶縁層等が形成されるが、以下では、半導体層１００と電極、絶縁層等を含めて半導体基板と呼ぶ。   The semiconductor device 10 is manufactured using a semiconductor substrate composed only of the semiconductor layer 100 as a material. Note that in each step described below, an electrode, an insulating layer, and the like are formed on the surface of the semiconductor layer 100 and the like. Hereinafter, the semiconductor layer 100 and the electrode, the insulating layer, and the like are referred to as a semiconductor substrate.

まず、半導体層１００に対して、図示しないＭＯＳＦＥＴの第１面１０２側の構造（ｎ型ソース領域、ｐ型ボディ領域、ゲート絶縁膜、ゲート電極等）を形成する（工程Ｐ１１０）。ＭＯＳＦＥＴの構造の形成には、イオン注入、フォトリソグラフィ法、エッチング法、ＣＶＤ技術等を用いることができる。次に、ＣＶＤ法等を用いて、半導体層１００の第１面１０２に、図１で説明した絶縁膜２００を形成する（工程Ｐ１２０）。その後、絶縁膜２００を、所定の形状にパターニングする。   First, a structure (n-type source region, p-type body region, gate insulating film, gate electrode, etc.) on the first surface 102 side of the MOSFET (not shown) is formed on the semiconductor layer 100 (process P110). For the formation of the MOSFET structure, ion implantation, photolithography, etching, CVD, or the like can be used. Next, the insulating film 200 described in FIG. 1 is formed on the first surface 102 of the semiconductor layer 100 by using a CVD method or the like (process P120). Thereafter, the insulating film 200 is patterned into a predetermined shape.

次に、スパッタ法等を用いて、絶縁膜２００の表面を覆う第１アルミニウム膜３１０を形成する（工程Ｐ１３０）。なお、絶縁膜２００が存在しない範囲では、第１アルミニウム膜３１０によって半導体層１００の第１面１０２が覆われる。ここで、図３に示すように、絶縁膜２００の表面に異物２０が付着していた場合を想定する。この場合、工程Ｐ１３０で形成される第１アルミニウム膜３１０は、異物２０の表面を覆う。   Next, a first aluminum film 310 that covers the surface of the insulating film 200 is formed by sputtering or the like (process P130). In the range where the insulating film 200 does not exist, the first surface 102 of the semiconductor layer 100 is covered with the first aluminum film 310. Here, as shown in FIG. 3, it is assumed that the foreign material 20 is attached to the surface of the insulating film 200. In this case, the first aluminum film 310 formed in the process P130 covers the surface of the foreign material 20.

次に、半導体基板（すなわち、半導体層１００、絶縁膜２００及び第１アルミニウム膜３１０）を加熱処理する（工程Ｐ１４０）。この加熱処理は、異物２０を気化させることを目的とするため、３８０℃以上で加熱を行うことが好ましい。図４は、工程Ｐ１４０が終了した後における半導体基板の断面の模式図である。図示のように、異物２０の気化に伴って第１アルミニウム膜３１０の一部分（異物２０を覆っていた部分）に穴が開き、欠損部ＤＥが生じる。   Next, the semiconductor substrate (that is, the semiconductor layer 100, the insulating film 200, and the first aluminum film 310) is subjected to heat treatment (process P140). Since this heat treatment is intended to vaporize the foreign matter 20, it is preferable to heat at 380 ° C. or higher. FIG. 4 is a schematic diagram of a cross section of the semiconductor substrate after the process P140 is completed. As illustrated, with the vaporization of the foreign matter 20, a hole is opened in a part of the first aluminum film 310 (the portion that covered the foreign matter 20), and a defective portion DE is generated.

次に、図５に示すように、スパッタ法等を用いて、欠損部ＤＥを含む第１アルミニウム膜３１０の表面の全域を覆うように第２アルミニウム膜３２０を形成する（工程Ｐ１５０）。工程Ｐ１５０によって、工程Ｐ１４０で生じた第１アルミニウム膜３１０の欠損部ＤＥが、第２アルミニウム膜３２０で覆われる。第１アルミニウム膜３１０と第２アルミニウム膜３２０によってソース電極３００が形成される。   Next, as shown in FIG. 5, the second aluminum film 320 is formed so as to cover the entire surface of the first aluminum film 310 including the defect portion DE using a sputtering method or the like (process P150). By the process P150, the defective portion DE of the first aluminum film 310 generated in the process P140 is covered with the second aluminum film 320. A source electrode 300 is formed by the first aluminum film 310 and the second aluminum film 320.

次に、フォトグラフィ法、エッチング法を用いて、ソース電極３００を図示しない所定の形状に加工する（工程Ｐ１６０）。さらに、工程Ｐ１６０では、第２アルミニウム膜の表面に、所定の形状にパターニングされたポリイミド膜（図示省略）を形成する。ポリイミド膜は半導体装置１０の実装時の緩衝膜となる。   Next, the source electrode 300 is processed into a predetermined shape (not shown) by using a photolithography method and an etching method (process P160). Further, in step P160, a polyimide film (not shown) patterned in a predetermined shape is formed on the surface of the second aluminum film. The polyimide film serves as a buffer film when the semiconductor device 10 is mounted.

次に、半導体層１００の第２面１０４を研磨して、半導体層１００を薄板化する（工程Ｐ１７０）。次に、半導体層１００の第２面１０４に、図示しない拡散層（ＭＯＦＥＴのドレイン領域等）を形成する（工程Ｐ１８０）。拡散層の形成には、フォトリソグラフィ法、イオン注入法、レーザアニール法等を用いることができる。次に、スパッタ法等を用いて、第２面１０４の全域を覆うようにドレイン電極５００を形成する（工程Ｐ１９０）。   Next, the second surface 104 of the semiconductor layer 100 is polished to thin the semiconductor layer 100 (process P170). Next, a diffusion layer (not shown) (such as a MOFET drain region) is formed on the second surface 104 of the semiconductor layer 100 (process P180). For the formation of the diffusion layer, a photolithography method, an ion implantation method, a laser annealing method, or the like can be used. Next, the drain electrode 500 is formed so as to cover the entire area of the second surface 104 by using a sputtering method or the like (process P190).

次に、スパッタ法あるいはめっき法を用いて、第２アルミニウム膜３２０の表面の全域を覆うニッケル膜４１０を形成する（工程Ｐ２００）。さらに、スパッタ法あるいはめっき法を用いて、ニッケル膜４１０の表面の全域を覆う金膜４２０を形成する（工程Ｐ２１０）。   Next, a nickel film 410 that covers the entire surface of the second aluminum film 320 is formed by sputtering or plating (process P200). Further, a gold film 420 that covers the entire surface of the nickel film 410 is formed by sputtering or plating (process P210).

以上の工程を経て、図１で説明した半導体装置１０が製造される。上述した半導体装置１０の製造方法によれば、第１アルミニウム膜３１０が形成（工程Ｐ１３０）された後に加熱処理（工程Ｐ１４０）を行う。この加熱処理（工程Ｐ１４０）によって、第１アルミニウム膜３１０と絶縁膜２００との間にある異物２０に起因する欠損部ＤＥを、第１アルミニウム膜３１０に対して予め生じさせることができる（図４）。その後、第２アルミニウム膜３２０によって第１アルミニウム膜３１０の表面が覆われる（工程Ｐ１５０）ため、加熱処理（工程Ｐ１４０）により生じた欠損部ＤＥを、第２アルミニウム膜３２０で覆うことができる（図５）。したがって、欠損部ＤＥに対して、他の金属膜（例えば、ニッケル膜４１０、金膜４２０、ポリイミド膜等）が入り込むことを防止することができる。   Through the above steps, the semiconductor device 10 described with reference to FIG. 1 is manufactured. According to the manufacturing method of the semiconductor device 10 described above, the heat treatment (process P140) is performed after the first aluminum film 310 is formed (process P130). By this heat treatment (process P140), a defective portion DE caused by the foreign matter 20 between the first aluminum film 310 and the insulating film 200 can be generated in advance in the first aluminum film 310 (FIG. 4). ). Thereafter, since the surface of the first aluminum film 310 is covered with the second aluminum film 320 (process P150), the defect portion DE generated by the heat treatment (process P140) can be covered with the second aluminum film 320 (FIG. 5). Therefore, it is possible to prevent other metal films (for example, nickel film 410, gold film 420, polyimide film, etc.) from entering the defect portion DE.

図６は、比較例の半導体装置１０ｘの概略構成を示す断面図である。半導体装置１０ｘは、ソース電極３００ｘを備える。ソース電極３００ｘは、単一の第１アルミニウム膜３１０のみからなる。半導体装置１０ｘの製造方法では、図２で説明した工程Ｐ１４０、Ｐ１５０が実施されない。このため、製造工程中に半導体基板が加熱されて第１アルミニウム膜３１０に欠損部ＤＥが生じると、欠損部ＤＥにニッケル膜４１０が入り込む。欠損部ＤＥにニッケル膜４１０が入り込むと、欠損部ＤＥの底部で、ニッケル膜４１０、第１アルミニウム膜３１０及び絶縁膜２００の三種類の層が互いに接触する。ニッケル膜４１０、第１アルミニウム膜３１０及び絶縁膜２００の線膨張係数が互いに異なるため、半導体装置１０ｘの完成後に半導体装置１０ｘが動作して温度上昇すると、これらの三種類の材料が互いに接触する箇所で高い熱応力が発生する。その結果、欠損部ＤＥを起点として絶縁膜２００や半導体層１００にクラックＣＫが生じるおそれがある。   FIG. 6 is a cross-sectional view illustrating a schematic configuration of a semiconductor device 10x of a comparative example. The semiconductor device 10x includes a source electrode 300x. The source electrode 300x is composed of only a single first aluminum film 310. In the method for manufacturing the semiconductor device 10x, the processes P140 and P150 described with reference to FIG. 2 are not performed. For this reason, when the semiconductor substrate is heated during the manufacturing process and a defect portion DE is generated in the first aluminum film 310, the nickel film 410 enters the defect portion DE. When the nickel film 410 enters the defect portion DE, the three layers of the nickel film 410, the first aluminum film 310, and the insulating film 200 are in contact with each other at the bottom of the defect portion DE. Since the linear expansion coefficients of the nickel film 410, the first aluminum film 310, and the insulating film 200 are different from each other, when the semiconductor device 10x operates and the temperature rises after the completion of the semiconductor device 10x, these three kinds of materials come into contact with each other. High thermal stress is generated. As a result, a crack CK may be generated in the insulating film 200 or the semiconductor layer 100 starting from the defective portion DE.

これに対し、実施例１の方法で製造された半導体装置１０は、図１に示すように、欠損部ＤＥに第１アルミニウム膜３１０と同じアルミニウムによって構成された第２アルミニウム膜３２０が入り込むので、欠損部ＤＥの底部に三種類の材料が互いに接触する箇所がない。したがって、半導体装置１０の動作時に、欠損部ＤＥで高い熱応力が生じることが抑制され、欠損部ＤＥを起点としてクラックが生じることが抑制される。   On the other hand, in the semiconductor device 10 manufactured by the method of Example 1, as shown in FIG. 1, the second aluminum film 320 made of the same aluminum as the first aluminum film 310 enters the defect portion DE. There is no place where the three kinds of materials contact each other at the bottom of the defect part DE. Therefore, during operation of the semiconductor device 10, it is possible to suppress the occurrence of high thermal stress in the defective portion DE, and it is possible to suppress the generation of cracks starting from the defective portion DE.

図７に示す実施例２の半導体装置１０ａでは、ソース電極３００ａが、第１アルミニウム膜３１０と第２アルミニウム膜３２０の間に挟まれた窒化チタン膜３３０を有する。窒化チタン膜３３０は、高い強度を有する。実施例２の製造方法では、図２で説明した工程Ｐ１４０と工程１５０の間に、窒化チタン膜３３０を形成する工程Ｐ１４５を実行する。   In the semiconductor device 10a of the second embodiment shown in FIG. 7, the source electrode 300a has a titanium nitride film 330 sandwiched between the first aluminum film 310 and the second aluminum film 320. The titanium nitride film 330 has high strength. In the manufacturing method of the second embodiment, the process P145 for forming the titanium nitride film 330 is performed between the process P140 and the process 150 described in FIG.

実施例２の製造方法では、実施例１の製造方法と同様に、工程Ｐ１１０〜Ｐ１４０を実行する。次に、図８に示すように、工程１４５で、スパッタ法等を用いて、第１アルミニウム膜３１０の表面を覆うように窒化チタン膜３３０を形成する。その後の工程１５０では、図８に示すように、窒化チタン膜３３０を覆うように第２アルミニウム膜３２０を形成する。その後の工程１６０〜２１０、実施例１の製造方法と同様に実行される。   In the manufacturing method of the second embodiment, steps P110 to P140 are performed in the same manner as the manufacturing method of the first embodiment. Next, as shown in FIG. 8, in step 145, a titanium nitride film 330 is formed so as to cover the surface of the first aluminum film 310 using a sputtering method or the like. In the subsequent step 150, as shown in FIG. 8, a second aluminum film 320 is formed so as to cover the titanium nitride film 330. Subsequent steps 160 to 210 are performed in the same manner as the manufacturing method of the first embodiment.

実施例２の半導体装置１０ａの製造方法によれば、工程Ｐ１３０およびＰ１４０によって、異物２０による欠損部ＤＥを、第１アルミニウム膜３１０に対して予め生じさせることができる。その後、工程Ｐ１４５およびＰ１５０によって、窒化チタン膜３３０と第２アルミニウム膜３２０の２層の膜によって欠損部ＤＥを覆うことで、欠損部ＤＥをより強固に保護することができる。この結果、実施例２の半導体装置１０ａの製造方法によれば、欠損部ＤＥに他の金属膜が入り込むことを防止することができる。このため、半導体装置１０ａの動作時に、欠損部ＤＥを起点としてクラックが生じることが抑制される。   According to the method for manufacturing the semiconductor device 10a of the second embodiment, the defect portion DE due to the foreign matter 20 can be generated in advance in the first aluminum film 310 by the processes P130 and P140. Thereafter, the defect part DE can be more firmly protected by covering the defect part DE with two layers of the titanium nitride film 330 and the second aluminum film 320 in steps P145 and P150. As a result, according to the method for manufacturing the semiconductor device 10a of the second embodiment, it is possible to prevent another metal film from entering the defect portion DE. For this reason, during the operation of the semiconductor device 10a, the occurrence of cracks starting from the defective portion DE is suppressed.

図９〜図１２は、実施例２の半導体装置１０ａを製造する様子の他の例を示す断面図である。図９〜図１２では、絶縁膜２００と第１アルミニウム膜３１０との間に異物は存在せず（図９）、ソース電極３００の加工（工程Ｐ１６０）において使用するレジスト３０に意図しない穴ＨＯが存在する場合を例示する（図１０）。   FIGS. 9-12 is sectional drawing which shows the other example of a mode that the semiconductor device 10a of Example 2 is manufactured. 9 to 12, no foreign matter is present between the insulating film 200 and the first aluminum film 310 (FIG. 9), and an unintended hole HO is formed in the resist 30 used in the processing of the source electrode 300 (process P160). The case where it exists is illustrated (FIG. 10).

実施例２の半導体装置１０ａの製造方法によれば、工程Ｐ１６０によってソース電極３００の図示しない部分をエッチングするときに、レジスト３０の穴ＨＯ内で第２アルミニウム膜３２０がエッチングされる。このため、図１１に示すように、穴ＨＯ内で第２アルミニウム膜３２０に欠損部ＤＥが生じる。しかし、欠損部ＤＥの下側には窒化チタン膜３３０が形成されているため、窒化チタン膜３３０でエッチングが停止する。つまり、窒化チタン膜３３０によって、欠損部ＤＥの下側の第１アルミニウム膜３１０がエッチングされることを防止することができる。このため、第２アルミニウム膜３２０と第１アルミニウム膜３１０を貫通する欠損部ＤＥの発生を防止することができる。したがって、図１２に示すように、欠損部ＤＥに入り込むニッケル膜４１０が、絶縁膜２００までは達しない。実施例２の半導体装置１０ａの製造方法によれば、レジスト３０に意図しない穴ＨＯが形成される場合でも、半導体装置１０ａの不良を抑制できる。   According to the method for manufacturing the semiconductor device 10a of the second embodiment, the second aluminum film 320 is etched in the hole HO of the resist 30 when the not-shown portion of the source electrode 300 is etched by the process P160. For this reason, as shown in FIG. 11, a defective portion DE is generated in the second aluminum film 320 in the hole HO. However, since the titanium nitride film 330 is formed below the defect part DE, the etching stops at the titanium nitride film 330. That is, the titanium nitride film 330 can prevent the first aluminum film 310 below the defect portion DE from being etched. For this reason, generation | occurrence | production of the defect | deletion part DE which penetrates the 2nd aluminum film 320 and the 1st aluminum film 310 can be prevented. Therefore, as shown in FIG. 12, the nickel film 410 that enters the defect part DE does not reach the insulating film 200. According to the method for manufacturing the semiconductor device 10a of the second embodiment, even when an unintended hole HO is formed in the resist 30, defects in the semiconductor device 10a can be suppressed.

なお、上記実施例の製造方法では、ソース電極３００として３層以上のアルミニウム膜を形成する工程を含んでもよい。上記実施例の製造方法の説明で例示した材料は、任意に変更可能である。例えば、ニッケル膜４１０に関してＮｉに代えてＣｕを用いてもよいし、窒化チタン膜３３０に関してＴｉＮに代えてＴｉ，Ｗ，Ｍｏ等を用いてもよい。上記実施例の製造方法における各工程間には、他の工程（例えば、不純物の注入工程、平坦化するための研磨工程、洗浄工程等）を実施してもよい。   Note that the manufacturing method of the above embodiment may include a step of forming three or more layers of aluminum films as the source electrode 300. The materials exemplified in the description of the manufacturing method of the above embodiment can be arbitrarily changed. For example, Cu may be used instead of Ni for the nickel film 410, and Ti, W, Mo, etc. may be used for the titanium nitride film 330 instead of TiN. Other steps (for example, an impurity implantation step, a polishing step for flattening, a cleaning step, etc.) may be performed between the steps in the manufacturing method of the above embodiment.

また、上記実施例の製造方法において、工程Ｐ１４０の加熱処理が、水素終端工程を兼ねていてもよい。すなわち、工程Ｐ１４０の加熱処理を、水素雰囲気中で行い、半導体層１００中のダングリングボンドに水素を結合させてもよい。これにより、半導体装置の特性を安定させることができる。   Moreover, in the manufacturing method of the said Example, the heat processing of process P140 may serve as the hydrogen termination process. That is, the heat treatment in Step P <b> 140 may be performed in a hydrogen atmosphere so that hydrogen is bonded to dangling bonds in the semiconductor layer 100. Thereby, the characteristics of the semiconductor device can be stabilized.

以上、実施形態を詳細に説明したが、これらは例示にすぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、上述した実施形態を様々に変形、変更したものが含まれる。また、本明細書または図面において説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載した組合せに限定されるものではない。また、本明細書または図面において説明した技術は、複数の目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。   Although the embodiments have been described in detail above, these are merely examples and do not limit the scope of the claims. The technology described in the claims includes various modifications and changes of the above-described embodiment. The technical elements described in this specification or the drawings exhibit technical usefulness alone or in various combinations, and are not limited to the combinations described in the claims at the time of filing. Further, the technology described in this specification or the drawings achieves a plurality of objects at the same time, and has technical usefulness by achieving one of the objects.

１０ ：半導体装置
２０ ：異物
３０ ：レジスト
１００：半導体層
１０２：第１面
１０４：第２面
２００：絶縁膜
３００：ソース電極
３１０：第１アルミニウム膜
３２０：第２アルミニウム膜
３３０：窒化チタン膜
４００：めっき層
４１０：ニッケル膜
４２０：金膜
５００：ドレイン電極
ＣＫ ：クラック
ＤＥ ：欠損部 10: Semiconductor device 20: Foreign material 30: Resist 100: Semiconductor layer 102: First surface 104: Second surface 200: Insulating film 300: Source electrode 310: First aluminum film 320: Second aluminum film 330: Titanium nitride film 400 : Plating layer 410: Nickel film 420: Gold film 500: Drain electrode CK: Crack DE: Defect

Claims (1)

半導体装置の製造方法であって、
半導体層を備える半導体基板の表面に、第１アルミニウム膜を形成する工程と、
前記第１アルミニウム膜を加熱する工程と、
加熱後の前記第１アルミニウム膜の表面に、第２アルミニウム膜を形成する工程、
を備える、製造方法。 A method for manufacturing a semiconductor device, comprising:
Forming a first aluminum film on a surface of a semiconductor substrate including a semiconductor layer;
Heating the first aluminum film;
Forming a second aluminum film on the surface of the first aluminum film after heating;
A manufacturing method comprising:
JP2016196397A 2016-10-04 2016-10-04 Method of manufacturing semiconductor device Active JP6708087B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016196397A JP6708087B2 (en) 2016-10-04 2016-10-04 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016196397A JP6708087B2 (en) 2016-10-04 2016-10-04 Method of manufacturing semiconductor device

Publications (2)

Publication Number Publication Date
JP2018060885A true JP2018060885A (en) 2018-04-12
JP6708087B2 JP6708087B2 (en) 2020-06-10

Family

ID=61910067

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016196397A Active JP6708087B2 (en) 2016-10-04 2016-10-04 Method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP6708087B2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019189174A1 (en) 2018-03-27 2019-10-03 日鉄ステンレス株式会社 Ferritic stainless steel and method for manufacturing same, ferritic stainless steel plate and method for manufacturing same, and fuel cell member

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069891A (en) * 2010-09-27 2012-04-05 Denso Corp Manufacturing method of semiconductor device
JP2014204014A (en) * 2013-04-08 2014-10-27 三菱電機株式会社 Semiconductor device and manufacturing method of the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012069891A (en) * 2010-09-27 2012-04-05 Denso Corp Manufacturing method of semiconductor device
JP2014204014A (en) * 2013-04-08 2014-10-27 三菱電機株式会社 Semiconductor device and manufacturing method of the same

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019189174A1 (en) 2018-03-27 2019-10-03 日鉄ステンレス株式会社 Ferritic stainless steel and method for manufacturing same, ferritic stainless steel plate and method for manufacturing same, and fuel cell member
EP4036255A1 (en) 2018-03-27 2022-08-03 NIPPON STEEL Stainless Steel Corporation Ferritic stainless steel and method for manufacturing same, ferritic stainless steel sheet and method for manufacturing same, and fuel cell member
EP4223888A2 (en) 2018-03-27 2023-08-09 NIPPON STEEL Stainless Steel Corporation Ferritic stainless steel and method for manufacturing same, ferritic stainless steel sheet and method for manufacturing same, and fuel cell member

Also Published As

Publication number Publication date
JP6708087B2 (en) 2020-06-10

Similar Documents

Publication Publication Date Title
JP6239214B1 (en) Power semiconductor device and manufacturing method thereof
JP4815905B2 (en) Semiconductor device and manufacturing method thereof
JP5621334B2 (en) Semiconductor device and manufacturing method of semiconductor device
US20070278698A1 (en) Semiconductor device and semiconductor wafer and a method for manufacturing the same
JP2011216771A (en) Semiconductor device, and method of manufacturing the same
JP4967472B2 (en) Semiconductor device
US10068825B2 (en) Semiconductor device
JP2011108869A (en) Semiconductor device
JP6190953B2 (en) Semiconductor wafer, semiconductor device separated from semiconductor wafer, and method of manufacturing semiconductor device
JP6440903B2 (en) Semiconductor device and manufacturing method thereof
US7045831B2 (en) Semiconductor device
JP6708087B2 (en) Method of manufacturing semiconductor device
JP6179445B2 (en) Vertical Schottky Barrier Diode, Manufacturing Method for Vertical Schottky Barrier Diode
US20190214271A1 (en) Semiconductor device
JP6399738B2 (en) Semiconductor device
US10770424B1 (en) Semiconductor structure and method of manufacturing thereof
JP2015204333A (en) Semiconductor device and method for manufacturing semiconductor device
JP5847363B1 (en) Semiconductor device
US20140353675A1 (en) Electrode, mis semiconductor device and manufacturing method of electrode
JP6260711B2 (en) Manufacturing method of semiconductor device
JP7367580B2 (en) semiconductor equipment
WO2022210680A1 (en) Power semiconductor and method for manufacturing same
KR100883864B1 (en) Method for fabricating of semiconductor device
JP6524730B2 (en) Semiconductor device
JP2019140234A (en) Semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190517

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200218

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200421

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200504

R151 Written notification of patent or utility model registration

Ref document number: 6708087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151