JP2018060198A - Display device and electronic apparatus - Google Patents
Display device and electronic apparatus Download PDFInfo
- Publication number
- JP2018060198A JP2018060198A JP2017193212A JP2017193212A JP2018060198A JP 2018060198 A JP2018060198 A JP 2018060198A JP 2017193212 A JP2017193212 A JP 2017193212A JP 2017193212 A JP2017193212 A JP 2017193212A JP 2018060198 A JP2018060198 A JP 2018060198A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- light
- display
- substrate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 239000000758 substrate Substances 0.000 claims abstract description 213
- 239000004065 semiconductor Substances 0.000 claims description 160
- 229910044991 metal oxide Inorganic materials 0.000 claims description 20
- 150000004706 metal oxides Chemical class 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 6
- 239000010410 layer Substances 0.000 description 534
- 239000010408 film Substances 0.000 description 150
- 239000004973 liquid crystal related substance Substances 0.000 description 96
- 239000000463 material Substances 0.000 description 81
- 230000006870 function Effects 0.000 description 80
- 238000000034 method Methods 0.000 description 49
- 239000011701 zinc Substances 0.000 description 43
- 239000000523 sample Substances 0.000 description 38
- 229920005989 resin Polymers 0.000 description 36
- 239000011347 resin Substances 0.000 description 36
- 229910052751 metal Inorganic materials 0.000 description 30
- 239000002184 metal Substances 0.000 description 27
- 125000004429 atom Chemical group 0.000 description 26
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 22
- 239000012535 impurity Substances 0.000 description 22
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 21
- 229910001882 dioxygen Inorganic materials 0.000 description 21
- 239000013078 crystal Substances 0.000 description 20
- 239000011521 glass Substances 0.000 description 20
- 238000004519 manufacturing process Methods 0.000 description 19
- 239000000126 substance Substances 0.000 description 19
- 239000012790 adhesive layer Substances 0.000 description 18
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 239000010949 copper Substances 0.000 description 17
- 238000010894 electron beam technology Methods 0.000 description 17
- 230000001965 increasing effect Effects 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 16
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 16
- 229910052782 aluminium Inorganic materials 0.000 description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 16
- 229910052802 copper Inorganic materials 0.000 description 16
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 15
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 15
- 238000005259 measurement Methods 0.000 description 15
- 239000007769 metal material Substances 0.000 description 15
- 229910052719 titanium Inorganic materials 0.000 description 15
- 239000010936 titanium Substances 0.000 description 15
- 230000001976 improved effect Effects 0.000 description 13
- 229910052760 oxygen Inorganic materials 0.000 description 13
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 12
- 239000000956 alloy Substances 0.000 description 12
- 230000005684 electric field Effects 0.000 description 12
- 230000008569 process Effects 0.000 description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 11
- 239000000835 fiber Substances 0.000 description 11
- 229910052733 gallium Inorganic materials 0.000 description 11
- 238000013507 mapping Methods 0.000 description 11
- 229910052759 nickel Inorganic materials 0.000 description 11
- 239000001301 oxygen Substances 0.000 description 11
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical group [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 10
- 229910045601 alloy Inorganic materials 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 9
- 238000003917 TEM image Methods 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 9
- 150000001875 compounds Chemical class 0.000 description 9
- 238000010586 diagram Methods 0.000 description 9
- 229910052738 indium Inorganic materials 0.000 description 9
- 239000000203 mixture Substances 0.000 description 9
- 229910052750 molybdenum Inorganic materials 0.000 description 9
- 239000011733 molybdenum Substances 0.000 description 9
- 230000003287 optical effect Effects 0.000 description 9
- 239000002096 quantum dot Substances 0.000 description 9
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 8
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 230000005669 field effect Effects 0.000 description 8
- 239000011777 magnesium Substances 0.000 description 8
- 238000007254 oxidation reaction Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000011787 zinc oxide Substances 0.000 description 8
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 7
- 238000002441 X-ray diffraction Methods 0.000 description 7
- 239000000853 adhesive Substances 0.000 description 7
- 230000001070 adhesive effect Effects 0.000 description 7
- 230000007547 defect Effects 0.000 description 7
- 230000002349 favourable effect Effects 0.000 description 7
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 7
- 230000003647 oxidation Effects 0.000 description 7
- 239000002245 particle Substances 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229910052709 silver Inorganic materials 0.000 description 7
- 239000004332 silver Substances 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- -1 For example Substances 0.000 description 6
- 238000004458 analytical method Methods 0.000 description 6
- 239000003086 colorant Substances 0.000 description 6
- 238000001514 detection method Methods 0.000 description 6
- 229910052757 nitrogen Inorganic materials 0.000 description 6
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- 229910052725 zinc Inorganic materials 0.000 description 6
- 206010027146 Melanoderma Diseases 0.000 description 5
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 5
- 238000004040 coloring Methods 0.000 description 5
- 239000002131 composite material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 239000010931 gold Substances 0.000 description 5
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 5
- 229910052742 iron Inorganic materials 0.000 description 5
- 229910052749 magnesium Inorganic materials 0.000 description 5
- 239000011159 matrix material Substances 0.000 description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 5
- 229920001721 polyimide Polymers 0.000 description 5
- 229910052726 zirconium Inorganic materials 0.000 description 5
- 229910000838 Al alloy Inorganic materials 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 4
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 4
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 4
- 239000000969 carrier Substances 0.000 description 4
- 230000008859 change Effects 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000000576 coating method Methods 0.000 description 4
- 238000004891 communication Methods 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 238000009826 distribution Methods 0.000 description 4
- 230000001747 exhibiting effect Effects 0.000 description 4
- 229910052732 germanium Inorganic materials 0.000 description 4
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 4
- 239000003365 glass fiber Substances 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 229910010272 inorganic material Inorganic materials 0.000 description 4
- 230000001678 irradiating effect Effects 0.000 description 4
- 229910052746 lanthanum Inorganic materials 0.000 description 4
- FZLIPJUXYLNCLC-UHFFFAOYSA-N lanthanum atom Chemical compound [La] FZLIPJUXYLNCLC-UHFFFAOYSA-N 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 230000035699 permeability Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 238000001228 spectrum Methods 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 230000008093 supporting effect Effects 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 4
- 230000007704 transition Effects 0.000 description 4
- 238000007740 vapor deposition Methods 0.000 description 4
- 229910052727 yttrium Inorganic materials 0.000 description 4
- VWQVUPCCIRVNHF-UHFFFAOYSA-N yttrium atom Chemical compound [Y] VWQVUPCCIRVNHF-UHFFFAOYSA-N 0.000 description 4
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 4
- UWCWUCKPEYNDNV-LBPRGKRZSA-N 2,6-dimethyl-n-[[(2s)-pyrrolidin-2-yl]methyl]aniline Chemical compound CC1=CC=CC(C)=C1NC[C@H]1NCCC1 UWCWUCKPEYNDNV-LBPRGKRZSA-N 0.000 description 3
- 229910001316 Ag alloy Inorganic materials 0.000 description 3
- 229910052684 Cerium Inorganic materials 0.000 description 3
- 229910000861 Mg alloy Inorganic materials 0.000 description 3
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 3
- ZMIGMASIKSOYAM-UHFFFAOYSA-N cerium Chemical compound [Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce][Ce] ZMIGMASIKSOYAM-UHFFFAOYSA-N 0.000 description 3
- 229910017052 cobalt Inorganic materials 0.000 description 3
- 239000010941 cobalt Substances 0.000 description 3
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 3
- 230000006866 deterioration Effects 0.000 description 3
- 238000002003 electron diffraction Methods 0.000 description 3
- 239000005262 ferroelectric liquid crystals (FLCs) Substances 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 229910021389 graphene Inorganic materials 0.000 description 3
- 229910052735 hafnium Inorganic materials 0.000 description 3
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 3
- 238000000731 high angular annular dark-field scanning transmission electron microscopy Methods 0.000 description 3
- 150000002484 inorganic compounds Chemical class 0.000 description 3
- 150000002739 metals Chemical class 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229910052697 platinum Inorganic materials 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 229920000915 polyvinyl chloride Polymers 0.000 description 3
- 239000004800 polyvinyl chloride Substances 0.000 description 3
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000002356 single layer Substances 0.000 description 3
- 238000001179 sorption measurement Methods 0.000 description 3
- 238000005477 sputtering target Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical group [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 239000004962 Polyamide-imide Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 239000004983 Polymer Dispersed Liquid Crystal Substances 0.000 description 2
- 229910021536 Zeolite Inorganic materials 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 229910052783 alkali metal Inorganic materials 0.000 description 2
- 150000001340 alkali metals Chemical class 0.000 description 2
- 229910052784 alkaline earth metal Inorganic materials 0.000 description 2
- 150000001342 alkaline earth metals Chemical class 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 2
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical group [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- DQXBYHZEEUGOBF-UHFFFAOYSA-N but-3-enoic acid;ethene Chemical compound C=C.OC(=O)CC=C DQXBYHZEEUGOBF-UHFFFAOYSA-N 0.000 description 2
- 229910052799 carbon Inorganic materials 0.000 description 2
- 229910021393 carbon nanotube Inorganic materials 0.000 description 2
- 239000002041 carbon nanotube Substances 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 230000003098 cholesteric effect Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 239000002274 desiccant Substances 0.000 description 2
- HNPSIPDUKPIQMN-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Al]O[Al]=O HNPSIPDUKPIQMN-UHFFFAOYSA-N 0.000 description 2
- 238000000921 elemental analysis Methods 0.000 description 2
- 238000000295 emission spectrum Methods 0.000 description 2
- 238000000724 energy-dispersive X-ray spectrum Methods 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 239000005038 ethylene vinyl acetate Substances 0.000 description 2
- 230000004313 glare Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 2
- 230000001151 other effect Effects 0.000 description 2
- 238000009832 plasma treatment Methods 0.000 description 2
- 229920001200 poly(ethylene-vinyl acetate) Polymers 0.000 description 2
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 2
- 229920002312 polyamide-imide Polymers 0.000 description 2
- 239000004417 polycarbonate Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 239000011241 protective layer Substances 0.000 description 2
- 125000006850 spacer group Chemical group 0.000 description 2
- 230000003595 spectral effect Effects 0.000 description 2
- 229910052714 tellurium Inorganic materials 0.000 description 2
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 2
- 229910001930 tungsten oxide Inorganic materials 0.000 description 2
- 229910052720 vanadium Inorganic materials 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical group [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 239000010457 zeolite Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229920000049 Carbon (fiber) Polymers 0.000 description 1
- VEXZGXHMUGYJMC-UHFFFAOYSA-M Chloride anion Chemical compound [Cl-] VEXZGXHMUGYJMC-UHFFFAOYSA-M 0.000 description 1
- 239000004986 Cholesteric liquid crystals (ChLC) Substances 0.000 description 1
- QPLDLSVMHZLSFG-UHFFFAOYSA-N Copper oxide Chemical compound [Cu]=O QPLDLSVMHZLSFG-UHFFFAOYSA-N 0.000 description 1
- 239000005751 Copper oxide Substances 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 239000005264 High molar mass liquid crystal Substances 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229920001609 Poly(3,4-ethylenedioxythiophene) Polymers 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 239000004952 Polyamide Substances 0.000 description 1
- 239000004698 Polyethylene Substances 0.000 description 1
- 239000004372 Polyvinyl alcohol Substances 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- 239000004990 Smectic liquid crystal Substances 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000004974 Thermotropic liquid crystal Substances 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 238000010521 absorption reaction Methods 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 1
- 229910000287 alkaline earth metal oxide Inorganic materials 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 239000004760 aramid Substances 0.000 description 1
- 229920006231 aramid fiber Polymers 0.000 description 1
- 238000000149 argon plasma sintering Methods 0.000 description 1
- 229920003235 aromatic polyamide Polymers 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000004380 ashing Methods 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052795 boron group element Inorganic materials 0.000 description 1
- 229910052793 cadmium Inorganic materials 0.000 description 1
- BDOSMKKIYDKNTQ-UHFFFAOYSA-N cadmium atom Chemical compound [Cd] BDOSMKKIYDKNTQ-UHFFFAOYSA-N 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- 239000006229 carbon black Substances 0.000 description 1
- 239000004917 carbon fiber Substances 0.000 description 1
- 229910052800 carbon group element Inorganic materials 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 229920001940 conductive polymer Polymers 0.000 description 1
- 229910000431 copper oxide Inorganic materials 0.000 description 1
- ORTQZVOHEJQUHG-UHFFFAOYSA-L copper(II) chloride Chemical compound Cl[Cu]Cl ORTQZVOHEJQUHG-UHFFFAOYSA-L 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 150000001925 cycloalkenes Chemical class 0.000 description 1
- 239000000412 dendrimer Substances 0.000 description 1
- 229920000736 dendritic polymer Polymers 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000975 dye Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000004070 electrodeposition Methods 0.000 description 1
- 238000002524 electron diffraction data Methods 0.000 description 1
- 238000001962 electrophoresis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000012530 fluid Substances 0.000 description 1
- 230000014509 gene expression Effects 0.000 description 1
- 125000005843 halogen group Chemical group 0.000 description 1
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 1
- 230000012447 hatching Effects 0.000 description 1
- 125000004435 hydrogen atom Chemical class [H]* 0.000 description 1
- 238000010191 image analysis Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 239000011256 inorganic filler Substances 0.000 description 1
- 229910003475 inorganic filler Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052748 manganese Inorganic materials 0.000 description 1
- 239000011572 manganese Substances 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 239000012528 membrane Substances 0.000 description 1
- 239000011156 metal matrix composite Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 239000003094 microcapsule Substances 0.000 description 1
- 239000013081 microcrystal Substances 0.000 description 1
- 229910021424 microcrystalline silicon Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910000476 molybdenum oxide Inorganic materials 0.000 description 1
- 229910021392 nanocarbon Inorganic materials 0.000 description 1
- 239000002159 nanocrystal Substances 0.000 description 1
- 229910000480 nickel oxide Inorganic materials 0.000 description 1
- 239000004745 nonwoven fabric Substances 0.000 description 1
- 150000002894 organic compounds Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- PQQKPALAQIIWST-UHFFFAOYSA-N oxomolybdenum Chemical compound [Mo]=O PQQKPALAQIIWST-UHFFFAOYSA-N 0.000 description 1
- GNRSAWUEBMWBQH-UHFFFAOYSA-N oxonickel Chemical compound [Ni]=O GNRSAWUEBMWBQH-UHFFFAOYSA-N 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000000049 pigment Substances 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229910052696 pnictogen Inorganic materials 0.000 description 1
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 1
- 229920006350 polyacrylonitrile resin Polymers 0.000 description 1
- 229920002647 polyamide Polymers 0.000 description 1
- 229920006122 polyamide resin Polymers 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920001225 polyester resin Polymers 0.000 description 1
- 239000004645 polyester resin Substances 0.000 description 1
- 229920000573 polyethylene Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- 239000004926 polymethyl methacrylate Substances 0.000 description 1
- 229920000128 polypyrrole Polymers 0.000 description 1
- 229920005990 polystyrene resin Polymers 0.000 description 1
- 229920002451 polyvinyl alcohol Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 238000007789 sealing Methods 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 239000011669 selenium Substances 0.000 description 1
- 229910002027 silica gel Inorganic materials 0.000 description 1
- 239000000741 silica gel Substances 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 239000010935 stainless steel Substances 0.000 description 1
- 229910001220 stainless steel Inorganic materials 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 239000002759 woven fabric Substances 0.000 description 1
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
Description
本発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明の一態様は、半導体装置、発光装置、表示装置、電子機器、照明装置、それらの駆動方法、またはそれらの作製方法に関する。特に、曲面に表示が可能な表示装置（表示パネル）に関する。または、曲面に表示が可能な表示装置を備える電子機器、発光装置、照明装置、またはそれらの作製方法に関する。 The present invention relates to an object, a method, or a manufacturing method. Or this invention relates to a process, a machine, a manufacture, or a composition (composition of matter). In particular, one embodiment of the present invention relates to a semiconductor device, a light-emitting device, a display device, an electronic device, a lighting device, a driving method thereof, or a manufacturing method thereof. In particular, the present invention relates to a display device (display panel) capable of displaying on a curved surface. Alternatively, the present invention relates to an electronic device, a light-emitting device, a lighting device, or a manufacturing method thereof including a display device capable of displaying on a curved surface.
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタ、半導体回路、演算装置、記憶装置等は半導体装置の一態様である。また、発光装置、表示装置、電子機器、照明装置および電子機器は半導体装置を有している場合がある。 Note that in this specification and the like, a semiconductor device refers to any device that can function by utilizing semiconductor characteristics. A transistor, a semiconductor circuit, an arithmetic device, a memory device, or the like is one embodiment of a semiconductor device. The light-emitting device, the display device, the electronic device, the lighting device, and the electronic device may include a semiconductor device.
近年、スマートフォンやタブレット型端末などの電子機器が広く普及し、屋外で情報通信を利用する機会が増えている。また、電子機器が備える表示装置の分野においては、限られた容量のバッテリで長時間の動作が可能な低消費電力技術の開発が競われている。例えば、酸化物半導体を有するオフ電流の低いトランジスタを画素に用いることで、画像信号を長時間保持する低消費電力の液晶表示装置が特許文献１に開示されている。 In recent years, electronic devices such as smartphones and tablet terminals have become widespread, and opportunities for using information communication outdoors have increased. Further, in the field of display devices included in electronic devices, development of low power consumption technology capable of long-time operation with a battery having a limited capacity is competing. For example, Patent Document 1 discloses a liquid crystal display device with low power consumption that holds an image signal for a long time by using a transistor having an oxide semiconductor with low off-state current for a pixel.
電子機器が備える表示装置には、バックライトを光源とした透過型の液晶素子や自発光型の有機ＥＬ素子などが多く用いられている。これらの表示素子は屋内での視認性は良好であるが、晴天時の屋外などの強光下では表示面における外光反射が強いため、表示装置の内部から放たれる光（表示）の視認性が低下する。 In a display device included in an electronic device, a transmissive liquid crystal element using a backlight as a light source, a self-luminous organic EL element, or the like is often used. Although these display elements have good visibility indoors, external light reflection on the display surface is strong under strong light such as outdoors in fine weather, so that the light (display) emitted from the inside of the display device is visible. Sex is reduced.
そのため、強光下では外光の反射を利用した反射型の表示素子を用いることが好ましい。例えば、反射型の液晶素子を用いた表示装置は、外光強度が強いほど視認性は向上する。ただし、表示装置の表示面は数％の反射率を有するガラス基板や樹脂基板などが用いられるため、外光反射が表示に与える影響は解決していない。 For this reason, it is preferable to use a reflective display element utilizing reflection of external light under strong light. For example, in a display device using a reflective liquid crystal element, the visibility increases as the external light intensity increases. However, since the display surface of the display device uses a glass substrate or a resin substrate having a reflectance of several percent, the influence of external light reflection on the display is not solved.
また、反射型の表示素子は外光強度の弱い屋内での視認性が十分でないため、透過型の液晶素子や自発光型の有機ＥＬ素子などを組み合わせて用い、環境の変化にあわせて適切な表示素子で表示を行うことが好ましい。 In addition, since reflective display elements are not sufficiently visible indoors where the external light intensity is low, a transmissive liquid crystal element or a self-luminous organic EL element is used in combination. It is preferable to perform display with a display element.
したがって、本発明の一態様では、強光下でも視認性の良好な表示装置を提供することを目的の一つとする。または、可視光を発する機能を有する表示素子および可視光を反射する機能を有する表示素子を備えた表示装置を提供することを目的の一つとする。または、低消費電力の表示装置を提供することを目的の一つとする。または、新規な表示装置を提供することを目的の一つとする。または、新規な電子機器を提供することを目的の一つとする。 Therefore, an object of one embodiment of the present invention is to provide a display device with favorable visibility even under strong light. Another object is to provide a display device including a display element having a function of emitting visible light and a display element having a function of reflecting visible light. Another object is to provide a display device with low power consumption. Another object is to provide a novel display device. Another object is to provide a new electronic device.
なお、これらの課題の記載は、他の課題の存在を妨げるものではない。本発明の一態様は、これらの課題の全てを解決する必要はないものとする。また、上記以外の課題は、明細書等の記載から自ずと明らかになるものであり、明細書等の記載から上記以外の課題を抽出することが可能である。 Note that the description of these problems does not disturb the existence of other problems. In one embodiment of the present invention, it is not necessary to solve all of these problems. Problems other than those described above are naturally clarified from the description of the specification and the like, and problems other than the above can be extracted from the description of the specification and the like.
本発明の一態様は、可視光を発する機能を有する表示装置、可視光を反射する機能を有する表示装置、可視光を発する機能および可視光を反射する機能を有する表示装置に関する。また、当該表示装置を有する電子機器に関する。 One embodiment of the present invention relates to a display device having a function of emitting visible light, a display device having a function of reflecting visible light, a function of emitting visible light, and a display device having a function of reflecting visible light. Further, the present invention relates to an electronic device having the display device.
本発明の一態様は、第１の基板と、第２の基板と、第１の表示素子と、第２の表示素子と、入力装置と、駆動回路と、を有する表示装置であって、第１の基板と第２の基板とは互いに重なる領域を有し、第１の表示素子および第２の表示素子は、第１の基板の第１の面と第２の基板の第１の面との間に設けられ、第１の表示素子は、可視光を反射する機能を有し、第２の表示素子は、可視光を発する機能を有し、第２の基板の第１の面と、第１の表示素子および第２の表示素子との間には、入力装置が設けられ、入力装置は、第１の絶縁層、第２の絶縁層、第１の配線および第２の配線を有し、第２の絶縁層は、第１の絶縁層と第１の基板との間に設けられ、第１の配線および第２の配線は第２の絶縁層を介して重なる領域を有し、第１の配線は第１の層と、第２の層と、を有し、第２の配線は第３の層と、第４の層と、を有し、第１の層は第１の絶縁層に接して設けられ、第２の層は第１の層の第１の絶縁層と接しない面を覆うように設けられ第３の層は第１の絶縁層に接して設けられ、第４の層は第２の層の第２の絶縁層と接しない面を覆うように設けられ第２の層は、第１の層よりも可視光の反射率が低く、第４の層は、第３の層よりも可視光の反射率が低く、第３の層は、第２の絶縁層および第２の層に設けられた開口部を通じて第１の層と電気的に接続され、第２の基板の第１の面に対向する第２の面上には第１の反射防止層が設けられ、第１の基板の第１の面上には駆動回路が設けられ、入力装置および前記駆動回路は、可撓性を有する配線を介して電気的に接続される表示装置である。 One embodiment of the present invention is a display device including a first substrate, a second substrate, a first display element, a second display element, an input device, and a driver circuit. The first substrate and the second substrate have regions that overlap each other, and the first display element and the second display element include a first surface of the first substrate and a first surface of the second substrate. The first display element has a function of reflecting visible light, the second display element has a function of emitting visible light, and the first surface of the second substrate; An input device is provided between the first display element and the second display element, and the input device has a first insulating layer, a second insulating layer, a first wiring, and a second wiring. The second insulating layer is provided between the first insulating layer and the first substrate, and the first wiring and the second wiring have a region that overlaps with the second insulating layer, First arrangement Has a first layer and a second layer, the second wiring has a third layer and a fourth layer, and the first layer is in contact with the first insulating layer. The second layer is provided so as to cover the surface of the first layer that does not contact the first insulating layer, the third layer is provided in contact with the first insulating layer, and the fourth layer is The second layer is provided so as to cover the surface of the second layer that does not contact the second insulating layer, and the second layer has a lower visible light reflectance than the first layer, and the fourth layer is the third layer. The third layer is electrically connected to the first layer through the second insulating layer and the opening provided in the second layer, and has a lower reflectance of visible light than that of the second substrate. A first antireflection layer is provided on the second surface opposite to the first surface, a drive circuit is provided on the first surface of the first substrate, and the input device and the drive circuit are Electrically connected via flexible wiring It is a display device.
第１の表示素子および第２の表示素子は、同一の画素ユニット内に設けることができる。 The first display element and the second display element can be provided in the same pixel unit.
駆動回路は、第１の表示素子、第２の表示素子および入力装置を駆動する機能を有することができる。 The driver circuit can have a function of driving the first display element, the second display element, and the input device.
第２の基板の第１の面上には第２の反射防止層が設けられていてもよい。 A second antireflection layer may be provided on the first surface of the second substrate.
反射防止層は誘電体層で形成することができる。または、アンチグレアパターンで反射防止層を形成してもよい。 The antireflection layer can be formed of a dielectric layer. Alternatively, the antireflection layer may be formed with an antiglare pattern.
第１の表示素子および第２の表示素子と、入力装置との間に光拡散板および偏光板が設けられていることが好ましい。 It is preferable that a light diffusion plate and a polarizing plate are provided between the first display element and the second display element and the input device.
第１の表示素子および第２の表示素子は、チャネルが形成される半導体層に金属酸化物を含むトランジスタとそれぞれ電気的に接続されていることが好ましい。 The first display element and the second display element are each preferably electrically connected to a transistor including a metal oxide in a semiconductor layer where a channel is formed.
なお、本明細書中において、表示素子（表示部）が形成された基板にコネクター、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇｅ）が取り付けられたモジュール、ＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子が形成された基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式によりＩＣ（集積回路）が直接実装されたモジュールも、表示装置に含む場合がある。 Note that in this specification, a module in which a connector, for example, a flexible printed circuit (FPC) or a TCP (Tape Carrier Package), is attached to a substrate on which a display element (display unit) is formed, and a printed wiring board is provided at the end of the TCP. In some cases, the display device includes a module provided or a module in which an IC (Integrated Circuit) is directly mounted on a substrate on which a display element is formed by a COG (Chip On Glass) method.
本発明の一態様を用いることで、強光下でも視認性の良好な表示装置を提供することができる。または、可視光を発する機能を有する表示素子および可視光を反射する機能を有する表示素子を備えた表示装置を提供することができる。または、低消費電力の表示装置を提供することができる。または、新規な表示装置を提供することができる。または、新規な電子機器を提供することができる。 By using one embodiment of the present invention, a display device with favorable visibility can be provided even under strong light. Alternatively, a display device including a display element having a function of emitting visible light and a display element having a function of reflecting visible light can be provided. Alternatively, a display device with low power consumption can be provided. Alternatively, a novel display device can be provided. Alternatively, a novel electronic device can be provided.
なお、これらの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の効果を抽出することが可能である。 Note that the description of these effects does not disturb the existence of other effects. Note that one embodiment of the present invention does not necessarily have all of these effects. It should be noted that the effects other than these are naturally obvious from the description of the specification, drawings, claims, etc., and it is possible to extract the other effects from the descriptions of the specification, drawings, claims, etc. It is.
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。したがって、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。 Embodiments will be described in detail with reference to the drawings. However, the present invention is not limited to the following description, and it is easily understood by those skilled in the art that modes and details can be variously changed without departing from the spirit and scope of the present invention. Therefore, the present invention should not be construed as being limited to the description of the embodiments below.
なお、以下に説明する発明の構成において、同一部分または同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。 Note that in structures of the invention described below, the same portions or portions having similar functions are denoted by the same reference numerals in different drawings, and description thereof is not repeated. In addition, in the case where the same function is indicated, the hatch pattern is the same, and there is a case where no reference numeral is given.
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。 Note that in each drawing described in this specification, the size, the layer thickness, or the region of each component is exaggerated for simplicity in some cases. Therefore, it is not necessarily limited to the scale.
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。 In the present specification and the like, ordinal numbers such as “first” and “second” are used for avoiding confusion between components, and are not limited numerically.
（実施の形態１）
本実施の形態では、本発明の一態様の表示装置について、図面を参照して説明する。
(Embodiment 1)
In this embodiment, a display device of one embodiment of the present invention will be described with reference to drawings.
本発明の一態様の表示装置は、第１の基板と、第２の基板と、第１の表示素子と、第２の表示素子と、入力装置と、駆動回路と、を有する。 A display device of one embodiment of the present invention includes a first substrate, a second substrate, a first display element, a second display element, an input device, and a driver circuit.
第１の表示素子は、可視光を反射する機能を有し、第２の表示素子は、可視光を発する機能を有する。したがって、強光下では第１の表示素子を動作させ、弱光下では第２の表示素子を動作させるなど、低消費電力で視認性が良好な表示を行うことができる。 The first display element has a function of reflecting visible light, and the second display element has a function of emitting visible light. Therefore, it is possible to perform display with low power consumption and good visibility, such as operating the first display element under strong light and operating the second display element under low light.
第１の表示素子、第２の表示素子および入力装置は、第１の基板の第１面と第２の基板の第１面との間に設けられる。第２の基板の第１面と対向する第２面には、反射防止層が設けられる。したがって、第２の基板を表示面側に用いることで、強光下でも外光反射を十分に抑えることができ、さらに視認性を向上させることができる。 The first display element, the second display element, and the input device are provided between the first surface of the first substrate and the first surface of the second substrate. An antireflection layer is provided on the second surface facing the first surface of the second substrate. Therefore, by using the second substrate on the display surface side, reflection of external light can be sufficiently suppressed even under strong light, and visibility can be further improved.
図１（Ａ）は、本発明の一態様の表示装置を説明する図である。図１（Ａ）に示す表示装置１０は、第１の基板１１と、第２の基板１２と、層２０と、駆動回路３０と、ＦＰＣ３１と、ＦＰＣ３２を有する。 FIG. 1A illustrates a display device of one embodiment of the present invention. A display device 10 illustrated in FIG. 1A includes a first substrate 11, a second substrate 12, a layer 20, a driver circuit 30, an FPC 31, and an FPC 32.
第１の基板１１および第２の基板１２には、例えばガラス基板を用いることができる。または、可撓性を有する樹脂基板であってもよい。なお、表示装置１０では第２の基板１２側を表示側（視認側）とするため、少なくとも第２の基板１２には透光性を有する材料を用いる。 As the first substrate 11 and the second substrate 12, for example, glass substrates can be used. Alternatively, a flexible resin substrate may be used. Note that in the display device 10, the second substrate 12 side is set as the display side (viewing side), and at least the second substrate 12 is made of a light-transmitting material.
また、第２の基板１２の第１面および第２面の両方、または第２面には、反射防止層１３が設けられる。反射防止層１３は、例えば図２（Ａ）乃至（Ｆ）の誘電体層１３ａ乃至１３ｄに示す構成とすることができる。 The antireflection layer 13 is provided on both the first surface and the second surface of the second substrate 12 or on the second surface. The antireflection layer 13 can be configured as shown in the dielectric layers 13a to 13d in FIGS. 2A to 2F, for example.
図２（Ａ）は、表示装置１０の上面である第２の基板１２の第２面に透光性を有する誘電体層１３ａを設けた例である。誘電体層１３ａとして適切な厚さの多層の誘電体層を設けることで、光の干渉効果により反射光を抑えることができる。ガラス基板片面の反射率は、４乃至５％程度であるが、第２の基板１２の第２面に透光性を有する誘電体層１３ａを設けることで０．０５乃至０．５％程度まで反射率を抑えることができる。 FIG. 2A illustrates an example in which a light-transmitting dielectric layer 13 a is provided on the second surface of the second substrate 12 that is the upper surface of the display device 10. By providing a multilayer dielectric layer having an appropriate thickness as the dielectric layer 13a, reflected light can be suppressed by the light interference effect. The reflectance of one side of the glass substrate is about 4 to 5%, but it is about 0.05 to 0.5% by providing a translucent dielectric layer 13a on the second surface of the second substrate 12. The reflectance can be suppressed.
また、図２（Ｂ）に示すように、第２の基板１２の第１面にも透光性を有する誘電体層１３ｂを設けることで、ガラス基板の裏面側の反射率を抑えることができる。この場合、第２の基板１２の表裏で反射率を０．１乃至１．０％程度まで抑えることができる。したがって、外光の映り込みを抑えることができ、表示の視認性を向上させることができる。 Further, as shown in FIG. 2B, by providing a light-transmitting dielectric layer 13b on the first surface of the second substrate 12, the reflectance on the back surface side of the glass substrate can be suppressed. . In this case, the reflectance can be suppressed to about 0.1 to 1.0% on the front and back of the second substrate 12. Therefore, reflection of external light can be suppressed and display visibility can be improved.
または、図２（Ｃ）に示すように、微細な突起で形成されるアンチグレアパターン１３ｃを第２の基板１２の第２面に設けてもよい。アンチグレアパターン１３ｃにより反射光を散乱させることができ、反射型の表示素子による表示を見やすくすることができる。また、指紋などの汚れを付きにくくすることができる。なお、図２（Ｃ）では、第２の基板１２の第２面を加工してアンチグレアパターン１３ｃを設ける例を示しているが、図２（Ｄ）に示すように、アンチグレアパターンが形成されたフィルム１３ｄを第２の基板１２の第２面に貼り付けてもよい。 Alternatively, as shown in FIG. 2C, an antiglare pattern 13 c formed with fine protrusions may be provided on the second surface of the second substrate 12. Reflected light can be scattered by the anti-glare pattern 13c, and the display by the reflective display element can be easily seen. Further, it is possible to make it difficult to get fingerprints and other dirt. 2C shows an example in which the antiglare pattern 13c is provided by processing the second surface of the second substrate 12, but the antiglare pattern is formed as shown in FIG. 2D. The film 13d may be attached to the second surface of the second substrate 12.
また、図２（Ｅ）に示すように、アンチグレアパターン１３ｃと誘電体層１３ｂを組み合わせてもよい。また、図２（Ｆ）に示すように、アンチグレアパターンが形成されたフィルム１３ｄと誘電体層１３ｂを組み合わせてもよい。 Further, as shown in FIG. 2E, an antiglare pattern 13c and a dielectric layer 13b may be combined. Further, as shown in FIG. 2F, a film 13d on which an antiglare pattern is formed and a dielectric layer 13b may be combined.
第１の基板１１と第２の基板１２との間には、層２０が設けられる。層２０について、図１（Ｂ）を用いて説明する。図１（Ｂ）は図１（Ａ）に示すＸ１−Ｘ２位置の断面の拡大図に相当する。層２０は、素子層２１、基板２２、光拡散板２３、偏光板２４、入力装置２５、および接着層２６を有する。 A layer 20 is provided between the first substrate 11 and the second substrate 12. The layer 20 will be described with reference to FIG. FIG. 1B corresponds to an enlarged view of a cross section at a position X1-X2 illustrated in FIG. The layer 20 includes an element layer 21, a substrate 22, a light diffusion plate 23, a polarizing plate 24, an input device 25, and an adhesive layer 26.
素子層２１は、ＦＥＴ層２１ａ、ＬＣ層２１ｂおよびＯＬＥＤ層２１ｃを有する。ＦＥＴ層２１ａは、画素回路を構成するトランジスタ等を有する。ＬＣ層２１ｂは、第１の表示素子を有する。ＯＬＥＤ層２１ｃは、第２の表示素子を有する。第１の表示素子および第２の表示素子は、ＦＥＴ層２１ａが有するトランジスタと電気的に接続される。 The element layer 21 includes an FET layer 21a, an LC layer 21b, and an OLED layer 21c. The FET layer 21a includes a transistor that forms a pixel circuit. The LC layer 21b has a first display element. The OLED layer 21c has a second display element. The first display element and the second display element are electrically connected to the transistor included in the FET layer 21a.
第１の表示素子としては、例えば反射型の液晶素子を用いることができる。また、第２の表示素子としては、例えば発光素子を用いることができる。反射型の液晶素子は低消費電力で、晴天時の太陽光下でも視認性の高い表示を行うことができる。発光素子は室内光下や曇天時の屋外などで視認性の高い表示を行うことができる。 As the first display element, for example, a reflective liquid crystal element can be used. As the second display element, for example, a light emitting element can be used. The reflective liquid crystal element has low power consumption and can perform display with high visibility even under sunlight in fine weather. The light-emitting element can perform display with high visibility under indoor light or outdoors in cloudy weather.
基板２２は、第１の表示素子が有する液晶層を封止する機能を有する。基板２２には、ガラス基板などのほか、フィルムなどの樹脂基板を用いることができる。 The substrate 22 has a function of sealing the liquid crystal layer included in the first display element. The substrate 22 may be a glass substrate or a resin substrate such as a film.
光拡散板２３は、液晶素子の反射電極で反射した光を拡散する機能を有する。当該機能により、反射型の液晶素子でも自然な発色を行うことができる。また、白紙に近い白色を表示させることができる。 The light diffusion plate 23 has a function of diffusing light reflected by the reflective electrode of the liquid crystal element. With this function, a natural color can be generated even with a reflective liquid crystal element. In addition, it is possible to display a white color close to a blank sheet.
偏光板２４としては、例えば円偏光板を用いることができる。円偏光板および液晶による偏向角の変化を利用することによって、反射光を利用した表示を行うことができる。 As the polarizing plate 24, for example, a circular polarizing plate can be used. By utilizing the change in the deflection angle caused by the circularly polarizing plate and the liquid crystal, display using reflected light can be performed.
入力装置２５としては、例えば、静電容量型のタッチセンサを用いることができる。入力装置２５は表示部と重ねて設けられ、表示部をユーザーがタッチする動作を電気信号に変換して出力する機能を有する。 As the input device 25, for example, a capacitive touch sensor can be used. The input device 25 is provided so as to overlap with the display unit, and has a function of converting an operation in which the user touches the display unit into an electric signal and outputting the electric signal.
入力装置２５は、図３に示すように第２の基板１２の第１面に設けることができる。または、前述した誘電体層１３ｂ上に設けられていてもよい。静電容量型のタッチセンサとしては、配線および電極として透光性導電膜を用いることもできるが、より抵抗が低く大型の表示装置にも適用可能なメタルメッシュを用いることが好ましい。なお、一般的にメタルは反射率が大きい材料であるが、酸化処理などを施すことにより暗色にすることができる。したがって、第２の基板側から視認した場合においても、外光の反射による視認性の低下を抑えることができる。 The input device 25 can be provided on the first surface of the second substrate 12 as shown in FIG. Alternatively, it may be provided on the dielectric layer 13b described above. As the capacitive touch sensor, a light-transmitting conductive film can be used as a wiring and an electrode, but it is preferable to use a metal mesh having a lower resistance and applicable to a large display device. In general, metal is a material having a high reflectance, but it can be darkened by performing an oxidation treatment or the like. Therefore, even when viewed from the second substrate side, it is possible to suppress a decrease in visibility due to reflection of external light.
図４は、基板上に設けた静電容量型タッチセンサの一例を示す図であり、一部を拡大して図示している。図５（Ａ）は当該タッチセンサの上面図であり、近接センサを有する構成となっている。図５（Ｂ）は図５（Ａ）の切断線Ｘ３−Ｘ４における断面図である。なお、当該タッチセンサを設ける基板は、図１等に示す第２の基板１２とすることができる。 FIG. 4 is a diagram illustrating an example of a capacitive touch sensor provided on a substrate, and a part of the capacitive touch sensor is enlarged. FIG. 5A is a top view of the touch sensor and includes a proximity sensor. FIG. 5B is a cross-sectional view taken along line X3-X4 in FIG. Note that the substrate on which the touch sensor is provided can be the second substrate 12 illustrated in FIG.
図５（Ｂ）に示す絶縁膜５０１Ｂは、図１等に示す接着層２６に相当する。また、絶縁膜５７２は、絶縁膜５０１Ｂおよび近接センサ５７５の間に挟まれる領域を備える。 An insulating film 501B illustrated in FIG. 5B corresponds to the adhesive layer 26 illustrated in FIG. The insulating film 572 includes a region sandwiched between the insulating film 501B and the proximity sensor 575.
近接するものがもたらす静電容量、照度、磁力、電波または圧力等の変化を検知して、検知した物理量に基づく信号を供給する検知素子を近接センサ５７５に用いることができる。 A detection element that detects a change in capacitance, illuminance, magnetic force, radio wave, pressure, or the like caused by a nearby object and supplies a signal based on the detected physical quantity can be used for the proximity sensor 575.
例えば、導電膜、光電変換素子、磁気検知素子、圧電素子または共振器等を検知素子に用いることができる。 For example, a conductive film, a photoelectric conversion element, a magnetic detection element, a piezoelectric element, a resonator, or the like can be used as the detection element.
例えば、導電膜に寄生する静電容量に基づいて変化する信号を供給する機能を備える検知回路を、近接センサ５７５に用いることができる。制御信号を第１の電極に供給し、供給された制御信号および静電容量に基づいて変化する第２の電極の電位または電流などを検知して、検知信号として供給することができる。これにより、大気中において導電膜に近接する指などを、静電容量の変化を用いて検知できる。 For example, a detection circuit including a function of supplying a signal that changes based on capacitance parasitic on the conductive film can be used for the proximity sensor 575. A control signal can be supplied to the first electrode, and the potential or current of the second electrode that changes based on the supplied control signal and capacitance can be detected and supplied as a detection signal. Thereby, the finger | toe etc. which adjoin to the electrically conductive film in air | atmosphere can be detected using the change of an electrostatic capacitance.
例えば、第１の電極Ｃ１（ｇ）と第２の電極Ｃ２（ｈ）と、を近接センサ５７５に用いることができる（図４および図５（Ａ）参照）。なお、第２の電極Ｃ２（ｈ）は、第１の電極Ｃ１（ｇ）と重ならない部分を備える。また、ｇおよびｈは１以上の自然数である。 For example, the first electrode C1 (g) and the second electrode C2 (h) can be used for the proximity sensor 575 (see FIGS. 4 and 5A). Note that the second electrode C2 (h) includes a portion that does not overlap the first electrode C1 (g). G and h are natural numbers of 1 or more.
具体的には、行方向（図中にＲで示す矢印の方向）に延在する制御線ＣＬ（ｇ）に電気的に接続される第１の電極Ｃ１（ｇ）と、行方向と交差する列方向（図中にＣで示す矢印の方向）に延在する信号線ＭＬ（ｈ）に電気的に接続される第２の電極Ｃ２（ｈ）とを、近接センサ５７５に用いることができる。 Specifically, the first electrode C1 (g) electrically connected to the control line CL (g) extending in the row direction (the direction of the arrow indicated by R in the drawing) intersects the row direction. A second electrode C2 (h) electrically connected to the signal line ML (h) extending in the column direction (the direction of the arrow indicated by C in the drawing) can be used for the proximity sensor 575.
例えば、透光性の領域を画素と重なる領域に具備する導電膜を、第１の電極Ｃ１（ｇ）または第２の電極Ｃ２（ｈ）に用いることができる。 For example, a conductive film including a light-transmitting region in a region overlapping with a pixel can be used for the first electrode C1 (g) or the second electrode C2 (h).
例えば、開口部５７６を画素と重なる領域に具備する網目状の導電膜を、第１の電極Ｃ１（ｇ）または第２の電極Ｃ２（ｈ）に用いることができる。 For example, a mesh-like conductive film including the opening 576 in a region overlapping with the pixel can be used for the first electrode C1 (g) or the second electrode C2 (h).
制御線ＣＬ（ｇ）は配線ＢＲ（ｇ，ｈ）を備える。制御線ＣＬ（ｇ）は、配線ＢＲ（ｇ，ｈ）において信号線ＭＬ（ｈ）と交差する（図５（Ｂ）参照）。 The control line CL (g) includes a wiring BR (g, h). The control line CL (g) intersects with the signal line ML (h) in the wiring BR (g, h) (see FIG. 5B).
例えば、積層膜を第１の電極Ｃ１（ｇ）、第２の電極Ｃ２（ｈ）、制御線ＣＬ（ｇ）、信号線ＭＬ（ｈ）、および配線ＢＲ（ｇ，ｈ）に用いることができる。例えば、導電膜ＣＬ（ｇ）Ａを暗色膜ＣＬ（ｇ）Ｂおよび画素の間に挟むように、導電膜ＣＬ（ｇ）Ａおよび暗色膜ＣＬ（ｇ）Ｂを積層した積層膜を用いることができる。 For example, the stacked film can be used for the first electrode C1 (g), the second electrode C2 (h), the control line CL (g), the signal line ML (h), and the wiring BR (g, h). . For example, a stacked film in which the conductive film CL (g) A and the dark film CL (g) B are stacked so that the conductive film CL (g) A is sandwiched between the dark film CL (g) B and the pixel is used. it can.
ここで、可視光に対する反射率が導電膜ＣＬ（ｇ）Ａより低い膜を、暗色膜ＣＬ（ｇ）Ｂに用いることが好ましい。 Here, it is preferable to use a film having a reflectance lower than that of the conductive film CL (g) A for the dark color film CL (g) B.
また、配線ＢＲ（ｇ，ｈ）には、導電膜ＢＲ（ｇ，ｈ）Ａおよび暗色膜ＢＲ（ｇ，ｈ）Ｂを積層した積層膜を用いることができる。可視光に対する反射率が導電膜ＢＲ（ｇ，ｈ）Ａより低い膜を、暗色膜ＢＲ（ｇ，ｈ）Ｂに用いることが好ましい。 For the wiring BR (g, h), a stacked film in which the conductive film BR (g, h) A and the dark color film BR (g, h) B are stacked can be used. It is preferable to use a film having a reflectance with respect to visible light lower than that of the conductive film BR (g, h) A for the dark color film BR (g, h) B.
これにより、第１の電極Ｃ１（ｇ）、第２の電極Ｃ２（ｈ）、制御線ＣＬ（ｇ）、信号線ＭＬ（ｈ）、配線ＢＲ（ｇ，ｈ）による可視光の反射を弱めることができる。その結果、表示部の表示を際立たせ、良好な表示をすることができる。 Thereby, the reflection of visible light by the first electrode C1 (g), the second electrode C2 (h), the control line CL (g), the signal line ML (h), and the wiring BR (g, h) is weakened. Can do. As a result, it is possible to make the display on the display unit stand out and display it well.
例えば、配線Ｇ１、配線Ｇ２、配線ＡＮＯ、および配線ＣＳＣＯＭ等に用いることができる材料を導電膜ＣＬ（ｇ）Ａおよび導電膜ＢＲ（ｇ，ｈ）Ａに用いることができる。 For example, a material that can be used for the wiring G1, the wiring G2, the wiring ANO, the wiring CSCOM, and the like can be used for the conductive film CL (g) A and the conductive film BR (g, h) A.
また、例えば、酸化銅を含む膜、塩化銅、塩化テルルまたは酸化ニッケルを含む膜などを暗色膜ＣＬ（ｇ）Ｂおよび暗色膜ＢＲ（ｇ，ｈ）Ｂに用いることができる。また、暗色膜ＣＬ（ｇ）Ｂおよび暗色膜ＢＲ（ｇ，ｈ）Ｂは、Ａｇ粒子、Ａｇファイバー、Ｃｕ粒子等の金属微粒子、カーボンナノチューブ（ＣＮＴ）、グラフェン等のナノ炭素材料、またはＰＥＤＯＴ，ポリアニリン、ポリピロールなどの導電性高分子などを用いて形成してもよい。 Further, for example, a film containing copper oxide, a film containing copper chloride, tellurium chloride, or nickel oxide can be used for the dark film CL (g) B and the dark film BR (g, h) B. Further, the dark color film CL (g) B and the dark color film BR (g, h) B are composed of metal particles such as Ag particles, Ag fibers, and Cu particles, nanocarbon materials such as carbon nanotubes (CNT) and graphene, or PEDOT, You may form using conductive polymers, such as polyaniline and polypyrrole.
また、近接センサ５７５は、配線ＢＲ（ｇ，ｈ）および信号線ＭＬ（ｈ）の間に絶縁膜５７１を備える。これにより、配線ＢＲ（ｇ，ｈ）と信号線ＭＬ（ｈ）の短絡を防ぐことができる。 The proximity sensor 575 includes an insulating film 571 between the wiring BR (g, h) and the signal line ML (h). Thereby, a short circuit between the wiring BR (g, h) and the signal line ML (h) can be prevented.
入力装置２５は外付け型であり、可視光に対して透光性を有する接着層２６を介して第１の表示素子および第２の表示素子と重なる構成とする。入力装置２５は、素子層２１が有するトランジスタ、第１の表示素子および第２の表示素子の製造工程とは別工程で作製することができるため、それぞれの要素の歩留りを向上させることができる。 The input device 25 is an external type, and is configured to overlap the first display element and the second display element with an adhesive layer 26 having a light-transmitting property with respect to visible light. Since the input device 25 can be manufactured in a process different from the manufacturing process of the transistor, the first display element, and the second display element included in the element layer 21, the yield of each element can be improved.
駆動回路３０は、第１の表示素子および第２の表示素子に画像データを供給するソースドライバとしての機能を有するほか、入力装置２５を制御する機能を有していてもよい。駆動回路３０は、例えばシリコンウエハを用いて形成したＩＣチップを実装して設けることができる。または、第１の基板１１上に設けたトランジスタで駆動回路３０を形成してもよい。 The drive circuit 30 may have a function of controlling the input device 25 in addition to a function as a source driver that supplies image data to the first display element and the second display element. The drive circuit 30 can be provided by mounting an IC chip formed using, for example, a silicon wafer. Alternatively, the driver circuit 30 may be formed using a transistor provided over the first substrate 11.
なお、図１（Ａ）、（Ｂ）および図３では、駆動回路３０として、ベアチップをＣＯＧで実装する形態を図示しているが、ＴＣＰまたはＣＯＦ（Ｃｈｉｐ ｏｎ Ｆｉｌｍ）を用いて設けてもよい。また、図１（Ａ）、（Ｂ）および図３では、基板１１上に設けられる配線は省略している。 1A, 1 </ b> B, and 3, a form in which a bare chip is mounted by COG is illustrated as the drive circuit 30, but it may be provided by using TCP or COF (Chip on Film). . In FIGS. 1A, 1B, and 3, wirings provided on the substrate 11 are omitted.
駆動回路３０は、ＦＰＣ３１を介して画像データを供給する回路等と電気的に接続される。また、入力装置２５は、ＦＰＣ３２を介して駆動回路３０と電気的に接続される。 The drive circuit 30 is electrically connected to a circuit that supplies image data via the FPC 31. The input device 25 is electrically connected to the drive circuit 30 via the FPC 32.
図６（Ａ）乃至（Ｄ）は、駆動回路３０、ＦＰＣ３１およびＦＰＣ３２の電気的な接続を説明する図である。 6A to 6D are diagrams for explaining electrical connection of the drive circuit 30, the FPC 31, and the FPC 32. FIG.
図６（Ａ）は、駆動回路３０が、第１の表示素子および第２の表示素子に画像データを供給するソースドライバとしての機能および入力装置２５を制御する機能を有する場合の例である。このとき、駆動回路３０は、配線３３ａを介してＦＰＣ３１と電気的に接続することができる。また、駆動回路３０は、配線３３ｂを介してＦＰＣ３２と電気的に接続することができる。 FIG. 6A shows an example in which the driver circuit 30 has a function as a source driver for supplying image data to the first display element and the second display element and a function for controlling the input device 25. At this time, the drive circuit 30 can be electrically connected to the FPC 31 through the wiring 33a. Further, the drive circuit 30 can be electrically connected to the FPC 32 through the wiring 33b.
図６（Ｂ）は、駆動回路３０が二つに分割された場合の例である。ここで、駆動回路３０ａは、第１の表示素子および第２の表示素子に画像データを供給するソースドライバとしての機能を有する。また、駆動回路３０ｂは入力装置２５を制御する機能を有する。このとき、駆動回路３０ａは、配線３３ａを介して、ＦＰＣ３１と電気的に接続することができる。また、駆動回路３０ｂは、配線３３ｂを介して、ＦＰＣ３２と電気的に接続することができる。 FIG. 6B shows an example in which the driving circuit 30 is divided into two. Here, the driving circuit 30a has a function as a source driver that supplies image data to the first display element and the second display element. The drive circuit 30b has a function of controlling the input device 25. At this time, the drive circuit 30a can be electrically connected to the FPC 31 through the wiring 33a. In addition, the drive circuit 30b can be electrically connected to the FPC 32 through the wiring 33b.
なお、図６（Ｃ）に示すように、駆動回路３０ａおよび駆動回路３０ｂは、配線３３ｃを介して電気的に接続されていてもよい。また、図６（Ｄ）に示すように、ＦＰＣ３１およびＦＰＣ３２は、配線３３ｄを介して電気的に接続されていてもよい。このような構成とすることで、電源電圧や信号を供給するための配線を削減することができる。 Note that as illustrated in FIG. 6C, the driver circuit 30a and the driver circuit 30b may be electrically connected through a wiring 33c. As shown in FIG. 6D, the FPC 31 and the FPC 32 may be electrically connected through a wiring 33d. With such a configuration, wiring for supplying a power supply voltage and a signal can be reduced.
ＦＥＴ層２１ａに設けられるトランジスタには、金属酸化物をチャネル領域に有するトランジスタ（以下、ＯＳトランジスタ）を用いることが好ましい。ＯＳトランジスタは極めてオフ電流が小さく、画像データとして書き込んだ電位を長時間保持することが可能となる。したがって、複数のフレーム期間において、新たに画像データを書き込むことなく画像表示が維持できる、所謂アイドリングストップ駆動が可能となる。 As the transistor provided in the FET layer 21a, a transistor having a metal oxide in a channel region (hereinafter referred to as an OS transistor) is preferably used. The OS transistor has an extremely small off-state current and can hold a potential written as image data for a long time. Therefore, so-called idling stop driving is possible in which image display can be maintained without writing new image data in a plurality of frame periods.
アイドリングストップ駆動では、画素に書き込んだ画像データを２フレーム以上に亘り保持することができる。これにより、画像データの書き換え頻度を少なくすることができるため、消費電力を低減することができる。 In the idling stop driving, the image data written in the pixel can be held for two frames or more. As a result, the frequency of rewriting image data can be reduced, so that power consumption can be reduced.
第１の表示素子として用いることのできる反射型の液晶素子は、バックライトを必要としないため、画素部の消費電力は回路動作の消費電力と等しくなる。したがって、第１の表示素子を有する画素をアイドリングストップ駆動することが特に好ましく、画素部の消費電力は書き換え頻度に比例して低減することができる。 Since the reflective liquid crystal element that can be used as the first display element does not require a backlight, the power consumption of the pixel portion is equal to the power consumption of the circuit operation. Therefore, it is particularly preferable to idle-stop drive the pixel having the first display element, and the power consumption of the pixel portion can be reduced in proportion to the rewrite frequency.
上述したアイドリングストップ駆動の一例について、図７（Ａ）乃至（Ｃ）を用いて説明する。 An example of the idling stop driving described above will be described with reference to FIGS.
図７（Ａ）は、液晶素子３５および画素回路３６で構成される画素の回路図を図示している。図７（Ａ）では、信号線ＳＬおよびゲート線ＧＬに接続されたトランジスタＭ１、容量素子ＣｓＬＣおよび液晶素子ＬＣを図示している。 FIG. 7A illustrates a circuit diagram of a pixel including the liquid crystal element 35 and the pixel circuit 36. FIG. 7A illustrates the transistor M1, the capacitor Cs LC, and the liquid crystal element LC that are connected to the signal line SL and the gate line GL.
図７（Ｂ）は、アイドリングストップ駆動ではない通常駆動モードにおいて、信号線ＳＬおよびゲート線ＧＬにそれぞれ与える信号の波形を示すタイミングチャートである。通常駆動モードでは、通常のフレーム周波数（例えば６０Ｈｚ）で動作させることができる。 FIG. 7B is a timing chart showing waveforms of signals supplied to the signal line SL and the gate line GL in the normal driving mode that is not idling stop driving. In the normal drive mode, it can be operated at a normal frame frequency (for example, 60 Hz).
当該フレーム周波数における連続するフレームの各期間をＴ１、Ｔ２、Ｔ３としたとき、各フレーム期間でゲート線に走査信号を与え、信号線のデータＤ１を画素に書き込む動作を行う。この動作は、Ｔ１、Ｔ２、Ｔ３で同じデータＤ１を書き込む場合であっても、異なるデータを書き込む場合であっても同じである。 When each period of successive frames at the frame frequency is T 1 , T 2 , and T 3 , a scanning signal is given to the gate line in each frame period, and an operation of writing the signal line data D 1 to the pixel is performed. This operation is the same regardless of whether the same data D 1 is written at T 1 , T 2 , T 3 or different data is written.
図７（Ｃ）は、アイドリングストップ駆動において、信号線ＳＬおよびゲート線ＧＬにそれぞれ与える信号の波形を示すタイミングチャートである。アイドリングストップ駆動では、低速のフレーム周波数（例えば１Ｈｚ）で動作させることができる。 FIG. 7C is a timing chart showing waveforms of signals supplied to the signal line SL and the gate line GL in idling stop driving. In idling stop driving, it can be operated at a low frame frequency (for example, 1 Hz).
図７（Ｃ）では、当該フレーム周波数におけるフレーム期間をＴ１、その中でデータを書き込む期間をＴＷ、データを保持する期間をＴＲＥＴで表している。アイドリングストップ駆動は、期間ＴＷでゲート線に走査信号を与え、信号線のデータＤ１を画素に書き込み、期間ＴＲＥＴでゲート線をローレベルの電圧に固定し、トランジスタＭ１を非導通状態として一旦書き込んだデータＤ１を画素に保持させる動作を行う。 In FIG. 7C, a frame period at the frame frequency is represented by T 1 , a period for writing data therein is represented by T W , and a period for retaining data is represented by T RET . Idling stop driving gives the scanning signal to the gate lines in a period T W, write data D 1 of the signal line to the pixel, fix the gate line to the low level voltage at time T RET, the transistor M1 as a non-conductive state It performs an operation of holding temporarily the data D 1 written to the pixel.
ここで、トランジスタＭ１としてＯＳトランジスタを用いることで、その低いオフ電流によってデータＤ１を長時間保持することが可能となる。また、図７（Ａ）乃至（Ｃ）では液晶素子ＬＣを用いた例を示したが、有機ＥＬ素子などの発光素子を用いても、同様にアイドリングストップ駆動は可能である。 Here, by using the OS transistor as the transistor M1, it is possible for a long time holding the data D 1 by the lower off-current. 7A to 7C show an example using the liquid crystal element LC, but idling stop driving can be similarly performed using a light emitting element such as an organic EL element.
なお、図７（Ａ）に示す回路図において、液晶素子ＬＣはデータＤ１のリークパスとなる。したがって、適切にアイドリングストップ駆動を行うには、液晶素子ＬＣの抵抗率を１．０×１０１４Ω・ｃｍ以上とすることが好ましい。 Incidentally, in the circuit diagram shown in FIG. 7 (A), the liquid crystal element LC is the leak path of the data D 1. Therefore, in order to appropriately perform idling stop driving, it is preferable that the resistivity of the liquid crystal element LC is 1.0 × 10 14 Ω · cm or more.
上述したトランジスタに用いる金属酸化物としては、例えば、後述するＣＡＣ−ＯＳ（Ｃｌｏｕｄ−Ａｌｉｇｎｅｄ Ｃｏｍｐｏｓｉｔｅ−Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）などを用いることができる。 As a metal oxide used for the above-described transistor, for example, a later-described CAC-OS (Cloud-Aligned Composite-Oxide Semiconductor) can be used.
特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減することができる。 In particular, an oxide semiconductor having a larger band gap than silicon is preferably used. When a semiconductor material having a wider band gap and lower carrier density than silicon is used, current in an off state of the transistor can be reduced.
また、その低いオフ電流により、トランジスタを介して容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された電子機器を実現できる。 In addition, due to the low off-state current, the charge accumulated in the capacitor through the transistor can be held for a long time. By applying such a transistor to a pixel, the driving circuit can be stopped while maintaining the gradation of an image displayed in each display region. As a result, an electronic device with extremely low power consumption can be realized.
また、上述した画素や、当該画素を駆動する回路に用いられるトランジスタなどの半導体装置には、多結晶半導体を用いてもよい。例えば、多結晶シリコンなどを用いることが好ましい。多結晶シリコンは単結晶シリコンに比べて低温で形成でき、かつアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また極めて多くの画素を有する場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。 In addition, a polycrystalline semiconductor may be used for the above-described pixel or a semiconductor device such as a transistor used in a circuit for driving the pixel. For example, it is preferable to use polycrystalline silicon. Polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon. By applying such a polycrystalline semiconductor to a pixel, the aperture ratio of the pixel can be improved. In addition, even when a large number of pixels are included, the gate driver circuit and the source driver circuit can be formed over the same substrate as the pixel, and the number of components included in the electronic device can be reduced.
以上の構成を用いることで、外光の強弱の環境によらず、視認性の高い表示が行える表示装置を提供することができる。特に、当該表示装置は、強光下でも視認性が良好であり、低消費電力で動作させることができる利点を有する。 By using the above structure, a display device that can perform display with high visibility can be provided regardless of the environment of external light. In particular, the display device has an advantage that visibility is good even under strong light and the device can be operated with low power consumption.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
（実施の形態２）
本実施の形態では、本発明の一態様の表示装置が有する入力装置の作製方法について、図面を参照して説明する。なお、ここでは、入力装置として静電容量式のタッチセンサを適用する場合について説明する。
(Embodiment 2)
In this embodiment, a method for manufacturing an input device included in the display device of one embodiment of the present invention will be described with reference to drawings. Here, a case where a capacitive touch sensor is applied as the input device will be described.
また、本実施の形態では、支持基板上にタッチセンサを形成し、当該タッチセンサを別の基板に転置する例を説明する。支持基板は耐熱性や剛性に優れたタッチセンサの作製工程に適した基板であり、タッチセンサを歩留りよく形成することができる。また、支持基板からタッチセンサを別の基板に転置した後に、支持基板の表面をクリーニングし、再利用することもできる。 In this embodiment, an example in which a touch sensor is formed over a supporting substrate and the touch sensor is transferred to another substrate will be described. The support substrate is a substrate suitable for a manufacturing process of a touch sensor having excellent heat resistance and rigidity, and the touch sensor can be formed with a high yield. Further, after the touch sensor is transferred from the support substrate to another substrate, the surface of the support substrate can be cleaned and reused.
タッチセンサの転置先の基板には、支持基板として適さないフィルム上の基板や剛性の劣る薄型の基板などを用いることができる。また、当該基板には、タッチセンサの作製工程に耐えない反射防止膜やアンチグレアパターンなどが形成された基板を用いることができる。 As a substrate to which the touch sensor is transferred, a substrate on a film that is not suitable as a support substrate, a thin substrate with poor rigidity, or the like can be used. As the substrate, a substrate on which an antireflection film, an antiglare pattern, or the like that cannot withstand a touch sensor manufacturing process is formed can be used.
まず、支持基板１６１を準備する。支持基板１６１には比較的平坦な表面を有する基板を用いる。支持基板１６１としては、ガラス基板または樹脂基板のほか、金属基板、セラミック基板などの非透光性の基板を用いることもできる。 First, the support substrate 161 is prepared. As the support substrate 161, a substrate having a relatively flat surface is used. As the supporting substrate 161, a glass substrate or a resin substrate, a non-light-transmitting substrate such as a metal substrate or a ceramic substrate can be used.
次に、支持基板１６１上に、剥離層１６２、被剥離層１６３および絶縁層１６４を積層する（図８（Ａ）参照）。ここで、剥離層１６２と被剥離層１６３は、これらの界面で剥離可能な組み合わせの材料を用いる。 Next, the peeling layer 162, the peeled layer 163, and the insulating layer 164 are stacked over the supporting substrate 161 (see FIG. 8A). Here, for the peeling layer 162 and the layer to be peeled 163, a combination of materials that can be peeled at the interface is used.
剥離層１６２としては金属または金属酸化物を用い、被剥離層１６３としてはポリイミドなどの樹脂を用いることが好ましい。両者の密着性を変化させることで剥離可能な構成とすることができる。 It is preferable to use a metal or a metal oxide as the peeling layer 162 and a resin such as polyimide as the peeling layer 163. It can be set as the structure which can peel by changing both adhesiveness.
例えば、金属としては、チタン、モリブデン、アルミニウム、タングステン、タンタルなどの各種金属、または合金を用いることができる。 For example, various metals such as titanium, molybdenum, aluminum, tungsten, and tantalum, or alloys can be used as the metal.
また、金属酸化物としては、各種金属の酸化物を用いることができる。例えば、酸化チタン、酸化モリブデン、酸化アルミニウム、酸化タングステン、インジウム錫酸化物、インジウム亜鉛酸化物、Ｉｎ−Ｇａ−Ｚｎ酸化物等が挙げられる。 As the metal oxide, oxides of various metals can be used. For example, titanium oxide, molybdenum oxide, aluminum oxide, tungsten oxide, indium tin oxide, indium zinc oxide, In—Ga—Zn oxide, and the like can be given.
または、剥離層１６２としてタングステンなどの金属を用い、被剥離層１６３として酸化シリコンなどの酸化物を用いてもよい。この場合、金属の表面が酸化物との接触により酸化され、該金属の酸化物（例えば酸化タングステン）が形成される。また、被剥離層１６３を形成した後に熱処理を施し、酸化反応を促進させてもよい。ここで、剥離層１６２を物理的に剥離する外力を加えることにより、剥離層１６２と被剥離層１６３との界面で剥離を行うことができる。 Alternatively, a metal such as tungsten may be used for the peeling layer 162, and an oxide such as silicon oxide may be used for the peeling layer 163. In this case, the surface of the metal is oxidized by contact with the oxide, and an oxide of the metal (for example, tungsten oxide) is formed. Alternatively, after the layer to be peeled 163 is formed, heat treatment may be performed to promote the oxidation reaction. Here, peeling can be performed at the interface between the peeling layer 162 and the layer to be peeled 163 by applying an external force for physically peeling the peeling layer 162.
本実施の形態では、剥離層１６２として酸化チタン、被剥離層１６３としてポリイミドを用いる。 In this embodiment, titanium oxide is used as the peeling layer 162 and polyimide is used as the peeling layer 163.
絶縁層１６４には、可視光に対して透光性を有する絶縁膜を用いることができる。例えば、酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁膜のほか、有機樹脂の絶縁膜なども用いることができる。 For the insulating layer 164, an insulating film having a property of transmitting visible light can be used. For example, in addition to an inorganic insulating film such as silicon oxide, silicon nitride, and aluminum oxide, an organic resin insulating film can also be used.
次に、絶縁層１６４に開口部１６５を形成する（図８（Ｂ）参照）。開口部１６５を設けることで、タッチセンサと外部との電気的な接続を行う接続部を設けることができる。 Next, an opening 165 is formed in the insulating layer 164 (see FIG. 8B). By providing the opening 165, a connection portion that performs electrical connection between the touch sensor and the outside can be provided.
次に、被剥離層１６３上に、導電層１７０を形成する（図８（Ｃ）参照）。導電層１７０としては、銅またはニッケルなどの金属層を用いることが好ましい。導電層１７０は、導電膜を形成後、縦方向の配線および横方向の配線となるように加工して形成する。また、導電層１７０の一部は、延在して開口部１６５を覆うように設けられる。 Next, the conductive layer 170 is formed over the layer to be peeled 163 (see FIG. 8C). As the conductive layer 170, a metal layer such as copper or nickel is preferably used. The conductive layer 170 is formed by forming a conductive film and then processing it so as to be a vertical wiring and a horizontal wiring. A part of the conductive layer 170 is provided so as to extend and cover the opening 165.
次に、導電層１７０の表面を酸化処理して、暗色層１７１ｂおよび暗色層１７２ｂを形成する（図８（Ｄ）参照）。当該酸化処理には、酸素プラズマ処理などを用いることができる。暗色層１７１ｂおよび暗色層１７２ｂを形成することにより、反射率を低減させることができる。なお、暗色層１７１ｂおよび暗色層１７２ｂは十分な導電性を示さなくなる場合もあるが、酸化処理により酸化されない領域である導電層１７１ａおよび導電層１７２ａは、導電層１７０と同等の導電性を維持する。 Next, the surface of the conductive layer 170 is oxidized to form a dark color layer 171b and a dark color layer 172b (see FIG. 8D). For the oxidation treatment, oxygen plasma treatment or the like can be used. By forming the dark color layer 171b and the dark color layer 172b, the reflectance can be reduced. Note that the dark color layer 171b and the dark color layer 172b may not exhibit sufficient conductivity, but the conductive layer 171a and the conductive layer 172a which are regions that are not oxidized by the oxidation treatment maintain the same conductivity as the conductive layer 170. .
ここで、導電層１７１ａおよび暗色層１７１ｂを有する導電層を配線１７１とする。また、導電層１７２ａおよび暗色層１７２ｂを有する導電層を配線１７２とする。また、配線１７１および配線１７２と同様に形成され、開口部１６５を覆う導電層１７３ａおよび暗色層１７３ｂを有する導電層を配線１７３とする。 Here, a conductive layer including the conductive layer 171a and the dark color layer 171b is a wiring 171. A conductive layer including the conductive layer 172 a and the dark color layer 172 b is a wiring 172. A conductive layer which is formed in a manner similar to the wirings 171 and 172 and has the conductive layer 173a and the dark color layer 173b covering the opening 165 is referred to as a wiring 173.
次に、配線１７１、１７２、１７３上に絶縁層１６６を形成する。絶縁層１６６は、絶縁層１６４と同じ材料で形成することができる。そして、配線１７２と接しないように、配線１７１同士および配線１７１と配線１７３とを電気的に接続する配線１７４を形成する（図８（Ｅ）参照）。 Next, the insulating layer 166 is formed over the wirings 171, 172, and 173. The insulating layer 166 can be formed using the same material as the insulating layer 164. Then, a wiring 174 that electrically connects the wirings 171 and the wirings 171 and 173 is formed so as not to be in contact with the wiring 172 (see FIG. 8E).
配線１７４は、絶縁層１６６、暗色層１７１ｂおよび暗色層１７３ｂに設けられた開口部に導電層を設ける工程と、所望の形状に加工する工程と、酸化処理を行う工程により形成することができる。配線１７４は、配線１７１などと同様に、導電性の高い導電層１７４ａおよび酸化処理により設けられた暗色層１７４ｂを有する。暗色層１７１ｂに開口部を設けることにより、導電層１７４ａと導電層１７１ａは電気的に接続することができる。また、暗色層１７３ｂに開口部を設けることにより、導電層１７４ａと導電層１７３ａは電気的に接続することができる。 The wiring 174 can be formed by a step of providing a conductive layer in openings provided in the insulating layer 166, the dark color layer 171b, and the dark color layer 173b, a step of processing into a desired shape, and a step of performing an oxidation treatment. The wiring 174 includes a conductive layer 174a having high conductivity and a dark color layer 174b provided by oxidation treatment, like the wiring 171 and the like. By providing an opening in the dark color layer 171b, the conductive layer 174a and the conductive layer 171a can be electrically connected. Further, by providing an opening in the dark color layer 173b, the conductive layer 174a and the conductive layer 173a can be electrically connected.
次に、絶縁層１６６および暗色層１７４ｂ上に、接着層１６７を介して基板１６８を貼り合わせる（図９（Ａ）参照）。ここで、基板１６８は、図１（Ａ）、（Ｂ）等に示す第２の基板１２に相当する。 Next, the substrate 168 is attached to the insulating layer 166 and the dark color layer 174b with the adhesive layer 167 interposed therebetween (see FIG. 9A). Here, the substrate 168 corresponds to the second substrate 12 illustrated in FIGS.
次に、支持基板１６１側から加工領域（剥離層１６２および被剥離層１６３を含む領域）に光照射を行う（図９（Ｂ）参照）。当該光照射により、剥離層１６２、被剥離層１６３、およびその界面が加熱されることによる構造変化により、両者の密着性を低下させることができる。 Next, light irradiation is performed on the processing region (a region including the separation layer 162 and the layer to be peeled 163) from the support substrate 161 side (see FIG. 9B). Due to the light irradiation, the adhesiveness between the peeling layer 162, the peeled layer 163, and the interface thereof can be reduced by a structural change caused by heating.
ここで照射する光は、例えば短波長のレーザ光を用いることができる。代表的には波長３５１−３５３ｎｍ（ＸｅＦ）、３０８ｎｍ（ＸｅＣｌ）などの光を照射できるエキシマレーザを用いることができる。または、固体レーザ（ＹＡＧレーザ、ファイバーレーザなど）の二倍波（５１５ｎｍ、５３２ｎｍなど）または三倍波（３４３ｎｍ、３５５ｎｍなど）を用いてもよい。 As the light to be irradiated here, for example, a laser beam having a short wavelength can be used. Typically, an excimer laser that can irradiate light with a wavelength of 351 to 353 nm (XeF), 308 nm (XeCl), or the like can be used. Alternatively, a double wave (515 nm, 532 nm, etc.) or a triple wave (343 nm, 355 nm, etc.) of a solid laser (YAG laser, fiber laser, etc.) may be used.
ここで、レーザ光は線状ビームとすることが好ましい。線状ビームを照射しながら、被加工物を線状ビームの短軸方向に水平移動させることで、効率良く被加工物の全面にレーザ照射を行うことができる。 Here, the laser light is preferably a linear beam. Laser irradiation can be efficiently performed on the entire surface of the workpiece by horizontally moving the workpiece in the short axis direction of the linear beam while irradiating the linear beam.
なお、レーザ光は支持基板１６１を介して加工領域に照射するため、支持基板１６１の表面に異物などがあると加工領域に照射されるレーザ光が遮られ、後工程の剥離不良が局部的に発生することがある。しかしながら、剥離層１６２として用いる金属酸化物のレーザ光の吸収によって、レーザ光が照射された領域よりも広い範囲で剥離層１６２と被剥離層１６３との密着性が低下することができる。したがって、支持基板１６１の表面上に異物などによってレーザ光が遮られた場合であっても、後工程における剥離不良を抑制することができる。 Since the laser beam is irradiated to the processing region through the support substrate 161, if there is a foreign object on the surface of the support substrate 161, the laser beam irradiated to the processing region is blocked, and a peeling defect in a later process is locally localized. May occur. However, the absorption of the laser beam of the metal oxide used as the peeling layer 162 can reduce the adhesion between the peeling layer 162 and the layer to be peeled 163 in a wider range than the region irradiated with the laser light. Therefore, even when the laser beam is blocked on the surface of the support substrate 161 by a foreign substance or the like, it is possible to suppress a peeling defect in a subsequent process.
次に、図９（Ｂ）に示す構造物から、支持基板１６１および剥離層１６２の積層を物理的な手段により剥離する（図９（Ｃ）参照）。例えば、支持基板１６１を吸着ステージ等で固定し、基板１６８側を上方に移動させるような物理的な力を加えることで当該剥離を行うことができる。 Next, the stack of the supporting substrate 161 and the separation layer 162 is separated from the structure illustrated in FIG. 9B by physical means (see FIG. 9C). For example, the separation can be performed by fixing the support substrate 161 with an adsorption stage or the like and applying a physical force that moves the substrate 168 side upward.
次に、図９（Ｃ）の上側に示す構造物において、基板１６８とは逆の面に露出した被剥離層１６３をアッシング処理により取り除く。この工程により、絶縁層１６４および開口部１６５に形成された配線１７３の導電層１７３ａを露出させる（図９（Ｄ）参照）。 Next, in the structure illustrated in the upper side of FIG. 9C, the layer to be peeled 163 exposed on the surface opposite to the substrate 168 is removed by an ashing process. Through this step, the conductive layer 173a of the wiring 173 formed in the insulating layer 164 and the opening 165 is exposed (see FIG. 9D).
以上の工程により、基板１６８が剛性の乏しい薄型の基板や可撓性を有する基板であっても、基板１６８の一方の面にタッチセンサ（入力装置２５）を形成することができる。 Through the above steps, even if the substrate 168 is a thin substrate with low rigidity or a flexible substrate, the touch sensor (input device 25) can be formed on one surface of the substrate 168.
続いて、図１（Ａ）、（Ｂ）に示す表示装置１０が有する入力装置２５として、図９（Ｄ）に示すタッチセンサを設ける手順を図１０（Ａ）乃至（Ｃ）を用いて説明する。なお、図１０（Ａ）乃至（Ｃ）は、図１（Ａ）に示すＸ１−Ｘ２位置の断面工程図に相当する。 Next, a procedure for providing the touch sensor illustrated in FIG. 9D as the input device 25 included in the display device 10 illustrated in FIGS. 1A and 1B will be described with reference to FIGS. To do. 10A to 10C correspond to cross-sectional process diagrams at a position X1-X2 illustrated in FIG.
まず、第１の基板１１上に配線３３、素子層２１および基板２２を設ける（図１０（Ａ）参照）。次に、基板２２上に光拡散板２３、偏光板２４を設ける。また、駆動回路３０を基板１１上に設けられた配線３３と電気的に接続するように実装する（図１０（Ｂ）参照）。 First, the wiring 33, the element layer 21, and the substrate 22 are provided over the first substrate 11 (see FIG. 10A). Next, a light diffusion plate 23 and a polarizing plate 24 are provided on the substrate 22. Further, the driver circuit 30 is mounted so as to be electrically connected to the wiring 33 provided on the substrate 11 (see FIG. 10B).
次に、タッチセンサ（入力装置２５）の配線１７３の導電層１７３ａと、配線３３をＦＰＣ３２を介して電気的に接続する。当該工程は図３に示すような形態で行えばよい。そして、図１０（Ｂ）に示す構造体と、基板１６８の一方の面に形成したタッチセンサ（入力装置２５）とを接着層２６を介して貼り合わせることで、表示装置１０を形成することができる。 Next, the conductive layer 173a of the wiring 173 of the touch sensor (input device 25) and the wiring 33 are electrically connected via the FPC 32. The process may be performed in the form as shown in FIG. Then, the display device 10 can be formed by bonding the structure illustrated in FIG. 10B and the touch sensor (input device 25) formed on one surface of the substrate 168 with the adhesive layer 26 interposed therebetween. it can.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置、および表示装置の駆動方法について説明する。
(Embodiment 3)
In this embodiment, a display device of one embodiment of the present invention and a method for driving the display device will be described.
本発明の一態様の表示装置としては、例えば、ハイブリッドディスプレイを好適に用いることができる。なお、当該ハイブリッドディスプレイは、ハイブリッド表示を行うことができる。 As a display device of one embodiment of the present invention, for example, a hybrid display can be preferably used. Note that the hybrid display can perform hybrid display.
ハイブリッド表示とは、１つのパネルにおいて、反射光と、自発光とを併用して、色調または光強度を互いに補完して、文字または画像を表示する方法である。または、ハイブリッド表示とは、同一画素または同一副画素において複数の表示素子から、それぞれの光を用いて、文字および／または画像を表示する方法である。ただし、ハイブリッド表示を行っているハイブリッドディスプレイを局所的にみると、複数の表示素子のいずれか一を用いて表示される画素または副画素と、複数の表示素子の二以上を用いて表示される画素または副画素と、を有する場合がある。 Hybrid display is a method of displaying characters or images on one panel by using reflected light and self-light emission in combination with each other to complement color tone or light intensity. Alternatively, the hybrid display is a method for displaying characters and / or images using light from a plurality of display elements in the same pixel or the same sub-pixel. However, when a hybrid display that performs hybrid display is viewed locally, the display is performed using a pixel or sub-pixel displayed using any one of a plurality of display elements and two or more of the plurality of display elements. A pixel or a sub-pixel.
なお、本明細書等において、上記構成のいずれか１つまたは複数の表現を満たすものを、ハイブリッド表示という。 Note that in this specification and the like, a display that satisfies any one or a plurality of expressions of the above configuration is referred to as a hybrid display.
また、ハイブリッドディスプレイは、同一画素または同一副画素に複数の表示素子を有する。なお、複数の表示素子としては、例えば、光を反射する反射型素子と、光を射出する自発光素子とが挙げられる。なお、反射型素子と、自発光素子とは、それぞれ独立に制御することができる。ハイブリッドディスプレイは、表示部において、反射光、及び自発光のいずれか一方または双方を用いて、文字および／または画像を表示する機能を有する。 The hybrid display has a plurality of display elements in the same pixel or the same sub-pixel. Examples of the plurality of display elements include a reflective element that reflects light and a self-luminous element that emits light. Note that the reflective element and the self-luminous element can be controlled independently. The hybrid display has a function of displaying characters and / or images using either one or both of reflected light and self-light emission in the display unit.
本発明の一態様の表示装置は、可視光を反射する第１の表示素子が設けられた画素を有することができる。または、可視光を発する第２の表示素子が設けられた画素を有することができる。または、第１の表示素子および第２の表示素子が設けられた画素を有することができる。 The display device of one embodiment of the present invention can include a pixel provided with a first display element that reflects visible light. Alternatively, a pixel provided with a second display element that emits visible light can be provided. Alternatively, the pixel can include a pixel provided with a first display element and a second display element.
本実施の形態では、可視光を反射する第１の表示素子と、可視光を発する第２の表示素子とを有する表示装置について説明する。 In this embodiment mode, a display device including a first display element that reflects visible light and a second display element that emits visible light will be described.
表示装置は、第１の表示素子が反射する第１の光と、第２の表示素子が発する第２の光のうち、いずれか一方、または両方により、画像を表示する機能を有する。または、表示装置は、第１の表示素子が反射する第１の光の光量と、第２の表示素子が発する第２の光の光量と、をそれぞれ制御することにより、階調を表現する機能を有する。 The display device has a function of displaying an image with one or both of first light reflected by the first display element and second light emitted by the second display element. Alternatively, the display device functions to express gradation by controlling the amount of first light reflected by the first display element and the amount of second light emitted by the second display element, respectively. Have
また、表示装置は、第１の表示素子の反射光の光量を制御することにより階調を表現する第１の画素と、第２の表示素子からの発光の光量を制御することにより階調を表現する第２の画素を有する構成とすることが好ましい。第１の画素および第２の画素は、例えばそれぞれマトリクス状に複数配置され、表示部を構成する。 In addition, the display device controls the first pixel that expresses gradation by controlling the amount of reflected light from the first display element, and the gradation by controlling the amount of light emitted from the second display element. A structure including the second pixel to be expressed is preferable. A plurality of first pixels and second pixels are arranged in a matrix, for example, and constitute a display unit.
また、第１の画素と第２の画素は、同数且つ同ピッチで、表示領域内に配置されていることが好ましい。このとき、隣接する第１の画素と第２の画素を合わせて、画素ユニットと呼ぶことができる。これにより、後述するように複数の第１の画素のみで表示された画像と、複数の第２の画素のみで表示された画像、ならびに複数の第１の画素および複数の第２の画素の両方で表示された画像のそれぞれは、同じ表示領域に表示することができる。 In addition, it is preferable that the first pixels and the second pixels are arranged in the display area with the same number and the same pitch. At this time, the adjacent first pixel and second pixel can be collectively referred to as a pixel unit. Thereby, as will be described later, an image displayed with only the plurality of first pixels, an image displayed with only the plurality of second pixels, and both the plurality of first pixels and the plurality of second pixels. Each of the images displayed in can be displayed in the same display area.
第１の画素が有する第１の表示素子には、外光を反射して表示する素子を用いることができる。このような素子は、光源を持たないため、表示の際の消費電力を極めて小さくすることが可能となる。 As the first display element included in the first pixel, an element that reflects external light for display can be used. Since such an element does not have a light source, power consumption during display can be extremely reduced.
第１の表示素子には、代表的には反射型の液晶素子を用いることができる。または、第１の表示素子として、シャッター方式のＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）素子、光干渉方式のＭＥＭＳ素子の他、マイクロカプセル方式、電気泳動方式、エレクトロウェッティング方式、電子粉流体（登録商標）方式等を適用した素子などを用いることができる。 As the first display element, a reflective liquid crystal element can be typically used. Alternatively, as a first display element, in addition to a shutter-type MEMS (Micro Electro Mechanical System) element, an optical interference-type MEMS element, a microcapsule type, an electrophoretic method, an electrowetting method, and an electronic powder fluid (registered trademark) An element to which a method or the like is applied can be used.
第２の画素が有する第２の表示素子は光源を有し、その光源からの光を利用して表示する素子を用いることができる。特に、電界を印加することにより発光性の物質から発光を取り出すことのできる、電界発光素子を用いることが好ましい。このような画素が射出する光は、その輝度や色度が外光に左右されることがないため、色再現性が高く（色域が広く）、且つコントラストの高い、つまり鮮やかな表示を行うことができる。 The second display element included in the second pixel includes a light source, and an element that performs display using light from the light source can be used. In particular, an electroluminescent element that can extract light emitted from a light-emitting substance by applying an electric field is preferably used. The light emitted from such a pixel is not affected by the brightness or chromaticity of the light, and therefore has high color reproducibility (wide color gamut) and high contrast, that is, vivid display. be able to.
第２の表示素子には、例えばＯＬＥＤ（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、ＱＬＥＤ（Ｑｕａｎｔｕｍ−ｄｏｔ Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）、半導体レーザなどの自発光性の発光素子を用いることができる。または、第２の画素が有する表示素子として、光源であるバックライトと、バックライトからの光の透過光の光量を制御する透過型の液晶素子とを組み合わせたものを用いてもよい。 As the second display element, for example, a self-luminous light emitting element such as an OLED (Organic Light Emitting Diode), an LED (Light Emitting Diode), a QLED (Quantum-Dot Light Emitting Diode), or a semiconductor laser can be used. Alternatively, as the display element included in the second pixel, a combination of a backlight that is a light source and a transmissive liquid crystal element that controls the amount of light transmitted through the backlight may be used.
第１の画素は、例えば白色（Ｗ）を呈する副画素、または例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。また、第２の画素も同様に、例えば白色（Ｗ）を呈する副画素、または例えば赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色の光をそれぞれ呈する副画素を有する構成とすることができる。なお、第１の画素および第２の画素がそれぞれ有する副画素は、４色以上であってもよい。副画素の種類が多いほど、消費電力を低減することが可能で、また色再現性を高めることができる。 The first pixel can include a sub-pixel that exhibits, for example, white (W), or a sub-pixel that exhibits three colors of light, for example, red (R), green (G), and blue (B). . Similarly, the second pixel has a sub-pixel that exhibits, for example, white (W), or a sub-pixel that exhibits light of three colors, for example, red (R), green (G), and blue (B). can do. Note that the subpixels included in each of the first pixel and the second pixel may have four or more colors. As the number of subpixels increases, power consumption can be reduced and color reproducibility can be improved.
本発明の一態様は、第１の画素で画像を表示する第１のモード、第２の画素で画像を表示する第２のモード、および第１の画素および第２の画素で画像を表示する第３のモードを切り替えることができる。また、実施の形態１で示したように、第１の画素および第２の画素のそれぞれに異なる画像信号を入力し、合成画像を表示することもできる。 According to one embodiment of the present invention, a first mode in which an image is displayed with a first pixel, a second mode in which an image is displayed with a second pixel, and an image is displayed with the first pixel and the second pixel. The third mode can be switched. Further, as shown in Embodiment Mode 1, a different image signal can be input to each of the first pixel and the second pixel to display a composite image.
第１のモードは、第１の表示素子による反射光を用いて画像を表示するモードである。第１のモードは光源が不要であるため、極めて低消費電力な駆動モードである。例えば、外光の照度が十分高く、且つ外光が白色光またはその近傍の光である場合に有効である。第１のモードは、例えば本や書類などの文字情報を表示することに適した表示モードである。また、反射光を用いるため、目に優しい表示を行うことができ、目が疲れにくいという効果を奏する。 The first mode is a mode in which an image is displayed using reflected light from the first display element. The first mode is a driving mode with extremely low power consumption because no light source is required. For example, it is effective when the illuminance of outside light is sufficiently high and the outside light is white light or light in the vicinity thereof. The first mode is a display mode suitable for displaying character information such as books and documents. In addition, since the reflected light is used, it is possible to perform display that is kind to the eyes, and the effect that the eyes are less tired is achieved.
第２のモードでは、第２の表示素子による発光を利用して画像を表示するモードである。そのため、外光の照度や色度によらず、極めて鮮やかな（コントラストが高く、且つ色再現性の高い）表示を行うことができる。例えば、夜間や暗い室内など、外光の照度が極めて小さい場合などに有効である。また外光が暗い場合、明るい表示を行うと使用者が眩しく感じてしまう場合がある。これを防ぐために、第２のモードでは輝度を抑えた表示を行うことが好ましい。またこれにより、眩しさを抑えることに加え、消費電力も低減することができる。第２のモードは、鮮やかな画像や滑らかな動画などを表示することに適したモードである。 In the second mode, an image is displayed using light emitted from the second display element. Therefore, an extremely vivid display (high contrast and high color reproducibility) can be performed regardless of the illuminance and chromaticity of external light. For example, it is effective when the illuminance of outside light is extremely small, such as at night or in a dark room. Further, when the outside light is dark, the user may feel dazzled when performing bright display. In order to prevent this, it is preferable to perform display with reduced luminance in the second mode. Thereby, in addition to suppressing glare, power consumption can also be reduced. The second mode is a mode suitable for displaying a vivid image or a smooth moving image.
第３のモードでは、第１の表示素子による反射光と、第２の表示素子による発光の両方を利用して表示を行うモードである。具体的には、第１の画素が呈する光と、第１の画素と隣接する第２の画素が呈する光を混色させることにより、１つの色を表現するように駆動する。第１のモードよりも鮮やかな表示をしつつ、第２のモードよりも消費電力を抑えることができる。例えば、室内照明下や、朝方や夕方の時間帯など、外光の照度が比較的低い場合や、外光の色度が白色ではない場合などに有効である。 In the third mode, display is performed using both reflected light from the first display element and light emission from the second display element. Specifically, driving is performed so as to express one color by mixing light emitted by the first pixel and light emitted by the second pixel adjacent to the first pixel. While displaying more vividly than in the first mode, it is possible to suppress power consumption as compared with the second mode. For example, it is effective when the illuminance of outside light is relatively low, such as under room lighting or in the morning or evening hours, or when the chromaticity of outside light is not white.
以下では、本発明の一態様のより具体的な例について、図面を参照して説明する。 Hereinafter, more specific examples of one embodiment of the present invention will be described with reference to the drawings.
［表示装置の構成例］ [Configuration example of display device]
図１１は、本発明の一態様の表示装置が有する画素アレイ４０を説明する図である。画素アレイ４０は、マトリクス状に配置された複数の画素ユニット４５を有する。画素ユニット４５は、画素４６と、画素４７を有する。 FIG. 11 illustrates a pixel array 40 included in the display device of one embodiment of the present invention. The pixel array 40 has a plurality of pixel units 45 arranged in a matrix. The pixel unit 45 includes a pixel 46 and a pixel 47.
図１１では、画素４６および画素４７が、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の３色に対応する表示素子を有する場合の例を示している。 FIG. 11 illustrates an example in which the pixel 46 and the pixel 47 have display elements corresponding to three colors of red (R), green (G), and blue (B), respectively.
画素４６は、赤色（Ｒ）に対応する表示素子４６Ｒ、緑色（Ｇ）に対応する表示素子４６Ｇ、青色（Ｂ）に対応する表示素子４６Ｂを有する。表示素子４６Ｒ、４６Ｇ、４６Ｂはそれぞれ、光源の光を利用した第２の表示素子である。 The pixel 46 includes a display element 46R corresponding to red (R), a display element 46G corresponding to green (G), and a display element 46B corresponding to blue (B). Each of the display elements 46R, 46G, and 46B is a second display element that uses light from a light source.
画素４７は、赤色（Ｒ）に対応する表示素子４７Ｒ、緑色（Ｇ）に対応する表示素子４７Ｇ、青色（Ｂ）に対応する表示素子４７Ｂを有する。表示素子４７Ｒ、４７Ｇ、４７Ｂはそれぞれ、外光の反射を利用した第１の表示素子である。 The pixel 47 includes a display element 47R corresponding to red (R), a display element 47G corresponding to green (G), and a display element 47B corresponding to blue (B). Each of the display elements 47R, 47G, and 47B is a first display element that utilizes reflection of external light.
以上が表示装置の構成例についての説明である。 The above is the description of the configuration example of the display device.
［画素ユニットの構成例］
続いて、図１２（Ａ）、（Ｂ）、（Ｃ）を用いて画素ユニット４５について説明する。図１２（Ａ）、（Ｂ）、（Ｃ）は、画素ユニット４５の構成例を示す模式図である。
[Configuration example of pixel unit]
Subsequently, the pixel unit 45 will be described with reference to FIGS. 12A, 12B, and 12C. 12A, 12 </ b> B, and 12 </ b> C are schematic diagrams illustrating a configuration example of the pixel unit 45.
画素４６は、表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂを有する。表示素子４６Ｒは、光源を有し、画素４６に入力される第２の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光Ｒ２を、表示面側に射出する。表示素子４６Ｇ、表示素子４６Ｂも同様に、それぞれ緑色の光Ｇ２または青色の光Ｂ２を、表示面側に射出する。 The pixel 46 includes a display element 46R, a display element 46G, and a display element 46B. The display element 46R has a light source, and emits red light R2 having a luminance corresponding to the gradation value corresponding to red included in the second gradation value input to the pixel 46 to the display surface side. Similarly, the display element 46G and the display element 46B respectively emit green light G2 or blue light B2 to the display surface side.
画素４７は、表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂを有する。表示素子４７Ｒは、外光を反射し、画素４７に入力される第１の階調値に含まれる赤色に対応する階調値に応じた輝度の赤色の光Ｒ１を、表示面側に射出する。表示素子４７Ｇ、表示素子４７Ｂも同様に、それぞれ緑色の光Ｇ１または青色の光Ｂ１を、表示面側に射出する。 The pixel 47 includes a display element 47R, a display element 47G, and a display element 47B. The display element 47 </ b> R reflects external light and emits red light R <b> 1 having luminance corresponding to the gradation value corresponding to red included in the first gradation value input to the pixel 47 to the display surface side. . Similarly, the display element 47G and the display element 47B respectively emit green light G1 or blue light B1 to the display surface side.
〔第１のモード〕
図１２（Ａ）は、外光を反射する表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂを駆動して画像を表示する動作モードの例を示している。図１２（Ａ）に示すように、画素ユニット４５は、例えば外光の照度が十分に高い場合などでは、画素４６を駆動させずに、画素４７からの光（光Ｒ１、光Ｇ１、および光Ｂ１）のみを混色させることにより、所定の色の光５５を表示面側に射出することもできる。これにより、極めて低消費電力な駆動を行うことができる。
[First mode]
FIG. 12A illustrates an example of an operation mode in which an image is displayed by driving the display element 47R, the display element 47G, and the display element 47B that reflect external light. As shown in FIG. 12A, the pixel unit 45 does not drive the pixel 46, for example, when the illuminance of outside light is sufficiently high, and does not drive the pixel 46 (light R1, light G1, and light). By mixing only B1), it is possible to emit light 55 of a predetermined color to the display surface side. Thereby, driving with extremely low power consumption can be performed.
〔第２のモード〕
図１２（Ｂ）は、表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂを駆動して画像を表示する動作モードの例を示している。図１２（Ｂ）に示すように、画素ユニット４５は、例えば外光の照度が極めて小さい場合などでは、画素４７を駆動させずに、画素４６からの光（光Ｒ２、光Ｇ２、および光Ｂ２）のみを混色させることにより、所定の色の光５５を表示面側に射出することもできる。これにより鮮やかな表示を行うことができる。また外光の照度が小さい場合に輝度を低くすることで、使用者が感じる眩しさを抑えると共に消費電力を低減できる。
[Second mode]
FIG. 12B illustrates an example of an operation mode in which the display element 46R, the display element 46G, and the display element 46B are driven to display an image. As shown in FIG. 12B, the pixel unit 45 does not drive the pixel 47, for example, when the illuminance of outside light is extremely small, and the light from the pixel 46 (light R2, light G2, and light B2). ) Only, it is possible to emit light 55 of a predetermined color to the display surface side. Thereby, a vivid display can be performed. Further, by reducing the luminance when the illuminance of outside light is small, it is possible to suppress glare that the user feels and to reduce power consumption.
〔第３のモード〕
図１２（Ｃ）は、外光を反射する表示素子４７Ｒ、表示素子４７Ｇ、表示素子４７Ｂと、光を発する表示素子４６Ｒ、表示素子４６Ｇ、表示素子４６Ｂの両方を駆動して画像を表示する動作モードの例を示している。図１２（Ｃ）に示すように、画素ユニット４５は、光Ｒ１、光Ｇ１、光Ｂ１、光Ｒ２、光Ｇ２、および光Ｂ２の６つの光を混色させることにより、所定の色の光５５を表示面側に射出することができる。
[Third mode]
FIG. 12C illustrates an operation in which an image is displayed by driving both the display element 47R, the display element 47G, and the display element 47B that reflect external light, and the display element 46R, the display element 46G, and the display element 46B that emit light. An example of the mode is shown. As shown in FIG. 12C, the pixel unit 45 mixes the six lights of the light R1, the light G1, the light B1, the light R2, the light G2, and the light B2 to thereby mix the light 55 with a predetermined color. It can be emitted to the display surface side.
以上が画素ユニット４５の構成例についての説明である。 The above is the description of the configuration example of the pixel unit 45.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
（実施の形態４）
以下では、本発明の一態様の表示装置に用いることのできる表示パネルの例について説明する。以下で例示する表示パネルは、反射型の液晶素子と、発光素子の両方を有し、透過モードと反射モードの両方の表示を行うことのできる、表示パネルである。
(Embodiment 4)
Examples of display panels that can be used for the display device of one embodiment of the present invention are described below. The display panel exemplified below is a display panel that includes both a reflective liquid crystal element and a light-emitting element and can perform both transmission mode and reflection mode displays.
［構成例］
図１３（Ａ）は、表示装置４００の構成の一例を示すブロック図である。表示装置４００は、表示部３６２にマトリクス状に配列した複数の画素４１０を有する。また表示装置４００は、回路ＧＤと、回路ＳＤを有する。また、方向Ｒに配列した複数の画素４１０、回路ＧＤと電気的に接続する複数の配線Ｇ１、複数の配線Ｇ２、複数の配線ＡＮＯ、および複数の配線ＣＳＣＯＭを有する。また、方向Ｃに配列した複数の画素４１０、回路ＳＤと電気的に接続する複数の配線Ｓ１、および複数の配線Ｓ２を有する。
[Configuration example]
FIG. 13A is a block diagram illustrating an example of a structure of the display device 400. The display device 400 includes a plurality of pixels 410 arranged in a matrix on the display portion 362. The display device 400 includes a circuit GD and a circuit SD. In addition, a plurality of pixels 410 arranged in the direction R, a plurality of wirings G1 electrically connected to the circuit GD, a plurality of wirings G2, a plurality of wirings ANO, and a plurality of wirings CSCOM are provided. In addition, a plurality of pixels 410 arranged in the direction C, a plurality of wirings S1 electrically connected to the circuit SD, and a plurality of wirings S2 are provided.
なお、ここでは簡単のために回路ＧＤと回路ＳＤを１つずつ有する構成を示したが、液晶素子を駆動する回路ＧＤおよび回路ＳＤと、発光素子を駆動する回路ＧＤおよび回路ＳＤとを、別々に設けてもよい。 Here, for the sake of simplicity, a configuration having one circuit GD and one circuit SD is shown, but the circuit GD and the circuit SD that drive the liquid crystal element and the circuit GD and the circuit SD that drive the light emitting element are separately provided. May be provided.
画素４１０は、反射型の液晶素子と、発光素子を有する。画素４１０において、液晶素子と発光素子とは、互いに重なる部分を有する。 The pixel 410 includes a reflective liquid crystal element and a light-emitting element. In the pixel 410, the liquid crystal element and the light-emitting element have portions that overlap each other.
図１３（Ｂ１）は、画素４１０が有する導電層３１１ｂの構成例を示す。導電層３１１ｂは、画素４１０における液晶素子の反射電極として機能する。また導電層３１１ｂには、開口４５１が設けられている。 FIG. 13B1 illustrates a configuration example of the conductive layer 311b included in the pixel 410. The conductive layer 311b functions as a reflective electrode of the liquid crystal element in the pixel 410. In addition, an opening 451 is provided in the conductive layer 311b.
図１３（Ｂ１）には、導電層３１１ｂと重なる領域に位置する発光素子３６０を破線で示している。発光素子３６０は、導電層３１１ｂが有する開口４５１と重ねて配置されている。これにより、発光素子３６０が発する光は、開口４５１を介して表示面側に射出される。 In FIG. 13B1, the light-emitting element 360 located in a region overlapping with the conductive layer 311b is indicated by a broken line. The light-emitting element 360 is disposed so as to overlap with the opening 451 included in the conductive layer 311b. Thereby, the light emitted from the light emitting element 360 is emitted to the display surface side through the opening 451.
図１３（Ｂ１）では、方向Ｒに隣接する画素４１０が異なる色に対応する画素である。このとき、図１３（Ｂ１）に示すように、方向Ｒに隣接する２つの画素において、開口４５１が一列に配列されないように、導電層３１１ｂの異なる位置に設けられていることが好ましい。これにより、２つの発光素子３６０を離すことが可能で、発光素子３６０が発する光が隣接する画素４１０が有する着色層に入射してしまう現象（クロストークともいう）を抑制することができる。また、隣接する２つの発光素子３６０を離して配置することができるため、発光素子３６０のＥＬ層をシャドウマスク等により作り分ける場合であっても、高い精細度の表示装置を実現できる。 In FIG. 13B1, the pixels 410 adjacent in the direction R are pixels corresponding to different colors. At this time, as illustrated in FIG. 13B1, it is preferable that the openings 451 be provided at different positions in the conductive layer 311b so that the two pixels adjacent to each other in the direction R are not arranged in a line. Accordingly, the two light-emitting elements 360 can be separated from each other, and a phenomenon (also referred to as crosstalk) in which light emitted from the light-emitting elements 360 enters the colored layer of the adjacent pixel 410 can be suppressed. In addition, since the two adjacent light emitting elements 360 can be arranged apart from each other, a display device with high definition can be realized even when the EL layer of the light emitting element 360 is separately formed using a shadow mask or the like.
また、図１３（Ｂ２）に示すような配列としてもよい。 Alternatively, an arrangement as shown in FIG.
非開口部の総面積に対する開口４５１の総面積の比の値が大きすぎると、液晶素子を用いた表示が暗くなってしまう。また、非開口部の総面積に対する開口４５１の総面積の比の値が小さすぎると、発光素子３６０を用いた表示が暗くなってしまう。 If the ratio of the total area of the openings 451 to the total area of the non-openings is too large, the display using the liquid crystal element becomes dark. If the ratio of the total area of the openings 451 to the total area of the non-openings is too small, the display using the light emitting element 360 is darkened.
また、反射電極として機能する導電層３１１ｂに設ける開口４５１の面積が小さすぎると、発光素子３６０が射出する光から取り出せる光の効率が低下してしまう。 In addition, when the area of the opening 451 provided in the conductive layer 311b functioning as the reflective electrode is too small, the efficiency of light that can be extracted from the light emitted from the light-emitting element 360 is reduced.
開口４５１の形状は、例えば多角形、四角形、楕円形、円形または十字等の形状とすることができる。また、細長い筋状、スリット状、市松模様状の形状としてもよい。また、開口４５１を隣接する画素に寄せて配置してもよい。好ましくは、開口４５１を同じ色を表示する他の画素に寄せて配置する。これにより、クロストークを抑制できる。 The shape of the opening 451 can be, for example, a polygon, a rectangle, an ellipse, a circle, a cross, or the like. Moreover, it is good also as an elongated streak shape, a slit shape, and a checkered shape. Further, the opening 451 may be arranged close to adjacent pixels. Preferably, the opening 451 is arranged close to other pixels displaying the same color. Thereby, crosstalk can be suppressed.
［回路構成例］
図１４は、画素４１０の構成例を示す回路図である。図１４では、隣接する２つの画素４１０を示している。
[Circuit configuration example]
FIG. 14 is a circuit diagram illustrating a configuration example of the pixel 410. In FIG. 14, two adjacent pixels 410 are shown.
画素４１０は、スイッチＳＷ１、容量素子Ｃ１、液晶素子３４０、スイッチＳＷ２、トランジスタＭ、容量素子Ｃ２、および発光素子３６０等を有する。また、画素４１０には、配線Ｇ１、配線Ｇ２、配線ＡＮＯ、配線ＣＳＣＯＭ、配線Ｓ１、および配線Ｓ２が電気的に接続されている。また、図１４では、液晶素子３４０と電気的に接続する配線ＶＣＯＭ１、および発光素子３６０と電気的に接続する配線ＶＣＯＭ２を示している。 The pixel 410 includes a switch SW1, a capacitor C1, a liquid crystal element 340, a switch SW2, a transistor M, a capacitor C2, a light emitting element 360, and the like. In addition, the pixel 410 is electrically connected to a wiring G1, a wiring G2, a wiring ANO, a wiring CSCOM, a wiring S1, and a wiring S2. In FIG. 14, a wiring VCOM1 electrically connected to the liquid crystal element 340 and a wiring VCOM2 electrically connected to the light emitting element 360 are shown.
図１４では、スイッチＳＷ１およびスイッチＳＷ２に、トランジスタを用いた場合の例を示している。 FIG. 14 shows an example in which transistors are used for the switch SW1 and the switch SW2.
スイッチＳＷ１は、ゲートが配線Ｇ１と接続され、ソースまたはドレインの一方が配線Ｓ１と接続され、ソースまたはドレインの他方が容量素子Ｃ１の一方の電極、および液晶素子３４０の一方の電極と接続されている。容量素子Ｃ１は、他方の電極が配線ＣＳＣＯＭと接続されている。液晶素子３４０は、他方の電極が配線ＶＣＯＭ１と接続されている。 The switch SW1 has a gate connected to the wiring G1, one source or drain connected to the wiring S1, and the other source or drain connected to one electrode of the capacitor C1 and one electrode of the liquid crystal element 340. Yes. The other electrode of the capacitor C1 is connected to the wiring CSCOM. The other electrode of the liquid crystal element 340 is connected to the wiring VCOM1.
また、スイッチＳＷ２は、ゲートが配線Ｇ２と接続され、ソースまたはドレインの一方が配線Ｓ２と接続され、ソースまたはドレインの他方が、容量素子Ｃ２の一方の電極、トランジスタＭのゲートと接続されている。容量素子Ｃ２は、他方の電極がトランジスタＭのソースまたはドレインの一方、および配線ＡＮＯと接続されている。トランジスタＭは、ソースまたはドレインの他方が発光素子３６０の一方の電極と接続されている。発光素子３６０は、他方の電極が配線ＶＣＯＭ２と接続されている。 The switch SW2 has a gate connected to the wiring G2, one of the source and the drain connected to the wiring S2, and the other of the source and the drain connected to one electrode of the capacitor C2 and the gate of the transistor M. . The other electrode of the capacitor C2 is connected to one of the source and the drain of the transistor M and the wiring ANO. In the transistor M, the other of the source and the drain is connected to one electrode of the light emitting element 360. The other electrode of the light emitting element 360 is connected to the wiring VCOM2.
図１４では、トランジスタＭが半導体を挟む２つのゲートを有し、これらが接続されている例を示している。これにより、トランジスタＭが流すことのできる電流を増大させることができる。 FIG. 14 shows an example in which the transistor M has two gates sandwiching a semiconductor and these are connected. As a result, the current that can be passed by the transistor M can be increased.
配線Ｇ１には、スイッチＳＷ１を導通状態または非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ１には、所定の電位を与えることができる。配線Ｓ１には、液晶素子３４０が有する液晶の配向状態を制御する信号を与えることができる。配線ＣＳＣＯＭには、所定の電位を与えることができる。 A signal for controlling the switch SW1 to be in a conductive state or a non-conductive state can be supplied to the wiring G1. A predetermined potential can be applied to the wiring VCOM1. A signal for controlling the alignment state of the liquid crystal included in the liquid crystal element 340 can be supplied to the wiring S1. A predetermined potential can be applied to the wiring CSCOM.
配線Ｇ２には、スイッチＳＷ２を導通状態または非導通状態に制御する信号を与えることができる。配線ＶＣＯＭ２および配線ＡＮＯには、発光素子３６０が発光する電位差が生じる電位をそれぞれ与えることができる。配線Ｓ２には、トランジスタＭの導通状態を制御する信号を与えることができる。 A signal for controlling the switch SW2 to be in a conductive state or a non-conductive state can be supplied to the wiring G2. The wiring VCOM2 and the wiring ANO can each be supplied with a potential at which a potential difference generated by the light emitting element 360 emits light. A signal for controlling the conduction state of the transistor M can be supplied to the wiring S2.
図１４に示す画素４１０は、例えば、反射モードの表示を行う場合には、配線Ｇ１および配線Ｓ１に与える信号により駆動し、液晶素子３４０による光学変調を利用して表示することができる。また、透過モードで表示を行う場合には、配線Ｇ２および配線Ｓ２に与える信号により駆動し、発光素子３６０を発光させて表示することができる。また、両方のモードで駆動する場合には、配線Ｇ１、配線Ｇ２、配線Ｓ１および配線Ｓ２のそれぞれに与える信号により駆動することができる。 For example, in the case of performing reflection mode display, the pixel 410 illustrated in FIG. 14 is driven by a signal supplied to the wiring G1 and the wiring S1, and can display using optical modulation by the liquid crystal element 340. Further, in the case where display is performed in the transmissive mode, display can be performed by driving the light-emitting element 360 to emit light by driving with signals given to the wiring G2 and the wiring S2. In the case of driving in both modes, the driving can be performed by signals given to the wiring G1, the wiring G2, the wiring S1, and the wiring S2.
なお、図１５では一つの画素４１０に、一つの液晶素子３４０と一つの発光素子３６０とを有する例を示したが、これに限られない。図１５（Ａ）は、一つの画素４１０に一つの液晶素子３４０と４つの発光素子３６０（発光素子３６０ｒ、３６０ｇ、３６０ｂ、３６０ｗ）を有する例を示している。 Note that although FIG. 15 illustrates an example in which one pixel 410 includes one liquid crystal element 340 and one light emitting element 360, the present invention is not limited thereto. FIG. 15A illustrates an example in which one pixel 410 includes one liquid crystal element 340 and four light-emitting elements 360 (light-emitting elements 360r, 360g, 360b, and 360w).
図１５（Ａ）では図１４の例に加えて、画素４１０に配線Ｇ３および配線Ｓ３が接続されている。 In FIG. 15A, in addition to the example of FIG. 14, a wiring G3 and a wiring S3 are connected to the pixel 410.
図１５（Ａ）に示す例では、例えば４つの発光素子３６０を、それぞれ赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）、および白色（Ｗ）を呈する発光素子を用いることができる。また液晶素子３４０として、白色を呈する反射型の液晶素子を用いることができる。これにより、反射モードの表示を行う場合には、反射率の高い白色の表示を行うことができる。また透過モードで表示を行う場合には、演色性の高い表示を低い電力で行うことができる。 In the example illustrated in FIG. 15A, for example, light emitting elements that exhibit red (R), green (G), blue (B), and white (W) can be used as the four light emitting elements 360, respectively. As the liquid crystal element 340, a reflective liquid crystal element exhibiting white can be used. Thereby, when displaying in reflection mode, white display with high reflectance can be performed. In addition, when display is performed in the transmissive mode, display with high color rendering properties can be performed with low power.
また、図１５（Ｂ）には、画素４１０の構成例を示している。画素４１０は、電極３１１が有する開口部と重なる発光素子３６０ｗと、電極３１１の周囲に配置された発光素子３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂとを有する。発光素子３６０ｒ、発光素子３６０ｇ、および発光素子３６０ｂは、発光面積がほぼ同等であることが好ましい。 FIG. 15B illustrates a configuration example of the pixel 410. The pixel 410 includes a light-emitting element 360 w that overlaps with an opening included in the electrode 311, and a light-emitting element 360 r, a light-emitting element 360 g, and a light-emitting element 360 b that are disposed around the electrode 311. The light emitting element 360r, the light emitting element 360g, and the light emitting element 360b preferably have substantially the same light emitting area.
［表示パネルの構成例］
図１６は、本発明の一態様の表示パネル３００の斜視概略図である。表示パネル３００は、基板３５１と基板３６１とが貼り合わされた構成を有する。図１６では、基板３６１を破線で明示している。
[Display panel configuration example]
FIG. 16 is a schematic perspective view of a display panel 300 of one embodiment of the present invention. The display panel 300 has a structure in which a substrate 351 and a substrate 361 are attached to each other. In FIG. 16, the substrate 361 is indicated by a broken line.
表示パネル３００は、表示部３６２、回路３６４、配線３６５等を有する。基板３５１には、例えば回路３６４、配線３６５、および画素電極として機能する導電層３１１ｂ等が設けられる。また図１６では基板３５１上にＩＣ３７３とＦＰＣ３７２が実装されている例を示している。そのため、図１６に示す構成は、表示パネル３００とＦＰＣ３７２およびＩＣ３７３を有する表示モジュールと言うこともできる。 The display panel 300 includes a display portion 362, a circuit 364, a wiring 365, and the like. The substrate 351 is provided with, for example, a circuit 364, a wiring 365, a conductive layer 311b functioning as a pixel electrode, and the like. FIG. 16 shows an example in which an IC 373 and an FPC 372 are mounted on a substrate 351. Therefore, the structure illustrated in FIG. 16 can also be referred to as a display module including the display panel 300, the FPC 372, and the IC 373.
回路３６４は、例えば走査線駆動回路として機能する回路を用いることができる。 As the circuit 364, for example, a circuit functioning as a scan line driver circuit can be used.
配線３６５は、表示部や回路３６４に信号や電力を供給する機能を有する。当該信号や電力は、ＦＰＣ３７２を介して外部、またはＩＣ３７３から配線３６５に入力される。 The wiring 365 has a function of supplying a signal and power to the display portion and the circuit 364. The signal and power are input to the wiring 365 from the outside or the IC 373 via the FPC 372.
また、図１６では、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方式等により、基板３５１にＩＣ３７３が設けられている例を示している。ＩＣ３７３は、例えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる。なお表示パネル３００が走査線駆動回路および信号線駆動回路として機能する回路を備える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ３７２を介して表示パネル３００を駆動するための信号を入力する場合などでは、ＩＣ３７３を設けない構成としてもよい。また、ＩＣ３７３を、ＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）方式等により、ＦＰＣ３７２に実装してもよい。 FIG. 16 illustrates an example in which the IC 373 is provided on the substrate 351 by a COG (Chip On Glass) method or the like. As the IC 373, for example, an IC having a function as a scan line driver circuit, a signal line driver circuit, or the like can be used. Note that in the case where the display panel 300 includes a circuit that functions as a scanning line driver circuit and a signal line driver circuit, or a circuit that functions as a scanning line driver circuit or a signal line driver circuit is provided outside, and the display panel 300 is driven through the FPC 372. For example, the IC 373 may not be provided in the case of inputting a signal to do so. Further, the IC 373 may be mounted on the FPC 372 by a COF (Chip On Film) method or the like.
図１６には、表示部３６２の一部の拡大図を示している。表示部３６２には、複数の表示素子が有する導電層３１１ｂがマトリクス状に配置されている。導電層３１１ｂは、可視光を反射する機能を有し、後述する液晶素子３４０の反射電極として機能する。 FIG. 16 shows an enlarged view of a part of the display unit 362. In the display portion 362, conductive layers 311b included in the plurality of display elements are arranged in a matrix. The conductive layer 311b has a function of reflecting visible light, and functions as a reflective electrode of a liquid crystal element 340 described later.
また、図１６に示すように、導電層３１１ｂは開口を有する。さらに導電層３１１ｂよりも基板３５１側に、発光素子３６０を有する。発光素子３６０からの光は、導電層３１１ｂの開口を介して基板３６１側に射出される。 As shown in FIG. 16, the conductive layer 311b has an opening. Further, the light-emitting element 360 is provided on the substrate 351 side of the conductive layer 311b. Light from the light-emitting element 360 is emitted to the substrate 361 side through the opening of the conductive layer 311b.
また、基板３６１上には入力装置３６６を設けることができる。例えば、シート状の静電容量方式のタッチセンサを表示部３６２に重ねて設ける構成とすればよい。または、基板３６１と基板３５１との間にタッチセンサを設けてもよい。基板３６１と基板３５１との間にタッチセンサを設ける場合は、静電容量方式のタッチセンサのほか、光電変換素子を用いた光学式のタッチセンサを適用してもよい。 An input device 366 can be provided over the substrate 361. For example, a structure may be employed in which a sheet-like capacitive touch sensor is provided over the display portion 362. Alternatively, a touch sensor may be provided between the substrate 361 and the substrate 351. In the case where a touch sensor is provided between the substrate 361 and the substrate 351, an optical touch sensor using a photoelectric conversion element may be used in addition to the capacitive touch sensor.
［断面構成例］
図１７に、図１６で例示した表示パネルの、ＦＰＣ３７２を含む領域の一部、回路３６４を含む領域の一部、表示部３６２を含む領域の一部および入力装置３６６をそれぞれ切断したときの断面の一例を示す。
[Section configuration example]
FIG. 17 illustrates a cross section of the display panel illustrated in FIG. 16 when a part of the region including the FPC 372, a part of the region including the circuit 364, a part of the region including the display portion 362, and the input device 366 are cut. An example is shown.
表示パネルは、基板３５１と基板３６１の間に、絶縁層２２０を有する。また基板３５１と絶縁層２２０の間に、発光素子３６０、トランジスタ２０１、トランジスタ２０５、トランジスタ２０６、着色層１３４等を有する。また絶縁層２２０と基板３６１の間に、液晶素子３４０、着色層１３１等を有する。また基板３６１と絶縁層２２０は接着層１４１を介して接着され、基板３５１と絶縁層２２０は接着層１４２を介して接着されている。 The display panel includes an insulating layer 220 between the substrate 351 and the substrate 361. In addition, the light-emitting element 360, the transistor 201, the transistor 205, the transistor 206, the coloring layer 134, and the like are provided between the substrate 351 and the insulating layer 220. In addition, a liquid crystal element 340, a coloring layer 131, and the like are provided between the insulating layer 220 and the substrate 361. In addition, the substrate 361 and the insulating layer 220 are bonded through an adhesive layer 141, and the substrate 351 and the insulating layer 220 are bonded through an adhesive layer 142.
トランジスタ２０６は、液晶素子３４０と電気的に接続し、トランジスタ２０５は、発光素子３６０と電気的に接続する。トランジスタ２０５とトランジスタ２０６は、いずれも絶縁層２２０の基板３５１側の面上に形成されているため、これらを同一の工程を用いて作製することができる。 The transistor 206 is electrically connected to the liquid crystal element 340, and the transistor 205 is electrically connected to the light-emitting element 360. Since both the transistor 205 and the transistor 206 are formed over the surface of the insulating layer 220 on the substrate 351 side, they can be manufactured using the same process.
基板３６１には、着色層１３１、遮光層１３２、絶縁層１２１、および液晶素子３４０の共通電極として機能する導電層３１３、配向膜１３３ｂ、絶縁層１１７等が設けられている。絶縁層１１７は、液晶素子３４０のセルギャップを保持するためのスペーサとして機能する。 The substrate 361 is provided with a coloring layer 131, a light-blocking layer 132, an insulating layer 121, a conductive layer 313 functioning as a common electrode for the liquid crystal element 340, an alignment film 133b, an insulating layer 117, and the like. The insulating layer 117 functions as a spacer for maintaining the cell gap of the liquid crystal element 340.
絶縁層２２０の基板３５１側には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁層２１５等の絶縁層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、および絶縁層２１４は、各トランジスタを覆って設けられている。また絶縁層２１４を覆って絶縁層２１５が設けられている。絶縁層２１４および絶縁層２１５は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場合について示しているが、これに限られず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい。 On the substrate 351 side of the insulating layer 220, insulating layers such as an insulating layer 211, an insulating layer 212, an insulating layer 213, an insulating layer 214, and an insulating layer 215 are provided. A part of the insulating layer 211 functions as a gate insulating layer of each transistor. The insulating layer 212, the insulating layer 213, and the insulating layer 214 are provided so as to cover each transistor. An insulating layer 215 is provided to cover the insulating layer 214. The insulating layer 214 and the insulating layer 215 have a function as a planarization layer. Note that although the case where the insulating layer covering the transistor and the like has three layers of the insulating layer 212, the insulating layer 213, and the insulating layer 214 is described here, the number of layers is not limited to this, and four or more layers may be used. It may be a layer or two layers. The insulating layer 214 functioning as a planarization layer is not necessarily provided if not necessary.
また、トランジスタ２０１、トランジスタ２０５、およびトランジスタ２０６は、一部がゲートとして機能する導電層２２１、一部がソースまたはドレインとして機能する導電層２２２、半導体層２３１を有する。ここでは、同一の導電膜を加工して得られる複数の層に、同じハッチングパターンを付している。 The transistor 201, the transistor 205, and the transistor 206 include a conductive layer 221 that partially functions as a gate, a conductive layer 222 that partially functions as a source or a drain, and a semiconductor layer 231. Here, the same hatching pattern is given to a plurality of layers obtained by processing the same conductive film.
液晶素子３４０は反射型の液晶素子である。液晶素子３４０は、導電層３１１ａ、液晶３１２、導電層３１３が積層された積層構造を有する。また、導電層３１１ａの基板３５１側に接して、可視光を反射する導電層３１１ｂが設けられている。導電層３１１ｂは開口２５１を有する。また、導電層３１１ａおよび導電層３１３は可視光を透過する材料を含む。また、液晶３１２と導電層３１１ａの間に配向膜１３３ａが設けられ、液晶３１２と導電層３１３の間に配向膜１３３ｂが設けられている。 The liquid crystal element 340 is a reflective liquid crystal element. The liquid crystal element 340 has a stacked structure in which a conductive layer 311a, a liquid crystal 312 and a conductive layer 313 are stacked. In addition, a conductive layer 311b that reflects visible light is provided in contact with the conductive layer 311a on the substrate 351 side. The conductive layer 311b has an opening 251. The conductive layer 311a and the conductive layer 313 include a material that transmits visible light. An alignment film 133a is provided between the liquid crystal 312 and the conductive layer 311a, and an alignment film 133b is provided between the liquid crystal 312 and the conductive layer 313.
基板３６１の外側の面には、光拡散板１２９および偏光板１３０を配置する。偏光板１３０としては直線偏光板を用いてもよいが、円偏光板を用いることもできる。円偏光板としては、例えば直線偏光板と１／４波長位相差板を積層したものを用いることができる。これにより、外光反射を抑制することができる。また、外光反射を抑制するために光拡散板を設けてもよい。また、偏光板の種類に応じて、液晶素子３４０に用いる液晶素子のセルギャップ、配向、駆動電圧等を調整することで、所望のコントラストが実現されるようにすればよい。 A light diffusing plate 129 and a polarizing plate 130 are disposed on the outer surface of the substrate 361. As the polarizing plate 130, a linear polarizing plate may be used, but a circular polarizing plate may also be used. As a circularly-polarizing plate, what laminated | stacked the linearly-polarizing plate and the quarter wavelength phase difference plate, for example can be used. Thereby, external light reflection can be suppressed. Further, a light diffusing plate may be provided to suppress external light reflection. In addition, a desired contrast may be realized by adjusting a cell gap, an alignment, a driving voltage, and the like of the liquid crystal element used for the liquid crystal element 340 depending on the type of the polarizing plate.
液晶素子３４０において、導電層３１１ｂは可視光を反射する機能を有し、導電層３１３は可視光を透過する機能を有する。基板３６１側から入射した光は、偏光板１３０により偏光され、導電層３１３、液晶３１２を透過し、導電層３１１ｂで反射する。そして、液晶３１２および導電層３１３を再度透過して、偏光板１３０に達する。このとき、導電層３１１ｂと導電層３１３の間に与える電圧によって液晶の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板１３０を介して射出される光の強度を制御することができる。また光は着色層１３１によって特定の波長領域以外の光が吸収されることにより、取り出される光は、例えば赤色を呈する光となる。 In the liquid crystal element 340, the conductive layer 311b has a function of reflecting visible light, and the conductive layer 313 has a function of transmitting visible light. Light incident from the substrate 361 side is polarized by the polarizing plate 130, passes through the conductive layer 313 and the liquid crystal 312, and is reflected by the conductive layer 311 b. Then, it passes through the liquid crystal 312 and the conductive layer 313 again and reaches the polarizing plate 130. At this time, alignment of liquid crystal can be controlled by a voltage applied between the conductive layer 311b and the conductive layer 313, and optical modulation of light can be controlled. That is, the intensity of light emitted through the polarizing plate 130 can be controlled. In addition, light that is not in a specific wavelength region is absorbed by the colored layer 131, so that the extracted light is, for example, red light.
発光素子３６０は、ボトムエミッション型の発光素子である。発光素子３６０は、絶縁層２２０側から導電層１９１、ＥＬ層１９２、および導電層１９３ｂの順に積層された積層構造を有する。また導電層１９３ｂを覆って導電層１９３ａが設けられている。導電層１９３ｂは可視光を反射する材料を含み、導電層１９１および導電層１９３ａは可視光を透過する材料を含む。発光素子３６０が発する光は、着色層１３４、絶縁層２２０、開口２５１、導電層３１３等を介して、基板３６１側に射出される。 The light emitting element 360 is a bottom emission type light emitting element. The light-emitting element 360 has a stacked structure in which the conductive layer 191, the EL layer 192, and the conductive layer 193b are stacked in this order from the insulating layer 220 side. A conductive layer 193a is provided to cover the conductive layer 193b. The conductive layer 193b includes a material that reflects visible light, and the conductive layer 191 and the conductive layer 193a include a material that transmits visible light. Light emitted from the light-emitting element 360 is emitted to the substrate 361 side through the coloring layer 134, the insulating layer 220, the opening 251, the conductive layer 313, and the like.
ここで、図１７に示すように、開口２５１には可視光を透過する導電層３１１ａが設けられていることが好ましい。これにより、開口２５１と重なる領域においてもそれ以外の領域と同様に液晶３１２が配向するため、これらの領域の境界部で液晶の配向不良が生じ、意図しない光が漏れてしまうことを抑制できる。 Here, as shown in FIG. 17, the opening 251 is preferably provided with a conductive layer 311 a that transmits visible light. Accordingly, since the liquid crystal 312 is aligned in the region overlapping with the opening 251 similarly to the other regions, it is possible to suppress the alignment failure of the liquid crystal at the boundary between these regions and the leakage of unintended light.
導電層１９１の端部を覆う絶縁層２１６上には、絶縁層２１７が設けられている。絶縁層２１７は、絶縁層２２０と基板３５１が必要以上に接近することを抑制するスペーサとしての機能を有する。またＥＬ層１９２や導電層１９３ａを遮蔽マスク（メタルマスク）を用いて形成する場合には、当該遮蔽マスクが被形成面に接触することを抑制するための機能を有していてもよい。なお、絶縁層２１７は不要であれば設けなくてもよい。 An insulating layer 217 is provided over the insulating layer 216 that covers the end portion of the conductive layer 191. The insulating layer 217 has a function as a spacer for suppressing the insulating layer 220 and the substrate 351 from approaching more than necessary. In the case where the EL layer 192 and the conductive layer 193a are formed using a shielding mask (metal mask), the EL layer 192 and the conductive layer 193a may have a function of suppressing contact of the shielding mask with a formation surface. Note that the insulating layer 217 is not necessarily provided if not necessary.
トランジスタ２０５のソースまたはドレインの一方は、導電層２２４を介して発光素子３６０の導電層１９１と電気的に接続されている。 One of a source and a drain of the transistor 205 is electrically connected to the conductive layer 191 of the light-emitting element 360 through the conductive layer 224.
トランジスタ２０６のソースまたはドレインの一方は、接続部２０７を介して導電層３１１ｂと電気的に接続されている。導電層３１１ｂと導電層３１１ａは接して設けられ、これらは電気的に接続されている。ここで、接続部２０７は、絶縁層２２０に設けられた開口を介して、絶縁層２２０の両面に設けられる導電層同士を接続する部分である。 One of a source and a drain of the transistor 206 is electrically connected to the conductive layer 311b through the connection portion 207. The conductive layer 311b and the conductive layer 311a are provided in contact with each other and are electrically connected. Here, the connection portion 207 is a portion that connects the conductive layers provided on both surfaces of the insulating layer 220 through openings provided in the insulating layer 220.
基板３５１と基板３６１が重ならない領域には、接続部２０４が設けられている。接続部２０４は、接続層２４２を介してＦＰＣ３７２と電気的に接続されている。接続部２０４は接続部２０７と同様の構成を有している。接続部２０４の上面は、導電層３１１ａと同一の導電膜を加工して得られた導電層が露出している。これにより、接続部２０４とＦＰＣ３７２とを接続層２４２を介して電気的に接続することができる。 A connection portion 204 is provided in a region where the substrate 351 and the substrate 361 do not overlap. The connection portion 204 is electrically connected to the FPC 372 through the connection layer 242. The connection unit 204 has the same configuration as the connection unit 207. A conductive layer obtained by processing the same conductive film as the conductive layer 311a is exposed on the upper surface of the connection portion 204. Accordingly, the connection unit 204 and the FPC 372 can be electrically connected via the connection layer 242.
接着層１４１が設けられる一部の領域には、接続部２５２が設けられている。接続部２５２において、導電層３１１ａと同一の導電膜を加工して得られた導電層と、導電層３１３の一部が、接続体２４３により電気的に接続されている。したがって、基板３６１側に形成された導電層３１３に、基板３５１側に接続されたＦＰＣ３７２から入力される信号または電位を、接続部２５２を介して供給することができる。 A connection portion 252 is provided in a part of the region where the adhesive layer 141 is provided. In the connection portion 252, a conductive layer obtained by processing the same conductive film as the conductive layer 311 a and a part of the conductive layer 313 are electrically connected by a connection body 243. Therefore, a signal or a potential input from the FPC 372 connected to the substrate 351 side can be supplied to the conductive layer 313 formed on the substrate 361 side through the connection portion 252.
接続体２４３としては、例えば導電性の粒子を用いることができる。導電性の粒子としては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることができる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。またニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を用いることが好ましい。また接続体２４３として、弾性変形、または塑性変形する材料を用いることが好ましい。このとき導電性の粒子である接続体２４３は、図１７に示すように上下方向に潰れた形状となる場合がある。こうすることで、接続体２４３と、これと電気的に接続する導電層との接触面積が増大し、接触抵抗を低減できるほか、接続不良などの不具合の発生を抑制することができる。 As the connection body 243, for example, conductive particles can be used. As the conductive particles, those obtained by coating the surface of particles such as organic resin or silica with a metal material can be used. It is preferable to use nickel or gold as the metal material because the contact resistance can be reduced. In addition, it is preferable to use particles in which two or more kinds of metal materials are coated in layers, such as further coating nickel with gold. Further, it is preferable to use a material that is elastically deformed or plastically deformed as the connection body 243. At this time, the connection body 243, which is a conductive particle, may have a shape crushed in the vertical direction as shown in FIG. By doing so, the contact area between the connection body 243 and the conductive layer electrically connected to the connection body 243 can be increased, the contact resistance can be reduced, and the occurrence of problems such as connection failure can be suppressed.
接続体２４３は、接着層１４１に覆われるように配置することが好ましい。例えば、硬化前の接着層１４１に接続体２４３を分散させておけばよい。 The connection body 243 is preferably disposed so as to be covered with the adhesive layer 141. For example, the connection body 243 may be dispersed in the adhesive layer 141 before curing.
また、基板５６０の第１面に設けられた入力装置３６６は、接着層１４１を介して偏光板１３０と貼り合わされる。 The input device 366 provided on the first surface of the substrate 560 is attached to the polarizing plate 130 with the adhesive layer 141 interposed therebetween.
図１７では、回路３６４の例としてトランジスタ２０１が設けられている例を示している。 FIG. 17 illustrates an example in which the transistor 201 is provided as an example of the circuit 364.
図１７では、トランジスタ２０１およびトランジスタ２０５の例として、チャネルが形成される半導体層２３１を２つのゲートで挟持する構成が適用されている。一方のゲートは導電層２２１により、他方のゲートは絶縁層２１２を介して半導体層２３１と重なる導電層２２３により構成されている。このような構成とすることで、トランジスタのしきい値電圧を制御することができる。このとき、２つのゲートを接続し、これらに同一の信号を供給することによりトランジスタを駆動してもよい。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速駆動が可能な回路を作製することができる。さらには、回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することができる。 In FIG. 17, as an example of the transistor 201 and the transistor 205, a structure in which a semiconductor layer 231 where a channel is formed is sandwiched between two gates is applied. One gate is formed of a conductive layer 221, and the other gate is formed of a conductive layer 223 that overlaps with the semiconductor layer 231 with an insulating layer 212 interposed therebetween. With such a structure, the threshold voltage of the transistor can be controlled. At this time, the transistor may be driven by connecting two gates and supplying the same signal thereto. Such a transistor can have higher field-effect mobility than other transistors, and can increase on-state current. As a result, a circuit that can be driven at high speed can be manufactured. Furthermore, the area occupied by the circuit portion can be reduced. By applying a transistor with a large on-state current, signal delay in each wiring can be reduced and display unevenness can be suppressed even if the number of wirings increases when the display panel is increased in size or definition. can do.
なお、回路３６４が有するトランジスタと、表示部３６２が有するトランジスタは、同じ構造であってもよい。また回路３６４が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３６２が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。 Note that the transistor included in the circuit 364 and the transistor included in the display portion 362 may have the same structure. In addition, the plurality of transistors included in the circuit 364 may have the same structure or may be combined with different structures. In addition, the plurality of transistors included in the display portion 362 may have the same structure or may be combined with transistors having different structures.
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高い表示パネルを実現できる。 At least one of the insulating layer 212 and the insulating layer 213 that covers each transistor is preferably formed using a material in which impurities such as water and hydrogen hardly diffuse. That is, the insulating layer 212 or the insulating layer 213 can function as a barrier film. With such a structure, it is possible to effectively prevent impurities from diffusing from the outside to the transistor, and a highly reliable display panel can be realized.
基板３６１側において、着色層１３１、遮光層１３２を覆って絶縁層１２１が設けられている。絶縁層１２１は、平坦化層としての機能を有していてもよい。絶縁層１２１により、導電層３１３の表面を概略平坦にできるため、液晶３１２の配向状態を均一にできる。 On the substrate 361 side, the insulating layer 121 is provided so as to cover the colored layer 131 and the light-shielding layer 132. The insulating layer 121 may function as a planarization layer. Since the surface of the conductive layer 313 can be substantially flattened by the insulating layer 121, the alignment state of the liquid crystal 312 can be made uniform.
［各構成要素について］
以下では、上記に示す各構成要素について説明する。
[About each component]
Below, each component shown above is demonstrated.
〔基板〕
表示パネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
〔substrate〕
A substrate having a flat surface can be used for the substrate included in the display panel. For the substrate from which light from the display element is extracted, a material that transmits the light is used. For example, materials such as glass, quartz, ceramic, sapphire, and organic resin can be used.
厚さの薄い基板を用いることで、表示パネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有する表示パネルを実現できる。 By using a thin substrate, the display panel can be reduced in weight and thickness. Furthermore, a flexible display panel can be realized by using a flexible substrate.
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板等を用いることもできる。金属基板は熱伝導性が高く、基板全体に熱を容易に伝導できるため、表示パネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。 Further, since the substrate on the side from which light emission is not extracted does not have to be translucent, a metal substrate or the like can be used in addition to the above-described substrates. A metal substrate is preferable because it has high thermal conductivity and can easily conduct heat to the entire substrate, which can suppress a local temperature increase of the display panel. In order to obtain flexibility and bendability, the thickness of the metal substrate is preferably 10 μm to 200 μm, and more preferably 20 μm to 50 μm.
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。 Although there is no limitation in particular as a material which comprises a metal substrate, For example, metals, such as aluminum, copper, nickel, or alloys, such as aluminum alloy or stainless steel, can be used suitably.
また、金属基板の表面を酸化する、または表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、またはスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置するまたは加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。 Alternatively, a substrate that has been subjected to an insulating process by oxidizing the surface of the metal substrate or forming an insulating film on the surface may be used. For example, the insulating film may be formed by using a coating method such as a spin coating method or a dip method, an electrodeposition method, a vapor deposition method, or a sputtering method, or it is left in an oxygen atmosphere or heated, or an anodic oxidation method. For example, an oxide film may be formed on the surface of the substrate.
可撓性を有し、可視光に対する透過性を有する材料としては、例えば、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥＳ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、熱膨張係数が３０×１０−６／Ｋ以下であるポリアミドイミド樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いた表示パネルも軽量にすることができる。 Examples of materials having flexibility and transparency to visible light include polyester resins such as polyethylene terephthalate (PET) and polyethylene naphthalate (PEN), polyacrylonitrile resins, polyimide resins, polymethyl methacrylate resins, and polycarbonates. (PC) resin, polyethersulfone (PES) resin, polyamide resin, cycloolefin resin, polystyrene resin, polyamideimide resin, polyvinyl chloride resin, polytetrafluoroethylene (PTFE) resin, and the like. In particular, a material having a low thermal expansion coefficient is preferably used. For example, a polyamideimide resin, a polyimide resin, PET, or the like having a thermal expansion coefficient of 30 × 10 −6 / K or less can be suitably used. Further, a substrate in which glass fiber is impregnated with an organic resin, or a substrate in which an inorganic filler is mixed with an organic resin to reduce the thermal expansion coefficient can be used. Since a substrate using such a material is light in weight, a display panel using the substrate can be lightweight.
上記材料中に繊維体が含まれている場合、繊維体は有機化合物または無機化合物の高強度繊維を用いる。高強度繊維とは、具体的には引張弾性率またはヤング率の高い繊維のことを言い、代表例としては、ポリビニルアルコール系繊維、ポリエステル系繊維、ポリアミド系繊維、ポリエチレン系繊維、アラミド系繊維、ポリパラフェニレンベンゾビスオキサゾール繊維、ガラス繊維、または炭素繊維が挙げられる。ガラス繊維としては、Ｅガラス、Ｓガラス、Ｄガラス、Ｑガラス等を用いたガラス繊維が挙げられる。これらは、織布または不織布の状態で用い、この繊維体に樹脂を含浸させ樹脂を硬化させた構造物を、可撓性を有する基板として用いてもよい。可撓性を有する基板として、繊維体と樹脂からなる構造物を用いると、曲げや局所的押圧による破損に対する信頼性が向上するため、好ましい。 When a fibrous body is included in the material, a high-strength fiber of an organic compound or an inorganic compound is used for the fibrous body. The high-strength fiber specifically refers to a fiber having a high tensile modulus or Young's modulus, and representative examples include polyvinyl alcohol fiber, polyester fiber, polyamide fiber, polyethylene fiber, aramid fiber, Examples include polyparaphenylene benzobisoxazole fibers, glass fibers, and carbon fibers. Examples of the glass fiber include glass fibers using E glass, S glass, D glass, Q glass, and the like. These may be used in the form of a woven fabric or a non-woven fabric, and a structure obtained by impregnating the fiber body with a resin and curing the resin may be used as a flexible substrate. When a structure made of a fibrous body and a resin is used as the flexible substrate, it is preferable because reliability against breakage due to bending or local pressing is improved.
または、可撓性を有する程度に薄いガラス、金属などを基板に用いることもできる。または、ガラスと樹脂材料とが接着層により貼り合わされた複合材料を用いてもよい。 Alternatively, glass, metal, or the like thin enough to have flexibility can be used for the substrate. Alternatively, a composite material in which glass and a resin material are bonded to each other with an adhesive layer may be used.
可撓性を有する基板に、表示パネルの表面を傷などから保護するハードコート層（例えば、窒化シリコン、酸化アルミニウムなど）や、押圧を分散可能な材質の層（例えば、アラミド樹脂など）等が積層されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。 A hard coat layer (for example, silicon nitride, aluminum oxide) that protects the surface of the display panel from scratches, a layer of a material that can disperse the pressure (for example, aramid resin), etc. on a flexible substrate It may be laminated. In order to suppress a decrease in the lifetime of the display element due to moisture or the like, an insulating film with low water permeability may be stacked over a flexible substrate. For example, an inorganic insulating material such as silicon nitride, silicon oxynitride, silicon nitride oxide, aluminum oxide, or aluminum nitride can be used.
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高い表示パネルとすることができる。 The substrate can be used by stacking a plurality of layers. In particular, when the glass layer is used, the barrier property against water and oxygen can be improved and a highly reliable display panel can be obtained.
〔トランジスタ〕
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
[Transistor]
The transistor includes a conductive layer that functions as a gate electrode, a semiconductor layer, a conductive layer that functions as a source electrode, a conductive layer that functions as a drain electrode, and an insulating layer that functions as a gate insulating layer. The above shows the case where a bottom-gate transistor is applied.
なお、本発明の一態様の表示装置が有するトランジスタの構造は特に限定されない。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型またはボトムゲート型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が設けられていてもよい。 Note that there is no particular limitation on the structure of the transistor included in the display device of one embodiment of the present invention. For example, a planar transistor, a staggered transistor, or an inverted staggered transistor may be used. Further, a top-gate or bottom-gate transistor structure may be employed. Alternatively, gate electrodes may be provided above and below the channel.
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、または一部に結晶領域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。 There is no particular limitation on the crystallinity of the semiconductor material used for the transistor, and either an amorphous semiconductor or a semiconductor having crystallinity (a microcrystalline semiconductor, a polycrystalline semiconductor, a single crystal semiconductor, or a semiconductor partially including a crystal region) is used. May be used. It is preferable to use a crystalline semiconductor because deterioration of transistor characteristics can be suppressed.
また、トランジスタに用いる半導体材料としては、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である金属酸化物を用いることができる。代表的には、インジウムを含む酸化物半導体などであり、例えば、後述するＣＡＣ−ＯＳなどを用いることができる。 As a semiconductor material used for the transistor, a metal oxide having an energy gap of 2 eV or more, preferably 2.5 eV or more, more preferably 3 eV or more can be used. A typical example is an oxide semiconductor containing indium. For example, a CAC-OS described later can be used.
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量素子に蓄積した電荷を長期間に亘って保持することが可能である。 A transistor using an oxide semiconductor with a wider band gap and lower carrier density than silicon can hold charge accumulated in a capacitor connected in series with the transistor for a long time due to its low off-state current. Is possible.
半導体層は、例えばインジウム、亜鉛およびＭ（アルミニウム、チタン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、ランタン、セリウム、スズ、ネオジムまたはハフニウム等の金属）を含むＩｎ−Ｍ−Ｚｎ系酸化物で表記される膜とすることができる。 The semiconductor layer is represented by an In-M-Zn-based oxide containing indium, zinc, and M (metal such as aluminum, titanium, gallium, germanium, yttrium, zirconium, lanthanum, cerium, tin, neodymium, or hafnium). It can be a membrane.
半導体層を構成する酸化物半導体がＩｎ−Ｍ−Ｚｎ系酸化物の場合、Ｉｎ−Ｍ−Ｚｎ酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、Ｉｎ：Ｍ：Ｚｎ＝４：２：３、Ｉｎ：Ｍ：Ｚｎ＝４：２：４．１、Ｉｎ：Ｍ：Ｚｎ＝５：１：６、Ｉｎ：Ｍ：Ｚｎ＝５：１：７、Ｉｎ：Ｍ：Ｚｎ＝５：１：８等が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。 In the case where the oxide semiconductor included in the semiconductor layer is an In-M-Zn-based oxide, the atomic ratio of the metal elements of the sputtering target used for forming the In-M-Zn oxide is In ≧ M, Zn It is preferable to satisfy ≧ M. As the atomic ratio of the metal elements of such a sputtering target, In: M: Zn = 1: 1: 1, In: M: Zn = 1: 1: 1.2, In: M: Zn = 3: 1: 2, In: M: Zn = 4: 2: 3, In: M: Zn = 4: 2: 4.1, In: M: Zn = 5: 1: 6, In: M: Zn = 5: 1: 7, In: M: Zn = 5: 1: 8 etc. are preferable. Note that the atomic ratio of the semiconductor layer to be formed includes a variation of plus or minus 40% of the atomic ratio of the metal element contained in the sputtering target.
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのとき酸化物半導体を用いることで、多結晶シリコンよりも低温で形成できる、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。 The bottom-gate transistor described in this embodiment is preferable because the number of manufacturing steps can be reduced. In addition, by using an oxide semiconductor at this time, a material having low heat resistance can be used as a material for a wiring, an electrode, or a substrate below the semiconductor layer, which can be formed at a lower temperature than polycrystalline silicon. Can widen the choice of materials. For example, a glass substrate having an extremely large area can be suitably used.
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が１×１０１７／ｃｍ３以下、好ましくは１×１０１５／ｃｍ３以下、さらに好ましくは１×１０１３／ｃｍ３以下、より好ましくは１×１０１１／ｃｍ３以下、さらに好ましくは１×１０１０／ｃｍ３未満であり、１×１０−９／ｃｍ３以上の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。 As the semiconductor layer, an oxide semiconductor film with low carrier density is used. For example, the semiconductor layer has a carrier density of 1 × 10 17 / cm 3 or less, preferably 1 × 10 15 / cm 3 or less, more preferably 1 × 10 13 / cm 3 or less, more preferably 1 × 10 11 / cm 3. 3 or less, more preferably less than 1 × 10 10 / cm 3 , and an oxide semiconductor of 1 × 10 −9 / cm 3 or more can be used. Such an oxide semiconductor is referred to as a highly purified intrinsic or substantially highly purified intrinsic oxide semiconductor. Accordingly, it can be said that the oxide semiconductor has stable characteristics because the impurity concentration is low and the density of defect states is low.
なお、これらに限られず、必要とするトランジスタの半導体特性および電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。 Note that the composition is not limited thereto, and a transistor having an appropriate composition may be used depending on required semiconductor characteristics and electrical characteristics (such as field-effect mobility and threshold voltage) of the transistor. In addition, in order to obtain the required semiconductor characteristics of the transistor, it is preferable that the semiconductor layer have appropriate carrier density, impurity concentration, defect density, atomic ratio of metal element to oxygen, interatomic distance, density, and the like. .
半導体層を構成する酸化物半導体において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。 If an oxide semiconductor included in the semiconductor layer contains silicon or carbon which is one of Group 14 elements, oxygen vacancies increase in the semiconductor layer and the semiconductor layer becomes n-type. Therefore, the concentration of silicon or carbon in the semiconductor layer (concentration obtained by secondary ion mass spectrometry) is 2 × 10 18 atoms / cm 3 or less, preferably 2 × 10 17 atoms / cm 3 or less.
また、アルカリ金属およびアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため半導体層における二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下にする。 Further, when alkali metal and alkaline earth metal are combined with an oxide semiconductor, carriers may be generated, which may increase off-state current of the transistor. Therefore, the concentration of alkali metal or alkaline earth metal obtained by secondary ion mass spectrometry in the semiconductor layer is set to 1 × 10 18 atoms / cm 3 or less, preferably 2 × 10 16 atoms / cm 3 or less.
また、半導体層を構成する酸化物半導体に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため半導体層における二次イオン質量分析法により得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。 In addition, when nitrogen is contained in the oxide semiconductor included in the semiconductor layer, electrons serving as carriers are generated, the carrier density is increased, and the oxide semiconductor is likely to be n-type. As a result, a transistor including an oxide semiconductor containing nitrogen is likely to be normally on. For this reason, it is preferable that the nitrogen concentration obtained by secondary ion mass spectrometry in the semiconductor layer is 5 × 10 18 atoms / cm 3 or less.
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ｃ軸に配向した結晶を有するＣＡＡＣ−ＯＳ（Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、または、Ｃ−Ａｘｉｓ Ａｌｉｇｎｅｄ ａｎｄ Ａ−Ｂ−ｐｌａｎｅ Ａｎｃｈｏｒｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ−ＯＳは最も欠陥準位密度が低い。 The semiconductor layer may have a non-single crystal structure, for example. The non-single-crystal structure includes, for example, a CAAC-OS (C-Axis Crystalline Oxide Semiconductor Semiconductor having a crystal oriented in the c-axis, or a C-Axis Aligned and A-B-Plane Annealed Crystal Oxide Crystal Structure, Includes a microcrystalline structure or an amorphous structure. In the non-single-crystal structure, the amorphous structure has the highest density of defect states, and the CAAC-OS has the lowest density of defect states.
非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。 An oxide semiconductor film having an amorphous structure has, for example, disordered atomic arrangement and no crystal component. Alternatively, an amorphous oxide film has, for example, a completely amorphous structure and does not have a crystal part.
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ−ＯＳの領域、単結晶構造の領域のうち、二種以上を有する混合膜であってもよい。混合膜は、例えば上述した領域のうち、いずれか二種以上の領域を含む単層構造、または積層構造を有する場合がある。
＜ＣＡＣ−ＯＳの構成＞
以下では、本発明の一態様で開示されるトランジスタの半導体層に用いることができるＣＡＣ構成を有する金属酸化物の詳細について説明する。ここでは、ＣＡＣ構成を有する金属酸化物の代表例として、ＣＡＣ−ＯＳを用いて説明する。
Note that the semiconductor layer may be a mixed film including two or more of an amorphous structure region, a microcrystalline structure region, a polycrystalline structure region, a CAAC-OS region, and a single crystal structure region. Good. For example, the mixed film may have a single-layer structure or a stacked structure including any two or more of the above-described regions.
<Configuration of CAC-OS>
The details of a metal oxide having a CAC structure that can be used for a semiconductor layer of a transistor disclosed in one embodiment of the present invention are described below. Here, as a typical example of a metal oxide having a CAC structure, description will be made using a CAC-OS.
つまり、ＣＡＣ−ＯＳとは、例えば、図１８に示す絶縁膜１０６上に形成された例のように、金属酸化物を構成する元素が偏在することで、各元素を主成分とする領域１０１、および領域１０２を形成し、各領域が、混合し、モザイク状に形成または分散される。つまり、金属酸化物を構成する元素が、０．５ｎｍ以上１０ｎｍ以下、好ましくは、０．５ｎｍ以上３ｎｍ以下、またはその近傍のサイズで偏在した材料の一構成である。 In other words, the CAC-OS refers to a region 101 containing each element as a main component due to the uneven distribution of elements constituting a metal oxide, for example, as in the example formed over the insulating film 106 illustrated in FIG. And regions 102, and each region is mixed and formed or dispersed in a mosaic. That is, it is one structure of a material in which elements constituting the metal oxide are unevenly distributed in a size of 0.5 nm to 10 nm, preferably 0.5 nm to 3 nm, or the vicinity thereof.
特定の元素が偏在した領域は、該元素が有する性質により、物理特性が決定する。例えば、金属酸化物を構成する元素の中でも比較的、絶縁体となる傾向がある元素が偏在した領域は、誘電体領域となる。一方、金属酸化物を構成する元素の中でも比較的、導体となる傾向がある元素が偏在した領域は、導電体領域となる。また、導電体領域、および誘電体領域がモザイク状に混合することで、材料としては、半導体として機能する。 The physical characteristics of a region where a specific element is unevenly distributed are determined by the properties of the element. For example, a region in which elements that tend to become insulators are relatively uneven among the elements constituting the metal oxide is a dielectric region. On the other hand, a region in which elements that tend to be conductors are relatively uneven among the elements constituting the metal oxide is a conductor region. In addition, when the conductor region and the dielectric region are mixed in a mosaic, the material functions as a semiconductor.
つまり、本発明の一態様における金属酸化物は、物理特性が異なる材料が混合した、マトリックス複合材（ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）、または金属マトリックス複合材（ｍｅｔａｌ ｍａｔｒｉｘ ｃｏｍｐｏｓｉｔｅ）の一種である。 That is, the metal oxide in one embodiment of the present invention is a kind of matrix composite or metal matrix composite in which materials having different physical characteristics are mixed.
なお、酸化物半導体は、少なくともインジウムを含むことが好ましい。特にインジウムおよび亜鉛を含むことが好ましい。また、それらに加えて、元素Ｍ（Ｍは、ガリウム、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種）が含まれていてもよい。 Note that the oxide semiconductor preferably contains at least indium. In particular, it is preferable to contain indium and zinc. In addition to them, element M (M is gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum. , One or more selected from tungsten, magnesium, or the like.
例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物におけるＣＡＣ−ＯＳ（ＣＡＣ−ＯＳの中でもＩｎ−Ｇａ−Ｚｎ酸化物を、特にＣＡＣ−ＩＧＺＯと呼称してもよい。）とは、インジウム酸化物（以下、ＩｎＯＸ１（Ｘ１は０よりも大きい実数）とする。）、またはインジウム亜鉛酸化物（以下、ＩｎＸ２ＺｎＹ２ＯＺ２（Ｘ２、Ｙ２、およびＺ２は０よりも大きい実数）とする。）と、ガリウム酸化物（以下、ＧａＯＸ３（Ｘ３は０よりも大きい実数）とする。）、またはガリウム亜鉛酸化物（以下、ＧａＸ４ＺｎＹ４ＯＺ４（Ｘ４、Ｙ４、およびＺ４は０よりも大きい実数）とする。）などと、に材料が分離することでモザイク状となり、モザイク状のＩｎＯＸ１、またはＩｎＸ２ＺｎＹ２ＯＺ２が、膜中に均一に分布した構成（以下、クラウド状ともいう。）である。 For example, a CAC-OS in In-Ga-Zn oxide (In-Ga-Zn oxide among CAC-OSs may be referred to as CAC-IGZO in particular) is an indium oxide (hereinafter referred to as InO). X1 (X1 is greater real than 0) and.), or indium zinc oxide (hereinafter, in X2 Zn Y2 O Z2 ( X2, Y2, and Z2 is larger real than 0) and a.), gallium An oxide (hereinafter referred to as GaO X3 (X3 is a real number greater than 0)) or a gallium zinc oxide (hereinafter referred to as Ga X4 Zn Y4 O Z4 (where X4, Y4, and Z4 are greater than 0)) to.) and the like, the material becomes mosaic by separate into, mosaic InO X1 or in X2 Zn Y2 O Z2, is a configuration in which uniformly distributed in the film (hereinafter Also referred to as a cloud-like.) A.
つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、混合している構成を有する複合酸化物半導体である。なお、本明細書において、例えば、第１の領域の元素Ｍに対するＩｎの原子数比が、第２の領域の元素Ｍに対するＩｎの原子数比よりも大きいことを、第１の領域は、第２の領域と比較して、Ｉｎの濃度が高いとする。 That, CAC-OS includes a region GaO X3 is the main component, and In X2 Zn Y2 O Z2, or InO X1 is the main component region is a composite oxide semiconductor having a structure that is mixed. Note that in this specification, for example, the first region indicates that the atomic ratio of In to the element M in the first region is larger than the atomic ratio of In to the element M in the second region. It is assumed that the concentration of In is higher than that in the second region.
なお、ＩＧＺＯは通称であり、Ｉｎ、Ｇａ、Ｚｎ、およびＯによる１つの化合物をいう場合がある。代表例として、ＩｎＧａＯ３（ＺｎＯ）ｍ１（ｍ１は自然数）、またはＩｎ（１＋ｘ０）Ｇａ（１−ｘ０）Ｏ３（ＺｎＯ）ｍ０（−１≦ｘ０≦１、ｍ０は任意数）で表される結晶性の化合物が挙げられる。 Note that IGZO is a common name and may refer to one compound of In, Ga, Zn, and O. As a typical example, InGaO 3 (ZnO) m1 (m1 is a natural number) or In (1 + x0) Ga (1-x0) O 3 (ZnO) m0 (−1 ≦ x0 ≦ 1, m0 is an arbitrary number) A crystalline compound may be mentioned.
上記結晶性の化合物は、単結晶構造、多結晶構造、またはＣＡＡＣ構造を有する。なお、ＣＡＡＣ構造とは、複数のＩＧＺＯのナノ結晶がｃ軸配向を有し、かつａ−ｂ面においては配向せずに連結した結晶構造である。 The crystalline compound has a single crystal structure, a polycrystalline structure, or a CAAC structure. The CAAC structure is a crystal structure in which a plurality of IGZO nanocrystals have c-axis orientation and are connected without being oriented in the ab plane.
一方、ＣＡＣ−ＯＳは、酸化物半導体の材料構成に関する。ＣＡＣ−ＯＳとは、Ｉｎ、Ｇａ、Ｚｎ、およびＯを含む材料構成において、一部にＧａを主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。したがって、ＣＡＣ−ＯＳにおいて、結晶構造は副次的な要素である。 On the other hand, CAC-OS relates to a material structure of an oxide semiconductor. CAC-OS refers to a nanoparticulate region mainly composed of Ga and partly composed of In, in a material configuration containing In, Ga, Zn, and O. Are observed, each of which is randomly dispersed in a mosaic pattern. Therefore, in the CAC-OS, the crystal structure is a secondary element.
なお、ＣＡＣ−ＯＳは、組成の異なる二種類以上の膜の積層構造は含まないものとする。例えば、Ｉｎを主成分とする膜と、Ｇａを主成分とする膜との２層からなる構造は、含まない。 Note that the CAC-OS does not include a stacked structure of two or more kinds of films having different compositions. For example, a structure composed of two layers of a film mainly containing In and a film mainly containing Ga is not included.
なお、ＧａＯＸ３が主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とは、明確な境界が観察できない場合がある。 Incidentally, a region GaO X3 is the main component, and In X2 Zn Y2 O Z2 or InO X1 is the main component region, in some cases clear boundary can not be observed.
なお、ガリウムの代わりに、アルミニウム、シリコン、ホウ素、イットリウム、銅、バナジウム、ベリリウム、チタン、鉄、ニッケル、ゲルマニウム、ジルコニウム、モリブデン、ランタン、セリウム、ネオジム、ハフニウム、タンタル、タングステン、またはマグネシウムなどから選ばれた一種、または複数種が含まれている場合、ＣＡＣ−ＯＳは、一部に該元素を主成分とするナノ粒子状領域が観察され、一部にＩｎを主成分とするナノ粒子状領域が観察され、それぞれモザイク状にランダムに分散している構成をいう。 In addition, instead of gallium, aluminum, silicon, boron, yttrium, copper, vanadium, beryllium, titanium, iron, nickel, germanium, zirconium, molybdenum, lanthanum, cerium, neodymium, hafnium, tantalum, tungsten, or magnesium are selected. In the case where one or a plurality of types are included, in the CAC-OS, a nanoparticulate region mainly containing the element is observed in part, and a nanoparticulate region mainly containing In is partly observed. Are observed, each of which is randomly dispersed in a mosaic pattern.
＜ＣＡＣ−ＯＳの解析＞
続いて、各種測定方法を用い、基板上に成膜した酸化物半導体について測定を行った結果について説明する。
<Analysis of CAC-OS>
Subsequently, the results of measurement of an oxide semiconductor film formed on a substrate using various measurement methods will be described.
≪試料の構成と作製方法≫
以下では、本発明の一態様に係る９個の試料について説明する。各試料は、それぞれ、酸化物半導体を成膜する際の基板温度、および酸素ガス流量比を異なる条件で作製する。なお、試料は、基板と、基板上の酸化物半導体と、を有する構造である。
<< Sample structure and production method >>
In the following, nine samples according to one embodiment of the present invention are described. Each sample is manufactured under different conditions for the substrate temperature and the oxygen gas flow rate when the oxide semiconductor film is formed. Note that the sample has a structure including a substrate and an oxide semiconductor over the substrate.
各試料の作製方法について、説明する。 A method for manufacturing each sample will be described.
まず、基板として、ガラス基板を用いる。続いて、スパッタリング装置を用いて、ガラス基板上に酸化物半導体として、厚さ１００ｎｍのＩｎ−Ｇａ−Ｚｎ酸化物を形成する。成膜条件は、チャンバー内の圧力を０．６Ｐａとし、ターゲットには、酸化物ターゲット（Ｉｎ：Ｇａ：Ｚｎ＝４：２：４．１［原子数比］）を用いる。また、スパッタリング装置内に設置された酸化物ターゲットに２５００ＷのＡＣ電力を供給する。 First, a glass substrate is used as the substrate. Subsequently, an In—Ga—Zn oxide with a thickness of 100 nm is formed as an oxide semiconductor over the glass substrate with a sputtering apparatus. The deposition conditions are such that the pressure in the chamber is 0.6 Pa and an oxide target (In: Ga: Zn = 4: 2: 4.1 [atomic ratio]) is used as the target. In addition, 2500 W AC power is supplied to the oxide target installed in the sputtering apparatus.
なお、酸化物を成膜する際の条件として、基板温度を、意図的に加熱しない温度（以下、室温またはＲ．Ｔ．ともいう。）、１３０℃、または１７０℃とした。また、Ａｒと酸素の混合ガスに対する酸素ガスの流量比（以下、酸素ガス流量比ともいう。）を、１０％、３０％、または１００％とすることで、９個の試料を作製する。 Note that the substrate temperature was set to a temperature at which the substrate was not intentionally heated (hereinafter also referred to as room temperature or RT), 130 ° C., or 170 ° C. as a condition for forming the oxide film. In addition, nine samples are manufactured by setting the flow rate ratio of oxygen gas to the mixed gas of Ar and oxygen (hereinafter also referred to as oxygen gas flow rate ratio) to 10%, 30%, or 100%.
≪Ｘ線回折による解析≫
本項目では、９個の試料に対し、Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙ ｄｉｆｆｒａｃｔｉｏｎ）測定を行った結果について説明する。なお、ＸＲＤ装置として、Ｂｒｕｋｅｒ社製Ｄ８ ＡＤＶＡＮＣＥを用いた。また、条件は、Ｏｕｔ−ｏｆ−ｐｌａｎｅ法によるθ／２θスキャンにて、走査範囲を１５ｄｅｇ．乃至５０ｄｅｇ．、ステップ幅を０．０２ｄｅｇ．、走査速度を３．０ｄｅｇ．／分とした。
≪Analysis by X-ray diffraction≫
In this item, the results of X-ray diffraction (XRD) measurement on nine samples will be described. Note that Bruker D8 ADVANCE was used as the XRD apparatus. The condition is that the scanning range is 15 deg. In θ / 2θ scanning by the out-of-plane method. To 50 deg. , The step width is 0.02 deg. The scanning speed is 3.0 deg. / Min.
図１９にＯｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。なお、図１９において、上段には成膜時の基板温度条件が１７０℃の試料における測定結果、中段には成膜時の基板温度条件が１３０℃の試料における測定結果、下段には成膜時の基板温度条件がＲ．Ｔ．の試料における測定結果を示す。また、左側の列には酸素ガス流量比の条件が１０％の試料における測定結果、中央の列には酸素ガス流量比の条件が３０％の試料における測定結果、右側の列には酸素ガス流量比の条件が１００％の試料における測定結果、を示す。 FIG. 19 shows the results of measuring the XRD spectrum using the out-of-plane method. In FIG. 19, the upper part shows the measurement results for the sample whose substrate temperature condition during film formation is 170 ° C., the middle part shows the measurement results for the sample whose substrate temperature condition during film formation is 130 ° C., and the lower part shows the measurement result during film formation. The substrate temperature condition of R.R. T.A. The measurement result in the sample is shown. The left column shows the measurement results for the sample with an oxygen gas flow ratio of 10%, the center column shows the measurement results for a sample with an oxygen gas flow ratio of 30%, and the right column shows the oxygen gas flow rate. The measurement result in the sample whose ratio condition is 100% is shown.
図１９に示すＸＲＤスペクトルは、成膜時の基板温度を高くする、または、成膜時の酸素ガス流量比の割合を大きくすることで、２θ＝３１°付近のピーク強度が高くなる。なお、２θ＝３１°付近のピークは、被形成面または上面に略垂直方向に対してｃ軸に配向した結晶性ＩＧＺＯ化合物（ＣＡＡＣ（ｃ−ａｘｉｓ ａｌｉｇｎｅｄ ｃｒｙｓｔａｌｌｉｎｅ）−ＩＧＺＯともいう。）であることに由来することが分かっている。 In the XRD spectrum shown in FIG. 19, the peak intensity near 2θ = 31 ° is increased by increasing the substrate temperature during film formation or increasing the ratio of the oxygen gas flow rate ratio during film formation. Note that the peak near 2θ = 31 ° is a crystalline IGZO compound (also referred to as CAAC (c-axis aligned crystalline) -IGZO) oriented in the c-axis with respect to a surface to be formed or an upper surface substantially perpendicular to the surface. Is known to originate from
また、図１９に示すＸＲＤスペクトルは、成膜時の基板温度が低い、または、酸素ガス流量比が小さいほど、明確なピークが現れなかった。したがって、成膜時の基板温度が低い、または、酸素ガス流量比が小さい試料は、測定領域のａ−ｂ面方向、およびｃ軸方向の配向は見られないことが分かる。 In the XRD spectrum shown in FIG. 19, a clear peak did not appear as the substrate temperature during film formation was lower or the oxygen gas flow ratio was smaller. Therefore, it can be seen that the sample having a low substrate temperature during film formation or a small oxygen gas flow ratio does not show orientation in the ab plane direction and c-axis direction of the measurement region.
≪電子顕微鏡による解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料を、ＨＡＡＤＦ（Ｈｉｇｈ−Ａｎｇｌｅ Ａｎｎｕｌａｒ Ｄａｒｋ Ｆｉｅｌｄ）−ＳＴＥＭ（Ｓｃａｎｎｉｎｇ Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察、および解析した結果について説明する（以下、ＨＡＡＤＦ−ＳＴＥＭによって取得した像は、ＴＥＭ像ともいう。）。
≪Analysis with electron microscope≫
In this item, the substrate temperature R.D. T.A. Samples prepared at a gas flow rate ratio of 10% and HAADF (High-Angle Angular Dark Field) -STEM (Scanning Transmission Electron Microscope) will be described and explained below (hereinafter obtained by HAADF-STEM). The image is also called a TEM image.)
ＨＡＡＤＦ−ＳＴＥＭによって取得した平面像（以下、平面ＴＥＭ像ともいう。）、および断面像（以下、断面ＴＥＭ像ともいう。）の画像解析を行った結果について説明する。なお、ＴＥＭ像は、球面収差補正機能を用いて観察した。なお、ＨＡＡＤＦ−ＳＴＥＭ像の撮影には、日本電子株式会社製原子分解能分析電子顕微鏡ＪＥＭ−ＡＲＭ２００Ｆを用いて、加速電圧２００ｋＶ、ビーム径約０．１ｎｍφの電子線を照射して行った。 The results of image analysis of a planar image (hereinafter also referred to as a planar TEM image) acquired by HAADF-STEM and a sectional image (hereinafter also referred to as a sectional TEM image) will be described. The TEM image was observed using a spherical aberration correction function. The HAADF-STEM image was taken by irradiating an electron beam with an acceleration voltage of 200 kV and a beam diameter of about 0.1 nmφ using an atomic resolution analytical electron microscope JEM-ARM200F manufactured by JEOL Ltd.
図２０（Ａ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像である。図２０（Ｂ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像である。 FIG. 20A shows the substrate temperature R.D. T.A. , And a plane TEM image of a sample fabricated at an oxygen gas flow rate ratio of 10%. FIG. 20B shows the substrate temperature R.P. T.A. And a cross-sectional TEM image of a sample manufactured at an oxygen gas flow rate ratio of 10%.
≪電子線回折パターンの解析≫
本項目では、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料に、プローブ径が１ｎｍの電子線（ナノビーム電子線ともいう。）を照射することで、電子線回折パターンを取得した結果について説明する。
≪Analysis of electron diffraction pattern≫
In this item, the substrate temperature R.D. T.A. The result of acquiring an electron beam diffraction pattern by irradiating an electron beam having a probe diameter of 1 nm (also referred to as a nanobeam electron beam) to a sample manufactured at an oxygen gas flow rate ratio of 10% will be described.
図２０（Ａ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の平面ＴＥＭ像において、黒点ａ１、黒点ａ２、黒点ａ３、黒点ａ４、および黒点ａ５で示す電子線回折パターンを観察する。なお、電子線回折パターンの観察は、電子線を照射しながら０秒の位置から３５秒の位置まで一定の速度で移動させながら行う。黒点ａ１の結果を図２０（Ｃ）、黒点ａ２の結果を図２０（Ｄ）、黒点ａ３の結果を図２０（Ｅ）、黒点ａ４の結果を図２０（Ｆ）、および黒点ａ５の結果を図２０（Ｇ）に示す。 As shown in FIG. 20A, the substrate temperature R.D. T.A. , And an electron beam diffraction pattern indicated by black spots a1, black spots a2, black spots a3, black spots a4, and black spots a5 in a planar TEM image of a sample prepared at an oxygen gas flow rate ratio of 10%. The observation of the electron beam diffraction pattern is performed while moving at a constant speed from the 0 second position to the 35 second position while irradiating the electron beam. FIG. 20C shows the result of the black point a1, FIG. 20D shows the result of the black point a2, FIG. 20E shows the result of the black point a3, FIG. 20F shows the result of the black point a4, and FIG. As shown in FIG.
図２０（Ｃ）、図２０（Ｄ）、図２０（Ｅ）、図２０（Ｆ）、および図２０（Ｇ）より、円を描くように（リング状に）輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。 From FIG. 20C, FIG. 20D, FIG. 20E, FIG. 20F, and FIG. 20G, it is possible to observe a high luminance region in a circle (in a ring shape). A plurality of spots can be observed in the ring-shaped region.
また、図２０（Ｂ）に示す、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面ＴＥＭ像において、黒点ｂ１、黒点ｂ２、黒点ｂ３、黒点ｂ４、および黒点ｂ５で示す電子線回折パターンを観察する。黒点ｂ１の結果を図２０（Ｈ）、黒点ｂ２の結果を図２０（Ｉ）、黒点ｂ３の結果を図２０（Ｊ）、黒点ｂ４の結果を図２０（Ｋ）、および黒点ｂ５の結果を図２０（Ｌ）に示す。 Further, as shown in FIG. T.A. In the cross-sectional TEM image of the sample manufactured at an oxygen gas flow rate ratio of 10%, the electron beam diffraction pattern indicated by black spot b1, black spot b2, black spot b3, black spot b4, and black spot b5 is observed. FIG. 20 (H) shows the result of black point b1, FIG. 20 (I) shows the result of black point b2, FIG. 20 (J) shows the result of black point b3, FIG. 20 (K) shows the result of black point b4, and FIG. As shown in FIG.
図２０（Ｈ）、図２０（Ｉ）、図２０（Ｊ）、図２０（Ｋ）、および図２０（Ｌ）より、リング状に輝度の高い領域が観測できる。また、リング状の領域に複数のスポットが観測できる。 From FIG. 20 (H), FIG. 20 (I), FIG. 20 (J), FIG. 20 (K), and FIG. A plurality of spots can be observed in the ring-shaped region.
ここで、例えば、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳに対し、試料面に平行にプローブ径が３００ｎｍの電子線を入射させると、ＩｎＧａＺｎＯ４の結晶の（００９）面に起因するスポットが含まれる回折パターンが見られる。つまり、ＣＡＡＣ−ＯＳは、ｃ軸配向性を有し、ｃ軸が被形成面または上面に略垂直な方向を向いていることがわかる。一方、同じ試料に対し、試料面に垂直にプローブ径が３００ｎｍの電子線を入射させると、リング状の回折パターンが確認される。つまり、ＣＡＡＣ−ＯＳは、ａ軸およびｂ軸は配向性を有さないことがわかる。 Here, for example, when an electron beam with a probe diameter of 300 nm is incident on a CAAC-OS having an InGaZnO 4 crystal in parallel to the sample surface, spots resulting from the (009) plane of the InGaZnO 4 crystal are included. A diffraction pattern is seen. That is, it can be seen that the CAAC-OS has c-axis orientation and the c-axis is in a direction substantially perpendicular to the formation surface or the top surface. On the other hand, when an electron beam with a probe diameter of 300 nm is incident on the same sample perpendicularly to the sample surface, a ring-shaped diffraction pattern is confirmed. That is, in the CAAC-OS, the a-axis and the b-axis do not have orientation.
また、微結晶を有する酸化物半導体（ｎａｎｏ ｃｒｙｓｔａｌｌｉｎｅ ｏｘｉｄｅ ｓｅｍｉｃｏｎｄｕｃｔｏｒ。以下、ｎｃ−ＯＳという。）に対し、大きいプローブ径（例えば５０ｎｍ以上）の電子線を用いる電子線回折を行うと、ハローパターンのような回折パターンが観測される。また、ｎｃ−ＯＳに対し、小さいプローブ径の電子線（例えば５０ｎｍ未満）を用いるナノビーム電子線回折を行うと、輝点（スポット）が観測される。また、ｎｃ−ＯＳに対しナノビーム電子線回折を行うと、円を描くように（リング状に）輝度の高い領域が観測される場合がある。さらに、リング状の領域に複数の輝点が観測される場合がある。 Further, when electron beam diffraction using an electron beam with a large probe diameter (for example, 50 nm or more) is performed on an oxide semiconductor having microcrystals (hereinafter referred to as nc-OS), a halo pattern is obtained. A simple diffraction pattern is observed. Further, when nanobeam electron diffraction is performed on the nc-OS using an electron beam with a small probe diameter (for example, less than 50 nm), bright spots (spots) are observed. Further, when nanobeam electron diffraction is performed on the nc-OS, a region with high luminance may be observed so as to draw a circle (in a ring shape). In addition, a plurality of bright spots may be observed in the ring-shaped region.
成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の電子線回折パターンは、リング状に輝度の高い領域と、該リング領域に複数の輝点を有する。したがって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料は、電子線回折パターンが、ｎｃ−ＯＳになり、平面方向、および断面方向において、配向性は有さない。 Substrate temperature R.D. T.A. The electron beam diffraction pattern of a sample manufactured at an oxygen gas flow rate ratio of 10% has a ring-like high luminance region and a plurality of bright spots in the ring region. Therefore, the substrate temperature R.D. T.A. And the sample manufactured at an oxygen gas flow rate ratio of 10% has an electron beam diffraction pattern of nc-OS and has no orientation in the plane direction and the cross-sectional direction.
以上より、成膜時の基板温度が低い、または、酸素ガス流量比が小さい酸化物半導体は、アモルファス構造の酸化物半導体膜とも、単結晶構造の酸化物半導体膜とも明確に異なる性質を有すると推定できる。 As described above, an oxide semiconductor with a low substrate temperature or a low oxygen gas flow ratio during deposition has properties that are clearly different from those of an amorphous oxide semiconductor film and a single crystal oxide semiconductor film. Can be estimated.
≪元素分析≫
本項目では、エネルギー分散型Ｘ線分光法（ＥＤＸ：Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ ｓｐｅｃｔｒｏｓｃｏｐｙ）を用い、ＥＤＸマッピングを取得し、評価することによって、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の元素分析を行った結果について説明する。なお、ＥＤＸ測定には、元素分析装置として日本電子株式会社製エネルギー分散型Ｘ線分析装置ＪＥＤ−２３００Ｔを用いる。なお、試料から放出されたＸ線の検出にはＳｉドリフト検出器を用いる。
≪Elemental analysis≫
In this item, by using energy dispersive X-ray spectroscopy (EDX) and obtaining and evaluating EDX mapping, the substrate temperature R.D. T.A. The results of elemental analysis of a sample prepared at an oxygen gas flow rate ratio of 10% will be described. For EDX measurement, an energy dispersive X-ray analyzer JED-2300T manufactured by JEOL Ltd. is used as an element analyzer. A Si drift detector is used to detect X-rays emitted from the sample.
ＥＤＸ測定では、試料の分析対象領域の各点に電子線照射を行い、これにより発生する試料の特性Ｘ線のエネルギーと発生回数を測定し、各点に対応するＥＤＸスペクトルを得る。本実施の形態では、各点のＥＤＸスペクトルのピークを、Ｉｎ原子のＬ殻への電子遷移、Ｇａ原子のＫ殻への電子遷移、Ｚｎ原子のＫ殻への電子遷移及びＯ原子のＫ殻への電子遷移に帰属させ、各点におけるそれぞれの原子の比率を算出する。これを試料の分析対象領域について行うことにより、各原子の比率の分布が示されたＥＤＸマッピングを得ることができる。 In the EDX measurement, each point in the analysis target region of the sample is irradiated with an electron beam, and the characteristic X-ray energy and the number of occurrences of the sample generated thereby are measured to obtain an EDX spectrum corresponding to each point. In this embodiment, the peak of the EDX spectrum at each point is represented by the electron transition from the In atom to the L shell, the electron transition from the Ga atom to the K shell, the electron transition from the Zn atom to the K shell, and the K shell from the O atom. And the ratio of each atom at each point is calculated. By performing this for the analysis target region of the sample, EDX mapping showing the distribution of the ratio of each atom can be obtained.
図２１には、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面におけるＥＤＸマッピングを示す。図２１（Ａ）は、Ｇａ原子のＥＤＸマッピング（全原子に対するＧａ原子の比率は１．１８乃至１８．６４［ａｔｏｍｉｃ％］の範囲とする。）である。図２１（Ｂ）は、Ｉｎ原子のＥＤＸマッピング（全原子に対するＩｎ原子の比率は９．２８乃至３３．７４［ａｔｏｍｉｃ％］の範囲とする。）である。図２１（Ｃ）は、Ｚｎ原子のＥＤＸマッピング（全原子に対するＺｎ原子の比率は６．６９乃至２４．９９［ａｔｏｍｉｃ％］の範囲とする。）である。また、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）は、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料の断面において、同範囲の領域を示している。なお、ＥＤＸマッピングは、範囲における、測定元素が多いほど明るくなり、測定元素が少ないほど暗くなるように、明暗で元素の割合を示している。また、図２３に示すＥＤＸマッピングの倍率は７２０万倍である。 FIG. 21 shows the substrate temperature R.D. T.A. And EDX mapping in a cross section of a sample fabricated at an oxygen gas flow rate ratio of 10%. FIG. 21A is an EDX mapping of Ga atoms (the ratio of Ga atoms to all atoms is in the range of 1.18 to 18.64 [atomic%]). FIG. 21B is EDX mapping of In atoms (the ratio of In atoms to all atoms is in the range of 9.28 to 33.74 [atomic%]). FIG. 21C is EDX mapping of Zn atoms (the ratio of Zn atoms to all atoms is in the range of 6.69 to 24.99 [atomic%]). 21A, 21B, and 21C show the substrate temperature R.P. at the time of film formation. T.A. In a cross section of a sample manufactured at an oxygen gas flow rate ratio of 10%, a region in the same range is shown. Note that the EDX mapping shows the ratio of elements in light and dark so that the more measurement elements in the range, the brighter the brightness, and the darker the measurement elements. The magnification of EDX mapping shown in FIG. 23 is 7.2 million times.
図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）に示すＥＤＸマッピングでは、画像に相対的な明暗の分布が見られ、成膜時の基板温度Ｒ．Ｔ．、および酸素ガス流量比１０％で作製した試料において、各原子が分布を持って存在している様子が確認できる。ここで、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）に示す実線で囲む範囲と破線で囲む範囲に注目する。 In the EDX mapping shown in FIGS. 21A, 21B, and 21C, a relative light / dark distribution is seen in the image, and the substrate temperature R.D. T.A. In the sample prepared at an oxygen gas flow rate ratio of 10%, it can be confirmed that each atom exists in a distributed manner. Here, attention is focused on a range surrounded by a solid line and a range surrounded by a broken line in FIGS. 21A, 21B, and 21C.
図２１（Ａ）では、実線で囲む範囲は、相対的に暗い領域を多く含み、破線で囲む範囲は、相対的に明るい領域を多く含む。また、図２１（Ｂ）では実線で囲む範囲は、相対的に明るい領域を多く含み、破線で囲む範囲は、相対的に暗い領域を多く含む。 In FIG. 21A, a range surrounded by a solid line includes many relatively dark areas, and a range surrounded by a broken line includes many relatively bright areas. In FIG. 21B, a range surrounded by a solid line includes many relatively bright areas, and a range surrounded by a broken line includes many relatively dark areas.
つまり、実線で囲む範囲はＩｎ原子が相対的に多い領域であり、破線で囲む範囲はＩｎ原子が相対的に少ない領域である。ここで、図２１（Ｃ）では、実線で囲む範囲において、右側は相対的に明るい領域であり、左側は相対的に暗い領域である。したがって、実線で囲む範囲は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１などが主成分である領域である。 That is, the range surrounded by the solid line is a region having a relatively large number of In atoms, and the range surrounded by a broken line is a region having a relatively small number of In atoms. Here, in FIG. 21C, the right side is a relatively bright region and the left side is a relatively dark region in a range surrounded by a solid line. Accordingly, the range surrounded by the solid line is a region mainly composed of In X2 Zn Y2 O Z2 or InO X1 .
また、実線で囲む範囲はＧａ原子が相対的に少ない領域であり、破線で囲む範囲はＧａ原子が相対的に多い領域である。図２１（Ｃ）では、破線で囲む範囲において、左上の領域は、相対的に明るい領域であり、右下側の領域は、相対的に暗い領域である。したがって、破線で囲む範囲は、ＧａＯＸ３、またはＧａＸ４ＺｎＹ４ＯＺ４などが主成分である領域である。 A range surrounded by a solid line is a region with relatively few Ga atoms, and a range surrounded by a broken line is a region with relatively many Ga atoms. In FIG. 21C, in the range surrounded by the broken line, the upper left region is a relatively bright region, and the lower right region is a relatively dark region. Therefore, a range surrounded by a broken line is a region whose main component is GaO X3 , Ga X4 Zn Y4 O Z4 , or the like.
また、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）より、Ｉｎ原子の分布は、Ｇａ原子よりも、比較的、均一に分布しており、ＩｎＯＸ１が主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２が主成分となる領域を介して、互いに繋がって形成されているように見える。このように、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、クラウド状に広がって形成されている。 Further, from FIGS. 21A, 21B, and 21C, the distribution of In atoms is relatively more uniform than Ga atoms, and InO X1 is the main component. The regions appear to be connected to each other through a region mainly composed of In X2 Zn Y2 O Z2 . As described above, the region mainly composed of In X2 Zn Y2 O Z2 or InO X1 is formed so as to spread in a cloud shape.
このように、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域とが、偏在し、混合している構造を有するＩｎ−Ｇａ−Ｚｎ酸化物を、ＣＡＣ−ＯＳと呼称することができる。 Thus, the region which is the main component such as GaO X3, In X2 Zn Y2 O Z2 or InO X1 there is a region which is a main component, ubiquitously, an In-Ga-Zn oxide having a mixed to have the structure Things can be referred to as CAC-OS.
また、ＣＡＣ−ＯＳにおける結晶構造は、ｎｃ構造を有する。ＣＡＣ−ＯＳが有するｎｃ構造は、電子線回折像において、単結晶、多結晶、またはＣＡＡＣ構造を含むＩＧＺＯに起因する輝点（スポット）以外にも、数か所以上の輝点（スポット）を有する。または、数か所以上の輝点（スポット）に加え、リング状に輝度の高い領域が現れるとして結晶構造が定義される。 The crystal structure in the CAC-OS has an nc structure. The nc structure of CAC-OS has several bright spots (spots) in addition to bright spots (spots) caused by IGZO including single crystal, polycrystal, or CAAC structure in the electron diffraction image. Have. Alternatively, in addition to several bright spots (spots), a crystal structure is defined as a region having a high brightness in a ring shape.
また、図２１（Ａ）、図２１（Ｂ）、および図２１（Ｃ）より、ＧａＯＸ３などが主成分である領域、及びＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域のサイズは、０．５ｎｍ以上１０ｎｍ以下、または１ｎｍ以上３ｎｍ以下で観察される。なお、好ましくは、ＥＤＸマッピングにおいて、各元素が主成分である領域の径は、１ｎｍ以上２ｎｍ以下とする。 Further, FIG. 21 (A), the FIG. 21 (B), the and 21 from (C), such as GaO X3 is the main component area, and In X2 Zn Y2 O Z2 or InO X1 is a region which is the main component, The size is observed from 0.5 nm to 10 nm, or from 1 nm to 3 nm. Preferably, in EDX mapping, the diameter of a region in which each element is a main component is 1 nm or more and 2 nm or less.
以上より、ＣＡＣ−ＯＳは、金属元素が均一に分布したＩＧＺＯ化合物とは異なる構造であり、ＩＧＺＯ化合物と異なる性質を有する。つまり、ＣＡＣ−ＯＳは、ＧａＯＸ３などが主成分である領域と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と、に互いに相分離し、各元素を主成分とする領域がモザイク状である構造を有する。 As described above, the CAC-OS has a structure different from that of the IGZO compound in which the metal elements are uniformly distributed and has properties different from those of the IGZO compound. That is, in the CAC-OS, a region in which GaO X3 or the like is a main component and a region in which In X2 Zn Y2 O Z2 or InO X1 is a main component are phase-separated from each other, and a region in which each element is a main component. Has a mosaic structure.
ここで、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域は、ＧａＯＸ３などが主成分である領域と比較して、導電性が高い領域である。つまり、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域を、キャリアが流れることにより、酸化物半導体としての導電性が発現する。したがって、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域が、酸化物半導体中にクラウド状に分布することで、高い電界効果移動度（μ）が実現できる。 Here, the region containing In X2 Zn Y2 O Z2 or InO X1 as a main component is a region having higher conductivity than a region containing GaO X3 or the like as a main component. That, In X2 Zn Y2 O Z2 or InO X1, is an area which is the main component, by carriers flow, expressed the conductivity of the oxide semiconductor. Therefore, a region where In X2 Zn Y2 O Z2 or InO X1 is a main component is distributed in a cloud shape in the oxide semiconductor, whereby high field-effect mobility (μ) can be realized.
一方、ＧａＯＸ３などが主成分である領域は、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１が主成分である領域と比較して、絶縁性が高い領域である。つまり、ＧａＯＸ３などが主成分である領域が、酸化物半導体中に分布することで、リーク電流を抑制し、良好なスイッチング動作を実現できる。 On the other hand, areas such as GaO X3 is the main component, as compared to the In X2 Zn Y2 O Z2 or InO X1 is the main component area, it is highly regions insulating. That is, a region containing GaO X3 or the like as a main component is distributed in the oxide semiconductor, whereby leakage current can be suppressed and good switching operation can be realized.
したがって、ＣＡＣ−ＯＳを半導体素子に用いた場合、ＧａＯＸ３などに起因する絶縁性と、ＩｎＸ２ＺｎＹ２ＯＺ２、またはＩｎＯＸ１に起因する導電性とが、相補的に作用することにより、高いオン電流（Ｉｏｎ）、および高い電界効果移動度（μ）を実現することができる。 Therefore, when CAC-OS is used for a semiconductor element, the insulating property caused by GaO X3 and the like and the conductivity caused by In X2 Zn Y2 O Z2 or InO X1 act complementarily, thereby increasing the An on-current (I on ) and high field effect mobility (μ) can be realized.
また、ＣＡＣ−ＯＳを用いた半導体素子は、信頼性が高い。したがって、ＣＡＣ−ＯＳは、ディスプレイをはじめとするさまざまな半導体装置に最適である。 In addition, a semiconductor element using a CAC-OS has high reliability. Therefore, the CAC-OS is optimal for various semiconductor devices including a display.
または、トランジスタのチャネルが形成される半導体にシリコンを用いてもよい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。 Alternatively, silicon may be used for the semiconductor in which the channel of the transistor is formed. Although amorphous silicon may be used as silicon, it is particularly preferable to use silicon having crystallinity. For example, microcrystalline silicon, polycrystalline silicon, single crystal silicon, or the like is preferably used. In particular, polycrystalline silicon can be formed at a lower temperature than single crystal silicon, and has higher field effect mobility and higher reliability than amorphous silicon.
本実施の形態で例示したボトムゲート構造のトランジスタは、作製工程を削減できるため好ましい。またこのときアモルファスシリコンを用いることで、多結晶シリコンよりも低温で形成できるため、半導体層よりも下層の配線や電極の材料、基板の材料として、耐熱性の低い材料を用いることが可能なため、材料の選択の幅を広げることができる。例えば、極めて大面積のガラス基板などを好適に用いることができる。一方、トップゲート型のトランジスタは、自己整合的に不純物領域を形成しやすいため、特性のばらつきなどを低減することができるため好ましい。このとき特に、多結晶シリコンや単結晶シリコンなどを用いる場合に適している。 The bottom-gate transistor described in this embodiment is preferable because the number of manufacturing steps can be reduced. At this time, since amorphous silicon can be used at a lower temperature than polycrystalline silicon, it is possible to use a material having low heat resistance as a material for wiring, electrodes, and substrates below the semiconductor layer. Can widen the choice of materials. For example, a glass substrate having an extremely large area can be suitably used. On the other hand, a top-gate transistor is preferable because an impurity region can be easily formed in a self-aligned manner and variation in characteristics can be reduced. At this time, it is particularly suitable when polycrystalline silicon, single crystal silicon or the like is used.
〔導電層〕
トランジスタのゲート、ソースおよびドレインのほか、表示装置を構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
[Conductive layer]
In addition to the gate, source, and drain of a transistor, materials that can be used for conductive layers such as various wirings and electrodes that constitute a display device include aluminum, titanium, chromium, nickel, copper, yttrium, zirconium, molybdenum, silver, A metal such as tantalum or tungsten, or an alloy containing the same as a main component can be given. A film containing any of these materials can be used as a single layer or a stacked structure. For example, a single layer structure of an aluminum film containing silicon, a two layer structure in which an aluminum film is stacked on a titanium film, a two layer structure in which an aluminum film is stacked on a tungsten film, and a copper film on a copper-magnesium-aluminum alloy film Two-layer structure to stack, two-layer structure to stack copper film on titanium film, two-layer structure to stack copper film on tungsten film, titanium film or titanium nitride film, and aluminum film or copper film on top of it A three-layer structure for forming a titanium film or a titanium nitride film thereon, a molybdenum film or a molybdenum nitride film, and an aluminum film or a copper film stacked thereon, and a molybdenum film or a There is a three-layer structure for forming a molybdenum nitride film. Note that an oxide such as indium oxide, tin oxide, or zinc oxide may be used. Further, it is preferable to use copper containing manganese because the controllability of the shape by etching is increased.
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそれらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。これらは、表示装置を構成する各種配線および電極などの導電層や、表示素子が有する導電層（画素電極や共通電極として機能する導電層）にも用いることができる。 As the light-transmitting conductive material, conductive oxide such as indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, or zinc oxide to which gallium is added, or graphene can be used. Alternatively, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, or an alloy material containing the metal material can be used. Alternatively, a nitride (eg, titanium nitride) of the metal material may be used. Note that in the case where a metal material or an alloy material (or a nitride thereof) is used, it may be thin enough to have a light-transmitting property. In addition, a stacked film of the above materials can be used as a conductive layer. For example, it is preferable to use a laminated film of an alloy of silver and magnesium and indium tin oxide because the conductivity can be increased. These can also be used for conductive layers such as various wirings and electrodes constituting the display device and conductive layers (conductive layers functioning as pixel electrodes and common electrodes) included in the display element.
〔絶縁層〕
各絶縁層に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
[Insulation layer]
Insulating materials that can be used for each insulating layer include, for example, resins such as acrylic and epoxy, resins having a siloxane bond, and inorganic insulation such as silicon oxide, silicon oxynitride, silicon nitride oxide, silicon nitride, and aluminum oxide. Materials can also be used.
また、発光素子は、一対の透水性の低い絶縁膜の間に設けられていることが好ましい。これにより、発光素子に水等の不純物が侵入することを抑制でき、装置の信頼性の低下を抑制できる。 In addition, the light-emitting element is preferably provided between a pair of insulating films with low water permeability. Thereby, impurities such as water can be prevented from entering the light emitting element, and a decrease in reliability of the apparatus can be suppressed.
透水性の低い絶縁膜としては、窒化シリコン膜、窒化酸化シリコン膜等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等が挙げられる。また、酸化シリコン膜、酸化窒化シリコン膜、酸化アルミニウム膜等を用いてもよい。 Examples of the low water-permeable insulating film include a film containing nitrogen and silicon such as a silicon nitride film and a silicon nitride oxide film, and a film containing nitrogen and aluminum such as an aluminum nitride film. Alternatively, a silicon oxide film, a silicon oxynitride film, an aluminum oxide film, or the like may be used.
例えば、透水性の低い絶縁膜の水蒸気透過量は、１×１０−５［ｇ／（ｍ２・ｄａｙ）］以下、好ましくは１×１０−６［ｇ／（ｍ２・ｄａｙ）］以下、より好ましくは１×１０−７［ｇ／（ｍ２・ｄａｙ）］以下、さらに好ましくは１×１０−８［ｇ／（ｍ２・ｄａｙ）］以下とする。 For example, the water vapor transmission rate of an insulating film with low water permeability is 1 × 10 −5 [g / (m 2 · day)] or less, preferably 1 × 10 −6 [g / (m 2 · day)] or less, More preferably, it is 1 × 10 −7 [g / (m 2 · day)] or less, and further preferably 1 × 10 −8 [g / (m 2 · day)] or less.
〔液晶素子〕
液晶素子としては、例えば垂直配向（ＶＡ：Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モードが適用された液晶素子を用いることができる。垂直配向モードとしては、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
[Liquid crystal element]
As the liquid crystal element, for example, a liquid crystal element to which a vertical alignment (VA: Vertical Alignment) mode is applied can be used. As the vertical alignment mode, an MVA (Multi-Domain Vertical Alignment) mode, a PVA (Patterned Vertical Alignment) mode, an ASV (Advanced Super View) mode, or the like can be used.
また、液晶素子には、様々なモードが適用された液晶素子を用いることができる。例えばＶＡモードのほかに、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を用いることができる。 As the liquid crystal element, liquid crystal elements to which various modes are applied can be used. For example, in addition to the VA mode, a TN (Twisted Nematic) mode, an IPS (In-Plane-Switching) mode, an FFS (Fringe Field Switching) mode, an ASM (Axially Symmetrical Aligned Micro-cell) mode Further, a liquid crystal element to which an FLC (Ferroelectric Liquid Crystal) mode, an AFLC (Antiferroelectric Liquid Crystal) mode, or the like is applied can be used.
なお、液晶素子は、液晶の光学的変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電界または斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。 Note that a liquid crystal element is an element that controls transmission or non-transmission of light by an optical modulation action of liquid crystal. Note that the optical modulation action of the liquid crystal is controlled by an electric field applied to the liquid crystal (including a horizontal electric field, a vertical electric field, or an oblique electric field). As the liquid crystal used in the liquid crystal element, a thermotropic liquid crystal, a low molecular liquid crystal, a polymer liquid crystal, a polymer dispersed liquid crystal (PDLC), a ferroelectric liquid crystal, an antiferroelectric liquid crystal, or the like is used. Can do. These liquid crystal materials exhibit a cholesteric phase, a smectic phase, a cubic phase, a chiral nematic phase, an isotropic phase, and the like depending on conditions.
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。 Further, as the liquid crystal material, either a positive type liquid crystal or a negative type liquid crystal may be used, and an optimal liquid crystal material may be used according to an applied mode or design.
また、液晶の配向を制御するため、配向膜を設けることができる。なお、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。 An alignment film can be provided to control the alignment of the liquid crystal. Note that in the case of employing a horizontal electric field mode, liquid crystal exhibiting a blue phase for which an alignment film is unnecessary may be used. The blue phase is one of the liquid crystal phases. When the temperature of the cholesteric liquid crystal is increased, the blue phase appears immediately before the transition from the cholesteric phase to the isotropic phase. Since the blue phase appears only in a narrow temperature range, a liquid crystal composition mixed with several percent by weight or more of a chiral agent is used for the liquid crystal layer in order to improve the temperature range. A liquid crystal composition containing a liquid crystal exhibiting a blue phase and a chiral agent has a short response speed and is optically isotropic. In addition, a liquid crystal composition including a liquid crystal exhibiting a blue phase and a chiral agent does not require alignment treatment and has a small viewing angle dependency. Further, since it is not necessary to provide an alignment film, a rubbing process is not required, so that electrostatic breakdown caused by the rubbing process can be prevented, and defects or breakage of the liquid crystal display device during the manufacturing process can be reduced. .
また、液晶素子として、透過型の液晶素子、反射型の液晶素子、または半透過型の液晶素子などを用いることができる。 As the liquid crystal element, a transmissive liquid crystal element, a reflective liquid crystal element, a transflective liquid crystal element, or the like can be used.
本発明の一態様では、特に反射型の液晶素子を用いることができる。 In one embodiment of the present invention, a reflective liquid crystal element can be used.
透過型または半透過型の液晶素子を用いる場合、一対の基板を挟むように、２つの偏光板を設ける。また偏光板よりも外側に、バックライトを設ける。バックライトとしては、直下型のバックライトであってもよいし、エッジライト型のバックライトであってもよい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備える直下型のバックライトを用いると、ローカルディミングが容易となり、コントラストを高めることができるため好ましい。また、エッジライト型のバックライトを用いると、バックライトを含めたモジュールの厚さを低減できるため好ましい。 In the case of using a transmissive or transflective liquid crystal element, two polarizing plates are provided so as to sandwich a pair of substrates. A backlight is provided outside the polarizing plate. The backlight may be a direct type backlight or an edge light type backlight. It is preferable to use a direct-type backlight including an LED (Light Emitting Diode) because local dimming is facilitated and contrast can be increased. An edge light type backlight is preferably used because the thickness of the module including the backlight can be reduced.
反射型の液晶素子を用いる場合には、表示面側に偏光板を設ける。またこれとは別に、表示面側に光拡散板を配置すると、視認性を向上させられるため好ましい。 In the case of using a reflective liquid crystal element, a polarizing plate is provided on the display surface side. Separately from this, it is preferable to arrange a light diffusing plate on the display surface side because the visibility can be improved.
また、反射型、または半透過型の液晶素子を用いる場合、偏光板よりも外側に、フロントライトを設けてもよい。フロントライトとしては、エッジライト型のフロントライトを用いることが好ましい。ＬＥＤ（Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）を備えるフロントライトを用いると、消費電力を低減できるため好ましい。 In the case of using a reflective or transflective liquid crystal element, a front light may be provided outside the polarizing plate. As the front light, an edge light type front light is preferably used. It is preferable to use a front light including an LED (Light Emitting Diode) because power consumption can be reduced.
〔発光素子〕
発光素子としては、自発光が可能な素子を用いることができ、電流または電圧によって輝度が制御される素子をその範疇に含んでいる。例えば、ＬＥＤ、有機ＥＬ素子、無機ＥＬ素子等を用いることができる。
[Light emitting element]
As the light-emitting element, an element capable of self-emission can be used, and an element whose luminance is controlled by current or voltage is included in its category. For example, an LED, an organic EL element, an inorganic EL element, or the like can be used.
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型などがある。光を取り出す側の電極には、可視光を透過する導電膜を用いる。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好ましい。 Light emitting elements include a top emission type, a bottom emission type, and a dual emission type. A conductive film that transmits visible light is used for the electrode from which light is extracted. In addition, a conductive film that reflects visible light is preferably used for the electrode from which light is not extracted.
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入性の高い物質、またはバイポーラ性の物質（電子輸送性および正孔輸送性が高い物質）等を含む層をさらに有していてもよい。 The EL layer has at least a light emitting layer. The EL layer is a layer other than the light-emitting layer, such as a substance having a high hole-injecting property, a substance having a high hole-transporting property, a hole blocking material, a substance having a high electron-transporting property, a substance having a high electron-injecting property, A layer including a substance (a substance having a high electron transporting property and a high hole transporting property) or the like may be further included.
ＥＬ層には低分子系化合物および高分子系化合物のいずれを用いることもでき、無機化合物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。 In the EL layer, either a low molecular compound or a high molecular compound can be used, and an inorganic compound may be included. The layers constituting the EL layer can be formed by a method such as a vapor deposition method (including a vacuum vapor deposition method), a transfer method, a printing method, an ink jet method, or a coating method.
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側から正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層において再結合し、ＥＬ層に含まれる発光物質が発光する。 When a voltage higher than the threshold voltage of the light emitting element is applied between the cathode and the anode, holes are injected into the EL layer from the anode side and electrons are injected from the cathode side. The injected electrons and holes are recombined in the EL layer, and the light-emitting substance contained in the EL layer emits light.
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の波長（例えば３５０ｎｍ乃至７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を適用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは、緑色および赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。 In the case where a white light-emitting element is used as the light-emitting element, the EL layer preferably includes two or more light-emitting substances. For example, white light emission can be obtained by selecting the light emitting material so that the light emission of each of the two or more light emitting materials has a complementary color relationship. For example, a light emitting material that emits light such as R (red), G (green), B (blue), Y (yellow), and O (orange), or spectral components of two or more colors of R, G, and B It is preferable that 2 or more are included among the luminescent substances which show light emission containing. In addition, it is preferable to apply a light-emitting element whose emission spectrum from the light-emitting element has two or more peaks in a wavelength range of visible light (for example, 350 nm to 750 nm). The emission spectrum of the material having a peak in the yellow wavelength region is preferably a material having spectral components in the green and red wavelength regions.
ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層における複数の発光層は、互いに接して積層されていてもよいし、いずれの発光材料も含まない領域を介して積層されていてもよい。例えば、蛍光発光層と燐光発光層との間に、当該蛍光発光層または燐光発光層と同一の材料（例えばホスト材料、アシスト材料）を含み、且ついずれの発光材料も含まない領域を設ける構成としてもよい。これにより、発光素子の作製が容易になり、また、駆動電圧が低減される。 The EL layer preferably has a structure in which a light-emitting layer including a light-emitting material that emits one color and a light-emitting layer including a light-emitting material that emits another color are stacked. For example, the plurality of light emitting layers in the EL layer may be stacked in contact with each other, or may be stacked through a region not including any light emitting material. For example, a region including the same material (for example, a host material or an assist material) as the fluorescent light emitting layer or the phosphorescent light emitting layer and not including any light emitting material is provided between the fluorescent light emitting layer and the phosphorescent light emitting layer. Also good. This facilitates the production of the light emitting element and reduces the driving voltage.
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層が電荷発生層を介して積層されたタンデム素子であってもよい。 The light-emitting element may be a single element having one EL layer or a tandem element in which a plurality of EL layers are stacked with a charge generation layer interposed therebetween.
可視光を透過する導電膜は、例えば、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などを用いて形成することができる。また、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、もしくはチタン等の金属材料、これら金属材料を含む合金、またはこれら金属材料の窒化物（例えば、窒化チタン）等も、透光性を有する程度に薄く形成することで用いることができる。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。また、グラフェン等を用いてもよい。 The conductive film that transmits visible light can be formed using, for example, indium oxide, indium tin oxide, indium zinc oxide, zinc oxide, zinc oxide to which gallium is added, or the like. In addition, a metal material such as gold, silver, platinum, magnesium, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, palladium, or titanium, an alloy containing these metal materials, or a nitride of these metal materials (for example, Titanium nitride) can also be used by forming it thin enough to have translucency. In addition, a stacked film of the above materials can be used as a conductive layer. For example, it is preferable to use a stacked film of an alloy of silver and magnesium and indium tin oxide because the conductivity can be increased. Further, graphene or the like may be used.
可視光を反射する導電膜は、例えば、アルミニウム、金、白金、銀、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、もしくはパラジウム等の金属材料、またはこれら金属材料を含む合金を用いることができる。また、上記金属材料や合金に、ランタン、ネオジム、またはゲルマニウム等が添加されていてもよい。また、チタン、ニッケル、またはネオジムと、アルミニウムを含む合金（アルミニウム合金）を用いてもよい。また銅、パラジウム、マグネシウムと、銀を含む合金を用いてもよい。銀と銅を含む合金は、耐熱性が高いため好ましい。さらに、アルミニウム膜またはアルミニウム合金膜に接して金属膜または金属酸化物膜を積層することで、酸化を抑制することができる。このような金属膜、金属酸化物膜の材料としては、チタンや酸化チタンなどが挙げられる。また、上記可視光を透過する導電膜と金属材料からなる膜とを積層してもよい。例えば、銀とインジウム錫酸化物の積層膜、銀とマグネシウムの合金とインジウム錫酸化物の積層膜などを用いることができる。 For the conductive film that reflects visible light, for example, a metal material such as aluminum, gold, platinum, silver, nickel, tungsten, chromium, molybdenum, iron, cobalt, copper, or palladium, or an alloy including these metal materials is used. Can do. In addition, lanthanum, neodymium, germanium, or the like may be added to the metal material or alloy. Alternatively, titanium, nickel, or neodymium and an alloy containing aluminum (aluminum alloy) may be used. Alternatively, an alloy containing copper, palladium, magnesium, and silver may be used. An alloy containing silver and copper is preferable because of its high heat resistance. Furthermore, oxidation can be suppressed by stacking a metal film or a metal oxide film in contact with the aluminum film or the aluminum alloy film. Examples of materials for such metal films and metal oxide films include titanium and titanium oxide. Alternatively, the conductive film that transmits visible light and a film made of a metal material may be stacked. For example, a laminated film of silver and indium tin oxide, a laminated film of an alloy of silver and magnesium and indium tin oxide, or the like can be used.
電極は、それぞれ、蒸着法やスパッタリング法を用いて形成すればよい。そのほか、インクジェット法などの吐出法、スクリーン印刷法などの印刷法、またはメッキ法を用いて形成することができる。 The electrodes may be formed using a vapor deposition method or a sputtering method, respectively. In addition, it can be formed using a discharge method such as an inkjet method, a printing method such as a screen printing method, or a plating method.
なお、上述した、発光層、ならびに正孔注入性の高い物質、正孔輸送性の高い物質、電子輸送性の高い物質、および電子注入性の高い物質、バイポーラ性の物質等を含む層は、それぞれ量子ドットなどの無機化合物や、高分子化合物（オリゴマー、デンドリマー、ポリマー等）を有していてもよい。例えば、量子ドットを発光層に用いることで、発光材料として機能させることもできる。 Note that the above-described light-emitting layer and a layer containing a substance having a high hole-injecting property, a substance having a high hole-transporting property, a substance having a high electron-transporting property, a substance having a high electron-injecting property, a bipolar substance, Each may have an inorganic compound such as a quantum dot or a polymer compound (oligomer, dendrimer, polymer, etc.). For example, a quantum dot can be used for a light emitting layer to function as a light emitting material.
なお、量子ドット材料としては、コロイド状量子ドット材料、合金型量子ドット材料、コア・シェル型量子ドット材料、コア型量子ドット材料などを用いることができる。また、１２族と１６族、１３族と１５族、または１４族と１６族の元素グループを含む材料を用いてもよい。または、カドミウム、セレン、亜鉛、硫黄、リン、インジウム、テルル、鉛、ガリウム、ヒ素、アルミニウム等の元素を含む量子ドット材料を用いてもよい。 As the quantum dot material, a colloidal quantum dot material, an alloy type quantum dot material, a core / shell type quantum dot material, a core type quantum dot material, or the like can be used. Alternatively, a material including an element group of Group 12 and Group 16, Group 13 and Group 15, or Group 14 and Group 16 may be used. Alternatively, a quantum dot material containing an element such as cadmium, selenium, zinc, sulfur, phosphorus, indium, tellurium, lead, gallium, arsenic, or aluminum may be used.
〔接着層〕
接着層としては、紫外線硬化型等の光硬化型接着剤、反応硬化型接着剤、熱硬化型接着剤、嫌気型接着剤などの各種硬化型接着剤を用いることができる。これら接着剤としてはエポキシ樹脂、アクリル樹脂、シリコーン樹脂、フェノール樹脂、ポリイミド樹脂、イミド樹脂、ＰＶＣ（ポリビニルクロライド）樹脂、ＰＶＢ（ポリビニルブチラル）樹脂、ＥＶＡ（エチレンビニルアセテート）樹脂等が挙げられる。特に、エポキシ樹脂等の透湿性が低い材料が好ましい。また、二液混合型の樹脂を用いてもよい。また、接着シート等を用いてもよい。
[Adhesive layer]
As the adhesive layer, various curable adhesives such as an ultraviolet curable photocurable adhesive, a reactive curable adhesive, a thermosetting adhesive, and an anaerobic adhesive can be used. Examples of these adhesives include epoxy resins, acrylic resins, silicone resins, phenol resins, polyimide resins, imide resins, PVC (polyvinyl chloride) resins, PVB (polyvinyl butyral) resins, EVA (ethylene vinyl acetate) resins, and the like. In particular, a material with low moisture permeability such as an epoxy resin is preferable. Alternatively, a two-component mixed resin may be used. Further, an adhesive sheet or the like may be used.
また、上記樹脂に乾燥剤を含んでいてもよい。例えば、アルカリ土類金属の酸化物（酸化カルシウムや酸化バリウム等）のように、化学吸着によって水分を吸着する物質を用いることができる。または、ゼオライトやシリカゲル等のように、物理吸着によって水分を吸着する物質を用いてもよい。乾燥剤が含まれていると、水分などの不純物が素子に侵入することを抑制でき、表示パネルの信頼性が向上するため好ましい。 Further, the resin may contain a desiccant. For example, a substance that adsorbs moisture by chemical adsorption, such as an alkaline earth metal oxide (such as calcium oxide or barium oxide), can be used. Alternatively, a substance that adsorbs moisture by physical adsorption, such as zeolite or silica gel, may be used. The inclusion of a desiccant is preferable because impurities such as moisture can be prevented from entering the element and the reliability of the display panel is improved.
また、上記樹脂に屈折率の高いフィラーや光散乱部材を混合することにより、光取り出し効率を向上させることができる。例えば、酸化チタン、酸化バリウム、ゼオライト、ジルコニウム等を用いることができる。 In addition, light extraction efficiency can be improved by mixing a filler having a high refractive index or a light scattering member with the resin. For example, titanium oxide, barium oxide, zeolite, zirconium, or the like can be used.
〔接続層〕
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
(Connection layer)
As the connection layer, an anisotropic conductive film (ACF: Anisotropic Conductive Film), an anisotropic conductive paste (ACP: Anisotropic Conductive Paste), or the like can be used.
〔着色層〕
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
(Colored layer)
Examples of materials that can be used for the colored layer include metal materials, resin materials, resin materials containing pigments or dyes, and the like.
〔遮光層〕
遮光層として用いることのできる材料としては、カーボンブラック、チタンブラック、金属、金属酸化物、複数の金属酸化物の固溶体を含む複合酸化物等が挙げられる。遮光層は、樹脂材料を含む膜であってもよいし、金属などの無機材料の薄膜であってもよい。また、遮光層に、着色層の材料を含む膜の積層膜を用いることもできる。例えば、ある色の光を透過する着色層に用いる材料を含む膜と、他の色の光を透過する着色層に用いる材料を含む膜との積層構造を用いることができる。着色層と遮光層の材料を共通化することで、装置を共通化できるほか工程を簡略化できるため好ましい。
[Light shielding layer]
Examples of the material that can be used for the light-shielding layer include carbon black, titanium black, metal, metal oxide, and composite oxide containing a solid solution of a plurality of metal oxides. The light shielding layer may be a film containing a resin material or a thin film of an inorganic material such as a metal. Alternatively, a stacked film of a film containing a material for the colored layer can be used for the light shielding layer. For example, a stacked structure of a film including a material used for a colored layer that transmits light of a certain color and a film including a material used for a colored layer that transmits light of another color can be used. It is preferable to use a common material for the coloring layer and the light-shielding layer because the apparatus can be shared and the process can be simplified.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
（実施の形態５）
本実施の形態では、上記実施の形態に示した各トランジスタに置き換えて用いることのできるトランジスタの一例について、図面を用いて説明する。
(Embodiment 5)
In this embodiment, examples of transistors that can be used instead of the transistors described in the above embodiments will be described with reference to drawings.
本発明の一態様の表示装置は、ボトムゲート型のトランジスタや、トップゲート型トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き換えることができる。 The display device of one embodiment of the present invention can be manufactured using various types of transistors such as a bottom-gate transistor and a top-gate transistor. Therefore, the semiconductor layer material and the transistor structure to be used can be easily replaced in accordance with an existing production line.
＜５−１．ボトムゲート型トランジスタ＞
図２２（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトランジスタ８１０のチャネル長方向の断面図である。また、図２２（Ａ２）（Ｂ１）（Ｂ２）（Ｃ１）（Ｃ２）は、それぞれ、ボトムゲート型のトランジスタのチャネル長方向の断面図である。
<5-1. Bottom Gate Transistor>
FIG. 22A1 is a cross-sectional view in the channel length direction of a channel protection transistor 810 which is a kind of bottom-gate transistor. 22A2 to 22C are cross-sectional views in the channel length direction of bottom-gate transistors.
図２２（Ａ１）において、トランジスタ８１０は基板７７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層として機能できる。 In FIG. 22A1, the transistor 810 is formed over a substrate 771. In addition, the transistor 810 includes an electrode 746 over the substrate 771 with an insulating layer 772 interposed therebetween. In addition, a semiconductor layer 742 is provided over the electrode 746 with an insulating layer 726 interposed therebetween. The electrode 746 can function as a gate electrode. The insulating layer 726 can function as a gate insulating layer.
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および電極７４４ｂの一部は、絶縁層７４１上に形成される。 In addition, the insulating layer 741 is provided over the channel formation region of the semiconductor layer 742. Further, an electrode 744 a and an electrode 744 b are provided over the insulating layer 726 in contact with part of the semiconductor layer 742. The electrode 744a can function as one of a source electrode and a drain electrode. The electrode 744b can function as the other of the source electrode and the drain electrode. Part of the electrode 744 a and part of the electrode 744 b are formed over the insulating layer 741.
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。 The insulating layer 741 can function as a channel protective layer. By providing the insulating layer 741 over the channel formation region, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Accordingly, the channel formation region of the semiconductor layer 742 can be prevented from being etched when the electrodes 744a and 744b are formed. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。 The transistor 810 includes the insulating layer 728 over the electrode 744a, the electrode 744b, and the insulating layer 741, and the insulating layer 729 over the insulating layer 728.
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる。したがって、当該領域はソース領域またはドレイン領域として機能することができる。半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。 In the case where an oxide semiconductor is used for the semiconductor layer 742, a material capable of depriving oxygen from part of the semiconductor layer 742 and causing oxygen vacancies is used at least in portions of the electrodes 744a and 744b in contact with the semiconductor layer 742. It is preferable. In the region where oxygen vacancies occur in the semiconductor layer 742, the carrier concentration increases, and the region becomes n-type and becomes an n-type region (n + layer). Accordingly, the region can function as a source region or a drain region. In the case where an oxide semiconductor is used for the semiconductor layer 742, tungsten, titanium, or the like can be given as an example of a material that can take oxygen from the semiconductor layer 742 and generate oxygen vacancies.
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。 When the source region and the drain region are formed in the semiconductor layer 742, contact resistance between the electrode 744a and the electrode 744b and the semiconductor layer 742 can be reduced. Thus, favorable electric characteristics of the transistor, such as field effect mobility and threshold voltage, can be obtained.
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体として機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は、トランジスタのソース領域またはドレイン領域として機能することができる。 In the case where a semiconductor such as silicon is used for the semiconductor layer 742, a layer functioning as an n-type semiconductor or a p-type semiconductor is preferably provided between the semiconductor layer 742 and the electrode 744a and between the semiconductor layer 742 and the electrode 744b. A layer functioning as an n-type semiconductor or a p-type semiconductor can function as a source region or a drain region of a transistor.
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省略することもできる。 The insulating layer 729 is preferably formed using a material having a function of preventing or reducing the diffusion of impurities from the outside to the transistor. Note that the insulating layer 729 can be omitted as necessary.
図２２（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電極７４６と同様の材料および方法で形成することができる。 A transistor 811 illustrated in FIG. 22A2 is different from the transistor 810 in that the transistor 811 includes an electrode 723 that can function as a back gate electrode over the insulating layer 729. The electrode 723 can be formed using a material and a method similar to those of the electrode 746.
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのしきい値電圧を変化させることができる。 In general, the back gate electrode is formed using a conductive layer, and the channel formation region of the semiconductor layer is sandwiched between the gate electrode and the back gate electrode. Therefore, the back gate electrode can function in the same manner as the gate electrode. The potential of the back gate electrode may be the same as that of the gate electrode, or may be a ground potential (GND potential) or an arbitrary potential. In addition, the threshold voltage of the transistor can be changed by changing the potential of the back gate electrode independently of the gate electrode.
ここで、トランジスタ８１０のチャネル幅方向の断面図を図２３（Ａ１）に、トランジスタ８１１のチャネル幅方向の断面図を図２３（Ａ２）に、トランジスタ８２０のチャネル幅方向の断面図を図２３（Ｂ１）に、トランジスタ８２１のチャネル幅方向の断面図を図２３（Ｂ２）に、トランジスタ８２５のチャネル幅方向の断面図を図２３（Ｃ１）に、トランジスタ８２６のチャネル幅方向の断面図を図２３（Ｃ２）に、それぞれ示す。 Here, a cross-sectional view of the transistor 810 in the channel width direction is shown in FIG. 23A1, a cross-sectional view of the transistor 811 in the channel width direction is FIG. 23A2, and a cross-sectional view of the transistor 820 in the channel width direction is FIG. FIG. 23B2 is a cross-sectional view of the transistor 821 in the channel width direction, FIG. 23C1 is a cross-sectional view of the transistor 825 in the channel width direction, and FIG. (C2) respectively.
図２３（Ｂ２）及び図２３（Ｃ２）に示す構造では、ゲート電極とバックゲート電極とが接続され、ゲート電極とバックゲート電極との電位が導電位となる。 In the structures illustrated in FIGS. 23B2 and 23C2, the gate electrode and the back gate electrode are connected to each other, and the potential of the gate electrode and the back gate electrode becomes a conductive potential.
また、図２３（Ｂ２）及び図２３（Ｃ２）に示す構造では、半導体層７４２は、ゲート電極とバックゲート電極と挟まれている。また、ゲート電極及びバックゲート電極のそれぞれのチャネル幅方向の長さは、半導体層７４２のチャネル幅方向の長さよりも長く、半導体層７４２のチャネル幅方向全体は、絶縁層７２６、７４１、７２８、７２９を間に挟んでゲート電極またはバックゲート電極に覆われた構成である。当該構成とすることで、トランジスタに含まれる半導体層７４２を、ゲート電極及びバックゲート電極の電界によって電気的に取り囲むことができる。 In the structures illustrated in FIGS. 23B2 and 23C2, the semiconductor layer 742 is sandwiched between the gate electrode and the back gate electrode. In addition, the length of each of the gate electrode and the back gate electrode in the channel width direction is longer than the length of the semiconductor layer 742 in the channel width direction, and the entire semiconductor layer 742 in the channel width direction has insulating layers 726, 741, 728, 729 is covered with a gate electrode or a back gate electrode. With this structure, the semiconductor layer 742 included in the transistor can be electrically surrounded by the electric fields of the gate electrode and the back gate electrode.
トランジスタ８２１またはトランジスタ８２６のように、ゲート電極及びバックゲート電極の電界によって、チャネル領域が形成される半導体層７４２を電気的に取り囲むトランジスタのデバイス構造をＳｕｒｒｏｕｎｄｅｄ ｃｈａｎｎｅｌ（Ｓ−ｃｈａｎｎｅｌ）構造と呼ぶことができる。 A device structure of a transistor that electrically surrounds a semiconductor layer 742 in which a channel region is formed by an electric field of a gate electrode and a back gate electrode like the transistor 821 or the transistor 826 is referred to as a surround channel (S-channel) structure. it can.
Ｓ−ｃｈａｎｎｅｌ構造とすることで、ゲート電極及びバックゲート電極の一方または双方によってチャネルを誘起させるための電界を効果的に半導体層７４２に印加することができるため、トランジスタの電流駆動能力が向上し、高いオン電流特性を得ることが可能となる。また、オン電流を高くすることが可能であるため、トランジスタを微細化することが可能となる。また、Ｓ−ｃｈａｎｎｅｌ構造とすることで、トランジスタの機械的強度を高めることができる。 With the S-channel structure, an electric field for inducing a channel by one or both of the gate electrode and the back gate electrode can be effectively applied to the semiconductor layer 742, so that the current driving capability of the transistor is improved. High on-current characteristics can be obtained. In addition, since the on-state current can be increased, the transistor can be miniaturized. Further, with the S-channel structure, the mechanical strength of the transistor can be increased.
また、電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よって、絶縁層７２６、絶縁層７２９、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層として機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設けてもよい。 In addition, both the electrode 746 and the electrode 723 can function as gate electrodes. Thus, each of the insulating layer 726, the insulating layer 729, the insulating layer 728, and the insulating layer 729 can function as a gate insulating layer. Note that the electrode 723 may be provided between the insulating layer 728 and the insulating layer 729.
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。 Note that when one of the electrode 746 and the electrode 723 is referred to as a “gate electrode”, the other is referred to as a “back gate electrode”. For example, in the transistor 811, when the electrode 723 is referred to as a “gate electrode”, the electrode 746 is referred to as a “back gate electrode”. In the case where the electrode 723 is used as a “gate electrode”, the transistor 811 can be regarded as a kind of top-gate transistor. One of the electrode 746 and the electrode 723 may be referred to as a “first gate electrode”, and the other may be referred to as a “second gate electrode”.
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、トランジスタ８１１のオン電流が大きくなる共に、電界効果移動度が高くなる。 By providing the electrode 746 and the electrode 723 with the semiconductor layer 742 interposed therebetween, and further by setting the electrode 746 and the electrode 723 to have the same potential, a region where carriers flow in the semiconductor layer 742 becomes larger in the film thickness direction. The amount of carrier movement increases. As a result, the on-state current of the transistor 811 increases and the field-effect mobility increases.
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 Therefore, the transistor 811 is a transistor having a large on-state current with respect to the occupied area. In other words, the area occupied by the transistor 811 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大きく形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができる。 In addition, since the gate electrode and the back gate electrode are formed using conductive layers, they have a function of preventing an electric field generated outside the transistor from acting on a semiconductor layer in which a channel is formed (particularly, an electric field shielding function against static electricity). . Note that the electric field shielding function can be improved by forming the back gate electrode larger than the semiconductor layer and covering the semiconductor layer with the back gate electrode.
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができる。 In addition, when the back gate electrode is formed using a light-blocking conductive film, light can be prevented from entering the semiconductor layer from the back gate electrode side. Therefore, light deterioration of the semiconductor layer can be prevented, and deterioration of electrical characteristics such as shift of the threshold voltage of the transistor can be prevented.
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また、信頼性の良好な半導体装置を実現することができる。 According to one embodiment of the present invention, a highly reliable transistor can be realized. In addition, a highly reliable semiconductor device can be realized.
図２２（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトランジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様の構造を有しているが、絶縁層７４１が半導体層７４２の端部を覆っている点が異なる。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領域は、チャネル保護層として機能できる。 FIG. 22B1 is a cross-sectional view of a channel protection transistor 820 which is one of bottom-gate transistors. The transistor 820 has substantially the same structure as the transistor 810, except that an insulating layer 741 covers an end portion of the semiconductor layer 742. In addition, the semiconductor layer 742 and the electrode 744a are electrically connected to each other in an opening formed by selectively removing part of the insulating layer 741 which overlaps with the semiconductor layer 742. The semiconductor layer 742 and the electrode 744b are electrically connected to each other in an opening formed by selectively removing part of the insulating layer 741 overlapping with the semiconductor layer 742. A region of the insulating layer 741 that overlaps with a channel formation region can function as a channel protective layer.
図２２（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２０と異なる。 A transistor 821 illustrated in FIG. 22B2 is different from the transistor 820 in that the transistor 821 includes an electrode 723 that can function as a back gate electrode over the insulating layer 729.
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に半導体層７４２の薄膜化を防ぐことができる。 By providing the insulating layer 741, it is possible to prevent the semiconductor layer 742 from being exposed when the electrodes 744a and 744b are formed. Therefore, the semiconductor layer 742 can be prevented from being thinned when the electrodes 744a and 744b are formed.
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびトランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現できる。 Further, in the transistor 820 and the transistor 821, the distance between the electrode 744a and the electrode 746 and the distance between the electrode 744b and the electrode 746 are longer than those in the transistor 810 and the transistor 811. Thus, parasitic capacitance generated between the electrode 744a and the electrode 746 can be reduced. In addition, parasitic capacitance generated between the electrode 744b and the electrode 746 can be reduced. According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
図２２（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つであるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。 A transistor 825 illustrated in FIG. 22C1 is a channel-etched transistor which is one of bottom-gate transistors. In the transistor 825, the electrode 744a and the electrode 744b are formed without using the insulating layer 741. Therefore, part of the semiconductor layer 742 exposed when the electrodes 744a and 744b are formed may be etched. On the other hand, since the insulating layer 741 is not provided, the productivity of the transistor can be increased.
図２２（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極として機能できる電極７２３を有する点が、トランジスタ８２５と異なる。 A transistor 826 illustrated in FIG. 22C2 is different from the transistor 825 in that the transistor 826 includes an electrode 723 that can function as a back gate electrode over the insulating layer 729.
＜５−２．トップゲート型トランジスタ＞
図２４（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０のチャネル長方向の断面図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する電極７４４ａ、および半導体層７４２の一部に接する電極７４４ｂを有し、半導体層７４２、電極７４４ａ、および電極７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に電極７４６を有する。また、図２４（Ａ２）（Ａ３）（Ｂ１）（Ｂ２）は、それぞれ、トップゲート型のトランジスタのチャネル長方向の断面図である。
<5-2. Top-gate transistor>
FIG. 24A1 is a cross-sectional view in the channel length direction of a transistor 830 which is a kind of top-gate transistor. The transistor 830 includes a semiconductor layer 742 over the insulating layer 772, and an electrode 744a in contact with part of the semiconductor layer 742 and an electrode 744b in contact with part of the semiconductor layer 742 over the semiconductor layer 742 and the insulating layer 772. An insulating layer 726 is provided over the semiconductor layer 742, the electrode 744a, and the electrode 744b, and an electrode 746 is provided over the insulating layer 726. 24A2, A3, B1, and B2 are cross-sectional views of the top-gate transistor in the channel length direction.
トランジスタ８３０は、電極７４６および電極７４４ａ、並びに、電極７４６および電極７４４ｂが重ならないため、電極７４６および電極７４４ａの間に生じる寄生容量、並びに、電極７４６および電極７４４ｂの間に生じる寄生容量を小さくすることができる。また、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図２４（Ａ３）参照）。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。 The transistor 830 reduces the parasitic capacitance generated between the electrode 746 and the electrode 744a and the parasitic capacitance generated between the electrode 746 and the electrode 744b because the electrode 746 and the electrode 744a and the electrode 746 and the electrode 744b do not overlap with each other. be able to. In addition, after the electrode 746 is formed, an impurity region can be formed in the semiconductor layer 742 in a self-alignment manner by introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 as a mask ( FIG. 24 (A3) reference). According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized.
なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ処理装置を用いて行うことができる。 Note that the impurity 755 can be introduced using an ion implantation apparatus, an ion doping apparatus, or a plasma treatment apparatus.
不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を用いることも可能である。 As the impurity 755, for example, at least one element of a Group 13 element or a Group 15 element can be used. In the case where an oxide semiconductor is used for the semiconductor layer 742, at least one element of a rare gas, hydrogen, and nitrogen can be used as the impurity 755.
図２４（Ａ２）に示すトランジスタ８３１は、電極７２３および絶縁層７２７を有する点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成された電極７２３を有し、電極７２３上に形成された絶縁層７２７を有する。電極７２３は、バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層として機能することができる。絶縁層７２７は、絶縁層７２６と同様の材料および方法により形成することができる。 A transistor 831 illustrated in FIG. 24A2 is different from the transistor 830 in that the transistor 831 includes an electrode 723 and an insulating layer 727. The transistor 831 includes an electrode 723 formed over the insulating layer 772 and an insulating layer 727 formed over the electrode 723. The electrode 723 can function as a back gate electrode. Thus, the insulating layer 727 can function as a gate insulating layer. The insulating layer 727 can be formed using a material and a method similar to those of the insulating layer 726.
トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 Like the transistor 811, the transistor 831 is a transistor having a large on-state current with respect to the occupied area. In other words, the area occupied by the transistor 831 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.
図２４（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１つである。トランジスタ８４０は、電極７４４ａおよび電極７４４ｂを形成した後に半導体層７４２を形成する点が、トランジスタ８３０と異なる。また、図２４（Ｂ２）に例示するトランジスタ８４１は、電極７２３および絶縁層７２７を有する点が、トランジスタ８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４２の一部は電極７４４ａ上に形成され、半導体層７４２の他の一部は電極７４４ｂ上に形成される。 A transistor 840 illustrated in FIG. 24B1 is one of top-gate transistors. The transistor 840 is different from the transistor 830 in that the semiconductor layer 742 is formed after the electrodes 744a and 744b are formed. A transistor 841 illustrated in FIG. 24B2 is different from the transistor 840 in that the transistor 841 includes an electrode 723 and an insulating layer 727. In the transistors 840 and 841, part of the semiconductor layer 742 is formed over the electrode 744a, and the other part of the semiconductor layer 742 is formed over the electrode 744b.
トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ８４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 Like the transistor 811, the transistor 841 is a transistor having a large on-state current with respect to the occupied area. That is, the area occupied by the transistor 841 can be reduced with respect to the required on-state current. According to one embodiment of the present invention, the area occupied by a transistor can be reduced. Thus, according to one embodiment of the present invention, a highly integrated semiconductor device can be realized.
また、図２４（Ａ１）に示すトランジスタ８３０のチャネル幅方向の断面図を図２５（Ａ１）に、図２４（Ａ２）に示すトランジスタ８３１のチャネル幅方向の断面図を図２５（Ａ２）に、図２４（Ｂ１）に示すトランジスタ８４０のチャネル幅方向の断面図を図２５（Ｂ１）に、図２４（Ｂ２）に示すトランジスタ８４１のチャネル幅方向の断面図を図２５（Ｂ２）に、それぞれ示す。 24A1 is a cross-sectional view in the channel width direction of the transistor 830 illustrated in FIG. 24A1, and FIG. 25A2 is a cross-sectional view in the channel width direction of the transistor 831 illustrated in FIG. A cross-sectional view in the channel width direction of the transistor 840 illustrated in FIG. 24B1 is illustrated in FIG. 25B1, and a cross-sectional view in the channel width direction of the transistor 841 illustrated in FIG. 24B2 is illustrated in FIG. .
なお、トランジスタ８３１及びトランジスタ８４１は、それぞれ先に説明したＳ−ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８３１及びトランジスタ８４１をＳ−ｃｈａｎｎｅｌ構造としなくてもよい。 Note that the transistor 831 and the transistor 841 each have the S-channel structure described above. However, the invention is not limited to this, and the transistor 831 and the transistor 841 may not have an S-channel structure.
次に、図２４及び図２５に示すトランジスタと異なる態様のトップゲート型のトランジスタを図２６及び図２７に示す。 Next, a top-gate transistor which is different from the transistor illustrated in FIGS. 24 and 25 is illustrated in FIGS.
図２６（Ａ１）は、トランジスタ８４２のチャネル長方向の断面図であり、図２６（Ａ２）は、トランジスタ８４３のチャネル長方向の断面図であり、図２６（Ｂ１）は、トランジスタ８４４のチャネル長方向の断面図であり、図２６（Ｂ２）は、トランジスタ８４５のチャネル長方向の断面図であり、図２６（Ｃ１）は、トランジスタ８４６のチャネル長方向の断面図であり、図２６（Ｃ２）は、トランジスタ８４７のチャネル長方向の断面図である。 26A1 is a cross-sectional view in the channel length direction of the transistor 842, FIG. 26A2 is a cross-sectional view in the channel length direction of the transistor 843, and FIG. 26B1 illustrates a channel length of the transistor 844. 26B2 is a cross-sectional view in the channel length direction of the transistor 845, FIG. 26C1 is a cross-sectional view in the channel length direction of the transistor 846, and FIG. FIG. 10 is a cross-sectional view of the transistor 847 in the channel length direction.
また、図２６（Ａ３）は、トランジスタ８４２のチャネル長方向の作製工程を説明する断面図である。 FIG. 26A3 is a cross-sectional view illustrating a manufacturing process of the transistor 842 in the channel length direction.
図２６（Ａ１）に示すトランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半導体層７４２と電気的に接続する。 A transistor 842 illustrated in FIG. 26A1 is different from the transistors 830 and 840 in that the electrode 744a and the electrode 744b are formed after the insulating layer 729 is formed. The electrodes 744 a and 744 b are electrically connected to the semiconductor layer 742 in openings formed in the insulating layers 728 and 729.
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（図２３（Ａ３）参照）。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越えて延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２には、電極７４６と重ならない領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）領域が形成される。 Further, part of the insulating layer 726 which does not overlap with the electrode 746 is removed, and the impurity 755 is introduced into the semiconductor layer 742 using the electrode 746 and the remaining insulating layer 726 as a mask, so that self-alignment in the semiconductor layer 742 ( Impurity regions can be formed in a self-alignment manner (see FIG. 23A3). The transistor 842 has a region where the insulating layer 726 extends beyond the end portion of the electrode 746. When the impurity 755 is introduced into the semiconductor layer 742, the impurity concentration of the region where the impurity 755 is introduced through the insulating layer 726 of the semiconductor layer 742 is higher than the region where the impurity 755 is introduced without passing through the insulating layer 726. Get smaller. Therefore, an LDD (Lightly Doped Drain) region is formed in the semiconductor layer 742 so as not to overlap with the electrode 746.
図２６（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として機能することができる。 A transistor 843 illustrated in FIG. 26A2 is different from the transistor 842 in having an electrode 723. The transistor 843 includes an electrode 723 formed over the substrate 771 and overlaps with the semiconductor layer 742 with the insulating layer 772 interposed therebetween. The electrode 723 can function as a back gate electrode.
また、図２６（Ｂ１）に示すトランジスタ８４４および図２６（Ｂ２）に示すトランジスタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を除去してもよい。また、図２６（Ｃ１）に示すトランジスタ８４６および図２６（Ｃ２）に示すトランジスタ８４７のように、絶縁層７２６を残してもよい。 Alternatively, as in the transistor 844 illustrated in FIG. 26B1 and the transistor 845 illustrated in FIG. 26B2, the insulating layer 726 which does not overlap with the electrode 746 may be removed. Further, the insulating layer 726 may be left as in the transistor 846 illustrated in FIG. 26C1 and the transistor 847 illustrated in FIG.
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集積度の高い半導体装置を実現することができる。 The transistors 842 to 847 can also form impurity regions in the semiconductor layer 742 in a self-aligned manner by introducing the impurity 755 into the semiconductor layer 742 using the electrode 746 as a mask after the electrode 746 is formed. . According to one embodiment of the present invention, a transistor with favorable electrical characteristics can be realized. According to one embodiment of the present invention, a highly integrated semiconductor device can be realized.
また、図２６（Ａ１）に示すトランジスタ８４２のチャネル幅方向の断面図を図２７（Ａ１）に、図２６（Ａ２）に示すトランジスタ８４３のチャネル幅方向の断面図を図２７（Ａ２）に、図２６（Ｂ１）に示すトランジスタ８４４のチャネル幅方向の断面図を図２７（Ｂ１）に、図２６（Ｂ２）に示すトランジスタ８４５のチャネル幅方向の断面図を図２７（Ｂ２）に、図２６（Ｃ１）に示すトランジスタ８４６のチャネル幅方向の断面図を図２７（Ｃ１）に、図２６（Ｃ２）に示すトランジスタ８４７のチャネル幅方向の断面図を図２７（Ｃ２）に、それぞれ示す。 26A1 is a cross-sectional view in the channel width direction of the transistor 842 illustrated in FIG. 26A1, and FIG. 27A2 is a cross-sectional view in the channel width direction of the transistor 843 illustrated in FIG. 26B1 is a cross-sectional view in the channel width direction of the transistor 844 illustrated in FIG. 26B1, and FIG. 27B2 is a cross-sectional view in the channel width direction of the transistor 845 illustrated in FIG. A cross-sectional view in the channel width direction of the transistor 846 shown in FIG. 27C is shown in FIG. 27C1, and a cross-sectional view in the channel width direction of the transistor 847 shown in FIG. 26C2 is shown in FIG.
なお、トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７は、それぞれ先に説明したＳ−ｃｈａｎｎｅｌ構造である。ただし、これに限定されず、トランジスタ８４３、トランジスタ８４５、及びトランジスタ８４７をＳ−ｃｈａｎｎｅｌ構造としなくてもよい。 Note that the transistor 843, the transistor 845, and the transistor 847 each have the S-channel structure described above. However, this embodiment is not limited to this, and the transistor 843, the transistor 845, and the transistor 847 do not have to have an S-channel structure.
また、図２６（Ｂ２）及び図２７（Ｂ２）に示すトランジスタ８４５の変形例を図２８（Ａ１）（Ａ２）に示す。図２８（Ａ１）は、トランジスタ８４５Ａのチャネル長方向の断面図であり、図２８（Ａ２）は、トランジスタ８４５Ａのチャネル幅方向の断面図である。 FIGS. 28A1 and 28A2 illustrate modifications of the transistor 845 illustrated in FIGS. 26B2 and 27B2. 28A1 is a cross-sectional view in the channel length direction of the transistor 845A, and FIG. 28A2 is a cross-sectional view in the channel width direction of the transistor 845A.
図２８（Ａ１）（Ａ２）に示すトランジスタ８４５Ａは、絶縁層７２９と絶縁層７２８との位置がトランジスタ８４５と異なり、それ以外の点については、トランジスタ８４５と同じである。 A transistor 845A illustrated in FIGS. 28A1 and 28A2 is different from the transistor 845 in the positions of the insulating layer 729 and the insulating layer 728, and is otherwise the same as the transistor 845.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
（実施の形態６）
本実施の形態では、本発明の一態様に係る表示装置を用いた表示モジュールについて説明する。図２９（Ａ）に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２との間に、ＦＰＣ８００５に接続された表示パネル８００６、フレーム８００９、プリント基板８０１０、およびバッテリ８０１１を有する。
(Embodiment 6)
In this embodiment, a display module using the display device according to one embodiment of the present invention will be described. A display module 8000 illustrated in FIG. 29A includes a display panel 8006, a frame 8009, a printed board 8010, and a battery 8011 which are connected to an FPC 8005 between an upper cover 8001 and a lower cover 8002.
例えば、本発明の一態様に係る表示装置を、表示パネル８００６に用いることができる。これにより、視認性が高く、低消費電力の表示モジュールを作製することができる。 For example, the display device according to one embodiment of the present invention can be used for the display panel 8006. Accordingly, a display module with high visibility and low power consumption can be manufactured.
上部カバー８００１および下部カバー８００２は、表示パネル８００６のサイズに合わせて、形状や寸法を適宜変更することができる。 The shapes and dimensions of the upper cover 8001 and the lower cover 8002 can be changed as appropriate in accordance with the size of the display panel 8006.
また、表示パネル８００６には本発明の一態様のタッチセンサが設けられている。 The display panel 8006 is provided with the touch sensor of one embodiment of the present invention.
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム８００９は、放熱板としての機能を有していてもよい。 The frame 8009 has a function as an electromagnetic shield for blocking electromagnetic waves generated by the operation of the printed board 8010 in addition to a protective function of the display panel 8006. The frame 8009 may have a function as a heat sink.
プリント基板８０１０は、電源回路、ビデオ信号およびクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は、商用電源を用いる場合には、省略可能である。 The printed circuit board 8010 includes a power supply circuit, a signal processing circuit for outputting a video signal and a clock signal. As a power supply for supplying power to the power supply circuit, an external commercial power supply may be used, or a power supply using a battery 8011 provided separately may be used. The battery 8011 can be omitted when a commercial power source is used.
図２９（Ｂ）は、光学式のタッチセンサを備える表示モジュール８０００の断面概略図である。 FIG. 29B is a schematic cross-sectional view of a display module 8000 including an optical touch sensor.
表示モジュール８０００は、プリント基板８０１０に設けられた発光部８０１５および受光部８０１６を有する。また、上部カバー８００１と下部カバー８００２により囲まれた領域に一対の導光部（導光部８０１７ａ、導光部８０１７ｂ）を有する。 The display module 8000 includes a light emitting unit 8015 and a light receiving unit 8016 provided on the printed board 8010. Further, a region surrounded by the upper cover 8001 and the lower cover 8002 has a pair of light guide portions (light guide portion 8017a and light guide portion 8017b).
表示パネル８００６は、フレーム８００９を間に介してプリント基板８０１０やバッテリ８０１１と重ねて設けられている。表示パネル８００６とフレーム８００９は、導光部８０１７ａ、導光部８０１７ｂに固定されている。 The display panel 8006 is provided so as to overlap the printed board 8010 and the battery 8011 with a frame 8009 interposed therebetween. The display panel 8006 and the frame 8009 are fixed to the light guide unit 8017a and the light guide unit 8017b.
発光部８０１５から発せられた光８０１８は、導光部８０１７ａにより表示パネル８００６の上部を経由し、導光部８０１７ｂを通って受光部８０１６に達する。例えば指やスタイラスなどの被検知体により、光８０１８が遮られることにより、タッチ操作を検出することができる。 Light 8018 emitted from the light emitting unit 8015 passes through the upper part of the display panel 8006 by the light guide unit 8017a and reaches the light receiving unit 8016 through the light guide unit 8017b. For example, the light 8018 is blocked by a detection object such as a finger or a stylus, whereby a touch operation can be detected.
発光部８０１５は、例えば表示パネル８００６の隣接する２辺に沿って複数設けられる。受光部８０１６は、発光部８０１５と表示パネル８００６を挟んで対向する位置に複数設けられる。これにより、タッチ操作がなされた位置の情報を取得することができる。 For example, a plurality of light emitting units 8015 are provided along two adjacent sides of the display panel 8006. A plurality of light receiving portions 8016 are provided at positions facing the light emitting portion 8015 with the display panel 8006 interposed therebetween. Thereby, the information on the position where the touch operation is performed can be acquired.
発光部８０１５は、例えばＬＥＤ素子などの光源を用いることができる。特に、発光部８０１５として、使用者に視認されず、且つ使用者にとって無害である赤外線を発する光源を用いることが好ましい。 The light emitting unit 8015 can use a light source such as an LED element. In particular, as the light emitting unit 8015, it is preferable to use a light source that emits infrared rays that are not visually recognized by the user and are harmless to the user.
受光部８０１６は、発光部８０１５が発する光を受光し、電気信号に変換する光電素子を用いることができる。好適には、赤外線を受光可能なフォトダイオードを用いることができる。 The light receiving unit 8016 can be a photoelectric element that receives light emitted from the light emitting unit 8015 and converts the light into an electrical signal. Preferably, a photodiode capable of receiving infrared light can be used.
導光部８０１７ａ、導光部８０１７ｂとしては、少なくとも光８０１８を透過する部材を用いることができる。導光部８０１７ａおよび導光部８０１７ｂを用いることで、発光部８０１５と受光部８０１６とを表示パネル８００６の下側に配置することができ、外光が受光部８０１６に到達してタッチセンサが誤動作することを抑制できる。特に、可視光を吸収し、赤外線を透過する樹脂を用いることが好ましい。これにより、タッチセンサの誤動作をより効果的に抑制できる。 As the light guide portion 8017a and the light guide portion 8017b, a member that transmits at least light 8018 can be used. By using the light guide portion 8017a and the light guide portion 8017b, the light emitting portion 8015 and the light receiving portion 8016 can be arranged below the display panel 8006, and external light reaches the light receiving portion 8016 and the touch sensor malfunctions. Can be suppressed. In particular, it is preferable to use a resin that absorbs visible light and transmits infrared rays. Thereby, malfunction of a touch sensor can be controlled more effectively.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
（実施の形態７）
本発明の一態様に係る表示装置を用いることができる電子機器として、表示機器、パーソナルコンピュータ、記録媒体を備えた画像記憶装置または画像再生装置、携帯電話、携帯型を含むゲーム機、携帯データ端末、電子書籍端末、ビデオカメラ、デジタルスチルカメラ等のカメラ、ゴーグル型ディスプレイ（ヘッドマウントディスプレイ）、ナビゲーションシステム、音響再生装置（カーオーディオ、デジタルオーディオプレイヤー等）、複写機、ファクシミリ、プリンタ、プリンタ複合機、現金自動預け入れ払い機（ＡＴＭ）、自動販売機などが挙げられる。これら電子機器の具体例を図３０に示す。
(Embodiment 7)
Electronic devices that can use the display device according to one embodiment of the present invention include a display device, a personal computer, an image storage device or an image playback device including a recording medium, a mobile phone, a portable game machine, and a portable data terminal , Digital book terminals, video cameras, digital still cameras and other cameras, goggles-type displays (head-mounted displays), navigation systems, sound playback devices (car audio, digital audio players, etc.), copiers, facsimiles, printers, printer multifunction devices Automatic teller machines (ATMs), vending machines, and the like. Specific examples of these electronic devices are shown in FIGS.
図３０（Ａ）はテレビであり、筐体９７１、表示部９７３、操作キー９７４、スピーカ９７５、通信用接続端子９７６、光センサ９７７等を有する。表示部９７３にはタッチセンサが設けられ、入力操作を行うこともできる。表示部９７３に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 30A illustrates a television which includes a housing 971, a display portion 973, operation keys 974, speakers 975, a communication connection terminal 976, an optical sensor 977, and the like. The display portion 973 is provided with a touch sensor and can perform an input operation. By using the display device of one embodiment of the present invention for the display portion 973, power consumption can be reduced.
図３０（Ｂ）は情報処理端末であり、筐体９０１、表示部９０２、表示部９０３、センサ９０４等を有する。表示部９０２および表示部９０３は一つの表示パネルから成り、可撓性を有する。また、筐体９０１も可撓性を有し、図示するように折り曲げて使用することができるほか、タブレット端末のように平板状にして使用することもできる。センサ９０４は筐体９０１の形状を感知することができ、例えば、筐体が曲げられたときに表示部９０２および表示部９０３の表示を切り替えることができる。表示部９０２および表示部９０３に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 30B illustrates an information processing terminal, which includes a housing 901, a display portion 902, a display portion 903, a sensor 904, and the like. The display portion 902 and the display portion 903 are formed of a single display panel and have flexibility. The housing 901 is also flexible and can be used by being bent as illustrated, or can be used in a flat plate shape like a tablet terminal. The sensor 904 can sense the shape of the housing 901. For example, the display of the display portion 902 and the display portion 903 can be switched when the housing is bent. By using the display device of one embodiment of the present invention for the display portion 902 and the display portion 903, power consumption can be reduced.
図３０（Ｃ）はデジタルカメラであり、筐体９６１、シャッターボタン９６２、マイク９６３、スピーカ９６７、表示部９６５、操作キー９６６、ズームレバー９６８、レンズ９６９等を有する。表示部９６５に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 30C illustrates a digital camera, which includes a housing 961, a shutter button 962, a microphone 963, a speaker 967, a display portion 965, operation keys 966, a zoom lever 968, a lens 969, and the like. By using the display device of one embodiment of the present invention for the display portion 965, power consumption can be reduced.
図３０（Ｄ）は腕時計型の情報端末であり、筐体９３１、表示部９３２、リストバンド９３３、操作用のボタン９３５、竜頭９３６、カメラ９３９等を有する。表示部９３２はタッチパネルとなっていてもよい。表示部９３２に本発明の一態様の表示装置を備えることで、低消費電力化することができる。 FIG. 30D illustrates a wristwatch-type information terminal including a housing 931, a display portion 932, a wristband 933, operation buttons 935, a crown 936, a camera 939, and the like. The display unit 932 may be a touch panel. By including the display device of one embodiment of the present invention in the display portion 932, power consumption can be reduced.
図３０（Ｅ）携帯電話機の一例であり、筐体９５１、表示部９５２、操作ボタン９５３、外部接続ポート９５４、スピーカ９５５、マイク９５６、カメラ９５７等を有する。当該携帯電話機は、表示部９５２にタッチセンサを備える。電話を掛ける、或いは文字を入力するなどのあらゆる操作は、指やスタイラスなどで表示部９５２に触れることで行うことができる。表示部９５２に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 30E illustrates an example of a mobile phone, which includes a housing 951, a display portion 952, operation buttons 953, an external connection port 954, a speaker 955, a microphone 956, a camera 957, and the like. The mobile phone includes a touch sensor in the display portion 952. All operations such as making a call or inputting characters can be performed by touching the display portion 952 with a finger or a stylus. By using the display device of one embodiment of the present invention for the display portion 952, power consumption can be reduced.
図３０（Ｆ）は携帯データ端末であり、筐体９１１、表示部９１２、カメラ９１９等を有する。表示部９１２が有するタッチパネル機能により情報の入出力を行うことができる。表示部９３２に本発明の一態様の表示装置を用いることで、低消費電力化することができる。 FIG. 30F illustrates a portable data terminal including a housing 911, a display portion 912, a camera 919, and the like. Information can be input and output by a touch panel function of the display portion 912. By using the display device of one embodiment of the present invention for the display portion 932, power consumption can be reduced.
図３１（Ａ）、（Ｂ）は、それぞれ折り畳みが可能な電子機器を示している。 31A and 31B illustrate electronic devices that can be folded.
図３１（Ａ）に示す電子機器９２０は、筐体９２１ａ、筐体９２１ｂ、ヒンジ９２３、表示部９２２等を有する。表示部９２２は筐体９２１及び筐体９２１ｂに、組み込まれている。 An electronic device 920 illustrated in FIG. 31A includes a housing 921a, a housing 921b, a hinge 923, a display portion 922, and the like. The display portion 922 is incorporated in the housing 921 and the housing 921b.
筐体９２１ａと筐体９２１ｂとは、ヒンジ９２３で回転可能に連結されている。電子機器９２０は、筐体９２１ａと筐体９２１ｂとが閉じた状態と、図３１（Ａ）に示すように開いた状態と、に変形することができる。これにより、持ち運ぶ際には可搬性に優れ、使用するときには大きな表示領域により、視認性に優れる。 The housing 921a and the housing 921b are rotatably connected by a hinge 923. The electronic device 920 can be deformed into a state where the housing 921a and the housing 921b are closed and a state where the housing is opened as illustrated in FIG. Thereby, when carrying, it is excellent in portability, and when using, it is excellent in visibility by a large display area.
また、ヒンジ９２３は、筐体９２１ａと筐体９２１ｂとを開いたときに、これらの角度が所定の角度よりも大きい角度にならないように、ロック機構を有することが好ましい。例えば、ロックがかかる（それ以上に開かない）角度は、９０度以上１８０度未満であることが好ましく、代表的には、９０度、１２０度、１３５度、または１５０度、１７５度などとすることができる。これにより、利便性、安全性、及び信頼性を高めることができる。 Further, the hinge 923 preferably has a lock mechanism so that when the housing 921a and the housing 921b are opened, these angles do not become larger than a predetermined angle. For example, the angle at which the lock is applied (which does not open any more) is preferably 90 degrees or more and less than 180 degrees, typically 90 degrees, 120 degrees, 135 degrees, 150 degrees, 175 degrees, or the like. be able to. Thereby, convenience, safety, and reliability can be improved.
表示部９２２は、タッチパネルとして機能し、指やスタイラスなどにより操作することができる。 The display portion 922 functions as a touch panel and can be operated with a finger, a stylus, or the like.
筐体９２１ａまたは筐体９２１ｂのいずれか一には、無線通信モジュールが設けられ、インターネットやＬＡＮ（Ｌｏｃａｌ Ａｒｅａ Ｎｅｔｗｏｒｋ）、Ｗｉ−Ｆｉ（Ｗｉｒｅｌｅｓｓ Ｆｉｄｅｌｉｔｙ：登録商標）などのコンピュータネットワークを介して、データを送受信することが可能である。 One of the housing 921a and the housing 921b is provided with a wireless communication module, and data is transmitted via a computer network such as the Internet, a LAN (Local Area Network), and Wi-Fi (Wireless Fidelity: registered trademark). It is possible to send and receive.
表示部９２２には、一つのフレキシブルディスプレイで構成されていることが好ましい。これにより、筐体９２１ａと筐体９０１ｂの間で途切れることのない連続した表示を行うことができる。なお、筐体９２１ａと筐体９２１ｂのそれぞれに、ディスプレイが設けられる構成としてもよい。 It is preferable that the display unit 922 includes a single flexible display. Accordingly, it is possible to perform continuous display without interruption between the housing 921a and the housing 901b. Note that a display may be provided in each of the housing 921a and the housing 921b.
図３１（Ｂ）に示す電子機器９８０は、ヒンジ９８３により連結された筐体９８１ａと筐体９８１ｂに亘って、フレキシブルな表示部９８２が設けられている。 In the electronic device 980 illustrated in FIG. 31B, a flexible display portion 982 is provided over the housing 981a and the housing 981b which are connected to each other with a hinge 983.
図３１（Ｂ）では、筐体９８１ａと筐体９８１ｂとを開いたときに、表示部９８２が大きく湾曲した形態で保持されている。例えば、曲率半径を１ｍｍ以上５０ｍｍ以下、好ましくは５ｍｍ以上３０ｍｍ以下の状態で、表示部９８２が保持された状態とすることができる。表示部９８２の一部は、筐体９８１ａから筐体９８１ｂにかけて、連続的に画素が配置され、曲面状の表示を行うことができる。 In FIG. 31B, when the housing 981a and the housing 981b are opened, the display portion 982 is held in a largely curved shape. For example, the display portion 982 can be held in a state where the curvature radius is 1 mm to 50 mm, preferably 5 mm to 30 mm. Part of the display portion 982 can display a curved surface by continuously arranging pixels from the housing 981a to the housing 981b.
ヒンジ９８３は、上述したロック機構を有しているため、表示部９８２に無理な力がかかることなく、表示部９８２が破損することを防ぐことができる。そのため、信頼性の高い電子機器を実現できる。 Since the hinge 983 has the lock mechanism described above, the display portion 982 can be prevented from being damaged without applying an excessive force to the display portion 982. Therefore, a highly reliable electronic device can be realized.
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。 This embodiment can be implemented in appropriate combination with at least part of the other embodiments described in this specification.
１０ 表示装置
１１ 基板
１２ 基板
１３ 反射防止層
１３ａ 誘電体層
１３ｂ 誘電体層
１３ｃ アンチグレアパターン
１３ｄ フィルム
２０ 層
２１ 素子層
２１ａ ＦＥＴ層
２１ｂ ＬＣ層
２１ｃ ＯＬＥＤ層
２２ 基板
２３ 光拡散板
２４ 偏光板
２５ 入力装置
２６ 接着層
３０ 駆動回路
３０ａ 駆動回路
３０ｂ 駆動回路
３１ ＦＰＣ
３２ ＦＰＣ
３３ 配線
３３ａ 配線
３３ｂ 配線
３３ｃ 配線
３３ｄ 配線
３５ 液晶素子
３６ 画素回路
４０ 画素アレイ
４５ 画素ユニット
４６ 画素
４６Ｂ 表示素子
４６Ｇ 表示素子
４６Ｒ 表示素子
４７ 画素
４７Ｂ 表示素子
４７Ｇ 表示素子
４７Ｒ 表示素子
５５ 光
１０１ 領域
１０２ 領域
１０６ 絶縁膜
１１７ 絶縁層
１２１ 絶縁層
１２９ 光拡散板
１３０ 偏光板
１３１ 着色層
１３２ 遮光層
１３３ａ 配向膜
１３３ｂ 配向膜
１３４ 着色層
１４１ 接着層
１４２ 接着層
１６１ 支持基板
１６２ 剥離層
１６３ 被剥離層
１６４ 絶縁層
１６５ 開口部
１６６ 絶縁層
１６７ 接着層
１６８ 基板
１７０ 導電層
１７１ 配線
１７１ａ 導電層
１７１ｂ 暗色層
１７２ 配線
１７２ａ 導電層
１７２ｂ 暗色層
１７３ 配線
１７３ａ 導電層
１７３ｂ 暗色層
１７４ 配線
１７４ａ 導電層
１７４ｂ 暗色層
１９１ 導電層
１９２ ＥＬ層
１９３ａ 導電層
１９３ｂ 導電層
２０１ トランジスタ
２０４ 接続部
２０５ トランジスタ
２０６ トランジスタ
２０７ 接続部
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ 絶縁層
２１７ 絶縁層
２２０ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２２４ 導電層
２３１ 半導体層
２４２ 接続層
２４３ 接続体
２５１ 開口
２５２ 接続部
３００ 表示パネル
３１１ 電極
３１１ａ 導電層
３１１ｂ 導電層
３１２ 液晶
３１３ 導電層
３４０ 液晶素子
３５１ 基板
３６０ 発光素子
３６０ｂ 発光素子
３６０ｇ 発光素子
３６０ｒ 発光素子
３６０ｗ 発光素子
３６１ 基板
３６２ 表示部
３６４ 回路
３６５ 配線
３６６ 入力装置
３７２ ＦＰＣ
３７３ ＩＣ
４００ 表示装置
４１０ 画素
４５１ 開口
５０１Ｂ 絶縁膜
５６０ 基板
５７１ 絶縁膜
５７２ 絶縁膜
５７５ 近接センサ
５７６ 開口部
７２３ 電極
７２６ 絶縁層
７２７ 絶縁層
７２８ 絶縁層
７２９ 絶縁層
７４１ 絶縁層
７４２ 半導体層
７４４ａ 電極
７４４ｂ 電極
７４６ 電極
７５５ 不純物
７７１ 基板
７７２ 絶縁層
８１０ トランジスタ
８１１ トランジスタ
８２０ トランジスタ
８２１ トランジスタ
８２５ トランジスタ
８２６ トランジスタ
８３０ トランジスタ
８３１ トランジスタ
８４０ トランジスタ
８４１ トランジスタ
８４２ トランジスタ
８４３ トランジスタ
８４４ トランジスタ
８４５ トランジスタ
８４５Ａ トランジスタ
８４６ トランジスタ
８４７ トランジスタ
９０１ 筐体
９０１ｂ 筐体
９０２ 表示部
９０３ 表示部
９０４ センサ
９１１ 筐体
９１２ 表示部
９１９ カメラ
９２０ 電子機器
９２１ 筐体
９２１ａ 筐体
９２１ｂ 筐体
９２２ 表示部
９２３ ヒンジ
９３１ 筐体
９３２ 表示部
９３３ リストバンド
９３５ ボタン
９３６ 竜頭
９３９ カメラ
９５１ 筐体
９５２ 表示部
９５３ 操作ボタン
９５４ 外部接続ポート
９５５ スピーカ
９５６ マイク
９５７ カメラ
９６１ 筐体
９６２ シャッターボタン
９６３ マイク
９６５ 表示部
９６６ 操作キー
９６７ スピーカ
９６８ ズームレバー
９６９ レンズ
９７１ 筐体
９７３ 表示部
９７４ 操作キー
９７５ スピーカ
９７６ 通信用接続端子
９７７ 光センサ
９８０ 電子機器
９８１ａ 筐体
９８１ｂ 筐体
９８２ 表示部
９８３ ヒンジ
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００５ ＦＰＣ
８００６ 表示パネル
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ
８０１５ 発光部
８０１６ 受光部
８０１７ａ 導光部
８０１７ｂ 導光部
８０１８ 光
DESCRIPTION OF SYMBOLS 10 Display apparatus 11 Board | substrate 12 Board | substrate 13 Antireflection layer 13a Dielectric layer 13b Dielectric layer 13c Antiglare pattern 13d Film 20 Layer 21 Element layer 21a FET layer 21b LC layer 21c OLED layer 22 Substrate 23 Light diffusing plate 24 Polarizing plate 25 Input device 26 Adhesive layer 30 Drive circuit 30a Drive circuit 30b Drive circuit 31 FPC
32 FPC
33 wiring 33a wiring 33b wiring 33c wiring 33d wiring 35 liquid crystal element 36 pixel circuit 40 pixel array 45 pixel unit 46 pixel 46B display element 46G display element 46R display element 47 pixel 47B display element 47G display element 47R display element 55 light 101 area 102 area 106 Insulating film 117 Insulating layer 121 Insulating layer 129 Light diffusing plate 130 Polarizing plate 131 Colored layer 132 Light shielding layer 133a Aligned film 133b Aligned film 134 Colored layer 141 Adhesive layer 142 Adhesive layer 161 Peeling layer 163 Peeled layer 164 Peeled layer 164 Insulating layer 165 Opening 166 Insulating layer 167 Adhesive layer 168 Substrate 170 Conductive layer 171 Wiring 171a Conductive layer 171b Dark color layer 172 Wiring 172a Conductive layer 172b Dark color layer 173 Wiring 173a Conductive layer 173b Dark color layer 174 Wiring 174a Conductive layer 174 b Dark color layer 191 Conductive layer 192 EL layer 193a Conductive layer 193b Conductive layer 201 Transistor 204 Connection portion 205 Transistor 206 Transistor 207 Connection portion 211 Insulating layer 212 Insulating layer 213 Insulating layer 214 Insulating layer 215 Insulating layer 216 Insulating layer 217 Insulating layer 220 Insulating Layer 221 conductive layer 222 conductive layer 223 conductive layer 224 conductive layer 231 semiconductor layer 242 connecting layer 243 connecting body 251 opening 252 connecting portion 300 display panel 311 electrode 311a conductive layer 311b conductive layer 312 liquid crystal 313 conductive layer 340 liquid crystal element 351 substrate 360 light emitting Element 360b Light-emitting element 360g Light-emitting element 360r Light-emitting element 360w Light-emitting element 361 Substrate 362 Display unit 364 Circuit 365 Wiring 366 Input device 372 FPC
373 IC
400 Display device 410 Pixel 451 Opening 501B Insulating film 560 Substrate 571 Insulating film 572 Insulating film 575 Proximity sensor 576 Opening 723 Electrode 726 Insulating layer 727 Insulating layer 728 Insulating layer 729 Insulating layer 741 Insulating layer 742 Semiconductor layer 744a Electrode 744b Electrode 746 Electrode 755 Impurity 771 Substrate 772 Insulating layer 810 Transistor 811 Transistor 820 Transistor 821 Transistor 825 Transistor 826 Transistor 830 Transistor 831 Transistor 840 Transistor 841 Transistor 842 Transistor 843 Transistor 844 Transistor 845 Transistor 845A Transistor 846 Transistor 847 Transistor 901 Housing 901b Housing 902 903 Display unit 904 Sensor 911 Case 912 Display unit 919 Camera 920 Electronic device 921 Case 921a Case 921b Case 922 Display unit 923 Hinge 931 Case 932 Display unit 933 Wristband 935 Button 936 Crown 939 Camera 951 Case 952 Display unit 953 Operation button 954 External connection port 955 Speaker 956 Microphone 957 Camera 961 Case 962 Shutter button 963 Microphone 965 Display unit 966 Operation key 967 Speaker 968 Zoom lever 969 Lens 971 Case 973 Display unit 974 Operation key 975 Speaker 976 Communication connection terminal 977 Optical sensor 980 Electronic device 981a Housing 981b Housing 982 Display unit 983 Hinge 8000 Display module 8001 Upper cover 8002 Lower cover 8005 FPC
8006 Display panel 8009 Frame 8010 Printed circuit board 8011 Battery 8015 Light emitting unit 8016 Light receiving unit 8017a Light guide unit 8017b Light guide unit 8018 Light
Claims (9)
前記第１の基板と前記第２の基板とは互いに重なる領域を有し、
前記第１の表示素子および前記第２の表示素子は、前記第１の基板の第１の面と前記第２の基板の第１の面との間に設けられ、
前記第１の表示素子は、可視光を反射する機能を有し、
前記第２の表示素子は、可視光を発する機能を有し、
前記第２の基板の第１の面と、前記第１の表示素子および前記第２の表示素子との間には、前記入力装置が設けられ、
前記入力装置は、第１の絶縁層、第２の絶縁層、第１の配線および第２の配線を有し、
前記第２の絶縁層は、前記第１の絶縁層と前記第１の基板との間に設けられ、
前記第１の配線および前記第２の配線は前記第２の絶縁層を介して重なる領域を有し、
前記第１の配線は第１の層と、第２の層と、を有し、
前記第２の配線は第３の層と、第４の層と、を有し、
前記第１の層は第１の絶縁層に接して設けられ、
前記第２の層は前記第１の層の前記第１の絶縁層と接しない面を覆うように設けられ
前記第３の層は第１の絶縁層に接して設けられ、
前記第４の層は前記第２の層の前記第２の絶縁層と接しない面を覆うように設けられ
前記第２の層は、前記第１の層よりも可視光の反射率が低く、
前記第４の層は、前記第３の層よりも可視光の反射率が低く、
前記第３の層は、前記第２の絶縁層および前記第２の層に設けられた開口部を通じて前記第１の層と電気的に接続され、
前記第２の基板の第１の面に対向する第２の面上には第１の反射防止層が設けられ、
前記第１の基板の第１の面上には前記駆動回路が設けられ、
前記入力装置および前記駆動回路は、可撓性を有する配線を介して電気的に接続される表示装置。 A display device having a first substrate, a second substrate, a first display element, a second display element, an input device, and a drive circuit,
The first substrate and the second substrate have regions overlapping each other;
The first display element and the second display element are provided between a first surface of the first substrate and a first surface of the second substrate,
The first display element has a function of reflecting visible light,
The second display element has a function of emitting visible light,
The input device is provided between the first surface of the second substrate and the first display element and the second display element.
The input device includes a first insulating layer, a second insulating layer, a first wiring, and a second wiring,
The second insulating layer is provided between the first insulating layer and the first substrate;
The first wiring and the second wiring each have a region overlapping with the second insulating layer;
The first wiring has a first layer and a second layer,
The second wiring has a third layer and a fourth layer,
The first layer is provided in contact with the first insulating layer;
The second layer is provided so as to cover a surface of the first layer that does not contact the first insulating layer, and the third layer is provided in contact with the first insulating layer,
The fourth layer is provided so as to cover a surface of the second layer that does not contact the second insulating layer, and the second layer has a lower visible light reflectance than the first layer,
The fourth layer has a lower visible light reflectance than the third layer,
The third layer is electrically connected to the first layer through an opening provided in the second insulating layer and the second layer,
A first antireflection layer is provided on a second surface opposite to the first surface of the second substrate;
The driving circuit is provided on a first surface of the first substrate;
The display device in which the input device and the drive circuit are electrically connected through flexible wiring.
前記第１の表示素子および前記第２の表示素子は、同一の画素ユニット内に設けられている表示装置。 In claim 1,
The display device in which the first display element and the second display element are provided in the same pixel unit.
前記駆動回路は、前記第１の表示素子、前記第２の表示素子および前記入力装置を駆動する機能を有する表示装置。 In claim 1 or 2,
The display device having a function of driving the first display element, the second display element, and the input device.
前記第２の基板の第１の面上には第２の反射防止層が設けられている表示装置。 In any one of Claims 1 thru | or 3,
A display device, wherein a second antireflection layer is provided on a first surface of the second substrate.
前記第１の反射防止層は、誘電体層である表示装置。 In any one of Claims 1 thru | or 4,
The display device, wherein the first antireflection layer is a dielectric layer.
前記第１の反射防止層は、アンチグレアパターンを有する表示装置。 In any one of Claims 1 thru | or 4,
The first antireflection layer is a display device having an antiglare pattern.
前記第１の表示素子および前記第２の表示素子と、前記入力装置との間に光拡散板および偏光板が設けられている表示装置。 In any one of Claims 1 thru | or 6,
A display device in which a light diffusion plate and a polarizing plate are provided between the first display element, the second display element, and the input device.
前記第１の表示素子および前記第２の表示素子は、チャネルが形成される半導体層に金属酸化物を含むトランジスタとそれぞれ電気的に接続されている表示装置。 In any one of Claims 1 thru | or 7,
The display device in which the first display element and the second display element are each electrically connected to a transistor including a metal oxide in a semiconductor layer in which a channel is formed.
ヒンジにより連結された第１の筐体と第２の筐体に亘って前記表示装置が設けられ、前記表示装置はその一部が湾曲することができる電子機器。 An electronic apparatus comprising the display device according to any one of claims 1 to 8,
An electronic apparatus in which the display device is provided across a first housing and a second housing connected by a hinge, and a part of the display device can be curved.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2016196099 | 2016-10-04 | ||
| JP2016196099 | 2016-10-04 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2018060198A true JP2018060198A (en) | 2018-04-12 |
Family
ID=61908938
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017193212A Withdrawn JP2018060198A (en) | 2016-10-04 | 2017-10-03 | Display device and electronic apparatus |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2018060198A (en) |
| TW (1) | TW201824217A (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327536A (en) * | 2020-11-03 | 2021-02-05 | Tcl华星光电技术有限公司 | Display panel and display device |
-
2016
- 2016-11-18 TW TW105137945A patent/TW201824217A/en unknown
-
2017
- 2017-10-03 JP JP2017193212A patent/JP2018060198A/en not_active Withdrawn
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112327536A (en) * | 2020-11-03 | 2021-02-05 | Tcl华星光电技术有限公司 | Display panel and display device |
| CN112327536B (en) * | 2020-11-03 | 2023-10-17 | Tcl华星光电技术有限公司 | Display panel and display device |
Also Published As
| Publication number | Publication date |
|---|---|
| TW201824217A (en) | 2018-07-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11550181B2 (en) | Display device and electronic device | |
| US11205387B2 (en) | Display device and electronic device | |
| US10163989B2 (en) | Display device and electronic device | |
| JP2018141950A (en) | Display device and electronic apparatus | |
| JP2017227888A (en) | Display device, method of driving the same, and electronic apparatus | |
| JP7274645B2 (en) | Display device | |
| US10541375B2 (en) | Display device and electronic device | |
| US10276089B2 (en) | Electronic device and method for driving the same | |
| TWI764877B (en) | display device | |
| JP2018031944A (en) | Display system and electronic apparatus | |
| JP2018060198A (en) | Display device and electronic apparatus | |
| JP2018060179A (en) | Display device and electronic apparatus | |
| JP2018049267A (en) | Display system, electronic apparatus, and display method | |
| JP2018054901A (en) | Display system and electronic apparatus | |
| JP2018040867A (en) | Display device, electronic apparatus, and information provision method | |
| JP2021121856A (en) | Display device | |
| JP2018036583A (en) | Display device | |
| JP2018036584A (en) | Display device | |
| JP2018022038A (en) | Display device and electronic apparatus | |
| JP2018022090A (en) | Display device and electronic apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20200924 |