JP2018056309A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2018056309A JP2018056309A JP2016190177A JP2016190177A JP2018056309A JP 2018056309 A JP2018056309 A JP 2018056309A JP 2016190177 A JP2016190177 A JP 2016190177A JP 2016190177 A JP2016190177 A JP 2016190177A JP 2018056309 A JP2018056309 A JP 2018056309A
- Authority
- JP
- Japan
- Prior art keywords
- die pad
- semiconductor device
- semiconductor chip
- side wall
- lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
Description
本発明は、半導体装置に関するものである。 The present invention relates to a semiconductor device.
近年における電子デバイスは、電力消費の削減や環境負荷低減の為の低消費電流動作が要求されている。さらに、車載に代表される高温環境下での安定した高信頼動作が要求されている。電子デバイスの主たる構成を担う半導体デバイスも一種の抵抗と見なすことができ、電流が流れると、オン抵抗(電気を流したときの内部抵抗)に応じた熱を発生することになる。発生した熱は、半導体デバイスそのものに対してはもちろん、それを組み込んだ電子機器にもさまざまな悪影響を及ぼすことから、こうした熱による悪影響を回避するために、半導体パッケージの熱対策が不可欠となっている。半導体デバイスにおける熱は熱源となる半導体チップから最終的な熱の放出先となる空気へ放熱されるが、放熱される熱の大半は外部端子からプリント基板に熱伝導し、空気へと伝達する経路である。従って、半導体デバイスからプリント基板への放熱を促す構造が重要である。放熱性の高い半導体装置として、ダイパッドの裏面を封止樹脂から露出したものが提案されている(例えば、特許文献1参照)。 In recent years, electronic devices are required to operate with low current consumption for reducing power consumption and environmental load. Furthermore, stable and reliable operation in a high temperature environment typified by in-vehicle is required. A semiconductor device responsible for the main configuration of an electronic device can also be regarded as a kind of resistance. When a current flows, heat corresponding to on-resistance (internal resistance when electricity is passed) is generated. The generated heat has various adverse effects not only on the semiconductor device itself but also on the electronic equipment in which it is incorporated. Therefore, in order to avoid the adverse effects of such heat, it is essential to take measures against heat from the semiconductor package. Yes. The heat in a semiconductor device is radiated from the semiconductor chip that is the heat source to the air that is the final heat release destination, but most of the radiated heat is transferred from the external terminals to the printed circuit board and transferred to the air. It is. Therefore, a structure that promotes heat dissipation from the semiconductor device to the printed circuit board is important. As a semiconductor device having high heat dissipation, a semiconductor device in which the back surface of a die pad is exposed from a sealing resin has been proposed (for example, see Patent Document 1).
しかしながら、この構造を有する半導体装置は、樹脂封止する際にダイパッド裏面と金型との間に樹脂が流れ込み、フラッシュバリと呼ばれる薄いバリが容易に形成されてしまう。そこで、フラッシュバリは放熱性を著しく阻害するため、放熱板の外周部へ溝を設けて流入を防ぐものが提案されている。(例えば、特許文献2参照) However, in the semiconductor device having this structure, when the resin is sealed, the resin flows between the back surface of the die pad and the mold, and a thin burr called a flash burr is easily formed. In view of this, a flash burr has been proposed to prevent inflow by providing a groove in the outer peripheral portion of the heat radiating plate in order to significantly hinder heat dissipation. (For example, see Patent Document 2)
特許文献2に示された半導体装置では、ダイパッドに対して搭載する半導体チップの平面積が変化すると、それに伴ってフラッシュバリの発生量も変化し、流出防止の溝を越えて裏面放熱板の全面へ流れだしてしまうことがある。フラッシュバリ10が付着形成された場合、これを除去するためには電解バリ浮かしやアルカリ無電解浸漬など技術的に高度な工程を付加する必要がある。
In the semiconductor device disclosed in
本発明は、上記課題に鑑み成されたもので、ラッシュバリが形成されても容易に除去することが可能な放熱性の高い半導体装置を得ることを目的とするものである。 The present invention has been made in view of the above problems, and an object of the present invention is to obtain a semiconductor device with high heat dissipation that can be easily removed even if a lash burr is formed.
上述の課題を解決するために以下の手段を用いた。
ダイパッド上に載置された半導体チップと、前記ダイパッドの周囲に設けられたリードと、前記リードのリードインナー部と前記半導体チップを電気的に接続するボンディングワイヤと、前記半導体チップおよび前記ダイパッドと前記ボンディングワイヤとを被覆する封止樹脂と、からなる半導体装置であって、前記ダイパッドの裏面は前記封止樹脂から露出し、前記裏面と反対側の前記ダイパッドの中央部上面には凹部が設けられ、前記凹部内に前記半導体チップが載置されていることを特徴とする半導体装置とした。
In order to solve the above-mentioned problems, the following means were used.
A semiconductor chip mounted on a die pad; a lead provided around the die pad; a lead inner portion of the lead; a bonding wire for electrically connecting the semiconductor chip; the semiconductor chip and the die pad; A sealing resin that covers a bonding wire, wherein the back surface of the die pad is exposed from the sealing resin, and a concave portion is provided on the upper surface of the central portion of the die pad opposite to the back surface. The semiconductor device is characterized in that the semiconductor chip is placed in the recess.
上記手段を用いることで、ダイパッド裏面にフラッシュバリが固着しても容易に除去することが可能で、良好な放熱性を有する半導体装置とすることができる。 By using the above means, even if flash burrs are fixed to the back surface of the die pad, they can be easily removed, and a semiconductor device having good heat dissipation can be obtained.
発明者がフラッシュバリの発生状況について鋭意調査したところ、以下の様な知見が得られた。これについて図8および図9を用いて説明する。 As a result of an in-depth investigation on the occurrence of flash burrs by the inventors, the following findings were obtained. This will be described with reference to FIGS.
図8および図9は、従来構造の半導体装置の樹脂封止工程を図示したものである。図8(a)、(b)はダイパッドに対して半導体チップの平面積が比較的小さく、図9(a)、(b)はダイパッドに対して半導体チップの平面積が比較的大きい例である。図8(a)および図9(a)は樹脂封止前の図であり、図8(b)および図9(b)は樹脂封止後の図である。 8 and 9 illustrate a resin sealing process of a semiconductor device having a conventional structure. FIGS. 8A and 8B are examples in which the planar area of the semiconductor chip is relatively small with respect to the die pad, and FIGS. 9A and 9B are examples in which the planar area of the semiconductor chip is relatively large with respect to the die pad. . FIG. 8A and FIG. 9A are diagrams before resin sealing, and FIG. 8B and FIG. 9B are diagrams after resin sealing.
ダイパッド2に載置された半導体チップ4は、ボンディングワイヤ6を介してリード5と電気的に接続された状態で上下の金型11、12に収納される。その後、上下金型11、12で形成されるキャビティ(符号8で示した領域)にゲート9から樹脂8が充填され封止される。このとき、ダイパッド2の底面2aと下金型11の上面との隙間に封止材8が入り込むことになる。
The
図8(a)、(b)に示す通り、ダイパッド2に対して半導体チップ4の平面積が小さいと、ゲート9から封止材8を充填する際に、半導体チップ4の最外周がダイパッド2の最外周付近に位置しないことにより、その直下にあるダイパッド底面2aの最外周からダイパッド底面2a全面への封止材8の流動抵抗が小さくなり、ダイパッド底面2aを下金型11の上面へ押し付ける力が弱くなる影響からフラッシュバリ10の付着形成が増大する。逆に、図9(a)、(b)に示している通り、ダイパッド2に対して半導体チップ4の平面積が大きいと封止材8の流動抵抗は増大してフラッシュバリ10の付着形成が抑制されると考えられる。
As shown in FIGS. 8A and 8B, when the planar area of the
本発明は、以上の知見に基づきなされたもので、ダイパッドの平面積に対し半導体チップの平面積が小さい場合であってもフラッシュバリの発生を抑制できる半導体装置を提供するものである。 The present invention has been made based on the above knowledge, and provides a semiconductor device capable of suppressing the occurrence of flash burrs even when the plane area of a semiconductor chip is smaller than the plane area of a die pad.
以下、本発明の実施形態について図を用いて説明する。
図1は、本発明の実施例である半導体装置の断面図である。樹脂封止型の半導体装置16は、半導体チップ4と、半導体チップ4を固定するダイパッド2と、ダイパッド2の周辺から外側に延在されたリード5とを備えている。半導体チップ4は、例えば、半導体基板と、半導体基板上に設けられた配線層などで構成されるものであり、ダイパッド2に接着剤3にて接着固定されている。ダイパッド2及びリード部5は、導電性を有するものであり、例えば、Fe−Ni合金やCu合金等の金属で形成されている。リードインナー部5aが導電性を有するボンディングワイヤ6を介して半導体チップ4上のパッドと電気的に接続されている。なお、ボンディングワイヤ6には、金線や銅線が用いられる。半導体チップ4とボンディングワイヤ6とリードインナー部5aとダイパッド2の上面及び側面は封止樹脂8によって覆われている。一方、ダイパッド2の底面2aは封止樹脂8により覆われてなく、外部へ露出している。
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
FIG. 1 is a cross-sectional view of a semiconductor device according to an embodiment of the present invention. The resin-encapsulated semiconductor device 16 includes a
ダイパッド2に搭載する半導体チップ4の平面積が変化すると、それに伴ってフラッシュバリ10の発生量も変化し、フラッシュバリ10がダイパッド2の底面2aの外周部から中心に向けて流れ込むことになる。既に説明したように、図7はそのような状態を表しており、ダイパッド2の平面積に対して搭載する半導体チップ4の平面積が小さいとフラッシュバリ10の発生量は増大する。そこで、このフラッシュバリの発生を回避するために、本実施例では図1に示す通り、半導体チップ4の周囲に側壁1を設けた。ダイパッド2は上面に側壁1に囲まれた凹部20を有し、その凹部20の底部に接着剤3を介して半導体チップ4を接着固定している。図1では、側壁1は半導体チップ4の近傍からダイパッド2の最外周までに及ぶ領域に設けられているが、この側壁1は半導体チップ4から離れた最外周領域のみに設けられていても良い。なお、側壁1と半導体チップ4側面との隙間には封止樹脂8が充填されている。また、側壁1の上面高さは半導体チップ4の上面高さと同程度である。
When the plane area of the
図2は、本発明の実施例である半導体装置の平面図である。ダイパッド2の中央部には凹部20が設けられ、凹部20内には接着剤3を介して半導体チップ4が固定されており、半導体チップ4の辺を側壁1が囲んでいる。ダイパッド2の周囲には複数のリードインナー部5aがあり、本実施形態においては、ダイパッド2の一辺側に2本、対向する他辺側に2本、計4本配置されている。リードインナー部5aが導電性を有するボンディングワイヤ6を介して半導体チップ4上のパッドと電気的に接続されている。なお、ボンディングワイヤ6には、金線や銅線が用いられる。
FIG. 2 is a plan view of a semiconductor device according to an embodiment of the present invention. A
図3は、本発明の実施例の半導体装置の要部拡大図で、図2のA−A'線における部分断面図である。図3に示す通り、ダイパッド2の平面積より小さい半導体チップ4が接着剤3を介してダイパッド4の上面へ接着固定されている。ダイパッド2の上面には凹部20が設けられ、半導体チップ4の平面積は凹部20よりも小さく、凹部20内に載置されている。側壁1の高さ(凹部深さ)15は、半導体チップ4の厚さ以上で、側壁1の上面高さはリードインナー部5aの上面高さより低いことが望ましい。このような構成とすることで、ボンディングワイヤ6とダイパッド2との接触の懸念が無い低背パッケージを形成することが可能となる。
FIG. 3 is an enlarged view of a main part of the semiconductor device according to the embodiment of the present invention, and is a partial cross-sectional view taken along line AA ′ of FIG. As shown in FIG. 3, a
図4は、本発明の半導体装置の工程途中における断面図である。
ダイパッド2の凹部に載置された半導体チップ4は、ボンディングワイヤ6を介してリード5と電気的に接続された状態で上下の金型11、12に収納される。その後、上下金型11、12で形成されるキャビティ(符号8で示した領域)にゲート9から樹脂8が充填(左から右への矢印で図示)されるが、その際、下方向の圧力(下矢印で図示)によってダイパッド2が下金型11の上面に押し付けられることになる。これはキャビティ内での封止樹脂8の流動抵抗が増大するためである。ダイパッド2が下金型11に強く押し付けられることで、その間に封止樹脂が入り込みにくくなり、フラッシュバリの発生が抑制されることになる。
FIG. 4 is a cross-sectional view in the middle of the process of the semiconductor device of the present invention.
The
図5は、本発明の半導体装置の変形例を示す断面図である。図1に示した半導体装置との違いは側壁1の外側に側壁突出部1aを設けた点である。側壁突出部1aは側壁1と同じ高さを有し、その底面は凹部20の底面と同じである。そして、側壁突出部1aの下部には封止樹脂8が充填されている。
FIG. 5 is a cross-sectional view showing a modification of the semiconductor device of the present invention. The difference from the semiconductor device shown in FIG. 1 is that a side wall protruding portion 1 a is provided outside the
このような構成とすることで樹脂充填時に上方からダイパッド2外周部にかかる圧力がさらに増し、ダイパッド底面2aを下金型の上面へ押し付ける力がさらに強くなり、フラッシュバリの付着が抑制されることになる。さらには、側壁突出部1aの存在によりダイパッド2と封止樹脂8との接着性が増大するという副次的な効果もある。なお、側壁突出部1aの材質はダイパッド2と同じFe−Ni合金やCu合金等の金属であるほうが成形上は好都合であるが、リード5やボンディングワイヤ6との接触を回避するということで絶縁体とすることでも構わない。
By adopting such a configuration, the pressure applied to the outer periphery of the
図6は、本発明の半導体装置の他の実施例であり、図2の実施例において側壁形状の一部を変更した際の平面図を示している。ダイパッド2には接着剤3を介して半導体チップ4が固定されており、半導体チップ4の辺に対して側壁1が囲んでいる。この側壁1に封止樹脂8が流入する入り口のゲート9に対向で且つ垂直な樹脂流入溝7を有している。これにより、側壁1の高さが影響して封止樹脂8の流動性が低下し充填不足に至った場合でも樹脂流入溝7によって半導体装置16の末端まで封止樹脂8が確実に充填可能となることから、ダイパッド底面2aへのフラッシュバリ10の付着形成を抑制しつつ安定的な封止樹脂8の充填が可能となる。尚、樹脂流入溝7は充填状態に応じて請求の範囲で形状を変更し設ける。
FIG. 6 shows another embodiment of the semiconductor device of the present invention, and shows a plan view when a part of the side wall shape is changed in the embodiment of FIG. A
図7には、本発明の半導体装置の製造フローを示した。まず、Fe−Ni合金やCu合金からなる平板の金属板を準備し、これを打ち抜き及びプレス加工を施してリードフレームを成形する。なお、側壁1はリードフレームを金型によるプレス工法やエッチング工法もしくは電鋳工法によって形成できる。次いで、ダイパッド上にダイボンディングペーストを介して半導体チップを載置する(S2)。続くワイヤボンド工程S3は半導体チップ上の電極とリードフレームのリードとをワイヤで接続する工程である。
FIG. 7 shows a manufacturing flow of the semiconductor device of the present invention. First, a flat metal plate made of an Fe—Ni alloy or a Cu alloy is prepared, and punched and pressed to form a lead frame. The
組立検査工程S4にて外観検査をした後、ダイパッド上の半導体チップを樹脂で被覆(S5)する。このとき、図3(b)に示すように、ダム12の突端は金型13と接触して樹脂の流れ込みを堰き止める役目を果たす。そして、その後、余分な樹脂バリ取りを行う(S6)。従来の半導体装置であれば、この後にフラッシュバリ10を除去する工程になるが、本発明の半導体装置の製造工程においてはその工程は不要であり、リードメッキ工程S7とリード切断工程S8を経て本発明の半導体装置が完成する。
尚、本発明の実施形態について図面を参照して詳述したが、具体的な構成はこの実施形態に限られるものではなく、本発明の要旨を逸脱しない範囲の設計変更等も含まれる。
After the appearance inspection in the assembly inspection step S4, the semiconductor chip on the die pad is covered with a resin (S5). At this time, as shown in FIG. 3 (b), the tip of the dam 12 contacts the mold 13 and plays a role of blocking the flow of the resin. Then, excess resin deburring is performed (S6). In the case of a conventional semiconductor device, the
Although the embodiment of the present invention has been described in detail with reference to the drawings, the specific configuration is not limited to this embodiment, and includes design changes and the like within a scope not departing from the gist of the present invention.
1 側壁
1a 側壁突出部
2 ダイパッド
2a ダイパッド底面
3 接着剤
4 半導体チップ
4a 半導体チップ底面
5 リード
5a リードインナー部
6 ボンディングワイヤ
7 樹脂流入溝
8 封止樹脂
9 ゲート
10 フラッシュバリ
11 下金型
12 上金型
15 側壁高さ(凹部深さ)
16 半導体装置
20 凹部
S1 リードフレーム成形工程
S2 ダイボンド工程
S3 ワイヤボンド工程
S4 組立検査工程
S5 樹脂封止工程
S6 樹脂バリ取り工程
S7 リードメッキ工程
S8 リード切断工程
DESCRIPTION OF
16
Claims (4)
前記凹部内に載置された半導体チップと、
前記ダイパッドの周囲に設けられたリードと、
前記リードのリードインナー部と前記半導体チップを電気的に接続するボンディングワイヤと、
前記半導体チップ、前記ダイパッドおよび前記ボンディングワイヤを被覆している封止樹脂と、
を備え、
前記ダイパッドの裏面は前記封止樹脂から露出している半導体装置。 A die pad having a recess on the surface;
A semiconductor chip placed in the recess,
Leads provided around the die pad;
A bonding wire that electrically connects the lead inner portion of the lead and the semiconductor chip;
A sealing resin covering the semiconductor chip, the die pad and the bonding wire;
With
A semiconductor device in which a back surface of the die pad is exposed from the sealing resin.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190177A JP6869602B2 (en) | 2016-09-28 | 2016-09-28 | Semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016190177A JP6869602B2 (en) | 2016-09-28 | 2016-09-28 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018056309A true JP2018056309A (en) | 2018-04-05 |
JP6869602B2 JP6869602B2 (en) | 2021-05-12 |
Family
ID=61833105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016190177A Active JP6869602B2 (en) | 2016-09-28 | 2016-09-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6869602B2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022138200A1 (en) * | 2020-12-23 | 2022-06-30 | 三菱電機株式会社 | Power semiconductor device, method for making same, and electric power converting device |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529529A (en) * | 1991-07-24 | 1993-02-05 | Matsushita Electron Corp | Resin-sealed semiconductor device |
JP2001135767A (en) * | 1999-11-01 | 2001-05-18 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
JP2010109253A (en) * | 2008-10-31 | 2010-05-13 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
US20110241187A1 (en) * | 2010-03-31 | 2011-10-06 | Freescale Semiconductor, Inc | Lead frame with recessed die bond area |
JP2013016851A (en) * | 2012-09-21 | 2013-01-24 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
JP2015185619A (en) * | 2014-03-20 | 2015-10-22 | 日立マクセル株式会社 | Substrate for semiconductor device, manufacturing method of substrate, semiconductor device and semiconductor device manufacturing method |
-
2016
- 2016-09-28 JP JP2016190177A patent/JP6869602B2/en active Active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0529529A (en) * | 1991-07-24 | 1993-02-05 | Matsushita Electron Corp | Resin-sealed semiconductor device |
JP2001135767A (en) * | 1999-11-01 | 2001-05-18 | Hitachi Ltd | Semiconductor device and method of manufacturing the same |
JP2010109253A (en) * | 2008-10-31 | 2010-05-13 | Sanyo Electric Co Ltd | Semiconductor device and method of manufacturing the same |
US20110241187A1 (en) * | 2010-03-31 | 2011-10-06 | Freescale Semiconductor, Inc | Lead frame with recessed die bond area |
JP2013016851A (en) * | 2012-09-21 | 2013-01-24 | Renesas Electronics Corp | Method of manufacturing semiconductor device |
JP2015185619A (en) * | 2014-03-20 | 2015-10-22 | 日立マクセル株式会社 | Substrate for semiconductor device, manufacturing method of substrate, semiconductor device and semiconductor device manufacturing method |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022138200A1 (en) * | 2020-12-23 | 2022-06-30 | 三菱電機株式会社 | Power semiconductor device, method for making same, and electric power converting device |
Also Published As
Publication number | Publication date |
---|---|
JP6869602B2 (en) | 2021-05-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5959386B2 (en) | Resin-sealed semiconductor device and manufacturing method thereof | |
US9859197B2 (en) | Integrated circuit package fabrication | |
JP5802695B2 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP2005191240A (en) | Semiconductor device and method for manufacturing the same | |
JP2006318996A (en) | Lead frame and resin sealed semiconductor device | |
TWI654729B (en) | Semiconductor device and method of manufacturing same | |
KR20150032493A (en) | Semiconductor device and method of manufacturing the same | |
US20180122731A1 (en) | Plated ditch pre-mold lead frame, semiconductor package, and method of making same | |
JP2018085480A (en) | Semiconductor device and method of manufacturing the same | |
TW201815251A (en) | Lead frame and electronic component device | |
JP2007036013A (en) | Circuit device and its manufacturing method | |
JP4767277B2 (en) | Lead frame and resin-encapsulated semiconductor device | |
JP2010087129A (en) | Circuit device, and method of manufacturing the same | |
JP2009071154A (en) | Semiconductor apparatus | |
JP2019121698A (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP6869602B2 (en) | Semiconductor device | |
JP2009164240A (en) | Semiconductor device | |
JP5037071B2 (en) | Manufacturing method of resin-encapsulated semiconductor device | |
JP6407042B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4732138B2 (en) | Semiconductor device and manufacturing method thereof | |
JP2018056308A (en) | Semiconductor device and method of manufacturing the same | |
JP2017188604A (en) | Lead frame and semiconductor device, and manufacturing method of lead frame and semiconductor device | |
JP6434269B2 (en) | Semiconductor device | |
JP2010087442A (en) | Semiconductor device, and method of manufacturing the same | |
JP4979661B2 (en) | Manufacturing method of semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20190704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20200722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20200803 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200930 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210303 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210318 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210413 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6869602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |