JP2018055759A - メモリシステム - Google Patents

Abstract

【課題】本発明が解決しようとする課題は、読み出しエラーの発生頻度を低減させたメモリシステムを提供することである。【解決手段】実施形態のメモリシステムは、複数のメモリチップを有する不揮発性メモリと、前記不揮発性メモリを制御するコントローラと、を備える。前記コントローラは、前記コントローラの温度が第１の温度より高い場合または前記複数のメモリチップのうち第１のメモリチップの温度が第２の温度より高い場合に、前記第１のメモリチップへアクセスする。【選択図】図１

Description

本発明の実施形態は、メモリシステムに関する。

ＮＡＮＤ型フラッシュメモリのような不揮発性メモリと、メモリコントローラと、を備
えるメモリシステムが提供されている。

特開２０１２−１９４８９７号公報 米国特許出願公開第２０１２／０２８７７１１号明細書 特開２０１２−２１２４８６号公報

本発明が解決しようとする課題は、読み出しエラーの発生頻度を低減させたメモリシス
テムを提供することである。

上記課題を達成するために、実施形態のメモリシステムは、複数のメモリチップを有す
る不揮発性メモリと、前記不揮発性メモリを制御するコントローラと、を備える。前記コ
ントローラは、前記コントローラの温度が第１の温度より高い場合または前記複数のメモ
リチップのうち第１のメモリチップの温度が第２の温度より高い場合に、前記第１のメモ
リチップへアクセスする。

第１の実施形態に係るメモリシステムの構成例を示すブロック図。 第１の実施形態に係るメモリシステムが組み込まれたシステムを例示した図。 第１の実施形態に係るメモリシステムが組み込まれたポータブルコンピュータを例示した図。 第１実施形態に係るメモリシステムの外観の一例を示す図。 第１の実施形態に係るメモリシステムのメモリチップのブロック図。 第１の実施形態に係るメモリシステムのメモリセルアレイの回路図。 第１の実施形態に係るメモリシステムのメモリセルアレイの断面図。 第１の実施形態に係るメモリシステムの読み出し要求に対する処理のフローチャート。 第１の実施形態に係るメモリシステムのメモリコントローラからメモリチップへ送信されるコマンドシーケンス例。 第１の実施形態に係るメモリシステムの書き込み要求に対する処理のフローチャート。 第１の実施形態に係るメモリシステムの書き込み要求に対する処理の変形例のフローチャート。 第１の実施形態に係るメモリシステムの不揮発性メモリの所定のブロックの消去処理のフローチャート。 第２の実施形態に係るメモリシステムの読み出し要求に対する処理のフローチャート。 第３の実施形態に係るメモリシステムの書き込み要求に対する処理のフローチャート。 第４の実施形態に係るメモリシステムの不揮発性メモリの所定のブロックの消去処理のフローチャート。 第５の実施形態に係るメモリシステムのメモリコントローラの処理のフローチャート。 第６の実施形態に係るメモリシステムの読み出し要求に対する処理のフローチャート。 第６の実施形態に係るメモリシステムの書き込み要求に対する処理のフローチャート。 第６の実施形態に係るメモリシステムの不揮発性メモリの所定のブロックの消去処理のフローチャート。 第７の実施形態に係るメモリシステムの読み出し要求に対する処理のフローチャート。 第７の実施形態に係るメモリシステムの書き込み要求に対する処理のフローチャート。 第７の実施形態に係るメモリシステムの書き込み要求に対する処理の変形例のフローチャート。 第７の実施形態に係るメモリシステムの不揮発性メモリの所定のブロックの消去処理のフローチャート。

以下、発明を実施するための実施形態について図面を参照して説明する。

（第１の実施形態）
図１は、第１の実施形態に係るメモリシステムの構成例を示すブロック図である。メモ
リシステム１は、ホスト装置２と通信線で接続され、ホスト装置２の外部記憶装置として
機能する。ホスト装置２は、例えば、パーソナルコンピュータなどの情報処理装置、携帯
電話、撮像装置であってもよいし、タブレットコンピュータやスマートフォンなどの携帯
端末であってもよいし、ゲーム機器であってもよいし、カーナビゲーションシステムなど
の車載端末であってもよい。

不揮発性メモリ１００は、データを不揮発に記憶するメモリである。不揮発性メモリ１
００は、例えば、複数個のメモリチップであるメモリチップ＃１ １１０−１、・・・、
メモリチップ＃Ｎ １１０−Ｎを備える不揮発性半導体メモリである。なお、Ｎは任意の
自然数である。

以下の説明において、複数のメモリチップ１１０−１、・・・、１１０−Ｎのうち１つ
を特定する必要がある場合は符号１１０−１、・・・、１１０−Ｎを使用するが、任意の
メモリチップを指す場合や、あるメモリチップを他のメモリチップと区別しない場合は、
符号１１０を使用する。

メモリチップ１１０の各々は、例えば互いに独立して動作可能であり、その一例として
はＮＡＮＤ型フラッシュメモリチップである。ＮＡＮＤ型フラッシュメモリでは、一般に
、ページと呼ばれるデータ単位で、書き込みおよび読み出しが行われ、ブロックと呼ばれ
るデータ単位で消去が行われる。

なお、不揮発性メモリ１００としてＮＡＮＤ型フラッシュメモリを用いる例を説明する
が、不揮発性メモリ１００として３次元構造フラッシュメモリ、ＲｅＲＡＭ（Resistance
Random Access Memory）、ＦｅＲＡＭ（Ferroelectric Random Access Memory）等のＮ
ＡＮＤ型フラッシュメモリ以外の記憶手段を用いてもよい。また、ここでは、記憶手段と
して半導体メモリを用いる例を説明するが、半導体メモリ以外の記憶手段を用いてもよい
。

メモリシステム１は、メモリコントローラ２００と不揮発性メモリ１００が１つのパッ
ケージとして構成されるメモリカードであってもよいし、ＳＳＤ（Solid State Drive）
であってもよい。

メモリコントローラ２００は、ホスト装置２からの書き込み要求に従って不揮発性メモ
リ１００への書き込みを制御する。本実施形態において、要求とは、例えば、命令、コマ
ンドである。また、ホスト装置２からの読み出し要求に従って不揮発性メモリ１００から
の読み出しを制御する。メモリコントローラはコントローラとも称される。

メモリコントローラ２００は、ホストインターフェース（ホストＩ／Ｆ）２１０、制御
部２２０、データバッファ２３０、符号化部／復号部（Encoder/Decoder）２４０、メモ
リインタフェース（メモリＩ／Ｆ）２５０および温度センサインターフェース（温度セン
サＩ／Ｆ）２６０を備える。ホストＩ／Ｆ２１０、制御部２２０、データバッファ２３０
、符号化部／復号部２４０、メモリＩ／Ｆ２５０および温度センサＩ／Ｆ２６０は、内部
バス２７０で接続されている。

ホストＩ／Ｆ２１０は、ホスト装置２との間のインターフェース規格に従った処理を実
施し、ホスト装置２から受信した要求、ユーザデータなどを内部バス２７０に出力する。
また、ホストＩ／Ｆ２１０は、不揮発性メモリ１００から読み出されたユーザデータ、制
御部２２０からの応答などをホスト装置２へ送信する。なお、本実施の形態では、ホスト
装置２からの書き込み要求により不揮発性メモリ１００へ書き込むデータをユーザデータ
と呼ぶ。

制御部２２０は、メモリシステム１の各構成要素を統括的に制御する。制御部２２０は
、ハードウェアにより実現されてもよいし、ＣＰＵ（Central Processing Unit）等のプ
ロセッサがファームウェアを実行することにより実現されてもよい。後者の場合、例えば
、プロセッサが、メモリシステム１が電源供給を受けたときに、図示しないＲＯＭに格納
されているファームウェア（制御プログラム）をバッファ２３０または制御部２２０内の
図示しないＲＡＭ上に読み出して所定の処理を実行することにより、制御部２２０の処理
が実現される。ここで、プロセッサは、コアまたはプロセッサコアとも称される。

制御部２２０は、ホスト装置２からホストＩ／Ｆ２１０経由で要求を受けた場合に、そ
の命令に従った制御を行う。例えば、制御部２２０は、ホスト装置２からの要求に従って
、不揮発性メモリ１００へのユーザデータおよびパリティの書き込みをメモリＩ／Ｆ２５
０へ指示する。また、制御部２２０は、ホスト装置２からの要求に従って、不揮発性メモ
リ１００に対する命令をメモリＩ／Ｆ２５０へ指示する。

また、制御部２２０は、ホスト装置２から書き込み要求を受信した場合、データバッフ
ァ２３０に蓄積されるユーザデータに対して、不揮発性メモリ１００上の格納領域（メモ
リ領域）を決定する。すなわち、制御部２２０は、ユーザデータの書込み先を管理する。
ホスト装置２から受信したユーザデータの論理アドレスと当該ユーザデータが格納される
不揮発性メモリ１００上の格納領域を示す物理アドレスとの対応はアドレス変換テーブル
として格納される。

また、制御部２２０は、ホスト装置２から読み出し要求を受信した場合、読み出し要求
により指定された論理アドレスを上述のアドレス変換テーブルを用いて物理アドレスに変
換し、該物理アドレスからの読み出しをメモリＩ／Ｆ２５０へ指示する。

データバッファ２３０は、メモリコントローラ２００がホスト装置２から受信したユー
ザデータを、不揮発性メモリ１００へ記憶するまでの間、一時格納する。また、データバ
ッファ２３０は、不揮発性メモリ１００から読み出したユーザデータをホスト装置２へ送
信するまでに一時格納する。データバッファ２３０は、例えば、ＳＲＡＭ（Static Rand
om Access Memory）やＤＲＡＭ（Dynamic Random Access Memory）などの汎用メモ
リで構成される。また、データバッファ２３０は、メモリコントローラ２００内部に搭載
されてもよく、メモリコントローラ２００の外にメモリコントローラ２００とは独立して
搭載されてもよい。

符号化部／復号部２４０は、符号化回路２４１と復号回路２４２とを備える。符号化部
／復号部はＥＣＣ（Error Correcting Code）回路とも称される。符号化回路２４１は、
データバッファ２３０に保持されたデータを符号化して、データと冗長部（パリティ）と
を有する符号語を生成する。符号化回路２４１は、第１のデータ長のユーザデータを符号
化（誤り訂正符号化）して第２のデータ長の符号語を生成する。符号化回路２４１が行う
符号化では、例えば、ＢＣＨ（Bose-Chaudhuri-Hocquenghem）符号、ＲＳ（Reed-Solomon
）符号、ＬＤＰＣ（Low Density Parity Check）符号等を用いることができる。なお、符
号化回路２４１が用いる誤り訂正符号はこれらに限定されない。復号回路２４２は、不揮
発性メモリ１００から読み出されたデータである符号語をメモリＩ／Ｆ２５０経由で取得
し、取得した符号語を復号する。復号回路２４２は、復号時に誤り訂正に失敗した場合は
、制御部２２０に誤り訂正失敗を通知する。

メモリＩ／Ｆ２５０は、不揮発性メモリ１１０を制御する。メモリＩ／Ｆ２５０は、制
御部２２０等の制御に従って符号化回路２４１から出力された符号語を不揮発性メモリ１
１０に書き込む。また、メモリＩ／Ｆ２５０は、制御部２２０等の制御に従って不揮発性
メモリ１１０からデータを読み出し、バッファ２３０経由で復号回路２４２に転送する。
更にメモリＩ／Ｆ２５０は、制御部２２０等の制御に従って、不揮発性メモリ１１０に保
存されているデータを消去する。

メモリＩ／Ｆ２５０と各メモリチップ１１０との間は、ＮＡＮＤインターフェースに従
ったバスによって接続される。このバス上で送受信される信号は、例えばチップイネーブ
ル信号／ＣＥ、アドレスラッチイネーブル信号ＡＬＥ、コマンドラッチイネーブル信号Ｃ
ＬＥ、ライトイネーブル信号／ＷＥ、リードイネーブル信号／ＲＥ、及び入出力信号Ｉ／
Ｏ等である。信号／ＣＥはメモリチップ１１０をイネーブルにするための信号である。信
号ＡＬＥは、入力信号がアドレスであることをメモリチップ１１０に通知する信号である
。信号ＣＬＥは、入力信号がコマンドであることをメモリチップ１１０に通知する信号で
ある。信号／ＷＥは、入力信号をメモリチップ１１０に取り込ませるための信号である。
信号／ＲＥは、出力信号をメモリＩ／Ｆ２５０に取り込ませるための信号である。入出力
信号Ｉ／Ｏは、正味のコマンド、アドレス、及びデータ等の信号である。

温度センサ３００は、メモリコントローラ２００の温度を測定するためのセンサで、メ
モリコントローラ２００の近傍に配置される。なお、以降の説明において「メモリコント
ローラ２００の温度」とは、温度センサ３００が搭載された位置で計測された温度であり
、温度センサ３００で測定された温度情報を含む。温度センサＩ／Ｆ２６０は、メモリコ
ントローラ２００と温度センサ３００との間の通信インターフェースの機能を有し、制御
部２２０は、温度センサ３００で測定された温度情報を、温度センサＩ／Ｆ２６０を介し
て取得する。

温度センサ３００は、温度情報を温度センサＩ／Ｆ２６０経由で制御部２２０へ自発的
に出力してもよいし、温度センサＩ／Ｆ２６０が制御部２２０からの要求に応じて温度セ
ンサ３００から取得した測定情報を制御部２２０へ送信してもよい。後者の場合は、制御
部２２０から温度センサＩ／Ｆ２６０へ温度情報を取得するためのコマンドが送信され、
温度センサＩ／Ｆ２６０が当該コマンドに対する応答として温度センサ３００から取得し
た温度情報を制御部２２０へ送信する。

メモリシステム１は、温度センサ３００を複数搭載してもよい。複数の温度センサ３０
０の各々に対して各々の温度センサＩ／Ｆ２６０が設けられて制御部２２０が各々の温度
センサＩ／Ｆ２６０を介して温度情報を取得してもよいし、複数の温度センサ３００に対
して１つの温度センサＩ／Ｆ２６０が設けられて制御部２２０が温度センサＩ／Ｆ２６０
を介して複数の温度センサ３００各々が測定した温度情報を取得してもよい。制御部２２
０は、温度センサＩ／Ｆ２６０を介して取得した複数の温度センサ３００で測定された温
度情報に基づいて、メモリコントローラ２００の温度を確定させる。メモリコントローラ
２００の温度を確定させる方法としては、例えば、複数の温度センサ３００で測定された
各々の温度情報の平均値を使用する場合や、各々の温度情報の中央値を使用する場合や、
複数の温度センサ３００の特定の温度センサ３００で測定された温度情報を使用する場合
等がある。

なお、温度センサ３００がメモリコントローラ２００内に搭載されてもよい。また、温
度センサ３００がメモリコントローラ２００内に搭載され、温度センサ３００と制御部２
２０がバス２７０経由で接続され、温度センサ３００が制御部２２０の要求に応じて温度
情報を制御部２２０へ送信してもよい。また、温度センサ３００がメモリコントローラ２
００内に複数搭載されてもよい。温度センサ３００がメモリコントローラ２００内に複数
搭載される場合、制御部２２０は、複数の温度センサ３００から得られた温度情報に基づ
いて、メモリコントローラ２００の温度を確定させる。メモリコントローラ２００の温度
を確定させる方法としては、例えば、複数の温度センサ３００から得られた各々の温度情
報の平均値を使用する場合や、各々の温度情報の中央値を使用する場合や、複数の温度セ
ンサ３００の特定の温度センサ３００から得られた温度情報を使用する場合等がある。

図２及び図３は、メモリシステム１とホスト装置２が組み込まれたシステム３の例を示
す。システム３は、電子機器の一例である。

図２に示すように、メモリシステム１は、例えばサーバ等のシステム３内に記憶装置と
して組み込まれる。システム３は、メモリシステム１とメモリシステム１が装着されたホ
スト装置２とを含む。ホスト装置２は、例えば上方に開口した複数のコネクタ４を有する
。コネクタ４は、例えば、スロットである。図２に示す例では、メモリシステム１は、基
板４００を含み、基板４００に、不揮発性メモリ１００とメモリコントローラ２００が搭
載される。複数のメモリシステム１は、ホスト装置２のコネクタ４に其々装着され、略鉛
直方向に起立した姿勢で互いに並べて支持される。このような構成によれば、複数のメモ
リシステム１をコンパクトに纏めて実装可能であり、ホスト装置２の小型化を図ることが
できる。

また、メモリシステム１は、例えばノートブック型ポータブルコンピュータやタブレッ
ト端末、その他デタッチャブルノートＰＣ（personal computer）のような電子機器のス
トレージデバイスとして使用されるものでもよい。図３に示すように、メモリシステム１
は、例えば、ホスト装置２に対応するポータブルコンピュータに実装される。ここでは、
メモリシステム１を含むポータブルコンピュータ全体がシステム３となる。

ポータブルコンピュータは、本体３０１と、表示ユニット３０２と、を備える。表示ユ
ニット３０２は、ディスプレイハウジング３０３と、このディスプレイハウジング３０３
に収容された表示装置３０４と、を備える。

本体３０１は、筐体３０５と、キーボード３０６と、ポインティングデバイスであるタ
ッチパッド３０７と、を備える。筐体３０５は、メイン回路基板、ＯＤＤ（Optical Disk
Device）ユニット、カードスロット３０８など、を含む。

カードスロット３０８は、筐体３０５の側面に設けられる。ユーザは、筐体３０５の外
部から追加デバイス３０９をカードスロット３０８に挿入することが可能である。

メモリシステム１は、ＨＤＤ（Hard disk drive）の置き換えとして、ポータブルコン
ピュータ内部に実装された状態で使用してもよいし、追加デバイス３０９として使用して
もよい。

図４は、第１実施形態に係るメモリシステムの外観の一例を示す斜視図である。この例
では、メモリシステム１は、基板４００を含む。基板４００には、メモリチップ１１０−
１、１１０−２、１１０−３、１１０−４、１１０−５、１１０−６、１１０−７、１１
０−８、ホストＩ／Ｆ２１０に含まれる接続部２１１、メモリコントローラ２００、バッ
ファ２３０としてのＤＲＡＭ、および温度センサ３００が搭載されてよいが、これに限定
されない。

なお、ホストＩ／Ｆ２１０は、接続部２１１（端子部）を有し、図４に示すメモリシス
テム１では、接続部２１１はメモリコントローラ２００の外にメモリコントローラ２００
と独立して搭載される。接続部２１１は、例えば複数の接続端子（金属端子）を有する。
接続部２１１は、例えば、ホスト装置２のコネクタ４に差し込まれ、コネクタ４に電気的
に接続される。ホストＩ／Ｆ２１０は、接続部２１１を介してホスト装置２との間で信号
をやり取りする。

また、図４に示すメモリシステム１では、メモリチップ１１０は、他のメモリチップ１
１０、メモリコントローラ２００、バッファ２３０としてのＤＲＡＭ、または温度センサ
３００と側面が任意の長さの間隙を介して向き合うように配置され、温度センサ３００は
、メモリコントローラ２００、ＮＡＮＤメモリ１１０−１、・・・、１１０−８、バッフ
ァ２３０としてのＤＲＡＭに囲まれた位置に配置されているが、ＮＡＮＤメモリ１１０−
１、１１０−２、１１０−３、１１０−４、１１０−５、１１０−６、１１０−７、１１
０−８、ホストインターフェース２１０、メモリコントローラ２００、バッファ２３０と
してのＤＲＡＭ、および温度センサ３００の配置は一例であり、これに限定されない。

次に、上記メモリチップ１１０の構成について説明する。図５は、本実施形態に係るメ
モリチップ１１０のブロック図である。前述の通り、メモリチップ１１０は例えばＮＡＮ
Ｄ型フラッシュメモリチップであり、本実施態様では、メモリセルが半導体基板上方に三
次元に積層された三次元積層型ＮＡＮＤ型フラッシュメモリである。

メモリチップ１１０は、Ｉ／Ｏ(Input/Output)コントローラ１１１と、コマンド／信号
バッファ１１２と、アドレスバッファ１１３と、電圧コントローラ１１４と、電圧発生器
１１５と、ドライバ１１６と、センスアンプ１１７と、ロウデコーダ１１８と、メモリセ
ルアレイ１１９と、ページバッファ１２０と、チップ温度センサ１２１と、を備える。

メモリセルアレイ１１９は、それぞれがワード線及びビット線に関連付けられた複数の
不揮発性メモリセルの集合である複数のブロックＢＬＫ（ＢＬＫ０、ＢＬＫ１、ＢＬＫ２
、…）を備えている。ブロックＢＬＫはデータの消去単位となり、同一ブロックＢＬＫ内
のデータは一括して消去される。ブロックＢＬＫの各々は、メモリセルが直列接続された
ＮＡＮＤストリング１３１の集合である複数のストリングユニットＳＵ（ＳＵ０、ＳＵ１
、ＳＵ２、…）を備えている。もちろん、メモリセルアレイ１１９内のブロック数や、１
ブロックＢＬＫ内のストリングユニット数は任意である。

Ｉ／Ｏコントローラ１１１は、入力信号に基づき、メモリＩ／Ｆ２５０からのコマンド
をコマンド／信号バッファ１１２に出力し、アドレスをアドレスバッファ１１３に出力す
る。また、Ｉ／Ｏコントローラ１１１は、メモリチップ１１０に対する書き込みコマンド
を受信する場合にデータをページバッファ１２０に送り、メモリチップ１１０に対する読
み出しコマンドを受信する場合にデータをページバッファ１２０から受ける。

コマンド／信号バッファ１１２は、Ｉ／Ｏコントローラ１１１から出力されたコマンド
をデコードし、そのコマンドが示す動作（例えば、読み出し、書き込み、消去など）を実
現させるための指示を電圧コントローラ１１４に出力する。アドレスバッファ１１３は、
Ｉ／Ｏコントローラ１１１から出力されたアドレスをデコードし、そのアドレスをドライ
バ１１６に出力する。

電圧コントローラ１１４は、コマンド／信号バッファ１１２から出力されたコマンドの
指示に従って、メモリセルアレイ１１９に対するアクセス動作を制御する。

電圧発生器１１５は、電圧コントローラ１１４からの制御信号CGPVDACに基づき、例え
ば、書き込み動作を実現するためのプログラム電圧CGPVを発生する。電圧発生器１１５は
、電圧コントローラ１１４からの制御信号CGRVDACに基づき、例えば、読み出し動作を実
現するための読み出し電圧CGRVを発生する。

チップ温度センサ１２１は、メモリチップ１１０の温度を計測し、計測した温度の情報
をメモリチップ温度情報として電圧コントローラ１１４に出力する。チップ温度センサ１
２１はメモリチップ１１０内に搭載されてもよいし、メモリチップ１１０の近傍に配置さ
れてもよい。

電圧コントローラ１１４は、チップ温度センサ１２１から出力されたメモリチップ温度
情報を、コマンド／信号バッファ１１２、Ｉ／Ｏコントローラ１１１を介して、メモリコ
ントローラ２００へ出力する。電圧コントローラ１１４は、チップ温度センサ１２１から
出力されたメモリチップ温度情報を取得し、取得したメモリチップ温度情報を用いてプロ
グラム電圧を発生させるための制御信号CGPVDACを補正してもよい。

ドライバ１１６は、アドレスバッファ１１３からのアドレスと電圧コントローラ１１４
からの指示と、に基づき、センスアンプ１１７、ロウデコーダ１１８、及び、メモリセル
アレイ１１９の動作を制御する。

ロウデコーダ１１８は、ブロックアドレスやページアドレスをデコードして、対応する
ブロックＢＬＫのいずれかのワード線を選択する。そしてロウデコーダ１１８は、選択ワ
ード線及び非選択ワード線等に、適切な電圧を印加する。

センスアンプ１１７は、データの読み出し時には、メモリセルからビット線に読み出さ
れたデータをセンスする。またデータの書き込み時には、書き込みデータをメモリセルに
転送する。

次に、上記メモリセルアレイ１１９の備えるブロックＢＬＫの構成について、図６を用
いて説明する。図６は、ブロックＢＬＫの回路図である。

図示するように、ブロックＢＬＫは例えば４つのストリングユニットＳＵ（ＳＵ０〜Ｓ
Ｕ３）を含む。また各々のストリングユニットＳＵは、複数のＮＡＮＤストリング１３１
を含む。

ＮＡＮＤストリング１３１の各々は、例えば８個のメモリセルトランジスタＭＴ（ＭＴ
０〜ＭＴ７）と、選択トランジスタＳＴ１、ＳＴ２とを含んでいる。メモリセルトランジ
スタＭＴは、制御ゲートと電荷蓄積層とを含む積層ゲートを備え、データを不揮発に保持
する。なお、メモリセルトランジスタＭＴの個数は８個に限られず、１６個や３２個、６
４個、１２８個等であってもよく、その数は限定されるものではない。メモリセルトラン
ジスタＭＴは、選択トランジスタＳＴ１、ＳＴ２間に、その電流経路が直列接続されるよ
うにして配置されている。この直列接続の一端側のメモリセルトランジスタＭＴ７の電流
経路は選択トランジスタＳＴ１の電流経路の一端に接続され、他端側のメモリセルトラン
ジスタＭＴ０の電流経路は選択トランジスタＳＴ２の電流経路の一端に接続されている。

ストリングユニットＳＵ０〜ＳＵ３の各々の選択トランジスタＳＴ１のゲートは、それ
ぞれセレクトゲート線ＳＧＤ０〜ＳＧＤ３に共通接続される。他方で、選択トランジスタ
ＳＴ２のゲートは、複数のストリングユニット間で同一のセレクトゲート線ＳＧＳに共通
接続される。また、同一のブロックＢＬＫ０内にあるメモリセルトランジスタＭＴ０〜Ｍ
Ｔ７の制御ゲートはそれぞれワード線ＷＬ０〜ＷＬ７に共通接続される。

すなわち、ワード線ＷＬ０〜ＷＬ７及びセレクトゲート線ＳＧＳは同一ブロックＢＬＫ
内の複数のストリングユニットＳＵ０〜ＳＵ３間で共通に接続されているのに対し、セレ
クトゲート線ＳＧＤは、同一ブロックＢＬＫ内であってもストリングユニットＳＵ０〜Ｓ
Ｕ３毎に独立している。

また、メモリセルアレイ１１９内でマトリクス状に配置されたＮＡＮＤストリング１３
１のうち、同一行にあるＮＡＮＤストリング１３１の選択トランジスタＳＴ１の電流経路
の他端は、いずれかのビット線ＢＬ（ＢＬ０〜ＢＬ（Ｌ−１）、（Ｌ−１）は１以上の自
然数）に共通接続される。すなわちビット線ＢＬは、複数のブロックＢＬＫ間でＮＡＮＤ
ストリング１３１を共通に接続する。また、選択トランジスタＳＴ２の電流経路の他端は
ソース線ＳＬに共通に接続されている。ソース線ＳＬは、例えば複数のブロック間でＮＡ
ＮＤストリング１３１を共通に接続する。

前述の通り、同一のブロックＢＬＫ内にあるメモリセルトランジスタＭＴのデータは、
一括して消去される。これに対してデータの読み出し及び書き込みは、いずれかのブロッ
クＢＬＫのいずれかのストリングユニットＳＵにおける、いずれかのワード線ＷＬに共通
に接続された複数のメモリセルトランジスタＭＴにつき、一括して行われる。メモリセル
がシングルレベルセル（ＳＬＣ）である場合は、この一括して行われる単位が１ページに
対応する。

図７は、本実施形態に係るメモリセルアレイ１１９の一部領域の断面図である。図示す
るように、ｐ型ウェル領域２０上に複数のＮＡＮＤストリング１３１が形成されている。
すなわち、ウェル領域２０上には、セレクトゲート線ＳＧＳとして機能する複数の配線層
２７、ワード線ＷＬとして機能する複数の配線層２３、及びセレクトゲート線ＳＧＤとし
て機能する複数の配線層２５が形成されている。

そして、これらの配線層２５、２３、及び２７を貫通してウェル領域２０に達するメモ
リホール２６が形成されている。メモリホール２６の側面には、ブロック絶縁膜２８、電
荷蓄積層２９（絶縁膜）、及びゲート絶縁膜３０が順次形成され、更にメモリホール２６
内を導電膜３１が埋め込んでいる。導電膜３１は、ＮＡＮＤストリング１３１の電流経路
として機能し、メモリセルトランジスタＭＴ並びに選択トランジスタＳＴ１及びＳＴ２の
動作時にチャネルが形成される領域である。

各ＮＡＮＤストリング１３１において、複数（本例では４層）設けられた配線層２７は
、電気的に共通に接続されて、同一のセレクトゲート線ＳＧＳに接続される。すなわち、
この４層の配線層２７は、実質的に１つの選択トランジスタＳＴ２のゲート電極として機
能する。これは選択トランジスタＳＴ１（４層のセレクトゲート線ＳＧＤ）についても同
様である。

以上の構成により、各ＮＡＮＤストリング１３１において、ウェル領域２０上に選択ト
ランジスタＳＴ２、複数のメモリセルトランジスタＭＴ、及び選択トランジスタＳＴ１が
順次積層されている。

なお、図７の例では選択トランジスタＳＴ１及びＳＴ２は、メモリセルトランジスタＭ
Ｔと同様に電荷蓄積層２９を備えている。しかし選択トランジスタＳＴ１及びＳＴ２は、
実質的にデータを保持するメモリセルとして機能するものでは無く、スイッチとして機能
する。この際、選択トランジスタＳＴ１及びＳＴ２がオン／オフする閾値は、電荷蓄積層
２９に電荷を注入することによって制御されても良い。

導電膜３１の上端には、ビット線ＢＬとして機能する配線層３２が形成される。ビット
線ＢＬは、センスアンプ１１７に接続される。

更に、ウェル領域２０の表面内には、ｎ＋型不純物拡散層３３及びｐ＋型不純物拡散層
３４が形成されている。拡散層３３上にはコンタクトプラグ３５が形成され、コンタクト
プラグ３５上には、ソース線ＳＬとして機能する配線層３６が形成される。ソース線ＳＬ
は、図示しないソース線ドライバに接続される。また拡散層３４上にはコンタクトプラグ
３７が形成され、コンタクトプラグ３７上には、ウェル配線ＣＰＷＥＬＬとして機能する
配線層３８が形成される。ウェル配線ＣＰＷＥＬＬは、図示しないウェルドライバに接続
される。配線層３６及び３８は、セレクトゲート線ＳＧＤよりも上層であり、且つ配線層
３２よりも下層のレイヤに形成されるが、この構造は一例であり、これに限定されない。

以上の構成が、図７を記載した紙面の奥行き方向に複数配列されており、奥行き方向に
並ぶ複数のＮＡＮＤストリング１３１の集合によってストリングユニットＳＵが形成され
る。また、同一のストリングユニットＳＵ内に含まれる複数のセレクトゲート線ＳＧＳと
して機能する配線層２７は、互いに共通に接続されている。つまり、隣接するＮＡＮＤス
トリング１３１間のウェル領域２０上にもゲート絶縁膜３０が形成され、拡散層３３に隣
接する半導体層２７及びゲート絶縁膜３０は、拡散層３３近傍まで形成される。

従って、選択トランジスタＳＴ２がオン状態とされる際には、そのチャネルはメモリセ
ルトランジスタＭＴ０と拡散層３３とを電気的に接続する。また、ウェル配線ＣＰＷＥＬ
Ｌに電圧を印加することで、導電膜３１に電位を与えることが出来る。

なお、メモリセルアレイ１１９の構成についてはその他の構成であっても良い。すなわ
ちメモリセルアレイ１１９の構成については、例えば、“三次元積層不揮発性半導体メモ
リ”という２００９年３月１９日に出願された米国特許出願１２／４０７，４０３号に記
載されている。また、“三次元積層不揮発性半導体メモリ”という２００９年３月１８日
に出願された米国特許出願１２／４０６，５２４号、“不揮発性半導体記憶装置及びその
製造方法”という２０１０年３月２５日に出願された米国特許出願１２／６７９，９９１
号“半導体メモリ及びその製造方法”という２００９年３月２３日に出願された米国特許
出願１２／５３２，０３０号に記載されている。これらの特許出願は、その全体が本願明
細書において参照により援用されている。

次に、第１の実施形態に係るメモリシステムの不揮発性メモリ１００に格納されたデー
タに対するアクセス処理について説明する。

第１の実施形態に係るメモリシステムでは、メモリシステム１がホスト装置２から読み
出し要求、書き込み要求、データ消去要求、トリムコマンドのようなデータ削除要求等を
受信した場合や、バックグラウンドでメモリコントローラ２００が、ガベージコレクショ
ンや、リフレッシュや、ウェアレベリングや、パトロールリード等を実行する場合に、メ
モリコントローラ２００は不揮発性メモリ１００にアクセスする。

ガベージコレクションは、コンパクションとも称される。不揮発性メモリ１００は、デ
ータの消去単位とデータの読み書き単位が異なるため、不揮発性メモリ１００の書き換え
が進むと、無効データによって、ブロックが断片化され、このような断片化されたブロッ
クが増えると、使用可能なブロックが少なくなる。ガベージコレクションは、使用可能な
ブロックを増加させるための処理で、例えば、有効データおよび無効データが含まれてい
る複数のアクティブブロックから有効データを集めて、別のブロックに書き直し、フリー
ブロックを確保する処理を意味する。

アクティブブロックは、有効データが記録されているブロックを示す。フリーブロック
は、有効データが記録されていないブロックを示す。フリーブロックは、消去した後、消
去済みブロックとして再利用可能である。フリーブロックは、本実施形態では、有効デー
タが記録されていない消去前のブロックと、消去済みブロックとの両方を含んでいる。有
効データとは、論理アドレスと対応付けられているデータであり、無効データとは論理ア
ドレスが対応付けられていないデータである。消去済みブロックは、データが書き込まれ
ると、アクティブブロックとなる。

リフレッシュは、例えば、誤り訂正処理における訂正ビット数が増加する等のようにあ
るブロック内のデータの劣化が検出された場合に、当該ブロック内のデータを別のブロッ
クに書き直す処理である。

ウェアレベリングは、例えば、書き換え回数や消去回数が多いブロックに記憶されてい
るデータと、書き換え回数や消去回数の少ないブロックに記憶されているデータとを入れ
替えることで、不揮発性メモリ１００のブロックの書き換え回数を平準化する処理である
。

パトロールリードは、エラーの増加したブロックを検出するために、例えば、不揮発性
メモリ１００に記憶されているデータを所定単位ずつ読み出し、当該読み出されたデータ
を復号回路２４２での誤り訂正結果に基づいてテストする処理である。このテスト処理で
は、例えば、読み出されたデータの誤りビット数を閾値と比較し、誤りビット数が閾値を
越えたデータをリフレッシュの対象とする。

なお、以下の説明では、ホスト装置２から読み出し要求を受け取った場合のメモリシス
テム１の処理、及び、ホスト装置２からデータ書き込み要求を受け取った場合のメモリシ
ステム１の処理、及び、メモリコントローラ２００が不揮発性メモリ１００の所定のブロ
ックを消去することに決定した場合のメモリシステム１の処理を、メモリコントローラ２
００が不揮発性メモリ１００に格納されたデータに対するアクセス処理の例として説明す
る。

図８は、第１の実施形態に係るメモリシステムのホスト装置２からの読み出し要求に対
する不揮発性メモリ１００からのデータの読み出し処理のフローチャートである。このフ
ローチャートは、ホスト装置２から読み出し要求を受け、要求のあったデータを不揮発性
メモリ１００から読み出し、読み出し結果をホスト装置２へ送信する処理を示している。

前述した読み出し要求では、ホスト装置２がメモリシステム１に対して読み出したいデ
ータの量やデータの読み出し位置を示したアドレス情報等が指定されている。メモリシス
テム１は、読み出し要求の受信が可能か否かを判断し、読み出し要求の受信が可能である
場合に、ホスト装置２から読み出し要求を受信してもよい。図８のフローチャートではこ
の過程を省略し、読み出し要求の受信が可能であるとして、メモリシステム１のメモリコ
ントローラ２００がホスト装置２からホストＩ／Ｆ２１０経由で読み出し要求を受信した
段階から説明を行う。

ホスト装置２から読み出し要求を受ける（ステップ８０１）と、メモリコントローラ２
００の制御部２２０は、読み出し要求の対象となるデータの格納場所を特定するためにア
ドレス変換テーブルを使用して読み出し要求で指定されたアドレスである論理アドレスを
物理アドレスに変換し、ホスト装置２からの読み出し要求を処理するためにどのメモリチ
ップ１１０のどの物理アドレスへアクセスすればよいかを解決する（ステップ８０２）。

本実施形態では、ホスト装置２からの読み出し要求で指定された論理アドレスに対する
アクセス先のメモリチップ１１０がメモリチップ１１０−１であるとして説明する。

次に、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温度
を、温度センサＩ／Ｆ２６０を介して取得する（ステップ８０３）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第１の温度より高いかどうかを判定する（ステップ８０４）。

メモリコントローラ２００の温度が所定の第１の温度より高くない場合（ステップ８０
４：Ｎｏ）、メモリコントローラ２００の制御部２２０は、アクセス先のメモリチップ１
１０−１からのメモリチップ温度情報読み出しをメモリＩ／Ｆ２５０へ指示し、メモリＩ
／Ｆ２５０経由で当該メモリチップ１１０−１からメモリチップ温度情報を取得する（ス
テップ８０５）。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１からメモリチッ
プ温度情報を取得するために、メモリＩ／Ｆ２５０経由で、メモリチップ１１０−１へコ
マンドを送信する。

図９は、メモリチップ１１０のメモリチップ温度情報を取得するために、メモリＩ／Ｆ
２５０を経由してメモリコントローラ２００からメモリチップ１１０へ送信される信号を
示すコマンドシーケンスの例を示す。図９では、入出力信号Ｉ／Ｏとして送信される信号
と、メモリチップ１１０−１のレディ／ビジー状態を示すＲ／Ｂ信号のみを示しており、
その他の信号／ＣＥ、ＡＬＥ、ＣＬＥ、／ＷＥ、及び／ＲＥの図示を省略している。

図９に示すように、メモリコントローラ２００が入出力信号Ｉ／Ｏとしてメモリチップ
温度情報取得コマンド（ＸＸｈ）を送信すると、メモリチップ１１０はビジー状態となり
、Ｒ／Ｂ信号は“Ｌ”レベルとなる。そして、メモリチップ１１０にてメモリチップ温度
情報の取得動作が開始される。メモリチップ１１０のメモリチップ温度情報がメモリコン
トローラ２００に出力され、メモリチップ１１０がレディ状態に復帰すると、Ｒ／Ｂ信号
は“Ｈ”レベルとなる。この結果、メモリチップの温度情報が、メモリコントローラ２０
０に読み出される。

図９で説明した動作は、１つのメモリチップ１１０に対してのみ行われる。すなわち、
例えば、メモリコントローラ２００は、メモリチップ１１０−１、・・・、メモリチップ
１１０−Ｎに対してそれぞれメモリチップ温度情報取得コマンドを発行することにより、
メモリコントローラ２００はメモリチップ１１０−１、・・・、メモリチップ１１０−Ｎ
それぞれの温度情報を取得でき、メモリチップ１１０−１、・・・、メモリチップ１１０
−Ｎそれぞれの温度を認識できる。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１から取得したメ
モリチップ温度情報からメモリチップ１１０−１の温度を特定し、メモリチップ１１０−
１の温度が所定の第２の温度より高いかどうかを判定する（ステップ８０６）。所定の第
２の温度は所定の第１の温度と同じであってもよいし、異なる温度であってもよい。

メモリチップ１１０−１の温度が所定の第２の温度より高くない場合（ステップ８０６
：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステップ
８０７）。

この昇温処理の実行は、メモリコントローラ２００の温度およびメモリチップ１１０の
温度を上げるために実行する処理である。昇温処理の実行は、例えば、メモリコントロー
ラ２００の制御部２２０が、図示しないヒータ等の昇温部を駆動させることでもよいし、
メモリコントローラ２００の制御部２２０が符号化部／復号部２４０を駆動させることで
あってもよい。また、メモリシステム１のメモリコントローラ２００の温度およびメモリ
チップ１１０の温度を上げられるのであれば、メモリコントローラ２００の制御部２２０
は、昇温部の駆動、符号化部／復号部２４０の駆動とは別の処理を実行してもよい。なお
、メモリシステム１が昇温部を実装する場合、昇温部は基板４００に実装され得る。また
、昇温部は、昇温回路、昇温器、昇温モジュールとも称される。

ここで、符号化部／復号部２４０を駆動させるとは、復号回路２４２を駆動させず符号
化回路２４１を駆動させること、または、符号化回路２４１と復号回路２４２をともに駆
動させること、または、符号化回路２４１を駆動させず復号回路２４２を駆動させること
を含む。

符号化回路２４１を駆動させるとは、例えば、ダミーデータを符号化回路２４１へ出力
し、符号化回路２４１により符号化されたダミーデータを破棄（無視）することである。
ここで、ダミーデータとは、メモリチップ１１０へユーザデータとして書き込まれないデ
ータであればよく、オールゼロ、オール１等の任意の値でよい。

復号回路２４２を駆動させるとは、例えば、ダミーデータを復号回路２４２へ出力し、
復号回路２４２による復号結果を破棄（無視）することである。ここでもダミーデータと
は、メモリチップ１１０へユーザデータとして書き込まれないデータであればよく、オー
ルゼロ、オール１等の任意の値でよい。ここで、復号回路２４２がダミーデータを復号で
きた場合はダミーデータの復号後のデータが、復号回路２４２が復号できなかった場合、
つまり復号回路２４２が誤り訂正に失敗した場合は誤り訂正失敗が、復号結果となる。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

メモリコントローラ２００の温度が所定の第１の温度より高い場合（ステップ８０４：
Ｙｅｓ）、または、メモリチップ１１０−１の温度が所定の第２の温度より高い場合（ス
テップ８０６：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、メモリチップ１
１０−１からのデータ読み出しをメモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由
でメモリチップ１１０−１からデータを読み出す（ステップ８０８）。

次に、メモリコントローラ２００は、メモリチップ１１０−１から読み出したデータを
復号する（ステップ８０９）。メモリコントローラ２００の制御部２２０は、メモリチッ
プ１１０−１からデータを読み出したデータの復号を復号回路２４２に対して指示し、復
号回路２４２は制御部２２０から指示されたデータを復号する。復号回路２４２は、復号
結果を制御部２２０に対して出力する。すなわち、復号時に誤り訂正に成功した場合は復
号されたデータを、復号時に誤り訂正に失敗した場合は誤り訂正失敗を制御部２２０に通
知する。

その後、制御部２２０は、誤り訂正に成功の場合は復号されたデータであるユーザデー
タを、誤り訂正失敗が通知された場合は読み出しエラーをホストＩ／Ｆ２１０経由でホス
ト装置２へ送信する（ステップ８１０）。

図８に示すフローチャートでは、メモリコントローラ２００の温度が所定の第１の温度
より高くなく、かつ、メモリチップ１１０−１の温度が所定の第２の温度より高くない限
り、メモリコントローラ２００の制御部２２０がメモリチップ１１０−１からデータを読
み出さないようになっているが、メモリコントローラ２００の制御部２２０は、タイムア
ウトを検出したら、つまり、所定の時間を経過したら、メモリコントローラ２００の制御
部２２０がメモリチップ１１０−１からデータを読み出して復号されたデータをホスト装
置２へ送信するようにしてもよい。または、メモリコントローラ２００は、タイムアウト
を検出したら、つまり、所定の時間を経過したらメモリコントローラ２００がホスト装置
２へ読み出しエラーを送信するようにしてもよい。

タイムアウトを検出する際の所定の時間の開始タイミングは、任意のタイミングでよく
、例えば、メモリシステム１がホスト装置２から読み出し要求を受信したタイミングや、
昇温処理の実行を開始するタイミング等でよい。

図１０は、第１の実施形態に係るメモリシステムのホスト装置２からの書き込み要求に
対して不揮発性メモリ１００へのデータの書き込み処理のフローチャートである。このフ
ローチャートは、ホスト装置２からデータ書き込み要求を受け、書き込み要求で指定され
たデータを不揮発性メモリ１００へ書き込み、書き込み結果をホスト装置２へ送信する処
理を示している。図１０において、図８の構成と同一部分は同一符号で示す。

前述した書き込み要求では、ユーザデータやユーザデータのアドレス情報等が指定され
ている。メモリシステム１は、書き込み要求の受信が可能か否かを判断し、書き込み要求
の受信が可能である場合に、ホスト装置２から書き込み要求を受信してもよい。図１０の
フローチャートではこの過程を省略し、書き込み要求の受信が可能であるとして、メモリ
システム１のメモリコントローラ２００がホスト装置２からホストＩ／Ｆ２１０経由で書
き込み要求を受信した段階から説明を行う。

ホスト装置２から書き込み要求を受けると（ステップ１００１）、メモリコントローラ
２００の制御部２２０は、書き込み要求で指定された論理アドレスに対応する物理アドレ
スを決定し、決定された物理アドレスをアドレス変換テーブルへ反映させる（ステップ１
００２）。そして、メモリコントローラ２００の制御部２２０は、書き込み要求で指定さ
れた書き込み対象のユーザデータの符号化を符号化回路２４１へ指示し、符号化回路２４
１は書き込み対象のユーザデータを符号化する（ステップ１００３）。

本実施形態では、ホスト２からの書き込み要求で指定された論理アドレスに対して決定
された物理アドレスに対応するメモリチップ１１０がメモリチップ１１０−１であるとし
て説明する。

次に、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温度
を、温度センサＩ／Ｆ２６０経由で取得する（ステップ８０３）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第３の温度より高いかどうかを判定する（ステップ１００４）。所定の第３の
温度は所定の第１の温度と同じであってもよいし、異なる温度であってもよい。

メモリコントローラ２００の温度が所定の第３の温度より高くない場合（ステップ１０
０４：Ｎｏ）、メモリコントローラ２００の制御部２２０は、アクセス先のメモリチップ
１１０−１のメモリチップ温度情報を取得するためにメモリチップ温度情報の読み出しを
メモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由で当該メモリチップ１１０−１か
らメモリチップ温度情報を取得する（ステップ８０５）。メモリコントローラ２００の制
御部２２０によるメモリチップ１１０−１からのメモリチップ温度情報取得処理は、ホス
ト装置２から読み出し要求を受けた場合における処理と同様である。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１から取得したメ
モリチップ温度情報によりメモリチップ１１０−１の温度を特定し、メモリチップ１１０
−１の温度が所定の第４の温度より高いかどうかを判定する（ステップ１００５）。

所定の第４の温度は所定の第２の温度と同じであってもよいし、異なる温度であっても
よい。また、所定の第４の温度は所定の第３の温度と同じであってもよいし、異なる温度
であってもよい。

メモリチップ１１０−１の温度が所定の第４の温度より高くない場合（ステップ１００
５：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステッ
プ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

昇温処理の実行として符号化部／復号部２４０を駆動させる場合、メモリシステム１が
ホスト装置２からの読み出し要求に対して不揮発性メモリ１００からデータを読み出す場
合と同様に、メモリコントローラ２００の制御部２２０が符号化回路２４１だけを駆動さ
せるのではなく符号化回路２４１と復号回路２４２をともに駆動させることでもよいし、
符号化回路２４１を駆動させず復号回路２４２を駆動させることでもよい。

メモリコントローラ２００の温度が所定の第３の温度より高い場合（ステップ１００４
：Ｙｅｓ）、または、メモリチップ１１０−１の温度が所定の第４の温度より高い場合（
ステップ１００５：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、メモリチッ
プ１１０−１への符号化されたデータの書き込みをメモリＩ／Ｆ２５０へ指示し、メモリ
Ｉ／Ｆ２５０経由でメモリチップ１１０−１へデータを書き込む（ステップ１００６）。

次に、メモリコントローラ２００は、メモリチップ１１０−１へのデータ書き込み結果
をホストＩ／Ｆ２１０経由でホスト装置２へ送信する（ステップ１００７）。

図１０に示すフローチャートでは、メモリコントローラ２００の温度が所定の第３の温
度より高くなく、かつ、メモリチップ１１０−１の温度が所定の第４の温度より高くない
と、メモリコントローラ２００の制御部２２０がメモリチップ１１０−１へデータを書き
込まないようになっているが、メモリコントローラ２００は、タイムアウトを検出したら
、つまり、所定の時間を経過したら、メモリコントローラ２００の制御部２２０がメモリ
チップ１１０−１へ符号化されたデータを書き込むようにしてもよい。または、メモリコ
ントローラ２００は、タイムアウトを検出したら、つまり、所定の時間を経過したらメモ
リコントローラ２００がホスト装置２へ書き込みエラーを送信するようにしてもよい。

タイムアウトを検出する際の所定の時間の開始タイミングは、任意のタイミングでよく
、例えば、メモリシステム１がホスト装置２から書き込み要求を受信したタイミング、昇
温処理の実行を開始するタイミング等でよい。

図１１は、第１の実施形態に係るメモリシステムのホスト装置２からの書き込み要求に
対する不揮発性メモリ１００へのデータの書き込み処理の変形例のフローチャートである
。このフローチャートは、ホスト装置２からデータ書き込み要求を受け、書き込み要求で
指定されたユーザデータを不揮発性メモリ１００へ書き込み、書き込み結果をホスト装置
２へ送信する処理を示している。図１１において、図８、図１０の構成と同一部分は同一
符号で示す。

本変形例に係るメモリシステムでは、メモリチップ１１０の温度が所定の第４の温度よ
り高くない場合（ステップ１００５：Ｎｏ）、メモリコントローラ２００の制御部２２０
が昇温処理を実行するのではなく、メモリチップ１１０−１とは別のメモリチップ１１０
であるメモリチップ１１０−２、・・・、メモリチップ１１０−Ｎの温度を取得する（ス
テップ１１０１）。

そして、メモリコントローラ２００の制御部２２０が、メモリチップ１１０−２、・・
・、メモリチップ１１０−Ｎのうち温度が第４の基準値よりも高いメモリチップが存在す
るか判定する（ステップ１１０２）。

温度が第４の基準値よりも高いメモリチップが存在しない場合（ステップ１１０２：Ｎ
ｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行し（ステップ８０７
）、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

温度が第４の基準値よりも高いメモリチップが存在する場合（ステップ１１０２：Ｙｅ
ｓ）、メモリコントローラ２００の制御部２２０が、書き込み要求で指定された論理アド
レスに対応する物理アドレスを変更し、変更後の物理アドレスをアドレス変換テーブルへ
反映させる（ステップ１１０３）。

本変形例では、変更後の物理アドレスに対応するメモリチップ１１０がメモリチップ１
１０−２であると仮定して、すなわち、メモリチップ１１０−２、・・・、メモリチップ
１１０−Ｎのうち温度が第４の温度よりも高いメモリチップ１１０がメモリチップ１１０
−２であると仮定して説明する。

メモリコントローラ２００の制御部２２０は、変更後の物理アドレスをアドレス変換テ
ーブルへ反映させる際（ステップ１１０３）、変更後の物理アドレスがメモリチップ１１
０−２に対応する物理アドレスとなるようにアドレス変換テーブルを変更する。

メモリコントローラ２００の制御部２２０は、変更後の物理アドレスをアドレス変換テ
ーブルへ反映させた（ステップ１１０３）後、メモリチップ１１０−２への符号化された
データの書き込みをメモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由でメモリチッ
プ１１０−２へデータを書き込む（ステップ１００６）。

次に、メモリコントローラ２００は、メモリチップ１１０−２へのデータ書き込み結果
をホストＩ／Ｆ２１０経由でホスト装置２へ送信する（ステップ１００７）。

一方で、メモリコントローラ２００の温度が所定の第３の温度より高い場合（ステップ
１００４：Ｙｅｓ）、または、メモリチップ１１０−１の温度が所定の第４の温度より高
い場合（ステップ１００５：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、メ
モリチップ１１０−１への符号化されたデータの書き込みをメモリＩ／Ｆ２５０へ指示し
、メモリＩ／Ｆ２５０経由でメモリチップ１１０−１へデータを書き込み（ステップ１０
０６）、メモリコントローラ２００は、メモリチップ１１０−１へのデータ書き込み結果
をホストＩ／Ｆ２１０経由でホスト装置２へ送信する（ステップ１００７）。

本変形例では、メモリチップ温度情報を取得する前に、ホスト装置２の書き込み要求で
指定された論理アドレスに対応する物理アドレスを決定しているが（ステップ１００２）
、メモリチップ温度情報を取得する前に書き込み要求で指定された論理アドレスに対応す
る物理アドレスを決定するのではなく、メモリチップ温度情報を取得して、取得したメモ
リチップ温度情報に基づいて書き込み要求で指定された論理アドレスに対応する物理アド
レスを決定してもよい。

すなわち、本変形例では、メモリチップ１１０−１、・・・、メモリチップ１１０−Ｎ
のメモリチップ温度情報を取得して、メモリチップ１１０−１の温度が所定の第４の温度
より高くないが、メモリチップ１１０−２の温度が所定の第４の温度より高い場合に、メ
モリチップ１１０−２をデータ書き込み先のメモリチップ１１０に決定して、メモリチッ
プ１１０−２に対応する物理アドレスをアドレス変換テーブルへ反映させてもよい。

図１２は、第１の実施形態に係るメモリシステムの不揮発性メモリ１００の所定のブロ
ックの消去処理のフローチャートである。図１２のフローチャートでは、メモリコントロ
ーラ２００が不揮発性メモリ１００の所定のブロックを消去することに決定した段階から
説明を行う。図１２において、図８の構成と同一部分は同一符号で示す。

本実施形態では、消去対象となる所定のブロックを含むメモリチップ１１０がメモリチ
ップ１１０−１であるとして説明する。

メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温度を、温
度センサＩ／Ｆ２６０経由で取得する（ステップ８０３）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第５の温度より高いかどうかを判定する（ステップ１２０１）。所定の第５の
温度は、所定の第１の温度または所定の第３の温度と同じであってもよいし、異なる温度
であってもよい。

メモリコントローラ２００の温度が所定の第５の温度より高くない場合（ステップ１２
０１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、アクセス先のメモリチップ
１１０−１のメモリチップ温度情報を取得するためにメモリチップ温度情報の読み出しを
メモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由で当該メモリチップ１１０−１か
らメモリチップ温度情報を取得する（ステップ８０５）。メモリコントローラ２００の制
御部２２０によるメモリチップ１１０−１からのメモリチップ温度情報取得処理は、ホス
ト装置２から読み出し要求を受けた場合における処理と同様である。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１から取得したメ
モリチップ温度情報によりメモリチップ１１０−１の温度を特定し、メモリチップ１１０
−１の温度が所定の第６の温度より高いかどうかを判定する（ステップ１２０２）。

所定の第６の温度は、所定の第２の温度または所定の第４の温度と同じであってもよい
し、異なる温度であってもよい。また、所定の第６の温度は所定の第５の温度と同じであ
ってもよいし、異なる温度であってもよい。

メモリチップ１１０−１の温度が所定の第６の温度より高くない場合（ステップ１２０
２：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステッ
プ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

昇温処理の実行として符号化部／復号部２４０を駆動させる場合、メモリシステム１が
ホスト装置２からの読み出し要求に対して不揮発性メモリ１００からデータを読み出す場
合と同様に、メモリコントローラ２００の制御部２２０が符号化回路２４１だけを駆動さ
せるのではなく符号化回路２４１と復号回路２４２をともに駆動させることでもよいし、
符号化回路２４１を駆動させず復号回路２４２を駆動させることでもよい。

メモリコントローラ２００の温度が所定の第５の温度より高い場合（ステップ１２０１
：Ｙｅｓ）、または、メモリチップ１１０−１の温度が所定の第６の温度より高い場合（
ステップ１２０２：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、所定のブロ
ックの消去をメモリＩ／Ｆ２５０へ指示する（ステップ１２０３）。

次に、メモリコントローラ２００は、メモリチップ１１０−１に対するブロック消去結
果を、消去ブロックを管理する管理テーブルへ反映してもよい。

図１２に示すフローチャートでは、メモリコントローラ２００の温度が所定の第５の温
度より高くなく、かつ、メモリチップ１１０−１の温度が所定の第６の温度より高くない
と、メモリコントローラ２００の制御部２２０がメモリチップ１１０−１のブロックを消
去しないようになっているが、メモリコントローラ２００は、タイムアウトを検出したら
、つまり、所定の時間を経過したら、メモリコントローラ２００の制御部２２０がメモリ
チップ１１０−１の所定のブロックを消去してもよい。または、メモリコントローラ２０
０は、タイムアウトを検出したら、つまり、所定の時間を経過したらメモリコントローラ
２００がメモリチップ１１０−１の所定のブロックの消去を断念してもよい。

タイムアウトを検出する際の所定の時間の開始タイミングは、任意のタイミングでよく
、例えば、メモリコントローラ２００が不揮発性メモリ１００の所定のブロックを消去す
ることを決定したタイミング、昇温処理の実行を開始するタイミング等でよい。

以上のように、第１の実施形態によれば、メモリシステム１において、メモリコントロ
ーラ２００の温度が所定の温度より高くなく、アクセス先のメモリチップ１１０の温度が
所定の温度より高くない場合、メモリコントローラ２００は、メモリコントローラ２００
の温度やメモリチップ１１０の温度を上げるために昇温処理を実行する。昇温処理を実行
した後、メモリコントローラ２００の温度が所定の温度より高くなるか、アクセス先のメ
モリチップ１１０の温度が所定の温度より高くなった場合に、メモリコントローラ２００
は、メモリチップ１１０へアクセスする。

本実施形態に係るメモリシステムでは、メモリコントローラ２００の温度またはメモリ
チップ１１０の温度がそれぞれに対応する所定の温度よりも高くない場合、メモリコント
ローラ２００の温度またはメモリチップ１１０の温度がそれぞれに対応する所定の温度に
達するのを待ってから不揮発性メモリ１１０へのアクセスが行われるため、不揮発性メモ
リ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０のメモリセルのストレ
スを減らすことが出来、不揮発性メモリ１１０に保存されるデータ、不揮発性メモリ１１
０から読み出すデータの信頼性を向上させることが出来、不揮発性メモリ１１０からの読
み出しエラー、不揮発性メモリ１１０に対する書き込みエラーの発生頻度を減らすことが
出来る。

（第２の実施形態）
図１３は、第２の実施形態に係るメモリシステムのホスト装置２からの読み出し要求に
対する不揮発性メモリ１００からのデータの読み出し処理のフローチャートである。図１
３において、図８の構成と同一部分は同一符号で示す。尚、本実施形態の説明において、
第１実施形態と同様の構成および動作については、重複する説明を省略する。また、本実
施形態におけるメモリシステム１の外観及び構成等は、図１乃至図７と同様とする。

本実施形態では、第１の実施形態と同様に、ホスト装置２からの読み出し要求で指定さ
れた論理アドレスに対するアクセス先のメモリチップ１１０がメモリチップ１１０−１で
あるとして説明する。

第２の実施形態に係るメモリシステムが、第１の実施形態に係るメモリシステムと異な
る点は、メモリコントローラ２００の制御部２２０が、読み出し要求で指定されたアドレ
スである論理アドレスを物理アドレスに変換し、ホスト装置２からの読み出し要求を処理
するためにどのメモリチップ１１０のどの物理アドレスへアクセスすればよいかを解決す
る処理（ステップ８０２）の後、メモリチップ１１０−１からデータを読み出し、読み出
しが成功した場合、つまり読み出したデータを復号できた場合は、メモリコントローラ２
００の温度やメモリチップ１１０の温度を取得すること無く、復号されたデータをホスト
装置２へ送信することにある。

メモリコントローラ２００の制御部２２０は、読み出し要求で指定されたアドレスであ
る論理アドレスを物理アドレスに変換し、ホスト装置２からの読み出し要求を処理するた
めにどのメモリチップ１１０のどの物理アドレスへアクセスすればよいかを解決すると（
ステップ８０２）、メモリチップ１１０−１からのデータ読み出しをメモリＩ／Ｆ２５０
へ指示し、メモリＩ／Ｆ２５０経由でメモリチップ１１０−１からデータを読み出す（ス
テップ１３０１）。

そして、メモリコントローラ２００は、メモリチップ１１０−１から読み出したデータ
を復号する（ステップ１３０２）。メモリコントローラ２００の制御部２２０は、メモリ
チップ１１０−１から読み出したデータの復号を復号回路２４２に対して指示し、復号回
路２４２は制御部２２０から指示されたデータを復号する。復号回路２４２は、復号結果
を制御部２２０に対して出力する。すなわち、復号時に誤り訂正に成功した場合は復号さ
れたデータを、復号時に誤り訂正に失敗した場合は誤り訂正失敗を制御部２２０に通知す
る。

メモリコントローラ２００の制御部２２０は、復号回路２４２による復号が成功した場
合（ステップ１３０３：Ｙｅｓ）、つまり、復号時に誤り訂正に成功した場合、復号され
たデータであるユーザデータをホストＩ／Ｆ２１０経由でホスト装置２へ送信する（ステ
ップ８１０）。

メモリコントローラ２００の制御部２２０は、復号回路２４２による復号が成功しなか
った場合（ステップ１３０３：Ｎｏ）、つまり、復号回路２４２から誤り訂正失敗が通知
された場合、メモリコントローラ２００の温度を、温度センサＩ／Ｆ２６０経由で取得し
（ステップ８０３）、以降は、第１の実施形態に係るメモリシステムと同様の処理を実行
する。

上述した第２の実施形態によれば、メモリシステム１において、第１の実施形態と同様
に、不揮発性メモリ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０から
読み出すデータの信頼性を向上させることが出来る。

また、第２の実施形態によれば、ホスト装置２からの読み出し要求に対して、メモリチ
ップ１１０からの読み出しが成功した場合は、メモリコントローラ２００の温度、メモリ
チップ１１０の温度を取得する処理を実行しないため、メモリコントローラ２００の温度
、メモリチップ１１０の温度を取得する場合に比べてレイテンシが短くなる。

（第３の実施形態）
図１４は、第３の実施形態に係るメモリシステムのホスト装置２からのデータ書き込み
要求に対して不揮発性メモリ１００へのデータの書き込み処理のフローチャートである。
図１４において、図１０の構成と同一部分は同一符号で示す。尚、本実施形態の説明にお
いて、第１実施形態と同様の構成および動作については、重複する説明を省略する。また
、本実施形態におけるメモリシステム１の外観及び構成等は、図１乃至図７と同様とする
。

本実施形態では、第１の実施形態と同様に、ホスト装置２からの書き込み要求で指定さ
れた論理アドレスに対して決定された物理アドレスに対応するメモリチップ１１０がメモ
リチップ１１０−１であるとして説明する。

第３の実施形態に係るメモリシステムが、第１の実施形態に係るメモリシステムと異な
る点は、メモリコントローラ２００の制御部２２０が、書き込み要求で指定された書き込
み対象のユーザデータを符号化した（ステップ１００３）後、メモリチップ１１０−１に
対して符号化されたデータを書き込み、書き込みが成功した場合にホスト装置２へ書き込
みが成功したこと示す応答を送信することにある。

メモリコントローラ２００の制御部２２０は、書き込み要求で指定された書き込み対象
のユーザデータの符号化を符号化回路２４１へ指示し、符号化回路２４１が書き込み対象
のユーザデータを符号化する処理を実行した（ステップ１００３）後、メモリコントロー
ラ２００の制御部２２０は、メモリチップ１１０−１に対する符号化されたデータの書き
込みをメモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由でメモリチップ１１０−１
へデータを書き込む（ステップ１４０１）。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１への書き込みが
成功した場合（ステップ１４０２：Ｙｅｓ）、ホスト装置２へ書き込みが成功したこと示
す応答を送信する（ステップ１００７）。メモリコントローラ２００の制御部２２０は、
メモリチップ１１０−１への書き込みが成功したか否かを、例えば、メモリチップ１１０
−１に対するデータの書き込み指示に対してメモリチップ１１０−１からメモリＩ／Ｆ２
５０経由で出力された応答により判定する。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１への書き込みが
成功しなかった場合（ステップ１４０２：Ｎｏ）、メモリコントローラ２００の温度を、
温度センサＩ／Ｆ２６０経由で取得し（ステップ８０３）、以降は、ステップ１４０１で
のデータの書き込み先の物理アドレスとは別の物理アドレスへデータを書き込むことを除
いて、第１の実施形態に係るメモリシステムと同様の処理を実行する。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１への書き込みが
成功しなかった場合（ステップ１４０２：Ｎｏ）、メモリコントローラ２００の温度を、
温度センサＩ／Ｆ２６０経由で取得した（ステップ８０３）後、メモリコントローラ２０
０の温度が所定の第３の温度より高いかどうかを判定する（ステップ１００４）。

メモリコントローラ２００の温度が所定の第３の温度より高くない場合（ステップ１０
０４：Ｎｏ）、メモリコントローラ２００の制御部２２０は、メモリＩ／Ｆ２５０経由で
メモリチップ１１０−１からメモリチップ温度情報を取得する（ステップ８０５）。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１から取得したメ
モリチップ温度情報によりメモリチップ１１０−１の温度を特定し、メモリチップ１１０
−１の温度が所定の第４の温度より高いかどうかを判定する（ステップ１００５）。

メモリチップ１１０−１の温度が所定の第４の温度より高くない場合（ステップ１００
５：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行して（ステッ
プ８０７）、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度セ
ンサＩ／Ｆ２６０経由で取得する（ステップ８０３）。

メモリコントローラ２００の温度が所定の第３の温度より高い場合（ステップ１００４
：Ｙｅｓ）、または、メモリチップ１１０−１の温度が所定の第４の温度より高い場合（
ステップ１００５：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、書き込み要
求で指定された論理アドレスに対応する物理アドレスを変更し、変更後の物理アドレスを
アドレス変換テーブルへ反映させる（ステップ１４０３）。

メモリコントローラ２００の制御部２２０は、変更後の物理アドレスをアドレス変換テ
ーブルへ反映させる際（ステップ１４０３）、変更後の物理アドレスが、ステップ１４０
１にてデータ書き込みを実行した物理アドレスとは別の物理アドレスとなるようにする。

その後、メモリコントローラ２００の制御部２２０は、ステップ１４０３で変更された
物理アドレスに対するデータ書き込みをメモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５
０経由でメモリチップ１１０−１へデータを書き込む（ステップ１４０４）。

上述した第３の実施形態によれば、メモリシステム１において、第１の実施形態と同様
に、不揮発性メモリ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０に保
存されるデータの信頼性を向上させることが出来る。

また、第３の実施形態によれば、ホスト装置２からの書き込み要求に対して、メモリチ
ップ１１０への書き込みが成功した場合は、メモリコントローラ２００の温度、メモリチ
ップ１１０の温度を取得する処理を実行しないため、メモリコントローラ２００の温度、
メモリチップ１１０の温度を取得する場合に比べてレイテンシが短くなる。

（第４の実施形態）
図１５は、第４の実施形態に係るメモリシステムの不揮発性メモリ１００の所定のブロ
ックの消去処理のフローチャートである。図１５のフローチャートでは、メモリコントロ
ーラ２００が不揮発性メモリ１００の所定のブロックを消去することに決定した段階から
説明を行う。図１５において、図１２の構成と同一部分は同一符号で示す。尚、本実施形
態の説明において、第１実施形態と同様の構成および動作については、重複する説明を省
略する。また、本実施形態におけるメモリシステム１の外観及び構成等は、図１乃至図７
と同様とする。

本実施形態では、消去対象となる所定のブロックを含むメモリチップ１１０がメモリチ
ップ１１０−１であるとして説明する。

第４の実施形態に係るメモリシステムが、第１の実施形態に係るメモリシステムと異な
る点は、メモリコントローラ２００の制御部２２０が、メモリコントローラ２００が不揮
発性メモリ１００の所定のブロックを消去することに決定した後、メモリコントローラ２
００の温度等を取得せずに所定のブロックを消去し、消去が成功しなかった場合にメモリ
コントローラ２００の温度等を取得することにある。

メモリコントローラ２００の制御部２２０は、所定のブロックの消去をメモリＩ／Ｆ２
５０へ指示する（ステップ１５０１）。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１に対するブロッ
ク消去が成功したか否かを、例えば、メモリチップ１１０−１に対するブロック消去指示
に対してメモリチップ１１０−１からメモリＩ／Ｆ２５０経由で出力された応答により判
定する（ステップ１５０２）。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１に対するブロッ
ク消去が成功した場合（ステップ１５０２：Ｙｅｓ）、図１５に示すフローチャートは終
了する。メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１に対する
ブロック消去が成功した場合、ブロック消去結果を、消去ブロックを管理する管理テーブ
ルへ反映してもよい。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１に対するブロッ
ク消去が成功しなかった場合（ステップ１５０２：Ｎｏ）、メモリコントローラ２００の
温度を、温度センサＩ／Ｆ２６０経由で取得し（ステップ８０３）、以降は、第１の実施
形態に係るメモリシステムと同様の処理を実行する。

上述した第４の実施形態によれば、メモリシステム１において、第１の実施形態と同様
に、不揮発性メモリ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０のメ
モリセルのストレスを減らすことが出来る。

また、第４の実施形態によれば、所定のブロックの消去が成功した場合は、メモリコン
トローラ２００の温度、メモリチップ１１０の温度を取得する処理を実行しないため、メ
モリコントローラ２００の温度、メモリチップ１１０の温度を取得する場合に比べてブロ
ック消去にかかる時間が短くなる。

（第５の実施形態）
図１６は、第５の実施形態に係るメモリシステムのメモリコントローラの処理のフロー
チャートである。図１６において、図８の構成と同一部分は同一符号で示す。尚、本実施
形態の説明において、第１実施形態と同様の構成および動作については、重複する説明を
省略する。また、本実施形態におけるメモリシステム１の外観及び構成等は、図１乃至図
７と同様とする。

第５の実施形態に係るメモリシステムが、第１の実施形態に係るメモリシステムと異な
る点は、メモリコントローラ２００の制御部２２０が、ホスト装置２から不揮発性メモリ
１００へのアクセスが必要な要求を受信すること等とは関係なく、メモリコントローラ２
００の温度やメモリチップ１１０の温度を取得して、昇温処理を実行することにある。

図１６に示すフローチャートは、メモリコントローラ２００の制御部２２０が、所定の
タイミングで、メモリコントローラ２００の温度やメモリチップ１１０のメモリチップ温
度情報を取得し、取得した温度に応じて、昇温処理を実行する処理を示している。ここで
、所定のタイミングとは、例えば、メモリシステム１がホスト装置２からの要求を受信し
ていない場合、メモリコントローラ２００が、ガベージコレクションや、リフレッシュや
、ウェアレベリングや、パトロールリード等を実行していない場合をいう。

メモリコントローラ２００の制御部２２０は、所定のタイミングで、メモリコントロー
ラ２００の温度を温度センサＩ／Ｆ２６０を介して取得し（ステップ８０３）、取得した
メモリコントローラ２００の温度が所定の第７の温度より高いかどうかを判定する（ステ
ップ１６０１）。所定の第７の温度は、第１の実施形態のメモリコントローラ２００の処
理における所定の第１の温度または所定の第３の温度または所定の第５の温度と同じであ
ってもよいし、異なる温度であってもよい。

メモリコントローラ２００の温度が所定の第７の温度より高くない場合（ステップ１６
０１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１、
・・・、メモリチップ１１０−Ｎそれぞれに対してメモリチップ温度情報読み出しをメモ
リＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由で各々のメモリチップ温度情報を取得
する（ステップ１６０２）。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１、・・・、メモ
リチップ１１０−Ｎの中に、温度が所定の第８の温度より高いメモリチップ１１０が存在
するかどうかを判定する（ステップ１６０３）。所定の第８の温度は、第１の実施形態の
メモリコントローラ２００の処理における所定の第２の温度または所定の第４の温度また
は所定の第６の温度と同じであってもよいし、異なる温度であってもよい。また、所定の
第８の温度は、所定の第７の温度と同じであってもよいし、異なる温度であってもよい。

メモリチップ１１０−１、・・・、メモリチップ１１０−Ｎの中に、温度が所定の第８
の温度より高いメモリチップ１１０が存在しない場合（ステップ１６０３：Ｎｏ）、メモ
リコントローラ２００の制御部２２０は、昇温処理を実行する（ステップ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

メモリコントローラ２００の温度が所定の第７の温度より高い場合（ステップ１６０１
：Ｙｅｓ）、または、メモリチップ１１０−１、・・・、メモリチップ１１０−Ｎの中に
温度が所定の第８の温度より高いメモリチップ１１０が存在する場合（ステップ１６０３
：Ｙｅｓ）、図１６に示すフローチャートは終了する。

図１６に示すフローチャートでは、メモリコントローラ２００の温度が所定の第７の温
度より高くなく、かつ、メモリチップ１１０−１、・・・、メモリチップ１１０−Ｎの中
に温度が所定の第８の温度より高いメモリチップ１１０が存在しない限り、メモリコント
ローラ２００の制御部２２０が昇温処理を実行し続けることになっているが、メモリコン
トローラ２００の制御部２２０は、タイムアウトを検出したら、昇温処理の実行を止める
ようにしてもよい。

メモリコントローラ２００の制御部２２０は、例えば、メモリシステム１がホスト装置
２から要求を受信した場合や、メモリコントローラ２００がガベージコレクションやリフ
レッシュやウェアレベリングやパトロールリード等を実行する場合に、タイムアウトを検
出してもよい。また、任意のタイミングから任意の時間が経過したら、メモリコントロー
ラ２００がタイムアウトを検出するようにしてもよい。

また、図１６に示すフローチャートでは、メモリコントローラ２００の制御部２２０は
、メモリチップ１１０−１、・・・、メモリチップ１１０−Ｎの中に温度が所定の第８の
温度より高いメモリチップ１１０が存在する場合に昇温処理を実行しないようにしている
が、昇温処理を実行しない条件を適宜変更してもよい。

例えば、メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１、・・
・、メモリチップ１１０−Ｎの中に温度が所定の第８の温度より高いメモリチップ１１０
が所定の個数以上存在する場合に昇温処理を実行しないようにしてもよい。

また、例えば、メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１
、・・・、メモリチップ１１０−Ｎの中に温度が所定の第８の温度より高いメモリチップ
１１０が所定の第１の個数以上存在し、メモリチップ１１０−１、・・・、メモリチップ
１１０−Ｎの中に温度が所定の第９の温度より高いメモリチップ１１０が所定の第２の個
数以上存在する場合に昇温処理を実行しないようにしてもよい。ここで、所定の第９の温
度は所定の第８の温度とは異なり、第２の個数は第１の個数と同じであってもよいし異な
ってもよい。

上述した第５の実施形態によれば、メモリシステム１において、第１の実施形態と同様
に、不揮発性メモリ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０に保
存されるデータの信頼性を向上させることが出来る。

また、第５の実施形態によれば、メモリコントローラ２００は、ホスト装置２から要求
を受信していない場合や、ガベージコレクションやリフレッシュやウェアレベリングやパ
トロールリード等を実行していない場合に、メモリコントローラ２００の温度、メモリチ
ップ１１０の温度を上げるための処理を実行し、ホスト装置２から要求を受信する場合に
、メモリコントローラ２００の温度、メモリチップ１１０の温度を上げるための処理を実
行しない。そのため、ホスト装置２から要求を受信した場合におけるホスト装置２の要求
に対するレイテンシが短くなる。

（第６の実施形態）
図１７は、第６の実施形態に係るメモリシステムのホスト装置２からの読み出し要求に
対する不揮発性メモリ１００からのデータの読み出し処理のフローチャートである。図１
７において、図８の構成と同一部分は同一符号で示す。尚、本実施形態の説明において、
第１実施形態と同様の構成および動作については、重複する説明を省略する。また、本実
施形態におけるメモリシステム１の外観及び構成等は、図１乃至図７と同様とする。

本実施形態では、第１の実施形態と同様に、ホスト装置２からの読み出し要求で指定さ
れた論理アドレスに対するアクセス先のメモリチップ１１０がメモリチップ１１０−１で
あるとして説明する。

本実施形態に係るメモリシステムでは、第１の実施形態に係るメモリシステムと異なり
、メモリコントローラ２００の制御部２２０は、ホスト装置２からの読み出し要求を処理
するためにどのメモリチップ１１０のどの物理アドレスへアクセスすればよいかを解決す
る処理（ステップ８０２）の後、メモリチップ１１０の温度を取得すること無く、メモリ
コントローラ２００の温度に基づいて、メモリチップ１１０からのデータ読み出し処理ま
たは昇温処理を実行する。

メモリコントローラ２００の制御部２２０は、読み出し要求で指定されたアドレスであ
る論理アドレスを物理アドレスに変換し、ホスト装置２からの読み出し要求を処理するた
めにどのメモリチップ１１０のどの物理アドレスへアクセスすればよいかを解決すると（
ステップ８０２）、メモリコントローラ２００の温度を、温度センサＩ／Ｆ２６０を介し
て取得する（ステップ８０３）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第９の温度より高いかどうかを判定する（ステップ１７０１）。所定の第９の
温度は所定の第１の温度と同じであってもよいし、異なる温度であってもよい。

メモリコントローラ２００の温度が所定の第９の温度より高くない場合（ステップ８０
４：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステッ
プ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

メモリコントローラ２００の温度が所定の第９の温度より高い場合（ステップ１７０１
：Ｙｅｓ）、メモリコントローラ２００は、メモリチップ１１０−１からデータを読み出
し（ステップ８０８）、以降は第１の実施形態に係るメモリシステムと同様の処理を実行
する。

図１８は、第６の実施形態に係るメモリシステムのホスト装置２からの書き込み要求に
対する不揮発性メモリ１００へのデータの書き込み処理のフローチャートである。このフ
ローチャートは、ホスト装置２からデータ書き込み要求を受け、書き込み要求で指定され
たデータを不揮発性メモリ１００へ書き込み、書き込み結果をホスト装置２へ送信する処
理を示している。図１８において、図１０の構成と同一部分は同一符号で示す。

本実施形態に係るメモリシステムでは、第１の実施形態に係るメモリシステムと異なり
、メモリコントローラ２００の制御部２２０は、書き込み要求で指定された書き込み対象
のユーザデータを符号化した（ステップ８０２）後、メモリチップ１１０の温度を取得す
ること無く、メモリコントローラ２００の温度に基づいて、メモリチップ１１０へのデー
タ書き込み処理または昇温処理を実行する。

メモリコントローラ２００の制御部２２０は、書き込み要求で指定された論理アドレス
に対応する物理アドレスを決定し、決定された物理アドレスをアドレス変換テーブルへ反
映させる（ステップ１００２）。そして、メモリコントローラ２００の制御部２２０は、
書き込み要求で指定された書き込み対象のユーザデータの符号化を符号化回路２４１へ指
示し、符号化回路２４１は書き込み対象のユーザデータを符号化する（ステップ１００３
）。

本実施形態では、ホスト２からの書き込み要求で指定された論理アドレスに対して決定
された物理アドレスに対応するメモリチップ１１０がメモリチップ１１０−１であるとし
て説明する。

次に、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温度
を、温度センサＩ／Ｆ２６０経由で取得する（ステップ８０３）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第１０の温度より高いかどうかを判定する（ステップ１８０１）。所定の第１
０の温度は所定の第３の温度と同じであってもよいし、異なる温度であってもよい。

メモリコントローラ２００の温度が所定の第１０の温度より高くない場合（ステップ１
８０１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ス
テップ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

メモリコントローラ２００の温度が所定の第１０の温度より高い場合（ステップ１８０
１：Ｙｅｓ）、メモリコントローラ２００の制御部２２０がメモリＩ／Ｆ２５０経由でメ
モリチップ１１０−１へ符号化されたデータを書き込み（ステップ１００６）、以降は第
１の実施形態に係るメモリシステムと同様の処理を実行する。

図１９は、第６の実施形態に係るメモリシステムの不揮発性メモリ１００の所定のブロ
ックの消去処理のフローチャートである。図１９のフローチャートでは、メモリコントロ
ーラ２００が不揮発性メモリ１００の所定のブロックを消去することに決定した段階から
説明を行う。図１９において、図１２の構成と同一部分は同一符号で示す。

本実施形態では、消去対象となる所定のブロックを含むメモリチップ１１０がメモリチ
ップ１１０−１であるとして説明する。

本実施形態に係るメモリシステムでは、第１の実施形態に係るメモリシステムと異なり
、メモリコントローラ２００の制御部２２０は、メモリチップ１１０の温度を取得するこ
と無く、メモリコントローラ２００の温度に基づいて、メモリチップ１１０の所定のブロ
ックの消去処理または昇温処理を実行する。

メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温度を、温
度センサＩ／Ｆ２６０経由で取得する（ステップ８０３）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第１１の温度より高いかどうかを判定する（ステップ１９０１）。所定の第１
１の温度は、所定の第５の温度と同じであってもよいし、異なる温度であってもよい。

メモリコントローラ２００の温度が所定の第１１の温度より高くない場合（ステップ１
９０１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ス
テップ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリコントローラ２００の温度を、温度センサＩ／
Ｆ２６０経由で取得する（ステップ８０３）。

メモリコントローラ２００の温度が所定の第１１の温度より高い場合（ステップ１９０
１：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、所定のブロックの消去をメ
モリＩ／Ｆ２５０へ指示する（ステップ１２０３）。

上述した第６の実施形態によれば、メモリシステム１において、第１の実施形態と同様
に、不揮発性メモリ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０のメ
モリセルのストレスを減らすことが出来、不揮発性メモリ１１０に保存されるデータ、不
揮発性メモリ１１０から読み出すデータの信頼性を向上させることが出来、不揮発性メモ
リ１１０からの読み出しエラー、不揮発性メモリ１１０に対する書き込みエラーの発生頻
度を減らすことが出来る。

（第７の実施形態）
図２０は、第７の実施形態に係るメモリシステムのホスト装置２からの読み出し要求に
対する不揮発性メモリ１００からのデータの読み出し処理のフローチャートである。図２
０において、図８の構成と同一部分は同一符号で示す。尚、本実施形態の説明において、
第１実施形態と同様の構成および動作については、重複する説明を省略する。また、本実
施形態におけるメモリシステム１の外観及び構成等は、図１乃至図７と同様とする。

本実施形態に係るメモリシステムでは、第１の実施形態に係るメモリシステムと異なり
、メモリコントローラ２００の制御部２２０は、ホスト装置２からの読み出し要求を処理
するためにどのメモリチップ１１０のどの物理アドレスへアクセスすればよいかを解決す
る処理（ステップ８０２）の後、メモリコントローラ２００の温度を取得すること無く、
メモリチップ１１０の温度に基づいて、メモリチップ１１０からのデータ読み出し処理ま
たは昇温処理を実行する。

メモリコントローラ２００の制御部２２０は、読み出し要求で指定されたアドレスであ
る論理アドレスを物理アドレスに変換し、ホスト装置２からの読み出し要求を処理するた
めにどのメモリチップ１１０のどの物理アドレスへアクセスすればよいかを解決する（ス
テップ８０２）。

本実施形態では、第１の実施形態と同様に、ホスト装置２からの読み出し要求で指定さ
れた論理アドレスに対するアクセス先のメモリチップ１１０がメモリチップ１１０−１で
あるとして説明する。

アクセス先のメモリチップ１１０−１からのメモリチップ温度情報読み出しをメモリＩ
／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由で当該メモリチップ１１０−１からメモリ
チップ温度情報を取得する（ステップ８０５）。

その後、メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１の温度
が所定の第１２の温度より高いかどうかを判定する（ステップ２００１）。所定の第１２
の温度は所定の第２の温度と同じであってもよいし、異なる温度であってもよい。

メモリチップ１１０−１の温度が所定の第１２の温度より高くない場合（ステップ８０
４：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステッ
プ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０３に戻り、再度、メモリチップ１１０−１の温度を、温度センサＩ／Ｆ
２６０経由で取得する（ステップ８０５）。

メモリチップ１１０−１の温度が所定の第１２の温度より高い場合（ステップ２００１
：Ｙｅｓ）、メモリコントローラ２００は、メモリＩ／Ｆ２５０経由でメモリチップ１１
０−１からデータを読み出し（ステップ８０８）、以降は第１の実施形態に係るメモリシ
ステムと同様の処理を実行する。

図２１は、第７の実施形態に係るメモリシステムのホスト装置２からの書き込み要求に
対する不揮発性メモリ１００へのデータの書き込み処理のフローチャートである。このフ
ローチャートは、ホスト装置２からデータ書き込み要求を受け、書き込み要求で指定され
たデータを不揮発性メモリ１００へ書き込み、書き込み結果をホスト装置２へ送信する処
理を示している。図２１において、図１０の構成と同一部分は同一符号で示す。

本実施形態に係るメモリシステムでは、第１の実施形態に係るメモリシステムと異なり
、メモリコントローラ２００の制御部２２０は、書き込み要求で指定された書き込み対象
のユーザデータを符号化した（ステップ８０２）後、メモリコントローラ２００の温度を
取得すること無く、メモリチップ１１０の温度に基づいて、メモリチップ１１０へのデー
タ書き込み処理または昇温処理を実行する。

ホスト装置２から書き込み要求を受けると（ステップ１００１）、メモリコントローラ
２００の制御部２２０は、書き込み要求で指定された論理アドレスに対応する物理アドレ
スを決定し、決定された物理アドレスをアドレス変換テーブルへ反映させる（ステップ１
００２）。そして、メモリコントローラ２００の制御部２２０は、書き込み要求で指定さ
れた書き込み対象のユーザデータの符号化を符号化回路２４１へ指示し、符号化回路２４
１は書き込み対象のユーザデータを符号化する（ステップ１００３）。

本実施形態では、ホスト２からの書き込み要求で指定された論理アドレスに対して決定
された物理アドレスに対応するメモリチップ１１０がメモリチップ１１０−１であるとし
て説明する。

次に、メモリコントローラ２００の制御部２２０は、アクセス先のメモリチップ１１０
−１からのメモリチップ温度情報読み出しをメモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ
２５０経由で当該メモリチップ１１０−１からメモリチップ温度情報を取得する（ステッ
プ８０５）。

その後、メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１の温度
が所定の第１３の温度より高いかどうかを判定する（ステップ１８０１）。所定の第１３
の温度は所定の第４の温度と同じであってもよいし、異なる温度であってもよい。

メモリチップ１１０−１の温度が所定の第１３の温度より高くない場合（ステップ１８
０１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステ
ップ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０５に戻り、再度、メモリチップ１１０−１の温度を、メモリＩ／Ｆ２５
０経由で取得する（ステップ８０５）。

メモリチップ１１０−１の温度が所定の第１３の温度より高い場合（ステップ２１０１
：Ｙｅｓ）、メモリコントローラ２００は、メモリチップ１１０−１へ符号化されたデー
タを書き込み（ステップ１００６）、以降は第１の実施形態に係るメモリシステムと同様
の処理を実行する。

図２２は、第７の実施形態に係るメモリシステムのホスト装置２からの書き込み要求に
対する不揮発性メモリ１００へのデータの書き込み処理の変形例のフローチャートである
。このフローチャートは、ホスト装置２からデータ書き込み要求を受け、書き込み要求で
指定されたユーザデータを不揮発性メモリ１００へ書き込み、書き込み結果をホスト装置
２へ送信する処理を示している。図２２において、図１０、図１１、図２１の構成と同一
部分は同一符号で示す。

本変形例に係るメモリシステムでは、メモリチップ１１０−１の温度が所定の第１３の
温度より高くない場合（ステップ２１０１：Ｎｏ）、メモリコントローラ２００の制御部
２２０が昇温処理を実行するのではなく、メモリチップ１１０−１とは別のメモリチップ
１１０であるメモリチップ１１０−２、・・・、メモリチップ１１０−Ｎの温度を取得す
る（ステップ１１０１）。

そして、メモリコントローラ２００の制御部２２０が、メモリチップ１１０−２、・・
・、メモリチップ１１０−Ｎのうち温度が所定の第１３の温度よりも高いメモリチップが
存在するか判定する（ステップ２２０１）。

温度が所定の第１３の温度よりも高いメモリチップが存在しない場合（ステップ２２０
１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行し（ステップ
８０７）、ステップ８０５に戻り、再度、メモリチップ１１０−１の温度を、メモリＩ／
Ｆ２５０経由で取得する（ステップ８０５）。

温度が所定の第１３の温度よりも高いメモリチップが存在する場合（ステップ２２０１
：Ｙｅｓ）、メモリコントローラ２００の制御部２２０が、書き込み要求で指定された論
理アドレスに対応する物理アドレスを変更し、変更後の物理アドレスをアドレス変換テー
ブルへ反映させる（ステップ１１０３）。

本変形例では、変更後の物理アドレスに対応するメモリチップ１１０がメモリチップ１
１０−２であると仮定して、すなわち、メモリチップ１１０−２、・・・、メモリチップ
１１０−Ｎのうち温度が所定の第１３の温度よりも高いメモリチップ１１０がメモリチッ
プ１１０−２であると仮定して説明する。

メモリコントローラ２００の制御部２２０は、変更後の物理アドレスをアドレス変換テ
ーブルへ反映させる際（ステップ１１０３）、変更後の物理アドレスがメモリチップ１１
０−２に対応する物理アドレスとなるようにアドレス変換テーブルを変更する。

メモリコントローラ２００の制御部２２０は、変更後の物理アドレスをアドレス変換テ
ーブルへ反映させた（ステップ１１０３）後、メモリチップ１１０−２への符号化された
データの書き込みをメモリＩ／Ｆ２５０へ指示し、メモリＩ／Ｆ２５０経由でメモリチッ
プ１１０−２へデータを書き込む（ステップ１００６）。

次に、メモリコントローラ２００は、メモリチップ１１０−２へのデータ書き込み結果
をホストＩ／Ｆ２１０経由でホスト装置２へ送信する（ステップ１００７）。

一方で、メモリチップ１１０−１の温度が所定の第１３の温度より高い場合（ステップ
２１０１：Ｙｅｓ）、メモリコントローラ２００は、メモリＩ／Ｆ２５０経由でメモリチ
ップ１１０−１へ符号化されたデータを書き込み（ステップ１００６）、以降は第１の実
施形態に係るメモリシステムと同様の処理を実行する。

本変形例では、メモリチップ温度情報を取得する前に、ホスト装置２の書き込み要求で
指定された論理アドレスに対応する物理アドレスを決定しているが（ステップ１００２）
、メモリチップ温度情報を取得する前に書き込み要求で指定された論理アドレスに対応す
る物理アドレスを決定するのではなく、メモリチップ温度情報を取得して、取得したメモ
リチップ温度情報に基づいて書き込み要求で指定された論理アドレスに対応する物理アド
レスを決定してもよい。

すなわち、本変形例では、メモリチップ１１０−１、・・・、メモリチップ１１０−Ｎ
のメモリチップ温度情報を取得して、メモリチップ１１０−１の温度が所定の第１３の温
度より高くないが、メモリチップ１１０−２の温度が所定の第１３の温度より高い場合に
、メモリチップ１１０−２をデータ書き込み先のメモリチップ１１０に決定して、メモリ
チップ１１０−２に対応する物理アドレスをアドレス変換テーブルへ反映させてもよい。

図２３は、第７の実施形態に係るメモリシステムの不揮発性メモリ１００の所定のブロ
ックの消去処理のフローチャートである。図２３のフローチャートでは、メモリコントロ
ーラ２００が不揮発性メモリ１００の所定のブロックを消去することに決定した段階から
説明を行う。図２３において、図１２の構成と同一部分は同一符号で示す。

本実施形態では、消去対象となる所定のブロックを含むメモリチップ１１０がメモリチ
ップ１１０−１であるとして説明する。

本実施形態に係るメモリシステムでは、第１の実施形態に係るメモリシステムと異なり
、メモリコントローラ２００は、メモリコントローラ２００の温度を取得すること無く、
メモリチップ１１０の温度に基づいて、メモリチップ１１０の所定のブロックの消去処理
または昇温処理を実行する。

メモリコントローラ２００の制御部２２０は、メモリチップ１１０−１の温度を、メモ
リＩ／Ｆ２５０経由で取得する（ステップ８０５）。

その後、メモリコントローラ２００の制御部２２０は、メモリコントローラ２００の温
度が所定の第１４の温度より高いかどうかを判定する（ステップ２３０１）。所定の第１
４の温度は、所定の第６の温度と同じであってもよいし、異なる温度であってもよい。

メモリチップ１１０−１の温度が所定の第１４の温度より高くない場合（ステップ２３
０１：Ｎｏ）、メモリコントローラ２００の制御部２２０は、昇温処理を実行する（ステ
ップ８０７）。

メモリコントローラ２００の制御部２２０は、昇温処理を実行した（ステップ８０７）
後、ステップ８０５に戻り、再度、メモリチップ１１０−１の温度を、メモリＩ／Ｆ２５
０経由で取得する（ステップ８０５）。

メモリコントローラ２００の温度が所定の第１４の温度より高い場合（ステップ２３０
１：Ｙｅｓ）、メモリコントローラ２００の制御部２２０は、所定のブロックの消去をメ
モリＩ／Ｆ２５０へ指示する（ステップ１２０３）。

上述した第７の実施形態によれば、メモリシステム１において、第１の実施形態と同様
に、不揮発性メモリ１１０が低温動作に弱い場合であっても、不揮発性メモリ１１０のメ
モリセルのストレスを減らすことが出来、不揮発性メモリ１１０に保存されるデータ、不
揮発性メモリ１１０から読み出すデータの信頼性を向上させることが出来、不揮発性メモ
リ１１０からの読み出しエラー、不揮発性メモリ１１０に対する書き込みエラーの発生頻
度を減らすことが出来る。

なお、本発明は、上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱
しない範囲内において種々変更を加え得ることは勿論である。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したも
のであり、発明の範囲を限定することは意図していない。これらの実施形態は、その他の
さまざまな形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の
省略、置き換え、変更を行うことができる。これらの実施形態やその変形は、発明の範囲
や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれ
るものである。

１・・・メモリシステム
２・・・ホスト装置
３・・・システム
４・・・コネクタ
１００・・・不揮発性メモリ
１１０・・・メモリチップ
２００・・・メモリコントローラ
２１０・・・ホストＩ／Ｆ
２２０・・・制御部
２３０・・・データバッファ
２４０・・・符号化部／復号部
２５０・・・メモリＩ／Ｆ
２６０・・・温度センサＩ／Ｆ
２７０・・・内部バス
３００・・・温度センサ
４００・・・基板

Claims (10)

1. 複数のメモリチップを有する不揮発性メモリと、
   前記不揮発性メモリを制御するコントローラと、
   を備え、
   前記コントローラは、
   前記コントローラの温度が第１の温度より高い場合または前記複数のメモリチップのう
   ち第１のメモリチップの温度が第２の温度より高い場合に、前記第１のメモリチップへア
   クセスするメモリシステム。
2. 前記コントローラは、前記コントローラの温度が前記第１の温度より高くなく、かつ、
   前記第１のメモリチップの温度が前記第２の温度より高くない場合に、昇温処理を実行す
   る請求項１に記載のメモリシステム。
3. 前記コントローラは、前記昇温処理を実行した後、前記コントローラの温度が前記第１
   の温度より高くなった場合または前記第１のメモリチップの温度が前記第２の温度より高
   くなった場合に、前記第１のメモリチップへアクセスする請求項１または請求項２に記載
   のメモリシステム。
4. 前記アクセスは、ホスト装置から受信した読み出し要求に基づく前記第１のメモリチッ
   プからのデータ読み出し処理である請求項１乃至請求項３の何れか１項に記載のメモリシ
   ステム。
5. 前記コントローラは、データを符号化または復号するＥＣＣ回路を備え、
   前記昇温処理は前記ＥＣＣ回路を駆動させることである請求項２または請求項３に記載
   のメモリシステム。
6. 前記ＥＣＣ回路は、データを符号化する符号化回路を備え、
   前記コントローラは、ダミーデータを前記符号化回路に符号化させることにより、前記
   ＥＣＣ回路を駆動させる請求項５に記載のメモリシステム。
7. 前記ＥＣＣ回路は、符号化されたデータを復号する復号回路を備え、
   前記コントローラは、ダミーデータを前記復号回路に復号させることにより、前記ＥＣ
   Ｃ回路を駆動させる請求項５に記載のメモリシステム。
8. 前記コントローラは、ホスト装置から受信した書き込み要求で指定されたデータを前記
   符号化回路により符号化し、
   前記アクセスは、前記符号化されたデータを書き込む処理である請求項６に記載のメモ
   リシステム。
9. 前記コントローラは、前記コントローラの温度が前記第１の温度より高くなく、かつ、
   前記第１のメモリチップの温度が前記第２の温度より高くない場合に、前記第１のメモリ
   チップと異なる第２のメモリチップを前記書き込み要求で指定されたデータが保存される
   メモリチップとして決定し、前記第２のメモリチップの温度が第２の温度より高い場合に
   、前記第２のメモリチップへ前記符号化されたデータを書き込む請求項８に記載のメモリ
   システム。
10. 前記アクセスは、前記第１のメモリチップに含まれるブロックの消去処理である請求項
    １乃至請求項３の何れか１項に記載のメモリシステム。

Images