JP2018033031A - 電子機器及び表示装置 - Google Patents

Abstract

【課題】 高性能化が可能な電子機器及び表示装置を提供する。
【解決手段】 表示装置は、第１基板と、第２基板と、を備える。第１基板は、走査線と、信号線と、第１導電層Ｌ１と、を含む。第２基板は、第２導電層Ｌ２と、ブリッジ配線ＢＷと、第２導電層とブリッジ配線との間に位置する絶縁層と、を含む。第１導電層Ｌ１、第２導電層Ｌ２、及びブリッジ配線ＢＷは、コイルＡＴを形成する。
【選択図】図５

Description

本発明の実施形態は、電子機器及び表示装置に関する。

近年、液晶表示装置などの表示装置は、各種分野で利用されている。このような表示装置において、階調表示の処理を行うために、表示装置の各画素にメモリを備える技術が開示されている。
また、表示装置は、表示機能だけでなく、近距離無線通信機能を備えるものもある。例えば、近距離無線通信を行うための通信プロトコルとしてはＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）がある。例えば、ＮＦＣ機能を用いて情報を送受信し、携帯電話等の小型の通信装置に実装されるアンテナ装置が知られている。

特開２００１−２３６４７９号公報

本実施形態は、高性能化が可能な電子機器及び表示装置を提供する。

一実施形態に係る電子機器は、
第１導電層を含む第１基板と、前記第１導電層に接続され前記第１導電層の厚みより大きい厚みを有する第２導電層と、前記第１導電層の厚みより大きい厚みを有し前記第２導電層に接続されたブリッジ配線と、前記第２導電層と前記ブリッジ配線との間に位置する絶縁層と、を含む第２基板と、を備え、前記第１導電層、前記第２導電層、及び前記ブリッジ配線は、コイルを形成する。

また、一実施形態に係る表示装置は、
走査線と、信号線と、前記走査線及び前記信号線と異なる層に位置した第１導電層と、を含む第１基板と、前記第１導電層に接続され前記第１導電層の厚みより大きい厚みを有する第２導電層と、前記第１導電層の厚みより大きい厚みを有し前記第２導電層に接続されたブリッジ配線と、前記第２導電層と前記ブリッジ配線との間に位置する絶縁層と、を含む第２基板と、を備え、前記第１導電層、前記第２導電層、及び前記ブリッジ配線は、コイルを形成する。

図１は、一実施形態に係る表示装置の表示パネルを示す断面図である。 図２は、上記表示パネルの構成及び等価回路を示す図である。 図３Ａは、ＭＩＰ方式を適用したセグメントの構成を示す図である。 図３Ｂは、上記ＭＩＰ方式を適用したセグメントの動作を説明するためのタイミングチャートである。 図４は、上記表示パネルのアレイ基板を示す断面図である。 図５は、上記表示装置を示す平面図であり、コイル、ダミー電極などの配置の一例を示す図である。 図６は、図５に示したコイルの一領域を示す拡大平面図である。 図７は、図５に示したコイルの別の領域を示す拡大平面図である。 図８は、図５に示したコイルの別の領域を示す拡大平面図である。 図９は、図５に示したコイルの別の領域を示す拡大平面図である。 図１０は、図５の線Ｘ−Ｘに沿った表示装置を示す断面図であり、アレイ基板の端部とプリント基板の一部とを示す図である。 図１１は、図５の線ＸＩ−ＸＩに沿ったプリント基板を示す断面図である。 図１２は、上記表示パネルのアレイ基板を示す他の断面図である。 図１３は、第１導電層及び接続配線の位置関係を示す平面図である。 図１４は、上記実施形態の変形例１に係る表示装置を示す平面図であり、コイル、ダミー電極などの配置の一例を示す図である。 図１５は、上記実施形態の変形例２に係る表示装置を示す断面図である。 図１６は、上記実施形態を電子機器に適用した実施例を示す図である。

以下に、本発明の実施の形態及び変形例について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

まず、一実施形態に係る表示装置ＤＳＰについて詳細に説明する。
本実施形態においては、表示装置の一例として、液晶表示装置を開示する。この表示装置は、例えば、スマートフォン、タブレット端末、携帯電話端末、パーソナルコンピュータ、テレビ受像装置、車載装置、ゲーム機器や、所謂交通系ＩＣカード等にディスプレイを搭載したカードディスプレイ等の種々の装置に適用可能である。

本実施形態において、表示装置ＤＳＰは、反射型の表示パネルＰＮＬを備えている。次に、表示パネルＰＮＬの構成例について説明する。
図１は、表示パネルＰＮＬを示す断面図である。図１は、画像を表示する表示領域ＤＡにおける表示パネルＰＮＬの断面を示している。図示した表示パネルＰＮＬは、液晶表示パネルである。また、ここでは、説明に必要な構成のみを図示している。

図１に示すように、表示パネルＰＮＬは、第１基板としてのアレイ基板ＳＵＢ１、対向基板ＳＵＢ２、液晶層ＬＣ、及び光学素子ＯＤを備えている。液晶層ＬＣは、表示機能層に相当する。
アレイ基板ＳＵＢ１は、第１絶縁基板１０、第１絶縁膜１１、第２絶縁膜１２、第３絶縁膜１３、第１導電層Ｌ１、第４絶縁膜１４、画素電極ＰＥ、第１配向膜ＡＬ１などを備えている。本実施形態において、第１絶縁基板１０は、ガラス基板である。但し、本実施形態と異なり、第１絶縁基板１０は、樹脂基板などのガラス基板以外の絶縁基板であってもよい。第１絶縁膜１１は、第１絶縁基板１０の上に位置している。第２絶縁膜１２は、第１絶縁膜１１の上に位置している。第３絶縁膜１３は、第２絶縁膜１２の上に位置している。

第１導電層Ｌ１は、コイルＡＴの一部を形成している。第１導電層Ｌ１は、第３絶縁膜１３の上に位置している。第１導電層Ｌ１は、第４絶縁膜１４に覆われている。画素電極ＰＥは、第４絶縁膜１４の上に位置している。つまり、画素電極ＰＥは、第１絶縁基板１０よりも上層に位置しており、第１導電層Ｌ１は、第１絶縁基板１０と画素電極ＰＥとの間に位置している。画素電極ＰＥは、反射電極に相当し、アルミニウムや銀などの光反射性を有する金属材料によって形成された光反射層を含んでいる。このため、本実施形態の表示パネルＰＮＬは、反射型の液晶表示パネルである。第１配向膜ＡＬ１は、画素電極ＰＥを覆っている。
なお、本実施形態の表示パネルＰＮＬは、光反射層を有していればよい。このため、表示パネルＰＮＬは、光反射層を画素電極ＰＥとは別途設けてもよい。

対向基板ＳＵＢ２は、第２絶縁基板２０、カラーフィルタ層ＣＦ、オーバーコート層ＯＣ、共通電極ＣＥ、第２配向膜ＡＬ２などを備えている。本実施形態において、第２絶縁基板２０は、ガラス基板である。但し、本実施形態と異なり、第２絶縁基板２０は、樹脂基板などのガラス基板以外の絶縁基板であってもよい。カラーフィルタ層ＣＦは、第２絶縁基板２０のアレイ基板ＳＵＢ１と対向する側に位置している。オーバーコート層ＯＣは、カラーフィルタ層ＣＦを覆っている。オーバーコート層ＯＣには、アレイ基板ＳＵＢ１と対向する面に共通電極ＣＥが形成されている。共通電極ＣＥは、インジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）などの透明導電材料によって形成されている。第２配向膜ＡＬ２は、共通電極ＣＥを覆っている。
但し、本実施形態と異なり、カラーフィルタ層ＣＦは、対向基板ＳＵＢ２側ではなく、アレイ基板ＳＵＢ１側に設けられていてもよい。

共通電極ＣＥは、少なくとも表示領域ＤＡに対応する大きさの面積を有する平板状を呈しており、複数の画素電極ＰＥと対向している。なお、共通電極ＣＥの形状は、画素電極ＰＥと一様に対向する１枚の平板状に限定されるものではない。例えば、共通電極ＣＥの形状は、複数の帯状に分割したストライプ形状や、マトリクス状に分割したマトリクス形状であってもよい。上記のように共通電極ＣＥが分割される場合、分割されたそれぞれの共通電極ＣＥ間にスリットが形成されるが、スリットの位置は、アレイ基板ＳＵＢ１上に配置される各種配線と対向する位置等、画素（後述する画素ＰＸ）を区画する位置と対応して設けられることが好ましい。

液晶層ＬＣは、アレイ基板ＳＵＢ１と対向基板ＳＵＢ２との間に保持され、第１配向膜ＡＬ１と第２配向膜ＡＬ２とにそれぞれ接している。液晶層ＬＣは、液晶分子ＬＭを含んでいる。
対向基板ＳＵＢ２には、液晶層ＬＣに接する面とは反対側に位置する面に光学素子ＯＤが設けられている。光学素子ＯＤは、例えば散乱層ＦＳ、位相差板ＲＴ、偏光板ＰＬなどを備えている。散乱層ＦＳは第２絶縁基板２０に接着され、位相差板ＲＴは散乱層ＦＳに積層され、偏光板ＰＬは位相差板ＲＴに積層されている。なお、光学素子ＯＤの構成は、図示した例に限らない。

散乱層ＦＳは、特定方向からの入射光を散乱させる異方性散乱層である。図示した例では、散乱層ＦＳは、図中の光源ＬＳ側からの入射光をほとんど散乱させずに透過し、特定方向、つまり、画素電極ＰＥでの反射光を散乱させる機能を有している。位相差板ＲＴは、１／４波長板としての機能を有している。一例では、位相差板ＲＴは、１／４波長板と１／２波長板とを積層した積層体であり、波長依存性を低減し、カラー表示に利用される波長範囲において所望の位相差が得られるように構成されている。
このような表示パネルＰＮＬにおいて、光源ＬＳに近接する側が表示面側に相当する。図示した例では、光学素子ＯＤの表面が表示面に相当するが、光学素子ＯＤの表面にカバー部材が配置された場合には、カバー部材の表面が表示面に相当する。

本実施形態においては、表示パネルＰＮＬにコイルＡＴの一部が組み込まれている。コイルＡＴは、例えば、ＮＦＣ（Ｎｅａｒ Ｆｉｅｌｄ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）に適用されるＮＦＣアンテナとして機能する。ＮＦＣは、１３．５６ＭＨｚの周波数を利用する通信距離１０ｃｍ程度の近距離無線通信技術である。
なお、コイルＡＴの形態は、特に限定されず、ＮＦＣとしては、例えば、ＮＦＣ−ＴｙｐｅＦ、ＮＦＣ−ＴｙｐｅＡ、ＴｙｐｅＢなどが適用可能である。また、より広義な近距離無線通信技術として、電磁界や電波などを用いたＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｅｒ）が挙げられる。ＲＦＩＤは、近距離無線通信技術全般を指しており、一定の基準に沿って規格化されているＮＦＣは、ＲＦＩＤに含まれる。本実施形態においては、コイルＡＴは、ＲＦＩＤに適用可能である。また、ＲＦＩＤの形態には、電池を内蔵せずリーダからの電磁波によって作動するパッシブ型、電池を内蔵し自ら電磁波を発生するアクティブ型、パッシブ型とアクティブ型を組み合わせたセミアクティブ型等が含まれる。ＲＦＩＤに用いられる種々のコイルは、それぞれ基本的な送受信方法が等しく、本発明においては、表示装置ＤＳＰに、いずれのコイルも適用することができる。又は、コイルＡＴは、充電用途に利用することも可能である。

本実施形態によれば、表示装置ＤＳＰは、表示領域ＤＡにおいて、第１絶縁基板１０と反射電極としての画素電極ＰＥとの間に位置する第１導電層Ｌ１を備えている。画素電極ＰＥは、第１導電層Ｌ１よりも上層（表示面側）に位置している。このため、第１導電層Ｌ１（コイルＡＴ）を表示パネルＰＮＬに組み込むことによる表示に寄与する開口部の面積の低下や、表示面側から表示画像を観察した際に第１導電層Ｌ１が視認されるなどの不具合を抑制することができる。上記のことから、画像表示機能及びＮＦＣ機能を兼ね備えた高性能な表示装置を提供することが可能となる。

次に、上記表示装置の一構成例について説明する。
図２は、表示装置ＤＳＰの一構成例を示す図である。図示した例では、表示装置ＤＳＰは、表示パネルＰＮＬ、駆動部ＤＲなどを備えている。また、表示パネルＰＮＬには、図１に示したように、第１導電層Ｌ１が組み込まれている。

表示パネルＰＮＬは、画像を表示する表示領域ＤＡ、及び、表示領域ＤＡ以外の領域である非表示領域ＮＤＡを備えている。なお、本実施形態において、非表示領域ＮＤＡは、表示領域ＤＡを囲む額縁状の領域である。また、表示パネルＰＮＬは、信号線ＳＬ、走査線ＣＬ、単位画素ＰＸ、図示しない各種電圧を伝送するための配線や電源線などを備えている。複数の信号線ＳＬは、第１方向Ｘに並んでいる。複数の走査線ＣＬは、第１方向Ｘに交差する第２方向Ｙに並んでいる。複数の単位画素ＰＸは、第１方向Ｘ及び第２方向Ｙによって規定されるＸ−Ｙ平面において、マトリクス状に配列されている。

本実施形態では、第１方向Ｘと第２方向Ｙとは直交しているが、これらは交差していればよく、略直交等他の交差状態の構成も採用可能である。また、第１方向Ｘと第２方向Ｙで形成されるＸ−Ｙ平面に対し直交する方向（法線方向）から表示パネルＰＮＬを視認することを平面視という。

単位画素ＰＸは、カラー画像を構成する最小単位である。後述するが、単位画素ＰＸは、複数の副画素によって構成されている。一例では、１つの単位画素ＰＸは、赤色を表示する副画素ＰＲ、緑色を表示する副画素ＰＧ、及び、青色を表示する副画素ＰＢを備えている。また、単位画素ＰＸは、上記の３色の副画素の他に、白色などの他の色を表示する副画素を備えていても良い。副画素ＰＲ、ＲＧ、ＲＢの各々については、略同一構成であり、ここでは、副画素ＰＲに注目してその構成をより具体的に説明する。

副画素ＰＲは、画素電極ＰＥと、画素回路ＣＲ１及びＣＲ２とを備えている。画素電極ＰＥは、３個の部分電極Ｐ１、Ｐ２、Ｐ３を有している。一例では、部分電極Ｐ１、Ｐ２、Ｐ３は、一列に配列され、それぞれ面積が等しく、図示した例では正方形状に形成されている。部分電極Ｐ２は、接続配線ＲＥ１によって画素回路ＣＲ１と電気的に接続されている。部分電極Ｐ１及びＰ３は、接続配線ＲＥ２を介し、互いに電気的に接続され、且つ、画素回路ＣＲ２と電気的に接続されている。つまり、部分電極Ｐ１及びＰ３は、部分電極Ｐ２を挟んで分離されているが、互いに電気的に接続されており、一括して駆動される。

上記のような、副画素は複数のセグメントＳＧによって構成されており、図示した例では、部分電極Ｐ２、接続配線ＲＥ１、画素回路ＣＲ２の組み合わせが１つのセグメントに相当し、部分電極Ｐ１及びＰ３、接続配線ＲＥ２、画素回路ＣＲ１の組み合わせが１つのセグメントに相当する。セグメントＳＧの具体的な構成例については図３Ａを参照しながら後述する。

本実施形態においては、セグメントＳＧは、データを記憶可能なメモリ部を有する、所謂、ＭＩＰ(Memory In Pixel)方式を採用した構成を有している。このような構成によれば、メモリ部は、２値のデータ（論理“１”／論理“０”）を記憶することができ、当該２値のデータに基づいて、各副画素の階調がデジタル的に表示される。かかる２値データを用いた階調表現方式として、本実施形態では、１つの副画素を複数のセグメントＳＧによって構成し、当該複数のセグメントＳＧの面積の組み合わせによって階調表示を実現する面積階調法が適用される。ここで、「面積階調法」とは、一例として、面積比を２^０，２^１，２^２，…，２^ｎ−１、という具合に重み付けしたｎ個のセグメントＳＧで２^ｎ個の階調を表現する階調表現方式である。なお、本実施形態において、セグメントＳＧの面積とは、各セグメントに含まれる部分電極の総面積に相当するものとする。
なお、本実施形態では、部分電極Ｐ１及びＰ３の一括制御と、部分電極Ｐ２の独立制御との組み合わせにより、２^３個の階調を表現することができる。

メモリ表示モードの場合、メモリ部に保持されているデータを用いて当該副画素の階調が表現される。このため、階調を反映した信号電位を各副画素に書き込む書込み動作をフレーム周期で実行する必要がない。そのため、メモリ表示モードの場合は、表示装置の消費電力を低減することができる。

図２に示した構成例は、２ビットのＭＩＰ方式を適用した場合に相当する。すなわち、上記の通り、１つの副画素は、面積が等しい部分電極Ｐ１、Ｐ２、Ｐ３を備え、部分電極Ｐ１及びＰ３が電気的に接続されている。このため、部分電極Ｐ２の面積と、部分電極Ｐ１及びＰ３を合わせた総面積との面積比は、１：２である。これにより、各副画素において階調表示が実現される。また、１つの副画素は接続配線を備え、上記接続配線は、例えば、画素回路ＣＲ及び画素電極ＰＥの間の層に位置し、画素回路ＣＲ及び画素電極ＰＥを電気的に接続する配線である。

駆動部ＤＲは、信号線駆動部Ｄ１及び走査線駆動部Ｄ２を備えている。信号線ＳＬのそれぞれは、信号線駆動部Ｄ１に接続されている。信号線駆動部Ｄ１は、例えば、所定の階調に対応した信号電位を、対応する信号線ＳＬに出力する。走査線ＣＬのそれぞれは、走査線駆動部Ｄ２に接続されている。走査線駆動部Ｄ２は、副画素への信号電位の書込動作を制御するための制御信号を、対応する走査線ＣＬに出力する。なお、駆動部ＤＲは、さらに、駆動タイミング発生回路や電源回路などを備えていてもよい。

図３Ａは、ＭＩＰ方式を適用したセグメントＳＧの構成例を示す図である。詳しくは、図３Ａは、図２を参照して説明したセグメントＳＧの構成例を示す図である。
図３Ａに示すように、１つのセグメントＳＧは、液晶容量ＣＬＣ、及び画素回路ＣＲを備えている。液晶容量ＣＬＣは、画素電極ＰＥと共通電極ＣＥとの間で発生する液晶層の容量成分を意味している。なお、以下で説明する画素電極ＰＥとは、図２を参照して説明した画素回路ＣＲと電気的に接続された部分電極に相当する。共通電極ＣＥには、コモン電圧Ｖｃｏｍが印加される。

画素回路ＣＲは、３つのスイッチＳＷ１〜ＳＷ３、及び、ラッチ回路ＬＴを備えている。スイッチＳＷ１は、例えば、ＮｃｈＭＯＳトランジスタによって構成されている。スイッチＳＷ１は、その一端が信号線ＳＬに接続され、その他端がラッチ回路ＬＴに接続されている。スイッチＳＷ１のオン・オフは、走査線ＣＬから供給される走査信号によって制御される。すなわち、スイッチＳＷ１は、図２の走査線駆動部Ｄ２から走査線ＣＬを介して走査信号φＶが与えられることによってオン（導通状態）となり、図２の信号線駆動部Ｄ１から信号線ＳＬを介して供給されるデータ（階調に対応した信号電位）ＳＩＧを取り込む。

ラッチ回路ＬＴは、互いに逆向きに並列接続されたインバータＩＶ１及びＩＶ２を備えている。インバータＩＶ１及びＩＶ２の各々は、例えば、ＣＭＯＳインバータによって構成されている。ラッチ回路ＬＴは、スイッチＳＷ１によって取り込まれたデータＳＩＧに応じた電位を保持（ラッチ）する。

スイッチＳＷ２及びＳＷ３の各々は、例えば、ＮｃｈＭＯＳトランジスタ及びＰｃｈＭＯＳトランジスタが並列に接続されてなるトランスファスイッチによって構成されているが、他の構成のトランジスタを用いて構成することも可能である。スイッチＳＷ２の一端には、コモン電圧Ｖｃｏｍと逆相の電圧ＸＦＲＰが与えられる。スイッチＳＷ３の一端には、コモン電圧Ｖｃｏｍと同相の電圧ＦＲＰが与えられる。スイッチＳＷ２及びＳＷ３の各々の他端は、互いに接続され、且つ、画素電極ＰＥと電気的に接続され、画素回路ＣＲの出力ノードＮｏｕｔとなる。スイッチＳＷ２及びＳＷ３は、ラッチ回路ＬＴの保持電位の極性に応じていずれか一方がオン状態となる。これにより、共通電極ＣＥにコモン電圧Ｖｃｏｍが印加されている液晶容量ＣＬＣにおいて、画素電極ＰＥに同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。

図３Ｂは、ＭＩＰ方式を適用したセグメントＳＧの動作を説明するためのタイミングチャートである。ここでは、液晶層ＬＣに対して電圧が印加されない状態で黒を表示するノーマリーブラックモードを適用した場合を例に説明する。
図３Ｂ及び図３Ａに示すように、画素回路ＣＲにおいては、スイッチＳＷ１に対して制御信号φＶが与えられたタイミングで、信号線ＳＬに供給されたデータＳＩＧを取り込み、取り込んだデータＳＩＧに応じた電位をラッチ回路ＬＴで保持する。論理“０”に相当するデータＳＩＧを取り込んだ場合には、ラッチ回路ＬＴの保持電位は負極性となる。この場合、スイッチＳＷ２はオフ（非導通状態）であって、スイッチＳＷ３がオン（導通状態）となり、画素電極ＰＥに対してコモン電圧Ｖｃｏｍと同相の電圧ＦＲＰが印加される。これにより、画素電極ＰＥの画素電位は、共通電極のコモン電圧Ｖｃｏｍと同等となる。このため、液晶層ＬＣに対して電圧が印加されず、セグメントＳＧは黒を表示する。

一方、画素回路ＣＲにおいて、論理“１”に相当するデータＳＩＧを取り込んだ場合には、ラッチ回路ＬＴの保持電位は正極性となる。この場合、スイッチＳＷ３はオフ（非導通状態）であって、スイッチＳＷ２がオン（導通状態）となり、画素電極ＰＥに対してコモン電圧Ｖｃｏｍと逆相の電圧ＸＦＲＰが印加される。これにより、画素電極ＰＥの画素電位と、共通電極のコモン電圧Ｖｃｏｍとの間に電位差が生ずる。つまり、液晶層ＬＣに電圧が印加される。このため、液晶層ＬＣを透過する光が変調され、その一部が表示に寄与するため、セグメントＳＧは白を表示する。

このように、ＭＩＰ方式を適用した構成においては、ラッチ回路ＬＴの保持電位の極性に応じてスイッチＳＷ２及びＳＷ３のいずれか一方がオン状態となることにより、画素電極ＰＥに対して、同相の電圧ＦＲＰまたは逆相の電圧ＸＦＲＰが印加される。これにより、セグメントＳＧには常に一定電圧が印加されることになるため、シェーディングを抑制することができる。

なお、上述した例では、セグメントＳＧが内蔵するメモリとして、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）を用いる場合を例に説明したが、この例に限らず、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）などの他の構成を適用してもよい。
また、本実施形態と異なり、副画素は、ＭＩＰ方式を採用したセグメントＳＧによって構成されていなくともよい。副画素は、ＭＩＰ方式を採用していなくともよい。画素電極ＰＥの部分電極Ｐの個数、面積、及び形状は、制限されるものではない。又は、画素電極ＰＥは分割されていなくともよい。

図４は、図１に示した表示パネルＰＮＬのアレイ基板ＳＵＢ１を示す断面図である。
図４に示すように、アレイ基板ＳＵＢ１は、さらに、第１絶縁基板１０の上にスイッチＳＷ２１及びＳＷ３１、接続配線ＲＥなど、を備えている。ここで、スイッチＳＷ２１は、図３Ａに示したスイッチＳＷ２に相当する。また、スイッチＳＷ３１は、図３Ａに示したスイッチＳＷ３に相当する。

スイッチＳＷ２１は、半導体層ＳＣ２１、ゲート電極ＧＥ２１、第１電極Ｅ２１１及び第２電極Ｅ２１２を備えている。第１電極Ｅ２１１及び第２電極Ｅ２１２の一方がソース電極として機能し、他方がドレイン電極として機能する。また、スイッチＳＷ３１は、半導体層ＳＣ３１、ゲート電極ＧＥ３１、第３電極Ｅ３１１及び第４電極Ｅ３１２を備えている。第３電極Ｅ３１１及び第４電極Ｅ３１２の一方がソース電極として機能し、他方がドレイン電極として機能する。

半導体層ＳＣ２１及びＳＣ３１は、第１絶縁基板１０の上に位置し、第１絶縁膜１１によって覆われている。ゲート電極ＧＥ２１及びＧＥ３１は、第１絶縁膜１１の上に位置し、第２絶縁膜１２によって覆われている。図示しないが、走査線ＣＬも、第１絶縁膜１１の上に位置し、第２絶縁膜１２によって覆われている。第１電極Ｅ２１１、第２電極Ｅ２１２、第３電極Ｅ３１１及び第４電極Ｅ３１２は、第２絶縁膜１２の上に位置し、第３絶縁膜１３によって覆われている。図示しないが、信号線ＳＬも、第２絶縁膜１２の上に位置し、第３絶縁膜１３によって覆われている。第１電極Ｅ２１１及び第２電極Ｅ２１２はそれぞれ半導体層ＳＣ２１にコンタクトし、第３電極Ｅ３１１及び第４電極Ｅ３１２はそれぞれ半導体層ＳＣ３１にコンタクトしている。第３電極Ｅ３１１は、第２電極Ｅ２１２に繋がり、ノード電極ＥＮを構成する。ノード電極ＥＮは、第２絶縁膜１２の上に位置し、第３絶縁膜１３によって覆われている。

接続配線ＲＥは、第３絶縁膜１３の上に位置している。接続配線ＲＥは、第３絶縁膜１３に形成されたコンタクトホールＣＨ１を介してノード電極ＥＮと電気的に接続されている。第１導電層Ｌ１は、第３絶縁膜１３の上に位置している。第１導電層Ｌ１は、接続配線ＲＥと同層に位置している。言い換えると、第１導電層Ｌ１は、走査線ＣＬ及び信号線ＳＬと異なる層に位置している。さらに言い換えると、第１導電層Ｌ１は、第１絶縁膜１１と第２絶縁膜１２との間に介在しておらず、第２絶縁膜１２と第３絶縁膜１３との間にも介在していない。第１導電層Ｌ１は、開口部ＯＰを有している。接続配線ＲＥは、開口部ＯＰの内側に位置している。接続配線ＲＥ及び第１導電層Ｌ１は、画素電極ＰＥの下方に位置している。このため、画素電極ＰＥ（光反射層）による表示への影響を少なくすることができる。

第１導電層Ｌ１は、例えば、金、銀、銅、アルミニウム、ニッケル等の金属材料を用いて形成される。接続配線ＲＥは、例えば、ＩＴＯやＩＺＯなどの透明導電材料によって形成されるが、これら第１導電層Ｌ１と接続配線ＲＥとは同一の金属材料によって形成されてもよい。本実施形態において、第１導電層Ｌ１の厚みＴ１は５００ｎｍであり、第１導電層Ｌ１のシート抵抗値は０．０２８Ω／□である。
接続配線ＲＥ及び第１導電層Ｌ１は、第４絶縁膜１４によって覆われている。つまり、接続配線ＲＥ及び第１導電層Ｌ１は、第３絶縁膜１３と第４絶縁膜１４との間に位置している。本実施形態において、第３絶縁膜１３の厚みＴ１３及び第４絶縁膜１４の厚みＴ１４は、それぞれ、２乃至３μｍである。

画素電極ＰＥは、第４絶縁膜１４の上に位置し、第１配向膜ＡＬ１によって覆われている。画素電極ＰＥは、第４絶縁膜１４を貫通するコンタクトホールＣＨ３を通って接続配線ＲＥにコンタクトしている。なお、ここでの画素電極ＰＥは上記の部分電極Ｐ１乃至Ｐ３のいずれかに相当し、接続配線ＲＥは上記の接続配線ＲＥ１またはＲＥ２に相当する。

第１絶縁膜１１及び第２絶縁膜１２は、シリコン窒化物やシリコン酸化物などの無機系材料によって形成されている。第３絶縁膜１３及び第４絶縁膜１４は、樹脂材料などの有機系材料によって形成されている。なお、スイッチＳＷ２１及びＳＷ３１を含む図３Ａに示した画素回路ＣＲは、第１絶縁基板１０と第４絶縁膜１４との間に位置している。

このように、アレイ基板ＳＵＢ１においては、接続配線ＲＥ及び第１導電層Ｌ１が同層に位置しているため、アレイ基板ＳＵＢ１の厚みを増加することなく、第１導電層Ｌ１を内蔵することが可能となる。

図５は、上記表示装置ＤＳＰを示す平面図であり、コイルＡＴ、ダミー電極ＤＥなどの配置の一例を示す図である。ここでは、第１方向Ｘ及び第２方向Ｙで規定されるＸ−Ｙ平面での平面図を示す。まず、平面視におけるコイルＡＴ及びダミー電極ＤＥの配置について説明する。

図５に示すように、コイルＡＴは、同一平面で重なることが無いループ形状を有している。コイルＡＴは、第１導電層Ｌ１と、第２導電層Ｌ２と、ブリッジ配線ＢＷと、リード配線ＬＥと、を備えている。
アレイ基板ＳＵＢ１は、第１導電層Ｌ１と、を備えている。第１導電層Ｌ１は、第１導電層Ｌ１は、矩形形状を有している。第１配線Ｌ１ａと、第２配線Ｌ１ｂと、を有している。表示装置ＤＳＰを平面視した状態で、第１配線Ｌ１ａはΠ字状に形成され、第２配線Ｌ１ｂは第１配線Ｌ１ａよりも内側に位置しΠ字状に形成されている。第１配線Ｌ１ａ及び第２配線Ｌ１ｂは、それぞれ第１方向Ｘに延出した１本の延出部と、第２方向Ｙに延出した２本の延出部と、を有している。アレイ基板ＳＵＢ１は、更に、リード配線ＬＥを備えてもよい。リード配線ＬＥは、アレイ基板ＳＵＢ１の非表示領域ＮＤＡに位置している。リード配線ＬＥは、第１配線Ｌ１ａの端部、又は第２配線Ｌ１ｂの端部と、一対一で接続されている。後述するが、リード配線ＬＥは、走査線ＣＬと同一の層に位置した配線及び信号線ＳＬと同一の層に位置した配線の少なくとも一方を利用して形成されている。
なお、第１配線Ｌ１ａの端部は、後述する複数の細線部ＴＬが一体化して形成されており、一体化された部分がリード配線ＬＥに接続されている。第２配線Ｌ１ｂの端部に関しても、第１配線Ｌ１ａの端部と同様である。

アレイ基板ＳＵＢ１は、表示領域ＤＡにおいて、ダミー電極ＤＥを備えている。ダミー電極ＤＥは、第１配線Ｌ１ａ及び第２配線Ｌ１ｂに距離を置いて位置している。このようなダミー電極ＤＥは、表示パネルＰＮＬ内の何れの配線や回路にも接続されず、電気的にフローティング状態にある。なお、ダミー電極ＤＥが別層に設けられたＧＮＤ電源に接続される構成を採用することも可能である。ダミー電極ＤＥは、アレイ基板ＳＵＢ１の第２配線Ｌ１ｂの内周側の領域ＡＲ内に位置している。

第１配線Ｌ１ａ、第２配線Ｌ１ｂ、及びダミー電極ＤＥは、何れも図４に示した第３絶縁膜１３上に設けられることで同一平面（Ｘ−Ｙ平面）に位置している。第１配線Ｌ１ａ、第２配線Ｌ１ｂ、及びダミー電極ＤＥは、同一材料で形成されている。アレイ基板ＳＵＢ１にダミー電極ＤＥを設けることにより、表示領域ＤＡにおける第４絶縁膜１４の表面の平坦化に寄与することができ、ひいてはアレイ基板ＳＵＢ１の対向基板ＳＵＢ２と対向する側の面の平坦化に寄与することができる。また、第１配線Ｌ１ａ、第２配線Ｌ１ｂ、及びダミー電極ＤＥは、平面視で距離を置いて位置し、互いに重なることなく配置されている。第１配線Ｌ１ａ、第２配線Ｌ１ｂは、そのほとんどの部分が表示領域ＤＡ内に位置している。第１配線Ｌ１ａ、第２配線Ｌ１ｂは、それぞれ、実質的に一定の幅Ｗ１を有している。リード配線ＬＥは、実質的に一定の幅Ｗ３を有している。

本実施形態において、幅Ｗ３は幅Ｗ１と同一である。但し、本実施形態と異なり、幅Ｗ３は、幅Ｗ１より大きくともよく、又は幅Ｗ１より大きくともよい。なお、幅Ｗ３は幅Ｗ１と同等以上である方が望ましく、これにより、リード配線ＬＥの高抵抗化を抑制することができる。

表示装置ＤＳＰにおいて、第２基板としてのプリント基板３は、第２導電層Ｌ２、ブリッジ配線ＢＷなどを備えている。表示装置ＤＳＰの駆動ＩＣチップ４は、プリント基板３の上に搭載されている。駆動ＩＣチップ４は、コイルＡＴを駆動するように構成されている。なお、駆動ＩＣチップ４は、プリント基板３とは別の基板上に配置されていてもよい。また、駆動ＩＣチップ４を省略する代わりに、コイルＡＴを駆動するための駆動回路が図示を省略した他の駆動ＩＣチップに内蔵されていてもよい。

第２導電層Ｌ２は、第１配線Ｌ２ａ、第２配線Ｌ２ｂ、第３配線Ｌ２ｃ、及び第４配線Ｌ２ｄを備えている。
第１配線Ｌ２ａは、第１配線Ｌ１ａと駆動ＩＣチップ４とを接続する。具体的には、第１配線Ｌ２ａにおいて、一端部は第１配線Ｌ１ａに接続されたリード配線ＬＥに接続され、他端部は駆動ＩＣチップ４に接続されている。
第２配線Ｌ２ｂは、アレイ基板ＳＵＢ１と対向する領域の外側にて、第１方向Ｘに延出した１本の延出部を有している。第１配線Ｌ２ｂは、第１配線Ｌ１ａと第２配線Ｌ１ｂとを接続する。具体的には、第２配線Ｌ２ｂにおいて、一端部は第１配線Ｌ１ａに接続されたリード配線ＬＥに接続され、他端部は第２配線Ｌ１ｂに接続されたリード配線ＬＥに接続されている。

第３配線Ｌ２ｃは、アレイ基板ＳＵＢ１と対向する領域の外側にて、第１方向Ｘに延出した１本の延出部を有している。第３配線Ｌ２ｃは、第２配線Ｌ２ａと後述するブリッジ配線とを接続する。具体的には、第３配線Ｌ２ｃにおいて、一端部は第２配線Ｌ２ａに接続されたリード配線ＬＥに接続されている。
第４配線Ｌ２ｄは、駆動ＩＣチップ４と後述するブリッジ配線とを接続する。具体的には、第４配線Ｌ２ｄにおいて、第４配線Ｌ２ｄの一端部は駆動ＩＣチップ４に接続されている。
ブリッジ配線ＢＷは、第２配線Ｌ２ｂと交差して設けられ、第２配線Ｌ２ｂと接続されていない。ブリッジ配線ＢＷにおいて、一端部は第３配線Ｌ２ｃの他端部に接続され、他端部は第４配線Ｌ２ｄの他端部に接続されている。後述するが、ブリッジ配線ＢＷは、第１配線Ｌ２ａ乃至第４配線Ｌ２ｄが位置する層とは異なる層に位置している。

ここで、図５に示したコイルＡＴは、アレイ基板ＳＵＢ１及びプリント基板３の上で約２周回したループ状に形成されている。第１配線Ｌ２ａ、第１配線Ｌ１ａ、第２配線Ｌ２ｂなどは、１周回した部分として第１ループ部を形成している。第２配線Ｌ１ｂ、第３配線Ｌ２ｃなどは、上記第１巻回部より内側に位置し、１周回した部分として第２ループ部を形成している。

なお、コイルＡＴの構成は図示した例に限らない。例えば、コイルＡＴの形状は、円形状、矩形状、多角形状等、種々の構成をとることが可能である。また、コイルＡＴは、図示した例では、約２周回したループ状に形成されているが、周回の数は限定されず１周であってもよいし、３周以上であってもよい。また、ダミー電極を省略してもよい。

図６は、図５に示したコイルＡＴの領域Ｂを示す拡大平面図である。
図６に示すように、コイルＡＴの第１配線Ｌ１ａは、複数の細線部ＴＬによって構成されている。第１配線Ｌ１ａのみならず、第２配線Ｌ１ｂについても同様に、複数の細線部ＴＬによって構成されている。細線部ＴＬは、第２方向Ｙに延出している。上述したように、コイルＡＴの幅Ｗ１は、例えば、約２ｍｍに形成されている。細線部ＴＬの幅Ｗ２は、例えば、１単位画素から２単位画素分の幅で形成される。一例としては、細線部ＴＬの幅Ｗ２は、例えば、約１４０〜２８０μｍに形成される。なお、隣り合う細線部ＴＬの隙間Ｗ２１は、図５に示した第１及び第２巻回部の隙間Ｗ１１と同等とすることが望ましい。このように、第１配線Ｌ１ａなどが複数の細線部ＴＬから構成されることにより、隣り合う細線部ＴＬの隙間Ｗ２１と、第１及び第２巻回部の隙間Ｗ１１との差を小さくすることができ、表示領域ＤＡにおいて第１導電層Ｌ１を一定の密度に配置することができ、表示領域ＤＡにおいて、第１導電層Ｌ１に起因した段差を緩和することができる。

図７は、図５に示したコイルＡＴの領域Ｃを示す拡大平面図である。
図７に示すように、細線部ＴＬは、曲折しており、第１方向Ｘに沿って延出した細線部ＴＬａと、第２方向Ｙに沿って延出した細線部ＴＬｂとを有している。図７においても、隣り合う細線部ＴＬａ間及び隣り合う細線部ＴＬｂ間の隙間Ｗ２１は、図５に示した隙間Ｗ１１と同等とすることが望ましい。

図８は、図５に示したコイルＡＴの領域Ｄを示す拡大平面図である。
図８に示すように、領域Ｄは、第２配線Ｌ１ｂ及びダミー電極ＤＥに跨る領域である。ダミー電極ＤＥも第２配線Ｌ１ｂなどと同様に複数の細線部ＴＬｃによって構成されている。この場合、ダミー電極ＤＥの細線部ＴＬｃも、第２配線Ｌ１ｂの細線部ＴＬと同程度の幅Ｗ２に形成されることが望ましい。なお、隣り合う細線部ＴＬｃの隙間Ｗ２１は、図５に示した隙間Ｗ１１と同等とすることが望ましい。

図９は、図５に示したコイルＡＴの領域Ｅを示す拡大平面図である。
図９に示すように、アレイ基板ＳＵＢ１は、アレイ基板ＳＵＢ１自体の端部に位置した複数のパッドＰＤをさらに備えている。単個のリード配線ＬＥには、複数のパッドＰＤが接続されている。このため、第１配線Ｌ１ａは、リード配線ＬＥを介して複数のパッドＰＤに接続されている。

第１配線Ｌ２ａは、上記リード配線ＬＥに接続された全てのパッドＰＤと対向し、上記全てのパッドＰＤを覆っている。このため、第１配線Ｌ２ａは、上記複数のパッドＰＤ及び上記リード配線ＬＥを介して第１配線Ｌ１ａに接続されている。第１配線Ｌ２ａは、複数のパッドＰＤを介してリード配線ＬＥに接続されている。このため、第１配線Ｌ２ａが単個のパッドＰＤを介してリード配線ＬＥに接続される場合と比較して、第１配線Ｌ２ａとリード配線ＬＥとの間での高抵抗化を抑制することができる。
なお、上述したことは、第１配線Ｌ２ａのみならず、第２配線Ｌ２ｂ及び第３配線Ｌ２ｃにも適用可能である。第２配線Ｌ２ｂ及び第３配線Ｌ２ｃは、それぞれ複数のパッドＰＤを介してリード配線ＬＥに接続されている。
また、アレイ基板ＳＵＢ１は、コイルＡＴのためのパッドＰＤだけではなく、表示駆動のためのパッドも有している。このため、アレイ基板ＳＵＢ１の備えるパッドは、第１方向Ｘに等ピッチで並べられていてもよい。

図１０は、図５の線Ｘ−Ｘに沿った表示装置ＤＳＰを示す断面図であり、アレイ基板ＳＵＢ１の端部とプリント基板３の一部とを示す図である。
図１０に示すように、各々のリード配線ＬＥは、配線ＬＥａと、配線ＬＥｂとを有している。配線ＬＥａは、第１絶縁膜１１の上に位置し、第２絶縁膜１２で覆われている。配線ＬＥａは、走査線ＣＬと同一の層に位置した配線である。配線ＬＥａは、走査線ＣＬとともに、同一材料で同時に形成可能である。配線ＬＥｂは、第２絶縁膜１２の上に位置し、第３絶縁膜１３で覆われている。配線ＬＥｂは、第２絶縁膜１２に形成されたコンタクトホールを通って配線ＬＥａにコンタクトしている。配線ＬＥｂは、信号線ＳＬと同一の層に位置した配線である。配線ＬＥｂは、信号線ＳＬとともに、同一材料で同時に形成可能である。

第１配線Ｌ１ａは、第３絶縁膜１３の上に位置し、第３絶縁膜１３に形成されたコンタクトホールを通って配線ＬＥｂにコンタクトしている。なお、第３絶縁膜１３及び第４絶縁膜１４は、第１絶縁基板１０の全域と対向して形成されているのではなく、パッドＰＤを形成する領域を除いて形成されている。
パッドＰＤは、第２絶縁膜１２の上に位置している。パッドＰＤは、第２絶縁膜１２に形成されたコンタクトホールを通って配線ＬＥａにコンタクトしている。パッドＰＤは、例えば、ＩＴＯやＩＺＯなどの透明導電材料によって形成されている。パッドＰＤは、図４に示した接続配線ＲＥとともに、同一材料で同時に形成可能である。

プリント基板３は、ポリイミドなどの樹脂を基材として使用している。プリント基板３は、絶縁層ＩＬと、絶縁層ＩＬに形成された金属配線と、を備えている。絶縁層ＩＬは柔軟性を有するフレキシブル層である。このため、本実施形態に係るプリント基板３は、フレキシブル基板である。第１配線Ｌ２ａは、絶縁層ＩＬのパッドＰＤと対向する側に位置している。

ここで、プリント基板３の金属配線は、例えば金属箔を利用して形成されている。金属箔としては、銅を利用した銅箔、銀を利用した銀箔、アルミニウムを利用したアルミニウム箔などが挙げられる。本実施形態において、プリント基板３の金属配線は、銅箔を利用して形成されている。銅を利用することにより、割れや亀裂の生じ難い金属配線を得ることができる。

アレイ基板ＳＵＢ１及びプリント基板３は、導電材料である異方性導電膜５を介して互いに電気的に接続されるとともに接着されている。すなわち、異方性導電膜５は、接着剤中に分散された導電粒子ＣＰを含んでいる。このため、プリント基板３とアレイ基板ＳＵＢ１との間に異方性導電膜５を介在させた状態で、プリント基板３をアレイ基板ＳＵＢ１側に加圧し、アレイ基板ＳＵＢ１をプリント基板３側に加圧し、加熱することによって、両者が電気的及び物理的に接続される。なお、導電粒子ＣＰは、押しつぶされ、第１配線Ｌ２ａとパッドＰＤとを電気的に接続することができる。

図１１は、図５の線ＸＩ−ＸＩに沿ったプリント基板３を示す断面図である。
図１１に示すように、絶縁層ＩＬは、第１配線Ｌ２ａ、第２配線Ｌ２ｂ、第３配線Ｌ２ｃ、及び第４配線Ｌ２ｄを含む第２導電層Ｌ２と、ブリッジ配線ＢＷと、の間に位置している。絶縁層ＩＬには、複数のビアホールが形成されている。ブリッジ配線ＢＷは、ビアホールを通って第３配線Ｌ２ｃに電気的に接続され、別のビアホールを通って第４配線Ｌ２ｄに電気的に接続されている。なお、図示しないが、アレイ基板ＳＵＢ１とのコンタクト部を除き、プリント基板３の両面は、絶縁性の保護膜で覆われている。

絶縁層ＩＬは、厚みＴＩＬを有している。第１配線Ｌ２ａ、第２配線Ｌ２ｂ、第３配線Ｌ２ｃ、及び第４配線Ｌ２ｄは、それぞれ厚みＴ２を有している。ブリッジ配線ＢＷは、厚みＴＢＷを有している。
本実施形態において、絶縁層ＩＬの厚みＴＩＬは、２５μｍである。なお、厚みＴＩＬは、例示したものであり、１２μｍなど、２５μｍ以外の厚みを有していてもよい。何れにしても、厚みＴＩＬは、第３絶縁膜１３の厚みＴ１３より大きく、第４絶縁膜１４の厚みＴ１４より大きい。
本実施形態において、厚みＴ２及び厚みＴＢＷは、それぞれ１０μｍであり、第２導電層Ｌ２及びブリッジ配線ＢＷのそれぞれのシート抵抗値は０．００２Ω／□である。

なお、厚みＴ２及び厚みＴＢＷは、例示したものであり、種々変形可能である。厚みＴ２及び厚みＴＢＷは１０μｍを超える値であってもよい。何れにしても、厚みＴ２及び厚みＴＢＷは、第１配線Ｌ１ａ及び第２配線Ｌ１ｂのそれぞれの厚みＴ１より大きい。

また、第２導電層Ｌ２及びブリッジ配線ＢＷのそれぞれのシート抵抗値は、例示したものであり、種々変形可能である。このシート抵抗値は、０．００２Ω／□未満の値であってもよい。何れにしても、第１導電層Ｌ１のシート抵抗値は、第２導電層Ｌ２のシート抵抗値より大きく、ブリッジ配線ＢＷのシート抵抗値より大きい。なお、第１導電層Ｌ１のシート抵抗値は、第２導電層Ｌ２及びブリッジ配線ＢＷのそれぞれのシート抵抗値の１０倍以上である方が望ましい。

図１１などに示したプリント基板３は、限定的ではなく例証的に示したものである。プリント基板３は、金属配線及び絶縁層がさらに積層され、より多層構造を有していてもよい。例えば、第１配線Ｌ２ａ、第２配線Ｌ２ｂ、第３配線Ｌ２ｃ、第４配線Ｌ２ｄ、及びブリッジ配線ＢＷは、２層以上の金属配線で形成されていてもよい。何れにしても、プリント基板３は、１層の絶縁層と、この絶縁層の両側に位置する計２層の金属配線の層と、を有していればよく、これにより、第２導電層Ｌ２とブリッジ配線ＢＷとを互いに異なる層に設けることができる。

図１２は、表示パネルＰＮＬのアレイ基板ＳＵＢ１を示す他の断面図である。
図１２に示すように、ダミー電極ＤＥは、第３絶縁膜１３の上に位置している。つまり、ダミー電極ＤＥは、第１導電層Ｌ１と同層に位置している。ダミー電極ＤＥは、例えば、第１導電層Ｌ１と同一材料によって形成されており、第１導電層Ｌ１と同一のプロセスで形成される。第１導電層Ｌ１及びダミー電極ＤＥは、同じ厚みＴ１で形成されている。このようなダミー電極ＤＥを配置することにより、第１導電層Ｌ１が位置する層の段差を軽減することができ、表示パネルＰＮＬ全体で反射率を均一化することができ、表示ムラ等を防ぐことが可能となる。

図１３は、第１導電層Ｌ１及び接続配線ＲＥの位置関係を示す平面図である。
図１３に示すように、１つの単位画素ＰＸは３つの副画素ＰＲ、ＰＧ，ＰＢから構成され、副画素ＰＲ、ＰＧ，ＰＢの各々は３つの部分電極Ｐ１乃至Ｐ３を備えている。単位画素ＰＸは図中に破線で示し、副画素ＰＲ、ＰＧ，ＰＢは図中に一点鎖線で示し、部分電極Ｐ１乃至Ｐ３は図中に二点鎖線で示している。

図示した例では、単位画素ＰＸは、正方形状に形成され、単位画素ＰＸの第１方向Ｘの長さと単位画素ＰＸの第２方向Ｙの長さは等しく又はほぼ等しく形成され、例えば、一辺の長さは１００〜２００μｍ(一例では約１４０μｍ)に形成されている。

副画素ＰＲ、ＰＧ，ＰＢにおいて、それぞれ接続配線ＲＥ１及びＲＥ２が配置されている。接続配線ＲＥ１は、部分電極Ｐ２に接続されている。接続配線ＲＥ２は、部分電極Ｐ１及びＰ３に接続されている。接続配線ＲＥ１は、四角形状を呈して平面視で部分電極Ｐ２と重なっており、部分電極Ｐ２が第４絶縁膜１４を介して接続配線ＲＥ１にコンタクトしている。接続配線ＲＥ２は、部分電極Ｐ１に対向して設けられる幅広のランド部ＬＮＤ１と、部分電極Ｐ３に対向して設けられる幅広のランド部ＬＮＤ２と、これら一対のランド部を接続する接続線５００を有している。接続線５００は、接続配線ＲＥ１の一側を隙間を有して通過して形成されている。

図示した例では、第１導電層Ｌ１の１本の細線部ＴＬの幅Ｗ２は、１単位画素ＰＸ分に相当する。細線部ＴＬは、部分電極Ｐ１乃至Ｐ３と重なる位置に開口部ＯＰ２を有している。接続配線ＲＥ１及びＲＥ２は、細線部ＴＬの開口部ＯＰ２の内部に配置されている。換言すると、第１導電層Ｌ１は、接続配線ＲＥ１及びＲＥ２の周辺に位置している。

なお、接続配線ＲＥ２は、接続配線ＲＥ１を囲むようなループ状に形成されていてもよい。但し、図示した例のように、接続配線ＲＥ２が接続配線ＲＥ１の片側のみを通る形状の場合には、接続配線ＲＥ２がループ状の場合と比較して、第１導電層Ｌ１の設置面積を拡大することができ、より好ましい。

上記のように構成された一実施形態に係る表示装置ＤＳＰによれば、表示装置ＤＳＰは、アレイ基板ＳＵＢ１と、プリント基板３と、を備えている。アレイ基板ＳＵＢ１は、走査線ＣＬと、信号線ＳＬと、走査線ＣＬ及び信号線ＳＬと異なる層に位置した第１導電層Ｌ１と、を含んでいる。プリント基板３は、第２導電層Ｌ２と、ブリッジ配線ＢＷと、絶縁層ＩＬと、を含んでいる。第２導電層Ｌ２は、第１導電層Ｌ１に接続され第１導電層Ｌ１の厚みＴ１より大きい厚みＴ２を有している。ブリッジ配線ＢＷは、第１導電層Ｌ１の厚みＴ１より大きい厚みＴＢＷを有し第２導電層Ｌ２に接続されている。絶縁層ＩＬは、第２導電層Ｌ２とブリッジ配線ＢＷとの間に位置している。

第１導電層Ｌ１、第２導電層Ｌ２、及びブリッジ配線ＢＷは、コイルＡＴを形成している。コイルＡＴは、アレイ基板ＳＵＢ１及びプリント基板３の両方を利用して形成されているため、アレイ基板ＳＵＢ１のみを利用してコイルＡＴを形成する場合と比較して、コイルＡＴ全体の面積を大きくすることができる。また、ブリッジ配線ＢＷは、プリント基板３に形成されるため、ブリッジ配線ＢＷを形成する分の面積をアレイ基板ＳＵＢ１側に設けなくて済む。そして、コイルＡＴのインダクタンスを大きくすることができる。このため、コイルＡＴの強度及び感度の向上を図ることができる。コイルＡＴの強度及び感度は、コイルＡＴの面積とループ回数と抵抗値に応じて決まる。これにより、例えば、アレイ基板ＳＵＢ１のみを利用してコイルＡＴを形成する場合と比較して、コイルＡＴのループ回数を少なくすることもでき得る。

アレイ基板ＳＵＢ１は、走査線ＣＬ、信号線ＳＬ及び第１導電層Ｌ１と対向した第１絶縁基板（ガラス基板）１０を含んでいる。プリント基板３は、フレキシブル基板である。絶縁層ＩＬの厚みＴＩＬは、第３絶縁膜１３の厚みＴ１３より大きく、第４絶縁膜１４の厚みＴ１４より大きい。厚みＴＩＬは、厚みＴ１３及び厚みＴ１４のそれぞれの１０倍程度である。このため、コイルＡＴのブリッジ配線ＢＷをアレイ基板ＳＵＢ１側に設けた場合と比較して、コイルＡＴに生じる寄生容量を小さくすることができる。なお、コイルＡＴを形成する場合、１本の連続した電線を環状に形成し、その両端を駆動ＩＣチップ４に接続するため、環状部分を避けて別層で接続するブリッジ配線ＢＷを形成する必要があるものである。上記のことから、第２配線Ｌ２ｂとブリッジ配線ＢＷとの間の寄生容量を小さくすることができるため、コイルＡＴの性能の劣化を抑えることができる。

第１導電層Ｌ１の厚みＴ１は５００ｎｍであり、第１導電層Ｌ１のシート抵抗値は０．０２８Ω／□である。第２導電層Ｌ２の厚みＴ２及びブリッジ配線ＢＷの厚みＴＢＷはそれぞれ１０μｍであり、第２導電層Ｌ２及びブリッジ配線ＢＷのそれぞれのシート抵抗値は０．００２Ω／□である。
厚みＴ１は、厚みＴ２及び厚みＴＢＷのそれぞれの１／１０以下である。第１導電層Ｌ１のシート抵抗値は、各々の第２導電層Ｌ２及びブリッジ配線ＢＷのシート抵抗値の１０倍以上である。言い換えると、各々の第２導電層Ｌ２及びブリッジ配線ＢＷのシート抵抗値を、第１導電層Ｌ１のシート抵抗値の１／１０以下にすることができる。上記のように、各々の第２導電層Ｌ２及びブリッジ配線ＢＷのシート抵抗値を小さくすることができる観点からも、コイルＡＴの性能の劣化を抑えることができる。

コイルＡＴは、同一平面で重なることが無いループ形状を有している。第２導電層Ｌ２は、少なくともコイルＡＴの１辺の全体を形成している。プリント基板３は、アレイ基板ＳＵＢ１の１辺の全体に沿った辺を有している。コイルＡＴの一部は、プリント基板３上のアレイ基板ＳＵＢ１の１辺の全体に沿った辺のコイルＡＴ全体に形成されている。プリント基板３側にコイルＡＴを形成する面積を多く割り付けることができるため、コイルＡＴ全体の面積を大きくすることができ、コイルＡＴのインダクタンスを大きくすることができる。

画素電極ＰＥは、３個の部分電極Ｐ１、Ｐ２、Ｐ３を有している。接続配線ＲＥ１，ＲＥ２は、走査線ＣＬと画素電極ＰＥとの間に位置している。部分電極Ｐ１、Ｐ２、Ｐ３のうちの何れか２個は、接続配線ＲＥを介して互いに接続されている。本実施形態において、２個の部分電極Ｐ１及びＰ３は、接続配線ＲＥ２を介して互いに接続されている。このため、部分電極Ｐ１及びＰ３の一括制御と、部分電極Ｐ２の独立制御との組み合わせにより、２^３個の階調を表現することができる。
なお、本実施形態と異なり、反射電極は、２又は４以上の複数の部分電極Ｐを有する画素電極ＰＥであってもよい。複数の部分電極Ｐのうちの少なくとも何れか２個は、接続配線ＲＥを介して互いに接続されている。

アレイ基板ＳＵＢ１は、アレイ基板ＳＵＢ１自体の端部に位置したパッドＰＤを備えている。第１導電層Ｌ１は、走査線ＣＬと同一の層に位置した配線及び信号線ＳＬと同一の層に位置した配線の少なくとも一方を利用してパッドＰＤに接続されている。本実施形態において、例えば、第１配線Ｌ１ａは、走査線ＣＬと同一の層に位置した配線ＬＥａ及び信号線ＳＬと同一の層に位置した配線ＬＥｂの両方を利用してパッドＰＤに接続されている。配線ＬＥａは、走査線ＣＬとともに同一材料で同時に形成可能であり、配線ＬＥｂは、信号線ＳＬとともに同一材料で同時に形成可能である。このため、製造工程を追加すること無く、リード配線ＬＥを形成することができる。

アレイ基板ＳＵＢ１は、ダミー電極ＤＥをさらに備えている。ダミー電極ＤＥは、第１導電層Ｌ１と同一の層に位置し、第１導電層Ｌ１（例えば、細線部ＴＬ）に距離を置いて設けられ、第１導電層Ｌ１の厚みＴ１と同一の厚みを有している。
ダミー電極ＤＥは、表示領域ＤＡにて第１配線Ｌ１ａ及び第２配線Ｌ１ｂの存在しないスペースに配置されているため、表示領域ＤＡにおける第４絶縁膜１４の表面の平坦化に寄与することができる。そして、アレイ基板ＳＵＢ１の対向基板ＳＵＢ２と対向する側の面の平坦化に寄与することができる。
上述したことから、高性能化が可能な表示装置ＤＳＰを得ることができる。

次に、上記実施形態の変形例１に係る表示装置ＤＳＰについて説明する。図１４は、上記実施形態の変形例１に係る表示装置ＤＳＰを示す平面図であり、コイルＡＴ、ダミー電極ＤＥなどの配置の一例を示す図である。
図１４に示すように、変形例１に係る表示装置ＤＳＰは、図５に示した例と比較すると、コイルＡＴの形状、パッドＰＤの位置、プリント基板３の形状に関して相違している。

Ｘ−Ｙ平面視において、コイルＡＴの下辺（一辺）の一部は、第２配線Ｌ２ｂで形成され、残りの部分は第１配線Ｌ１ａ及び第２配線Ｌ１ｂで形成されている。第１配線Ｌ１ａ及び第２配線Ｌ１ｂのうち、コイルＡＴの下辺を形成する部分は、表示領域ＤＡの下側の領域に位置し第１方向Ｘに延出している。第１配線Ｌ１ａ及び第２配線Ｌ１ｂは、Ｐ字状に形成されている。
第１配線Ｌ１ａ及び第２配線Ｌ１ｂの形状が、Π字状からＰ字状に変わったことにより、パッドＰＤをアレイ基板ＳＵＢ１の端部の１個所に密集させることができる。これにより、コイルＡＴのために利用されるプリント基板３の小型化及び低コスト化を図ることができる。

上記のように構成された変形例１に係る表示装置ＤＳＰによれば、第２配線Ｌ２ｂ（第２導電層Ｌ２）は、コイルＡＴの１辺の一部を形成している。アレイ基板ＳＵＢ１は、矩形形状を有している。プリント基板３は、アレイ基板ＳＵＢ１の１辺の一部に沿った辺を有している。コイルＡＴの一部は、プリント基板３上のアレイ基板ＳＵＢ１の１辺の一部に沿った辺の全体に形成されている。但し、変形例１の表示装置ＤＳＰは、上述した点以外、上記実施形態に係る表示装置ＤＳＰと概ね同様に形成されている。このため、変形例１においても、上記実施形態と同様の効果を得ることができる。

次に、上記実施形態の変形例２に係る表示装置ＤＳＰについて説明する。図１５は、上記実施形態の変形例２に係る表示装置ＤＳＰを示す断面図である。
図１５に示すように、変形例２に係る表示装置ＤＳＰは、有機エレクトロルミネッセンス（ＥＬ）表示装置である。表示装置ＤＳＰは、表示機能層として有機発光層を採用している。

スイッチング素子ＳＷは、第１絶縁基板１０と第１絶縁膜１１との間に位置する半導体層ＳＣ、第１絶縁膜１１と第２絶縁膜１２との間に位置するゲート電極ＧＥ、第２絶縁膜１２と第３絶縁膜１３との間に位置する第１電極Ｅ１１及び第２電極Ｅ１２を備えている。
第１導電層Ｌ１は、第３絶縁膜１３と第４絶縁膜１４との間に位置している。なお、表示領域ＤＡにおける第１導電層Ｌ１の配置については、図５及び図１４に示した何れの例も適用できる。

有機ＥＬ素子ＯＬＥＤは、第４絶縁膜１４の上に位置している。有機ＥＬ素子ＯＬＥＤは、画素電極ＰＥ、有機発光層ＯＲＧ、共通電極ＣＥを備えている。有機発光層ＯＲＧは、表示機能層に相当する。画素電極ＰＥ及び共通電極ＣＥのいずれか一方がアノードとして機能し、他方がカソードとして機能する。
画素電極ＰＥは、第４絶縁膜１４の上に位置し、第２電極Ｅ１２にコンタクトしている。画素電極ＰＥは、有機発光層ＯＲＧが発光した光を表示面に向けて反射させる反射電極として機能する。なお、画素電極ＰＥをＩＴＯで形成し、画素電極ＰＥの下層に金属材料によって形成された光反射層を別途設けるといった構成も採用可能である。

有機発光層ＯＲＧは、例えば、赤色、緑色、青色などの単色を発光する発光材料によって形成されても良いし、複数の発光材料を混合することで白色などに発光するように構成されていても良い。また、有機発光層ＯＲＧは、必要に応じて、ホール輸送層、ホール注入層、電子輸送層、電子注入層などの機能層を含んでいても良い。このように構成された有機ＥＬ素子ＯＬＥＤは、カバー部材３０に向かって発光する所謂トップエミッションタイプに相当する。

バンク１５は、有機ＥＬ素子ＯＬＥＤを個別に区画している。バリア膜１６は、有機ＥＬ素子ＯＬＥＤへの水分等の侵入を抑制するものであり、透明材料によって形成されている。
カバー部材３０は、透明なガラスや樹脂によって形成されている。カバー部材３０の有機ＥＬ素子ＯＬＥＤと対向する側には、遮光層３１、カラーフィルタ３２などが設けられている。バリア膜１６と、遮光層３１及びカラーフィルタ３２との間には、透明な充填剤４０が充填されている。

このような表示装置ＤＳＰにおいても、有機ＥＬ素子ＯＬＥＤがトップエミッションタイプであるため、表示領域ＤＡにおいて、第１絶縁基板１０と有機ＥＬ素子ＯＬＥＤとの間に第１導電層Ｌ１を配置するスペースを確保することができる。したがって、表示装置ＤＳＰ全体の厚みの増加を招くことなく、第１導電層Ｌ１（コイルＡＴ）を内蔵することが可能となる。

次に、上記実施形態を電子機器に適用した実施例について説明する。図１６は、上記実施形態を電子機器１００に適用した実施例を示す図である。
図１６に示すように、駆動ＩＣチップ４００、プリント基板３００、表示パネルＰＮＬ１は、それぞれ順番に図５に示した駆動ＩＣチップ４、プリント基板３、表示パネルＰＮＬ、に対応しており、略同一の動作を行う。このような電子機器１００は、例えば、近距離無線通信機能を用いて表示内容を書き換える用途のカード型ディスプレイ、棚札等に利用することができる。又は、電子機器１００のコイルＡＴは、充電用途に利用することも可能である。

本発明の実施形態、変形例、及び実施例を説明したが、これらの実施形態などは、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態などは、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

例えば、プリント基板はフレキシブル基板に限定されるものではない。プリント基板はリジッド基板、又はリジッドフレキシブル基板であってもよい。リジッド基板は、ガラスエポキシなどのリジッド材を基材として使用している。リジッド基板の絶縁層は、剛性を有するリジッド層である。このため、リジッド基板は、リジッド層に金属配線などが形成された基板である。リジッドフレキシブル基板は、リジッド基板とフレキシブル基板とを組み合わせた基板である。リジッドフレキシブル基板は、フレキシブル層とリジッド層の両方を有している。

第１導電層Ｌ１は、アレイ基板ＳＵＢ１の裏面側に形成してもよい。アレイ基板ＳＵＢ１の裏面は、第１絶縁基板１０のうち対向基板ＳＵＢ２と対向する面とは反対側の面である。この場合、プリント基板３をアレイ基板ＳＵＢ１の裏面に配置し、第２導電層Ｌ２を第１導電層Ｌ１に接続することにより、コイルＡＴを形成することができる。又は、プリント基板３をアレイ基板ＳＵＢ１の表面に配置し、第１絶縁基板１０を貫通したスルーホールに形成されたコンタクト電極などを介して第２導電層Ｌ２を第１導電層Ｌ１に接続することができる。

上述した実施形態において、反射型の液晶表示パネルを有する表示装置ＤＳＰを例に説明した。上述した実施形態は、各種の表示装置に適用することが可能である。例えば、表示装置ＤＳＰは、透過型の液晶表示パネルを有するものであってもよい。但し、透過型の場合、照明装置の裏面側にガラス基板などの第３の基板を配置し、この基板に第１導電層Ｌ１を形成した方が望ましい。

ＤＳＰ…表示装置、ＰＮＬ，ＰＮＬ１…表示パネル、ＳＵＢ１…アレイ基板、１０…第１絶縁基板、ＰＸ…単位画素、ＰＥ…画素電極、Ｐ１，Ｐ２，Ｐ３…部分電極、ＲＥ，ＲＥ１，ＲＥ２…接続配線、ＳＬ…信号線、ＣＬ…走査線、ＬＣ…液晶層、ＰＤ…パッド、Ｌ１…第１導電層、ＤＥ…ダミー電極、Ｌ１ａ，Ｌ１ｂ，Ｌ２ａ，Ｌ２ｂ，Ｌ２ｃ，Ｌ２ｄ，ＬＥａ，ＬＥｂ…配線、ＴＬ…細線部、ＬＥ…リード配線、３，３００…プリント基板、ＩＬ…絶縁層、Ｌ２…第２導電層、ＢＷ…ブリッジ配線、ＡＴ…コイル、１００…電子機器、ＤＡ…表示領域、Ｘ…第１方向、Ｙ…第２方向。

Claims (16)

1. 第１導電層を含む第１基板と、
   前記第１導電層に接続され前記第１導電層の厚みより大きい厚みを有する第２導電層と、前記第１導電層の厚みより大きい厚みを有し前記第２導電層に接続されたブリッジ配線と、前記第２導電層と前記ブリッジ配線との間に位置する絶縁層と、を含む第２基板と、を備え、
   前記第１導電層、前記第２導電層、及び前記ブリッジ配線は、コイルを形成する、電子機器。
2. 前記第１基板はガラス基板であり、
   前記第２基板は、フレキシブル基板である、請求項１に記載の電子機器。
3. 前記第１導電層のシート抵抗値は、各々の前記第２導電層及び前記ブリッジ配線のシート抵抗値の１０倍以上である、請求項１に記載の電子機器。
4. 前記コイルは、同一平面で重なることが無いループ形状を有する、請求項１に記載の電子機器。
5. 前記第１基板は、矩形形状を有し、
   前記第２基板は、前記第１基板の１辺の全体に沿った辺を有し、コイルの一部は、前記第２基板上の前記第１基板の１辺の全体に沿った辺のコイル全体に形成する、請求項１に記載の電子機器。
6. 前記第１基板は、矩形形状を有し、
   前記第２基板は、前記第１基板の１辺の一部に沿った辺を有し、コイルの一部は、前記第２基板上の前記第１基板の１辺の一部に沿った辺の全体に形成する、請求項１に記載の電子機器。
7. 走査線と、信号線と、前記走査線及び前記信号線と異なる層に位置した第１導電層と、を含む第１基板と、
   前記第１導電層に接続され前記第１導電層の厚みより大きい厚みを有する第２導電層と、前記第１導電層の厚みより大きい厚みを有し前記第２導電層に接続されたブリッジ配線と、前記第２導電層と前記ブリッジ配線との間に位置する絶縁層と、を含む第２基板と、を備え、
   前記第１導電層、前記第２導電層、及び前記ブリッジ配線は、コイルを形成する、表示装置。
8. 前記第１基板はガラス基板をさらに含み、
   前記第２基板は、フレキシブル基板である、請求項７に記載の表示装置。
9. 前記第１導電層のシート抵抗値は、各々の前記第２導電層及び前記ブリッジ配線のシート抵抗値の１０倍以上である、請求項７に記載の表示装置。
10. 前記コイルは、同一平面で重なることが無いループ形状を有し、
    前記第１基板は、矩形形状を有し、
    前記第２基板は、前記第１基板の１辺の全体に沿った辺を有し、前記コイルの一部は、前記第２基板上の前記第１基板の１辺の全体に沿った辺の前記コイル全体に形成する、請求項７に記載の表示装置。
11. 前記コイルは、同一平面で重なることが無いループ形状を有し、
    前記第１基板は、矩形形状を有し、
    前記第２基板は、前記第１基板の１辺の一部に沿った辺を有し、前記コイルの一部は、前記第２基板上の前記第１基板の１辺の一部に沿った辺の全体に形成する、請求項７に記載の表示装置。
12. 前記第１基板と対向した表示機能層と、
    前記信号線と前記表示機能層との間に位置し、画像を表示するための電位が印加される反射電極と、をさらに備え、
    前記第１導電層は、前記信号線と前記反射電極との間に位置している、請求項７に記載の表示装置。
13. 前記走査線と前記反射電極との間に位置した接続配線をさらに備え、
    前記反射電極は、複数の部分電極を有する画素電極であり、
    前記複数の部分電極のうちの少なくとも何れか２個は、前記接続配線を介して互いに接続されている、請求項１２に記載の表示装置。
14. 前記表示機能層は、液晶層である、請求項１２に記載の表示装置。
15. 前記第１基板は、前記第１基板自体の端部に位置したパッドをさらに含み、
    前記第１導電層は、前記走査線と同一の層に位置した配線及び前記信号線と同一の層に位置した配線の少なくとも一方を利用して前記パッドに接続され、
    前記第２導電層は、前記パッドを介して前記第１導電層に接続されている、請求項７に記載の表示装置。
16. 前記第１基板は、前記第１導電層と同一の層に位置し前記第１導電層に距離を置いて設けられ前記第１導電層の厚みと同一の厚みを有するダミー電極をさらに含んでいる、請求項７に記載の表示装置。

Images