JP2018031855A - 表示ドライバ及び液晶表示装置 - Google Patents

Abstract

【課題】 表示品位に優れた表示ドライバ及び液晶表示装置を提供する。【解決手段】 表示ドライバは、共通電極ＣＯＭにコモン電圧Ｖｃｏｍを与え、第１極性の映像信号Ｖｓｉｇと第２極性の映像信号Ｖｓｉｇとを画素電極ＰＥに１フレーム期間毎に交互に与える駆動部ＤＲを備える。駆動部ＤＲは、映像信号Ｖｓｉｇの駆動周波数の情報に基づいて共通電極ＣＯＭに与えるコモン電圧Ｖｃｏｍの値を調整する。【選択図】図５

Description

本発明の実施形態は、表示ドライバ及び液晶表示装置に関する。

一般に、液晶表示装置は、アレイ基板と、対向基板と、これら両基板間に挟持された液晶層と、アレイ基板及び対向基板のいずれか一方に形成されたカラーフィルタと、を有している。アレイ基板と対向基板との間の隙間は、スペーサにより一定に保持されている。液晶表示装置の表示方式としては、ＴＮ（Twisted Nematic）方式等の各種の方式が用いられている。各画素は、薄膜トランジスタ（thin film transistor：ＴＦＴ）を有している。

液晶表示装置は、６０Ｈｚの駆動周波数（フレームレート）で駆動されることが多いが、駆動周波数を低減することにより、低消費電力化を図ることができる。しかしながら、駆動周波数を変更した場合、液晶表示装置の画面にフリッカが発生したり、焼き付きが発生したりする恐れがある。

特開２００６−１６３０２５号公報

本実施形態は、表示品位に優れた表示ドライバ及び液晶表示装置を提供する。

一実施形態に係る表示ドライバは、
画素電極と、共通電極と、液晶層と、を有する液晶表示パネルに対し、
前記共通電極にコモン電圧を与え、第１極性の映像信号と前記第１極性と異なる第２極性の前記映像信号とを前記画素電極に１フレーム期間毎に交互に与える駆動部を備え、
前記駆動部は、前記映像信号の駆動周波数の情報に基づいて前記共通電極に与える前記コモン電圧の値を調整する。

図１は、一実施形態に係る液晶表示装置の構成を示す斜視図である。 図２は、図１に示した液晶表示パネルを示す断面図である。 図３は、上記液晶表示装置の構成を示す回路図である。 図４は、上記液晶表示パネルの一部を示す断面図である。 図５は、上記実施形態に係る実施例１の液晶表示装置の一部の構成を示す回路図である。 図６は、上記実施例１の液晶表示装置において、駆動周波数に対するコモン電圧の変化をグラフで示した図である。 図７は、上記実施形態に係る実施例２の液晶表示装置の一部の構成を示す回路図である。 図８は、上記実施形態に係る実施例３の液晶表示装置の一部の構成を示す回路図である。 図９は、上記実施例３の液晶表示装置において、コモン電流に対するコモン電圧の補正値の変化をグラフで示した図である。 図１０は、上記実施例３の液晶表示装置において、時間に対するコモン電流の変化をグラフで示した図である。 図１１は、上記実施形態に係る実施例４の液晶表示装置の一部の構成を示す回路図である。 図１２は、上記実施例４の液晶表示装置において、液晶容量差に対するコモン電圧の補正値の変化をグラフで示した図である。 図１３は、上記実施形態に係る実施例５の液晶表示装置の一部の構成を示す回路図である。 図１４は、上記実施例５の液晶表示装置において、共通電極のフローティング時の電圧に対するコモン電圧の補正値の変化をグラフで示した図である。 図１５は、上記実施形態に係る実施例６の液晶表示装置の共通電極を示す平面図である。 図１６は、上記実施例６の液晶表示装置の一部の構成を示す回路図である。 図１７は、上記実施例６の液晶表示装置の各領域において、駆動周波数に対するコモン電圧の変化をグラフで示した図である。 図１８は、上記実施形態に係る実施例７の液晶表示装置の共通電極を示す平面図である。 図１９は、上記実施例７の液晶表示装置の一部の構成を示す回路図である。 図２０は、上記実施形態に係る実施例８の液晶表示装置の共通電極を示す平面図である。 図２１は、上記実施例８の液晶表示装置の一部の構成を示す回路図である。

以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。

まず、図面を参照しながら一実施形態に係る液晶表示装置について詳細に説明する。図１は、液晶表示装置ＤＳＰの構成を示す斜視図である。本実施形態では、第１方向Ｘ及び第２方向Ｙは、互いに直交しているが、９０°以外の角度で交差していてもよい。第３方向Ｚは、第１方向Ｘ及び第２方向Ｙのそれぞれと直交している。
図１に示すように、液晶表示装置ＤＳＰは、アクティブマトリックス型の液晶表示パネルＰＮＬ、液晶表示パネルＰＮＬを駆動する駆動ＩＣ １、液晶表示パネルＰＮＬを照明するバックライトユニットＢＬ、制御モジュールＣＭ、フレキシブル配線基板２，３などを備えている。

液晶表示パネルＰＮＬは、アレイ基板ＡＲと、アレイ基板ＡＲに対向配置された対向基板ＣＴとを備えている。液晶表示パネルＰＮＬは、画像を表示する表示領域ＤＡと、表示領域ＤＡを囲む額縁状の非表示領域ＮＤＡと、を備えている。液晶表示パネルＰＮＬは、表示領域ＤＡにおいて第１方向Ｘ及び第２方向Ｙにマトリクス状に配列された複数の画素ＰＸを備えている。

バックライトユニットＢＬは、アレイ基板ＡＲの背面に配置されている。このようなバックライトユニットＢＬとしては、種々の形態が適用可能であるが、詳細な構造については説明を省略する。駆動ＩＣ １は、アレイ基板ＡＲに実装されている。フレキシブル配線基板２は、液晶表示パネルＰＮＬと制御モジュールＣＭとを接続している。フレキシブル配線基板３は、バックライトユニットＢＬと制御モジュールＣＭとを接続している。

このような構成の液晶表示装置ＤＳＰは、バックライトユニットＢＬから液晶表示パネルＰＮＬに入射する光を各画素ＰＸで選択的に透過することによって画像を表示する、いわゆる透過型の液晶表示装置に相当する。但し、液晶表示装置ＤＳＰは、外部から液晶表示パネルＰＮＬに向かって入射する外光を各画素ＰＸで選択的に反射することによって画像を表示する反射型の液晶表示装置であってもよいし、透過型及び反射型の双方の機能を備えた半透過型の液晶表示装置であってもよい。

図２は、液晶表示パネルＰＮＬを示す断面図である。
図２に示すように、液晶表示パネルＰＮＬは、アレイ基板ＡＲ、対向基板ＣＴ、液晶層ＬＣ、シール材ＳＥ、第１光学素子ＯＤ１、第２光学素子ＯＤ２などを備えている。アレイ基板ＡＲ及び対向基板ＣＴの詳細については後述する。

シール材ＳＥは、非表示領域ＮＤＡに配置され、アレイ基板ＡＲと対向基板ＣＴとを貼り合わせている。液晶層ＬＣは、アレイ基板ＡＲと対向基板ＣＴとの間に保持されている。第１光学素子ＯＤ１は、アレイ基板ＡＲの液晶層ＬＣに接する面の反対側に配置されている。第２光学素子ＯＤ２は、対向基板ＣＴの液晶層ＬＣに接する面の反対側に配置されている。第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、それぞれ偏光板を備えている。なお、第１光学素子ＯＤ１及び第２光学素子ＯＤ２は、位相差板などの他の光学素子を含んでいてもよい。

図３は、液晶表示装置ＤＳＰの構成を示す平面図である。図４は、液晶表示パネルＰＮＬの一部を示す断面図である。ここでは説明に必要な主要部のみを図示している。
図３及び図４に示すように、対向基板ＣＴには、透明な絶縁基板ＳＢ２、カラーフィルタＣＦ、オーバコート層Ｌ２、及び配向膜ＡＬ２が設けられている。カラーフィルタＣＦは、絶縁基板ＳＢ２上に配置された複数色の着色層を含んでいる。例えば、カラーフィルタＣＦは、赤色（Ｒ）、緑色（Ｇ）、青色（Ｂ）の着色層を含んでいる。オーバコート層Ｌ２は、カラーフィルタＣＦを覆って設けられ、カラーフィルタＣＦに含まれる物質が液晶層ＬＣへ流出することを防止する。配向膜ＡＬ２は、アレイ基板ＡＲと対向し、液晶層ＬＣに接している。なお、本実施形態において、液晶層ＬＣはネガ型の液晶材料で形成されている。

アレイ基板ＡＲは、絶縁基板ＳＢ１、共通電極（対向電極）ＣＯＭ、絶縁層Ｌ１、複数の画素電極ＰＥ、及び配向膜ＡＬ１を備えている。画素電極ＰＥは、窒化シリコン（ＳｉＮ）等の絶縁層Ｌ１の上に形成され、共通電極ＣＯＭと対向している。画素電極ＰＥは画素ＰＸ毎に配置され、画素電極ＰＥにはスリット状の開口部ＳＬＴが形成されている。共通電極ＣＯＭは、画素電極ＰＥに対して配向膜ＡＬ１の反対側に位置している。共通電極ＣＯＭと画素電極ＰＥとは、例えば透明な導電材料としてのＩＴＯ（Indium Tin Oxide）によって形成されている。配向膜ＡＬ１は、一方で画素電極ＰＥに接し、他方で液晶層ＬＣに接している。

アレイ基板ＡＲは、複数の画素ＰＸが配列する第１方向Ｘに延びる走査線ＧＬ（ＧＬ１、ＧＬ２…）と、複数の画素ＰＸが配列する第２方向Ｙに延びる信号線ＳＬ（ＳＬ１、ＳＬ２…）と、走査線ＧＬと信号線ＳＬが交差する位置近傍に配置された画素スイッチＳＷとを備えている。

画素スイッチＳＷは、薄膜トランジスタ（ＴＦＴ：Thin Film Transistor）を備えている。画素スイッチＳＷの第１電極は対応する走査線ＧＬと電気的に接続されている。画素スイッチＳＷの第２電極は対応する信号線ＳＬと電気的に接続されている。画素スイッチＳＷの第３電極は対応する画素電極ＰＥと電気的に接続されている。ここでは、上記第１電極がゲート電極として機能し、上記第２電極及び第３電極の一方がソース電極として機能し、上記第２電極及び第３電極の他方がドレイン電極として機能する。

駆動ＩＣ １は、信号線駆動回路ＳＤを備えている。アレイ基板ＡＲは、走査線駆動回路ＧＤ（左側の走査線駆動回路ＧＤ−Ｌ及び右側の走査線駆動回路ＧＤ−Ｒ）を備えている。複数の走査線ＧＬは走査線駆動回路ＧＤの出力端子と電気的に接続されている。複数の信号線ＳＬは信号線駆動回路ＳＤの出力端子と電気的に接続されている。走査線駆動回路ＧＤ、駆動ＩＣ １（信号線駆動回路ＳＤ）及び制御モジュールＣＭは、複数の画素ＰＸを駆動する駆動部ＤＲとして機能する。表示ドライバは、駆動部ＤＲを備えている。

走査線駆動回路ＧＤと駆動ＩＣ １とは、上記非表示領域ＮＤＡに配置されている。
走査線駆動回路ＧＤは、複数の走査線ＧＬにオン電圧を順次印加して、選択された走査線ＧＬに電気的に接続された画素スイッチＳＷのゲート電極にオン電圧を供給する。ゲート電極にオン電圧が供給された画素スイッチＳＷの、ソース電極−ドレイン電極間が導通する。信号線駆動回路ＳＤは、複数の信号線ＳＬのそれぞれに対応する出力信号を供給する。信号線ＳＬに供給された信号は、ソース電極−ドレイン電極間が導通した画素スイッチＳＷを介して対応する画素電極ＰＥに印加される。

走査線駆動回路ＧＤと信号線駆動回路ＳＤとの動作は、液晶表示パネルＰＮＬの外部に配置された制御モジュールＣＭにより制御される。また制御モジュールＣＭは、共通電極ＣＯＭにコモン電圧Ｖｃｏｍを与える。但し、本実施形態と異なり、コモン電圧Ｖｃｏｍは、駆動ＩＣ １から共通電極ＣＯＭに与えられてもよい。さらに制御モジュールＣＭは、バックライトユニットＢＬの動作を制御する。

制御モジュールＣＭは、通常駆動のほかに駆動電力低減のために低周波駆動の機能を備えている。なお、同一の画素電極ＰＥに対して映像信号（画像信号）を書き換える時間間隔を「１フレーム期間」と呼び、その逆数を「駆動周波数」あるいは「フレーム周波数」と呼ぶが、本願においては間欠駆動に関しても、同様に呼ぶものとする。

一例として液晶表示装置ＤＳＰの標準のフレーム周波数が６０Ｈｚ（すなわち（１／６０）秒ごとに画素ＰＸへの映像信号の書き換えが行われる）であるとする。動画表示の場合には標準の６０Ｈｚでの動作とするが、動画視認性がそれほど重視されない静止画像などを表示する場合には、制御モジュールＣＭなどの駆動部は、低周波駆動を実行する。

駆動部は、（１／６０）秒をかけて１フレーム分の書き込み動作（画面の上から下までの走査）を行った後に、例えば、（２／６０）秒、（３／６０）秒、（４／６０）秒、（５／６０）秒、（９／６０）秒、（１１／６０）秒、（１４／６０）秒、（１９／６０）秒、（２９／６０）秒、あるいは（５９／６０）秒の休止期間を設ける。休止期間において制御モジュールＣＭの書き込み動作を停止すればその間の消費電力は実質０になり、書き込み時も含めた時間平均としての回路消費電力はそれぞれ、（１／３）乃至（１／６０）に低減される。
すなわち、本実施形態において、駆動部は、１Ｈｚ以上であり２０Ｈｚ以下である駆動周波数で同一の画素電極ＰＥを駆動する。

本実施形態に係る液晶表示装置ＤＳＰは、共通電極ＣＯＭと画素電極ＰＥとの電位差により、液晶層ＬＣに電界を生じさせ、液晶層の液晶分子の配向方向を制御するＦＦＳ（Fringe-FIELD Switching）モードの液晶表示装置である。液晶分子の配向方向により、バックライトユニットＢＬから出射される光の透過光量が制御される。
画素電極ＰＥと共通電極ＣＯＭとが絶縁層Ｌ１を挟んで対向する部分には、容量成分Ｃｓ０が発生する。この他に液晶層ＬＣ内に回り込む電界に対応する補助容量成分Ｃｓ１および液晶容量Ｃｌｃも存在する。画素電極ＰＥと共通電極ＣＯＭとの間に存在する全容量をＣｓと表すと、容量Ｃｓを図３に示すような等価回路で表現することができる。

次に、上記したＦＦＳモードの液晶表示装置ＤＳＰにおいて画像を表示する表示駆動時の動作について説明する。
まず、液晶層ＬＣに電圧が印加されていないオフ状態について説明する。オフ状態は、画素電極ＰＥと共通電極ＣＯＭとの間に電位差が形成されていない状態に相当する。このようなオフ状態では、液晶層ＬＣに含まれる液晶分子は、配向膜ＡＬ１及び配向膜ＡＬ２の配向規制力によりＸ−Ｙ平面内において一方向に初期配向している。バックライトユニットＢＬからのバックライトの一部は、第１光学素子ＯＤ１の偏光板を透過し、液晶表示パネルＰＮＬに入射する。液晶表示パネルＰＮＬに入射した光は、偏光板の吸収軸と直交する直線偏光である。このような直線偏光の偏光状態は、オフ状態の液晶表示パネルＰＮＬを通過した際にほとんど変化しない。このため、液晶表示パネルＰＮＬを透過した直線偏光のほとんどが、第２光学素子ＯＤ２の偏光板によって吸収される（黒表示）。このようにオフ状態で液晶表示パネルＰＮＬが黒表示となるモードをノーマリーブラックモードという。

続いて、液晶層ＬＣに電圧が印加されたオン状態について説明する。オン状態は、画素電極ＰＥと共通電極ＣＯＭとの間に電位差が形成された状態に相当する。つまり、共通電極ＣＯＭに対してはコモン電圧Ｖｃｏｍが与えられる。その一方で、画素電極ＰＥには、コモン電圧に対して電位差を形成するような映像信号Ｖｓｉｇが供給される。これにより、オン状態では、画素電極ＰＥと共通電極ＣＯＭとの間にフリンジ電界が形成される。
このようなオン状態では、液晶分子は、Ｘ−Ｙ平面内において、初期配向方向とは異なる方位に配向する。オン状態では、第１光学素子ＯＤ１の偏光板の吸収軸と直交する直線偏光は、液晶表示パネルＰＮＬに入射し、その偏光状態は、液晶層ＬＣを通過する際に液晶分子の配向状態に応じて変化する。このため、オン状態においては、液晶層ＬＣを通過した少なくとも一部の光は、第２光学素子ＯＤ２の偏光板を透過する（白表示）。

上述したように、低周波駆動を利用し、画素電極ＰＥへの書き込み回数（画素スイッチＳＷをオフからオンに切替える回数）を減少することにより、回路消費電力を低減する効果を得ることができる。
一方、低周波駆動の場合の１フレーム期間中の保持期間は、通常の６０Ｈｚ駆動の場合の１フレーム期間中の保持期間と比較して長くなる。このため、保持期間が長くなることにより液晶層ＬＣに印加される電圧の値が低下し、フリッカが発生し易くなる。また、画像の焼き付きが発生し易くなる。ここで、画像の焼き付きとは、固定画像が画面に残ってしまう現象である。

なお、本願発明者らの実験結果によれば、フリッカや画像の焼き付きの発生は、液晶表示パネルＰＮＬの周囲の雰囲気の温度、液晶表示パネルＰＮＬへのバックライトの照射時間、バックライトの輝度など、液晶表示パネルＰＮＬが置かれる環境の変化に応じて換わることが分かった。
これに対し、本実施形態においては、低周波駆動を利用して画像を表示してもフリッカや画像の焼き付きの発生を抑制することのできる液晶表示装置ＤＳＰを得ることができるものである。以下に、上記のような液晶表示装置ＤＳＰを、実施例１乃至７において例示的に説明する。

（実施例１）
まず、実施例１の液晶表示装置ＤＳＰについて説明する。図５は、本実施形態に係る実施例１の液晶表示装置ＤＳＰの一部の構成を示す回路図である。例えば、実施例１の液晶表示装置ＤＳＰは、駆動周波数に応じてコモン電圧Ｖｃｏｍを自動制御する回路を有している。

液晶表示パネルＰＮＬを駆動する駆動部は、映像信号処理回路ＰＣと、駆動周波数を判定する判定回路ＤＥと、コモン電圧Ｖｃｏｍを導出する導出回路としての演算回路ＡＣと、デジタル−アナログ変換器Ｃ１と、を備えている。駆動部ＤＲは、共通電極ＣＯＭにコモン電圧Ｖｃｏｍを与え、第１極性の映像信号Ｖｓｉｇと第１極性と異なる第２極性の映像信号Ｖｓｉｇとを画素電極ＰＥに１フレーム期間毎に交互に与えるように構成されている。例えば、第１極性は正極性であり、第２極性は負極性である。本実施例１において、駆動部ＤＲは、映像信号の駆動周波数の情報に基づいて共通電極ＣＯＭに与えるコモン電圧Ｖｃｏｍの値を調整するように構成されている。

映像信号処理回路ＰＣは、上記信号線駆動回路ＳＤを含んでいる。映像信号処理回路ＰＣには、外部から、映像信号と、垂直同期信号と、水平同期信号とが入力される。垂直同期信号及び水平同期信号は、映像信号に付随した信号である。映像信号処理回路ＰＣは、これらの信号に基づいて、適宜、液晶表示パネルＰＮＬに映像信号Ｖｓｉｇを送信する。

垂直同期信号は、判定回路ＤＥにも与えられる。判定回路ＤＥは、垂直同期信号に基づいて、駆動周波数を判定する。
演算回路ＡＣは、判定回路ＤＥで判定された駆動周波数に基づいた値のコモン電圧Ｖｃｏｍを導出するように構成されている。本実施例１において、演算回路ＡＣは、駆動周波数からコモン電圧Ｖｃｏｍの値を演算するように構成されている。詳しくは、演算回路ＡＣは、判定回路ＤＥで判定された駆動周波数に基づいてコモン電圧Ｖｃｏｍの値を演算するように構成されている。これにより、例えば、液晶表示装置ＤＳＰは、映像信号の駆動周波数に対応したコモン電圧Ｖｃｏｍの情報を含む記憶部無しに、コモン電圧Ｖｃｏｍの値を導出することができる。これにより、液晶表示装置ＤＳＰの記憶容量を増大を抑制することができる。

デジタル−アナログ変換器Ｃ１は、演算回路ＡＣで導出したコモン電圧Ｖｃｏｍをアナログのコモン電圧Ｖｃｏｍに変換し、アナログのコモン電圧Ｖｃｏｍを共通電極ＣＯＭに与えるように構成されている。本実施例１において、デジタル−アナログ変換器Ｃ１は、演算回路ＡＣにおける演算値をアナログ信号に変換するように構成されている。
このため、駆動部ＤＲは、映像信号Ｖｓｉｇの駆動周波数に応じてＣＯＭ共通電極に与えるコモン電圧Ｖｃｏｍの値を自動制御することができる。または、液晶表示パネルＰＮＬの駆動時には、垂直同期信号から判定された駆動周波数に応じてあらかじめプログラミングされたコモン電圧Ｖｃｏｍが出力される。

図６は、本実施例１の液晶表示装置ＤＳＰにおいて、駆動周波数に対するコモン電圧Ｖｃｏｍの変化をグラフで示した図である。
図６に示すように、演算回路ＡＣは、例えば、駆動周波数が高くなるほどコモン電圧Ｖｃｏｍを高くし、駆動周波数が低くなるほどコモン電圧Ｖｃｏｍを低くするように、演算する。本実施例１において、コモン電圧Ｖｃｏｍの値は、駆動周波数の関数である。例えば、駆動周波数をｆ、コモン電圧Ｖｃｏｍをφ（ｆ）とすると、φ（ｆ）＝ａｆ＋ｂである。ここで、上記ａ及び上記ｂは、それぞれ定数である。上記のように、駆動周波数が変化する場合において、コモン電圧Ｖｃｏｍの値を駆動周波数に対応した値に調整することにより、フリッカや画像の焼き付きの発生を抑制することができる。

（実施例２）
次に、実施例２の液晶表示装置ＤＳＰについて説明する。
実施例２に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例１と比較し、演算回路ＡＣの替わりに、導出回路ＤＣ及び記憶部Ｍを備えている点で相違している。図７は、上記実施形態に係る実施例２の液晶表示装置ＤＳＰの一部の構成を示す回路図である。

図７に示すように、駆動部ＤＲは記憶部Ｍを備えている。記憶部Ｍは、駆動周波数に対応したコモン電圧Ｖｃｏｍの値の情報が記憶されたテーブルＴ１を含んでいる。導出回路ＤＣは、コモン電圧Ｖｃｏｍを導出する際、判定回路ＤＥで判定された駆動周波数に対応したコモン電圧Ｖｃｏｍを記憶部Ｍ（テーブルＴ１）から選択することができる。
上記のことから、実施例２では、実施例１と比較して、コモン電圧Ｖｃｏｍを導出する際の演算量を低減することができる。

なお、テーブルＴ１に記憶される情報としては、駆動周波数とコモン電圧Ｖｃｏｍとが一対一で対応している情報である。又は、上記情報としては、特定の範囲の駆動周波数と単個のコモン電圧Ｖｃｏｍとが一対一で対応している情報である。後者の方が記憶部Ｍに記憶させる量を低減することができ、液晶表示装置ＤＳＰの記憶容量を増大をより抑制することができる。
また、上記実施例２の液晶表示装置ＤＳＰは、上記実施例１の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例１と同様の機能を発揮できるように構成されていてもよい。

（実施例３）
次に、実施例３の液晶表示装置ＤＳＰについて説明する。
実施例３に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例１と比較し、アナログ−デジタル変換器Ｃ２、平滑回路ＳＭ、及び変換回路Ｃ３をさらに備えている点で相違している。図８は、上記実施形態に係る実施例３の液晶表示装置ＤＳＰの一部の構成を示す回路図である。

図８に示すように、変換回路Ｃ３は、共通電極ＣＯＭからのコモン電流Ｉｃｏｍを電圧に変換するように構成されている。平滑回路ＳＭは、変換回路Ｃ３で変換された電圧を平滑化するように構成されている。アナログ−デジタル変換器Ｃ２は、平滑回路ＳＭで平滑化され電圧をデジタルの電圧に変換するように構成されている。演算回路ＡＣ（駆動部ＤＲ）は、アナログ−デジタル変換器Ｃ２から出力されるデジタルの電圧の平均値が０となるように、共通電極ＣＯＭに与えるコモン電圧Ｖｃｏｍの値を調整するように構成されている。
上記のことから、実施例３の駆動部ＤＲは、コモン電流Ｉｃｏｍに応じてコモン電圧Ｖｃｏｍを自動制御する回路を有している。そして、駆動部ＤＲは、コモン電流Ｉｃｏｍの平均が０となるように、コモン電圧Ｖｃｏｍを、逐次、微調整するように構成されている。

図９は、本実施例３の液晶表示装置ＤＳＰにおいて、コモン電流Ｉｃｏｍに対するコモン電圧Ｖｃｏｍの補正値の変化をグラフで示した図である。
図９に示すように、例えば、コモン電流Ｉｃｏｍが正の場合、コモン電圧Ｖｃｏｍを低減させることができる。コモン電流Ｉｃｏｍが負の場合、コモン電圧Ｖｃｏｍを増加させることができる。

図１０は、本実施例３の液晶表示装置ＤＳＰにおいて、時間に対するコモン電流Ｉｃｏｍの変化をグラフで示した図である。
図１０に示すように、例えば駆動周波数が変化しても、実施例３の駆動部ＤＲは、コモン電流Ｉｃｏｍの平均が０になるように制御している。また、極性反転駆動を行っているため、１フレーム期間毎に、コモン電流Ｉｃｏｍの向きが逆になっている。実施例３の駆動部ＤＲは、上述したようにコモン電圧Ｖｃｏｍを微調整することができる。このため、フリッカの発生をより抑制することができる。

なお上記実施例３の液晶表示装置ＤＳＰは、上記実施例１の液晶表示装置ＤＳＰの構成を含んでいるため、上記実施例１と同様の機能を備えていてもよい。又は、上記実施例３の液晶表示装置ＤＳＰは、上記実施例２の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例２と同様の機能を発揮できるように構成されていてもよい。

（実施例４）
次に、実施例４の液晶表示装置ＤＳＰについて説明する。
実施例４に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例１と比較し、液晶表示パネルＰＮＬの構成と、駆動部ＤＲの構成とに関して相違している。図１１は、本実施形態に係る実施例４の液晶表示装置ＤＳＰの一部の構成を示す回路図である。
図１１に示すように、液晶表示パネルＰＮＬは、第１ダミー画素電極ＤＰＥ１及び第２ダミー画素電極ＤＰＥ２をさらに有している。平面視にて、第１ダミー画素電極ＤＰＥ１及び第２ダミー画素電極ＤＰＥ２は、表示領域ＤＡの外側に位置し、液晶層ＬＣ及び共通電極ＣＯＭと重なっている。第１ダミー画素電極ＤＰＥ１は、液晶層ＬＣを介して共通電極ＣＯＭと容量結合される。第２ダミー画素電極ＤＰＥ２は、液晶層ＬＣを介して共通電極ＣＯＭと容量結合される。

駆動部ＤＲは、第１電源ＰＯ１と、第２電源ＰＯ２と、第１測定器ＣＡＰ１と、第２測定器ＣＡＰ２と、比較回路ＣＲと、アナログ−デジタル変換器Ｃ２と、をさらに備えている。
第１電源ＰＯ１は、第１ダミー画素電極ＤＰＥ１に第１極性のバイアス電圧を印加するために利用される。第２電源ＰＯ２は、第２ダミー画素電極ＤＰＥ２に第２極性のバイアス電圧を印加するために利用される。この実施例において、例えば、第１極性は正極性であり、第２極性は負極性である。

第１測定器ＣＡＰ１は、第１電源ＰＯ１からの第１極性のバイアス電圧を第１ダミー画素電極ＤＰＥ１に印加し、第１極性のバイアス電圧が印加された第１ダミー画素電極ＤＰＥ１と共通電極ＣＯＭとの間に形成される第１液晶容量Ｃｌｃ１を測定するように構成されている。
第２測定器ＣＡＰ２は、第２電源ＰＯ２からの第２極性のバイアス電圧を第２ダミー画素電極ＤＰＥ２に印加し、第２極性のバイアス電圧が印加された第２ダミー画素電極ＤＰＥ２と共通電極ＣＯＭとの間に形成される第２液晶容量Ｃｌｃ２を測定するように構成されている。

比較回路ＣＲは、第１測定器ＣＡＰ１及び第２測定器ＣＡＰ２に接続され、第１液晶容量Ｃｌｃ１の値と第２液晶容量Ｃｌｃ２の値とを比較するように構成されている。アナログ−デジタル変換器Ｃ２は、比較回路ＣＲから出力される電圧信号をデジタルの電圧に変換するように構成されている。演算回路ＡＣ（駆動部ＤＲ）は、第１液晶容量Ｃｌｃ１の値と第２液晶容量Ｃｌｃ２の値とが等しくなるように共通電極ＣＯＭに与えるコモン電圧Ｖｃｏｍの値を調整するように構成されている。

上述したことから、本実施例４の液晶表示装置ＤＳＰは、液晶の配向状態をモニタし、コモン電圧Ｖｃｏｍを自動制御する回路を有している。コモン電圧Ｖｃｏｍが最適値からずれると、第１液晶容量Ｃｌｃ１と第２液晶容量Ｃｌｃ２とに差が発生する。このため、駆動部ＤＲは、この差を比較回路ＣＲで検知し、液晶容量差が０となるように、コモン電圧Ｖｃｏｍを、逐次、微調整されるように構成されている。

図１２は、本実施例４の液晶表示装置ＤＳＰにおいて、液晶容量差に対するコモン電圧Ｖｃｏｍの補正値の変化をグラフで示した図である。
図１２に示すように、第１液晶容量Ｃｌｃ１と第２液晶容量Ｃｌｃ２との差が正の場合、駆動部ＤＲはコモン電圧Ｖｃｏｍを増加させる。第１液晶容量Ｃｌｃ１と第２液晶容量Ｃｌｃ２との差が負の場合、駆動部ＤＲは、コモン電圧Ｖｃｏｍを低減させる。実施例４の駆動部ＤＲは、上述したようにコモン電圧Ｖｃｏｍを微調整することができる。このため、フリッカの発生をより抑制することができる。

なお上記実施例４の液晶表示装置ＤＳＰは、上記実施例１の液晶表示装置ＤＳＰの構成を含んでいるため、上記実施例１と同様の機能を備えていてもよい。又は、上記実施例４の液晶表示装置ＤＳＰは、上記実施例２の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例２と同様の機能を発揮できるように構成されていてもよい。又は、上記実施例４の液晶表示装置ＤＳＰは、上記実施例３の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例３と同様の機能を発揮できるように構成されていてもよい。

（実施例５）
次に、実施例５の液晶表示装置ＤＳＰについて説明する。
実施例５に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例１と比較し、駆動部ＤＲの構成に関して相違している。図１３は、本実施形態に係る実施例５の液晶表示装置ＤＳＰの一部の構成を示す回路図である。

図１３に示すように、駆動部ＤＲは、アナログ−デジタル変換器Ｃ２と、スイッチＤＳＷと、をさらに備えている。アナログ−デジタル変換器Ｃ２は、共通電極ＣＯＭからの電圧Ｖｆをデジタルの電圧に変換するように構成されている。スイッチＤＳＷは、第１状態と第２状態との何れか一方に切替える。上記第１状態とは、共通電極ＣＯＭとデジタル−アナログ変換器Ｃ１とを接続する状態である。上記第２状態とは、共通電極ＣＯＭとアナログ−デジタル変換器Ｃ２とを接続する状態である。

スイッチＤＳＷは、映像信号Ｖｓｉｇを画素電極ＰＥに与える駆動期間毎に上記第１状態に切替える。また、スイッチＤＳＷは、駆動期間の間の期間に上記第２状態に切替える。これにより、フローティング状態の共通電極ＣＯＭの電圧Ｖｆをアナログ−デジタル変換器Ｃ２に与えることができる。演算回路（導出回路）ＡＣは、アナログ−デジタル変換器Ｃ２で変換されたデジタルの電圧に基づいて共通電極ＣＯＭに与えるコモン電圧Ｖｃｏｍの値を調整する。

上述したことから、本実施例５の液晶表示装置ＤＳＰは、一時的にフローティング状態の共通電極ＣＯＭの電圧Ｖｆをモニタし、コモン電圧Ｖｃｏｍを自動制御する回路を有している。モニタした共通電極ＣＯＭの電圧Ｖｆは最適な値となるため、駆動部ＤＲは、現在設定されているコモン電圧Ｖｃｏｍの値を補正し、次のフレーム期間に補正したコモン電圧Ｖｃｏｍを共通電極ＣＯＭに印加する。

図１４は、本実施例５の液晶表示装置ＤＳＰにおいて、共通電極ＣＯＭのフローティング時の電圧Ｖｆに対するコモン電圧Ｖｃｏｍの補正値の変化をグラフで示した図である。図１４に示すように、共通電極ＣＯＭのフローティング時の電圧Ｖｆが増加する場合、駆動部ＤＲはコモン電圧Ｖｃｏｍを増加させる。上記電圧Ｖｆが低下する場合、駆動部ＤＲはコモン電圧Ｖｃｏｍを低減させる。実施例５の駆動部ＤＲは、上述したようにコモン電圧Ｖｃｏｍを微調整することができる。このため、フリッカの発生をより抑制することができる。

なお上記実施例５の液晶表示装置ＤＳＰは、上記実施例１の液晶表示装置ＤＳＰの構成を含んでいるため、上記実施例１と同様の機能を備えていてもよい。又は、上記実施例５の液晶表示装置ＤＳＰは、上記実施例２の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例２と同様の機能を発揮できるように構成されていてもよい。又は、上記実施例５の液晶表示装置ＤＳＰは、上記実施例３の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例３と同様の機能を発揮できるように構成されていてもよい。又は、上記実施例５の液晶表示装置ＤＳＰは、上記実施例４の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例４と同様の機能を発揮できるように構成されていてもよい。

（実施例６）
次に、実施例６の液晶表示装置ＤＳＰについて説明する。
実施例６に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例１と比較し、液晶表示パネルＰＮＬの構成と、駆動部ＤＲの構成とに関して相違している。図１５は、本実施形態に係る実施例６の液晶表示装置ＤＳＰの共通電極ＣＯＭを示す平面図である。

図１５に示すように、共通電極ＣＯＭは、複数の分割電極ＣＥを有している。複数の分割電極ＣＥは、それぞれ帯状に形成され、第１方向Ｘに延在し、第２方向Ｙに互いに間隔を置いて並べられている。複数の分割電極ＣＥは、上述した走査線ＧＬに並行して延在し、信号線ＳＬが延在する方向に並べられている。各分割電極ＣＥは、複数行の画素ＰＸで共用されている。共通電極ＣＯＭは、分割電極ＣＥ１から分割電極ＣＥｊまでのｊ個の分割電極ＣＥを有している。ｊは２以上の整数である。ここで、分割電極ＣＥ１と対向する領域を第１領域Ａ１、分割電極ＣＥ２と対向する領域を第２領域Ａ２、分割電極ＣＥｊと対向する領域を第ｊ領域Ａｊ、とする。

各フレーム期間において、第１領域Ａ１の画素ＰＸは最初の駆動期間に駆動され、第２領域Ａ２の画素ＰＸは２番目の駆動期間に駆動され、第ｊ領域Ａｊの画素ＰＸは最後の駆動期間に駆動される。

図１６は、本実施例６の液晶表示装置ＤＳＰの一部の構成を示す回路図である。
図１６に示すように、駆動部ＤＲは、複数の分割電極ＣＥに与えるコモン電圧Ｖｃｏｍの値を分割電極ＣＥ毎に調整するように構成されている。詳しくは、駆動部ＤＲは、判定回路ＤＥ、演算回路（導出回路）ＡＣ、及びデジタル−アナログ変換器Ｃ１のセットを、分割電極ＣＥと同数のｊ個、有している。このため、駆動部ＤＲは、分割電極ＣＥに与えるコモン電圧Ｖｃｏｍを個別に調整することができる。

図１７は、本実施例６の液晶表示装置ＤＳＰの各領域Ａにおいて、駆動周波数に対するコモン電圧Ｖｃｏｍの変化をグラフで示した図である。
図１７に示すように、駆動周波数に応じて、各分割電極ＣＥに与えられるコモン電圧Ｖｃｏｍが最適な値に制御される。例えば、第１領域Ａ１の分割電極ＣＥ１に与えるコモン電圧Ｖｃｏｍを高く、第ｊ領域Ａｊの分割電極ＣＥｊに与えるコモン電圧Ｖｃｏｍを相対的に低くしている。これにより、各フレーム期間において、最初の駆動期間に駆動される画素電極ＰＥと分割電極ＣＥ１との電位差を、最後の駆動期間に駆動される画素電極ＰＥと分割電極ＣＥｊとの電位差より小さくすることができる。実施例６の駆動部ＤＲは、上述したように分割電極ＣＥ毎に与えるコモン電圧Ｖｃｏｍを微調整することができる。このため、フリッカの発生をより抑制することができる。

なお上記実施例６の液晶表示装置ＤＳＰは、上記実施例１の液晶表示装置ＤＳＰの構成を含んでいるため、上記実施例１と同様の機能を備えていてもよい。又は、上記実施例６の液晶表示装置ＤＳＰは、上記実施例２の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例２と同様の機能を発揮できるように構成されていてもよい。又は、上記実施例６の液晶表示装置ＤＳＰは、上記実施例３の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例３と同様の機能を発揮できるように構成されていてもよい。又は、上記実施例６の液晶表示装置ＤＳＰは、上記実施例４の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例４と同様の機能を発揮できるように構成されていてもよい。又は、上記実施例６の液晶表示装置ＤＳＰは、上記実施例５の液晶表示装置ＤＳＰの特有の構成を含んでいてもよく、上記実施例５と同様の機能を発揮できるように構成されていてもよい。

（実施例７）
次に、実施例７の液晶表示装置ＤＳＰについて説明する。
実施例７に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例６と比較し、液晶表示パネルＰＮＬの構成に関して相違している。図１８は、本実施形態に係る実施例７の液晶表示装置ＤＳＰの共通電極ＣＯＭを示す平面図である。

図１８に示すように、複数の分割電極ＣＥは、それぞれ帯状に形成され、第２方向Ｙに延在し、第１方向Ｘに互いに間隔を置いて並べられている。複数の分割電極ＣＥは、上述した信号線ＳＬに並行して延在し、走査線ＧＬが延在する方向に並べられている。各分割電極ＣＥは、複数列の画素ＰＸで共用されている。

図１９は、本実施例７の液晶表示装置の一部の構成を示す回路図である。
図１９に示すように、実施例７の駆動部ＤＲは、上記実施例６の駆動部と同様、判定回路ＤＥ、演算回路（導出回路）ＡＣ、及びデジタル−アナログ変換器Ｃ１のセットを、分割電極ＣＥと同数のｊ個、有している。このため、本実施例７の駆動部ＤＲは、上記実施例６と同様に、分割電極ＣＥ毎に与えるコモン電圧Ｖｃｏｍを微調整することができる。このため、フリッカの発生をより抑制することができる。

（実施例８）
次に、実施例８の液晶表示装置ＤＳＰについて説明する。
実施例８に係る液晶表示装置ＤＳＰの駆動部ＤＲは、実施例６と比較し、液晶表示パネルＰＮＬの構成に関して相違している。図２０は、本実施形態に係る実施例８の液晶表示装置ＤＳＰの共通電極ＣＯＭを示す平面図である。

図２０に示すように、複数の分割電極ＣＥは、それぞれ矩形状に形成され、第１方向Ｘ及び第２方向Ｙにマトリクス状に並べられている。複数の分割電極ＣＥは、一方で信号線ＳＬに沿って並べられ、他方で走査線ＧＬに沿って並べられている。各分割電極ＣＥは、複数列の画素ＰＸで共用されている。

図２１は、本実施例８の液晶表示装置の一部の構成を示す回路図である。
図２１に示すように、実施例８の駆動部ＤＲは、上記実施例６の駆動部と同様、判定回路ＤＥ、演算回路（導出回路）ＡＣ、及びデジタル−アナログ変換器Ｃ１のセットを、分割電極ＣＥと同数のｊ個、有している。このため、本実施例８の駆動部ＤＲは、上記実施例６と同様に、分割電極ＣＥ毎に与えるコモン電圧Ｖｃｏｍを微調整することができる。このため、フリッカの発生をより抑制することができる。
上記のように構成された実施形態に係る液晶表示装置ＤＳＰによれば、表示品位に優れた液晶表示装置を得ることができる。

本発明の実施形態を説明したが、上記の実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。上記の新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。上記実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
例えば、上述した実施形態では、液晶表示装置を例に開示した。しかし、上述した実施形態は、上述した液晶表示装置への適用に限定されるものではなく、各種の液晶表示装置に適用可能である。

ＤＳＰ…液晶表示装置、ＰＮＬ…液晶表示パネル、
１…駆動ＩＣ、ＣＭ…制御モジュール、
ＡＲ…アレイ基板、ＣＴ…対向基板、ＬＣ…液晶層、
ＤＡ…表示領域、ＮＤＡ…非表示領域、ＰＸ…画素、
ＣＯＭ…共通電極、ＣＥ…分割電極、
ＰＥ…画素電極、ＤＰＥ１，ＤＰＥ２…ダミー画素電極、
ＧＬ…走査線、ＳＬ…信号線、ＳＷ…画素スイッチ、
ＳＤ…信号線駆動回路、ＧＤ…走査線駆動回路、ＤＲ…駆動部、
ＤＥ…判定回路、ＡＣ…演算回路、Ｃ１…デジタル−アナログ変換器、
ＤＣ…導出回路、Ｍ…記憶部、Ｃ２…アナログ−デジタル変換器、
ＳＭ…平滑回路、Ｃ３…変換回路、ＣＲ…比較回路、ＤＳＷ…スイッチ、
ＣＡＰ１…第１測定器、ＣＡＰ２…第２測定器、
Ｖｃｏｍ…コモン電圧、Ｉｃｏｍ…コモン電流、Ｖｆ…電圧、
Ｃｌｃ，Ｃｌｃ１，Ｃｌｃ２…液晶容量。

Claims (12)

1. 画素電極と、共通電極と、液晶層と、を有する液晶表示パネルに対し、
   前記共通電極にコモン電圧を与え、第１極性の映像信号と前記第１極性と異なる第２極性の前記映像信号とを前記画素電極に１フレーム期間毎に交互に与える駆動部を備え、
   前記駆動部は、前記映像信号の駆動周波数の情報に基づいて前記共通電極に与える前記コモン電圧の値を調整する、
   表示ドライバ。
2. 前記駆動部は、前記駆動周波数を判定する判定回路と、前記判定回路で判定された前記駆動周波数に基づいた値の前記コモン電圧を導出する導出回路と、前記導出回路で導出した前記コモン電圧をアナログの前記コモン電圧に変換し前記アナログのコモン電圧を前記共通電極に与えるデジタル−アナログ変換器と、を備え、前記駆動周波数に応じて前記共通電極に与える前記コモン電圧の値を自動制御する、
   請求項１に記載の表示ドライバ。
3. 前記導出回路は、前記判定回路で判定された前記駆動周波数に基づいて前記コモン電圧の値を演算する演算回路である、
   請求項２に記載の表示ドライバ。
4. 前記コモン電圧の値は、前記駆動周波数の関数である、
   請求項３に記載の表示ドライバ。
5. 前記駆動周波数に対応した前記コモン電圧の値の情報が記憶された記憶部をさらに備え、
   前記導出回路は、前記コモン電圧を導出する際、前記判定回路で判定された前記駆動周波数に対応した前記コモン電圧を前記記憶部から選択する、
   請求項２に記載の表示ドライバ。
6. 前記駆動部は、前記共通電極からのコモン電流を電圧に変換する変換回路と、前記変換回路で変換された電圧を平滑化する平滑回路と、前記平滑回路で平滑化され電圧をデジタルの電圧に変換するアナログ−デジタル変換器と、を備え、
   前記デジタルの電圧の平均値が０となるように、前記共通電極に与える前記コモン電圧の値を調整する、
   請求項１に記載の表示ドライバ。
7. 前記駆動部は、前記駆動周波数を判定する判定回路と、前記判定回路で判定された前記駆動周波数に基づいた値の前記コモン電圧を導出する導出回路と、前記導出回路で導出した前記コモン電圧をアナログの前記コモン電圧に変換し前記アナログのコモン電圧を前記共通電極に与えるデジタル−アナログ変換器と、前記共通電極からの電圧をデジタルの電圧に変換するアナログ−デジタル変換器と、前記共通電極と前記デジタル−アナログ変換器とを接続する第１状態と前記共通電極と前記アナログ−デジタル変換器とを接続する第２状態との何れか一方に切替えるスイッチと、を備え、
   前記スイッチは、前記映像信号を前記画素電極に与える駆動期間毎に前記第１状態に切替え、前記駆動期間の間の期間に前記第２状態に切替えフローティング状態の前記共通電極の電圧を前記アナログ−デジタル変換器に与え、
   前記導出回路は、前記アナログ−デジタル変換器で変換された前記デジタルの電圧に基づいて前記共通電極に与える前記コモン電圧の値を調整する、
   請求項１に記載の表示ドライバ。
8. 前記画素電極と、前記共通電極と、前記液晶層と、を有する前記液晶表示パネルと、
   請求項１乃至７の何れか１項に記載の表示ドライバとを有する液晶表示装置。
9. 前記液晶表示パネルは、前記液晶層を介して前記共通電極と容量結合される第１ダミー画素電極と、前記液晶層を介して前記共通電極と容量結合される第２ダミー画素電極と、をさらに有し、
   前記表示ドライバは、前記第１極性のバイアス電圧が印加された前記第１ダミー画素電極と前記共通電極との間に形成される第１液晶容量を測定する第１測定器と、前記第２極性のバイアス電圧が印加された前記第２ダミー画素電極と前記共通電極との間に形成される第２液晶容量を測定する第２測定器と、前記第１液晶容量の値と前記第２液晶容量の値とを比較する比較回路と、を有し、前記第１液晶容量の値と前記第２液晶容量の値とが等しくなるように前記共通電極に与える前記コモン電圧の値を調整する、
   請求項８に記載の液晶表示装置。
10. 前記共通電極は、複数の分割電極を有し、
    前記表示ドライバは、前記複数の分割電極に与える前記コモン電圧の値を前記分割電極毎に調整する、
    請求項８に記載の液晶表示装置。
11. 前記液晶表示パネルは、前記画素電極に接続され前記映像信号が与えられる信号線と、前記信号線に交差した走査線と、をさらに有し、
    前記複数の分割電極は、前記走査線に並行して延在し、前記信号線が延在する方向に並べられている、
    請求項１０に記載の液晶表示装置。
12. 前記液晶表示パネルは、前記画素電極に接続され前記映像信号が与えられる信号線と、前記信号線に交差した走査線と、をさらに有し、
    前記複数の分割電極は、前記信号線に並行して延在し、前記走査線が延在する方向に並べられている、
    請求項１０に記載の液晶表示装置。

Images