JP2018011272A

JP2018011272A - Solid-state imaging device, driving method for solid-state imaging device, and electronic apparatus

Info

Publication number: JP2018011272A
Application number: JP2016140711A
Authority: JP
Inventors: 和寿冨田; Kazutoshi Tomita; 英治平田; Eiji Hirata
Original assignee: Sony Semiconductor Solutions Corp
Current assignee: Sony Semiconductor Solutions Corp
Priority date: 2016-07-15
Filing date: 2016-07-15
Publication date: 2018-01-18
Also published as: WO2018012133A1

Abstract

PROBLEM TO BE SOLVED: To provide a solid-state imaging device capable of reducing influences of voltage fluctuation of FD caused by coupling and also being adaptable to acceleration of operation or variation in an exposure period of PD.SOLUTION: A driving part of a solid-state imaging device initializes photoelectric conversion parts of all pixels within a period in which pixels of a pixel array part are successively scanned for each row and all the pixels are read out, and next performs global exposure by storing signal charge in the photoelectric conversion parts simultaneously in all the pixels. In imaging of a present frame, in a state where a floating diffusion region is reset to a predetermined voltage in a previous frame, electric charge on which photoelectric conversion is performed is transferred to the floating diffusion region and thereafter, a voltage corresponding to the electric charge is read out of the floating diffusion region as a signal level. Next, a voltage after resetting the floating diffusion region to a predetermined voltage is read out as a reset level, and a differential between the signal level and the reset level is calculated, thereby generating a pixel signal.SELECTED DRAWING: Figure 11

Description

本開示は、固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器に関する。 The present disclosure relates to a solid-state imaging device, a driving method of the solid-state imaging device, and an electronic apparatus.

デジタルビデオカメラ等の撮像機能を備えた電子機器において、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）センサなどの固体撮像素子が使用されている。固体撮像素子は、フォトダイオード（Photo Diode：ＰＤ）などから成る光電変換部、光電変換された電荷が転送される浮遊拡散領域（Floating Diffusion region：ＦＤ）、及び、複数のトランジスタなどが組み合わされて成る画素を有している。そして、二次元マトリクス状に配置された複数の画素から出力される信号に基づいて画像が構築される。画素から出力される信号は、例えば、画素の列ごとに配置された複数のＡ／Ｄ（Analog to Digital）変換器によって並列的にＡ／Ｄ変換され、デジタル信号として出力される。 In an electronic device having an imaging function such as a digital video camera, a solid-state imaging device such as a CMOS (Complementary Metal Oxide Semiconductor) sensor is used. A solid-state imaging device is a combination of a photoelectric conversion unit including a photodiode (PD), a floating diffusion region (FD) to which photoelectrically converted charges are transferred, and a plurality of transistors. It has the pixel which consists of. Then, an image is constructed based on signals output from a plurality of pixels arranged in a two-dimensional matrix. Signals output from the pixels are A / D converted in parallel by, for example, a plurality of A / D (Analog to Digital) converters arranged for each column of pixels, and output as digital signals.

固体撮像素子を動作させる際に、画素の動作を制御する制御線と浮遊拡散領域との間にはカップリングが生ずる。画素からの信号を（リセットレベル、信号レベル）の順で読み出し、相関２重サンプリング（Correlated Double Sampling：ＣＤＳ)によって信号処理を行う構成の固体撮像素子にあっては、光電変換部から浮遊拡散領域への電荷転送の直前に浮遊拡散領域がリセットされるため、通常、制御線と浮遊拡散領域との間のカップリングは画質に影響を与えない。一方、画素からの信号を（信号レベル、リセットレベル）の順で読み出し、２重サンプリング（Double Data Sampling：ＤＤＳ)によって信号処理を行う構成の固体撮像素子にあっては、信号レベルが制御線と浮遊拡散領域との間のカップリングの影響を受ける。このため、ＤＤＳによって信号処理を行う構成において、カップリングによる浮遊拡散領域の電圧変動の影響を低減するといった技術が提案されている（例えば、特許文献１参照）。 When the solid-state imaging device is operated, coupling occurs between the control line for controlling the operation of the pixel and the floating diffusion region. In a solid-state imaging device configured to read out signals from pixels in the order of (reset level, signal level) and perform signal processing by correlated double sampling (CDS), a floating diffusion region from the photoelectric conversion unit Since the floating diffusion region is reset immediately before the charge transfer to, the coupling between the control line and the floating diffusion region usually does not affect the image quality. On the other hand, in a solid-state imaging device configured to read signals from pixels in the order of (signal level, reset level) and perform signal processing by double data sampling (DDS), the signal level is the same as the control line. Influenced by coupling with floating diffusion region. For this reason, in a configuration in which signal processing is performed by DDS, a technique has been proposed in which the influence of voltage fluctuation in the floating diffusion region due to coupling is reduced (see, for example, Patent Document 1).

特開２０１１−２１６９６９号公報JP2011-216969A

特許文献１に記載の技術にあっては、浮遊拡散領域のリセット動作の前と後とでカップリングの影響が相殺するように制御線を駆動する。しかしながら、この動作では、制御線の駆動に要する期間は長くなる。従って、動作の高速化を図るといった点に対して妨げとなる。また、フレームとフレームとの間で光電変換部の露光期間が変化するといった構成では、カップリングによる浮遊拡散領域の電圧変動の影響が残るといった問題がある。 In the technique described in Patent Document 1, the control line is driven so that the influence of coupling is canceled before and after the reset operation of the floating diffusion region. However, in this operation, the period required for driving the control line becomes long. This hinders the speeding up of the operation. In addition, in the configuration in which the exposure period of the photoelectric conversion unit changes between frames, there is a problem that the influence of voltage fluctuation in the floating diffusion region due to coupling remains.

そこで、本開示は、カップリングによる浮遊拡散領域の電圧変動の影響を低減することができ、動作の高速化、更には、光電変換部における露光期間の可変化にも対応できる固体撮像素子、及び、固体撮像素子の駆動方法、並びに、固体撮像素子を有する電子機器を提供することを目的とする。 Therefore, the present disclosure can reduce the influence of voltage fluctuations in the floating diffusion region due to coupling, increase the operation speed, and further support the variable exposure period in the photoelectric conversion unit, and An object of the present invention is to provide a method for driving a solid-state imaging device and an electronic apparatus having the solid-state imaging device.

上記の目的を達成するための本開示に係る固体撮像素子は、
光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部、及び、
画素アレイ部を駆動する駆動部、
を有しており、
駆動部は、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域が所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、
次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する、
固体撮像素子である。 In order to achieve the above object, a solid-state imaging device according to the present disclosure includes:
A pixel array unit in which pixels having photoelectric conversion units and floating diffusion regions to which photoelectrically converted charges are transferred are arranged in a matrix; and
A drive unit for driving the pixel array unit;
Have
The drive unit
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read out as a signal level from the floating diffusion region,
Next, the voltage after resetting the floating diffusion region to a predetermined voltage is read as a reset level,
Calculating a difference between the signal level and the reset level to generate a pixel signal;
It is a solid-state image sensor.

上記の目的を達成するための本開示に係る固体撮像素子の駆動方法は、
光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部を有している固体撮像素子の駆動方法であって、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域を所定の電圧にリセットした状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出す工程、及び、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する工程、
を含む、
固体撮像素子の駆動方法である。 In order to achieve the above object, a method for driving a solid-state imaging device according to the present disclosure includes:
A method for driving a solid-state imaging device having a pixel array unit in which pixels having a photoelectric conversion unit and a floating diffusion region to which photoelectrically converted charges are transferred are arranged in a matrix,
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read from the floating diffusion region as a signal level, and then the floating diffusion Reading the voltage after resetting the region to a predetermined voltage as a reset level; and
Calculating a difference between the signal level and the reset level to generate a pixel signal;
including,
It is a drive method of a solid-state image sensor.

上記の目的を達成するための本開示の電子機器は、
光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部、及び、
画素アレイ部を駆動する駆動部、
を有しており、
駆動部は、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域が所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、
次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する、
固体撮像素子を備えた電子機器である。 In order to achieve the above object, an electronic device of the present disclosure is provided.
A pixel array unit in which pixels having photoelectric conversion units and floating diffusion regions to which photoelectrically converted charges are transferred are arranged in a matrix; and
A drive unit for driving the pixel array unit;
Have
The drive unit
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read out as a signal level from the floating diffusion region,
Next, the voltage after resetting the floating diffusion region to a predetermined voltage is read as a reset level,
Calculating a difference between the signal level and the reset level to generate a pixel signal;
An electronic apparatus including a solid-state image sensor.

本開示によれば、カップリングによる浮遊拡散領域の電圧変動の影響を低減しつつ動作の高速化を図ることができる。また、フレームとフレームとの間で光電変換部の露光期間が変化するといった場合であっても、カップリングによる浮遊拡散領域の電圧変動の影響を低減することができる。 According to the present disclosure, it is possible to increase the operation speed while reducing the influence of voltage fluctuation in the floating diffusion region due to coupling. Further, even when the exposure period of the photoelectric conversion unit changes between frames, it is possible to reduce the influence of voltage fluctuations in the floating diffusion region due to coupling.

尚、ここに記載された効果に必ずしも限定されるものではなく、本明細書中に記載されたいずれかの効果であってもよい。また、本明細書に記載された効果はあくまで例示であって、これに限定されるものではなく、また付加的な効果があってもよい。 The effects described here are not necessarily limited, and any of the effects described in the present specification may be used. Moreover, the effect described in this specification is an illustration to the last, Comprising: It is not limited to this, There may be an additional effect.

図１は、本開示が適用される固体撮像素子としてＣＭＯＳイメージセンサの構成を説明するための模式図である。FIG. 1 is a schematic diagram for explaining a configuration of a CMOS image sensor as a solid-state imaging device to which the present disclosure is applied. 図２は、第１の参考例に係る画素を説明するための模式的な回路図である。FIG. 2 is a schematic circuit diagram for explaining a pixel according to the first reference example. 図３は、第１の参考例に係る固体撮像素子の基本的な動作を説明するための、模式的なタイミングチャートである。FIG. 3 is a schematic timing chart for explaining the basic operation of the solid-state imaging device according to the first reference example. 図４は、制御線ＳＥＬがローレベルからハイレベルに切り替わるときの影響を考慮したときの、模式的なタイミングチャートである。FIG. 4 is a schematic timing chart when the influence when the control line SEL is switched from the low level to the high level is taken into consideration. 図５は、本開示の固体撮像素子に用いられるＦＤ蓄積型画素を説明するための模式的な回路図である。FIG. 5 is a schematic circuit diagram for explaining the FD accumulation type pixel used in the solid-state imaging device of the present disclosure. 図６は、第２の参考例の基本的な動作を説明するための図であって、本開示の固体撮像素子に用いられるＦＤ蓄積型画素を用いて一般的なグローバル露光の動作をするときの、模式的なタイミングチャートである。FIG. 6 is a diagram for explaining the basic operation of the second reference example, and when a general global exposure operation is performed using the FD accumulation type pixel used in the solid-state imaging device of the present disclosure. This is a schematic timing chart. 図７は、制御線ＳＥＬがローレベルからハイレベルに切り替わるときの影響を考慮したときの、模式的なタイミングチャートである。FIG. 7 is a schematic timing chart when the influence when the control line SEL is switched from the low level to the high level is taken into consideration. 図８は、特許文献１に開示された画素を説明するための模式的な回路図である。FIG. 8 is a schematic circuit diagram for explaining the pixel disclosed in Patent Document 1. In FIG. 図９は、特許文献１に開示された画素を用いて一般的なグローバル露光の動作をするときの、模式的なタイミングチャートである。FIG. 9 is a schematic timing chart when a general global exposure operation is performed using the pixels disclosed in Patent Document 1. 図１０は、制御線ＳＥＬと浮遊拡散領域のカップリングによる影響を低減することができる動作を説明するための、模式的なタイミングチャートである。FIG. 10 is a schematic timing chart for explaining an operation capable of reducing the influence of the coupling between the control line SEL and the floating diffusion region. 図１１は、本開示の第１の実施形態に係る固体撮像素子を説明するための、動作の概念図である。FIG. 11 is a conceptual diagram of an operation for describing the solid-state imaging device according to the first embodiment of the present disclosure. 図１２は、本開示の第１の実施形態に係る固体撮像素子の動作において、制御線ＳＥＬと浮遊拡散領域のカップリングを反映した状態の模式的なタイミングチャートである。FIG. 12 is a schematic timing chart in a state reflecting the coupling between the control line SEL and the floating diffusion region in the operation of the solid-state imaging device according to the first embodiment of the present disclosure. 図１３は、本開示の固体撮像素子に用いられる画素において、制御線ＯＦＧと浮遊拡散領域のカップリングを説明するための、模式的な回路図である。FIG. 13 is a schematic circuit diagram for explaining the coupling between the control line OFG and the floating diffusion region in the pixel used in the solid-state imaging device of the present disclosure. 図１４は、本開示の第１の実施形態に係る固体撮像素子において、制御線ＯＦＧと浮遊拡散領域のカップリングを反映した状態の模式的なタイミングチャートである。FIG. 14 is a schematic timing chart in a state in which the coupling between the control line OFG and the floating diffusion region is reflected in the solid-state imaging device according to the first embodiment of the present disclosure. 図１５は、本開示の第１の実施形態に係る固体撮像素子において、露光時間を可変とした場合の動作の概念図である。FIG. 15 is a conceptual diagram of an operation when the exposure time is variable in the solid-state imaging device according to the first embodiment of the present disclosure. 図１６は、露光時間を可変とした場合の課題を説明するための、模式的なタイミングチャートである。FIG. 16 is a schematic timing chart for explaining a problem when the exposure time is variable. 図１７は、本開示の第２の実施形態に係る固体撮像素子において、各行の制御線ＯＦＧに供給される信号を説明するための、模式的なタイミングチャートである。FIG. 17 is a schematic timing chart for explaining signals supplied to the control lines OFG in each row in the solid-state imaging device according to the second embodiment of the present disclosure. 図１８は、本開示の第２の実施形態に係る固体撮像素子の動作において、制御線ＯＦＧと浮遊拡散領域のカップリングを反映した状態の模式的なタイミングチャートである。FIG. 18 is a schematic timing chart in a state reflecting the coupling between the control line OFG and the floating diffusion region in the operation of the solid-state imaging device according to the second embodiment of the present disclosure. 図１９は、露光時間を可変としたときに、一部期間において空読みをする場合の動作の模式図である。FIG. 19 is a schematic diagram of an operation when idle reading is performed in a partial period when the exposure time is variable. 図２０は、各行の制御線ＯＦＧに供給される信号を説明するための、模式的なタイミングチャートである。FIG. 20 is a schematic timing chart for explaining a signal supplied to the control line OFG of each row. 図２１は、一括制御回路を共通に設けた垂直駆動部の構造を説明するための、模式的なブロック図である。FIG. 21 is a schematic block diagram for explaining the structure of a vertical drive unit provided with a collective control circuit in common. 図２２は、一括制御回路を各行に対応して個別に設けた垂直駆動部の構造を説明するための、模式的なブロック図である。FIG. 22 is a schematic block diagram for explaining the structure of a vertical drive unit in which a collective control circuit is individually provided corresponding to each row. 図２３は、第３の実施形態に関する固体撮像素子の動作の模式図である。FIG. 23 is a schematic diagram of the operation of the solid-state imaging device according to the third embodiment. 図２４は、第３の実施形態を説明するための模式的なタイミングチャートである。FIG. 24 is a schematic timing chart for explaining the third embodiment.

以下、図面を参照して、実施形態に基づいて本開示を説明する。本開示は実施形態に限定されるものではなく、実施形態における種々の数値や材料などは例示である。以下の説明において、同一要素または同一機能を有する要素には同一符号を用いることとし、重複する説明は省略する。尚、説明は、以下の順序で行う。
１．本開示に係る、固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器、全般に関する説明
２．第１の実施形態
２−１．システム構成
２−２．メモリ蓄積型画素とＦＤ蓄積型画素との説明
２−３．特許文献１に開示された動作の説明および課題
２−４．第１の実施形態の動作の説明
３．第２の実施形態
３−１．露光期間の可変動作および課題
３−２．第２の実施形態の動作の説明
４．第３の実施形態
５．その他 Hereinafter, the present disclosure will be described based on embodiments with reference to the drawings. The present disclosure is not limited to the embodiment, and various numerical values and materials in the embodiment are examples. In the following description, the same reference numerals are used for the same elements or elements having the same function, and redundant description is omitted. The description will be given in the following order.
1. 1. Description of solid-state imaging device, solid-state imaging device driving method, and electronic apparatus according to the present disclosure First embodiment 2-1. System configuration 2-2. Description of memory storage type pixel and FD storage type pixel 2-3. Description and problems of operation disclosed in Patent Document 1 2-4. 2. Description of operation of first embodiment Second embodiment 3-1. Exposure period variable operation and problem 3-2. 3. Description of operation of second embodiment Third Embodiment 5 Other

［本開示に係る、固体撮像素子、及び、固体撮像素子の駆動方法、並びに、電子機器、全般に関する説明］
本開示に係る、固体撮像素子、及び、固体撮像素子の駆動方法に用いられる固体撮像素子、並びに、電子機器に用いられる固体撮像素子（以下、これらを単に、本開示の固体撮像素子と呼ぶ場合がある）において、画素を制御する制御線には、撮像フレームに関わらず同じタイミングで変化する制御信号が供給される構成とすることができる。 [Description of Solid-State Imaging Device, Solid-State Imaging Device Driving Method, and Electronic Device in General According to the Present Disclosure]
A solid-state imaging device used in a method for driving a solid-state imaging device and a solid-state imaging device according to the present disclosure, and a solid-state imaging device used in an electronic device (hereinafter referred to simply as a solid-state imaging device according to the present disclosure) In other words, the control signal for controlling the pixels can be supplied with a control signal that changes at the same timing regardless of the imaging frame.

上述した好ましい構成の本開示の固体撮像素子にあっては、
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通は、直前フレームと現フレームとにおいて同じタイミングで制御される、
構成とすることができる。 In the solid-state imaging device of the present disclosure having the preferable configuration described above,
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the immediately preceding frame and the current frame.
It can be configured.

あるいは又、画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行う構成の本開示の固体撮像素子にあっては、
画素を制御する制御線には、撮像フレームに応じてタイミングが可変可能な制御信号が供給され、
駆動部は、有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御するための回路を備えている、
構成とすることができる。 Alternatively, the photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then the signal charges in the photoelectric conversion units are simultaneously measured in all the pixels. In the solid-state imaging device of the present disclosure configured to perform global exposure by performing accumulation,
The control signal for controlling the pixel is supplied with a control signal whose timing can be changed according to the imaging frame,
The driving unit includes a circuit for controlling the control line of the pixel row selected as the readout row to have the same polarity in every row when reading out a valid pixel signal.
It can be configured.

この場合において、
画素を制御する制御線には、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号が供給される、
構成とすることができる。 In this case,
The control line for controlling the pixel is supplied with a control signal capable of varying the exposure period for accumulating signal charges in the photoelectric conversion unit.
It can be configured.

この場合において、
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
駆動部は、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御するための回路を備えている、
構成とすることができる。 In this case,
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
The drive unit
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. A circuit for controlling the initialization transistor so that the initialization transistor becomes non-conductive when the transistor becomes conductive;
It can be configured.

本開示に係る固体撮像素子の駆動方法にあっては、画素を制御する制御線に、撮像フレームに関わらず同じタイミングで変化する制御信号を供給する構成とすることができる。 In the solid-state imaging device driving method according to the present disclosure, a control signal that changes at the same timing regardless of the imaging frame can be supplied to the control line that controls the pixels.

上述した好ましい構成の本開示に係る固体撮像素子の駆動方法にあっては、
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通を、直前フレームと現フレームとにおいて同じタイミングで制御する、
構成とすることができる。 In the driving method of the solid-state imaging device according to the present disclosure having the preferable configuration described above,
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the previous frame and the current frame.
It can be configured.

あるいは又、画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行う構成の本開示に係る固体撮像素子の駆動方法にあっては、
画素を制御する制御線に、撮像フレームに応じてタイミングが可変可能な制御信号を供給し、
有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御する、
構成とすることができる。 Alternatively, the photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then the signal charges in the photoelectric conversion units are simultaneously measured in all the pixels. In the driving method of the solid-state imaging device according to the present disclosure configured to perform global exposure by performing accumulation,
Supply a control signal whose timing can be changed according to the imaging frame to the control line for controlling the pixel,
When reading a valid pixel signal, control so that the control line of the pixel row selected as the readout row has the same polarity in every row,
It can be configured.

この場合において、
画素を制御する制御線に、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号を供給する、
構成とすることができる。 In this case,
Supplying a control signal capable of varying an exposure period for accumulating signal charges in a photoelectric conversion unit to a control line for controlling pixels;
It can be configured.

この場合において、
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御する、
構成とすることができる。 In this case,
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. Controlling the initialization transistor such that the initialization transistor is non-conductive when the transistor is conductive;
It can be configured.

本開示の固体撮像素子において、駆動部は、論理回路やメモリなどを用いて構成することができる。また、画素アレイ部は、例えばシリコンなどから成る半導体基板に形成することができる。駆動部と画素アレイ部は一体であってもよいし、別体であってもよい。例えば、駆動部の全てまたは一部が画素アレイ部と別体として構成されていてもよい。 In the solid-state imaging device of the present disclosure, the driving unit can be configured using a logic circuit, a memory, or the like. Further, the pixel array portion can be formed on a semiconductor substrate made of, for example, silicon. The drive unit and the pixel array unit may be integrated or separate. For example, all or part of the drive unit may be configured separately from the pixel array unit.

また、本開示の固体撮像素子を備えた電子機器として、デジタルスチルカメラやデジタルビデオカメラなどの撮像システム、撮像機能を備えた携帯電話機、または、撮像機能を備えた他の機器といった各種の電子機器を例示することができる。 In addition, as an electronic device including the solid-state imaging device of the present disclosure, various electronic devices such as an imaging system such as a digital still camera and a digital video camera, a mobile phone having an imaging function, or other devices having an imaging function Can be illustrated.

［第１の実施形態］
第１の実施形態は、本開示に係る、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。 [First Embodiment]
The first embodiment relates to a solid-state imaging device, a solid-state imaging device driving method, and an electronic apparatus according to the present disclosure.

図１は、本開示が適用される固体撮像素子としてＣＭＯＳイメージセンサの構成を説明するための模式図である。 FIG. 1 is a schematic diagram for explaining a configuration of a CMOS image sensor as a solid-state imaging device to which the present disclosure is applied.

図１に示すように、固体撮像素子１０は、画素アレイ部１１、及び、画素アレイ部１１を駆動する駆動部１３を備えている。駆動部１３は、カラム処理部１４、水平駆動部１５、及び、垂直駆動部１７を備えている。駆動部１３の動作は、図示せぬ制御回路によって制御される。画素アレイ部１１、カラム処理部１４、水平駆動部１５、垂直駆動部１７は、図示せぬ半導体基板上に形成されている。固体撮像素子１０は、更に、信号処理部１９を備えている。 As shown in FIG. 1, the solid-state imaging device 10 includes a pixel array unit 11 and a drive unit 13 that drives the pixel array unit 11. The drive unit 13 includes a column processing unit 14, a horizontal drive unit 15, and a vertical drive unit 17. The operation of the drive unit 13 is controlled by a control circuit (not shown). The pixel array unit 11, the column processing unit 14, the horizontal driving unit 15, and the vertical driving unit 17 are formed on a semiconductor substrate (not shown). The solid-state imaging device 10 further includes a signal processing unit 19.

画素アレイ部１１は、光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素１２がマトリクス状に配列されて成る。各画素１２は、行ごとに、制御線１８を介して垂直駆動部１７に接続される。また、各画素１２は、列ごとに、信号線１６を介してカラム処理部１４に接続される。 The pixel array unit 11 includes pixels 12 having a photoelectric conversion unit and a floating diffusion region to which a photoelectrically converted charge is transferred arranged in a matrix. Each pixel 12 is connected to the vertical drive unit 17 via the control line 18 for each row. Each pixel 12 is connected to the column processing unit 14 via the signal line 16 for each column.

画素アレイ部１１には、図示せぬ光学系により集光される光が入射する。画素１２は、受光する光の光量に応じたレベルの画素信号を出力する。画素信号によって、被写体の画像が構成される。 Light collected by an optical system (not shown) is incident on the pixel array unit 11. The pixel 12 outputs a pixel signal having a level corresponding to the amount of light received. An image of the subject is formed by the pixel signal.

画素１２は、フォトダイオードなどから成る光電変換部、光電変換部からの電荷が転送される浮遊拡散領域、及び、画素を駆動するためのトランジスタから構成される。例えば、これらの構成要素が、ｎ型の半導体基板に設けられたｐ型ウェル内に形成されている構成とすることができる。 The pixel 12 includes a photoelectric conversion unit including a photodiode, a floating diffusion region to which charges from the photoelectric conversion unit are transferred, and a transistor for driving the pixel. For example, these components can be configured to be formed in a p-type well provided in an n-type semiconductor substrate.

画素アレイ部１１には、各画素行に対応して制御線１８が形成されている。垂直駆動部１７は、画素アレイ部１１の画素１２を行ごとに順次駆動するための駆動信号を、制御線１８を介して画素１２に供給する。尚、図示の都合上、図１では画素行毎に１本の制御線１８を示した。実際には、後述する図２、図５、及び、図８に示すように、１つの画素行に対応して、複数の制御線が配される。 In the pixel array unit 11, control lines 18 are formed corresponding to the respective pixel rows. The vertical drive unit 17 supplies a drive signal for sequentially driving the pixels 12 of the pixel array unit 11 for each row to the pixels 12 via the control line 18. For convenience of illustration, FIG. 1 shows one control line 18 for each pixel row. Actually, as shown in FIGS. 2, 5, and 8 to be described later, a plurality of control lines are arranged corresponding to one pixel row.

また、画素アレイ部１１には、各画素列に対応して信号線１６が形成されている。画素１２から出力される信号（信号レベル、リセットレベル）は、信号線１６を介して、カラム処理部１４に送られる。カラム処理部１４は、画素１２から出力される信号に基づいて２重サンプリング（Double Data Sampling：ＤＤＳ)を施した後、Ａ／Ｄ変換を行う。カラム処理部１４は、画素列ごとに並列的にＤＤＳ処理を行う構成とすることができる。 In the pixel array section 11, signal lines 16 are formed corresponding to the respective pixel columns. A signal (signal level, reset level) output from the pixel 12 is sent to the column processing unit 14 via the signal line 16. The column processing unit 14 performs A / D conversion after performing double sampling (DDS) based on the signal output from the pixel 12. The column processing unit 14 can be configured to perform DDS processing in parallel for each pixel column.

カラム処理部１４は、水平駆動部１５からの駆動信号によって動作する。水平駆動部１５は、シフトレジスタやアドレスデコーダなどの論理回路によって構成されている。画素アレイ部１１に配置される複数の画素列ごとに順次、カラム処理部１４から画素信号が信号処理部１９に出力される。 The column processing unit 14 is operated by a driving signal from the horizontal driving unit 15. The horizontal drive unit 15 is configured by a logic circuit such as a shift register or an address decoder. A pixel signal is sequentially output from the column processing unit 14 to the signal processing unit 19 for each of a plurality of pixel columns arranged in the pixel array unit 11.

信号処理部１９は、例えば、カラム処理部１４からの画素信号に対して種々の信号処理を施し、画像出力として生成する。信号処理部１９は、例えば、画素アレイ部１１が形成される半導体基板に一体として形成されていてもよいし、別の基板に設けられていてもよい。更には、信号処理部１９はＤＳＰやソフトウェアによる処理であってもよい。 For example, the signal processing unit 19 performs various signal processing on the pixel signal from the column processing unit 14 to generate an image output. For example, the signal processing unit 19 may be formed integrally with a semiconductor substrate on which the pixel array unit 11 is formed, or may be provided on another substrate. Furthermore, the signal processing unit 19 may be a process by a DSP or software.

垂直駆動部１７は、シフトレジスタやアドレスデコーダなどの論理回路によって構成され、画素アレイ部１１の各画素１２を、全画素同時あるいは行単位で駆動する。具体的には、画素１２のリセット、露光、電荷の転送は全画素同時で行い、読み出しは行単位で行うように駆動する。 The vertical drive unit 17 is configured by a logic circuit such as a shift register or an address decoder, and drives each pixel 12 of the pixel array unit 11 at the same time or in units of rows. Specifically, the pixel 12 is reset, exposed, and charge is transferred at the same time for all the pixels, and is read out in units of rows.

一括リセットと一括露光によって、所謂グローバル露光が行われる。また、読出し走査は、画素アレイ部１１の画素１２を行単位で順に選択走査する。本開示では、画素アレイ部１１の画素１２を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行う。光電変換部を初期化して新たに露光を開始してから転送を行うまでの期間が露光期間（光電荷の蓄積期間）となる。 So-called global exposure is performed by batch reset and batch exposure. In the reading scan, the pixels 12 of the pixel array unit 11 are selectively scanned in units of rows. In the present disclosure, the photoelectric conversion units of all the pixels are initialized within a period in which the pixels 12 of the pixel array unit 11 are sequentially scanned row by row to read out all the pixels, Global exposure is performed by accumulating signal charges. The period from the initialization of the photoelectric conversion unit to the start of new exposure to the transfer is the exposure period (photocharge accumulation period).

［メモリ蓄積型画素とＦＤ蓄積型画素との説明］
本開示の理解を助けるため、第１の参考例として、メモリ蓄積型画素を用いた場合の一般的なグローバル露光の動作を説明し、次いで、第２の参考例として、ＦＤ蓄積型画素を用いた場合の一般的なグローバル露光の動作について説明する。先ず、第１の参考例について説明する。 [Description of Memory Storage Type Pixel and FD Storage Type Pixel]
In order to facilitate understanding of the present disclosure, a general global exposure operation using a memory storage type pixel will be described as a first reference example, and then an FD storage type pixel will be used as a second reference example. A general global exposure operation will be described. First, a first reference example will be described.

図２は、第１の参考例に係る画素を説明するための模式的な回路図である。 FIG. 2 is a schematic circuit diagram for explaining a pixel according to the first reference example.

この画素１１２は、メモリ蓄積型画素であって、
光電変換部ＰＤに所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷をメモリ部ＭＥＭに転送するためのメモリ部用転送トランジスタ、
メモリ部ＭＥＭの電荷を浮遊拡散領域ＦＤに転送するための転送トランジスタ、
浮遊拡散領域ＦＤに所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域ＦＤの電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線１６とを接続するための選択トランジスタ、
といった６つのトランジスタ（それぞれ、符号ＯＦＧ，ＴＲＸ，ＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬで表す）、フォトダイオードから成る光電変換部ＰＤ、メモリ部ＭＥＭ、及び、浮遊拡散領域ＦＤから構成されている。この画素１１２を用いたＣＭＯＳイメージセンサの構成は、駆動部１３からの信号が相違する他は、基本的には図１と同様であって、図１における画素１２を画素１１２と読み替えた構成である。各トランジスタはｎチャネル型ＦＥＴから成るとする。但し、これに限るものではなく、必要に応じて、ｐチャネル型のＦＥＴを用いることもできる。 This pixel 112 is a memory storage type pixel,
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit PD;
A transfer transistor for the memory unit for transferring the photoelectrically converted charge to the memory unit MEM;
A transfer transistor for transferring the charge of the memory unit MEM to the floating diffusion region FD,
A reset transistor for applying a predetermined voltage to the floating diffusion region FD;
An amplification transistor in which the voltage of the floating diffusion region FD is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line 16;
(Referred to by the symbols OFG, TRX, TRG, RST, AMP, and SEL, respectively), a photoelectric conversion unit PD including a photodiode, a memory unit MEM, and a floating diffusion region FD. The configuration of the CMOS image sensor using the pixel 112 is basically the same as that of FIG. 1 except that the signal from the driving unit 13 is different, and the pixel 12 in FIG. is there. Each transistor is assumed to be an n-channel FET. However, the present invention is not limited to this, and a p-channel FET can be used as necessary.

以下の説明において、記載の都合上、トランジスタのゲート電極に供給される制御信号を表す符号として、トランジスタを表す符号をそのまま用いる場合がある。また、各トランジスタのゲート電極に接続される制御線１８を、単にトランジスタを表す符号をそのまま用いて表す場合がある。 In the following description, for convenience of description, a symbol representing a transistor may be used as it is as a symbol representing a control signal supplied to the gate electrode of the transistor. In some cases, the control line 18 connected to the gate electrode of each transistor is simply represented by using a symbol representing the transistor as it is.

光電変換部ＰＤの一端（アノード側）、メモリ部ＭＥＭの一端、及び、浮遊拡散領域ＦＤの一端には、一定の電圧（例えば接地電圧）が供給される。駆動電圧が供給される電源線と光電変換部ＰＤの他端（カソード側）とは、初期化トランジスタＯＦＧを介して接続されている。駆動電圧が供給される電源線と浮遊拡散領域ＦＤの他端とは、リセットトランジスタＲＳＴを介して接続されている。光電変換部ＰＤの他端とメモリ部ＭＥＭの他端とは、メモリ部用転送トランジスタＴＲＸを介して接続されている。また、メモリ部ＭＥＭの他端と浮遊拡散領域ＦＤの他端とは、転送トランジスタＴＲＧを介して接続されている。 A constant voltage (for example, ground voltage) is supplied to one end (anode side) of the photoelectric conversion unit PD, one end of the memory unit MEM, and one end of the floating diffusion region FD. The power supply line to which the drive voltage is supplied and the other end (cathode side) of the photoelectric conversion unit PD are connected via the initialization transistor OFG. A power supply line to which a drive voltage is supplied and the other end of the floating diffusion region FD are connected via a reset transistor RST. The other end of the photoelectric conversion unit PD and the other end of the memory unit MEM are connected via a memory unit transfer transistor TRX. The other end of the memory unit MEM and the other end of the floating diffusion region FD are connected via a transfer transistor TRG.

光電変換部ＰＤは、アノード電極が低電位側に接続されており、受光した光（入射光）をその光量に応じた電荷に変換してその電荷を蓄積する。増幅トランジスタＡＭＰのゲート電極と電気的に繋がったノードが浮遊拡散領域ＦＤである。 The photoelectric conversion unit PD has an anode electrode connected to the low potential side, converts received light (incident light) into a charge corresponding to the amount of light, and accumulates the charge. A node electrically connected to the gate electrode of the amplification transistor AMP is a floating diffusion region FD.

増幅トランジスタＡＭＰの一端は駆動電圧が供給される電源線に接続されている。増幅トランジスタＡＭＰの他端と信号線１６とは、選択トランジスタＳＥＬを介して接続されている。増幅トランジスタＡＭＰのゲート電極は、浮遊拡散領域ＦＤの他端に接続されている。選択トランジスタＳＥＬのゲート電極やこれに接続される制御線と浮遊拡散領域ＦＤとの間の浮遊容量を、符号ＣＦ₁で表す。 One end of the amplification transistor AMP is connected to a power supply line to which a driving voltage is supplied. The other end of the amplification transistor AMP and the signal line 16 are connected via a selection transistor SEL. The gate electrode of the amplification transistor AMP is connected to the other end of the floating diffusion region FD. A stray capacitance between the gate electrode of the selection transistor SEL or a control line connected to the gate electrode and the floating diffusion region FD is represented by a symbol CF ₁ .

図３は、第１の参考例に係る固体撮像素子の基本的な動作を説明するための、模式的なタイミングチャートである。図示の都合上、或る列における、第０行目、第１行目、及び、第２行目の画素における駆動のタイミングを示した。 FIG. 3 is a schematic timing chart for explaining the basic operation of the solid-state imaging device according to the first reference example. For the convenience of illustration, the driving timing in the pixels of the 0th row, the 1st row, and the 2nd row in a certain column is shown.

尚、図示の都合上、浮遊拡散領域ＦＤの電圧波形については、トランジスタのフィードスルーによる変動はないものとして示した。他の図面についても同様である。 For the convenience of illustration, the voltage waveform in the floating diffusion region FD is shown as not changing due to the feedthrough of the transistor. The same applies to the other drawings.

以下の説明において、第０行目、第１行目、第２行目のうちどの画素に関する事項であることを明示する場合に、符号の最後に［＜０＞］、［＜１＞］、［＜２＞］といった記載を付す場合がある。 In the following description, in order to clearly indicate which pixel in the 0th row, the 1st row, and the 2nd row, it is [<0>], [<1>], [<2>] may be added.

先ず、第１の参考例における画素の基本的な動作について説明する。次いで、選択トランジスタＳＥＬと浮遊拡散領域ＦＤとの間の浮遊容量ＣＦ₁による影響について説明する。 First, the basic operation of the pixel in the first reference example will be described. Next, the influence of the stray capacitance CF ₁ between the selection transistor SEL and the floating diffusion region FD will be described.

全行の制御線ＯＦＧがハイレベルとされている状態（換言すれば、初期化トランジスタＯＦＧを介して電圧Ｖ_DDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＯＦＧを一括してローレベルとする（図３においてグローバルシャッターと記した）。これによって、全画素において露光が開始される。 From a state where the control lines OFG of all rows are at a high level (in other words, a state where the voltage V _DD is applied via the initialization transistor OFG and the photoelectric conversion units PD are reset), the control lines of all rows The OFG is collectively set to the low level (denoted as global shutter in FIG. 3). Thereby, exposure is started in all pixels.

そして、所定の露光期間が経過した後、全行の制御線ＴＲＸを所定の期間ハイレベルとする（図３においてグローバル転送と記した）。これによって、メモリ部用転送トランジスタＴＲＸが導通状態となって、光電変換された電荷がメモリ部に転送され、保持される。 Then, after a predetermined exposure period has elapsed, the control lines TRX of all the rows are set to the high level for a predetermined period (denoted as global transfer in FIG. 3). As a result, the memory portion transfer transistor TRX becomes conductive, and the photoelectrically converted charges are transferred to the memory portion and held.

その後、全行の制御線ＯＦＧを一括してハイレベルとする（図３においてグローバルＰＤリセットと記した）。これによって、全画素において光電変換部ＰＤの初期化（リセット）が行われる。 Thereafter, the control lines OFG of all rows are collectively set to the high level (denoted as global PD reset in FIG. 3). Thus, initialization (reset) of the photoelectric conversion unit PD is performed in all pixels.

次いで、１行ずつ画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとし、次いで、制御線ＲＳＴがローレベルの状態で制御線ＴＲＧを一定期間ハイレベルとする。以下説明するように、この動作によって、リセットレベルと信号レベルの読出しが行われる。 Next, pixel signals are read out row by row. Specifically, the control line SEL of the row to be read is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to a high level for a certain period, and then the control line TRG is set to a high level for a certain period while the control line RST is at a low level. As described below, the reset level and the signal level are read by this operation.

説明の都合上、第０行目の画素の読み出し動作に注目して説明する。制御線ＳＥＬ＜０＞が所定の期間ハイレベルとされ、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。この期間内において制御線ＲＳＴ＜０＞が一定期間ハイレベルとされ、リセットトランジスタＲＳＴが導通状態となる。これによって、浮遊拡散領域ＦＤの電圧はリセットされる。リセットトランジスタＲＳＴ＜０＞が非導通状態となった後も、浮遊拡散領域ＦＤはリセットされた状態を維持する。このときの浮遊拡散領域ＦＤの電圧をＲＳＴ＿ＬＶＬと表す。尚、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 For the convenience of explanation, the description will be made by paying attention to the pixel readout operation on the 0th row. The control line SEL <0> is set to a high level for a predetermined period, and the amplification transistor AMP is connected to the signal line 16 through the conductive selection transistor SEL. During this period, the control line RST <0> is kept high for a certain period, and the reset transistor RST is turned on. As a result, the voltage of the floating diffusion region FD is reset. Even after the reset transistor RST <0> is turned off, the floating diffusion region FD maintains the reset state. The voltage of the floating diffusion region FD at this time is represented as RST_LVL. Basically, RST_LVL = V _DD .

そして、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。図３において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜０＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 Then, the reset level is read through the signal line 16 in a state where the voltage RST_LVL of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP. In FIG. 3, the reset level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reset level reading is expressed as RST_READ <0>,
RST_READ <0> = RST_LVL
It is.

次いで、浮遊拡散領域ＦＤが電圧ＲＳＴ＿ＬＶＬにリセットされた状態で、制御線ＴＲＧ＜０＞が一定期間ハイレベルとされる。これによって、転送トランジスタＴＲＧが導通状態となり、メモリ部から電荷が浮遊拡散領域ＦＤに転送されるので、浮遊拡散領域ＦＤの電圧は転送される電荷に応じた値に変化する。転送トランジスタＴＲＸが非導通状態となっても、浮遊拡散領域ＦＤは従前の状態を維持する。電荷転送後の浮遊拡散領域ＦＤの電圧をＳＩＧ＿ＬＶＬ＜０＞と表す。 Next, in a state where the floating diffusion region FD is reset to the voltage RST_LVL, the control line TRG <0> is set to the high level for a certain period. As a result, the transfer transistor TRG becomes conductive, and charges are transferred from the memory portion to the floating diffusion region FD, so that the voltage of the floating diffusion region FD changes to a value corresponding to the transferred charge. Even if the transfer transistor TRX becomes non-conductive, the floating diffusion region FD maintains the previous state. The voltage of the floating diffusion region FD after charge transfer is represented as SIG_LVL <0>.

そして、浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜０＞が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図３において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞
である。 Then, the signal level is read through the signal line 16 in a state where the voltage SIG_LVL <0> of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP. In FIG. 3, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <0> = SIG_LVL <0>
It is.

信号線１６を介して読み出されるリセットレベル、信号レベルは、それぞれ、増幅トランジスタＡＭＰのゲート電圧によって制御される。カラム処理部１４は、リセットレベルと信号レベルとの差分を求め、それを映像信号Ｖ_OUT＜０＞とする。増幅による利得を係数ｋ_AMPで表せば、基本的には、
Ｖ_OUT＜０＞＝ｋ_AMP・（ＲＳＴ＿ＬＶＬ−ＳＩＧ＿ＬＶＬ＜０＞）
と表される。電圧ＲＳＴ＿ＬＶＬのゆらぎと電圧ＳＩＧ＿ＬＶＬ＜０＞のゆらぎには強い相関があるので、上記の演算は相関２重サンプリング（ＣＤＳ)処理となる。 The reset level and signal level read through the signal line 16 are controlled by the gate voltage of the amplification transistor AMP. The column processing unit 14 obtains a difference between the reset level and the signal level and sets it as the video signal V _OUT <0>. If the gain by amplification is expressed by the coefficient k _AMP , basically,
V _OUT <0> = k _AMP · (RST_LVL−SIG_LVL <0>)
It is expressed. Since the fluctuation of the voltage RST_LVL and the fluctuation of the voltage SIG_LVL <0> have a strong correlation, the above calculation is a correlated double sampling (CDS) process.

尚、図２における初期化トランジスタＯＦＧを省略した構成とすることもできる。この場合、トランジスタＲＳＴ，ＴＲＧ，ＴＲＸを同時に導通状態とすることで光電変換部ＰＤのリセットを行うことができる。 Note that the initialization transistor OFG in FIG. 2 may be omitted. In this case, the photoelectric conversion unit PD can be reset by simultaneously turning on the transistors RST, TRG, and TRX.

以上、参考例の画素の基本的な動作について説明した。 The basic operation of the pixel of the reference example has been described above.

次いで、選択トランジスタＳＥＬと浮遊拡散領域ＦＤとの間の浮遊容量ＣＦ₁による影響について説明する。 Next, the influence of the stray capacitance CF ₁ between the selection transistor SEL and the floating diffusion region FD will be described.

浮遊容量ＣＦ₁によるカップリングのため、制御線ＳＥＬにおけるローレベル／ハイレベルの切り替えに応じて、浮遊拡散領域ＦＤの電圧が変動する。 Due to the coupling by the stray capacitance CF ₁ , the voltage of the floating diffusion region FD fluctuates according to the low level / high level switching in the control line SEL.

図４は、制御線ＳＥＬがローレベルからハイレベルに切り替わるときの影響を考慮したときの、模式的なタイミングチャートである。制御線ＳＥＬがローレベルからハイレベルに切り替わるときの浮遊拡散領域ＦＤの電圧変化を、ΔＶ_cp1で表した。 FIG. 4 is a schematic timing chart when the influence when the control line SEL is switched from the low level to the high level is taken into consideration. A change in voltage of the floating diffusion region FD when the control line SEL is switched from the low level to the high level is represented by ΔV _cp1 .

メモリ蓄積型画素においては、浮遊容量ＣＦ₁によるカップリングは大きな問題とはならない。即ち、読み出しの際に制御線ＳＥＬがハイレベルになることで浮遊拡散領域ＦＤの電圧が変動したとしても、リセットトランジスタＲＳＴが導通状態とされ浮遊拡散領域ＦＤの電圧はリセットされ、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。従って、浮遊容量ＣＦ₁によるカップリングはリセットレベルの読み出しになんら影響を与えない。更には、浮遊拡散領域ＦＤが電圧ＲＳＴ＿ＬＶＬにリセットされた状態でメモリ部から電荷が浮遊拡散領域ＦＤに転送されるので、電荷転送後の浮遊拡散領域ＦＤの電圧も、浮遊容量ＣＦ₁によるカップリングの影響を受けない。 In the memory storage type pixel, the coupling by the stray capacitance CF ₁ is not a big problem. That is, even when the voltage of the floating diffusion region FD fluctuates due to the control line SEL becoming high at the time of reading, the reset transistor RST is turned on, the voltage of the floating diffusion region FD is reset, and the floating diffusion region FD The reset level is read through the signal line 16 in a state where the voltage RST_LVL is applied to the gate electrode of the amplification transistor AMP. Therefore, the coupling by the stray capacitance CF ₁ has no influence on the reading of the reset level. Further, since the charge is transferred from the memory unit to the floating diffusion region FD in a state where the floating diffusion region FD is reset to the voltage RST_LVL, the voltage of the floating diffusion region FD after the charge transfer is also coupled by the floating capacitance CF _1. Not affected.

上述したように、メモリ蓄積型画素はカップリングの影響を受け難いという利点を有する。しかしながら、画素アレイ部１１の高精細度化に伴い、近年、画素ピッチをより微細化することが求められている。メモリ蓄積型画素は、画素を構成するトランジスタの数が多く、また、メモリ部を設ける必要があるといった点で、微細化を図る上では不利な構成である。 As described above, the memory storage type pixel has an advantage that it is hardly affected by coupling. However, in recent years, it has been required to further reduce the pixel pitch with the increase in definition of the pixel array unit 11. A memory storage type pixel is disadvantageous in terms of miniaturization because it has a large number of transistors constituting the pixel and a memory portion needs to be provided.

次いで、第２の参考例について説明する。 Next, a second reference example will be described.

図５は、本開示の固体撮像素子に用いられるＦＤ蓄積型画素を説明するための模式的な回路図である。 FIG. 5 is a schematic circuit diagram for explaining the FD accumulation type pixel used in the solid-state imaging device of the present disclosure.

画素１２は、ＦＤ蓄積型画素であって、
光電変換部ＰＤに所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域ＦＤに転送するための転送トランジスタ、
浮遊拡散領域ＦＤに所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域ＦＤの電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
といった５つのトランジスタ（それぞれ、符号ＯＦＧ，ＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬで表す）、フォトダイオードから成る光電変換部ＰＤ、及び、浮遊拡散領域ＦＤから構成されている。図２に対してトランジスタＴＲＸとメモリ部ＭＥＭとが省かれているので、画素ピッチの微細化を図る上で有利な構成である。 The pixel 12 is an FD storage type pixel,
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit PD;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region FD;
A reset transistor for applying a predetermined voltage to the floating diffusion region FD;
An amplification transistor in which the voltage of the floating diffusion region FD is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
(Referred to by the symbols OFG, TRG, RST, AMP, and SEL, respectively), a photoelectric conversion unit PD including a photodiode, and a floating diffusion region FD. Since the transistor TRX and the memory unit MEM are omitted from FIG. 2, this configuration is advantageous in reducing the pixel pitch.

光電変換部ＰＤの一端（アノード側）、及び、浮遊拡散領域ＦＤの一端には、一定の電圧（例えば接地電圧）が供給される。駆動電圧が供給される電源線と光電変換部ＰＤの他端（カソード側）とは、初期化トランジスタＯＦＧを介して接続されている。駆動電圧が供給される電源線と浮遊拡散領域ＦＤの他端とは、リセットトランジスタＲＳＴを介して接続されている。光電変換部ＰＤの他端と浮遊拡散領域ＦＤの他端とは、転送トランジスタＴＲＧを介して接続されている。 A constant voltage (for example, ground voltage) is supplied to one end (anode side) of the photoelectric conversion unit PD and one end of the floating diffusion region FD. The power supply line to which the drive voltage is supplied and the other end (cathode side) of the photoelectric conversion unit PD are connected via the initialization transistor OFG. A power supply line to which a drive voltage is supplied and the other end of the floating diffusion region FD are connected via a reset transistor RST. The other end of the photoelectric conversion unit PD and the other end of the floating diffusion region FD are connected via a transfer transistor TRG.

増幅トランジスタＡＭＰの一端は駆動電圧が供給される電源線に接続されている。増幅トランジスタＡＭＰの他端と信号線１６とは、選択トランジスタＳＥＬを介して接続されている。増幅トランジスタＡＭＰのゲート電極は、浮遊拡散領域ＦＤの他端に接続されている。図２と同様に、選択トランジスタＳＥＬのゲート電極やこれに接続される制御線と浮遊拡散領域ＦＤとの間の浮遊容量を、符号ＣＦ₁で表す。 One end of the amplification transistor AMP is connected to a power supply line to which a driving voltage is supplied. The other end of the amplification transistor AMP and the signal line 16 are connected via a selection transistor SEL. The gate electrode of the amplification transistor AMP is connected to the other end of the floating diffusion region FD. Similarly to FIG. 2, the stray capacitance between the gate electrode of the selection transistor SEL and the control line connected thereto and the floating diffusion region FD is represented by the symbol CF ₁ .

図６は、第２の参考例の基本的な動作を説明するための図であって、本開示の固体撮像素子に用いられるＦＤ蓄積型画素を用いて一般的なグローバル露光の動作をするときの、模式的なタイミングチャートである。尚、図示の都合上、或る列における、第０行目、第１行目、及び、第２行目の画素における駆動のタイミングを示した。 FIG. 6 is a diagram for explaining the basic operation of the second reference example, and when a general global exposure operation is performed using the FD accumulation type pixel used in the solid-state imaging device of the present disclosure. This is a schematic timing chart. For the convenience of illustration, the driving timings of the pixels in the 0th row, the 1st row, and the 2nd row in a certain column are shown.

先ず、第２の参考例における画素の基本的な動作について説明する。次いで、選択トランジスタＳＥＬと浮遊拡散領域ＦＤとの間の浮遊容量ＣＦ₁による影響について説明する。 First, the basic operation of the pixel in the second reference example will be described. Next, the influence of the stray capacitance CF ₁ between the selection transistor SEL and the floating diffusion region FD will be described.

全行の制御線ＯＦＧがハイレベルとされている状態（換言すれば、初期化トランジスタＯＦＧを介して電圧Ｖ_DDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＯＦＧを一括してローレベルとする（図６においてグローバルシャッターと記した）。これによって、全画素において露光が開始される。 From a state where the control lines OFG of all rows are at a high level (in other words, a state where the voltage V _DD is applied via the initialization transistor OFG and the photoelectric conversion units PD are reset), the control lines of all rows The OFG is collectively set to a low level (denoted as global shutter in FIG. 6). Thereby, exposure is started in all pixels.

そして、所定の露光期間が経過した後、全行の制御線ＴＲＧを所定の期間ハイレベルとする（図６においてグローバル転送と記した）。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。 Then, after a predetermined exposure period has elapsed, the control lines TRG in all rows are set to the high level for a predetermined period (denoted as global transfer in FIG. 6). As a result, the transfer transistor TRG becomes conductive, and the photoelectrically converted charge is transferred to the floating diffusion region FD and held.

次いで、１行ずつ画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。 Next, pixel signals are read out row by row. Specifically, the control line SEL of the row to be read is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation.

説明の都合上、第０行目の画素の読み出し動作に注目して説明する。グローバル転送直後の浮遊拡散領域ＦＤの電圧をＳＩＧ＿ＬＶＬ＜０＞と表す。浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜０＞が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図６において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞
である。 For the convenience of explanation, the description will be made by paying attention to the pixel readout operation on the 0th row. The voltage of the floating diffusion region FD immediately after the global transfer is represented as SIG_LVL <0>. The signal level is read through the signal line 16 in a state where the voltage SIG_LVL <0> of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP. In FIG. 6, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <0> = SIG_LVL <0>
It is.

次いで、制御線ＲＳＴ＜０＞が一定期間ハイレベルとされ、リセットトランジスタＲＳＴが導通状態となる。これによって、浮遊拡散領域ＦＤの電圧はリセットされる。リセットトランジスタＲＳＴ＜０＞が非導通状態となった後も、浮遊拡散領域ＦＤはリセットされた状態を維持する。このときの浮遊拡散領域ＦＤの電圧をＲＳＴ＿ＬＶＬと表す。尚、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 Next, the control line RST <0> is kept high for a certain period, and the reset transistor RST is turned on. As a result, the voltage of the floating diffusion region FD is reset. Even after the reset transistor RST <0> is turned off, the floating diffusion region FD maintains the reset state. The voltage of the floating diffusion region FD at this time is represented as RST_LVL. Basically, RST_LVL = V _DD .

そして、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。図６において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜０＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 Then, the reset level is read through the signal line 16 in a state where the voltage RST_LVL of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP. In FIG. 6, the reset level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reset level reading is expressed as RST_READ <0>,
RST_READ <0> = RST_LVL
It is.

信号線１６を介して読み出される信号レベル、リセットレベルは、それぞれ、増幅トランジスタＡＭＰのゲート電圧によって制御される。カラム処理部１４は、リセットレベルと信号レベルとの差分を求め、それを映像信号Ｖ_OUT＜０＞とする。増幅による利得を係数ｋ_AMPで表せば、基本的には、
Ｖ_OUT＜０＞＝ｋ_AMP・（ＲＳＴ＿ＬＶＬ−ＳＩＧ＿ＬＶＬ＜０＞）
と表される。電圧ＳＩＧ＿ＬＶＬ＜０＞のゆらぎと電圧ＲＳＴ＿ＬＶＬのゆらぎとの相関はほぼないので、上記の演算は２重サンプリング（ＤＤＳ)処理となる。 The signal level and the reset level read through the signal line 16 are controlled by the gate voltage of the amplification transistor AMP. The column processing unit 14 obtains a difference between the reset level and the signal level and sets it as the video signal V _OUT <0>. If the gain by amplification is expressed by the coefficient k _AMP , basically,
V _OUT <0> = k _AMP · (RST_LVL−SIG_LVL <0>)
It is expressed. Since there is almost no correlation between the fluctuation of the voltage SIG_LVL <0> and the fluctuation of the voltage RST_LVL, the above calculation is a double sampling (DDS) process.

尚、上述した動作例の場合には、図５における初期化トランジスタＯＦＧを省略した構成とすることもできる。この場合、トランジスタＲＳＴ，ＴＲＧを同時に導通状態とすることで光電変換部ＰＤのリセットを行うことができる。 In the case of the operation example described above, the initialization transistor OFG in FIG. 5 may be omitted. In this case, the photoelectric conversion unit PD can be reset by simultaneously turning on the transistors RST and TRG.

以上、第２の参考例の基本的な動作について説明した。次いで、選択トランジスタＳＥＬと浮遊拡散領域ＦＤとの間の浮遊容量ＣＦ₁による影響について説明する。 The basic operation of the second reference example has been described above. Next, the influence of the stray capacitance CF ₁ between the selection transistor SEL and the floating diffusion region FD will be described.

図７は、制御線ＳＥＬがローレベルからハイレベルに切り替わるときの影響を考慮したときの、模式的なタイミングチャートである。制御線ＳＥＬがローレベルからハイレベルに切り替わるときの浮遊拡散領域ＦＤの電圧変化を、ΔＶ_cp1で表した。 FIG. 7 is a schematic timing chart when the influence when the control line SEL is switched from the low level to the high level is taken into consideration. A change in voltage of the floating diffusion region FD when the control line SEL is switched from the low level to the high level is represented by ΔV _cp1 .

図６においては、信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧ＳＩＧ＿ＲＥＡＤ＜０＞は、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞
であった。 In FIG. 6, the voltage SIG_READ <0> applied to the gate electrode of the amplification transistor AMP in the signal level reading is
SIG_READ <0> = SIG_LVL <0>
Met.

しかしながら、図７に示すように、制御線ＳＥＬがローレベルからハイレベルに切り替わることで、浮遊拡散領域ＦＤの電圧はΔＶ_cp1上昇する。従って、信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧ＳＩＧ＿ＲＥＡＤ＜０＞は、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1
となる。一方、リセットレベルの読み出しにおいては、この電圧変化は特段影響を与えないので、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 However, as shown in FIG. 7, when the control line SEL is switched from the low level to the high level, the voltage of the floating diffusion region FD increases by ΔV _cp1 . Therefore, the voltage SIG_READ <0> applied to the gate electrode of the amplification transistor AMP in the signal level reading is
SIG_READ <0> = SIG_LVL <0> + ΔV _cp1
It becomes. On the other hand, in the reset level reading, this voltage change has no particular effect.
RST_READ <0> = RST_LVL
It is.

従って、映像信号Ｖ_OUT＜０＞は、
Ｖ_OUT＜０＞＝ｋ_AMP・（ＲＳＴ＿ＬＶＬ−ＳＩＧ＿ＬＶＬ＜０＞−ΔＶ_cp1）
となり、カップリングの影響を受ける。これは、画質を劣化させる要因となる。 Therefore, the video signal V _OUT <0>
V _OUT <0> = k _AMP · (RST_LVL−SIG_LVL <0> −ΔV _cp1 )
And is affected by the coupling. This is a factor that degrades image quality.

［特許文献１に開示された動作の説明および課題］
特許文献１には、ＦＤ蓄積型画素を用いた固体撮像素子において、カップリングによる浮遊拡散領域の電圧変動の影響を回避する技術が記載されている。以下、図面を参照して、特許文献１に開示された動作の説明および課題について説明する。 [Description and Problem of Operation Disclosed in Patent Document 1]
Patent Document 1 describes a technique for avoiding the influence of voltage fluctuations in a floating diffusion region due to coupling in a solid-state imaging device using FD accumulation type pixels. Hereinafter, with reference to the drawings, the description of the operation and problems disclosed in Patent Document 1 will be described.

図８は、特許文献１に開示された画素を説明するための模式的な回路図である。 FIG. 8 is a schematic circuit diagram for explaining the pixel disclosed in Patent Document 1. In FIG.

この画素２１２は、ＦＤ蓄積型画素であって、４つのトランジスタ（符号ＴＲＧ，ＲＳＴ，ＡＭＰ，ＳＥＬで表す）、フォトダイオードから成る光電変換部ＰＤ、及び、浮遊拡散領域ＦＤから構成されている。図５の画素１２に対してトランジスタＯＦＧが省かれた構成である。この画素２１２を用いたＣＭＯＳイメージセンサの構成は、駆動部１３からの信号が相違する他は、基本的には図１と同様であって、図１における画素１２を画素２１２と読み替えた構成である。各トランジスタはｎチャネル型ＦＥＴから成るとする。 The pixel 212 is an FD storage type pixel, and includes four transistors (represented by symbols TRG, RST, AMP, and SEL), a photoelectric conversion unit PD including a photodiode, and a floating diffusion region FD. The transistor OFG is omitted from the pixel 12 in FIG. The configuration of the CMOS image sensor using the pixel 212 is basically the same as that of FIG. 1 except that the signal from the drive unit 13 is different, and the pixel 12 in FIG. is there. Each transistor is assumed to be an n-channel FET.

図９は、特許文献１に開示された画素を用いて一般的なグローバル露光の動作をするときの、模式的なタイミングチャートである。尚、このタイミングチャートは、制御線ＳＥＬがローレベルからハイレベルに切り替わるときの影響と、制御線ＳＥＬがハイレベルからローレベルに切り替わるときの影響を考慮して記載されている。また、説明の都合上、撮像対象は暗状態であって、浮遊拡散領域ＦＤがリセットされた状態で電荷転送動作を行っても浮遊拡散領域ＦＤの電圧は変化しないとして波形を示した。 FIG. 9 is a schematic timing chart when a general global exposure operation is performed using the pixels disclosed in Patent Document 1. This timing chart is described in consideration of the influence when the control line SEL is switched from the low level to the high level and the influence when the control line SEL is switched from the high level to the low level. For convenience of explanation, the waveform is shown on the assumption that the imaging target is in a dark state and the voltage of the floating diffusion region FD does not change even if the charge transfer operation is performed in a state where the floating diffusion region FD is reset.

全行の制御線ＴＲＧ，ＲＳＴがハイレベルとされている状態（換言すれば、リセットトランジスタＲＳＴと転送トランジスタＴＲＧを介して電圧Ｖ_DDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＴＲＧ，ＲＳＴを一括してローレベルとする（図９においてグローバルシャッターと記した）。これによって、全画素において露光が開始される。 From the state where the control lines TRG, RST of all the rows are at the high level (in other words, the state where the voltage V _DD is applied via the reset transistor RST and the transfer transistor TRG and the photoelectric conversion unit PD is reset) The control lines TRG and RST of all rows are collectively set to the low level (denoted as global shutter in FIG. 9). Thereby, exposure is started in all pixels.

そして、露光期間（図９におけるグローバルシャッター直後からグローバル転送の直前までの期間）内に、全行の制御線ＲＳＴを所定の期間ハイレベルとする。これによって、浮遊拡散領域ＦＤはリセットされる。浮遊拡散領域ＦＤの電圧をＲＳＴ＿ＬＶＬと表す。尚、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 Then, the control lines RST of all the rows are set to the high level for a predetermined period within the exposure period (the period from immediately after the global shutter to immediately before the global transfer in FIG. 9). As a result, the floating diffusion region FD is reset. The voltage of the floating diffusion region FD is represented as RST_LVL. Basically, RST_LVL = V _DD .

所定の露光期間が経過した後、全行の制御線ＴＲＧを所定の期間ハイレベルとする（図８においてグローバル転送と記した）。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。 After a predetermined exposure period has elapsed, the control lines TRG for all rows are set to the high level for a predetermined period (denoted as global transfer in FIG. 8). As a result, the transfer transistor TRG becomes conductive, and the photoelectrically converted charge is transferred to the floating diffusion region FD and held.

上述したように、撮像対象は暗状態であって、浮遊拡散領域ＦＤがリセットされた状態で電荷転送動作を行っても浮遊拡散領域ＦＤの電圧は変化しない。例えば第０行目の画素に注目すれば、グローバル転送直後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜０＞は、
ＳＩＧ＿ＬＶＬ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 As described above, the imaging target is in a dark state, and the voltage of the floating diffusion region FD does not change even if the charge transfer operation is performed in a state where the floating diffusion region FD is reset. For example, paying attention to the pixel in the 0th row, the voltage SIG_LVL <0> of the floating diffusion region FD immediately after the global transfer is
SIG_LVL <0> = RST_LVL
It is.

説明の都合上、第０行目の画素の読み出し動作に注目して説明する。制御線ＳＥＬがローレベルからハイレベルに切り替わることによって、浮遊拡散領域ＦＤにはカップリングが生じ、電圧が変化する。電圧変化をΔＶ_cp1で表した。 For the convenience of explanation, the description will be made by paying attention to the pixel readout operation on the 0th row. When the control line SEL is switched from the low level to the high level, coupling occurs in the floating diffusion region FD, and the voltage changes. The voltage change was expressed by ΔV _cp1 .

従って、浮遊拡散領域ＦＤの電圧は「ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1」となる。この電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図９において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1
＝ＲＳＴ＿ＬＶＬ＋ΔＶ_cp1
である。 Therefore, the voltage of the floating diffusion region FD is “SIG_LVL <0> + ΔV _cp1 ”. In a state where this voltage is applied to the gate electrode of the amplification transistor AMP, the signal level is read through the signal line 16. In FIG. 9, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <0> = SIG_LVL <0> + ΔV _cp1
= RST_LVL + ΔV _cp1
It is.

次いで、制御線ＲＳＴ＜０＞が一定期間ハイレベルとされ、リセットトランジスタＲＳＴが導通状態となる。これによって、浮遊拡散領域ＦＤの電圧はリセットされる。リセットトランジスタＲＳＴ＜０＞が非導通状態となった後も、浮遊拡散領域ＦＤはリセットされた状態を維持する。このときの浮遊拡散領域ＦＤの電圧もＲＳＴ＿ＬＶＬで表され、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 Next, the control line RST <0> is kept high for a certain period, and the reset transistor RST is turned on. As a result, the voltage of the floating diffusion region FD is reset. Even after the reset transistor RST <0> is turned off, the floating diffusion region FD maintains the reset state. The voltage of the floating diffusion region FD at this time is also expressed by RST_LVL, and basically RST_LVL = V _DD .

そして、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。図９において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜０＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 Then, the reset level is read through the signal line 16 in a state where the voltage RST_LVL of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP. In FIG. 9, the reset level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reset level reading is expressed as RST_READ <0>,
RST_READ <0> = RST_LVL
It is.

従って、撮像対象は暗状態であって、浮遊拡散領域ＦＤがリセットされた状態で電荷転送動作を行っても浮遊拡散領域ＦＤの電圧は変化しないにもかかわらず、信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧ＳＩＧ＿ＲＥＡＤ＜０＞とリセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧ＲＳＴ＿ＲＥＡＤ＜０＞との間には、ΔＶ_cp1だけ差が生ずる。これは、画質を劣化させる要因となる。 Therefore, the imaging target is in the dark state, and the voltage of the floating diffusion region FD does not change even if the charge transfer operation is performed in the state where the floating diffusion region FD is reset, but the amplification transistor AMP is read in the signal level reading. There is a difference of ΔV _cp1 between the voltage SIG_READ <0> applied to the first gate electrode and the voltage RST_READ <0> applied to the gate electrode of the amplification transistor AMP in the reset level reading. This is a factor that degrades image quality.

引用文献１には、上述した画質の劣化要因を低減するための駆動方法が提案されている。以下、図１０を参照して、この駆動方法について説明する。 Cited Document 1 proposes a driving method for reducing the above-described image quality deterioration factors. Hereinafter, this driving method will be described with reference to FIG.

図１０は、制御線ＳＥＬと浮遊拡散領域のカップリングによる影響を低減することができる動作を説明するための、模式的なタイミングチャートである。図９と同様に、このタイミングチャートは、制御線ＳＥＬがローレベルからハイレベルに切り替わるときの影響と、制御線ＳＥＬがハイレベルからローレベルに切り替わるときの影響を考慮して記載されている。また、図９と同様に、説明の都合上、撮像対象は暗状態であって、浮遊拡散領域ＦＤがリセットされた状態で電荷転送動作を行っても浮遊拡散領域ＦＤの電圧は変化しないとして波形を示した。 FIG. 10 is a schematic timing chart for explaining an operation capable of reducing the influence of the coupling between the control line SEL and the floating diffusion region. Similarly to FIG. 9, this timing chart is described in consideration of the influence when the control line SEL is switched from the low level to the high level and the influence when the control line SEL is switched from the high level to the low level. Similarly to FIG. 9, for convenience of explanation, the imaging target is in a dark state, and even if the charge transfer operation is performed in a state where the floating diffusion region FD is reset, the voltage of the floating diffusion region FD does not change. showed that.

図１０に示すグローバル転送の終期までの動作は、図９を参照して説明した動作と同様であるので、説明を省略する。 The operation up to the end of the global transfer shown in FIG. 10 is the same as the operation described with reference to FIG.

上述したように、撮像対象は暗状態であって、浮遊拡散領域ＦＤがリセットされた状態で電荷転送動作を行っても浮遊拡散領域ＦＤの電圧は変化しない。例えば、第０行目の画素に注目すれば、グローバル転送直後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜０＞は、
ＳＩＧ＿ＬＶＬ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 As described above, the imaging target is in a dark state, and the voltage of the floating diffusion region FD does not change even if the charge transfer operation is performed in a state where the floating diffusion region FD is reset. For example, paying attention to the pixel in the 0th row, the voltage SIG_LVL <0> of the floating diffusion region FD immediately after the global transfer is
SIG_LVL <0> = RST_LVL
It is.

次いで、１行ずつ画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。 Next, pixel signals are read out row by row. Specifically, the control line SEL of the row to be read is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL.

従って、浮遊拡散領域ＦＤの電圧は「ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1」となる。この電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１０において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1
＝ＲＳＴ＿ＬＶＬ＋ΔＶ_cp1
である。 Therefore, the voltage of the floating diffusion region FD is “SIG_LVL <0> + ΔV _cp1 ”. In a state where this voltage is applied to the gate electrode of the amplification transistor AMP, the signal level is read through the signal line 16. In FIG. 10, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <0> = SIG_LVL <0> + ΔV _cp1
= RST_LVL + ΔV _cp1
It is.

この後、制御線ＳＥＬがハイレベルからローレベルに切り替わる。選択トランジスタＳＥＬは非導通状態となる。制御線ＳＥＬがローレベルである期間内に、制御線ＲＳＴ＜０＞が一定期間ハイレベルとされ、浮遊拡散領域ＦＤの電圧はリセットされる。リセットトランジスタＲＳＴ＜０＞が非導通状態となった後も、浮遊拡散領域ＦＤはリセットされた状態を維持する。このときの浮遊拡散領域ＦＤの電圧もＲＳＴ＿ＬＶＬで表され、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 Thereafter, the control line SEL is switched from the high level to the low level. The selection transistor SEL is turned off. During the period when the control line SEL is at the low level, the control line RST <0> is set at the high level for a certain period, and the voltage of the floating diffusion region FD is reset. Even after the reset transistor RST <0> is turned off, the floating diffusion region FD maintains the reset state. The voltage of the floating diffusion region FD at this time is also expressed by RST_LVL, and basically RST_LVL = V _DD .

次いで、制御線ＳＥＬが所定の期間ハイレベルとされ、浮遊拡散領域ＦＤの電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。 Next, the reset level is read via the signal line 16 in a state where the control line SEL is set to the high level for a predetermined period and the voltage of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP.

制御線ＳＥＬがローレベルからハイレベルに切り替わることによって、浮遊拡散領域ＦＤにはカップリングが生じ電圧が変化する。この電圧変化は、基本的には、上述したΔＶ_cp1と同様である。図１０において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜０＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ＋ΔＶ_cp1
である。 When the control line SEL is switched from the low level to the high level, coupling occurs in the floating diffusion region FD, and the voltage changes. This voltage change is basically the same as ΔV _cp1 described above. In FIG. 10, the read timing of the reset level is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reset level reading is expressed as RST_READ <0>,
RST_READ <0> = RST_LVL + ΔV _cp1
It is.

従って、撮像対象は暗状態であって、浮遊拡散領域ＦＤがリセットされた状態で電荷転送動作を行っても浮遊拡散領域ＦＤの電圧は変化しない場合に、信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧ＳＩＧ＿ＲＥＡＤ＜０＞とリセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧ＲＳＴ＿ＲＥＡＤ＜０＞との間には差が生じない。即ち、映像信号Ｖ_OUT＜０＞は、
Ｖ_OUT＜０＞＝ｋ_AMP・（ＲＳＴ＿ＬＶＬ＋ΔＶ_cp1−ＳＩＧ＿ＬＶＬ＜０＞−ΔＶ_cp1）
＝ｋ_AMP・（ＲＳＴ＿ＬＶＬ−ＳＩＧ＿ＬＶＬ＜０＞）
となり、カップリングの影響が低減されている。 Accordingly, when the imaging target is in a dark state and the voltage of the floating diffusion region FD does not change even if the charge transfer operation is performed in a state where the floating diffusion region FD is reset, the gate of the amplification transistor AMP is read in the signal level reading. There is no difference between the voltage SIG_READ <0> applied to the electrode and the voltage RST_READ <0> applied to the gate electrode of the amplification transistor AMP in readout of the reset level. That is, the video signal V _OUT <0>
V _OUT <0> = k _AMP · (RST_LVL + ΔV _cp1 −SIG_LVL <0> −ΔV _cp1 )
= K _AMP · (RST_LVL−SIG_LVL <0>)
Thus, the influence of coupling is reduced.

以上、特許文献１に開示された動作について説明した。 The operation disclosed in Patent Document 1 has been described above.

図１０に示す動作では、信号レベルとリセットレベルの読み出しのそれぞれに同期するように、制御線ＳＥＬに制御パルスを供給する必要がある。この構成では、制御線ＳＥＬの駆動に要する期間を長くせざるを得ないので、動作の高速化を図るといった点に対して妨げとなる。また、フレームとフレームとの間で光電変換部の露光期間が変化するといった構成では、カップリングによる浮遊拡散領域の電圧変動の影響が残るといった課題がある。 In the operation illustrated in FIG. 10, it is necessary to supply a control pulse to the control line SEL so as to be synchronized with reading of the signal level and the reset level. In this configuration, the period required for driving the control line SEL must be lengthened, which hinders the speeding up of the operation. Further, in the configuration in which the exposure period of the photoelectric conversion unit changes between frames, there is a problem that the influence of the voltage variation in the floating diffusion region due to coupling remains.

更には、光電変換部の露光期間が終了した後に各行の読み出しが開始されるといった動作であるので、フレーム期間の短縮化にも限界がある。上述した各参考例においても同様である。従って、高フレームレート化を図る上での課題がある。 Furthermore, since the operation is such that reading of each row is started after the exposure period of the photoelectric conversion unit ends, there is a limit to shortening the frame period. The same applies to each reference example described above. Therefore, there is a problem in increasing the frame rate.

［第１の実施形態の動作の説明］
以下、図面を参照して、第１の実施形態の動作について説明する。 [Description of Operation of First Embodiment]
The operation of the first embodiment will be described below with reference to the drawings.

図１１は、本開示の第１の実施形態に係る固体撮像素子を説明するための、動作の概念図である。図１２は、本開示の第１の実施形態に係る固体撮像素子の動作において、制御線ＳＥＬと浮遊拡散領域のカップリングを反映した状態の模式的なタイミングチャートである。 FIG. 11 is a conceptual diagram of an operation for describing the solid-state imaging device according to the first embodiment of the present disclosure. FIG. 12 is a schematic timing chart in a state reflecting the coupling between the control line SEL and the floating diffusion region in the operation of the solid-state imaging device according to the first embodiment of the present disclosure.

図１１に示すように、第１の実施形態にあっては、
画素アレイ部１１の画素１２を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部ＰＤをリセットし、次いで、全画素において同時に光電変換部ＰＤでの信号電荷の蓄積を行うことによってグローバル露光を行う。従って、上述した各参考例よりもフレーム期間を短縮することができるので、高フレームレート化を図ることができる。 As shown in FIG. 11, in the first embodiment,
Within a period in which the pixels 12 of the pixel array unit 11 are sequentially scanned row by row to read out all the pixels, the photoelectric conversion units PD of all the pixels are reset, and then the signal charges in the photoelectric conversion units PD in all the pixels simultaneously. Global exposure is performed by accumulating. Therefore, since the frame period can be shortened compared to the above-described reference examples, the frame rate can be increased.

そして、第１の実施形態に係る固体撮像素子１０にあっては、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域ＦＤが所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域ＦＤに転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域ＦＤから読み出し、
次いで、浮遊拡散領域ＦＤを所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する。 In the solid-state imaging device 10 according to the first embodiment,
In imaging the current frame,
With the floating diffusion region FD reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region FD, and then the voltage corresponding to the charge is read from the floating diffusion region FD as a signal level.
Next, the voltage after resetting the floating diffusion region FD to a predetermined voltage is read as a reset level,
A difference between the signal level and the reset level is calculated to generate a pixel signal.

第１の実施形態に係る固体撮像素子１０にあっては、
画素１２を制御する制御線には、撮像フレームに関わらず同じタイミングで変化する制御信号が供給される。従って、グローバル露光の期間長やそのタイミングは、撮像フレームに関わらず一定（固定）された構成である。 In the solid-state imaging device 10 according to the first embodiment,
Control signals that change at the same timing regardless of the imaging frame are supplied to the control lines that control the pixels 12. Accordingly, the global exposure period length and timing are fixed (fixed) regardless of the imaging frame.

上述したように、本開示の第１の実施形態に係る固体撮像素子１０については、図５に示した画素１２が用いられる。画素１２を制御する制御線は、初期化トランジスタＯＦＧ、転送トランジスタＴＲＧ、リセットトランジスタＲＳＴ、及び、選択トランジスタＳＥＬのそれぞれに対応して設けられており、
転送トランジスタＴＲＧ、リセットトランジスタＲＳＴ、及び、選択トランジスタＳＥＬの導通／非導通は、直前フレームと現フレームとにおいて同じタイミングで制御される。 As described above, the pixel 12 illustrated in FIG. 5 is used for the solid-state imaging device 10 according to the first embodiment of the present disclosure. Control lines for controlling the pixels 12 are provided corresponding to the initialization transistor OFG, the transfer transistor TRG, the reset transistor RST, and the selection transistor SEL,
The conduction / non-conduction of the transfer transistor TRG, the reset transistor RST, and the selection transistor SEL is controlled at the same timing in the immediately preceding frame and the current frame.

以下、図１２を参照して、詳しく説明する。説明の都合上、図１２では、第０行目、第１行目については、ＰＤリセット期間内に読み出しが行われ、第２行目以降はグローバル露光期間内に読み出しが行われる場合の動作を示した。尚、図示せぬ動作直後の最初期フレームは、ロジック動作の初期化などのために用いられ捨てフレームとされる。 Hereinafter, this will be described in detail with reference to FIG. For convenience of explanation, in FIG. 12, the operations when the 0th and 1st rows are read during the PD reset period and the second and subsequent rows are read during the global exposure period are shown. Indicated. Note that the initial frame immediately after the operation (not shown) is used for initialization of the logic operation and is a discarded frame.

特許文献１では、カップリングの影響を低減するために、信号レベルとリセットレベルの読み出しのそれぞれに同期するように、制御線ＳＥＬに制御パルスを供給する必要があった。これに対し、第１の実施形態にあっては、読み出しの際には制御線ＳＥＬに１つのパルスを供給すれば済む。 In Patent Document 1, in order to reduce the influence of coupling, it is necessary to supply a control pulse to the control line SEL so as to synchronize with the reading of the signal level and the reset level. On the other hand, in the first embodiment, it is sufficient to supply one pulse to the control line SEL at the time of reading.

全行の制御線ＯＦＧがハイレベルとされている状態（換言すれば、初期化トランジスタＯＦＧを介して電圧Ｖ_DDが印加され光電変換部ＰＤがリセットされている状態）から、全行の制御線ＯＦＧを一括してローレベルとする（図１２においてグローバルシャッター［Ａ］と記した）。これによって、全画素において露光が開始される。 From a state where the control lines OFG of all rows are at a high level (in other words, a state where the voltage V _DD is applied via the initialization transistor OFG and the photoelectric conversion units PD are reset), the control lines of all rows The OFG is collectively set to the low level (denoted as global shutter [A] in FIG. 12). Thereby, exposure is started in all pixels.

そして、所定の露光期間が経過した後、全行の制御線ＴＲＧを所定の期間ハイレベルとする（図１２においてグローバル転送［Ａ］と記した）。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。 Then, after a predetermined exposure period has elapsed, the control lines TRG of all rows are set to the high level for a predetermined period (denoted as global transfer [A] in FIG. 12). As a result, the transfer transistor TRG becomes conductive, and the photoelectrically converted charge is transferred to the floating diffusion region FD and held.

その後、全行の制御線ＯＦＧを一括してハイレベルとする（図１２においてグローバルＰＤリセット［Ｂ］と記した）。これによって、全画素において光電変換部ＰＤのリセットが行われる。 Thereafter, the control lines OFG of all rows are collectively set to the high level (denoted as global PD reset [B] in FIG. 12). As a result, the photoelectric conversion unit PD is reset in all pixels.

次いで、１行ずつ画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。尚、説明の都合上、読み出し動作については、図１２においてグローバルＰＤリセット［Ｃ］と記す期間において詳しく説明する。 Next, pixel signals are read out row by row. Specifically, the control line SEL of the row to be read is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation. For convenience of explanation, the read operation will be described in detail in the period indicated as global PD reset [C] in FIG.

上述したように、第０行目、第１行目については、光電変換部ＰＤのリセットが行われている間に読み出しが行われる。第２行目については、光電変換部ＰＤのリセットが終了した後のグローバル露光期間内に読み出しが行われる。説明の都合上、先ず、第０行目の画素１２の読み出し動作に注目して説明する。 As described above, with respect to the 0th row and the 1st row, reading is performed while the photoelectric conversion unit PD is being reset. For the second row, reading is performed within the global exposure period after the reset of the photoelectric conversion unit PD is completed. For convenience of explanation, the description will be given first by focusing on the reading operation of the pixels 12 in the 0th row.

図１２においてグローバルＰＤリセット［Ｂ］と記す期間内に、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。浮遊拡散領域ＦＤの電圧は、ＰＤからの電荷転送後の電圧、次いで、リセット後の電圧ＲＳＴ＿ＬＶＬとなる。尚、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 In FIG. 12, the control line SEL is set to the high level for a predetermined period within the period indicated as global PD reset [B]. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. The voltage of the floating diffusion region FD becomes the voltage after charge transfer from the PD, and then the voltage RST_LVL after reset. Basically, RST_LVL = V _DD .

制御線ＳＥＬがハイレベルからローレベルに切り替わると、浮遊拡散領域ＦＤの電圧はカップリングによって降下する。降下分の絶対値をΔＶ_cp2と表す。従って、グローバルＰＤリセット［Ｂ］と記す期間内の読み出し終了後は、
浮遊拡散領域ＦＤ＜０＞の電圧＝ＲＳＴ＿ＬＶＬ−ΔＶ_cp2
である。尚、浮遊拡散領域ＦＤ＜１＞の電圧についても同様である。この電圧が、次フレームの電荷転送時における浮遊拡散領域ＦＤの基準電圧となる。 When the control line SEL is switched from the high level to the low level, the voltage of the floating diffusion region FD drops due to the coupling. The absolute value of the drop is expressed as ΔV _cp2 . Therefore, after the end of reading within the period indicated as global PD reset [B],
The floating diffusion region FD <0> of the voltage = RST_LVL-ΔV _cp2
It is. The same applies to the voltage of the floating diffusion region FD <1>. This voltage becomes the reference voltage of the floating diffusion region FD at the time of charge transfer in the next frame.

そして、次の露光期間が経過した後、全行の制御線ＴＲＧを所定の期間ハイレベルとする（図１２においてグローバル転送［Ｂ］と記した）。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。 Then, after the next exposure period has elapsed, the control lines TRG in all rows are set to the high level for a predetermined period (denoted as global transfer [B] in FIG. 12). As a result, the transfer transistor TRG becomes conductive, and the photoelectrically converted charge is transferred to the floating diffusion region FD and held.

前フレームにおいて浮遊拡散領域ＦＤ＜０＞の電圧が（ＲＳＴ＿ＬＶＬ−ΔＶ_cp2）となった状態を基準として、光電変換部ＰＤから浮遊拡散領域ＦＤ＜０＞に電荷が転送される。従って、定性的には、電荷転送後の浮遊拡散領域ＦＤ＜０＞の電圧ＳＩＧ＿ＬＶＬ＜０＞は、本来あるべき値よりも概ねΔＶ_cp2降下した値となる。電荷転送後の浮遊拡散領域ＦＤ＜０＞の本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜０＞とすれば、
ＳＩＧ＿ＬＶＬ＜０＞≒ＳＩＧ＿ＲＥＦ＜０＞−ΔＶ_cp2
である。 Based on the state of voltage becomes (RST_LVL-ΔV _cp2) of the floating diffusion region FD <0> in the previous frame, the charge to the floating diffusion region FD <0> from the photoelectric conversion unit PD are transferred. Thus, qualitatively, the voltage SIG_LVL of the floating diffusion region FD <0> after charge transfer <0> becomes approximately [Delta] V _cp2 drop value than the value should be. If the voltage value that should originally be in the floating diffusion region FD <0> after charge transfer is SIG_REF <0>,
SIG_LVL <0> ≒ SIG_REF <0 > -ΔV cp2
It is.

図１２においてグローバルＰＤリセット［Ｃ］と記す期間内に、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。 In FIG. 12, the control line SEL is set to the high level for a predetermined period within the period indicated as global PD reset [C]. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation.

制御線ＳＥＬがローレベルからハイレベルに切り替わることによって、浮遊拡散領域ＦＤにはカップリングが生じ電圧が上昇する。上昇分の絶対値をΔＶ_cp1と表す。これは、上述したΔＶ_cp2と略同様の値である。 When the control line SEL is switched from the low level to the high level, coupling occurs in the floating diffusion region FD and the voltage rises. The absolute value of the rise is expressed as ΔV _cp1 . This is substantially the same value as ΔV _cp2 described above.

従って、浮遊拡散領域ＦＤの電圧は「ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1」となる。この電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１２において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_cp1
≒ＳＩＧ＿ＲＥＦ＜０＞−ΔＶ_cp2＋ΔＶ_cp1
≒ＳＩＧ＿ＲＥＦ＜０＞ Therefore, the voltage of the floating diffusion region FD is “SIG_LVL <0> + ΔV _cp1 ”. In a state where this voltage is applied to the gate electrode of the amplification transistor AMP, the signal level is read through the signal line 16. In FIG. 12, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <0> = SIG_LVL <0> + ΔV _cp1
_{≒ SIG_REF <0> -ΔV cp2 +} ΔV cp1
≒ SIG_REF <0>

信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧は、概ねＳＩＧ＿ＲＥＦ＜０＞となる。従って、カップリングによる電圧変動が低減された状態で、信号レベルを読み出すことができる。 The voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is approximately SIG_REF <0>. Therefore, the signal level can be read out in a state where voltage fluctuation due to coupling is reduced.

そして、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。図１２において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜０＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 Then, the reset level is read through the signal line 16 in a state where the voltage RST_LVL of the floating diffusion region FD is applied to the gate electrode of the amplification transistor AMP. In FIG. 12, the reset level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reset level reading is expressed as RST_READ <0>,
RST_READ <0> = RST_LVL
It is.

信号線１６を介して読み出される信号レベル、リセットレベルは、それぞれ、増幅トランジスタＡＭＰのゲート電圧によって制御される。カラム処理部１４は、リセットレベルと信号レベルとの差分を求め、それを映像信号Ｖ_OUT＜０＞とする。増幅による利得を係数ｋ_AMPで表せば、基本的には、
Ｖ_OUT＜０＞＝ｋ_AMP・（ＲＳＴ＿ＬＶＬ−ＳＩＧ＿ＲＥＡＤ＜０＞）
と表される。上記の演算は２重サンプリング（ＤＤＳ)処理となる。 The signal level and the reset level read through the signal line 16 are controlled by the gate voltage of the amplification transistor AMP. The column processing unit 14 obtains a difference between the reset level and the signal level and sets it as the video signal V _OUT <0>. If the gain by amplification is expressed by the coefficient k _AMP , basically,
V _OUT <0> = k _AMP · (RST_LVL−SIG_READ <0>)
It is expressed. The above calculation is a double sampling (DDS) process.

以上、第０行目の読み出しについて説明した。第１行目の動作は、第０行目の動作と同様であるので、説明を省略する。 The reading of the 0th row has been described above. Since the operation on the first row is the same as the operation on the zeroth row, description thereof is omitted.

次いで、第２行目の動作について説明する。 Next, the operation on the second row will be described.

第２行目は、光電変換部ＰＤのリセットが終了した後のグローバル露光期間内に読み出しが行われる点が相違する。しかしながら、図１２においてグローバルシャッター［Ｂ］と記す期間内の読み出し終了後は、
浮遊拡散領域ＦＤ＜２＞の電圧＝ＲＳＴ＿ＬＶＬ−ΔＶ_cp2
である。この電圧が、次フレームの電荷転送時における浮遊拡散領域ＦＤの基準電圧となる。従って、第２行目においても、次フレームの電荷転送時における浮遊拡散領域ＦＤの基準電圧は、第０行目および第１行目と同様の電圧となる。 The second line is different in that reading is performed within the global exposure period after the reset of the photoelectric conversion unit PD is completed. However, after the end of reading within the period indicated as global shutter [B] in FIG.
The floating diffusion region FD <2> voltage = RST_LVL-ΔV _cp2
It is. This voltage becomes the reference voltage of the floating diffusion region FD at the time of charge transfer in the next frame. Accordingly, also in the second row, the reference voltage of the floating diffusion region FD at the time of charge transfer in the next frame is the same voltage as that in the zeroth row and the first row.

そして、図１２においてグローバル転送［Ｂ］と表した期間の後の浮遊拡散領域ＦＤの電圧変化は、第０行目において説明したのと同様である。電荷転送後の浮遊拡散領域ＦＤ＜２＞の本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜２＞とすれば、
ＳＩＧ＿ＬＶＬ＜２＞≒ＳＩＧ＿ＲＥＦ＜２＞−ΔＶ_cp2
である。 The voltage change in the floating diffusion region FD after the period represented as global transfer [B] in FIG. 12 is the same as that described in the 0th row. If the voltage value that should originally be in the floating diffusion region FD <2> after charge transfer is SIG_REF <2>,
SIG_LVL <2> ≒ SIG_REF <2 > -ΔV cp2
It is.

次いで、図１２においてグローバルシャッター［Ｃ］と記す期間内に、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。 Next, the control line SEL is set to the high level for a predetermined period within the period indicated as global shutter [C] in FIG. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation.

従って、浮遊拡散領域ＦＤの電圧は「ＳＩＧ＿ＬＶＬ＜２＞＋ΔＶ_cp1」となる。この電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１２において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜２＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜２＞＝ＳＩＧ＿ＬＶＬ＜２＞＋ΔＶ_cp1
≒ＳＩＧ＿ＲＥＦ＜２＞−ΔＶ_cp2＋ΔＶ_cp1
≒ＳＩＧ＿ＲＥＦ＜２＞ Therefore, the voltage of the floating diffusion region FD is “SIG_LVL <2> + ΔV _cp1 ”. In a state where this voltage is applied to the gate electrode of the amplification transistor AMP, the signal level is read through the signal line 16. In FIG. 12, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in the signal level reading is expressed as SIG_READ <2>,
SIG_READ <2> = SIG_LVL <2> + ΔV _cp1
_{≒ SIG_REF <2> -ΔV cp2 +} ΔV cp1
≒ SIG_REF <2>

従って、第２行目においても、信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧は、概ねＳＩＧ＿ＲＥＦ＜２＞となる。従って、カップリングによる電圧変動が低減された状態で、信号レベルを読み出すことができる。 Accordingly, also in the second row, the voltage applied to the gate electrode of the amplification transistor AMP in the signal level reading is approximately SIG_REF <2>. Therefore, the signal level can be read out in a state where voltage fluctuation due to coupling is reduced.

以上説明したように、第１の実施形態にあっては、上述した各参考例よりもフレーム期間を短縮することができるので、高フレームレート化を図ることができ、更には、直前フレームのリセット状態を基準としてグローバル転送を行い読み出しを行うことで、カップリングの影響を低減することができる。 As described above, in the first embodiment, the frame period can be shortened compared to the above-described reference examples, so that the frame rate can be increased, and further, the reset of the immediately preceding frame can be achieved. By performing global transfer and reading based on the state, the influence of coupling can be reduced.

［第２の実施形態］
第２の実施形態も、本開示に係る、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。 [Second Embodiment]
The second embodiment also relates to a solid-state imaging device, a driving method for the solid-state imaging device, and an electronic apparatus according to the present disclosure.

［露光期間の可変動作および課題］
第２の実施形態の理解を助けるため、第１の実施形態において露光期間を可変としたときの動作とそれに伴う課題について説明する。 [Exposure period variable operation and issues]
In order to facilitate understanding of the second embodiment, an operation when the exposure period is variable in the first embodiment and problems associated therewith will be described.

図１３は、本開示の固体撮像素子に用いられる画素において、制御線ＯＦＧと浮遊拡散領域のカップリングを説明するための、模式的な回路図である。 FIG. 13 is a schematic circuit diagram for explaining the coupling between the control line OFG and the floating diffusion region in the pixel used in the solid-state imaging device of the present disclosure.

露光期間が固定されている場合の浮遊容量ＣＦ₂のカップリングの影響について説明する。この場合には、制御線ＯＦＧの切り替わりのタイミングはフレーム間で変化しない。後で図１４を参照して説明するが、制御線ＳＥＬのカップリングと同様に、制御線ＯＦＧのカップリングによる電圧変動が低減された状態で、信号レベルを読み出すことができる。 The influence of the coupling of the stray capacitance CF ₂ when the exposure period is fixed will be described. In this case, the switching timing of the control line OFG does not change between frames. As will be described later with reference to FIG. 14, the signal level can be read out in a state where voltage fluctuation due to the coupling of the control line OFG is reduced, similarly to the coupling of the control line SEL.

一方、第１の実施形態において露光期間を可変とすると、制御線ＯＦＧの切り替わりのタイミングが、フレーム間で変化する場合が生ずる。このため、初期化トランジスタＯＦＧと浮遊拡散領域ＦＤとの間の浮遊容量ＣＦ₂によって、カップリングの影響が生ずる。 On the other hand, if the exposure period is variable in the first embodiment, the switching timing of the control line OFG may change between frames. For this reason, coupling effects are caused by the stray capacitance CF ₂ between the initialization transistor OFG and the floating diffusion region FD.

先ず、露光期間が固定されている場合の動作について説明する。 First, the operation when the exposure period is fixed will be described.

図１４は、本開示の第１の実施形態に係る固体撮像素子において、制御線ＯＦＧと浮遊拡散領域のカップリングを反映した状態の模式的なタイミングチャートである。各制御線の動作タイミング自体は、第１の実施形態で参照した図１２と同様である。即ち、露光期間は固定されている。 FIG. 14 is a schematic timing chart in a state in which the coupling between the control line OFG and the floating diffusion region is reflected in the solid-state imaging device according to the first embodiment of the present disclosure. The operation timing of each control line itself is the same as that in FIG. 12 referred to in the first embodiment. That is, the exposure period is fixed.

尚、判読性を考慮し、図１４では、制御線ＳＥＬと浮遊拡散領域ＦＤとのカップリングの影響は省略して波形を示した。後述する図１６、図１８、図２０においても同様である。また、以下、制御線ＳＥＬと浮遊拡散領域ＦＤとのカップリングには言及せずに説明する。 In consideration of legibility, the waveform is shown in FIG. 14 while omitting the influence of the coupling between the control line SEL and the floating diffusion region FD. The same applies to FIGS. 16, 18, and 20 described later. Further, the following description will be made without mentioning the coupling between the control line SEL and the floating diffusion region FD.

図１４においてグローバルＰＤリセット［Ｂ］と記した期間の直前までの動作は、第１の実施形態において図１２を参照して説明した動作と同様であるので、説明を省略する。 The operation up to immediately before the period indicated as global PD reset [B] in FIG. 14 is the same as the operation described with reference to FIG. 12 in the first embodiment, and thus description thereof is omitted.

図１４においてグローバルＰＤリセット［Ｂ］と記した期間に、全行の制御線ＯＦＧを一括してハイレベルとする。これによって、全画素において光電変換部ＰＤのリセットが行われる。このとき、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は上昇する。上昇分の絶対値をΔＶ_{cp_ofg1}と表す。 In the period indicated as global PD reset [B] in FIG. 14, the control lines OFG of all rows are collectively set to the high level. As a result, the photoelectric conversion unit PD is reset in all pixels. At this time, the voltage of the floating diffusion region FD rises due to the coupling between the control line OFG and the floating diffusion region FD. The absolute value of the rise is expressed as ΔV _{cp_ofg1} .

次いで、１行ずつ画素信号を読み出す。具体的には、読み出し対象となる行の制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。尚、説明の都合上、読み出し動作については、図１４においてグローバルＰＤリセット［Ｃ］と記す期間において詳しく説明する。 Next, pixel signals are read out row by row. Specifically, the control line SEL of the row to be read is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation. For convenience of explanation, the read operation will be described in detail in a period denoted as global PD reset [C] in FIG.

第０行目、第１行目については、光電変換部ＰＤのリセットが行われている間に読み出しが行われる。第２行目については、光電変換部ＰＤのリセットが終了した後のグローバル露光期間内に読み出しが行われる。説明の都合上、先ず、第０行目の画素１２の読み出し動作に注目して説明する。 For the 0th row and the 1st row, reading is performed while the photoelectric conversion unit PD is being reset. For the second row, reading is performed within the global exposure period after the reset of the photoelectric conversion unit PD is completed. For convenience of explanation, the description will be given first by focusing on the reading operation of the pixels 12 in the 0th row.

図１４においてグローバルＰＤリセット［Ｂ］と記す期間内に、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。浮遊拡散領域ＦＤの電圧は、ＰＤからの電荷転送後の電圧、次いで、リセット後の電圧ＲＳＴ＿ＬＶＬとなる。尚、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 In FIG. 14, the control line SEL is set to the high level for a predetermined period within the period indicated as global PD reset [B]. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. The voltage of the floating diffusion region FD becomes the voltage after charge transfer from the PD, and then the voltage RST_LVL after reset. Basically, RST_LVL = V _DD .

その後、制御線ＳＥＬがハイレベルからローレベルに切り替わり、次いで、制御線ＯＦＧもハイレベルからローレベルに切り替わる。制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧はカップリングによって降下する。降下分の絶対値をΔＶ_{cp_ofg2}と表す。従って、グローバルシャッター［Ｂ］と記す期間において、
浮遊拡散領域ＦＤ＜０＞の電圧＝ＲＳＴ＿ＬＶＬ−ΔＶ_{cp_ofg2}
である。尚、浮遊拡散領域ＦＤ＜１＞の電圧についても同様である。この電圧が、次フレームの電荷転送時における浮遊拡散領域ＦＤの基準電圧となる。 Thereafter, the control line SEL is switched from the high level to the low level, and then the control line OFG is also switched from the high level to the low level. Due to the coupling between the control line OFG and the floating diffusion region FD, the voltage of the floating diffusion region FD drops due to the coupling. The absolute value of the _drop is expressed as ΔV _{cp_ofg2} . Therefore, during the period marked as global shutter [B]
Voltage of floating diffusion region FD <0> = RST_LVL−ΔV _{cp_ofg2}
It is. The same applies to the voltage of the floating diffusion region FD <1>. This voltage becomes the reference voltage of the floating diffusion region FD at the time of charge transfer in the next frame.

そして、次の露光期間が経過した後、全行の制御線ＴＲＧを所定の期間ハイレベルとする（図１４においてグローバル転送［Ｂ］と記した）。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。 Then, after the next exposure period has elapsed, the control lines TRG in all rows are set to the high level for a predetermined period (denoted as global transfer [B] in FIG. 14). As a result, the transfer transistor TRG becomes conductive, and the photoelectrically converted charge is transferred to the floating diffusion region FD and held.

前フレームにおいて浮遊拡散領域ＦＤ＜０＞の電圧が（ＲＳＴ＿ＬＶＬ−ΔＶ_{cp_ofg2}）となった状態を基準として、光電変換部ＰＤから浮遊拡散領域ＦＤ＜０＞に電荷が転送される。従って、定性的には、電荷転送後の浮遊拡散領域ＦＤ＜０＞の電圧ＳＩＧ＿ＬＶＬ＜０＞は、本来あるべき値よりも概ねΔＶ_{cp_ofg2}降下した値となる。電荷転送後の浮遊拡散領域ＦＤ＜０＞の本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜０＞とすれば、
ＳＩＧ＿ＬＶＬ＜０＞≒ＳＩＧ＿ＲＥＦ＜０＞−ΔＶ_{cp_ofg2}
である。 Charges are transferred from the photoelectric conversion unit PD to the floating diffusion region FD <0> based on the state where the voltage of the floating diffusion region FD <0> is (RST_LVL−ΔV _{cp_ofg2} ) in the previous frame. Therefore, qualitatively, the voltage SIG_LVL <0> of the floating diffusion region FD <0> after the charge transfer is a value that is approximately ΔV _{cp_ofg2} lower than the original value. If the voltage value that should originally be in the floating diffusion region FD <0> after charge transfer is SIG_REF <0>,
SIG_LVL <0> ≈SIG_REF <0> −ΔV _{cp_ofg2}
It is.

図１４においてグローバルＰＤリセット［Ｃ］と記す期間の始期において、全行の制御線ＯＦＧを一括してハイレベルとする。このとき、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は上昇する。上昇分は上述したΔＶ_{cp_ofg1}である。 In FIG. 14, at the beginning of the period indicated as global PD reset [C], the control lines OFG of all rows are collectively set to the high level. At this time, the voltage of the floating diffusion region FD rises due to the coupling between the control line OFG and the floating diffusion region FD. The increase is ΔV _{cp_ofg1} described above.

そして、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。 Then, the control line SEL is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation.

信号レベルの読み出しにおいて、浮遊拡散領域ＦＤの電圧は「ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_{cp_ofg1}」となる。この電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１４において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞＝ＳＩＧ＿ＬＶＬ＜０＞＋ΔＶ_{cp_ofg1}
≒ＳＩＧ＿ＲＥＦ＜０＞−ΔＶ_{cp_ofg2}＋ΔＶ_{cp_ofg1}
≒ＳＩＧ＿ＲＥＦ＜０＞ In reading the signal level, the voltage of the floating diffusion region FD is “SIG_LVL <0> + ΔV _{cp_ofg1} ”. In a state where this voltage is applied to the gate electrode of the amplification transistor AMP, the signal level is read through the signal line 16. In FIG. 14, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <0> = SIG_LVL <0> + ΔV _{cp_ofg1}
≒ SIG_REF <0> -ΔV _{cp_ofg2} + ΔV _{cp_ofg1}
≒ SIG_REF <0>

第２行目は、光電変換部ＰＤのリセットが終了した後のグローバル露光期間内に読み出しが行われる点が相違する。しかしながら、図１４においてグローバルシャッター［Ｂ］と記す期間内の読み出し終了後は、
浮遊拡散領域ＦＤ＜２＞の電圧＝ＲＳＴ＿ＬＶＬ
である。この電圧が、次フレームの電荷転送時における浮遊拡散領域ＦＤの基準電圧となる。 The second line is different in that reading is performed within the global exposure period after the reset of the photoelectric conversion unit PD is completed. However, after the end of reading within the period indicated as global shutter [B] in FIG.
Voltage of floating diffusion region FD <2> = RST_LVL
It is. This voltage becomes the reference voltage of the floating diffusion region FD at the time of charge transfer in the next frame.

従って、図１４においてグローバル転送［Ｂ］と表した期間の後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜２＞は、本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜２＞とすれば、
ＳＩＧ＿ＬＶＬ＜２＞＝ＳＩＧ＿ＲＥＦ＜２＞
である。 Therefore, the voltage SIG_LVL <2> of the floating diffusion region FD after the period represented as global transfer [B] in FIG.
SIG_LVL <2> = SIG_REF <2>
It is.

次いで、図１４においてグローバルＰＤリセット［Ｃ］と記す期間の始期において、全行の制御線ＯＦＧは一括してローレベルからハイレベルとなる。そして、グローバルＰＤリセット［Ｃ］と記す期間の終期において、全行の制御線ＯＦＧは一括してハイレベルからローレベルとなる。 Next, at the beginning of the period indicated as global PD reset [C] in FIG. 14, the control lines OFG of all the rows are collectively changed from the low level to the high level. Then, at the end of the period indicated as global PD reset [C], the control lines OFG in all rows are collectively changed from the high level to the low level.

従って、グローバルＰＤリセット［Ｃ］と記す期間の始期において、浮遊拡散領域ＦＤの電圧はカップリングにより上昇し、グローバルＰＤリセット［Ｃ］と記す期間の終期において、浮遊拡散領域ＦＤの電圧はカップリングにより下降する。従って、カップリングの影響は相殺され、グローバルＰＤリセット［Ｃ］と記す期間の経過後の浮遊拡散領域ＦＤの電圧は、概ね従前のＳＩＧ＿ＬＶＬ＜２＞に戻る。 Accordingly, the voltage of the floating diffusion region FD rises due to coupling at the beginning of the period indicated as global PD reset [C], and the voltage of the floating diffusion region FD is coupled at the end of the period indicated as global PD reset [C]. To descend. Accordingly, the influence of the coupling is canceled out, and the voltage of the floating diffusion region FD after the elapse of the period indicated as the global PD reset [C] is almost returned to the previous SIG_LVL <2>.

次いで、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。以下説明するように、この動作によって、信号レベルとリセットレベルの読出しが行われる。 Next, the control line SEL is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. As described below, the signal level and the reset level are read by this operation.

信号レベルの読み出しにおいて、浮遊拡散領域ＦＤの電圧は「ＳＩＧ＿ＬＶＬ＜２＞」となる。この電圧が増幅トランジスタＡＭＰのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１４において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜２＞≒ＳＩＧ＿ＬＶＬ＜２＞
≒ＳＩＧ＿ＲＥＦ＜２＞ In reading the signal level, the voltage of the floating diffusion region FD is “SIG_LVL <2>”. In a state where this voltage is applied to the gate electrode of the amplification transistor AMP, the signal level is read through the signal line 16. In FIG. 14, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <2> ≈SIG_LVL <2>
≒ SIG_REF <2>

次いで、第１の実施形態において露光期間を可変としたときの動作とそれに伴う課題について説明する。 Next, an operation when the exposure period is variable in the first embodiment and problems associated therewith will be described.

図１５は、本開示の第１の実施形態に係る固体撮像素子において、露光時間を可変とした場合の動作の概念図である。図１６は、露光時間を可変とした場合の課題を説明するための、模式的なタイミングチャートである。 FIG. 15 is a conceptual diagram of an operation when the exposure time is variable in the solid-state imaging device according to the first embodiment of the present disclosure. FIG. 16 is a schematic timing chart for explaining a problem when the exposure time is variable.

露光時間を可変とする構成にあっては、フレーム間において、ＰＤリセットの終了時のタイミング（換言すれば、グローバルシャッターの開始時のタイミング）が相違する場合がある。従って、例えば、或る行の読み出し処理が、直前フレームではＰＤ蓄積時に行われ、現フレームではＰＤリセット時に行われるといった場合がある。これに伴い、制御線ＯＦＧのカップリングの影響が低減されないといった現象が発生する。 In the configuration in which the exposure time is variable, the timing at the end of PD reset (in other words, the timing at the start of the global shutter) may differ between frames. Therefore, for example, there is a case where a reading process of a certain row is performed at the time of PD accumulation in the previous frame, and is performed at the time of PD reset in the current frame. Accordingly, a phenomenon occurs in which the influence of the coupling of the control line OFG is not reduced.

図１６は、露光時間を可変とした場合の課題を説明するための、模式的なタイミングチャートである。 FIG. 16 is a schematic timing chart for explaining a problem when the exposure time is variable.

以下、図１６を参照して、詳しく説明する。図１６は、第０行目、第１行目については、グローバルＰＤリセット［Ｂ］で示す期間内、及び、グローバルＰＤリセット［Ｃ］で示す期間内に読み出しが行われ、第２行目については、グローバルシャッター［Ｂ］で示す期間内、及び、グローバルＰＤリセット［Ｃ］で示す期間内に読み出しが行われる場合を示した。 Hereinafter, this will be described in detail with reference to FIG. In FIG. 16, for the 0th row and the 1st row, reading is performed within the period indicated by the global PD reset [B] and within the period indicated by the global PD reset [C]. Shows a case where reading is performed within the period indicated by the global shutter [B] and within the period indicated by the global PD reset [C].

第０行目と第１行目の動作は、図１４を参照して説明した動作と同様であるので、説明を省略する。以下、第２行目に注目して説明する。 The operations on the 0th and 1st rows are the same as the operations described with reference to FIG. In the following, description will be given paying attention to the second line.

第２行目においても、図１６に示すグローバル転送［Ｂ］の終期までの動作は、図１４を参照して説明した動作と同様である。従って、グローバルシャッター［Ｂ］と記す期間内の読み出し終了後は、
浮遊拡散領域ＦＤ＜２＞の電圧＝ＲＳＴ＿ＬＶＬ
であり、グローバル転送［Ｂ］と表した期間の後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜２＞は、本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜２＞とすれば、
ＳＩＧ＿ＬＶＬ＜２＞＝ＳＩＧ＿ＲＥＦ＜２＞
である。 Also in the second row, the operation up to the end of the global transfer [B] shown in FIG. 16 is the same as the operation described with reference to FIG. Therefore, after reading is completed within the period indicated as global shutter [B],
Voltage of floating diffusion region FD <2> = RST_LVL
The voltage SIG_LVL <2> of the floating diffusion region FD after the period expressed as global transfer [B] is, if the voltage value that should originally be SIG_REF <2>,
SIG_LVL <2> = SIG_REF <2>
It is.

次いで、図１６においてグローバルＰＤリセット［Ｃ］と記す期間の始期において、全行の制御線ＯＦＧは一括してローレベルからハイレベルとなる。 Next, at the beginning of a period denoted as global PD reset [C] in FIG. 16, the control lines OFG of all the rows are collectively changed from the low level to the high level.

従って、グローバルＰＤリセット［Ｃ］と記す期間の始期において、浮遊拡散領域ＦＤの電圧はカップリングにより上昇する。上昇分の絶対値をΔＶ_{cp_ofg1}と表せば、
浮遊拡散領域ＦＤの電圧は、
ＳＩＧ＿ＬＶＬ＜２＞＝ＳＩＧ＿ＲＥＦ＜２＞＋ΔＶ_{cp_ofg1}
である。 Therefore, at the beginning of the period denoted as global PD reset [C], the voltage of the floating diffusion region FD rises due to coupling. If the absolute value of the rise is expressed as ΔV _{cp_ofg1} ,
The voltage of the floating diffusion region FD is
SIG_LVL <2> = SIG_REF <2> + ΔV _{cp_ofg1}
It is.

次いで、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。図１６において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜２＞＝ＳＩＧ＿ＬＶＬ＜２＞
＝ＳＩＧ＿ＲＥＦ＜２＞＋ΔＶ_{cp_ofg1}
である。 Next, the control line SEL is set to the high level for a predetermined period. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. In FIG. 16, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor AMP in reading the signal level is expressed as SIG_READ <0>,
SIG_READ <2> = SIG_LVL <2>
= SIG_REF <2> + ΔV _{cp_ofg1}
It is.

従って、第２行目においては、信号レベルの読み出しにおいて増幅トランジスタＡＭＰのゲート電極に印加される電圧は、カップリングによる上昇分ΔＶ_{cp_ofg1}の影響を受ける。これは、画質を劣化させる要因となる。 Therefore, in the second row, the voltage applied to the gate electrode of the amplification transistor AMP in the signal level reading is affected by the increase ΔV _{cp_ofg1} due to the coupling. This is a factor that degrades image quality.

以上説明したように、露光期間を可変とした構成にあっては、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングが十分に低減されないといったことが生じ得る。 As described above, in the configuration in which the exposure period is variable, the coupling between the control line OFG and the floating diffusion region FD may not be sufficiently reduced.

［第２の実施形態の動作の説明］
第２の実施形態にあっては、制御線ＯＦＧに供給する制御パルスを、読み出しのタイミングに併せて変調するといったことを特徴とする。これによって、露光期間を可変とした構成においても、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングが十分に低減される。 [Description of Operation of Second Embodiment]
The second embodiment is characterized in that the control pulse supplied to the control line OFG is modulated in accordance with the read timing. Thereby, even in a configuration in which the exposure period is variable, the coupling between the control line OFG and the floating diffusion region FD is sufficiently reduced.

第２の実施形態においても、図５に示した画素１２が用いられる。駆動部１３を構成する垂直駆動部１７が制御線ＯＦＧに供給する制御パルスが相違する他、第２の実施形態の固体撮像素子は、第１の実施形態と同様の同様である。 Also in the second embodiment, the pixel 12 shown in FIG. 5 is used. The solid-state imaging device of the second embodiment is the same as that of the first embodiment except that the control pulse supplied to the control line OFG by the vertical drive unit 17 constituting the drive unit 13 is different.

第２の実施形態にあっては、
画素１２を制御する制御線には、撮像フレームに応じてタイミングが可変可能な制御信号が供給され、
駆動部１３は、有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御するための回路を備えている。 In the second embodiment,
A control signal that can change timing according to the imaging frame is supplied to the control line that controls the pixel 12.
The drive unit 13 includes a circuit for controlling the control lines of the pixel row selected as the readout row to have the same polarity in every row when reading out an effective pixel signal.

画素１２を制御する制御線には、光電変換部ＰＤでの信号電荷の蓄積を行う露光期間が可変可能な制御信号が供給される。駆動部１３は、光電変換部ＰＤの初期化の開始から光電変換部ＰＤでの信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタＳＥＬが導通状態となる場合に、当該画素行において、選択トランジスタＳＥＬが導通状態となるときに初期化トランジスタＯＦＧが非導通状態となるように初期化トランジスタＯＦＧを制御するための回路を備えている。 A control signal for controlling the pixel 12 is supplied with a control signal capable of varying an exposure period for accumulating signal charges in the photoelectric conversion unit PD. In the case where the drive unit 13 makes the selection transistor SEL in the pixel row to be read out conductive during the period from the start of initialization of the photoelectric conversion unit PD to the start of signal charge accumulation in the photoelectric conversion unit PD. In addition, the pixel row includes a circuit for controlling the initialization transistor OFG so that the initialization transistor OFG is in a non-conduction state when the selection transistor SEL is in a conduction state.

駆動部１３を構成する垂直駆動部１７の構成においては、後述する図２１および図２２を参照して、後で詳しく説明する。 The configuration of the vertical drive unit 17 constituting the drive unit 13 will be described in detail later with reference to FIGS. 21 and 22 described later.

図１７は、本開示の第２の実施形態に係る固体撮像素子において、各行の制御線ＯＦＧに供給される信号を説明するための、模式的なタイミングチャートである。 FIG. 17 is a schematic timing chart for explaining signals supplied to the control lines OFG in each row in the solid-state imaging device according to the second embodiment of the present disclosure.

第２の実施形態においても、基本的には、一括リセットと一括露光によって、所謂グローバル露光が行われる。但し、一括のＰＤリセット期間中において読み出しが行われる行にあっては、読み出し期間に同期してＯＦＧ制御信号をローレベルにするといった動作を行う。尚、図１７に第（ｎ＋２）行はグローバルシャッターが発動する際に選択されている行となるが、この場合は有効な画素信号として読み出さない行を選択する。 Also in the second embodiment, so-called global exposure is basically performed by batch reset and batch exposure. However, in a row where reading is performed during a batch PD reset period, an operation is performed in which the OFG control signal is set to a low level in synchronization with the reading period. In FIG. 17, the (n + 2) th row is a row that is selected when the global shutter is activated. In this case, a row that is not read out as an effective pixel signal is selected.

以下、図１８を参照して、第２の実施形態の動作について説明する。図１８では、上述した図１６と同様に、第０行目、第１行目については、グローバルＰＤリセット［Ｂ］で示す期間内、及び、グローバルＰＤリセット［Ｃ］で示す期間内に読み出しが行われ、第２行目については、グローバルシャッター［Ｂ］で示す期間内、及び、グローバルＰＤリセット［Ｃ］で示す期間内に読み出しが行われる場合を示した。 Hereinafter, the operation of the second embodiment will be described with reference to FIG. In FIG. 18, as in FIG. 16 described above, for the 0th and 1st rows, reading is performed within the period indicated by the global PD reset [B] and within the period indicated by the global PD reset [C]. For the second row, the case where reading is performed within the period indicated by the global shutter [B] and within the period indicated by the global PD reset [C] is shown.

図１８においてグローバルＰＤリセット［Ｂ］と記した期間の直前までの動作は、第１の実施形態において図１２を参照して説明した動作と同様であるので、説明を省略する。 The operation up to immediately before the period indicated as global PD reset [B] in FIG. 18 is the same as the operation described with reference to FIG. 12 in the first embodiment, and thus description thereof is omitted.

図１８においてグローバルＰＤリセット［Ｂ］と記した期間に、全行の制御線ＯＦＧを一括してハイレベルとする。これによって、全画素において光電変換部ＰＤのリセットが行われる。但し、第０行目にあっては制御線ＳＥＬ＜０＞がハイレベルとなる期間に同期して制御線ＯＦＧ＜０＞はローレベルとされ、第１行目にあっては制御線ＳＥＬ＜１＞がハイレベルとなる期間に同期して制御線ＯＦＧ＜１＞はローレベルとされる。 In FIG. 18, the control lines OFG of all rows are collectively set to the high level during the period indicated as global PD reset [B]. As a result, the photoelectric conversion unit PD is reset in all pixels. However, in the 0th row, the control line OFG <0> is set to the low level in synchronization with the period in which the control line SEL <0> is at the high level, and in the first row, the control line SEL <0> is set. The control line OFG <1> is set to the low level in synchronization with the period in which 1> is at the high level.

第０行目、第１行目については、グローバルＰＤリセット［Ｂ］で示す期間内、及び、グローバルＰＤリセット［Ｃ］で示す期間内に読み出しが行われる。読み出し動作については、図１８においてグローバルＰＤリセット［Ｃ］と記す期間において詳しく説明する。説明の都合上、第０行目の画素１２の読み出し動作に注目して説明する。 For the 0th and 1st rows, reading is performed within the period indicated by the global PD reset [B] and within the period indicated by the global PD reset [C]. The read operation will be described in detail in a period denoted as global PD reset [C] in FIG. For the convenience of explanation, the description will be given focusing on the reading operation of the pixels 12 in the 0th row.

図１８においてグローバルＰＤリセット［Ｂ］と記す期間内に、制御線ＳＥＬを、所定の期間ハイレベルとする。これによって、増幅トランジスタＡＭＰは導通状態の選択トランジスタＳＥＬを介して信号線１６に接続される。そして、その期間内に、制御線ＲＳＴを一定期間ハイレベルとする。浮遊拡散領域ＦＤの電圧は、ＰＤからの電荷転送後の電圧、次いで、リセット後の電圧ＲＳＴ＿ＬＶＬとなる。尚、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 In FIG. 18, the control line SEL is set to the high level for a predetermined period within the period indicated as global PD reset [B]. As a result, the amplification transistor AMP is connected to the signal line 16 via the conductive selection transistor SEL. Then, within that period, the control line RST is set to the high level for a certain period. The voltage of the floating diffusion region FD becomes the voltage after charge transfer from the PD, and then the voltage RST_LVL after reset. Basically, RST_LVL = V _DD .

その後、制御線ＳＥＬのハイレベルからローレベルへの切り替わりに同期して制御線ＯＦＧはローレベルからハイレベルに切り替わる。制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は上昇する。しかしながら、グローバルシャッター［Ｂ］と記す期間の終期において、制御線ＯＦＧはハイレベルからローレベルに切り替わる。制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は下降する。従って、カップリングによる変化は相殺され、グローバルシャッター［Ｂ］と記す期間の経過後、浮遊拡散領域ＦＤの電圧は、ＲＳＴ＿ＬＶＬに戻る。この電圧が、次フレームの電荷転送時における浮遊拡散領域ＦＤの基準電圧となる。 Thereafter, the control line OFG is switched from the low level to the high level in synchronization with the switching of the control line SEL from the high level to the low level. Due to the coupling between the control line OFG and the floating diffusion region FD, the voltage of the floating diffusion region FD rises. However, at the end of the period denoted as global shutter [B], the control line OFG is switched from the high level to the low level. Due to the coupling between the control line OFG and the floating diffusion region FD, the voltage of the floating diffusion region FD decreases. Therefore, the change due to the coupling is canceled out, and the voltage of the floating diffusion region FD returns to RST_LVL after the period indicated as global shutter [B] has elapsed. This voltage becomes the reference voltage of the floating diffusion region FD at the time of charge transfer in the next frame.

そして、次の露光期間が経過した後、全行の制御線ＴＲＧを所定の期間ハイレベルとする（図１８においてグローバル転送［Ｂ］と記した）。これによって、転送トランジスタＴＲＧが導通状態となって、光電変換された電荷が浮遊拡散領域ＦＤに転送され、保持される。 Then, after the next exposure period has elapsed, the control lines TRG in all rows are set to the high level for a predetermined period (denoted as global transfer [B] in FIG. 18). As a result, the transfer transistor TRG becomes conductive, and the photoelectrically converted charge is transferred to the floating diffusion region FD and held.

前フレームにおいて浮遊拡散領域ＦＤ＜０＞の電圧がＲＳＴ＿ＬＶＬとなった状態を基準として、光電変換部ＰＤから浮遊拡散領域に電荷が転送される。グローバル転送［Ｂ］と表した期間の後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜０＞は、本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜０＞とすれば、
ＳＩＧ＿ＬＶＬ＜０＞＝ＳＩＧ＿ＲＥＦ＜０＞
である。 Charges are transferred from the photoelectric conversion unit PD to the floating diffusion region with reference to the state where the voltage of the floating diffusion region FD <0> is RST_LVL in the previous frame. If the voltage value SIG_LVL <0> of the floating diffusion region FD after the period represented as global transfer [B] is SIG_REF <0>,
SIG_LVL <0> = SIG_REF <0>
It is.

そして、図１８においてグローバルＰＤリセット［Ｃ］と記す期間の始期において、全行の制御線ＯＦＧは一括してローレベルからハイレベルとなる。但し、制御線ＯＦＧ＜０＞にあっては、制御線ＳＥＬ＜０＞がハイレベルとなる期間に同期して制御線ＯＦＧ＜０＞はローレベルとされる。 Then, at the beginning of the period indicated as global PD reset [C] in FIG. 18, the control lines OFG of all the rows are collectively changed from the low level to the high level. However, in the control line OFG <0>, the control line OFG <0> is set to the low level in synchronization with the period during which the control line SEL <0> is at the high level.

グローバルＰＤリセット［Ｃ］と記す期間の始期において、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は上昇する。しかしながら、制御線ＳＥＬのローレベルからハイレベルへの切り替わりに同期して制御線ＯＦＧはハイレベルからローレベルに切り替わるので、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は下降する。従って、信号レベルの読み込みの際には、カップリングによる変化は相殺され、浮遊拡散領域ＦＤの電圧は概ねＳＩＧ＿ＬＶＬ＜０＞となる。この電圧が増幅トランジスタのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１８において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜０＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞≒ＳＩＧ＿ＬＶＬ＜０＞
≒ＳＩＧ＿ＲＥＦ＜０＞
である。 At the beginning of the period indicated as global PD reset [C], the voltage of the floating diffusion region FD rises due to the coupling of the control line OFG and the floating diffusion region FD. However, since the control line OFG is switched from the high level to the low level in synchronization with the switching of the control line SEL from the low level to the high level, the voltage of the floating diffusion region FD is coupled by the coupling of the control line OFG and the floating diffusion region FD. Descends. Therefore, when the signal level is read, the change due to the coupling is canceled, and the voltage of the floating diffusion region FD is approximately SIG_LVL <0>. In a state where this voltage is applied to the gate electrode of the amplification transistor, the signal level is read through the signal line 16. In FIG. 18, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor in the signal level readout is expressed as SIG_READ <0>,
SIG_READ <0> ≈SIG_LVL <0>
≒ SIG_REF <0>
It is.

そして、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。図１８において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜０＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜０＞＝ＲＳＴ＿ＬＶＬ
である。 Then, the reset level is read through the signal line 16 in a state where the voltage RST_LVL of the floating diffusion region FD is applied to the gate electrode of the amplification transistor. In FIG. 18, the reset level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor in the reset level reading is expressed as RST_READ <0>,
RST_READ <0> = RST_LVL
It is.

次いで、第２行目の動作について説明する。図１８に示すグローバル転送［Ｂ］の終期までの動作は、図１４を参照して説明した動作と同様である。従って、グローバルシャッター［Ｂ］と記す期間内の読み出し終了後は、
浮遊拡散領域ＦＤ＜２＞の電圧＝ＲＳＴ＿ＬＶＬ
であり、グローバル転送［Ｂ］と表した期間の後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜２＞は、本来あるべき電圧値をＳＩＧ＿ＲＥＦ＜２＞とすれば、
ＳＩＧ＿ＬＶＬ＜２＞＝ＳＩＧ＿ＲＥＦ＜２＞
である。 Next, the operation on the second row will be described. The operation up to the end of the global transfer [B] shown in FIG. 18 is the same as the operation described with reference to FIG. Therefore, after reading is completed within the period indicated as global shutter [B],
Voltage of floating diffusion region FD <2> = RST_LVL
The voltage SIG_LVL <2> of the floating diffusion region FD after the period expressed as global transfer [B] is, if the voltage value that should originally be SIG_REF <2>,
SIG_LVL <2> = SIG_REF <2>
It is.

次いで、図１８においてグローバルＰＤリセット［Ｃ］と記す期間の始期において、全行の制御線ＯＦＧは一括してローレベルからハイレベルとなる。 Next, at the beginning of a period denoted as global PD reset [C] in FIG. 18, the control lines OFG of all the rows are collectively changed from the low level to the high level.

従って、グローバルＰＤリセット［Ｃ］と記す期間の始期において、浮遊拡散領域ＦＤの電圧はカップリングにより上昇する。しかしながら、制御線ＳＥＬのローレベルからハイレベルへの切り替わりに同期して制御線ＯＦＧはハイレベルからローレベルに切り替わるので、制御線ＯＦＧと浮遊拡散領域ＦＤのカップリングによって、浮遊拡散領域ＦＤの電圧は下降する。従って、信号レベルの読み込みの際には、カップリングによる変化は相殺され、浮遊拡散領域ＦＤの電圧は概ねＳＩＧ＿ＬＶＬ＜２＞となる。この電圧が増幅トランジスタのゲート電極に印加されている状態で、信号線１６を介して信号レベルを読み出す。図１８において、信号レベルの読み出しのタイミングを矢印で示した。信号レベルの読み出しにおいて増幅トランジスタのゲート電極に印加される電圧をＳＩＧ＿ＲＥＡＤ＜２＞と表せば、
ＳＩＧ＿ＲＥＡＤ＜０＞≒ＳＩＧ＿ＬＶＬ＜２＞
≒ＳＩＧ＿ＲＥＦ＜２＞
である。 Therefore, at the beginning of the period denoted as global PD reset [C], the voltage of the floating diffusion region FD rises due to coupling. However, since the control line OFG is switched from the high level to the low level in synchronization with the switching of the control line SEL from the low level to the high level, the voltage of the floating diffusion region FD is coupled by the coupling of the control line OFG and the floating diffusion region FD. Descends. Therefore, when the signal level is read, the change due to the coupling is canceled, and the voltage of the floating diffusion region FD is approximately SIG_LVL <2>. In a state where this voltage is applied to the gate electrode of the amplification transistor, the signal level is read through the signal line 16. In FIG. 18, the signal level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor in the signal level readout is expressed as SIG_READ <2>,
SIG_READ <0> ≈SIG_LVL <2>
≒ SIG_REF <2>
It is.

次いで、制御線ＲＳＴ＜２＞が一定期間ハイレベルとされ、リセットトランジスタＲＳＴが導通状態となる。これによって、浮遊拡散領域ＦＤの電圧はリセットされる。リセットトランジスタＲＳＴ＜２＞が非導通状態となった後も、浮遊拡散領域ＦＤはリセットされた状態を維持する。このときの浮遊拡散領域ＦＤの電圧もＲＳＴ＿ＬＶＬで表され、基本的には、ＲＳＴ＿ＬＶＬ＝Ｖ_DDである。 Next, the control line RST <2> is kept high for a certain period, and the reset transistor RST is turned on. As a result, the voltage of the floating diffusion region FD is reset. Even after the reset transistor RST <2> is turned off, the floating diffusion region FD maintains the reset state. The voltage of the floating diffusion region FD at this time is also expressed by RST_LVL, and basically RST_LVL = V _DD .

そして、浮遊拡散領域ＦＤの電圧ＲＳＴ＿ＬＶＬが増幅トランジスタのゲート電極に印加されている状態で、信号線１６を介してリセットレベルを読み出す。図１８において、リセットレベルの読み出しのタイミングを矢印で示した。リセットレベルの読み出しにおいて増幅トランジスタのゲート電極に印加される電圧をＲＳＴ＿ＲＥＡＤ＜２＞と表せば、
ＲＳＴ＿ＲＥＡＤ＜２＞＝ＲＳＴ＿ＬＶＬ
である。 Then, the reset level is read through the signal line 16 in a state where the voltage RST_LVL of the floating diffusion region FD is applied to the gate electrode of the amplification transistor. In FIG. 18, the reset level read timing is indicated by an arrow. If the voltage applied to the gate electrode of the amplification transistor in the readout of the reset level is expressed as RST_READ <2>,
RST_READ <2> = RST_LVL
It is.

従って、第２行目においても、信号レベルの読み出しにおいて増幅トランジスタのゲート電極に印加される電圧は、概ねＳＩＧ＿ＲＥＦ＜２＞となる。従って、カップリングによる電圧変動が低減された状態で、信号レベルを読み出すことができる。即ち、露光期間のタイミングが直前フレームと現フレームとで変わっても、カップリングによる影響を低減して信号レベルを読み出すことができる。 Therefore, also in the second row, the voltage applied to the gate electrode of the amplification transistor in the signal level reading is approximately SIG_REF <2>. Therefore, the signal level can be read out in a state where voltage fluctuation due to coupling is reduced. That is, even if the timing of the exposure period changes between the immediately preceding frame and the current frame, the signal level can be read out with the effect of coupling being reduced.

なお、グローバルシャッターの発動時には、全行一斉に動作することによって電源電圧の変動や制御線の信号変動などが生ずることが考えられる。したがって、図１９に示すように、信号変動が納まるまでの間、有効な画素信号として読み出さない行を選択して空読みするといったことを行ってもよい。図２０に、第１行目の読み出しと第２行目の読み出しとの間に１行分の空読みを行った例を示す。 Note that when the global shutter is activated, it may be possible that fluctuations in the power supply voltage, control line signals, etc. occur due to the simultaneous operation of all rows. Accordingly, as shown in FIG. 19, it is possible to select a row that is not read out as an effective pixel signal and perform idle reading until the signal variation is settled. FIG. 20 shows an example in which idle reading for one row is performed between reading of the first row and reading of the second row.

次いで、第２の実施形態における垂直駆動部１７の構成例について説明する。 Next, a configuration example of the vertical drive unit 17 in the second embodiment will be described.

制御線ＯＦＧは、基本的には同じタイミングで一括して駆動する必要がある。図２１は、制御線ＯＦＧの制御のための一括制御回路を共通に設けた垂直駆動部の構造を説明するための、模式的なブロック図である。 The control line OFG needs to be driven collectively at the same timing basically. FIG. 21 is a schematic block diagram for explaining the structure of a vertical drive unit provided with a collective control circuit for controlling the control line OFG in common.

垂直駆動部１７は、制御線ＯＦＧの制御のための一括制御回路１７Ａ、及び、画素行毎に対応して設けられた行単位駆動回路１７Ｂを備えている。図に示す例では、同時性の向上のため一括制御回路１７Ａを上側と下側に一対設けているが、片側のみでもよい。この構成は、回路規模を抑えて小面積化を測ることができる利点を備えている。 The vertical drive unit 17 includes a collective control circuit 17A for controlling the control line OFG and a row unit drive circuit 17B provided corresponding to each pixel row. In the example shown in the figure, a single batch control circuit 17A is provided on the upper side and the lower side in order to improve simultaneity, but only one side may be provided. This configuration has the advantage that the circuit area can be reduced and the area can be reduced.

行単位駆動回路１７Ｂは、画素制御回路１７Ｃ、判定回路１７Ｄ、及び、ＯＦＧ制御回路１７Ｅを備えている。画素制御回路１７Ｃは、制御線ＴＲＸ、ＴＲＧ，ＲＳＴ，ＳＥＬに制御信号を供給する。 The row unit drive circuit 17B includes a pixel control circuit 17C, a determination circuit 17D, and an OFG control circuit 17E. The pixel control circuit 17C supplies control signals to the control lines TRX, TRG, RST, and SEL.

ＯＦＧ制御回路１７Ｅには、一括制御回路１７Ａから基本的なＯＦＧ制御信号が供給される。判定回路１７Ｄは、ＯＦＧ制御信号がハイレベルである期間内に制御線ＳＥＬがハイレベルとなるか否かを判断する。ＯＦＧ制御回路は、判定回路１７Ｄの判定結果に基づいて、一括制御回路１７Ａからの基本的なＯＦＧ制御信号がハイレベルである期間内に制御線ＳＥＬがハイレベルとなる場合には、その期間に同期してＯＦＧ制御信号がローレベルになるようにして、制御線ＯＦＧに信号を供給する。 A basic OFG control signal is supplied from the collective control circuit 17A to the OFG control circuit 17E. The determination circuit 17D determines whether or not the control line SEL becomes high level during a period in which the OFG control signal is high level. If the control line SEL becomes high level during the period when the basic OFG control signal from the collective control circuit 17A is at high level based on the determination result of the determination circuit 17D, the OFG control circuit does not change during that period. The signal is supplied to the control line OFG so that the OFG control signal is at a low level in synchronization.

また、垂直駆動部１７の他の構成例について説明する。図２２は、一括制御回路を各行に対応して個別に設けた垂直駆動部の構造を説明するための、模式的なブロック図である。 Another configuration example of the vertical drive unit 17 will be described. FIG. 22 is a schematic block diagram for explaining the structure of a vertical drive unit in which a collective control circuit is individually provided corresponding to each row.

この構成では、行単位駆動回路１７Ｂのそれぞれに、一括制御回路１７Ａが組み込まれている。画素制御回路１７Ｃ、判定回路１７Ｄ、及び、ＯＦＧ制御回路１７Ｅの動作は、図２１を参照して説明したのと同様の動作である。 In this configuration, a collective control circuit 17A is incorporated in each row unit drive circuit 17B. The operations of the pixel control circuit 17C, the determination circuit 17D, and the OFG control circuit 17E are the same as those described with reference to FIG.

図２１に示す構成では、一括制御回路１７Ａからの信号が遅延する程度が、行単位駆動回路１７Ｂの位置に応じて変わる。一方、図２２に示す構成では、行単位駆動回路１７Ｂの位置に係らず、一括制御回路１７Ａからの信号は略同じタイミングで供給される。従って、図２２に示す構成は、制御線に供給される信号の精度を高められるといった利点を備えている。 In the configuration shown in FIG. 21, the degree to which the signal from the collective control circuit 17A is delayed varies depending on the position of the row unit drive circuit 17B. On the other hand, in the configuration shown in FIG. 22, signals from the collective control circuit 17A are supplied at substantially the same timing regardless of the position of the row unit drive circuit 17B. Therefore, the configuration shown in FIG. 22 has an advantage that the accuracy of the signal supplied to the control line can be improved.

［第３の実施形態］
第３の実施形態も、本開示に係る、固体撮像素子、固体撮像素子の駆動方法、及び、電子機器に関する。 [Third Embodiment]
The third embodiment also relates to a solid-state imaging device, a driving method for the solid-state imaging device, and an electronic apparatus according to the present disclosure.

図２３は、第３の実施形態に関する固体撮像素子の動作の模式図である。 FIG. 23 is a schematic diagram of the operation of the solid-state imaging device according to the third embodiment.

第２の実施形態に説明において、直前フレームと現フレームとで制御線ＯＦＧの極性が同じであれば、カップリングの影響が低減できることを説明した。従って、図３に示すように、ＰＤリセット期間の始期を遅らせることでＰＤリセット期間長を短く設定し、かつ、ＰＤリセット期間には有効な画素信号として読み出さない空読み行うことで、信号レベルおよびリセットレベルの読み出し時には全行およびフレーム間で制御線ＯＦＧの極性が変化しないようにすることができる。 In the description of the second embodiment, it has been described that the influence of coupling can be reduced if the polarity of the control line OFG is the same in the immediately preceding frame and the current frame. Therefore, as shown in FIG. 3, the PD reset period length is set short by delaying the start of the PD reset period, and the signal level and the read level are not read as valid pixel signals during the PD reset period. When the reset level is read, the polarity of the control line OFG can be prevented from changing between all rows and frames.

図２４は、第３の実施形態を説明するための模式的なタイミングチャートである。 FIG. 24 is a schematic timing chart for explaining the third embodiment.

図２４に示すように、第０行目ないし第２行目において、読み出し期間の経過後の浮遊拡散領域ＦＤの電圧はＲＳＴ＿ＬＶＬである。グローバルＰＤリセットの始期において制御線ＯＦＧがローレベルからハイレベルに切り替わり、浮遊拡散領域ＦＤの電圧はカップリングにより上昇する。しかしながら、グローバルシャッターの終期において制御線ＯＦＧがハイレベルからローレベルに切り替わり、浮遊拡散領域ＦＤの電圧はカップリングにより下降する。よって、カップリングの影響は相殺され、浮遊拡散領域ＦＤの電圧は概ねＲＳＴ＿ＬＶＬに戻る。 As shown in FIG. 24, in the 0th row to the 2nd row, the voltage of the floating diffusion region FD after the elapse of the read period is RST_LVL. At the beginning of the global PD reset, the control line OFG is switched from the low level to the high level, and the voltage of the floating diffusion region FD rises due to the coupling. However, at the end of the global shutter, the control line OFG is switched from the high level to the low level, and the voltage of the floating diffusion region FD decreases due to the coupling. Therefore, the influence of the coupling is canceled, and the voltage of the floating diffusion region FD returns to approximately RST_LVL.

従って、第０行目ないし第２行目のいずれについても、浮遊拡散領域ＦＤの電圧がＲＳＴ＿ＬＶＬの状態で、グローバル転送が行われる。グローバル転送後の浮遊拡散領域ＦＤの電圧ＳＩＧ＿ＬＶＬ＜２＞は、本来あるべき電圧値となる。 Therefore, for any of the 0th and 2nd rows, global transfer is performed while the voltage of the floating diffusion region FD is RST_LVL. The voltage SIG_LVL <2> of the floating diffusion region FD after the global transfer is a voltage value that should be originally.

尚、グローバルシャッターの発動時には、全行一斉に動作することによって電源電圧の変動や制御線の信号変動などが生ずることが考えられる。図１９を参照して説明したように、信号変動が納まるまでの間、有効な画素信号として読み出さない行を選択して空読みするといったことを行ってもよい。 When the global shutter is activated, it is considered that the power supply voltage and the control line signal may vary due to the simultaneous operation of all rows. As described with reference to FIG. 19, it is possible to perform idle reading by selecting a row that is not read as an effective pixel signal until the signal variation is settled.

また、第３の実施形態は、初期化トランジスタＯＦＧが非導通状態となる期間が長くなる。従って、この期間内において光電変換された電荷が浮遊拡散領域ＦＤに漏れ出してブルーミングが生じないように、駆動タイミングを設定することが好ましい。 In the third embodiment, the period during which the initialization transistor OFG is in a non-conducting state becomes long. Accordingly, it is preferable to set the drive timing so that the photoelectrically converted charge does not leak into the floating diffusion region FD during this period and blooming does not occur.

以上、本開示を好ましい実施形態に基づき説明したが、本開示はこれらの実施形態に限定されるものではない。上記の各実施形態において説明した固体撮像素子の構成、構造は例示であり、適宜、変更することができる。 Although the present disclosure has been described based on the preferred embodiments, the present disclosure is not limited to these embodiments. The configuration and structure of the solid-state imaging device described in each of the above embodiments are examples, and can be appropriately changed.

また、本開示の技術は、白黒の固体撮像素子やベイヤー配列の固体撮像素子など、固体撮像素子のフォーマットによらず適用可能である。 Further, the technology of the present disclosure can be applied regardless of the format of the solid-state image sensor, such as a black and white solid-state image sensor or a Bayer array solid-state image sensor.

＜本開示の構成＞
尚、本開示は、以下のような構成をとることもできる。
［Ａ１］
光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部、及び、
画素アレイ部を駆動する駆動部、
を有しており、
駆動部は、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域が所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、
次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する、
固体撮像素子。
［Ａ２］
画素を制御する制御線には、撮像フレームに関わらず同じタイミングで変化する制御信号が供給される、
上記［Ａ１］に記載の固体撮像素子。
［Ａ３］
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通は、直前フレームと現フレームとにおいて同じタイミングで制御される、
上記［Ａ２］に記載の固体撮像素子。
［Ａ４］
画素を制御する制御線には、撮像フレームに応じてタイミングが可変可能な制御信号が供給され、
駆動部は、有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御するための回路を備えている、
上記［Ａ１］に記載の固体撮像素子。
［Ａ５］
画素を制御する制御線には、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号が供給される、
上記［Ａ４］に記載の固体撮像素子。
［Ａ６］
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
駆動部は、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御するための回路を備えている、
な制御信号が供給される、
上記［Ａ５］に記載の固体撮像素子。 <Configuration of the present disclosure>
In addition, this indication can also take the following structures.
[A1]
A pixel array unit in which pixels having photoelectric conversion units and floating diffusion regions to which photoelectrically converted charges are transferred are arranged in a matrix; and
A drive unit for driving the pixel array unit;
Have
The drive unit
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read out as a signal level from the floating diffusion region,
Next, the voltage after resetting the floating diffusion region to a predetermined voltage is read as a reset level,
Calculating a difference between the signal level and the reset level to generate a pixel signal;
Solid-state image sensor.
[A2]
Control signals that change at the same timing regardless of the imaging frame are supplied to the control lines that control the pixels.
The solid-state imaging device according to [A1].
[A3]
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the immediately preceding frame and the current frame.
The solid-state imaging device according to [A2] above.
[A4]
The control signal for controlling the pixel is supplied with a control signal whose timing can be changed according to the imaging frame,
The driving unit includes a circuit for controlling the control line of the pixel row selected as the readout row to have the same polarity in every row when reading out a valid pixel signal.
The solid-state imaging device according to [A1].
[A5]
The control line for controlling the pixel is supplied with a control signal capable of varying the exposure period for accumulating signal charges in the photoelectric conversion unit.
The solid-state imaging device according to [A4] above.
[A6]
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
The drive unit
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. A circuit for controlling the initialization transistor so that the initialization transistor becomes non-conductive when the transistor becomes conductive;
Control signals are supplied,
The solid-state imaging device according to [A5] above.

［Ｂ１］
光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部を有している固体撮像素子の駆動方法であって、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域を所定の電圧にリセットした状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出す工程、及び、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する工程、
を含む、
固体撮像素子の駆動方法。
［Ｂ２］
画素を制御する制御線に、撮像フレームに関わらず同じタイミングで変化する制御信号を供給する、
上記［Ｂ１］に記載の固体撮像素子の駆動方法。
［Ｂ３］
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通を、直前フレームと現フレームとにおいて同じタイミングで制御する、
上記［Ｂ２］に記載の固体撮像素子の駆動方法。
［Ｂ４］
画素を制御する制御線に、撮像フレームに応じてタイミングが可変可能な制御信号を供給し、
有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御する、
上記［Ｂ１］に記載の固体撮像素子の駆動方法。
［Ｂ５］
画素を制御する制御線に、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号を供給する、
上記［Ｂ４］に記載の固体撮像素子の駆動方法。
［Ｂ６］
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御する、
上記［Ｂ５］に記載の固体撮像素子の駆動方法。 [B1]
A method for driving a solid-state imaging device having a pixel array unit in which pixels having a photoelectric conversion unit and a floating diffusion region to which photoelectrically converted charges are transferred are arranged in a matrix,
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read from the floating diffusion region as a signal level, and then the floating diffusion Reading the voltage after resetting the region to a predetermined voltage as a reset level; and
Calculating a difference between the signal level and the reset level to generate a pixel signal;
including,
A method for driving a solid-state imaging device.
[B2]
A control signal that changes at the same timing regardless of the imaging frame is supplied to the control line that controls the pixels.
The method for driving a solid-state imaging device according to [B1].
[B3]
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the previous frame and the current frame.
The method for driving a solid-state imaging device according to [B2] above.
[B4]
Supply a control signal whose timing can be changed according to the imaging frame to the control line for controlling the pixel,
When reading a valid pixel signal, control so that the control line of the pixel row selected as the readout row has the same polarity in every row,
The method for driving a solid-state imaging device according to [B1].
[B5]
Supplying a control signal capable of varying an exposure period for accumulating signal charges in a photoelectric conversion unit to a control line for controlling pixels;
The method for driving a solid-state imaging device according to [B4].
[B6]
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. Controlling the initialization transistor such that the initialization transistor is non-conductive when the transistor is conductive;
The solid-state imaging device driving method according to [B5] above.

［Ｃ１］
光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部、及び、
画素アレイ部を駆動する駆動部、
を有しており、
駆動部は、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域が所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、
次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する、
固体撮像素子を備えた電子機器。
［Ｃ２］
画素を制御する制御線には、撮像フレームに関わらず同じタイミングで変化する制御信号が供給される、
上記［Ｃ１］に記載の電子機器。
［Ｃ３］
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通は、直前フレームと現フレームとにおいて同じタイミングで制御される、
上記［Ｃ２］に記載の電子機器。
［Ｃ４］
画素を制御する制御線には、撮像フレームに応じてタイミングが可変可能な制御信号が供給され、
駆動部は、有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御するための回路を備えている、
上記［Ｃ１］に記載の電子機器。
［Ｃ５］
画素を制御する制御線には、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号が供給される、
上記［Ｃ４］に記載の電子機器。
［Ｃ６］
各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
駆動部は、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御するための回路を備えている、
な制御信号が供給される、
上記［Ｃ５］に記載の電子機器。 [C1]
A pixel array unit in which pixels having photoelectric conversion units and floating diffusion regions to which photoelectrically converted charges are transferred are arranged in a matrix; and
A drive unit for driving the pixel array unit;
Have
The drive unit
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read out as a signal level from the floating diffusion region,
Next, the voltage after resetting the floating diffusion region to a predetermined voltage is read as a reset level,
Calculating a difference between the signal level and the reset level to generate a pixel signal;
Electronic equipment equipped with a solid-state image sensor.
[C2]
Control signals that change at the same timing regardless of the imaging frame are supplied to the control lines that control the pixels.
The electronic device according to [C1] above.
[C3]
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the immediately preceding frame and the current frame.
The electronic device according to [C2] above.
[C4]
The control signal for controlling the pixel is supplied with a control signal whose timing can be changed according to the imaging frame,
The driving unit includes a circuit for controlling the control line of the pixel row selected as the readout row to have the same polarity in every row when reading out a valid pixel signal.
The electronic device according to [C1] above.
[C5]
The control line for controlling the pixel is supplied with a control signal capable of varying the exposure period for accumulating signal charges in the photoelectric conversion unit.
The electronic device according to [C4] above.
[C6]
Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
The drive unit
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. A circuit for controlling the initialization transistor so that the initialization transistor becomes non-conductive when the transistor becomes conductive;
Control signals are supplied,
The electronic device according to [C5] above.

１０・・・固体撮像素子、１１・・・画素アレイ部、１２・・・画素、１３・・・駆動部、１４・・・カラム処理部、１５・・・水平駆動部、１６・・・信号線、１７・・・垂直駆動部、１７Ａ・・・一括制御回路、１７Ｂ・・・行単位駆動回路、１７Ｃ・・・画素制御回路、１７Ｄ・・・判定回路、１７Ｅ・・・ＰＤ初期化トランジスタ制御回路、１８・・・制御線、ＰＤ・・・光電変換部（フォトダイオード）
ＦＤ・・・浮遊拡散領域、ＭＥＭ・・・メモリ部、ＯＦＧ・・・初期化トランジスタ、ＴＲＧ・・・転送トランジスタ、ＴＲＸ・・・メモリ部用転送トランジスタ、ＲＳＴ・・・リセットトランジスタ、ＡＭＰ・・・増幅トランジスタ、ＳＥＬ・・・選択トランジスタ DESCRIPTION OF SYMBOLS 10 ... Solid-state image sensor, 11 ... Pixel array part, 12 ... Pixel, 13 ... Drive part, 14 ... Column processing part, 15 ... Horizontal drive part, 16 ... Signal Line, 17 ... Vertical drive unit, 17A ... Batch control circuit, 17B ... Row unit drive circuit, 17C ... Pixel control circuit, 17D ... Judgment circuit, 17E ... PD initialization transistor Control circuit, 18 ... control line, PD ... photoelectric converter (photodiode)
FD ... floating diffusion region, MEM ... memory unit, OFG ... initialization transistor, TRG ... transfer transistor, TRX ... memory transistor transfer transistor, RST ... reset transistor, AMP ...・ Amplification transistor, SEL ... Selection transistor

Claims

光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部、及び、
画素アレイ部を駆動する駆動部、
を有しており、
駆動部は、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域が所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、
次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する、
固体撮像素子。 A pixel array unit in which pixels having photoelectric conversion units and floating diffusion regions to which photoelectrically converted charges are transferred are arranged in a matrix; and
A drive unit for driving the pixel array unit;
Have
The drive unit
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read out as a signal level from the floating diffusion region,
Next, the voltage after resetting the floating diffusion region to a predetermined voltage is read as a reset level,
Calculating a difference between the signal level and the reset level to generate a pixel signal;
Solid-state image sensor.

画素を制御する制御線には、撮像フレームに関わらず同じタイミングで変化する制御信号が供給される、
請求項１に記載の固体撮像素子。 Control signals that change at the same timing regardless of the imaging frame are supplied to the control lines that control the pixels.
The solid-state imaging device according to claim 1.

各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通は、直前フレームと現フレームとにおいて同じタイミングで制御される、
請求項２に記載の固体撮像素子。 Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the immediately preceding frame and the current frame.
The solid-state imaging device according to claim 2.

画素を制御する制御線には、撮像フレームに応じてタイミングが可変可能な制御信号が供給され、
駆動部は、有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御するための回路を備えている、
請求項１に記載の固体撮像素子。 The control signal for controlling the pixel is supplied with a control signal whose timing can be changed according to the imaging frame,
The driving unit includes a circuit for controlling the control line of the pixel row selected as the readout row to have the same polarity in every row when reading out a valid pixel signal.
The solid-state imaging device according to claim 1.

画素を制御する制御線には、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号が供給される、
請求項４に記載の固体撮像素子。 The control line for controlling the pixel is supplied with a control signal capable of varying the exposure period for accumulating signal charges in the photoelectric conversion unit.
The solid-state imaging device according to claim 4.

各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
駆動部は、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御するための回路を備えている、
請求項５に記載の固体撮像素子。 Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
The drive unit
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. A circuit for controlling the initialization transistor so that the initialization transistor becomes non-conductive when the transistor becomes conductive;
The solid-state imaging device according to claim 5.

光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部を有している固体撮像素子の駆動方法であって、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域を所定の電圧にリセットした状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出す工程、及び、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する工程、
を含む、
固体撮像素子の駆動方法。 A method for driving a solid-state imaging device having a pixel array unit in which pixels having a photoelectric conversion unit and a floating diffusion region to which photoelectrically converted charges are transferred are arranged in a matrix,
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read from the floating diffusion region as a signal level, and then the floating diffusion Reading the voltage after resetting the region to a predetermined voltage as a reset level; and
Calculating a difference between the signal level and the reset level to generate a pixel signal;
including,
A method for driving a solid-state imaging device.

画素を制御する制御線に、撮像フレームに関わらず同じタイミングで変化する制御信号を供給する、
請求項７に記載の固体撮像素子の駆動方法。 A control signal that changes at the same timing regardless of the imaging frame is supplied to the control line that controls the pixels.
The method for driving a solid-state imaging device according to claim 7.

各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
ゲート電極に浮遊拡散領域の電圧が印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
画素を制御する制御線は、初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタのそれぞれに対応して設けられており、
初期化トランジスタ、転送トランジスタ、リセットトランジスタ、及び、選択トランジスタの導通／非導通を、直前フレームと現フレームとにおいて同じタイミングで制御する、
請求項８に記載の固体撮像素子の駆動方法。 Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode, and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
Control lines for controlling the pixels are provided corresponding to the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor,
The conduction / non-conduction of the initialization transistor, the transfer transistor, the reset transistor, and the selection transistor is controlled at the same timing in the previous frame and the current frame.
The method for driving a solid-state imaging device according to claim 8.

画素を制御する制御線に、撮像フレームに応じてタイミングが可変可能な制御信号を供給し、
有効な画素信号を読み出す際に、読み出し行として選択された画素行の制御線が毎フレーム全行同じ極性になるよう制御する、
請求項７に記載の固体撮像素子の駆動方法。 Supply a control signal whose timing can be changed according to the imaging frame to the control line for controlling the pixel,
When reading a valid pixel signal, control so that the control line of the pixel row selected as the readout row has the same polarity in every row,
The method for driving a solid-state imaging device according to claim 7.

画素を制御する制御線に、光電変換部での信号電荷の蓄積を行う露光期間が可変可能な制御信号を供給する、
請求項１０に記載の固体撮像素子の駆動方法。 Supplying a control signal capable of varying an exposure period for accumulating signal charges in a photoelectric conversion unit to a control line for controlling pixels;
The method for driving a solid-state imaging device according to claim 10.

各画素は、更に、
光電変換部に所定の電圧を印加するための初期化トランジスタ、
光電変換された電荷を浮遊拡散領域に転送するための転送トランジスタ、
浮遊拡散領域に所定の電圧を印加するためのリセットトランジスタ、
浮遊拡散領域の電圧がゲート電極に印加される増幅トランジスタ、及び、
増幅トランジスタと信号線とを接続するための選択トランジスタ、
を含んでおり、
光電変換部の初期化の開始から光電変換部での信号電荷の蓄積を開始するまでの期間の間に読出し対象となる画素行の選択トランジスタが導通状態となる場合に、当該画素行において、選択トランジスタが導通状態となるときに初期化トランジスタが非導通状態となるように初期化トランジスタを制御する、
請求項１１に記載の固体撮像素子の駆動方法。 Each pixel further
An initialization transistor for applying a predetermined voltage to the photoelectric conversion unit;
A transfer transistor for transferring the photoelectrically converted charge to the floating diffusion region;
A reset transistor for applying a predetermined voltage to the floating diffusion region;
An amplification transistor in which the voltage of the floating diffusion region is applied to the gate electrode; and
A selection transistor for connecting the amplification transistor and the signal line;
Contains
When the selection transistor of the pixel row to be read is turned on during the period from the start of initialization of the photoelectric conversion unit to the start of signal charge accumulation in the photoelectric conversion unit, the selection is performed in the pixel row. Controlling the initialization transistor such that the initialization transistor is non-conductive when the transistor is conductive;
The method for driving a solid-state imaging device according to claim 11.

光電変換部と光電変換された電荷が転送される浮遊拡散領域とを有する画素がマトリクス状に配列されて成る画素アレイ部、及び、
画素アレイ部を駆動する駆動部、
を有しており、
駆動部は、
画素アレイ部の画素を行毎に順次走査して全画素の読み出しを行う期間内に、全画素の光電変換部を初期化し、次いで、全画素において同時に光電変換部での信号電荷の蓄積を行うことによってグローバル露光を行うと共に、
現フレームの撮像において、
直前フレームにおいて浮遊拡散領域が所定の電圧にリセットされた状態で、光電変換された電荷を浮遊拡散領域に転送し、その後、電荷に対応する電圧を信号レベルとして浮遊拡散領域から読み出し、
次いで、浮遊拡散領域を所定の電圧にリセットした後の電圧をリセットレベルとして読み出し、
信号レベルとリセットレベルとの差分を算出して画素信号を生成する、
固体撮像素子を備えた電子機器。 A pixel array unit in which pixels having photoelectric conversion units and floating diffusion regions to which photoelectrically converted charges are transferred are arranged in a matrix; and
A drive unit for driving the pixel array unit;
Have
The drive unit
The photoelectric conversion units of all the pixels are initialized within a period in which the pixels of the pixel array unit are sequentially scanned row by row to read out all the pixels, and then signal charges are accumulated in the photoelectric conversion units simultaneously in all the pixels. As well as global exposure,
In imaging the current frame,
With the floating diffusion region reset to a predetermined voltage in the immediately preceding frame, the photoelectrically converted charge is transferred to the floating diffusion region, and then the voltage corresponding to the charge is read out as a signal level from the floating diffusion region,
Next, the voltage after resetting the floating diffusion region to a predetermined voltage is read as a reset level,
Calculating a difference between the signal level and the reset level to generate a pixel signal;
Electronic equipment equipped with a solid-state image sensor.