JP2018004406A - Abnormality detection device and battery pack system - Google Patents

Abnormality detection device and battery pack system Download PDF

Info

Publication number
JP2018004406A
JP2018004406A JP2016130853A JP2016130853A JP2018004406A JP 2018004406 A JP2018004406 A JP 2018004406A JP 2016130853 A JP2016130853 A JP 2016130853A JP 2016130853 A JP2016130853 A JP 2016130853A JP 2018004406 A JP2018004406 A JP 2018004406A
Authority
JP
Japan
Prior art keywords
voltage
fet
turned
detected
monitoring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016130853A
Other languages
Japanese (ja)
Other versions
JP6787705B2 (en
Inventor
昌彦 草木
Masahiko Kusaki
昌彦 草木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Ten Ltd
Original Assignee
Denso Ten Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Ten Ltd filed Critical Denso Ten Ltd
Priority to JP2016130853A priority Critical patent/JP6787705B2/en
Publication of JP2018004406A publication Critical patent/JP2018004406A/en
Application granted granted Critical
Publication of JP6787705B2 publication Critical patent/JP6787705B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Landscapes

  • Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Tests Of Electric Status Of Batteries (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)
  • Secondary Cells (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide an abnormality detection device and a battery pack system which can suppress false detection of abnormalities.SOLUTION: The abnormality detection device is for detecting an abnormality of a battery pack system having serially connected battery cells, and includes a first voltage detector, a switch, a second voltage detector, and an abnormality detector. The first voltage detector detects a first voltage of a first passage connected to both terminals of a battery cell, the switch is arranged in a second passage connected to both terminals of a battery cell, and the second voltage detector detects a second voltage of the second passage. The abnormality detector detects an abnormality of the battery pack system based on the first voltage and the second voltage when the switch is in an on-state and on the first voltage and the second voltage when the switch is in an off-state.SELECTED DRAWING: Figure 1

Description

本発明は、異常検出装置、および組電池システムに関する。   The present invention relates to an abnormality detection device and an assembled battery system.

従来、組電池システムの異常検出装置として、電池セルの電圧を検出し、電圧が許容電圧範囲外となる場合に、組電池システムが異常であると判定するものが知られている（例えば特許文献１参照）。   2. Description of the Related Art Conventionally, as an abnormality detection device for an assembled battery system, a device that detects the voltage of a battery cell and determines that the assembled battery system is abnormal when the voltage falls outside the allowable voltage range is known (for example, Patent Documents). 1).

特開２０１４−１１２０３９号公報JP 2014-113039 A

このような異常検出装置では、例えば、電池セルの電圧を検出部によって検出し、検出した電圧が所定電圧よりも低く、電圧が許容電圧範囲外となる場合に、組電池システムが異常であると判定する。   In such an abnormality detection device, for example, when the voltage of the battery cell is detected by the detection unit, and the detected voltage is lower than a predetermined voltage and the voltage falls outside the allowable voltage range, the assembled battery system is abnormal. judge.

検出部によって検出される電圧の低下は、断線や、スイッチの固着などの他に、電池セルの過放電によっても生じ得る。   The decrease in the voltage detected by the detection unit can be caused by overdischarge of the battery cell in addition to disconnection or fixing of the switch.

しかしながら、従来の異常検出装置では、このような点が考慮されておらず、電池セルの過放電により電圧が低下した場合に、例えば、断線が発生していると誤判定されるおそれがある。   However, in the conventional abnormality detection device, such a point is not taken into consideration, and when the voltage is reduced due to overdischarge of the battery cell, for example, it may be erroneously determined that a disconnection has occurred.

実施形態の一態様は、上記に鑑みてなされたものであって、異常検出の誤判定を抑制する異常検出装置、および組電池システムを提供することを目的とする。   One aspect of the embodiments has been made in view of the above, and an object thereof is to provide an abnormality detection device and an assembled battery system that suppress erroneous determination of abnormality detection.

実施形態の一態様は、複数の電池セルが直列接続された組電池を有する組電池システムの異常を検知する異常検出装置であって、第１電圧検出部と、スイッチと、第２電圧検出部と、異常検出部とを備える。第１電圧検出部は、電池セルの両端子に接続された第１経路の第１電圧を検出する。スイッチは、電池セルの両端子に接続された第２経路に配置される。第２電圧検出部は、第２経路の第２電圧を検出する。異常検出部は、スイッチがＯＮにされた場合の、第１電圧、および第２電圧と、スイッチがＯＦＦにされた場合の、第１電圧、および第２電圧とに基づいて、組電池システムの異常を検出する。   One aspect of the embodiment is an abnormality detection device that detects an abnormality in an assembled battery system including an assembled battery in which a plurality of battery cells are connected in series, and includes a first voltage detection unit, a switch, and a second voltage detection unit. And an abnormality detection unit. The first voltage detection unit detects the first voltage of the first path connected to both terminals of the battery cell. The switch is disposed in a second path connected to both terminals of the battery cell. The second voltage detector detects the second voltage of the second path. The abnormality detection unit is configured to detect the first battery voltage and the second voltage when the switch is turned on, and the first voltage and the second voltage when the switch is turned off. Detect anomalies.

本発明によれば、異常検出の誤判定を抑制することができる。   According to the present invention, erroneous determination of abnormality detection can be suppressed.

図１は、実施形態に係る組電池システムの構成例を示す図である。FIG. 1 is a diagram illustrating a configuration example of an assembled battery system according to the embodiment. 図２は、計測側Ａ／Ｄによって断線検出を行う回路を示す図である。FIG. 2 is a diagram illustrating a circuit for detecting disconnection by the measurement side A / D. 図３は、計測側Ａ／Ｄによって検出される電圧の変化を示す図である。FIG. 3 is a diagram illustrating a change in voltage detected by the measurement-side A / D. 図４は、監視側Ａ／Ｄによって断線検出を行う回路を示す図である。FIG. 4 is a diagram illustrating a circuit that performs disconnection detection by the monitoring A / D. 図５は、監視側Ａ／Ｄによって検出される電圧の変化を示す図である。FIG. 5 is a diagram illustrating a change in voltage detected by the monitoring A / D. 図６は、接続ラインの断線検出、およびＦＥＴ固着検出についてまとめたテーブルである。FIG. 6 is a table summarizing connection line disconnection detection and FET sticking detection. 図７は、計測側Ａ／Ｄ、および監視側Ａ／Ｄによる電圧検出スケジュールを示す図である。FIG. 7 is a diagram illustrating a voltage detection schedule by the measurement side A / D and the monitoring side A / D. 図８は、異常検出処理を説明するフローチャートである。FIG. 8 is a flowchart for explaining the abnormality detection process. 図９は、充放電システムの構成例を示すブロック図である。FIG. 9 is a block diagram illustrating a configuration example of the charge / discharge system.

以下、添付図面を参照して、本願の開示する異常判定装置、および組電池システムの実施形態を詳細に説明する。なお、以下に示す実施形態によりこの発明が限定されるものではない。   Hereinafter, embodiments of an abnormality determination device and an assembled battery system disclosed in the present application will be described in detail with reference to the accompanying drawings. In addition, this invention is not limited by embodiment shown below.

＜組電池システムの構成＞
図１は、実施形態に係る組電池システム１００の構成例を示す図である。図１に示す組電池システム１００は、組電池１と、ＥＣＵ（Electronic Control Unit）１０とを備える。 <Configuration of assembled battery system>
FIG. 1 is a diagram illustrating a configuration example of an assembled battery system 100 according to the embodiment. An assembled battery system 100 shown in FIG. 1 includes an assembled battery 1 and an ECU (Electronic Control Unit) 10.

組電池１は、複数の電池スタック２を直列に接続して構成される。各電池スタック２は、複数の電池セル３を直列に接続して構成される。図１の例では、１つの電池スタック２は、４つの電池セル３を直列に接続して構成されているが、これに限られることはない。   The assembled battery 1 is configured by connecting a plurality of battery stacks 2 in series. Each battery stack 2 is configured by connecting a plurality of battery cells 3 in series. In the example of FIG. 1, one battery stack 2 is configured by connecting four battery cells 3 in series, but is not limited thereto.

組電池１としては、例えばリチウムイオン二次電池やニッケル水素二次電池などを用いることができるが、これに限定されるものではない。   As the assembled battery 1, for example, a lithium ion secondary battery, a nickel hydride secondary battery, or the like can be used, but is not limited thereto.

ＥＣＵ１０は、監視ＩＣ（Integrated Circuit）２０と、制御部３０と、電圧検出回路部４０とを備える。   The ECU 10 includes a monitoring IC (Integrated Circuit) 20, a control unit 30, and a voltage detection circuit unit 40.

電圧検出回路部４０は、第１ラインＬ１と、第２ラインＬ２とを有する。   The voltage detection circuit unit 40 includes a first line L1 and a second line L2.

第１ラインＬ１の一方の端部は、接続ラインＬ３を介して電池セル３の端子に接続される。第１ラインＬ１のもう一方の端部は、第１内部ラインＬ４を介して監視ＩＣ２０の計測側Ａ／Ｄ２１に接続される。接続ラインＬ３は、例えば、電池セル３と、ＥＣＵ１０とを接続する配線である。電池セル３の正極端子に接続する第１ラインＬ１と、電池セル３の負極端子に接続する第１ラインＬ１との間には、直列に接続された２つの第１キャパシタＣ１が電池セル３に並列接続するように配置される。なお、図１の例では、第１ラインＬ１には、２つの第１キャパシタＣ１が直列に接続されているが、これに限定されるものではなく、１つのキャパシタであってもよい。また、第１ラインＬ１には、電池セル３と、第１キャパシタＣ１との間に、抵抗Ｒ１が配置される。   One end of the first line L1 is connected to the terminal of the battery cell 3 via the connection line L3. The other end of the first line L1 is connected to the measurement side A / D 21 of the monitoring IC 20 via the first internal line L4. The connection line L3 is a wiring that connects the battery cell 3 and the ECU 10, for example. Between the first line L1 connected to the positive terminal of the battery cell 3 and the first line L1 connected to the negative terminal of the battery cell 3, two first capacitors C1 connected in series are connected to the battery cell 3. Arranged to be connected in parallel. In the example of FIG. 1, two first capacitors C1 are connected in series to the first line L1, but the present invention is not limited to this, and one capacitor may be used. In the first line L1, a resistor R1 is disposed between the battery cell 3 and the first capacitor C1.

接続ラインＬ３、第１ラインＬ１、および第１内部ラインＬ４により、電池セル３の電圧を、計測側Ａ／Ｄ２１によって検出可能とする第１経路ＣＨ１が形成される。第１経路ＣＨ１は、電池セル３の電圧を、フライングキャパシタ方式により計測側Ａ／Ｄ２１で検出するように形成される。   The connection line L3, the first line L1, and the first internal line L4 form a first path CH1 that enables the measurement side A / D 21 to detect the voltage of the battery cell 3. 1st path | route CH1 is formed so that the voltage of the battery cell 3 may be detected by measurement side A / D21 by a flying capacitor system.

隣接する電池セル３において、基準電位が低い電池セル３の正極端子と、基準電位が高い電池セル３の負極端子とには、１本の接続ラインＬ３を介して、１本の第１ラインＬ１が接続される。すなわち、隣接する電池セル３では、基準電位が低い電池セル３の電圧、および基準電位が高い電池セル３の電圧は、共通の、第１ラインＬ１を用いて検出される。   In the adjacent battery cell 3, the positive terminal of the battery cell 3 having a low reference potential and the negative terminal of the battery cell 3 having a high reference potential are connected to one first line L1 via one connection line L3. Is connected. That is, in the adjacent battery cell 3, the voltage of the battery cell 3 having a low reference potential and the voltage of the battery cell 3 having a high reference potential are detected using the common first line L1.

第２ラインＬ２の一方の端部は、抵抗Ｒ１と接続ラインＬ３との間の第１ラインＬ１に接続される。なお、第２ラインＬ２の一方の端部は、接続ラインＬ３と第１ラインＬ１との接続箇所に接続されてもよい。第２ラインＬ２のもう一方の端部は、第２内部ラインＬ５を介して監視ＩＣ２０の監視側Ａ／Ｄ２２に接続される。電池セル３の正極端子に接続する第２ラインＬ２と、電池セル３の負極端子に接続する第２ラインＬ２との間には、直列に接続された２つの第２キャパシタＣ２が電池セル３に電気的に並列接続するように配置される。なお、図１の例では、第２ラインＬ２には、２つの第２キャパシタＣ２が直列に接続されているが、これに限定されるものではなく、１つのキャパシタであってもよい。また、第２ラインＬ２には、第１ラインＬ１との接続箇所と、第２キャパシタＣ２との間に、抵抗Ｒ２が配置される。   One end of the second line L2 is connected to the first line L1 between the resistor R1 and the connection line L3. Note that one end of the second line L2 may be connected to a connection point between the connection line L3 and the first line L1. The other end of the second line L2 is connected to the monitoring side A / D 22 of the monitoring IC 20 via the second internal line L5. Between the second line L2 connected to the positive terminal of the battery cell 3 and the second line L2 connected to the negative terminal of the battery cell 3, two second capacitors C2 connected in series are connected to the battery cell 3. It arrange | positions so that it may electrically connect in parallel. In the example of FIG. 1, two second capacitors C2 are connected in series to the second line L2, but the present invention is not limited to this, and one capacitor may be used. In addition, the resistor R2 is disposed on the second line L2 between the connection point with the first line L1 and the second capacitor C2.

接続ラインＬ３、第１ラインＬ１の一部、第２ラインＬ２、および第２内部ラインＬ５により、電池セル３の電圧を、監視側Ａ／Ｄ２２によって検出可能とする第２経路ＣＨ２が形成される。第２ラインＬ２は、電池セル３の電圧を、フライングキャパシタ方式により監視側Ａ／Ｄ２２で検出するように形成される。   The connection line L3, a part of the first line L1, the second line L2, and the second internal line L5 form a second path CH2 that enables the monitoring A / D 22 to detect the voltage of the battery cell 3. . The second line L2 is formed so that the voltage of the battery cell 3 is detected by the monitoring side A / D 22 by the flying capacitor method.

第１ラインＬ１と同様に、隣接する電池セル３の電圧を、監視側Ａ／Ｄ２２によって検出する場合、共通の第２ラインＬ２が用いられる。   Similar to the first line L1, when the voltage of the adjacent battery cell 3 is detected by the monitoring side A / D 22, the common second line L2 is used.

監視ＩＣ２０は、計測側Ａ／Ｄ２１と、監視側Ａ／Ｄ２２と、ＦＥＴ（Field Effect Transistor）２３とを備える。監視ＩＣ２０は、電池スタック２ごとに設けられる。   The monitoring IC 20 includes a measurement side A / D 21, a monitoring side A / D 22, and an FET (Field Effect Transistor) 23. The monitoring IC 20 is provided for each battery stack 2.

計測側Ａ／Ｄ２１は、第１経路ＣＨ１の電圧を検出することで、電池セル３の電圧を検出する。具体的には、計測側Ａ／Ｄ２１は、直列に接続された第１キャパシタＣ１の両端の電圧（第１電圧）を、第１経路ＣＨ１を介して検出することで、電池セル３の電圧を検出する。計測側Ａ／Ｄ２１は、検出した電圧を示すアナログ値をデジタル値へ変換し、変換したデジタル値を制御部３０へ出力する。なお、計測側Ａ／Ｄ２１は、電池スタック２の電圧も検出可能である。以降において、直列に接続された第１キャパシタＣ１の両端の電圧を検出することを、第１キャパシタＣ１の電圧を検出する、という。   The measurement side A / D 21 detects the voltage of the battery cell 3 by detecting the voltage of the first path CH1. Specifically, the measurement side A / D 21 detects the voltage (first voltage) at both ends of the first capacitor C1 connected in series via the first path CH1, thereby determining the voltage of the battery cell 3. To detect. The measurement side A / D 21 converts an analog value indicating the detected voltage into a digital value, and outputs the converted digital value to the control unit 30. The measurement side A / D 21 can also detect the voltage of the battery stack 2. Hereinafter, detecting the voltage across the first capacitor C1 connected in series is referred to as detecting the voltage of the first capacitor C1.

監視側Ａ／Ｄ２２は、第２経路ＣＨ２の電圧を検出することで、電池セル３の電圧を検出する。具体的には、監視側Ａ／Ｄ２２は、直列に接続された第２キャパシタＣ２の両端の電圧（第２電圧）を、第２経路ＣＨ２を介して検出することで、電池セル３の電圧を検出する。監視側Ａ／Ｄ２２は、検出した電圧を示すアナログ値をデジタル値へ変換し、変換したデジタル値を制御部３０へ出力する。なお、監視側Ａ／Ｄ２２は、電池スタック２の電圧も検出可能である。以降において、直列に接続された第２キャパシタＣ２の両端の電圧を検出することを、第２キャパシタＣ２の電圧を検出する、という。   The monitoring A / D 22 detects the voltage of the battery cell 3 by detecting the voltage of the second path CH2. Specifically, the monitoring A / D 22 detects the voltage across the second capacitor C2 connected in series (second voltage) via the second path CH2, thereby determining the voltage of the battery cell 3. To detect. The monitoring A / D 22 converts an analog value indicating the detected voltage into a digital value, and outputs the converted digital value to the control unit 30. The monitoring A / D 22 can also detect the voltage of the battery stack 2. Hereinafter, detecting the voltage across the second capacitor C2 connected in series is referred to as detecting the voltage of the second capacitor C2.

ＦＥＴ２３は、２つの第２ラインＬ２間を接続する第２内部ラインＬ５に配置される。すなわち、ＦＥＴ２３は、電池セル３、および第２キャパシタＣ２に電気的に並列接続するように配置される。ＦＥＴ２３は、各電池セル３の電圧を均等化する場合や、組電池システム１００の異常を検出する場合などに、ＯＮ状態、またはＯＦＦ状態に切り替えられる。ＦＥＴ２３がＯＮ状態になると、第２内部ラインＬ５は、電気的に接続された状態となる。また、ＦＥＴ２３がＯＦＦ状態になると、第２内部ラインＬ５は、電気的に遮断された状態となる。   The FET 23 is disposed on a second internal line L5 that connects the two second lines L2. That is, the FET 23 is disposed so as to be electrically connected in parallel to the battery cell 3 and the second capacitor C2. The FET 23 is switched to the ON state or the OFF state when equalizing the voltages of the battery cells 3 or detecting an abnormality of the assembled battery system 100. When the FET 23 is turned on, the second internal line L5 is in an electrically connected state. In addition, when the FET 23 is turned off, the second internal line L5 is electrically cut off.

制御部３０は、出力部３１と、判定部３２と、警告部３３と、記憶部３４とを備える。   The control unit 30 includes an output unit 31, a determination unit 32, a warning unit 33, and a storage unit 34.

出力部３１は、ＦＥＴ２３を、ＯＮ状態、またはＯＦＦ状態に切り替える制御信号を出力する。   The output unit 31 outputs a control signal for switching the FET 23 to the ON state or the OFF state.

判定部３２は、計測側Ａ／Ｄ２１から出力された電圧に関する信号、および監視側Ａ／Ｄ２２から出力された電圧に関する信号を受信する。判定部３２は、ＦＥＴ２３がＯＮにされた場合の、計測側Ａ／Ｄ２１によって検出した電圧、および監視側Ａ／Ｄ２２によって検出した電圧と、ＦＥＴ２３がＯＦＦにされた場合の、計測側Ａ／Ｄ２１によって検出した電圧、および監視側Ａ／Ｄ２２によって検出した電圧とに基づいて、組電池システム１００に異常が発生しているかどうかを判定する。具体的には、判定部３２は、接続ラインＬ３の断線、ＦＥＴ２３のＯＮ固着、またはＦＥＴ２３のＯＦＦ固着を判定する。これらの判定方法については、後述する。   The determination unit 32 receives a signal related to the voltage output from the measurement side A / D 21 and a signal related to the voltage output from the monitoring side A / D 22. The determination unit 32 determines the voltage detected by the measurement side A / D 21 when the FET 23 is turned ON and the voltage detected by the monitoring side A / D 22 and the measurement side A / D 21 when the FET 23 is turned OFF. Whether or not an abnormality has occurred in the battery pack system 100 is determined based on the voltage detected by the monitoring A / D 22 and the voltage detected by the monitoring A / D 22. Specifically, the determination unit 32 determines disconnection of the connection line L3, ON fixation of the FET 23, or OFF fixation of the FET 23. These determination methods will be described later.

なお、ＦＥＴ２３がＯＮにされた場合とは、ＦＥＴ２３がＯＮ状態となるように、出力部３１によって制御信号が出力された状態をいう。また、ＦＥＴ２３がＯＦＦにされた場合とは、ＦＥＴ２３がＯＦＦ状態となるように、出力部３１によって制御信号が出力された状態をいう。   The case where the FET 23 is turned on refers to a state where a control signal is output by the output unit 31 so that the FET 23 is turned on. The case where the FET 23 is turned off refers to a state where a control signal is output by the output unit 31 so that the FET 23 is turned off.

警告部３３は、組電池システム１００に異常が発生している場合に、例えば、警告灯などを点灯させ、組電池システム１００の異常を報知する。また、警告部３３は、例えば、フェールセーフ機能を実行する。   When an abnormality occurs in the assembled battery system 100, the warning unit 33 turns on a warning lamp or the like to notify the abnormality of the assembled battery system 100, for example. Moreover, the warning part 33 performs a fail safe function, for example.

記憶部３４は、計測側Ａ／Ｄ２１によって検出した電圧、および監視側Ａ／Ｄ２２によって検出した電圧を記憶する。   The storage unit 34 stores the voltage detected by the measurement side A / D 21 and the voltage detected by the monitoring side A / D 22.

なお、制御部３０は、ＣＰＵ（Central Processing Unit）、ＲＯＭ（Read Only Memory）、ＲＡＭ（Random Access Memory）などによって構成され、記憶されたコンピュータプログラムをＣＰＵが読み出すことで、制御部３０の各機能が発揮される。また、制御部３０は、複数の制御部によって構成されてもよい。   The control unit 30 is configured by a CPU (Central Processing Unit), a ROM (Read Only Memory), a RAM (Random Access Memory), and the like, and each function of the control unit 30 is read by the CPU by reading a stored computer program. Is demonstrated. In addition, the control unit 30 may be configured by a plurality of control units.

以降では、図１の例の４つのＦＥＴ２３について、ＦＥＴ２３ａ、ＦＥＴ２３ｂ、ＦＥＴ２３ｃ、ＦＥＴ２４ｄと区別して説明する。また、図１などにおいて、図の上側に位置する電池セル３の基準電位が高いものとする。   Hereinafter, the four FETs 23 in the example of FIG. 1 will be described separately from the FETs 23a, 23b, 23c, and 24d. In FIG. 1 and the like, it is assumed that the reference potential of the battery cell 3 located on the upper side of the figure is high.

＜計測側Ａ／Ｄ２１における断線検出＞
次に、計測側Ａ／Ｄ２１における断線検出について、図２を用いて説明する。図２は、計測側Ａ／Ｄ２１によって断線検出を行う回路を示す図である。図２では、断線が発生した箇所をバツ印で示す。 <Detection of disconnection at measurement side A / D21>
Next, disconnection detection in the measurement side A / D 21 will be described with reference to FIG. FIG. 2 is a diagram illustrating a circuit that performs disconnection detection by the measurement side A / D 21. In FIG. 2, the location where the disconnection occurs is indicated by a cross.

第２ラインＬ２を介して、断線が発生した接続ラインＬ３に接続する第２内部ラインＬ５に配置されたＦＥＴ２３ａ、２３ｂのうち、一方のＦＥＴ２３ａをＯＮ状態にし、もう一方のＦＥＴ２３ｂをＯＦＦ状態にすると、図２において太線で示す回路が形成される。この回路では、第１キャパシタＣ１が放電し、抵抗Ｒ１、抵抗Ｒ２、ＦＥＴ２３ａ、抵抗Ｒ２、抵抗Ｒ１を通るように電流が流れる。   When one FET 23a is turned on and the other FET 23b is turned off among the FETs 23a and 23b arranged on the second internal line L5 connected to the connection line L3 where the disconnection has occurred via the second line L2. A circuit indicated by a thick line in FIG. 2 is formed. In this circuit, the first capacitor C1 is discharged, and a current flows through the resistor R1, the resistor R2, the FET 23a, the resistor R2, and the resistor R1.

この回路における、第１キャパシタＣ１の電圧を計測側Ａ／Ｄ２１によって検出すると、検出された電圧は、図３に示すように変化する。図３は、計測側Ａ／Ｄ２１によって検出される電圧の変化を示す図である。図３では、時間ｔ０において、ＦＥＴ２３ａがＯＮ状態になり、第１キャパシタＣ１が放電するので、計測側Ａ／Ｄ２１によって検出される電圧が低下する。   In this circuit, when the voltage of the first capacitor C1 is detected by the measurement side A / D21, the detected voltage changes as shown in FIG. FIG. 3 is a diagram illustrating a change in voltage detected by the measurement side A / D 21. In FIG. 3, at time t0, the FET 23a is turned on and the first capacitor C1 is discharged, so that the voltage detected by the measurement-side A / D 21 decreases.

なお、時間ｔ１において、ＦＥＴ２３ａがＯＦＦ状態になると、断線が発生した接続ラインＬ３を挟んで直列に接続された電池セル３によって、第１キャパシタＣ１が充電される。そのため、計測側Ａ／Ｄ２１によって検出される電圧が高くなる。   When the FET 23a is turned off at time t1, the first capacitor C1 is charged by the battery cells 3 connected in series across the connection line L3 where the disconnection has occurred. Therefore, the voltage detected by measurement side A / D21 becomes high.

これに対し、ＦＥＴ２３ａ、２３ｂをＯＦＦ状態にすると、図２に示す回路は形成されず、第１キャパシタＣ１は放電しない。そのため、断線の有無に関わらず、計測側Ａ／Ｄ２１によって検出される電圧は、ほぼ一定となる。   On the other hand, when the FETs 23a and 23b are turned off, the circuit shown in FIG. 2 is not formed and the first capacitor C1 is not discharged. Therefore, the voltage detected by the measurement side A / D 21 is substantially constant regardless of the presence or absence of the disconnection.

なお、ＦＥＴ２３ｂをＯＮ状態にし、ＦＥＴ２３ａ、およびＦＥＴ２３ｃをＯＦＦ状態にしても、同様に、接続ラインＬ３の断線を検出することができる。このように、隣接する、ＦＥＴ２３のうち、一方のＦＥＴ２３をＯＮ状態にし、もう一方のＦＥＴ２３をＯＦＦ状態にすることで、接続ラインＬ３の断線を検出することができる。   Even when the FET 23b is turned on and the FET 23a and the FET 23c are turned off, the disconnection of the connection line L3 can be similarly detected. In this way, by disconnecting one of the adjacent FETs 23 and turning the other FET 23 OFF, the disconnection of the connection line L3 can be detected.

このように、例えば、ＦＥＴ２３ａをＯＮ状態し、ＦＥＴ２３ｂをＯＦＦ状態にした場合に、計測側Ａ／Ｄ２１によって検出した電圧が、第１所定電圧よりも低くなった場合には、接続ラインＬ３が断線し、組電池システム１００に異常が発生していると判定することができる。第１所定電圧は、予め設定された値である。   Thus, for example, when the FET 23a is turned on and the FET 23b is turned off, the connection line L3 is disconnected if the voltage detected by the measurement side A / D 21 is lower than the first predetermined voltage. Then, it can be determined that an abnormality has occurred in the assembled battery system 100. The first predetermined voltage is a preset value.

＜監視側Ａ／Ｄ２２における断線検出＞
次に、監視側Ａ／Ｄ２２における断線検出について、図４を用いて説明する。図４は、監視側Ａ／Ｄ２２によって断線検出を行う回路を示す図である。図４では、断線が発生した箇所をバツ印で示す。 <Detection of disconnection at monitoring A / D 22>
Next, disconnection detection in the monitoring A / D 22 will be described with reference to FIG. FIG. 4 is a diagram illustrating a circuit that performs disconnection detection by the monitoring A / D 22. In FIG. 4, the location where the disconnection occurs is indicated by a cross mark.

第２ラインＬ２を介して、断線が発生した接続ラインＬ３に接続する第２内部ラインＬ５に配置されたＦＥＴ２３ａ、２３ｂのうち、一方のＦＥＴ２３ａをＯＮ状態にし、もう一方のＦＥＴ２３ｂをＯＦＦ状態にすると、図４において太線で示す回路が形成される。   When one FET 23a is turned on and the other FET 23b is turned off among the FETs 23a and 23b arranged on the second internal line L5 connected to the connection line L3 where the disconnection has occurred via the second line L2. A circuit indicated by a thick line in FIG. 4 is formed.

ＦＥＴ２３ａがＯＮ状態になると、監視側Ａ／Ｄ２２によって検出される電圧が、図５に示すように変化する。図５は、監視側Ａ／Ｄ２２によって検出される電圧の変化を示す図である。図５では、時間ｔ０において、ＦＥＴ２３ａがＯＮ状態に変更され、ＦＥＴ２３ｂがＯＦＦ状態に維持されている。ＦＥＴ２３ａがＯＮ状態に変更されると、ＯＮ状態となったＦＥＴ２３ａの両端の電圧は、低くなる（図５中、実線）。一方、ＯＦＦ状態のＦＥＴ２３ｂの両端には２つの電池セル３の電圧がかかるので、ＦＥＴ２３ｂの両端の電圧は、高くなる（図５中、破線）。以降において、ＦＥＴ２３の両端の電圧を、ＦＥＴ２３の電圧という。   When the FET 23a is turned on, the voltage detected by the monitoring A / D 22 changes as shown in FIG. FIG. 5 is a diagram illustrating a change in voltage detected by the monitoring A / D 22. In FIG. 5, at time t0, the FET 23a is changed to the ON state, and the FET 23b is maintained in the OFF state. When the FET 23a is changed to the ON state, the voltage at both ends of the FET 23a in the ON state becomes low (solid line in FIG. 5). On the other hand, since the voltage of the two battery cells 3 is applied to both ends of the FET 23b in the OFF state, the voltage at both ends of the FET 23b increases (broken line in FIG. 5). Hereinafter, the voltage across the FET 23 is referred to as the voltage of the FET 23.

なお、時間ｔ１において、ＦＥＴ２３ａがＯＦＦ状態に変更されると、各電圧は、元の電圧に戻る。   At time t1, when the FET 23a is changed to the OFF state, each voltage returns to the original voltage.

これに対し、ＦＥＴ２３ａ、およびＦＥＴ２３ｂをともにＯＦＦ状態にすると、監視側Ａ／Ｄ２２では、各ＦＥＴ２３ａ、２３ｂの電圧として、２つの電池セル３を加算した電圧の半分の電圧が検出される。そのため、断線の有無に関わらず、監視側Ａ／Ｄ２２によって検出される電圧は、ほぼ一定となる。   On the other hand, when both the FET 23a and the FET 23b are turned off, the monitoring side A / D 22 detects a voltage that is half the voltage obtained by adding the two battery cells 3 as the voltage of each FET 23a, 23b. Therefore, the voltage detected by the monitoring A / D 22 is substantially constant regardless of the presence or absence of disconnection.

また、ＦＥＴ２３ｂをＯＮ状態にし、ＦＥＴ２３ａをＯＦＦ状態にすると、ＦＥＴ２３ｂの電圧が低くなり、ＦＥＴ２３ａの電圧が高くなる。すなわち、断線が発生した接続ラインＬ３に接続する第２内部ラインＬ５に配置されたＦＥＴ２３のうち、一方のＦＥＴ２３をＯＮ状態にし、もう一方のＦＥＴ２３をＯＦＦ状態にすると、ＯＮ状態にしたＦＥＴ２３の電圧が低くなり、ＯＦＦ状態にしたＦＥＴ２３の電圧が高くなる。   When the FET 23b is turned on and the FET 23a is turned off, the voltage of the FET 23b is lowered and the voltage of the FET 23a is raised. That is, when one FET 23 is turned on and the other FET 23 is turned off among the FETs 23 arranged in the second internal line L5 connected to the connection line L3 where the disconnection has occurred, the voltage of the FET 23 turned on. Decreases, and the voltage of the FET 23 in the OFF state increases.

このように、監視側Ａ／Ｄ２２によって検出した電圧のうち、ＯＮ状態にしたＦＥＴ２３の電圧が、例えば、第２所定電圧よりも低くなった場合には、接続ラインＬ３が断線し、組電池システム１００に異常が発生していると判定することができる。第２所定電圧は、予め設定された値である。第２所定電圧は、第１所定電圧と同じ電圧であってもよい。   As described above, when the voltage of the FET 23 that is turned ON among the voltages detected by the monitoring side A / D 22 is lower than, for example, the second predetermined voltage, the connection line L3 is disconnected, and the assembled battery system It can be determined that an abnormality has occurred in 100. The second predetermined voltage is a preset value. The second predetermined voltage may be the same voltage as the first predetermined voltage.

＜ＦＥＴ２３固着＞
次に、ＦＥＴ２３が固着した場合の固着検出について説明する。 <Fade 23 fixed>
Next, sticking detection when the FET 23 is stuck will be described.

ＦＥＴ２３がＯＦＦ状態になると、第２内部ラインＬ５は、電気的に遮断された状態となる。そのため、ＯＦＦ状態としたＦＥＴ２３の電圧を、監視側Ａ／Ｄ２２によって検出すると、検出された電圧は、電池セル３の電圧に応じた電圧となり、例えば、第２所定電圧以上となる。   When the FET 23 is turned off, the second internal line L5 is electrically cut off. Therefore, when the voltage of the FET 23 in the OFF state is detected by the monitoring A / D 22, the detected voltage becomes a voltage corresponding to the voltage of the battery cell 3, for example, equal to or higher than the second predetermined voltage.

一方、ＦＥＴ２３がＯＮ状態になると、第２内部ラインＬ５は、電気的に接続された状態となる。そのため、ＯＮ状態になったＦＥＴ２３の電圧を、監視側Ａ／Ｄ２２によって検出すると、検出された電圧は、ＯＦＦ状態のＦＥＴ２３の電圧よりも低くなり、例えば、第２所定電圧よりも低くなる。   On the other hand, when the FET 23 is turned on, the second internal line L5 is electrically connected. Therefore, when the voltage of the FET 23 in the ON state is detected by the monitoring A / D 22, the detected voltage is lower than the voltage of the FET 23 in the OFF state, for example, lower than the second predetermined voltage.

そのため、ＦＥＴ２３に出力された制御信号と、監視側Ａ／Ｄ２２によって検出したＦＥＴ２３の電圧とを比較することで、ＦＥＴ２３が固着しているかどうか判定することができる。   Therefore, by comparing the control signal output to the FET 23 and the voltage of the FET 23 detected by the monitoring A / D 22, it can be determined whether the FET 23 is fixed.

具体的には、ＦＥＴ２３に出力した制御信号がＦＥＴ２３をＯＦＦにする信号であり、監視側Ａ／Ｄ２２によって検出した電圧が第２所定電圧よりも低い場合、ＦＥＴ２３がＯＮ固着し、組電池システム１００に異常が発生している、と判定することができる。   Specifically, when the control signal output to the FET 23 is a signal for turning the FET 23 OFF, and the voltage detected by the monitoring A / D 22 is lower than the second predetermined voltage, the FET 23 is fixed ON, and the assembled battery system 100 It can be determined that an abnormality has occurred.

また、ＦＥＴ２３に出力した制御信号がＦＥＴ２３をＯＮにする信号であり、監視側Ａ／Ｄ２２によって検出した電圧が第２所定電圧以上である場合、ＦＥＴ２３がＯＦＦ固着し、組電池システム１００に異常が発生している、と判定することができる。   In addition, when the control signal output to the FET 23 is a signal for turning on the FET 23 and the voltage detected by the monitoring side A / D 22 is equal to or higher than the second predetermined voltage, the FET 23 is fixed OFF, and the assembled battery system 100 is abnormal. It can be determined that it has occurred.

なお、ＦＥＴ２３の固着の有無に関わらず、計測側Ａ／Ｄ２１によって検出される電圧は、電池セル３の電圧に応じた電圧となり、例えば、第１所定電圧以上となる。   Note that the voltage detected by the measurement side A / D 21 is a voltage corresponding to the voltage of the battery cell 3 regardless of whether the FET 23 is fixed or not, for example, equal to or higher than the first predetermined voltage.

＜異常検出＞
次に、接続ラインＬ３の断線検出、およびＦＥＴ固着検出について、図６のテーブルを用いて説明する。図６は、接続ラインＬ３の断線検出、およびＦＥＴ固着検出についてまとめたテーブルである。図６では、ＦＥＴ２３がＯＮにされた場合、すなわちＦＥＴ２３がＯＮ状態となるように制御信号が出力された場合を「ＦＥＴ−ＯＮ」とする。また、ＦＥＴ２３がＯＦＦにされた場合、すなわちＦＥＴ２３がＯＦＦ状態となるように制御信号が出力された場合を「ＦＥＴ−ＯＦＦ」とする。また、計測側Ａ／Ｄ２１によって検出した電圧が、第１所定電圧以上である場合を「ＵＰＰＥＲ」とし、第１所定電圧よりも低い場合を「ＬＯＷＥＲ」とする。また、監視側Ａ／Ｄ２２によって検出した電圧が、第２所定電圧以上である場合を「ＵＰＰＥＲ」とし、第２所定電圧よりも低い場合を「ＬＯＷＥＲ」とする。 <Abnormality detection>
Next, disconnection detection of the connection line L3 and FET sticking detection will be described using the table of FIG. FIG. 6 is a table summarizing the disconnection detection of the connection line L3 and the FET sticking detection. In FIG. 6, the case where the FET 23 is turned on, that is, the case where the control signal is output so that the FET 23 is turned on is referred to as “FET-ON”. Further, the case where the FET 23 is turned off, that is, the case where the control signal is output so that the FET 23 is turned off is referred to as “FET-OFF”. The case where the voltage detected by the measurement-side A / D 21 is equal to or higher than the first predetermined voltage is “UPPER”, and the case where the voltage is lower than the first predetermined voltage is “LOWER”. Further, the case where the voltage detected by the monitoring side A / D 22 is equal to or higher than the second predetermined voltage is “UPPER”, and the case where the voltage is lower than the second predetermined voltage is “LOWER”.

また、ここでは、第２ラインＬ２などを介して、ＦＥＴ２３ａが接続する接続ラインＬ３の断線、またはＦＥＴ２３ａの固着を検出する場合を一例として説明する。計測側Ａ／Ｄ２１によって検出される電圧は、第１キャパシタＣ１の電圧である。また、監視側Ａ／Ｄ２２によって検出される電圧は、ＦＥＴ２３ａの電圧、すなわち第２キャパシタＣ２の電圧である。また、ＦＥＴ２３ａがＯＮにされる場合、ＦＥＴ２３ｂはＯＦＦにされている。また、言及する場合を除き、ＦＥＴ２３ａがＯＦＦにされた場合、ＦＥＴ２３ｂもＯＦＦにされている。   Here, a case where the disconnection of the connection line L3 to which the FET 23a is connected or the adhesion of the FET 23a is detected via the second line L2 will be described as an example. The voltage detected by the measurement side A / D 21 is the voltage of the first capacitor C1. The voltage detected by the monitoring A / D 22 is the voltage of the FET 23a, that is, the voltage of the second capacitor C2. When the FET 23a is turned on, the FET 23b is turned off. Further, except when mentioned, when the FET 23a is turned off, the FET 23b is also turned off.

なお、本実施形態では、接続ラインＬ３の断線、またはＦＥＴ２３の固着が発生した場合、これらの発生を素早く検出することを目的としている。接続ラインＬ３の断線、およびＦＥＴ２３の固着については、発生原因の関連性が低いため、ここでは、同時には発生しないものとする。   In the present embodiment, when the disconnection of the connection line L3 or the FET 23 is fixed, the purpose is to quickly detect the occurrence. The disconnection of the connection line L3 and the fixing of the FET 23 are not related to each other because they are less relevant.

接続ラインＬ３が断線しておらず、かつＦＥＴ２３ａが固着していない正常時には、ＦＥＴ２３ａがＯＦＦにされると、計測側Ａ／Ｄ２１によって検出した電圧は、第１所定電圧以上となり、監視側Ａ／Ｄ２２によって検出した電圧は、第２所定電圧以上となる。また、ＦＥＴ２３ａがＯＮにされると、計測側Ａ／Ｄ２１によって検出した電圧は、第１所定電圧以上となり、監視側Ａ／Ｄ２２によって検出した電圧は、第２所定電圧よりも低くなる。   When the connection line L3 is not disconnected and the FET 23a is not fixed, when the FET 23a is turned off, the voltage detected by the measurement side A / D 21 becomes equal to or higher than the first predetermined voltage, and the monitoring side A / D The voltage detected by D22 is equal to or higher than the second predetermined voltage. When the FET 23a is turned on, the voltage detected by the measurement side A / D 21 becomes equal to or higher than the first predetermined voltage, and the voltage detected by the monitoring side A / D 22 becomes lower than the second predetermined voltage.

そのため、これらの条件を満たす場合、判定部３２は、接続ラインＬ３が断線しておらず、かつＦＥＴ２３ａが固着していない、即ち正常と判定する。   Therefore, when these conditions are satisfied, the determination unit 32 determines that the connection line L3 is not disconnected and the FET 23a is not fixed, that is, normal.

接続ラインＬ３が断線した場合に、ＦＥＴ２３ａがＯＮにされると、計測側Ａ／Ｄ２１によって検出される電圧は、図２、および図３を用いて説明したように、第１所定電圧よりも低くなる。また、監視側Ａ／Ｄ２２によって検出される電圧は、図４、および図５を用いて説明したように、第２所定電圧よりも低くなる。   When the connection line L3 is disconnected and the FET 23a is turned on, the voltage detected by the measurement side A / D 21 is lower than the first predetermined voltage as described with reference to FIGS. Become. Moreover, the voltage detected by the monitoring A / D 22 is lower than the second predetermined voltage as described with reference to FIGS. 4 and 5.

また、接続ラインＬ３が断線した場合に、ＦＥＴ２３ａがＯＦＦにされると、計測側Ａ／Ｄ２１では、第１キャパシタＣ１の電圧が検出される。そのため、計測側Ａ／Ｄ２１によって検出される電圧は、第１所定電圧以上となる。また、監視側Ａ／Ｄ２２では、第２キャパシタＣ２の電圧が検出される。そのため、監視側Ａ／Ｄ２２によって検出される電圧は、第２所定電圧以上となる。   When the connection line L3 is disconnected and the FET 23a is turned off, the voltage on the first capacitor C1 is detected on the measurement side A / D21. Therefore, the voltage detected by the measurement side A / D 21 is equal to or higher than the first predetermined voltage. Further, the monitoring side A / D 22 detects the voltage of the second capacitor C2. For this reason, the voltage detected by the monitoring A / D 22 is equal to or higher than the second predetermined voltage.

そのため、これらの条件を満たす場合、判定部３２は、接続ラインＬ３が断線していると判定し、接続ラインＬ３の断線が検出される。   Therefore, when these conditions are satisfied, the determination unit 32 determines that the connection line L3 is disconnected, and the disconnection of the connection line L3 is detected.

なお、ＦＥＴ２３ａがＯＦＦにされた場合でも、その直前のＦＥＴ２３ａの操作、例えば、電池セル３の電圧を均等にするためのＦＥＴ２３ａの操作状況によっては、計測側Ａ／Ｄ２１によって検出される電圧が第１所定電圧よりも低くなり、かつ監視側Ａ／Ｄ２２によって検出される電圧が第２所定電圧よりも低くなることがある（図６中、白抜き領域）。電池セル３が過放電された場合にも、計測側Ａ／Ｄ２１によって検出される電圧が、第１所定電圧よりも低くなり、かつ監視側Ａ／Ｄ２２によって検出される電圧が第２所定電圧よりも低くなることがある。そのため、ＦＥＴ２３ａがＯＦＦにされた場合に検出された各電圧が、第１所定電圧、または第２所定電圧よりも低くなった原因が、過放電に起因するものか、接続ラインＬ３の断線に起因するものか判定することができない。   Even when the FET 23a is turned off, depending on the operation of the FET 23a immediately before that, for example, the operation state of the FET 23a for equalizing the voltage of the battery cell 3, the voltage detected by the measurement A / D 21 may be the first voltage. The voltage that is lower than the first predetermined voltage and that is detected by the monitoring A / D 22 may be lower than the second predetermined voltage (the white area in FIG. 6). Even when the battery cell 3 is overdischarged, the voltage detected by the measurement side A / D 21 is lower than the first predetermined voltage, and the voltage detected by the monitoring side A / D 22 is higher than the second predetermined voltage. May be lower. Therefore, the reason why each voltage detected when the FET 23a is turned off is lower than the first predetermined voltage or the second predetermined voltage is due to overdischarge or due to disconnection of the connection line L3. Cannot determine what to do.

そこで、本実施形態では、このような場合に、隣接するＦＥＴ２３ｂがＯＮにされた場合に、監視側Ａ／Ｄ２２によって検出したＦＥＴ２３ａの電圧に基づいて、接続ラインＬ３の断線を検出する。   Therefore, in this embodiment, in such a case, when the adjacent FET 23b is turned on, the disconnection of the connection line L3 is detected based on the voltage of the FET 23a detected by the monitoring A / D 22.

接続ラインＬ３に断線が発生し、ＦＥＴ２３ｂがＯＮにされ、ＦＥＴ２３ａがＯＦＦにされた場合に、監視側Ａ／Ｄ２２によって検出するＦＥＴ２３ａの電圧は、例えば、図５において破線で示すように高くなる。一方、過放電の場合には、ＦＥＴ２３ｂがＯＮにされた場合でも、ＦＥＴ２３ａの電圧は、高くならない。   When the disconnection occurs in the connection line L3, the FET 23b is turned on, and the FET 23a is turned off, the voltage of the FET 23a detected by the monitoring side A / D 22 increases as shown by a broken line in FIG. 5, for example. On the other hand, in the case of overdischarge, the voltage of the FET 23a does not increase even when the FET 23b is turned on.

そのため、ＦＥＴ２３ｂをＯＮにし、ＦＥＴ２３ａをＯＦＦにして、監視側Ａ／Ｄ２２によって検出したＦＥＴ２３ａの電圧が高くなった場合には、接続ラインＬ３が断線していると判定することができる。   Therefore, when the FET 23b is turned on and the FET 23a is turned off and the voltage of the FET 23a detected by the monitoring side A / D 22 becomes high, it can be determined that the connection line L3 is disconnected.

このように、ＦＥＴ２３ａがＯＮ、およびＯＦＦにされた場合に、計測側Ａ／Ｄ２１によって検出した電圧が第１所定電圧よりも低く、かつ監視側Ａ／Ｄ２２によって検出した電圧が第２所定電圧よりも低い場合には、判定部３２は、ＦＥＴ２３ｂがＯＮにされ、かつＦＥＴ２３ａがＯＦＦにされた場合に、監視側Ａ／Ｄ２２によって検出したＦＥＴ２３ａの電圧に基づいて、接続ラインＬ３の断線を判定する。   Thus, when the FET 23a is turned on and off, the voltage detected by the measurement side A / D 21 is lower than the first predetermined voltage, and the voltage detected by the monitoring side A / D 22 is higher than the second predetermined voltage. If it is lower, the determination unit 32 determines disconnection of the connection line L3 based on the voltage of the FET 23a detected by the monitoring A / D 22 when the FET 23b is turned on and the FET 23a is turned off. .

なお、ここで用いられるＦＥＴ２３ａの電圧は、ＦＥＴ２３ｂが接続する接続ラインＬ３の断線、またはＦＥＴ２３ｂの固着を検出する際に検出され、記憶部３４に記憶されている。   Note that the voltage of the FET 23a used here is detected when the disconnection of the connection line L3 to which the FET 23b is connected or the FET 23b is fixed, and is stored in the storage unit 34.

ＦＥＴ２３ａがＯＮ固着した場合に、ＦＥＴ２３ａがＯＮにされると、計測側Ａ／Ｄ２１によって検出される電圧は、第１所定電圧以上となり、監視側Ａ／Ｄ２２によって検出される電圧は、第２所定電圧よりも低くなる。   When the FET 23a is fixed ON, when the FET 23a is turned on, the voltage detected by the measurement side A / D 21 becomes equal to or higher than the first predetermined voltage, and the voltage detected by the monitoring side A / D 22 is the second predetermined voltage. It becomes lower than the voltage.

また、ＦＥＴ２３ａがＯＮ固着した場合に、ＦＥＴ２３ａがＯＦＦにされても、ＦＥＴ２３ａはＯＮ状態になるので、計測側Ａ／Ｄ２１によって検出される電圧は、第１所定電圧以上となり、監視側Ａ／Ｄ２２によって検出される電圧は、第２所定電圧よりも低くなる。   Further, when the FET 23a is fixed to ON, even if the FET 23a is turned OFF, the FET 23a is in the ON state. Therefore, the voltage detected by the measurement side A / D 21 is equal to or higher than the first predetermined voltage, and the monitoring side A / D 22 The voltage detected by is lower than the second predetermined voltage.

そのため、これらの条件を満たす場合、判定部３２は、ＦＥＴ２３ａがＯＮ固着していると判定し、ＦＥＴ２３ａのＯＮ固着が検出される。   Therefore, when these conditions are satisfied, the determination unit 32 determines that the FET 23a is fixed ON, and detects the ON fixation of the FET 23a.

ＦＥＴ２３ａがＯＦＦ固着した場合に、ＦＥＴ２３ａがＯＦＦにされると、計測側Ａ／Ｄ２１によって検出される電圧は、第１所定電圧以上となり、監視側Ａ／Ｄ２２によって検出される電圧は、第２所定電圧以上となる。   When the FET 23a is fixed OFF, when the FET 23a is turned OFF, the voltage detected by the measurement side A / D 21 is equal to or higher than the first predetermined voltage, and the voltage detected by the monitoring side A / D 22 is the second predetermined voltage. More than voltage.

また、ＦＥＴ２３ａがＯＦＦ固着した場合に、ＦＥＴ２３ａがＯＮにされても、ＦＥＴ２３ａは、ＯＦＦ状態になるので、計測側Ａ／Ｄ２１によって検出される電圧は、第１所定電圧以上となり、監視側Ａ／Ｄ２２によって検出される電圧は、第２所定電圧以上となる。   Further, when the FET 23a is fixed to OFF, even if the FET 23a is turned ON, the FET 23a is in the OFF state. Therefore, the voltage detected by the measurement side A / D 21 is equal to or higher than the first predetermined voltage, and the monitoring side A / D The voltage detected by D22 is equal to or higher than the second predetermined voltage.

そのため、これらの条件を満たす場合、判定部３２は、ＦＥＴ２３ａがＯＦＦ固着していると判定し、ＦＥＴ２３ａのＯＦＦ固着が検出される。   Therefore, when these conditions are satisfied, the determination unit 32 determines that the FET 23a is fixed OFF, and detects that the FET 23a is fixed OFF.

なお、図６のハッチング領域では、組電池システム１００で異常が発生している可能性があるが、その原因は、接続ラインＬ３の断線、またはＦＥＴ２３ａの固着ではないため、説明は省略する。また、図６の黒の塗りつぶし領域では、接続ラインＬ３の断線、およびＦＥＴ２３ａの固着が発生している可能性があるが、接続ラインＬ３の断線、およびＦＥＴ２３ａの固着については、発生原因の関連性が低いため、説明は省略する。   In the hatched area of FIG. 6, there is a possibility that an abnormality has occurred in the assembled battery system 100, but the cause is not the disconnection of the connection line L3 or the fixing of the FET 23a, and the description thereof will be omitted. Further, in the black filled region in FIG. 6, there is a possibility that the connection line L3 is disconnected and the FET 23a is fixed, but the connection line L3 and the FET 23a are fixed in relation to the cause of occurrence. The description is omitted because it is low.

＜電圧検出スケジュール＞
次に、計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２による電圧検出スケジュールについて、図７を用いて説明する。図７は、計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２による電圧検出スケジュールを示す図である。 <Voltage detection schedule>
Next, voltage detection schedules by the measurement side A / D 21 and the monitoring side A / D 22 will be described with reference to FIG. FIG. 7 is a diagram illustrating a voltage detection schedule by the measurement side A / D 21 and the monitoring side A / D 22.

電圧検出スケジュールは、第１フェーズ、第２フェーズ、第３フェーズ、第４フェーズの順に繰り返し行われる。すなわち、各フェーズが周期的に実行される。なお、組電池システム１００の異常を判定するための電圧検出スケジュールは、既存の電池制御、例えば、計測側Ａ／Ｄ２１による電池セル３の電圧検出や、各電池セル３の電圧を均等化するためのＦＥＴ２３の接続制御におけるスケジュールに組み込まれている。なお、各フェーズの順番を入れ替えてもよい。   The voltage detection schedule is repeatedly performed in the order of the first phase, the second phase, the third phase, and the fourth phase. That is, each phase is executed periodically. In addition, the voltage detection schedule for determining the abnormality of the assembled battery system 100 is for existing battery control, for example, voltage detection of the battery cell 3 by the measurement side A / D 21, and equalization of the voltage of each battery cell 3. This is incorporated in the schedule for connection control of the FET 23. Note that the order of the phases may be changed.

第１フェーズでは、時間ｔ０で、全てのＦＥＴ２３がＯＦＦにされ、計測側Ａ／Ｄ２１によって第１キャパシタＣ１の電圧、即ち各電池セル３の電圧が検出され、監視側Ａ／Ｄ２２によって第２キャパシタＣ２の電圧、すなわちＦＥＴ２３の電圧が検出される。時間ｔ１、および時間ｔ２では、全てのＦＥＴ２３がＯＦＦにされ、計測側Ａ／Ｄ２１によって、第１キャパシタＣ１の電圧が検出される。   In the first phase, all the FETs 23 are turned off at time t0, the voltage of the first capacitor C1, that is, the voltage of each battery cell 3, is detected by the measurement side A / D 21, and the second capacitor is detected by the monitoring side A / D 22 The voltage of C2, that is, the voltage of the FET 23 is detected. At time t1 and time t2, all the FETs 23 are turned off, and the voltage of the first capacitor C1 is detected by the measurement side A / D 21.

時間ｔ３では、奇数番のＦＥＴ２３がＯＮにされ、かつ偶数番のＦＥＴ２３がＯＦＦにされる。奇数番のＦＥＴ２３とは、直列に接続された電池セル３のうち、奇数番の電池セル３の両端子に第２ラインＬ２などを介して接続された第２内部ラインＬ５に配置されたＦＥＴ２３である。偶数番のＦＥＴ２３とは、直列に接続された電池セル３のうち、偶数番の電池セル３の両端子に第２ラインＬ２など介して接続された第２内部ラインＬ５に配置されたＦＥＴ２３である。例えば、図１の例では、奇数番のＦＥＴ２３は、ＦＥＴ２３ａ、およびＦＥＴ２３ｃであり、偶数番のＦＥＴ２３は、ＦＥＴ２３ｂ、およびＦＥＴ２３ｄである。そして、計測側Ａ／Ｄ２１によって第１キャパシタＣ１の電圧が検出される。例えば、図１の例では、ＦＥＴ２３ａ、およびＦＥＴ２３ｃがＯＮにされ、ＦＥＴ２３ｂ、およびＦＥＴ２３ｄがＯＦＦにされ、計測側Ａ／Ｄ２１によって第１キャパシタＣ１の各電圧が検出される。検出された電圧は、記憶部３４に記憶される。   At time t3, the odd-numbered FETs 23 are turned on and the even-numbered FETs 23 are turned off. The odd-numbered FET 23 is an FET 23 arranged on the second internal line L5 connected to both terminals of the odd-numbered battery cell 3 via the second line L2 among the battery cells 3 connected in series. is there. The even-numbered FET 23 is the FET 23 arranged in the second internal line L5 connected to both terminals of the even-numbered battery cell 3 through the second line L2 among the battery cells 3 connected in series. . For example, in the example of FIG. 1, the odd-numbered FETs 23 are FETs 23a and 23c, and the even-numbered FETs 23 are FET 23b and FET 23d. And the voltage of the 1st capacitor C1 is detected by measurement side A / D21. For example, in the example of FIG. 1, the FET 23a and the FET 23c are turned on, the FET 23b and the FET 23d are turned off, and each voltage of the first capacitor C1 is detected by the measurement side A / D 21. The detected voltage is stored in the storage unit 34.

第２フェーズでは、時間ｔ４〜時間ｔ６で、時間ｔ０〜時間ｔ２と同様に、電圧が検出される。時間ｔ７では、奇数番のＦＥＴ２３がＯＦＦにされ、偶数番のＦＥＴ２３がＯＮにされ、計測側Ａ／Ｄ２１によって第１キャパシタＣ１の各電圧が検出される。検出された電圧は、記憶部３４に記憶される。   In the second phase, the voltage is detected from time t4 to time t6, similarly to time t0 to time t2. At time t7, the odd-numbered FETs 23 are turned off, the even-numbered FETs 23 are turned on, and each voltage of the first capacitor C1 is detected by the measurement side A / D21. The detected voltage is stored in the storage unit 34.

第３フェーズでは、時間ｔ８〜時間ｔ１０で、時間ｔ０〜時間ｔ２と同様に、電圧が検出される。時間ｔ１１では、奇数番のＦＥＴ２３がＯＮにされ、偶数番のＦＥＴ２３がＯＦＦにされ、監視側Ａ／Ｄ２２によって第２キャパシタＣ２の電圧（ＦＥＴ２３の電圧）が検出される。検出された電圧は、記憶部３４に記憶される。   In the third phase, the voltage is detected from time t8 to time t10, similarly to time t0 to time t2. At time t11, the odd-numbered FET 23 is turned on, the even-numbered FET 23 is turned off, and the voltage of the second capacitor C2 (the voltage of the FET 23) is detected by the monitoring side A / D22. The detected voltage is stored in the storage unit 34.

第４フェーズでは、時間ｔ１２〜時間ｔ１４で、時間ｔ０〜時間ｔ２と同様に、電圧が検出される。時間ｔ１５では、偶数番のＦＥＴ２３がＯＮにされ、奇数番のＦＥＴ２３がＯＦＦにされ、監視側Ａ／Ｄ２２によって第２キャパシタＣ２の電圧（ＦＥＴ２３の電圧）が検出される。検出した電圧は、記憶部３４に記憶される。   In the fourth phase, the voltage is detected from time t12 to time t14, similarly to time t0 to time t2. At time t15, the even-numbered FET 23 is turned on, the odd-numbered FET 23 is turned off, and the voltage of the second capacitor C2 (voltage of the FET 23) is detected by the monitoring side A / D22. The detected voltage is stored in the storage unit 34.

なお、異常検出時に使用する、ＦＥＴ２３がＯＦＦにされて、計測側Ａ／Ｄ２１によって検出した電圧は、例えば、時間ｔ０における電圧でも、時間ｔ１における電圧であってもよい。また、異常検出時に使用する、ＦＥＴ２３をＯＦＦにして、監視側Ａ／Ｄ２２によって検出した電圧は、例えば、時間ｔ０における電圧でも、時間ｔ４における電圧であってもよい。   Note that the voltage detected by the measurement A / D 21 when the FET 23 is turned off and used at the time of abnormality detection may be, for example, the voltage at time t0 or the voltage at time t1. Further, the voltage detected by the monitoring A / D 22 with the FET 23 turned off and used at the time of abnormality detection may be, for example, the voltage at time t0 or the voltage at time t4.

＜異常検出処理＞
次に、異常検出処理について、図８を用いて説明する。図８は、異常検出処理を説明するフローチャートである。 <Abnormality detection processing>
Next, the abnormality detection process will be described with reference to FIG. FIG. 8 is a flowchart for explaining the abnormality detection process.

ステップＳ１０において、監視ＩＣ２０、および制御部３０は、第１フェーズ処理を実行する。例えば、出力部３１は、図７に示す時間ｔ０〜ｔ２のタイミングで全てのＦＥＴ２３をＯＦＦにする制御信号を出力する。計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２は、各キャパシタＣ１、Ｃ２の電圧を検出する。記憶部３４は、検出した電圧を記憶する。また、出力部３１は、図７に示す時間ｔ３のタイミングで奇数番のＦＥＴ２３をＯＮにし、偶数番のＦＥＴ２３をＯＦＦにする。計測側Ａ／Ｄ２１は、各第１キャパシタＣ１の電圧を検出する。記憶部３４は、検出した電圧を記憶する。   In step S10, the monitoring IC 20 and the control unit 30 execute the first phase process. For example, the output unit 31 outputs a control signal for turning off all the FETs 23 at time t0 to t2 shown in FIG. Measurement side A / D21 and monitoring side A / D22 detect the voltage of each capacitor C1 and C2. The storage unit 34 stores the detected voltage. Further, the output unit 31 turns on the odd-numbered FETs 23 and turns off the even-numbered FETs 23 at the timing of the time t3 shown in FIG. The measurement side A / D 21 detects the voltage of each first capacitor C1. The storage unit 34 stores the detected voltage.

ステップＳ１１において、監視ＩＣ２０、および制御部３０は、第２フェーズ処理を実行する。例えば、出力部３１は、図７に示す時間ｔ４〜ｔ６のタイミングで全てのＦＥＴ２３をＯＦＦにする制御信号を出力し、計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２は、各キャパシタＣ１、Ｃ２の電圧を検出する。記憶部３４は、検出した電圧を記憶する。また、出力部３１は、図７に示す時間ｔ７のタイミングで偶数番のＦＥＴ２３をＯＮにし、奇数番のＦＥＴ２３をＯＦＦにする。計測側Ａ／Ｄ２１は、各第１キャパシタＣ１の電圧を検出する。記憶部３４は、検出した電圧を記憶する。   In step S11, the monitoring IC 20 and the control unit 30 execute a second phase process. For example, the output unit 31 outputs a control signal for turning off all the FETs 23 at timings t4 to t6 shown in FIG. 7, and the measurement side A / D21 and the monitoring side A / D22 are connected to the capacitors C1 and C2. The voltage of is detected. The storage unit 34 stores the detected voltage. Further, the output unit 31 turns on the even-numbered FETs 23 and turns off the odd-numbered FETs 23 at the time t7 shown in FIG. The measurement side A / D 21 detects the voltage of each first capacitor C1. The storage unit 34 stores the detected voltage.

ステップＳ１２において、監視ＩＣ２０、および制御部３０は、第３フェーズ処理を実行する。例えば、出力部３１は、図７に示す時間ｔ８〜ｔ１０のタイミングで全てのＦＥＴ２３をＯＦＦにする制御信号を出力する。計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２は、各キャパシタＣ１、Ｃ２の電圧を検出する。記憶部３４は、検出した電圧を記憶する。また、出力部３１は、図７に示す時間ｔ１１のタイミングで奇数番のＦＥＴ２３をＯＮにし、偶数番のＦＥＴ２３をＯＦＦにする。監視側Ａ／Ｄ２２は、各第２キャパシタＣ２の電圧（ＦＥＴ２３の電圧）を検出する。記憶部３４は、検出した電圧を記憶する。   In step S12, the monitoring IC 20 and the control unit 30 execute a third phase process. For example, the output unit 31 outputs a control signal for turning off all the FETs 23 at times t8 to t10 shown in FIG. Measurement side A / D21 and monitoring side A / D22 detect the voltage of each capacitor C1 and C2. The storage unit 34 stores the detected voltage. Further, the output unit 31 turns on the odd-numbered FETs 23 and turns off the even-numbered FETs 23 at the time t11 shown in FIG. The monitoring A / D 22 detects the voltage of each second capacitor C2 (the voltage of the FET 23). The storage unit 34 stores the detected voltage.

ステップＳ１３において、監視ＩＣ２０、および制御部３０は、第４フェーズ処理を実行する。例えば、図７に示す時間ｔ１２〜ｔ１４のタイミングで出力部３１は、全てのＦＥＴ２３をＯＦＦにする制御信号を出力する。計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２は、各キャパシタＣ１、Ｃ２の電圧を検出する。記憶部３４は、検出した電圧を記憶する。また、出力部３１は、図７に示す時間ｔ１５のタイミングで偶数番のＦＥＴ２３をＯＮにし、奇数番のＦＥＴ２３をＯＦＦにする。監視側Ａ／Ｄ２２は、各第２キャパシタＣ２の電圧（ＦＥＴ２３の電圧）を検出する。記憶部３４は、検出した電圧を記憶する。   In step S13, the monitoring IC 20 and the control unit 30 execute a fourth phase process. For example, the output unit 31 outputs a control signal for turning off all the FETs 23 at the timings t12 to t14 shown in FIG. Measurement side A / D21 and monitoring side A / D22 detect the voltage of each capacitor C1 and C2. The storage unit 34 stores the detected voltage. Further, the output unit 31 turns on the even-numbered FETs 23 and turns off the odd-numbered FETs 23 at the time t15 shown in FIG. The monitoring A / D 22 detects the voltage of each second capacitor C2 (the voltage of the FET 23). The storage unit 34 stores the detected voltage.

なお、記憶部３４は、全てのＦＥＴ２３をＯＦＦにする制御信号が出力され、計測側Ａ／Ｄ２１、および監視側Ａ／Ｄ２２によって検出した電圧を、検出のたびに更新してもよい。また、記憶部３４は、第１フェーズ処理から第４フェーズ処理の中の、１つのフェーズ処理で検出した電圧を、全てのＦＥＴ２３がＯＦＦにされたときの電圧として記憶してもよい。   The storage unit 34 may output a control signal for turning off all the FETs 23, and update the voltage detected by the measurement side A / D 21 and the monitoring side A / D 22 each time it is detected. The storage unit 34 may store the voltage detected in one phase process from the first phase process to the fourth phase process as the voltage when all the FETs 23 are turned off.

ステップＳ１４において、判定部３２は、記憶された各電圧に基づいて、図６に示した判定用テーブルに従い接続ラインＬ３の断線、およびＦＥＴ固着を判定する。接続ラインＬ３の断線、またはＦＥＴ固着が発生している場合には、処理はステップＳ１５に移行する。接続ラインＬ３の断線、およびＦＥＴ固着が発生していない場合には、今回の処理は終了する。   In step S <b> 14, the determination unit 32 determines disconnection of the connection line L <b> 3 and FET fixation based on the stored voltages according to the determination table illustrated in FIG. 6. If the connection line L3 is disconnected or the FET is stuck, the process proceeds to step S15. When the disconnection of the connection line L3 and the FET sticking are not generated, the current process ends.

ステップＳ１５において、警告部３３は、接続ラインＬ３が断線している旨、またはＦＥＴ２３が固着している旨を、例えば、警告灯を点灯させて、警告する。また、警告部３３は、組電池１の充放電を規制するなどのフェールセーフ機能を実行する。   In step S15, the warning unit 33 warns that the connection line L3 is disconnected or that the FET 23 is fixed, for example, by turning on a warning lamp. The warning unit 33 performs a fail-safe function such as restricting charging / discharging of the assembled battery 1.

＜実施形態の効果＞
例えば、ＦＥＴ２３ａがＯＮにされた場合の、計測側Ａ／Ｄ２１によって検出した電圧、および監視側Ａ／Ｄ２２によって検出した電圧と、ＦＥＴ２３ａがＯＦＦにされた場合の、計測側Ａ／Ｄ２１によって検出した電圧、および監視側Ａ／Ｄ２２によって検出した電圧とに基づいて、接続ラインＬ３の断線、またはＦＥＴ２３ａの固着を検出する。例えば、ＦＥＴ２３ａがＯＮ／ＯＦＦされた場合に検出された電圧の組み合わせから、接続ラインＬ３の断線、またはＦＥＴ２３ａの固着を判定することで、接続ラインＬ３の断線、またはＦＥＴ２３ａの固着を正確に検出することができる。 <Effect of embodiment>
For example, the voltage detected by the measurement side A / D21 when the FET 23a is turned on, the voltage detected by the monitoring side A / D22, and the voltage detected by the measurement side A / D21 when the FET 23a is turned off Based on the voltage and the voltage detected by the monitoring A / D 22, the disconnection of the connection line L3 or the fixing of the FET 23a is detected. For example, the disconnection of the connection line L3 or the adhesion of the FET 23a is accurately detected by determining the disconnection of the connection line L3 or the adhesion of the FET 23a from the combination of voltages detected when the FET 23a is turned ON / OFF. be able to.

また、例えば、ＦＥＴ２３ａによって、接続ラインＬ３の断線を検出する場合に、さらに、ＦＥＴ２３ａに隣接するＦＥＴ２３ｂがＯＮにされ、ＦＥＴ２３ａがＯＦＦにされた場合の、監視側Ａ／Ｄ２２によって検出したＦＥＴ２３ａの電圧に基づいて、接続ラインＬ３の断線を判定する。これにより、接続ラインＬ３の断線を、さらに正確に検出することができる。   Further, for example, when the disconnection of the connection line L3 is detected by the FET 23a, the voltage of the FET 23a detected by the monitoring A / D 22 when the FET 23b adjacent to the FET 23a is further turned on and the FET 23a is turned off. Based on the above, disconnection of the connection line L3 is determined. Thereby, the disconnection of the connection line L3 can be detected more accurately.

＜充放電システムへの適用例＞
次に、図１に示す組電池システム１００を充放電システムＳＴ１に適用した場合について図９を用いて説明する。図９は、充放電システムＳＴ１の構成例を示すブロック図である。充放電システムＳＴ１は、ハイブリッド自動車（ＨＥＶ：Hybrid Electric Vehicle）、電気自動車（ＥＶ：Electric Vehicle）、および、燃料電池自動車（ＦＣＶ：Fuel Cell Vehicle）等の車両駆動用電源として用いられる。 <Application example to charge / discharge system>
Next, the case where the assembled battery system 100 shown in FIG. 1 is applied to the charge / discharge system ST1 will be described with reference to FIG. FIG. 9 is a block diagram illustrating a configuration example of the charge / discharge system ST1. The charge / discharge system ST1 is used as a power source for driving a vehicle such as a hybrid electric vehicle (HEV), an electric vehicle (EV), and a fuel cell vehicle (FCV).

充放電システムＳＴ１は、組電池１と、電池監視システムＷＳ１と、車両制御装置２００と、モータ３００と、電圧変換器４００と、リレー５００とを含むシステムである。また、電池監視システムＷＳ１は、モニタＩＣ８０等を備えた複数のサテライト基板６０と、監視装置７０とを含むシステムである。また、充放電システムＳＴ１に含まれる電池監視システムＷＳ１が図１に示すＥＣＵ１０に相当する。   The charge / discharge system ST1 is a system including the assembled battery 1, a battery monitoring system WS1, a vehicle control device 200, a motor 300, a voltage converter 400, and a relay 500. The battery monitoring system WS1 is a system that includes a plurality of satellite boards 60 including a monitor IC 80 and the like, and a monitoring device 70. Further, the battery monitoring system WS1 included in the charge / discharge system ST1 corresponds to the ECU 10 shown in FIG.

図９の組電池１は、車体と絶縁された電池であり、複数の電池スタック２により構成されている。１つの電池スタック２では複数の電池セル３が互いに直列に接続され、各電池セル３が１つのサテライト基板６０に設けられたモニタＩＣ８０と電気的に接続されている。そのため、１つの電池スタック２の各電池セル３の電圧は、１つのサテライト基板６０に設けられたモニタＩＣ８０により計測される。   The assembled battery 1 in FIG. 9 is a battery insulated from the vehicle body, and includes a plurality of battery stacks 2. In one battery stack 2, a plurality of battery cells 3 are connected in series with each other, and each battery cell 3 is electrically connected to a monitor IC 80 provided on one satellite substrate 60. Therefore, the voltage of each battery cell 3 of one battery stack 2 is measured by the monitor IC 80 provided on one satellite substrate 60.

なお、１つのサテライト基板６０には第１モニタＩＣ８０ａと、第２モニタＩＣ８０ｂとの２つのモニタＩＣが設けられており、第１モニタＩＣ８０ａ、および第２モニタＩＣ８０ｂが、１つの電池スタック２の電池セル３を二分して、１つのグループとして受け持つようになっている。なお、モニタＩＣ８０が、図１に示す監視ＩＣ２０に相当する。   One satellite substrate 60 is provided with two monitor ICs, a first monitor IC 80a and a second monitor IC 80b, and the first monitor IC 80a and the second monitor IC 80b are batteries of one battery stack 2. The cell 3 is divided into two groups so as to be handled as one group. The monitor IC 80 corresponds to the monitor IC 20 shown in FIG.

監視装置７０は、モニタＩＣ８０によって検出した電圧に基づいて、電池セル３と電池監視システムＷＳ１とを接続するライン（図示せず）の断線や、モニタＩＣ８０に設けられたスイッチ（図示せず）の固着など、組電池システム１００の異常発生を検出する。監視装置７０が、図１に示す制御部３０に相当する。   Based on the voltage detected by the monitor IC 80, the monitoring device 70 disconnects a line (not shown) connecting the battery cell 3 and the battery monitoring system WS1, or a switch (not shown) provided in the monitor IC 80. The occurrence of an abnormality in the assembled battery system 100 such as sticking is detected. The monitoring device 70 corresponds to the control unit 30 shown in FIG.

また、監視装置７０は、モニタＩＣ８０が正常に動作しているか否かを判定する機能も有していることが好ましい。例えば、監視装置７０は、モニタＩＣ８０から受信した各電池セル３の個別電圧を加算することで算出したスタック電圧と直接検出したスタック電圧とを比較し、両者の差が許容値より大きい場合にモニタＩＣ８０が異常であると判定する。監視装置７０は、モニタＩＣ８０が異常であると判断した場合には、フェールセーフ機能を実行する。   Moreover, it is preferable that the monitoring apparatus 70 also has a function of determining whether or not the monitor IC 80 is operating normally. For example, the monitoring device 70 compares the stack voltage calculated by adding the individual voltage of each battery cell 3 received from the monitor IC 80 with the stack voltage detected directly, and monitors if the difference between the two is larger than the allowable value. It is determined that the IC 80 is abnormal. When the monitoring device 70 determines that the monitor IC 80 is abnormal, the monitoring device 70 performs a fail-safe function.

車両制御装置２００は、組電池１の充電状態に応じて、組電池１に対する充放電を行う。具体的には、組電池１が過充電の場合、車両制御装置２００は、電圧変換器４００を用いて組電池１に充電された電圧を直流から交流の電圧に変換し、モータ３００を駆動させる。その結果、組電池１の電圧は放電される。   The vehicle control device 200 performs charge / discharge with respect to the assembled battery 1 according to the state of charge of the assembled battery 1. Specifically, when the assembled battery 1 is overcharged, the vehicle control device 200 converts the voltage charged in the assembled battery 1 using the voltage converter 400 from a direct current to an alternating voltage, and drives the motor 300. . As a result, the voltage of the assembled battery 1 is discharged.

また、組電池１が過放電の場合、車両制御装置２００は、電圧変換器４００を用いて回生制動によりモータ３００が発電した電圧を交流から直流の電圧に変換する。その結果、組電池１には電圧が充電される。このように、車両制御装置２００は、監視装置７０から取得した組電池１の充電状態に基づいて組電池１の電圧を監視し、監視結果に応じた制御を実行する。   When the assembled battery 1 is overdischarged, the vehicle control device 200 converts the voltage generated by the motor 300 by regenerative braking from the AC to the DC voltage using the voltage converter 400. As a result, the battery pack 1 is charged with voltage. Thus, the vehicle control device 200 monitors the voltage of the assembled battery 1 based on the state of charge of the assembled battery 1 obtained from the monitoring device 70, and executes control according to the monitoring result.

＜変形例＞
変形例の組電池システム１００では、例えば、図６のＦＥＴ２３ａが正常である条件の何れかを満たさない場合に、組電池システム１００が異常であると判定される。 <Modification>
In the assembled battery system 100 of the modified example, for example, when the FET 23a of FIG. 6 does not satisfy any of the normal conditions, it is determined that the assembled battery system 100 is abnormal.

具体的には、例えば、計測側Ａ／Ｄ２１によって検出した電圧が、第１所定電圧よりも低い場合には、組電池システム１００に異常が発生していると判定する。   Specifically, for example, when the voltage detected by the measurement side A / D 21 is lower than the first predetermined voltage, it is determined that an abnormality has occurred in the assembled battery system 100.

また、例えば、ＦＥＴ２３ａがＯＮにされて、監視側Ａ／Ｄ２２によって検出した電圧が、第２所定電圧以上である場合に、組電池システム１００に異常が発生していると判定する。   For example, when the FET 23a is turned on and the voltage detected by the monitoring A / D 22 is equal to or higher than the second predetermined voltage, it is determined that an abnormality has occurred in the assembled battery system 100.

また、例えば、ＦＥＴ２３ａがＯＦＦにされて、監視側Ａ／Ｄ２２によって検出した電圧が、第２所定電圧よりも低い場合に、組電池システム１００に異常が発生していると判定する。   Further, for example, when the FET 23a is turned off and the voltage detected by the monitoring A / D 22 is lower than the second predetermined voltage, it is determined that an abnormality has occurred in the assembled battery system 100.

このような変形例の組電池システム１００は、組電池システム１００の異常を早期に検出することができる。なお、組電池システム１００に異常が発生していると判定した後に、上記実施形態と同様に、接続ラインＬ３の断線、またはＦＥＴ２３の固着を検出してもよい。   The battery pack system 100 of such a modification can detect an abnormality of the battery pack system 100 at an early stage. Note that, after determining that an abnormality has occurred in the assembled battery system 100, disconnection of the connection line L3 or adhesion of the FET 23 may be detected as in the above embodiment.

また、上記実施形態では、スイッチとしてＦＥＴ２３が用いられたが、リレーが用いられてもよい。   Moreover, in the said embodiment, although FET23 was used as a switch, a relay may be used.

さらなる効果や変形例は、当業者によって容易に導き出すことができる。このため、本発明のより広範な態様は、以上のように表しかつ記述した特定の詳細および代表的な実施形態に限定されるものではない。したがって、添付の特許請求の範囲およびその均等物によって定義される総括的な発明の概念の精神または範囲から逸脱することなく、様々な変更が可能である。   Further effects and modifications can be easily derived by those skilled in the art. Thus, the broader aspects of the present invention are not limited to the specific details and representative embodiments shown and described above. Accordingly, various modifications can be made without departing from the spirit or scope of the general inventive concept as defined by the appended claims and their equivalents.

１ 組電池
２ 電池スタック
３ 電池セル
１０ ＥＣＵ
２０ 監視ＩＣ
２１ 計測側Ａ／Ｄ（第１電圧検出部）
２２ 監視側Ａ／Ｄ（第２電圧検出部）
２３ ＦＥＴ（スイッチ）
３０ 制御部（異常検出部）
３２ 判定部
１００ 組電池システム
Ｃ１ 第１キャパシタ
Ｃ２ 第２キャパシタ 1 assembled battery 2 battery stack 3 battery cell 10 ECU
20 Monitoring IC
21 Measurement A / D (first voltage detector)
22 Monitoring A / D (second voltage detector)
23 FET (switch)
30 Control unit (abnormality detection unit)
32 determination unit 100 assembled battery system C1 first capacitor C2 second capacitor

Claims (7)

複数の電池セルが直列接続された組電池を有する組電池システムの異常を検知する異常検出装置であって、
前記電池セルの両端子に接続された第１経路の第１電圧を検出する第１電圧検出部と、
前記電池セルの両端子に接続された第２経路に配置されたスイッチと、
前記第２経路の第２電圧を検出する第２電圧検出部と、
前記スイッチがＯＮにされた場合の、前記第１電圧、および前記第２電圧と、前記スイッチがＯＦＦにされた場合の、前記第１電圧、および前記第２電圧とに基づいて、前記組電池システムの異常を検出する異常検出部と
を備えることを特徴とする異常検出装置。 An abnormality detection device for detecting an abnormality of an assembled battery system having an assembled battery in which a plurality of battery cells are connected in series,
A first voltage detector for detecting a first voltage of a first path connected to both terminals of the battery cell;
A switch disposed in a second path connected to both terminals of the battery cell;
A second voltage detector for detecting a second voltage of the second path;
The assembled battery based on the first voltage and the second voltage when the switch is turned on and the first voltage and the second voltage when the switch is turned off An abnormality detection device comprising: an abnormality detection unit that detects an abnormality of the system. 前記異常検出部は、
前記スイッチがＯＮにされた場合の、前記第１電圧、および前記第２電圧と、
前記スイッチがＯＦＦにされた場合の、前記第１電圧、および前記第２電圧と、
前記スイッチがＯＦＦにされ、前記スイッチに隣接するスイッチがＯＮにされた場合の、前記第２電圧とに基づいて、前記組電池システムの異常を検出する
ことを特徴とする請求項１に記載の異常検出装置。 The abnormality detection unit
The first voltage and the second voltage when the switch is turned ON;
The first voltage and the second voltage when the switch is turned off;
The abnormality of the assembled battery system is detected based on the second voltage when the switch is turned off and a switch adjacent to the switch is turned on. Anomaly detection device. 前記第１経路に配置され、前記電池セルに電気的に並列に接続する第１キャパシタと、
前記第２経路に配置され、前記電池セルに電気的に並列に接続する第２キャパシタと
を備え、
前記スイッチは、前記第２キャパシタに電気的に並列に接続し、
前記第１電圧検出部は、前記第１キャパシタの両端の電圧を検出し、
前記第２電圧検出部は、前記第２キャパシタの両端の電圧を検出する
ことを特徴とする請求項１または２に記載の異常検出装置。 A first capacitor disposed in the first path and electrically connected to the battery cell in parallel;
A second capacitor disposed in the second path and electrically connected to the battery cell in parallel;
The switch is electrically connected in parallel to the second capacitor;
The first voltage detector detects a voltage across the first capacitor;
The abnormality detection device according to claim 1, wherein the second voltage detection unit detects a voltage across the second capacitor. 前記異常検出部は、前記第１電圧が、第１所定電圧よりも低い場合に、前記組電池システムが異常であると判定する
ことを特徴とする請求項１から３のいずれか１つに記載の異常検出装置。 The abnormality detection unit determines that the assembled battery system is abnormal when the first voltage is lower than a first predetermined voltage. 4. Anomaly detection device. 前記異常検出部は、前記スイッチがＯＮにされ、前記第２電圧が第２所定電圧以上の場合に、前記組電池システムが異常であると判定する
ことを特徴とする請求項１から４のいずれか１つに記載の異常検出装置。 The abnormality detection unit determines that the assembled battery system is abnormal when the switch is turned on and the second voltage is equal to or higher than a second predetermined voltage. The abnormality detection apparatus as described in any one. 前記異常検出部は、前記スイッチがＯＦＦにされ、前記第２電圧が第２所定電圧よりも低い場合に、前記組電池システムが異常であると判定する
ことを特徴とする請求項１から５のいずれか１つに記載の異常検出装置。 The abnormality detection unit determines that the assembled battery system is abnormal when the switch is turned off and the second voltage is lower than a second predetermined voltage. The abnormality detection device according to any one of the above. 複数の電池セルが直列接続された組電池を有する組電池システムであって、
前記電池セルの両端子に接続された第１経路を介して、前記電池セルの第１電圧を検出する第１電圧検出部と、
前記電池セルの両端子に接続された第２経路に配置されたスイッチと、
前記第２経路を介して、前記電池セルの電圧である第２電圧を検出する第２電圧検出部と、
前記スイッチがＯＮにされた場合の、前記第１電圧、および前記第２電圧と、前記スイッチがＯＦＦにされた場合の、前記第１電圧、および前記第２電圧とに基づいて、前記組電池システムの異常を検出する異常検出部と
を備えることを特徴とする組電池システム。 An assembled battery system having an assembled battery in which a plurality of battery cells are connected in series,
A first voltage detector for detecting a first voltage of the battery cell via a first path connected to both terminals of the battery cell;
A switch disposed in a second path connected to both terminals of the battery cell;
A second voltage detector for detecting a second voltage, which is a voltage of the battery cell, via the second path;
The assembled battery based on the first voltage and the second voltage when the switch is turned on and the first voltage and the second voltage when the switch is turned off An assembled battery system comprising: an abnormality detection unit that detects an abnormality of the system.
JP2016130853A 2016-06-30 2016-06-30 Anomaly detector and battery system Active JP6787705B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2016130853A JP6787705B2 (en) 2016-06-30 2016-06-30 Anomaly detector and battery system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016130853A JP6787705B2 (en) 2016-06-30 2016-06-30 Anomaly detector and battery system

Publications (2)

Publication Number Publication Date
JP2018004406A true JP2018004406A (en) 2018-01-11
JP6787705B2 JP6787705B2 (en) 2020-11-18

Family

ID=60946042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016130853A Active JP6787705B2 (en) 2016-06-30 2016-06-30 Anomaly detector and battery system

Country Status (1)

Country Link
JP (1) JP6787705B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3598154A1 (en) * 2018-07-20 2020-01-22 Contemporary Amperex Technology Co., Limited Method and circuit for detecting a malfunction in a battery charge balancing circuit
JP2020048383A (en) * 2018-09-21 2020-03-26 株式会社デンソー Battery monitoring device
WO2022113547A1 (en) * 2020-11-30 2022-06-02 株式会社デンソー Abnormality determination device for battery monitoring device
WO2023162453A1 (en) * 2022-02-22 2023-08-31 パナソニックＩｐマネジメント株式会社 Voltage measurement system diagnosis system, voltage measurement system diagnosis method, and voltage measurement system diagnosis program

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112039A (en) * 2012-12-05 2014-06-19 Nissan Motor Co Ltd Detection apparatus
JP2015059762A (en) * 2013-09-17 2015-03-30 株式会社東芝 Battery pack module, and wire disconnection detecting method
US20150323603A1 (en) * 2014-05-09 2015-11-12 Hyundai Motor Company Apparatus and method for detecting faults of battery heating system and relays
WO2016067486A1 (en) * 2014-10-28 2016-05-06 三洋電機株式会社 Integrated circuit with built-in status monitoring unit and power supply device provided with said integrated circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014112039A (en) * 2012-12-05 2014-06-19 Nissan Motor Co Ltd Detection apparatus
JP2015059762A (en) * 2013-09-17 2015-03-30 株式会社東芝 Battery pack module, and wire disconnection detecting method
US20150323603A1 (en) * 2014-05-09 2015-11-12 Hyundai Motor Company Apparatus and method for detecting faults of battery heating system and relays
WO2016067486A1 (en) * 2014-10-28 2016-05-06 三洋電機株式会社 Integrated circuit with built-in status monitoring unit and power supply device provided with said integrated circuit

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3598154A1 (en) * 2018-07-20 2020-01-22 Contemporary Amperex Technology Co., Limited Method and circuit for detecting a malfunction in a battery charge balancing circuit
US10725114B2 (en) 2018-07-20 2020-07-28 Contemporary Amperex Technology Co., Limited Sampling detection circuit and method for detecting a circuit malfunction
JP2020048383A (en) * 2018-09-21 2020-03-26 株式会社デンソー Battery monitoring device
WO2022113547A1 (en) * 2020-11-30 2022-06-02 株式会社デンソー Abnormality determination device for battery monitoring device
JP7428117B2 (en) 2020-11-30 2024-02-06 株式会社デンソー Abnormality determination device for battery monitoring equipment
WO2023162453A1 (en) * 2022-02-22 2023-08-31 パナソニックＩｐマネジメント株式会社 Voltage measurement system diagnosis system, voltage measurement system diagnosis method, and voltage measurement system diagnosis program

Also Published As

Publication number Publication date
JP6787705B2 (en) 2020-11-18

Similar Documents

Publication Publication Date Title
JP6400814B2 (en) Battery system monitoring device
US10622685B2 (en) Problem detection apparatus
JP5683710B2 (en) Battery system monitoring device
JP2006149068A (en) Battery pack management device
JP5274110B2 (en) Power supply for vehicle
KR20110096202A (en) Apparatus and method for diagnosis of cell balancing unit
US9551750B2 (en) Monitoring system and vehicle
JP5974849B2 (en) Battery monitoring device
JP2018128433A (en) Abnormality detection device
EP3719917B1 (en) Chargeable battery abnormality detection apparatus and chargeable battery abnormality detection method
JP6056581B2 (en) Abnormality detection device for battery pack
JP6787705B2 (en) Anomaly detector and battery system
CN107889526B (en) Battery system monitoring device
JP2006352950A (en) Power supply
US9634500B2 (en) Storage battery system
JP6251136B2 (en) Battery system monitoring device and power storage device including the same
KR101858321B1 (en) Apparatus and method for diagnosis of cell balancing circuit
JP5978143B2 (en) Battery system
JP6499455B2 (en) Monitoring device and battery monitoring system
JP2016122542A (en) Failure determination method for power storage device
JP2016059137A (en) Charge/discharge control device
EP4332599A1 (en) External short-circuit diagnosis method and battery system using same
KR20110073735A (en) Mathod for detecting fault of battery

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190529

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20200325

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200603

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201006

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201029

R150 Certificate of patent or registration of utility model

Ref document number: 6787705

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250