JP2017539150A - タイムスロット同期を実現する方法及び装置 - Google Patents

Abstract

タイムスロット同期を実現する方法及び装置であって、メインノードはOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うことを含む。本発明の実施例の手段によれば、ノード設計の際にFDLを考慮する必要がなく、ノードの設計を簡単化し、同期の時間精度を向上させ、且つ光効率に損失をもたらさない。【選択図】図1

Description

本発明は光ネットワーク技術に関し、特に光バースト伝送ネットワーク（OBTN、Optical Burst Transport Network）に適用されるタイムスロット同期を実現する方法及び装置に関する。

世界中のデータトラフィックは爆発的に増長している。ビデオとストリーミングメディアサービスを代表とする新興サービスは迅速に発展し、動的、高い帯域幅及び高い品質要求のデータサービスはネットワークフローの主体となって、ネットワークをグルーピングに進化するように駆動する。伝送ネットワークの面から分かるように、従来の同期デジタルハイアラーキ（SDH、Synchronous Digital Hierarchy）回路交換ネットワークから、マルチサービスアクセス機能を有し、SDHに基づくマルチサービス伝送プラットフォーム（MSTP、Multi-Service Transfer Platform）に発展し、且つ今日のパケットトランスポートネットワーク（PTN、Packet Transport Network）に徐々に進化し、これはネットワークフローデータ化の発展の結果である。その原因については、回路交換ネットワークが剛性の通路と粗粒度の交換しか提供できなく、データサービスの動的及びバースト的な需要を効果的に満足できなく、パケット交換ネットワークのフレキシブルな通路と統計多重化特性が天然的にデータサービスに適応することである。しかし、関連技術のパケットスイッチングは基本的に電気層に基づいて処理するものであり、コストが高く、エネルギー消費が大きく、トラフィックの迅速な増長に伴って、その処理の隘路は日々に浮き出し、未来のネットワークの高速、柔軟、低コスト及び低エネルギー消費の需要に適応し難い。光ネットワークは低コスト、低エネルギー消費及び高速・大容量の利点を有するが、従来の光回路交換ネットワーク（例えば波長分割多重（WDM、Wavelength Division Multiplexing）とオプティカルトランスポートネットワーク（OTN、Optical Transport Network））は大粒度の剛性通路しか提供できなく、電気パケットスイッチングの柔軟性に欠け、効果的にデータサービスをベアリングすることができない。

アクセスネットワークにおいて、ギガビットパッシブ光ネットワーク（GPON、Gigabit-Capable Passive Optical Network）技術は一定の程度で光層と電気層の利点を結合する。ダウンリンク方向において、光層ブロードキャストの方式を採用して、光回線終端装置（OLT、Optical Line Terminal）が送信したダウンリンク信号を光ブランチングデバイスにより各光ネットワークユニット（ONU、Optical Network Unit）に割り当て、同時に、ダウンリンクフレームヘッダーにアップリンクフレームの帯域幅マップを含ませて、アップリンクデータの送信時間と長さを各ONUに指示する。アップリンク方向において、各ONUは帯域幅マップに従って送信データを指示し、光結合器を介して1本の波長チャネルに多重化してOLTにアップロードする。このように、GPONは光層の高速・大容量及び低コストの特徴を有し、一方で、アップリンク方向においてマルチパスデータの光層統計多重化を実現し、柔軟性と帯域幅利用率を向上させる。GPONは一般的にスター型/樹形ネットワーキングトポロジーを採用し、その作動原理はマルチポイントツーシングルポイントの集中型トラフィック（North-Southトラフィックが主導に占める）のベアリングに適合するため、アクセスネットワークにおいて成功に適用されて大規模に配置される。

しかし、非集中型適用シーン、例えばメトロポリタンコアネットワークとデータセンタ内部交換ネットワークに対して、East-Westトラフィックの比は大きく、ひいては主導に位置し、GPON技術は明らかに適合しない（East-WestトラフィックはOLT電気層により転送される必要があり、且つGPON容量は限られている）。OBTNは光バースト（OB、Optical Burst）に基づく全光スイッチング技術を採用し、ネットワークにおける任意のノード対の間の光層帯域幅を需要に応じて提供し及び迅速にスケジューリングする能力を有し、多種のトラフィック（例えばNorth-Southバーストトラフィック、East-Westバーストトラフィック等）シーンに対する動的な適応及び良好なサポートを実現でき、リソース利用効率及びネットワーク柔軟性を向上させることができ、同時に光層の高速・大容量及び低コストの利点を保留し、且つスター型、樹形、リング型等の多種のネットワークトポロジーに適用される。同時に、データチャネルと制御チャネルは異なる波長を採用して伝達し、制御信号とデータ信号のそれぞれの処理に非常に便利である。

しかし、関連技術の光バースト交換ネットワークはいずれもオプティカルディレイライン（FDL）を設置してループ長さをタイムスロット長さの整数倍とする必要があり、ノードにおいてもオプティカルディレイラインを設置してデータフレームと制御フレームとを関連付け、例えば同じ到達時間があるようにする必要があり、且つ光バーストパケットは一定の長さであり、保護間隔も一定の長さでなければならない。FDLの設置により、ネットワークの設計は複雑になり、その長さの制御は比較的に煩雑になり、光効率にも一定の損失をもたらし、ノードのタイムスロット同期の時間精度の向上は大量のFDLアレーで実現する必要があるが、これは現実的なものではない。

本発明はタイムスロット同期を実現する方法及び装置を提供し、タイムスロット同期の時間精度を向上させることができる。

本発明の実施例はタイムスロット同期を実現する方法を提供し、光バースト伝送ネットワークOBTNに適用され、
メインノードはOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うことを含む。

選択的に、メインノードがOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行う前に、該方法は、
前記メインノードは前記OBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することと、
前記メインノードは取得したネットワークトポロジー構造からコアパスを選択し、前記コアパスの長さ、又は前記コアパスの長さ及び非コアパスの長さを検出し、前記コアパスの長さ、又は前記コアパスの長さ及び非コアパスの長さに基づいて前記タイムスロット長さを計算することと、を更に含む。

選択的に、前記メインノードがOBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することは、
前記メインノードはそれぞれ自体に接続される全部のスレーブノード又はプロキシメインノードに、前記メインノードのノード情報が含まれる第1テスト制御フレームを送信することと、
前記スレーブノード又は前記プロキシメインノードは前記第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成し、且つ一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信することと、
前記メインノードは全部の第1テスト制御フレームを受信した後、前記全部の第1テスト制御フレームにおけるパスを統合して前記ネットワークトポロジー構造を取得することと、を含む。

選択的に、前記メインノードがOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うことは、
前記メインノードは前記OBTNのタイムスロット長さに基づいて、前記OBTNのコアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定し、前記第1時間間隔及び前記タイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定し、前記プロキシメインノードは前記プロキシメインノードの第3遅延時間及び前記タイムスロット長さに基づいて、前記OBTNの非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することを含む。

選択的に、前記メインノードがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
前記メインノードは前記OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、スレーブノード又はプロキシメインノードは第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、前記メインノードは前記第2テスト制御フレーム及び前記第1テストデータフレームがメインノードに戻る第1遅延時間を測定して受信することと、
前記プロキシメインノードは前記OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、スレーブノードは第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送し、前記プロキシメインノードは前記第3テスト制御フレーム及び前記第2テストデータフレームが前記プロキシメインノードに戻る第2遅延時間を測定して受信することと、
前記メインノードは前記プロキシメインノードからの前記第2遅延時間を受信したことと、
前記メインノードは前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの前記制御フレームの送信が前記データフレームよりも早めた第1時間間隔を確定することと、を含み、
又は、
前記メインノードは前記OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、前記スレーブノード又はプロキシメインノードは第2テスト制御フレームの一定の遅延時間を受信した後、前記第2テスト制御フレームをコアパスの次のノードに転送し、前記第1テストデータフレームを受信した後、直接に前記第1テストデータフレームをコアパスの次のノードに転送し、前記メインノードは前記第2テスト制御フレームの送信から前記第2テスト制御フレームの受信までの第2時間間隔を取得し、取得した第2時間間隔と前記コアパスの長さとの間の差値を計算して第1遅延時間を取得することと、
前記プロキシメインノードは前記OBTNのタイムスロット長さに基づいて、順に自体の所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、前記スレーブノードは前記第3テスト制御フレームの一定の遅延時間を受信した後、前記第3テスト制御フレームを前記非コアパスの次のノードに転送し、前記第2テストデータフレームを受信した後、直接に前記第2テストデータフレームを前記非コアパスの次のノードに転送し、前記プロキシメインノードは前記第3テスト制御フレームの送信から前記第3テスト制御フレームの受信までの第3時間間隔を取得し、取得した第3時間間隔と前記自体の所在する非コアパスの長さとの間の差値を計算して第2遅延時間を取得することと、
前記メインノードは前記プロキシメインノードからの前記第2遅延時間を受信したことと、
前記メインノードは前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することと、を含む。

選択的に、前記第1時間間隔及び前記タイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定することは、
前記メインノードは前記タイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに、第3テストデータフレーム及び第4テスト制御フレームを送信し、前記第3テストデータフレームよりも前記第1時間間隔で早めることを維持して前記第4テスト制御フレームを送信することと、
前記スレーブノード又はプロキシメインノードは自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定し、且つ前記第3テストデータフレームを受信した後、前記コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記コアパスの次のスレーブノードに前記第4テスト制御フレームを転送することと、を含む。

選択的に、前記プロキシメインノードの第3遅延時間及び前記タイムスロット長さに基づいて、前記OBTNの非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することは、
前記プロキシメインノードは前記タイムスロット長さに基づいて、順に前記非コアパスのスレーブノードに第4テストデータフレーム及び第5テスト制御フレームを送信し、第4テストデータフレームよりも前記プロキシメインノードの第3遅延時間と一定の遅延時間との間の差値で早めることを維持して第5テスト制御フレームを送信することと、
各スレーブノードは自体が第5テスト制御フレーム及び第4テストデータフレームを受信した第4遅延時間を測定し、且つ前記第4テストデータフレームを受信した後、前記非コアパスの次のスレーブノードに前記第4テストデータフレームを転送し、前記第5テスト制御フレームの一定の遅延時間を受信した後、前記非コアパスの次のスレーブノードに第5テスト制御フレームを転送することと、を含み、
又は、
前記プロキシメインノードは前記メインノードからの第3テストデータフレーム及び第4テスト制御フレームを、前記非コアパスの各スレーブノードに転送し、各スレーブノードは自体が前記第4テスト制御フレーム及び前記第3テストデータフレームを受信した第4遅延時間を測定し、且つ前記第3テストデータフレームを受信した後、前記非コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記非コアパスの次のスレーブノードに前記第4テスト制御フレームを転送すること、を含む。

選択的に、該方法は、前記メインノードはコアパスのスレーブノードからの帯域幅要求を受信することと、
前記メインノードは、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパスの各スレーブノードに送信することと、
コアパスのスレーブノードは受信した帯域幅マップ情報、第3遅延時間、及び制御フレームを受信するタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含み、
又は、
前記メインノードは非コアパスのスレーブノードからの帯域幅要求を受信することと、
前記メインノードは前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定することと、
前記メインノードは確定したパスがプロキシメインノードに跨らないことを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、非コアパスの各スレーブノードに送信することと、
前記非コアパスのスレーブノードは受信した帯域幅マップ情報、第4遅延時間、及び制御フレームを受信するタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含み、
又は、
各プロキシメインノードは自体の所在する非コアパスの長さに基づいて、非コアパスにおける余計な時間長さを計算して、算出した余計な時間長さをメインノードに送信することと、
前記メインノードは非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定することと、
前記メインノードは確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0よりも大きいことを判断し、前記メインノードは2つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、前記非コアパスにおける各スレーブノードに送信し、前記メインノードは確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0であることを判断し、前記メインノードは1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、非コアパスにおける各スレーブノードに送信することと、
前記スレーブノードは受信した帯域幅マップ情報、第4遅延時間、及び制御フレームを受信するタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含む。

本発明の実施例はメインノードを更に提供し、
OBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うように設定される同期モジュールを備える。

選択的に、
OBTNに対してパス検出を行って、ネットワークトポロジー構造を取得し、取得したネットワークトポロジー構造からコアパスを選択し、コアパスの長さ、又はコアパスの長さ及び非コアパスの長さを検出するように設定される検出モジュール、及び
コアパスの長さ、又はコアパス及び非コアパスの長さに基づいてタイムスロット長さを計算するように設定される計算モジュールを更に備える。

選択的に、前記検出モジュールがOBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することは、
それぞれ自体に接続される全部のスレーブノード又はプロキシメインノードに、前記メインノードのノード情報が含まれる第1テスト制御フレームを送信し、全部の第1テスト制御フレームを受信した後、前記全部の第1テスト制御フレームにおけるパスを統合して前記ネットワークトポロジー構造を取得することを含む。

選択的に、前記同期モジュールは、
OBTNのタイムスロット長さに基づいて、前記コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定し、前記第1時間間隔及びOBTNのタイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定するように設定される。

選択的に、前記同期モジュールがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、前記第2テスト制御フレーム及び前記第1テストデータフレームがメインノードに戻る第1遅延時間を測定して受信し、前記プロキシメインノードからの第2遅延時間を受信し、前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの前記制御フレームの送信が前記データフレームよりも早めた第1時間間隔を確定すること、
又は、
OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、前記第2テスト制御フレームの送信から前記第2テスト制御フレームの受信までの第2時間間隔を取得し、取得した第2時間間隔と前記コアパスの長さとの間の差値を計算して第1遅延時間を取得し、前記プロキシメインノードからの第2遅延時間を受信し、前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定すること、を含む。

選択的に、前記同期モジュールが第1時間間隔及びOBTNのタイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定することは、
OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに、第3テストデータフレーム及び第4テスト制御フレームを送信し、前記第3テストデータフレームよりも前記第1時間間隔で早めることを維持して前記第4テスト制御フレームを送信することを含む。

選択的に、前記メインノードは、
コアパスのスレーブノードからの帯域幅要求を受信するように設定される第1受信モジュール、及び
1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパスの各スレーブノードに送信するように設定される第1送信モジュールを更に備え、
又は、
非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定するように設定される第1受信モジュール、及び
確定したパスがプロキシメインノードに跨らないことを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、非コアパスの各スレーブノードに送信するように設定される前記第1送信モジュールを更に備え、
又は、
各プロキシメインノードが送信した非コアパスにおける余計な時間長さを受信し、及び非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定するように設定される第1受信モジュール、及び
確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0よりも大きいことを判断し、2つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、前記非コアパスにおける各スレーブノードに送信し、及び確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0であることを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、非コアパスにおける各スレーブノードに送信するように設定される前記第1送信モジュールを更に備える。

本発明の実施例はプロキシメインノードを更に提供し、
メインノードからの第1テストデータフレーム及び第2テスト制御フレームを受信し、第3テスト制御フレーム及び第2テストデータフレームが自体に戻る第2遅延時間を測定して受信するように設定される第2受信モジュール、及び
第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、前記OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、第2遅延時間をメインノードに送信するように設定される第2送信モジュールを備える。

選択的に、前記第2受信モジュールは更に、第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成するように設定され、
前記第2送信モジュールは更に、一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信するように設定される。

選択的に、前記第2送信モジュールは更に、OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、前記第2遅延時間をメインノードに送信するように設定され、
前記第2受信モジュールは更に、前記第3テスト制御フレーム及び前記第2テストデータフレームが前記プロキシメインノードに戻る第2遅延時間を測定して受信し、又は、前記第3テスト制御フレームの送信から前記第3テスト制御フレームの受信までの第3時間間隔を取得し、取得した第3時間間隔と前記自体の所在する非コアパスの長さとの間の差値を計算して第2遅延時間を取得するように設定される。

選択的に、前記第2受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定するように設定され、
前記第2送信モジュールは更に、前記第3テストデータフレームを受信した後、前記コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記コアパスの次のスレーブノードに前記第4テスト制御フレームを転送するように設定される。

選択的に、前記第2送信モジュールは更に、プロキシメインノードの第3遅延時間及びOBTNのタイムスロット長さに基づいて、非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定するように設定される。

選択的に、前記第2送信モジュールは、OBTNのタイムスロット長さに基づいて、順に前記非コアパスのスレーブノードに第4テストデータフレーム及び第5テスト制御フレームを送信し、第4テストデータフレームよりも前記プロキシメインノードの第3遅延時間と一定の遅延時間との間の差値で早めることを維持して第5テスト制御フレームを送信するように設定される。

選択的に、前記第2受信モジュールは更に、メインノードからの第3テストデータフレーム及び第4テスト制御フレームを受信するように設定され、
前記第2送信モジュールは更に、前記第3テストデータフレーム及び前記第4テスト制御フレームを、前記非コアパスの各スレーブノードに送信するように設定される。

本発明の実施例はスレーブノードを更に提供し、
第2テスト制御フレーム及び第1テストデータフレームを受信するように設定される第3受信モジュール、及び
第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送するように設定される第3送信モジュールを備える。

選択的に、前記第3受信モジュールは更に、第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成するように設定され、
前記第3送信モジュールは更に、一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信するように設定される。

選択的に、前記第3受信モジュールは更に、第3テスト制御フレーム及び第2テストデータフレームを受信するように設定され、
前記第3送信モジュールは更に、第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送するように設定される。

選択的に、前記第3受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定するように設定され、
前記第3送信モジュールは更に、前記第3テストデータフレームを受信した後、前記コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記コアパスの次のスレーブノードに前記第4テスト制御フレームを転送するように設定される。

選択的に、前記第3受信モジュールは更に、自体が第5テスト制御フレーム及び第4テストデータフレームを受信した第4遅延時間を測定するように設定され、
前記第3送信モジュールは更に、前記第4テストデータフレームを受信した後、非コアパスの次のスレーブノードに前記第4テストデータフレームを転送し、前記第5テスト制御フレームの一定の遅延時間を受信した後、非コアパスの次のスレーブノードに第5テスト制御フレームを転送するように設定される。

選択的に、前記第3受信モジュールは更に、自体が前記第4テスト制御フレーム及び前記第3テストデータフレームを受信した第4遅延時間を測定するように設定され、
前記第3送信モジュールは更に、前記第3テストデータフレームを受信した後、前記非コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記非コアパスの次のスレーブノードに前記第4テスト制御フレームを転送するように設定される。

選択的に、前記第3送信モジュール又は前記第3受信モジュールは更に、
受信した帯域幅マップ情報、受信した第3遅延時間又は第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信するように設定される。

本発明の実施例はコンピュータ読取可能な記憶媒体を更に提供し、プログラム指令が記憶され、該プログラム指令が実行される場合、上記方法を実行できる。

関連技術に比べて、本発明の実施例において、メインノードはOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行う。本発明の実施例の手段によれば、ノード設計の際にFDLを考慮する必要がなく、ノードの設計を簡単化し、同期の時間精度を向上させ、且つ光効率に損失をもたらさない。

図1は本発明の実施例によるタイムスロット同期を実現する方法のフローチャートである。 図2は本発明の実施例によるOBTNの構造構成模式図である。 図3（a）はOBTNの複数の接触ループネットワークの模式図である。 図3（b）は図3（a）におけるOBTNの複数の接触ループネットワークにおける第1サブループの模式図である。 図3（c）は図3（a）におけるOBTNの複数の接触ループネットワークにおけるコアループの模式図である。 図3（d）は図3（a）におけるOBTNの複数の接触ループネットワークにおける第2サブループの模式図である。 図4（a）は制御フレームとデータフレームの相対タイムシーケンスの模式図である。 図4（b）はプロキシメインノードに跨ってデータを伝送する際のタイムスロット位置の模式図である。 図5は本発明の実施例によるメインノードの構造構成模式図である。 図6は本発明の実施例によるプロキシメインノードの構造構成模式図である。 図7は本発明の実施例によるスレーブノードの構造構成模式図である。

以下、図面を参照しながら、本発明の実施例を説明する。なお、矛盾しない限り、本願における実施例及び実施例における多種の方式を互いに組み合わせることができる。

図1を参照して、本発明の実施例はタイムスロット同期を実現する方法を提供し、OBTNに適用され、図2はOBTNの構造構成模式図である。図2に示すように、OBTNは複数のノードを含み、それぞれはA、B、C、D…X、Y等であり、これらのノードはいずれもOBTNネットワークを介して接続される。

該方法は下記ステップ100〜101を含む。

ステップ100、メインノードはOBTNに対してパス検出を行って、ネットワークトポロジー構造を取得する。

該ステップにおいて、メインノードはそれぞれ自体に接続される全部のスレーブノード又はプロキシメインノードに、メインノードのノード情報が含まれる第1テスト制御フレームを送信し、スレーブノード又はプロキシメインノードは第1テスト制御フレームを受信した後、自体のノード情報を第1テスト制御フレームに追加してパスを形成し、且つ一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された制御フレームを送信し、メインノードは全部の第1テスト制御フレームを受信した後、全部の第1テスト制御フレームにおけるパスを統合してネットワークトポロジー構造を取得する。

ノード情報はノード名称、又はインターネットプロトコル（IP、Internet Protocol）アドレスであってもよい。

他のノードとは、自体に制御フレームを送信するノード以外の、自体に接続されるノードを指す。

例えば、図3はOBTNの複数の接触ループネットワークの模式図である。図3に示すように、メインノードAは該OBTNの複数の接触ループネットワークに対してパス検出を行う必要がある際に、それぞれスレーブノードBとスレーブノードDに制御フレームを送信し、制御フレームにAのノード名称が含まれ、スレーブノードBは制御フレームを受信した後、Bのノード名称を制御フレームに追加して、AからBに指向するパスを形成し、且つ制御フレームをスレーブノードA2とスレーブノードC2に送信し、同様に、スレーブノードDは制御フレームを受信した後、Dのノード名称を制御フレームに追加して、AからDに指向するパスを形成し、且つ制御フレームをスレーブノードA3とスレーブノードC3に送信し、このように、メインノードAは最終的に14個の制御フレームを受信し、各制御フレームは1本のパスを含み、これらのパスはそれぞれ、
A→B→C→D→A、A→D→C→B→A、
A→B→C2→B2→A2→B→C→D→A、A→B→A2→B2→C2→B→C→D→A、A→B→C2→B2→A2→B→A、A→B→A2→B2→C2→B→A、
A→B→C→D→A3→D3→C3→D→A、A→B→C→D→C 3→D3→A3→D→A、A→B→C→D→A3→D3→C3→D→C→B→A、A→B→C→D→C3→D3→A3→D→C→B→A、
A→B→C2→B2→A2→B→C→D→A3→D3→C3→D→A、A→B→A2→B2→C2→B→C→D→A3→D3→C3→D→A、A→B→C2→B2→A2→B→C→D→C3→D3→A3→D→A、A→B→A2→B2→C2→B→C→D→C3→D3→A3→D→Aである。

上記パスに基づいて、Aは該OBTNの複数の接触ループネットワークに含まれる3つのループネットワークを統合して取得することができ、それぞれはA→B→C→D→A（図3（c）に示す）、B→A2→B2→C2→B（図3（b）に示す）及びD→A3→D3→C3→D（図3（d）に示す）である。

該ステップにおいて、OBTNネットワークが正常に作動した後、ネットワークのパス検出もリアルタイムに実行する必要があり、それによりネットワークトポロジーの変化をリアルタイムに監視して、対応する調整を行う。

ステップ101、メインノードは取得したネットワークトポロジー構造からコアパスを選択し、コアパスの長さ、又は前記コアパスの長さ及び非コアパスの長さを検出し、コアパスの長さ、又はコアパスの長さ及び非コアパスの長さに基づいてタイムスロット長さを計算する。

該ステップにおいて、メインノードの所在する簡易ネットワーク（例えば、ループネットワーク、チェーンネットワーク等）をコアパスとして選択してもよく、ネットワークコア位置にある簡易ネットワークをコアパスとして選択してもよい。

ネットワークトポロジー構造において、他の簡易ネットワークとコアネットワークとの間にはプロキシメインノードを介して接続される。図3（c）におけるコアループはコアパスであり、図3（b）における第1サブループと図3（d）における第2サブループはいずれも非コアパスであり、コアパスと非コアパスとの間のノードBとノードDはいずれもプロキシメインノードである。

例えば、図3において、OBTNの複数の接触ループネットワークにおけるループネットワークA→B→C→D→Aをコアループとして選択する（図3（c）に示す）場合、ループネットワークB→A2→B2→C2→BとループネットワークD→A3→D3→C3→Dはサブループであり、それぞれ第1サブループ（図3（b）に示す）と第2サブループ（図3（d）に示す）である。コアループはノードA、ノードB、ノードC及びノードDを含み、ノードAはメインノードであり、ノードBとノードDもそれぞれ第1サブループと第2サブループ内に位置し、ノードBとノードDはそれぞれプロキシメインノードであり、ノードBは第1サブループ内においてメインノードのプロキシ機能を行使し、ノードDは第2サブループ内においてメインノードのプロキシ機能を行使する。

コアネットワーク、第1サブループ及び第2サブループはいずれも双方向ループネットワークである。例えば、コアループのインナーループ光路の方向は時計回りの方向であり、アウターループは反時計回りの方向である。システムはアウターループを作動ループ、インナーループを保護ループとしてデフォルトし、正常な場合にサービスは全部でアウターループを通過し、インナーループはアイドル状態であり、インナーループとアウターループを同時に作動状態としてもよい。制御チャネルλcはアウターループと同じ方向を維持し、インナーループにおいて制御チャネルを設置してもよい。

該ステップにおいて、非コアパスの長さはプロキシメインノードにより検出されて取得され、プロキシメインノードはメインノードの指示で非コアパスの長さを検出してもよく、能動的に非コアパスの長さの検出をトリガーしてもよい。

該ステップにおいて、コアパス又は非コアパスはループネットワークである場合、コアパス又は非コアパスの長さはループ長さであり、コアパス又は非コアパスはチェーンネットワークである場合、コアパス又は非コアパスの長さは線形長さである。

該ステップにおいて、コアパスの長さ、又はコアパス及び非コアパスの長さに基づいてタイムスロット長さを計算する際に、コアパスの長さがタイムスロット長さの整数倍であること、又はコアパスの長さ及び非コアパスの長さがいずれもタイムスロット長さの整数倍であることを確保すべきである。例えば、5倍、又は12倍、又は他の倍数であってもよい。

該ステップにおいて、タイムスロット長さはタイムスロットパケット長さ及びタイムスロットガード期間を含む。タイムスロットパケット長さとタイムスロットガード期間はいずれも調整してもよく、そのうちの1つしか調整しなくてもよく、それによりタイムスロット長さの調整目的を達成して、コアパス長さをタイムスロット長さの整数倍とする。

ネットワークノードの設計と制御の複雑性を簡単化するために、ネットワークにおける各ノードはいずれもFDLを有しなく、メインノードはパス検出結果におけるコアパスの長さ（例えば、ループ長さ又は線形長さ等）に基づいて、非コアパスの長さをできるだけ参照して、タイムスロット長さ、タイムスロットガード期間等を計算し、コアパスの長さをタイムスロット長さの整数倍とし、又はコアパスの長さ及び非コアパスの長さをいずれもタイムスロット長さの整数倍とする。タイムスロット長さ、タイムスロット間のガード期間等は、いずれも情報の形式で制御フレームを介して各スレーブノードに伝達される。例えば、図3において、計算結果はタイムスロットガード期間がT1であり、タイムスロットパケット長さがTであり、タイムスロット長さが（T+T1）であることである。

該ステップにおいて、OBTNネットワークが正常に作動した後にも、メインノードはリアルタイムにコアパス及び/又は非コアパスの長さを検出する必要があり、それによりコアパス及び/又は非コアパスの長さの変化を監視して、対応的にタイムスロット長さを調整する。

ステップ100とステップ101は選択的なステップである。

該方法は下記ステップ102を更に含む。

ステップ102、メインノードはOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行う。

該ステップにおいて、OBTNのタイムスロット長さはステップ101で算出したタイムスロット長さであってもよい。

該ステップは、
メインノードはOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定し、第1時間間隔及びOBTNのタイムスロット長さに基づいて、コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定し、プロキシメインノードはプロキシメインノードの第3遅延時間及びOBTNのタイムスロット長さに基づいて、非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することを含む。

メインノードがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
メインノードはOBTNのタイムスロット長さに基づいて、順にコアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、スレーブノード又はプロキシメインノードは第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、メインノードは第2テスト制御フレーム及び第1テストデータフレームがメインノードに戻る第1遅延時間を測定して受信し、プロキシメインノードは順にプロキシメインノードの所在する非コアパスのスレーブノードに、第2テストデータフレーム及び第3テスト制御フレームを送信し、スレーブノードは第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送し、プロキシメインノードは第3テスト制御フレーム及び第2テストデータフレームがプロキシメインノードに戻る第2遅延時間を測定して受信し、プロキシメインノードは第2遅延時間をメインノードに送信し、メインノードは第1遅延時間及び第2遅延時間に基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することを含む。

第1遅延時間又は第2遅延時間は、テスト制御フレームが各ノードの送受信処理、短時間のキャッシュを通過することによるテストデータフレームとの遅延である。

第1時間間隔は第1遅延時間、制御フレームに含まれる帯域幅マップ割り当て情報の時間長さ、第2遅延時間、非コアパスにおける最も長い時間長さ及び保護時間の間の和である。

制御フレームに含まれる帯域幅マップ割り当て情報の時間長さと保護時間はいずれもプリセット値である。保護時間のプリセット値は1マイクロ秒（us）であってもよい。

メインノードは第1テストデータフレーム及び第2テスト制御フレームを送信する場合、第1テストデータフレームは1つ又は1つ以上のタイムスロット長さを含み、且つ第1テストデータフレームは第2テスト制御フレームと長さが等しくて同時に送信されることを維持し、第2テスト制御フレームに第1テストデータフレームのタイムスロット数及びタイムスロット長さを含め、プロキシメインノードは第2テストデータフレーム及び第3テスト制御フレームを送信し、且つ第2テストデータフレームは第3テスト制御フレームと長さが等しくて同時に送信されることを維持して、第3テスト制御フレームに第2テストデータフレームのタイムスロット数とタイムスロット長さ、及びプロキシメインノードの所在する非コアパスにおける余計な時間長さを含める。

又は、メインノードがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
メインノードはOBTNのタイムスロット長さに基づいて、順にコアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、スレーブノード又はプロキシメインノードは第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、メインノードは第2テスト制御フレームの送信から第2テスト制御フレームの受信までの第2時間間隔を取得し、取得した第2時間間隔とコアパスの長さとの間の差値を計算して第1遅延時間を取得することと、
プロキシメインノードは順に自体の所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、スレーブノードは第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送し、プロキシメインノードは第3テスト制御フレームの送信から第3テスト制御フレームの受信までの第3時間間隔を取得し、取得した第3時間間隔と自体の所在する非コアパスの長さとの間の差値を計算して第2遅延時間を取得し、プロキシメインノードは第2遅延時間をメインノードに送信し、メインノードは第1遅延時間及び前記第2遅延時間に基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することと、を含む。

第1時間間隔及びOBTNのタイムスロット長さに基づいて、コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定する（制御フレームの受信がデータフレームよりも早めた遅延時間は、制御フレームの送信がデータフレームよりも早めた遅延時間と同じである）ことは、
メインノードはタイムスロット長さに基づいて、順にコアパスのスレーブノード又はプロキシメインノードに、第3テストデータフレーム及び第4テスト制御フレームを送信し、第3テストデータフレームよりも第1時間間隔で早めることを維持して第4テスト制御フレームを送信し、スレーブノード又はプロキシメインノードは自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定し、且つ第3テストデータフレームを受信した後、コアパスの次のスレーブノードに第3テストデータフレームを転送し、第4テスト制御フレームの一定の遅延時間を受信した後、コアパスの次のスレーブノードに第4テスト制御フレームを転送することを含む。

第3テストデータフレームは1つ又は1つ以上のタイムスロット長さを含み、第4テスト制御フレームは第3テストデータフレームと長さが等しいである。

プロキシメインノードの第3遅延時間及びOBTNのタイムスロット長さに基づいて、非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することは、
プロキシメインノードはタイムスロット長さに基づいて、順に非コアパスのスレーブノードに第4テストデータフレーム及び第5テスト制御フレームを送信し、第4テストデータフレームよりもプロキシメインノードの第3遅延時間と一定の遅延時間との間の差値で早めることを維持して第5テスト制御フレームを送信し、各スレーブノードは自体が第5テスト制御フレーム及び第4テストデータフレームを受信した第4遅延時間を測定し、且つ第4テストデータフレームを受信した後、非コアパスの次のスレーブノードに第4テストデータフレームを転送し、第5テスト制御フレームの一定の遅延時間を受信した後、非コアパスの次のスレーブノードに第5テスト制御フレームを転送することを含む。

又は、プロキシメインノードの第3遅延時間及びOBTNのタイムスロット長さに基づいて、非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することは、
プロキシメインノードはメインノードからの第3テストデータフレーム及び第4テスト制御フレームを、非コアパスの各スレーブノードに転送し、各スレーブノードは自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第4遅延時間を測定し、且つ第3テストデータフレームを受信した後、非コアパスの次のスレーブノードに第3テストデータフレームを転送し、第4テスト制御フレームの一定の遅延時間を受信した後、非コアパスの次のスレーブノードに第4テスト制御フレームを転送することを含む。

第4テストデータフレームは1つ又は1つ以上のタイムスロット長さを含み、第5テスト制御フレームは第4テスト制御フレームと長さが等しいである。

本発明の実施例による方法は、
メインノードはコアパスのスレーブノードからの帯域幅要求を受信することと、
メインノードは、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、コアパスの各スレーブノード及びプロキシメインノードに送信し（プロキシメインノードに送信した後、最終的にスレーブノードに転送する）、コアパスのスレーブノードは受信した帯域幅マップ情報、第3遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含む。

コアパスのスレーブノードが、受信した帯域幅マップ情報、第3遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することは、
スレーブノードは制御フレームを受信した後、一定の遅延時間の後に次のノードに制御フレームを転送し、制御フレームを受信したタイムスロット位置、制御フレーム及び第3遅延時間に基づいて、データフレームを受信するタイムスロット位置を確定し、確定したタイムスロット位置に基づいてデータフレームを受信することを含む。
スレーブノードがデータフレームを送信することにより、データフレームを送信するタイムスロット位置とデータフレームを受信するタイムスロット位置との差値はタイムスロット長さの整数倍である。

制御フレームを受信したタイムスロット位置、制御フレーム及び第3遅延時間に基づいて、データフレームを受信するタイムスロット位置を確定することは、
データフレームの1番目のタイムスロット位置を、制御フレームを受信したタイムスロット位置と第3遅延時間との和として確定し、データフレームのN番目のタイムスロット位置を、1番目のタイムスロット位置と（N-1）倍のタイムスロット長さとの和として確定することを含む。Nは2以上の整数である。

制御フレームはデータフレームのタイムスロット数及びタイムスロット長さを含む。
各ノードはデータフレームの制御フレームに対する第3遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、データフレームの1番目のタイムスロットの時間位置を計算し、且つメインノードの帯域幅マップ割り当て情報に基づいて、各タイムスロットでのバーストパケットに対して送受信及びオン・オフ制御を行い、フル光データバースト交換を実現する。

本発明の実施例による方法において、ノード設計の際にFDLを考慮する必要がなく、OBTNのタイムスロット長さに基づいてOBTNのタイムスロット同期訓練を行えばよく、ノードの設計を簡単化し、同期の時間精度を向上させ、且つ光効率に損失をもたらさない。

メインノードは非コアパスのスレーブノードからの帯域幅要求を受信する場合、該方法は下記ステップ103〜105を更に含む。

ステップ103、メインノードは帯域幅要求に基づいて、スレーブノードがデータを受信ノードに送信するパスを確定する。

該ステップにおいて、帯域幅要求はスレーブノードが送信するデータのトラフィックサイズ情報、ターゲットアドレスを含む。

ステップ104、メインノードは確定したパスがプロキシメインノードに跨らないことを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、非コアパスの各スレーブノードに送信する。

選択的に、メインノードが非コアパスのスレーブノードからの帯域幅要求を受信する前に、
各プロキシメインノードは自体の所在する非コアパスの長さに基づいて、非コアパスにおける余計な時間長さを計算して、算出した余計な時間長さをメインノードに送信することを更に含む。

前記メインノードは非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定した後、メインノードは確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0よりも大きいことを判断すると、2つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、コアパス、非コアパスにおける各スレーブノード及びプロキシメインノードに送信し（プロキシメインノードに送信した後、最終的にスレーブノードに転送するため、各スレーブノードに送信すると認められる）、前記メインノードは確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0であることを判断し、前記メインノードは1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、非コアパスにおける各スレーブノード及びプロキシメインノードに送信する（プロキシメインノードに送信した後、最終的にスレーブノードに転送する）。

非コアパスに含まれるタイムスロット数は、非コアパスの長さを受信したタイムスロット長さで割ることによる商であり、余計な時間長さは、非コアパスのループ長さを受信したタイムスロット長さで割ることによる余りである。例えば、図3（c）の第2サブループにおいて、第2サブループのループ長さ及びタイムスロット長さT+T1に基づいて、算出した余りはΔL3であるかもしれなく、0≦ΔL3<T+T1である。

該ステップにおいて、帯域幅マップ情報は確定したパスを更に含む。

該ステップにおいて、スレーブノード又はプロキシメインノードは制御フレームを採用してメインノードに帯域幅要求を送信し、メインノードは帯域幅要求を受信した後、現在のリソース状態及び帯域幅要求に基づいて動的帯域割当（DBA、Dynamic Bandwidth Allocation）アルゴリズムを実行して、波長、タイムスロット及びパスの割り当てを行い、且つ新しい帯域幅マップ割り当て情報を生成して、スレーブノード又はプロキシメインノードに送信する。ネットワークは送信が調整可能で、受信が選択的であるため、タイムスロットの割り当てはより柔軟で、再利用性がより高く、1つのタイムスロットは該ノードに受信された後、該ノードは該波長の同一のタイムスロットを続いて使用してデータを送信することができ、ネットワーク伝送速度向上の目的を達成する。この過程はネットワークの作動過程において繰り返して実行される。

ステップ105、スレーブノードは受信した帯域幅マップ情報、第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信する。

該ステップは、
スレーブノードは制御フレームを受信した後、一定の遅延時間の後に帯域幅マップ情報におけるパスの次のノードに制御フレームを転送し、制御フレームを受信したタイムスロット位置、制御フレーム及び第4遅延時間に基づいて、データフレームを受信するタイムスロット位置を確定し、確定したタイムスロット位置に基づいてデータフレームにおけるタイムスロットを受信することを含む。

帯域幅マップ情報におけるパスがプロキシメインノードに跨らないことを判断した場合、スレーブノードがデータフレームを送信することにより、データフレームを送信するタイムスロット位置とデータフレームを受信するタイムスロット位置との光層での差値はタイムスロット長さの整数倍であり、即ち同じタイムスロットを送受信する際に、光層での時間は同じであり、
帯域幅マップ情報におけるパスがプロキシメインノードに跨ることを判断した場合、スレーブノードがデータフレームを送信することにより、データフレームを送信するタイムスロット位置、データフレームを受信するタイムスロット位置と帯域幅マップ情報における余計な時間長さの間の差値はタイムスロット長さの整数倍であり、且つデータフレームにおける各タイムスロットは2つのタイムスロット長さを占用する（即ちデータフレームにおける各タイムスロットの長さはイムスロット長さの2倍である）。

制御フレームを受信したタイムスロット位置、第4遅延時間及び制御フレームに基づいて、データフレームを受信するタイムスロット位置を確定することは、
データフレームの1番目のタイムスロット位置を、制御フレームを受信したタイムスロット位置と第4遅延時間との和として確定し、データフレームのN番目のタイムスロット位置を、1番目のタイムスロット位置とN-1倍のタイムスロット長さとの和として確定することを含む。Nは2以上の整数である。

該ステップにおいて、制御フレームはデータフレームのタイムスロット数及びタイムスロット長さを含む。

該ステップにおいて、各ノードはデータフレームの制御フレームに対する第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、データフレームの1番目のタイムスロットの時間位置を計算し、且つメインノードの帯域幅マップ割り当て情報に基づいて、各タイムスロットでのバーストパケットに対して送受信及びオン・オフ制御を行い、フル光データバースト交換を実現する。

図4（a）は第2サブループにおけるノードDがノードA3に、及びノードA3がノードD3に制御フレーム及びデータフレームを送信する相対タイムシーケンスの模式図である。図4（a）に示すように、第2サブループにおいて、1つのデータフレームはN3個のタイムスロット又はバーストパケットを含み、1つのバーストパケットの長さはTであり、バーストパケットの間のガード期間はT1であり、タイムスロット長さは（T+T1）であり、コアループにおけるタイムスロット長さ及びガード期間と同じである。制御フレームの長さはデータフレームの長さに等しく、制御フレームは制御フレームヘッダー、制御情報、他の情報及びidleコード等を含み、制御情報は帯域幅マップ情報を含む。

各ノードはいずれもFDLを有しないため、各ノードがいずれもバーストパケットを正確に処理できることを確保するために、制御フレームは対応するデータフレームよりも優先的に各ノードに到達する必要がある。その故、第2サブループにおいて、プロキシメインノードD（第2サブループとコアループとの交差ノード）はノードA3にデータフレームKを送信する際に、一定の時間Δtaで早めて制御フレームKを送信する。ノードA3は制御フレームKを受信した後、訓練の結果に基づいて、ノードA3の第4遅延時間の後に、対応するデータフレームKを受信する。

ノードA3は制御フレームKを受信した後、ノードA3のデータ送受信についての帯域幅マップ割り当て情報を解析した際に、該ノードA3の帯域幅要求情報を追加して、制御フレームKを次のノードD3に送信する。制御フレームKはノードA3において一定のバッファ又は遅延が存在し、データチャネルにおいてFDL遅延がないため、ノードA3が制御フレームKを送信する時間はデータフレームに対してΔtbで早める。これから分かるように、データフレームKに対して、制御フレームKのA3ノードでの遅延時間は（Δta-Δtb）である。

同時に、第2サブループとコアループはノードDで交わるため、第2サブループにおける受信するタイムスロット位置はコアループから伝達するタイムスロット位置と同じであり、それにより第2サブループにおけるタイムスロットはコアループにおけるタイムスロット位置と同期を維持し、この要求はタイムスロット同期の過程において実現する。これから分かるように、DからA3へのパスにおいて、コアループから伝達するタイムスロットと該サブループL3内におけるアップロードするタイムスロットはいずれも理想的なタイムスロット位置に維持することができ、例えば、データフレームKにおいて、λ1のタイムスロット1（A→A3）、タイムスロット3（B2→A3）、λ2のタイムスロット1（B→D3）、タイムスロット3（C3→D3）である。

該サブループL3において、データフレームを送信するタイムスロットはいずれも理想的なタイムスロット位置にあるが、データフレームを受信するタイムスロットは、第2サブループのループ長さがタイムスロット長さの整数倍であるか、及び該タイムスロットがプロキシメインノードに到達又は跨る或いはループに跨るかに基づいて、正常な時間位置にあるかどうかを確定する必要がある。データフレームを送信するタイムスロットはプロキシメインノードに到達又は跨る或いはループに跨ることがない、又はデータフレームを送信するタイムスロットはプロキシメインノードに到達又は跨る或いはループに跨るが、第2サブループの長さはタイムスロット長さの整数倍である場合、データフレームを送信するタイムスロットは理想的なタイムスロット位置にあればよい。第2サブループの長さはタイムスロット長さの整数倍ではなく、例えばΔL3（ΔL3<T+T1）の長さが更にあれば、プロキシメインノードに到達又は跨る或いはループに跨る場合、図4（b）のように処理することができ、データフレームを送信する理想的な位置においてΔL3時刻で早めて該タイムスロットを送信することができる。このように、該タイムスロット（図における黒い背景を有するタイムスロット2）は2つの連続の理想的なタイムスロット位置を占用する必要があり、即ち図における黒い背景を有しないタイムスロット1、2である。そうすれば、プロキシメインノードDに到達又は跨る或いはループに跨った後、該タイムスロットは他のタイムスロットと衝突しなく、ちょうど理想的なタイムスロット位置にある。又は該データフレームを送信するタイムスロットは前の1つのタイムスロットの後の期間（ΔL3-T1）（図における黒い背景を有するタイムスロット2_1）或いは現在のタイムスロットの前の期間（T-ΔL3）（図における黒い背景を有するタイムスロット2_2）を利用してデータフレームの送信を行ってもよく、このように、現在のパスにおけるデータフレームを送信する、プロキシメインノードに跨るタイムスロットは1つのタイムスロットの一部の長さであるが、プロキシメインノードに跨る前・後にいずれも理想的なタイムスロット位置の範囲内にある。

T1がTよりも小さいため、一応考慮しなくてもよく、第2サブループにおける余計な長さはΔL3≦T/2である場合、プロキシメインノードに到達又は跨るタイムスロットの送信は、図における黒い背景を有するタイムスロット2又は2_2を採用して処理することができ、ΔL3>T/2である場合、プロキシメインノードに到達又は跨るタイムスロットの送信は、図における黒い背景を有するタイムスロット2又は2_1を採用して処理することができる。

その故、図4（a）において、A3からD3へのパスにおいて、データフレームKにおいて、λ1のタイムスロット2（A3→A）、タイムスロット3（A3→C3）のタイムスロット位置は図における黒い背景のタイムスロットで示され、タイムスロット2（A3→A）はプロキシメインノードDに跨ってコアループに入る必要があるため、理想的なタイムスロットの基にΔL3で早めて送信してもよく、それは該パスにおいてタイムスロット1とタイムスロット2を占用し、タイムスロット3（A3→C3）はプロキシメインノードに跨る必要がないため、このタイムスロットに対して時間での早め又は遅延の処理を行う必要がない。

第2サブループのループ長さはタイムスロット長さの整数倍ではない場合、プロキシメインノードに跨る又はループに跨るタイムスロットは帯域幅の浪費を招く。このため、タイムスロット長さを計算する際に、サブループのループ長さL3をタイムスロット長さの整数倍であるようにできるだけ維持すべきである。サブループのループ長さL3はタイムスロット長さの整数倍ではない場合、ネットワーク帯域幅の損耗を減少するために、メインノードは帯域幅マップを割り当てる際に、ループに到達又は跨る或いはプロキシメインノードに跨るタイムスロットをできるだけ連続のタイムスロットに配置して、図4（b）における黒い背景のタイムスロット2の処理方式を採用する。

図5を参照して、本発明の実施例はメインノードを更に提供し、
OBTNのタイムスロット長さに基づいて、コアパス及び非コアパスのタイムスロット同期訓練を行うように設定される同期モジュールを少なくとも備える。

本発明の実施例によるメインノードは、
OBTNに対してパス検出を行って、ネットワークトポロジー構造を取得し、取得したネットワークトポロジー構造からコアパスを選択し、コアパスの長さ、又はコアパスの長さ及び非コアパスの長さを検出するように設定される検出モジュール、及び
コアパスの長さ、又はコアパス及び非コアパスの長さに基づいてタイムスロット長さを計算するように設定される計算モジュールを更に備える。

本発明の実施例によるメインノードにおいて、検出モジュールがOBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することは、
それぞれ自体に接続される全部のスレーブノード又はプロキシメインノードに、メインノードのノード情報が含まれる第1テスト制御フレームを送信し、全部の第1テスト制御フレームを受信した後、全部の第1テスト制御フレームにおけるパスを統合してネットワークトポロジー構造を取得することを含む。

本発明の実施例によるメインノードにおいて、同期モジュールは、
OBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定し、第1時間間隔及びOBTNのタイムスロット長さに基づいて、コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定するように設定される。

本発明の実施例によるメインノードにおいて、同期モジュールがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
OBTNのタイムスロット長さに基づいて、順にコアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、第2テスト制御フレーム及び第1テストデータフレームがメインノードに戻る第1遅延時間を測定して受信し、プロキシメインノードからの第2遅延時間を受信し、第1遅延時間及び第2遅延時間に基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することを含む。

本発明の実施例によるメインノードにおいて、同期モジュールがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
OBTNのタイムスロット長さに基づいて、順にコアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、第2テスト制御フレームの送信から第2テスト制御フレームの受信までの第2時間間隔を取得し、取得した第2時間間隔とコアパスの長さとの間の差値を計算して第1遅延時間を取得し、プロキシメインノードからの第2遅延時間を受信し、第1遅延時間及び第2遅延時間に基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定すること、を含む。

本発明の実施例によるメインノードにおいて、同期モジュールが第1時間間隔及びOBTNのタイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定することは、
OBTNのタイムスロット長さに基づいて、順にコアパスのスレーブノード又はプロキシメインノードに、第3テストデータフレーム及び第4テスト制御フレームを送信し、第3テストデータフレームよりも第1時間間隔で早めることを維持して第4テスト制御フレームを送信することを含む。

本発明の実施例によるメインノードは、
コアパスのスレーブノードからの帯域幅要求を受信するように設定される第1受信モジュール、及び
1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、コアパスの各スレーブノードに送信するように設定される第1送信モジュールを更に備える。

本発明の実施例によるメインノードは、
非コアパスのスレーブノードからの帯域幅要求を受信し、帯域幅要求に基づいて、スレーブノードがデータを受信ノードに送信するパスを確定するように設定される第1受信モジュール、及び
確定したパスがプロキシメインノードに跨らないことを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、非コアパスの各スレーブノードに送信するように設定される第1送信モジュールを更に備える。

本発明の実施例によるメインノードは、
各プロキシメインノードが送信した非コアパスにおける余計な時間長さを受信し、及び非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定するように設定される第1受信モジュール、及び
確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0よりも大きいことを判断し、2つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、コアパス、非コアパスにおける各スレーブノードに送信し、及び確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0であることを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、非コアパスにおける各スレーブノードに送信するように設定される第1送信モジュールを更に備える。

図6を参照して、本発明の実施例はプロキシメインノードを更に提供し、
メインノードからの第1テストデータフレーム及び第2テスト制御フレームを受信し、第3テスト制御フレーム及び第2テストデータフレームが自体に戻る第2遅延時間を測定して受信するように設定される第2受信モジュール、及び
第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、前記OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、第2遅延時間をメインノードに送信するように設定される第2送信モジュールを少なくとも備える。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2受信モジュールは更に、第1テスト制御フレームを受信した後、自体のノード情報を第1テスト制御フレームに追加してパスを形成するように設定され、
第2送信モジュールは更に、一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信するように設定される。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2送信モジュールは更に、OBTNのタイムスロット長さに基づいて、順にプロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、第2遅延時間をメインノードに送信するように設定され、
第2受信モジュールは更に、第3テスト制御フレーム及び第2テストデータフレームがプロキシメインノードに戻る第2遅延時間を測定して受信するように設定される。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2送信モジュールは更に、OBTNのタイムスロット長さに基づいて、順に自体の所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、第2遅延時間をメインノードに送信するように設定され、
第2受信モジュールは更に、第3テスト制御フレームの送信から第3テスト制御フレームの受信までの第3時間間隔を取得し、取得した第3時間間隔と自体の所在する非コアパスの長さとの間の差値を計算して第2遅延時間を取得するように設定される。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定するように設定され、
第2送信モジュールは更に、第3テストデータフレームを受信した後、コアパスの次のスレーブノードに第3テストデータフレームを転送し、第4テスト制御フレームの一定の遅延時間を受信した後、コアパスの次のスレーブノードに第4テスト制御フレームを転送するように設定される。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2送信モジュールは更に、プロキシメインノードの第3遅延時間及びOBTNのタイムスロット長さに基づいて、非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定するように設定される。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2送信モジュールは、
OBTNのタイムスロット長さに基づいて、順に非コアパスのスレーブノードに第4テストデータフレーム及び第5テスト制御フレームを送信し、第4テストデータフレームよりもプロキシメインノードの第3遅延時間と一定の遅延時間との間の差値で早めることを維持して第5テスト制御フレームを送信するように設定される。

選択的に、本発明の実施例によるプロキシメインノードにおいて、第2受信モジュールは更に、メインノードからの第3テストデータフレーム及び第4テスト制御フレームを受信するように設定され、
第2送信モジュールは更に、第3テストデータフレーム及び第4テスト制御フレームを、非コアパスの各スレーブノードに送信するように設定される。

図7を参照して、本発明の実施例はスレーブノードを更に提供し、
第2テスト制御フレーム及び第1テストデータフレームを受信するように設定される第3受信モジュール、及び
第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送するように設定される第3送信モジュールを少なくとも備える。

選択的に、本発明の実施例によるスレーブノードにおいて、第3受信モジュールは更に、第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成するように設定され、
第3送信モジュールは更に、一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信するように設定される。

選択的に、本発明の実施例によるスレーブノードにおいて、第3受信モジュールは更に、第3テスト制御フレーム及び第2テストデータフレームを受信するように設定され、
第3送信モジュールは更に、第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送するように設定される。

選択的に、本発明の実施例によるスレーブノードにおいて、第3受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定するように設定され、
第3送信モジュールは更に、第3テストデータフレームを受信した後、コアパスの次のスレーブノードに第3テストデータフレームを転送し、第4テスト制御フレームの一定の遅延時間を受信した後、コアパスの次のスレーブノードに第4テスト制御フレームを転送するように設定される。

選択的に、本発明の実施例によるスレーブノードにおいて、第3受信モジュールは更に、自体が第5テスト制御フレーム及び第4テストデータフレームを受信した第4遅延時間を測定するように設定され、
第3送信モジュールは更に、第4テストデータフレームを受信した後、非コアパスの次のスレーブノードに第4テストデータフレームを転送し、第5テスト制御フレームの一定の遅延時間を受信した後、非コアパスの次のスレーブノードに第5テスト制御フレームを転送するように設定される。

選択的に、本発明の実施例によるスレーブノードにおいて、第3受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第4遅延時間を測定するように設定され、
第3送信モジュールは更に、第3テストデータフレームを受信した後、非コアパスの次のスレーブノードに第3テストデータフレームを転送し、第4テスト制御フレームの一定の遅延時間を受信した後、非コアパスの次のスレーブノードに第4テスト制御フレームを転送するように設定される。

選択的に、本発明の実施例によるスレーブノードにおいて、第3送信モジュール又は第3受信モジュールは更に、
受信した帯域幅マップ情報、受信した第3遅延時間又は第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信するように設定される。

当業者が理解することができるように、上記方法における全部又は一部のステップはプログラムが関連のハードウェアを指令することにより完成することができ、上記プログラムはコンピュータ可読記憶媒体、例えば読み出し専用メモリ、ディスク又は光ディスクなどに記憶することができる。選択的に、上記実施例の全部又は一部のステップは、１つ又は複数の集積回路を採用して達成することもできる。対応的に、上記実施例における各モジュール/ユニットはハードウェアの形式で達成してもよく、ソフトウェア機能モジュールの形式で達成してもよい。本発明の実施例はいずれの特定形式のハードウェアとソフトウェアの組合わせに限定されたものではない。

本発明の実施例の手段によれば、ノード設計の際にFDLを考慮する必要がなく、ノードの設計を簡単化し、同期の時間精度を向上させ、且つ光効率に損失をもたらさない。

Claims (30)

1. 光バースト伝送ネットワークOBTNに適用されるタイムスロット同期を実現する方法であって、
   メインノードはOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うことを含むことを特徴とするタイムスロット同期を実現する方法。
2. メインノードがOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行う前に、
   前記メインノードは前記OBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することと、
   前記メインノードは取得したネットワークトポロジー構造からコアパスを選択し、前記コアパスの長さ、又は前記コアパスの長さ及び非コアパスの長さを検出し、前記コアパスの長さ、又は前記コアパスの長さ及び非コアパスの長さに基づいて前記タイムスロット長さを計算することと、を更に含む請求項1に記載の方法。
3. 前記メインノードがOBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することは、
   前記メインノードはそれぞれ自体に接続される全部のスレーブノード又はプロキシメインノードに、前記メインノードのノード情報が含まれる第1テスト制御フレームを送信することと、
   前記スレーブノード又は前記プロキシメインノードは前記第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成し、且つ一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信することと、
   前記メインノードは全部の第1テスト制御フレームを受信した後、前記全部の第1テスト制御フレームにおけるパスを統合して前記ネットワークトポロジー構造を取得することと、を含む請求項2に記載の方法。
4. 前記メインノードがOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うことは、
   前記メインノードは前記OBTNのタイムスロット長さに基づいて、前記OBTNのコアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定し、前記第1時間間隔及び前記タイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定し、前記プロキシメインノードは前記プロキシメインノードの第3遅延時間及び前記タイムスロット長さに基づいて、前記OBTNの非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することを含む請求項1〜3のいずれか1項に記載の方法。
5. 前記メインノードがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
   前記メインノードは前記OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、スレーブノード又はプロキシメインノードは第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、前記メインノードは前記第2テスト制御フレーム及び前記第1テストデータフレームがメインノードに戻る第1遅延時間を測定して受信することと、
   前記プロキシメインノードは前記OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、スレーブノードは第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送し、前記プロキシメインノードは前記第3テスト制御フレーム及び前記第2テストデータフレームが前記プロキシメインノードに戻る第2遅延時間を測定して受信することと、
   前記メインノードは前記プロキシメインノードからの前記第2遅延時間を受信したことと、
   前記メインノードは前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの前記制御フレームの送信が前記データフレームよりも早めた第1時間間隔を確定することと、を含み、
   又は、
   前記メインノードは前記OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、前記スレーブノード又はプロキシメインノードは第2テスト制御フレームの一定の遅延時間を受信した後、前記第2テスト制御フレームをコアパスの次のノードに転送し、前記第1テストデータフレームを受信した後、直接に前記第1テストデータフレームをコアパスの次のノードに転送し、前記メインノードは前記第2テスト制御フレームの送信から前記第2テスト制御フレームの受信までの第2時間間隔を取得し、取得した第2時間間隔と前記コアパスの長さとの間の差値を計算して第1遅延時間を取得することと、
   前記プロキシメインノードは前記OBTNのタイムスロット長さに基づいて、順に自体の所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、前記スレーブノードは前記第3テスト制御フレームの一定の遅延時間を受信した後、前記第3テスト制御フレームを前記非コアパスの次のノードに転送し、前記第2テストデータフレームを受信した後、直接に前記第2テストデータフレームを前記非コアパスの次のノードに転送し、前記プロキシメインノードは前記第3テスト制御フレームの送信から前記第3テスト制御フレームの受信までの第3時間間隔を取得し、取得した第3時間間隔と前記自体の所在する非コアパスの長さとの間の差値を計算して第2遅延時間を取得することと、
   前記メインノードは前記プロキシメインノードからの前記第2遅延時間を受信したことと、
   前記メインノードは前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することと、を含む請求項4に記載の方法。
6. 前記第1時間間隔及び前記タイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定することは、
   前記メインノードは前記タイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに、第3テストデータフレーム及び第4テスト制御フレームを送信し、前記第3テストデータフレームよりも前記第1時間間隔で早めることを維持して前記第4テスト制御フレームを送信することと、
   前記スレーブノード又はプロキシメインノードは自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定し、且つ前記第3テストデータフレームを受信した後、前記コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記コアパスの次のスレーブノードに前記第4テスト制御フレームを転送することと、を含む請求項4に記載の方法。
7. 前記プロキシメインノードの第3遅延時間及び前記タイムスロット長さに基づいて、前記OBTNの非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定することは、
   前記プロキシメインノードは前記タイムスロット長さに基づいて、順に前記非コアパスのスレーブノードに第4テストデータフレーム及び第5テスト制御フレームを送信し、第4テストデータフレームよりも前記プロキシメインノードの第3遅延時間と一定の遅延時間との間の差値で早めることを維持して第5テスト制御フレームを送信することと、
   各スレーブノードは自体が第5テスト制御フレーム及び第4テストデータフレームを受信した第4遅延時間を測定し、且つ前記第4テストデータフレームを受信した後、前記非コアパスの次のスレーブノードに前記第4テストデータフレームを転送し、前記第5テスト制御フレームの一定の遅延時間を受信した後、前記非コアパスの次のスレーブノードに第5テスト制御フレームを転送することと、を含み、
   又は、
   前記プロキシメインノードは前記メインノードからの第3テストデータフレーム及び第4テスト制御フレームを、前記非コアパスの各スレーブノードに転送し、各スレーブノードは自体が前記第4テスト制御フレーム及び前記第3テストデータフレームを受信した第4遅延時間を測定し、且つ前記第3テストデータフレームを受信した後、前記非コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記非コアパスの次のスレーブノードに前記第4テスト制御フレームを転送すること、を含む請求項4に記載の方法。
8. 前記メインノードはコアパスのスレーブノードからの帯域幅要求を受信することと、
   前記メインノードは、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパスの各スレーブノードに送信することと、
   コアパスのスレーブノードは受信した帯域幅マップ情報、第3遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含み、
   又は、
   前記メインノードは非コアパスのスレーブノードからの帯域幅要求を受信することと、
   前記メインノードは前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定することと、
   前記メインノードは確定したパスがプロキシメインノードに跨らないことを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、非コアパスの各スレーブノードに送信することと、
   前記非コアパスのスレーブノードは受信した帯域幅マップ情報、第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含み、
   又は、
   各プロキシメインノードは自体の所在する非コアパスの長さに基づいて、非コアパスにおける余計な時間長さを計算して、算出した余計な時間長さをメインノードに送信することと、
   前記メインノードは非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定することと、
   前記メインノードは確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0よりも大きいことを判断し、前記メインノードは2つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、前記非コアパスにおける各スレーブノードに送信し、前記メインノードは確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0であることを判断し、前記メインノードは1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、非コアパスにおける各スレーブノードに送信することと、
   前記スレーブノードは受信した帯域幅マップ情報、第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信することと、を更に含む請求項4に記載の方法。
9. メインノードであって、
   光バースト伝送ネットワークOBTNのタイムスロット長さに基づいて、OBTNのタイムスロット同期訓練を行うように設定される同期モジュールを備えるメインノード。
10. OBTNに対してパス検出を行って、ネットワークトポロジー構造を取得し、取得したネットワークトポロジー構造からコアパスを選択し、コアパスの長さ、又はコアパスの長さ及び非コアパスの長さを検出するように設定される検出モジュール、及び
    コアパスの長さ、又はコアパス及び非コアパスの長さに基づいてタイムスロット長さを計算するように設定される計算モジュールを更に備える請求項9に記載のメインノード。
11. 前記検出モジュールがOBTNに対してパス検出を行って、ネットワークトポロジー構造を取得することは、
    それぞれ自体に接続される全部のスレーブノード又はプロキシメインノードに、前記メインノードのノード情報が含まれる第1テスト制御フレームを送信し、全部の第1テスト制御フレームを受信した後、前記全部の第1テスト制御フレームにおけるパスを統合して前記ネットワークトポロジー構造を取得することを含む請求項10に記載のメインノード。
12. 前記同期モジュールは、
    OBTNのタイムスロット長さに基づいて、前記コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定し、前記第1時間間隔及びOBTNのタイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定するように設定される請求項9〜11のいずれか1項に記載のメインノード。
13. 前記同期モジュールがOBTNのタイムスロット長さに基づいて、コアパスにおけるメインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定することは、
    OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、前記第2テスト制御フレーム及び前記第1テストデータフレームがメインノードに戻る第1遅延時間を測定して受信し、前記プロキシメインノードからの第2遅延時間を受信し、前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの前記制御フレームの送信が前記データフレームよりも早めた第1時間間隔を確定すること、
    又は、
    OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに第1テストデータフレーム及び第2テスト制御フレームを送信し、前記第2テスト制御フレームの送信から前記第2テスト制御フレームの受信までの第2時間間隔を取得し、取得した第2時間間隔と前記コアパスの長さとの間の差値を計算して第1遅延時間を取得し、前記プロキシメインノードからの第2遅延時間を受信し、前記第1遅延時間及び前記第2遅延時間に基づいて、前記コアパスにおける前記メインノードの制御フレームの送信がデータフレームよりも早めた第1時間間隔を確定すること、を含む請求項12に記載のメインノード。
14. 前記同期モジュールが第1時間間隔及びOBTNのタイムスロット長さに基づいて、前記コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第3遅延時間を確定することは、
    OBTNのタイムスロット長さに基づいて、順に前記コアパスのスレーブノード又はプロキシメインノードに、第3テストデータフレーム及び第4テスト制御フレームを送信し、前記第3テストデータフレームよりも前記第1時間間隔で早めることを維持して前記第4テスト制御フレームを送信することを含む請求項12に記載のメインノード。
15. コアパスのスレーブノードからの帯域幅要求を受信するように設定される第1受信モジュール、及び
    1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパスの各スレーブノードに送信するように設定される第1送信モジュールを更に備え、
    又は、
    非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定するように設定される第1受信モジュール、及び
    確定したパスがプロキシメインノードに跨らないことを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、非コアパスの各スレーブノードに送信するように設定される第1送信モジュールを更に備え、
    又は、
    各プロキシメインノードが送信した非コアパスにおける余計な時間長さを受信し、及び非コアパスのスレーブノードからの帯域幅要求を受信し、前記帯域幅要求に基づいて、前記スレーブノードがデータを受信ノードに送信するパスを確定するように設定される第1受信モジュール、及び
    確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0よりも大きいことを判断し、2つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、前記非コアパスにおける各スレーブノードに送信し、及び確定したパスがプロキシメインノードに跨り且つ前記余計な時間長さが0であることを判断し、1つのタイムスロット長さを採用してデータを送信するようにスレーブノードに指示する1つのタイムスロットの情報を帯域幅マップ情報に含めて、前記コアパス、非コアパスにおける各スレーブノードに送信するように設定される第1送信モジュールを更に備える請求項12に記載のメインノード。
16. プロキシメインノードであって、
    メインノードからの第1テストデータフレーム及び第2テスト制御フレームを受信し、第3テスト制御フレーム及び第2テストデータフレームが自体に戻る第2遅延時間を測定して受信するように設定される第2受信モジュール、及び
    第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送し、前記OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、第2遅延時間をメインノードに送信するように設定される第2送信モジュールを備えるプロキシメインノード。
17. 前記第2受信モジュールは更に、第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成するように設定され、
    前記第2送信モジュールは更に、一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信するように設定される請求項16に記載のプロキシメインノード。
18. 前記第2送信モジュールは更に、OBTNのタイムスロット長さに基づいて、順に前記プロキシメインノードの所在する非コアパスのスレーブノードに第2テストデータフレーム及び第3テスト制御フレームを送信し、前記第2遅延時間をメインノードに送信するように設定され、
    前記第2受信モジュールは更に、前記第3テスト制御フレーム及び前記第2テストデータフレームが前記プロキシメインノードに戻る第2遅延時間を測定して受信し、又は、前記第3テスト制御フレームの送信から前記第3テスト制御フレームの受信までの第3時間間隔を取得し、取得した第3時間間隔と前記自体の所在する非コアパスの長さとの間の差値を計算して第2遅延時間を取得するように設定される請求項16に記載のプロキシメインノード。
19. 前記第2受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定するように設定され、
    前記第2送信モジュールは更に、前記第3テストデータフレームを受信した後、前記コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記コアパスの次のスレーブノードに前記第4テスト制御フレームを転送するように設定される請求項16に記載のプロキシメインノード。
20. 前記第2送信モジュールは更に、
    プロキシメインノードの第3遅延時間及びOBTNのタイムスロット長さに基づいて、非コアパスにおける各スレーブノード又はプロキシメインノード自体の制御フレームの受信又は送信がデータフレームよりも早めた第4遅延時間を確定するように設定される請求項16に記載のプロキシメインノード。
21. 前記第2送信モジュールは、
    OBTNのタイムスロット長さに基づいて、順に前記非コアパスのスレーブノードに第4テストデータフレーム及び第5テスト制御フレームを送信し、第4テストデータフレームよりも前記プロキシメインノードの第3遅延時間と一定の遅延時間との間の差値で早めることを維持して第5テスト制御フレームを送信するように設定される請求項16に記載のプロキシメインノード。
22. 前記第2受信モジュールは更に、メインノードからの第3テストデータフレーム及び第4テスト制御フレームを受信するように設定され、
    前記第2送信モジュールは更に、前記第3テストデータフレーム及び前記第4テスト制御フレームを、前記非コアパスの各スレーブノードに送信するように設定される請求項16に記載のプロキシメインノード。
23. スレーブノードであって、
    第2テスト制御フレーム及び第1テストデータフレームを受信するように設定される第3受信モジュール、及び
    第2テスト制御フレームの一定の遅延時間を受信した後、第2テスト制御フレームをコアパスの次のノードに転送し、第1テストデータフレームを受信した後、直接に第1テストデータフレームをコアパスの次のノードに転送するように設定される第3送信モジュールを備えるスレーブノード。
24. 前記第3受信モジュールは更に、第1テスト制御フレームを受信した後、自体のノード情報を前記第1テスト制御フレームに追加してパスを形成するように設定され、
    前記第3送信モジュールは更に、一定の遅延時間の後に自体に接続される他のノードに、自体のノード情報が追加された第1テスト制御フレームを送信するように設定される請求項23に記載のスレーブノード。
25. 前記第3受信モジュールは更に、第3テスト制御フレーム及び第2テストデータフレームを受信するように設定され、
    前記第3送信モジュールは更に、第3テスト制御フレームの一定の遅延時間を受信した後、第3テスト制御フレームを非コアパスの次のノードに転送し、第2テストデータフレームを受信した後、直接に第2テストデータフレームを非コアパスの次のノードに転送するように設定される請求項23に記載のスレーブノード。
26. 前記第3受信モジュールは更に、自体が第4テスト制御フレーム及び第3テストデータフレームを受信した第3遅延時間を測定するように設定され、
    前記第3送信モジュールは更に、前記第3テストデータフレームを受信した後、前記コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記コアパスの次のスレーブノードに前記第4テスト制御フレームを転送するように設定される請求項23に記載のスレーブノード。
27. 前記第3受信モジュールは更に、自体が第5テスト制御フレーム及び第4テストデータフレームを受信した第4遅延時間を測定するように設定され、
    前記第3送信モジュールは更に、前記第4テストデータフレームを受信した後、非コアパスの次のスレーブノードに前記第4テストデータフレームを転送し、前記第5テスト制御フレームの一定の遅延時間を受信した後、非コアパスの次のスレーブノードに第5テスト制御フレームを転送するように設定される請求項23に記載のスレーブノード。
28. 前記第3受信モジュールは更に、自体が前記第4テスト制御フレーム及び前記第3テストデータフレームを受信した第4遅延時間を測定するように設定され、
    前記第3送信モジュールは更に、前記第3テストデータフレームを受信した後、前記非コアパスの次のスレーブノードに前記第3テストデータフレームを転送し、前記第4テスト制御フレームの一定の遅延時間を受信した後、前記非コアパスの次のスレーブノードに前記第4テスト制御フレームを転送するように設定される請求項23に記載のスレーブノード。
29. 前記第3送信モジュール又は前記第3受信モジュールは更に、
    受信した帯域幅マップ情報、受信した第3遅延時間又は第4遅延時間、及び制御フレームを受信したタイムスロット位置に基づいて、対応するタイムスロット位置においてデータフレーム及び制御フレームを送信又は受信するように設定される請求項23に記載のスレーブノード。
30. プログラム指令が記憶され、該プログラム指令が実行される場合、請求項1〜8のいずれか1項に記載の方法を実行できるコンピュータ読取可能な記憶媒体。

Images