JP2017538167A - パッシブアライメント方式の光学アセンブリ - Google Patents

Abstract

ｘ軸、ｙ軸、及びｚ軸を有する光学アセンブリ（１００）は、（ａ）第１の基板（１０１）及び（ｂ）光電気装置（１１０）を備え、第１の基板は、平面（１０６）、平面に隣接し且つ平面に対して実質的に垂直の第１の壁（１１６）、第１の壁に隣接する第１のレジスタ面（１０３）、及び少なくとも１つの土台（１０４）を有し、少なくとも一部がｚ軸に沿った第１の光軸を有する光学素子（３０１）を収容し、光電気装置（１１０）は、上面（１１１）、上面に対して垂直の第２の光軸（１１２）を有する上面上のアクティブ領域、及び上面上に画定された第１のアライメント要素（１１４）を有し、第１のアライメント要素（１１４）が第１のレジスタ面（１０３）に接触するようにして、光電気装置が第１の壁（１１６）に取り付けられることによって、第２の光軸（１１２）が平面と平行になるように、ｘ軸とｙ軸のうちの少なくとも１つに沿って、光電気装置（１１０）を第１の基板（１０１）上に位置づける。

Description

本発明は、全体的に光学サブアセンブリに関し、特に、基板上に取り付けられた面発光の光電気装置を含み、光電気装置の光軸が基板に平行である、光学サブアセンブリに関する。

光学システム及び光学装置は、一般的に、光電気装置（ＯＥＤ）が基板又はプラットフォーム上でファイバ及び導波管などの光導管と一体化された光学アセンブリ（ＯＡ）を備える。これらのＯＡの有効性に不可欠なものは、ＯＥＤとこの光導管との位置合わせである。一般的に、ＯＥＤを位置合わせするための２つのアライメントアプローチとして、アクティブアライメント及びパッシブアライメントがある。パッシブアライメントでは、一般的に、レジストレーション又はアライメントの特徴が、部品が搭載されるプラットフォーム上だけでなく、直接部品上でも、作り上げられる。それから、部品が、アライメントの特徴を使用してプラットフォーム上に位置付けられ、その場所に取り付けられる。アクティブアライメントでは、ＯＥＤはプラットフォーム上に載置される。しかし、最適な光性能を提供するために、プラットフォームに取り付けられる前に、部品が操作されながら、光信号がその部品を通して伝送される。最適な光性能が得られると、部品はプラットフォームに取り付けられる。アクティブアライメントは、パッシブアライメントよりも正確である傾向があるけれども、パッシブアライメントは高速且つ大量の自動製造が容易であるため、パッシブアライメントが好まれる。

光通信技術において、好ましいＯＥＤの一つは、面発光検出装置である。しかし、感光面を備え上面で受光する又は発光する垂直共振器面発光レーザ（ＶＣＳＥＬ）及び光検出器（ＰＩＮフォトダイオード）などの装置は、光ファイバと位置合わせするのが難しい傾向にある。一般的に、シリコンの光学ベンチを使用した装置とファイバの位置合わせを有効にするためには、装置をファイバと異なる面上にして、反射面によって装置とファイバとの間で光を伝達しなければならない。このような技術はパッシブアライメントをある程度可能にするというメリットがあるけれども、一般的に、光を反射面によって適当に反射するためには、装置を所定位置にアクティブに位置合わせすることが必要になる。さらに、反射面を使用すると、分散効果によって各光学面で被る固有損失が原因で、結合効率が減少する。

よって、ファイバと装置を光学的に結合するためのより効率的なシステムが必要である。このようなシステムの一つが、米国特許第５９０５８３１号明細書に開示されている。米国特許第５９０５８３１号明細書は、参照によって、本明細書に組み込まれる。米国特許第５９０５８３１号明細書は、面発光ＯＥＤがパッシブアライメント部材上に取り付けられ、次にファイバを含む基板に取り付けられ、それによって、ＯＥＤを基板内で保持されているファイバとパッシブに位置合わせするシステムを開示している。

米国特許第５９０５８３１号明細書

このようなシステムはパッシブアライメントと製造のし易さを提供するけれども、出願人は、システムをさらに簡単化し、光学性能を改善し（挿入損失を低減し）、さらに製造のし易さを向上する必要性を見いだした。本発明は、とりわけ、これらの必要性を実現する。

本発明のいくつかの態様の基本的な理解を提供するために、本発明の簡単な要約を以下に提示する。この要約は、本発明の広範囲にわたる概要ではない。この要約は、本発明の主要な／重要な要素を特定する又は本発明の範囲を明らかにすることを目的としていない。唯一の目的は、後述するより詳細な説明の前置きとして簡単な形式で、本発明のいくつかの概念を提示することである。

本発明は、ＯＥＤの光軸が基板と平行になるように、アクティブな上面（例えば、ＶＣＳＥＬ又はＰＩＮダイオード）を備えたＯＥＤを基板に対して垂直に取り付けることによって、光挿入損失を低減することを可能にする。これにより、ＯＥＤを光導管又は基板上の別の光構造物に直接結合することができるようになる。光の方向を変えるためにさらなる要素を必要としない。それ故、挿入損失の起こりうる要因が低減される。

良好な結合を得るためには、光学部品を正確に位置合わせする必要がある。これは、ＯＥＤを基板に対して垂直に載置する場合、簡単ではない。ＯＥＤダイのエッジは、（例えば、ダイシングソーを使用して）ダイシング工程において生成されるけれども、一般的にＯＥＤのアクティブな光学領域に関して必要とされる精度を有していない。それ故、ＯＥＤをそのエッジに取り付けることは、一般的に、実行可能な選択ではない。

出願人は、位置合わせのためにＯＥＤの複数のエッジに依存するよりもむしろ、ＯＥＤの非機能的な領域が、標準のフォトリソグラフィー技術によって、エッチングされて又は層状にされて、パッシブアライメントのために使用されうる非常に精密な機械的特徴（例えば、エッジ、円柱、四角形、三角形）を生成してもよいことに気づいた。これは、ＯＥＤダイがまだウェハ形状であるときに、チップ製造産業において一般的な工程を使用してなされる。これは、非常に高い精度を実現することができる。この方法で、機能的な光学領域の位置は、機械的なアライメント特徴に関して明確に画定される。一実施形態において、機能的な領域とアライメント要素は、同一のフォトリソグラフィー工程を使用して、ＯＥＤの表面上で画定され、公差の蓄積が低減される。それから、ＯＥＤは、収容部内に横向きに載置される。収容部には、位置合わせの基準面、すなわちレジスタ面（例えば、シリコン内のエッチングされたＶ溝）が存在する。

本発明の一態様は、基板に対して垂直に取り付けられ且つパッシブアライメントによって１つ以上の軸に沿って位置合わせされたＯＥＤを備えた光学アセンブリである。一実施形態において、ｘ軸、ｙ軸、及びｚ軸を有する光学アセンブリは、（ａ）第１の基板及び（ｂ）光電気装置（ＯＥＤ）を備え、（ａ）第１の基板は、平面、平面に隣接し且つ平面に対して垂直の第１の壁、第１の壁に隣接する第１のレジスタ面、及び少なくとも１つの土台を有し、少なくとも一部がｚ軸に沿った第１の光軸を有する光学素子を収容し、（ｂ）光電気装置（ＯＥＤ）は、上面、上面に対して垂直の第２の光軸を有する上面上のアクティブ領域、及び上面上に画定された第１のアライメント要素を有し、第１のアライメント要素が第１のレジスタ面に接触するようにして、ＯＥＤが第１の壁に取り付けられることによって、第２の光軸が平面と平行になるように、ｘ軸とｙ軸のうちの少なくとも１つに沿って、ＯＥＤを第１の基板上に位置づける。

本発明における光学アセンブリの一実施形態を示し、光電気装置（ＯＥＤ）が基板から離れた状態を示している。 適当な位置にＯＥＤを備えた図１の光学アセンブリを示す。 図１の光学アセンブリの上にファイバが配置された状態を示す。 本発明における光学アセンブリの代替の実施形態を示し、ＯＥＤが基板から離れた状態を示している。 基板と一体化されたＯＥＤを備える図４の光学アセンブリを示す。 基板内でＯＥＤを前方に付勢する付勢部材を備えた、図１の光学アセンブリの概略の側面図を示す。

図１〜図３を参照すると、本発明の光学アセンブリ（ＯＡ）１００の一実施形態が示されている。ＯＡは、本明細書において、ｘ軸、ｙ軸、及びｚ軸に関連して記載されているけれども、このような方向は、説明のためだけを目的としていて、本発明を限定するものとして解釈されるべきでないことを理解すべきである。ＯＡ１００は、平面１０６を有する第１の基板１０１を備える。第１の基板は、平面に垂直な第１の壁１１６を有する。本実施形態において、第１の壁１１６は、平面内の空洞１０２の一部を画定する。第１の基板１０１は、さらに、第１の壁に隣接した第１のレジスタ面１０３と、光導管３０２（図３参照）などの光学素子３０１を収容するための土台１０４を有する。土台１０４は、少なくとも一部が、第１の壁１１６から基板のエッジ１０５までｚ軸に沿って延在する。ＯＡ１００は、さらに、光電気装置（ＯＥＤ）１１０を備える。ＯＥＤ１１０は、上面１１１と、上面に垂直な光軸１１２を有する。ＯＥＤ１１０は、上面に又は上面に隣接して画定された第１のアライメント要素１１３を有する。ＯＥＤ１１０は、第１の壁１１６に寄せて取り付けられるように構成されていて、（図２及び図３に示されるように）第１のアライメント要素が第１のレジスタ面に接触し、ＯＥＤがｘ軸とｙ軸のうちの少なくとも１つに沿って第１の基板上に位置づけられ、且つ光軸１１２が平面１０６に平行になるように位置づけられる。

本発明のＯＡのアライメント要素とレジスタ面の実施形態は多様である。例えば、図１〜図３に示される実施形態のように、第１のアライメント要素１１３は、複数の軸に沿った位置合わせを提供するように形成される。特に、本実施形態のアライメント要素１１３は、ファイバの一部（半円筒）のように形成されていて、ファイバがファイバ溝１１８に取り付けられるのと同一の方法で、ファイバ溝１１８内に固定される。より具体的には、本実施形態の土台１０４はファイバ溝１１８であって、図３に示されるファイバ３０２を収容する。第１のレジスタ面１０３は、第１の壁１１６に隣接するファイバ溝１１８の一部を含む。光導管３０２は、本実施形態においてファイバ３０２であって、一定の断面形状、すなわち、特定の半径を有する曲線形状を有する。アライメント要素１１３の曲率は、ファイバ３０２の曲率と同一である。ファイバとアライメント要素は同一の曲線形状を持つため、両方とも同一の方法でファイバ溝１１８内に固定される。（正確な外径を持つ）ファイバがファイバ溝に配置されるときに、ファイバが基板のｘ軸及びｙ軸の両方で位置合わせされるように、Ｖ溝などの溝を基板内で正確にエッチング可能であることは周知である。よって、図１に示す実施形態において、アライメント要素１１３は、光ファイバ３０２と本質的に同一のｘ軸及びｙ軸に沿って、ファイバ溝内に位置付けられる。言い換えると、ＯＥＤとファイバは、基板のＶ溝に同一の方法で位置合わせされる。このように、ＯＥＤとファイバの精度だけが位置合わせのために関心があり、Ｖ溝の精度（位置及び角度）は、ＯＥＤとファイバの互いの位置合わせに影響を及ぼさない。このように、収容部に関して厳密な寸法の要件は必要とされない。よって、製造コストを低くできる可能性があり、且つ別の材料及び別の工程を使用した、このような部分の製造の可能性が広がる。

別の実施形態では、１つ又は複数の簡単なアライメント要素が使用され、各アライメント要素が特定の軸に沿ってＯＥＤを位置づける。これらのアライメント要素は、対応するレジスタ面に接触する簡単な面又はエッジを有するだけであってもよい。例えば、「チップ上のテーパ」構成が用いられてもよい。特に、図４及び図５に示されるＯＡ４００を参照すると、ＯＥＤ４１０は、上面４１１と、ｘ軸に沿って延在するエッジ／壁である第１のレジスタ面４１３と、ｙ軸に沿って延在するエッジ／壁である第２のアライメント要素４５１とを有する。第１の基板４０１は、対応するレジスタ面を有する。特に、本実施形態において、第１の基板４０１は、図１に示された空洞１０２に類似する空洞４０２を有し、複数のレジスタ面４０３，４５０を画定する。第１のレジスタ面４０３は、空洞に隣接する平面４０６の一部であって、ｘ軸に沿って延在する。この場合、第１のレジスタ面が、実際上の理由により選択されて、基板の平面に一致する。図４において、第１のレジスタ面が、平面４０６の一部として示されているけれども、第１のレジスタ面は、平面と一致していてもよいし、又は平面と平行であってもよいことは理解されるべきである。例えば、レジスタ面が、平面内にエッチングされて又は平面上に載置されて、後述する同一のｙ軸アライメントを提供してもよい。第２のレジスタ面４５０は、空洞４０２の第１の壁４１４内に画定されたエッジ／壁であって、ｙ軸に沿って延在する。第１のレジスタ面のように、この構成は多様であってもよい。第１のアライメント要素４１３と第１のレジスタ面４０３が連携して、ＯＥＤ４１０を図５に示すｙ軸に沿って位置付け、第２のアライメント要素４５１と第２のレジスタ面４５０が連携して、ＯＥＤ４１０をｘ軸に沿って位置合わせする。別の実施形態では、ｙ軸のアライメント特徴のみが使用されて、アセンブリをつかんで配置している間にｘ軸の位置合わせがアクティブに実行される。パッシブアライメントを使用して２つの軸に沿った許容可能な位置合わせを達成できる場合、又はパッシブアライメントを使用して１つの軸に沿った許容可能な位置合わせを達成して、アクティブアライメントが残りの軸のためにしか必要とされない又は微調整のために必要とされる場合に、製造時間と製造コストの大幅な低減が実現されうる。

ＯＥＤをｚ軸に沿って位置付けるためのアライメント要素と基準面の様々な実施形態がある。例えば、一実施形態において、ＯＥＤ１１０は上面１１１の一部であるアライメント要素１１４を有し、基板は空洞１０２の第１の壁１１６の一部であるレジスタ面１１５を有する。アライメント要素１１４とレジスタ面１１５が、図１〜図３において、より大きな平面の一部として示されているけれども、アライメント要素１１４とレジスタ面１１５は平面に隣接してもよく、例えば、それぞれの平面にエッチングされるか又はそれぞれの平面から突き出てもよいことは理解されるべきである。ＯＥＤが空洞１０２内において前方に付勢されるときに、アライメント要素１１４とレジスタ面１１５は連携して、ｚ軸に沿ってＯＥＤを位置付ける。

異なるアプローチが、空洞１０２内でＯＥＤを前方に付勢するために、使用されてもよい。例えば、一実施形態では、空洞１０２がＯＥＤ１１０をぴったり収容するように構成される。例えば、土台が空洞内で画定されていて、その空洞の第１の壁１１６に対して、アライメント要素１１４が付勢される。別の実施形態では、空洞は、公差がある状態でＯＥＤを収容するように構成され、上面１１１と反対側６０２にある少なくとも１つの付勢部材６０１が使用されて、アライメント要素１１４が壁に対して付勢される。一実施形態では、付勢部材は、コンプライアント材料を含む。別の実施形態では、付勢部材は、図６に示すようなくさび状である。別の実施形態では、付勢部材は、くさび状で且つコンプライアント材料で構成される。さらに別の実施形態では、ＯＥＤと第１の壁との間の接着剤が硬化して、ＯＥＤを適当な場所に永久的に保持することによって、ＯＥＤは第１の壁に対して保持される。本開示を考慮すると、ＯＥＤを第１の壁に付勢するためのさらに別のアプローチが当業者にわかるであろう。

本開示を考慮すると、ＯＥＤをｘ軸、ｙ軸、及びｚ軸に沿って位置合わせするためのさらに別のアライメント要素と基準面の構成が当業者にわかるであろう。例えば、レジスタ面がアラインメント要素を収容するか、又はアライメント要素がレジスタ面を収容するかは、本明細書において別のことが記載されていない限り、重要ではない。同様に、レジスタ面及びアライメント要素は、平面、エッジ、又は形成された突起／空洞であってもよい。複数のレジスタ面又はアライメント要素を使用して、ＯＥＤをＯＡのｘ軸、ｙ軸、及びｚ軸に関して位置合わせしてもよい、又は２つ以上の軸に沿った位置合わせが、単一の対応するレジスタ面／アライメント要素のセットによって実現されてもよいことは理解されるべきである。本明細書を考慮することによって当業者には明らかになる本出願の要求に基づいて、本明細書に記載の様々なアライメント要素／レジスタ面の構成が組み合わされて、任意の組み合わせで合致しうることもまた理解すべきである。

図１及び図４は、基板内の空洞の中に配置されているＯＥＤを示しているけれども、ＯＥＤは、空洞内に配置される必要はなく、別の実施形態では、基板の側面に画定された第１の壁に接着されてもよいことを理解すべきである。より具体的には、空洞の用意を避け、代わりに、上述したアライメント要素とレジスタ面とを使用して、基板の側面又はエッジにＯＥＤを固定することが、いくつかの応用において有利である。このような実施形態は、基板内に空洞を生成する又は掘る必要性を避けるという利点を有する。

ＯＥＤは、アクティブな上面（又は下面）から光を供給し、検出し、及び／又は制御する任意の電気装置であってもよく、例えば、垂直共振器面発光型レーザ（ＶＣＳＥＬ）、フォトダイオード、及びフォトニクスプロセッサを含む。

ＯＥＤが光学的に結合する光学素子は、ＯＥＤに光学的に直接結合されうる任意の公知の部品又は後に開発された部品であってもよい。例えば、一実施形態において、光学素子は光導管である。本明細書で使用されているように、用語「光導管」は、一定方向において光信号の伝搬を促進するための任意の既知の媒体のことを言う。一般的な光導管は、例えば、光ファイバ、及び平面状の光導波管を含む。このような光導管は、一般的に、必須ではないが、コアと、コア周辺のクラッドとを含み、光導管に沿って光の伝搬を促進する。

別の実施形態において、光学素子は、光を供給し、検出し、及び／又は制御する別のＯＥＤ（例えば、フォトニクスプロセッサ、例えば、光信号を受信し、その信号を処理して、対応する信号を送信するＣＭＯＳフォトニックプロセッサ、電気光学メモリ、電気光学ランダムアクセスメモリ（ＥＯ−ＲＡＭ）、又は電気光学ダイナミックランダムアクセスメモリ（ＥＯ−ＤＲＡＭ）、光学メモリ（ＥＯ論理チップ）を管理するための電気光学論理チップ、レーザ、例えば、垂直共振器面発光型レーザ（ＶＣＳＥＬ）、二重チャネルプレーナ埋め込みヘテロ構造型（ＤＣ−ＰＢＨ）、埋め込み三日月型（ＢＣ）、分布帰還型（ＤＦＢ）、分布ブラッグ反射器（ＤＢＲ）、発光ダイオード（ＬＥＤ）、例えば、面発光ＬＥＤ（ＳＬＥＤ）、エッジ放射ＬＥＤ（ＥＬＥＤ）、スーパールミネッセントダイオード（ＳＬＤ）、及びフォトダイオード、例えば、ＰＩＮ（Ｐ Ｉｎｔｒｉｎｓｉｃ Ｎ）、アバランシェフォトダイオード（ＡＰＤ））である。

さらに別の実施形態において、光学素子は、光エネルギーを別の形態に変換しない且つ状態を変化させないパッシブ部品（例えば、ファイバ、レンズ、アド／ドロップ・フィルタ、アレイ導波路回折格子（ＡＷＧ）、ＧＲＩＮレンズ、スプリッタ／カプラ、平面型導波管、又は減衰器）である。別の実施形態において、光学素子は、光エネルギーを別の形態に変換しないが、制御信号に応じて状態を変化させるハイブリッド素子（例えば、スイッチ、変調器、減衰器、及び波長可変フィルタ）である。光学素子は、単一のディスクリート素子であってもよいし、又は素子アレイとして組み立てられるか又は一体化されてもよいこともまた理解されるべきである。

土台は、光学素子を収容するように構成された基板上の構造的な特徴である。土台の構成は、光学素子に応じて必然的に変化する。例えば、光学素子がファイバなどの光導管の場合、土台は、平面にエッチングされた溝、例えばＶ溝であってもよい。このような溝は公知であって、光ファイバを収容して、その光ファイバをｘ軸及びｙ軸に沿って正確に位置付ける。光学素子が導波管の場合、土台は、導波管を配置可能なエッチングされた堀又は類似の構造であってもよい。これに代えて、土台は、例えば、フォトリソグラフィーを使用して、平面に載置された壁などの構造であってもよい。さらに別の実施形態では、土台は、はんだパッド又はＯＥＤ用の別の相互接続であってもよい。本開示を考慮すると、さらに別の実施形態が当業者には明らかになるであろう。

本明細書に記載のＯＡパッケージ構成は、製造性を促進する。例えば、図１〜図３を参照すると、一実施形態において、ＯＥＤの非機能的領域がエッチングされて、上述したようなパッシブアライメントに使用されうるアライメント要素１１３が生成される。これは、好ましくは、ＯＥＤダイがまだウェア形状である間に、チップ製造産業において一般的な工程を使用して、行われる。これは、非常に高い精度を実現可能である。例えば、アクティブな部分とアライメント特徴の限界寸法の全てが、同一のフォトリソグラフィー工程においてマスキングされうる。同様に、このマスキングは、エッチング、又は基板上に高度の位置で載置されうるフォトレジスト又は別の高分子材料などの材料の載置を容易にするのにも使用されうる。

それから、ＯＥＤは、レジスタ面（例えば、シリコン内でエッチングされたＶ溝）がある基板内で横向きに載置されうる。一実施形態において、ＯＥＤは、専用機器によってつかんで配置され、接着剤によってその場所に接着される。横向き及び上下方向（図に示す方向のことを言う）の位置付けは、上述したアライメント特徴によって生じる。

任意に、ＯＥＤへの電気的接続は、導体パッド領域内で半田ペーストの液滴を投与することによって生成される。その後、リフロー工程により半田接合が生成される。しかし、電気的接続は、例えば、ＰＣＢのような別の構成要素を任意で含む別の手段によって行われてもよい。

上述の説明は例であって限定するものではなく、明らかな変更は本発明の精神から逸脱することなく当業者によって行われうることは理解されるべきである。従って、明細書は、特許請求の範囲で定義した発明の精神と範囲内に含まれうる代替、変更、及び等価を含むことを意図している。

Claims (16)

1. ｘ軸、ｙ軸、及びｚ軸を有する光学アセンブリであって、
   第１の基板及び光電気装置（ＯＥＤ）を備え、
   前記第１の基板は、平面、前記平面に隣接し且つ前記平面に対して実質的に垂直の第１の壁、前記第１の壁に隣接する第１のレジスタ面、及び少なくとも１つの土台を有し、少なくとも一部が前記ｚ軸に沿った第１の光軸を有する光学素子を収容し、
   前記光電気装置（ＯＥＤ）は、上面、前記上面に対して垂直の第２の光軸を有する前記上面上のアクティブ領域、及び前記上面上に画定された第１のアライメント要素を有し、前記第１のアライメント要素が前記第１のレジスタ面に接触するようにして、前記ＯＥＤが前記第１の壁に取り付けられることによって、前記第２の光軸が前記平面と平行になるように、前記ｘ軸と前記ｙ軸のうちの少なくとも１つに沿って、前記ＯＥＤを前記第１の基板上に位置付ける、
   光学アセンブリ。
2. 前記光学素子は光導管であり、前記土台は前記第１の壁から前記基板のエッジまで延在する溝である、請求項１に記載の光学アセンブリ。
3. 前記第１のレジスタ面は、前記土台の少なくとも一部を含み、
   前記光導管は、ファイバであり、
   前記光学アセンブリは、さらに、前記土台内に配置された前記ファイバを含む、
   請求項２に記載の光学アセンブリ。
4. 前記土台は、溝を含み、
   前記第１のレジスタ面は、前記第１の壁に隣接する前記溝の一部を含み、
   前記光学素子は、特定の断面形状を有し、
   前記アライメント要素は、少なくとも一部において、前記特定の断面形状と同一の形状を有し、
   前記アライメント要素は、前記光学素子と実質的に同じように前記ｘ軸及び前記ｙ軸に沿った前記溝内に位置付けされる、
   請求項１に記載の光学アセンブリ。
5. 前記基板は、前記第１の壁に隣接した第２のレジスタ面を画定し、
   前記上面は、前記第２のレジスタ面と接触して、前記ＯＥＤを前記ｚ軸に沿って位置付けるための第２のアライメント要素を少なくとも含む、
   請求項４に記載の光学アセンブリ。
6. 前記第２のレジスタ面は、前記第１の壁の一部であり、
   前記第２のアライメント要素は、前記平面上の又は前記平面に隣接する少なくとも１つの面であり、
   前記少なくとも１つの面が前記第１の壁に接触して、前記ＯＥＤを前記ｚ軸に沿って位置付ける、
   請求項５に記載の光学アセンブリ。
7. 前記基板は、空洞を画定し、
   前記空洞内の一面は、前記第１の壁によって画定される、
   請求項１に記載の光学アセンブリ。
8. 前記上面上の又は前記上面に隣接する少なくとも一面が前記第１の壁に対して付勢して、前記空洞は前記ＯＥＤをぴったり収容する、
   請求項７に記載の光学アセンブリ。
9. 前記空洞は、公差がある状態で前記ＯＥＤを収容するように構成され、
   前記ＯＥＤは、前記上面と反対側にある少なくとも１つの付勢部材を有し、前記少なくとも一つの面を前記第１の壁に対して付勢する、
   請求項７に記載の光学アセンブリ。
10. 前記少なくとも１つの付勢部材は、コンプライアント材料を含む、請求項９に記載の光学アセンブリ。
11. 前記少なくとも１つの付勢部材は、くさび状部材を含む、請求項９に記載の光学アセンブリ。
12. 前記基板は、第２のレジスタ面を画定し、
    前記上面は、前記第２のレジスタ面と接触して、前記ＯＥＤを前記ｘ軸、前記ｙ軸、又は前記ｚ軸に沿って位置付けるための第２のアライメント要素を少なくとも含む、
    請求項１に記載の光学アセンブリ。
13. 前記第１のアライメント要素は、前記ｘ軸に沿った少なくとも１つのエッジであり、
    前記第１のレジスタ面は、前記ＯＥＤを前記ｙ軸に沿って位置付けるための、前記平面上の又は前記平面に隣接した少なくとも１つの面である、
    請求項１２に記載の光学アセンブリ。
14. 前記第２のアライメント要素は、前記ＯＥＤを前記ｚ軸に沿って位置付けるための、前記上面に一致する又は平行する少なくとも１つの面を含む、
    請求項１３に記載の光学アセンブリ。
15. 前記基板は、前記空洞に隣接する第３のレジスタ面を画定し、
    前記ＯＥＤは、さらに、前記第３のレジスタ面に接触して、前記ＯＥＤを前記ｘ軸に沿って位置付けるための第３のアライメント要素を含む、
    請求項１４に記載の光学アセンブリ。
16. 前記第３のレジスタ面は、前記基板内の垂直の壁であり、
    前記第３のアライメント要素は、前記垂直の壁に接触して、前記ＯＥＤを前記ｘ軸に沿って位置付けるための垂直エッジを含む、
    請求項１５に記載の光学アセンブリ。

Images