JP2017533491A - 情報処理方法、装置及びコンピュータ記憶媒体 - Google Patents
情報処理方法、装置及びコンピュータ記憶媒体 Download PDFInfo
- Publication number
- JP2017533491A JP2017533491A JP2017510523A JP2017510523A JP2017533491A JP 2017533491 A JP2017533491 A JP 2017533491A JP 2017510523 A JP2017510523 A JP 2017510523A JP 2017510523 A JP2017510523 A JP 2017510523A JP 2017533491 A JP2017533491 A JP 2017533491A
- Authority
- JP
- Japan
- Prior art keywords
- dft
- module
- port
- chip
- requires
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/333—Design for testability [DFT], e.g. scan chain or built-in self-test [BIST]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Integrated Circuits (AREA)
- Microelectronics & Electronic Packaging (AREA)
Abstract
Description
チップ内のDFT処理を必要とするモジュールを確定することと、
インクルード(include)方式を通して、前記DFT処理を必要とするモジュール内にDFT信号伝送チャネルを確立し、対応するポート信号を用いて、チャネルファイルを生成することと、
インスタンス化された引用関係(instantiated reference relationship)に基づいて、前記チップの最上層まで層毎に前記DFT信号伝送チャネルが相互貫通(interpenetrate)されることと、
を含む。
前記チップのコードファイルタイプに応じてRTLコードを確定することと、
前記RTLコード内のクロック及びリセットユニットライブラリに基づいて前記DFT処理を必要とするモジュールを確定することと、
を含む。
前記チップのコードファイルリストに基づいて前記チップコードのファイルの位置情報を取得することと、
前記位置情報に基づいて前記チップのコードファイルを探し出すことと、
を含む。
include方式を通して、前記DFT処理を必要とするモジュール内のポート宣言、ポート記述及びポートのインスタンス化の三つの位置に前記DFT信号伝送チャネルを確立することである。
前記DFT処理を必要とするモジュールのポート信号に対して統計を行うことと、
機能及びポート名に基づき、統計後の前記DFT処理を必要とするモジュールのポート信号に対して合併処理を行うことと、
処理後のポート信号に基づき、include方式を通して、前記DFT処理を必要とするモジュールにDFT信号伝送チャネルを確立することと、
を含む。
インスタンス化関係、階層関係及び前記DFT信号伝送チャネルのマッチング性と正確性を検査することを含む。
チップ内のDFT処理を必要とするモジュールを確定するように構成される確定ユニットと、
include方式を通して、前記DFT処理を必要とするモジュール内にDFT信号伝送チャネルを確立するように構成されるチャネル確立ユニットと、
対応するポート信号及び確立されたDFT信号伝送チャネルを用いて、チャネルファイルを生成するように構成されるファイル生成ユニットと、
インスタンス化された引用関係に基づいて前記チップの最上層まで層毎に前記DFT信号伝送チャネルが相互貫通されるように構成される相互貫通ユニットとを含む。
前記チップのコードファイルタイプに応じてRTLコードを確定するように構成される第1確定モジュールと、
前記RTLコード内のクロック及びリセットユニットライブラリに基づいて前記DFT処理を必要とするモジュールを確定するように構成される第2確定モジュールとを含む。
前記チップのコードファイルリストに基づいて前記チップコードのファイルの位置情報を取得するように構成される取得モジュールと、
前記位置情報に基づいて前記チップのコードファイルを探し出すように構成される検索モジュールとを含む。
図1に示すように本発明の実施例の情報処理方法は下記のステップを含む。
前記チップのコードファイルリストに基づいて前記チップコードのファイルの位置情報を取得することと、
前記位置情報に基づいて前記チップのコードファイルを探し出すことと、を含むことが可能である。
前記DFT処理を必要とするモジュールのポート信号に対して統計を行うことと、
機能及びポート名に基づき、統計後の前記DFT処理を必要とするモジュールのポート信号に対して合併処理を行うことと、
それに応じて、処理後のポート信号に基づき、include方式を通して、前記DFT処理を必要とするモジュールにDFT信号伝送チャネルを確立することと、を含む。
インスタンス化関係、階層関係及び前記DFT信号伝送チャネルのマッチング性と正確性を検査して、インスタンス化関係、階層関係及び前記DFT信号伝送チャネルのマッチング性と正確性を検証することを含む。このように、確立されたチャネルの正確性を有効に確保することができる。
本実施例の応用場面は、Perl言語を採用してスクリプトのコーディングを行い、ワークステーションのオペレーション環境に基づいて前記Perl言語のスクリプトの実行に適する環境を構築し、対応する処理しようとするRTLコードファイルとスクリプトが共同プラットホームに格納され、前記スクリプトのオペレーションプラットホームは純粋なコマンドラインのオペレーションをサポートする。図2に示すように本実施例情報処理の方法は、以下のステップを含む。
ステップ208において、前記スクリプトは、インスタンス化された引用関係に基づいて、前記チップの最上層まで層毎に前記DFT信号伝送チャネルが相互貫通され、その後にステップ209を実行する。
本発明の実施例の方法を実現するために、本実施例は情報処理装置を提供し、図7に示すように、該情報処理装置は、確定ユニット71、チャネル確立ユニット72、ファイル生成ユニット73及び相互貫通ユニット74を含む。
Claims (12)
- 情報処理方法であって、
チップ内のテスト容易化設計(DFT)処理を必要とするモジュールを確定することと、
インクルード(include)方式を通して、前記DFT処理を必要とするモジュール内にDFT信号伝送チャネルを確立し、対応するポート信号を用いて、チャネルファイルを生成することと、
インスタンス化された引用関係に基づいて、前記チップの最上層まで層毎に前記DFT信号伝送チャネルが相互貫通されることと、
を含む、前記情報処理方法。 - 前記チップ内のDFT処理を必要とするモジュールを確定することは、
前記チップのコードファイルタイプに応じてレジスタ転送レベル記述(RTL)コードを確定することと、
前記RTLコード内のクロック及びリセットユニットライブラリに基づいて前記DFT処理を必要とするモジュールを確定することと、
を含む請求項1に記載の情報処理方法。 - 前記チップのコードファイルタイプに応じてRTLコードを確定する前に、
前記チップのコードファイルリストに基づいて前記チップコードのファイルの位置情報を取得することと、
前記位置情報に基づいて前記チップのコードファイルを探し出すことと、
をさらに含む請求項2に記載の情報処理方法。 - 前記include方式を通して、前記DFT処理を必要とするモジュール内にDFT信号伝送チャネルを確立することは、
include方式を通して、前記DFT処理を必要とするモジュール内のポート宣言、ポート記述及びポートのインスタンス化の三つの位置に前記DFT信号伝送チャネルを確立することである
請求項1に記載の情報処理方法。 - 前記DFT処理を必要とする一つのモジュール内に二つ以上のクロック、リセットユニットライブラリがインスタンス化された場合、前記include方式を通して、前記DFT処理を必要とするモジュール内のポート宣言、ポート記述及びポートのインスタンス化の三つの位置に前記DFT信号伝送チャネルを確立する前に、
前記DFT処理を必要とするモジュールのポート信号に対して統計を行うことと、
機能及びポート名に基づき、統計後の前記DFT処理を必要とするモジュールのポート信号に対して合併処理を行うことと、
処理後のポート信号に基づき、include方式を通して、前記DFT処理を必要とするモジュールにDFT信号伝送チャネルを確立することと、
をさらに含む請求項1に記載の情報処理方法。 - インスタンス化関係、階層関係及び前記DFT信号伝送チャネルのマッチング性と正確性を検査することをさらに含む
請求項1に記載の情報処理方法。 - 情報処理装置であって、
チップ内のDFT処理を必要とするモジュールを確定するように構成される確定ユニットと、
include方式を通して、前記DFT処理を必要とするモジュール内にDFT信号伝送チャネルを確立するように構成されるチャネル確立ユニットと、
対応するポート信号及び確立されたDFT信号伝送チャネルを用いて、チャネルファイルを生成するように構成されるファイル生成ユニットと、
インスタンス化された引用関係に基づいて前記チップの最上層まで層毎に前記DFT信号伝送チャネルが相互貫通されるように構成される相互貫通ユニットと、
を含む前記情報処理装置。 - 前記確定ユニットは、
前記チップのコードファイルタイプに応じてRTLコードを確定するように構成される第1確定モジュールと、
前記RTLコード内のクロック及びリセットユニットライブラリに基づいて前記DFT処理を必要とするモジュールを確定するように構成される第2確定モジュールと、
を含む請求項7に記載の情報処理装置。 - 前記確定ユニットは、
前記チップのコードファイルリストに基づいて前記チップコードのファイルの位置情報を取得するように構成される取得モジュールと、
前記位置情報に基づいて前記チップのコードファイルを探し出すように構成される検索モジュールと、
をさらに含む請求項8に記載の情報処理装置。 - 前記チャネル確立ユニットはさらに、前記DFT処理を必要とするモジュールのポート信号に対して統計を行い、機能及びポート名に基づいて統計後の前記DFT処理を必要とするモジュールのポート信号に対して合併処理を行い、処理後のポート信号に基づいてinclude方式を通して、前記DFT処理を必要とするモジュールにDFT信号伝送チャネルを確立するように構成される
請求項7に記載の情報処理装置。 - インスタンス化関係、階層関係及び前記DFT信号伝送チャネルのマッチング性と正確性を検査するように構成される検査ユニットをさらに含む
請求項7に記載の情報処理装置。 - コンピュータ記憶媒体であって、
1つのセットの命令を含み、前記命令を実行する時に、少なくとも一つのプロセッサによって請求項1〜6のいずれか1項に記載の情報処理方法が実行される、前記コンピュータ記憶媒体。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201410419098.4A CN105468797B (zh) | 2014-08-22 | 2014-08-22 | 一种信息处理方法及装置 |
CN201410419098.4 | 2014-08-22 | ||
PCT/CN2015/078319 WO2016026328A1 (zh) | 2014-08-22 | 2015-05-05 | 一种信息处理方法、装置及计算机存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017533491A true JP2017533491A (ja) | 2017-11-09 |
JP6387182B2 JP6387182B2 (ja) | 2018-09-05 |
Family
ID=55350169
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017510523A Active JP6387182B2 (ja) | 2014-08-22 | 2015-05-05 | 情報処理方法、装置及びコンピュータ記憶媒体 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10354031B2 (ja) |
EP (1) | EP3185027B1 (ja) |
JP (1) | JP6387182B2 (ja) |
CN (1) | CN105468797B (ja) |
WO (1) | WO2016026328A1 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN107301256B (zh) * | 2016-04-15 | 2020-11-10 | 深圳市中兴微电子技术有限公司 | 一种集成电路的验证方法及装置 |
CN106126186B (zh) * | 2016-08-29 | 2023-07-11 | 北京声智科技有限公司 | 一种多通道音频信号并行采集装置 |
CN109802710B (zh) * | 2017-11-16 | 2021-09-17 | 深圳市中兴微电子技术有限公司 | 一种实现码本生成的方法及装置 |
CN109828290A (zh) * | 2019-01-31 | 2019-05-31 | 泰斗微电子科技有限公司 | 定位芯片的信息处理的方法及终端设备 |
CN110442929B (zh) * | 2019-07-18 | 2023-08-01 | 上海磐启微电子有限公司 | 一种基于perl实现芯片***顶层自动例化的方法 |
CN112559399A (zh) * | 2020-11-27 | 2021-03-26 | 山东云海国创云计算装备产业创新中心有限公司 | 一种多axi接口的ddr控制器及其控制方法 |
CN112764987B (zh) * | 2021-01-07 | 2021-12-24 | 无锡众星微***技术有限公司 | 芯片监控信号的自动生成方法 |
CN112948293A (zh) * | 2021-02-26 | 2021-06-11 | 浪潮电子信息产业股份有限公司 | 一种多用户接口的ddr仲裁器及ddr控制器芯片 |
CN114818553B (zh) * | 2022-05-10 | 2023-06-06 | 无锡众星微***技术有限公司 | 一种芯片集成设计方法 |
CN117764020B (zh) * | 2024-02-22 | 2024-04-26 | 沐曦集成电路(上海)有限公司 | 芯片设计调整方法、电子设备和介质 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105582A (ja) * | 1996-09-25 | 1998-04-24 | Ricoh Co Ltd | メガセルテスト支援装置 |
Family Cites Families (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6862563B1 (en) * | 1998-10-14 | 2005-03-01 | Arc International | Method and apparatus for managing the configuration and functionality of a semiconductor design |
US7051309B1 (en) * | 1999-02-16 | 2006-05-23 | Crosetto Dario B | Implementation of fast data processing with mixed-signal and purely digital 3D-flow processing boars |
US7100133B1 (en) * | 2000-06-23 | 2006-08-29 | Koninklijke Philips Electronics N.V | Computer system and method to dynamically generate system on a chip description files and verification information |
US7062418B2 (en) * | 2000-06-27 | 2006-06-13 | Fluidigm Corporation | Computer aided design method and system for developing a microfluidic system |
US20020129334A1 (en) * | 2000-10-13 | 2002-09-12 | Dane Mark W.P. | Interface based design using a tabular paradigm |
US6691301B2 (en) * | 2001-01-29 | 2004-02-10 | Celoxica Ltd. | System, method and article of manufacture for signal constructs in a programming language capable of programming hardware architectures |
US6948105B2 (en) | 2001-05-12 | 2005-09-20 | Advantest Corp. | Method of evaluating core based system-on-a-chip (SoC) and structure of SoC incorporating same |
US6944808B2 (en) | 2001-05-12 | 2005-09-13 | Advantest Corp. | Method of evaluating core based system-on-a-chip |
US6678875B2 (en) * | 2002-01-25 | 2004-01-13 | Logicvision, Inc. | Self-contained embedded test design environment and environment setup utility |
US7065724B2 (en) * | 2003-01-22 | 2006-06-20 | Sun Microsystems, Inc. | Method and apparatus for generating and verifying libraries for ATPG tool |
US7584460B2 (en) * | 2003-07-22 | 2009-09-01 | Lsi Corporation | Process and apparatus for abstracting IC design files |
US7770147B1 (en) * | 2004-03-08 | 2010-08-03 | Adaptec, Inc. | Automatic generators for verilog programming |
US20050273683A1 (en) * | 2004-06-07 | 2005-12-08 | Logicvision, Inc. | Insertion of embedded test in RTL to GDSII flow |
US7237161B2 (en) * | 2005-03-30 | 2007-06-26 | Avago Technologies General Ip (Singapore) Pte. Ltd. | Remote integrated circuit testing method and apparatus |
US7827517B1 (en) * | 2006-05-19 | 2010-11-02 | Altera Corporation | Automated register definition, builder and integration framework |
US8103987B2 (en) * | 2007-03-09 | 2012-01-24 | Mips Technologies, Inc. | System and method for managing the design and configuration of an integrated circuit semiconductor design |
US8365110B2 (en) * | 2007-05-25 | 2013-01-29 | The Regents Of The University Of Michigan | Automatic error diagnosis and correction for RTL designs |
CN100568008C (zh) * | 2007-12-26 | 2009-12-09 | 中国科学院计算技术研究所 | 一种片上多核处理器的测试电路及其可测试性设计方法 |
CN102262207A (zh) * | 2010-05-27 | 2011-11-30 | 上海华虹Nec电子有限公司 | 一种soc芯片测试结果快速判断方法 |
US8966413B2 (en) * | 2011-02-17 | 2015-02-24 | The Board Of Trustees Of The Leland Stanford Junior University | System and method for a chip generator |
CN103645435B (zh) * | 2013-12-13 | 2016-03-23 | 电子科技大学 | 多信号模型可编程逻辑器件的软件模块可测性设计方法 |
US9311444B1 (en) * | 2014-07-10 | 2016-04-12 | Sandia Corporation | Integrated circuit test-port architecture and method and apparatus of test-port generation |
-
2014
- 2014-08-22 CN CN201410419098.4A patent/CN105468797B/zh active Active
-
2015
- 2015-05-05 US US15/505,306 patent/US10354031B2/en active Active
- 2015-05-05 WO PCT/CN2015/078319 patent/WO2016026328A1/zh active Application Filing
- 2015-05-05 JP JP2017510523A patent/JP6387182B2/ja active Active
- 2015-05-05 EP EP15834457.2A patent/EP3185027B1/en active Active
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10105582A (ja) * | 1996-09-25 | 1998-04-24 | Ricoh Co Ltd | メガセルテスト支援装置 |
Also Published As
Publication number | Publication date |
---|---|
EP3185027B1 (en) | 2020-02-26 |
EP3185027A1 (en) | 2017-06-28 |
CN105468797A (zh) | 2016-04-06 |
EP3185027A4 (en) | 2017-08-23 |
WO2016026328A1 (zh) | 2016-02-25 |
CN105468797B (zh) | 2019-10-22 |
US20170270229A1 (en) | 2017-09-21 |
US10354031B2 (en) | 2019-07-16 |
JP6387182B2 (ja) | 2018-09-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6387182B2 (ja) | 情報処理方法、装置及びコンピュータ記憶媒体 | |
JP5410414B2 (ja) | 回路エミュレーションの入力及び遅延入力のマルチプレクシング | |
JP5432127B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
TWI627547B (zh) | 用於ic設計協定的自動化功能覆蓋生成和管理的系統和方法 | |
JP5405451B2 (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
US9665674B2 (en) | Automating a microarchitecture design exploration environment | |
US20150154330A1 (en) | Hierarchical determination of metrics for component-based parameterized SoCs | |
JP2010527476A (ja) | 自動回路設計及びシミュレーションに使用するための技術 | |
US10592703B1 (en) | Method and system for processing verification tests for testing a design under test | |
CN112444731B (zh) | 芯片测试方法、装置、处理器芯片及服务器 | |
US20140214396A1 (en) | Specification properties creation for a visual model of a system | |
US9524366B1 (en) | Annotations to identify objects in design generated by high level synthesis (HLS) | |
CN113255258B (zh) | 逻辑综合方法、装置、电子设备及存储介质 | |
CN110321292A (zh) | 芯片测试方法、装置、电子设备及计算机可读存储介质 | |
CN101263498A (zh) | 用于集成电路设计仿真的断言的开发 | |
CN107622017B (zh) | 一种通用自动化软件测试的解析方法 | |
Goli et al. | Automated analysis of virtual prototypes at electronic system level | |
CN113138808B (zh) | 一种集成方法、装置、计算机设备和存储介质 | |
US8966455B2 (en) | Flow analysis in program execution | |
CN115470125B (zh) | 基于日志文件的调试方法、设备以及存储介质 | |
Goli et al. | Through the looking glass: Automated design understanding of SystemC-based VPs at the ESL | |
Grinevich et al. | Formal methods in industrial software standards enforcement | |
CN108334313A (zh) | 用于大型soc研发的持续集成方法、装置及代码管理*** | |
JP2008197883A (ja) | Lsi解析プログラム、該プログラムを記録した記録媒体、lsi解析装置、およびlsi解析方法 | |
RU2729210C1 (ru) | Комплекс тестирования программного обеспечения электронных устройств |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180403 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180703 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180810 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6387182 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |