JP2017529696A - 導電性の多層基板スタックを製造するための方法 - Google Patents

導電性の多層基板スタックを製造するための方法 Download PDF

Info

Publication number
JP2017529696A
JP2017529696A JP2017509716A JP2017509716A JP2017529696A JP 2017529696 A JP2017529696 A JP 2017529696A JP 2017509716 A JP2017509716 A JP 2017509716A JP 2017509716 A JP2017509716 A JP 2017509716A JP 2017529696 A JP2017529696 A JP 2017529696A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor substrate
contact
substrates
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2017509716A
Other languages
English (en)
Inventor
マティアス トアステン
マティアス トアステン
Original Assignee
エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by エーファウ・グループ・エー・タルナー・ゲーエムベーハー filed Critical エーファウ・グループ・エー・タルナー・ゲーエムベーハー
Publication of JP2017529696A publication Critical patent/JP2017529696A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/043Mechanically stacked PV cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/185Joining of semiconductor bodies for junction formation
    • H01L21/187Joining of semiconductor bodies for junction formation by direct bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02Details
    • H01L31/0224Electrodes
    • H01L31/022408Electrodes for devices characterised by at least one potential jump barrier or surface barrier
    • H01L31/022425Electrodes for devices characterised by at least one potential jump barrier or surface barrier for solar cells
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/042PV modules or arrays of single PV cells
    • H01L31/05Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells
    • H01L31/0504Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module
    • H01L31/0512Electrical interconnection means between PV cells inside the PV module, e.g. series connection of PV cells specially adapted for series or parallel connection of solar cells in a module made of a particular material or composition of materials
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Sustainable Energy (AREA)
  • Photovoltaic Devices (AREA)
  • Laminated Bodies (AREA)

Abstract

本発明は、特に波長感応性の半導体基板(2)と、少なくとも1つの、特に波長感応性の別の半導体基板(2’、2’’)と、から成る、多層基板スタックを製造するための方法に関し、この方法は、少なくとも部分的に導電性の誘電層(3、3’)を、半導体基板(2、2’、2’’)のうちの少なくとも1つの半導体基板の少なくとも1つの基板表面(2o、2o’、2o’’、2u、2u’、2u’’)に設けるステップと、半導体基板(2)を別の半導体基板(2’、2’’)に接触接続させ、半導体基板(2、2’、2’’)間に導電性の接続部を形成するステップと、を備えている。

Description

本発明は、請求項1に記載されている、多層基板スタックを製造するための方法に関する。
特に電流を形成するための、導電性の多層基板スタックを製造する場合、種々の問題が存在している:
−可能な限り最小の面積での可能な限り大量の電流の形成、
−可能な限り最小限のコストでの大量生産、
−電流形成の長期間の安定性、
−特に接続箇所における、環境の影響に対する安定性、
−確実な電流形成。
従って、本発明が基礎とする課題は、上述の問題を少なくとも部分的に解決する、有利には上述の問題の大部分を解決する方法を提供することである。
この課題は、請求項1及び9の特徴部分に記載されている構成によって解決される。本発明の有利な発展形態は、従属請求項に記載されている。本発明の枠内には、明細書、特許請求の範囲及び/又は図面に示した特徴のうちの少なくとも2つの特徴から成るあらゆる組み合わせも含まれる。本明細書において記載されている値の範囲において、そこに挙げられた境界内の値も限界値として開示されているとみなされるべきであり、また任意の組み合わせについても権利を主張できるとみなされる。
本発明の基本的な着想は、(波長感応性の)半導体基板と、少なくとも1つの別の(波長感応性の)半導体基板と、から成る多層基板スタックを製造するために、以下のステップを実施することである:
−少なくとも部分的に導電性の誘電層を、半導体基板のうちの少なくとも1つの半導体基板の少なくとも1つの基板表面に設けるステップ、及び、
−半導体基板を別の半導体基板に接触接続させ、それらの半導体基板間に導電性の接続部を形成するステップ。
波長感応性の半導体基板とは、本発明によれば、特に、非常に狭い特定波長領域を、とりわけ個々の波長を変換することに適している半導体基板であると解される。半導体基板は、特に、マトリクス材料としての半導体から形成されている。半導体基板は、有利には、ドープされているか、又は、種々にドープされた複数の領域から形成されている。また特別な実施の形態においては、波長感応性の半導体基板とは、本発明によれば、複数の基板から成り、特に比較的薄い基板から成り、且つ、非常に狭い特定波長領域を、特に個々の波長を変換することに使用される基板スタックであると解することもできる。
上述の本発明による波長固有の基板が有利に感応する非常に狭い特定波長領域は、特に個々の波長は、紫外線光領域から可視範囲の波長領域を超えて赤外線領域にまで至る領域をカバーする波長スペクトルの一部である。特に、本発明による波長領域は、1nmから1mmまで、有利には50nmから50μmの間、特に有利には380nmから780nmの間である。
特に本発明は、複数の半導体基板を、特に高精度のアライメントユニットを要することなく接合させるための方法に関する。特に、個々の層が、特に半導体基板が異なる波長感度を有しており、且つ、導電性の接続部を介して、有利にはTSV(through-silicon via)を介して、更に有利には誘電層中のナノ粒子によって、相互に接合されている多層太陽電池を製造するために本方法が使用される。更に本発明は、この方法を用いて製造される製品にも関する。
特に本発明は、接合点が、特にコンタクト箇所が接合プロセス後に、別の接合点に対して、特に別のコンタクト箇所に対して、せいぜい無視できる程度の偏差を有するように、複数の基板を、有利には波長感応性の太陽電池を相互に接合させる方法に関する。この場合、アライメント装置を用いなくても、本発明によるプロセスを十分実施できるので、その種の多層太陽電池の相応の生産過程が相応に高速化される。単位時間あたりの生産量の増加によって生産プロセスをより好適なものにする生産過程の高速化に付随して、コストも相応に削減される。
1つの極めて有利な実施の形態においては、導電性のナノ粒子を含む誘電層が、相互に接合されるべき2つの太陽電池のうちの少なくとも1つの太陽電池に設けられる。この層の誘電性の特性でもって、直接接合又はいわゆるフュージョンボンディングによる2つの太陽電池の接合が実現され、その一方で、誘電層中の導電性のナノ粒子は太陽電池間の接合部を形成する。特に本発明によれば、少なくとも接合面に沿った幾つかの箇所において、一方の太陽電池から他方の太陽電池への、誘電層を介した導電性の接続が行われるように、特に途切れのない導電性の接続が行われるように、誘電層中の導電性のナノ粒子の密度は高く選定される。この本発明による実施の形態においては、少なくとも、正確なアライメント装置は必要とされず、有利にはアライメント装置は必要とされない。何故ならば、ナノ粒子は特に、純粋なコンタクト面よりも大きい面積領域にわたり、有利には面全体にわたり分散され、その結果、常に接触接続が行われるからである。それと同時に、(付加的な)ナノ粒子が存在するにもかかわらず、光学的な透過性が可能な限り完全に維持され続けるべきであり、従って、ナノ粒子による影響は可能な限り小さくなるべきである。特に、吸収能力及び/又は散乱能力は、太陽電池が感応する波長領域に関してナノ粒子を相応に選択することによって、それらが可能な限り低くなるように選定される。
ナノ粒子は、100μm未満、有利には10μm未満、更に有利には1μm未満、特に有利には100nm未満、最も有利には10nm未満の平均直径を有している。
本発明の最も大きな利点は、(光学的な)アライメント装置を省略することができ、特に完全に省略することができ、また、基板スタックは極めて広い波長スペクトルを利用できるということである。導電性の接続部の役割を担う構成要素が、特にTSV、コンタクト、ビア、孔又はナノ粒子が、基板の位置における公差を相互に許容するので、本発明によれば、(光学的な)アライメント装置を省略することができる。接触接続装置がアライメントも行う場合には、即ち、最も広義の意味においてアライメント装置と解される場合には、0.1μmよりも大きい、有利には1μmよりも大きい、より有利には10μmよりも大きい、特に有利には100μmよりも大きい、最も有利には1mmよりも大きい公差乃至アライメント精度を有しているアライメント装置を選択しても十分である。これによって、アライメントを極めて高速に行えるだけでなく、アライメント装置を極めて廉価に製造することもできる。
更に、有利には、本発明による実施の形態の本質は、基板表面が直接接合及び/又はフュージョンボンディングに適した材料、特に酸化物から形成されている点にある。これによって、2つの基板を相互に接合させることが、フュージョンボンディング技術を利用することによって非常に容易になる。
従って、本発明は特に、少なくとも1箇所において導電性の接続部を介して相互に接合されている少なくとも2つの基板から成る、多層基板を製造するための方法を提供する。基板相互の接合は、有利には、永続的である。もっとも、1つの特に有利な実施の形態においては、永続的な接合部が形成される前に予備接合部が形成され、この予備接合部によって、永続的な接合部が形成される前に、2つの基板を必要に応じて再び相互に分離させることができる。
予備接合強度は、特に2.5J/m2未満、有利には2J/m2未満、より有利には1.5J/m2未満、特に有利には1.0J/m2未満、最も有利には0.1J/m2未満である。
これによって本発明によれば、本発明による基板スタックを新たな基板によって拡張させた後に、その新たにもたらされた基板が更なるプロセスによって、特に熱処理によって永続的に基板スタックに接合される前に、機能性について、特に導電性について検査することが可能になる。
この場合、熱処理後の永続的な接合部の接合強度は、0.1J/m2よりも大きい、有利には0.5J/m2よりも大きい、より有利には1.0J/m2よりも大きい、特に有利には1.5J/m2よりも大きい、最も有利には2.5J/m2よりも大きい。
熱処理は、有利には炉内で実施され、更に有利には連続炉内で実施される。熱処理中の温度は、特に1,000℃未満、有利には750℃未満、更に有利には500℃未満、特に有利には250℃未満、最も有利には室温よりも極僅かに高い温度である。
本発明による方法は、コンタクト箇所及び/又はビア及び/又はドープされた半導体領域を介して相互に接合されるべき、あらゆる種類の基板に適用することができる。有利には、多層ソーラ基板スタックを製造するための本発明による方法の使用が開示される。
室温を極僅かに上回る温度での永続的な接合部の形成は、例えば国際公開第2012/136267号(WO2012/136267A1)、国際公開第2012/100786号(WO2012/100786A1)、国際公開第2012/136268号(WO2012/136268A1)、国際公開第2012/136266号(WO2012/136266A1)、PCT/EP2012/064545に記載されているような本発明による実施の形態を用いて実施することができる。従って、本発明による基板スタックのそれらの実施の形態及びそれに関連する変形形態は、上記の特許文献に収録されており、また、本発明による方法/基板スタックの改善に寄与することができる。
本発明による基板スタックを本発明に従い製造するための基板は、基本的に、あらゆる任意の形状及びサイズを有することができる。ソーラ産業においては、矩形で数mmから数mまでの長さ及び幅のソーラパネルが有利である。それらのソーラパネルは工場において全自動で処理される。特に矩形のその種のソーラパネルの長さ及び/又は幅は、特に10mmよりも大きく、有利には100mmよりも大きく、更に有利には500mmよりも大きく、特に有利には1,000mmよりも大きい。特に、10mmから300mmの間、有利には50mmから250mmの間、更に有利には100mmから200mmの間、特に有利には156mmの幅及び長さを有する非常に小型のパネルを生産することができる。
本発明の1つの有利な実施の形態によれば、光収率を最大にするために、光が本発明に従い製造されたパネルに焦点合わせされる。
もっとも、本発明によれば、特に半導体産業に関して、相応の基板スタックをウェハレベルで製造することも可能である。ここで有利には、規格化基板が使用され、特に1インチ、2インチ、3インチ、4インチ、6インチ、8インチ、12インチ、16インチ又は18インチの基板直径を有している基板が使用される。
本発明に従い製造された基板スタックは、相互に接合されている複数の基板から形成されている。基板は有利には、光エネルギを電気エネルギに変換することができる光電管、従って半導体素子である。正確な物理的事象はここでは詳細に説明しない。基板は、特に、少なくとも1つのp型ドープされた領域及び少なくとも1つのn型ドープされた領域から形成されている。有利には、p型ドープされた領域とn型ドープされた領域とが交互に現れるように、基板は相互にアライメントされる。しかしながら特別な実施の形態においては、他の配置構成も選択することができる。
1つの有利な実施の形態によれば、種々の波長感応性の特性及び/又は特に少なくとも大部分が重畳していない、有利には完全に重畳していない複数の領域を有している基板を備えた基板スタックが開示される。これによって、太陽放射のスペクトルに由来する光子の収率が最大になる。
異なる波長の光子の収率を最大にするために、本発明の1つの有利な実施の形態によれば、基板が薄くされる。これによって、照射面から最も離れて位置している光子の少なくとも大部分が基板に到達することが保証される。換言すれば、基板スタックを通過して、特に各光子波長に対して感応性の基板に達するまでの光子の移動区間が最小化される。この最小化は、特に、基板を薄くすることによって行われる。
基板は、本発明によれば、1mmよりも薄く、有利には100μmよりも薄く、より有利には75μmよりも薄く、特に有利には50μmよりも薄く、とりわけ有利には25μmよりも薄く、最も有利には1μmよりも薄く製造されるか、又は、そのような厚さを有するように選定される。可能な限り薄い基板厚さによって、従って可能な限り薄い基板スタック厚さによって、光子の早期の吸収、従って光エネルギの熱への変換が阻止されるか、又は少なくとも低減される。
本発明によれば、基板スタックの各基板に異なる厚さを設けることが可能である。特に、照射面から最も離れた基板、即ち一番下に位置する基板は薄くされないか、又は、基板スタックの他の基板よりも厚くなるように選定される。特に、下に位置する基板に到達すべき波長に対する透過率が低い基板は可能な限り薄くされる。
以下では、本発明による種々の実施の形態を説明する。それらの実施の形態は、個々の特徴に関して、技術的な実現可能性の枠内で相互に組み合わせることもできる。
本発明によるすべての実施の形態において、例示的に、複数のp型ドープされた太陽電池及びn型ドープされた太陽電池から成る構造について検討する。しかしながら、本発明による方法は基本的には、以下のようなあらゆる種類の基板に適している。つまり、ボンディング接合によって相互に、特に永続的に接合させる必要があり、且つ、その表面における、特にコンタクトにおける特別な構造形態によって、アライメント装置を要することなく、その構造形態が少なくとも部分的に重畳されて、相応の機能を保証するように、相互にアライメントされるべき、あらゆる種類の基板に、本発明による方法は適している。
本発明による基板スタックを製造するための、本発明による第1の実施の形態においては、基板の酸化が、その基板のただ1つの面においてのみ行われる。従って、基板スタックを本発明に従い製造するために、第1の基板の酸化された面と、第2の基板の酸化されていない面とが、(特に個々のコンタクト箇所相互の正確なアライメントを要することなく)相互に粗くアライメントされて、相互に接触される。個々のコンタクト箇所の接触接続は、特に偶発的に行われる。
本発明による第1の実施の形態においては、各基板が、酸化物表面におけるコンタクト並びに基板におけるTSV、従って導電性のコンタクトを有している。従って、酸化された表面は、ハイブリッド表面を表す。特に、2つの基板のアライメントは専らマニュアルで行われ、従って費用の掛かる煩雑で高価な(光学的な)アライメント装置は必要ない。例えば、1つのピン又は複数の機械的なピンを使用して、そのピンに当接するまで、相互に接合されるべき2つの基板又は1つの基板及び既に存在する基板スタックを接近させることも考えられる。その種の機械的なアライメントは高速で、廉価で且つ効率的である。
アライメント精度は、特に、基板又は基板スタックの表面品質、基板又は基板スタックの直径の正確さ、及び/又は、ピンの表面精度に依存して、1mmよりも良く、有利には100μmよりも良く、より有利には10μmよりも良く、特に有利には1μmよりも良く、最も有利には0.1μmよりも良い。
アライメント精度は、コストの削減及びアライメント過程の高速化のために、特に、基板又は基板スタックの表面品質、基板又は基板スタックの直径の正確さ、及び/又は、ピンの表面精度に依存して、せいぜい1μm、有利にはせいぜい10μm、より有利にはせいぜい100μmである。
本発明による重要な態様は、特に、相互に接触される2つの基板間のコンタクト箇所が常に(偶発的に)存在し、それら2つの基板が相互に接触し、その際に、個々の各コンタクト箇所の正確な位置調整及び/又は個々のコンタクト箇所の対応付けを実施する必要がない、ということである。少なくとも2つのコンタクト箇所のこの種の接触接続を保証するために、本発明による複数の実施の形態が開示される。
一般的に、2つの基板間の少なくとも1つの接触接続は、相応の電圧を取り出せるようにするため及び/又は伝達できるようにするために必要となる。本発明によれば、導電性を可能な限り高め、従って損失を最小にするために、隣接している2つの基板のコンタクト箇所間のコンタクトの数の最大化を達成することが試みられる。
本発明による1つの実施の形態においては、コンタクト箇所が基板にわたり規則的に分散されている。本発明によれば、コンタクト箇所は相応の大きさの直径Dを有しており、特に、基板相互の機械的なアライメントを実施する際の不正確性又は使用される装置がアライメントを実施する際の不正確性よりも大きく、境界では同じ大きさである直径Dを有している。これによって、統計的な平均では、十分なコンタクト箇所が提供され、特に、接触接続されるコンタクト箇所の統計的な密度が表面全体にわたり均一になることが保証される。
本発明によれば、コンタクト箇所の平均直径Dが、各コンタクト箇所間の平均アライメント誤差fよりも大きい限りは、コンタクト箇所の作成を同様に、相当に不正確なマスク及びプロセスを用いて行うことができる。従って、各基板におけるコンタクト箇所の作成も高速且つ廉価に行うことができる。特に、直径Dの平均偏差と平均アライメント誤差fの比は、1より大きく、有利には10より大きく、より有利には100より大きく、特に有利には10,000より大きい。以下では、平均直径D及び平均アライメント誤差fを例にして説明する。理想的なコンタクト箇所は、例えば1μmの直径を有している。製造公差によって、直径は達成しようとされる1μmよりも僅かに大きくなるか又は僅かに小さくなる。但し、それにもかかわらず、統計的な平均ということで直径は1μmとする。本発明により(光学的な)アライメント手段が省略されていることによって、2つの基板が、平均アライメント誤差に相当する区間x分だけ、誤って相互にアライメントされてしまったとしても、コンタクト箇所の平均直径Dがその区間fよりも大きければ、対向する2つのコンタクト箇所の少なくとも1つのペアは依然として導電性の接続部を形成する。規則的に配置されているコンタクト箇所の面密度は、本発明によれば、特に1cm-1よりも大きく、有利には100cm-1よりも大きく、より有利には10,000cm-1よりも大きく、特に有利には10cm-1よりも大きく、とりわけ有利には10cm-1よりも大きい。
本発明による1つの実施の形態においては、コンタクト箇所が各基板にわたり不規則に分散されている。不規則に分散させることによって、相互にアライメントされて接触される2つの基板のコンタクト箇所のうちのどのコンタクト箇所が相互に接触接続されるかについては言及できなくなる。特に、接触接続されるべきコンタクト箇所の対応付けは行われない。特に、接触接続は偶発的に行われる。しかしながら、その種のコンタクト箇所の数が相応に多ければ、複数の箇所のうちの少なくとも1箇所において所望の接触接続を事実上保証することができる。
本発明による第2の実施の形態は、2つの観点から有利である。先ず、特に酸化物のエッチングによりコンタクト箇所を作成するために、マスク技術は必要とされない。酸化物において、後にコンタクト箇所が生じる孔を、特に、エッチング液を適用することによって統計的に分散させて作成することができる。酸化物における孔の作成後に、相応の導電性材料の堆積が行われ、この導電性材料は更なるプロセスステップにおいて、例えば、ハイブリッド表面だけが残されるまで、裏面から研磨されて薄くされる。
第2の重要な態様の本質は、コンタクト箇所がそのように統計的に分散されている場合には、アライメントプロセスに更に低い値を適用すれば良いという点にある。規則的に配置されているコンタクト箇所の面密度は、特に1cm-1よりも大きく、有利には100cm-1よりも大きく、より有利には10,000cm-1よりも大きく、特に有利には10cm-1よりも大きく、とりわけ有利には10cm-1よりも大きい。
本発明による別の重要な態様は、コンタクト箇所の形状である。コンタクト箇所はあらゆる任意の形状を取ることができる。コンタクト箇所は有利には円形又は矩形である。本発明による1つの特別な実施の形態においては、コンタクト箇所がリング状である。リング状のコンタクト箇所を明示的に作成することができるか、又は、縁部だけがコーティングされているTSVを継続させることによって強制的に生じさせることができる。相互に接合される2つの基板にその種のリング状のコンタクト箇所が設けられている場合には、リング状のコンタクト箇所を、相互に正確に重なるようにアライメントして相互に接合させることができるか、又は、それらのリング状のコンタクト箇所を、2つの交点又は1つの交点において接触させることができる。いずれの場合にも、導電性の接続が行われる。アライメント装置による正確なアライメントが省略される場合、リング状のコンタクト箇所は多くの場合、少なくとも2つの点において交差し、従って、電気的なコンタクトはそれら2つの点において形成されることが想定される。リング状のコンタクト箇所の本発明による実施の形態によって、本発明によれば、大きい領域をカバーする幾何学的な物体を作成し、それによって、対向する基板に設けられており、特に同様にリング状であるコンタクト箇所と交差する確率を高めることができる。直径によって決定される、リング状のコンタクト箇所のサイズに関係なく、接触接続は有利には2つの点においてのみ行われ、従って、電流はそれら2つの点に集中する。
コンタクト箇所の直径、特にリング状のコンタクト箇所の直径は、有利には100μm未満、有利には50μm未満、更に有利には25μm未満、特に有利には10μm未満、最も有利には5μm未満である。リング状のコンタクト箇所のリング幅は、特に20μm未満、有利には15μm未満、更に有利には10μm未満、特に有利には5μm未満、最も有利には1μm未満である。
本発明による第2の実施の形態においては、基板間の電気的な接続がTSVを用いて行われるのではなく、専ら、基板内の特にp型ドープされた領域及びn型ドープされた領域の接続によって行われる。
本発明による第3の実施の形態においては、酸化物層中にナノ粒子が存在しており(又はナノ粒子が導入され)、それらのナノ粒子がコンタクト箇所に代わる役割を担う。
基板スタックの完成後に未だ酸化されていない外側の表面を、必要に応じて、事後的に酸化させ、その表面に、電圧を取り出すことができる相応のコンタクト箇所を設けることができる。もっとも、事前に酸化されていない外側の表面に対して別の処理を行うことも可能である。
本発明による基板スタックを製造するための、本発明による第2の実施の形態においては、基板の酸化が、対向する2つの面において行われる。酸化物表面が相応に準備されている場合には、非常に高速で正確であり、また再現可能に十分に規定された、2つの基板の接合が行われる。その種の接合プロセスによって作成された接合部は予備接合部と称され、また、熱処理プロセスによって正確な接合(有利には検査によって確認される)が行われると、永続的な接合部となる。
即ち、これらの実施例は、基板の両面が酸化される点では異なるが、「基板の片方の面部分だけを酸化する」実施例に等しい。
以下では、基板の一般的な特性を説明する。
本発明による重要な態様は、コンタクト箇所、ビア乃至ナノ粒子の構造サイズである。特に有利には、構造サイズはまさに、コンタクト箇所、ビア乃至ナノ粒子における光子の散乱が最小になるように、特に反射が最小になるように、構造サイズは選定されている。この場合、各基板又は基板スタックの個々の基板に対してコンタクト箇所及び/又はビア及び/又はナノ粒子の平均サイズが異なるように選定又は形成されても十分であると考えられる。
高周波の(即ち波長が短い)光子が、低周波の(即ち波長が長い)光子よりも強く吸収されるように基板スタックが構成される場合、基板は表面において、本発明に従い、高周波の光子の収率を最大にする材料から形成される。低周波の光子は、可能な限り損失がないように、この基板を通過し、従ってコンタクト箇所及び/又はビアも通過する。その際、とりわけ、散乱が最小になるように、特に反射が最小になるように注意しなければならない。
一般的に、波長のオーダにある物体直径を有する物体では、相応の電磁放射の散乱が良い。従って、本発明による1つの実施の形態においては、コンタクト箇所及び/又はビアが、第1の基板では、本発明による基板スタックにおいて下方にある基板に伝播すべき透過する放射よりも大きく設計される。相応の類似の考察は、後続の更なるすべての基板についても当てはまる。
コンタクト箇所及び/又はビアの平均物体サイズは、特に、基板を貫通する電磁放射の波長の1.1倍以上、有利には2倍以上、より有利には5倍以上、最も有利には10倍以上の大きさである。最後の基板におけるコンタクト箇所及び/又はビアの物体サイズは特に任意の大きさであって良いが、しかしながら有利には可能な限り小さく形成され、それによって、光子を変換する材料のために可能な限り多くの容積が生じる。特に有利な、明示的に開示する実施の形態においては、下方に位置する最後の基板の厚さは、その基板に到達するすべての光子が吸収されるような大きさである。
以下では、2つの基板を、特に太陽電池を、大きな手間を要することなく相互に導電的に接合させることができる、特に有利で最適な方法を開示する。この接合は本発明によれば、ナノ粒子が埋め込まれている材料層を介して、特に酸化ケイ素層を介して行われる。
特に有利な実施の形態では、導電性のナノ粒子が埋め込まれている誘電層が、特にセラミック層が、更に有利には酸化ケイ素層が形成される。従って本発明による層は、マトリクスとして使用される誘電層と、そのマトリクスに埋め込まれている、相応の導電性の粒子とから成る、一種のマトリクス複合材料を表している。
この実施の形態の本発明による着想の本質は、特に、誘電層中の導電性の粒子の密度は、ナノ粒子の関連したネットワークが生じる大きさ、従って導電性のネットワークが生じる大きさに実施されているという点にある。誘電層の表面は、2つの基板を、特に太陽電池をフュージョンボンディングによって接合するために依然として使用される。ナノ粒子は、誘電層の体積中に(従って表面においても)統計的に分散されて存在しており、また大部分が誘電性の材料によって包囲されているので、その種の2つの層が接合される場合、ハイブリッドボンディングという用語を用いることができる。導電性の接合部が表面にわたり規則的に分散されている、産業界においては一般的なハイブリッドボンディングとは異なり、ここでの接合部は不規則である。
その種の本発明による有利な層を形成するための本発明による方法は、以下のステップを、特に以下の順序で備えている:
本方法の第1の実施の形態の第1のステップにおいては、電気的なナノ粒子が、接合されるべき基板の表面に施与され、特に太陽電池の表面に施与され、特に表面にのみ施与される。ナノ粒子を可能な限り良質に分散させるために、施与は有利には、スピンコーティングプロセス、有利にはスプレーコーティングプロセスによって塗布される溶液によって行われる。
基板が、特に太陽電池が、メートルの範囲の直径を有する場合、スプレーコーティングプロセスが有利である。
続く第2のステップにおいては、表面の酸化が特に天然酸化物によって行われる。もっとも、この種の酸化は、比較的高い温度、大抵の場合は100℃を超える温度、有利には300℃を超える温度、より有利には500℃を超える温度、特に有利には800℃を超える温度、最も有利には1,000℃を超える温度で実施されるので、このプロセスは酸化物層の形成にはむしろ適していない。太陽電池は、そのドーピングに起因して、多くの場合、温度に対して非常に敏感であり、クリティカルな温度を超えて加熱されることは許されない。
第3の(オプションとしての)ステップにおいては、そのようにして形成された酸化表面を、研磨プロセスによって有利な厚さになるまで裏面から研磨することができる。従って、ナノ粒子は誘電層に埋め込まれており、また誘電層は、研磨プロセスによって、同じように準備された表面を備えた第2の太陽電池と直接接合できる状態にある。
本方法の第2の有利な実施の形態においては、誘電層の作成がゾルゲルプロセスによって行われる。ゾルゲルプロセスとは、ゾル(化学成分のコロイド分散液)が、複数の化学反応及び/又は物理反応によって、凝集プロセス、ゲル化プロセス、乾燥プロセス及び熱処理プロセスを経るプロセスである。ゾル、又はいわゆる前駆体は、プロセスの開始時に液体であり、プロセスの経過中に固体に変化する。この際、特に注目すべき点は、とりわけセラミック層の作成を湿化学式に行えることである。セラミック層は、さもなければ、高温熱処理を行うことでしか形成できない。
本発明によれば、ゾルに第2の成分としての導電性のナノ粒子が添加される。焼結過程によって、ゾルのポリマーは、導電性のナノ粒子の周りに誘電性の材料を形成して、ナノ粒子を強固に包囲する。この本発明による過程によって、室温(特に10℃から30℃の間)において導電性のナノ粒子の誘電層への湿化学式の埋め込みが行われる。
誘電層を、(オプションとして)研磨プロセスによって裏面から薄くすることができ、従って、接合過程を行える状態にすることができる。
本発明によるプロセスの別の本発明による有利な改善形態においては、表面のポリッシングが行われる。化学機械研磨法(英語:chemical mechanical polishing、CMP)によって表面の処理を行うことも可能である。この処理は、フュージョンボンディング過程のための表面粗さの低減及び表面の前処理に使用される。
粗さは、算術平均粗さとして、二乗平均平方根粗さとして、又は、平均最大高さとして表される。算術平均粗さ、二乗平均平方根粗さ及び平均最大高さに関して求められた値は、同一の測定区間乃至測定面に関して一般的に異なるが、しかしながら同一のオーダ範囲にある。従って、粗さに関する以下の数値の範囲は、算術平均粗さに関する値、二乗平均平方根粗さに関する値又は平均最大高さに関する値のいずれかであると解するべきである。粗さは、本発明によれば、特に100μm未満、有利には10μm未満、更に有利には1μm未満、特に有利には100nm未満、最も有利には10nm未満である。
相互に接合された2つの太陽電池のn型領域とp型領域との間の接触接続は、この特別な実施の形態においては、誘電層を介して導電性のナノ粒子のネットワークによって行われる。有利にはナノ粒子は、ここでもまた、入射した光の散乱を、特に反射を最小にする平均サイズを有している。光の散乱についての考察は、ナノ粒子においても、既に言及したコンタクト又はスルーコンタクトにおける光の散乱の場合と同様である。
またここで、基板相互のアライメントを省略できることを明示的に言及しておく。何故ならば、基板の表面においてナノ粒子が、対向する基板の表面におけるナノ粒子と、基板間の導電性の接続部を形成するように、基板の表面において分散されているからである。
あらゆる任意の導電性の材料を、基本的にコンタクト箇所及び/又はビア及び/又はナノ粒子の形成に使用することができる。特に有利には、
・純金属、特に、
○Cu、Ag、Au、Al、Pt、Pb、Zn、Sn、W、Nb、Ta、Te及び/又はNb、
・合金、特に、
○青銅合金、有利にはCuSn、及び/又は
○黄銅合金、及び/又は
○金合金、及び/又は
○銅合金、特にCuAg、CuAg及び/又はCuAgSn。
本発明に従い形成されるコンタクト箇所及び/又は本発明に従い形成されるTSV及び/又は本発明に従い形成される/導入されるナノ粒子の導電率は、特に1.0×10S/mより大きく、有利には1.0×105S/mより大きく、更に有利には1.0×10S/mより大きく、特に有利には1.0×10S/mより大きく、最も有利には1.0×10S/mより大きい。
本発明の更なる利点、特徴及び詳細は、有利な実施例についての、それぞれが概略的に示されている図面に基づく以下の説明より明らかになる。
3つの基板層から成る、基板スタックの本発明による実施の形態の概略的な側面図を示す。 片面が酸化された基板を備えた、本発明による第1の実施の形態における本発明による基板スタックの概略的な拡大側面図を示す。 両面が酸化された基板を備えた、本発明による第1の実施の形態における本発明による基板スタックの概略的な拡大側面図を示す。 片面が酸化された基板を備えた、本発明による第2の実施の形態における本発明による基板スタックの概略的な拡大側面図を示す。 両面が酸化された基板を備えた、本発明による第3の実施の形態における本発明による基板スタックの概略的な拡大側面図を示す。 片面が酸化された基板を備えた、本発明による第3の実施の形態における本発明による基板スタックの概略的な拡大側面図を示す。 両面が酸化された基板を備えた、本発明による第4の実施の形態における本発明による基板スタックの概略的な拡大側面図を示す。 本発明による基板スタックの有利な実施の形態の概略的な拡大側面図を示す。 本発明による第1のコンタクト箇所の概略的な平面図を示す。 本発明による第2のコンタクト箇所の概略的な平面図を示す。 本発明による第3のコンタクト箇所の概略的な平面図を示す。
図1には、3つの基板2、2’、2’’から成る、本発明による基板スタック1の概略的な横断面図が示されている。3つよりも多い数又は少ない数の基板2、2’、2’’を積層化することも可能である。基板の波長感度は、種々の波長を有する波列によってシンボリックに表されており、それらの波列は電磁波を表しているが、素粒子のイメージの意味では実際には光子を表している。太陽電池スタックによって形成された総電圧を取り出すための、外面における相応のコンタクトは、図示していない。
図2には、本発明による第1の実施の形態の、図1に示した概略的な横断面図における部分Aの拡大図が示されており、この拡大図においては、誘電層を、特に酸化物層3を見て取ることができ、この誘電層を介して基板2、2’、2’’が相互に接合されている。
誘電層3は、基板2、2’、2’’と交互に設けられている。このように交互に設けることは、有利には、常に基板2、2’、2’’の表面2o、2o’、2o’’だけが酸化され、別の基板2、2’、2’’の酸化されない各表面2u、2u’、2u’’と接合されるようにして達成される。外側に位置する基板2、2’、2’’のうちの1つの基板の最終的な酸化を、基板2、2’、2’’の接合後に行うことができる。これも同様に図示されている。例えば、基板2’’が基板スタック1における最後及び/又は一番下の基板である場合には、基板スタックを酸化物でもって完全に包囲するために、表面2u’’を酸化することも可能である。表面2u’’のこの種の酸化は、図2に示されている。本発明によるこの特別な実施の形態においては、ビア4がそれぞれ2つの基板2、2’、2’’間の導電性の接続部を形成している。電圧の取り出しは、直径Dを有している、外側の露出されたコンタクト箇所5において行われる。
基板2、2’及び2’’の接合は、理論的にはやはり直接接合によって行うことができる。もっとも、基板2、2’、2’’の材料が誘電層3の材料とは異なる場合、そのようにして形成された直接接合部は最適な品質を有するものではない。
コンタクト箇所5の作成は、相当に不正確なマスク及びプロセスを用いて行われ、その際、コンタクト箇所5の平均直径Dは、隣接している各コンタクト箇所5間の平均アライメント誤差fよりも大きい。従って、各基板におけるコンタクト箇所5の作成も、高速且つ廉価に行うことができる。直径Dと平均アライメント誤差fの比は、図示されている実施の形態では約2である。
従って、本発明による有利な実施の形態の本質は、誘電層3を形成するために、特に全面にわたる誘電層3を形成するために、図3によればすべての基板2、2’、2’’のすべての表面2o、2o’、2o’’、2u、2u’、2u’’が酸化されることにある。基板2、2’、2’’の両表面2o、2o’、2o’’、2u、2u’、2u’’が酸化されることに基づき、酸化と同時に及び/又は酸化に続いて、基板2、2’、2’’の両面における誘電層にコンタクト箇所5が作成される。
図4には、ソーラ産業にとって興味の対象となる、ビア4が設けられていない特別な実施の形態が示されている。電圧の取り出しは、外面の露出されたコンタクト箇所5において行われる。個々のp型接合部及びn型接合部は、交互になって、接合界面に位置するコンタクト箇所5を介して相互に接合されている。それにもかかわらず、相応のビア4を組み込むことが好適である場合には、それらのビア4を図2及び図3に示したように作成することができる。
図5には、TSVを有していない基板2、2’、2’’の両面を酸化させる、本発明による実施の形態が示されている。
図6及び図7には、本発明による有利な実施の形態が示されている。基板2、2’、2’’のn型領域とp型領域との間の導電性の接続部は、誘電層3に規則的に又は不規則に設けられたコンタクト箇所5によって形成されるのではなく、誘電層3’に埋め込まれたナノ粒子6のネットワークによって形成される。誘電性のナノ粒子6の密度は、一方の太陽電池のn型領域と他方の太陽電池のp型領域との間に常に導電性の接続部が生じるように高くされている。ナノ粒子6を、接触接続が行われるべき誘電層3’の部分領域にのみ配置することも可能である。
図8には、相応のナノ粒子6を含んでいる誘電層3’の拡大図が示されている。
本発明による基板スタック1の外面に位置するコンタクト箇所5は、有利には電圧の取り出しに使用される。
極めて特別であり、従って有利ではない実施の形態においては、太陽層2、2’、2’’を相互に直接的に接合させるために、酸化物層3を完全に省略することも可能であると考えられる。
図9aから図9cには、3つの本発明によるコンタクト箇所5、5’及び5’’が示されている。一方の本発明によるコンタクト箇所5及び5’’はいずれも完全な面として形成されており、他方の本発明によるコンタクト箇所5’はリング状に形成されている。本発明によるコンタクト箇所5’は、直径D及びリング幅dを有している。それぞれが相互に対向している基板2、2’、2’’に設けられている、その種の2つのコンタクト箇所5’は、完全に重畳しているか、若しくは、2つ又は1つの交点で交差して重畳している。(アライメント装置を用いずに実施される)位置決め及び接触接続が行われた場合、完全な重畳並びに一点に低減された接触接続はむしろ起こり得ないので、実際のところ、その種の2つのコンタクト箇所は多くの場合又は常に、2つの交点で交差している。電流輸送は2つのコンタクト点に低減される。コンタクト箇所5’の直径Dが大きくなるほど、本発明による実施の形態はアライメント誤差に対して敏感に反応しなくなる。何故ならば、直径Dがより大きくなるということは、接触接続が行われる確率もより高くなることを意味しているからである。
1、1’ 基板スタック
2、2’、2’’ 基板
2o、2o’、2o’’ 基板表面
2u、2u’、2u’’ 基板表面
3、3’ 誘電層
4 ビア
5、5’、5’’ コンタクト箇所
6 ナノ粒子
p 半導体基板のp型ドープ層
n 半導体基板のn型ドープ層
D 平均直径
f 平均アライメント誤差

Claims (13)

  1. 波長感応性の半導体基板(2)と、少なくとも1つの別の波長感応性の半導体基板(2’、2’’)と、から成る多層基板スタックを製造するための方法において、
    −少なくとも部分的に導電性の誘電層(3、3’)を、前記半導体基板(2、2’、2’’)のうちの少なくとも1つの半導体基板の少なくとも1つの基板表面(2o、2o’、2o’’、2u、2u’、2u’’)に設けるステップと、
    −前記半導体基板(2)を前記別の半導体基板(2’、2’’)に接触接続させ、前記半導体基板(2、2’、2’’)間に導電性の接続部を形成するステップと、
    を備えていることを特徴とする方法。
  2. 各半導体基板(2、2’、2’’)は、n型ドープ層及びp型ドープ層を有しており、隣接し合っている半導体基板(2、2’、2’’)は、それぞれ、n型ドープ層によって、隣接する半導体基板(2、2’、2’’)のp型ドープ層に接している、
    請求項1に記載の方法。
  3. 前記誘電層(3、3’)を、ゾルゲルプロセスによって、マトリクス複合材料として形成し、特に、導電性の粒子が混合された、有利にはナノ粒子が混合されたセラミック層として、有利には酸化ケイ素層として形成する、
    請求項1又は2に記載の方法。
  4. 前記誘電層(3、3’)を、ナノ粒子を少なくとも部分的に施与し、続いて、天然酸化物により前記誘電層(3、3’)を酸化させることによって形成する、
    請求項1又は2に記載の方法。
  5. 前記半導体基板(2、2’、2’’)は、太陽電池として形成されている、
    請求項1乃至4のいずれか1項に記載の方法。
  6. 前記半導体基板(2、2’、2’’)は、異なる波長領域において、特に少なくとも部分的に異なる波長領域において、有利には大部分が異なる波長領域において、更に有利には完全に異なる波長領域において、波長感応性に形成されている、
    請求項1乃至5のいずれか1項に記載の方法。
  7. 前記誘電層(3、3’)を、それぞれ、対向する2つの基板表面(2o、2o’、2o’’、2u、2u’、2u’’)に設ける、
    請求項1乃至6のいずれか1項に記載の方法。
  8. 前記半導体基板(2、2’、2’’)のアライメントを、特に純粋に機械的なアライメントを、光学手段を用いずに、及び/又は、前記半導体基板(2、2’、2’’)における光学的なアライメントマークを用いずに、前記接触接続前又は前記接触接続時に行う、
    請求項1乃至7のいずれか1項に記載の方法。
  9. 前記半導体基板(2、2’、2’’)の前記接触接続後又は前記接触接続時に、前記半導体基板(2、2’、2’’)間の接合部を形成し、特に永続的な接合部を形成し、有利には直接接合部又はフュージョンボンディング部を形成する、
    請求項1乃至8のいずれか1項に記載の方法。
  10. 前記半導体基板(2、2’、2’’)は、各半導体基板(2、2’、2’’)の、それぞれ相互に背中合わせに位置する基板表面(2o、2o’、2o’’、2u、2u’、2u’’)を導電的に接合させるための導電性のビア(4)を有している、
    請求項1乃至9のいずれか1項に記載の方法。
  11. 前記誘電層(3、3’)を、部分的に、導電性のコンタクト箇所(5)を備えた前記ビア(4)にのみ形成する、
    請求項10に記載の方法。
  12. 前記接触接続時に、平均アライメント誤差fと少なくとも同じ大きさの直径Dを有する、有利には平均アライメント誤差fよりも大きい直径Dを有するコンタクト箇所(5)を形成する、
    請求項11に記載の方法。
  13. 半導体基板(2)、特に波長感応性の半導体基板(2)と、少なくとも1つの別の半導体基板(2’、2’’)、特に波長感応性の別の半導体基板(2’、2’’)と、から成り、
    前記半導体基板(2、2’、2’’)のうちの少なくとも1つの半導体基板の少なくとも1つの基板表面(2o、2o’、2o’’、2u、2u’、2u’’)に、少なくとも部分的に導電性の誘電層(3、3’)を備えており、且つ、
    前記半導体基板(2)と前記別の半導体基板(2’、2’’)との接触接続によって形成される、前記半導体基板(2、2’、2’’)間の導電性の接続部を備えていることを特徴とする、
    多層基板スタック。
JP2017509716A 2014-08-29 2015-07-01 導電性の多層基板スタックを製造するための方法 Pending JP2017529696A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
DE102014112430.8A DE102014112430A1 (de) 2014-08-29 2014-08-29 Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
DE102014112430.8 2014-08-29
PCT/EP2015/064975 WO2016030053A1 (de) 2014-08-29 2015-07-01 Verfahren zur herstellung eines leitenden mehrfachsubstratstapels

Publications (1)

Publication Number Publication Date
JP2017529696A true JP2017529696A (ja) 2017-10-05

Family

ID=53540732

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017509716A Pending JP2017529696A (ja) 2014-08-29 2015-07-01 導電性の多層基板スタックを製造するための方法

Country Status (6)

Country Link
US (1) US10243094B2 (ja)
JP (1) JP2017529696A (ja)
CN (1) CN106796932A (ja)
AT (1) AT520249B1 (ja)
DE (1) DE102014112430A1 (ja)
WO (1) WO2016030053A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels
WO2019180854A1 (ja) * 2018-03-20 2019-09-26 株式会社 東芝 多接合型太陽電池モジュール及び太陽光発電システム
CN112349801B (zh) * 2020-10-16 2023-12-01 泰州隆基乐叶光伏科技有限公司 叠层电池的中间串联层及生产方法、叠层电池

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034609A (ja) * 2006-07-28 2008-02-14 Kyocera Corp 太陽電池素子及びこれを用いた太陽電池モジュール、並びに、これらの製造方法
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
WO2008108990A1 (en) * 2007-03-06 2008-09-12 Sunlight Photonics Inc. Spectrally adaptive multijunction photovoltaic thin film device and method of producing same
JP2010118473A (ja) * 2008-11-12 2010-05-27 PVG Solutions株式会社 太陽電池セルおよびその製造方法
JP2011508424A (ja) * 2007-12-20 2011-03-10 シーマ ナノ テック イスラエル リミティド ナノ粒子で形成された透明電極を有する光起電力デバイス
JP2012531052A (ja) * 2009-07-17 2012-12-06 ソイテック 亜鉛、シリコン、および、酸素に基づいた結合層を用いて結合する方法および対応する構造
WO2013058291A1 (ja) * 2011-10-17 2013-04-25 独立行政法人産業技術総合研究所 半導体素子の接合方法および接合構造
JP2014003272A (ja) * 2012-05-24 2014-01-09 Napura:Kk 積層基板

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4338480A (en) * 1980-12-29 1982-07-06 Varian Associates, Inc. Stacked multijunction photovoltaic converters
FR2690278A1 (fr) * 1992-04-15 1993-10-22 Picogiga Sa Composant photovoltaïque multispectral à empilement de cellules, et procédé de réalisation.
WO2003058725A1 (en) * 2002-01-02 2003-07-17 Reveo, Inc. Photovoltaic cell and method of manufacture of photovoltaic cells
US7122734B2 (en) * 2002-10-23 2006-10-17 The Boeing Company Isoelectronic surfactant suppression of threading dislocations in metamorphic epitaxial layers
US20070107773A1 (en) * 2005-11-17 2007-05-17 Palo Alto Research Center Incorporated Bifacial cell with extruded gridline metallization
TWI335059B (en) * 2007-07-31 2010-12-21 Siliconware Precision Industries Co Ltd Multi-chip stack structure having silicon channel and method for fabricating the same
KR100909562B1 (ko) 2007-12-21 2009-07-27 주식회사 동부하이텍 반도체 소자 및 그 제조방법
DE102008017312B4 (de) * 2008-04-04 2012-11-22 Universität Stuttgart Verfahren zur Herstellung einer Solarzelle
US8097955B2 (en) * 2008-10-15 2012-01-17 Qimonda Ag Interconnect structures and methods
WO2010140522A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and manufacturing method thereof
WO2010140539A1 (en) 2009-06-05 2010-12-09 Semiconductor Energy Laboratory Co., Ltd. Photoelectric conversion device and method for manufacturing the same
CN102484150A (zh) * 2009-08-27 2012-05-30 独立行政法人产业技术综合研究所 多接合光电转换装置、集成型多接合光电转换装置及其制造方法
TW201145493A (en) * 2010-06-01 2011-12-16 Chipmos Technologies Inc Silicon wafer structure and multi-chip stack structure
WO2012106002A1 (en) 2010-06-07 2012-08-09 The Board Of Regents Of The University Of Taxas System Multijunction hybrid solar cell with parallel connection and nanomaterial charge collecting interlayers
WO2012018649A2 (en) * 2010-08-06 2012-02-09 Spectrawatt, Inc. Cooperative photovoltaic networks and photovoltaic cell adaptations for use therein
CN108766873B (zh) 2011-01-25 2023-04-07 Ev 集团 E·索尔纳有限责任公司 用于永久接合晶片的方法
WO2012115602A1 (en) * 2011-02-21 2012-08-30 Bedjukh Oleksandr Photovoltaic converter (variants) and solar battery based thereon
KR101550121B1 (ko) 2011-04-08 2015-09-03 에베 그룹 에. 탈너 게엠베하 웨이퍼 영구 결합 방법
EP2695183A1 (de) 2011-04-08 2014-02-12 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
EP2695182B1 (de) 2011-04-08 2016-03-30 Ev Group E. Thallner GmbH Verfahren zum permanenten bonden von wafern
JP5936968B2 (ja) * 2011-09-22 2016-06-22 株式会社東芝 半導体装置とその製造方法
SG2014009930A (en) 2012-07-24 2014-05-29 Ev Group E Thallner Gmbh Method and device for permanent bonding of wafers
SG2014013585A (en) 2012-07-26 2014-06-27 Ev Group E Thallner Gmbh Method for bonding of substrates
US10158032B2 (en) * 2012-10-12 2018-12-18 Heraeus Deutschland GmbH & Co. KG Solar cells produced from high Ohmic wafers and halogen containing paste
DE102014112430A1 (de) 2014-08-29 2016-03-03 Ev Group E. Thallner Gmbh Verfahren zur Herstellung eines leitenden Mehrfachsubstratstapels

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008034609A (ja) * 2006-07-28 2008-02-14 Kyocera Corp 太陽電池素子及びこれを用いた太陽電池モジュール、並びに、これらの製造方法
JP2008208442A (ja) * 2007-02-28 2008-09-11 Hitachi Ltd 金属化合物粒子を用いた接合方法
WO2008108990A1 (en) * 2007-03-06 2008-09-12 Sunlight Photonics Inc. Spectrally adaptive multijunction photovoltaic thin film device and method of producing same
JP2011508424A (ja) * 2007-12-20 2011-03-10 シーマ ナノ テック イスラエル リミティド ナノ粒子で形成された透明電極を有する光起電力デバイス
JP2010118473A (ja) * 2008-11-12 2010-05-27 PVG Solutions株式会社 太陽電池セルおよびその製造方法
JP2012531052A (ja) * 2009-07-17 2012-12-06 ソイテック 亜鉛、シリコン、および、酸素に基づいた結合層を用いて結合する方法および対応する構造
WO2013058291A1 (ja) * 2011-10-17 2013-04-25 独立行政法人産業技術総合研究所 半導体素子の接合方法および接合構造
JP2014003272A (ja) * 2012-05-24 2014-01-09 Napura:Kk 積層基板

Also Published As

Publication number Publication date
US20170256663A1 (en) 2017-09-07
AT520249B1 (de) 2022-09-15
WO2016030053A1 (de) 2016-03-03
US10243094B2 (en) 2019-03-26
AT520249A5 (de) 2019-02-15
DE102014112430A1 (de) 2016-03-03
CN106796932A (zh) 2017-05-31

Similar Documents

Publication Publication Date Title
JP5533199B2 (ja) 素子の基板実装方法、および、その基板実装構造
TWI745567B (zh) 積層裝置、積層體及積層裝置的製造方法
TW201044546A (en) A three-dimensional electronics package
TW201110306A (en) 3D multi-wafer stacked semiconductor structure and method for manufacturing the same
US9343498B2 (en) Semiconductor device, imaging device and semiconductor device manufacturing method
CN102723306A (zh) 一种利用穿硅通孔的微波多芯片封装结构及其制作方法
WO2015190024A1 (ja) 太陽電池及び太陽電池の製造方法
JP2017529696A (ja) 導電性の多層基板スタックを製造するための方法
JPWO2014109139A1 (ja) 樹脂多層基板およびその製造方法
KR20180037238A (ko) 반도체 장치 및 그 제조 방법
CN105140253A (zh) 一种背照式影像芯片晶圆级3d堆叠结构及封装工艺
JP2015026829A (ja) 機械的自律型マイクロエレクトロニクスデバイスの製造方法
JP2015095499A (ja) 半導体装置の製造方法
CN107112314A (zh) 多层基板
CN104620385B (zh) 半导体装置、半导体装置的制造方法和电子装置
JP2017141328A (ja) 透明導電性接着剤、積層体、及び基板の接合方法
Klein et al. Lamination of transparent conductive adhesives for tandem solar cell applications
US8877637B2 (en) Damascene process for aligning and bonding through-silicon-via based 3D integrated circuit stacks
JP2013046036A (ja) 基材
Désières et al. Strong light extraction enhancement using TiO2 nanoparticles-based microcone arrays embossed on III-Nitride light emitting diodes
WO2016139794A1 (ja) 半導体装置および半導体装置の製造方法
TW201240057A (en) Wafer-level electromagnetic interference shielding structure and manufacturing method thereof
TW201915222A (zh) 金屬填充微細結構體的製造方法及絕緣性基材
JP2008306129A (ja) 光電変換装置の製造方法
WO2021193357A1 (ja) 熱電変換モジュール

Legal Events

Date Code Title Description
A529 Written submission of copy of amendment under article 34 pct

Free format text: JAPANESE INTERMEDIATE CODE: A529

Effective date: 20170217

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180615

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190524

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190603

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200114

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200811