JP2017520906A5 - - Google Patents

Download PDF

Info

Publication number
JP2017520906A5
JP2017520906A5 JP2016565202A JP2016565202A JP2017520906A5 JP 2017520906 A5 JP2017520906 A5 JP 2017520906A5 JP 2016565202 A JP2016565202 A JP 2016565202A JP 2016565202 A JP2016565202 A JP 2016565202A JP 2017520906 A5 JP2017520906 A5 JP 2017520906A5
Authority
JP
Japan
Prior art keywords
glass substrate
bonding layer
carrier
holes
vias
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2016565202A
Other languages
English (en)
Other versions
JP2017520906A (ja
Filing date
Publication date
Application filed filed Critical
Priority claimed from PCT/US2015/028200 external-priority patent/WO2015168236A1/en
Publication of JP2017520906A publication Critical patent/JP2017520906A/ja
Publication of JP2017520906A5 publication Critical patent/JP2017520906A5/ja
Pending legal-status Critical Current

Links

Claims (10)

  1. ガラス基板に複数のバイアを作製するための方法において、前記方法が、
    複数の孔を有する前記ガラス基板の第1の面をキャリアの第1の面に接合層によって接合する工程、前記接合層は前記ガラス基板の前記第1の面と前記キャリアの前記第1の面の間の厚さtを有し、前記複数の孔の内の少なくともいくつかに延び込んで、前記ガラス基板の前記第1の面からの高さhを有する接着剤プラグを形成する、
    前記ガラス基板の前記複数の孔を通して前記接合層を深さdまでエッチングする工程、前記深さdは前記厚さtと前記高さhの和以下である、及び
    前記複数の孔を、前記複数のバイアを形成するため、材料で埋め込む工程、
    を含むことを特徴とする方法。
  2. 前記接合層をエッチングする工程がウエットエッチングプロセスを利用する工程を含むことを特徴とする請求項1に記載の方法。
  3. 前記接合層をエッチングする工程がドライエッチングプロセスを利用する工程を含むことを特徴とする請求項1に記載の方法。
  4. 前記材料が前記接合層に長さlで延び込む導電材料であり、前記lは前記深さdと前記高さhの間の差に等しい、及び
    前記方法が前記複数のバイアを有する前記ガラス基板を前記接合層及び前記キャリアから剥離させる工程をさらに含み、前記複数のバイアを形成している前記導電材料の一部が前記ガラス基板の前記第1の面から突き出す、
    ことを特徴とする請求項1から3のいずれかに記載の方法。
  5. ガラス基板に複数のバイアを作製するための方法において、前記方法が、
    複数の孔を有する前記ガラス基板の第1の面をキャリアの第1の面に接合層によって接合する工程、前記接合層は前記ガラス基板の前記第1の面と前記キャリアの前記第1の面の間の厚さtを有する、
    前記ガラス基板の前記複数の孔を通して前記接合層を、ウエットエッチングプロセスを用いて、深さdまでエッチングする工程、
    前記複数の孔を、前記ガラス基板に前記複数のバイアを形成するため、導電材料で埋め込む工程、前記導電材料は前記接合層に長さlまで延び込み、前記長さlは前記厚さtより小さい、及び
    前記複数のバイアを有する前記ガラス基板を前記接合層及び前記キャリアから剥離させる工程、前記導電材料は前記ガラス基板の前記第1の面から突き出す、
    を含むことを特徴とする方法。
  6. 前記ガラス基板が100μm以下の厚さを有することを特徴とする請求項5に記載の方法。
  7. 前記ウエットエッチングプロセスがHF及びアセトンから選ばれる溶剤に前記接合層をさらす工程を含むことを特徴とする請求項5または6に記載の方法。
  8. 前記ガラス基板が前記エッチングプロセスに対するハードマスクであるように前記ガラス基板を通して前記接合層が前記溶剤にさらされることを特徴とする請求項7に記載の方法。
  9. ガラス基板に複数のバイアを作製するための方法において、前記方法が、
    複数の孔を有する前記ガラス基板の第1の面をキャリアの第1の面に接合層を用いて接合する工程、前記接合層は前記ガラス基板の前記第1の面と前記キャリアの前記第1の面の間の厚さtを有する、
    前記ガラス基板の前記複数の孔を通して前記接合層を、ドライエッチングプロセスを用いて、深さdまでエッチングする工程、前記深さdは前記ガラス基板の前記第1の面から前記接合層に前記エッチングが延び込んだ長さlと前記複数の孔の内の少なくともいくつかに前記接合層が延びこむことで形成された接着剤プラグの高さhの和に等しく、前記長さlは前記厚さtに等しく、前記キャリアの前記第1の面が前記ドライエッチングプロセスに対するストップ層である、
    前記複数の孔を、前記ガラス基板に前記複数のバイアを形成するため、導電材料で埋め込む工程、前記導電材料は前記キャリアの前記第1の面まで前記接合層を貫通する、及び
    前記複数のバイアを有する前記ガラス基板を前記接合層及び前記キャリアから剥離させる工程、前記導電材料は前記ガラス基板の前記第1の面から長さlで延びるピラーを形成する、
    を含むことを特徴とする方法。
  10. 前記ドライエッチングプロセスがOまたはアルゴンを含有するガスの内の少なくとも1つから発生されるプラズマに前記接合層をさらす工程を含むことを特徴とする請求項9に記載の方法。
JP2016565202A 2014-04-30 2015-04-29 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス Pending JP2017520906A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461986370P 2014-04-30 2014-04-30
US61/986,370 2014-04-30
PCT/US2015/028200 WO2015168236A1 (en) 2014-04-30 2015-04-29 Etch back processes of bonding material for the manufacture of through-glass vias

Publications (2)

Publication Number Publication Date
JP2017520906A JP2017520906A (ja) 2017-07-27
JP2017520906A5 true JP2017520906A5 (ja) 2018-06-14

Family

ID=53177892

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016565202A Pending JP2017520906A (ja) 2014-04-30 2015-04-29 貫通ガラスバイアの作製のための接合材料のエッチバックプロセス

Country Status (7)

Country Link
US (2) US9263300B2 (ja)
EP (1) EP3138120B1 (ja)
JP (1) JP2017520906A (ja)
KR (1) KR20160145801A (ja)
CN (1) CN106470953B (ja)
TW (1) TWI659002B (ja)
WO (1) WO2015168236A1 (ja)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3138120B1 (en) * 2014-04-30 2018-04-18 Corning Incorporated Etch back processes of bonding material for the manufacture of through-glass vias
US10410883B2 (en) 2016-06-01 2019-09-10 Corning Incorporated Articles and methods of forming vias in substrates
US10794679B2 (en) 2016-06-29 2020-10-06 Corning Incorporated Method and system for measuring geometric parameters of through holes
US10134657B2 (en) 2016-06-29 2018-11-20 Corning Incorporated Inorganic wafer having through-holes attached to semiconductor wafer
CN108231646A (zh) * 2016-12-13 2018-06-29 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
US11078112B2 (en) 2017-05-25 2021-08-03 Corning Incorporated Silica-containing substrates with vias having an axially variable sidewall taper and methods for forming the same
US10580725B2 (en) 2017-05-25 2020-03-03 Corning Incorporated Articles having vias with geometry attributes and methods for fabricating the same
US11554984B2 (en) 2018-02-22 2023-01-17 Corning Incorporated Alkali-free borosilicate glasses with low post-HF etch roughness
US11148935B2 (en) 2019-02-22 2021-10-19 Menlo Microsystems, Inc. Full symmetric multi-throw switch using conformal pinched through via
WO2021167787A1 (en) * 2020-02-18 2021-08-26 Corning Incorporated Etching of glass surfaces to reduce electrostatic charging during processing
CN117747504B (zh) * 2023-12-20 2024-07-19 西安赛富乐斯半导体科技有限公司 粘合胶层厚度调整方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006161124A (ja) * 2004-12-09 2006-06-22 Canon Inc 貫通電極の形成方法
US7425507B2 (en) 2005-06-28 2008-09-16 Micron Technology, Inc. Semiconductor substrates including vias of nonuniform cross section, methods of forming and associated structures
JP4889974B2 (ja) * 2005-08-01 2012-03-07 新光電気工業株式会社 電子部品実装構造体及びその製造方法
US7429529B2 (en) * 2005-08-05 2008-09-30 Farnworth Warren M Methods of forming through-wafer interconnects and structures resulting therefrom
JP2007067031A (ja) * 2005-08-30 2007-03-15 Tdk Corp 配線基板の製造方法
CN102246292B (zh) * 2008-10-10 2014-06-18 台湾积体电路制造股份有限公司 在用于3d封装的基底中电镀基底贯通孔的方法
JP5201048B2 (ja) * 2009-03-25 2013-06-05 富士通株式会社 半導体装置とその製造方法
US20110229687A1 (en) 2010-03-19 2011-09-22 Qualcomm Incorporated Through Glass Via Manufacturing Process
US8411459B2 (en) 2010-06-10 2013-04-02 Taiwan Semiconductor Manufacturing Company, Ltd Interposer-on-glass package structures
JP5729932B2 (ja) 2010-07-22 2015-06-03 キヤノン株式会社 基板貫通孔内への金属充填方法
EP2646384B1 (en) 2010-11-30 2019-03-27 Corning Incorporated Methods of forming high-density arrays of holes in glass
TWI547454B (zh) 2011-05-31 2016-09-01 康寧公司 於玻璃中高速製造微孔洞的方法
JP5804059B2 (ja) * 2011-07-14 2015-11-04 株式会社島津製作所 プラズマ処理装置
WO2014038326A1 (ja) * 2012-09-07 2014-03-13 旭硝子株式会社 インターポーザ用の中間品を製造する方法およびインターポーザ用の中間品
WO2014085660A1 (en) 2012-11-29 2014-06-05 Corning Incorporated Sacrificial cover layers for laser drilling substrates and methods thereof
US9425125B2 (en) * 2014-02-20 2016-08-23 Altera Corporation Silicon-glass hybrid interposer circuitry
EP3138120B1 (en) * 2014-04-30 2018-04-18 Corning Incorporated Etch back processes of bonding material for the manufacture of through-glass vias

Similar Documents

Publication Publication Date Title
JP2017520906A5 (ja)
TWI785052B (zh) 包括穿透孔洞貫孔的組件基板及其製作方法
CN106470953B (zh) 用于制造穿通玻璃通孔的接合材料的回蚀工艺
JP2010056579A5 (ja)
TW200802713A (en) Manufacturing method of semiconductor device
JP2009111367A5 (ja)
TW200802976A (en) Fine processing method of substrate, manufacturing method of substrate, and light emitting element
JP2014013810A5 (ja)
TWI569370B (zh) 顯示裝置及其製造方法
JP2013080813A5 (ja)
SG169948A1 (en) Reliable interconnect for semiconductor device
JP2016066792A5 (ja)
JP2016066793A5 (ja)
WO2015038367A3 (en) Forming through wafer vias in glass
JP2015216344A5 (ja)
JP2017204510A5 (ja)
TW201612987A (en) Method for manufacturing semiconductor device
JP2022078155A (ja) パッケージ用基板
JP2017010015A5 (ja)
JP2015207638A5 (ja)
JP2018032757A5 (ja)
JP2015154054A5 (ja)
JP2017125761A5 (ja)
JP2016111057A5 (ja)
JP2009253240A5 (ja)