JP2017229024A - 位相デジタル変換器、無線通信装置および無線通信方法 - Google Patents

位相デジタル変換器、無線通信装置および無線通信方法 Download PDF

Info

Publication number
JP2017229024A
JP2017229024A JP2016125759A JP2016125759A JP2017229024A JP 2017229024 A JP2017229024 A JP 2017229024A JP 2016125759 A JP2016125759 A JP 2016125759A JP 2016125759 A JP2016125759 A JP 2016125759A JP 2017229024 A JP2017229024 A JP 2017229024A
Authority
JP
Japan
Prior art keywords
signal
capacitor
phase difference
phase
charging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2016125759A
Other languages
English (en)
Inventor
智史 近藤
Satoshi Kondo
智史 近藤
明秀 崔
Akihide Sai
明秀 崔
トァン タン タ
Tuan Thanh Ta
トァン タン タ
英徳 大國
Hidenori Okuni
英徳 大國
雅則 古田
Masanori Furuta
雅則 古田
板倉　哲朗
Tetsuro Itakura
哲朗 板倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2016125759A priority Critical patent/JP2017229024A/ja
Priority to US15/462,232 priority patent/US10128881B2/en
Publication of JP2017229024A publication Critical patent/JP2017229024A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
    • G04F10/105—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time with conversion of the time-intervals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0991—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator being a digital oscillator, e.g. composed of a fixed oscillator followed by a variable frequency divider
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3052—Automatic control in amplifiers having semiconductor devices in bandpass amplifiers (H.F. or I.F.) or in frequency-changers used in a (super)heterodyne receiver
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Transmitters (AREA)

Abstract

【課題】回路規模を縮小し、消費電力を低減する。【解決手段】位相デジタル変換器１は、第１信号の周期の数を計測するカウンタと、第１信号と、それよりも２倍以上周波数が低い第２信号との位相差に応じたパルス幅を持つ位相差を生成する第１位相差検出器１１と、位相差のパルス幅に応じた電荷を充電する第１キャパシタ２３と、第１キャパシタのＮ倍のキャパシタンスを有する第２キャパシタ２６と、第１、第２キャパシタの充電電圧を比較する比較器１５と、第２キャパシタの充電電圧が第１キャパシタの充電電圧以上になったことが比較器に検出されるまで、第２キャパシタへ充電する第１充電制御部１６と、第２キャパシタへの充電期間でのカウンタの計数値をＮで割った値により、第１信号と第２信号の位相差演算する第１位相差演算器１９を備える。第１位相差演算器は、カウンタが計測動作停止の場合、基準位相に基づいて第１、第２信号との位相差を演算する。【選択図】図１

Description

本発明の実施形態は、位相デジタル変換器、無線通信装置および無線通信方法に関する。
無線通信装置内の主要回路は、チップ化のために、ＣＭＯＳプロセスで形成されることが多い。例えば、局部発振信号は、オールデジタルのＡＤＰＬＬ（All Digital Phase-Locked Loop）回路と、位相デジタル変換器とで生成可能である。
従来の位相デジタル変換器は、多数段のインバータの各出力を、対応するフリップフロップでラッチして、位相差信号を生成していた。このような回路では、数十段のインバータとフリップフロップが必要となり、回路規模が大きくなるとともに、位相デジタル変換器全体での消費電流が大きいという問題があった。
特開２００２−７６８８６号公報
本発明が解決しようとする課題は、回路規模を縮小でき、かつ消費電力も低減可能な位相デジタル変換器、無線通信装置および無線通信方法を提供することにある。
本実施形態によれば、第１信号の周期の数を計測するカウンタと、
前記第１信号と、前記第１信号よりも２倍以上周波数が低い第２信号と、の位相差に応じたパルス幅を持つ位相差信号を生成する第１位相差検出器と、
前記位相差信号のパルス幅に応じた電荷を充電する第１キャパシタと、
前記第１キャパシタのＮ倍（Ｎは１より大きい実数）のキャパシタンスを有する第２キャパシタと、
前記第１キャパシタの充電電圧と、前記第２キャパシタの充電電圧とを比較する比較器と、
前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続する第１充電制御部と、
前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎで割った値により、前記第１信号と前記第２信号との位相差を演算する第１位相差演算器と、
前記第１充電制御部にて前記第２キャパシタへの充電を継続して行い、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出された時点において、前記第１信号と前記第２信号との位相差に応じたパルス幅を持つ位相差信号を生成する第２位相差検出器と、
前記第２位相差検出器にて検出された位相差信号のパルス幅に基づいて前記第１キャパシタを充電した後、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが再び前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続する第２充電制御部と、
前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎ２で割った値により、前記第１信号と前記第２信号との位相差を演算する第２位相差演算器と、
前記第１位相差演算器で演算された位相差と、前記第２位相差演算器で演算された位相差と、に基づいて、前記第１信号と前記第２信号との小数位相差を検出する第３位相差演算器と、を備え、
前記第１位相差演算器は、前記カウンタが計測動作を停止している場合には、基準位相に基づいて前記第１信号と前記第２信号との位相差を演算する位相デジタル変換器が提供される。
第１の実施形態によるＴＤＣの概略構成を示すブロック図。 ＴＤＣを用いた局部発振器の概略構成を示すブロック図。 第１の実施形態によるＴＤＣのタイミング図。 第２の実施形態によるＴＤＣの内部構成を示すブロック図。 位相差パルス生成器の内部構成を示すブロック図。 図５の位相差パルス生成器のタイミング図。 第４の実施形態によるＴＤＣの内部構成を示すブロック図。 第５の実施形態によるＴＤＣの内部構成を示すブロック図。 第１〜第４の実施形態のいずれかにおけるＴＤＣを有する受信機の内部構成を示すブロック図。 第５の実施形態による無線通信装置の概略構成を示すブロック図。 無線通信装置のブロック構成を示す図。 ＰＣとマウスとの間で無線通信を行う例を示す図。 ウェアラブル端末とホスト装置との間で無線通信を行う例を示す図。
以下、図面を参照して本発明の実施形態を説明する。以下の実施形態では、位相デジタル変換器および無線通信装置内の特徴的な構成および動作を中心に説明するが、位相デジタル変換器、位相差パルス生成器および無線通信装置には以下の説明で省略した構成および動作が存在しうる。ただし、これらの省略した構成および動作も本実施形態の範囲に含まれるものである。
（第１の実施形態）
図１は第１の実施形態による位相デジタル変換器（ＴＤＣ：Time to Digital Converter）１の概略構成を示すブロック図、図２はＴＤＣ１を用いた局部発振器２の概略構成を示すブロック図である。
図１のＴＤＣ１の構成および動作を説明する前に、図２の局部発振器２の構成および動作を説明する。
図２の局部発振器２は、例えば無線通信装置で用いられる局部発振信号を生成する回路である。図２の局部発振器２は、デジタル制御発振器（ＤＣＯ：Digitally Control Oscillator）３と、図１に詳細構成を示すＴＤＣ１と、ＡＤＰＬＬ回路４とを有する。ＡＤＰＬＬ回路４は、周波数制御コードＦＣＷを積算して基準位相φRを検出するＦＣＷ積算部６３と、ＴＤＣ１の出力信号と、ＴＤＣ１内のカウンタ６の出力信号と、基準位相φRとに基づいて位相誤差情報を演算する論理演算器８と、ループフィルタ９とを備えている。図２では、ＴＤＣ１とは別個にカウンタ６とＦＣＷ積算部６３を設けているが、本明細書では、ＴＤＣ１の内部にカウンタ６とＦＣＷ積算部６３が設けられる例について主に説明する。
カウンタ６は、ＤＣＯ３の発振信号の立ち上がりエッジまたは立ち下がりエッジの数をカウントする。カウンタ６の出力信号は、ＤＣＯ３の発振信号の整数位相を表す信号である。
図１に詳細を示すＴＤＣ１は、後述するように、ＤＣＯ３の発振信号と基準信号との位相差信号を生成する。この位相差信号は、ＤＣＯ３の発振信号の小数位相を表す信号である。カウンタ６の出力信号とＴＤＣ１の出力信号を合算することで、ＤＣＯ３の発振信号の位相を求めることができる。
論理演算器８は、カウンタ６の出力信号とＴＤＣ１の出力信号とを合算して得られるＤＣＯ３の発振信号の位相と、ＦＣＷ積算部６３で検出される基準位相φRとの差分により、位相誤差信号を求める。
ループフィルタ９は、位相誤差信号に含まれるノイズ成分を除去する。ループフィルタ９の出力信号は、ＤＣＯ３に入力される。ＤＣＯ３は、ループフィルタ９の出力信号に基づいて、周波数コードＦＣＷが示す周波数とＤＣＯ３の発振信号の周波数との誤差がなくなるように、帰還動作を行う。
なお、図２では、局部発振器２内にＤＣＯ３を設けているが、局部発振器２内のＤＣＯ３で発振信号を生成する代わりに、局部発振器２の外部に設けられたＶＣＯ（Voltage Control Oscillator）で生成された発振信号を局部発振器２に入力してもよい。
次に、図１に基づいて、ＴＤＣ１の構成および動作を説明する。図１のＴＤＣ１は、カウンタ６と、位相差検出器（第１位相差検出器、第２位相差検出器）１１と、第１チャージポンプ１２と、第２チャージポンプ１３と、第１電流源１４と、比較器１５と、充放電制御部（第１充電制御部、第２充電制御部）１６と、第１保持器１７と、第２保持器１８と、位相差演算器（第１位相差演算器）１９と、パルス生成器５１と、カウンタロジック部５４と、ＤＦＦ５５と、ＤＦＦ５６と、第２位相差演算器５７と、第３位相差演算器５８とを備えている。
カウンタ６は、ＤＣＯ３の発振信号（第１信号）の周期の数を計測する。すなわち、カウンタ６は、ＤＣＯ３の発振信号の立ち上がりエッジまたは立ち下がりエッジの数を計測する。
位相差検出器１１は、ＤＣＯ３の発振信号と基準信号（第２信号）ＲＥＦとの位相差信号ＰＥを生成する。基準信号ＲＥＦは、例えば基準信号源１０で生成される信号である。基準信号源１０は、ＴＤＣ１の内部に設けてもよいし、外部に設けてもよい。基準信号ＲＥＦの周波数は、ＤＣＯ３の発振信号の周波数よりも２倍以上低い信号である。位相差検出器１１が生成する位相差信号ＰＥは、ＤＣＯ３の発振信号の１周期以内の位相差、すなわち小数位相差を表す信号である。
より詳細には、位相差検出器１１は、ＤＦＦ２１と、パルス生成器５９と、第１論理演算器２２とを含んでおり、第１位相差検出器と第２位相差検出器とを兼ねている。第１位相差検出器は、ＤＣＯ３の発振信号（第１信号）と、基準信号ＲＥＦに同期したSSADCstop信号（第２信号）との位相差に応じたパルス幅を持つ位相差信号を生成する。基準信号ＲＥＦは、ＤＣＯ３の発振信号よりも２倍以上周波数が低い信号である。第２位相差検出器は、第２キャパシタ２６への充電を継続して、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になったことが比較器１５にて検出された時点において、ＤＣＯ３の発振信号と基準信号ＲＥＦに同期したSSADCstop信号（第２信号）との位相差に応じたパルス幅を持つ位相差信号（ＰＥ信号）を生成する。すなわち、第２位相差検出器は、充放電制御部１６にて第２キャパシタ２６への充電を継続して行い、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になったことが比較器１５にて検出された時点において、第１信号と第２信号との位相差に応じたパルス幅を持つ位相差信号を生成する。
ＤＦＦ２１は、SSADCstop信号をＤＣＯ３の発振信号の立ち上がりエッジでラッチした信号（以下、ＲＴＲＥＦ信号）を生成して出力する。SSADCstop信号については後述する。
パルス生成器５９は、ＲＴＲＥＦ信号の立ち上がりエッジに同期して、所定幅のパルス信号（以下、STARTpulse信号）を生成して出力する。
第１論理演算器２２は、ＥＸＯＲゲート２２ｂとＡＮＤゲート２２ｃとを有する。ＥＸＯＲゲート２２ｂは、ＲＴＲＥＦ信号とSSADCstop信号との排他的論理和の信号を生成して出力する。ＡＮＤゲート２２ｃは、SSADCstop信号とＥＸＯＲゲート２２ｂの出力信号との論理積であるＰＥ信号を生成して出力する。
第１チャージポンプ１２は、第１キャパシタ２３と、第１スイッチ（第１切替器）２４と、第２スイッチ（第３切替器）２５とを有する。
第１スイッチ２４は、第１電流源１４からの電流を第１キャパシタ２３に供給して第１キャパシタ２３の充電を行うか否かを切り替える。第１スイッチ２４がオンすると、第１電流源１４からの電流が第１キャパシタ２３に供給されて、第１キャパシタ２３は充電される。第１スイッチ２４は、位相差検出器１１から出力される位相差信号ＰＥによりオンまたはオフする。例えば、位相差信号ＰＥがハイであれば第１スイッチ２４はオンし、位相差信号ＰＥがロウであれば第１スイッチ２４はオフする。
第２スイッチ２５は、第１キャパシタ２３の両端電極間を短絡するか否かを切り替える。第２スイッチ２５がオンすると、第１キャパシタ２３の両端電極間が短絡されて、第１キャパシタ２３は放電される。第２スイッチ２５は、後述する充放電制御部１６の出力信号によりオンまたはオフする。
第２チャージポンプ１３は、第２キャパシタ２６と、第３スイッチ２７（第２切替器）と、第４スイッチ（第４切替器）２８とを有する。
第２キャパシタ２６は、第１キャパシタ２３のＮ倍（Ｎは１より大きい実数）のキャパシタンスを有する。
第３スイッチ２７は、第１電流源１４からの電流を第２キャパシタ２６に供給して第２キャパシタ２６の充電を行うか否かを切り替える。第３スイッチ２７がオンすると、第１電流源１４からの電流が第２キャパシタ２６に供給されて、第２キャパシタ２６は充電される。
第４スイッチ２８は、第２キャパシタ２６の両端電極間を短絡するか否かを切り替える。第４スイッチ２８がオンすると、第２キャパシタ２６の両端電極間が短絡されて、第２キャパシタ２６は放電される。第３スイッチ２７と第４スイッチ２８は、後述する充放電制御部１６の出力信号によりオンまたはオフする。
比較器１５は、第１キャパシタ２３の充電電圧と第２キャパシタ２６の充電電圧とを比較して、両充電電圧の電圧差に応じた信号を出力する。
ＯＲゲート５２は、比較器１５の出力信号とREFpulse信号との論理和信号を生成する。ＤＦＦ１６ａは、電源電圧ＶddをＯＲゲート５２の立ち上がりエッジでラッチしてSSADCstop信号を生成する。また、ＤＦＦ１６ａは、STARTpulse信号がハイになると、SSADCstop信号をリセットする。ＯＲゲート５３は、SSADCstop信号とＲＳＴ信号との論理和信号を生成して出力する。ＯＲゲート５３の出力信号がハイになると、第４スイッチ２８をオンして、第２キャパシタ２６を放電する。ＲＳＴ信号は、SSADCstop信号の立ち上がりエッジの数が３の倍数のときに正のパルスを出力する信号である。
充放電制御部１６は、上述したように、第１充電制御部と第２充電制御部の機能を有する。第１充電制御部は、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になったことが比較器１５にて検出されるまで、第２キャパシタ２６への充電を継続する。第２充電制御部は、第２位相差検出器にて検出された位相差信号のパルス幅に基づいて第１キャパシタ２３を充電した後、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になったことが再び比較器にて検出されるまで、第２キャパシタ２６への充電を継続する。充放電制御部１６が生成した信号は、第２スイッチ２５、第３スイッチ２７および第４スイッチ２８のオンまたはオフを切り替えるために用いられる。
より詳細には、充放電制御部１６は、Ｄフリップフロップ（以下、ＤＦＦ）１６ａと、インバータ１６ｂとを有する。ＤＦＦ１６ａのクロック端子には比較器１５の出力信号が入力され、ＤＦＦ１６ａのＤ入力端子は電源電圧Ｖddに設定され、ＤＦＦ１６ａのリセット端子にはＳＴＡＲＴ信号が入力されている。ＳＴＡＲＴ信号は、例えば位相差検出器１１内のＤＦＦ２１の出力信号がハイの期間のパルス幅を持つパルス信号である。ＳＴＡＲＴ信号が入力されると、ＤＦＦ１６ａはリセットされて、第２キャパシタ２６の充電が開始される。このＤＦＦ１６ａのＱ出力信号は、ＳＴＯＰ信号であり、このＳＴＯＰ信号がロウの間は、第３スイッチ２７はオンで、第４スイッチ２８はオフであり、第２キャパシタ２６の充電が行われる。ＳＴＯＰ信号がハイになると、第３スイッチ２７はオフで、第４スイッチ２８はオンし、第２キャパシタ２６の放電が行われる。ＳＴＯＰ信号がハイになるのは、比較器１５にて、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になった場合である。このように、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になると、第２キャパシタ２６の充電が終了するとともに、第１キャパシタ２３と第２キャパシタ２６の放電が行われる。
カウンタロジック５４は、基準信号ＲＥＦに同期したSSADstop信号に基づいて、各種の制御信号ＳＴＡＲＴ１、ＳＴＯＰ１、ＳＴＡＲＴ２、ＳＴＯＰ２、ＲＳＴを生成する。本実施形態では、第１段階で大まかな小数位相差を検出し、第２段階で高精度の小数位相差を検出している。ＳＴＡＲＴ１信号とＳＴＯＰ１信号はそれぞれ、第１段階にて第２キャパシタ２６の充電開始と充電終了を報知する信号である。ＳＴＡＲＴ２信号とＳＴＯＰ２信号はそれぞれ、第２段階にて第２キャパシタ２６の充電開始と充電終了を報知する信号である。ＲＳＴ信号は、第２段階が終了した後のリセット信号である。
第１保持器１７は、第２キャパシタ２６が充電を開始する時点でのカウンタ６の計数値を保持する。第１保持器１７は、例えばＤＦＦ１７を有し、このＤＦＦ１７のＤ入力端子にはカウンタ６の計数値が入力され、クロック端子にはＳＴＡＲＴ１信号が入力される。ＳＴＡＲＴ１信号の立ち上がりエッジで、ＤＦＦ１７はカウンタ６の計数値をラッチ（保持）する。
第２保持器１８は、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になったことが比較器１５にて検出された時点でのカウンタ６の計数値を保持する。第２保持器１８は、例えばＤＦＦ１８を有し、このＤＦＦ１８のＤ入力端子にはカウンタ６の計数値が入力され、クロック端子にはＳＴＯＰ１信号が入力される。
位相差演算器１９は、ＤＣＯ３の発振信号と基準信号ＲＥＦとの位相差を演算する。より詳細には、ＤＣＯ３の発振信号の１周期より小さい小数位相差を演算する。
位相差演算器（第１位相差演算器）１９は、カウンタ６が計測動作を停止している場合には、基準位相φRに基づいて、ＤＣＯ３の発振信号（第１信号）と基準信号（第２信号）ＲＥＦとの位相差を演算する。位相差演算器１９は、例えば、第１保持器１７が保持した値と第２保持器１８が保持した値との差分を演算する差分演算器１９ａと、差分演算器１９ａの出力側に接続されたマルチプレクサ１９ｃと、マルチプレクサ１９ｃの出力側に接続された乗算器１９ｂとを有する。マルチプレクサ１９ｃは、後述するロック検出器６５のロック検出信号に基づいて、基準位相φRをＮ倍した値の整数部分と、差分演算器１９ａで演算された差分とのいずれか一方を選択する。より詳細には、マルチプレクサ１９ｃは、ロック検出器６５にてロックが検出されると、ＮφRを選択し、ロックが検出されなければ、差分演算器１９ａで演算された差分を選択する。乗算器１９ｂは、マルチプレクサ１９ｃの選択値を１／Ｎ倍した値を出力する。
ＤＦＦ５５は、カウンタ６のカウント値をＳＴＡＲＴ２信号の立ち上がりエッジでラッチする。ＤＦＦ５６は、カウンタ６のカウント値をＳＴＯＰ２信号の立ち上がりエッジでラッチする。
第２位相差演算器５７内の差分演算器５７ａは、ＤＦＦ５６が保持するカウント値とＤＦＦ５５が保持するカウント値との差分値を演算する。乗算器５７ｂは、差分演算器５７ａから出力された差分値を１／Ｎ２倍した値を演算する。
第３位相差演算器５８は、乗算器１９ｂから出力された値と乗算器５７ｂから出力された値との差分を演算して出力する。第３位相差演算器５８の出力信号は、小数位相差を表すPhaseError信号である。
この他、図１のＴＤＣ１は、カウンタ切替制御部６１と、位相検出器６２と、ＦＣＷ積算部６３と、位相誤差検出器６４と、ロック検出器６５とを備えている。
カウンタ切替制御部６１は、スイッチ６６と、演算器６７とを有する。スイッチ６６は、演算器６７の出力信号に基づいて、ＤＣＯ３の発振信号をカウンタ６のクロック端子に供給するか否かを切り替える。演算器６７は、ロック検出器６５にてロックが検出され、かつ第２充電制御部が第１キャパシタ２３への充電を開始する第２段階でハイになる信号を生成する。スイッチ６６は、演算器２７の出力信号がハイになると、ＤＣＯ３の発振信号をカウンタに供給し、これにより、カウンタ６は計測動作を開始する。
このように、本実施形態のカウンタ６は、ロック検出器６５にてロックが検出され、かつ第２段階のときに計測動作を行う。よって、第１充電制御部が第１キャパシタ２３または第２キャパシタ２６への充電を行っている期間内は、カウンタ６は計測動作を停止している。これにより、消費電力の低減を図っている。
位相検出器６２は、カウンタ６の計数値と第３位相差演算器５８で検出された小数位相差とに基づいて、ＤＣＯ３の発振信号（第１信号）の位相を検出する。ＦＣＷ積算部６３は、周波数制御コードＦＣＷを積算して基準位相φRを検出する。位相誤差検出器６４は、位相検出器６２が検出した第１信号の位相と、基準位相φRと、に基づいて、位相誤差φEを検出する。
ロック検出器６５は、位相誤差φEが所定の閾値以下になったことを検出する。本実施形態によるＴＤＣ１は、図２に示すＡＤＰＬＬ回路４によりＰＬＬ制御されており、ＤＣＯ３の発振信号の発振周波数が所望の値に制御された状態をロック状態と呼ぶ。ロック検出器６５は、ＤＣＯ３の位相が所定の閾値以下になると、ＤＣＯ３の発振信号がロックしたと判断して、ＬＤＥＴ信号は例えばハイレベルになる。
上述したように、カウンタ切替制御部６１内のスイッチ６６は、ＤＣＯ３の発振信号がロックして、かつ第２段階であれば、ＤＣＯ３の発振信号をカウンタに供給する。これにより、カウンタは計測動作を開始する。
図３は第１の実施形態によるＴＤＣ１のタイミング図である。このタイミング図を参照しながら、図１のＴＤＣ１の動作を説明する。
時刻ｔ１からｔ２の間に、基準信号ＲＥＦとＤＣＯ３の発振信号との位相差を表すＰＥ信号がハイになり、この期間内には第１キャパシタ２３が充電される。その後、時刻ｔ２〜ｔ３の間は、第２キャパシタ２６の充電が行われる。時刻ｔ３のときに、第１キャパシタ２３の充電電圧と第２キャパシタ２６の充電電圧とが一致し、比較器１５の出力が反転し、SSADCstop信号がハイになる。
本実施形態では、第１キャパシタ２３の容量に対する第２キャパシタ２６の容量の比Ｎをかなり小さくしており、例えばＮ＝４程度である。よって、比較的短い時間で、比較器１５の出力は反転する。これにより、時刻ｔ３〜ｔ４の間に、ＰＥ信号が再びハイになり、この期間内に、再度第１キャパシタ２３が充電される。時刻ｔ４〜ｔ５の間は、第２キャパシタ２６の充電が行われる。時刻ｔ５のときに、第１キャパシタ２３の充電電圧と第２キャパシタ２６の充電電圧とが再び一致し、比較器１５の出力が再び反転する。今度は、ＲＳＴ信号がハイになり、ＰＥ信号はロウのままである。
時刻ｔ１〜ｔ３の間は、スイッチ６６がオフであり、カウンタ６にはＤＣＯ３の発振信号は供給されないことから、カウンタ６は計測動作を停止している。よって、時刻ｔ１〜ｔ３では、消費電力を低減できる。
カウンタ６が計測動作を停止している間は、第１保持器１７と第２保持器１８の出力はともにゼロであり、差分演算器１９ａの出力もゼロである。このとき、ロック検出器６５がロックを検出していなければ、マルチプレクサ１９ｃの出力はゼロとなる。
ロック検出器６５がロックを検出すると、マルチプレクサ１９ｃは、基準位相φRをＮ倍した値の整数部分を出力する。図２に示すように、ＴＤＣ１はＡＤＰＬＬ回路４によりＰＬＬ制御されており、カウンタ６が計測動作を行っていなくても、ＴＤＣ１の出力値は予測値にほぼ近くなることが予想される。よって、本実施形態では、小数位相を検出する場合のみカウンタ６に計測動作を行わせている。
カウンタ６が計測動作を行っていなくても、ロック検出器６５がロックを検出していれば、基準位相φRにＮを乗じた値の整数部分がマルチプレクサ１９ｃから出力され、この値を乗算器１９ｂにて１／Ｎ倍することで、おおまかな小数位相差を求めることができる。
時刻ｔ１〜ｔ３は第１段階であり、時刻ｔ３〜ｔ５は第２段階である。第２段階中にロック検出器６５がロックを検出すると、スイッチ６６がオンして、カウンタ６のクロック端子にＤＣＯ３の発振信号が供給されて、カウンタ６は計測動作を開始する。図３の例では、時刻ｔ４〜ｔ５の間に、カウンタ６の計測値は、０から３までカウントアップする。
時刻ｔ３〜ｔ４の間のＰＥ信号は、時刻ｔ１〜ｔ３の間に検出しきれなかった分の位相差である。この分の位相差は、時刻ｔ４〜ｔ５の間に検出される。時刻ｔ４〜ｔ５の間に検出された位相差は、第２位相差演算器５７内の差分演算器５７ａから出力される。この位相差は、乗算器５７ｂにて１／Ｎ２倍されて、第３位相差演算器５８にて最終的な小数位相差が検出される。
位相検出器６２は、第３位相差演算器５８にて検出された小数位相差と、第１保持器１７が保持する値である整数位相差とを用いて、以下の（１）式に基づいて、ＤＣＯ３の位相φdcoを検出する。
φdco＝φI−φF＋１ …（１）
位相誤差検出器６４は、周波数制御コードをＦＣＷ積算部６３で基準位相φRに変換した値と、ＤＣＯ３の位相φdcoとの差分である位相誤差φEを検出する。この位相誤差φEは、ロック検出器６５に入力されて、ロックの検出に用いられる。
このように、本実施形態では、小数位相差を検出する処理を２段階に分けて行い、第１段階では大まかな小数位相差を検出し、第２段階では第１段階で検出しきれなかった分の小数位相差を検出する。第１段階も第２段階も、共通の第１キャパシタ２３と第２キャパシタ２６を用いて位相差を検出するため、ハードウェア構成が複雑化するおそれはない。また、本実施形態では、第１キャパシタ２３と第２キャパシタ２６の容量の比Ｎを小さくできるため、第１段階と第２段階に要する時間、より詳細には、第１段階と第２段階におけるＤＣＯ３の発振信号のクロック数を削減でき、結果として、より短い時間で、より精度の高い小数位相差を検出できる。例えば、１６段階の小数位相差を検出する場合、第１の実施形態では、Ｎ＝１６にする必要があり、第２キャパシタ２６の容量を大きくして、かつ小数位相差が検出されるまでのＤＣＯ３の発振信号のクロック数も最大１６個必要であったが、本実施形態によれば、Ｎ＝４でよく、第２キャパシタ２６の容量を小さくできるとともに、小数位相差が検出されるまでのＤＣＯ３の発振信号のクロック数も、最大で４＋４＝８クロックで済む。これにより、本実施形態によれば、容量の小さい第２キャパシタ２６を用いて、精度を落とさずに短時間で小数位相差を検出できるため、消費電力の削減が図れる。
しかも、本実施形態では、第１段階ではカウンタ６を動作させなくて済む。よって、カウンタ６の動作期間が第２段階だけとなり、カウンタを第１段階と第２段階で動作させる場合と比べて、カウンタ６の消費電力を約半減できる。
（第２の実施形態）
第２の実施形態は、上述した第１段階と第２段階のときにカウンタ６に計測動作を行わせるか、あるいは第１段階ではカウンタ６の計測動作を停止させるかを選択できるようにしたものである。
図４は第２の実施形態によるＴＤＣ１の内部構成を示すブロック図である。図４では、図１と共通する構成部分には同一符号を付しており、以下では相違点を中心に説明する。図４のＴＤＣ１は、図１の構成に加えて、ＯＲゲート６８、６９を追加している。
ＯＲゲート６８、６９は、カウンタ動作切替器を構成する。カウンタ動作切替器は、第１充電制御部および第２充電制御部が第２キャパシタ２６への充電を継続している間にカウンタ６に計測動作を行わせる第１動作モードと、第１充電制御部が第２キャパシタ２６への充電を継続している間にカウンタ６の計測動作を停止させ、かつ第２充電制御部が第２キャパシタ２６への充電を継続している間にカウンタ６に計測動作を行わせる第２動作モードと、のいずれか一方を選択する。
より具体的には、ＯＲゲート６８は、モード選択信号ＭＯＤＥに基づいて、スイッチ６６のオン／オフを切替制御する。より具体的には、モード選択信号ＭＯＤＥがハイであれば、演算器６７の出力論理に関係なく、ＯＲゲート６８の出力はハイになり、スイッチ６６はオンする。よって、モード選択信号ＭＯＤＥがハイであれば、第１段階と第２段階の両方において、カウンタ６は計測動作を行う。
また、モード選択信号ＭＯＤＥがハイのときは、ロック検出器６５がロック検出をしたか否かに関係なく、ＯＲゲート６９の出力はハイになる。ＯＲゲート６９の出力がハイになると、マルチプレクサ１９ｃは、差分増幅器１９ａの出力を選択して出力する。
このように、モード選択信号ＭＯＤＥがハイのとき（第１動作モード）は、第１段階と第２段階ともにカウンタ６で計測動作を行って位相誤差を検出する。一方、モード選択信号ＭＯＤＥがロウのとき（第２動作モード）は、第１の実施形態と同様の動作を行う。すなわち、第２動作モードでは、第１段階ではカウンタ６の計測動作を停止させて位相誤差の検出を行い、第２段階ではカウンタ６に計測動作を行わせて位相誤差の検出を行う。
このように、第２の実施形態では、第１段階と第２段階に分けて小数位相差を検出する際に、第１段階でカウンタ６に計測動作を行わせるか否かを、モード選択信号ＭＯＤＥにより、任意に選択することができる。
（第３の実施形態）
第３の実施形態は、ＴＤＣ１内の位相差検出器１１として適用可能な位相差パルス生成器に関する。
図５は位相差パルス生成器３０の内部構成を示すブロック図、図６は図５の位相差パルス生成器３０のタイミング図である。図５の位相差パルス生成器３０は、図１の位相差検出器１１内のＤＦＦ２１の後段に、ｍ段（ｍは１以上の整数）のＤＦＦ（第２同期化回路）３１を縦続接続したものである。図５では、１段のＤＦＦ３１を有する例を示しているが、２段以上のＤＦＦ１を縦続接続してもよい。なお、図５では、図１のSSADstop信号の代わりに、基準信号ＲＥＦを位相差検出器１１に入力しているが、SSADstop信号を入力してもよい。
図１の位相差検出器１１では、ＤＦＦ２１のＱ出力信号ＲＴＲＥＦを第１論理演算器２２に入力していたが、図５では、ｍ段のＤＦＦ３１の中の最終段のＤＦＦのＱ出力信号を信号ＲＴＲＥＦとして、第１論理演算器２２に入力している。
第１論理演算器２２は、図１と同様に、第２キャパシタ２６の充電電圧が第１キャパシタ２３の充電電圧以上になったことが比較器１５にて検出された時点において、ＤＣＯ３の発振信号と基準信号ＲＥＦとの位相差に応じたパルス幅を持つ位相差信号（ＰＥ信号）を生成する。この位相差信号ＰＥは、図１と同様に、第１チャージポンプ１２内の第１スイッチ２４のオン／オフを切り替えるために用いられる。
基準信号ＲＥＦをＤＣＯ３の発振信号で同期化するＤＦＦ２１の後段にｍ段のＤＦＦ３１を縦続接続する理由は、基準信号ＲＥＦとＤＣＯ３の発振信号とは非同期の関係にあることから、ＤＦＦ２１でラッチ動作を行う際に、ＤＦＦ２１が定めるセットアップ時間やホールド時間を満たさずに保持動作を行う可能性があり、ＤＦＦ２１のＱ出力信号が準安定（メタステーブル）状態になるおそれがあるためである。このため、図５の回路では、ＤＦＦ２１の後段にｍ段のＤＦＦ３１を縦続接続して、ＤＦＦ２１と同じタイミングのクロック信号（この場合は、ＤＣＯ３の発振信号）でラッチ動作を繰り返すことで、ＤＦＦ３１のＱ出力信号の波形のなまりを抑えるようにしている。例えば、ｍ＝１だと、合計２段のＤＦＦ２１，３１が縦続接続されることになるが、２段目のＤＦＦ３１のＱ出力信号がまだ準安定状態であれば、さらにもう１段ＤＦＦ３１を追加することで、メタステーブル状態がより起きにくくなる。ただし、図６に示すように、ｍの数を１つ増やすたびに、位相差信号ＰＥのパルス幅が２πずつ、すなわちＤＣＯ３の発振信号の１周期分ずつ増加していく。しかしながら、位相誤差を検出する観点では、位相差信号ＰＥのパルス幅が増加しても特に問題は生じない。
このように、第３の実施形態では、基準信号ＲＥＦをＤＣＯ３の発振信号の立ち上がりエッジまたは立ち下がりエッジで同期化するＤＦＦ２１のＱ出力信号がメタステーブル状態になったとしても、このＤＦＦ２１の後段にｍ段のＤＦＦ３１を縦続接続するため、最終段のＤＦＦ３１のＱ出力信号波形を急峻な波形とすることができる。よって、ＤＣＯ３の発振信号と基準信号ＲＥＦとが非同期であっても、基準信号ＲＥＦとＤＣＯ３の発振信号との位相差を正確に反映した位相差信号ＰＥを生成できる。
（第４の実施形態）
以下に説明する第４の実施形態は、第３の実施形態で説明した位相差パルス生成器３０をＴＤＣ１内の位相差検出器１１として用いるものである。
図７は第４の実施形態によるＴＤＣ１の内部構成を示すブロック図である。図７のＴＤＣ１は、図１のＴＤＣ１内の位相差検出器１１を図５の位相差パルス生成器３０に置換したものである。図７の位相差検出器１１で生成される位相差信号ＰＥは、ｍ段のＤＦＦ３１の段数に応じたパルス幅を有する。ｍ段のＤＦＦ３１を設けることで、基準信号ＲＥＦに同期したSSADstop信号とＤＣＯ３の発振信号とが非同期であっても、ｍ段のＤＦＦ３１の中の最終段のＤＦＦのＱ出力信号ＲＴＲＥＦがメタステーブル状態になることはなく、位相差信号ＰＥの波形を急峻なパルス信号とすることができる。
ＤＦＦの段数が１段増えるたびに、位相差信号ＰＥのパルス幅は、２πすなわちＤＣＯ３の発振信号の１周期分ずつ大きくなる。このため、第１チャージポンプ１２内の第１キャパシタ２３の充電時間も、ｍ段のＤＦＦ３１の段数に応じた時間となる。また、第２チャージポンプ１３内の第２キャパシタ２６の充電時間も、ｍ段のＤＦＦ３１に応じた時間となる。カウンタ６の計数値も、ｍ段のＤＦＦ３１の段数に応じて増加し、差分演算器１９ａで演算される差分計数値も、本来の位相差分の計数値に、ｍ段のＤＦＦ３１分の計数値を足し合わせた値となる。１段分のＤＦＦがＤＣＯ３の発振信号の１周期に対応する。よって、ｍ段のＤＦＦ３１が縦続接続されている場合は、ｍ周期分の計数値が加算された値が差分演算器１９ａから出力される。
以上より、位相差検出器１１内にｍ段のＤＦＦ３１が縦続接続されている場合には、ＴＤＣ１から出力される位相差は、本来の小数位相差に、ＤＣＯ３の発振周期×ｍ／Ｎを足し合わせた値が出力される。
また、ＴＤＣ１の出力に、ＤＣＯ３の発振周期×ｍ／Ｎが含まれていても、ＡＤＰＬＬ回路４は、位相ロック処理を行うことができる。よって、ｍ段のＤＦＦ３１を設けた分の値が小数位相差に加算されてＴＤＣ１から出力されたとしても、ＡＤＰＬＬ回路４の位相ロック制御を行う上では特に支障はない。
このように、第４の実施形態では、位相差検出器１１内に、基準信号ＲＥＦをＤＣＯ３の発振信号の立ち上がりエッジまたは立ち下がりエッジで同期化するＤＦＦ２１の後段に、ｍ段のＤＦＦ３１を縦続接続するため、ｍ段のＤＦＦ３１の中の最終段のＤＦＦのＱ出力信号はメタステーブル状態になることはなく、位相差信号ＰＥのパルスも急峻な波形となる。よって、ＤＣＯ３の発振信号と基準信号ＲＥＦとの位相差を精度よく検出できる。
（第５の実施形態）
以下に説明する第５の実施形態は、第２チャージポンプ１３内のチャージポンプ動作を高速化するものである。
第４の実施形態の場合、位相差検出器１１内にｍ段のＤＦＦ３１を設けているため、その分、位相差信号ＰＥのパルス幅が大きくなる。ｍが１増えるたびに、ＤＣＯ３の発振信号の１周期分ずつ位相差信号ＰＥのパルス幅が大きくなる。ｍが増えるたびに、第１キャパシタ２３の充電電圧ＣＰ１ｏｕｔが高くなり、結果として、第２キャパシタ２６の充電電圧ＣＰ２ｏｕｔが第１キャパシタ２３の充電電圧ＣＰ１ｏｕｔに等しくなるまでの時間が長くなり、位相差を検出するのに時間がかかってしまう。
これは、シングルスロープ型のＡ／Ｄ変換器としてのダイナミックレンジ、すなわちＴＤＣ１のダイナミックレンジが減少することを意味する。これに対する対策を施したのが第５の実施形態である。
図８は第５の実施形態によるＴＤＣ１の内部構成を示すブロック図である。図８のＴＤＣ１は、図７のＴＤＣ１にプリチャージ信号生成器３５を追加したものである。プリチャージ信号生成器３５は、基準信号ＲＥＦがｍ段のＤＦＦ３１を通過するのに要する時間分のパルス幅を持つプリチャージ信号を生成する。
図８のプリチャージ信号生成器３５は、縦続接続されたｍ段のＤＦＦ（第３同期化回路）３６と、第２論理演算器３７とを有する。ｍ段のＤＦＦ３６は、位相差検出器１１内のｍ段のＤＦＦ３１と同じ段数のＤＦＦが縦続接続されたものである。図８では、ｍ＝１としているが、ｍは２以上でもよい。また、ＤＦＦ３６の段数ｍは、位相差検出器１１内のＤＦＦ３１の段数ｍと同じである。
ｍ段のＤＦＦ３６は、位相差検出器１１内のＤＦＦ２１または前段のＤＦＦの出力信号を、ＤＣＯ３の発振信号で同期化（ラッチ）する。これにより、ｍ段のＤＦＦ３６の中の最終段のＤＦＦは、位相差信号ＰＥよりも、ｍ×ＤＣＯ３の発振周期分遅れた位相の信号ＲＴＲＥＦ２を出力する。図８の場合、ｍ＝１であるため、信号ＲＴＲＥＦ２は、位相差信号ＰＥよりも、ＤＣＯ３の発振信号の１周期分（２π）遅れた信号になる。
プリチャージ信号生成器３５内の第２論理演算器３７は、位相差信号ＰＥの立ち下がりエッジから信号ＲＴＲＥＦ２の立ち上がりエッジまでのパルス幅を持つパルス信号ＰＣを生成する。また、信号ＲＴＲＥＦ２を偶数段のインバータで遅延させた信号がＳＴＡＲＴ信号となる。
また、図８のＴＤＣ１は、第２電流源３８と第５スイッチ３９とを備えている。第５スイッチ３９は、プリチャージ信号生成器３５で生成されたパルス信号ＰＣにてオン／オフされる。より具体的には、パルス信号ＰＣがオンすると第５スイッチ３９はオンし、パルス信号ＰＣがオフすると第５スイッチ３９はオフする。
第５スイッチ３９がオンすると、第２電流源３８からの電流は第２チャージポンプ１３内の第２キャパシタ２６に流れる。よって、パルス信号ＰＣがハイの期間には、第２キャパシタ２６の予備充電すなわちプリチャージが行われる。
第２キャパシタ２６の予備充電が終了すると、ＳＴＡＲＴ信号がハイになり、充放電制御部１６内のＤＦＦ１６ａのＱ出力信号がロウになり、第２チャージポンプ１３内の第３スイッチ２７がオンして、第４スイッチ２８がオフし、第２キャパシタ２６の充電が行われる。
第１電流源１４が流す電流と第２電流源３８が流す電流との比は、１：Ｋ（１＜Ｋ＜Ｎ）である。仮に、Ｋ≧Ｎとすると、予備充電の期間内に第２キャパシタ２６の充電電圧ＣＰ２ｏｕｔが第１キャパシタ２３の充電電圧ＣＰ１ｏｕｔ以上となり、正常にＡ／Ｄ変換が行えなくなるため、望ましくない。また、Ｋ≦１とすると、プリチャージ信号生成器３５がない場合と比べて、比較器１５の比較動作が終了するまでの時間がより長くなってしまうため、やはり望ましくない。
このように、第５の実施形態では、位相差検出器１１内にｍ段のＤＦＦ３１を設けたために位相差信号ＰＥのパルス幅が大きくなったとしても、プリチャージ信号生成器３５にて、位相差信号ＰＥのパルス幅が広がった分だけ、第２キャパシタ２６を予備充電するため、比較器１５における比較動作に要する時間を短縮することができ、ＤＣＯ３の発振信号と基準信号ＲＥＦとの位相差を迅速かつ精度よく検出できる。
（第７の実施形態）
上述した第１〜第６の実施形態におけるＴＤＣ１は、受信機に用いられることができる。図９は第１〜第５４の実施形態のいずれかにおけるＴＤＣ１を有する受信機４０の内部構成を示すブロック図である。
図９の受信機４０は、アンテナ４１と、図２と同様に構成された局部発振器２と、高周波増幅器４２と、直交復調器４３ａ，４３ｂと、９０°位相器４４と、ローパスフィルタ４５ａ，４５ｂと、可変利得増幅器（ＶＧＡ：Variable Gain Amplifier）４６ａ，４６ｂと、Ａ／Ｄ変換器４７ａ，４７ｂと、ベースバンド処理部４８とを有する。
直交復調器４３ａ，４３ｂは、局部発振器４１から出力された局部発振信号と、この局部発振信号を９０°位相器４４で９０°位相をずらした信号とに基づいて、９０°位相の異なるＩ信号とＱ信号を生成する。ローパスフィルタ４５ａ，４５ｂは、Ｉ信号とＱ信号に含まれる高調波ノイズを除去する。可変利得増幅器４６ａ，４６ｂは、ノイズ除去後のＩ信号とＱ信号の利得を調整する。Ａ／Ｄ変換器４７ａ，４７ｂは、可変利得増幅器４６ａ，４６ｂから出力されたＩ信号とＱ信号をデジタルデータに変換して、ベースバンド処理部４８に入力する。
受信機４０は、単体として用いることもできるし、送信機を含めた無線通信装置として用いることもできる。
図１０は第６の実施形態による無線通信装置７１の概略構成を示すブロック図である。
図１０の無線通信装置７１は、ベースバンド処理部７２と、ＲＦ部７３と、アンテナ部７４とを備えている。
ベースバンド処理部７２は、制御回路７５と、送信処理回路７６と、受信処理回路７７とを有する。ベースバンド処理部７２内の各回路は、デジタル信号処理を行う。
制御回路７５は、例えば、ＭＡＣ（Media Access Control）層の処理を行う。制御回路７５は、ＭＡＣ層よりも上位のネットワーク階層の処理を行ってもよい。また、制御回路７５は、ＭＩＭＯ(Multi-Input Multi-Output)に関する処理を行ってもよい。例えば、制御回路７５は、伝搬路推定処理、送信ウェイト計算処理、およびストリームの分離処理などを行ってもよい。
送信処理回路７６は、デジタル送信信号を生成する。受信処理回路７７は、復調や復号を行った後に、プリアンブルおよび物理ヘッダの解析などの処理を行う。
ＲＦ部７３は、送信回路７８と、受信回路７９とを有する。送信回路７８は、送信帯域の信号を抽出する不図示の送信フィルタと、ＤＣＯ３の発振信号を利用して送信フィルタを通過後の信号を無線周波数にアップコンバートする不図示のミキサと、アップコンバート後の信号を増幅する不図示のプリアンプとを含んでいる。受信回路７９は、上述した図９の受信機４０と同様に構成されている。すなわち、受信回路７９は、ＴＤＣ１と、ＡＤＰＬＬ回路４と、受信ＲＦ部８１と、ＤＣＯ３とを有する。図１０の送信回路７８と受信回路７９は、ＤＣＯ３を共用しているが、それぞれ別個のＤＣＯ３を設けてもよい。
アンテナ部７４で無線信号の送受信を行う場合には、送信回路７８および受信回路７９のいずれか一方をアンテナ部７４に接続するためのスイッチがＲＦ部７３に設けられていてもよい。このようなスイッチがあれば、送信時にはアンテナ部７４を送信回路７８に接続し、受信時にはアンテナ部７４を受信回路７９に接続することができる。
図１０の送信処理回路７６は、一系統の送信信号のみを出力しているが、無線方式によっては、Ｉ信号とＱ信号に分けて出力する場合もある。この場合の無線通信装置７１のブロック構成は例えば図１１のようになる。図１１の無線通信装置７１は、送信処理回路７６から送信回路７８までの構成が図１０とは異なっている。
送信処理回路７６は、２系統のデジタルベースバンド信号（以下、デジタルＩ信号とデジタルＱ信号）を生成する。
送信処理回路７６と送信回路７８の間には、デジタルＩ信号をアナログＩ信号に変換するＤＡ変換回路８２と、デジタルＱ信号をアナログＱ信号に変換するＤＡ変換回路８３とが設けられている。送信回路７８は、不図示のミキサにて、アナログＩ信号とアナログＱ信号をアップコンバートする。
受信ＲＦ部８１は、例えば図９の局部発振器４１と、高周波増幅器４２と、直交復調器４３ａ，４３ｂと、９０°位相器４４と、ローパスフィルタ４５ａ，４５ｂと、可変利得増幅器（ＶＧＡ：Variable Gain Amplifier）４６ａ，４６ｂと、Ａ／Ｄ変換器４７Ａ，４７Ｂと、ベースバンド処理部４８とを有する。
図１０および図１１に示したＲＦ部７３とベースバンド処理部７２はワンチップ化してもよいし、ＲＦ部７３とベースバンド処理部７２とで別個のチップにしてもよい。また、ＲＦ部７３とベースバンド処理部７２の一部はディスクリート部品で構成し、残りを１つまたは複数のチップで構成してもよい。
さらに、ＲＦ部７３とベースバンド処理部７２は、ソフトウェア的に再構成可能なソフトウェア無線機で構成してもよい。この場合、デジタル信号処理プロセッサを用いて、ソフトウェアにてＲＦ部７３とベースバンド処理部７２の機能を実現すればよい。この場合、図１０および図１１に示した無線通信装置７１の内部に、バス、プロセッサ部および外部インタフェース部が設けられる。プロセッサ部と外部インタフェース部はバスを介して接続され、プロセッサ部ではファームウェアが動作する。ファームウェアは、コンピュータプログラムにより更新が可能である。プロセッサ部がファームウェアを動作させることで、プロセッサ部にて図１０および図１１に示したＲＦ部７３とベースバンド処理部７２の処理動作を行うことができる。
図１０および図１１に示した無線通信装置７１は、一つのアンテナ部７４しか備えていないが、アンテナの数には特に制限はない。例えば、送信用のアンテナ部７４と受信用のアンテナ部７４を別個に設けてもよいし、Ｉ信号用のアンテナ部７４とＱ信号用のアンテナ部７４を別個に設けてもよい。アンテナ部７４が一つだけのときは、送受切替スイッチで、送信と受信を切り替えればよい。
図１０および図１１に示した無線通信装置７１は、アクセスポイントや無線ルータ、コンピュータなどの据置型の無線通信装置７１にも適用できるし、スマートフォンや携帯電話等の携帯可能な無線端末にも適用できるし、マウスやキーボードなどのホスト装置と無線通信を行う周辺機器にも適用できるし、無線機能を内蔵したカード状部材にも適用できるし、生体情報を無線通信するウェアラブル端末にも適用できる。図１０または図１１に示した無線通信装置７１同士での無線通信の無線方式は、特に限定されるものではなく、第３世代以降のセルラー通信、無線ＬＡＮ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、近接無線通信など、種々のものが適用可能である。
図１２はホスト装置であるＰＣ８４と周辺機器であるマウス８５との間で無線通信を行う例を示しており、ＰＣ８４とマウス８５の双方に、図１０または図１１に示した無線通信装置７１が内蔵されている。マウス８５は、内蔵バッテリの電力を利用して無線通信を行うが、バッテリを内蔵するスペースは限られているため、できるだけ低消費電力で無線通信を行う必要がある。このため、Bluetooth（登録商標）４．０の規格の中で策定されたBluetooth Low Energyなどの低消費無線通信が可能な無線方式を用いて無線通信を行うのが望ましい。
図１３はウェアラブル端末８６とホスト装置（例えばＰＣ８４）との間で無線通信を行う例を示している。ウェアラブル端末８６は、人間の身体に装着されるものであり、図１３のように腕に装着するタイプだけでなく、シールタイプなどの身体に貼り付けるものや、眼鏡タイプおよびイヤホンタイプなどの腕以外の身体に装着するものや、ペースメーカなどの身体の内部に入れるものなど、種々のものが考えられる。図１３の場合も、ウェアラブル端末８６とＰＣ８４の両方に、図１０または図１１に示した無線通信装置７１が内蔵されている。なお、ＰＣ８４とは、コンピュータやサーバなどである。ウェアラブル端末８６も、人間の身体に装着されるため、内蔵バッテリのためのスペースが限られているため、上述したBluetooth Low Energy等の低消費電力での無線通信が可能な無線方式を採用するのが望ましい。
また、図１０または図１１に示した無線通信装置７１同士で無線通信を行う場合、無線通信によって送受される情報の種類は特に限定されない。ただし、動画像データのようなデータ量の多い情報を送受する場合と、マウス８５の操作情報のようにデータ量の少ない情報を送受する場合とでは、無線方式を変えるのが望ましく、送受される情報量に応じて最適な無線方式で無線通信を行う必要がある。
さらに、図１０または図１１に示した無線通信装置７１同士で無線通信を行う場合、無線通信の動作状態をユーザに報知する報知部を設けてもよい。報知部の具体例としては、例えば、ＬＥＤ等の表示装置に動作状態を表示してもよいし、バイブレータの振動により動作状態を報知してもよいし、スピーカやブザー等による音声情報より動作状態を報知してもよい。
上述した実施形態で説明したＴＤＣ１および受信機４０の少なくとも一部は、ハードウェアで構成してもよいし、ソフトウェアで構成してもよい。ソフトウェアで構成する場合には、ＴＤＣ１および受信機４０の少なくとも一部の機能を実現するプログラムをフレキシブルディスクやＣＤ−ＲＯＭ等の記録媒体に収納し、コンピュータに読み込ませて実行させてもよい。記録媒体は、磁気ディスクや光ディスク等の着脱可能なものに限定されず、ハードディスク装置やメモリなどの固定型の記録媒体でもよい。
また、ＴＤＣ１および受信機４０の少なくとも一部の機能を実現するプログラムを、インターネット等の通信回線（無線通信も含む）を介して頒布してもよい。さらに、同プログラムを暗号化したり、変調をかけたり、圧縮した状態で、インターネット等の有線回線や無線回線を介して、あるいは記録媒体に収納して頒布してもよい。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１ 位相デジタル変換器（ＴＤＣ）、２ 局部発振器、３ ＤＣＯ３、４ ＡＤＰＬＬ回路、６ カウンタ、８ 論理演算器、９ ループフィルタ、１１ 位相差検出器、１２ 第１チャージポンプ、１３ 第２チャージポンプ、１４ 第１電流源、１５ 比較器、１６ 充放電制御部、１７ 第１保持器、１８ 第２保持器、１９ 位相差演算器、２１ ＤＦＦ、２２ 第１論理演算器、２３ 第１キャパシタ、２４ 第１スイッチ、２５ 第２スイッチ、２６ 第２キャパシタ、２７ 第３スイッチ、２８ 第４スイッチ６６、３０ 位相差パルス生成器、３１ ＤＦＦ、３５ プリチャージ信号生成器、３６ ＤＦＦ、３８ 第２電流源、３９ 第５スイッチ、４１ アンテナ、４２ 高周波増幅器、４３ａ，４３ｂ 直交復調器、４４ 位相器、４５ａ，４５ｂ ローパスフィルタ、４６ａ，４６ｂ 可変利得増幅器、４７ａ，４７ｂ Ａ／Ｄ変換器、４８ ベースバンド処理部、６１ カウンタ切替制御部、６２ 位相検出器、６３ ＦＣＷ積算部、６４ 位相誤差検出器、６５ ロック検出器

Claims (19)

  1. 第１信号の周期の数を計測するカウンタと、
    前記第１信号と、前記第１信号よりも２倍以上周波数が低い第２信号と、の位相差に応じたパルス幅を持つ位相差信号を生成する第１位相差検出器と、
    前記位相差信号のパルス幅に応じた電荷を充電する第１キャパシタと、
    前記第１キャパシタのＮ倍（Ｎは１より大きい実数）のキャパシタンスを有する第２キャパシタと、
    前記第１キャパシタの充電電圧と、前記第２キャパシタの充電電圧とを比較する比較器と、
    前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続する第１充電制御部と、
    前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎで割った値により、前記第１信号と前記第２信号との位相差を演算する第１位相差演算器と、
    前記第１充電制御部にて前記第２キャパシタへの充電を継続して行い、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出された時点において、前記第１信号と前記第２信号との位相差に応じたパルス幅を持つ位相差信号を生成する第２位相差検出器と、
    前記第２位相差検出器にて検出された位相差信号のパルス幅に基づいて前記第１キャパシタを充電した後、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが再び前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続する第２充電制御部と、
    前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎ２で割った値により、前記第１信号と前記第２信号との位相差を演算する第２位相差演算器と、
    前記第１位相差演算器で演算された位相差と、前記第２位相差演算器で演算された位相差と、に基づいて、前記第１信号と前記第２信号との小数位相差を検出する第３位相差演算器と、を備え、
    前記第１位相差演算器は、前記カウンタが計測動作を停止している場合には、基準位相に基づいて前記第１信号と前記第２信号との位相差を演算する位相デジタル変換器。
  2. 前記第１充電制御部および前記第２充電制御部が前記第２キャパシタへの充電を継続している間に前記カウンタに計測動作を行わせる第１動作モードと、前記第１充電制御部が前記第２キャパシタへの充電を継続している間に前記カウンタの計測動作を停止させ、かつ前記第２充電制御部が前記第２キャパシタへの充電を継続している間に前記カウンタに計測動作を行わせる第２動作モードと、のいずれか一方を選択するカウンタ動作切替器を備える請求項１に記載の位相デジタル変換器。
  3. 前記第１位相差演算器は、前記カウンタが計測動作を停止している場合には、前記基準位相を前記Ｎ倍した値の整数部分により、前記第１信号と前記第２信号との位相差を演算する請求項１または２に記載の位相デジタル変換器。
  4. 前記カウンタの計数値と前記第３位相差演算器で検出された前記小数位相差とに基づいて、前記第１信号の位相を検出する位相検出器と、
    前記位相検出器で検出された前記第１信号の位相と、前記基準位相と、に基づいて、位相誤差を検出する位相誤差検出器と、
    前記位相誤差が所定の閾値以下になったことを検出するロック検出器と、
    前記ロック検出器による検出結果に基づいて、前記カウンタに計測動作を行わせるか否かを切替制御するカウンタ切替制御部を備える請求項３に記載の位相デジタル変換器。
  5. 前記カウンタ切替制御部は、前記ロック検出器により前記位相誤差が前記閾値以下になったことが検出され、かつ前記第２充電制御部が前記第１キャパシタへの充電を開始した場合に、前記カウンタに計測動作を開始させる請求項４に記載の位相デジタル変換器。
  6. 周波数制御コードを積算して前記基準位相を検出する積算器を備える請求項１乃至５のいずれか一項に記載の位相デジタル変換器。
  7. 前記第１キャパシタおよび前記第２キャパシタに対して充電電流を供給する第１電流源と、
    前記位相差信号により、前記第１電流源から前記第１キャパシタに充電電流を流すか否かを切り替える第１切替器と、
    前記第１充電制御部からの信号により、前記第１電流源から前記第２キャパシタに充電電流を流すか否かを切り替える第２切替器と、を備える請求項１乃至６のいずれか一項に記載の位相デジタル変換器。
  8. 前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出されると、前記第１キャパシタおよび前記第２キャパシタを放電する放電制御部を備える請求項１乃至７のいずれか一項に記載の位相デジタル変換器。
  9. 前記放電制御部は、
    前記第１充電制御部からの信号により、前記第１キャパシタの両電極間を短絡して前記第１キャパシタを放電する第３切替器と、
    前記第１充電制御部からの信号により、前記第２キャパシタの両電極間を短絡して前記第２キャパシタを放電する第４切替器と、を有する請求項８に記載の位相デジタル変換器。
  10. 前記第１充電制御部は、前記位相差信号のパルス幅の時間だけ前記第１キャパシタを充電する請求項１乃至９のいずれか一項に記載の位相デジタル変換器。
  11. 前記第２キャパシタが充電を開始する時点での前記カウンタの計数値を保持する第１保持器と、
    前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出された時点での前記カウンタの計数値を保持する第２保持器と、
    前記第２保持器の計数値と前記第１保持器の計数値との差分の計数値を演算する差分演算器と、を備え、
    前記第１位相差演算器は、前記差分演算器で演算された計数値を前記Ｎで割って前記位相差を演算する請求項１乃至１０のいずれか一項に記載の位相デジタル変換器。
  12. 前記第１位相差検出器は、
    前記第２信号を前記第１信号の立ち上がりエッジまたは立ち下がりエッジにて同期化する第１同期化回路と、
    前記第１同期化回路と同じ前記第１信号のエッジにて、前記第１同期回路の出力信号または前段の出力信号をラッチする縦続接続されたｍ段（ｍは１以上の整数）の第２同期化回路と、
    前記第１同期化回路の出力信号と、前記第２同期化回路の出力信号とに基づいて、前記位相差信号を生成する第１論理演算器と、を有する請求項１乃至１１のいずれか１項に記載の位相デジタル変換器。
  13. 前記第２信号が前記ｍ段の第２同期化回路を通過するのに要する時間分のパルス幅を有するプリチャージ信号を生成するプリチャージ信号生成器と、
    前記第２キャパシタへの充電を開始してから、前記プリチャージ信号のパルス幅分の時間だけ前記第２キャパシタへの充電電流を増強する充電増強部と、を備える請求項１２に記載の位相デジタル変換器。
  14. 前記プリチャージ信号生成器は、
    前記第１同期化回路と同じ前記第１信号のエッジにて、前記第１同期回路の出力信号または前段の出力信号をラッチする前記ｍ段の第３同期化回路と、
    前記第１同期化回路の出力信号と、前記第３同期化回路の出力信号とに基づいて、前記プリチャージ信号を生成する第２論理演算器と、を有する請求項１３に記載の位相デジタル変換器。
  15. 前記第１キャパシタおよび前記第２キャパシタに対して充電電流を供給する第１電流源を備え、
    前記充電増強部は、前記第２キャパシタに充電電流を流す第２電流源を有し、
    前記第２電流源が前記第２キャパシタに流す充電電流は、前記第１電流源が前記第２キャパシタに流す充電電流のＫ倍（Ｋは１より大きく、前記Ｎより小さい実数）である請求項１３または１４に記載の位相デジタル変換器。
  16. 請求項１乃至１５のいずれか一項に記載の位相デジタル変換器を含む集積回路。
  17. 請求項１６に記載の集積回路と、
    少なくとも１つのアンテナと、を備える無線通信装置。
  18. ＲＦ部と、ベースバンド部とを備えた無線通信装置であって、
    前記ＲＦ部は、送信回路と、受信回路と、を有し、
    前記ベースバンド部は、送信処理回路と、受信処理回路と、を有し、
    前記受信回路は、
    位相差に応じた発振信号を生成する発振器と、
    前記発振信号と基準信号との前記位相差を検出する位相デジタル変換器と、
    前記位相差がなくなるように前記発振信号を帰還制御するＰＬＬ回路と、
    前記発振信号を用いて受信処理を行う受信ＲＦ部と、を有し、
    前記位相デジタル変換器は、
    第１信号の周期の数を計測するカウンタと、
    前記第１信号と、前記第１信号よりも２倍以上周波数が低い第２信号と、の位相差に応じたパルス幅を持つ位相差信号を生成する第１位相差検出器と、
    前記位相差信号のパルス幅に応じた電荷を充電する第１キャパシタと、
    前記第１キャパシタのＮ倍（Ｎは１より大きい実数）のキャパシタンスを有する第２キャパシタと、
    前記第１キャパシタの充電電圧と、前記第２キャパシタの充電電圧とを比較する比較器と、
    前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続する第１充電制御部と、
    前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎで割った値により、前記第１信号と前記第２信号との位相差を演算する第１位相差演算器と、
    前記第１充電制御部にて前記第２キャパシタへの充電を継続して行い、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが前記比較器にて検出された時点において、前記第１信号と前記第２信号との位相差に応じたパルス幅を持つ位相差信号を生成する第２位相差検出器と、
    前記第２位相差検出器にて検出された位相差信号のパルス幅に基づいて前記第１キャパシタを充電した後、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが再び前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続する第２充電制御部と、
    前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎ２で割った値により、前記第１信号と前記第２信号との位相差を演算する第２位相差演算器と、
    前記第１位相差演算器で演算された位相差と、前記第２位相差演算器で演算された位相差と、に基づいて、前記第１信号と前記第２信号との小数位相差を検出する第３位相差演算器と、を備え、
    前記第１位相差演算器は、前記カウンタが計測動作を停止している場合には、基準位相に基づいて前記第１信号と前記第２信号との位相差を演算する無線通信装置。
  19. カウンタにて、第１信号の周期の数を計測するステップと、
    前記第１信号と、前記第１信号よりも２倍以上周波数が低い第２信号と、の位相差に応じたパルス幅を持つ位相差信号を生成するステップと、
    前記位相差信号のパルス幅に応じた電荷を第１キャパシタに充電するステップと、
    前記第１キャパシタのＮ倍（Ｎは１より大きい実数）のキャパシタンスを有する第２キャパシタの充電電圧と、前記第１キャパシタの充電電圧とを比較するステップと、
    前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になるまで、前記第２キャパシタへの充電を継続するステップと、
    前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎで割った値により、第１位相差演算器にて前記第１信号と前記第２信号との位相差を演算するステップと、
    前記第２キャパシタへの充電を継続して行い、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが検出された時点において、前記第１信号と前記第２信号との位相差に応じたパルス幅を持つ位相差信号を生成するステップと、
    前記位相差信号のパルス幅に基づいて前記第１キャパシタを充電した後、前記第２キャパシタの充電電圧が前記第１キャパシタの充電電圧以上になったことが再び前記比較器にて検出されるまで、前記第２キャパシタへの充電を継続するステップと、
    前記第２キャパシタへの充電期間における前記カウンタの計数値を前記Ｎ２で割った値により、第２位相差演算器にて前記第１信号と前記第２信号との位相差を演算するステップと、
    前記第１位相差演算器で演算された位相差と、前記第２位相差演算器で演算された位相差と、に基づいて、前記第１信号と前記第２信号との小数位相差を検出するステップと、を備え、
    前記第１位相差演算器は、前記カウンタが計測動作を停止している場合には、基準位相に基づいて前記第１信号と前記第２信号との位相差を演算する無線通信方法。
JP2016125759A 2016-06-24 2016-06-24 位相デジタル変換器、無線通信装置および無線通信方法 Abandoned JP2017229024A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2016125759A JP2017229024A (ja) 2016-06-24 2016-06-24 位相デジタル変換器、無線通信装置および無線通信方法
US15/462,232 US10128881B2 (en) 2016-06-24 2017-03-17 Time to digital converter, radio communication device, and radio communication method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016125759A JP2017229024A (ja) 2016-06-24 2016-06-24 位相デジタル変換器、無線通信装置および無線通信方法

Publications (1)

Publication Number Publication Date
JP2017229024A true JP2017229024A (ja) 2017-12-28

Family

ID=60677999

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016125759A Abandoned JP2017229024A (ja) 2016-06-24 2016-06-24 位相デジタル変換器、無線通信装置および無線通信方法

Country Status (2)

Country Link
US (1) US10128881B2 (ja)
JP (1) JP2017229024A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614410A (zh) * 2018-05-04 2018-10-02 华北科技学院 物联网监测异步授时剩余计数同步启动测量方法

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10469112B2 (en) * 2017-05-31 2019-11-05 Silicon Laboratories Inc. System, apparatus and method for performing automatic gain control in a receiver for a packet-based protocol
KR102050777B1 (ko) * 2018-03-13 2019-12-02 한국과학기술원 위상 조정장치와 그 동작방법
US10862488B2 (en) * 2018-12-26 2020-12-08 Texas Instruments Incorporated Time-to-digital converter stop time control
CN111654281B (zh) * 2020-06-10 2023-08-04 上海兆芯集成电路股份有限公司 时数转换器
US11502884B2 (en) * 2020-07-09 2022-11-15 Texas Instruments Incorporated Phase prediction demodulator circuits and related method
CN112953516B (zh) * 2021-01-27 2022-09-09 浙江大学 一种低功耗小数分频锁相环电路

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6429693B1 (en) 2000-06-30 2002-08-06 Texas Instruments Incorporated Digital fractional phase detector
JP2006181735A (ja) 2004-12-24 2006-07-13 Canon Inc データ出力装置及び情報処理装置
JP6351058B2 (ja) * 2013-11-28 2018-07-04 株式会社メガチップス タイムデジタルコンバータ及びこれを用いたｐｌｌ回路
WO2016104464A1 (ja) 2014-12-25 2016-06-30 株式会社 東芝 位相デジタル変換器、位相差パルス生成器、無線通信装置および無線通信方法
US9571082B2 (en) * 2015-04-17 2017-02-14 Taiwan Semiconductor Manufacturing Co., Ltd. High resolution time-to-digital convertor
US9804573B1 (en) * 2016-12-29 2017-10-31 Silicon Laboratories Inc. Use of redundancy in sub-ranging time-to-digital converters to eliminate offset mismatch issues

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108614410A (zh) * 2018-05-04 2018-10-02 华北科技学院 物联网监测异步授时剩余计数同步启动测量方法

Also Published As

Publication number Publication date
US20170373709A1 (en) 2017-12-28
US10128881B2 (en) 2018-11-13

Similar Documents

Publication Publication Date Title
WO2016104464A1 (ja) 位相デジタル変換器、位相差パルス生成器、無線通信装置および無線通信方法
JP2017229024A (ja) 位相デジタル変換器、無線通信装置および無線通信方法
US9742552B2 (en) Phase locked loop, wireless communication apparatus and wireless communication method
JP5021871B2 (ja) デジタル小位相検出器
JP5347534B2 (ja) 位相比較器、ｐｌｌ回路、及び位相比較器の制御方法
KR101301404B1 (ko) 디지털 위상 고정 루프 (ｄｐｌｌ) 에서의 전력 소모를 제어하는 시스템 및 방법
US8615064B2 (en) Phase locked loop circuit and receiver using the same
US20150295665A1 (en) Frequency divider and radio communications device
JP2012500596A (ja) 三分周直交位相周波数分周器
US9866224B2 (en) Oscillator, radio communication device, and radio communication method
JP2012005022A (ja) デジタル位相差検出器およびそれを備えた周波数シンセサイザ
US9065449B2 (en) High-speed divide-by-1.5 circuit with 50 percent duty cycle
US11115031B2 (en) Phase-locked loop
US9712176B1 (en) Apparatus for low power signal generator and associated methods
JP2012147080A (ja) デルタシグマ変調型分数分周ｐｌｌ周波数シンセサイザおよびそれを備えた無線通信装置
Silver et al. An ultra-low-voltage all-digital PLL for energy harvesting applications
US10944409B2 (en) Phase-locked loop and method for the same
US6885253B2 (en) Low-power phase-locked-loop and method using quadrature phase-signals at one-half the output frequency
JP2012060603A (ja) 半導体集積回路および無線通信装置
CN111642138B (zh) 锁频环、电子设备和频率生成方法
JP2000357966A (ja) 周波数シンセサイザ
JP2010141519A (ja) 位相同期回路、および通信装置
EP4152617A1 (en) Monitoring circuit of phase locked loop and operating method thereof
JP2018074312A (ja) 周波数検出器及びクロックデータリカバリ装置
KR20220082705A (ko) 자동 주파수 보정 및 잠금 감지 회로 및 이를 포함하는 위상 고정 루프

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180904

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20190124