JP2017228560A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2017228560A
JP2017228560A JP2016121685A JP2016121685A JP2017228560A JP 2017228560 A JP2017228560 A JP 2017228560A JP 2016121685 A JP2016121685 A JP 2016121685A JP 2016121685 A JP2016121685 A JP 2016121685A JP 2017228560 A JP2017228560 A JP 2017228560A
Authority
JP
Japan
Prior art keywords
layer
insulating layer
semiconductor device
electrode
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016121685A
Other languages
English (en)
Other versions
JP6725335B2 (ja
Inventor
俊成 佐々木
Toshinari Sasaki
俊成 佐々木
創 渡壁
So Watakabe
創 渡壁
明紘 花田
Akihiro Hanada
明紘 花田
真里奈 塩川
Marina Shiokawa
真里奈 塩川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Display Inc
Original Assignee
Japan Display Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Display Inc filed Critical Japan Display Inc
Priority to JP2016121685A priority Critical patent/JP6725335B2/ja
Priority to CN201710324502.3A priority patent/CN107527954B/zh
Priority to US15/619,677 priority patent/US10373982B2/en
Publication of JP2017228560A publication Critical patent/JP2017228560A/ja
Priority to US16/447,000 priority patent/US10727254B2/en
Application granted granted Critical
Publication of JP6725335B2 publication Critical patent/JP6725335B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】信頼性の高い半導体装置を提供すること。【解決手段】半導体装置は、酸化物半導体層と、酸化物半導体層の上方に配置されたゲート電極と、酸化物半導体層とゲート電極との間のゲート絶縁層と、酸化物半導体層の上方に配置され、第１開口部が設けられた第１絶縁層と、第１絶縁層上に配置され、アルミニウム層を含み、第１開口部を介して酸化物半導体層に電気的に接続された配線と、第１絶縁層上、配線上、および配線の側面を覆い、酸化アルミニウムを含むバリア層と、バリア層上に配置された有機絶縁層と、を有する。【選択図】図１

Description

本発明は、半導体装置に関する。特に、チャネルに酸化物半導体層が用いられた半導体装置に関する。
近年、表示装置やパーソナルコンピュータなどの駆動回路には微細なスイッチング素子としてトランジスタ、ダイオードなどの半導体装置が用いられている。特に、表示装置において、半導体装置は、各画素の階調に応じた電圧又は電流を供給するための選択トランジスタだけでなく、電圧又は電流を供給する画素を選択するための駆動回路にも使用されている。半導体装置はその用途に応じて要求される特性が異なる。例えば、選択トランジスタとして使用される半導体装置は、オフ電流が低いことや半導体装置間の特性ばらつきが小さいことが要求される。また、駆動回路として使用される半導体装置は、高いオン電流が要求される。
上記のような表示装置において、従来からアモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置が開発されている。アモルファスシリコンや低温ポリシリコンをチャネルに用いた半導体装置は、６００℃以下のプロセスで形成することができるため、ガラス基板を用いて半導体装置を形成することができる。特に、アモルファスシリコンをチャネルに用いた半導体装置は、より単純な構造かつ４００℃以下のプロセスで形成することができるため、例えば第８世代（２１６０×２４６０ｍｍ）と呼ばれる大型のガラス基板を用いて形成することができる。しかし、アモルファスシリコンをチャネルに用いた半導体装置は移動度が低く、駆動回路に使用することはできない。
また、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置に比べて移動度が高いため、選択トランジスタだけでなく駆動回路の半導体装置にも使用することができる。しかし、低温ポリシリコンや単結晶シリコンをチャネルに用いた半導体装置は構造及びプロセスが複雑である。また、５００℃以上のプロセスで半導体装置を形成する必要があるため、上記のような大型のガラス基板を用いて半導体装置を形成することができない。また、アモルファスシリコンや低温ポリシリコン、単結晶シリコンをチャネルに用いた半導体装置はいずれもオフ電流が高く、これらの半導体装置を選択トランジスタに用いた場合、印加した電圧を長時間保持することが難しかった。
そこで、最近では、アモルファスシリコンや低温ポリシリコンや単結晶シリコンに替わり、酸化物半導体をチャネルに用いた半導体装置の開発が進められている（例えば、特許文献１）。酸化物半導体をチャネルに用いた半導体装置は、アモルファスシリコンをチャネルに用いた半導体装置と同様に単純な構造かつ低温プロセスで半導体装置を形成することができ、アモルファスシリコンをチャネルに用いた半導体装置よりも高い移動度を有することが知られている。また、酸化物半導体をチャネルに用いた半導体装置は、オフ電流が非常に低いことが知られている。
特開２０１２−２２７５２１号公報
しかしながら、酸化物半導体は水、水素またはアンモニアなどの不純物による影響を受けやすい。特に、チャネルに用いられる酸化物半導体層に水、水素またはアンモニアなどの不純物が侵入すると、半導体装置の特性が変動してしまうという問題が生じる。上記の問題を解消するために、酸化物半導体層の上方に水分や不純物のブロッキング性を有するバリア層を形成する構成が検討されているが、外部または半導体装置を構成する他の積層膜から侵入する不純物に対するブロッキング性が十分ではなく、半導体装置の信頼性を低下させてしまう問題があった。
本発明に係る一実施形態は、上記実情に鑑み、信頼性の高い半導体装置を提供することを目的とする。
本発明の一実施形態による半導体装置は、酸化物半導体層と、酸化物半導体層の上方に配置されたゲート電極と、酸化物半導体層とゲート電極との間のゲート絶縁層と、酸化物半導体層の上方に配置され、第１開口部が設けられた第１絶縁層と、第１絶縁層上に配置され、アルミニウム層を含み、第１開口部を介して酸化物半導体層に電気的に接続された配線と、第１絶縁層上、配線上、および配線の側面を覆い、酸化アルミニウムを含むバリア層と、バリア層上に配置された有機絶縁層と、を有する。
本発明の一実施形態による半導体装置は、ゲート電極と、ゲート電極の上方に配置された酸化物半導体層と、ゲート電極と酸化物半導体層との間のゲート絶縁層と、ゲート電極の上方に配置され、第１開口部が設けられた第１絶縁層と、第１絶縁層上に配置され、アルミニウム層を含み、第１開口部を介して酸化物半導体層に電気的に接続された配線と、第１絶縁層上、配線上、および配線の側面を覆い、酸化アルミニウムを含むバリア層と、バリア層上に配置された有機絶縁層と、を有する。
本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の断面図における部分拡大図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の概要を示す断面図である。 本発明の一実施形態に係る半導体装置の保護層の特性を評価する評価サンプルの断面構造を示す図である。 本発明の一実施形態に係る半導体装置の保護層の特性を示すＴＤＳスペクトルである。 本発明の一実施形態に係る半導体装置の加速試験後の電気特性を示す図である。 本発明の一実施形態に係る短Ｌ長の半導体装置の電気特性を示す図である。 本発明の一実施形態に係る短Ｌ長の半導体装置の電気特性を示す図である。
以下に、本発明の各実施の形態について、図面を参照しつつ説明する。なお、開示はあくまで一例にすぎず、当業者において、発明の主旨を保っての適宜変更について容易に想到し得るものについては、当然に本発明の範囲に含有されるものである。また、図面は説明をより明確にするため、実際の態様に比べ、各部の幅、厚さ、形状等について模式的に表される場合があるが、あくまで一例であって、本発明の解釈を限定するものではない。また、本明細書と各図において、既出の図に関して前述したものと同様の要素には、同一の符号を付して、詳細な説明を適宜省略することがある。
〈実施形態１〉
図１を用いて、本発明の一実施形態に係る半導体装置の概要について説明する。実施形態１の半導体装置１０は、液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ Ｄｅｖｉｃｅ：ＬＣＤ）、表示部に有機ＥＬ素子や量子ドット等の自発光素子（Ｏｒｇａｎｉｃ Ｌｉｇｈｔ−Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ：ＯＬＥＤ）を利用した自発光表示装置、又は電子ペーパー等の反射型表示装置において、各々の表示装置の各画素や駆動回路に用いられる。
ただし、本発明に係る半導体装置は、表示装置に用いられるものに限定されず、例えば、マイクロプロセッサ（Ｍｉｃｒｏ−Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ：ＭＰＵ）などの集積回路（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ：ＩＣ）に用いられてもよい。実施形態１の半導体装置１０は、チャネルとして酸化物半導体が用いられた構造の半導体装置である。実施形態１では半導体装置としてトランジスタを例示するが、これは本発明に係る半導体装置をトランジスタに限定するものではない。
［半導体装置１０の構造］
図１は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図１に示すように、半導体装置１０は、基板１００、下地層１１０、ゲート電極１２０、ゲート絶縁層１３０、酸化物半導体層１４０、ソース電極およびドレイン電極１５０、第１絶縁層１６０、配線層１７０、バリア層１８０、第２絶縁層１９０、第１電極２００、第３絶縁層２１０、及び第２電極２２０を有する。半導体装置１０はボトムゲート型トランジスタである。
基板１００は可撓性を有する基板である。下地層１１０は基板１００上に配置されている。ゲート電極１２０は下地層１１０上に配置されている。ゲート絶縁層１３０はゲート電極１２０上及びゲート電極１２０から露出された下地層１１０上に配置されている。酸化物半導体層１４０はゲート絶縁層１３０上に配置されている。酸化物半導体層１４０は半導体装置１０のチャネル領域を含む領域に配置されている。ソース電極およびドレイン電極１５０は酸化物半導体層１４０上および酸化物半導体層１４０から露出されたゲート絶縁層１３０上に配置されている。
ソース電極およびドレイン電極１５０は、ソース電極およびドレイン電極１５０のパターン端部において酸化物半導体層１４０の一部を露出する。ソース電極およびドレイン電極１５０から露出された酸化物半導体層１４０の膜厚は、ソース電極およびドレイン電極１５０によって上部が覆われた酸化物半導体層１４０の膜厚よりも薄い。換言すると、ソース電極およびドレイン電極１５０から露出された領域の酸化物半導体層１４０の一部はエッチングされている。つまり、半導体装置１０はチャネルエッチ型トランジスタである。
第１絶縁層１６０は、ソース電極およびドレイン電極１５０上、ソース電極およびドレイン電極１５０から露出された酸化物半導体層１４０上、およびソース電極およびドレイン電極１５０から露出されたゲート絶縁層１３０上に配置されている。第１絶縁層１６０には、開口部１６２、１６４が設けられている。配線層１７０は第１絶縁層１６０上に配置され、開口部１６２、１６４を介してソース電極およびドレイン電極１５０に接続されている。つまり、配線層１７０はソース電極およびドレイン電極１５０を介して酸化物半導体層１４０に電気的に接続している。詳細は後述するが、配線層１７０はアルミニウム層を含む。配線層１７０はアルミニウム層の単層であってもよく、アルミニウム層を含む積層であってもよい。
バリア層１８０は、第１絶縁層１６０上、配線層１７０上、および前記配線層１７０の側面を覆う。換言すると、バリア層１８０は配線層１７０のパターン端部を覆う。バリア層１８０は、配線層１７０上および前記配線層１７０の側面において配線層１７０に接している。詳細は後述するが、バリア層１８０は酸化アルミニウム層を含む。バリア層１８０は酸化アルミニウム層を含む単層であってもよく、酸化アルミニウム層を含む積層であってもよい。第２絶縁層１９０はバリア層１８０上に配置されている。第２絶縁層１９０は樹脂を含む有機絶縁層である。バリア層１８０は配線層１７０のアルミニウム層と第２絶縁層１９０とを離隔し、第２絶縁層１９０がアルミニウム層に接触することを抑制する。バリア層１８０および第２絶縁層１９０には、配線層１７０の表面に到達する開口部１９２が設けられている。
第１電極２００は第２絶縁層１９０上に配置されている。第２電極２２０は第１電極２００に対向する位置に配置され、開口部１９２を介して配線層１７０に電気的に接続されている。第３絶縁層２１０は、第１電極２００と第２電極２２０との間に配置され、第１電極２００と第２電極２２０とを電気的に絶縁する。第３絶縁層２１０は第２絶縁層１９０上に配置されているが、開口部１９２の周囲において開口部１９２よりも広い開口径で開口されている。つまり、第３絶縁層２１０は第２絶縁層１９０の上面の一部を露出している。
第１電極２００、第３絶縁層２１０、および第２電極２２０は、第３絶縁層２１０を誘電体とする容量である。図１では、第２電極２２０が配線層１７０に接続された構成を例示したが、第１電極２００が配線層１７０に接続されてもよい。図１では、第３絶縁層２１０から露出された第２絶縁層１９０が第２電極２２０によって覆われた構成を例示したが、第２絶縁層１９０が第２電極２２０から露出されていてもよい。
バリア層１８０の水、水素またはアンモニアに対する透過率は第３絶縁層２１０の水、水素またはアンモニアに対する透過率より低い。つまり、第２絶縁層１９０から水、水素またはアンモニアが放出された場合、放出された水、水素またはアンモニアは、バリア層１８０によってブロックされ、第３絶縁層２１０を透過して、または第３絶縁層２１０の開口部を介して外部に放出される。したがって、第２絶縁層１９０から放出された水、水素またはアンモニアの酸化物半導体層１４０への到達が抑制される。
［半導体装置１０を構成する各部材の材質］
基板１００としては、ポリイミド基板を使用することができる。また、ポリイミド基板の他にも、アクリル基板、シロキサン基板、またはフッ素樹脂基板などの樹脂を含む絶縁基板を用いることができる。基板１００の耐熱性を向上させるために、上記の基板に不純物を導入してもよい。特に、半導体装置１０がトップエミッション型のディスプレイである場合、基板１００が透明である必要はないため、基板１００の透明度を悪化させる不純物を用いることができる。一方、基板１００が可撓性を有する必要がない場合は、基板１００としてガラス基板、石英基板、およびサファイア基板などの透光性を有する絶縁基板を用いることができる。表示装置ではない集積回路の場合は、シリコン基板、炭化シリコン基板、化合物半導体基板などの半導体基板、ステンレス基板などの導電性基板など、透光性を有さない基板を使用することができる。
下地層１１０としては、基板１００とゲート電極１２０との密着性を向上させる材料を用いることができる。例えば、下地層１１０として、酸化シリコン（ＳｉＯx）、酸化窒化シリコン（ＳｉＯxＮy）、窒化酸化シリコン（ＳｉＮxＯy）、窒化シリコン（ＳｉＮx）、酸化アルミニウム（ＡｌＯx）、酸化窒化アルミニウム（ＡｌＯxＮy）、窒化酸化アルミニウム（ＡｌＮxＯy）、窒化アルミニウム（ＡｌＮx）などを使用することができる（ｘ、ｙは任意の正の数値）。これらの膜を積層した構造を使用してもよい。ここで、基板１００とゲート電極１２０との十分な密着性が確保される場合は、下地層１１０を省略することができる。また、下地層１１０として、基板１００からの不純物が酸化物半導体層１４０に拡散することを抑制することができる材料を用いることもできる。下地層１１０としては、上記の無機絶縁材料の他にＴＥＯＳ層や有機絶縁材料を用いることができる。
ここで、ＳｉＯxＮy及びＡｌＯxＮyとは、酸素（Ｏ）よりも少ない量の窒素（Ｎ）を含有するシリコン化合物及びアルミニウム化合物である。また、ＳｉＮxＯy及びＡｌＮxＯyとは、窒素よりも少ない量の酸素を含有するシリコン化合物及びアルミニウム化合物である。
上記に例示した下地層１１０は、物理蒸着法（Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＰＶＤ法）で形成してもよく、化学蒸着法（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ：ＣＶＤ法）で形成してもよい。ＰＶＤ法としては、スパッタリング法、真空蒸着法、電子ビーム蒸着法、めっき法、及び分子線エピタキシー法などを用いることができる。また、ＣＶＤ法としては、熱ＣＶＤ法、プラズマＣＶＤ法、触媒ＣＶＤ法（Ｃａｔ（Ｃａｔａｌｙｔｉｃ）−ＣＶＤ法又はホットワイヤＣＶＤ法）などと用いることができる。また、ＴＥＯＳ層とはＴＥＯＳ（Ｔｅｔｒａ Ｅｔｈｙｌ Ｏｒｔｈｏ Ｓｉｌｉｃａｔｅ）を原料としたＣＶＤ層を指すものである。
また、有機絶縁材料としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。下地層１１０は、上記の材料を単層で用いてもよく、積層させてもよい。例えば、無機絶縁材料及び有機絶縁材料を積層させてもよい。
ゲート電極１２０としては、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、アルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、亜鉛（Ｚｎ）、モリブデン（Ｍｏ）、インジウム（Ｉｎ）、スズ（Ｓｎ）、ハフニウム（Ｈｆ）、タンタル（Ｔａ）、タングステン（Ｗ）、白金（Ｐｔ）、ビスマス（Ｂｉ）などを使用することができる。また、これらの材料の合金を使用してもよい。また、これらの材料の窒化物を使用してもよい。また、ＩＴＯ（酸化インジウム・スズ）、ＩＧＯ（酸化インジウム・ガリウム）、ＩＺＯ（酸化インジウム・亜鉛）、ＧＺＯ（ガリウムがドーパントとして添加された酸化亜鉛）等の導電性酸化物半導体を使用してもよい。また、これらの膜を積層した構造を使用してもよい。
ゲート電極１２０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、ゲート電極１２０に０Ｖが印加されたときにトランジスタがオフするエンハンスメント型となる仕事関数を有する材料を用いることが好ましい。
ゲート絶縁層１３０としては、ＳｉＮx、ＳｉＮxＯy、ＳｉＯxＮy、ＡｌＮx、ＡｌＮxＯy、ＡｌＯxＮyなどの無機絶縁材料を用いることができる。ゲート絶縁層１３０は下地層１１０と同様の方法で形成することができる。ゲート絶縁層１３０は上記の絶縁層を積層した構造を使用することができる。ゲート絶縁層１３０は、下地層１１０と同じ材料であってもよく、異なる材料であってもよい。ゲート絶縁層１３０としては、Ｈ2Ｏなどのガス成分やＮａなどの可動イオンのブロック能力を有していることが好ましい。
酸化物半導体層１４０としては、半導体の特性を有する酸化金属を用いることができる。例えば、インジウム（Ｉｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）、及び酸素（Ｏ）を含む酸化物半導体を用いることができる。特に、Ｉｎ：Ｇａ：Ｚｎ：Ｏ＝１：１：１：４の組成比を有する酸化物半導体を用いることができる。ただし、本発明に使用されＩｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体は上記の組成に限定されるものではなく、上記とは異なる組成の酸化物半導体を用いることもできる。例えば、移動度を向上させるためにＩｎの比率を大きくしてもよい。また、バンドギャップを大きくし、光照射による影響を小さくするためにＧａの比率を大きくしてもよい。
また、Ｉｎ、Ｇａ、Ｚｎ、及びＯを含む酸化物半導体に他の元素が添加されていてもよく、例えばＡｌ、Ｓｎなどの金属元素が添加されていてもよい。上記の酸化物半導体以外にも酸化亜鉛（ＺｎＯ）、酸化ニッケル（ＮｉＯ）、酸化スズ（ＳｎＯ2）、酸化チタン（ＴｉＯ2）、酸化バナジウム（ＶＯ2）、酸化インジウム（Ｉｎ2Ｏ3）、チタン酸ストロンチウム（ＳｒＴｉＯ3）などを酸化物半導体層１４０として用いることができる。なお、酸化物半導体層１４０はアモルファスであってもよく、結晶性であってもよい。また、酸化物半導体層１４０はアモルファスと結晶の混相であってもよい。
ソース電極およびドレイン電極１５０としては、ゲート電極１２０と同様に、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｚｎ、Ｍｏ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉなどをソース電極およびドレイン電極１５０として使用することができる。また、これらの材料の合金がソース電極およびドレイン電極１５０として使用されてもよい。また、これらの材料の窒化物がソース電極およびドレイン電極１５０として使用されてもよい。また、ＩＴＯ、ＩＧＯ、ＩＺＯ、ＧＺＯ等の導電性酸化物半導体がソース電極およびドレイン電極１５０として使用されてもよい。また、これらの膜を積層した構造がソース電極およびドレイン電極１５０として使用されてもよい。ソース電極およびドレイン電極１５０として使用する材料は、酸化物半導体をチャネルに用いた半導体装置の製造工程における熱処理工程に対して耐熱性を有し、酸化物半導体層１４０との接触抵抗が低い材料を使用することが好ましい。
第１絶縁層１６０としては、ＳｉＯx、ＳｉＯxＮy、ＡｌＯx、ＡｌＯxＮy、ＴＥＯＳ層などの無機絶縁材料を用いることができる。また、第１絶縁層１６０は下地層１１０と同様の方法で形成することができる。また、第１絶縁層１６０は上記の絶縁層を積層した構造を使用することができる。第１絶縁層１６０は、第１絶縁層１６０として用いられた材料の化学量論比に比べて酸素を多く含む材料を用いることができる。第１絶縁層１６０は、酸化物半導体層１４０と同じ材料であってもよく、異なる材料であってもよい。
バリア層１８０としては、ＡｌＯx、ＡｌＯxＮy、ＡｌＮxＯyなどの酸化アルミニウムを含む絶縁材料を用いることができる。特に、バリア層１８０として、ＡｌＯx、ＡｌＯxＮyなど酸化アルミニウムを主成分として含む層を用いることができる。バリア層１８０はスパッタリング法を用いて形成することができる。詳細は後述するが、バリア層１８０をスパッタリング法を用いて形成することで、配線層１７０のパターン端部において露出されたアルミニウム層に酸素混入領域を形成することができる。したがって、配線層１７０のアルミニウム層が第２絶縁層１９０と接触することを抑制することができる。
第２絶縁層１９０としては、ポリイミド樹脂、アクリル樹脂、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、シロキサン樹脂などを用いることができる。第２絶縁層１９０は感光性樹脂であってもよく、非感光性樹脂であってもよい。
第１電極２００および第２電極２２０としては、ゲート電極１２０やソース電極およびドレイン電極１５０と同様に、一般的な金属材料又は導電性半導体材料を使用することができる。例えば、Ａｌ、Ｔｉ、Ｃｒ、Ｃｏ、Ｎｉ、Ｚｎ、Ｍｏ、Ｉｎ、Ｓｎ、Ｈｆ、Ｔａ、Ｗ、Ｐｔ、Ｂｉなどを第１電極２００および第２電極２２０として使用することができる。また、これらの材料の合金が第１電極２００および第２電極２２０として使用されてもよい。また、これらの材料の窒化物が第１電極２００および第２電極２２０として使用されてもよい。また、ＩＴＯ、ＩＧＯ、ＩＺＯ、ＧＺＯ等の導電性酸化物半導体が第１電極２００および第２電極２２０として使用されてもよい。また、これらの膜を積層した構造が第１電極２００および第２電極２２０として使用されてもよい。
第３絶縁層２１０として、ＳｉＯx、ＳｉＮx、ＳｉＮxＯy、ＳｉＯxＮyなどの無機絶縁材料を用いることができる。第３絶縁層２１０は、下地層１１０と同様の方法で形成することができる。第３絶縁層２１０は上記の絶縁層を積層した構造を使用することができる。第３絶縁層２１０は、下地層１１０と同じ材料であってもよく、異なる材料であってもよい。第３絶縁層２１０としては、誘電率が高い材料を用いることが好ましい。ただし、第３絶縁層２１０に用いる材料は、バリア層１８０よりも水、水素またはアンモニアに対する透過率が高い材料である。
［配線層１７０のパターン端部の構造］
図２は、本発明の一実施形態に係る半導体装置の断面図における部分拡大図である。図２は、図１において点線で囲まれた配線層１７０のパターン端部を拡大した図である。なお、図２では、配線層１７０が３層の積層構造である構造を例示した。
図２に示すように、配線層１７０は、第１導電層１７２、アルミニウム層１７４、および第２導電層１７６を含む。アルミニウム層１７４は第１導電層１７２と第２導電層１７６との間に配置されている。アルミニウム層１７４には、アルミニウム層１７４とバリア層１８０との境界付近に酸素混入領域２７４が設けられている。なお、図示されていないが、第１導電層１７２とバリア層１８０との間、および第２導電層１７６とバリア層１８０との間に酸素混入領域が設けられていてもよい。
第１導電層１７２および第２導電層１７６としては、例えばＴｉやＭｏＷを用いることができる。アルミニウム層としては、Ａｌの他にＡｌに不純物としてＳｉが混入されたＡｌ−Ｓｉや、Ａｌに不純物としてＴｉが混入されたＡｌ−Ｔｉを用いることができる。アルミニウム層として、上記以外にもＡｌを含む合金を用いることができる。
［酸素混入領域２７４の形成方法］
アルミニウム層１７４の酸素混入領域２７４は、アルミニウム層１７４に対して酸素イオンを打ち込むことで形成される。酸素イオンの打ち込みは、イオンドーピング法、イオン注入法、反応性スパッタリング法などを用いて行うことができる。
反応性スパッタリング法を用いて酸素イオンを打ち込む場合、バリア層１８０を反応性スパッタリング法によって成膜することで、バリア層１８０の成膜と同時に酸素イオンの打ち込みを行うことができる。具体的には、バリア層１８０成膜時にプロセスガスとしてＯ2またはＡｒおよびＯ2を用いると、プラズマによってＯ2がイオン化して酸素負イオンが生成され、生成された酸素負イオンがプラズマのシースで基板方向に加速される。この加速された酸素負イオンが配線層１７０のパターン端部で露出されたアルミニウム層１７４に打ち込まれる。反応性スパッタリング法を用いて酸素イオンを打ち込む場合、酸素混入領域２７４には酸素の他にプロセスガスとして用いられたＡｒも打ち込まれる。つまり、酸素混入領域２７４には酸素の他にＡｒも混入する。
上記の方法で酸素イオンを打ち込む場合、酸素イオンをできるだけ深く打ち込むために、アルミニウム層１７４の端部の斜面に対して直交する角度に近い角度で打ち込むことが好ましい。そのため、上記の酸素イオン打ち込みの際に、イオンに対するバイアス方向に対して、基板を傾斜させてもよい。
［アルミニウム層と樹脂絶縁層とが接触することによって生じる問題点］
ここで、配線層１７０のアルミニウム層１７４と樹脂絶縁層である第２絶縁層１９０とが接触することで発生する問題点について説明する。配線としてＡｌが用いられる場合、少なくともＡｌの上方をＴｉなどの導電層でカバーする構造が一般的である。しかし、Ａｌの上方がＴｉでカバーされていても、配線のパターン端部ではＡｌがＴｉから露出される。ＡｌがＴｉから露出された状態で、当該配線上に樹脂絶縁層が形成されると、当該配線のパターン端部において、Ａｌと樹脂絶縁層とが接触してしまう。
発明者らの研究により、上記のようにＡｌと樹脂絶縁層とが接触する箇所があると、樹脂絶縁層に含まれる不純物成分がＡｌと反応して、Ａｌが腐食または溶解してしまう、という問題が発生することが判明した。上記のＡｌの反応によって、配線の線幅が細くなってしまい、最悪の場合は配線が断線するという問題が発生してしまう。また、発明者らの研究により、樹脂絶縁層に含まれる不純物成分がＡｌと反応すると、溶解したＡｌ成分が樹脂絶縁層中に拡散し、樹脂絶縁層の透明度が低下してしまう、という問題が発生することが判明した。具体的には、樹脂絶縁層にアクリルを用いた場合、Ａｌとアクリルが接触していると、アクリルが黄色に変色してしまう、という問題が発生することが判明した。樹脂絶縁層の透明度が低下すると、表示装置の表示品位が低下してしまう。
上記の問題を抑制するためにも、Ａｌを用いた配線上に樹脂絶縁層を形成する場合、Ａｌと樹脂絶縁層とが接触しない構造が要求される。図２に示す構造では、アルミニウム層１７４と第２絶縁層１９０との間にバリア層１８０が配置されていることで、上記の問題を抑制することができる。さらに、アルミニウム層１７４が、アルミニウム層１７４とバリア層１８０と境界付近に酸素混入領域２７４を有することで、バリア層１８０の被覆性が悪い場合であっても、アルミニウム層１７４が第２絶縁層１９０と接触することを抑制することができる。
上記の構成を有することで、配線層１７０の細線化または断線を抑制することができる。その結果、信頼性の高い半導体装置１０を得ることができる。また、上記の構成を有することで、第２絶縁層１９０の透明度の低下を抑制することができる。その結果、表示品位の高い表示装置を得ることができる。
〈実施形態２〉
図３を用いて、本発明の一実施形態に係る半導体装置の概要について説明する。なお、以下の実施形態で参照する図面において、実施形態１と同一部分または同様な機能を有する部分には同一の数字または同一の数字の後にアルファベットを追加した符号を付し、その繰り返しの説明は省略する。
図３は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図３に示す半導体装置１０Ａは図１に示す半導体装置１０に類似しているが、半導体装置１０Ａは第２電極２２０Ａが領域２２２Ａにおいて第２絶縁層１９０Ａの上面の一部を露出している点において、半導体装置１０とは相違する。半導体装置１０Ａにおいて、第２絶縁層１９０Ａの一部が第３絶縁層２１０Ａおよび第２電極２２０Ａの両方から露出されていることで、第２絶縁層１９０Ａから水、水素またはアンモニアが放出された場合であっても、当該水、水素またはアンモニアは上記の第２絶縁層１９０Ａが露出した領域から外部に放出されやすくなる。その結果、水、水素またはアンモニアの放出による第２絶縁層１９０の内圧の上昇に起因した半導体装置１０Ａの破壊を抑制することができる。
〈実施形態３〉
図４は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図４に示す半導体装置１０Ｂは図１に示す半導体装置１０に類似しているが、半導体装置１０Ｂは第１電極２００Ｂが開口部１９２Ｂを介して配線層１７０Ｂに接続されている点、および第１電極２００Ｂに開口部２０２Ｂが複数設けられている点において、半導体装置１０とは相違する。第１電極２００Ｂが配線層１７０Ｂに接続される構造を有することで、開口部１９２Ｂを形成した後すぐに第１電極２００Ｂを形成することができる。この場合、開口部１９２Ｂにおいて露出された配線層１７０Ｂの表面に他の膜が形成されることがないため、配線層１７０Ｂの表面が変質することがなく、配線層１７０Ｂと第１電極２００Ｂとの良好なコンタクトを得ることができる。
半導体装置１０Ｂによると、第１電極２００Ｂに開口部２０２Ｂが設けられていることで、第２絶縁層１９０Ｂから水、水素またはアンモニアが放出された場合であっても、開口部２０２Ｂによって第２絶縁層１９０Ｂが露出された領域から外部に放出されやすくなる。その結果、水、水素またはアンモニアの放出による第２絶縁層１９０の内圧の上昇に起因した半導体装置１０Ａの破壊を抑制することができる。
〈実施形態４〉
図５は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図５に示す半導体装置１０Ｃは図１に示す半導体装置１０に類似しているが、半導体装置１０Ｃはチャネル領域に相当する酸化物半導体層１４０Ｃ上にエッチストッパ２３０Ｃが設けられている点において、半導体装置１０とは相違する。つまり、半導体装置１０Ｃはチャネルストッパ型トランジスタである。
酸化物半導体層１４０Ｃ上にエッチストッパ２３０が設けられていることで、チャネルエッチングによって酸化物半導体層１４０Ｃがエッチングに晒されること防ぐことができる。したがって、チャネルエッチングによる酸化物半導体層１４０Ｃの変質を抑制することができる。さらに、第２絶縁層１９０Ｃから放出された水、水素またはアンモニアがチャネル領域の酸化物半導体層１４０Ｃに到達することを抑制することができる。その結果、高い信頼性の半導体装置１０Ｃを得ることができる。
〈実施形態５〉
図６は、本発明の一実施形態に係る半導体装置の概要を示す断面図である。図６に示す半導体装置１０Ｄは図１に示す半導体装置１０に類似しているが、半導体装置１０Ｄは下地層１１０Ｄ上に酸化物半導体層１４０Ｄ、ゲート絶縁層１３０Ｄ、およびゲート電極１２０Ｄが順に積層された構造を有する点において、半導体装置１０とは相違する。つまり、半導体装置１０Ｄはトップゲート型トランジスタである。
図６に示すように、半導体装置１０Ｄは、基板１００Ｄ、下地層１１０Ｄ、ゲート電極１２０Ｄ、ゲート絶縁層１３０Ｄ、酸化物半導体層１４０Ｄ、第１絶縁層１６０Ｄ、ソース電極およびドレイン電極１７０Ｄ、バリア層１８０Ｄ、第２絶縁層１９０Ｄ、第１電極２００Ｄ、第３絶縁層２１０Ｄ、及び第２電極２２０Ｄを有する。酸化物半導体層１４０Ｄは下地層１１０Ｄ上に配置されている。ゲート絶縁層１３０Ｄは酸化物半導体層１４０Ｄ上に配置されている。ゲート電極１２０Ｄはゲート絶縁層１３０Ｄ上に配置されている。ソース電極およびドレイン電極１７０Ｄは、ゲート絶縁層１３０Ｄおよび第１絶縁層１６０Ｄに設けられた開口部１６２Ｄ、１６４Ｄを介して酸化物半導体層１４０Ｄに接続されている。
半導体装置１０Ｄでは、ゲート電極１２０Ｄ直下の酸化物半導体層１４０Ｄがチャネルとして機能する。ＯＮ電流をより向上させるために、ソース電極およびドレイン電極１７０Ｄと酸化物半導体層１４０Ｄとのコンタクト領域からゲート電極１２０Ｄ直下の領域までの酸化物半導体層１４０Ｄが低抵抗化されていてもよい。
チャネル領域の酸化物半導体層１４０Ｄの上方がゲート電極１２０Ｄによって覆われていることで、第２絶縁層１９０Ｄから放出された水、水素またはアンモニアがチャネル領域の酸化物半導体層１４０Ｄに到達することを抑制することができる。その結果、高い信頼性の半導体装置１０Ｄを得ることができる。
なお、図６に示す半導体装置１０Ｄは、図１に示す半導体装置１０に対してトップゲート型トランジスタを適用した構造を例示したが、図３に示す半導体装置１０Ａから図５に示す半導体装置１０Ｃの構造に対してトップゲート型トランジスタを適用してもよい。
［水、水素、アンモニアに対するバリア層１８０および第３絶縁層２１０の透過率］
図７および図８を用いて、水、水素、アンモニアに対するバリア層１８０の透過率および第３絶縁層２１０の透過率について説明する。図７は、本発明の一実施形態に係る半導体装置の保護層の特性を評価する評価サンプルの断面構造を示す図である。評価サンプルは（Ａ）および（Ｂ）の２種類の構造が準備された。評価サンプル（Ａ）はシリコンウェハ３００上にＣＶＤ法で成膜したＳｉＮx膜３１０およびスパッタリング法で成膜したＡｌＯx膜３２０が順に積層された構造である。評価サンプル（Ｂ）はシリコンウェハ３００上にＣＶＤ法で成膜したＳｉＮx膜３１０のみが成膜された構造である。いずれのサンプルもＳｉＮx膜３１０の膜厚は約２００ｎｍである。評価サンプル（Ａ）のＡｌＯx膜３２０の膜厚は約２０ｎｍである。図７に示す２種類のサンプルを用いて昇温脱離ガス分析法（ＴＤＳ分析）を行った。
ここで、ＴＤＳ分析とは、真空チャンバ内に配置された加熱ステージの上に評価サンプルを配置し、加熱ステージの温度を上昇させながら評価サンプルから放出されるガスの質量を四重極質量分析計を用いて測定する評価手法である。ガスの質量分析から、評価サンプルから放出されたガス種を特定することができる。
図８は、本発明の一実施形態に係る半導体装置の保護層の特性を示すＴＤＳスペクトルである。図８のＴＤＳスペクトルは図７の評価サンプルを用いてＴＤＳ分析を行った結果である。図８のＴＤＳスペクトルのうち、Ｍ／ｚ＝２のスペクトルは水素（Ｈ2）の脱離を示すデータであり、Ｍ／ｚ＝１６のスペクトルはアンモニア（ＮＨ3）の脱離を示すデータである。それぞれのＴＤＳスペクトルにおいて、実線スペクトル４０４、４０８は図７の評価サンプル（Ａ）のＴＤＳスペクトルであり、点線スペクトル４０２、４０６は評価サンプル（Ｂ）のＴＤＳスペクトルである。
図８に示すように、評価サンプル（Ｂ）の点線スペクトル４０２は３００℃〜６００℃の温度範囲でＨ2の脱離を示すピークが確認されるが、評価サンプル（Ａ）の実線スペクトル４０４はＨ2の脱離を示すピークが確認されない。つまり、ＡｌＯx膜３２０はＳｉＮx膜３１０から放出された水素をブロックし、外部に放出されることを抑制する。換言すると、ＡｌＯx膜３２０はＳｉＮx膜３１０に比べて水素に対する透過率が低い。
同様に、評価サンプル（Ｂ）の点線スペクトル４０６は５００℃〜７００℃の温度範囲でＮＨ3の脱離を示すピークが確認されるが、評価サンプル（Ａ）の実線スペクトル４０８はＮＨ3の脱離を示すピークが確認されない。つまり、ＡｌＯx膜３２０はＳｉＮx膜３１０から放出されたアンモニアをブロックし、外部に放出されることを抑制する。換言すると、ＡｌＯx膜３２０はＳｉＮx膜３１０に比べてアンモニアに対する透過率が低い。
なお、ＡｌＯx膜３２０の代わりにＡｌＯxＮyまたはＡｌＮxＯyなどの酸化アルミニウムを含む絶縁材料を用いた場合、ＳｉＮx膜３１０の代わりにＳｉＯx、ＳｉＮx、ＳｉＮxＯy、ＳｉＯxＮyなどの無機絶縁材料を用いた場合でも、上記と同様の結果が得られる。
上記の結果から、ＳｉＯx、ＳｉＮx、ＳｉＮxＯy、ＳｉＯxＮyなどの無機絶縁材料が用いられる第３絶縁層２１０よりも、ＡｌＯx、ＡｌＯxＮy、ＡｌＮxＯyなどの酸化アルミニウムを含む絶縁材料が用いられるバリア層１８０の方が、水、水素およびアンモニアに対する透過率が低いことが確認された。
［バリア層１８０としてＡｌＯxまたはＳｉＮxを用いた場合のトランジスタ特性比較］
図９乃至図１１を用いて、半導体装置１０の構造において、バリア層１８０としてＡｌＯxまたはＳｉＮxを用いた場合のトランジスタ特性を比較した結果について説明する。
図９は、本発明の一実施形態に係る半導体装置の加速試験後の電気特性を示す図である。図９において、耐環境の加速試験（以下、「ＰＣＴ（プレッシャークッカー）試験」という）前のトランジスタ特性を点線で示し、ＰＣＴ試験後のトランジスタ特性を実線で示した。ここで、ＰＣＴ試験は、温度：１２０℃、湿度：９０％のチャンバ内で１２０時間保存し、ＰＣＴ試験の前後でのトランジスタ特性の変化を調査する試験である。なお、図９に示すトランジスタ特性の測定は、室温かつ暗室で行われた。
図９に示すトランジスタ特性のうち、「バリア層：ＳｉＮx」のトランジスタ特性は半導体装置１０のバリア層１８０としてＳｉＮxを用いたトランジスタの特性を示し、「バリア層：ＡｌＯx」のトランジスタ特性は半導体装置１０のバリア層１８０としてＡｌＯxを用いたトランジスタの特性を示し、「バリア層：なし」のトランジスタ特性は半導体装置１０のバリア層１８０が省略されたトランジスタの特性を示す。「バリア層：ＳｉＮx」および「バリア層：ＡｌＯx」の評価サンプルでは、ＰＣＴ試験前後でトランジスタ特性の大きな変化はないが、「バリア層：なし」の評価サンプルでは、ＰＣＴ試験後にトランジスタ特性が大きく変化している。つまり、バリア層１８０としてＡｌＯxを用いれば、ＳｉＮxと同等の信頼性が得られることが判明した。つまり、水に対して、ＡｌＯxはＳｉＮxと同等の耐性があることが判明した。換言すると、ＡｌＯxの水に対する透過率はＳｉＮxの水に対する透過率と同程度に低いことが判明した。
図１０および図１１は、本発明の一実施形態に係る短Ｌ長の半導体装置の電気特性を示す図である。図１０に示すトランジスタ特性はチャネル長がＬ／Ｗ＝６／６μｍの半導体装置の特性である。図１１に示すトランジスタ特性はチャネル長がＬ／Ｗ＝３／１５μｍの半導体装置の特性である。図１０および図１１に示すトランジスタ特性は、基板に形成された９つの半導体装置のトランジスタ特性が重ねて表示されている。なお、図１０および図１１に示すトランジスタ特性の測定は、室温かつ暗室で行われた。
図９と同様に、図１０および図１１に示すトランジスタ特性のうち、「バリア層：ＳｉＮx」のトランジスタ特性は半導体装置１０のバリア層１８０としてＳｉＮxを用いたトランジスタの特性を示し、「バリア層：ＡｌＯx」のトランジスタ特性は半導体装置１０のバリア層１８０としてＡｌＯxを用いたトランジスタの特性を示す。「バリア層：ＳｉＮx」の評価サンプルでは、図１０、図１１ともにトランジスタ特性異常が多数発生しているが、「バリア層：ＡｌＯx」の評価サンプルでは、トランジスタ特性異常は発生していない。つまり、バリア層１８０にＡｌＯxを用いることで、他の層からの水や水素やアンモニアがチャネル領域の酸化物半導体層に到達することを抑制できることが判明した。なお、ＳｉＮxは、水の透過率は低いが、ＳｉＮx自体から水素やアンモニアが放出されるため、酸化物半導体のバリア層としては不適切である。
以上のように、半導体装置１０のバリア層１８０としてＡｌＯxを用いることで、耐久性が高い半導体装置を得ることができ、短Ｌ長の半導体装置であってもトランジスタ特性異常がない半導体装置を得ることができることが確認された。
なお、本発明は上記の実施形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。
１０：半導体装置
１００：基板
１１０：下地層
１２０：ゲート電極
１３０：ゲート絶縁層
１４０：酸化物半導体層
１５０：ソース電極およびドレイン電極
１６０：第１絶縁層
１６２、１６４、１９２、２０２Ｂ：開口部
１７０：配線層
１７２：第１導電層
１７４：アルミニウム層
１７６：第２導電層
１８０：バリア層
１９０：第２絶縁層
２００：第１電極
２１０：第３絶縁層
２２０：第２電極
２２２Ａ：領域
２３０：エッチストッパ
２７４：酸素混入領域
３００：シリコンウェハ
３１０：ＳｉＮx膜
３２０：ＡｌＯx膜
４０２、４０６：点線スペクトル
４０４、４０８：実線スペクトル

Claims (16)

  1. 酸化物半導体層と、
    前記酸化物半導体層の上方に配置されたゲート電極と、
    前記酸化物半導体層と前記ゲート電極との間のゲート絶縁層と、
    前記酸化物半導体層の上方に配置され、第１開口部が設けられた第１絶縁層と、
    前記第１絶縁層上に配置され、アルミニウム層を含み、前記第１開口部を介して前記酸化物半導体層に電気的に接続された配線と、
    前記第１絶縁層上、前記配線上、および前記配線の側面を覆い、酸化アルミニウムを含むバリア層と、
    前記バリア層上に配置された有機絶縁層と、を有する半導体装置。
  2. 前記バリア層は、前記配線上および前記配線の側面において前記配線に接している請求項１に記載の半導体装置。
  3. 前記アルミニウム層は、前記アルミニウム層と前記バリア層との間に酸素混入領域を有する請求項２に記載の半導体装置。
  4. 前記配線は、第１導電層および第２導電層をさらに有し、
    前記アルミニウム層は、前記第１導電層と前記第２導電層との間に配置されている請求項３に記載の半導体装置。
  5. 前記有機絶縁層上に配置された第１電極と、
    前記第１電極に対向し、前記有機絶縁層に設けられた第２開口部を介して前記配線に電気的に接続された第２電極と、
    前記第１電極と前記第２電極とを電気的に絶縁し、前記第２開口部および前記有機絶縁層の上面を露出する第２絶縁層と、をさらに有する請求項１に記載の半導体装置。
  6. 前記バリア層の水、水素またはアンモニアに対する透過率は、前記第２絶縁層の水、水素またはアンモニアに対する透過率より低い請求項５に記載の半導体装置。
  7. 前記第２電極は、前記第２開口部によって露出された前記有機絶縁層の上面を覆う請求項５に記載の半導体装置。
  8. 前記有機絶縁層の上面の一部は、前記第２電極および前記第２絶縁層から露出されている請求項５に記載の半導体装置。
  9. ゲート電極と、
    前記ゲート電極の上方に配置された酸化物半導体層と、
    前記ゲート電極と前記酸化物半導体層との間のゲート絶縁層と、
    前記ゲート電極の上方に配置され、第１開口部が設けられた第１絶縁層と、
    前記第１絶縁層上に配置され、アルミニウム層を含み、前記第１開口部を介して前記酸化物半導体層に電気的に接続された配線と、
    前記第１絶縁層上、前記配線上、および前記配線の側面を覆い、酸化アルミニウムを含むバリア層と、
    前記バリア層上に配置された有機絶縁層と、を有する半導体装置。
  10. 前記バリア層は、前記配線上および前記配線の側面において前記配線に接している請求項９に記載の半導体装置。
  11. 前記アルミニウム層は、前記アルミニウム層と前記バリア層との間に酸素混入領域を有する請求項１０に記載の半導体装置。
  12. 前記配線は、第１金属層および第２金属層をさらに有し、
    前記アルミニウム層は、前記第１金属層と前記第２金属層との間に配置されている請求項１１に記載の半導体装置。
  13. 前記有機絶縁層上に配置された第１電極と、
    前記第１電極に対向し、前記有機絶縁層に設けられた第２開口部を介して前記配線に電気的に接続された第２電極と、
    前記第１電極と前記第２電極とを電気的に絶縁し、前記第２開口部および前記有機絶縁層の上面を露出する第２絶縁層と、をさらに有する請求項９に記載の半導体装置。
  14. 前記バリア層の水、水素またはアンモニアに対する透過率は、前記第２絶縁層の水、水素またはアンモニアに対する透過率より低い請求項１３に記載の半導体装置。
  15. 前記第２電極は、前記第２開口部によって露出された前記有機絶縁層の上面を覆う請求項１３に記載の半導体装置。
  16. 前記有機絶縁層の上面の一部は、前記第２電極および前記第２絶縁層から露出されている請求項１３に記載の半導体装置。
JP2016121685A 2016-06-20 2016-06-20 半導体装置 Active JP6725335B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2016121685A JP6725335B2 (ja) 2016-06-20 2016-06-20 半導体装置
CN201710324502.3A CN107527954B (zh) 2016-06-20 2017-05-10 半导体装置
US15/619,677 US10373982B2 (en) 2016-06-20 2017-06-12 Semiconductor device
US16/447,000 US10727254B2 (en) 2016-06-20 2019-06-20 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016121685A JP6725335B2 (ja) 2016-06-20 2016-06-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2017228560A true JP2017228560A (ja) 2017-12-28
JP6725335B2 JP6725335B2 (ja) 2020-07-15

Family

ID=60660391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016121685A Active JP6725335B2 (ja) 2016-06-20 2016-06-20 半導体装置

Country Status (3)

Country Link
US (2) US10373982B2 (ja)
JP (1) JP6725335B2 (ja)
CN (1) CN107527954B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020036012A (ja) * 2018-08-30 2020-03-05 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法
JP2020126970A (ja) * 2019-02-06 2020-08-20 住友電気工業株式会社 炭化珪素半導体装置
US11626520B2 (en) 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
WO2023189550A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
WO2023189487A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7039346B2 (ja) * 2018-03-20 2022-03-22 株式会社ジャパンディスプレイ 光センサー回路、光センサー装置、および、表示装置
CN108448006B (zh) * 2018-03-29 2021-01-22 京东方科技集团股份有限公司 封装结构、电子装置以及封装方法
CN109148488A (zh) * 2018-08-30 2019-01-04 深圳市华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110993611A (zh) * 2019-11-26 2020-04-10 武汉华星光电半导体显示技术有限公司 一种tft基板的制作方法和tft基板
JP7460251B2 (ja) * 2019-12-13 2024-04-02 ホアウェイ・テクノロジーズ・カンパニー・リミテッド ディスプレイおよび電子デバイス
CN111430386B (zh) 2020-04-01 2023-11-10 京东方科技集团股份有限公司 光电探测器、显示基板及光电探测器的制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299469A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007298649A (ja) * 2006-04-28 2007-11-15 Hitachi Displays Ltd 画像表示装置及びその製造方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2016027649A (ja) * 2014-07-03 2016-02-18 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6777716B1 (en) 1999-02-12 2004-08-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor display device and method of manufacturing therefor
US7821065B2 (en) * 1999-03-02 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising a thin film transistor comprising a semiconductor thin film and method of manufacturing the same
EP1185160B1 (en) * 1999-06-04 2006-08-23 Consejo Superior de Investigaciones Cientificas High oleic and high stearic acid sunflower plants, seeds and oils
US7868320B2 (en) * 2005-05-31 2011-01-11 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP5484853B2 (ja) * 2008-10-10 2014-05-07 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR102011259B1 (ko) * 2010-02-26 2019-08-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9960278B2 (en) 2011-04-06 2018-05-01 Yuhei Sato Manufacturing method of semiconductor device
US8785258B2 (en) * 2011-12-20 2014-07-22 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000299469A (ja) * 1999-02-12 2000-10-24 Semiconductor Energy Lab Co Ltd 半導体装置およびその作製方法
JP2007298649A (ja) * 2006-04-28 2007-11-15 Hitachi Displays Ltd 画像表示装置及びその製造方法
JP2011077512A (ja) * 2009-09-04 2011-04-14 Semiconductor Energy Lab Co Ltd 発光装置及び発光装置の作製方法
JP2016027649A (ja) * 2014-07-03 2016-02-18 株式会社半導体エネルギー研究所 半導体装置、該半導体装置を有する表示装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020036012A (ja) * 2018-08-30 2020-03-05 シャープ株式会社 アクティブマトリクス基板、表示装置及びアクティブマトリクス基板の製造方法
JP2020126970A (ja) * 2019-02-06 2020-08-20 住友電気工業株式会社 炭化珪素半導体装置
JP7180425B2 (ja) 2019-02-06 2022-11-30 住友電気工業株式会社 炭化珪素半導体装置
US11626520B2 (en) 2019-02-06 2023-04-11 Japan Display Inc. Semiconductor substrate and display device
WO2023189550A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置
WO2023189487A1 (ja) * 2022-03-30 2023-10-05 株式会社ジャパンディスプレイ 半導体装置

Also Published As

Publication number Publication date
CN107527954A (zh) 2017-12-29
US10727254B2 (en) 2020-07-28
US10373982B2 (en) 2019-08-06
JP6725335B2 (ja) 2020-07-15
US20190312064A1 (en) 2019-10-10
US20170365624A1 (en) 2017-12-21
CN107527954B (zh) 2021-02-02

Similar Documents

Publication Publication Date Title
JP6725335B2 (ja) 半導体装置
JP5584960B2 (ja) 薄膜トランジスタおよび表示装置
US9825060B2 (en) Semiconductor device
TWI531056B (zh) 有機發光顯示裝置及製造其之方法
US10269977B2 (en) Semiconductor device including oxide semiconductor layer having regions with different resistances
US10461100B2 (en) Display device having a different type of oxide semiconductor transistor
KR20140074742A (ko) 트랜지스터와 그 제조방법 및 트랜지스터를 포함하는 전자소자
US10396187B2 (en) Semiconductor device
US20210366945A1 (en) Semiconductor device and method of manufacturing semiconductor device
CN105655400B (zh) 半导体装置
US11887980B2 (en) Diode
CN106469757B (zh) 半导体装置及半导体装置的制造方法
KR20160060848A (ko) 박막 트랜지스터 및 그 제조 방법
JP2016115760A (ja) 半導体装置
JP6987188B2 (ja) 半導体装置
KR102130389B1 (ko) 박막 트랜지스터와 디스플레이 장치 및 그들의 제조방법
KR20200128324A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200325

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200625

R150 Certificate of patent or registration of utility model

Ref document number: 6725335

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250