JP2017225070A - 増幅器 - Google Patents

Abstract

【課題】雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現する。【解決手段】本発明の一実施形態による増幅器１は、第１トランジスタＦＥＴ１と、第１整合回路ＭＣ１とを備える。第１整合回路ＭＣ１は、入力端子Ｐｉｎおよび制御端子Ｇの間に接続されている。第１整合回路ＭＣ１は、第１インダクタＬ１と、第２インダクタＬ２と、第１スイッチＳＷ１とを含む。第１インダクタＬ１は、一方端が制御端子Ｇに接続されている。第２インダクタＬ２は、第１インダクタＬ１の他方端に一方端が接続されている。第１スイッチＳＷ１は、入力端子Ｐｉｎおよび第１インダクタＬ１の他方端の導通と、入力端子Ｐｉｎおよび第２インダクタＬ２の他方端の導通とを選択的に切り替えるように構成されている。【選択図】図１

Description

この発明は、高周波信号を増幅する増幅器に関する。

従来から、入力信号が反射されることを防止するために、増幅器の入力インピーダンスを特性インピーダンス（たとえば５０Ω）に整合する必要があることが知られている。たとえば、特開２０１１−２５００９９号公報（特許文献１）には、インピーダンスが容量性であるアンテナと、増幅回路との間に、受信周波数に応じて増幅回路への入力インピーダンスを切り替えるＮＦマッチング回路を備えるアンテナアンプ装置が開示されている。ＮＦマッチング回路は、インダクタンスが異なる複数のコイルと、受信周波数に応じて選択されるコイルをアンテナと増幅回路との間に接続するスイッチとを含む。ＮＦマッチング回路によって受信周波数に応じて増幅回路への入力インピーダンスが切り替えられるので、弱入力時であっても、アンテナで受信された高周波信号が増幅回路において低い雑音指数（ＮＦ：Noise Figure）で増幅されるようになる。

特開２０１１−２５００９９号公報

特開２０１１−２５００９９号公報（特許文献１）に開示されているＮＦマッチング回路においては、マッチング回路の広帯域化のために、インダクタンスが異なる複数のコイル（インダクタ）の中から、入力信号の周波数に応じて１つのインダクタが選択される。この場合、入力信号の周波数が低くなるにつれて、入力インピーダンスの整合に必要なインダクタンスは大きくなることが知られている。特開２０１１−２５００９９号公報（特許文献１）に開示されているＮＦマッチング回路においては、選択されたインダクタ以外のインダクタは入力インピーダンスの整合に使用されないため、１つのインダクタで当該インダクタンスを実現する必要がある。インダクタのインダクタンスを大きくするためには、一般的に、インダクタの巻き数を増やす必要がある。インダクタを形成可能な体積には限りがあるため、素子サイズを維持しつつ入力インピーダンスの整合に必要なインダクタンスを実現するためには、インダクタを形成する線路を細くして巻き数を増やす必要がある。インダクタを形成する線路が細いほど、インダクタの抵抗成分が大きくなるため、挿入損失が増加する。そのため、特開２０１１−２５００９９号公報（特許文献１）に開示されているアンテナアンプ装置においては、広帯域な入力整合回路を実現するために、ＮＦマッチング回路において選択可能なインダクタのインダクタンスを大きくすると、素子サイズの制約がある場合、インダクタの抵抗成分が大きくなる。そのため、アンテナアンプ装置の挿入損失が増加して、増幅器にとって重要な特性の１つである雑音指数が増加する可能性がある。その結果、アンテナアンプ装置の雑音指数の悪化を抑制しながら、広帯域な入力整合回路を実現することが困難になり得る。

本発明は上記のような課題を解決するためになされたものであり、その目的は、雑音指数の悪化を抑制しながら広帯域な入出力整合回路を実現することである。

本発明の一実施形態による増幅器は、入力端子から入力された信号を増幅して出力端子から出力する。増幅器は、第１トランジスタと、第１整合回路とを備える。第１トランジスタは、制御端子、第１端子、および第２端子を含む。第１整合回路は、入力端子および第１トランジスタの制御端子の間に接続されている。第１トランジスタの第１端子は、接地点に接続されている。第１トランジスタの第２端子は、電源および出力端子に接続されている。第１整合回路は、第１インダクタと、第２インダクタと、第１スイッチとを含む。第１インダクタは、一方端が第１トランジスタの制御端子に接続されている。第２インダクタは、第１インダクタの他方端に一方端が接続されている。第１スイッチは、入力端子および第１インダクタの他方端の導通と、入力端子および第２インダクタの他方端の導通とを選択的に切り替えるように構成されている。

本発明に係る増幅器によれば、入力端子および第１インダクタの他方端の導通と、入力端子および第２インダクタの他方端の導通とを選択的に切り替えることにより、入力インピーダンスの整合に必要なインピーダンスを直列に接続された複数のインダクタにより実現することができるため、インダクタを形成する線路（線）を従来よりも太くすることができる。その結果、インダクタの抵抗成分が増えないため、雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現することができる。

実施の形態に係る低雑音増幅器の回路図の一例である。 比較例に係る低雑音増幅器の回路図の一例である。 インピーダンスの整合のためにインダクタが回路要素に直列に接続される場合のインピーダンスの変化を説明するための図である。 図１の低雑音増幅器の第１整合回路の作用を説明するための図である。 図１の低雑音増幅器の第１整合回路の作用を説明するための図である。 図１の低雑音増幅器の第２整合回路および第３整合回路の作用を説明するための図である。 図１の低雑音増幅器の第２整合回路および第３整合回路の作用を説明するための図である。 図１の低雑音増幅器において第１スイッチを切り替えた場合のＳパラメータＳ１１のシミュレーション結果を示す図である。 実施の形態および比較例における周波数に対する雑音指数のシミュレーション結果を併せて示す図である。 実施の形態の変形例１に係る低雑音増幅器の回路図の一例である。 図１０の低雑音増幅器において第１スイッチを切り替えた場合のＳパラメータＳ１１のシミュレーション結果を示す図である。 実施の形態の変形例２に係る低雑音増幅器の回路図の一例である。 実施の形態の変形例３に係る低雑音増幅器の回路図の一例である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。

図１は、実施の形態に係る低雑音増幅器１の回路図の一例である。図１に示されるように、低雑音増幅器１は、入力端子Ｐｉｎから入力された信号を増幅して出力端子Ｐｏｕｔから出力する。低雑音増幅器１は、第１トランジスタＦＥＴ１と、第１整合回路ＭＣ１と、第２整合回路ＭＣ２と、第３整合回路ＭＣ３とを備える。

第１トランジスタＦＥＴ１は、電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）である。第１トランジスタＦＥＴ１は、制御端子であるゲート（Ｇ）、第１端子であるソース（Ｓ）、および第２端子であるドレイン（Ｄ）を含む。第１整合回路ＭＣ１は、入力端子Ｐｉｎおよび第１トランジスタＦＥＴ１のゲートの間に接続されている。第１トランジスタＦＥＴ１のソースは、インダクタＬ１００を通して接地点であるシグナルグラウンドＳＧに接続されている。第１トランジスタＦＥＴ１のドレインは、第２整合回路ＭＣ２を通して電源ＶＤＤに接続されるとともに、第３整合回路ＭＣ３を通して出力端子Ｐｏｕｔに接続されている。第１トランジスタＦＥＴ１のゲートには不図示のバイアス調整回路が接続されている。

第１整合回路ＭＣ１は、第１インダクタＬ１と、第２インダクタＬ２と、第１スイッチＳＷ１とを含む。第１インダクタＬ１の一方端は、第１トランジスタＦＥＴ１のゲートに接続されている。第２インダクタＬ２の一方端は、第１インダクタＬ１の他方端に接続されている。第１スイッチＳＷ１は、入力端子Ｐｉｎおよび第１インダクタＬ１の他方端の導通と、入力端子Ｐｉｎおよび第２インダクタＬ２の他方端の導通とを選択的に切り替えるように構成されている。

第２整合回路ＭＣ２は、電源ＶＤＤおよび第１トランジスタＦＥＴ１のドレインの間に接続されている。第２整合回路ＭＣ２は、第３インダクタＬ３と、第１コンデンサＣ１と、第２コンデンサＣ２と、第２スイッチＳＷ２とを含む。第３インダクタＬ３は、電源ＶＤＤおよび第１トランジスタＦＥＴ１のドレインの間に接続されている。第１コンデンサＣ１は、第３インダクタＬ３に並列に接続されている。第２スイッチＳＷ２は、第２コンデンサＣ２に直列に接続されている。直列に接続された第２コンデンサＣ２および第２スイッチＳＷ２は、第１コンデンサＣ１に並列に接続されている。第２整合回路ＭＣ２は、第２スイッチＳＷ２の導通および非導通を切り替えることにより、第２整合回路ＭＣ２の実効インダクタンスを２段階に変化させることができる。

第３整合回路ＭＣ３は、第１トランジスタＦＥＴ１のドレインおよび第２整合回路ＭＣ２の間の配線上の接続点Ｎ１と出力端子Ｐｏｕｔとの間に接続されている。第３整合回路ＭＣ３は、第３コンデンサＣ３と、第４コンデンサＣ４と、第３スイッチＳＷ３とを含む。第３コンデンサＣ３は、接続点Ｎ１および出力端子Ｐｏｕｔの間に接続されている。第３スイッチＳＷ３は、第４コンデンサＣ４に直列に接続されている。直列に接続された第４コンデンサＣ４および第３スイッチＳＷ３は、第３コンデンサＣ３に並列に接続されている。第３整合回路ＭＣ３は、第３スイッチＳＷ３の導通および非導通を切り替えることにより、実効容量を２段階に変化させることができる。

図２は、比較例に係る低雑音増幅器１０の回路図の一例である。低雑音増幅器１０と低雑音増幅器１との違いは第１整合回路、第２整合回路、および第３整合回路の構成である。それ以外の構成については同様であるためその説明は繰り返さない。

図２に示されるように、低雑音増幅器１０は、図１に示される低雑音増幅器１の第１整合回路ＭＣ１、第２整合回路ＭＣ２、および第３整合回路ＭＣ３の替わりに第１整合回路ＭＣ１１、第２整合回路ＭＣ１２、および第３整合回路ＭＣ１３をそれぞれ備える。

第１整合回路ＭＣ１１は、インダクタＬ１１と、インダクタＬ１２と、スイッチＳＷ１１と、スイッチＳＷ１２とを含む。インダクタＬ１１とインダクタＬ１２とはインダクタンスが異なる。スイッチＳＷ１１は、入力端子ＰｉｎおよびインダクタＬ１１の一方端の導通と、入力端子ＰｉｎおよびインダクタＬ１２の一方端との導通とを選択的に切り替えるように構成されている。スイッチＳＷ１２は、第１トランジスタＦＥＴ１のゲートおよびインダクタＬ１１の他方端の導通と、第１トランジスタＦＥＴ１のゲートおよびインダクタＬ１２の他方端との導通とを選択的に切り替えるように構成されている。スイッチＳＷ１１およびスイッチＳＷ１２は、インダクタＬ１１またはＬ１２のいずれかが入力端子Ｐｉｎおよび第１トランジスタＦＥＴ１の間に接続されるように同期して動作する。すなわち、スイッチＳＷ１１が入力端子ＰｉｎおよびインダクタＬ１１の一方端を導通させている場合、スイッチＳＷ１２は第１トランジスタＦＥＴ１のゲートおよびインダクタＬ１１の他方端を導通させる。スイッチＳＷ１１が入力端子ＰｉｎおよびインダクタＬ１２の一方端を導通させている場合、スイッチＳＷ１２は第１トランジスタＦＥＴ１のゲートおよびインダクタＬ１２の他方端を導通させる。

第２整合回路ＭＣ１２は、第３インダクタＬ３を含む。第２整合回路ＭＣ１２は、図１に示される低雑音増幅器１の第２整合回路ＭＣ２から第１コンデンサ、第２コンデンサＣ２、および第２スイッチＳＷ２を除いた構成である。第２整合回路ＭＣ１２は、図１に示される低雑音増幅器１の第２整合回路ＭＣ２のように実効インダクタンスを変化させることができない。

第３整合回路ＭＣ１３は、第３コンデンサＣ３を含む。第３整合回路ＭＣ１３は、低雑音増幅器１の第３整合回路ＭＣ３から第３スイッチＳＷ３および第４コンデンサＣ４を除いた構成である。第３整合回路ＭＣ１３は、図１に示される低雑音増幅器１の第３整合回路ＭＣ３のように実効容量を変化させることができない。

比較例においては、第１整合回路ＭＣ１１の広帯域化のために、インダクタンスが異なるインダクタＬ１１およびインダクタＬ１２の中から、入力信号の周波数に対応した１つのインダクタが選択される。入力信号の周波数が低くなるにつれて、入力インピーダンスの整合に必要なインダクタンスは大きくなることが知られている。第１整合回路ＭＣ１１においては、選択されたインダクタ以外は入力インピーダンスの整合において使用されないため、１つのインダクタで当該インダクタンスを実現する必要がある。インダクタンスを大きくするためにはインダクタの巻き数を増やす必要がある。素子サイズを維持しつつ入力インピーダンスの整合に必要なインダクタンスを実現するためには、インダクタを形成可能な体積には限りがあるため、インダクタを形成する線路（線）を細くして巻き数を増やす必要がある。インダクタを形成する線路（線）が細いほど、インダクタの抵抗成分が大きくなり、挿入損失が増加する。そのため、比較例においては、広帯域な第１整合回路ＭＣ１１を実現するために、選択可能なインダクタンスを大きくすると、素子サイズの制約がある場合、インダクタの抵抗成分が大きくなり、挿入損失が増加し、低雑音増幅器にとって重要な特性の１つである雑音指数が増加する可能性がある。その結果、比較例の構成では、低雑音増幅器１０の雑音指数の悪化を抑制しながら、広帯域な入力整合回路を実現することが困難になり得る。

そこで実施の形態においては、入力端子Ｐｉｎおよび第１インダクタＬ１の他方端の導通と、入力端子Ｐｉｎおよび第２インダクタＬ２の他方端の導通とを選択的に切り替えることにより、入力インピーダンスの整合に必要なインピーダンスを直列に接続された複数のインダクタである第１インダクタＬ１および第２インダクタＬ２により実現可能とする。このような構成により、インピーダンス整合において第１インダクタＬ１を共用することが可能となる。そのため、比較例よりもインダクタを形成する線路（線）を太くすることができ、挿入損失を抑制することができる。その結果、雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現することができる。

たとえば入力信号に想定される周波数が２つあり、それぞれに対する入力インピーダンスの整合に２７ｎＨおよび３７ｎＨのインダクタンスが必要である場合を考える。比較例においてはインダクタＬ１１およびＬ１２のいずれかを２７ｎＨとし、他方を３７ｎＨとする必要がある。すなわち、比較例においてはインダクタンスが２７ｎＨのインダクタおよび３７ｎＨのインダクタがそれぞれ１つずつ必要である。

一方、実施の形態においては、たとえば第１インダクタＬ１を２７ｎＨとし、第２インダクタＬ２を１０ｎＨとすることができる。入力インピーダンスに２７ｎＨが必要な場合、入力端子Ｐｉｎおよび端子Ｐ１１を導通させることにより、入力端子Ｐｉｎおよび第１トランジスタＦＥＴ１の間に２７ｎＨの第１インダクタＬ１のみを接続させて、２７ｎＨのインダクタンスを実現することができる。入力インピーダンスの整合に３７ｎＨのインダクタンスが必要な場合、入力端子Ｐｉｎおよび端子Ｐ１２を導通させることにより、入力端子Ｐｉｎおよび第１トランジスタＦＥＴ１の間に２７ｎＨの第１インダクタＬ１および１０ｎＨの第２インダクタＬ２を直列に接続させて３７ｎＨを実現することができる。すなわち、実施の形態においては、入力インピーダンスの整合に２７ｎＨが必要な場合および３７ｎＨが必要な場合において、２７ｎＨの第１インダクタＬ１が共用される。

入力インピーダンスの整合のために２７ｎＨおよび３７ｎＨのインダクタを必要とする比較例に比べて、２７ｎＨのインダクタおよび１０ｎＨのインダクタで足りる実施の形態の方がインダクタを形成する線路（線）を太くすることができる。このような場合、実施の形態の方がインダクタの抵抗成分を小さくすることができる。その結果、抵抗が小さくなる分、挿入損失を小さくすることができ、実施の形態の方が雑音指数の悪化を抑制することができる。

以下では、図３〜図７を用いて実施の形態における第１整合回路ＭＣ１による入力インピーダンス（入力端子Ｐｉｎから第１トランジスタのゲートを見たときのインピーダンス）の整合、ならびに第２整合回路ＭＣ２および第３整合回路ＭＣ３による出力インピーダンスの整合について説明する。まず、図３を用いてインピーダンス整合についての基本的な説明を行なう。その後、図４および図５を用いて第１整合回路ＭＣ１による入力インピーダンスの整合について説明する。図６および図７を用いて第２整合回路ＭＣ２および第３整合回路ＭＣ３により出力インピーダンス（出力端子Ｐｏｕｔから第１トランジスタＦＥＴ１のドレインをみたときのインピーダンス）の整合について説明する。

図３は、インピーダンスの整合のためにインダクタが回路要素に直列に接続される場合のインピーダンスの変化を説明するための図である。図３（ａ）は、回路要素Ｘ１０を含む回路の一部を示す図である。図３（ｂ）は、インピーダンス整合をインダクタＬ１０により行なう場合の図である。図３（ｃ）は、インピーダンスの変化を説明するためのイミタンスチャートである。図３（ｃ）において、抵抗成分が同じ点の集合は、定抵抗円（点ＺＯに接する円）として表現され、コンダクタンス成分が同じ点の集合は、定コンダクタンス円（点ＺＳに接する円）として表現されている。図３（ｃ）において、点ＺＳは、ショート状態（インピーダンスが０と同視できるほど小さい状態）を表す。点ＺＯは、オープン状態（インピーダンスが無限大と同視できるほど大きい状態）を表す。点ＺＭは、スミスチャートの中心点で特性インピーダンス（図３（ｃ）においては５０Ω）を意味する。インピーダンスを整合するとは、イミタンスチャート上にプロットされるインピーダンスを点ＺＭに近づけることを意味する。以下で説明する図４（ｂ），図５（ｂ），図６（ｂ），図７（ｂ）各々に示されるイミタンスチャートにおいても同様である。

図３（ａ）に示される回路においては、端子Ｐ１０に回路要素Ｘ１０が接続されている。観測点Ｏｂ１０は、端子Ｐ１０を経由して回路要素Ｘ１０に接続する接続線上の点である。観測点Ｏｂ１０から端子Ｐ１０をみたインピーダンスをインピーダンスＺ１０とする。或る周波数に対するインピーダンスＺ１０が容量性（虚部（リアクタンス成分）が負）であり、図３（ｃ）に示されるスミスチャート上のリアクタンス成分が負の領域において点Ｚ１０Ｂと表すことができる場合を考える。インピーダンスＺ１０を点Ｚ１０Ｂから点ＺＭに近づける場合、図３（ｂ）に示されるように観測点Ｏｂ１０および回路要素Ｘ１０の間に、インピーダンスが誘導性（リアクタンス成分が正）のインダクタＬ１０を回路要素Ｘ１０に直列に接続する。図３（ｃ）に示されるように、インピーダンスＺ１０は、点Ｚ１０Ｂから定抵抗円上をリアクタンス成分が増加する方向に移動して点ＺＭに近づく。

図４および図５は、図１の低雑音増幅器１の第１整合回路ＭＣ１の作用を説明するための図である。図４および図５においては第１整合回路ＭＣ１の作用を説明するのが目的であるため、第２整合回路ＭＣ２および第３整合回路ＭＣ３を図示していない。図４（ａ）および図５（ａ）において、インピーダンスＺｉｎは、入力端子Ｐｉｎから第１トランジスタＦＥＴ１のゲートを見たときのインピーダンスを表わす。インピーダンスＺＭｉｎは、入力インピーダンスを表す。入力インピーダンスＺＭｉｎは、インピーダンスＺｉｎが第１整合回路ＭＣ１によって整合されたインピーダンスといえる。図４および図５においては、第１インダクタＬ１および第２インダクタＬ２のいずれもが接続されていない場合の第１トランジスタＦＥＴ１のゲートの入力インピーダンスはほとんど同じであり、図４（ｂ）および図５（ｂ）に示されるイミタンスチャート上で５０Ωの定抵抗円上の点Ｚ１１と表すことができる場合を考える。

図４（ｂ）を参照して、インピーダンスＺｉｎを第１整合回路ＭＣ１によって整合して点Ｚ１１から点ＺＭに近づけるためには、入力インピーダンスＺＭｉｎのリアクタンス成分を増加させる必要がある。そこで、図４（ａ）に示されるように第１スイッチＳＷ１によって入力端子Ｐｉｎおよび端子Ｐ１２を導通させて、入力端子Ｐｉｎから第１トランジスタＦＥＴ１のゲートまでに接続されているインダクタを第１インダクタＬ１および第２インダクタＬ２とする。図４（ｂ）に示されるように、入力インピーダンスＺＭｉｎは、点Ｚ１１から定抵抗円上をリアクタンス成分が増加する方向に移動して点ＺＭに近づく。

図４（ａ）に示される状態において入力信号の周波数が高くなると、図５（ｂ）に示されるように、入力インピーダンスＺＭｉｎが点ＺＭを通り過ぎて点Ｚ１２まで達する場合がある。このような場合、入力インピーダンスＺＭｉｎを点Ｚ１２から点ＺＭに戻すために、入力インピーダンスＺＭｉｎのリアクタンス成分を減少させる必要がある。そこで、図５（ａ）に示されるように第１スイッチＳＷ１を切り替えて入力端子Ｐｉｎおよび端子Ｐ１１を導通させて、入力端子Ｐｉｎから第１トランジスタＦＥＴ１のゲートまでに接続されているインダクタが第１インダクタＬ１だけにする。図５（ｂ）に示されるように、入力インピーダンスＺＭｉｎは、点Ｚ１２から５０Ωの定抵抗円上をリアクタンス成分が減少する方向に移動して点ＺＭに近づく。

このように、第１整合回路ＭＣ１において第１スイッチＳＷ１を切り替えることにより、入力信号の周波数に応じた入力インピーダンスＺＭｉｎの整合を行なうことができる。

次に、第２整合回路ＭＣ２および第３整合回路ＭＣ３を用いた出力インピーダンスの整合について説明する。図６および図７は、図１の低雑音増幅器１の第２整合回路ＭＣ２および第３整合回路ＭＣ３の作用を説明するための図である。図６および図７においては第２整合回路ＭＣ２および第３整合回路ＭＣ３の作用を説明するのが目的であるため、第１整合回路ＭＣ１を図示していない。図６（ａ）および図７（ａ）において、インピーダンスＺｏｕｔは、出力端子Ｐｏｕｔから第１トランジスタＦＥＴ１のドレインを見たときのインピーダンスを表わす。インピーダンスＺＭｏｕｔは、出力インピーダンスを表す。出力インピーダンスＺＭｏｕｔは、インピーダンスＺｏｕｔが第２整合回路ＭＣ２および第３整合回路ＭＣ３によって整合されたインピーダンスといえる。図６および図７においては、第１トランジスタＦＥＴ１のドレインのインピーダンスがほとんど同じであり、図６（ｂ）および図７（ｂ）に示されるイミタンスチャート上で点Ｚ２１と表すことができる場合を考える。

図６（ｂ）を参照して、点Ｚ２１で表されるインピーダンスを整合する場合、当該インピーダンスを定コンダクタンス円上を移動させて５０Ωの定抵抗円上の点Ｚ２２に近づけた後、５０Ωの定抵抗円上を点Ｚ２２から移動させることにより、点ＺＭに近づけることができる。そこで、図６（ａ）に示されるように、第２スイッチＳＷ２を導通させるとともに、第３スイッチＳＷ３を導通させる。

第２整合回路ＭＣ２のリアクタンス成分Ｘ_ｍｃ２は式（１）のように表すことができる。ω_ｉｎは、入力信号の角周波数である。入力信号の周波数をＦ_ｉｎとすると、ω_ｉｎ＝２πＦ_ｉｎである。Ｌ_ｍｃ２は、第３インダクタＬ３のインダクタンスを表す。Ｃ_ｍｃ２は、第２整合回路ＭＣ２の第１コンデンサＣ１および第２コンデンサＣ２の合成容量を表す。すなわち、第２スイッチが導通している場合、Ｃ_ｍｃ２＝Ｃ１＋Ｃ２であり、第２スイッチが非導通である場合、Ｃ_ｍｃ２＝Ｃ１である。「ｊ」は、虚数単位である。

第２スイッチＳＷ２を導通させると、式（１）の容量Ｃ_ｓは、Ｃ１からＣ１＋Ｃ２に変化して大きくなる。式（１）の分母が小さくなるため、第２整合回路ＭＣ２のリアクタンス成分Ｘ_ｍｃ２が増加する（言い換えると、リアクタンス成分の逆数であるサセプタンス成分が減少する）。その結果、図６（ｂ）に示されるように出力インピーダンスＺＭｏｕｔを、点Ｚ２１から定コンダクタンス円上をリアクタンス成分が増加する方向に移動させて５０Ωの定抵抗円上の点Ｚ２２に近づけることができる。また、第３スイッチＳＷ３を導通させることにより、出力インピーダンスＺＭｏｕｔを、点Ｚ２２から５０Ωの定抵抗円上をリアクタンス成分が減少する方向に移動させて点ＺＭに近づけることができる。

図６（ａ）に示される状態において入力信号の周波数が高くなると、図７（ｂ）に示されるように、第２整合回路ＭＣ２によるインピーダンス整合において、式（１）に示すように、角周波数ω_ｉｎが大きくなることにより、リアクタンス成分が大きくなる。しかしながら、リアクタンスが大きくなるほど、リアクタンスの逆数であるサセプタンスが小さくなるため、定コンダクタンス円の移動距離が小さくなる。従って、高い周波数において、第２スイッチＳＷ２を導通させた場合、出力インピーダンスＺＭｏｕｔが点Ｚ２１とＺ２２との間の点Ｚ２３までしか移動しない。そこで、所定のインピーダンスＺ２２まで移動させるためには、第２整合回路ＭＣ２のサセプタンス成分を大きくする必要がある。すなわち、第２整合回路ＭＣ２のリアクタンス成分Ｘ_ｍｃ２を小さくする必要がある。そこで、第２整合回路ＭＣ２のリアクタンス成分Ｘ_ｍｃ２を小さくするためには、第２スイッチＳＷ２を非導通にすることで、合成容量Ｃ_ｍｃ２をＣ１＋Ｃ２からＣ１だけにすれば良い。こうすることにより、リアクタンス成分Ｘ_ｍｃ２を小さくすることで、サセプタンス成分が大きくなり、定コンダクタンス円上での移動距離を大きくすることができる。

また、第３整合回路ＭＣ３によるインピーダンス整合において、点Ｚ２２と点ＺＭとの間の点Ｚ２４までしか到達できない場合がある。

第３整合回路ＭＣ３のリアクタンス成分Ｘ_ｍｃ３は式（２）のように表すことができる。Ｃ_ｍｃ３は、第３整合回路ＭＣ３の第３コンデンサＣ３および第４コンデンサＣ４の合成容量を表す。すなわち、第３スイッチＳＷ３が導通している場合、Ｃ_ｍｃ３＝Ｃ３＋Ｃ４であり、第３スイッチＳＷ３が非導通である場合、Ｃ_ｍｃ３＝Ｃ３である。

入力信号の周波数が上昇して角周波数ω_ｉｎが上昇すると、式（２）の分母が大きくなって、第３整合回路ＭＣ３のリアクタンス成分Ｘ_ｍｃ３の絶対値は減少する。従って、リアクタンス成分Ｘ_ｍｃ３が小さくなると、定インピーダンス円上での移動量が小さくなる。そのため、点Ｚ２２から点Ｚ２４までしか移動しなくなる。このため、出力インピーダンスＺＭｏｕtを５０Ωにするためには、点Ｚ２２から点Ｚ２４までの移動量よりも大きな移動量を必要とする。そこで、リアクタンス成分Ｘ_ｍｃ３を大きくする必要がある。式（２）を見ると、角周波数ω_ｉｎが大きくなった分だけ合成容量Ｃ_ｍｃ３を小さくすれば良い。そこで、図７（ａ）に示されるように第３スイッチＳＷ３を非導通として、合成容量Ｃ_ｍｃ３をＣ３＋Ｃ４からＣ３へ減少させる。

第２スイッチＳＷ２を非導通とすることにより、図７（ｂ）に示されるように出力インピーダンスＺＭｏｕｔを、点Ｚ２３から定コンダクタンス円上をリアクタンス成分が減少する方向に移動させて、５０Ωの定抵抗円上の点Ｚ２２に近づけることができる。また、第３スイッチＳＷ３を非導通とすることにより、出力インピーダンスＺＭｏｕｔを、点Ｚ２４から５０Ωの定抵抗円上をリアクタンス成分が増加する方向に移動させて点ＺＭに近づけることができる。

このように、第２整合回路ＭＣ２の第２スイッチＳＷ２、および第３整合回路ＭＣ３の第３スイッチＳＷ３の各々を切り替えることにより、入力信号の周波数に応じた出力インピーダンスの整合を行なうことができる。第２整合回路ＭＣ２の役割は、或る定抵抗円上の点で表されるインピーダンスを、別の定抵抗円上の点に移動させることである。すなわち、第２整合回路ＭＣ２は、出力インピーダンスの実部（抵抗成分）を変化させることができる。一方、第３整合回路ＭＣ３の役割は、或る定抵抗円上の点で表されるインピーダンスを当該定抵抗円に沿って移動させることである。すなわち、第３整合回路ＭＣ３は出力インピーダンスの虚部（リアクタンス成分）を変化させることができる。第２整合回路ＭＣ２および第３整合回路ＭＣ３を組み合わせることにより、出力インピーダンスＺＭｏｕｔを特性インピーダンス（たとえば５０Ω）に近づけることができる。

図８は、図１の低雑音増幅器１において第１スイッチＳＷ１を切り替えた場合のＳパラメータＳ１１のシミュレーション結果を示す図である。ＳパラメータＳ１１は、入力端子Ｐｉｎに入力された信号が反射されて戻ってくる割合（反射係数）を表す。低雑音増幅器１のインピーダンスが特性インピーダンスに整合されている場合、反射係数は極小値をとる。図８において曲線Ｒ１は、入力端子Ｐｉｎおよび端子Ｐ１１が導通している場合のＳパラメータＳ１１の変化を表す。曲線Ｒ２は、入力端子Ｐｉｎおよび端子Ｐ１２が導通している場合のＳパラメータＳ１１の変化を表す。

図８に示されるように、入力端子Ｐｉｎおよび端子Ｐ１１が導通している場合、周波数Ｆ１でＳパラメータＳ１１が極小値となっている。すなわち、入力信号の周波数が周波数Ｆ１付近である場合、入力端子Ｐｉｎおよび端子Ｐ１１を導通させることにより入力インピーダンスを特性インピーダンスに整合させることができる。この場合、入力インピーダンスの整合に必要なインダクタンスは第１インダクタＬ１のインダクタンスである。また、入力端子Ｐｉｎおよび端子Ｐ１２が導通している場合、周波数Ｆ２（＜Ｆ１）でＳパラメータＳ１１が極小値となっている。すなわち、入力信号の周波数が周波数Ｆ２付近である場合、入力端子Ｐｉｎおよび端子Ｐ１２を導通させることにより入力インピーダンスを特性インピーダンスに整合させることができる。この場合、入力インピーダンスの整合に必要なインダクタンスは第１インダクタＬ１のインダクタンスおよび第２インダクタＬ２のインダクタンスの合計値である。このように低雑音増幅器１においては、入力信号の周波数が周波数Ｆ１およびＦ２のときに入力インピーダンスの整合を選択的に行なうことができる広帯域な入力整合回路の実現することができる。

図９は、実施の形態および比較例における周波数に対する雑音指数のシミュレーション結果を示す図である。図９において、曲線Ｅ１は実施の形態における雑音指数の変化を示すグラフである。曲線Ｅ１０は比較例における雑音指数の変化を示すグラフである。実施の形態および比較例いずれにおいても入力インピーダンスの整合に必要なインダクタンスは３７ｎＨとする。実施の形態においては入力端子Ｐｉｎおよび端子Ｐ１２に接続されて、入力インピーダンスの整合に第１インダクタＬ１のインダクタンス（たとえば２７ｎＨ）および第２インダクタＬ２のインダクタンス（たとえば１０ｎＨ）が用いられている場合を考える。

図９に示されるように、シミュレーションを行なった周波数帯域において、雑音指数は実施の形態の方が比較例よりも低い。先に説明した通り、実施の形態においては第１インダクタＬ１を共用しながら第１インダクタＬ１および第２インダクタＬ２によってインピーダンス整合に必要なインダクタンスを実現する。そのため、インダクタを形成する線路（線）を比較例よりも太くすることによりインダクタの抵抗成分を小さくして、挿入損失を低減することができる。その結果、雑音指数を低減することができる。

以上、実施の形態によれば、雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現することができる。さらに、実施の形態によれば、第２整合回路および第３整合回路により、第１整合回路の実効インダクタンスが切り替えられることによって変化した第１トランジスタの出力インピーダンスの変化、あるいは出力端子に接続される回路のインピーダンスに合わせて、入力信号の周波数に応じた出力インピーダンスの整合を行なうことができる。その結果、低雑音増幅器の広帯域化を実現することができる。

［変形例１］
実施の形態では、第１整合回路において２段階の入力インピーダンスの整合が可能な場合について説明した。また、実施の形態では、第２整合回路および第３整合回路においてそれぞれ２段階の出力インピーダンスの整合が可能な場合について説明した。第１整合回路において可能な入力インピーダンスの整合は３段階以上であってもよい。また、第２整合回路および第３整合回路において可能な出力インピーダンスの整合はそれぞれ３段階以上あってもよい。変形例１では、第１整合回路に３つのインダクタが含まれることにより、３段階の入力インピーダンスの整合が可能であるとともに、第２整合回路よび第３整合回路にそれぞれ２つのスイッチが含まれることにより、第２整合回路で４段階、第３整合回路で４段階の切り替えができる。したがって、４×４の組み合わせから、１６段階の出力インピーダンスの整合が可能な場合について説明する。

変形例１と実施の形態と違いは、第１整合回路、第２整合回路、および第３整合回路である。それ以外の構成については同様であるためその説明は繰り返さない。

図１０は、実施の形態の変形例１に係る低雑音増幅器１Ａの回路図の一例である。図１０に示されるように、低雑音増幅器１Ａは、第１整合回路ＭＣ１Ａ、第２整合回路ＭＣ２Ａ、および第３整合回路ＭＣ３Ａを備える。

第１整合回路ＭＣ１Ａは、図１の第１整合回路ＭＣの構成に第４インダクタＬ４が追加され、第１スイッチＳＷ１に替えて第１スイッチＳＷ１Ａを含む。第４インダクタＬ４の一方端は、第２インダクタＬ２の他方端に接続されている。第１スイッチＳＷ１Ａは、入力端子Ｐｉｎおよび第１インダクタＬ１の他方端の導通と、入力端子Ｐｉｎおよび第２インダクタＬ２の他方端の導通と、入力端子Ｐｉｎおよび第４インダクタＬ４の他方端の導通とを選択的に切り替えるように構成されている。第１整合回路ＭＣ１Ａは、入力インピーダンスの整合を行なう。

第２整合回路ＭＣ２Ａは、図１の第２整合回路ＭＣ２の構成に加えて第５コンデンサＣ５と、第４スイッチＳＷ４とをさらに含む。第４スイッチＳＷ４は、第５コンデンサＣ５に直列に接続されている。直列に接続された第５コンデンサＣ５および第４スイッチＳＷ４は、第１コンデンサＣ１に並列に接続されている。

第３整合回路ＭＣ３Ａは、図１の第３整合回路ＭＣ３の構成に加えて第６コンデンサＣ６と、第５スイッチＳＷ５とをさらに含む。第５スイッチＳＷ５は、第６コンデンサＣ６に直列に接続されている。直列に接続された第６コンデンサＣ６および第５スイッチＳＷ５は、第３コンデンサＣ３に並列に接続されている。

第２整合回路ＭＣ２Ａおよび第３整合回路ＭＣ３Ａは、出力インピーダンスの整合を行なう。

図１１は、図１０の低雑音増幅器１Ａにおいて第１スイッチＳＷ１Ａを切り替えた場合のＳパラメータＳ１１のシミュレーション結果を示す図である。図１１は、図８に曲線Ｒ３を加えたものである。曲線Ｒ３は、入力端子Ｐｉｎおよび端子Ｐ１３が導通している場合のＳパラメータＳ１１の変化を表す。

図８に示されるように、入力端子Ｐｉｎおよび端子Ｐ１３が導通している場合、周波数Ｆ３（＜Ｆ２）でＳパラメータＳ１１が極小値となっている。すなわち、入力信号の周波数が周波数Ｆ３付近である場合、入力端子Ｐｉｎおよび端子Ｐ１３を導通させることにより入力インピーダンスを特性インピーダンスに整合させることができる。この場合、入力インピーダンスの整合に必要なインダクタンスは第１インダクタＬ１のインダクタンス、第２インダクタＬ２のインダクタンス、および第４インダクタＬ４のインダクタンスの合計値である。このように低雑音増幅器１Ａにおいては、入力信号の周波数が周波数Ｆ１、Ｆ２、およびＦ３のときに入力インピーダンスの整合を行なうことができるため、入力整合回路のさらなる広帯域化が可能である。

以上、実施の形態の変形例１によれば、雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現することができる。さらに実施の形態の変形例１によれば、３段階の入力インピーダンスの整合が可能であるため、入力整合回路のさらなる広帯域化が可能である。また、実施の形態の変形例１によれば１６段階の出力インピーダンスの整合が可能であり、低雑音増幅器のさらなる広帯域化が可能である。

［変形例２］
実施の形態においては、増幅器に含まれるトランジスタの数が１つの場合について説明した。増幅器に含まれるトランジスタの数は２つ以上であってもよい。変形例２では、２つのトランジスタが電源と接地点との間でカスコード接続されている場合について説明する。

図１２は、実施の形態の変形例２に係る低雑音増幅器１Ｂの回路図の一例である。図１２において図１と重複する要素の説明は繰り返さない。図１２に示されるように、低雑音増幅器１Ｂは、図１の構成に加えて第２トランジスタＦＥＴ２をさらに含む。第２トランジスタＦＥＴ２は、電界効果トランジスタであり、ゲート、ソース、およびドレインを含む。第２トランジスタＦＥＴ２のソースは、第１トランジスタＦＥＴ１のドレインに接続されている。第２トランジスタＦＥＴ２のドレインは、接続点Ｎ１に接続されている。第２トランジスタＦＥＴ２のゲートには不図示のバイアス調整回路が接続されている。

実施の形態の変形例２によっても、雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現することができる。さらに実施の形態の変形例２によれば、カスコード接続されている２つのトランジスタにより、より高い増幅率を実現することができる。

［変形例３］
実施の形態においては、増幅器に含まれるトランジスタが電界効果トランジスタである場合について説明した。増幅器に含まれるトランジスタは、バイポーラトランジスタであってもよい。変形例３では、増幅器に含まれるトランジスタがバイポーラトランジスタである場合について説明する。変形例３と実施の形態との違いは、増幅器に含まれるトランジスタがバイポーラトランジスタであるという点である。それ以外の構成については同様であるため、その説明は繰り返さない。

図１３は、実施の形態の変形例３に係る低雑音増幅器１Ｃの回路図の一例である。図１３において図１と重複する要素の説明は繰り返さない。図１３に示されるように、低雑音増幅器１Ｃは、図１の第１トランジスタＦＥＴ１に替えて、バイポーラトランジスタである第１トランジスタＢＰＴ１を含む。第１トランジスタＢＰＴ１は、制御端子であるベース（Ｂ）、第１端子であるエミッタ（Ｅ）、および第２端子であるコレクタ（Ｃ）を含む。第１整合回路ＭＣ１は、入力端子Ｐｉｎおよび第１トランジスタＢＰＴ１のベースの間に接続されている。第１トランジスタＢＰＴ１のエミッタは、接地点であるシグナルグラウンドＳＧに接続されている。第１トランジスタＢＰＴ１のコレクタは、電源ＶＤＤおよび出力端子Ｐｏｕｔに接続されている。第１トランジスタＢＰＴ１のベースには不図示のバイアス調整回路が接続されている。

実施の形態の変形例３によっても、雑音指数の悪化を抑制しながら広帯域な入力整合回路を実現することができる。

今回開示された実施の形態および各変形例は、矛盾しない範囲で適宜組み合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，１Ｂ，１Ｃ，１０ 低雑音増幅器、ＢＰＴ１，ＦＥＴ１ 第１トランジスタ、Ｃ１ 第１コンデンサ、Ｃ２ 第２コンデンサ、Ｃ３ 第３コンデンサ、Ｃ４ 第４コンデンサ、Ｃ５ 第５コンデンサ、Ｃ６ 第６コンデンサ、ＦＥＴ２ 第２トランジスタ、Ｌ１ 第１インダクタ、Ｌ２ 第２インダクタ、Ｌ３ 第３インダクタ、Ｌ４ 第４インダクタ、Ｌ１０，Ｌ１１，Ｌ１２，Ｌ１００ インダクタ、ＭＣ，ＭＣ１，ＭＣ１Ａ，ＭＣ１１ 第１整合回路、ＭＣ２，ＭＣ２Ａ，ＭＣ１２ 第２整合回路、ＭＣ３，ＭＣ３Ａ，ＭＣ１３ 第３整合回路、Ｐ１０，Ｐ１１，Ｐ１２，Ｐ１３ 端子、Ｐｏｕｔ 出力端子、ＳＧ シグナルグラウンド、ＳＷ１Ａ，ＳＷ１ 第１スイッチ、ＳＷ２ 第２スイッチ、ＳＷ３ 第３スイッチ、ＳＷ４ 第４スイッチ、ＳＷ５ 第５スイッチ、ＳＷ１１，ＳＷ１２ スイッチ、ＶＤＤ 電源、Ｘ１０ 回路要素。

Claims (5)

1. 入力端子から入力された信号を増幅して出力端子から出力する増幅器であって、
   制御端子、第１端子、および第２端子を含む第１トランジスタと、
   前記入力端子および前記第１トランジスタの制御端子の間に接続された第１整合回路とを備え、
   前記第１トランジスタの第１端子は、接地点に接続され、
   前記第１トランジスタの第２端子は、電源および前記出力端子に接続され、
   前記第１整合回路は、
   一方端が前記制御端子に接続された第１インダクタと、
   前記第１インダクタの他方端に一方端が接続された第２インダクタと、
   前記入力端子および前記第１インダクタの他方端の導通と、前記入力端子および前記第２インダクタの他方端の導通とを選択的に切り替えるように構成される第１スイッチとを含む、増幅器。
2. 前記電源および前記第１トランジスタの第２端子の間に接続された第２整合回路と、
   前記第１トランジスタの第２端子および前記第２整合回路の間の接続点と前記出力端子との間に接続された第３整合回路とをさらに備え、
   前記第２整合回路は、
   前記電源および前記第１トランジスタの第２端子の間に接続された第３インダクタと、
   前記第３インダクタに並列に接続された第１コンデンサと、
   第２コンデンサと、
   前記第２コンデンサに直列に接続された第２スイッチとを含み、
   前記第２コンデンサおよび前記第２スイッチは、前記第１コンデンサに並列に接続されており、
   前記第３整合回路は、
   前記接続点および前記出力端子の間に接続された第３コンデンサと、
   第４コンデンサと、
   前記第４コンデンサに直列に接続された第３スイッチとを含み、
   直列に接続された前記第４コンデンサおよび前記第３スイッチは、前記第３コンデンサに並列に接続されている、請求項１に記載の増幅器。
3. 制御端子、第１端子、および第２端子を含む第２トランジスタをさらに含み、
   前記第２トランジスタの第１端子は、前記第１トランジスタの第２端子に接続され、
   前記第２トランジスタの第２端子は、前記接続点に接続されている、請求項２に記載の増幅器。
4. 前記第１トランジスタは、電界効果トランジスタであり、
   前記第１トランジスタの制御端子は、ゲートであり、
   前記第１トランジスタの第１端子は、ソースであり、
   前記第１トランジスタの第２端子は、ドレインである、請求項１に記載の増幅器。
5. 前記第１トランジスタは、バイポーラトランジスタであり、
   前記第１トランジスタの制御端子は、ベースであり、
   前記第１トランジスタの第１端子は、エミッタであり、
   前記第１トランジスタの第２端子は、コレクタである、請求項１に記載の増幅器。

Images