JP2017208961A - Double end insulation type switching power supply device and control method thereof - Google Patents
Double end insulation type switching power supply device and control method thereof Download PDFInfo
- Publication number
- JP2017208961A JP2017208961A JP2016100771A JP2016100771A JP2017208961A JP 2017208961 A JP2017208961 A JP 2017208961A JP 2016100771 A JP2016100771 A JP 2016100771A JP 2016100771 A JP2016100771 A JP 2016100771A JP 2017208961 A JP2017208961 A JP 2017208961A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- turned
- dead time
- output
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Dc-Dc Converters (AREA)
Abstract
Description
本発明は、同期整流回路を備えたダブルエンド絶縁型(ハーフブリッジ方式、フルブリッジ方式、プッシュプル方式等)のスイッチング電源装置及びその制御方法に関する。 The present invention relates to a double-end insulation type (half-bridge system, full-bridge system, push-pull system, etc.) switching power supply device including a synchronous rectifier circuit and a control method thereof.
従来、この種のスイッチング電源装置として、特許文献1に開示されているダブルエンデッド絶縁DC−DCコンバータがあった。このダブルエンデッド絶縁DC−DCコンバータは、入力巻線及び出力巻線が設けられたトランスと、入力巻線に接続され、それぞれ一定かつ同じスイッチング周期でオンオフする第一及び第二のスイッチング素子と(Q1,Q2)を備えている。また、出力巻線に接続された第一及び第二の同期整流素子(Q3,Q4)と、第一及び第二の同期整流素子により整流された電圧を出力インダクタ及び出力コンデンサで平滑する出力平滑回路とを備えている。さらに、第一及び第二のスイッチング素子のオンオフを制御するスイッチング制御回路(制御回路、スイッチコントロール等)を備えている。
Conventionally, there has been a double-ended insulated DC-DC converter disclosed in
スイッチング制御回路は、典型的なスイッチング動作として、第一のスイッチング素子がターンオンした後、スイッチング周期の1/2が経過したタイミングで第二のスイッチング素子をターンオンさせ、第一のスイッチング素子のオンオフに対して前記第一の同期整流素子を相補的にオンオフさせ、第二のスイッチング素子のオンオフに対して前記第二の同期整流素子を相補的にオンオフさせる制御を行う(図3)。 As a typical switching operation, the switching control circuit turns on the second switching element at the timing when 1/2 of the switching period has elapsed after the first switching element is turned on, and turns on and off the first switching element. On the other hand, the first synchronous rectification element is complementarily turned on / off, and the second synchronous rectification element is complementarily turned on / off with respect to the second switching element on / off (FIG. 3).
また、このスイッチング制御回路には所定の遅延回路が設けられ、第一のスイッチング素子がターンオフした後、所定のデッドタイムtd2が経過した時に第一の同期整流素子をターンオンさせ、第二のスイッチング素子がターンオフした後、所定のデッドタイムtd4が経過した時に第二の同期整流素子をターンオンさせる制御を行う。さらに、第一の同期整流素子がターンオフした後、所定のデッドタイムtd1が経過した時に第一のスイッチング素子をターンオンさせ、第二の同期整流素子がターンオフした後、所定のデッドタイムtd3が経過した時に第二のスイッチング素子をターンオンさせる制御を行う(図4、図5)。デッドタイムtd1,td2は、第一のスイッチング素子と第一の同期整流素子と同時にオンして貫通電流が流れる不具合を防止するために設けられた時間であり、スイッチング周期よりも十分短い一定の時間に設定されている。デッドタイムtd3,td4は、第二のスイッチング素子と第二の同期整流素子が同時にオンして貫通電流が流れる不具合を防止するために設けられた時間であり、デッドタイムtd1,td2と同様に、スイッチング周期よりも十分短い一定の時間に設定される。 Further, the switching control circuit is provided with a predetermined delay circuit, and after the first switching element is turned off, the first synchronous rectifier element is turned on when the predetermined dead time td2 elapses, and the second switching element When the predetermined dead time td4 has elapsed after turning off, the second synchronous rectifier is controlled to turn on. Further, after the first synchronous rectifying element is turned off, the first switching element is turned on when a predetermined dead time td1 has elapsed, and after the second synchronous rectifying element is turned off, a predetermined dead time td3 has elapsed. Sometimes control is performed to turn on the second switching element (FIGS. 4 and 5). The dead times td1 and td2 are provided to prevent a problem that a through current flows when the first switching element and the first synchronous rectifying element are turned on at the same time, and are fixed times that are sufficiently shorter than the switching cycle. Is set to Dead times td3 and td4 are times provided to prevent a problem that the second switching element and the second synchronous rectifying element are simultaneously turned on and a through current flows, and similarly to dead times td1 and td2, It is set to a certain time sufficiently shorter than the switching period.
また、ダブルエンド絶縁型のスイッチング電源装置に関する技術ではないが、特許文献2は、スイッチング素子と同期整流素子とを逆位相でオンオフさせる降圧チョッパ方式の同期整流型DC―DCコンバータを開示しており、背景技術の欄に、起動時(スイッチング動作の開始時)にスイッチング素子のソフトスタートを行うと、同期整流に特有の不具合が発生することが記載されている。具体的には、出力コンデンサに電荷が残った状態で起動すると、同期整流素子がオンした時、出力コンデンサを放電する大電流が同期整流素子を介して流れ、回路素子が破壊するおそれがあるという問題である。これは、出力端にバッテリ等が接続された場合にも同様に発生する問題である。
Further, although not related to a double-end insulated switching power supply device,
特許文献2の同期整流型DC−DCコンバータの場合、この問題を解決するため、三角波信号と閾値信号を用いて所定のマスク信号を生成するマスク信号回路と、マスク信号と同期整流素子を駆動するための第2のPWM信号との論理積信号を出力する論理積回路とが設けられている。
In the case of the synchronous rectification type DC-DC converter of
特許文献1のダブルエンデッド絶縁DC−DCコンバータは、特許文献2に記載されている課題と同様の問題が発生する可能性がある。つまり、起動時(スイッチング動作の開始時)に第一及び第二のスイッチング素子のソフトスタートを行う構成にした場合、出力コンデンサに電荷が残った状態で起動すると、第一又は第二の同期整流素子がオンした時、出力コンデンサを放電する大電流が各同期整流素子を通じて流れ、回路素子が破壊するおそれがある。
The double-ended insulated DC-DC converter of
この問題を解決するため、例えば、特許文献1のダブルエンデッド絶縁DC−DCコンバータに、特許文献2に開示された技術を適用する方法が考えられる。しかし、マスク信号回路及び論理積回路を2組追加しなければならず、回路が大型化、複雑化するので、小型、低コストタイプの電源装置には適用しにくい。
In order to solve this problem, for example, a method of applying the technique disclosed in
本発明は、上記背景技術に鑑みて成されたものであり、出力側から大電流が流れ込む不具合を、シンプルかつ安価に防止できるダブルエンド絶縁型のスイッチング電源装置及びその制御方法を提供することを目的とする。 The present invention has been made in view of the above-described background art, and provides a double-end insulated switching power supply device and a control method thereof that can prevent a problem that a large current flows from the output side in a simple and inexpensive manner. Objective.
本発明は、入力巻線及び出力巻線が設けられたトランスと、前記入力巻線に接続され、それぞれ一定かつ同じスイッチング周期でオンオフする第一及び第二のスイッチング素子と、前記出力巻線に接続された第一及び第二の同期整流素子と、前記第一及び第二の同期整流素子により整流された電圧を出力インダクタ及び出力コンデンサで平滑する出力平滑回路と、前記第一及び第二のスイッチング素子のオンオフと前記第一及び第二の同期整流素子のオンオフとを制御する回路であって、前記第一のスイッチング素子がターンオンした後、前記スイッチング周期の1/2が経過したタイミングで前記第二のスイッチング素子をターンオンさせ、前記第一のスイッチング素子のオンオフに対して前記第一の同期整流素子を相補的にオンオフさせ、前記第二のスイッチング素子のオンオフに対して前記第二の同期整流素子を相補的にオンオフさせる制御を行うスイッチング制御回路とを備えたダブルエンド絶縁型のスイッチング電源装置であって、
前記スイッチング制御回路には、前記第一のスイッチング素子がターンオフした後、所定の第一デッドタイムが経過した時に前記第一の同期整流素子をターンオンさせる第一デッドタイム制御手段と、前記第二のスイッチング素子がターンオフした後、所定の第二デッドタイムが経過した時に前記第二の同期整流素子をターンオンさせる第二デッドタイム制御手段とが設けられ、
前記第一及び第二デッドタイム制御手段は、前記出力インダクタに流れる電流が、前記出力コンデンサを放電する方向に一定以上の大きさになるのを、前記第一及び第二デッドタイムを相対的に長くすることによって抑制するダブルエンド絶縁型のスイッチング電源装置である。
The present invention includes a transformer provided with an input winding and an output winding, first and second switching elements connected to the input winding, each of which is turned on and off at a constant and the same switching period, and the output winding. Connected first and second synchronous rectifying elements, an output smoothing circuit for smoothing the voltage rectified by the first and second synchronous rectifying elements by an output inductor and an output capacitor, and the first and second A circuit for controlling on / off of a switching element and on / off of the first and second synchronous rectifying elements, wherein the first switching element is turned on, and at a timing when ½ of the switching period has elapsed. The second switching element is turned on, and the first synchronous rectifying element is complementarily turned on / off with respect to the on / off of the first switching element. A double-ended insulation-type switching power supply and a switching control circuit for complementarily controlling turning on and off the second synchronous rectifier relative on-off of the second switching element,
The switching control circuit includes first dead time control means for turning on the first synchronous rectifying element when a predetermined first dead time has elapsed after the first switching element is turned off, and the second switching element. A second dead time control means for turning on the second synchronous rectifier element when a predetermined second dead time has elapsed after the switching element is turned off; and
The first and second dead time control means are configured so that the current flowing through the output inductor becomes larger than a certain level in the direction of discharging the output capacitor. This is a double-end insulation type switching power supply that is suppressed by lengthening it.
前記第一及び第二デッドタイム制御手段は、前記第一及び第二のスイッチング素子がスイッチング動作を開始した当初、前記第一及び第二デッドタイムを相対的に長くし、その後、時間の経過とともに前記第一及び第二デッドタイムを短くして所定の値に収束させるよう構成することができる。あるいは、前記第一及び第二デッドタイム制御手段は、前記出力インダクタに流れる電流又はこれに対応した電流を観測し、前記出力インダクタに流れる電流が前記出力コンデンサを放電する方向に一定の大きさになったことを検知すると、前記第一及び第二デッドタイムを相対的に長くするよう構成することができる。 The first and second dead time control means are configured to relatively lengthen the first and second dead times at the beginning of the switching operation of the first and second switching elements, and thereafter, with the passage of time. The first and second dead times can be shortened to converge to a predetermined value. Alternatively, the first and second dead time control means observe a current flowing through the output inductor or a current corresponding thereto, and the current flowing through the output inductor has a constant magnitude in a direction in which the output capacitor is discharged. When it is detected that the first and second dead times are detected, the first and second dead times can be made relatively long.
さらに、前記スイッチング制御回路には、前記第一の同期整流素子がターンオフした後、所定の第三デッドタイムが経過した時に前記第一のスイッチング素子をターンオンさせる第三デッドタイム制御手段と、前記第二の同期整流素子がターンオフした後、所定の第四デッドタイムが経過した時に前記第二のスイッチング素子をターンオンさせる第四デッドタイム制御手段とが設けられていることが好ましい。 Further, the switching control circuit includes third dead time control means for turning on the first switching element when a predetermined third dead time has elapsed after the first synchronous rectifying element is turned off, and It is preferable that fourth dead time control means for turning on the second switching element when a predetermined fourth dead time elapses after the second synchronous rectifying element is turned off is provided.
また、本発明は、入力巻線及び出力巻線が設けられたトランスと、前記入力巻線に接続され、それぞれ一定かつ同じスイッチング周期でオンオフする第一及び第二のスイッチング素子と、前記出力巻線に接続された第一及び第二の同期整流素子と、前記第一及び第二の同期整流素子により整流された電圧を出力インダクタ及び出力コンデンサで平滑する出力平滑回路と、前記第一及び第二のスイッチング素子のオンオフと前記第一及び第二の同期整流素子のオンオフとを制御する回路であって、前記第一のスイッチング素子がターンオンした後、前記スイッチング周期の1/2が経過したタイミングで前記第二のスイッチング素子をターンオンさせ、前記第一のスイッチング素子のオンオフに対して前記第一の同期整流素子を相補的にオンオフさせ、前記第二のスイッチング素子のオンオフに対して前記第二の同期整流素子を相補的にオンオフさせる制御を行うスイッチング制御回路とを備えたダブルエンド絶縁型のスイッチング電源装置の制御方法であって、
前記スイッチング制御回路により、前記第一のスイッチング素子がターンオフした後、所定の第一デッドタイムが経過した時に前記第一の同期整流素子をターンオンさせ、前記第二のスイッチング素子がターンオフした後、所定の第二デッドタイムが経過した時に前記第二の同期整流素子をターンオンさせ、さらに、前記出力インダクタに流れる電流が、前記出力コンデンサを放電する方向に一定以上の大きさになるのを、前記第一及び第二デッドタイムを相対的に長くすることによって抑制するダブルエンド絶縁型のスイッチング電源装置の制御方法である。
The present invention also includes a transformer provided with an input winding and an output winding, first and second switching elements connected to the input winding and turned on and off at a constant and the same switching period, and the output winding. First and second synchronous rectifying elements connected to a line, an output smoothing circuit for smoothing the voltage rectified by the first and second synchronous rectifying elements by an output inductor and an output capacitor, and the first and second A circuit for controlling on / off of the second switching element and on / off of the first and second synchronous rectifying elements, the timing at which a half of the switching period has elapsed after the first switching element is turned on The second switching element is turned on, and the first synchronous rectifier element is complementarily turned on / off with respect to the on / off state of the first switching element. And a switching control circuit that performs control to complementarily turn on and off the second synchronous rectifying element with respect to on and off of the second switching element. ,
After the first switching element is turned off by the switching control circuit, the first synchronous rectifying element is turned on when a predetermined first dead time has elapsed, and the second switching element is turned off. The second synchronous rectifying element is turned on when the second dead time elapses, and the current flowing through the output inductor becomes greater than a certain level in the direction of discharging the output capacitor. This is a control method for a double-end insulation type switching power supply that is suppressed by relatively increasing the first and second dead times.
前記スイッチング制御回路により、前記第一及び第二のスイッチング素子がスイッチング動作を開始した当初、前記第一及び第二デッドタイムを相対的に長くし、その後、時間の経過とともに前記第一及び第二デッドタイムを短くして所定の値に収束させるよう構成することができる。あるいは、前記スイッチング制御回路により、前記出力インダクタに流れる電流又はこれに対応した電流を観測し、前記出力インダクタに流れる電流が前記出力コンデンサを放電する方向に一定の大きさになったことを検知すると、前記第一及び第二デッドタイムを相対的に長くするよう構成することができる。 The switching control circuit causes the first and second dead times to be relatively long at the beginning of the switching operation of the first and second switching elements, and thereafter, the first and second switching elements with the passage of time. The dead time can be shortened to converge to a predetermined value. Alternatively, when the switching control circuit observes a current flowing through the output inductor or a current corresponding thereto, and detects that the current flowing through the output inductor becomes a certain magnitude in the direction of discharging the output capacitor. The first and second dead times can be made relatively long.
さらに、前記スイッチング制御回路により、前記第一の同期整流素子がターンオフした後、所定の第三デッドタイムが経過した時に前記第一のスイッチング素子をターンオンさせ、前記第二の同期整流素子がターンオフした後、所定の第四デッドタイムが経過した時に前記第二のスイッチング素子をターンオンさせることが好ましい。 Furthermore, after the first synchronous rectifying element is turned off by the switching control circuit, the first switching element is turned on when a predetermined third dead time has elapsed, and the second synchronous rectifying element is turned off. Thereafter, it is preferable to turn on the second switching element when a predetermined fourth dead time has elapsed.
本発明のダブルエンド絶縁型のスイッチング電源装置及びその制御方法によれば、従来は一定の短い時間に固定されている第一及び第二デッドタイムを可変することにより、出力側から大電流が流れ込むという同期整流に特有の問題を確実に解決することができる。しかも、この制御方法は、独特な第一及び第二のデッドタイム制御手段を設けることにより、シンプルかつ安価に実現することができる。 According to the double-ended insulated switching power supply apparatus and the control method thereof of the present invention, a large current flows from the output side by changing the first and second dead times, which are conventionally fixed at a constant short time. The problem peculiar to the synchronous rectification can be reliably solved. Moreover, this control method can be realized simply and inexpensively by providing unique first and second dead time control means.
以下、本発明のダブルエンド絶縁型のスイッチング電源装置及びその制御方法の第一の実施形態について、図1〜図10に基づいて説明する。この実施形態のスイッチング電源装置10は、一定のスイッチング周期Tswで動作するハーフブリッジ方式の電源装置であり、図1に示すように、互いに直列接続された第一及び第二のスイッチング素子12,14を備えている。第一及び第二のスイッチング素子12,14の両端には入力電源Eiが接続され、入力電圧Viが供給される。ハイサイド側の第一のスイッチング素子12は、NチャネルのMOS型FETであり、ゲートソース間に入力される駆動パルスVg12がハイレベルの期間にオンし、ローレベルの期間にオフする。ローサイド側の第二のスイッチング素子14も、同一のMOS型FETであり、ゲートソース間に入力される駆動パルスVg14がハイレベルの期間にオンし、ローレベルの期間にオフする。
Hereinafter, a first embodiment of a double-end insulated switching power supply device and a control method thereof according to the present invention will be described with reference to FIGS. The switching
第一及び第二のスイッチング素子12,14の両端には、2つの入力側コンデンサ16,18の直列回路が接続されている。ハイサイド側の入力側コンデンサ16とローサイド側の第二の入力側コンデンサ18は同一の規格及び性能の部品であり、互いに接続された中点に、入力電圧Viのほぼ1/2の電圧が発生する。
A series circuit of two
トランス20は、入力巻線20aと出力巻線20b(1),20b(2)とを有し、入力巻線20aが、第一及び第二のスイッチング素子12,14の中点と2つの入力側コンデンサ16,18の中点との間に接続されている。入力巻線20aは、一端が入力側コンデンサ16,18によりバイアスされ、第一及び第二のスイッチング素子12,14のどちらかがオンした時、両端に電圧Vi/2が印加される。各巻線に付したドットは極性を表している。
The
トランス20の出力巻線20b(1)には、出力巻線20b(1)に発生する電圧を整流する第一の同期整流素子22が接続され、出力巻線20b(2)には、出力巻線20b(2)に発生する電圧を整流する第二の同期整流素子24が接続されている。第一の同期整流素子22はNチャネルのMOS型FETであり、ここでは動作説明の便宜のため、FET素子である第一の整流FET22aと、そのドレインソース間に存在する第一の寄生ダイオード22bとに分けて表している。第一の整流FET22aは、ゲートソース間に入力される駆動パルスVg22がハイレベルの期間にオンし、ローレベルの期間にオフする。第二の同期整流素子24も同一のMOS型FETであり、FET素子である第二の整流FET24aと、そのドレインソース間に存在する第二の寄生ダイオード24bとに分けて表している。第二の整流FET24aは、ゲートソース間に入力される駆動パルスVg24がハイレベルの期間にオンし、ローレベルの期間にオフする。
The output winding 20b (1) of the
第一及び第二の同期整流素子22,24の後段には、第一及び第二の同期整流素子22,24により整流された電圧を平滑する出力平滑回路26が接続されている。出力平滑回路26は、出力インダクタ26aと出力コンデンサ26bで構成されたローパスフィルタであり、出力コンデンサ26bの両端に出力電圧Voを発生させ、負荷Loに出力電圧Vo及び出力電流Ioを供給する
第一及び第二のスイッチング素子12,14のオンオフと第一及び第二の整流FET22a,24aのオンオフは、スイッチング制御回路28によって制御される。スイッチング制御回路28には、図1、図2に示すように、PWMパルス生成部30と、第一乃至第四デッドタイム制御手段32,34,36,38とが設けられている。以下、各ブロックの詳しい構成を順番に説明する。
An
PWMパルス生成部30は、出力電圧Voを目標値Vorに近づけるために設けられたブロックで、2つのスイッチング素子12,14の各オン時間Ton12,Ton14を可変するためのPWMパルスVpwm1,Vpwm2を生成する働きをする。
The
PWMパルス生成部30は、図2に示すように、パルス幅制御用の電圧制御信号Vfbを生成する電圧制御信号生成回路40を備えている。電圧制御信号生成回路40は、出力電圧Voと目標値Vorとの差を反転増幅回路40aで増幅し、フォトカプラ等の絶縁素子40bを通じて電圧制御信号Vfbを出力する。電圧制御信号Vfbはほぼ直流の電圧信号である。例えば、何らかの原因で出力電圧Voが目標値Vorより高くなると、その差に応じて電圧制御信号Vfbが低下する。その結果、後述するPWM比較器42等の働きで駆動パルスVg12,Vg14のハイレベルの時間(第一及び第二のスイッチング素子12,14のオン時間Ton12,Ton14)が短くなり、出力電圧Voが目標値Vorに向かって低下する。反対に、出力電圧Voが目標値Vorより低くなると、上記と逆の動作が行われ、出力電圧Voが目標値Vorに向かって上昇する。
As shown in FIG. 2, the PWM
PWM比較器42は、パルス幅変調を行うコンパレータ素子である。非反転入力には、電圧制御信号生成回路40の出力と後述するソフトスタート手段44とが接続され、非反転入力の電圧Vciは、通常時は電圧制御信号Vfbであるが、特定の期間はソフトスタート手段44により決定される。反転入力には、三角波発生器46が出力する三角波電圧Voscが入力される。三角波電圧Voscは、周期がTsw/2のノコギリ波である。したがって、PWM比較器42が出力する電圧Vcoは、図3(a)に示すように、電圧Vciが三角波電圧Voscよりも高いThの期間がハイレベル、それ以外の期間がローレベルになる。
The
Tフリップフロップ48は、三角波電圧Voscが入力され、一方の出力から電圧Vq1、他方の出力から電圧Vg2を出力する。電圧Vq1は、三角波電圧Voscの周期Tsw/2毎にハイレベルとローレベルのロジックが反転する周期Tswのパルスで、周期Tswの駆動パルスVg12,Vg22を生成するために使用される。電圧Vq2は、電圧Vq1とロジックが反転した周期Tswのパルスで、周期Tswの駆動パルスVg14,Vg24を生成するために使用される。
The T flip-
電圧Vcoと電圧Vq1はAND50に入力され、AND50は、これらの論理積をとったPWMパルスVpwm1を生成し、第一及び第三デッドタイム制御手段32,36に向けて出力する。また、電圧Vcoと電圧Vq2はAND52に入力され、AND52は、これらの論理積をとったPWMパルスVpwm2を生成し、第二及び第四デッドタイム制御手段34,38に向けて出力する。 The voltage Vco and the voltage Vq1 are input to the AND 50, and the AND 50 generates a PWM pulse Vpwm1 obtained by taking the logical product of these, and outputs it to the first and third dead time control means 32 and 36. The voltage Vco and the voltage Vq2 are input to the AND 52, and the AND 52 generates a PWM pulse Vpwm2 obtained by taking the logical product of these, and outputs the PWM pulse Vpwm2 to the second and fourth dead time control means 34 and 38.
ソフトスタート手段44は、スイッチング動作が開始した当初は、電圧Vciをほぼゼロボルトまで低下させ、その後、時間の経過とともに徐々に電圧Vciを上昇させる動作を行う。その後、電圧Vciが電圧制御信号Vfbに達すると、ソフトスタート手段44は動作を停止し、電圧Vciは電圧制御信号Vfbと等しくなる。したがって、PWMパルスVpwm1,Vpwm2のハイレベルの時間Thは、図3(b)に示すように変化する。 The soft start means 44 lowers the voltage Vci to approximately zero volts at the beginning of the switching operation, and then gradually increases the voltage Vci with the passage of time. Thereafter, when the voltage Vci reaches the voltage control signal Vfb, the soft start means 44 stops its operation, and the voltage Vci becomes equal to the voltage control signal Vfb. Accordingly, the high level time Th of the PWM pulses Vpwm1 and Vpwm2 changes as shown in FIG.
第一デッドタイム制御手段32は、NOT32a、第一デジタルカウンタ32b及び第一ドライバ32cで構成されている。NOT32aは、図4(a)、(b)に示すように、PWMパルスVpwm1が入力され、ロジックを反転させた電圧Vaを出力する。第一デジタルカウンタ32bは、電圧Vaが入力され、電圧Vaの立ち上がるタイミングを時間Td22だけ遅らせられた電圧Vg22を出力する。第一ドライバ32cは、電圧Vg22を電流増幅する非反転型のドライバであり、第一の同期整流素子22のゲートソース間にハイパワーの駆動パルスVg22を出力する。詳しくは後で説明するが、時間Td22は、第一の整流FET22aがターンオンする際のデッドタイム(第一のスイッチング素子12がターンオフした後、第一の整流FET22aがターンオンするまでの遅れ時間)となる。以下、時間Td22を第一デッドタイムTd22と称する。
The first dead time control means 32 includes a
第一デジタルカウンタ32bは、スイッチング動作が開始した当初は、第一デッドタイムTd22を相対的に長くし、その後、時間の経過とともに徐々に短くして時間Tdyに収束させる動作を行う。つまり、第一デッドタイムTd22は、図4(c)に示すように変化する。
The first
第二デッドタイム制御手段34は、NOT34a、第二デジタルカウンタ34b及び第二ドライバ34cで構成されている。NOT34aは、図4(a)、(b)に示すように、PWMパルスVpwm2が入力され、ロジックを反転させた電圧Vbを出力する。第二デジタルカウンタ34bは、電圧Vbが入力され、電圧Vbの立ち上がるタイミングを時間Td24(≒Td22)だけ遅らせられた電圧Vg24を出力する。第二ドライバ34cは、電圧Vg24を電流増幅する非反転型のドライバであり、第二の同期整流素子24のゲートソース間にハイパワーの駆動パルスVg24を出力する。詳しくは後で説明するが、時間Td24は、第二の整流FET24aがターンオンする際のデッドタイム(第二のスイッチング素子14がターンオフした後、第二の整流FET24aがターンオンするまでの遅れ時間)となる。以下、時間Td24を第二デッドタイムTd24と称する。
The second dead time control means 34 includes a
第二デジタルカウンタ34bは、第一デジタルカウンタ32bと同様に、スイッチング動作が開始した当初は、第二デッドタイムTd24を相対的に長くし、その後、時間の経過とともに徐々に短くして時間Tdyに収束させる動作を行う。つまり、第二デッドタイムTd24も、図4(c)に示すように変化する。
As with the first
第三デッドタイム制御手段36は、第三デジタルカウンタ36a及び第三ドライバ36bで構成されている。第三デジタルカウンタ36aは、図5(a)、(b)に示すように、PWMパルスVpwm1が入力され、PWMパルスVpwm1の立ち上がるタイミングを時間Td12だけ遅らせられた電圧Vg12を出力する。第三ドライバ36bは、電圧Vg12を電流増幅する非反転型のハイサイドドライバであり、第一のスイッチング素子12のゲートソース間にハイパワーの駆動パルスVg12を出力する。詳しくは後で説明するが、時間Td12は、第一のスイッチング素子12がターンオンする際のデッドタイム(第一の整流FET22aがターンオフした後、第一のスイッチング素子12がターンオンするまでの遅れ時間)となる。以下、時間Td12を第三デッドタイムTd12と称する。
The third dead time control means 36 includes a third
第三デジタルカウンタ36aは、第三デッドタイムTd12を変化させる動作は行わない。すなわち、第三デッドタイムTd12は、図5(c)に示すように、短い時間Tdyに保持される。
The third
第四デッドタイム制御手段38は、第四デジタルカウンタ38a及び第四ドライバ38bで構成されている。第四デジタルカウンタ38aは、図5(a)、(b)に示すように、PWMパルスVpwm2が入力され、PWMパルスVpwm2の立ち上がるタイミングを時間Td14(≒Td12)だけ遅らせられた電圧Vg14を出力する。第四ドライバ38bは、電圧Vg14を電流増幅する非反転型のドライバであり、第二のスイッチング素子14のゲートソース間にハイパワーの駆動パルスVg14を出力する。詳しくは後で説明するが、時間Td14は、第二のスイッチング素子14がターンオンする際のデッドタイム(第二の整流FET24aがターンオフした後、第二のスイッチング素子14がターンオンするまでの遅れ時間)となる。以下、時間Td14を第四デッドタイムTd14と称する。
The fourth dead time control means 38 includes a fourth
第四デジタルカウンタ38aは、第四デッドタイムTd14を変化させる動作は行わない。すなわち、第四デッドタイムTd14は、図5(c)に示すように、短い時間Tdyに保持される。
The fourth
ここで、図4(c)及び図5(c)に示す時間Tdyは、上述した特許文献1のデッドタイムtd1,td2,td3,td4に相当する短い時間であり、第一のスイッチング素子12と第一の整流FET22aとが同時にオンして貫通電流が流れる不具合を防止するとともに、第二のスイッチング素子14と第二の整流FET24aとが同時にオンして貫通電流が流れる不具合を防止するために設定された時間である。
Here, the time Tdy shown in FIG. 4C and FIG. 5C is a short time corresponding to the dead times td1, td2, td3, and td4 of
その他、スイッチング電源装置10は、図1に示すように、ON/OFF信号によってPWMパルス生成部30を制御する構成を備えている。ON/OFF信号は、スイッチング電源装置10の使用者によって外部から入力されるリモートON/OFF用の信号である。図2では、ON/OFF信号を受けて動作する部分の構成を省略してあるが、ローレベルのON/OFF信号が入力されると、PWMパルス生成部30が上記のPWMパルスVpwm1,Vpwm2を出力し、スイッチング電源装置10がスイッチング動作を行うことができる。一方、ハイレベルのON/OFF信号が入力されると、PWMパルスVpwm1,Vpwm2を出力しなくなり(又は、ハイレベルの時間Thが強制的にゼロなり)、スイッチング動作を停止する。
In addition, as shown in FIG. 1, the switching
次に、スイッチング電源装置10の動作について、図6〜図8に基づいて説明する。ここでは、スイッチング電源装置10は、図6(a)に示すように、入力端に入力電源Eiが接続され、出力端に大容量のコンデンサCoが接続されている。負荷Loは接続されておらず、いわゆる無負荷状態になっている。そして、ON/OFF信号により、スイッチング動作の開始と停止が制御される。
Next, the operation of the switching
まず、図6(b)のタイムチャートにおける動作点P1の動作を説明する。動作点P1は、ON/OFF信号がローレベルで、スイッチング電源装置10が安定にスイッチング動作を行っている定常状態である。動作点P1では、第一及び第二のスイッチング素子12,14のオン時間Ton12,Ton14は、出力電圧Voを目標値Vorに保持するための時間となる。また、第一及び第二デッドタイムTd22,Td24は、ごく短い時間Tdyとなる。したがって、第一及び第二の整流FET22a,24bのオン時間Ton22,Ton24は、それぞれ、スイッチング周期Tswからオン時間Ton12又はTon14と時間Tdyとを差し引いた時間となる。
First, the operation at the operating point P1 in the time chart of FIG. The operating point P1 is a steady state in which the ON / OFF signal is at a low level and the switching
図7は、動作点P1の各部の動作波形を示しており、時間軸は、図6(b)よりも大幅に拡大してある(例えば約1000倍)。以下、1つのスイッチング周期Tswの動作を、期間(1)〜(8)に区分して説明する。 FIG. 7 shows an operation waveform of each part of the operation point P1, and the time axis is greatly expanded (for example, about 1000 times) as compared with FIG. 6B. Hereinafter, the operation of one switching cycle Tsw will be described by dividing it into periods (1) to (8).
期間(1)は、駆動パルスVg12がハイレベルで第一のスイッチング素子12がオンし、駆動パルスVg14がローレベルで第二のスイッチング素子14がオフしている。したがって、入力巻線20aの両端には、ドットの向きに電圧Vi/2が印加される。また、駆動パルスVg22がローレベルで第一の整流FET22aがオフし、駆動パルスVg24がハイレベルで第二の整流FET24がオンしている。したがって、出力インダクタ26aの電流I26aは、そのほとんどが第二の整流FET24aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を充電する方向に、右肩上がりに変化する。
In the period (1), the drive pulse Vg12 is at a high level and the
期間(2)は、駆動パルスVg12がローレベルで第一のスイッチング素子12がオフし、駆動パルスVg14がローレベルで第二のスイッチング素子14もオフしている。したがって、期間(1)とは異なり、入力巻線20aには電圧Vi/2が印加されない。また、駆動パルスVg22がローレベルで第一の整流FET22aがオフし、駆動パルスVg24がハイレベルで第二の整流FET24がオンしている。したがって、出力インダクタ26aの電流I26aは、そのほとんどが第二の整流FET24aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。
In the period (2), the
期間(3)は、期間(2)と異なるのが、駆動パルスVg22がハイレベルで第一の整流FET22aがオンしている点である。しかし、出力インダクタ26aの電流I26aが第一の整流FET22aにも分流するようになるだけで、実質的な動作は期間(2)とほぼ同じである。つまり、出力インダクタ26aの電流I26aは、第一及び第二の整流FET24a,24bを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。
The period (3) is different from the period (2) in that the drive pulse Vg22 is at a high level and the
期間(4)は、期間(3)と異なるのが、駆動パルスVg24がローレベルで第二の整流FET24aがオフしている点である。しかし、出力インダクタ26aの電流I26aのほとんどが第一の整流FET22aに流れるようになるだけで、実質的な動作は期間(3)とほぼ同じである。つまり、出力インダクタ26aの電流I26aは、ほぼ第一の整流FET22aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。
The period (4) is different from the period (3) in that the drive pulse Vg24 is at a low level and the
なお、図7は、動作波形を見やすくするため、期間(2),(4)を長めに描いているが、実際は、期間(3)よりも十分短い。したがって、期間(2),(3),(4)における出力インダクタ26のVT積の合計は、期間(1)のVT積とほぼ等しくなり、期間(2)〜(4)における電流I26aの変化幅は、期間(1)における変化幅とほぼ等しい。
In FIG. 7, the periods (2) and (4) are drawn longer in order to make the operation waveform easier to see, but actually, it is sufficiently shorter than the period (3). Therefore, the sum of the VT products of the
期間(5)は、駆動パルスVg12がローレベルで第一のスイッチング素子12がオフし、駆動パルスVg14がハイレベルで第二のスイッチング素子14がオンしている。したがって、入力巻線20aの両端には、ドットと逆向きに電圧Vi/2が印加される。また、駆動パルスVg22がハイレベルで第一の整流FET22aがオンし、駆動パルスVg24がローレベルで第二の整流FET24がオフしている。したがって、出力インダクタ26aの電流I26aは、そのほとんどが第一の整流FET22aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を充電する方向に、右肩上がりに変化する。
In the period (5), the drive pulse Vg12 is low level and the
期間(6)は、駆動パルスVg12がローレベルで第一のスイッチング素子12がオフし、駆動パルスVg14がローレベルで第二のスイッチング素子14もオフしている。したがって、期間(5)とは異なり、入力巻線20aには電圧Vi/2が印加されない。また、駆動パルスVg22がハイレベルで第一の整流FET22aがオンし、駆動パルスVg24がローレベルで第二の整流FET24がオフしている。したがって、出力インダクタ26aの電流I26aは、そのほとんどが第一の整流FET22aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。
In the period (6), the
期間(7)は、期間(6)と異なるのが、駆動パルスVg24がハイレベルで第二の整流FET24aがオンしている点である。しかし、出力インダクタ26aの電流I26aが第二の整流FET24aにも分流するようになるだけで、実質的な動作は期間(6)と同じである。つまり、出力インダクタ26aの電流I26aは、第一及び第二の整流FET24a,24bを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。
The period (7) is different from the period (6) in that the drive pulse Vg24 is at a high level and the
期間(8)は、期間(7)と異なるのが、駆動パルスVg22がローレベルで第一の整流FET22aがオフしている点である。しかし、出力インダクタ26aの電流I26aのほとんどが第二の整流FET24aに流れるようになるだけで、実質的な動作は期間(7)と同じである。つまり、出力インダクタ26aの電流I26aは、ほぼ第二の整流FET24aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。
The period (8) is different from the period (7) in that the drive pulse Vg22 is at a low level and the
なお、図7は、動作波形を見やすくするため、期間(6),(8)を長めに描いているが、実際は、期間(7)よりも十分短い。したがって、期間(6),(7),(8)における出力インダクタ26のVT積の合計は、期間(5)のVT積とほぼ等しくなり、期間(6)〜(8)における電流I26aの変化幅は、期間(5)における変化幅とほぼ等しい。
In FIG. 7, the periods (6) and (8) are drawn longer in order to make the operation waveform easier to see, but actually, it is sufficiently shorter than the period (7). Therefore, the sum of the VT products of the
期間(8)が終了すると次の期間(1)が始まり、以降、上述した期間(1)〜(8)の動作を繰り返す。期間(1)と期間(5)における出力インダクタ26のVT積はほぼ等しいので、期間(1)と期間(5)における電流I26aの変化幅もほぼ等しくなる。したがって、電流I26aは、ほぼゼロアンペアを中心に均等に振幅する。以上が動作点P1の動作である。
When the period (8) ends, the next period (1) starts. Thereafter, the operations of the above-described periods (1) to (8) are repeated. Since the VT products of the
動作点P1の後、図6(b)に示すように、ON/OFF信号がハイレベルに切り替えられると、スイッチング動作が停止する。しかし、スイッチング電源装置10は、出力端に大容量のコンデンサCoが接続され、しかも無負荷状態なので、出力電圧Voがほぼ目標値Vorに保持される。その後、ON/OFF信号がローレベルに切り替えられると、スイッチング動作を再開する。
After the operating point P1, as shown in FIG. 6B, when the ON / OFF signal is switched to the high level, the switching operation is stopped. However, since the switching
動作点P2は、スイッチング動作を再開した直後であり、第一及び第二のスイッチング素子12,14のオン時間Ton12,Ton14は、ソフトスタート手段44が動作することによって、定常状態よりも非常に短い時間となる。第一及び第二デッドタイムTd22,Td24は、第一及び第二デッドタイム制御手段32,34の動作により、定常状態よりも長い時間Tdxとなる。したがって、第一及び第二の整流FET22a,24bのオン時間Ton22,Ton24は、それぞれ、スイッチング周期Tswからオン時間Ton12又はTon14と時間Tdxとを差し引いた時間、すなわち定常状態よりも非常に短い時間となる。
The operating point P2 is immediately after resuming the switching operation, and the on times Ton12 and Ton14 of the first and
図8は、動作点P2の各部の動作波形を示しており、時間軸は、図6(b)よりも大幅に拡大してある。以下、1つのスイッチング周期Tswの動作を、期間(a)〜(h)に区分して説明する。 FIG. 8 shows an operation waveform of each part of the operation point P2, and the time axis is greatly expanded as compared with FIG. 6 (b). Hereinafter, the operation of one switching cycle Tsw will be described by dividing it into periods (a) to (h).
期間(a)は、駆動パルスVg12がハイレベルで第一のスイッチング素子12がオンし、駆動パルスVg14がローレベルで第二のスイッチング素子14がオフしている。したがって、入力巻線20aの両端には、ドットの向きに電圧Vi/2が印加される。また、駆動パルスVg22がローレベルで第一の整流FET22aがオフし、駆動パルスVg24がローレベルで第二の整流FET24もオフしているが、第二の寄生ダイオード24bが順バイアスされて導通する。したがって、出力インダクタ26aの電流I26aは、第二の寄生ダイオード24bを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を充電する方向に、右肩上がりに変化する。
In the period (a), the driving pulse Vg12 is high level and the
期間(b)は、駆動パルスVg12がローレベルで第一のスイッチング素子12がオフし、駆動パルスVg14がローレベルで第二のスイッチング素子14もオフしている。したがって、期間(a)とは異なり、入力巻線20aには電圧Vi/2が印加されない。また、駆動パルスVg22がローレベルで第一の整流FET22aがオフし、駆動パルスVg24がローレベルで第二の整流FET24もオフしているが、第一及び第二の寄生ダイオード22b,24bの双方が順バイアスされて導通する。したがって、期間(b)の当初、出力インダクタ26aの電流I26aは、第一及び第二の寄生ダイオード22b,2bを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。その後、期間(b)の途中で電流I26aがゼロアンペアに達する。このタイミングは、期間(a)に出力インダクタ26aに蓄積された励磁エネルギーがすべて放出されたタイミングであり、これ以降は第一及び第二の寄生ダイオード22b,24bが非導通となり、電流I26aがゼロアンペアに保持される。
In the period (b), the driving pulse Vg12 is low level and the
期間(c)は、期間(b)と異なるのが、駆動パルスVg24がハイレベルで第二の整流FET24aがオンしている点であり、出力インダクタ26a及び出力巻線20b(2)の直列回路の両端に出力電圧Voが印加される。したがって、出力インダクタ26aの電流I26aは、出力巻線20b(2)及び第二の整流FET24aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。ただ、出力巻線20b(2)のインダクタンスが比較的大きいので、右肩下がりの変化幅は小さい。
The period (c) is different from the period (b) in that the drive pulse Vg24 is at a high level and the
期間(d)は、期間(c)と異なるのが、駆動パルスVg24がローレベルで第二の整流FET24aがオフしている点であり、期間(c)に流れていた電流I26aの経路が遮断される形になる。したがって、電流I26aは、出力インダクタ26aと図示しない浮遊容量等との共振により、ほぼゼロアンペアに戻る。
The period (d) is different from the period (c) in that the drive pulse Vg24 is at a low level and the
期間(e)は、駆動パルスVg12がローレベルで第一のスイッチング素子12がオフし、駆動パルスVg14がハイレベルで第一のスイッチング素子12がオンしている。したがって、入力巻線20aの両端には、ドットと逆向きに電圧Vi/2が印加される。また、駆動パルスVg22がローレベルで第一の整流FET22aがオフし、駆動パルスVg24がローレベルで第二の整流FET24もオフしているが、第一の寄生ダイオード22bが順バイアスされて導通する。したがって、出力インダクタ26aの電流I26aは、第一の寄生ダイオード22bを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を充電する方向に、右肩上がりに変化する。
During the period (e), the
期間(f)は、駆動パルスVg12がローレベルで第一のスイッチング素子12がオフし、駆動パルスVg14がローレベルで第二のスイッチング素子14もオフしている。したがって、期間(e)とは異なり、入力巻線20aには電圧Vi/2が印加されない。また、駆動パルスVg22がローレベルで第一の整流FET22aがオフし、駆動パルスVg24がローレベルで第二の整流FET24もオフしているが、第一及び第二の寄生ダイオード22b,24bの双方が順バイアスされて導通する。したがって、期間(f)の当初、出力インダクタ26aの電流I26aは、第一及び第二の寄生ダイオード22b,2bを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。その後、期間(b)の途中で電流I26aがゼロアンペアに達する。このタイミングは、期間(e)に出力インダクタ26aに蓄積された励磁エネルギーがすべて放出されたタイミングであり、これ以降は第一及び第二の寄生ダイオード22b,24bが非導通になり、電流I26aがゼロアンペアに保持される。
In the period (f), the
期間(g)は、期間(f)と異なるのが、駆動パルスVg22がハイレベルで第一の整流FET22aがオンしている点であり、出力インダクタ26a及び出力巻線20b(1)の直列回路の両端に出力電圧Voが印加される。したがって、出力インダクタ26aの電流I26aは、出力巻線20b(1)及び第一の整流FET22aを通じて流れ、出力コンデンサ26b(及びコンデンサCo)を放電する方向に、右肩下がりに変化する。ただ、出力巻線20b(1)のインダクタンスが比較的大きいので、右肩下がりの変化幅は小さい。
The period (g) is different from the period (f) in that the drive pulse Vg22 is at a high level and the
期間(h)は、期間(g)と異なるのが、駆動パルスVg22がローレベルで第一の整流FET22aがオフしている点であり、期間(g)に流れていた電流I26aの経路遮断される形になる。したがって、電流I26aは、出力インダクタ26aと図示しない浮遊容量等との共振により、ほぼゼロアンペアに戻る。
The period (h) is different from the period (g) in that the drive pulse Vg22 is at a low level and the
期間(h)が終了すると次の期間(a)が始まり、以降、上述した期間(a)〜(h)の動作を繰り返す。したがって、電流I26aは、ゼロアンペア付近を中心に振幅する。以上が動作点P2の動作である。 When the period (h) ends, the next period (a) starts. Thereafter, the operations of the above-described periods (a) to (h) are repeated. Therefore, the current I26a swings around zero ampere. The above is the operation at the operating point P2.
動作点P2の後は、図6(b)に示すように、第一及び第二のスイッチング素子12,14のオン時間Ton12,Ton14が徐々に長くなり、同時に第一及び第二のデッドタイムTd22,Td24が徐々に短くなり、やがて上述した動作点P1と同様の動作を行う定常状態になる。
After the operating point P2, as shown in FIG. 6B, the on-times Ton12 and Ton14 of the first and
図6(b)では、動作点P2の後、次の動作点P1に戻る過程で、出力電圧Voが少し低下するように描いている。これは、動作点P2とは少し異なる動作を行う動作点P3が想定されるからである。動作点P3とは、第一のスイッチング素子12と第二の整流FET24aが同時にオンする期間と、第二のスイッチング素子14と第一の整流FET22aが同時にオンする期間とが存在する動作点である。つまり、動作点P3では、出力コンデンサ26b(及びコンデンサCo)に蓄えられたエネルギーを入力側に回生する動作が行われるので、出力電圧Voが少し低下する。ただ、この出力電圧Voの低下量は、オン時間Ton12,Ton14(期間(a)、(e)の長さ)の変化とオン時間Ton22,Ton24(期間(c)、(g)の長さ)の変化の兼ね合いによって決まるので、例えば、動作点P2の後、オン時間Ton12,Ton14がもっと長くなってから動作点P3が始まるようにオン時間Ton22,Ton24を変化させれば、出力電圧Voがほとんど低下しないようにすることができる。
In FIG. 6 (b), the output voltage Vo is drawn slightly lower in the process of returning to the next operating point P1 after the operating point P2. This is because an operating point P3 that performs an operation slightly different from the operating point P2 is assumed. The operating point P3 is an operating point where there are a period in which the
このように、スイッチング電源装置10は、スイッチング動作を再開した直後の動作点P2において、第一及び第二のスイッチング素子12,14のソフトスタート(オン時間Ton12,Ton14を徐々に長くする制御)が行われるが、出力インダクタ26aの電流I26aが異常に大きくなるという現象は発生しない。つまり、特許文献2に記載された問題(出力コンデンサ26b及びコンデンサCoに電荷が残った状態で起動すると、出力コンデンサ26b及びコンデンサCoを放電する大電流が各同期整流素子22,24を通じて流れ、回路素子が破壊するおそれがあるという問題)は発生しない。動作点P3においても同様である。
Thus, in the switching
なお、本発明のスイッチング電源装置の制御方法の第一の実施形態は、「第一のスイッチング素子12がターンオフした後、所定の第一デッドタイムTd22が経過した時に第一の同期整流素子22をターンオンさせ、第二のスイッチング素子14がターンオフした後、所定の第二デッドタイムTd24が経過した時に第二の同期整流素子24をターンオンさせ、さらに、出力インダクタ26aに流れる電流I26aが、出力コンデンサ26bを放電する方向に一定以上の大きさになるのを、第一及び第二デッドタイムTd22,Td24を相対的に長くすることによって抑制する」というものである。さらに、「第一及び第二のスイッチング素子12,14がスイッチング動作を開始した当初、第一及び第二デッドタイムTd22,Td24を相対的に長くし、その後、時間の経過とともに第一及び第二デッドタイムTd22,Td24を短くして所定の値に収束させる」というものである。さらに、「第一の同期整流素子22がターンオフした後、所定の第三デッドタイムTd12が経過した時に第一のスイッチング素子12をターンオンさせ、第二の同期整流素子24がターンオフした後、所定の第四デッドタイムTd14が経過した時に第二のスイッチング素子14をターンオンさせる」というものである。この制御方法は、上記のスイッチング制御回路28により実行されている。
The first embodiment of the control method of the switching power supply device of the present invention is as follows: “After the
次に、比較例として、従来のスイッチング電源装置54の動作を、図9に基づいて説明する。スイッチング電源装置54は、上述したスイッチング電源装置10と構成が異なるのは、第一及び第二のデッドタイムTd22,Td24が一定の短い時間Tdyに固定されているという点であり、その他の構成は同様である。
Next, as a comparative example, the operation of the conventional switching
スイッチング電源装置54の場合、図9(b)に示す動作点P1(定常状態)の動作は、スイッチング電源装置10と同じであり、図7のように表される。しかしながら、ON/OFF信号が切り替えられて、スイッチング動作を再開した直後の動作(以下、動作点P2xと称する)が異なる。
In the case of the switching
図10は、動作点P2xの各部の動作波形を示しており、時間軸は、図9(b)よりも大幅に拡大してある。スイッチング電源装置54の動作点P2xの動作は、1つのスイッチング周期Tswを期間(1)〜(8)に区分して説明することができ、各期間における各素子の状態(オン又はオフ、導通又は非導通)は、図7に示す動作点P1と同じである。しかし、各期間の長さが動作点P1と違ってくるので、出力インダクタ26aの電流I26aの挙動に差が生じる。
FIG. 10 shows an operation waveform of each part of the operation point P2x, and the time axis is greatly expanded as compared with FIG. 9B. The operation of the operating point P2x of the switching
スイッチング電源装置54の場合、第一のスイッチング素子12のソフトスタートが行われてオン時間Ton12が短くなると、これに対応して第一の整流FET22aのオン時間が長くなる。したがって、図10から分かるように、期間(2)、(3)、(4)の合計長さが期間(1)の長さよりも長くなり、その結果、期間(2),(3),(4)における出力インダクタ26のVT積の合計が、期間(1)のVT積よりも大きくなる。そのため、期間(2)〜(4)における電流I26aの右肩下がりの変化幅が、期間(1)における右肩上がりの変化幅よりも格段に大きくなる。
In the case of the switching
同様に、第二のスイッチング素子14のソフトスタートが行われてオン時間Ton14が短くなると、これに対応して第二の整流FET24aのオン時間が長くなる。したがって、図10から分かるように、期間(6)、(7)、(8)の合計長さが期間(5)の長さよりも長くなり、その結果、期間(6),(7),(8)における出力インダクタ26のVT積の合計が、期間(5)のVT積よりも大きくなる。そのため、期間(6)〜(8)における電流I26aの右肩下がりの変化幅が、期間(5)における右肩上がりの変化幅よりも格段に大きくなる。
Similarly, when the soft start of the
その後、期間(1)〜(8)の動作を複数回繰り返すうちに、電流I26aがどんどん負方向に大きくなり、第一及び第二の同期整流素子22,24に大電流が流れ、第一及び第二の同期整流素子22,24に大きいストレスが加わる。さらに、出力インダクタ26aの偏磁が進行して飽和に至ると、電流I26aの負方向の電流量を制限することができなくなり、第一及び第二の同期整流素子22,24にさらに大きい電流が流れ、第一及び第二の同期整流素子22,24が破損してしまう可能性がある。
Thereafter, as the operations in the periods (1) to (8) are repeated a plurality of times, the current I26a increases in the negative direction, and a large current flows through the first and second
このように、図10に示す比較例の動作(スイッチング電源装置54の動作点P2xの動作)では、スイッチング動作を再開するとき、電流I26aが、出力コンデンサ26aを放電する向きに異常に大きくなり、第一及び第二の同期整流素子22,24を通じて大電流が流れるという問題が発生する。これに対して、図8に示す本発明の動作(スイッチング電源装置10の動作点P2の動作)では、このような問題は発生しない。
Thus, in the operation of the comparative example shown in FIG. 10 (operation of the operating point P2x of the switching power supply device 54), when the switching operation is resumed, the current I26a becomes abnormally large in the direction of discharging the
以上説明したように、スイッチング電源装置10及びその制御方法によれば、第一及び第二のスイッチング素子12,14のソフトスタートが行われたとき、第一及び第二デッドタイムTd22,Td24を可変することにより、出力側から大電流が流れ込むという同期整流に特有の問題を確実に解決することができる。しかも、この制御方法は、独特な第一及び第二のデッドタイム制御手段32,32を設けることにより、シンプルかつ安価に実現することができる。
As described above, according to the switching
さらに、第三及び第四のデッドタイムTd12,Td14が設けられているので、第一のスイッチング素子12と第一の整流FET22aとが同時にオンして貫通電流が流れる不具合、及び第二のスイッチング素子14と第二の整流FET24aとが同時にオンして貫通電流が流れる不具合も、確実に防止することができる。
Further, since the third and fourth dead times Td12 and Td14 are provided, the
次に、第一及び第二デッドタイム制御手段32,34の変形例について、図11に基づいて説明する。第一及び第二デッドタイム制御手段32,34が有する第一及び第二デジタルカウンタ32b,34bは、図11(a)に示す第一及び第二の立ち上がりエッジ遅延回路56,58に置き換えることができる。
Next, a modification of the first and second dead time control means 32 and 34 will be described with reference to FIG. The first and second
第一の立ち上がりエッジ遅延回路56は、タイマコンデンサ60(コンデンサ60(1)〜60(4)を合成したもの)及び充電抵抗62から成る積分回路と、比較器64を備えている。積分回路は、図11(b)に示すように、NOT32aが出力した電圧Vaの立ち上がりを緩やかにした電圧Vatを出力する。また、充電抵抗62の両端には、タイマコンデンサ60を瞬時に放電するためのダイオード66が並列接続され、充電抵抗62と直列の位置に逆流阻止用のダイオード68が挿入され、電圧Vatの立ち下がりが電圧Vaと同様に急峻になるよう構成されている。比較器64は、非反転入力に入力された電圧Vatと反転入力に入力された一定の閾値Vthとを比較し、電圧Vatが閾値Vthよりも高いときにハイレベル、低いときにローレベルとなる駆動パルスVg22を出力する。したがって、第一デッドタイムTd22は、タイマコンデンサ60と充電抵抗62の時定数τにより決定され、時定数τを大きくすると、第一デッドタイムTd22が相対的に長くなる。
The first rising
さらに、コンデンサ60(1)〜60(3)と直列の位置には、それぞれスイッチ素子70が挿入されている。スイッチ素子70は、例えばMOS型FET等であり、図示しない駆動回路により駆動されてオン状態又はオフ状態になる。駆動回路は、スイッチ素子70を選択的にオン又はオフさせ、タイマコンデンサ60の合成容量を変化させることによって時定数τを変化させ、第一デッドタイムTd22を可変する。具体的には、スイッチング動作を開始した当初は、3つのトランジスタ70をすべてオンにしてタイマコンデンサ60の合成容量を大きくすることによって時定数τを大きくし、第一のデッドタイムTd22を長くする。その後、時間の経過とともにスイッチ素子70を1つずつ順番にオフにし、タイマコンデンサ60の合成容量を段階的に小さくすることによって時定数τを小さくし、第一のデッドタイムTd22を短くする。これによって、図11(c)に示す特性を得ることができる。
Further, switch
第二の立ち上がりエッジ遅延回路58は、第一の立ち上がりエッジ遅延回路56と同様の構成である。上記の第一及び第二デジタルカウンタ32b,34bを第一及び第二の立ち上がりエッジ遅延回路56,58に置き換えた場合も、同様の作用効果が得られる。
The second rising
次に、第三及び第四デッドタイム制御手段36,38の変形例について、図12に基づいて説明する。第三及び第四デッドタイム制御手段36,38が有する第三及び第四デジタルカウンタ36a,38aは、図12(a)に示す第三及び第四の立ち上がりエッジ遅延回路72,74に置き換えることができる。
Next, a modification of the third and fourth dead time control means 36, 38 will be described with reference to FIG. The third and fourth
第三の立ち上がりエッジ遅延回路72は、第一の立ち上がりエッジ遅延回路56と同様に、タイマコンデンサ60と充電抵抗62の時定数τに基づいて第三デッドタイムTd12を制御する構成であるが、第三デッドタイムTd12は一定の時間Tdyなので、時定数τを可変するためのスイッチ素子70が省略され、タイマコンデンサ60が1つのコンデンサ素子により構成されている。第四の立ち上がりエッジ遅延回路74は、第三の立ち上がりエッジ遅延回路72と同様の構成である。上記の第三及び第四デジタルカウンタ36b,38bを第三及び第四の立ち上がりエッジ遅延回路72,74に置き換えた場合も、同様の作用効果が得られる。
Similar to the first rising
次に、本発明のダブルエンド絶縁型のスイッチング電源装置及びその制御方法の第二〜第五の実施形態について、図13、図14に基づいて説明する。 Next, the second to fifth embodiments of the double-end insulated switching power supply device and the control method thereof according to the present invention will be described with reference to FIGS.
第二の実施形態のスイッチング電源装置76は、図13(a)に示すように、スイッチング電源措置10から入力側コンデンサ16を省略したハーフブリッジ方式の電源装置である。第一のスイッチング素子12、第二のスイッチング素子14、第一の同期整流素子22、第二の同期整流素子24を、それぞれ、上記のスイッチング制御回路28が出力する駆動パルスVg12,Vg14,Vg22,Vg24で駆動することによって、同様の作用効果を得ることができる。
The switching
第三の実施形態のスイッチング電源装置78は、図13(b)に示すように、スイッチング電源措置10のトランス20の出力側の回路構成をセンタタップ整流型からブリッジ整流型に変更したハーフブリッジ方式の電源装置である。この場合、出力巻線が20bで、第一の同期整流素子が22(1)及び22(2)で、第二の同期整流素子が24(1)及び24(2)となる。第一のスイッチング素子12、第二のスイッチング素子14、第一の同期整流素子22(1)及び22(2)、第二の同期整流素子24(1)及び24(2)を、それぞれ、上記のスイッチング制御回路28が出力する駆動パルスVg12,Vg14,Vg22,Vg24で駆動することによって、同様の作用効果を得ることができる。
As shown in FIG. 13B, the switching
第四の実施形態のスイッチング電源装置80は、図14(a)に示すように、スイッチング電源措置10のトランス20の入力側の回路構成を変更したフルブリッジ方式の電源装置である。この場合、第一のスイッチング素子が12(1)及び12(2)で、第二のスイッチング素子が14(1)及び14(2)となる。第一のスイッチング素子12(1)及び12(2)、第二のスイッチング素子14(1)及び14(2)、第一の同期整流素子22、第二の同期整流素子24を、それぞれ、上記のスイッチング制御回路28が出力する駆動パルスVg12,Vg14,Vg22,Vg24で駆動することによって、同様の作用効果を得ることができる。
A switching
第五の実施形態のスイッチング電源装置82は、図14(b)に示すように、スイッチング電源措置10のトランス20の入力側の回路構成を変更したプッシュプル方式の電源装置である。この場合、入力巻線が20a(1)及び20a(2)となる。第一のスイッチング素子12、第二のスイッチング素子14、第一の同期整流素子22、第二の同期整流素子24を、それぞれ、上記のスイッチング制御回路28が出力する駆動パルスVg12,Vg14,Vg22,Vg24で起動することによって、同様の作用効果を得ることができる。
A switching
なお、本発明のスイッチング電源装置は、上記実施形態に限定されるものではない。例えば、スイッチング制御回路の内部構成は、上述したような独特な動作が実現できるものであればよく、上記のPWM制御部30と第一乃至第四デッドタイム制御手段32,34,36,38とを組み合わせた構成に限定されるものではない。
The switching power supply device of the present invention is not limited to the above embodiment. For example, the internal configuration of the switching control circuit only needs to realize the unique operation as described above, and the
また、上記のスイッチング制御回路28は、スイッチング動作を開始した当初、第一及び第二デッドタイムTd22,Td24を相対的に長くし、その後、時間の経過とともに第一及び第二デッドタイムTd22,Td24を短くして所定の値Tdyに収束させる動作を行うことによって、出力インダクタ26aの電流I26aが、出力コンデンサ26bを放電する方向に一定以上の大きさになるのを抑制している。これ以外に、例えば、出力インダクタ26aの電流I26a又はこれに対応した電流を観測し、電流I26aが出力コンデンサ26bを放電する方向に一定の大きさになったことを検知すると、第一及び第二デッドタイムTd22,Td24を相対的に長くし、電流I26aが大きくなるのを抑制する構成に変更してもよい。このように構成することによって、スイッチング電源装置のスイッチング動作が開始する時以外の時にも、同様の作用効果を得ることができる。
The switching
また、本発明のスイッチング電源装置の制御方法は、上記実施形態に限定されるものではなく、この制御方法を実行するスイッチング制御回路の構成は特に限定されず、上記のスイッチング制御回路28とは別の構成のスイッチング制御回路によって実行してもよい。
Further, the control method of the switching power supply device of the present invention is not limited to the above embodiment, and the configuration of the switching control circuit for executing this control method is not particularly limited, and is different from the above
10,76,78,80,82 スイッチング電源装置
12,12(1),12(2) 第一のスイッチング素子
14,14(1),14(2) 第二のスイッチング素子
20 トランス
20a,20a(1),20a(2) 入力巻線
20b,20b(1),20b(2) 出力巻線
22,22(1),22(2) 第一の同期整流素子
24,24(1),24(2) 第二の同期整流素子
26 出力平滑回路
26a 出力インダクタ
26b 出力コンデンサ
28 スイッチング制御回路
32 第一デッドタイム制御手段
34 第二デッドタイム制御手段
36 第三デッドタイム制御手段
38 第四デッドタイム制御手段
I26a 出力インダクタに流れる電流
Td12 第三デッドタイム
Td14 第四デッドタイム
Td22 第一デッドタイム
Td24 第二デッドタイム
Tsw スイッチング周期
10, 76, 78, 80, 82 Switching
I26a Current flowing in the output inductor
Td12 3rd dead time
Td14 4th dead time
Td22 first dead time
Td24 second dead time
Tsw switching cycle
Claims (8)
前記スイッチング制御回路には、前記第一のスイッチング素子がターンオフした後、所定の第一デッドタイムが経過した時に前記第一の同期整流素子をターンオンさせる第一デッドタイム制御手段と、前記第二のスイッチング素子がターンオフした後、所定の第二デッドタイムが経過した時に前記第二の同期整流素子をターンオンさせる第二デッドタイム制御手段とが設けられ、
前記第一及び第二デッドタイム制御手段は、前記出力インダクタに流れる電流が、前記出力コンデンサを放電する方向に一定以上の大きさになるのを、前記第一及び第二デッドタイムを相対的に長くすることによって抑制することを特徴とするダブルエンド絶縁型のスイッチング電源装置。 A transformer provided with an input winding and an output winding, first and second switching elements connected to the input winding and turned on and off at a constant and the same switching period, respectively, and a first connected to the output winding One and second synchronous rectifier elements, an output smoothing circuit for smoothing the voltage rectified by the first and second synchronous rectifier elements by an output inductor and an output capacitor, and on / off of the first and second switching elements And a circuit for controlling on / off of the first and second synchronous rectifying elements, wherein the second switching is performed at a timing when a half of the switching period has elapsed after the first switching element is turned on. An element is turned on, the first synchronous rectifying element is complementarily turned on / off with respect to the on / off of the first switching element, and the second In double-ended insulated switching power supply device provided with a switching control circuit for complementarily controlling turning on and off the second synchronous rectifier relative to turning on and off of the switching element,
The switching control circuit includes first dead time control means for turning on the first synchronous rectifying element when a predetermined first dead time has elapsed after the first switching element is turned off, and the second switching element. A second dead time control means for turning on the second synchronous rectifier element when a predetermined second dead time has elapsed after the switching element is turned off; and
The first and second dead time control means are configured so that the current flowing through the output inductor becomes larger than a certain level in the direction of discharging the output capacitor. A double-ended insulated switching power supply characterized by being suppressed by lengthening it.
前記スイッチング制御回路により、前記第一のスイッチング素子がターンオフした後、所定の第一デッドタイムが経過した時に前記第一の同期整流素子をターンオンさせ、前記第二のスイッチング素子がターンオフした後、所定の第二デッドタイムが経過した時に前記第二の同期整流素子をターンオンさせ、さらに、前記出力インダクタに流れる電流が、前記出力コンデンサを放電する方向に一定以上の大きさになるのを、前記第一及び第二デッドタイムを相対的に長くすることによって抑制することを特徴とするダブルエンド絶縁型のスイッチング電源装置の制御方法。 A transformer provided with an input winding and an output winding, first and second switching elements connected to the input winding and turned on and off at a constant and the same switching period, respectively, and a first connected to the output winding One and second synchronous rectifier elements, an output smoothing circuit for smoothing the voltage rectified by the first and second synchronous rectifier elements by an output inductor and an output capacitor, and on / off of the first and second switching elements And a circuit for controlling on / off of the first and second synchronous rectifying elements, wherein the second switching is performed at a timing when a half of the switching period has elapsed after the first switching element is turned on. An element is turned on, the first synchronous rectifying element is complementarily turned on / off with respect to the on / off of the first switching element, and the second A method of controlling a double-ended insulation-type switching power supply and a switching control circuit for complementarily controlling turning on and off the second synchronous rectifier relative to turning on and off of the switching element,
After the first switching element is turned off by the switching control circuit, the first synchronous rectification element is turned on when a predetermined first dead time elapses, and the second switching element is turned off, The second synchronous rectifying element is turned on when the second dead time elapses, and the current flowing through the output inductor becomes greater than a certain level in the direction of discharging the output capacitor. A control method for a double-end insulated switching power supply, characterized in that the first and second dead times are controlled to be relatively long.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100771A JP6461043B2 (en) | 2016-05-19 | 2016-05-19 | Double-end insulated switching power supply device and control method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2016100771A JP6461043B2 (en) | 2016-05-19 | 2016-05-19 | Double-end insulated switching power supply device and control method thereof |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017208961A true JP2017208961A (en) | 2017-11-24 |
JP6461043B2 JP6461043B2 (en) | 2019-01-30 |
Family
ID=60416669
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016100771A Active JP6461043B2 (en) | 2016-05-19 | 2016-05-19 | Double-end insulated switching power supply device and control method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6461043B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109921670A (en) * | 2019-03-28 | 2019-06-21 | 苏州汇川联合动力***有限公司 | Inverter control method, inverter and readable storage medium storing program for executing |
JP2020167919A (en) * | 2019-03-28 | 2020-10-08 | Tdk株式会社 | Power supply device and medical system |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176512A (en) * | 2003-12-11 | 2005-06-30 | Daito Powertron Ltd | Switching power supply and control method therefor |
JP2008079454A (en) * | 2006-09-22 | 2008-04-03 | Toyota Industries Corp | Method of controlling bidirectional dc-dc converter |
JP2010161917A (en) * | 2008-12-08 | 2010-07-22 | Fuji Electric Systems Co Ltd | Switching-type power supply and switching-type power supply control circuit |
-
2016
- 2016-05-19 JP JP2016100771A patent/JP6461043B2/en active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005176512A (en) * | 2003-12-11 | 2005-06-30 | Daito Powertron Ltd | Switching power supply and control method therefor |
JP2008079454A (en) * | 2006-09-22 | 2008-04-03 | Toyota Industries Corp | Method of controlling bidirectional dc-dc converter |
JP2010161917A (en) * | 2008-12-08 | 2010-07-22 | Fuji Electric Systems Co Ltd | Switching-type power supply and switching-type power supply control circuit |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109921670A (en) * | 2019-03-28 | 2019-06-21 | 苏州汇川联合动力***有限公司 | Inverter control method, inverter and readable storage medium storing program for executing |
JP2020167919A (en) * | 2019-03-28 | 2020-10-08 | Tdk株式会社 | Power supply device and medical system |
JP7264041B2 (en) | 2019-03-28 | 2023-04-25 | Tdk株式会社 | Power supplies and medical systems |
Also Published As
Publication number | Publication date |
---|---|
JP6461043B2 (en) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9287792B2 (en) | Control method to reduce switching loss on MOSFET | |
US10116222B2 (en) | Soft switching flyback converter with primary control | |
US8625311B2 (en) | Switching power supply apparatus including a plurality of switching elements | |
CN212627695U (en) | Control circuit for flyback converter and flyback converter | |
TWI542128B (en) | Dc to dc converter system and method for dc to dc conversion | |
US7535733B2 (en) | Method of controlling DC-to-DC converter whereby switching control sequence applied to switching elements suppresses voltage surges at timings of switch-off of switching elements | |
US20060098464A1 (en) | Switching power supply | |
JP5991078B2 (en) | Switching power supply | |
US9647541B2 (en) | Hysteretic control DC/DC converter switching frequency with reduced dependence on voltage and current | |
US9787179B1 (en) | Apparatus and methods for control of discontinuous-mode power converters | |
JP2010124678A (en) | Switching power supply apparatus and switching power supply control circuit | |
JP2010098935A (en) | Switching power supply device, and circuit and method for controlling the same | |
CN105406717A (en) | LLC converter and loss of inductive mode detection circuit | |
JP2017147854A (en) | Switching power source device | |
KR101793341B1 (en) | System and method for zero voltage switching in continuous conductance mode(ccm) flyback converters | |
CN111585444A (en) | Switching converter and method for operating a switching converter | |
JP2013236428A (en) | Dc conversion device | |
JP6461043B2 (en) | Double-end insulated switching power supply device and control method thereof | |
WO2017199716A1 (en) | Switch circuit with active snubber circuit, and dc-dc converter | |
TWI586092B (en) | Single-stage ac-to-dc converter | |
JP2002354799A (en) | Switching power supply | |
JP4328417B2 (en) | Power circuit | |
JPH1118426A (en) | Switching power supply circuit | |
JP2013038907A (en) | Switching power supply | |
Kathiresan et al. | Analysis of a ZVS DC-DC full-bridge converter with natural hold-up time |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180207 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181204 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181225 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6461043 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |