JP2017184598A - スイッチング電源装置 - Google Patents

Abstract

【課題】簡易な回路構成により定電流制御と定電圧制御の双方を実現する。【解決手段】スイッチング電源装置１は、入力電圧Ｖｉから出力電圧Ｖｏを生成して負荷Ｚ１に供給するスイッチング出力部（１０８、Ｌ１、Ｄ１、Ｃ１）と、その出力帰還端子Ｔ３に印加される帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとが一致するようにスイッチング出力部を制御するコントローラＩＣ１００と、出力電圧Ｖｏの出力端と出力帰還端子Ｔ３との間に接続された第１抵抗Ｒ１と、出力帰還端子Ｔ３と接地端との間に接続された第２抵抗Ｒ２と、負荷Ｚ１と接地端との間に流れる出力電流Ｉｏをセンス電圧Ｖｓに変換するセンス抵抗Ｒｓと、アノードがセンス電圧Ｖｓの印加端に接続されてカソードが出力帰還端子Ｔ３に接続された第１ダイオードＤｘと、を有する。【選択図】図４

Description

本発明は、スイッチング電源装置に関する。

従来より、スイッチング電源装置は、その核となるコントローラＩＣに種々のディスクリート部品を外付けして設計されている。

特開２００５−１４２１３７号公報

しかしながら、従来のスイッチング電源装置について、定電圧電源回路としての設計例は多く紹介されているが、定電流電源回路としての設計例は殆ど見当たらないのが現状である。そのため、出力電流の安定化が必要なアプリケーション（ＬＥＤ［light emitting diode］照明装置やバッテリ充電装置など）では、定電圧電源回路の後段に定電流電源回路を別途設けなければならず、コストアップや効率低下などの課題があった。

なお、特許文献１には、直流電源装置（特にそのＩＰＤ制御回路）に定電流制御機能を持たせるための回路構成が提案されている。しかしながら、特許文献１では、無負荷状態や軽負荷状態（＝出力電流がゼロまたはほぼゼロとなる負荷状態）での出力挙動について何ら考慮されておらず、さらなる改善の余地があった。

本明細書中に開示されている発明は、本願の発明者により見出された上記課題に鑑み、簡易な回路構成により定電流制御と定電圧制御の双方を実現することのできるスイッチング電源装置を提供することを目的とする。

本明細書中に開示されているスイッチング電源装置は、入力電圧から出力電圧を生成して負荷に供給するスイッチング出力部と、その出力帰還端子に印加される帰還電圧と所定の基準電圧とが一致するように前記スイッチング出力部を制御するコントローラＩＣと、前記出力電圧の出力端と前記出力帰還端子との間に接続された第１抵抗と、前記出力帰還端子と接地端との間に接続された第２抵抗と、前記負荷と接地端との間に流れる出力電流をセンス電圧に変換するセンス抵抗と、アノードが前記センス電圧の印加端に接続されてカソードが前記出力帰還端子に接続された第１ダイオードとを有する構成（第１の構成）とされている。

なお、上記第１の構成から成るスイッチング電源装置は、アノードが前記第１抵抗と前記第２抵抗との接続ノードに接続されてカソードが前記出力帰還端子に接続された第２ダイオードをさらに有する構成（第２の構成）にするとよい。

また、上記第１または第２の構成から成るスイッチング電源装置において、前記第１ダイオードは前記コントローラＩＣに内蔵されており、前記コントローラＩＣは、前記第１ダイオードのアノードに接続された外部端子を有する構成（第３の構成）にするとよい。

また、上記第１〜第３いずれかの構成から成るスイッチング電源装置において、前記スイッチング出力部は、降圧型、昇圧型、または、昇降圧型である構成（第４の構成）にするとよい。

また、上記第１〜第４いずれかの構成から成るスイッチング電源装置において、前記コントローラＩＣは、ＰＷＭ［pulse width modulation］駆動方式、またはＰＦＭ［pulse frequency modulation］駆動方式により、前記スイッチング出力部の出力帰還制御を行う構成（第５の構成）にするとよい。

また、上記第１〜第５いずれかの構成から成るスイッチング電源装置において、前記コントローラＩＣは、電圧モード制御または電流モード制御により、前記スイッチング出力部の出力帰還制御を行う構成（第６の構成）にするとよい。

また、本明細書中に開示されている電子機器は、上記第１〜第６いずれかの構成から成るスイッチング電源装置と、前記スイッチング電源装置から電力供給を受ける負荷と、を有する構成（第７の構成）とされている。

なお、上記第７の構成から成る電子機器において、前記負荷は電流駆動型発光素子である構成（第８の構成）にするとよい。

また、上記第７の構成から成る電子機器において、前記負荷はバッテリである構成（第９の構成）にするとよい。

また、本明細書中に開示されているスイッチング電源装置は、一次回路系と二次回路系との間を電気的に絶縁しつつ、前記一次回路系からの電力供給を受けて前記二次回路系に設けられた負荷に出力電圧及び出力電流を供給するスイッチング出力部と；前記二次回路系に設けられており、前記出力電圧と前記出力電流に応じた二次側帰還電流を生成する出力帰還部と；前記二次回路系に設けられた発光素子を用いて前記二次側帰還電流を光信号に変換するとともに、前記一次回路系に設けられた受光素子を用いて前記光信号を一次側帰還電流に変換するフォトカプラと；前記一次回路系に設けられており、その出力帰還端子に流れる前記一次側帰還電流に基づいて前記スイッチング出力部を制御するコントローラＩＣと；を有し、前記出力帰還部は、その制御端子に印加される制御電圧に応じて前記二次側帰還電流を制御するシャントレギュレータと、前記出力電圧の出力端と前記制御端子との間に接続された第１抵抗と、前記制御端子と接地端との間に接続された第２抵抗と、前記出力電流をセンス電圧に変換するセンス抵抗と、アノードが前記センス電圧またはこれに応じた電圧の印加端に接続されてカソードが前記制御端子に接続された第１ダイオードと、を含む構成（第１０の構成）とされている。

なお、上記第１０の構成から成るスイッチング電源装置において、前記出力帰還部は、前記センス電圧を増幅して増幅センス電圧を生成する増幅回路をさらに含む構成（第１１の構成）にするとよい。

また、上記第１１の構成から成るスイッチング電源装置において、前記出力帰還部は、前記増幅センス電圧を任意の分圧比で分圧して分圧センス電圧を生成する分圧回路をさらに含む構成（第１２の構成）にするとよい。

また、上記第１０〜第１２いずれかの構成から成るスイッチング電源装置において、前記出力帰還部は、アノードが前記第１抵抗と前記第２抵抗との接続ノードに接続されてカソードが前記制御端子に接続された第２ダイオードを含む構成（第１３の構成）にするとよい。

また、上記第１０〜第１３いずれかの構成から成るスイッチング電源装置において、前記スイッチング出力部は、フライバック型、または、フォワード型である構成（第１４の構成）にするとよい。

また、上記第１０〜第１４いずれかの構成から成るスイッチング電源装置において、前記コントローラＩＣは、ＰＷＭ［pulse width modulation］駆動方式、若しくは、ＰＦＭ［pulse frequency modulation］駆動方式により、前記スイッチング出力部の出力帰還制御を行う構成（第１５の構成）にするとよい。

また、上記第１０〜第１５いずれかの構成から成るスイッチング電源装置において、前記コントローラＩＣは、電圧モード制御または電流モード制御により、前記スイッチング出力部の出力帰還制御を行う構成（第１６の構成）にするとよい。

また、上記第１０〜第１６いずれかの構成から成るスイッチング電源装置は、交流電圧から直流電圧を生成して前記スイッチング出力部に供給するＡＣ／ＤＣ変換部をさらに有する構成（第１７の構成）にするとよい。

また、本明細書中に開示されているバッテリ充電装置は、上記第１０〜第１７いずれかの構成から成るスイッチング電源装置を用いてバッテリの充電制御を行う構成（第１８の構成）とされている。

また、本明細書中に開示されている照明装置は、上記第１０〜第１７いずれかの構成から成るスイッチング電源装置と、前記スイッチング電源装置からの電力供給を受けて発光する電流駆動型発光素子と、を有する構成（第１９の構成）とされている。

本明細書中に開示されている発明によれば、簡易な回路構成により定電流制御と定電圧制御の双方を実現することのできるスイッチング電源装置を提供することが可能となる。

スイッチング電源装置の第１実施形態を示す回路ブロック図 スイッチング電源装置の第２実施形態を示す回路ブロック図 第２実施形態の出力特性図 スイッチング電源装置の第３実施形態を示す回路ブロック図 スイッチング電源装置の第４実施形態を示す回路ブロック図 スイッチング電源装置の第５実施形態を示す回路ブロック図 スイッチング電源装置の第６実施形態を示す回路ブロック図 第６実施形態の出力特性図 スマートフォンの外観図 絶縁型スイッチング電源装置の全体構成を示す回路ブロック図 コントローラＩＣの一構成例を示すブロック図 出力帰還部の第１実施例を示す回路図 シャントレギュレータの一構成例を示す回路図 出力帰還部の第２実施例を示す回路図 第２実施例の出力特性図 出力帰還部の第３実施例を示す回路図 バッテリ充電装置への適用例を示すブロック図 バッテリ充電装置の出力特性図 ＬＥＤ照明装置への第１適用例を示す外観図 ＬＥＤ照明装置への第２適用例を示す外観図 ＬＥＤ照明装置への第３適用例を示す外観図

＜第１実施形態＞
図１は、スイッチング電源装置の第１実施形態（＝第３実施形態以降の特長を理解するための第１参考例に相当）を示すブロック図である。本実施形態のスイッチング電源装置１は、入力電圧Ｖｉを降圧して所望の出力電圧Ｖｏを生成し、これを負荷Ｚ１に供給する非絶縁方式の降圧型ＤＣ／ＤＣコンバータであり、コントローラＩＣ１００と、これに外付けされる種々のディスクリート部品（出力インダクタＬ１、整流ダイオードＤ１、出力キャパシタＣ１、並びに、分圧抵抗Ｒ１及びＲ２）と、を有する。

なお、コントローラＩＣ１００は、ＩＣ外部との電気的な接続を確立するための手段として、外部端子（電源端子）Ｔ１、外部端子（スイッチ端子）Ｔ２、及び、外部端子（出力帰還端子）Ｔ３を有する。

まず、コントローラＩＣ１００外部の接続関係について説明する。外部端子Ｔ１は、入力電圧Ｖｉの入力端に接続されている。外部端子Ｔ２は、出力インダクタＬ１の第１端と整流ダイオードＤ１（例えばショットキーバリアダイオード）のカソードに接続されている。整流ダイオードＤ１のアノードは、接地端に接続されている。出力インダクタＬ１の第２端は、出力電圧Ｖｏの出力端（＝負荷Ｚ１の高電位端）に接続されている。負荷Ｚ１の低電位端は、接地端に接続されている。出力キャパシタＣ１は、出力電圧Ｖｏの出力端と接地端との間に接続されている。

上記のように接続された出力インダクタＬ１、整流ダイオードＤ１、及び、出力キャパシタＣ１は、コントローラＩＣ１００に内蔵された出力トランジスタ１０８と共に、降圧型のスイッチング出力部を形成しており、外部端子Ｔ２に現れる矩形波状のスイッチ電圧Ｖｓｗを整流及び平滑して出力電圧Ｖｏを生成する。

分圧抵抗Ｒ１は、出力電圧Ｖｏの出力端と外部端子Ｔ３との間に接続されている。分圧抵抗Ｒ２は、外部端子Ｔ３と接地端との間に接続されている。このように、出力電圧Ｖｏの出力端と接地端との間に直列接続された分圧抵抗Ｒ１及びＲ２は、相互間の接続ノードから出力電圧Ｖｏの分圧電圧Ｖｄ（＝Ｖｏ×｛Ｒ２／（Ｒ１＋Ｒ２）｝）を出力する分圧回路として機能する。なお、本図では明示していないが、分圧抵抗Ｒ１の両端間には、スイッチング電源装置１がスムーズに起動するように、スピードアップキャパシタを並列接続してもよい。

次に、コントローラＩＣ１００の内部構成と動作について説明する。コントローラＩＣ１００は、外部端子Ｔ３に印加される帰還電圧Ｖｆｂ（本実施形態では分圧電圧Ｖｄ）と所定の基準電圧Ｖｒｅｆとが一致するように、先述のスイッチング出力部（特に、出力トランジスタ１０８）を制御するモノリシック半導体集積回路装置であり、エラーアンプ１０１と、位相補償フィルタ１０２と、クロック信号生成回路１０３と、スロープ電圧生成回路１０４と、ＰＷＭコンパレータ１０５と、論理回路１０６と、ゲート駆動回路１０７と、出力トランジスタ１０８と、センストランジスタ１０９と、センス抵抗１１０と、センスアンプ１１１と、を有する。

なお、コントローラＩＣ１００には、上記した回路要素のほか、各種保護回路（低入力誤動作防止回路、温度保護回路、過電流保護回路、過電圧保護回路など）を適宜組み込んでも構わない。

エラーアンプ１０１は、反転入力端（−）に印加される帰還電圧Ｖｆｂと非反転入力端（＋）に印加される基準電圧Ｖｒｅｆとの差分に応じた誤差電圧Ｖ１を生成する。誤差電圧Ｖ１は、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも低いときに上昇し、帰還電圧Ｖｆｂが基準電圧Ｖｒｅｆよりも高いときに低下する。

位相補償フィルタ１０２は、エラーアンプ１０１の出力端（＝誤差電圧Ｖ１の印加端）と接地端との間に直列接続された抵抗１０２ａ及びキャパシタ１０２ｂを含み、誤差電圧Ｖ１の位相を補償してエラーアンプ１０１の発振を防止する。

クロック信号生成回路１０３は、所定のスイッチング周波数ｆｓｗでパルス駆動される矩形波状のクロック信号Ｓ１を生成する。

スロープ電圧生成回路１０４は、クロック信号Ｓ１に同期して、三角波状、鋸波状、または、ｎ次スロープ波状（例えばｎ＝２）のスロープ電圧Ｖ２を生成する。また、スロープ電圧生成回路１０４は、インダクタ電流検出電圧ＶＬ（＝インダクタ電流ＩＬの挙動を模擬した電圧信号）に応じてスロープ電圧Ｖ２にオフセットを与える機能も備えている。

ＰＷＭコンパレータ１０５は、反転入力端（−）に印加される誤差電圧Ｖ１と非反転入力端（＋）に印加されるスロープ電圧Ｖ２とを比較して比較信号Ｓ２を生成する。比較信号Ｓ２は、スロープ電圧Ｖ２が誤差電圧Ｖ１よりも低いときにローレベルとなり、スロープ電圧Ｖ２が誤差電圧Ｖ１よりも高いときにハイレベルとなる。

論理回路１０６は、セット端（Ｓ）に入力されるクロック信号Ｓ１とリセット端（Ｒ）に入力される比較信号Ｓ２に応じてＰＷＭ信号Ｓ３を生成するＲＳフリップフロップである。ＰＷＭ信号Ｓ３は、クロック信号Ｓ１のパルスエッジでハイレベルにセットされ、比較信号Ｓ２のパルスエッジでローレベルにリセットされる。

ゲート駆動回路１０７は、ＰＷＭ信号Ｓ３の入力を受けてゲート信号Ｇ１を生成する。ゲート信号Ｇ１は、ＰＷＭ信号Ｓ３がハイレベルであるときにローレベルとなり、ＰＷＭ信号Ｓ３がローレベルであるときにハイレベルとなる。

出力トランジスタ１０８は、先述のスイッチング出力部を構成する半導体スイッチ素子であり、本図では、ＮＭＯＳＦＥＴ［N-channel type metal oxide semiconductor field effect transistor］が用いられている。出力トランジスタ１０８のドレインは、外部端子Ｔ１に接続されている。出力トランジスタ１０８のソースは、外部端子Ｔ２に接続されている。出力トランジスタ１０８のゲートは、ゲート駆動回路１０７の出力端（＝ゲート信号Ｇ１の印加端）に接続されている。出力トランジスタ１０８は、ゲート信号Ｇ１がハイレベルであるときにオンして、ゲート信号Ｇ１がローレベルであるときにオフする。なお、出力トランジスタ１０８としては、ＰＭＯＳＦＥＴ［P-channel type MOSFET］を用いてもよい。また、出力トランジスタ１０８をコントローラＩＣ１００に内蔵せず、これをコントローラＩＣ１００に外付けしてもよい。

センストランジスタ１０９は、出力トランジスタ１０８とゲートを共通にして、これと並列接続された半導体スイッチ素子である。なお、センストランジスタ１０９としては、出力トランジスタ１０８と同じくＮＭＯＳＦＥＴが用いられている。従って、出力トランジスタ１０８とセンストランジスタ１０９は、共通のゲート信号Ｇ１に応じて同期的にオン／オフされる。なお、センストランジスタ１０９と出力トランジスタ１０８とのサイズ比は、１：ｍ（例えばｍ＝１０００）に設計されている。従って、センストランジスタ１０９に流れるモニタ電流ＩＭは、出力トランジスタ１０８に流れるインダクタ電流ＩＬの１／ｍの大きさとなる。

センス抵抗１１０（抵抗値：Ｒ１１０）は、モニタ電流ＩＭの流れる電流経路（本図では外部端子Ｔ１とセンストランジスタ１０９のドレインとの間）に設けられており、モニタ電流ＩＭに応じた両端間電圧（＝ＩＭ×Ｒ１１０）を生成する。

センスアンプ１１１は、センス抵抗１１０の両端間電圧を増幅してインダクタ電流検出電圧ＶＬを生成し、これをスロープ電圧生成回路１０４に出力する。

このように、センストランジスタ１０９、センス抵抗１１０、及び、センスアンプ１１１を有する構成であれば、電流モード制御によりスイッチング出力部の出力帰還制御が行われるので、出力帰還ループの安定性を高めるとともに、負荷変動時の過渡応答特性を向上することが可能となる。

一方、電圧モード制御による出力帰還制御で足りる場合には、上記のセンストランジスタ１０９、センス抵抗１１０、及び、センスアンプ１１１を割愛して、コントローラＩＣ１００の回路構成をより簡略化することも可能である。

このように、本実施形態のスイッチング電源装置１は、定電圧電源回路としての設計例である。例えば、Ｒ１＝５１ｋΩ、Ｒ２＝５．１ｋΩ、Ｌ１＝２２μＨ、Ｃ１＝２７０μＦ、Ｖｒｅｆ＝０．８Ｖとすることにより、入力電圧Ｖｉ＝９〜１８Ｖ、出力電圧Ｖｏ＝８．８Ｖ、最大出力電流Ｉｏ（ｍａｘ）＝２．０Ａの定電圧電源回路が実現される。

＜第２実施形態＞
スイッチング電源装置の第２実施形態（＝第３実施形態以降の特長を理解するための第２参考例に相当）を示すブロック図である。本実施形態のスイッチング電源装置１は、第１実施形態をベースとしつつ、これが定電圧電源回路ではなく定電流電源回路として動作するように、コントローラＩＣ１００に外付けされるディスクリート部品の一部に変更を加えたものである。そこで、第１実施形態と同様の構成要素については、図１と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。

本実施形態のスイッチング電源装置１では、先出の分圧抵抗Ｒ１及びＲ２に代えてセンス抵抗Ｒｓが設けられている。センス抵抗Ｒｓは、負荷Ｚ１の低電位端と接地端との間に接続されており、負荷Ｚ１から接地端に向けて流れる出力電流Ｉｏをセンス電圧Ｖｓに変換する。センス電圧Ｖｓは、出力電流Ｉｏに比例した電圧信号（＝Ｉｏ×Ｒｓ）であり、先出の分圧電圧Ｖｄに代えてコントローラＩＣ１００の外部端子Ｔ３に印加されている。

このような変更を加えることにより、本実施形態のスイッチング電源装置１は、定電圧電源回路ではなく定電流電源回路として動作するようになる。

図３は、第２実施形態のスイッチング電源装置１において、Ｖｉ＝１２Ｖ、Ｌ１＝２２μＨ、Ｃ１＝２７０μＦ、Ｒｓ＝０．８Ω、Ｖｒｅｆ＝０．８Ｖとしたときの出力特性図である。なお、本図の横軸は出力電流Ｉｏ［Ａ］を示しており、本図の縦軸は出力電圧Ｖｏ［Ｖ］を示している。

本図で示したように、出力電圧Ｖｏが２Ｖ〜１１．５Ｖの範囲内（すなわち、負荷Ｚ１が２Ω〜１１．５Ωの範囲内）において、出力電流Ｉｏが常に１Ａ（＝０．８Ｖ／０．８Ω）となる定電流電源回路が実現されている。なお、出力電圧Ｖｏが１０Ｖであるときの効率ηは９６％であり、非常に良好である。

ただし、本実施形態のスイッチング電源装置１では、出力電流Ｉｏがゼロとなる無負荷状態（またはこれに準ずる軽負荷状態）になると、出力トランジスタ１０８のオンデューティを最大値（またはその近傍値）に維持し続けるように出力帰還制御が掛かる。その結果、出力電圧Ｖｏが入力電圧Ｖｉ（またはその近傍）まで上昇してしまうので、負荷Ｚ１に悪影響を及ぼすおそれがある。

＜第３実施形態＞
図４は、スイッチング電源装置の第３実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置１は、先に説明した第１実施形態と第２実施形態の双方をベースとしつつ、無負荷状態（または軽負荷状態）であっても出力電圧Ｖｏの過剰な上昇が生じないように、コントローラＩＣ１００に外付けされるディスクリート部品の一部に変更を加えたものである。そこで、第１実施形態及び第２実施形態と同様の構成要素については、図１及び図２と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。

本実施形態のスイッチング電源装置１では、第１実施形態（図１）の分圧抵抗Ｒ１及びＲ２と、第２実施形態（図２）のセンス抵抗Ｒｓが共に設けられているほか、さらに、ダイオードＤｘが別途新たに追加されている。なお、ダイオードＤｘのアノードは、センス電圧Ｖｓの印加端に接続されている。また、ダイオードＤｘのカソードは、外部端子Ｔ３に接続されている。

すなわち、本実施形態のスイッチング電源装置１では、コントローラＩＣ１００の外部端子Ｔ３に印加される帰還電圧Ｖｆｂとして、出力電圧Ｖｏに応じた分圧電圧Ｖｄと、出力電流Ｉｏに応じたセンス電圧Ｖｓ（より正確にはＶｓ−Ｖｆｘ、ただし、ＶｆｘはダイオードＤｘの順方向降下電圧）のうち、より高い方が支配的となる。

例えば、出力電流Ｉｏが所定値（＝（Ｖｄ＋Ｖｆｘ）／Ｒｓ）よりも大きい重負荷状態では、センス電圧（Ｖｓ−Ｖｆｘ）が分圧電圧Ｖｄよりも高くなる。従って、コントローラＩＣ１００では、センス電圧（Ｖｓ−Ｖｆｘ）が基準電圧Ｖｒｅｆと一致するように出力帰還制御が行われる。その結果、スイッチング電源装置１が定電流電源回路として動作するので、出力電流Ｉｏが目標値（＝（Ｖｒｅｆ＋Ｖｆｘ）／Ｒｓ）に維持される。

なお、上記の重負荷状態では、ダイオードＤｘが順バイアス状態となるので、負荷Ｚ１からセンス抵抗Ｒｓを介して接地端に至る電流経路とは別に、負荷Ｚ１からダイオードＤ１と抵抗Ｒ２を介して接地端に至る電流経路が形成される。ただし、Ｒ２＞＞Ｒｓが満たされるように、抵抗Ｒ２とセンス抵抗Ｒｓそれぞれの抵抗値を設定しておけば、出力電流Ｉｏのほぼ全てがセンス抵抗Ｒｓを介する電流経路に流れるので、出力電流Ｉｏの定電流制御に支障を来たすことはない。

一方、出力電流Ｉｏが上記した所定値（＝（Ｖｄ＋Ｖｆｘ）／Ｒｓ）よりも小さい無負荷状態または軽負荷状態では、分圧電圧Ｖｄがセンス電圧（Ｖｓ−Ｖｆｘ）よりも高くなる。従って、コントローラＩＣ１００では、分圧電圧Ｖｄが基準電圧Ｖｒｅｆと一致するように、出力帰還制御が行われる。その結果、スイッチング電源装置１が定電圧電源回路として動作するので、出力電圧Ｖｏが目標値（＝Ｖｒｅｆ×｛（Ｒ１＋Ｒ２）／Ｒ２｝）に維持される。

なお、上記の無負荷状態または軽負荷状態では、ダイオードＤｘが逆バイアス状態となる。従って、分圧電圧Ｖｄの印加端からセンス電圧Ｖｓの印加端に向けて電流が流れることはない。

このように、本実施形態のスイッチング電源装置１であれば、単一の出力帰還端子（外部端子Ｔ３）しか持たないコントローラＩＣ１００を用いて、定電流制御と定電圧制御の双方を実現することが可能となる。

特に、本実施形態のスイッチング電源装置１であれば、無負荷状態や軽負荷状態であっても、出力電圧Ｖｏが所定の上限値（＝Ｖｒｅｆ×｛（Ｒ１＋Ｒ２）／Ｒ２｝）までしか上昇しなくなるので、負荷Ｚ１への悪影響を軽減することが可能となる。

なお、負荷Ｚ１として、定電流制御を必要とする電流駆動型発光素子（例えばＬＥＤ素子）やバッテリが接続される場合には、高効率化や安全性向上の観点から、本実施形態を採用することが非常に有効であり、今後も益々利用範囲の拡大を期待することができる。

＜第４実施形態＞
図５は、スイッチング電源装置の第４実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置１は、先出の第３実施形態をベースとしつつ、さらに、ダイオードＤｙが追加されている点に特徴を有する。そこで、第３実施形態と同様の構成要素については、図４と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。

ダイオードＤｙのアノードは、抵抗Ｒ１及びＲ２相互間の接続ノード（＝分圧電圧Ｖｄの印加端）に接続されている。ダイオードＤｙのカソードは、外部端子Ｔ３に接続されている。このような構成とすることにより、出力電流Ｉｏが所定値（＝（Ｖｄ＋Ｖｆｘ）／Ｒｓ）よりも大きい重負荷状態では、ダイオードＤｘが順バイアス状態となり、ダイオードＤｙが逆バイアス状態となる。従って、抵抗Ｒ２に回り込む出力電流Ｉｏを完全に遮断することができる。もちろん、先にも述べたように、Ｒ２＞＞Ｒｓが満たされていれば、ほぼ全ての出力電流Ｉｏがセンス抵抗Ｒｓに流れるので、ダイオードＤｙは必ずしも必須の構成要素ではない。

また、本実施形態のスイッチング電源装置１では、分圧電圧（Ｖｄ−Ｖｆｙ、ただし、ＶｆｙはダイオードＤｙの順方向降下電圧）と、センス電圧（Ｖｓ−Ｖｆｘ）との比較結果に応じて、定電流制御と定電圧制御が切り替わる。従って、Ｖｆｘ＝Ｖｆｙとなるように、ダイオードＤｘ及びＤｙのペア性を取っておけば、ダイオードＯＲ動作時において、順方向降下電圧Ｖｆｘ及びＶｆｙを考慮する必要がなくなるので、分圧電圧Ｖｄとセンス電圧Ｖｓとを純粋に比較することが可能となる。

なお、ダイオードＤｙの追加に伴い、定電圧制御時における出力電圧Ｖｏの目標値には順方向降下電圧Ｖｆｙの項が含まれる形となる（＝（Ｖｒｅｆ＋Ｖｆｙ）×｛（Ｒ１＋Ｒ２）／Ｒ２｝）となる。

＜第５実施形態＞
図６は、スイッチング電源装置の第５実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置１は、先出の第３実施形態をベースとしつつ、外付けのダイオードＤｘに代えて、これと等価のダイオード１１２がコントローラＩＣ１００に内蔵されている点に特徴を有する。そこで、第３実施形態と同様の構成要素については、図４と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。

ダイオード１１２のカソードは、コントローラＩＣ１００の内部において、外部端子Ｔ３に接続されている。一方、ダイオード１１２のアノードは、コントローラＩＣ１００の内部において、コントローラＩＣ１００に新設された外部端子（出力電流検出端子）Ｔ４に接続されている。なお、外部端子Ｔ４は、コントローラＩＣ１００の外部において、センス電圧Ｖｓの印加端に接続されている。

このような構成とすることにより、外付けのダイオードＤｘが不要となるので、スイッチング電源装置１の小型化やコストダウンを図ることが可能となる。

＜第６実施形態＞
図７は、スイッチング電源装置の第６実施形態を示す回路ブロック図である。本実施形態のスイッチング電源装置１は、先出の第３実施形態をベースとしつつ、スイッチング出力部が降圧型から昇圧型に変更されている点に特徴を有する。そこで、第３実施形態と同様の構成要素については、図４と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施形態の特徴部分について重点的に説明する。

本実施形態のスイッチング電源装置１は、入力電圧Ｖｉを昇圧して所望の出力電圧Ｖｏを生成し、これを負荷Ｚ１に供給する非絶縁方式の昇圧型ＤＣ／ＤＣコンバータであり、コントローラＩＣ２００と、これに外付けされる種々のディスクリート部品（出力トランジスタＭ１、出力インダクタＬ２、整流ダイオードＤ２、出力キャパシタＣ１、分圧抵抗Ｒ１及びＲ２、センス抵抗Ｒｓ及びＲ３）と、を有する。

なお、コントローラＩＣ２００は、ＩＣ外部との電気的な接続を確立するための手段として、外部端子（電流センス端子）Ｔ５、外部端子（ゲート端子）Ｔ６、及び、外部端子（出力帰還端子）Ｔ３を有する。

まず、コントローラＩＣ２００外部の接続関係について説明する。出力インダクタＬ２の第１端は、入力電圧Ｖｉの入力端に接続されている。出力インダクタＬ２の第２端は、出力トランジスタＭ１（ここではＮＭＯＳＦＥＴ）のドレインに接続されている。出力トランジスタＭ１のソースは、外部端子Ｔ４とセンス抵抗Ｒ３の第１端（＝インダクタ電流検出電圧ＶＬの印加端）にそれぞれ接続されている。センス抵抗Ｒ３の第２端は、接地端に接続されている。出力トランジスタＭ１のゲートは、外部端子Ｔ６に接続されている。整流ダイオードＤ２（例えばショットキーバリアダイオード）のアノードは、出力トランジスタＭ１のドレインに接続されている。整流ダイオードＤ２のカソードは、出力電圧Ｖｏの出力端（＝負荷Ｚ１の高電位端）に接続されている。

このように接続された出力トランジスタＭ１、出力インダクタＬ２、整流ダイオードＤ２、及び、出力キャパシタＣ１は、昇圧型のスイッチング出力部を形成している。なお、その他の接続関係については、図４と同様である。

次に、コントローラＩＣ２００の内部構成と動作について説明する。コントローラＩＣ２００は、外部端子Ｔ３に印加される帰還電圧Ｖｆｂと所定の基準電圧Ｖｒｅｆとが一致するように、先述のスイッチング出力部（特に出力トランジスタＭ１）を制御するモノリシック半導体集積回路装置であり、エラーアンプ２０１と、位相補償フィルタ２０２と、クロック信号生成回路２０３と、スロープ電圧生成回路２０４と、ＰＷＭコンパレータ２０５と、論理回路２０６と、ゲート駆動回路２０７と、を有する。

なお、上記の各構成要素２０１〜２０７は、それぞれ、図４の各構成要素１０１〜１０７に相当するものであり、それぞれの動作は基本的に同一である。ただし、本実施形態のスイッチング電源装置１では、出力トランジスタＭ１がディスクリート部品とされていることから、出力トランジスタＭ１のゲート信号Ｇ１は、ゲート駆動回路２０７から外部端子Ｔ６を介して出力トランジスタＭ１のゲートに印加される形に変更されている。

また、本実施形態のスイッチング電源装置１では、外付けのセンス抵抗Ｒ３を用いてインダクタ電流検出電圧ＶＬ（＝ＩＬ×Ｒ３）が生成されていることから、コントローラＩＣ２００には、インダクタ電流検出電圧ＶＬの外部入力を受け付けるための外部端子Ｔ５が設けられている。

次に、上記構成から成るスイッチング電源装置１の基本動作（昇圧動作）について簡単に説明する。出力トランジスタＭ１がオン状態にされると、出力インダクタＬ２には、出力トランジスタＭ１を介して接地端に向けたインダクタ電流ＩＬが流れ、その電気エネルギが蓄えられる。このとき、出力トランジスタＭ１のドレインに現れるスイッチ電圧Ｖｓｗは、出力トランジスタＭ１を介してほぼ接地電位まで低下するので、整流バリアダイオードＤ２が逆バイアス状態となる。従って、出力キャパシタＣ１から出力トランジスタＭ１に向けて逆流電流が流れ込むことはない。

一方、出力トランジスタＭ１がオフ状態にされると、出力インダクタＬ２に生じた逆起力によって、そこに蓄積されていた電気エネルギが放出される。このとき、整流ダイオードＤ２は順バイアス状態となるので、整流ダイオードＤ２を介して流れる電流は、出力電圧Ｖｏの出力端から負荷Ｚ１に流れ込むとともに、出力キャパシタＣ１を介して接地端にも流れ込み、出力キャパシタＣ１を充電する。上記の動作が繰り返されることにより、負荷Ｚ１には、入力電圧Ｖｉを昇圧した出力電圧Ｖｏが供給される。

図８は、第６実施形態のスイッチング電源装置１において、Ｖｉ＝１２Ｖ、Ｌ２＝４７μＨ、Ｃ１＝２２μＦ、Ｒ１＝３３ｋΩ、Ｒ２＝９１０Ω、Ｒ３＝０．１Ω、Ｒｓ＝２．７Ω、Ｖｒｅｆ＝０．８Ｖとしたときの出力特性図である。なお、本図の横軸は出力電流Ｉｏ［Ａ］を示しており、本図の縦軸は出力電圧Ｖｏ［Ｖ］を示している。

本図で示したように、出力電圧Ｖｏが１１Ｖ〜２７Ｖの範囲内（すなわち、負荷Ｚ１が３７Ω〜９０Ωの範囲内）において、出力電流Ｉｏが常に０．３Ａ（＝０．８Ｖ／２．７Ω）となる定電流電源回路が実現されている。なお、本図の例では、センス抵抗Ｒｓの抵抗値を算出するに際して、ダイオードＤｘの順方向降下電圧Ｖｆｘを無視しているが、より正確に出力電流Ｉｏの目標値を設定したければ、ダイオードＤｘの順方向降下電圧Ｖｆｘも考慮に入れて、センス抵抗Ｒｓの抵抗値（＝（Ｖｒｅｆ＋Ｖｆｘ）／Ｉｏ）を調整する必要がある。

一方、無負荷状態（Ｉｏ＝０Ａ）では、定電圧制御が支配的となり、出力電圧Ｖｏがその上限値である３０Ｖ（＝０．８Ｖ×｛（３３ｋΩ＋９１０Ω）／９１０Ω｝）に制限される。なお、出力電圧Ｖｏの上限値については、分圧抵抗Ｒ２の抵抗値を調整することにより任意に設定することができる。

なお、昇圧型のスイッチング電源装置１において、センス電圧Ｖｓのみを外部端子Ｔ３に入力する構成（第２実施形態（図２）と同様の構成）を採用してしまうと、無負荷状態や軽負荷状態において、出力電圧Ｖｏが異常に高くなり、負荷Ｚ１に異常を来たすおそれがある。一方、本実施形態の構成であれば、無負荷状態や軽負荷状態において、出力電圧Ｖｏが上限値以下に制限されるので、上記のような不具合は生じない。

＜電子機器＞
図９は、スマートフォンの外観図である。本図のスマートフォンＸは、これまでに説明してきたスイッチング電源装置１と負荷Ｚ１を有する電子機器の一例である。例えば、スマートフォンＸのＬＥＤバックライトやバッテリを負荷Ｚ１とした場合、これらに電力供給を行う電源手段として、先述のスイッチング電源装置１を好適に用いることができる。

もちろん、本明細書中で提案したスイッチング電源装置は、上記のスマートフォンＸに限らず、種々の電子機器に広く適用し得ることは言うまでもない。

＜その他の変形例＞
また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。

また、上記実施形態では、コントローラＩＣによるスイッチング駆動方式として、ＰＷＭ駆動方式を例示して説明を行ったが、例えば、ＰＦＭ駆動方式（オン時間固定方式、オフ時間固定方式、または、ウィンドウコンパレータ方式など）など、他のスイッチング駆動方式を採用することも任意である。

また、スイッチング出力部の出力形態については、降圧型（第１〜第５実施形態）や昇圧型（第６実施形態）に限らず、昇降圧型としてもよい。

また、スイッチング出力部の整流方式についても、上記実施形態のダイオード整流方式に限定されるものではなく、これに代えて同期整流方式を用いることもできる。なお、同期整流方式を採用する場合には、整流ダイオードを同期整流トランジスタに置き換えた上で、出力トランジスタと同期整流トランジスタを相補的にオン／オフさせてやればよい。なお、上記した「相補的」という文言は、出力トランジスタと同期整流トランジスタのオン／オフ状態が完全に逆転している場合だけでなく、両トランジスタの同時オフ期間（デッドタイム）が設けられている場合も含む。

このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

＜絶縁型スイッチング電源装置＞
図１０は、絶縁型スイッチング電源装置の全体構成を示すブロック図である。本構成例の絶縁型スイッチング電源装置１ａは、一次回路系１ｐ（ＧＮＤ１系）と二次回路系１ｓ（ＧＮＤ２系）との間を電気的に絶縁しつつ、商用交流電源ＰＷから供給される交流電圧Ｖａｃを直流の出力電圧Ｖｏに変換して負荷Ｚに供給するフライバック方式の絶縁型ＡＣ／ＤＣコンバータであり、トランス１０と、コントローラＩＣ２０と、出力トランジスタ３０と、センス抵抗４０と、ＡＣ／ＤＣ変換部５０と、電源電圧生成部６０と、出力電圧生成部７０と、出力帰還部８０と、フォトカプラ９０と、を有する。

トランス１０は、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ互いに逆極性で磁気結合された一次巻線１１（巻数Ｎｐ）と二次巻線１２（巻数Ｎｓ）を含む。一次巻線１１の第１端は、入力電圧Ｖｉの印加端に接続されている。一次巻線１１の第２端は、出力トランジスタ３０とセンス抵抗４０を介して一次回路系１ｐの接地端ＧＮＤ１に接続されている。二次巻線１２の第１端は、出力電圧生成部７０を介して出力電圧Ｖｏの印加端（＝負荷Ｚの高電位端）に接続されている。二次巻線１２の第２端は、二次回路系１ｓの接地端ＧＮＤ２に接続されている。なお、巻数Ｎｐ及びＮｓについては、所望の出力電圧Ｖｏが得られるように任意に調整すればよい。例えば、巻数Ｎｐが多いほど又は巻数Ｎｓが少ないほど出力電圧Ｖｏは低くなり、逆に、巻数Ｎｐが少ないほど又は巻数Ｎｓが多いほど出力電圧Ｖｏは高くなる。また、トランス１０は、一次巻線１１及び二次巻線１２に加えて補助巻線１３を含む。補助巻線１３は、コントローラＩＣ２０の電源電圧Ｖｃｃを生成する際に利用される。

コントローラＩＣ２０は、一次回路系１ｐに設けられたモノリシック半導体集積回路装置であり、トランス１０の駆動主体となる。コントローラＩＣ２０は、帰還電流Ｉｆｂ１とセンス電圧Ｖｃｓに応じて、出力トランジスタ３０のゲート信号Ｇ１１を生成する。また、コントローラＩＣ２０は、装置外部との電気的な接続を確立するための手段として外部端子Ｔ１１〜Ｔ１５を有する。本図では、出力トランジスタ３０のゲートが接続される外部端子（ゲート駆動端子）Ｔ１１、センス電圧Ｖｃｓが印加される外部端子（一次電流検出端子）Ｔ１２、接地端ＧＮＤ１が接続される外部端子（接地端子）Ｔ１３、電源電圧Ｖｃｃが印加される外部端子（電源端子）Ｔ１４、及び、帰還電流Ｉｆｂ１が流される外部端子（出力帰還端子）Ｔ１５の５本を代表的に描写したが、上記以外の外部端子を設けても構わない。

出力トランジスタ３０は、一次回路系１ｐに設けられたスイッチ素子であり、入力電圧Ｖｉの印加端から一次巻線１１を介して接地端ＧＮＤ１に至る電流経路をゲート信号Ｇ１１に応じて導通／遮断することにより、一次巻線１１に流れる一次電流Ｉｐをオン／オフさせる。なお、本構成例では、出力トランジスタ３０として、高耐圧のＮチャネル型ＭＯＳ［metal oxide semiconductor］電界効果トランジスタが用いられている。その接続関係について述べると、出力トランジスタ３０のドレインは、一次巻線１１の第２端に接続されている。出力トランジスタ３０のソースは、センス抵抗４０を介して接地端ＧＮＤ１に接続されている。出力トランジスタ３０のゲートは、外部端子Ｔ１１（＝ゲート信号Ｇ１１の印加端）に接続されている。出力トランジスタ３０は、ゲート信号Ｇ１１がハイレベルであるときにオンとなり、ゲート信号Ｇ１１がローレベルであるときにオフとなる。

センス抵抗４０（抵抗値：Ｒ４０）は、出力トランジスタ３０のソースと接地端ＧＮＤ１との間に接続されており、一次電流Ｉｐに応じたセンス電圧Ｖｃｓ（＝Ｉｐ×Ｒ４０）を生成する。

ＡＣ／ＤＣ変換部５０は、一次回路系１ｐに設けられており、交流電圧Ｖａｃから直流（脈流）の入力電圧Ｖｉを生成する。例えば、ＡＣ／ＤＣ変換部５０は、コモンモードフィルタ５１と、ダイオードブリッジ５２と、キャパシタ５３及び５４を含む。コモンモードフィルタ５１は、交流電圧Ｖａｃのコモンモードノイズを除去する。ダイオードブリッジ５２は、交流電圧Ｖａｃを全波整流して入力電圧Ｖｉを生成する。キャパシタ５３は、交流電圧Ｖａｃの高調波ノイズを除去する。キャパシタ５４は、入力電圧Ｖｉを平滑化する。なお、ＡＣ／ＤＣ変換部５０には、フューズなどの保護素子を含めてもよい。

ただし、絶縁型スイッチング電源装置１ａに対して直流の入力電圧Ｖｉが供給される場合には、ＡＣ／ＤＣ変換部５０を割愛することができる。その場合、絶縁型スイッチング電源装置１ａをフライバック方式の絶縁型ＤＣ／ＤＣコンバータとして理解すればよい。

電源電圧生成部６０は、一次回路系１ｐに設けられた整流平滑回路であり、整流用のダイオード６１と平滑用のキャパシタ６２を含む。その接続関係について述べると、ダイオード６１のアノードは、補助巻線１３の第１端に接続されている。ダイオード６１のカソードとキャパシタ６２の第１端は、いずれもコントローラＩＣ２０の外部端子Ｔ１４に接続されている。キャパシタ６２の第２端は、接地端ＧＮＤ１に接続されている。本構成から成る電源電圧生成部６０は、補助巻線１３に生じる誘起電圧Ｖａｕｘを整流及び平滑してコントローラＩＣ２０の電源電圧Ｖｃｃを生成し、これをコントローラＩＣ２０の外部端子Ｔ１４に印加する。なお、一次巻線１１と補助巻線１３との巻線比については、コントローラＩＣ２０の動作に必要な電源電圧Ｖｃｃを鑑みて適宜設定すればよい。

出力電圧生成部７０は、二次回路系１ｓに設けられた整流平滑回路であり、整流用のダイオード７１と平滑用のキャパシタ７２を含む。その接続関係について述べると、ダイオード７１のアノードは、二次巻線１２の第１端に接続されている。ダイオード７１のカソードとキャパシタ７２の第１端は、いずれも出力電圧Ｖｏの印加端に接続されている。キャパシタ７２の第２端は、接地端ＧＮＤ２に接続されている。本構成から成る出力電圧生成部７０は、二次巻線１２に生じる誘起電圧を整流・平滑して出力電圧Ｖｏを生成する。

出力帰還部８０は、二次回路系１ｓに設けられており、出力電圧Ｖｏまたは出力電流Ｉｏに応じた二次側の帰還電流Ｉｆｂ２を生成して、これをフォトカプラ９０に出力する。なお、出力帰還部８０の内部構成及び動作については、後ほど詳細に説明する。

フォトカプラ９０は、二次回路系１ｓに設けられた発光ダイオード９１と、一次回路系１ｐに設けられたフォトトランジスタ９２とを含み、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、二次回路系１ｓから一次回路系１ｐへの信号伝達を行う。より具体的に述べると、フォトカプラ９０は、帰還電流Ｉｆｂ２に応じた輝度で発光ダイオード９１を発光することにより、帰還電流Ｉｆｂ２を光信号に変換し、さらに、その光信号をフォトトランジスタ９２で検出することにより、一次側の帰還電流Ｉｆｂ１として再変換する。従って、帰還電流Ｉｆｂ１は、帰還電流Ｉｆｂ２と同様の挙動で変動する。

なお、上記構成から成る絶縁型スイッチング電源装置１ａにおいて、トランス１０、出力トランジスタ３０、及び、出力電圧生成部７０は、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、一次回路系１ｐからの電力供給を受けて二次回路系１ｓに設けられた負荷Ｚに出力電圧Ｖｏ及び出力電流Ｉｏを供給するスイッチング出力部として機能する。

＜基本動作＞
次に、上記構成から成る絶縁型スイッチング電源装置１ａの基本動作について、簡単に説明する。ゲート信号Ｇ１１がハイレベルに立ち上がると、出力トランジスタ３０がオンとなる。出力トランジスタ３０のオン期間中には、入力電圧Ｖｉの印加端から一次巻線１１、出力トランジスタ３０、及び、センス抵抗４０を介して接地端ＧＮＤ１に向けた一次電流Ｉｐが流れるので、一次巻線１１に電気エネルギが蓄えられる。

その後、ゲート信号Ｇ１１がローレベルに立ち下げられると、出力トランジスタ３０がオフとなる。出力トランジスタ３０のオフ期間中には、一次巻線１１と磁気結合された二次巻線１２に誘起電圧が発生し、二次巻線１２からダイオード７１を介して接地端ＧＮＤ２に向けた二次電流Ｉｓが流れる。このとき、負荷Ｚには、二次巻線１２の誘起電圧を半波整流した出力電圧Ｖｏが供給される。

以降も、所定のスイッチング周波数ｆｓｗでゲート信号Ｇ１１がパルス駆動されることにより、上記と同様のスイッチング動作が繰り返される。

このように、本構成例の絶縁型スイッチング電源装置１ａによれば、一次回路系１ｐと二次回路系１ｓとの間を電気的に絶縁しつつ、交流電圧Ｖａｃから出力電圧Ｖｏを生成して負荷Ｚに供給することができる。

＜コントローラＩＣ＞
図１１は、コントローラＩＣ２０の一構成例を示すブロック図である。本構成例のコントローラＩＣ２０には、電流／電圧変換回路２１と、クロック信号生成回路２２と、スロープ電圧生成回路２３と、ＰＷＭ［pulse width modulation］コンパレータ２４と、論理回路２５と、ゲート駆動回路２６と、が集積化されている。

なお、コントローラＩＣ２０には、上記した回路要素のほか、各種保護回路（低入力誤動作防止回路、温度保護回路、過電流保護回路、過電圧保護回路など）を適宜組み込んでも構わない。

電流／電圧変換回路２１は、外部端子Ｔ１５に流れる帰還電圧Ｉｆｂ１に応じた帰還電圧Ｖ１１を生成する。帰還電圧Ｖ１１は、例えば、帰還電流Ｉｆｂ１が大きいほど低くなり、帰還電流Ｉｆｂ１が小さいほど高くなる。なお、上記動作を実現するための最もシンプルな回路構成としては、例えば、定電圧Ｖｒｅｇの印加端と外部端子Ｔ１５との間に抵抗（抵抗値：Ｒ）を接続しておき、外部端子Ｔ１５に現れる端子電圧（＝Ｖｒｅｇ−Ｉｆｂ１×Ｒ）を帰還電圧Ｖ１１として出力する構成が考えられる。

クロック信号生成回路２２は、所定のスイッチング周波数ｆｓｗでパルス駆動される矩形波状のクロック信号Ｓ１１を生成する。

スロープ電圧生成回路２３は、クロック信号Ｓ１１に同期して、三角波状、鋸波状、または、ｎ次スロープ波状（例えばｎ＝２）のスロープ電圧Ｖ１２を生成する。また、スロープ電圧生成回路２３は、外部端子Ｔ１２に入力されるセンス電圧Ｖｃｓ（＝一次電流Ｉｐの挙動を模擬した電圧信号）に応じてスロープ電圧Ｖ１２にオフセットを与える機能も備えている。このようなオフセット機能を具備することにより、電流モード制御による出力帰還制御が行われるので、出力帰還ループの安定性を高めるとともに、負荷変動時の過渡応答特性を向上することが可能となる。ただし、電圧モード制御による出力帰還制御で足りる場合には、センス抵抗４０や外部端子Ｔ１２を割愛して、コントローラＩＣ２０の回路構成をより簡略化することも可能である。

ＰＷＭコンパレータ２４は、反転入力端（−）に印加される帰還電圧Ｖ１１と非反転入力端（＋）に印加されるスロープ電圧Ｖ１２とを比較して比較信号Ｓ１２を生成する。比較信号Ｓ１２は、スロープ電圧Ｖ１２が帰還電圧Ｖ１１よりも低いときにローレベルとなり、スロープ電圧Ｖ１２が帰還電圧Ｖ１１よりも高いときにハイレベルとなる。

論理回路２５は、セット端（Ｓ）に入力されるクロック信号Ｓ１１とリセット端（Ｒ）に入力される比較信号Ｓ１２に応じて、ＰＷＭ信号Ｓ１３を生成するＲＳフリップフロップである。ＰＷＭ信号Ｓ１３は、クロック信号Ｓ１１のパルスエッジでハイレベルにセットされ、比較信号Ｓ１２のパルスエッジでローレベルにリセットされる。

ゲート駆動回路２６は、ＰＷＭ信号Ｓ１３の入力を受け付けて、ゲート信号Ｇ１１を生成する。ゲート信号Ｇ１１は、ＰＷＭ信号Ｓ１３がハイレベルであるときにローレベルとなり、ＰＷＭ信号Ｓ１３がローレベルであるときにハイレベルとなる。

＜出力帰還部（第１実施例）＞
図１２は、出力帰還部８０の第１実施例を示す回路図である。本実施例の出力帰還部８０は、シャントレギュレータ８１と、抵抗ｒ１〜ｒ５と、キャパシタｃ１と、を含む。

シャントレギュレータ８１のカソードＣは、発光ダイオード９１のカソードに接続されている。シャントレギュレータ８１のアノードＡは、接地端ＧＮＤ２に接続されている。抵抗ｒ１は、出力電圧Ｖｏの出力端とシャントレギュレータ８１のゲートＧ（＝制御端子に相当）との間に接続されている。抵抗ｒ２は、シャントレギュレータ８１のゲートＧと接地端ＧＮＤ２との間に接続されている。抵抗ｒ３は、出力電圧Ｖｏの出力端と発光ダイオード９１のアノードとの間に接続されている。抵抗ｒ４は、発光ダイオード９１のアノードとカソードとの間に接続されている。抵抗ｒ５とキャパシタｃ１は、シャントレギュレータ８１のゲートＧとカソードＣとの間に直列接続されている。

上記構成から成る出力帰還部８０において、出力電圧Ｖｏの出力端と接地端ＧＮＤ２との間に直列接続された抵抗ｒ１及びｒ２は、相互間の接続ノードから出力電圧Ｖｏの分圧電圧Ｖｄ（＝Ｖｏ×｛ｒ２／（ｒ１＋ｒ２）｝）を出力する分圧回路として機能する。

抵抗ｒ３は、発光ダイオード９１に流れる帰還電流Ｉｆｂ２を制限するために設けられている。なお、抵抗ｒ３の抵抗値は、１ｋΩ〜２ｋΩに設定すればよい。

抵抗ｒ４は、シャントレギュレータ８１に最低限のバイアス電流Ｉｂを流し続けるために設けられている。なお、抵抗ｒ４の抵抗値は、バイアス電流Ｉｂの設定値（例えば１ｍＡ）と発光ダイオード９１の順方向降下電圧Ｖｆ（例えば１Ｖ）を鑑みて、例えば１ｋΩ（＝Ｖｆ／Ｉｂ＝１Ｖ／１ｍＡ）に設定すればよい。

抵抗ｒ５とキャパシタｃ１は、出力帰還ループの位相補償回路として設けられている。例えば、抵抗ｒ５の抵抗値を１０ｋΩ〜３０ｋΩとし、キャパシタｃ１の容量値を０．１μＦとすればよい。

シャントレギュレータ８１は、ゲートＧに印加される分圧電圧Ｖｄに応じて、カソードＣに流れるカソード電流Ｉｃ（延いては発光ダイオード９１に流れる帰還電流Ｉｆｂ２）を制御する。

図１３は、シャントレギュレータ８１の一構成例を示した回路図である。本構成例のシャントレギュレータ８１は、オペアンプ８１ａと、ｎｐｎ型バイポーラトランジスタ８１ｂと、ダイオード８１ｃと、電圧源８１ｄと、を含む。

オペアンプ８１ａの第１電源端（高電位側）は、シャントレギュレータ８１のカソードＣに相当する。オペアンプ８１ａの第２電源端（低電位側）は、シャントレギュレータ８１のアノードＡに相当する。オペアンプ８１ａの非反転入力端（＋）は、シャントレギュレータ８１のゲートＧに相当する。

トランジスタ８１ｂのコレクタは、オペアンプ８１ａの第１電源端に接続されている。トランジスタ８１ｂのエミッタは、オペアンプ８１ａの第２電源端に接続されている。トランジスタ８１ｂのベースは、オペアンプ８１ａの出力端に接続されている。

ダイオード８１ｃのカソードは、オペアンプ８１ａの第１電源端に接続されている。ダイオード８１ｃのアノードは、オペアンプ８１ａの第２電源端に接続されている。

電圧源８１ｄの正極端は、オペアンプ８１ａの反転入力端（−）に接続されている。電圧源８１ｄの負極端は、オペアンプ８１ａの第２電源端に接続されている。

上記構成から成るシャントレギュレータ８１において、オペアンプ８１ａは、シャントレギュレータ８１のゲートＧに入力される分圧電圧Ｖｄと、電圧源８１ｄで生成される内部基準電圧ＶＲＥＦ（例えば２．４９５Ｖ）とがイマジナリショートするように、トランジスタ８１ｂの導通度を制御する。従って、トランジスタ８１ｂのコレクタ電流（延いてはシャントレギュレータ８１のカソード電流Ｉｃ）は、Ｖｄ＞ＶＲＥＦであるときに増大し、Ｖｄ＜ＶＲＥＦであるときに減少する。

すなわち、Ｖｄ＞ＶＲＥＦであるときには、シャントレギュレータ８１のカソード電流Ｉｃが増大して、発光ダイオード９１に流れる帰還電流Ｉｆｂ２が増大する。従って、フォトトランジスタ９２に流れる帰還電流Ｉｆｂ１も増大するので、コントローラＩＣ２０の内部で生成される帰還電圧Ｖ１が低下し、帰還電圧Ｖ１とスロープ電圧Ｖ２との交差タイミングが早まる。その結果、ＰＷＭ信号Ｓ２の立上りタイミングが早くなり、出力トランジスタ３０のオン時間が短くなるので、出力電圧Ｖｏが低下する。

逆に、Ｖｄ＜ＶＲＥＦであるときには、シャントレギュレータ８１のカソード電流Ｉｃが減少して、発光ダイオード９１に流れる帰還電流Ｉｆｂ２が減少する。従って、フォトトランジスタ９２に流れる帰還電流Ｉｆｂ１も減少するので、コントローラＩＣ２０の内部で生成される帰還電圧Ｖ１が上昇し、帰還電圧Ｖ１とスロープ電圧Ｖ２との交差タイミングが遅れる。その結果、ＰＷＭ信号Ｓ２の立上りタイミングが遅くなり、出力トランジスタ３０のオン時間が長くなるので、出力電圧Ｖｏが上昇する。

上記の出力帰還動作により、出力電圧Ｖｏは所定の目標値（＝ＶＲＥＦ×｛（ｒ１＋ｒ２）／ｒ２｝に維持されるようになる。このように、第１実施例の出力帰還部８０を用いた場合には、絶縁型スイッチング電源装置１ａが定電圧電源回路として機能する。

＜出力帰還部（第２実施例）＞
図１４は、出力帰還部８０の第２実施例を示す回路図である。本実施例の出力帰還部８０は、第１実施例をベースとしつつ、絶縁型スイッチング電源装置１ａが定電圧電源回路としてだけでなく定電流電源回路としても機能するように、出力帰還部８０に新規の回路要素に追加したものである。そこで、第１実施例と同様の構成要素については、図１２と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施例の特徴部分について重点的に説明する。

本実施例の出力帰還部８０は、先出のシャントレギュレータ８１と各種ディスクリート部品（＝抵抗ｒ１〜ｒ５及びキャパシタｃ１）に加えて、センス抵抗ｒｓと、定電圧生成回路８２と、増幅回路８３と、分圧回路８４と、ダイオードｄｘと、をさらに含む。

センス抵抗ｒｓは、負荷Ｚの低電位端と接地端ＧＮＤ２との間に接続されており、負荷Ｚから接地端ＧＮＤ２に向けて流れる出力電流Ｉｏをセンス電圧Ｖｓに変換する。なお、センス電圧Ｖｓは、出力電流Ｉｏに比例した電圧信号（＝Ｉｏ×ｒｓ）となる。例えば、Ｉｏ＝１Ａ、ｒｓ＝０．１Ωとした場合には、Ｖｓ＝０．１Ｖとなる。

定電圧生成回路８２は、出力電圧Ｖｏから所望の定電圧Ｖｒｅｇ（例えば５Ｖ）を生成する電源回路であり、例えば３端子レギュレータＩＣを好適に用いることができる。

増幅回路８３は、センス電圧Ｖｓをゲインα（＞１）で増幅して増幅センス電圧Ｖｓ２（＝α×Ｖｓ２）を生成する回路であり、オペアンプＡ１と抵抗Ｒ１１〜Ｒ１４を含む。オペアンプＡ１の第１電源端（高電位側）は、定電圧Ｖｒｅｇの印加端（＝定電圧生成回路８２の出力端）に接続されている。オペアンプＡ１の第２電源端（低電位側）は、接地端ＧＮＤ２に接続されている。抵抗Ｒ１１は、オペアンプＡ１の反転入力端（−）とセンス抵抗Ｒｓの低電位端との間に接続されている。抵抗Ｒ１２は、オペアンプＡ１の非反転入力端（＋）とセンス抵抗Ｒｓの高電位端との間に接続されている。抵抗Ｒ１３は、オペアンプＡ１の反転入力端（−）と出力端との間に接続されている。抵抗Ｒ１４は、オペアンプＡ１の非反転入力端（＋）と接地端ＧＮＤ２との間に接続されている。

このような増幅回路８３を設けることにより、センス電圧Ｖｓがシャントレギュレータ８１の内部基準電圧ＶＲＥＦに対して非常に低い電圧であっても、これを適切に増幅することにより、シャントレギュレータ８１のゲート入力レンジに適合させることができる。

例えば、Ｒ１１＝Ｒ１２＝１０ｋΩ、Ｒ１３＝Ｒ１４＝３００ｋΩに設定すると、α＝３０（＝Ｒ１３／Ｒ１１）となる。従って、０．１Ｖ程度のセンス電圧Ｖｓを３Ｖ程度まで引き上げることができるので、内部基準電圧ＶＲＥＦ（＝２．４９５Ｖ）との比較参照に用いることが可能となる。

なお、センス抵抗ｒｓの抵抗値を大きく設定して、センス電圧Ｖｓ自体を高めることにより、増幅回路８３を割愛することも理論上は可能である。ただし、出力電流Ｉｏが大きい場合には、電力ロスや発熱が問題となり得るので、十分に留意すべきである。

分圧回路８４は、増幅センス電圧Ｖｓ２を任意の分圧比β（＜１）で分圧して分圧センス電圧Ｖｓ３（＝β×Ｖｓ２）を生成する回路ブロックであり、可変抵抗Ｒａ及びＲｂを含む。可変抵抗Ｒａ及びＲｂは、増幅センス電圧Ｖｓ２の印加端（＝増幅回路８３の出力端）と接地端ＧＮＤ２との間に直列接続されており、相互間の接続ノードから分圧センス電圧Ｖｓ３（＝Ｖｓ２×｛Ｒｂ／（Ｒａ＋Ｒｂ）｝）を出力する。

このような分圧回路８４を設けることにより、可変抵抗Ｒａ及びＲｂの抵抗値を任意に設定することにより、分圧センス電圧Ｖｓ３の電圧値を微調整することが可能となる。ただし、分圧回路８４は、必須の構成要素ではなく、例えば、増幅回路８３のゲインαを任意に設定することができるのであれば、分圧回路８４を割愛することが可能である。

ダイオードｄｘのアノードは、分圧センス電圧Ｖｓ３の印加端（＝分圧回路８４の出力端）に接続されている。また、ダイオードｄｘのカソードは、シャントレギュレータ８１のゲートＧに接続されている。

すなわち、本実施例の出力帰還部８０では、シャントレギュレータ８１のゲートＧに印加される制御電圧として、出力電圧Ｖｏに応じた分圧電圧Ｖｄと、出力電流Ｉｏに応じた分圧センス電圧Ｖｓ３（より正確にはＶｓ３−Ｖｆｘ、ただし、Ｖｆｘはダイオードｄｘの順方向降下電圧）のうち、より高い方が支配的となる。

例えば、出力電流Ｉｏが所定値（＝（Ｖｄ＋Ｖｆｘ）／（ｒｓ×α×β））よりも大きい重負荷状態では、センス電圧（Ｖｓ３−Ｖｆｘ）が分圧電圧Ｖｄよりも高くなる。従って、シャントレギュレータ８１では、分圧センス電圧（Ｖｓ３−Ｖｆｘ）が内部基準電圧ＶＲＥＦと一致するように、カソード電流Ｉｃの生成制御が行われる。その結果、絶縁型スイッチング電源装置１ａが定電流電源回路として動作するので、出力電流Ｉｏが目標値（＝（ＶＲＥＦ＋Ｖｆｘ）／（ｒｓ×α×β））に維持される。

一方、出力電流Ｉｏが上記の所定値（＝（Ｖｄ＋Ｖｆｘ）／（ｒｓ×α×β））よりも小さい無負荷状態または軽負荷状態では、分圧電圧Ｖｄがセンス電圧（Ｖｓ３−Ｖｆｘ）よりも高くなる。従って、シャントレギュレータ８１では、分圧電圧Ｖｄが内部基準電圧ＶＲＥＦと一致するように、カソード電流Ｉｃの生成制御が行われる。その結果、絶縁型スイッチング電源装置１ａが定電圧電源回路として動作するので、出力電圧Ｖｏが目標値（＝ＶＲＥＦ×｛（ｒ１＋ｒ２）／ｒ２｝）に維持される。

なお、上記の無負荷状態または軽負荷状態では、ダイオードｄｘが逆バイアス状態となる。従って、分圧電圧Ｖｄの印加端から分圧センス電圧Ｖｓ３の印加端に向けて電流が流れることはない。

このように、本実施例の出力帰還部８０を備えた絶縁型スイッチング電源装置１ａであれば、単一の出力帰還端子（外部端子Ｔ１５）しか持たないコントローラＩＣ２０を用いて定電流制御と定電圧制御の双方を実現することが可能となる。

特に、本実施例の出力帰還部８０を用いれば、無負荷状態や軽負荷状態であっても、出力電圧Ｖｏが所定の上限値（＝ＶＲＥＦ×｛（ｒ１＋ｒ２）／ｒ２｝）までしか上昇しなくなるので、負荷Ｚへの悪影響を軽減することが可能となる。

なお、負荷Ｚとして、定電流制御を必要とする電流駆動型発光素子（ＬＥＤ素子など）やバッテリが接続される場合には、高効率化や安全性向上の観点から、本実施形態を採用することが非常に有効であり、今後も益々利用範囲の拡大を期待することができる。

図１５は、第２実施例の出力帰還部８０を備えた絶縁型スイッチング電源装置１ａにおいて、出力電流Ｉｏの目標値が１Ａと設定されているとき（例えば、Ｒ１１＝Ｒ１２＝１０ｋΩ、Ｒ１３＝Ｒ１４＝３００ｋΩ、Ｒａ＝５１０Ω、Ｒｂ＝２．７ｋΩ、ｒｓ＝０．１Ω、ＶＲＥＦ＝２．４９５Ｖであるとき）の出力特性図である。なお、本図の横軸は出力電流Ｉｏ［Ａ］を示しており、本図の縦軸は出力電圧Ｖｏ［Ｖ］を示している。

本図で示したように、出力電圧Ｖｏが６Ｖ〜２０Ｖの範囲内において、出力電流Ｉｏが常に１Ａとなる定電流電源回路が実現されている。また、本図では、出力電圧Ｖｏが５Ｖ以下になると、保護回路が働いて出力電流Ｉｏがカットされる様子が描写されている。

＜出力帰還部（第３実施例）＞
図１６は、出力帰還部８０の第３実施例を示す回路図である。本実施例の出力帰還部８０は、先出の第２実施例をベースとしつつ、さらに、ダイオードｄｙが追加されている点に特徴を有する。そこで、第２実施例と同様の構成要素については、図１４と同一の符号を付すことにより重複した説明を割愛し、以下では、本実施例の特徴部分について重点的に説明する。

ダイオードｄｙのアノードは、抵抗ｒ１及びｒ２相互間の接続ノード（＝分圧電圧Ｖｄの印加端）に接続されている。ダイオードｄｙのカソードは、シャントレギュレータ８１のゲートＧに接続されている。このような構成とすることにより、分圧電圧（Ｖｄ−Ｖｆｙ、ただし、Ｖｆｙはダイオードｄｙの順方向降下電圧）と、分圧センス電圧（Ｖｓ３−Ｖｆｘ）との比較結果に応じて、定電流制御と定電圧制御が切り替わる。従って、Ｖｆｘ＝Ｖｆｙとなるように、ダイオードｄｘ及びｄｙのペア性を取っておけば、ダイオードＯＲ動作時において、順方向降下電圧Ｖｆｘ及びＶｆｙを考慮する必要がなくなるので、分圧電圧Ｖｄと分圧センス電圧Ｖｓ３とを純粋に比較することが可能となる。

なお、ダイオードｄｙの追加に伴い、定電圧制御時における出力電圧Ｖｏの目標値には順方向降下電圧Ｖｆｙの項が含まれる形となる（＝（ＶＲＥＦ＋Ｖｆｙ）×｛（ｒ１＋ｒ２）／ｒ２｝）となる。

＜バッテリ充電装置＞
図１７は、バッテリ充電装置への適用例を示すブロック図である。本構成例のバッテリ充電装置ＢＣは、商用交流電源ＰＷから交流電圧Ｖａｃ（例えばＡＣ８５Ｖ〜２７５Ｖ）の供給を受けて動作し、先述の絶縁型スイッチング電源装置１ａ（特に、出力帰還部８０として第２実施例（図１４）または第３実施例（図１６）を採用したもの）を用いて、リチウムイオンバッテリＢの充電制御（＝出力電圧Ｖｏ及び出力電流Ｉｏの供給）を行う。

なお、本図の例において、リチウムイオンバッテリＢは、４つのバッテリセルＢ１〜Ｂ４を直列接続することにより構成されている。バッテリセルＢ１〜Ｂ４は、それぞれ、３Ｖ〜４．２Ｖの電圧範囲で使用される。より具体的に述べると、バッテリセルＢ１〜Ｂ４の放電完了電圧は３Ｖであり、放電完了電圧がこれより低くなることは禁止されている。一方、バッテリセルＢ１〜Ｂ４の満充電電圧は４．２Ｖであり、満充電電圧がこれより高くなることも禁止されている。

従って、４つのバッテリセルＢ１〜Ｂ４を直列接続して成るリチウムイオンバッテリＢに供給される出力電圧Ｖｏは、１２Ｖ〜１６．８Ｖの電圧範囲で制御する必要がある。

図１８は、出力電流Ｉｏの目標値を１Ａとし、出力電圧Ｖｏの上限値を１６．８Ｖとして設定したとき（例えば、Ｒ１１＝Ｒ１２＝１０ｋΩ、Ｒ１３＝Ｒ１４＝３００ｋΩ、Ｒａ＝５１０Ω、Ｒｂ＝２．７ｋΩ、ｒｓ＝０．１Ω、ｒ１＝４７．１２５ｋΩ、ｒ２＝８．２ｋΩ、ＶＲＥＦ＝２．４９５Ｖであるとき）の出力特性図である。なお、本図の横軸は出力電流Ｉｏ［Ａ］を示しており、本図の縦軸は出力電圧Ｖｏ［Ｖ］を示している。

本図で示したように、無負荷状態における出力電圧Ｖｏの上限値を１６．８Ｖに設定しておけば、リチウムイオンバッテリＢを一定の出力電流Ｉｏで充電していき、これが満充電状態となった時点で、何ら複雑な処理を要することなく、自動的に出力電圧Ｖｏを所定の上限値（＝１６．８Ｖ）に制限することができる。

特に、ＡＣ／ＤＣ変換部５０を備えた絶縁型スイッチング電源装置１ａであれば、交流電力の供給を受けて、リチウムイオンバッテリＢの充電制御を行うことができるので、非常に効率が良く、省電力化を実現することが可能となる。

＜ＬＥＤ照明装置＞
図１９Ａ〜図１９Ｃは、それぞれ、ＬＥＤ照明装置への適用例を示す外観図である。図１９Ａには、電球形ＬＥＤランプＹ１、環形ＬＥＤランプＹ２、及び、直管形ＬＥＤランプＹ３が示されている。また、図１９Ｂには、ＬＥＤシーリングライトＹ４が示されており、図１９Ｃには、ＬＥＤダウンライトＹ５が示されている。これらのＬＥＤ照明装置Ｙ１〜Ｙ５には、商用交流電源から交流電力の供給を受けてＬＥＤの定電流制御を行うことのできる電源手段を設けることが望ましい。このような電源手段としては、正に、これまでに説明してきた絶縁型スイッチング電源装置ａ１が好適であると言える。

＜その他の変形例＞
なお、本明細書中で提案した絶縁型スイッチング電源装置１ａは、上記したバッテリ充電装置Ａや各種のＬＥＤ照明装置Ｙ１〜Ｙ５にのみ適用されるものではなく、定電流制御を必要とする負荷を備えた電子機器全般に広く適用することができる。

また、本明細書中に開示されている種々の技術的特徴は、上記実施形態のほか、その技術的創作の主旨を逸脱しない範囲で種々の変更を加えることが可能である。例えば、バイポーラトランジスタとＭＯＳ電界効果トランジスタとの相互置換や、各種信号の論理レベル反転は任意である。

例えば、上記実施形態では、フライバック方式の絶縁型スイッチング電源装置を例に挙げて説明を行ったが、本発明の適用対象はこれに限定されるものではなく、例えば、フォワード方式の絶縁型スイッチング電源装置にも本発明を適用することが可能である。

また、上記実施形態では、コントローラＩＣによるスイッチング駆動方式として、ＰＷＭ駆動方式を例示して説明を行ったが、例えば、ＰＦＭ駆動方式（オン時間固定方式、オフ時間固定方式、または、ウィンドウコンパレータ方式など）など、他のスイッチング駆動方式を採用することも任意である。

このように、上記実施形態は、全ての点で例示であって、制限的なものではないと考えられるべきであり、本発明の技術的範囲は、上記実施形態の説明ではなく、特許請求の範囲によって示されるものであり、特許請求の範囲と均等の意味及び範囲内に属する全ての変更が含まれると理解されるべきである。

本明細書中に開示されている発明は、例えば、定電流制御を必要とするＬＥＤ照明装置やバッテリ充電装置の電源手段として好適に利用することが可能である。

１ スイッチング電源装置
１００、２００ コントローラＩＣ
１０１、２０１ エラーアンプ
１０２、２０２ 位相補償フィルタ
１０２ａ、２０２ａ 抵抗
１０２ｂ、２０２ｂ キャパシタ
１０３、２０３ クロック信号生成回路
１０４、２０４ スロープ電圧生成回路
１０５、２０５ ＰＷＭコンパレータ
１０６、２０６ 論理回路（ＲＳフリップフロップ）
１０７、２０７ ゲート駆動回路
１０８ 出力トランジスタ
１０９ センストランジスタ
１１０ センス抵抗
１１１ センスアンプ
１１２ ダイオード
Ｌ１、Ｌ２ 出力インダクタ
Ｄ１、Ｄ２ 整流ダイオード
Ｍ１ 出力トランジスタ
Ｃ１ 出力キャパシタ
Ｒ１、Ｒ２ 分圧抵抗（第１抵抗、第２抵抗に相当）
Ｒｓ、Ｒ３ センス抵抗
Ｄｘ、Ｄｙ ダイオード（第１ダイオード、第２ダイオードに相当）
Ｚ１ 負荷
Ｔ１〜Ｔ７ 外部端子
Ｘ スマートフォン
１ａ 絶縁型スイッチング電源装置
１ｐ 一次回路系（ＧＮＤ１系）
１ｓ 二次回路系（ＧＮＤ２系）
１０ トランス
１１ 一次巻線
１２ 二次巻線
１３ 補助巻線
２０ コントローラＩＣ
２１ 電流／電圧変換回路
２２ クロック信号生成回路
２３ スロープ電圧生成回路
２４ ＰＷＭコンパレータ
２５ 論理回路（ＲＳフリップフロップ）
２６ ゲート駆動回路
３０ 出力トランジスタ（Ｎチャネル型ＭＯＳ電界効果トランジスタ）
４０ センス抵抗
５０ ＡＣ／ＤＣ変換部
５１ コモンモードフィルタ
５２ ダイオードブリッジ
５３、５４ キャパシタ
６０ 電源電圧生成部
６１ ダイオード
６２ キャパシタ
７０ 出力電圧生成部
７１ ダイオード
７２ キャパシタ
８０ 出力帰還部
８１ シャントレギュレータ
８１ａ オペアンプ
８１ｂ ｎｐｎ型バイポーラトランジスタ
８１ｃ ダイオード
８１ｄ 電圧源
８２ 定電圧生成回路（３端子レギュレータ）
８３ 増幅回路
８４ 分圧回路
９０ フォトカプラ
９１ 発光ダイオード
９２ フォトトランジスタ
ＰＷ 商用交流電源
Ｚ 負荷
Ｔ１１〜Ｔ１５ 外部端子
ｒ１〜ｒ５、Ｒ１１〜Ｒ１４ 抵抗
Ｒａ、Ｒｂ 可変抵抗
ｒｓ センス抵抗
Ａ１ オペアンプ
ｃ１ キャパシタ
ｄｘ、ｄｙ ダイオード
ＢＣ バッテリ充電装置
Ｂ リチウムイオンバッテリ
Ｂ１〜Ｂ４ バッテリセル
Ｙ１ 電球形ＬＥＤランプ
Ｙ２ 環形ＬＥＤランプ
Ｙ３ 直管形ＬＥＤランプ
Ｙ４ ＬＥＤシーリングライト
Ｙ５ ＬＥＤダウンライト

Claims (19)

1. 入力電圧から出力電圧を生成して負荷に供給するスイッチング出力部と、
   その出力帰還端子に印加される帰還電圧と所定の基準電圧とが一致するように前記スイッチング出力部を制御するコントローラＩＣと、
   前記出力電圧の出力端と前記出力帰還端子との間に接続された第１抵抗と、
   前記出力帰還端子と接地端との間に接続された第２抵抗と、
   前記負荷と接地端との間に流れる出力電流をセンス電圧に変換するセンス抵抗と、
   アノードが前記センス電圧の印加端に接続されてカソードが前記出力帰還端子に接続された第１ダイオードと、
   を有することを特徴とするスイッチング電源装置。
2. アノードが前記第１抵抗と前記第２抵抗との接続ノードに接続されてカソードが前記出力帰還端子に接続された第２ダイオードをさらに有することを特徴とする請求項１に記載のスイッチング電源装置。
3. 前記第１ダイオードは、前記コントローラＩＣに内蔵されており、前記コントローラＩＣは、前記第１ダイオードのアノードに接続された外部端子を有することを特徴とする請求項１または請求項２に記載のスイッチング電源装置。
4. 前記スイッチング出力部は、降圧型、昇圧型、または、昇降圧型であることを特徴とする請求項１〜請求項３のいずれか一項に記載のスイッチング電源装置。
5. 前記コントローラＩＣは、ＰＷＭ［pulse width modulation］駆動方式、または、ＰＦＭ［pulse frequency modulation］駆動方式により、前記スイッチング出力部の出力帰還制御を行うことを特徴とする請求項１〜請求項４のいずれか一項に記載のスイッチング電源装置。
6. 前記コントローラＩＣは、電圧モード制御または電流モード制御により、前記スイッチング出力部の出力帰還制御を行うことを特徴とする請求項１〜請求項５のいずれか一項に記載のスイッチング電源装置。
7. 請求項１〜請求項６のいずれか一項に記載のスイッチング電源装置と、
   前記スイッチング電源装置から電力供給を受ける負荷と、
   を有することを特徴とする電子機器。
8. 前記負荷は、電流駆動型発光素子であることを特徴とする請求項７に記載の電子機器。
9. 前記負荷は、バッテリであることを特徴とする請求項７に記載の電子機器。
10. 一次回路系と二次回路系との間を電気的に絶縁しつつ、前記一次回路系からの電力供給を受けて前記二次回路系に設けられた負荷に出力電圧及び出力電流を供給するスイッチング出力部と；
    前記二次回路系に設けられており、前記出力電圧と前記出力電流に応じた二次側帰還電流を生成する出力帰還部と；
    前記二次回路系に設けられた発光素子を用いて前記二次側帰還電流を光信号に変換するとともに、前記一次回路系に設けられた受光素子を用いて前記光信号を一次側帰還電流に変換するフォトカプラと；
    前記一次回路系に設けられており、その出力帰還端子に流れる前記一次側帰還電流に基づいて前記スイッチング出力部を制御するコントローラＩＣと；
    を有し、
    前記出力帰還部は、
    その制御端子に印加される制御電圧に応じて前記二次側帰還電流を制御するシャントレギュレータと、
    前記出力電圧の出力端と前記制御端子との間に接続された第１抵抗と、
    前記制御端子と接地端との間に接続された第２抵抗と、
    前記出力電流をセンス電圧に変換するセンス抵抗と、
    アノードが前記センス電圧またはこれに応じた電圧の印加端に接続されてカソードが前記制御端子に接続された第１ダイオードと、
    を含むことを特徴とするスイッチング電源装置。
11. 前記出力帰還部は、前記センス電圧を増幅して増幅センス電圧を生成する増幅回路をさらに含むことを特徴とする請求項１０に記載のスイッチング電源装置。
12. 前記出力帰還部は、前記増幅センス電圧を任意の分圧比で分圧して分圧センス電圧を生成する分圧回路を更に含むことを特徴とする請求項１１に記載のスイッチング電源装置。
13. 前記出力帰還部は、アノードが前記第１抵抗と前記第２抵抗との接続ノードに接続されてカソードが前記制御端子に接続された第２ダイオードをさらに含むことを特徴とする請求項１０〜請求項１２のいずれか一項に記載のスイッチング電源装置。
14. 前記スイッチング出力部は、フライバック型、または、フォワード型であることを特徴とする請求項１０〜請求項１３のいずれか一項に記載のスイッチング電源装置。
15. 前記コントローラＩＣは、ＰＷＭ［pulse width modulation］駆動方式、または、ＰＦＭ［pulse frequency modulation］駆動方式により、前記スイッチング出力部の出力帰還制御を行うことを特徴とする請求項１０〜請求項１４のいずれか一項に記載のスイッチング電源装置。
16. 前記コントローラＩＣは、電圧モード制御または電流モード制御により、前記スイッチング出力部の出力帰還制御を行うことを特徴とする請求項１０〜請求項１５のいずれか一項に記載のスイッチング電源装置。
17. 交流電圧から直流電圧を生成して前記スイッチング出力部に供給するＡＣ／ＤＣ変換部をさらに有することを特徴とする請求項１０〜請求項１６のいずれか一項に記載のスイッチング電源装置。
18. 請求項１０〜請求項１７のいずれか一項に記載のスイッチング電源装置を用いてバッテリの充電制御を行うことを特徴とするバッテリ充電装置。
19. 請求項１０〜請求項１７のいずれか一項に記載のスイッチング電源装置と、
    前記スイッチング電源装置からの電力供給を受けて発光する電流駆動型発光素子と、
    を有することを特徴とする照明装置。